<!DOCTYPE html>

<html lang="ja">
<head>
  <meta charset="utf-8">
  <title>RFC 7172 - Transparent Interconnection of Lots of Links (TRILL): Fine-Grained Labeling 日本語訳</title>

  <link rel="shortcut icon" type="image/x-icon"
    href="https://tex2e.github.io/rfc-translater/favicon.ico" />

  <link rel="stylesheet" href="https://stackpath.bootstrapcdn.com/bootstrap/4.3.1/css/bootstrap.min.css" integrity="sha384-ggOyR0iXCbMQv3Xipma34MD+dH/1fQ784/j6cY/iJTQUOhcWr7x9JvoRxT2MZw1T" crossorigin="anonymous">

  <link rel="stylesheet" href="master.css">
  <script src="index.js"></script>

  <script>
    var host = window.location.hostname;
    if (host != "localhost") {
      (function(i,s,o,g,r,a,m){i['GoogleAnalyticsObject']=r;i[r]=i[r]||function(){
      (i[r].q=i[r].q||[]).push(arguments)},i[r].l=1*new Date();a=s.createElement(o),
      m=s.getElementsByTagName(o)[0];a.async=1;a.src=g;m.parentNode.insertBefore(a,m)
      })(window,document,'script','//www.google-analytics.com/analytics.js','ga');
      ga('create', 'UA-75892425-1', 'auto');
      ga('send', 'pageview');
    }
  </script>

</head>
<body>
  <nav class="navbar navbar-expand navbar-light bg-light">
    <a class="navbar-brand" href="index.html">RFC Trans</a>
    <div class="collapse navbar-collapse" id="navbarText">
      <div class="navbar-nav mr-auto">
        <a class="nav-item nav-link" href="privacy-policy.html">Privacy Policy</a>
        <a class="nav-item nav-link" href="contact.html">Contact</a>
      </div>
      <div class="navbar-nav ml-auto">
        <span class="navbar-text"><small>@tex2e</small></span>
      </div>
    </div>
  </nav>

  <div style="height: 1ex;"></div>
  <div class="container">
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <div class="alert alert-info" role="alert">
          <h4 class="alert-heading">RFC 7172 - Transparent Interconnection of Lots of Links (TRILL): Fine-Grained Labeling 日本語訳</h4>
          <span class="URL">URL :
            <a href="https://tools.ietf.org/html/rfc7172">
              https://tools.ietf.org/html/rfc7172
            </a>
          </span><br>
          <span class="title_ja">
            タイトル : <strong>RFC 7172 - リンクの多くの透明な相互接続（TRILL）：ファイングレイン・ラベリング</strong></span><br>
          <span class="updated_by">翻訳編集 : 自動生成</span><br>
        </div>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
Internet Engineering Task Force (IETF)                   D. Eastlake 3rd
Request for Comments: 7172                                      M. Zhang
Updates: 6325                                                     Huawei
Category: Standards Track                                     P. Agarwal
ISSN: 2070-1721                                                 Broadcom
                                                              R. Perlman
                                                              Intel Labs
                                                                 D. Dutt
                                                        Cumulus Networks
                                                                May 2014
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
         Transparent Interconnection of Lots of Links (TRILL):
                         Fine-Grained Labeling
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Abstract
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
抽象
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The IETF has standardized Transparent Interconnection of Lots of Links (TRILL), a protocol for least-cost transparent frame routing in multi-hop networks with arbitrary topologies and link technologies, using link-state routing and a hop count. The TRILL base protocol standard supports the labeling of TRILL Data packets with up to 4K IDs. However, there are applications that require a larger number of labels providing configurable isolation of data. This document updates RFC 6325 by specifying optional extensions to the TRILL base protocol to safely accomplish this. These extensions, called fine-grained labeling, are primarily intended for use in large data centers, that is, those with more than 4K users requiring configurable data isolation from each other.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
IETFは、リンクステートルーティングホップカウントを使用して、任意のトポロジ及びリンク技術とマルチホップネットワークにおけるルーティング最小コスト透明フレームのプロトコルをリンク（TRILL）の多くの透明な相互接続を標準化しています。 TRILLベースプロトコル標準は、最大4KのIDを持つTRILLデータパケットのラベル付けをサポートしています。しかし、データの構成可能な分離を提供するラベルを多く必要とする用途があります。安全にこれを達成するためにTRILLベースプロトコルにオプションの拡張機能を指定してこの文書を更新するRFC 6325。これらの拡張は、主に大規模なデータセンターで使用するために意図され、きめ細かな標識と呼ばれ、それは、互いから設定データの分離を必要以上4Kのユーザのものです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Status of This Memo
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
このメモのステータス
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This is an Internet Standards Track document.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
これは、インターネット標準化過程文書です。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This document is a product of the Internet Engineering Task Force (IETF). It represents the consensus of the IETF community. It has received public review and has been approved for publication by the Internet Engineering Steering Group (IESG). Further information on Internet Standards is available in Section 2 of RFC 5741.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
このドキュメントはインターネットエンジニアリングタスクフォース（IETF）の製品です。これは、IETFコミュニティの総意を表しています。これは、公開レビューを受けており、インターネットエンジニアリング運営グループ（IESG）によって公表のために承認されています。インターネット標準の詳細については、RFC 5741のセクション2で利用可能です。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Information about the current status of this document, any errata, and how to provide feedback on it may be obtained at http://www.rfc-editor.org/info/rfc7172.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
このドキュメントの現在の状態、任意の正誤表、そしてどのようにフィードバックを提供するための情報がhttp://www.rfc-editor.org/info/rfc7172で取得することができます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Copyright Notice
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
著作権表示
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Copyright (c) 2014 IETF Trust and the persons identified as the document authors. All rights reserved.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
著作権（C）2014 IETF信託とドキュメントの作成者として特定の人物。全著作権所有。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This document is subject to BCP 78 and the IETF Trust&#39;s Legal Provisions Relating to IETF Documents (http://trustee.ietf.org/license-info) in effect on the date of publication of this document. Please review these documents carefully, as they describe your rights and restrictions with respect to this document. Code Components extracted from this document must include Simplified BSD License text as described in Section 4.e of the Trust Legal Provisions and are provided without warranty as described in the Simplified BSD License.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
この文書では、BCP 78と、この文書の発行日に有効なIETFドキュメント（http://trustee.ietf.org/license-info）に関連IETFトラストの法律の規定に従うものとします。彼らは、この文書に関してあなたの権利と制限を説明するように、慎重にこれらの文書を確認してください。コードコンポーネントは、トラスト法規定のセクションで説明4.eおよび簡体BSDライセンスで説明したように、保証なしで提供されているよう簡体BSDライセンスのテキストを含める必要があり、この文書から抽出されました。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Table of Contents
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
目次
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
   1. Introduction ....................................................4
      1.1. Terminology ................................................5
      1.2. Contributors ...............................................5
   2. Fine-Grained Labeling ...........................................5
      2.1. Goals ......................................................6
      2.2. Base Protocol TRILL Data Labeling ..........................7
      2.3. Fine-Grained Labeling (FGL) ................................7
      2.4. Reasons for VL and FGL Coexistence .........................9
   3. VL versus FGL Label Differences ................................10
   4. FGL Processing .................................................11
      4.1. Ingress Processing ........................................11
           4.1.1. Multi-Destination FGL Ingress ......................11
      4.2. Transit Processing ........................................12
           4.2.1. Unicast Transit Processing .........................12
           4.2.2. Multi-Destination Transit Processing ...............12
      4.3. Egress Processing .........................................13
      4.4. Appointed Forwarders and the DRB ..........................14
      4.5. Distribution Tree Construction ............................14
      4.6. Address Learning ..........................................15
      4.7. ESADI Extension ...........................................15
   5. FGL TRILL Interaction with VL TRILL ............................15
      5.1. FGL and VL Mixed Campus ...................................15
      5.2. FGL and VL Mixed Links ....................................17
      5.3. Summary of FGL-Safe Requirements ..........................18
   6. IS-IS Extensions ...............................................19
   7. Comparison with Goals ..........................................19
   8. Allocation Considerations ......................................20
      8.1. IEEE Allocation Considerations ............................20
      8.2. IANA Considerations .......................................20
   9. Security Considerations ........................................20
   Appendix A. Serial Unicast ........................................22
   Appendix B. Mixed Campus Characteristics ..........................23
      B.1. Mixed Campus with High Cost Adjacencies ...................23
      B.2. Mixed Campus with Data Blocked Adjacencies ................24
   Acknowledgements ..................................................25
   References ........................................................25
      Normative References ...........................................25
      Informative References .........................................26
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
1. Introduction
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
1.はじめに
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The IETF has standardized the Transparent Interconnection of Lots of Links (TRILL) protocol [RFC6325], which provides a solution for least-cost transparent routing in multi-hop networks with arbitrary topologies and link technologies, using [IS-IS] [RFC6165] [RFC7176] link-state routing and a hop count. TRILL switches are sometimes called RBridges (Routing Bridges).
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
IETFは、[RFC6165] [ - である]を用いて、リンクの多くの透明な相互接続の任意のトポロジ及びリンク技術とマルチホップネットワークにおける最小コスト透明なルーティングのためのソリューションを提供する（TRILL）プロトコル[RFC6325]を、標準化しました[RFC7176]のリンクステートルーティングホップカウント。 TRILLスイッチが時々RBridges（ルーティングブリッジ）と呼ばれています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The TRILL base protocol standard supports the labeling of TRILL Data packets with up to 4K IDs. However, there are applications that require a larger number of labels of data for configurable isolation based on different tenants, service instances, or the like. This document updates [RFC6325] by specifying optional extensions to the TRILL base protocol to safely accomplish this. These extensions, called fine-grained labeling, are primarily intended for use in large data centers, that is, those with more than 4K users requiring configurable data isolation from each other.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
TRILLベースプロトコル標準は、最大4KのIDを持つTRILLデータパケットのラベル付けをサポートしています。しかし、異なるテナント、サービスインスタンス、等に基づいて構成単離のためのデータのラベルのより多くを必要とする用途があります。このドキュメントの更新[RFC6325]安全にこれを達成するためにTRILLベースプロトコルにオプションの拡張機能を指定することもできます。これらの拡張は、主に大規模なデータセンターで使用するために意図され、きめ細かな標識と呼ばれ、それは、互いから設定データの分離を必要以上4Kのユーザのものです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This document describes a format for allowing a data label of 24 bits, known as a &#34;fine-grained label&#34;, or FGL. It also describes coexistence and migration from current RBridges, known as &#34;VL&#34; (for &#34;VLAN Labeled&#34;) RBridges, to TRILL switches that can support FGL (&#34;Fine-Grained Labeled&#34;) packets. Because various VL implementations might handle FGL packets incorrectly, FGL packets cannot be introduced until either all VL RBridges are upgraded to what we will call &#34;FGL-safe&#34;, which means that they will not &#34;do anything bad&#34; with FGL packets, or all FGL RBridges take special precautions on any port by which they are connected to a VL RBridge. FGL-safe requirements are summarized in Section 5.3.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
この文書では、「ファイングレイン標識」、またはFGLとして知られている24ビットのデータラベルを可能にするためのフォーマットを記述する。それはまた、FGLをサポートすることができるTRILLスイッチ（「ファイングレインは、標識された」）パケットに、（「標識されたVLAN」の場合）、「VL」として知られている現在のRBridgesからの共存と移行、RBridgesを記述する。様々なVL実装が間違ってFGLパケットを扱う可能性があるため、どちらかのすべてのVLのRBridgesが、我々は、彼らがすべてのFGLパケットで「悪い何かを」、またはしないことを意味し、「FGLセーフ」と呼ぶものにアップグレードされるまで、FGLパケットを導入することができませんFGLのRBridgesは、彼らがVL RBridgeに接続されることにより、任意のポートで特別な予防措置をとります。 FGL-安全要件は、5.3節にまとめられています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
It is hoped that many RBridges can become FGL-safe through a software upgrade. VL RBridges and FGL-safe RBridges can coexist without any disruption to service, as long as no FGL packets are introduced.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
多くのRBridgesは、ソフトウェアのアップグレードを通じてFGLセーフになることが期待されます。 VL RBridgesとFGL-安全RBridgesは限り何のFGLパケットが導入されないよう、サービスの中断せずに共存することができます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
If all RBridges are upgraded to FGL-safe, FGL traffic can be successfully handled by the campus without any topology restrictions. The existence of FGL traffic is known to all FGL RBridges because some RBridge (say, RB3) that might source or sink FGL traffic will advertise interest in one or more fine-grained labels in its contribution to the link state (its LSP). If any VL RBridges remain at the point when any RBridge announces that it might source or sink FGL traffic, the adjacent FGL-safe RBridges MUST ensure that no FGL packets are forwarded to their VL RBridge neighbor(s). The details are specified in Section 5.1 below.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
すべてRBridgesがFGL-安全にアップグレードしている場合は、FGLのトラフィックが正常に任意のトポロジ制限なしキャンパスで処理することができます。 FGLトラフィックをソースまたはシンクかもしれないいくつかのRBridge（たとえば、RB3）がリンク状態（そのLSP）に貢献して一つ以上の細かなラベルに関心をアドバタイズしますので、FGLトラフィックの存在は、すべてのFGLのRBridgesに知られています。任意のVLのRBridgesは、任意のRBridgeは、それがFGLトラフィックをソースまたはシンク可能性があることを発表した時点で残っている場合は、隣接するFGL-安全RBridgesにはFGLパケットがそのVL RBridgeの隣人（複数可）に転送されていないことを保証しなければなりません。詳細は、以下のセクション5.1で指定されています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
1.1. Terminology
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
1.1。用語
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The terminology and acronyms of [RFC6325] are used in this document with the additions listed below.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6325]の用語と頭字語は以下のとおり追加して、この文書で使用されています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
DEI - Drop Eligibility Indicator [802.1Q].
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
DEI  - ドロップ適格インジケータ[802.1Q]。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL - Fine-Grained Labeling or Fine-Grained Labeled or Fine-Grained Label.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL  - ファイングレイン標識化またはファイングレインは、標識やファイングレイン・ラベル。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL-edge - An FGL TRILL switch advertising interest in an FGL label.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL-エッジ -  FGLラベルへの関心を広告するFGLリッパースイッチ。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL link - A link where all of the attached TRILL switches are FGL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLリンク - 添付TRILLスイッチの全てがFGLあるリンク。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL-safe - A TRILL switch that can safely be given an FGL data packet, as summarized in Section 5.3.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLセーフ - セクション5.3にまとめたように、安全に、FGLデータパケットを与えることができTRILLスイッチ。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
RBridge - Alternative name for a TRILL switch.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
RBridge  -  TRILLスイッチの代替名。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
TRILL switch - Alternative name for an RBridge.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
TRILLスイッチ -  RBridgeの代替名。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL - VLAN Labeling or VLAN Labeled or VLAN Label.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL  -  VLANのラベルまたはVLAN標識またはVLANラベル。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL link - A link where any one or more of the attached RBridges are VL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VLリンク - 取り付けRBridgesのいずれか1つ以上がVLであるリンク。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL RBridge - A TRILL switch that supports VL but is not FGL-safe.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL RBridge  -  VLをサポートしていますが、FGL-安全ではありませんTRILLスイッチ。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The key words &#34;MUST&#34;, &#34;MUST NOT&#34;, &#34;REQUIRED&#34;, &#34;SHALL&#34;, &#34;SHALL NOT&#34;, &#34;SHOULD&#34;, &#34;SHOULD NOT&#34;, &#34;RECOMMENDED&#34;, &#34;MAY&#34;, and &#34;OPTIONAL&#34; in this document are to be interpreted as described in [RFC2119].
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
この文書のキーワード &#34;MUST&#34;、 &#34;MUST NOT&#34;、 &#34;REQUIRED&#34;、、、、 &#34;べきではない&#34; &#34;べきである&#34; &#34;ないもの&#34; &#34;ものとし&#34;、 &#34;推奨&#34;、 &#34;MAY&#34;、および &#34;OPTIONAL&#34; はあります[RFC2119]に記載されているように解釈されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
1.2. Contributors
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
1.2。協力者
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Thanks for the contributions of the following:
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
次の貢献をありがとう：
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Tissa Senevirathne and Jon Hudson
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ティッサSenevirathneとジョン・ハドソン
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2. Fine-Grained Labeling
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.ファイングレインラベリング
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The essence of Fine-Grained Labeling (FGL) is that (a) when frames are ingressed or created they may incorporate a data label from a set consisting of significantly more than 4K labels, (b) TRILL switch ports can be labeled with a set of such fine-grained data labels, and (c) an FGL TRILL Data packet cannot be egressed through a TRILL switch port unless its fine-grained label (FGL) matches one of the data labels of the port.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ファイングレイン標識（FGL）の本質は、フレームがingressedまたは作成されたとき（A）は、（b）は、TRILLスイッチポートはセットで標識することができ、かなり多くの4K以上のラベルからなる集合からのデータラベルを組み込むことができるということですそのきめ細かいラベル（FGL）は、ポートのデータラベルのいずれかと一致しない限り、このようなきめ細かなデータラベル、および（c）のFGL TRILLデータパケットは、TRILLスイッチポートを介してegressedすることができません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Section 2.1 lists FGL goals. Section 2.2 briefly outlines the more coarse TRILL base protocol standard [RFC6325] data labeling. Section 2.3 outlines FGL for TRILL Data packets. Section 2.4 discusses VL and FGL coexistence.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
2.1節のリストには、目標をFGL。セクション2.2簡単には、もっと粗いTRILLベースプロトコル標準[RFC6325]データ標識を概説します。 2.3節は、TRILLデータパケットのためのFGLの概要を説明します。 2.4節ではVLとFGL共存について説明します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.1. Goals
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.1。目標
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
There are several goals that would be desirable for FGL TRILL. They are briefly described in the list below in approximate order by priority, with the most important first.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILLのために望ましいであろういくつかの目標があります。彼らは簡単に、最も重要な最初に、優先順位によっておおよそのために、以下のリストに記載されています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
1. Fine-Grained
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
1.ファイングレイン
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Some networks have a large number of entities that need configurable isolation, whether those entities are independent customers, applications, or branches of a single endeavor or some combination of these or other entities. The labeling supported by [RFC6325] provides for only 2**12 - 2 valid identifiers or labels (VLANs). A substantially larger number is required.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ネットワークによっては、これらのエンティティが独立した顧客、アプリケーション、または単一の努力、またはこれらまたは他のエンティティのいくつかの組み合わせの枝であるかどうか、設定可能なアイソレーションを必要とするエンティティの数が多いです。 2有効な識別子やラベル（のVLAN） -  [RFC6325]でサポートされている標識は唯一の2 ** 12のために用意されています。実質的に大きな数が必要となります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2. Silicon
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.シリコン
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Fine-grained labeling (FGL) should, to the extent practical, use existing features, processing, and fields that are already supported in many fast path silicon implementations that support the TRILL base protocol.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
きめ細かな標識（FGL）は、実用的な程度に、既にTRILLベースプロトコルをサポートする多くの高速パスシリコン実装でサポートされている既存の機能、処理、およびフィールドを使用すべきです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
3. Base RBridge Interoperation
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
3.ベースRBridgeの相互運用
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
To support some incremental conversion scenarios, it is desirable that not all RBridges in a campus using FGL be required to be FGL aware. That is, it is desirable if RBridges not implementing the FGL features can exchange VL TRILL Data packets with FGL TRILL switches.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
いくつかの増分変換のシナリオをサポートするために、FGLを使用して、キャンパス内のすべてではないRBridgesが意識FGLであることが要求されることが望ましいです。これは、FGLの機能を実装していないRBridgesはFGLのTRILLスイッチとVL TRILLデータパケットを交換することができれば、それは望ましいです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4. Alternate Priority
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.代替優先順位
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Under some circumstances, it would be desirable for traffic from an attached non-TRILL network to be handled, while transiting a TRILL network, with a different priority from the priority of the original native frames. This could be accomplished by the ingress TRILL switch assigning a different priority to the FGL TRILL Data packet resulting from ingressing the native frames. The original priority should be restored on egress.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
添付の非TRILLネットワークからのトラフィックを処理するためTRILLネットワークを通過しながら、いくつかの状況下では、元のネイティブフレームの優先順位とは異なる優先順位で、望ましいであろう。これは、ネイティブフレームを着信するから生じるFGL TRILLデータパケットに異なる優先順位を割り当てる入口TRILLスイッチによって達成することができます。オリジナルの優先順位は、出口で復元する必要があります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.2. Base Protocol TRILL Data Labeling
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.2。基本プロトコルTRILLデータのラベリング
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This section provides a brief review of the [RFC6325] TRILL Data packet VL Labeling and changes the description of the TRILL Header by moving the point at which the TRILL Header ends. This change in description does not involve any change in the bits on the wire or in the behavior of VL TRILL switches.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
このセクションでは、[RFC6325] TRILLデータパケットVL標識の簡単なレビューを提供し、TRILLヘッダが終了する点を移動させることにより、TRILLヘッダの記述を変更します。説明のこの変化は、ワイヤ上またはVL TRILLスイッチの動作のビットの変更を伴いません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL TRILL Data packets have the structure shown below:
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL TRILLデータパケットは、以下に示す構造を持っています：
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
               +-------------------------------------------+
               | Link Header (depends on link technology)  |
               |  (if link is an Ethernet link, the link   |
               |  header may include an Outer.VLAN tag)    |
               +-------------------------------------------+
               | TRILL Header                              |
               | +---------------------------------------+ |
               | |    Initial Fields and Options         | |
               | +---------------------------------------+ |
               | |         Inner.MacDA         | (6 bytes) |
               | +-----------------------------+           |
               | |         Inner.MacSA         | (6 bytes) |
               | +-----------------------+-----+           |
               | | Ethertype 0x8100      |       (2 bytes) |
               | +-----------------------+                 |
               | | Inner.VLAN Label      |       (2 bytes) |
               | +-----------------------+                 |
               +-------------------------------------------+
               |               Native Payload              |
               +-------------------------------------------+
               | Link Trailer (depends on link technology) |
               +-------------------------------------------+
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Figure 1: TRILL Data with VL
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
図1：VLとTRILLデータ
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
In the base protocol as specified in [RFC6325], the 0x8100 value is always present and is followed by the Inner.VLAN field, which includes the 12-bit VL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6325]で指定されるように、ベースプロトコルでは、0x8100の値は常に存在し、12ビットのVLを含むInner.VLANフィールドが続きます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.3. Fine-Grained Labeling (FGL)
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.3。ファイングレインのラベリング（FGL）
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL expands the variety of data labels available under the TRILL protocol to include a fine-grained label (FGL) with a 12-bit high order part and a 12-bit low order part. In this document, FGLs are denoted as &#34;(X.Y)&#34;, where X is the high order part and Y is the low order part of the FGL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLは、12ビットの上位部分ときめ細かいラベル（FGL）と12ビットの下位部分を含むようにTRILLプロトコルの下で利用可能なデータラベルの様々な拡大します。この文書では、のFGLは、Xは、上位部分であり、YはFGLの下位部分である「（X.Y）」と表記されています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILL Data packets have the structure shown below.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILLデータパケットは、以下に示す構造を有しています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
               +-------------------------------------------+
               | Link Header (depends on link technology)  |
               |  (if link is an Ethernet link, the link   |
               |  header may include an Outer.VLAN tag)    |
               +-------------------------------------------+
               | TRILL Header                              |
               | +---------------------------------------+ |
               | |    Initial Fields and Options         | |
               | +---------------------------------------+ |
               | |         Inner.MacDA         | (6 bytes) |
               | +-----------------------------+           |
               | |         Inner.MacSA         | (6 bytes) |
               | +-----------------------+-----+           |
               | | Ethertype 0x893B      |       (2 bytes) |
               | +-----------------------+                 |
               | | Inner.Label High Part |       (2 bytes) |
               | +-----------------------+                 |
               | | Ethertype 0x893B      |       (2 bytes) |
               | +-----------------------+                 |
               | | Inner.Label Low Part  |       (2 bytes) |
               | +-----------------------+                 |
               +-------------------------------------------+
               |               Native Payload              |
               +-------------------------------------------+
               | Link Trailer (depends on link technology) |
               +-------------------------------------------+
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Figure 2: TRILL Data with FGL
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
図2：FGLとのデータリッパー
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
For FGL packets, the inner Media Access Control (MAC) address fields are followed by the FGL information using 0x893B. There MUST be two occurrences of 0x893B, as shown. Should a TRILL switch processing an FGL TRILL Data packet notice that the second occurrence is actually some other value, it MUST discard the packet. (A TRILL switch transiting a TRILL Data packet is not required to examine any fields past the initial fixed fields and options, although it may do so to support Equal-Cost Multi-Path (ECMP) or distribution tree pruning.)
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLパケットの場合、内側メディアアクセス制御（MAC）アドレスフィールドが0x893Bを用いFGL情報が続きます。示すように、0x893Bの2つの出現があるに違いありません。 TRILLは、第二の発生が実際にいくつかの他の値であることFGL TRILLデータパケットの通知を処理切り替える必要があり、それはパケットを破棄しなければなりません。 （それはイコールコストマルチパス（ECMP）または配信ツリーの剪定をサポートするために、そうかもしれないがTRILLデータパケットを通過TRILLスイッチは、初期固定フィールドとオプション過去の任意のフィールドを確認する必要はありません。）
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The two bytes following each 0x893B have, in their low order 12 bits, fine-grained label information. The upper 4 bits of those two bytes are used for a 3-bit priority field and one Drop Eligibility Indicator (DEI) bit as shown below.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
各0x893Bを次の2つのバイトは、それらの下位12ビット、きめ細かいラベル情報に、持っています。以下に示すように、これらの2バイトの上位4ビットは、3ビットの優先度フィールドと一滴適格性インジケータ（DEI）ビットのために使用されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
               0  1  2   3  4  5  6  7  8  9 10 11 12 13 14 15
             +--+--+--+---+--+--+--+--+--+--+--+--+--+--+--+--+
             |priority|DEI|    label information              |
             +--+--+--+---+--+--+--+--+--+--+--+--+--+--+--+--+
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Figure 3: FGL Part Data Structure
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
図3：FGL部品データ構造
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The priority field of the Inner.Label High Part is the priority used for frame transport across the TRILL campus from ingress to egress. The label bits in the Inner.Label High Part are the high order part of the FGL, and those bits in the Inner.Label Low Part are the low order part of the FGL. The priority field of the Inner.Label Low Part is remembered from the data frame as ingressed and is restored on egress.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
Inner.Label高いパートの優先分野は、入口から出口までTRILLキャンパス間でフレーム転送に使用の優先順位です。 Inner.Label上位部分におけるラベルビットはFGLの上位部分であり、Inner.Label下位部分におけるこれらのビットは、FGLの下位部分です。 Inner.Label下位部分の優先度フィールドはingressedとしてデータフレームから記憶されおよび出力に復元されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The appropriate FGL value for an ingressed or locally originated native frame is determined by the ingress TRILL switch port as specified in Section 4.1.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
セクション4.1で指定されるようにingressedまたは局所ネイティブフレームを発信するための適切なFGL値は、入口TRILLスイッチポートによって決定されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.4. Reasons for VL and FGL Coexistence
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
2.4。 VLおよびFGL共存理由
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
For several reasons, as listed below, it is desirable for FGL TRILL switches to be able to handle both FGL and VL TRILL Data packets.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
下記のようにいくつかの理由で、FGLのTRILLスイッチはFGLとVL TRILLデータパケットの両方を処理できるようにすることが望ましいです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
o Continued support of VL packets means that, by taking the precautions specified herein, in many cases such arrangements as VL TRILL switches easily exchanging VL packets through a core of FGL TRILL switches are possible.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
O VLパケットの継続的なサポートは、本明細書で指定された予防措置をとることによって、多くの場合、VL TRILLような構成は容易FGLのTRILLスイッチのコアを介してVLパケットを交換するスイッチ、ということが可能です。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
o Due to the way TRILL works, it may be desirable to have a maintenance VLAN or FGL [RFC7174] in which all TRILL switches in the campus indicate interest. It will be simpler to use the same type of label for all TRILL switches for this purpose. That implies using VL if there might be any VL TRILL switches in the campus.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
Oにより双方向TRILLの作品には、キャンパス内のすべてのTRILLスイッチが関心を示しているメンテナンスVLANまたはFGL [RFC7174]を有することが望ましいです。この目的のために、すべてのTRILLスイッチ用のラベルの同じタイプを使用する方が簡単になります。それはキャンパス内の任意のVL TRILLスイッチがあるかもしれません場合はVLを使用して意味します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
o If a campus is being upgraded from VL to FGL, continued support of VL allows long-term support of edges labeled as VL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
キャンパスは、VLからFGLにアップグレードされている場合は、O、VLの継続的なサポートは、VLとしてラベルエッジの長期的なサポートを可能にします。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
3. VL versus FGL Label Differences
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
3. VL FGLラベルの違い対
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
There are differences between the semantics across a TRILL campus for TRILL Data packets that are data labeled with VL and FGL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VLおよびFGLで標識したデータであるTRILLデータパケットのTRILLキャンパス全体でのセマンティクスの間に違いがあります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
With VL, data label IDs have the same meaning throughout the campus and are from the same label space as the C-VLAN IDs used on Ethernet links to end stations.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VLで、データラベルIDは、キャンパス全体で同じ意味を持つと、エンドステーションにイーサネットリンク上で使用されるC-VLAN IDとして同じラベル空間からです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The larger FGL data label space is a different space from the VL data label space. For ports configured for FGL, the C-VLAN on an ingressed native frame is stripped and mapped to the FGL data label space with a potentially different mapping for each port. A similar FGL-to-C-VLAN mapping occurs per port on egress. Thus, for ports configured for FGL, the native frame C-VLAN on one link corresponding to an FGL can be different from the native frame C-VLAN corresponding to that same FGL on a different link elsewhere in the campus or even a different link attached to the same TRILL switch. The FGL label space is flat and does not hierarchically encode any particular number of native frame C-VLAN bits or the like. FGLs appear only inside TRILL Data packets after the inner MAC addresses.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
大きなFGLデータラベルスペースは、VLデータラベル空間とは異なる空間です。 FGLのために設定されたポートのために、ingressedネイティブフレーム上のC-VLANが取り除かれ、各ポートのための潜在的に異なるマッピングを有するFGLデータラベル空間にマッピングされました。同様のFGL対C-VLANマッピングは、出力ポートごとに発生します。したがって、FGLのために設定されたポートのために、FGLに対応する一つのリンク上のネイティブフレームC-VLANは、他の場所にキャンパス内の別のリンクまたは接続も異なるリンク上の同じFGLに対応するネイティブフレームC-VLAN異なっていてもよいです同じTRILLスイッチへ。 FGLラベルスペースは、平坦であり、階層的にネイティブフレームC-VLANビット等の特定の数をコードしません。 FGLは、内側のMACアドレスの後にのみTRILLデータパケット内に表示されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
It is the responsibility of the network manager to properly configure the TRILL switches in the campus to obtain the desired mappings. Such configuration is expected to be automatic in many cases, based on configuration databases and orchestration systems.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
適切に必要なマッピングを得るために、キャンパス内TRILLスイッチを設定するには、ネットワーク管理者の責任です。このような構成は、構成データベースとオーケストレーション・システムに基づいて、多くの場合、自動であることが予想されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
With FGL TRILL switches, many things remain the same because an FGL can appear only as the Inner.Label inside a TRILL Data packet. As such, only TRILL-aware devices will see a fine-grained label. The Outer.VLAN that may appear on native frames and that may appear on TRILL Data packets if they are on an Ethernet link can only be a C-VLAN tag. Thus, ports of FGL TRILL switches, up through the usual VLAN and priority processing, act as they do for VL TRILL switches: TRILL switch ports provide a C-VLAN ID for an incoming frame and accept a C-VLAN ID for a frame being queued for output. Appointed Forwarders [RFC6439] on a link are still appointed for a C-VLAN. The Designated VLAN for an Ethernet link is still a C-VLAN.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLだけTRILLデータパケット内のInner.Labelとして現れることができるので、FGLのTRILLスイッチを使用すると、多くのものは同じまま。そのため、唯一のTRILL対応デバイスは、きめ細かなラベルが表示されます。ネイティブのフレームに表示されることがあり、彼らは唯一のC-VLANタグすることができ、イーサネットリンク上にある場合には、TRILLデータパケットに表示されることがありOuter.VLAN。それらはVLのTRILLスイッチのために行うようしたがって、FGLのTRILLスイッチのポートは、アップ通常のVLANと優先処理により、作用：TRILLスイッチポートは、受信フレームのためのC-VLAN IDを提供し、フレームであることのためにC-VLAN IDを受け付け出力キューに入れます。リンク上の任命フォワーダー[RFC6439]は、まだC-VLANのために任命されています。イーサネットリンクの指定VLANは、まだC-VLANです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILL switches have capabilities that are a superset of those for VL TRILL switches. FGL TRILL switch ports can be configured for FGL or VL, with VL being the default. As with a base protocol [RFC6325] TRILL switch, an unconfigured FGL TRILL switch port reports an untagged frame it receives as being in VLAN 1.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLのTRILLスイッチはVLのTRILLスイッチ用のもののスーパーセットで能力を持っています。 FGL TRILLスイッチポートは、VLがデフォルトされた状態で、FGLまたはVLのために構成することができます。基本プロトコル[RFC6325] TRILLスイッチと同様に、未設定のFGL TRILLスイッチポートはVLAN 1であると受信タグなしフレームを報告します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4. FGL Processing
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4. FGL処理
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This section specifies ingress, transit, egress, and other processing details for FGL TRILL switches. A transit or egress FGL TRILL switch determines that a TRILL Data packet is FGL by detecting that the Inner.MacSA is followed by 0x893B.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
このセクションでは、FGLのTRILLスイッチの進入、通過、出口、および他の処理内容を指定します。トランジットまたは出口FGL TRILLスイッチは、TRILLデータパケットがInner.MacSAが0x893Bが続いていることを検出することにより、FGLであると判断します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.1. Ingress Processing
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.1。イングレス処理
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL-edge TRILL switch ports are configurable to ingress native frames as FGL. Any port not so configured performs the previously specified [RFC6325] VL ingress processing on native frames resulting in a VL TRILL Data packet. (There is no change in Appointed Forwarder logic (see Section 4.4).) An FGL-safe TRILL switch may have only VL ports, in which case it is not required to support the capabilities for FGL ingress described in this section.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLエッジTRILLスイッチポートはFGLとして入力ネイティブフレームに設定されています。そのように構成されていないポートは、VL TRILLデータパケットに得ネイティブフレームに予め指定[RFC6325] VLのイングレス処理を行います。 （ロジック（セクション4.4を参照）フォワーダ任命さに変化がない。）FGLセーフTRILLスイッチは、このセクションで説明FGLの進入のための機能をサポートするために必要とされない場合にのみVLポートを有していてもよいです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL-edge TRILL switches support configurable per-port mapping from the C-VLAN of a native frame, as reported by the ingress port, to an FGL. FGL TRILL switches MAY support other methods to determine the FGL of an incoming native frame, such as methods based on the protocol of the native frame or based on local knowledge.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLに、入力ポートによって報告さFGLエッジTRILLスイッチは、ネイティブフレームのC-VLANから構成可能ポートごとのマッピングをサポートします。 FGLのTRILLスイッチは、ネイティブフレームのプロトコルに基づいて、またはローカル知識に基づく方法として、着信ネイティブフレームのFGLを決定するための他の方法をサポートすることができます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The FGL ingress process MUST copy the priority and DEI (Drop Eligibility Indicator) associated with an ingressed native frame to the upper 4 bits of the Inner.Label Low Order part. It SHOULD also associate a possibly different mapped priority and DEI with an ingressed frame, but a TRILL switch might not be able to do so because of implementation limitations. The mapped priority is placed in the Inner.Label High Part. If such mapping is not supported, then the original priority and DEI MUST be placed in the Inner.Label High Part.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL進入プロセスはInner.Label下位部の上位4ビットにingressedネイティブフレームに関連付けられた優先順位とDEI（ドロップ適格性インジケータ）をコピーする必要があります。またingressedフレームと異なる可能性がマッピングされた優先順位とDEIを関連付ける必要がありますが、TRILLスイッチがあるため、実装の制限により、そうすることができない場合があります。マッピングされた優先順位はInner.Labelハイパートに配置されます。このようなマッピングがサポートされていない場合、元の優先順位とDEIはInner.Label上位部分に配置する必要があります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.1.1. Multi-Destination FGL Ingress
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.1.1。マルチデスティネーションFGLイングレス
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
If a native frame that has a broadcast, multicast, or unknown MAC destination address is FGL ingressed, it MUST be handled in one of the following two ways. The choice of which method to use can vary from frame to frame, at the choice of the ingress TRILL switch.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ブロードキャスト、マルチキャスト、または未知の宛先MACアドレスを持つネイティブフレームは、FGLがingressedされた場合、それは、次の2つのいずれかの方法で処理する必要があります。使用する方法の選択は、入口TRILLスイッチの選択で、フレーム毎に変化することができます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
1. Ingress as a TRILL multi-destination data packet (TRILL Header M bit = 1) on a distribution tree rooted at a nickname held by an FGL RBridge or by the pseudonode of an FGL link. FGL TRILL Data packets MUST NOT be sent on a tree rooted at a nickname held by a VL TRILL switch or by the pseudonode of a VL link.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL RBridgeによって、またはFGLリンクの擬似に保持されたニックネームをルート配信ツリー1.進入TRILL報データパケットとして（TRILLヘッダーMビット= 1）。 FGL TRILLデータパケットは、VL TRILLスイッチまたはVLリンクの擬似ノードが保持しているニックネームをルートツリーに送ってはいけません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
2. Serially TRILL unicast the ingressed frame to the relevant egress TRILL switches by using a known unicast TRILL Header (M bit = 0). An FGL ingress TRILL switch SHOULD unicast a multi-destination TRILL Data packet if there is only one relevant egress FGL TRILL switch. The relevant egress TRILL switches are determined by starting with those announcing interest in the frame&#39;s (X.Y) label. That set SHOULD be further filtered based on multicast listener and multicast router attachment LSP announcements if the native frame was a multicast frame.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
2.シリアルTRILLは、既知ユニキャストTRILLヘッダー（Mビット= 0）を使用して、関連する出口TRILLスイッチにingressedフレームをユニキャスト。唯一の関連する出口FGLのTRILLスイッチがある場合FGL入口TRILLスイッチは、マルチ宛先TRILLデータパケットをユニキャストすべきです。関連する出口TRILLスイッチはフレームの（X.Y）ラベルのものを発表関心を開始することにより決定されます。ネイティブフレームがマルチキャストフレームであった場合、そのセットは、さらに、マルチキャストリスナとマルチキャストルータアタッチメントLSPアナウンスに基づいてフィルタリングされるべきです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Using a TRILL unicast header for a multi-destination frame when it has only one actual destination RBridge almost always improves traffic spreading and decreases latency as discussed in Appendix A. How to decide whether to use a distribution tree or serial unicast for a multi-destination TRILL Data packet that has more than one destination TRILL switch is beyond the scope of this document.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
同報フレームに対してTRILLユニキャストヘッダーを使用することは、唯一の実際の宛先を有する場合RBridgeはほとんど常に拡散トラフィックを改善し、マルチデスティネーションのための配信ツリーまたはシリアルユニキャストを使用するかどうかを決定する方法付録Aで説明したように待ち時間を減少させます複数の宛先TRILLスイッチがありTRILLデータパケットは、このドキュメントの範囲を超えています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.2. Transit Processing
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.2。トランジット処理
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Any FGL TRILL switch MUST be capable of TRILL Data packet transit processing. Such processing is fairly straightforward as described in Section 4.2.1 for known unicast TRILL Data packets and in Section 4.2.2 for multi-destination TRILL Data packets.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
任意FGLのTRILLスイッチはTRILLデータパケットの中継処理できなければなりません。既知のユニキャストTRILLデータパケットのためのマルチ先TRILLデータパケットについては、セクション4.2.2でセクション4.2.1で説明したように、このような処理は非常に簡単です。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.2.1. Unicast Transit Processing
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.2.1。ユニキャストトランジット処理
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
There is very little change in TRILL Data packet unicast transit processing. A transit TRILL switch forwards any unicast TRILL Data packet to the next hop towards the egress TRILL switch as specified in the TRILL Header. All transit TRILL switches MUST take the priority and DEI used to forward a packet from the Inner.VLAN label or the FGL Inner.Label High Part. These bits are in the same place in the packet.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
TRILLデータパケットのユニキャスト中継処理中にほとんど変化があります。トランジットTRILLスイッチは、TRILLヘッダーで指定されるように出力TRILLスイッチに向かって次のホップにユニキャストTRILLデータパケットを転送します。すべてのトランジットTRILLスイッチは、優先順位を取る必要がありますし、DEIはInner.VLANラベルまたはFGL Inner.Label上位部からのパケットを転送するために使用しました。これらのビットは、パケット内の同じ場所にあります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
An FGL TRILL switch MUST properly distinguish flows if it provides ECMP for unicast FGL TRILL Data packets.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
それはユニキャストFGL TRILLデータパケットのECMPを提供する場合FGLのTRILLスイッチが正しくフローを区別しなければなりません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.2.2. Multi-Destination Transit Processing
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.2.2。複数宛先トランジット処理
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Multi-destination TRILL Data packets are forwarded on a distribution tree selected by the ingress TRILL switch, except that an FGL ingress TRILL switch MAY TRILL unicast such a frame to all relevant egress TRILL switches, all as described in Section 4.1. The distribution trees do not distinguish between FGL and VL multi-destination packets, except in pruning behavior if they provide pruning. There is no change in the Reverse Path Forwarding Check.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
マルチ宛先TRILLデータパケットは、セクション4.1に記載されているすべてのように、FGL入口TRILLスイッチは、関連するすべての出口TRILLスイッチにユニキャストこのようなフレームをトリルかもしれないことを除いて、入口TRILLスイッチにより選択された配信ツリー上で転送されます。彼らは剪定を提供する場合分布の木は剪定行動を除き、FGLおよびVLマルチ先のパケットを区別しません。リバースパス転送のチェックに変更はありません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
An FGL TRILL switch (say, RB1) having an FGL multi-destination frame for label (X.Y) to forward on a distribution tree SHOULD prune that tree based on whether there are any TRILL switches on a tree branch that are advertising connectivity to label (X.Y). In addition, RB1 SHOULD prune multicast frames based on reported multicast listener and multicast router attachment in (X.Y).
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
配信ツリーに転送するためにラベルのFGL報フレーム（XY）を有するFGLのTRILLスイッチ（例えば、RB1）が（ラベルへの接続性を宣伝している木の枝上の任意のTRILLスイッチがあるかどうかに基づいて、その木を剪定SHOULD XY）。また、RB1は（X.Y）で報告マルチキャストリスナとマルチキャストルータアタッチメントに基づいてマルチキャストフレームをプルーニングすべきです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Pruning is an optimization. If a transit TRILL switch does less pruning than it could, there may be greater link utilization than strictly necessary but the campus will still operate correctly. A transit TRILL switch MAY prune based on an arbitrary subset of the bits in the FGL label, for example, only the High Part or only the Low Part of the label.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
プルーニングは、最適化です。トランジットTRILLスイッチは、それができたよりも少ない剪定をした場合は、そこに厳密に必要以上のリンク利用であってもよいが、キャンパスは、まだ正常に動作します。トランジットTRILLスイッチは、FGLのラベルのビットの任意のサブセットに基づいてプルーニング例えば、唯一の上位部分又はラベルのみ下位部分。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.3. Egress Processing
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.3。出力処理
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Egress processing is generally the reverse of ingress progressing described in Section 4.1. An FGL-safe TRILL switch may have only VL ports, in which case it is not required to support the capabilities for FGL egress described in this section.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
出力処理は、一般に、4.1節で説明進行入口の逆です。 FGLセーフTRILLスイッチは、このセクションで説明FGL出口用の機能をサポートするために必要とされない場合にのみVLポートを有していてもよいです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
An FGL-edge TRILL switch MUST be able to convert, in a configurable fashion, from the FGL in an FGL TRILL Data packet it is egressing to the C-VLAN ID for the resulting native frame with different mappings on a per-port basis. The priority and DEI of the egressed native frame are taken from the Inner.Label Low Order Part. A port MAY be configured to strip output VLAN tagging.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLエッジTRILLスイッチは、ポートごとに異なるマッピングを有する得られたネイティブフレームに対してC-VLAN IDにegressingさFGL TRILLデータパケットにFGLから、構成可能な方法で、変換することができなければなりません。 egressedネイティブフレームの優先順位とDEIはInner.Label低次のパートから取得されます。ポートは、出力VLANタギングを取り除くように構成することができます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
It is the responsibility of the network manager to properly configure the TRILL switches in the campus to obtain the desired mappings.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
適切に必要なマッピングを得るために、キャンパス内TRILLスイッチを設定するには、ネットワーク管理者の責任です。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL egress is similar to VL egress, as follows:
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
次のようにFGLの出口は、VLの出口に似ています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
1. If the Inner.MacDA is All-Egress-RBridges, special processing applies, based on the payload Ethertype (for example, End-Station Address Distribution Information (ESADI) [RFC6325] or RBridge Channel [RFC7178]), and if the payload Ethertype is unknown, the packet is discarded. If the Inner.MacDA is not All-Egress-RBridges, then either item 2 or item 3 below applies, as appropriate.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
1. Inner.MacDAは全出口-RBridges、特別な処理は、ペイロードイーサタイプに基づいて、適用される（例えば、エンドステーションアドレスの分布情報（ESADI）[RFC6325]またはRBridgeチャンネル[RFC7178]）、及び場合であればペイロードイーサタイプは、パケットが破棄され、不明です。 Inner.MacDAは、全出力非RBridgesない場合、いずれかの項目2または項目3は、以下、適宜、適用されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
2. A known unicast FGL TRILL Data packet (TRILL Header M bit = 0) with a unicast Inner.MacDA is egressed to the FGL port or ports matching its FGL and Inner.MacDA. If there are no such ports, it is flooded out of all FGL ports that have its FGL, except any ports for which the TRILL switch has knowledge that the frame&#39;s Inner.MacDA cannot be present on the link out of that port.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ユニキャストInner.MacDA 2.既知ユニキャストFGL TRILLデータパケット（TRILLヘッダーMビット= 0）FGLポートまたはFGLとInner.MacDAに一致ポートにegressedれます。そのようなポートがない場合は、TRILLスイッチはフレームのInner.MacDAは、そのポートのうち、リンク上に存在することができないという知識を持っている任意のポートを除いて、そのFGLを持つすべてのFGLポートの外に殺到しています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
3. A multi-destination FGL TRILL Data packet is decapsulated and flooded out of all ports that have its FGL, subject to multicast pruning. The same processing applies to a unicast FGL TRILL Data packet with a broadcast or multicast Inner.MacDA that might be received due to serial unicast.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
3.マルチ先FGL TRILLデータパケットはデカプセル化し、マルチキャストプルーニングの対象のFGLを有する全てのポートからフラッディングされます。同様の処理がシリアルユニキャストに起因受信されるかもしれないブロードキャストまたはマルチキャストInner.MacDAとユニキャストFGL TRILLデータパケットに適用されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
An FGL TRILL switch MUST NOT egress an FGL packet with label (X.Y) to any port not configured with that FGL, even if the port is configured to egress VL packets in VLAN X.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLのTRILLスイッチは、ポートがVLAN Xの出力VLパケットに構成されている場合でも、そのFGLで構成されていない任意のポートへの出力ラベルとFGLパケット（X.Y）NOT MUST
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILL switches MUST accept multi-destination TRILL Data packets that are sent to them as TRILL unicast packets (packets with the TRILL Header M bit set to 0). They locally egress such packets, if appropriate, but MUST NOT forward them (other than egressing them as native frames on their local links).
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLのTRILLスイッチは、（TRILLヘッダーMを持つパケットが0に設定ビット）のTRILLユニキャストパケットとしてそれらに送信される同報TRILLデータパケットを受け入れなければなりません。彼らは、適切であれば、ローカルに、このようなパケットを出力、しかし（そのローカルリンク上のネイティブフレームとしてそれらをegressing以外の）それらを転送してはなりません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.4. Appointed Forwarders and the DRB
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.4。就任フォワーダーとDRB
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
There is no change in adjacency [RFC7177], DRB (Designated RBridge) election, or Appointed Forwarder logic [RFC6439] on a link, regardless of whether some or all the ports on the link are for FGL TRILL switches, with one exception: implementations SHOULD provide that their default priority for a VL RBridge port to be the DRB is less than their default priority for an FGL RBridge to be the DRB. This will assure that, in the unconfigured case, an FGL RBridge will be elected DRB when using that implementation.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
実装：かかわらず、いくつかのリンク上のすべてのポートが一つの例外を除いて、FGLのTRILLスイッチのためのものであるかどうかのリンク上の隣接関係の変化[RFC7177]、DRB（指定RBridge）選挙、または論理フォワーダ任命[RFC6439]はありませんVL RBridgeポートのデフォルトの優先順位はDRBがFGL RBridgeはDRBであるためには、デフォルトの優先度以下であることをことを提供する必要があります。これは、その実装を使用する場合、未設定の場合には、FGL RBridgeはDRB選出される、ことを保証します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.5. Distribution Tree Construction
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.5。配信ツリーの構築
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
All distribution trees are calculated as provided for in the TRILL base protocol standard [RFC6325] as updated by [RFC7180], with the exception that the default tree root priority for a nickname held by an FGL TRILL switch or an FGL link pseudonode is 0x9000. As a result, they will be chosen in preference to VL nicknames in the absence of configuration. If distribution tree roots are configured, there MUST be at least one tree rooted at a nickname held by an FGL TRILL switch or by an FGL link pseudonode. If distribution tree roots are misconfigured so there would not be such a tree, then the highest priority FGL nickname to be a tree root is used to construct an additional tree, regardless of configuration. (VL TRILL switches will not know about this additional distribution tree but, through the use of Step (A) or (B) in Section 5.1, no VL TRILL switch should ever receive a multi-destination TRILL Data packet using this additional tree.)
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLのTRILLスイッチまたはFGLリンク擬似に保持されたニックネームの既定のツリーのルート優先度が0x9000ということを除いて、[RFC7180]によって更新されるようTRILLベースプロトコル標準[RFC6325]に規定するように、全ての配信ツリーを算出します。結果として、それらは構成の非存在下でVLニックネームに優先して選択されます。配信ツリーのルートが設定されている場合、FGL TRILLスイッチによって、またはFGLリンク擬似に保持されたニックネームをルートと少なくとも一つのツリーが存在していなければなりません。配信ツリーの根は、このようなツリーが存在することはないので、最も高い優先FGLニックネームはツリーのルートであると誤って設定されている場合に関係なく、構成の、追加のツリーを構築するために使用されます。 （VLのTRILLスイッチは、セクション5.1の工程（A）又は（B）の使用によって、いかなるVL TRILLスイッチが今までにこの追加の木を用いたマルチ宛先TRILLデータパケットを受け取るべきではない、この追加配信ツリーについて知っているがありません。）
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.6. Address Learning
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.6。アドレス学習
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
An FGL TRILL switch learns addresses from the data plane on ports configured for FGL based on the fine-grained label rather than the native frame&#39;s VLAN. Addresses learned from ingressed native frames on FGL ports are logically represented by { MAC address, FGL, port, confidence, timer }, while remote addresses learned from egressing FGL packets are logically represented by { MAC address, FGL, remote TRILL switch nickname, confidence, timer }.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILLスイッチは、きめの細かいラベルではなく、ネイティブフレームのVLANに基づいてFGLのために設定されたポート上のデータプレーンからアドレスを学習します。リモートアドレスが論理{MACアドレス、FGL、遠隔TRILLスイッチニックネーム、信頼で表されるFGLパケットをegressingから学習しながらFGLポート上ingressedネイティブフレームから学習されたアドレスは、論理的に、{MACアドレス、FGL、ポート、信頼、タイマー}によって表されます、タイマー}。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.7. ESADI Extension
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
4.7。 SDエクステンション
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The TRILL ESADI (End-Station Address Distribution Information) protocol is specified in [RFC6325] as optionally transmitting MAC address connection information through TRILL Data packets between participating TRILL switches over the virtual link provided by the TRILL multi-destination packet distribution mechanism. In [RFC6325], the VL to which an ESADI packet applies is indicated only by the Inner.VLAN label, and no indication of that VL is allowed within the ESADI payload.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
TRILL ESADI（エンドステーションアドレス分布情報）プロトコルのような任意にTRILL報パケット分配機構によって提供される仮想リンクを介して参加TRILLスイッチ間TRILLデータパケットを介してMACアドレスの接続情報を送信する[RFC6325]で指定されています。 [RFC6325]でESADIパケットが適用されるVLのみInner.VLANラベルで示され、そのVLの兆候はESADIペイロード内で許可されていません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
ESADI is extended to support FGL by providing for the indication of the FGL to which an ESADI packet applies only in the Inner.Label of that packet, and no indication of that FGL is allowed within the ESADI payload.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ESADIはESADIパケットは、そのパケットのInner.Labelにのみ適用され、そのFGLの兆候がESADIペイロード内で許可されていないとFGLの指示を提供することによってFGLをサポートするように拡張されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5. FGL TRILL Interaction with VL TRILL
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
FGLリッパーVLリッパー5.相互作用
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This section discusses mixing FGL-safe and VL TRILL switches in a campus. It does not apply if the campus is entirely FGL-safe or if there are no FGL-edges. Section 5.1 specifies what behaviors are needed to render such mixed campuses safe. See also Appendix B for a discussion of campus characteristics when these behaviors are in use. Section 5.2 gives details of link-local mixed behavior.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
このセクションでは、キャンパス内FGL-安全とVL TRILLスイッチを混合について説明します。何FGL-エッジが存在しない場合はキャンパスが完全にFGL-安全であるかどうかは適用されません。 5.1節では行動が安全なような混合キャンパスをレンダリングするために必要なものを指定します。これらの行動は、使用されている場合は、付録Bには、キャンパスの特性の議論についても参照してください。 5.2節では、リンクローカル混合動作の詳細を示します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
It is best, if possible, for VL TRILL switches to be upgraded to FGL-safe before introducing FGL-edges (and therefore FGL data packets).
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
可能であればVL TRILLはFGLエッジ（したがってFGLデータパケット）を導入する前に、FGL、安全にアップグレードする切り替えることが、最良です。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5.1. FGL and VL Mixed Campus
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5.1。 FGLとVL混合キャンパス
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
By definition, it is not possible for VL TRILL switches to safely handle FGL traffic, even if the VL TRILL switch is only acting in the transit capacity. If a TRILL switch can safely transit FGL TRILL Data packets, then it qualifies as FGL-safe but will still be assumed to be VL until it advertises in its LSP that it is FGL-safe.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL TRILLは、VLのTRILLスイッチのみ輸送能力で動作している場合でも、安全にFGLのトラフィックを処理するスイッチのために定義することで、それは不可能です。 TRILLスイッチは、それはFGL-安全と安全に輸送FGL TRILLデータパケットを修飾することができますが、それはそのLSPにアドバタイズするまでまだVLであると想定される場合には、FGL-安全であること。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
VL frames are required to have 0x8100 at the beginning of the data label, where FGL frames have 0x893B. VL TRILL switches conformant to [RFC6325] should discard frames with this new value after the inner MAC addresses. However, if they do not discard such frames, they could be confused and egress them into the wrong VLAN (see Section 9 below) or persistently reorder them due to miscomputing flows for ECMP, or they could improperly prune their distribution if they are multi-destination so that they would fail to reach some intended destinations. Such difficulties are avoided by taking all practical steps to minimize the chance of a VL TRILL switch handling an FGL TRILL Data packet. These steps are specified below.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VLフレームはFGLフレームは0x893Bを持っているデータラベルの先頭に0x8100を持つことが必要とされています。 VL TRILLは、内部MACアドレスの後にこの新しい値を持つフレームを破棄しなければならない[RFC6325]に準拠切り替えます。彼らは、このようなフレームを破棄しない場合は、彼らは混乱し、間違ったVLANにそれらを発信さ（下のセクション9を参照）または永続的に起因miscomputingにそれらを並べ替えることができECMPのためのフロー、または、彼らはマルチしている場合、彼らは不適切その分布を剪定でき先彼らはいくつかの目的の宛先に到達するために失敗するように。このような困難がFGL TRILLデータパケットを扱うVL TRILLスイッチの可能性を最小限に抑えるために、すべての実用的な手順を取ることによって回避されます。これらの手順は、以下に指定されています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL-safe switches will report their FGL capability in LSPs. Thus, FGL-safe TRILL switches (and any management system with access to the link-state database) will be able to detect the existence of TRILL switches in the campus that do not support FGL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL-安全スイッチは、LSPの中で自分のFGLの機能を報告します。このように、FGL-安全TRILLスイッチ（およびリンクステートデータベースへのアクセス権を持つ管理システム）FGLをサポートしていないキャンパスでTRILLスイッチの存在を検出することができます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Once a TRILL switch advertises an FGL-edge, any FGL-safe TRILL switch (RB1 in this discussion) that observes, on one of its ports, a VL RBridge on the link out of that port, MUST take Step (A) or (B) below for that port and also take Step (C) further below. (&#34;Observes&#34; means that it has an adjacency to the VL TRILL switch that is in any state other than Down [RFC7177] and holds an LSP fragment zero for it, showing that it is not FGL-safe.) Finally, for there to be full FGL connectivity, the campus topology must be such that all FGL TRILL switches are reachable from all other FGL TRILL switches without going through a VL TRILL switch.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
TRILLスイッチは、そのポートの1つでFGLエッジ、任意FGLセーフTRILLスイッチ観測（この議論でRB1）をアドバタイズすると、そのポートのうちリンク上VL RBridgeは、工程（A）または（取らなければなりませんB）以下に、そのポートのために、また、以下にさらに工程（C）を取ります。 （「観察します」がどのような状態でダウン[RFC7177]以外であり、それはFGL、安全ではないことを示し、そのためのLSPフラグメントゼロを保持VLのTRILLスイッチに隣接関係を有することを意味する。）最後に、そこにフルFGLの接続も、キャンパストポロジでは、すべてのFGLのTRILLスイッチは、他のすべてのFGL TRILLは、VL TRILLスイッチを経由せずにスイッチから到達可能であるようなものでなければなりません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
(A) If RB1 can discard any FGL TRILL Data packet that would be output through a port where it observes a VL RBridge, while allowing the output of VL TRILL Data packets through that port, then
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
（A）と、そのポートを介してVL TRILLデータパケットの出力を可能にしながら、それはVL RBridgeを観察ポートを介して出力されることになる任意のFGL TRILLデータパケットを廃棄することができるRB1
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
       A1. RB1 MUST so discard all FGL TRILL Data output packets that
           would otherwise be output through the port, and
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
A2. For all adjacencies out of that port (even adjacencies to other FGL RBridges or a pseudonode) in the Report state [RFC7177], RB1 MUST report that adjacency cost as 2**23 greater than it would have otherwise reported, but not more than 2**24 - 2 (the highest link cost still usable in least-cost path calculations and distribution tree construction). This assures that if any path through FGL-safe TRILL switches exists, such a path will be computed.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
A2。レポートの状態でそのポートのうちすべての隣接（他のFGLのRBridgesまたは擬似ノードにも、隣接）[RFC7177]のために、RB1は2よりも2 ** 23それはそうでない場合は報告していたよりも大きいが、ないとその隣接コストを報告しなければなりません** 24から2（最小コストパスの計算と配信ツリーの構築に依然として使用可能な最高のリンクコスト）。これは、FGLセーフTRILLスイッチを通る任意のパスが存在する場合、そのような経路が計算されることを保証します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
(B) If RB1 cannot discard any FGL TRILL Data packet that would be output through a port where it observes a VL RBridge while allowing VL TRILL Data packets, then RB1 MUST, for all adjacencies out of that port (even adjacencies to other FGL-safe
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
他のFGL-にそのポートのうちすべての隣接（さえ隣接するため、次にRB1はVL TRILLデータパケットを可能にしながら、それはVL RBridgeを観察ポートを介して出力されることになる任意のFGL TRILLデータパケットを破棄することができない場合（B）、RB1しなければなりません、安全
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
       RBridges or a pseudonode) in the Report state [RFC7177], report
       the adjacency cost as 2**24 - 1.  As specified in IS-IS
       [RFC5305], that cost will stop the adjacency from being used in
       least-cost path calculations, including distribution tree
       construction (see Section 2.1 of [RFC7180]) but will still leave
       it visible in the topology and usable, for example, by any
       traffic engineered path mechanism.
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
(C) The roots for all distribution trees used for FGL TRILL Data packets must be nicknames held by an FGL-safe TRILL switch or by a pseudonode representing an FGL link. As provided in Section 4.5, there will always be such a distribution tree.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILLデータパケットのために使用される全ての配信ツリー用（C）根がFGLセーフTRILLスイッチによって、またはFGLのリンクを表す擬似に保持されたニックネームでなければなりません。 4.5節で提供されるように、常に、このような分配ツリーが存在します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Using the increased adjacency cost specified in part A2 of Step (A) above, VL links will be avoided unless no other path is available for typical data center link speeds using the default link cost determination method specified in Item 1 of Section 4.2.4.4 of [RFC6325]. However, if links have low speed (such as about 100 megabits/second or less) or some non-default method is used for determining link costs, then link costs MUST be adjusted such that no adjacency between FGL-safe TRILL switches has a cost greater than 200,000.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
他の経路は、典型的なデータセンターのリンク速度のために利用可能でない場合を除き、上記のステップの一部A2（A）で指定された増加隣接コストを使用して、VLリンクセクションの4.2.4.4の項目1で指定したデフォルトのリンクコスト決意法を用いて回避されます[RFC6325]。リンクは、またはいくつかの非デフォルトの方法は、リンクコストを判定するために使用される（例えば、約100メガビット/秒以下のような）低速度を有する場合は、その後、リンクコストはFGLセーフTRILLスイッチとの間には隣接関係がコストを持っていないように調整されなければなりません20万より大きい。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
To summarize, for a mixed TRILL campus to be safe once FGL-edges are introduced, it is essential that the steps above be followed by FGL-safe RBridges, to ensure that paths between such RBridges do not include VL RBridges, and to ensure that FGL packets are never forwarded to VL RBridges. That is, all FGL-safe switches MUST do Step (A) or (B) for any port out of which they observe a VL RBridge neighbor. Also, for full FGL connectivity, all FGL-safe TRILL switches MUST do Step (C) and be connected in a single FGL contiguous area.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLエッジが導入された後、混合TRILLキャンパスは安全であるために、要約すると、上記FGLセーフRBridges、続いするステップは、RBridges間の経路がVL RBridgesを含まないことを確実にするために、そしてことを保証することが不可欠ですFGLパケットがVL RBridgesに転送されることはありません。それは、すべてのFGL-安全スイッチは、彼らがVL RBridgeの隣人を観察しているのうち、任意のポートのためのステップ（A）または（B）を行う必要があります。また、フルFGLの接続のために、すべてのFGLセーフTRILLスイッチは、工程（C）を実行しなければならないと単一FGL連続した領域に接続します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5.2. FGL and VL Mixed Links
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5.2。 FGLとVLミックスリンク
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The usual DRB election operates on a link with mixed FGL and VL ports. If an FGL TRILL switch port is a DRB, it can handle all native traffic. It MUST appoint only other FGL TRILL switch ports as Appointed Forwarder for any VLANs that are to be mapped to FGL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
通常のDRBの選挙は、混合FGLとVLポートとのリンクで動作します。 FGL TRILLスイッチポートがDRBであれば、それはすべてネイティブのトラフィックを処理することができます。これは、FGLにマッピングされる任意のVLANの内装フォワーダとしてのみ他のFGL TRILLスイッチポートを任命しなければなりません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
For VLANs that are not being mapped to FGL, if Step (A) is being followed (see Section 5.1), it can appoint either a VL or FGL TRILL switch for a VLAN on the link to be handled by a VL. If Step (B) is being followed, an FGL DRB MUST only appoint FGL Appointed Forwarders, so that all end stations will get service to the FGL campus. If a VL RBridge is a DRB, it will not understand that FGL TRILL switch ports are different. To the extent that Step (B) is in effect and a VL DRB handles native frames or appoints other VL TRILL switch ports on a link to handle native frames for one or more VLANs, the end stations sending and receiving those native frames may be isolated from the FGL campus. When a VL DRB happens to appoint an FGL port as Appointed Forwarder for one or more VLANs, the end stations sending and receiving native frames in those VLANs will get service to the FGL campus.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ステップ（A）が守られている場合、FGLにマッピングされていないVLANの（セクション5.1を参照）、それはVLによって処理されるリンク上のVLANのためのVLまたはFGL TRILLスイッチのいずれかを指名することができます。ステップ（B）が守られている場合は、すべてのエンドステーションがFGLのキャンパスにサービスを取得するように、FGL DRBは、FGL任命フォワーダーを任命しなければなりません。 VL RBridgeがDRBであれば、それはFGL TRILLスイッチポートが異なることを理解できないだろう。ステップ（B）が有効であるとVL DRBネイティブフレームを処理するか、1つまたは複数のVLANのネイティブフレームを処理するために、リンク上の他のVL TRILLスイッチポートを任命する程度まで、それらの天然フレームを送信し、受信側ステーションは単離することができますFGLキャンパスから。 VL DRBは、1つまたは複数のVLANのための任命フォワーダーとしてFGLポートを任命するような場合、これらのVLANにネイティブフレームを送信し、受信側ステーションは、FGLのキャンパスにサービスを取得します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5.3. Summary of FGL-Safe Requirements
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5.3。 FGL-安全要件の概要
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The list below summarizes the requirements for a TRILL switch to be FGL-safe.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
以下のリストは、FGL-安全であるとTRILLのスイッチの要件をまとめたものです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
1. For both unicast and multi-destination data, RB1 MUST NOT forward an FGL packet to a VL neighbor RB2. This is accomplished as specified in Section 5.1.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ユニキャストおよびマルチデスティネーションデータの両方について1、RB1はVLネイバーRB2にFGLパケットを転送してはいけません。セクション5.1で指定されたように、これは達成されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
2. For both unicast and multi-destination data, RB1 MUST NOT egress a packet onto a link that does not belong in that FGL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ユニキャストおよびマルチ宛先データの両方について2、RB1はそのFGLに属していないリンクへの出力パケットをしてはなりません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
3. For unicast data, RB1 must forward the FGL packet properly to the egress nickname in the TRILL Header. This means that it MUST NOT delete the packet because of not having the expected VLAN tag, it MUST NOT insert a VLAN tag, and it MUST NOT misclassify a flow so as to persistently misorder packets, because the TRILL fields are now 4 bytes longer than in VL TRILL packets.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
3.ユニキャストデータについて、RB1は、TRILLヘッダー内の出口ニックネームに適切FGLパケットを転送する必要があります。これは、TRILLフィールドは今よりも4バイト長であるため、予想されるVLANタグを持っていないの、それはVLANタグを挿入してはならないので、それがパケットを削除してはならない、としつこくmisorderパケットになるように、それは流れを誤分類してはならないことを意味しますVLのTRILLパケットインチ
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
4. For multi-destination data, RB1 must forward the packet properly along the specified tree. This means that RB1 MUST NOT falsely prune the packet. RB1 is allowed not to prune at all, but it MUST NOT prevent an FGL packet from reaching all the links with that FGL by incorrectly refusing to forward the FGL packet along a branch in the tree.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
マルチ先のデータについては4、RB1は、指定されたツリーに沿って適切にパケットを転送する必要があります。これは、RB1が誤ってパケットを剪定てはならないことを意味します。 RB1は全くプルーニングしないように許可されているが、それは間違ってツリー内の枝に沿ってFGLパケットを転送することを拒否することによって、そのFGLとのすべてのリンクに到達するFGLパケットを妨げてはなりません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5. RB1 must advertise, in its LSP, that it is FGL-safe.
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
5. RB1は、FGL-安全であること、そのLSPに、広告を掲載しなければなりません。
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Point 1 above, for a TRILL switch to correctly support ECMP, and point 2, for a TRILL switch to correctly prune distribution trees, require that the TRILL switch properly recognize and distinguish between the two Ethertypes that can occur immediately after the Inner.MacSA in a TRILL Data packet.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
正しくECMPをサポートするTRILLスイッチの上記の点1、点2は、正しく配信ツリーを剪定するTRILLスイッチため、TRILLスイッチが正常にすぐにInner.MacSA後に発生することができる2つのさらにEthertype間認識及び区別することを必要としますTRILLデータパケット。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
6. IS-IS Extensions
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
6. IS-ISの拡張
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Extensions related to TRILL&#39;s use of IS-IS are required to support FGL and must include the following:
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
IS-ISのTRILLの使用に関連する拡張機能は、FGLをサポートするために必要とされると、以下を含める必要があります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
1. A method for a TRILL switch to announce itself in its LSP as FGL-safe (see Section 8.2).
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
1. FGLセーフとしてのLSPに自身をアナウンスするTRILLスイッチのための方法（8.2節を参照）。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
2. A sub-TLV analogous to the Interested VLANs and Spanning Tree Roots sub-TLV of the Router Capabilities TLV but indicating FGLs rather than VLs. This is called the Interested Labels and Spanning Tree Roots (INT-LABEL) sub-TLV in [RFC7176].
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
2.興味のVLANスパニングツリーの根のルータ機能のTLVのサブTLVと類似むしろのVL以外のFGLを示すサブTLV。これは、[RFC7176]にチェックラベルとスパニングツリーのルーツ（INT-LABEL）サブTLVと呼ばれています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
3. Sub-TLVs analogous to the GMAC-ADDR sub-TLV of the Group Address TLV that specifies an FGL rather than a VL. These are called the GLMAC-ADDR, GLIP-ADDR, and GLIPV6-ADDR sub-TLVs in [RFC7176].
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
VLではなく、FGLを指定するグループアドレスTLVのGMAC-ADDRサブTLVに類似3.サブのTLV。これらは、[RFC7176]にGLMAC-ADDR、GLIP-ADDR、及びGLIPV6-ADDRの下位のTLVと呼ばれます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
7. Comparison with Goals
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
目標と7の比較
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Comparing TRILL FGL, as specified in this document, with the goals given in Section 2.1, we find the following:
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
TRILL FGLを比較すると、この文書で指定されているように、2.1節で与えられた目標に、私たちは次のことを見つけます：
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
1. Fine-Grained: FGL provides 2**24 labels, vastly more than the 4094 (4K) VLAN labels supported in TRILL as specified in [RFC6325].
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
1.ファイングレイン：FGLは、[RFC6325]で指定されるようにTRILLでサポート4094（4K）VLANラベルより大幅より2つの** 24のラベルを提供します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
2. Silicon: Existing TRILL fast path silicon chips can perform base TRILL Header insertion and removal to support ingress and egress. In addition, it is believed that most such silicon chips can also perform the native-frame-to-FGL mapping and the encoding of the FGL as specified herein, as well as the inverse decoding and mapping. Some existing silicon chips can perform only one of these operations on a frame in one pass through the fast path; however, other existing chips are believed to be able to perform both operations on the same frame in one pass through their fast path. It is also believed that most FGL TRILL switches will be capable of having their ports configured to discard FGL packets. Such a capability makes interoperation with VL TRILL switches practical using Step (A) as opposed to Step (B) (see Section 5.1).
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
2.シリコン：既存TRILLファストパスシリコンチップは、入力および出力をサポートするために、ベースTRILLヘッダー挿入および除去を行うことができます。加えて、ほとんどのそのようなシリコンチップはまた、本明細書で指定された、ならびに逆復号およびマッピングなどのネイティブ・フレーム・ツー・FGLマッピングおよびFGLの符号化を行うことができると考えられます。いくつかの既存のシリコンチップは、高速パスを介してワンパスでフレーム上にこれらの操作のいずれか一方のみを実行することができます。しかしながら、他の既存のチップは、それらの高速パスを介してワンパスで同じフレームの両方の操作を実行することができると考えられています。また、ほとんどのFGLのTRILLスイッチがFGLパケットを破棄するように構成され、それらのポートを有することができるであろうと考えられます。そのような能力は、VL TRILLとの相互運用が（セクション5.1を参照）（B）のステップとは対照的に、ステップ（A）を使用して実用的切り替えることができます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
3. Base RBridge Interoperation: As described in Section 3, FGL is not generally compatible with TRILL switches conformant to the base specification [RFC6325]. In particular, a VL TRILL switch cannot be an FGL TRILL switch because there is a risk that it would mishandle FGL packets. However, a contiguous set of VL TRILL switches can exchange VL frames, regardless of the presence of FGL TRILL switches in the campus. The provisions of Section 5 support reasonable interoperation and migration scenarios.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
3.ベースRBridge相互運用：第3節で説明したように、FGLは、一般的にベース仕様[RFC6325]に準拠TRILLスイッチと互換性がありません。それはFGLパケットを誤用しまうというリスクがあるため、特に、VL TRILLスイッチは、FGLのTRILLスイッチすることはできません。しかし、VLのTRILLスイッチの連続する組に関わらずキャンパスにおけるFGLのTRILLスイッチの存在下の、VLのフレームを交換することができます。第5節のサポート、合理的な相互運用性と移行シナリオの規定。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
4. Alternate Priority: The encoding specified in Section 2.3 and the ingress/egress processing specified in Section 4 provide for a new priority and DEI in the Inner.Label High Part and a place to preserve the original user priority and DEI in the Low Part so that it can be restored on egress.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
4.代替優先度：2.3節で指定されたエンコーディングおよび第4節で指定された入力/出力処理は、新たな優先順位とDEI Inner.Label高いパートでかつ低パートで元のユーザーの優先順位とDEIを保存する場所を提供それは出口に復元することができるようにします。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
8. Allocation Considerations
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
8.配分の考慮事項
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Allocations by the IEEE Registration Authority and IANA are listed below.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
IEEE登録機関とIANAによって割り当ては以下のとおりです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
8.1. IEEE Allocation Considerations
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
8.1。 IEEE配分の考慮事項
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The IEEE Registration Authority has assigned Ethertype 0x893B for TRILL FGL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
IEEE登録機関は、TRILL FGLのためのイーサタイプ0x893Bを割り当てています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
8.2. IANA Considerations
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
8.2。 IANAの考慮事項
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
IANA has allocated capability flag 1 in the TRILL-VER sub-TLV capability flags [RFC7176] to indicate that a TRILL switch is FGL-safe.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
IANAは、TRILLスイッチはFGL、安全であることを示すために、TRILL-VERサブTLV能力フラグ[RFC7176]に機能フラグ1を割り当てました。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
9. Security Considerations
        </h5>
      </div>
      <div class="col-sm-12 col-md-6">
        <h5 class="text mt-2">
9.セキュリティの考慮事項
        </h5>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
See [RFC6325] for general TRILL security considerations.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
一般TRILLセキュリティの考慮事項については、[RFC6325]を参照してください。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
As with any communications system, end-to-end encryption and authentication should be considered for sensitive data. In this case, that would be encryption and authentication extending from a source end station and carried through the TRILL campus to a destination end station.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
任意の通信システムと同様に、エンド・ツー・エンドの暗号化および認証は、機密データのために考慮されるべきです。この場合には、それは、暗号化および認証は、ソースエンドステーションから延び、宛先エンドステーションにTRILLキャンパスを介して行うことになります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Confusion between a packet with VL X and a packet with FGL (X.Y) or confusion due to a malformed frame is a potential problem if an FGL TRILL switch did not properly check for the occurrence of 0x8100 or 0x893B immediately after the Inner.MacSA (see Sections 2.2 and 2.3) and handle the frame appropriately.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILLスイッチが正しく参照（直ちにInner.MacSA後0x8100または0x893Bの発生を確認しなかった場合に起因する不正なフレームVL Xを有するパケット及びFGL（XY）または混乱を有するパケット間の混乱が潜在的な問題ですセクション2.2および2.3）と適切フレームを処理します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6325] requires that the Ethertype immediately after the Inner.MacSA be 0x8100. A VL TRILL switch that did not discard a packet with some other value there could cause problems. If it received a TRILL Data packet with FGL (X.Y) or with junk after the Inner.MacSA that included X where a VLAN ID would appear, then:
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6325]はイーサタイプはすぐにInner.MacSA後0x8100である必要があります。他のいくつかの値を持つパケットを廃棄していなかったVLのTRILLスイッチは、問題が発生する可能性があります。それはFGL（X.Y）またはVLAN IDは、その後、出現するXを含まInner.MacSA後にジャンクとTRILLデータパケットを受信した場合：
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
1. It could egress the packet to an end station in VLAN X. If the packet was a well-formed FGL frame, the payload of such an egressed native frame would appear to begin with Ethertype 0x893B, which would likely be discarded by an end station. In any case, such an egress would almost certainly be a violation of security policy requiring the configurable separation of differently labeled data.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
パケットが十分に形成されたFGLのフレームであった場合は、VLAN Xのエンドステーションにパケットを発信さができ1.、例えばegressedネイティブフレームのペイロードは、おそらくエンドによって廃棄されるであろうイーサタイプ0x893B、で始まるように見えます駅。いずれの場合においても、そのような出口は、ほぼ確実に異なって標識されたデータの構成可能な分離を必要とするセキュリティポリシーの違反であろう。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
2. If the packet was multi-destination and the TRILL switch pruned the distribution tree, it would incorrectly prune it on the basis of VLAN X. For an FGL packet, this would probably lead to the multi-destination data packet not being delivered to all of its intended recipients.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
2.パケットは、マルチ先とTRILLスイッチがディストリビューションツリーを剪定した場合、それは間違ってFGLパケットのVLAN X.に基づいて、それを剪定なり、これはおそらくないに配信されたマルチ先のデータパケットにつながりますその目的の受信者のすべて。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Possible problems with an FGL TRILL switch that (a) received a TRILL Data packet with junk after the Inner.MacSA that included X where a VLAN ID would appear and (b) did not check the Ethertype immediately after the Inner.MacSA would be that it could improperly egress the packet in VLAN X, violating security policy. If the packet was multi-destination and was improperly forwarded, it should be discarded by properly implemented TRILL switches downstream in the distribution tree and never egressed, but the propagation of the packet would still waste bandwidth.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
（a）はVLAN IDが表示されますと、（b）Inner.MacSAがあることだろう直後イーサタイプをチェックしていなかったXを含まInner.MacSA後ジャンクとTRILLデータパケットを受信したFGLのTRILLスイッチで問題が発生する可能性がそれは、不適切なセキュリティポリシーに違反し、VLAN Xにパケットを発信さでした。パケットがマルチ先だったと不適切に転送された、それが適切に実施さTRILLによって破棄されなければならない場合は、配信ツリーの下流側に切り替わり、egressedことはありませんが、パケットの伝播はまだ帯域幅を浪費することになります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
To avoid these problems, all TRILL switches MUST check the Ethertype immediately after the Inner.MacSA and, if it is a value they do not know how to handle, either discard the frame or make no decisions based on any data after that Ethertype. In addition, care must be taken to avoid FGL packets being sent to or through VL TRILL switches that will discard them if the VL TRILL switch is properly implemented or mishandle them if it is not properly implemented. This is accomplished as specified in Section 5.1.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
これらの問題を回避するために、すべてのTRILLスイッチがInner.MacSA直後イーサタイプをチェックし、それは彼らが処理する方法がわからない値であれば、いずれかのフレームを破棄するか、そのイーサタイプの後に任意のデータに基づいた意思決定を行うことはなりません。また、ケアはVL TRILLスイッチが適切に実装されたり、それが適切に実装されていない場合は、それらを誤用された場合は、それらを破棄しますVL TRILLスイッチにまたはを介して送信されたFGLパケットを避けるようにしなければなりません。セクション5.1で指定されたように、これは達成されます。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Appendix A. Serial Unicast
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
付録A.シリアルユニキャスト
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This informational appendix discusses the advantages and disadvantages of using serial unicast instead of a distribution tree for multi-destination TRILL Data packets. See Sections 4.1 and 4.3. This document requires that FGL TRILL switches accept serial unicast, but there is no requirement that they be able to send serial unicast.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
この情報付録では、シリアルユニキャストの代わりに、マルチ先TRILLデータパケットの配信ツリーを使用することの利点と欠点について説明します。セクション4.1と4.3を参照してください。この文書では、FGL TRILLはシリアルユニキャストを受け入れるスイッチすることを要求するが、彼らはシリアルユニキャストを送信することができる必要はありません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Consider a large TRILL campus with hundreds of TRILL switches in which, say, 300 end stations are in some particular FGL data label.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
300のエンドステーションは、いくつかの特定のFGLデータラベルである、と言う、中TRILLスイッチの何百もの大TRILLのキャンパスを考えてみましょう。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
At one extreme, if all 300 end stations were on links attached to a single TRILL switch, then no other TRILL switch would be advertising interest in that FGL. As a result, it is likely that because of pruning a multi-destination (say, broadcast) frame from one such end station would not be sent to any another TRILL switch, even if put on a distribution tree.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
すべての300台のエンドステーションは、単一のTRILLスイッチに接続されたリンク上にあった場合は、1つの極端では、その後、他のTRILLスイッチはそのFGLの関心を広告することはないでしょう。その結果、それは可能性があるため、そのようなエンドステーションからのマルチ先（たとえば、ブロードキャスト）フレームをプルーニングの分配木の上に置いた場合でも、任意の他のTRILLスイッチに送信されないだろうと。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
At the other extreme, assume that the 300 end stations are attached, one each, to 300 different TRILL switches; in that case, you are almost certainly better off using a distribution tree because if you tried to serially unicast you would have to output 300 copies, probably including multiple copies through the same port, and would cause much higher link utilization.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
他の極端で、300エンドステーション300は異なるTRILLスイッチに、1ずつ接続されていることを想定。あなたがしようとした場合、あなたはおそらく、同じポートを介して複数のコピーを含む出力300枚のコピーを、持っているだろう、とはるかに高いリンク利用率を引き起こすシリアルユニキャストにあるため、その場合には、あなたはほぼ確実に配信ツリーを使用したほうが良いです。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Now assume that these 300 end stations are connected to exactly two TRILL switches, say, 200 to one and 100 to the other. Using unicast TRILL Data packets between these two TRILL switches is best because the frames will follow least-cost paths, possibly with such traffic spread over a number of least-cost paths with equal cost. On the other hand, if distribution trees were used, each frame would be constrained to the tree used for that frame and would likely follow a higher cost route and only a single path would be available per tree. Thus, this document says that unicast SHOULD be used if there are exactly two TRILL switches involved.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
さて、これらの300台のエンドステーションは、正確に2 TRILLスイッチに接続されていることを前提と言い、一方及び他方に100から200まで。フレームは、おそらく同じコストで最小コストパスの数を超えるようなトラフィックの普及に伴い、最小コスト経路を追従するため、これらの二つのTRILLスイッチ間のユニキャストTRILLデータパケットを使用することが最良です。配信ツリーを使用した一方、各フレームは、そのフレームのために使用されるツリーに拘束されることになる、おそらくより高いコストのルートをたどるであろうと、単一のパスは、ツリーごとに利用可能です。したがって、この文書は、関連する2つのTRILLスイッチが正確に存在する場合、ユニキャストを使用すべきであると述べています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The decision of whether to use a distribution tree or serial unicast if the end stations are connected to more than two TRILL switches is more complex. Which would be better would depend on many factors, including network topology and application data patterns. How to make this decision in such cases is beyond the scope of this document.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
エンドステーションはつ以上のTRILLスイッチに接続されている場合、配信ツリーまたはシリアルユニキャストを使用するかどうかの決定は、より複雑です。これは、ネットワークトポロジとアプリケーションデータパターンを含む多くの要因に依存する方が良いだろう。このような場合には、この決定を行うためにどのようにこのドキュメントの範囲を超えています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Appendix B. Mixed Campus Characteristics
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
付録B.混合キャンパス特性
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
This informational appendix describes the characteristics of a TRILL campus with mixed FGL-safe and VL TRILL switches for two cases: Appendix B.1 discusses the case where all FGL adjacencies with VL are handled by Step (A) in Section 5.1, and Appendix B.2 discusses the case where all FGL adjacencies with VL are handled by Step (B) in Section 5.1.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
付録B.1はVLとのすべてのFGLの隣接関係は、セクション5.1の工程（A）により処理される場合について説明し、付録B：この情報付録では、次の2つの場合のためのスイッチ混合FGLセーフおよびVL TRILLでTRILLキャンパスの特性を記述する.2 VLを持つすべてのFGLの隣接関係は、セクション5.1のステップ（B）によって処理される場合について説明します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
B.1. Mixed Campus with High Cost Adjacencies
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
B.1。高コストの隣接関係と混合キャンパス
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
If the FGL TRILL switches use Step (A) in Section 5.1, then VL and FGL TRILL switches will be able to interoperate for VL traffic. Least-cost paths will avoid any FGL -&gt; VL TRILL switch hops unless no other reasonable path is available. In conjunction with Section 4.5, there will be at least one distribution tree rooted at a nickname held by an FGL TRILL switch or the pseudonode for an FGL link. Furthermore, if the FGL TRILL switches in the campus form a single contiguous island, this distribution tree will have a fully connected sub-tree covering that island. Thus, any FGL TRILL Data packets sent on this tree will be able to reach any other FGL TRILL switch without attempting to go through any VL TRILL switches. (Such an attempt would cause the FGL packet to be discarded as specified in part A1 of Step (A).)
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGLのTRILLスイッチは、セクション5.1のステップ（A）を使用する場合は、VLおよびFGL TRILLスイッチは、VLトラフィックのために相互運用することができるようになります。 &gt;他の合理的なパスが利用できない場合を除きVL TRILLスイッチがホップ - 最小コストパスは、任意のFGLを避けることができます。セクション4.5に関連して、FGLのTRILLスイッチまたはFGLリンクの擬似に保持されたニックネームをルートと少なくとも一つの配信ツリーが存在するであろう。キャンパス内のFGLのTRILLスイッチは、単一の連続した島を形成する場合はさらに、この配信ツリーは、その島を覆う完全に接続されたサブツリーを有するであろう。したがって、この木に送信されたFGL TRILLデータパケットは、任意のVLのTRILLスイッチを通過しようとせずに、他のFGLのTRILLスイッチに到達することができるようになります。 （このような試みは、ステップの一部A1（A）で指定されFGLパケットを廃棄する原因となります。）
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
If supported, Step (A) is particularly effective in a campus with an FGL TRILL switch core and VL TRILL switches in one or more islands around that core. For example, consider the campus below. This campus has an FGL core consisting of FGL01 to FGL14 and three VL islands consisting of VL01 to VL04, VL05, and VL06 to VL14.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
サポートされている場合、ステップ（A）は、そのコアの周りに一の以上の島におけるFGLのTRILLスイッチコア及びVL TRILLスイッチとキャンパスに特に有効です。例えば、以下のキャンパスを考えます。このキャンパスはFGL14とVL14にVL04、VL05、およびVL06にVL01からなる3つのVL島にFGL01からなるFGLコアを持っています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-12">
        <pre class="text text-monospace">
                  *VL01--*VL02
                    |      |
                  *VL03--*VL04                *VL05
                    |      |                    |
                  FGL01--FGL02--FGL03--FGL04--FGL05
                    |      |      |      |      |
                  FGL06--FGL07--FGL08--FGL09--FGL10
                    |      |      |      |      |
                  FGL11--FGL12--*VL06--*VL07---FGL13
                           |      |      |      |
                         *VL08--*VL09--*VL10---FGL14
                           |      |      |      |
                         *VL11--*VL12--*VL13--*VL14
        </pre>
      </div>

    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Assuming that the FGL TRILL switches in this campus all implement Step (A), then end stations connected through a VL port can be connected anywhere in the campus to VL or FGL TRILL switches and, if in the same VLAN, will communicate. End stations connected through an FGL port on FGL TRILL switches will communicate if their local VLANs are mapped to the same FGL.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
このキャンパスでFGLのTRILLスイッチは全てVLポートを介して接続されたエンドステーション次いで、工程（A）を実装すると仮定すると、同じVLANに、通信する場合は、VL又はFGL TRILLスイッチにどこでもキャンパスに接続することができます。地元のVLANが同じFGLにマッピングされている場合はFGLのTRILLスイッチのFGLポートを介して接続されたエンドステーションが通信します。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Due to the high cost of FGL-to-VL adjacencies used in path computations, VL TRILL switches are avoided on paths between FGL TRILL switches. For example, even if the speed and default adjacency cost of all the connections shown above were the same, traffic from FGL12 to FGL13 would follow the 5-hop path FGL12 - FGL07 - FGL08 - FGL09 - FGL10 - FGL13 rather than the 3-hop path FGL12 - VL09 - VL10 - FGL14.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
経路計算に使用FGL対VL隣接の高いコストのために、VLのTRILLスイッチはFGLのTRILLスイッチ間のパスに回避されます。上に示したすべての接続の速度とデフォルト隣接コストが同じであったとしても、例えば、FGL12からFGL13へのトラフィックがFGL12 5ホップのパスをたどることになる -  FGL07  -  FGL08  -  FGL09  -  FGL10  -  FGL13むしろ3ホップよりパスFGL12  -  VL09  -  VL10  -  FGL14。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
B.2. Mixed Campus with Data Blocked Adjacencies
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
B.2。データとの混在キャンパスは隣接関係をブロック
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
If the FGL TRILL switches use Step (B) in Section 5.1, then least-cost and distribution tree TRILL Data communication between VL and FGL TRILL switches is blocked, although TRILL IS-IS communication is normal. This data blocking, although implemented only by FGL TRILL switches, has relatively symmetric effects. The following paragraphs assume that such data blocking between VL and FGL is in effect throughout the campus.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
FGL TRILLは、セクション5.1で使用ステップ（B）を切り替える場合には、VLおよびFGL TRILLスイッチ間の最小コストおよび配布ツリーTRILLデータ通信が遮断され、TRILLは、通信IS-ISが正常です。 FGLのTRILLスイッチによってのみ実現が、このデータブロックは、比較的対称的な効果を有します。以下の段落では、VLとFGLとの間のこのようなデータブロックは、キャンパス全体で有効であると仮定する。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
A campus of mostly FGL TRILL switches implementing Step (B) with a few isolated VL TRILL switches scattered throughout will work well in terms of connectivity for end stations attached to those FGL switches, except that they will be unable to communicate with any end stations for which a VL switch is appointed forwarder. The VL TRILL switches will be isolated and will only be able to route TRILL Data to the extent that they happen to be contiguously connected to other VL TRILL switches. Distribution trees computed by the FGL switches will not include any VL switches (see Section 2.1 of [RFC7180]).
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ほとんどFGL TRILLのキャンパスは、それらが任意のエンドステーション用と通信することができないであろうことを除いて、これらのFGLスイッチに取り付けられたエンドステーションの接続の点でうまくいく散在少数の単離されたVL TRILLスイッチと工程（B）を実装スイッチこれVLスイッチがフォワーダに任命されます。 VLのTRILLスイッチが単離されるとのみ、彼らは連続他のVL TRILLスイッチに接続することが起こる程度にルートTRILLデータへことができるであろう。 FGLスイッチによって計算配信ツリーは、任意のVLスイッチを（[RFC7180]のセクション2.1を参照）が含まれません。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
A campus of mostly VL TRILL switches with a few isolated FGL TRILL switches scattered throughout will also work reasonably well as described immediately above but with all occurrences of &#34;FGL&#34; and &#34;VL&#34; swapped.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ほとんどVL TRILLのキャンパスは、いくつかの孤立FGL TRILLでスイッチのすぐ上が、「FGL」と「VL」のすべての出現が交換して説明したようにも合理的にうまくいくに点在切り替わります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
However, a campus so badly misconfigured that it consists of a randomly intermingled mixture of VL and FGL TRILL switches using Step (B) is likely to offer very poor data service, due to many links being blocked for data.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
しかし、キャンパスはひどく、それはVLのランダムに混在した混合物で構成されていることを誤って設定し、FGL TRILLは、ステップ（B）を使用して、スイッチによるデータのためにブロックされる多くのリンクに、非常に悪いデータサービスを提供する可能性があります。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Acknowledgements
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
謝辞
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
The comments and suggestions of the following, listed in alphabetic order, are gratefully acknowledged:
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
アルファベット順にリストされている以下のコメントや提案は、深く感謝しています。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Stewart Bryant, Spencer Dawkins, Adrian Farrel, Anoop Ghanwani, Sujay Gupta, Weiguo Hao, Phanidhar Koganti, Yizhou Li, Vishwas Manral, Rajeev Manur, Thomas Narten, Gayle Nobel, Erik Nordmark, Pete Resnick, Olen Stokes, Sean Turner, Ilya Varlashkin, and Xuxiaohu.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
スチュワートブライアント、スペンサードーキンス、エードリアンファレル、アヌープGhanwani、Sujayグプタ、Weiguoハオ、Phanidhar Koganti、宜州市のLi、Vishwas Manral、ラジーブManur、トーマスNarten氏、ゲイルノーベル、エリックNordmarkと、ピート・レズニック、オレンストークス、ショーン・ターナー、イリヤVarlashkin 、およびXuxiaohu。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
References
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
リファレンス
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Normative References
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
引用規格
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[802.1Q] IEEE 802.1, &#34;IEEE Standard for Local and metropolitan area networks--Media Access Control (MAC) Bridges and Virtual Bridged Local Area Networks&#34;, IEEE Std 802.1Q-2011, August 2011.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[802.1Q] IEEE 802.1、 &#34;ローカルおよびメトロポリタンエリアネットワークのためのIEEE規格 - メディアアクセス制御（MAC）ブリッジと仮想ブリッジローカルエリアネットワーク&#34;、IEEE 802.1Q STD-2011、2011年8月。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[IS-IS] ISO/IEC 10589:2002, Second Edition, &#34;Information technology -- Telecommunications and information exchange between systems -- Intermediate System to Intermediate System intra-domain routeing information exchange protocol for use in conjunction with the protocol for providing the connectionless-mode network service (ISO 8473)&#34;, 2002.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[IS-IS] ISO / IEC 10589：2002、第2版、「情報技術 - 中間システム中間システムイントラドメインに提供するためのプロトコルと一緒に使用するための情報交換プロトコルをrouteingする - 電気通信及びシステム間情報交換接続モード・ネットワーク・サービス（ISO 8473）」、2002年。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC2119] Bradner, S., &#34;Key words for use in RFCs to Indicate Requirement Levels&#34;, BCP 14, RFC 2119, March 1997.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC2119]ブラドナーの、S.、 &#34;要件レベルを示すためにRFCsにおける使用のためのキーワード&#34;、BCP 14、RFC 2119、1997年3月。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC5305] Li, T. and H. Smit, &#34;IS-IS Extensions for Traffic Engineering&#34;, RFC 5305, October 2008.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC5305]李、T.とH.スミットは、RFC 5305、2008年10月 &#34;トラフィックエンジニアリングのための拡張機能-IS IS&#34;。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6325] Perlman, R., Eastlake 3rd, D., Dutt, D., Gai, S., and A. Ghanwani, &#34;Routing Bridges (RBridges): Base Protocol Specification&#34;, RFC 6325, July 2011.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6325]パールマン、R.、イーストレーク3、D.、ダット、D.、ガイ、S.、およびA. Ghanwani、 &#34;ルーティングブリッジ（RBridges）：基本プロトコル仕様&#34;、RFC 6325、2011年7月。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7176] Eastlake 3rd, D., Senevirathne, T., Ghanwani, A., Dutt, D., and A. Banerjee, &#34;Transparent Interconnection of Lots of Links (TRILL) Use of IS-IS&#34;, RFC 7176, May 2014.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7176]イーストレーク第3、D.、Senevirathne、T.、Ghanwani、A.、ダット、D.、およびA.バネルジー、 &#34;リンクのIS-ISの（TRILL）の使用の多くの透明な相互接続&#34;、RFC 7176、月2014。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7177] Eastlake 3rd, D., Perlman, R., Ghanwani, A., Yang, H., and V. Manral, &#34;Transparent Interconnection of Lots of Links (TRILL): Adjacency&#34;, RFC 7177, May 2014.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7177]イーストレーク第3、D.、パールマン、R.、Ghanwani、A.、ヤン、H.、およびV. Manral、 &#34;リンクの多くの透明な相互接続（TRILL）：隣接&#34;、RFC 7177、2014年5月。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7180] Eastlake 3rd, D., Zhang, M., Ghanwani, A., Manral, V., and A. Banerjee, &#34;Transparent Interconnection of Lots of Links (TRILL): Clarifications, Corrections, and Updates&#34; RFC 7180, May 2014.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7180]イーストレーク3日、D.、張、M.、Ghanwani、A.、Manral、V.、およびA.バネルジー、 &#34;リンクの多くの透明相互接続（TRILL）：明確化、修正、および更新&#34; RFC 7180、 2014年5月。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Informative References
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
参考文献
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6165] Banerjee, A. and D. Ward, &#34;Extensions to IS-IS for Layer-2 Systems&#34;, RFC 6165, April 2011.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6165]バネルジー、A.、およびD.区、RFC 6165、2011年4月 &#34;の拡張レイヤ2のシステムのためのIS-ISは、&#34;。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6439] Perlman, R., Eastlake, D., Li, Y., Banerjee, A., and F. Hu, &#34;Routing Bridges (RBridges): Appointed Forwarders&#34;, RFC 6439, November 2011.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC6439]パールマン、R.、イーストレーク、D.、リチウム、Y.、バネルジー、A、およびFのHu、 &#34;ルーティングブリッジ（RBridges）：任命フォーワーダ&#34;、RFC 6439、2011年11月。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7174] Salam, S., Senevirathne, T., Aldrin, S., and D. Eastlake 3rd, &#34;Transparent Interconnection of Lots of Links (TRILL) Operations, Administration, and Maintenance (OAM) Framework&#34;, RFC 7174, May 2014.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7174]サラム、S.、Senevirathne、T.、アルドリン、S.、およびD.イーストレイク3日、 &#34;リンク（TRILL）運用、管理、および保守（OAM）フレームワークの多くの透明な相互接続&#34;、RFC 7174、月2014。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7178] Eastlake 3rd, D., Manral, V., Li, Y., Aldrin, S., and D. Ward, &#34;Transparent Interconnection of Lots of Links (TRILL): RBridge Channel Support&#34;, RFC 7178, May 2014.
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
[RFC7178]イーストレイク3日、D.、Manral、V.、李、Y.、アルドリン、S.、およびD.区、 &#34;リンクの多くの透明な相互接続（TRILL）：RBridgeチャネルサポート&#34;、RFC 7178、2014年5月。
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Authors&#39; Addresses
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
著者のアドレス
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Donald Eastlake 3rd Huawei Technologies 155 Beaver Street Milford, MA 01757 USA
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ドナルドイーストレイク第三華為技術155ビーバー通りミルフォード、MA 01757 USA
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Phone: +1-508-333-2270 EMail: d3e3e3@gmail.com
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
電話：+ 1-508-333-2270 Eメール：d3e3e3@gmail.com
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Mingui Zhang Huawei Technologies Co., Ltd Huawei Building, No.156 Beiqing Rd. Z-park, Shi-Chuang-Ke-Ji-Shi-Fan-Yuan, Hai-Dian District Beijing 100095 P.R. China
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
張HU技術有限公司胡Aが構築され、NO.156グリーンRD私も。Z-公園、市-C黄色-ke-J I市-ファン元、H愛-Dイアン地区の分幽霊北京100095 PR中国
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
EMail: zhangmingui@huawei.com
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
メールアドレス：zhangmingui@huawei.com
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Puneet Agarwal Broadcom Corporation 3151 Zanker Road San Jose, CA 95134 USA
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
Puneet Agarwalさんブロードコム・コーポレーション3151 Zanker道サンノゼ、CA 95134 USA
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Phone: +1-949-926-5000 EMail: pagarwal@broadcom.com
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
電話：+ 1-949-926-5000 Eメール：pagarwal@broadcom.com
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Radia Perlman Intel Labs 2200 Mission College Blvd. Santa Clara, CA 95054 USA
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ラディア・パールマンインテル・ラボ2200ミッション・カレッジブルバードサンタクララ、CA 95054 USA
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Phone: +1-408-765-8080 EMail: Radia@alum.mit.edu
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
電話：+ 1-408-765-8080 Eメール：Radia@alum.mit.edu
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
Dinesh G. Dutt Cumulus Networks 1089 West Evelyn Avenue Sunnyvale, CA 94086 USA
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
ディネッシュG.ダットのCumulus Networksの1089ウェスト・イヴリン・アベニューサニーベール、CA 94086 USA
        </p>
      </div>
    </div>
    <div class="row">
      <div class="col-sm-12 col-md-6">
        <p class="text">
EMail: ddutt.ietf@hobbesdutt.com
        </p>
      </div>
      <div class="col-sm-12 col-md-6">
        <p class="text">
メールアドレス：ddutt.ietf@hobbesdutt.com
        </p>
      </div>
    </div>
  </div>
  <div class="footer"></div>
</body>
</html>
