Timing Analyzer report for Neuron
Thu Jan 27 14:19:15 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; Neuron                                              ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL006YE144C6G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   2.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 30.7 MHz ; 30.7 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -16.525 ; -2595.183         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.478 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -392.400                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                  ;
+---------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.525 ; neg_store:b2v_inst3|out[17]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[16]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[15]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[12]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[11]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[4]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[0]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[3]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[2]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[1]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[10]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[8]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[6]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[5]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[7]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[9]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[14]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.525 ; neg_store:b2v_inst3|out[13]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.232     ;
; -16.498 ; neg_store:b2v_inst3|out[17]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[16]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[15]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[14]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[13]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[7]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[3]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[1]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[0]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[2]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[6]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[5]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[4]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[12]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[11]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[9]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[8]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.498 ; neg_store:b2v_inst3|out[10]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.205     ;
; -16.492 ; neg_store:b2v_inst3|out[17]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[16]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[15]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[14]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[13]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[0]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[12]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[8]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[4]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[2]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[1]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[3]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[7]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[6]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[5]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[11]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[10]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.492 ; neg_store:b2v_inst3|out[9]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.110     ; 17.185     ;
; -16.486 ; neg_store:b2v_inst3|out[31]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[30]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[28]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[20]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[19]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[18]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[27]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[24]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[22]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[23]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[26]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[25]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.486 ; neg_store:b2v_inst3|out[29]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.096     ; 17.193     ;
; -16.459 ; neg_store:b2v_inst3|out[24]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[26]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[25]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[27]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[28]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[20]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[22]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[18]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[19]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[31]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[23]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[29]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.459 ; neg_store:b2v_inst3|out[30]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.096     ; 17.166     ;
; -16.457 ; neg_store:b2v_inst3|out[17]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[16]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[15]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[14]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[13]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[12]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[6]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[2]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[0]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[1]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[5]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[4]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[3]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[11]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[10]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[8]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[7]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
; -16.457 ; neg_store:b2v_inst3|out[9]               ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.110     ; 17.150     ;
+---------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.478 ; RAM:b2v_inst5|memory[3][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.698      ;
; 0.532 ; RAM:b2v_inst5|weight_out[10]           ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.060      ; 0.749      ;
; 0.549 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.550 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.550 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.551 ; RAM:b2v_inst5|memory[3][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.551 ; RAM:b2v_inst5|memory[3][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.552 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.553 ; RAM:b2v_inst5|memory[3][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.560 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[0]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.780      ;
; 0.691 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.908      ;
; 0.694 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.911      ;
; 0.694 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.911      ;
; 0.708 ; RAM:b2v_inst5|memory[1][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.926      ;
; 0.725 ; input_align:b2v_inst4|intermediate[10] ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.060      ; 0.942      ;
; 0.727 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.944      ;
; 0.727 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.944      ;
; 0.729 ; RAM:b2v_inst5|memory[1][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.947      ;
; 0.729 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.946      ;
; 0.729 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.946      ;
; 0.731 ; RAM:b2v_inst5|memory[1][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.949      ;
; 0.791 ; RAM:b2v_inst5|memory[2][6]             ; RAM:b2v_inst5|weight_out[6]           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.008      ;
; 0.816 ; RAM:b2v_inst5|memory[2][2]             ; RAM:b2v_inst5|weight_out[2]           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.033      ;
; 0.823 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.838 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.839 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.839 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.840 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.841 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.841 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.841 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.843 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.063      ;
; 0.849 ; RAM:b2v_inst5|memory[2][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.059      ; 1.065      ;
; 0.874 ; input_align:b2v_inst4|intermediate[4]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.091      ;
; 0.892 ; RAM:b2v_inst5|memory[0][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.110      ;
; 0.894 ; RAM:b2v_inst5|memory[1][3]             ; RAM:b2v_inst5|weight_out[3]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.112      ;
; 0.896 ; RAM:b2v_inst5|memory[0][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.114      ;
; 0.901 ; RAM:b2v_inst5|weight_out[2]            ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.118      ;
; 0.908 ; input_align:b2v_inst4|intermediate[5]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.125      ;
; 0.930 ; RAM:b2v_inst5|weight_out[8]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.147      ;
; 0.935 ; RAM:b2v_inst5|memory[3][6]             ; RAM:b2v_inst5|weight_out[6]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.944 ; RAM:b2v_inst5|memory[3][2]             ; RAM:b2v_inst5|weight_out[2]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.164      ;
; 0.948 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|intermediate[8] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.168      ;
; 0.950 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.170      ;
; 0.951 ; RAM:b2v_inst5|weight_out[9]            ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.168      ;
; 0.951 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.171      ;
; 0.952 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.953 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.955 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.961 ; RAM:b2v_inst5|weight_out[0]            ; input_align:b2v_inst4|out[0]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.178      ;
; 0.965 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.182      ;
; 0.967 ; RAM:b2v_inst5|memory[3][10]            ; RAM:b2v_inst5|weight_out[10]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.187      ;
; 0.969 ; RAM:b2v_inst5|weight_out[7]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.186      ;
; 0.977 ; RAM:b2v_inst5|weight_out[1]            ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.194      ;
; 0.980 ; RAM:b2v_inst5|memory[3][4]             ; RAM:b2v_inst5|weight_out[4]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.200      ;
; 0.983 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.200      ;
; 0.983 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.200      ;
; 0.985 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.202      ;
; 0.985 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.202      ;
; 0.999 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.216      ;
; 0.999 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.216      ;
; 0.999 ; RAM:b2v_inst5|memory[3][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.219      ;
; 1.001 ; RAM:b2v_inst5|memory[2][10]            ; RAM:b2v_inst5|weight_out[10]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.218      ;
; 1.001 ; RAM:b2v_inst5|memory[0][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.219      ;
; 1.003 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.220      ;
; 1.003 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.220      ;
; 1.003 ; RAM:b2v_inst5|memory[1][5]             ; RAM:b2v_inst5|weight_out[5]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.221      ;
; 1.013 ; RAM:b2v_inst5|memory[2][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.230      ;
; 1.024 ; RAM:b2v_inst5|memory[0][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.242      ;
; 1.061 ; RAM:b2v_inst5|memory[0][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.278      ;
; 1.062 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.282      ;
; 1.063 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.283      ;
; 1.064 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.284      ;
; 1.065 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.285      ;
; 1.067 ; RAM:b2v_inst5|memory[0][4]             ; RAM:b2v_inst5|weight_out[4]           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.284      ;
; 1.068 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|intermediate[9] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.288      ;
; 1.070 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|intermediate[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.290      ;
; 1.072 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|intermediate[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.292      ;
; 1.075 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.292      ;
; 1.077 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.294      ;
; 1.080 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|intermediate[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.300      ;
; 1.095 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.312      ;
; 1.095 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.312      ;
; 1.097 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.060      ; 1.314      ;
; 1.097 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.314      ;
; 1.109 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.326      ;
; 1.109 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.326      ;
; 1.111 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.328      ;
; 1.111 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.328      ;
; 1.113 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.330      ;
; 1.113 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.330      ;
; 1.115 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.332      ;
; 1.115 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.060      ; 1.332      ;
; 1.146 ; RAM:b2v_inst5|memory[3][3]             ; RAM:b2v_inst5|weight_out[3]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.366      ;
; 1.163 ; input_align:b2v_inst4|intermediate[4]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.380      ;
; 1.165 ; input_align:b2v_inst4|intermediate[4]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.382      ;
; 1.165 ; RAM:b2v_inst5|memory[2][4]             ; RAM:b2v_inst5|weight_out[4]           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.382      ;
; 1.174 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.394      ;
; 1.175 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.395      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 34.61 MHz ; 34.61 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -14.619 ; -2288.593        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.431 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -392.400                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                   ;
+---------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.619 ; neg_store:b2v_inst3|out[17]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[16]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[15]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[12]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[11]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[4]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[0]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[3]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[2]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[1]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[10]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[8]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[6]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[5]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[7]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[9]               ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[14]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.619 ; neg_store:b2v_inst3|out[13]              ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.340     ;
; -14.600 ; neg_store:b2v_inst3|out[31]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[30]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[29]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[28]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[20]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[19]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[18]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[27]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[24]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[22]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[23]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[26]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.600 ; neg_store:b2v_inst3|out[25]~_Duplicate_1 ; neg_store:b2v_inst3|out[30]              ; clk          ; clk         ; 1.000        ; -0.098     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[17]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[16]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[15]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[14]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[6]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[5]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[2]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[0]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[1]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[4]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[3]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[13]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[12]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[10]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[8]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[7]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[9]               ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.588 ; neg_store:b2v_inst3|out[11]              ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.321     ;
; -14.569 ; neg_store:b2v_inst3|out[22]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[20]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[18]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[19]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[31]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[30]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[26]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[24]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[23]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[25]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[29]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[28]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.569 ; neg_store:b2v_inst3|out[27]~_Duplicate_1 ; neg_store:b2v_inst3|out[3]               ; clk          ; clk         ; 1.000        ; -0.086     ; 15.302     ;
; -14.560 ; neg_store:b2v_inst3|out[17]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[16]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[15]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[14]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[9]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[8]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[1]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[0]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[7]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[5]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[3]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[2]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[4]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[6]               ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[13]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[12]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[11]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.560 ; neg_store:b2v_inst3|out[10]              ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.293     ;
; -14.541 ; neg_store:b2v_inst3|out[31]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[30]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[29]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[25]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[24]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[19]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[18]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[20]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[23]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[22]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[28]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[27]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.541 ; neg_store:b2v_inst3|out[26]~_Duplicate_1 ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.086     ; 15.274     ;
; -14.539 ; neg_store:b2v_inst3|out[17]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.098     ; 15.260     ;
; -14.539 ; neg_store:b2v_inst3|out[16]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.098     ; 15.260     ;
; -14.539 ; neg_store:b2v_inst3|out[15]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.098     ; 15.260     ;
; -14.539 ; neg_store:b2v_inst3|out[14]              ; neg_store:b2v_inst3|out[2]~_Duplicate_1  ; clk          ; clk         ; 1.000        ; -0.098     ; 15.260     ;
+---------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; RAM:b2v_inst5|memory[3][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.631      ;
; 0.484 ; RAM:b2v_inst5|weight_out[10]           ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.053      ; 0.681      ;
; 0.493 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.494 ; RAM:b2v_inst5|memory[3][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.495 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.495 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.495 ; RAM:b2v_inst5|memory[3][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.496 ; RAM:b2v_inst5|memory[3][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.497 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.506 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[0]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.706      ;
; 0.630 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.053      ; 0.827      ;
; 0.633 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.053      ; 0.830      ;
; 0.633 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.053      ; 0.830      ;
; 0.649 ; RAM:b2v_inst5|memory[1][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.846      ;
; 0.663 ; input_align:b2v_inst4|intermediate[10] ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.053      ; 0.860      ;
; 0.665 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.053      ; 0.862      ;
; 0.666 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.053      ; 0.863      ;
; 0.667 ; RAM:b2v_inst5|memory[1][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.864      ;
; 0.668 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.053      ; 0.865      ;
; 0.668 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.053      ; 0.865      ;
; 0.670 ; RAM:b2v_inst5|memory[1][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.867      ;
; 0.725 ; RAM:b2v_inst5|memory[2][6]             ; RAM:b2v_inst5|weight_out[6]           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.922      ;
; 0.736 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.936      ;
; 0.745 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.945      ;
; 0.746 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.946      ;
; 0.746 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.946      ;
; 0.746 ; RAM:b2v_inst5|memory[2][2]             ; RAM:b2v_inst5|weight_out[2]           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.943      ;
; 0.748 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.948      ;
; 0.752 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.952      ;
; 0.753 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.953      ;
; 0.755 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.955      ;
; 0.779 ; RAM:b2v_inst5|memory[2][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.975      ;
; 0.794 ; RAM:b2v_inst5|memory[0][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.991      ;
; 0.803 ; input_align:b2v_inst4|intermediate[4]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.000      ;
; 0.803 ; RAM:b2v_inst5|memory[0][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.000      ;
; 0.820 ; RAM:b2v_inst5|memory[1][3]             ; RAM:b2v_inst5|weight_out[3]           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.017      ;
; 0.833 ; RAM:b2v_inst5|weight_out[2]            ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.030      ;
; 0.834 ; input_align:b2v_inst4|intermediate[5]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.031      ;
; 0.841 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.041      ;
; 0.842 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.042      ;
; 0.844 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.848 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.849 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.049      ;
; 0.851 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.056      ; 1.051      ;
; 0.851 ; RAM:b2v_inst5|weight_out[8]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.048      ;
; 0.854 ; RAM:b2v_inst5|memory[3][6]             ; RAM:b2v_inst5|weight_out[6]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.054      ;
; 0.856 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|intermediate[8] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.056      ;
; 0.863 ; RAM:b2v_inst5|memory[3][2]             ; RAM:b2v_inst5|weight_out[2]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.063      ;
; 0.869 ; RAM:b2v_inst5|weight_out[9]            ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.066      ;
; 0.873 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.070      ;
; 0.878 ; RAM:b2v_inst5|weight_out[0]            ; input_align:b2v_inst4|out[0]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.075      ;
; 0.879 ; RAM:b2v_inst5|weight_out[7]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.076      ;
; 0.883 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.080      ;
; 0.884 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.081      ;
; 0.888 ; RAM:b2v_inst5|memory[3][10]            ; RAM:b2v_inst5|weight_out[10]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.088      ;
; 0.890 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.087      ;
; 0.891 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.088      ;
; 0.896 ; RAM:b2v_inst5|memory[3][4]             ; RAM:b2v_inst5|weight_out[4]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.096      ;
; 0.899 ; RAM:b2v_inst5|weight_out[1]            ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.096      ;
; 0.901 ; RAM:b2v_inst5|memory[0][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.098      ;
; 0.907 ; RAM:b2v_inst5|memory[0][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.104      ;
; 0.908 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.105      ;
; 0.909 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.106      ;
; 0.911 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.108      ;
; 0.911 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.108      ;
; 0.912 ; RAM:b2v_inst5|memory[3][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.112      ;
; 0.919 ; RAM:b2v_inst5|memory[1][5]             ; RAM:b2v_inst5|weight_out[5]           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.116      ;
; 0.920 ; RAM:b2v_inst5|memory[2][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.117      ;
; 0.921 ; RAM:b2v_inst5|memory[2][10]            ; RAM:b2v_inst5|weight_out[10]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.118      ;
; 0.937 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.137      ;
; 0.938 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.138      ;
; 0.944 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.144      ;
; 0.944 ; RAM:b2v_inst5|memory[0][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.141      ;
; 0.945 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.145      ;
; 0.952 ; RAM:b2v_inst5|memory[0][4]             ; RAM:b2v_inst5|weight_out[4]           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.149      ;
; 0.961 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.158      ;
; 0.962 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|intermediate[9] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.162      ;
; 0.965 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|intermediate[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.165      ;
; 0.968 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|intermediate[6] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.168      ;
; 0.969 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.166      ;
; 0.976 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|intermediate[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.176      ;
; 0.979 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.176      ;
; 0.980 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.177      ;
; 0.986 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.183      ;
; 0.986 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.183      ;
; 0.987 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.184      ;
; 0.987 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.184      ;
; 0.987 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.184      ;
; 0.988 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.185      ;
; 1.004 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.201      ;
; 1.005 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.202      ;
; 1.007 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.204      ;
; 1.007 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.204      ;
; 1.033 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.233      ;
; 1.034 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.234      ;
; 1.040 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.240      ;
; 1.041 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.056      ; 1.241      ;
; 1.049 ; RAM:b2v_inst5|memory[3][3]             ; RAM:b2v_inst5|weight_out[3]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.249      ;
; 1.053 ; input_align:b2v_inst4|intermediate[4]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.250      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.937 ; -1392.982         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.253 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -265.787                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+-----------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.937 ; neg_store:b2v_inst3|out[17] ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[16] ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[15] ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[13] ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[12] ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[5]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[1]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[0]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[4]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[3]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[2]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[11] ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[9]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[7]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[6]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[8]  ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[10] ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.937 ; neg_store:b2v_inst3|out[14] ; store:b2v_inst2|out[4]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.038      ;
; -8.932 ; neg_store:b2v_inst3|out[17] ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[16] ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[15] ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[14] ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[13] ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[7]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[3]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[1]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[0]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[2]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[6]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[5]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[4]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[12] ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[11] ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[9]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[8]  ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.932 ; neg_store:b2v_inst3|out[10] ; store:b2v_inst2|out[6]                   ; clk          ; clk         ; 0.500        ; -0.386     ; 9.033      ;
; -8.912 ; neg_store:b2v_inst3|out[17] ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[16] ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[15] ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[14] ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[5]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[4]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[3]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[1]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[0]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[2]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[13] ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[12] ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[11] ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[9]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[7]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[6]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[8]  ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.912 ; neg_store:b2v_inst3|out[10] ; store:b2v_inst2|out[5]                   ; clk          ; clk         ; 0.500        ; -0.384     ; 9.015      ;
; -8.911 ; neg_store:b2v_inst3|out[17] ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[16] ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[15] ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[14] ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[11] ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[10] ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[3]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[2]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[1]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[0]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[9]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[7]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[5]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[4]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[6]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[8]  ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[13] ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.911 ; neg_store:b2v_inst3|out[12] ; neg_store:b2v_inst3|out[21]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 9.728      ;
; -8.909 ; neg_store:b2v_inst3|out[17] ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[16] ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[15] ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[14] ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[13] ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[12] ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[5]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[1]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[0]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[4]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[3]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[2]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[11] ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[9]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[7]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[6]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[8]  ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.909 ; neg_store:b2v_inst3|out[10] ; store:b2v_inst2|out[16]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.018      ;
; -8.907 ; neg_store:b2v_inst3|out[17] ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[16] ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[15] ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[14] ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[13] ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[12] ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[7]  ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[3]  ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[1]  ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
; -8.907 ; neg_store:b2v_inst3|out[0]  ; store:b2v_inst2|out[25]                  ; clk          ; clk         ; 0.500        ; -0.378     ; 9.016      ;
+--------+-----------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.253 ; RAM:b2v_inst5|memory[3][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.274 ; RAM:b2v_inst5|weight_out[10]           ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.293 ; RAM:b2v_inst5|memory[3][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; RAM:b2v_inst5|memory[3][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; RAM:b2v_inst5|memory[3][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.300 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.364 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.483      ;
; 0.365 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.484      ;
; 0.366 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.485      ;
; 0.374 ; RAM:b2v_inst5|memory[1][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.493      ;
; 0.379 ; input_align:b2v_inst4|intermediate[10] ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.498      ;
; 0.379 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.498      ;
; 0.380 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.499      ;
; 0.381 ; RAM:b2v_inst5|memory[1][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.500      ;
; 0.381 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.500      ;
; 0.382 ; RAM:b2v_inst5|memory[1][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.501      ;
; 0.382 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.501      ;
; 0.421 ; RAM:b2v_inst5|memory[2][6]             ; RAM:b2v_inst5|weight_out[6]           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.537      ;
; 0.433 ; RAM:b2v_inst5|memory[2][2]             ; RAM:b2v_inst5|weight_out[2]           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.549      ;
; 0.442 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; RAM:b2v_inst5|memory[2][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.561      ;
; 0.453 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; input_align:b2v_inst4|intermediate[4]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.470 ; RAM:b2v_inst5|memory[0][7]             ; RAM:b2v_inst5|weight_out[7]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.471 ; RAM:b2v_inst5|memory[0][1]             ; RAM:b2v_inst5|weight_out[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; RAM:b2v_inst5|weight_out[2]            ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.477 ; input_align:b2v_inst4|intermediate[5]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.596      ;
; 0.480 ; RAM:b2v_inst5|memory[1][3]             ; RAM:b2v_inst5|weight_out[3]           ; clk          ; clk         ; 0.000        ; 0.033      ; 0.597      ;
; 0.485 ; RAM:b2v_inst5|weight_out[8]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.604      ;
; 0.506 ; input_align:b2v_inst4|intermediate[8]  ; input_align:b2v_inst4|intermediate[8] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.509 ; RAM:b2v_inst5|memory[3][6]             ; RAM:b2v_inst5|weight_out[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.512 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513 ; RAM:b2v_inst5|memory[3][2]             ; RAM:b2v_inst5|weight_out[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.515 ; RAM:b2v_inst5|weight_out[9]            ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.633      ;
; 0.515 ; RAM:b2v_inst5|memory[3][10]            ; RAM:b2v_inst5|weight_out[10]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.519 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; RAM:b2v_inst5|weight_out[0]            ; input_align:b2v_inst4|out[0]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.638      ;
; 0.520 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; RAM:b2v_inst5|weight_out[7]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.640      ;
; 0.523 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; RAM:b2v_inst5|memory[0][0]             ; RAM:b2v_inst5|weight_out[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.526 ; RAM:b2v_inst5|weight_out[1]            ; input_align:b2v_inst4|out[1]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.644      ;
; 0.527 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.527 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.528 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.528 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.529 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.648      ;
; 0.529 ; RAM:b2v_inst5|memory[3][4]             ; RAM:b2v_inst5|weight_out[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.648      ;
; 0.530 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.537 ; RAM:b2v_inst5|memory[3][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.538 ; RAM:b2v_inst5|memory[1][5]             ; RAM:b2v_inst5|weight_out[5]           ; clk          ; clk         ; 0.000        ; 0.033      ; 0.655      ;
; 0.539 ; RAM:b2v_inst5|memory[0][9]             ; RAM:b2v_inst5|weight_out[9]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.658      ;
; 0.543 ; RAM:b2v_inst5|memory[2][10]            ; RAM:b2v_inst5|weight_out[10]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.659      ;
; 0.548 ; RAM:b2v_inst5|memory[2][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.664      ;
; 0.570 ; RAM:b2v_inst5|memory[0][8]             ; RAM:b2v_inst5|weight_out[8]           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.686      ;
; 0.572 ; RAM:b2v_inst5|memory[0][4]             ; RAM:b2v_inst5|weight_out[4]           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.688      ;
; 0.574 ; input_align:b2v_inst4|intermediate[9]  ; input_align:b2v_inst4|intermediate[9] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.694      ;
; 0.575 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[3]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.694      ;
; 0.576 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|intermediate[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.696      ;
; 0.578 ; input_align:b2v_inst4|intermediate[1]  ; input_align:b2v_inst4|out[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.697      ;
; 0.578 ; input_align:b2v_inst4|intermediate[6]  ; input_align:b2v_inst4|intermediate[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.698      ;
; 0.581 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|intermediate[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.701      ;
; 0.585 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.588 ; input_align:b2v_inst4|intermediate[0]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.708      ;
; 0.589 ; input_align:b2v_inst4|intermediate[2]  ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.709      ;
; 0.590 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.590 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.591 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[7]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.710      ;
; 0.592 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.711      ;
; 0.593 ; RAM:b2v_inst5|weight_out[6]            ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.593 ; RAM:b2v_inst5|weight_out[3]            ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.593 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[9]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.594 ; RAM:b2v_inst5|weight_out[4]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.713      ;
; 0.594 ; RAM:b2v_inst5|weight_out[5]            ; input_align:b2v_inst4|out[8]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.713      ;
; 0.595 ; input_align:b2v_inst4|intermediate[3]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.714      ;
; 0.596 ; input_align:b2v_inst4|intermediate[7]  ; input_align:b2v_inst4|out[10]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.715      ;
; 0.618 ; input_align:b2v_inst4|intermediate[4]  ; input_align:b2v_inst4|out[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.737      ;
; 0.618 ; RAM:b2v_inst5|memory[3][3]             ; RAM:b2v_inst5|weight_out[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.737      ;
; 0.621 ; input_align:b2v_inst4|intermediate[4]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.740      ;
; 0.625 ; input_align:b2v_inst4|intermediate[5]  ; input_align:b2v_inst4|out[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.744      ;
; 0.631 ; RAM:b2v_inst5|memory[2][4]             ; RAM:b2v_inst5|weight_out[4]           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.747      ;
; 0.631 ; RAM:b2v_inst5|memory[3][5]             ; RAM:b2v_inst5|weight_out[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.750      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -16.525   ; 0.253 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -16.525   ; 0.253 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2595.183 ; 0.0   ; 0.0      ; 0.0     ; -392.4              ;
;  clk             ; -2595.183 ; 0.000 ; N/A      ; N/A     ; -392.400            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; spike_out     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; AER_BUS[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AER_BUS[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AER_BUS[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AER_BUS[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WE                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Weight[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spike_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spike_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spike_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+------------+----------+----------+--------------+----------+--------------+
; From Clock ; To Clock ; RR Paths ; FR Paths     ; RF Paths ; FF Paths     ;
+------------+----------+----------+--------------+----------+--------------+
; clk        ; clk      ; 283695   ; > 2147483647 ; 881742   ; > 2147483647 ;
+------------+----------+----------+--------------+----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+------------+----------+----------+--------------+----------+--------------+
; From Clock ; To Clock ; RR Paths ; FR Paths     ; RF Paths ; FF Paths     ;
+------------+----------+----------+--------------+----------+--------------+
; clk        ; clk      ; 283695   ; > 2147483647 ; 881742   ; > 2147483647 ;
+------------+----------+----------+--------------+----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 561   ; 561  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 175   ; 175  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; AER_BUS[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AER_BUS[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WE         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; spike_out   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; AER_BUS[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AER_BUS[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WE         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Weight[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; spike_out   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Jan 27 14:19:13 2022
Info: Command: quartus_sta Neuron -c Neuron
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Neuron.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -16.525
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.525           -2595.183 clk 
Info (332146): Worst-case hold slack is 0.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.478               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -392.400 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.619
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.619           -2288.593 clk 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.431               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -392.400 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.937
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.937           -1392.982 clk 
Info (332146): Worst-case hold slack is 0.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.253               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -265.787 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4798 megabytes
    Info: Processing ended: Thu Jan 27 14:19:15 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


