{"items":[{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"vhdl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"verification"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"psl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"system-verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"fpga"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"register-transfer-level"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"system-verilog-assertions"}],"has_more":false,"quota_max":10000,"quota_remaining":4875}