<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:55:28.5528</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0055823</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.11.05</openDate><openNumber>10-2024-0158721</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/532</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 제1층, 상기 제1층 상에 배치되고 캐비티를 구비한 제2층, 및 상기 제2층 상에 배치되고 상기 캐비티의 적어도 일부를 채우는 제3층을 포함하는 절연층; 상기 캐비티 내에 배치되고 상기 절연층 내에 매립된 연결 부재; 및 상기 절연층 내에 매립된 전극부를 포함하고, 상기 연결 부재는 절연부; 및 상기 절연부의 하면에 배치된 금속층을 포함하고, 상기 전극부는 상기 절연층의 상기 제1층과 상기 제2층 사이에 배치되고, 상기 연결 부재와 수직 방향으로 중첩된 전극 패턴을 포함하고, 상기 전극 패턴의 수평 방향의 폭은 상기 금속층의 수평 방향의 폭보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1층; 상기 제1층 상에 배치되고 캐비티를 구비한 제2층; 및 상기 제2층 상에 배치되고 상기 캐비티의 적어도 일부를 채우는 제3층을 포함하는 절연층;상기 캐비티 내에 배치되고 상기 절연층 내에 매립된 연결 부재; 및상기 절연층 내에 매립된 전극부를 포함하고,상기 연결 부재는 절연부; 및 상기 절연부의 하면에 배치된 금속층을 포함하고,상기 전극부는 상기 절연층의 상기 제1층과 상기 제2층 사이에 배치되고, 상기 연결 부재와 수직 방향으로 중첩된 전극 패턴을 포함하고,상기 전극 패턴의 수평 방향의 폭은 상기 금속층의 수평 방향의 폭보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 금속층의 수평 방향의 폭은 상기 연결 부재의 절연부의 수평 방향의 폭과 동일한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 전극 패턴과 상기 연결 부재의 상기 금속층 사이에 배치된 접착 부재를 더 포함하고,상기 접착 부재의 상면은 상기 금속층과 접촉하고,상기 접착 부재의 하면은 상기 전극 패턴과 접촉하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 접착 부재의 수평 방향의 폭은 상기 전극 패턴의 수평 방향의 폭보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 접착 부재의 수평 방향의 폭은 상기 연결 부재의 상기 금속층의 수평 방향의 폭보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 접착 부재는,상기 전극 패턴의 상면 및 상기 금속층의 하면과 접촉하는 제1부, 및 상기 제1부로부터 상측 방향으로 연장되고 상기 금속층의 측면과 접촉하는 제2부를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 접착 부재는 전도성 페이스트 및 비전도성 페이스트 중 적어도 하나를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제3항에 있어서,상기 전극부는 상기 절연층의 상기 제1층을 관통하며 구비되고, 상기 연결 부재와 수직 방향으로 중첩된 비아 전극을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 비아 전극은 상기 전극 패턴과 전기적으로 연결된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 연결 부재의 상기 금속층은 복수의 관통 홀을 구비하고,상기 연결 부재는 상기 절연부의 하면에 구비되고 상기 복수의 관통 홀 내에 배치된 하부 패드를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 금속층의 상기 관통 홀의 내벽은 상기 하부 패드와 수평 방향으로 이격된 위치에서 상기 하부 패드의 측면을 둘러싸며 구비되고,상기 접착 부재의 적어도 일부는 상기 금속층의 상기 관통 홀의 내벽과 상기 하부 패드의 측면 사이에 배치된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 연결 부재의 절연부는 무기물 또는 유기물로 구비되고,상기 금속층은 상기 절연부의 하면에 코팅, 증착 또는 도금된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 연결 부재의 상기 절연부의 하면은 단차를 가지며,상기 금속층은 상기 절연부의 단차에 대응하는 단차를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 절연부는,내측 절연부; 및상기 내측 절연부 아래에 배치된 하부 절연부를 포함하고,상기 금속층은 상기 하부 절연부의 하면에 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 하부 절연부의 하면 및 상기 금속층의 하면 각각은 단차를 가지는 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 내측 절연부의 수평 방향의 폭은 상기 하부 절연부의 수평 방향의 폭보다 작고,상기 금속층은 상기 내측 절연부의 하면, 상기 하부 절연부의 측면 및 상기 하부 절연부의 하면에 단차를 가지고 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 절연층;상기 절연층에 매립된 연결 부재; 및상기 절연층의 적어도 일부 영역을 관통하고, 상기 연결 부재와 수직 방향으로 중첩된 전극부를 포함하고,상기 연결 부재는 절연부; 상기 절연부의 상면에 배치된 복수의 상부 패드; 및 상기 절연부의 하면에 배치된 금속층을 포함하고,상기 전극부는,상기 연결 부재 하에 배치되고, 상기 금속층과 공통으로 연결되며, 수평 방향으로 이격된 복수의 제1 비아 전극; 및상기 연결 부재 상에 배치되고 상기 복수의 상부 패드와 각각 연결된 복수의 제2 비아 전극을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 금속층의 하면은 단차를 가지고,상기 절연층은 상기 단차와 접촉하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 복수의 제1 비아 전극 각각의 상면 상기 금속층의 하면과 연결되며,상기 제1 복수의 제1 비아 전극은 상기 연결 부재의 상기 상부 패드와 전기적으로 연결되지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 절연층;상기 절연층에 매립된 연결 부재;상기 절연층의 하면과 상기 연결 부재 사이에 배치된 제1 전극부;상기 절연층의 상면과 상기 연결 부재 사이에 배치된 제2 전극부;상기 제2 전극부 상에 배치된 접속부; 및상기 접속부 상에 배치된 반도체 소자를 포함하고,상기 연결 부재는 절연부; 상기 절연부의 상면에 배치되고 상기 제2 전극부와 연결된 복수의 상부 패드; 상기 절연부의 하면에 배치되고 복수의 관통 홀을 구비한 금속층; 및 상기 절연부의 하면에 배치되고 상기 금속층의 상기 복수의 관통 홀 내에 각각 배치된 복수의 하부 패드를 포함하고,상기 제1 전극부는,상기 절연층의 하면에서 상기 절연층의 적어도 일부 영역을 관통하고, 상기 금속층과 연결된 제1 비아 전극; 및상기 제1 비아 전극과 수평 방향으로 이격되고, 상기 복수의 하부 패드와 연결된 제2 비아 전극을 포함하는, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SON, YONG HO</engName><name>손용호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, YONG SUK</engName><name>김용석</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, MOO SEONG</engName><name>김무성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.27</receiptDate><receiptNumber>1-1-2023-0478253-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230055823.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d4c396a94fe92668e41448f0a106a177f8bbf4b6fe1822af99f2c382178afc10b0eaf527c0c51648475b2425b7f49a0d5a136a88edb15bc3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc2473614032e46f3582fedb30d2b7b2e5daf537ffb2b5d9760c75280bf18b3148e5f5aa33aaf6d2c95c989a6e2ed737c119d9db647a1f42</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>