# 组合电路中的竞争与险象

## 竞争

### 定义

某一个信号或同时变化的多个信号，经过不同的路径到达某一点时有时差，这种现象称为时差

### 分类

#### 临界竞争

存在错误输出

#### 非临界竞争

未产生错误输出

## 险象

### 定义

由于**临界竞争**的存在，在输出端得到稳定输出之前，输出中有一短的错误输出

#### 与竞争的关系

**<u>*险象一定是竞争的结果*</u>**

### 分类

#### 静态险象

输入信号发生变化时，根据逻辑表达式，在输出本不应有变化时在输出端形成一个“0->1”或"1->0"的脉冲的情况

![image-20250624200101709](C:\Users\30606\AppData\Roaming\Typora\typora-user-images\image-20250624200101709.png)

##### 功能险象

1、当**多个输入**信号同时发生变化时，由于各输入信号的变化速度不一致，到达输出终点时产生了时差（竞争），导致的输出信号的变化

2、在**卡诺图**中体现为：对于逻辑表达式生成的卡诺图，当输入变量组合变化时，其对应的mi最小项也会发生变化，而若**变化时**最小项既有1又有0，会**产生险象**

3、输入变量前后的稳态输出应相同

![image-20250624201502063](C:\Users\30606\AppData\Roaming\Typora\typora-user-images\image-20250624201502063.png)

这个卡诺图代表这个逻辑表达式，根据输入变量组合的变化导致的最小项位置的变化和对应最小项中的“0/1”进行判断



##### 逻辑险象

本质原因：单个输入信号在电路中由于经过不同路径带来的时间差（竞争），导致输出出现错误

1、仅有**一个**输入信号发生变化

2、输入输出前后稳态输出相同

![image-20250624202051917](C:\Users\30606\AppData\Roaming\Typora\typora-user-images\image-20250624202051917.png)



#### 静态0/1险象

##### 静态0险象

原本处于0状态，输出上出现一个正向窄脉冲

![image-20250624202357210](C:\Users\30606\AppData\Roaming\Typora\typora-user-images\image-20250624202357210.png)

##### 静态1险象

原本处于1状态，输出上出现一个负向窄脉冲

![image-20250624200101709](C:\Users\30606\AppData\Roaming\Typora\typora-user-images\image-20250624200101709.png)

**速记：**0险象，即差点变成1；1险象，即差点变成0



#### 动态现象

输入的信号变化通过多条路径在输出端汇合时，在输出稳定前变化三次

##### 与静态险象的关系：

**<u>*动态险象是由静态险象引起的，也是竞争的结果*</u>**

本质：输入变化的第一次汇合产生了静态险象，当输入变化再一次汇合才产生了动态险象

![image-20250624202808837](C:\Users\30606\AppData\Roaming\Typora\typora-user-images\image-20250624202808837.png)

#### 如何区分动态险象与静态险象

通过时间图中的输出F进行判断，若仅有一个脉冲，为静态险象；若有两个脉冲信号，为动态险象



## 险象的判别

### 卡诺图判别法

用于**两级**<u>与或电路</u>和<u>或与电路</u>

#### 静态1险象——两级与或/与非-与非电路中出现

静态1险象通过逻辑表达式的**最小项卡诺图的圈1极大圈是否相切**进行判断

若**相切且没有被极大圈包含**，则会出现险象

![image-20250624211020547](C:\Users\30606\AppData\Roaming\Typora\typora-user-images\image-20250624211020547.png)

#### 静态0险象——两级或与/或非-或非电路中出现

静态0险象通过逻辑表达式的**最小项卡诺图的圈0极大圈是否相切**进行判断（或者转变为**最大项卡诺图的圈1极大圈**）



### 逻辑表达式判别法

若存在一个变量同时以**原变量**和**反变量**的形式出现在逻辑表达式中，且满足：

1、消去其它变量（例如令其他变量==1时）满足下列等式：
$$
F=A+\overline{A}————静态1险象
$$

$$
F=A\cdot{\overline{A}}————静态0险象
$$

![image-20250624211748670](C:\Users\30606\AppData\Roaming\Typora\typora-user-images\image-20250624211748670.png)



## 险象的消除

### 增加多余项（卡诺圈）

### 采用取样脉冲避开险象

### 在输出端连接低通滤波器减弱干扰