  
降低而無法使用[1]。為了使穿隧氧化層的厚度
可以繼續縮小，Jong Jin Lee等[2]人提出使用高
介電係數材料(High Dielectric Constant Material, 
High-k  Material)來取代傳統的穿隧閘極介電
層。根據研究發現，由於高介電係數材料的介
電常數遠大於二氧化矽，因此在相同的等效厚
度之下(Equivalent Oxide Thickness, EOT)，其漏
電流明顯低於 SiO2，故可利用較厚的 High-k取
代傳統的 SiO2薄膜，來達成元件所需要的電性
條件。此外由於 High-k材料的能障高度較低，
所以當快閃記憶體在執行寫入/擦拭操作時，其
寫入/擦拭速度可以提高許多。 
高介電係數的材料已有不少學者在嚐試，
如Ta2O5，Al2O3，ZrO2[3]，HfO2[4]等，雖然
有不錯的效果，但是由於材料含氧及金屬，經
後續製程之熱循環 (Thermal cycle)，製成
MOSFET後仍保有優越電特性就很不容易。在
許多高介電係數材料中HfOxNy、HfSiON、及
HfO2等HfO-based metal oxide，因為具 high 
dielectric constant, good thermal stability, wide 
bandgaps, large band offsets等優點[4]，非常受到
重視。近來將氮元素置入金屬氧化物形成HfON
合金，結果閘介電層具有higher breakdown field, 
crystalline retardation, reduced leakage current等
優點。因此，本研究計畫之構想係以含氮氣體
進行矽表面之氮化，然後再成長高介電係數之
金屬氧化物使其EOT在15 oA 以下。再由適當之
high-K成份元素比例及成長後之退火處理，預期
可以得到特性相當不錯的介電層。因此，應用
我們已能掌握5 oA 以下的SiOxNy，再成長high-K 
metal-oxide，是本研究首先要完成的目標。目前
我們已完成HfOxNy，初步的結果顯示MOS元件
特性已不錯，可以再進行製程參數試驗以進一
步改善，我們將探討Hf、O、N各種元素間混合
比例效應。 
再者，已有文獻使用模擬分析的方式
[5,6]，研究堆疊結構(High-k/Low-k)與單層結構
(Low-k or High-k) 穿 隧 介 電 層 (tunneling 
dielectric)對 flash device電特性的比較，如下頁
之 Flash device 結構與寫入操作之能帶圖。如結
構圖之左圖為兩層堆疊，右圖為三層堆疊之穿
隧介電層，在寫入操作時之能帶圖分別對應左
邊之結構圖。由模擬計算寫入穿隧電流之比
較，兩層或三層堆疊介電層之電流相當而且比
單層者大許多，至於抹除電流三層堆疊介電層
之電流比兩層者大而且兩層者比單層者大。由
此顯示堆疊穿隧介電層的確值得研發，其對
flash device 效能之提昇將有很大幫助。一般使
用濺鍍方式所沈積的 high-k 如 HfOxNy，其材料
本身內部陷阱(Trap)多，其 HfOxNy/Si介面處更
是因為界面陷阱過多而使元件電特性衰減。為
了改善此一情況，我們將嘗試以不同厚度組成
比的 High-k/SiO2 堆疊結構配合快速熱處理
(Rapid Thermal Processing，RTP)進行退火(PDA)
來製造穿隧介電層。本研究主要探討不同的
high-k/SiO2厚度組成比、不同 PDA溫度條件，
對於快閃記憶體元件電特性之影響。 
 
三、 結果與討論 
本研究之實驗重點在於利用不同的閘極介
電層堆疊結構，以及不同溫度的退火處理，因
此共有九種不同條件，分別為： 
(a) 單層結構：Hf 厚度 90Å(i.e., H90)，退
火溫度 800℃，850℃，900℃。 
(b) 堆疊結構：SiO2厚度 15Å，Hf厚度 60Å 
(i.e., OH15/60)，退火溫度 800℃，
850℃，900℃。 
(c) 堆疊結構：SiO2 厚度 25Å，Hf 厚度
45Å(i.e.,OH25/45)，退火溫度 800℃，
850℃，900℃。 
圖 1是比較不同閘極介電層組成比時，其
寫入特性的表現；圖中我們可以再次看到單層/
堆疊結構以及不同堆疊厚度對於快閃記憶體寫
入特性的影響。由圖可知堆疊閘極結構的寫入
特性確實比單層結構優越。原因大致可歸納二
點：第一，堆疊結構因為有一層較薄的墊氧化
層，因此，當施加一寫入偏壓時，墊氧化層受
