- 提出年份: 2009
- 主要发布者: IEEE
- 特点:
    SystemVerilog 2009 是对 2005 版本的重大修订，继续增强了设计和验证能力，并统一了设计和验证语言。
- 主要新增特性:
    - 联合合成标准 (Unified Verification Standard): 将之前的设计与验证标准进行了更紧密的整合。
    - 接口改进 (Improved Interfaces): 增加了接口的灵活性，允许在更多场景中使用。
    - 改进的仿真控制: 包括更灵活的时间控制和调度机制。
    - 新数据类型: 引入了新的用户定义数据类型，改进了存储和传输数据的方式。
    - 改进的随机化: 提供了更细致的约束条件和更灵活的随机化机制。