// Seed: 412045183
primitive id_3(id_1, id_3, id_2, id_0, id_1, id_1, id_2, id_3, id_2, id_3, id_3, id_2);
  input id_4;
  output id_5;
  reg id_6;
  input id_7, id_8, id_9;
  table
    ? 0 1 : 0;
    ? 0 ? : 0;
    1 : 1;
    ? ? 1 * ? 1 ? 0 : 0;
    1 1 0 x 0 : 1;
    1 0 : 0;
    ? ? 0 : 1;
    0 ? x : 1;
  endtable
endprimitive
module module_0 (
    output logic id_0,
    input logic id_1,
    output logic id_2,
    input id_3
);
endmodule
