// Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.
// --------------------------------------------------------------------------------
// Tool Version: Vivado v.2015.4 (lin64) Build 1412921 Wed Nov 18 09:44:32 MST 2015
// Date        : Thu Aug 11 17:09:07 2016
// Host        : jgn-tv4 running 64-bit unknown
// Command     : write_verilog -force -mode funcsim
//               /home/aom/work/Lgen/boards/nfsume/ip_catalog/sfifo_75_131k/sfifo_75_131k_sim_netlist.v
// Design      : sfifo_75_131k
// Purpose     : This verilog netlist is a functional simulation representation of the design and should not be modified
//               or synthesized. This netlist cannot be used for SDF annotated simulation.
// Device      : xc7vx690tffg1761-3
// --------------------------------------------------------------------------------
`timescale 1 ps / 1 ps

(* CHECK_LICENSE_TYPE = "sfifo_75_131k,fifo_generator_v13_0_1,{}" *) (* CORE_GENERATION_INFO = "sfifo_75_131k,fifo_generator_v13_0_1,{x_ipProduct=Vivado 2015.4,x_ipVendor=xilinx.com,x_ipLibrary=ip,x_ipName=fifo_generator,x_ipVersion=13.0,x_ipCoreRevision=1,x_ipLanguage=VERILOG,x_ipSimLanguage=MIXED,C_COMMON_CLOCK=1,C_COUNT_TYPE=0,C_DATA_COUNT_WIDTH=17,C_DEFAULT_VALUE=BlankString,C_DIN_WIDTH=75,C_DOUT_RST_VAL=0,C_DOUT_WIDTH=75,C_ENABLE_RLOCS=0,C_FAMILY=virtex7,C_FULL_FLAGS_RST_VAL=0,C_HAS_ALMOST_EMPTY=0,C_HAS_ALMOST_FULL=0,C_HAS_BACKUP=0,C_HAS_DATA_COUNT=0,C_HAS_INT_CLK=0,C_HAS_MEMINIT_FILE=0,C_HAS_OVERFLOW=0,C_HAS_RD_DATA_COUNT=0,C_HAS_RD_RST=0,C_HAS_RST=1,C_HAS_SRST=0,C_HAS_UNDERFLOW=0,C_HAS_VALID=0,C_HAS_WR_ACK=0,C_HAS_WR_DATA_COUNT=0,C_HAS_WR_RST=0,C_IMPLEMENTATION_TYPE=6,C_INIT_WR_PNTR_VAL=0,C_MEMORY_TYPE=4,C_MIF_FILE_NAME=BlankString,C_OPTIMIZATION_MODE=0,C_OVERFLOW_LOW=0,C_PRELOAD_LATENCY=1,C_PRELOAD_REGS=0,C_PRIM_FIFO_TYPE=4kx9,C_PROG_EMPTY_THRESH_ASSERT_VAL=2,C_PROG_EMPTY_THRESH_NEGATE_VAL=3,C_PROG_EMPTY_TYPE=0,C_PROG_FULL_THRESH_ASSERT_VAL=131101,C_PROG_FULL_THRESH_NEGATE_VAL=131100,C_PROG_FULL_TYPE=0,C_RD_DATA_COUNT_WIDTH=17,C_RD_DEPTH=131072,C_RD_FREQ=1,C_RD_PNTR_WIDTH=17,C_UNDERFLOW_LOW=0,C_USE_DOUT_RST=0,C_USE_ECC=0,C_USE_EMBEDDED_REG=0,C_USE_PIPELINE_REG=0,C_POWER_SAVING_MODE=0,C_USE_FIFO16_FLAGS=0,C_USE_FWFT_DATA_COUNT=0,C_VALID_LOW=0,C_WR_ACK_LOW=0,C_WR_DATA_COUNT_WIDTH=17,C_WR_DEPTH=131072,C_WR_FREQ=1,C_WR_PNTR_WIDTH=17,C_WR_RESPONSE_LATENCY=1,C_MSGON_VAL=1,C_ENABLE_RST_SYNC=1,C_EN_SAFETY_CKT=0,C_ERROR_INJECTION_TYPE=0,C_SYNCHRONIZER_STAGE=2,C_INTERFACE_TYPE=0,C_AXI_TYPE=1,C_HAS_AXI_WR_CHANNEL=1,C_HAS_AXI_RD_CHANNEL=1,C_HAS_SLAVE_CE=0,C_HAS_MASTER_CE=0,C_ADD_NGC_CONSTRAINT=0,C_USE_COMMON_OVERFLOW=0,C_USE_COMMON_UNDERFLOW=0,C_USE_DEFAULT_SETTINGS=0,C_AXI_ID_WIDTH=1,C_AXI_ADDR_WIDTH=32,C_AXI_DATA_WIDTH=64,C_AXI_LEN_WIDTH=8,C_AXI_LOCK_WIDTH=1,C_HAS_AXI_ID=0,C_HAS_AXI_AWUSER=0,C_HAS_AXI_WUSER=0,C_HAS_AXI_BUSER=0,C_HAS_AXI_ARUSER=0,C_HAS_AXI_RUSER=0,C_AXI_ARUSER_WIDTH=1,C_AXI_AWUSER_WIDTH=1,C_AXI_WUSER_WIDTH=1,C_AXI_BUSER_WIDTH=1,C_AXI_RUSER_WIDTH=1,C_HAS_AXIS_TDATA=1,C_HAS_AXIS_TID=0,C_HAS_AXIS_TDEST=0,C_HAS_AXIS_TUSER=1,C_HAS_AXIS_TREADY=1,C_HAS_AXIS_TLAST=0,C_HAS_AXIS_TSTRB=0,C_HAS_AXIS_TKEEP=0,C_AXIS_TDATA_WIDTH=8,C_AXIS_TID_WIDTH=1,C_AXIS_TDEST_WIDTH=1,C_AXIS_TUSER_WIDTH=4,C_AXIS_TSTRB_WIDTH=1,C_AXIS_TKEEP_WIDTH=1,C_WACH_TYPE=0,C_WDCH_TYPE=0,C_WRCH_TYPE=0,C_RACH_TYPE=0,C_RDCH_TYPE=0,C_AXIS_TYPE=0,C_IMPLEMENTATION_TYPE_WACH=1,C_IMPLEMENTATION_TYPE_WDCH=1,C_IMPLEMENTATION_TYPE_WRCH=1,C_IMPLEMENTATION_TYPE_RACH=1,C_IMPLEMENTATION_TYPE_RDCH=1,C_IMPLEMENTATION_TYPE_AXIS=1,C_APPLICATION_TYPE_WACH=0,C_APPLICATION_TYPE_WDCH=0,C_APPLICATION_TYPE_WRCH=0,C_APPLICATION_TYPE_RACH=0,C_APPLICATION_TYPE_RDCH=0,C_APPLICATION_TYPE_AXIS=0,C_PRIM_FIFO_TYPE_WACH=512x36,C_PRIM_FIFO_TYPE_WDCH=1kx36,C_PRIM_FIFO_TYPE_WRCH=512x36,C_PRIM_FIFO_TYPE_RACH=512x36,C_PRIM_FIFO_TYPE_RDCH=1kx36,C_PRIM_FIFO_TYPE_AXIS=1kx18,C_USE_ECC_WACH=0,C_USE_ECC_WDCH=0,C_USE_ECC_WRCH=0,C_USE_ECC_RACH=0,C_USE_ECC_RDCH=0,C_USE_ECC_AXIS=0,C_ERROR_INJECTION_TYPE_WACH=0,C_ERROR_INJECTION_TYPE_WDCH=0,C_ERROR_INJECTION_TYPE_WRCH=0,C_ERROR_INJECTION_TYPE_RACH=0,C_ERROR_INJECTION_TYPE_RDCH=0,C_ERROR_INJECTION_TYPE_AXIS=0,C_DIN_WIDTH_WACH=32,C_DIN_WIDTH_WDCH=64,C_DIN_WIDTH_WRCH=2,C_DIN_WIDTH_RACH=32,C_DIN_WIDTH_RDCH=64,C_DIN_WIDTH_AXIS=1,C_WR_DEPTH_WACH=16,C_WR_DEPTH_WDCH=1024,C_WR_DEPTH_WRCH=16,C_WR_DEPTH_RACH=16,C_WR_DEPTH_RDCH=1024,C_WR_DEPTH_AXIS=1024,C_WR_PNTR_WIDTH_WACH=4,C_WR_PNTR_WIDTH_WDCH=10,C_WR_PNTR_WIDTH_WRCH=4,C_WR_PNTR_WIDTH_RACH=4,C_WR_PNTR_WIDTH_RDCH=10,C_WR_PNTR_WIDTH_AXIS=10,C_HAS_DATA_COUNTS_WACH=0,C_HAS_DATA_COUNTS_WDCH=0,C_HAS_DATA_COUNTS_WRCH=0,C_HAS_DATA_COUNTS_RACH=0,C_HAS_DATA_COUNTS_RDCH=0,C_HAS_DATA_COUNTS_AXIS=0,C_HAS_PROG_FLAGS_WACH=0,C_HAS_PROG_FLAGS_WDCH=0,C_HAS_PROG_FLAGS_WRCH=0,C_HAS_PROG_FLAGS_RACH=0,C_HAS_PROG_FLAGS_RDCH=0,C_HAS_PROG_FLAGS_AXIS=0,C_PROG_FULL_TYPE_WACH=0,C_PROG_FULL_TYPE_WDCH=0,C_PROG_FULL_TYPE_WRCH=0,C_PROG_FULL_TYPE_RACH=0,C_PROG_FULL_TYPE_RDCH=0,C_PROG_FULL_TYPE_AXIS=0,C_PROG_FULL_THRESH_ASSERT_VAL_WACH=1023,C_PROG_FULL_THRESH_ASSERT_VAL_WDCH=1023,C_PROG_FULL_THRESH_ASSERT_VAL_WRCH=1023,C_PROG_FULL_THRESH_ASSERT_VAL_RACH=1023,C_PROG_FULL_THRESH_ASSERT_VAL_RDCH=1023,C_PROG_FULL_THRESH_ASSERT_VAL_AXIS=1023,C_PROG_EMPTY_TYPE_WACH=0,C_PROG_EMPTY_TYPE_WDCH=0,C_PROG_EMPTY_TYPE_WRCH=0,C_PROG_EMPTY_TYPE_RACH=0,C_PROG_EMPTY_TYPE_RDCH=0,C_PROG_EMPTY_TYPE_AXIS=0,C_PROG_EMPTY_THRESH_ASSERT_VAL_WACH=1022,C_PROG_EMPTY_THRESH_ASSERT_VAL_WDCH=1022,C_PROG_EMPTY_THRESH_ASSERT_VAL_WRCH=1022,C_PROG_EMPTY_THRESH_ASSERT_VAL_RACH=1022,C_PROG_EMPTY_THRESH_ASSERT_VAL_RDCH=1022,C_PROG_EMPTY_THRESH_ASSERT_VAL_AXIS=1022,C_REG_SLICE_MODE_WACH=0,C_REG_SLICE_MODE_WDCH=0,C_REG_SLICE_MODE_WRCH=0,C_REG_SLICE_MODE_RACH=0,C_REG_SLICE_MODE_RDCH=0,C_REG_SLICE_MODE_AXIS=0}" *) (* DowngradeIPIdentifiedWarnings = "yes" *) 
(* X_CORE_INFO = "fifo_generator_v13_0_1,Vivado 2015.4" *) 
(* NotValidForBitStream *)
module sfifo_75_131k
   (clk,
    rst,
    din,
    wr_en,
    rd_en,
    dout,
    full,
    empty);
  (* X_INTERFACE_INFO = "xilinx.com:signal:clock:1.0 core_clk CLK" *) input clk;
  input rst;
  (* X_INTERFACE_INFO = "xilinx.com:interface:fifo_write:1.0 FIFO_WRITE WR_DATA" *) input [74:0]din;
  (* X_INTERFACE_INFO = "xilinx.com:interface:fifo_write:1.0 FIFO_WRITE WR_EN" *) input wr_en;
  (* X_INTERFACE_INFO = "xilinx.com:interface:fifo_read:1.0 FIFO_READ RD_EN" *) input rd_en;
  (* X_INTERFACE_INFO = "xilinx.com:interface:fifo_read:1.0 FIFO_READ RD_DATA" *) output [74:0]dout;
  (* X_INTERFACE_INFO = "xilinx.com:interface:fifo_write:1.0 FIFO_WRITE FULL" *) output full;
  (* X_INTERFACE_INFO = "xilinx.com:interface:fifo_read:1.0 FIFO_READ EMPTY" *) output empty;

  wire clk;
  wire [74:0]din;
  wire [74:0]dout;
  wire empty;
  wire full;
  wire rd_en;
  wire rst;
  wire wr_en;
  wire NLW_U0_almost_empty_UNCONNECTED;
  wire NLW_U0_almost_full_UNCONNECTED;
  wire NLW_U0_axi_ar_dbiterr_UNCONNECTED;
  wire NLW_U0_axi_ar_overflow_UNCONNECTED;
  wire NLW_U0_axi_ar_prog_empty_UNCONNECTED;
  wire NLW_U0_axi_ar_prog_full_UNCONNECTED;
  wire NLW_U0_axi_ar_sbiterr_UNCONNECTED;
  wire NLW_U0_axi_ar_underflow_UNCONNECTED;
  wire NLW_U0_axi_aw_dbiterr_UNCONNECTED;
  wire NLW_U0_axi_aw_overflow_UNCONNECTED;
  wire NLW_U0_axi_aw_prog_empty_UNCONNECTED;
  wire NLW_U0_axi_aw_prog_full_UNCONNECTED;
  wire NLW_U0_axi_aw_sbiterr_UNCONNECTED;
  wire NLW_U0_axi_aw_underflow_UNCONNECTED;
  wire NLW_U0_axi_b_dbiterr_UNCONNECTED;
  wire NLW_U0_axi_b_overflow_UNCONNECTED;
  wire NLW_U0_axi_b_prog_empty_UNCONNECTED;
  wire NLW_U0_axi_b_prog_full_UNCONNECTED;
  wire NLW_U0_axi_b_sbiterr_UNCONNECTED;
  wire NLW_U0_axi_b_underflow_UNCONNECTED;
  wire NLW_U0_axi_r_dbiterr_UNCONNECTED;
  wire NLW_U0_axi_r_overflow_UNCONNECTED;
  wire NLW_U0_axi_r_prog_empty_UNCONNECTED;
  wire NLW_U0_axi_r_prog_full_UNCONNECTED;
  wire NLW_U0_axi_r_sbiterr_UNCONNECTED;
  wire NLW_U0_axi_r_underflow_UNCONNECTED;
  wire NLW_U0_axi_w_dbiterr_UNCONNECTED;
  wire NLW_U0_axi_w_overflow_UNCONNECTED;
  wire NLW_U0_axi_w_prog_empty_UNCONNECTED;
  wire NLW_U0_axi_w_prog_full_UNCONNECTED;
  wire NLW_U0_axi_w_sbiterr_UNCONNECTED;
  wire NLW_U0_axi_w_underflow_UNCONNECTED;
  wire NLW_U0_axis_dbiterr_UNCONNECTED;
  wire NLW_U0_axis_overflow_UNCONNECTED;
  wire NLW_U0_axis_prog_empty_UNCONNECTED;
  wire NLW_U0_axis_prog_full_UNCONNECTED;
  wire NLW_U0_axis_sbiterr_UNCONNECTED;
  wire NLW_U0_axis_underflow_UNCONNECTED;
  wire NLW_U0_dbiterr_UNCONNECTED;
  wire NLW_U0_m_axi_arvalid_UNCONNECTED;
  wire NLW_U0_m_axi_awvalid_UNCONNECTED;
  wire NLW_U0_m_axi_bready_UNCONNECTED;
  wire NLW_U0_m_axi_rready_UNCONNECTED;
  wire NLW_U0_m_axi_wlast_UNCONNECTED;
  wire NLW_U0_m_axi_wvalid_UNCONNECTED;
  wire NLW_U0_m_axis_tlast_UNCONNECTED;
  wire NLW_U0_m_axis_tvalid_UNCONNECTED;
  wire NLW_U0_overflow_UNCONNECTED;
  wire NLW_U0_prog_empty_UNCONNECTED;
  wire NLW_U0_prog_full_UNCONNECTED;
  wire NLW_U0_rd_rst_busy_UNCONNECTED;
  wire NLW_U0_s_axi_arready_UNCONNECTED;
  wire NLW_U0_s_axi_awready_UNCONNECTED;
  wire NLW_U0_s_axi_bvalid_UNCONNECTED;
  wire NLW_U0_s_axi_rlast_UNCONNECTED;
  wire NLW_U0_s_axi_rvalid_UNCONNECTED;
  wire NLW_U0_s_axi_wready_UNCONNECTED;
  wire NLW_U0_s_axis_tready_UNCONNECTED;
  wire NLW_U0_sbiterr_UNCONNECTED;
  wire NLW_U0_underflow_UNCONNECTED;
  wire NLW_U0_valid_UNCONNECTED;
  wire NLW_U0_wr_ack_UNCONNECTED;
  wire NLW_U0_wr_rst_busy_UNCONNECTED;
  wire [4:0]NLW_U0_axi_ar_data_count_UNCONNECTED;
  wire [4:0]NLW_U0_axi_ar_rd_data_count_UNCONNECTED;
  wire [4:0]NLW_U0_axi_ar_wr_data_count_UNCONNECTED;
  wire [4:0]NLW_U0_axi_aw_data_count_UNCONNECTED;
  wire [4:0]NLW_U0_axi_aw_rd_data_count_UNCONNECTED;
  wire [4:0]NLW_U0_axi_aw_wr_data_count_UNCONNECTED;
  wire [4:0]NLW_U0_axi_b_data_count_UNCONNECTED;
  wire [4:0]NLW_U0_axi_b_rd_data_count_UNCONNECTED;
  wire [4:0]NLW_U0_axi_b_wr_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axi_r_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axi_r_rd_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axi_r_wr_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axi_w_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axi_w_rd_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axi_w_wr_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axis_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axis_rd_data_count_UNCONNECTED;
  wire [10:0]NLW_U0_axis_wr_data_count_UNCONNECTED;
  wire [16:0]NLW_U0_data_count_UNCONNECTED;
  wire [31:0]NLW_U0_m_axi_araddr_UNCONNECTED;
  wire [1:0]NLW_U0_m_axi_arburst_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_arcache_UNCONNECTED;
  wire [0:0]NLW_U0_m_axi_arid_UNCONNECTED;
  wire [7:0]NLW_U0_m_axi_arlen_UNCONNECTED;
  wire [0:0]NLW_U0_m_axi_arlock_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_arprot_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_arqos_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_arregion_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_arsize_UNCONNECTED;
  wire [0:0]NLW_U0_m_axi_aruser_UNCONNECTED;
  wire [31:0]NLW_U0_m_axi_awaddr_UNCONNECTED;
  wire [1:0]NLW_U0_m_axi_awburst_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_awcache_UNCONNECTED;
  wire [0:0]NLW_U0_m_axi_awid_UNCONNECTED;
  wire [7:0]NLW_U0_m_axi_awlen_UNCONNECTED;
  wire [0:0]NLW_U0_m_axi_awlock_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_awprot_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_awqos_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_awregion_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_awsize_UNCONNECTED;
  wire [0:0]NLW_U0_m_axi_awuser_UNCONNECTED;
  wire [63:0]NLW_U0_m_axi_wdata_UNCONNECTED;
  wire [0:0]NLW_U0_m_axi_wid_UNCONNECTED;
  wire [7:0]NLW_U0_m_axi_wstrb_UNCONNECTED;
  wire [0:0]NLW_U0_m_axi_wuser_UNCONNECTED;
  wire [7:0]NLW_U0_m_axis_tdata_UNCONNECTED;
  wire [0:0]NLW_U0_m_axis_tdest_UNCONNECTED;
  wire [0:0]NLW_U0_m_axis_tid_UNCONNECTED;
  wire [0:0]NLW_U0_m_axis_tkeep_UNCONNECTED;
  wire [0:0]NLW_U0_m_axis_tstrb_UNCONNECTED;
  wire [3:0]NLW_U0_m_axis_tuser_UNCONNECTED;
  wire [16:0]NLW_U0_rd_data_count_UNCONNECTED;
  wire [0:0]NLW_U0_s_axi_bid_UNCONNECTED;
  wire [1:0]NLW_U0_s_axi_bresp_UNCONNECTED;
  wire [0:0]NLW_U0_s_axi_buser_UNCONNECTED;
  wire [63:0]NLW_U0_s_axi_rdata_UNCONNECTED;
  wire [0:0]NLW_U0_s_axi_rid_UNCONNECTED;
  wire [1:0]NLW_U0_s_axi_rresp_UNCONNECTED;
  wire [0:0]NLW_U0_s_axi_ruser_UNCONNECTED;
  wire [16:0]NLW_U0_wr_data_count_UNCONNECTED;

  (* C_ADD_NGC_CONSTRAINT = "0" *) 
  (* C_APPLICATION_TYPE_AXIS = "0" *) 
  (* C_APPLICATION_TYPE_RACH = "0" *) 
  (* C_APPLICATION_TYPE_RDCH = "0" *) 
  (* C_APPLICATION_TYPE_WACH = "0" *) 
  (* C_APPLICATION_TYPE_WDCH = "0" *) 
  (* C_APPLICATION_TYPE_WRCH = "0" *) 
  (* C_AXIS_TDATA_WIDTH = "8" *) 
  (* C_AXIS_TDEST_WIDTH = "1" *) 
  (* C_AXIS_TID_WIDTH = "1" *) 
  (* C_AXIS_TKEEP_WIDTH = "1" *) 
  (* C_AXIS_TSTRB_WIDTH = "1" *) 
  (* C_AXIS_TUSER_WIDTH = "4" *) 
  (* C_AXIS_TYPE = "0" *) 
  (* C_AXI_ADDR_WIDTH = "32" *) 
  (* C_AXI_ARUSER_WIDTH = "1" *) 
  (* C_AXI_AWUSER_WIDTH = "1" *) 
  (* C_AXI_BUSER_WIDTH = "1" *) 
  (* C_AXI_DATA_WIDTH = "64" *) 
  (* C_AXI_ID_WIDTH = "1" *) 
  (* C_AXI_LEN_WIDTH = "8" *) 
  (* C_AXI_LOCK_WIDTH = "1" *) 
  (* C_AXI_RUSER_WIDTH = "1" *) 
  (* C_AXI_TYPE = "1" *) 
  (* C_AXI_WUSER_WIDTH = "1" *) 
  (* C_COMMON_CLOCK = "1" *) 
  (* C_COUNT_TYPE = "0" *) 
  (* C_DATA_COUNT_WIDTH = "17" *) 
  (* C_DEFAULT_VALUE = "BlankString" *) 
  (* C_DIN_WIDTH = "75" *) 
  (* C_DIN_WIDTH_AXIS = "1" *) 
  (* C_DIN_WIDTH_RACH = "32" *) 
  (* C_DIN_WIDTH_RDCH = "64" *) 
  (* C_DIN_WIDTH_WACH = "32" *) 
  (* C_DIN_WIDTH_WDCH = "64" *) 
  (* C_DIN_WIDTH_WRCH = "2" *) 
  (* C_DOUT_RST_VAL = "0" *) 
  (* C_DOUT_WIDTH = "75" *) 
  (* C_ENABLE_RLOCS = "0" *) 
  (* C_ENABLE_RST_SYNC = "1" *) 
  (* C_EN_SAFETY_CKT = "0" *) 
  (* C_ERROR_INJECTION_TYPE = "0" *) 
  (* C_ERROR_INJECTION_TYPE_AXIS = "0" *) 
  (* C_ERROR_INJECTION_TYPE_RACH = "0" *) 
  (* C_ERROR_INJECTION_TYPE_RDCH = "0" *) 
  (* C_ERROR_INJECTION_TYPE_WACH = "0" *) 
  (* C_ERROR_INJECTION_TYPE_WDCH = "0" *) 
  (* C_ERROR_INJECTION_TYPE_WRCH = "0" *) 
  (* C_FAMILY = "virtex7" *) 
  (* C_FULL_FLAGS_RST_VAL = "0" *) 
  (* C_HAS_ALMOST_EMPTY = "0" *) 
  (* C_HAS_ALMOST_FULL = "0" *) 
  (* C_HAS_AXIS_TDATA = "1" *) 
  (* C_HAS_AXIS_TDEST = "0" *) 
  (* C_HAS_AXIS_TID = "0" *) 
  (* C_HAS_AXIS_TKEEP = "0" *) 
  (* C_HAS_AXIS_TLAST = "0" *) 
  (* C_HAS_AXIS_TREADY = "1" *) 
  (* C_HAS_AXIS_TSTRB = "0" *) 
  (* C_HAS_AXIS_TUSER = "1" *) 
  (* C_HAS_AXI_ARUSER = "0" *) 
  (* C_HAS_AXI_AWUSER = "0" *) 
  (* C_HAS_AXI_BUSER = "0" *) 
  (* C_HAS_AXI_ID = "0" *) 
  (* C_HAS_AXI_RD_CHANNEL = "1" *) 
  (* C_HAS_AXI_RUSER = "0" *) 
  (* C_HAS_AXI_WR_CHANNEL = "1" *) 
  (* C_HAS_AXI_WUSER = "0" *) 
  (* C_HAS_BACKUP = "0" *) 
  (* C_HAS_DATA_COUNT = "0" *) 
  (* C_HAS_DATA_COUNTS_AXIS = "0" *) 
  (* C_HAS_DATA_COUNTS_RACH = "0" *) 
  (* C_HAS_DATA_COUNTS_RDCH = "0" *) 
  (* C_HAS_DATA_COUNTS_WACH = "0" *) 
  (* C_HAS_DATA_COUNTS_WDCH = "0" *) 
  (* C_HAS_DATA_COUNTS_WRCH = "0" *) 
  (* C_HAS_INT_CLK = "0" *) 
  (* C_HAS_MASTER_CE = "0" *) 
  (* C_HAS_MEMINIT_FILE = "0" *) 
  (* C_HAS_OVERFLOW = "0" *) 
  (* C_HAS_PROG_FLAGS_AXIS = "0" *) 
  (* C_HAS_PROG_FLAGS_RACH = "0" *) 
  (* C_HAS_PROG_FLAGS_RDCH = "0" *) 
  (* C_HAS_PROG_FLAGS_WACH = "0" *) 
  (* C_HAS_PROG_FLAGS_WDCH = "0" *) 
  (* C_HAS_PROG_FLAGS_WRCH = "0" *) 
  (* C_HAS_RD_DATA_COUNT = "0" *) 
  (* C_HAS_RD_RST = "0" *) 
  (* C_HAS_RST = "1" *) 
  (* C_HAS_SLAVE_CE = "0" *) 
  (* C_HAS_SRST = "0" *) 
  (* C_HAS_UNDERFLOW = "0" *) 
  (* C_HAS_VALID = "0" *) 
  (* C_HAS_WR_ACK = "0" *) 
  (* C_HAS_WR_DATA_COUNT = "0" *) 
  (* C_HAS_WR_RST = "0" *) 
  (* C_IMPLEMENTATION_TYPE = "6" *) 
  (* C_IMPLEMENTATION_TYPE_AXIS = "1" *) 
  (* C_IMPLEMENTATION_TYPE_RACH = "1" *) 
  (* C_IMPLEMENTATION_TYPE_RDCH = "1" *) 
  (* C_IMPLEMENTATION_TYPE_WACH = "1" *) 
  (* C_IMPLEMENTATION_TYPE_WDCH = "1" *) 
  (* C_IMPLEMENTATION_TYPE_WRCH = "1" *) 
  (* C_INIT_WR_PNTR_VAL = "0" *) 
  (* C_INTERFACE_TYPE = "0" *) 
  (* C_MEMORY_TYPE = "4" *) 
  (* C_MIF_FILE_NAME = "BlankString" *) 
  (* C_MSGON_VAL = "1" *) 
  (* C_OPTIMIZATION_MODE = "0" *) 
  (* C_OVERFLOW_LOW = "0" *) 
  (* C_POWER_SAVING_MODE = "0" *) 
  (* C_PRELOAD_LATENCY = "1" *) 
  (* C_PRELOAD_REGS = "0" *) 
  (* C_PRIM_FIFO_TYPE = "4kx9" *) 
  (* C_PRIM_FIFO_TYPE_AXIS = "1kx18" *) 
  (* C_PRIM_FIFO_TYPE_RACH = "512x36" *) 
  (* C_PRIM_FIFO_TYPE_RDCH = "1kx36" *) 
  (* C_PRIM_FIFO_TYPE_WACH = "512x36" *) 
  (* C_PRIM_FIFO_TYPE_WDCH = "1kx36" *) 
  (* C_PRIM_FIFO_TYPE_WRCH = "512x36" *) 
  (* C_PROG_EMPTY_THRESH_ASSERT_VAL = "2" *) 
  (* C_PROG_EMPTY_THRESH_ASSERT_VAL_AXIS = "1022" *) 
  (* C_PROG_EMPTY_THRESH_ASSERT_VAL_RACH = "1022" *) 
  (* C_PROG_EMPTY_THRESH_ASSERT_VAL_RDCH = "1022" *) 
  (* C_PROG_EMPTY_THRESH_ASSERT_VAL_WACH = "1022" *) 
  (* C_PROG_EMPTY_THRESH_ASSERT_VAL_WDCH = "1022" *) 
  (* C_PROG_EMPTY_THRESH_ASSERT_VAL_WRCH = "1022" *) 
  (* C_PROG_EMPTY_THRESH_NEGATE_VAL = "3" *) 
  (* C_PROG_EMPTY_TYPE = "0" *) 
  (* C_PROG_EMPTY_TYPE_AXIS = "0" *) 
  (* C_PROG_EMPTY_TYPE_RACH = "0" *) 
  (* C_PROG_EMPTY_TYPE_RDCH = "0" *) 
  (* C_PROG_EMPTY_TYPE_WACH = "0" *) 
  (* C_PROG_EMPTY_TYPE_WDCH = "0" *) 
  (* C_PROG_EMPTY_TYPE_WRCH = "0" *) 
  (* C_PROG_FULL_THRESH_ASSERT_VAL = "131101" *) 
  (* C_PROG_FULL_THRESH_ASSERT_VAL_AXIS = "1023" *) 
  (* C_PROG_FULL_THRESH_ASSERT_VAL_RACH = "1023" *) 
  (* C_PROG_FULL_THRESH_ASSERT_VAL_RDCH = "1023" *) 
  (* C_PROG_FULL_THRESH_ASSERT_VAL_WACH = "1023" *) 
  (* C_PROG_FULL_THRESH_ASSERT_VAL_WDCH = "1023" *) 
  (* C_PROG_FULL_THRESH_ASSERT_VAL_WRCH = "1023" *) 
  (* C_PROG_FULL_THRESH_NEGATE_VAL = "131100" *) 
  (* C_PROG_FULL_TYPE = "0" *) 
  (* C_PROG_FULL_TYPE_AXIS = "0" *) 
  (* C_PROG_FULL_TYPE_RACH = "0" *) 
  (* C_PROG_FULL_TYPE_RDCH = "0" *) 
  (* C_PROG_FULL_TYPE_WACH = "0" *) 
  (* C_PROG_FULL_TYPE_WDCH = "0" *) 
  (* C_PROG_FULL_TYPE_WRCH = "0" *) 
  (* C_RACH_TYPE = "0" *) 
  (* C_RDCH_TYPE = "0" *) 
  (* C_RD_DATA_COUNT_WIDTH = "17" *) 
  (* C_RD_DEPTH = "131072" *) 
  (* C_RD_FREQ = "1" *) 
  (* C_RD_PNTR_WIDTH = "17" *) 
  (* C_REG_SLICE_MODE_AXIS = "0" *) 
  (* C_REG_SLICE_MODE_RACH = "0" *) 
  (* C_REG_SLICE_MODE_RDCH = "0" *) 
  (* C_REG_SLICE_MODE_WACH = "0" *) 
  (* C_REG_SLICE_MODE_WDCH = "0" *) 
  (* C_REG_SLICE_MODE_WRCH = "0" *) 
  (* C_SYNCHRONIZER_STAGE = "2" *) 
  (* C_UNDERFLOW_LOW = "0" *) 
  (* C_USE_COMMON_OVERFLOW = "0" *) 
  (* C_USE_COMMON_UNDERFLOW = "0" *) 
  (* C_USE_DEFAULT_SETTINGS = "0" *) 
  (* C_USE_DOUT_RST = "0" *) 
  (* C_USE_ECC = "0" *) 
  (* C_USE_ECC_AXIS = "0" *) 
  (* C_USE_ECC_RACH = "0" *) 
  (* C_USE_ECC_RDCH = "0" *) 
  (* C_USE_ECC_WACH = "0" *) 
  (* C_USE_ECC_WDCH = "0" *) 
  (* C_USE_ECC_WRCH = "0" *) 
  (* C_USE_EMBEDDED_REG = "0" *) 
  (* C_USE_FIFO16_FLAGS = "0" *) 
  (* C_USE_FWFT_DATA_COUNT = "0" *) 
  (* C_USE_PIPELINE_REG = "0" *) 
  (* C_VALID_LOW = "0" *) 
  (* C_WACH_TYPE = "0" *) 
  (* C_WDCH_TYPE = "0" *) 
  (* C_WRCH_TYPE = "0" *) 
  (* C_WR_ACK_LOW = "0" *) 
  (* C_WR_DATA_COUNT_WIDTH = "17" *) 
  (* C_WR_DEPTH = "131072" *) 
  (* C_WR_DEPTH_AXIS = "1024" *) 
  (* C_WR_DEPTH_RACH = "16" *) 
  (* C_WR_DEPTH_RDCH = "1024" *) 
  (* C_WR_DEPTH_WACH = "16" *) 
  (* C_WR_DEPTH_WDCH = "1024" *) 
  (* C_WR_DEPTH_WRCH = "16" *) 
  (* C_WR_FREQ = "1" *) 
  (* C_WR_PNTR_WIDTH = "17" *) 
  (* C_WR_PNTR_WIDTH_AXIS = "10" *) 
  (* C_WR_PNTR_WIDTH_RACH = "4" *) 
  (* C_WR_PNTR_WIDTH_RDCH = "10" *) 
  (* C_WR_PNTR_WIDTH_WACH = "4" *) 
  (* C_WR_PNTR_WIDTH_WDCH = "10" *) 
  (* C_WR_PNTR_WIDTH_WRCH = "4" *) 
  (* C_WR_RESPONSE_LATENCY = "1" *) 
  sfifo_75_131kfifo_generator_v13_0_1 U0
       (.almost_empty(NLW_U0_almost_empty_UNCONNECTED),
        .almost_full(NLW_U0_almost_full_UNCONNECTED),
        .axi_ar_data_count(NLW_U0_axi_ar_data_count_UNCONNECTED[4:0]),
        .axi_ar_dbiterr(NLW_U0_axi_ar_dbiterr_UNCONNECTED),
        .axi_ar_injectdbiterr(1'b0),
        .axi_ar_injectsbiterr(1'b0),
        .axi_ar_overflow(NLW_U0_axi_ar_overflow_UNCONNECTED),
        .axi_ar_prog_empty(NLW_U0_axi_ar_prog_empty_UNCONNECTED),
        .axi_ar_prog_empty_thresh({1'b0,1'b0,1'b0,1'b0}),
        .axi_ar_prog_full(NLW_U0_axi_ar_prog_full_UNCONNECTED),
        .axi_ar_prog_full_thresh({1'b0,1'b0,1'b0,1'b0}),
        .axi_ar_rd_data_count(NLW_U0_axi_ar_rd_data_count_UNCONNECTED[4:0]),
        .axi_ar_sbiterr(NLW_U0_axi_ar_sbiterr_UNCONNECTED),
        .axi_ar_underflow(NLW_U0_axi_ar_underflow_UNCONNECTED),
        .axi_ar_wr_data_count(NLW_U0_axi_ar_wr_data_count_UNCONNECTED[4:0]),
        .axi_aw_data_count(NLW_U0_axi_aw_data_count_UNCONNECTED[4:0]),
        .axi_aw_dbiterr(NLW_U0_axi_aw_dbiterr_UNCONNECTED),
        .axi_aw_injectdbiterr(1'b0),
        .axi_aw_injectsbiterr(1'b0),
        .axi_aw_overflow(NLW_U0_axi_aw_overflow_UNCONNECTED),
        .axi_aw_prog_empty(NLW_U0_axi_aw_prog_empty_UNCONNECTED),
        .axi_aw_prog_empty_thresh({1'b0,1'b0,1'b0,1'b0}),
        .axi_aw_prog_full(NLW_U0_axi_aw_prog_full_UNCONNECTED),
        .axi_aw_prog_full_thresh({1'b0,1'b0,1'b0,1'b0}),
        .axi_aw_rd_data_count(NLW_U0_axi_aw_rd_data_count_UNCONNECTED[4:0]),
        .axi_aw_sbiterr(NLW_U0_axi_aw_sbiterr_UNCONNECTED),
        .axi_aw_underflow(NLW_U0_axi_aw_underflow_UNCONNECTED),
        .axi_aw_wr_data_count(NLW_U0_axi_aw_wr_data_count_UNCONNECTED[4:0]),
        .axi_b_data_count(NLW_U0_axi_b_data_count_UNCONNECTED[4:0]),
        .axi_b_dbiterr(NLW_U0_axi_b_dbiterr_UNCONNECTED),
        .axi_b_injectdbiterr(1'b0),
        .axi_b_injectsbiterr(1'b0),
        .axi_b_overflow(NLW_U0_axi_b_overflow_UNCONNECTED),
        .axi_b_prog_empty(NLW_U0_axi_b_prog_empty_UNCONNECTED),
        .axi_b_prog_empty_thresh({1'b0,1'b0,1'b0,1'b0}),
        .axi_b_prog_full(NLW_U0_axi_b_prog_full_UNCONNECTED),
        .axi_b_prog_full_thresh({1'b0,1'b0,1'b0,1'b0}),
        .axi_b_rd_data_count(NLW_U0_axi_b_rd_data_count_UNCONNECTED[4:0]),
        .axi_b_sbiterr(NLW_U0_axi_b_sbiterr_UNCONNECTED),
        .axi_b_underflow(NLW_U0_axi_b_underflow_UNCONNECTED),
        .axi_b_wr_data_count(NLW_U0_axi_b_wr_data_count_UNCONNECTED[4:0]),
        .axi_r_data_count(NLW_U0_axi_r_data_count_UNCONNECTED[10:0]),
        .axi_r_dbiterr(NLW_U0_axi_r_dbiterr_UNCONNECTED),
        .axi_r_injectdbiterr(1'b0),
        .axi_r_injectsbiterr(1'b0),
        .axi_r_overflow(NLW_U0_axi_r_overflow_UNCONNECTED),
        .axi_r_prog_empty(NLW_U0_axi_r_prog_empty_UNCONNECTED),
        .axi_r_prog_empty_thresh({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .axi_r_prog_full(NLW_U0_axi_r_prog_full_UNCONNECTED),
        .axi_r_prog_full_thresh({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .axi_r_rd_data_count(NLW_U0_axi_r_rd_data_count_UNCONNECTED[10:0]),
        .axi_r_sbiterr(NLW_U0_axi_r_sbiterr_UNCONNECTED),
        .axi_r_underflow(NLW_U0_axi_r_underflow_UNCONNECTED),
        .axi_r_wr_data_count(NLW_U0_axi_r_wr_data_count_UNCONNECTED[10:0]),
        .axi_w_data_count(NLW_U0_axi_w_data_count_UNCONNECTED[10:0]),
        .axi_w_dbiterr(NLW_U0_axi_w_dbiterr_UNCONNECTED),
        .axi_w_injectdbiterr(1'b0),
        .axi_w_injectsbiterr(1'b0),
        .axi_w_overflow(NLW_U0_axi_w_overflow_UNCONNECTED),
        .axi_w_prog_empty(NLW_U0_axi_w_prog_empty_UNCONNECTED),
        .axi_w_prog_empty_thresh({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .axi_w_prog_full(NLW_U0_axi_w_prog_full_UNCONNECTED),
        .axi_w_prog_full_thresh({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .axi_w_rd_data_count(NLW_U0_axi_w_rd_data_count_UNCONNECTED[10:0]),
        .axi_w_sbiterr(NLW_U0_axi_w_sbiterr_UNCONNECTED),
        .axi_w_underflow(NLW_U0_axi_w_underflow_UNCONNECTED),
        .axi_w_wr_data_count(NLW_U0_axi_w_wr_data_count_UNCONNECTED[10:0]),
        .axis_data_count(NLW_U0_axis_data_count_UNCONNECTED[10:0]),
        .axis_dbiterr(NLW_U0_axis_dbiterr_UNCONNECTED),
        .axis_injectdbiterr(1'b0),
        .axis_injectsbiterr(1'b0),
        .axis_overflow(NLW_U0_axis_overflow_UNCONNECTED),
        .axis_prog_empty(NLW_U0_axis_prog_empty_UNCONNECTED),
        .axis_prog_empty_thresh({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .axis_prog_full(NLW_U0_axis_prog_full_UNCONNECTED),
        .axis_prog_full_thresh({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .axis_rd_data_count(NLW_U0_axis_rd_data_count_UNCONNECTED[10:0]),
        .axis_sbiterr(NLW_U0_axis_sbiterr_UNCONNECTED),
        .axis_underflow(NLW_U0_axis_underflow_UNCONNECTED),
        .axis_wr_data_count(NLW_U0_axis_wr_data_count_UNCONNECTED[10:0]),
        .backup(1'b0),
        .backup_marker(1'b0),
        .clk(clk),
        .data_count(NLW_U0_data_count_UNCONNECTED[16:0]),
        .dbiterr(NLW_U0_dbiterr_UNCONNECTED),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .int_clk(1'b0),
        .m_aclk(1'b0),
        .m_aclk_en(1'b0),
        .m_axi_araddr(NLW_U0_m_axi_araddr_UNCONNECTED[31:0]),
        .m_axi_arburst(NLW_U0_m_axi_arburst_UNCONNECTED[1:0]),
        .m_axi_arcache(NLW_U0_m_axi_arcache_UNCONNECTED[3:0]),
        .m_axi_arid(NLW_U0_m_axi_arid_UNCONNECTED[0]),
        .m_axi_arlen(NLW_U0_m_axi_arlen_UNCONNECTED[7:0]),
        .m_axi_arlock(NLW_U0_m_axi_arlock_UNCONNECTED[0]),
        .m_axi_arprot(NLW_U0_m_axi_arprot_UNCONNECTED[2:0]),
        .m_axi_arqos(NLW_U0_m_axi_arqos_UNCONNECTED[3:0]),
        .m_axi_arready(1'b0),
        .m_axi_arregion(NLW_U0_m_axi_arregion_UNCONNECTED[3:0]),
        .m_axi_arsize(NLW_U0_m_axi_arsize_UNCONNECTED[2:0]),
        .m_axi_aruser(NLW_U0_m_axi_aruser_UNCONNECTED[0]),
        .m_axi_arvalid(NLW_U0_m_axi_arvalid_UNCONNECTED),
        .m_axi_awaddr(NLW_U0_m_axi_awaddr_UNCONNECTED[31:0]),
        .m_axi_awburst(NLW_U0_m_axi_awburst_UNCONNECTED[1:0]),
        .m_axi_awcache(NLW_U0_m_axi_awcache_UNCONNECTED[3:0]),
        .m_axi_awid(NLW_U0_m_axi_awid_UNCONNECTED[0]),
        .m_axi_awlen(NLW_U0_m_axi_awlen_UNCONNECTED[7:0]),
        .m_axi_awlock(NLW_U0_m_axi_awlock_UNCONNECTED[0]),
        .m_axi_awprot(NLW_U0_m_axi_awprot_UNCONNECTED[2:0]),
        .m_axi_awqos(NLW_U0_m_axi_awqos_UNCONNECTED[3:0]),
        .m_axi_awready(1'b0),
        .m_axi_awregion(NLW_U0_m_axi_awregion_UNCONNECTED[3:0]),
        .m_axi_awsize(NLW_U0_m_axi_awsize_UNCONNECTED[2:0]),
        .m_axi_awuser(NLW_U0_m_axi_awuser_UNCONNECTED[0]),
        .m_axi_awvalid(NLW_U0_m_axi_awvalid_UNCONNECTED),
        .m_axi_bid(1'b0),
        .m_axi_bready(NLW_U0_m_axi_bready_UNCONNECTED),
        .m_axi_bresp({1'b0,1'b0}),
        .m_axi_buser(1'b0),
        .m_axi_bvalid(1'b0),
        .m_axi_rdata({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .m_axi_rid(1'b0),
        .m_axi_rlast(1'b0),
        .m_axi_rready(NLW_U0_m_axi_rready_UNCONNECTED),
        .m_axi_rresp({1'b0,1'b0}),
        .m_axi_ruser(1'b0),
        .m_axi_rvalid(1'b0),
        .m_axi_wdata(NLW_U0_m_axi_wdata_UNCONNECTED[63:0]),
        .m_axi_wid(NLW_U0_m_axi_wid_UNCONNECTED[0]),
        .m_axi_wlast(NLW_U0_m_axi_wlast_UNCONNECTED),
        .m_axi_wready(1'b0),
        .m_axi_wstrb(NLW_U0_m_axi_wstrb_UNCONNECTED[7:0]),
        .m_axi_wuser(NLW_U0_m_axi_wuser_UNCONNECTED[0]),
        .m_axi_wvalid(NLW_U0_m_axi_wvalid_UNCONNECTED),
        .m_axis_tdata(NLW_U0_m_axis_tdata_UNCONNECTED[7:0]),
        .m_axis_tdest(NLW_U0_m_axis_tdest_UNCONNECTED[0]),
        .m_axis_tid(NLW_U0_m_axis_tid_UNCONNECTED[0]),
        .m_axis_tkeep(NLW_U0_m_axis_tkeep_UNCONNECTED[0]),
        .m_axis_tlast(NLW_U0_m_axis_tlast_UNCONNECTED),
        .m_axis_tready(1'b0),
        .m_axis_tstrb(NLW_U0_m_axis_tstrb_UNCONNECTED[0]),
        .m_axis_tuser(NLW_U0_m_axis_tuser_UNCONNECTED[3:0]),
        .m_axis_tvalid(NLW_U0_m_axis_tvalid_UNCONNECTED),
        .overflow(NLW_U0_overflow_UNCONNECTED),
        .prog_empty(NLW_U0_prog_empty_UNCONNECTED),
        .prog_empty_thresh({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .prog_empty_thresh_assert({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .prog_empty_thresh_negate({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .prog_full(NLW_U0_prog_full_UNCONNECTED),
        .prog_full_thresh({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .prog_full_thresh_assert({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .prog_full_thresh_negate({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .rd_clk(1'b0),
        .rd_data_count(NLW_U0_rd_data_count_UNCONNECTED[16:0]),
        .rd_en(rd_en),
        .rd_rst(1'b0),
        .rd_rst_busy(NLW_U0_rd_rst_busy_UNCONNECTED),
        .rst(rst),
        .s_aclk(1'b0),
        .s_aclk_en(1'b0),
        .s_aresetn(1'b0),
        .s_axi_araddr({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axi_arburst({1'b0,1'b0}),
        .s_axi_arcache({1'b0,1'b0,1'b0,1'b0}),
        .s_axi_arid(1'b0),
        .s_axi_arlen({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axi_arlock(1'b0),
        .s_axi_arprot({1'b0,1'b0,1'b0}),
        .s_axi_arqos({1'b0,1'b0,1'b0,1'b0}),
        .s_axi_arready(NLW_U0_s_axi_arready_UNCONNECTED),
        .s_axi_arregion({1'b0,1'b0,1'b0,1'b0}),
        .s_axi_arsize({1'b0,1'b0,1'b0}),
        .s_axi_aruser(1'b0),
        .s_axi_arvalid(1'b0),
        .s_axi_awaddr({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axi_awburst({1'b0,1'b0}),
        .s_axi_awcache({1'b0,1'b0,1'b0,1'b0}),
        .s_axi_awid(1'b0),
        .s_axi_awlen({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axi_awlock(1'b0),
        .s_axi_awprot({1'b0,1'b0,1'b0}),
        .s_axi_awqos({1'b0,1'b0,1'b0,1'b0}),
        .s_axi_awready(NLW_U0_s_axi_awready_UNCONNECTED),
        .s_axi_awregion({1'b0,1'b0,1'b0,1'b0}),
        .s_axi_awsize({1'b0,1'b0,1'b0}),
        .s_axi_awuser(1'b0),
        .s_axi_awvalid(1'b0),
        .s_axi_bid(NLW_U0_s_axi_bid_UNCONNECTED[0]),
        .s_axi_bready(1'b0),
        .s_axi_bresp(NLW_U0_s_axi_bresp_UNCONNECTED[1:0]),
        .s_axi_buser(NLW_U0_s_axi_buser_UNCONNECTED[0]),
        .s_axi_bvalid(NLW_U0_s_axi_bvalid_UNCONNECTED),
        .s_axi_rdata(NLW_U0_s_axi_rdata_UNCONNECTED[63:0]),
        .s_axi_rid(NLW_U0_s_axi_rid_UNCONNECTED[0]),
        .s_axi_rlast(NLW_U0_s_axi_rlast_UNCONNECTED),
        .s_axi_rready(1'b0),
        .s_axi_rresp(NLW_U0_s_axi_rresp_UNCONNECTED[1:0]),
        .s_axi_ruser(NLW_U0_s_axi_ruser_UNCONNECTED[0]),
        .s_axi_rvalid(NLW_U0_s_axi_rvalid_UNCONNECTED),
        .s_axi_wdata({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axi_wid(1'b0),
        .s_axi_wlast(1'b0),
        .s_axi_wready(NLW_U0_s_axi_wready_UNCONNECTED),
        .s_axi_wstrb({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axi_wuser(1'b0),
        .s_axi_wvalid(1'b0),
        .s_axis_tdata({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axis_tdest(1'b0),
        .s_axis_tid(1'b0),
        .s_axis_tkeep(1'b0),
        .s_axis_tlast(1'b0),
        .s_axis_tready(NLW_U0_s_axis_tready_UNCONNECTED),
        .s_axis_tstrb(1'b0),
        .s_axis_tuser({1'b0,1'b0,1'b0,1'b0}),
        .s_axis_tvalid(1'b0),
        .sbiterr(NLW_U0_sbiterr_UNCONNECTED),
        .sleep(1'b0),
        .srst(1'b0),
        .underflow(NLW_U0_underflow_UNCONNECTED),
        .valid(NLW_U0_valid_UNCONNECTED),
        .wr_ack(NLW_U0_wr_ack_UNCONNECTED),
        .wr_clk(1'b0),
        .wr_data_count(NLW_U0_wr_data_count_UNCONNECTED[16:0]),
        .wr_en(wr_en),
        .wr_rst(1'b0),
        .wr_rst_busy(NLW_U0_wr_rst_busy_UNCONNECTED));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6
   (full,
    empty,
    dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en);
  output full;
  output empty;
  output [8:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input rd_en;

  wire clk;
  wire [8:0]din;
  wire [8:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire empty;
  wire full;
  wire \gchain.gp1[32].gbldl.inst_prim_n_1 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6_262 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_263 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_264 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_265 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_266 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_267 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_268 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_269 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_270 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_271 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_272 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .full(full),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_273 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_274 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_275 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_276 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_277 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_278 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_279 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_280 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_281 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_282 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_283 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_284 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_285 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\gchain.gp1[32].gbldl.inst_prim_n_1 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0_286 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .empty(empty),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_1 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_287 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_288 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_289 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_290 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_291 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_292 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_293 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6_0
   (dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en);
  output [8:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input rd_en;

  wire clk;
  wire [8:0]din;
  wire [8:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire \gchain.gp1[32].gbldl.inst_prim_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6_230 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_231 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_232 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_233 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_234 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_235 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_236 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_237 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_238 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_239 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_240 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_241 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_242 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_243 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_244 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_245 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_246 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_247 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_248 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_249 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_250 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_251 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_252 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_253 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\gchain.gp1[32].gbldl.inst_prim_n_0 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0_254 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_255 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_256 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_257 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_258 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_259 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_260 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_261 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6_1
   (dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en);
  output [8:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input rd_en;

  wire clk;
  wire [8:0]din;
  wire [8:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire \gchain.gp1[32].gbldl.inst_prim_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6_198 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_199 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_200 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_201 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_202 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_203 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_204 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_205 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_206 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_207 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_208 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_209 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_210 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_211 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_212 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_213 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_214 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_215 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_216 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_217 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_218 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_219 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_220 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_221 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\gchain.gp1[32].gbldl.inst_prim_n_0 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0_222 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_223 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_224 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_225 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_226 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_227 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_228 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_229 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6_2
   (dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en);
  output [8:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input rd_en;

  wire clk;
  wire [8:0]din;
  wire [8:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire \gchain.gp1[32].gbldl.inst_prim_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6_166 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_167 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_168 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_169 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_170 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_171 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_172 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_173 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_174 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_175 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_176 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_177 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_178 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_179 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_180 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_181 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_182 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_183 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_184 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_185 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_186 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_187 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_188 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_189 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\gchain.gp1[32].gbldl.inst_prim_n_0 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0_190 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_191 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_192 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_193 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_194 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_195 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_196 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_197 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6_3
   (dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en);
  output [8:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input rd_en;

  wire clk;
  wire [8:0]din;
  wire [8:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire \gchain.gp1[32].gbldl.inst_prim_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6_134 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_135 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_136 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_137 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_138 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_139 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_140 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_141 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_142 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_143 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_144 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_145 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_146 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_147 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_148 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_149 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_150 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_151 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_152 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_153 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_154 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_155 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_156 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_157 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\gchain.gp1[32].gbldl.inst_prim_n_0 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0_158 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_159 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_160 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_161 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_162 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_163 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_164 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_165 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6_4
   (dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en);
  output [8:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input rd_en;

  wire clk;
  wire [8:0]din;
  wire [8:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire \gchain.gp1[32].gbldl.inst_prim_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6_102 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_103 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_104 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_105 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_106 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_107 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_108 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_109 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_110 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_111 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_112 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_113 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_114 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_115 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_116 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_117 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_118 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_119 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_120 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_121 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_122 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_123 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_124 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_125 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\gchain.gp1[32].gbldl.inst_prim_n_0 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0_126 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_127 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_128 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_129 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_130 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_131 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_132 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_133 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6_5
   (dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en);
  output [8:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input rd_en;

  wire clk;
  wire [8:0]din;
  wire [8:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire \gchain.gp1[32].gbldl.inst_prim_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6_70 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_71 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_72 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_73 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_74 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_75 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_76 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_77 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_78 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_79 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_80 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_81 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_82 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_83 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_84 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_85 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_86 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_87 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_88 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_89 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_90 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_91 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_92 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_93 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\gchain.gp1[32].gbldl.inst_prim_n_0 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0_94 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_95 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_96 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_97 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_98 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_99 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_100 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_101 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6_6
   (dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en);
  output [8:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input rd_en;

  wire clk;
  wire [8:0]din;
  wire [8:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire \gchain.gp1[32].gbldl.inst_prim_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6_38 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_39 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_40 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_41 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_42 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_43 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_44 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_45 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_46 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_47 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_48 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_49 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_50 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_51 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_52 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_53 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_54 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_55 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_56 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_57 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_58 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_59 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_60 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_61 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\gchain.gp1[32].gbldl.inst_prim_n_0 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0_62 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_63 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_64 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_65 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_66 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_67 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_68 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
  sfifo_75_131kbuiltin_prim_v6_69 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ));
endmodule

(* ORIG_REF_NAME = "builtin_extdepth_v6" *) 
module sfifo_75_131kbuiltin_extdepth_v6_7
   (dout,
    clk,
    rd_rst_i,
    wr_en,
    din,
    rd_en);
  output [2:0]dout;
  input clk;
  input rd_rst_i;
  input wr_en;
  input [2:0]din;
  input rd_en;

  wire clk;
  wire [2:0]din;
  wire [2:0]dout;
  wire e_0;
  wire e_1;
  wire e_10;
  wire e_11;
  wire e_12;
  wire e_13;
  wire e_14;
  wire e_15;
  wire e_16;
  wire e_17;
  wire e_18;
  wire e_19;
  wire e_2;
  wire e_20;
  wire e_21;
  wire e_22;
  wire e_23;
  wire e_24;
  wire e_25;
  wire e_26;
  wire e_27;
  wire e_28;
  wire e_29;
  wire e_3;
  wire e_30;
  wire e_4;
  wire e_5;
  wire e_6;
  wire e_7;
  wire e_8;
  wire e_9;
  wire \gchain.gp1[32].gbldl.inst_prim_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_10_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire [8:0]p_16_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_17_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire [8:0]p_9_out;
  wire rd_en;
  wire rd_rst_i;
  wire wr_en;

  sfifo_75_131kbuiltin_prim_v6 \gchain.gp1[10].gbldc.inst_prim 
       (.clk(clk),
        .e_21(e_21),
        .e_22(e_22),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_8 \gchain.gp1[11].gbldc.inst_prim 
       (.clk(clk),
        .e_20(e_20),
        .e_21(e_21),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .p_150_out(p_150_out),
        .p_156_out(p_156_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_9 \gchain.gp1[12].gbldc.inst_prim 
       (.clk(clk),
        .e_19(e_19),
        .e_20(e_20),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .p_143_out(p_143_out),
        .p_149_out(p_149_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_10 \gchain.gp1[13].gbldc.inst_prim 
       (.clk(clk),
        .e_18(e_18),
        .e_19(e_19),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .p_136_out(p_136_out),
        .p_142_out(p_142_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_11 \gchain.gp1[14].gbldc.inst_prim 
       (.clk(clk),
        .e_17(e_17),
        .e_18(e_18),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .p_129_out(p_129_out),
        .p_135_out(p_135_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_12 \gchain.gp1[15].gbldc.inst_prim 
       (.clk(clk),
        .e_16(e_16),
        .e_17(e_17),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .p_122_out(p_122_out),
        .p_128_out(p_128_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_13 \gchain.gp1[16].gbldc.inst_prim 
       (.clk(clk),
        .e_15(e_15),
        .e_16(e_16),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .p_115_out(p_115_out),
        .p_121_out(p_121_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_14 \gchain.gp1[17].gbldc.inst_prim 
       (.clk(clk),
        .e_14(e_14),
        .e_15(e_15),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_108_out(p_108_out),
        .p_114_out(p_114_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_15 \gchain.gp1[18].gbldc.inst_prim 
       (.clk(clk),
        .e_13(e_13),
        .e_14(e_14),
        .p_100_out(p_100_out),
        .p_101_out(p_101_out),
        .p_107_out(p_107_out),
        .p_94_out(p_94_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_16 \gchain.gp1[19].gbldc.inst_prim 
       (.clk(clk),
        .e_12(e_12),
        .e_13(e_13),
        .p_100_out(p_100_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .p_94_out(p_94_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_17 \gchain.gp1[1].gbldc.inst_prim 
       (.clk(clk),
        .din(din),
        .e_30(e_30),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .rd_rst_i(rd_rst_i),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_prim_v6_18 \gchain.gp1[20].gbldc.inst_prim 
       (.clk(clk),
        .e_11(e_11),
        .e_12(e_12),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .p_87_out(p_87_out),
        .p_93_out(p_93_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_19 \gchain.gp1[21].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_11(e_11),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .p_80_out(p_80_out),
        .p_86_out(p_86_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_20 \gchain.gp1[22].gbldc.inst_prim 
       (.clk(clk),
        .e_10(e_10),
        .e_9(e_9),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .p_73_out(p_73_out),
        .p_79_out(p_79_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_21 \gchain.gp1[23].gbldc.inst_prim 
       (.clk(clk),
        .e_8(e_8),
        .e_9(e_9),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .p_66_out(p_66_out),
        .p_72_out(p_72_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_22 \gchain.gp1[24].gbldc.inst_prim 
       (.clk(clk),
        .e_7(e_7),
        .e_8(e_8),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .p_59_out(p_59_out),
        .p_65_out(p_65_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_23 \gchain.gp1[25].gbldc.inst_prim 
       (.clk(clk),
        .e_6(e_6),
        .e_7(e_7),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .p_52_out(p_52_out),
        .p_58_out(p_58_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_24 \gchain.gp1[26].gbldc.inst_prim 
       (.clk(clk),
        .e_5(e_5),
        .e_6(e_6),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .p_45_out(p_45_out),
        .p_51_out(p_51_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_25 \gchain.gp1[27].gbldc.inst_prim 
       (.clk(clk),
        .e_4(e_4),
        .e_5(e_5),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .p_38_out(p_38_out),
        .p_44_out(p_44_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_26 \gchain.gp1[28].gbldc.inst_prim 
       (.clk(clk),
        .e_3(e_3),
        .e_4(e_4),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .p_31_out(p_31_out),
        .p_37_out(p_37_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_27 \gchain.gp1[29].gbldc.inst_prim 
       (.clk(clk),
        .e_2(e_2),
        .e_3(e_3),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .p_24_out(p_24_out),
        .p_30_out(p_30_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_28 \gchain.gp1[2].gbldc.inst_prim 
       (.clk(clk),
        .e_29(e_29),
        .e_30(e_30),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .p_213_out(p_213_out),
        .p_219_out(p_219_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_29 \gchain.gp1[30].gbldc.inst_prim 
       (.clk(clk),
        .e_1(e_1),
        .e_2(e_2),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_17_out(p_17_out),
        .p_23_out(p_23_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_30 \gchain.gp1[31].gbldc.inst_prim 
       (.clk(clk),
        .e_0(e_0),
        .e_1(e_1),
        .p_10_out(p_10_out),
        .p_16_out(p_16_out),
        .p_9_out(p_9_out),
        .rd_rst_i(rd_rst_i),
        .\rsync.rcc.wr_rst_reg_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ));
  sfifo_75_131kbuiltin_prim_v6__parameterized0 \gchain.gp1[32].gbldl.inst_prim 
       (.clk(clk),
        .dout(dout),
        .e_0(e_0),
        .\gsfl.empty_user_reg (\gchain.gp1[32].gbldl.inst_prim_n_0 ),
        .p_9_out(p_9_out),
        .rd_en(rd_en),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_31 \gchain.gp1[3].gbldc.inst_prim 
       (.clk(clk),
        .e_28(e_28),
        .e_29(e_29),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .p_206_out(p_206_out),
        .p_212_out(p_212_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_32 \gchain.gp1[4].gbldc.inst_prim 
       (.clk(clk),
        .e_27(e_27),
        .e_28(e_28),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .p_199_out(p_199_out),
        .p_205_out(p_205_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_33 \gchain.gp1[5].gbldc.inst_prim 
       (.clk(clk),
        .e_26(e_26),
        .e_27(e_27),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .p_192_out(p_192_out),
        .p_198_out(p_198_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_34 \gchain.gp1[6].gbldc.inst_prim 
       (.clk(clk),
        .e_25(e_25),
        .e_26(e_26),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .p_185_out(p_185_out),
        .p_191_out(p_191_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_35 \gchain.gp1[7].gbldc.inst_prim 
       (.clk(clk),
        .e_24(e_24),
        .e_25(e_25),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .p_178_out(p_178_out),
        .p_184_out(p_184_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_36 \gchain.gp1[8].gbldc.inst_prim 
       (.clk(clk),
        .e_23(e_23),
        .e_24(e_24),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .p_171_out(p_171_out),
        .p_177_out(p_177_out),
        .rd_rst_i(rd_rst_i));
  sfifo_75_131kbuiltin_prim_v6_37 \gchain.gp1[9].gbldc.inst_prim 
       (.clk(clk),
        .e_22(e_22),
        .e_23(e_23),
        .p_157_out(p_157_out),
        .p_163_out(p_163_out),
        .p_164_out(p_164_out),
        .p_170_out(p_170_out),
        .rd_rst_i(rd_rst_i));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    rd_rst_i,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input rd_rst_i;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__256_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair248" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__256 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__256 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair248" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__256 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__256_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__256_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_10
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    rd_rst_i,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input rd_rst_i;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__259_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair251" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__259 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__259 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair251" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__259 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__259_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__259_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_100
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__192_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair215" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__192 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__192 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair215" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__192 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__192_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__192_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_101
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__193_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair216" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__193 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__193 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair216" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__193 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__193_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__193_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_102
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__163_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair155" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__163 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__163 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair155" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__163 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__163_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__163_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_103
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__164_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair156" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__164 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__164 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair156" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__164 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__164_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__164_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_104
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__165_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair157" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__165 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__165 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair157" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__165 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__165_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__165_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_105
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__166_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair158" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__166 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__166 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair158" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__166 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__166_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__166_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_106
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__167_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair159" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__167 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__167 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair159" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__167 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__167_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__167_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_107
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__168_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair160" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__168 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__168 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair160" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__168 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__168_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__168_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_108
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__169_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair161" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__169 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__169 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair161" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__169 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__169_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__169_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_109
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__170_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair162" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__170 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__170 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair162" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__170 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__170_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__170_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_11
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    rd_rst_i,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input rd_rst_i;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__260_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair252" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__260 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__260 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair252" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__260 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__260_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__260_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_110
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__171_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair163" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__171 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__171 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair163" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__171 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__171_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__171_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_111
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__172_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair164" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__172 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__172 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair164" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__172 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__172_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__172_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_112
   (p_219_out,
    e_30,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    p_213_out);
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input p_213_out;

  wire clk;
  wire [8:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_13 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_15 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__154_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(\gf36e1_inst.sngfifo36e1_n_13 ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(\gf36e1_inst.sngfifo36e1_n_15 ));
  (* SOFT_HLUTNM = "soft_lutpair165" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__154 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__154 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair165" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__154 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1__154_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__154_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_113
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__173_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair166" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__173 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__173 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair166" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__173 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__173_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__173_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_114
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__174_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair167" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__174 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__174 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair167" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__174 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__174_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__174_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_115
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__175_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair168" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__175 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__175 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair168" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__175 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__175_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__175_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_116
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__176_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair169" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__176 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__176 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair169" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__176 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__176_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__176_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_117
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__177_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair170" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__177 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__177 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair170" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__177 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__177_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__177_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_118
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__178_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair171" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__178 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__178 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair171" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__178 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__178_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__178_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_119
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__179_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair172" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__179 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__179 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair172" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__179 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__179_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__179_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_12
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    rd_rst_i,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input rd_rst_i;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__261_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair253" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__261 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__261 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair253" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__261 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__261_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__261_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_120
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__180_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair173" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__180 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__180 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair173" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__180 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__180_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__180_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_121
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__181_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair174" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__181 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__181 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair174" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__181 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__181_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__181_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_122
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__182_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair175" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__182 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__182 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair175" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__182 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__182_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__182_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_123
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__155_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair176" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__155 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__155 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair176" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__155 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__155_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__155_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_124
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__183_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair177" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__183 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__183 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair177" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__183 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__183_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__183_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_125
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg_0 );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg_0 ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__184_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair178" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__184 
       (.I0(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__184 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg_0 ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair178" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__184 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__184_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__184_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_127
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__156_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair179" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__156 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__156 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair179" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__156 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__156_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__156_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_128
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__157_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair180" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__157 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__157 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair180" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__157 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__157_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__157_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_129
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__158_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair181" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__158 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__158 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair181" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__158 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__158_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__158_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_13
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    rd_rst_i,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input rd_rst_i;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__262_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair254" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__262 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__262 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair254" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__262 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__262_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__262_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_130
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__159_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair182" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__159 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__159 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair182" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__159 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__159_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__159_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_131
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__160_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair183" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__160 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__160 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair183" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__160 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__160_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__160_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_132
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__161_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair184" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__161 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__161 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair184" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__161 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__161_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__161_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_133
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__162_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair185" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__162 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__162 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair185" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__162 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__162_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__162_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_134
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__132_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair124" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__132 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__132 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair124" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__132 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__132_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__132_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_135
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__133_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair125" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__133 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__133 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair125" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__133 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__133_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__133_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_136
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__134_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair126" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__134 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__134 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair126" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__134 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__134_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__134_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_137
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__135_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair127" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__135 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__135 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair127" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__135 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__135_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__135_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_138
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__136_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair128" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__136 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__136 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair128" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__136 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__136_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__136_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_139
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__137_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair129" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__137 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__137 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair129" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__137 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__137_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__137_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_14
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    rd_rst_i,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input rd_rst_i;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__263_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair255" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__263 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__263 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair255" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__263 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__263_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__263_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_140
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__138_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair130" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__138 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__138 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair130" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__138 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__138_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__138_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_141
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__139_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair131" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__139 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__139 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair131" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__139 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__139_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__139_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_142
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__140_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair132" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__140 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__140 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair132" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__140 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__140_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__140_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_143
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__141_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair133" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__141 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__141 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair133" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__141 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__141_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__141_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_144
   (p_219_out,
    e_30,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    p_213_out);
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input p_213_out;

  wire clk;
  wire [8:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_13 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_15 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__123_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(\gf36e1_inst.sngfifo36e1_n_13 ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(\gf36e1_inst.sngfifo36e1_n_15 ));
  (* SOFT_HLUTNM = "soft_lutpair134" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__123 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__123 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair134" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__123 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1__123_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__123_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_145
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__142_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair135" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__142 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__142 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair135" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__142 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__142_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__142_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_146
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__143_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair136" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__143 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__143 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair136" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__143 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__143_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__143_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_147
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__144_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair137" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__144 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__144 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair137" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__144 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__144_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__144_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_148
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__145_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair138" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__145 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__145 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair138" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__145 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__145_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__145_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_149
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__146_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair139" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__146 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__146 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair139" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__146 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__146_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__146_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_15
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    rd_rst_i,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input rd_rst_i;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__264_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair256" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__264 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__264 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair256" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__264 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__264_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__264_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_150
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__147_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair140" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__147 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__147 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair140" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__147 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__147_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__147_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_151
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__148_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair141" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__148 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__148 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair141" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__148 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__148_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__148_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_152
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__149_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair142" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__149 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__149 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair142" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__149 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__149_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__149_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_153
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__150_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair143" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__150 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__150 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair143" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__150 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__150_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__150_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_154
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__151_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair144" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__151 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__151 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair144" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__151 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__151_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__151_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_155
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__124_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair145" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__124 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__124 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair145" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__124 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__124_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__124_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_156
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__152_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair146" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__152 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__152 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair146" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__152 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__152_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__152_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_157
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg_0 );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg_0 ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__153_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair147" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__153 
       (.I0(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__153 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg_0 ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair147" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__153 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__153_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__153_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_159
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__125_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair148" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__125 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__125 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair148" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__125 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__125_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__125_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_16
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    rd_rst_i,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input rd_rst_i;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__265_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair257" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__265 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__265 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair257" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__265 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__265_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__265_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_160
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__126_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair149" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__126 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__126 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair149" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__126 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__126_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__126_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_161
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__127_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair150" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__127 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__127 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair150" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__127 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__127_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__127_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_162
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__128_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair151" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__128 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__128 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair151" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__128 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__128_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__128_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_163
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__129_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair152" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__129 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__129 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair152" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__129 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__129_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__129_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_164
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__130_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair153" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__130 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__130 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair153" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__130 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__130_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__130_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_165
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__131_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair154" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__131 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__131 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair154" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__131 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__131_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__131_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_166
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__101_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair93" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__101 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__101 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair93" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__101 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__101_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__101_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_167
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__102_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair94" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__102 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__102 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair94" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__102 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__102_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__102_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_168
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__103_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair95" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__103 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__103 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair95" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__103 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__103_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__103_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_169
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__104_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair96" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__104 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__104 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair96" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__104 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__104_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__104_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_17
   (p_219_out,
    e_30,
    clk,
    rd_rst_i,
    wr_en,
    din,
    p_213_out);
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input rd_rst_i;
  input wr_en;
  input [2:0]din;
  input p_213_out;

  wire clk;
  wire [2:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_13 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_15 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__247_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(\gf36e1_inst.sngfifo36e1_n_13 ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(\gf36e1_inst.sngfifo36e1_n_15 ));
  (* SOFT_HLUTNM = "soft_lutpair258" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__247 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__247 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair258" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__247 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1__247_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__247_n_0 ),
        .PRE(rd_rst_i),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_170
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__105_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair97" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__105 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__105 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair97" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__105 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__105_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__105_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_171
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__106_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair98" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__106 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__106 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair98" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__106 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__106_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__106_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_172
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__107_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair99" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__107 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__107 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair99" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__107 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__107_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__107_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_173
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__108_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair100" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__108 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__108 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair100" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__108 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__108_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__108_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_174
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__109_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair101" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__109 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__109 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair101" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__109 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__109_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__109_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_175
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__110_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair102" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__110 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__110 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair102" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__110 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__110_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__110_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_176
   (p_219_out,
    e_30,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    p_213_out);
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input p_213_out;

  wire clk;
  wire [8:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_13 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_15 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__92_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(\gf36e1_inst.sngfifo36e1_n_13 ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(\gf36e1_inst.sngfifo36e1_n_15 ));
  (* SOFT_HLUTNM = "soft_lutpair103" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__92 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__92 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair103" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__92 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1__92_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__92_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_177
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__111_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair104" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__111 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__111 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair104" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__111 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__111_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__111_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_178
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__112_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair105" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__112 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__112 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair105" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__112 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__112_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__112_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_179
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__113_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair106" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__113 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__113 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair106" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__113 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__113_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__113_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_18
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    rd_rst_i,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input rd_rst_i;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__266_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair259" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__266 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__266 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair259" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__266 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__266_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__266_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_180
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__114_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair107" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__114 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__114 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair107" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__114 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__114_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__114_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_181
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__115_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair108" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__115 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__115 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair108" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__115 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__115_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__115_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_182
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__116_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair109" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__116 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__116 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair109" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__116 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__116_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__116_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_183
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__117_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair110" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__117 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__117 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair110" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__117 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__117_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__117_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_184
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__118_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair111" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__118 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__118 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair111" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__118 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__118_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__118_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_185
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__119_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair112" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__119 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__119 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair112" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__119 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__119_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__119_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_186
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__120_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair113" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__120 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__120 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair113" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__120 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__120_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__120_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_187
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__93_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair114" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__93 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__93 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair114" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__93 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__93_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__93_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_188
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__121_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair115" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__121 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__121 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair115" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__121 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__121_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__121_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_189
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg_0 );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg_0 ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__122_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair116" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__122 
       (.I0(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__122 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg_0 ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair116" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__122 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__122_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__122_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_19
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    rd_rst_i,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input rd_rst_i;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__267_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair260" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__267 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__267 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair260" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__267 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__267_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__267_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_191
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__94_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair117" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__94 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__94 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair117" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__94 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__94_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__94_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_192
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__95_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair118" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__95 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__95 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair118" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__95 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__95_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__95_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_193
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__96_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair119" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__96 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__96 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair119" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__96 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__96_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__96_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_194
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__97_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair120" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__97 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__97 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair120" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__97 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__97_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__97_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_195
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__98_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair121" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__98 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__98 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair121" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__98 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__98_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__98_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_196
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__99_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair122" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__99 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__99 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair122" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__99 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__99_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__99_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_197
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__100_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair123" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__100 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__100 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair123" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__100 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__100_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__100_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_198
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__70_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair62" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__70 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__70 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair62" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__70 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__70_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__70_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_199
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__71_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair63" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__71 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__71 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair63" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__71 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__71_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__71_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_20
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    rd_rst_i,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input rd_rst_i;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__268_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair261" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__268 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__268 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair261" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__268 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__268_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__268_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_200
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__72_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair64" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__72 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__72 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair64" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__72 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__72_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__72_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_201
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__73_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair65" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__73 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__73 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair65" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__73 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__73_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__73_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_202
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__74_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair66" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__74 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__74 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair66" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__74 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__74_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__74_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_203
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__75_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair67" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__75 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__75 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair67" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__75 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__75_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__75_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_204
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__76_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair68" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__76 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__76 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair68" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__76 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__76_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__76_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_205
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__77_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair69" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__77 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__77 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair69" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__77 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__77_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__77_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_206
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__78_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair70" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__78 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__78 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair70" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__78 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__78_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__78_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_207
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__79_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair71" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__79 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__79 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair71" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__79 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__79_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__79_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_208
   (p_219_out,
    e_30,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    p_213_out);
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input p_213_out;

  wire clk;
  wire [8:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_13 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_15 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__61_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(\gf36e1_inst.sngfifo36e1_n_13 ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(\gf36e1_inst.sngfifo36e1_n_15 ));
  (* SOFT_HLUTNM = "soft_lutpair72" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__61 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__61 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair72" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__61 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1__61_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__61_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_209
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__80_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair73" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__80 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__80 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair73" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__80 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__80_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__80_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_21
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    rd_rst_i,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input rd_rst_i;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__269_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair262" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__269 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__269 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair262" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__269 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__269_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__269_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_210
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__81_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair74" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__81 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__81 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair74" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__81 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__81_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__81_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_211
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__82_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair75" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__82 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__82 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair75" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__82 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__82_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__82_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_212
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__83_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair76" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__83 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__83 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair76" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__83 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__83_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__83_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_213
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__84_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair77" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__84 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__84 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair77" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__84 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__84_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__84_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_214
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__85_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair78" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__85 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__85 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair78" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__85 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__85_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__85_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_215
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__86_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair79" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__86 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__86 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair79" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__86 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__86_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__86_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_216
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__87_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair80" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__87 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__87 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair80" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__87 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__87_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__87_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_217
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__88_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair81" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__88 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__88 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair81" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__88 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__88_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__88_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_218
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__89_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair82" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__89 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__89 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair82" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__89 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__89_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__89_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_219
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__62_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair83" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__62 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__62 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair83" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__62 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__62_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__62_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_22
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    rd_rst_i,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input rd_rst_i;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__270_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair263" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__270 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__270 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair263" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__270 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__270_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__270_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_220
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__90_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair84" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__90 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__90 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair84" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__90 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__90_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__90_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_221
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg_0 );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg_0 ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__91_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair85" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__91 
       (.I0(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__91 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg_0 ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair85" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__91 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__91_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__91_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_223
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__63_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair86" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__63 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__63 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair86" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__63 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__63_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__63_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_224
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__64_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair87" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__64 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__64 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair87" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__64 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__64_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__64_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_225
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__65_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair88" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__65 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__65 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair88" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__65 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__65_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__65_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_226
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__66_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair89" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__66 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__66 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair89" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__66 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__66_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__66_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_227
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__67_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair90" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__67 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__67 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair90" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__67 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__67_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__67_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_228
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__68_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair91" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__68 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__68 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair91" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__68 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__68_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__68_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_229
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__69_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair92" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__69 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__69 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair92" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__69 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__69_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__69_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_23
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    rd_rst_i,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input rd_rst_i;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__271_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair264" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__271 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__271 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair264" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__271 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__271_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__271_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_230
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__39_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__39 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__39 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__39 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__39_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__39_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_231
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__40_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair32" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__40 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__40 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair32" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__40 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__40_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__40_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_232
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__41_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair33" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__41 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__41 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair33" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__41 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__41_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__41_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_233
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__42_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair34" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__42 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__42 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair34" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__42 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__42_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__42_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_234
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__43_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair35" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__43 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__43 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair35" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__43 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__43_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__43_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_235
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__44_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair36" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__44 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__44 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair36" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__44 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__44_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__44_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_236
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__45_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair37" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__45 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__45 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair37" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__45 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__45_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__45_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_237
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__46_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair38" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__46 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__46 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair38" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__46 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__46_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__46_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_238
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__47_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair39" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__47 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__47 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair39" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__47 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__47_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__47_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_239
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__48_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair40" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__48 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__48 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair40" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__48 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__48_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__48_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_24
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    rd_rst_i,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input rd_rst_i;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__272_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair265" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__272 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__272 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair265" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__272 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__272_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__272_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_240
   (p_219_out,
    e_30,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    p_213_out);
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input p_213_out;

  wire clk;
  wire [8:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_13 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_15 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__30_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(\gf36e1_inst.sngfifo36e1_n_13 ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(\gf36e1_inst.sngfifo36e1_n_15 ));
  (* SOFT_HLUTNM = "soft_lutpair41" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__30 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__30 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair41" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__30 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1__30_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__30_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_241
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__49_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair42" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__49 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__49 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair42" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__49 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__49_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__49_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_242
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__50_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair43" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__50 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__50 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair43" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__50 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__50_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__50_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_243
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__51_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair44" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__51 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__51 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair44" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__51 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__51_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__51_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_244
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__52_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair45" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__52 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__52 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair45" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__52 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__52_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__52_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_245
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__53_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair46" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__53 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__53 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair46" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__53 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__53_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__53_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_246
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__54_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair47" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__54 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__54 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair47" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__54 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__54_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__54_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_247
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__55_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair48" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__55 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__55 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair48" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__55 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__55_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__55_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_248
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__56_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair49" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__56 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__56 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair49" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__56 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__56_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__56_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_249
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__57_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair50" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__57 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__57 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair50" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__57 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__57_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__57_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_25
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    rd_rst_i,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input rd_rst_i;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__273_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair266" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__273 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__273 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair266" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__273 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__273_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__273_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_250
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__58_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair51" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__58 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__58 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair51" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__58 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__58_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__58_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_251
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__31_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair52" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__31 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__31 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair52" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__31 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__31_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__31_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_252
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__59_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair53" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__59 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__59 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair53" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__59 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__59_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__59_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_253
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg_0 );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg_0 ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__60_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair54" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__60 
       (.I0(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__60 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg_0 ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair54" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__60 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__60_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__60_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_255
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__32_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair55" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__32 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__32 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair55" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__32 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__32_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__32_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_256
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__33_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair56" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__33 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__33 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair56" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__33 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__33_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__33_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_257
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__34_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair57" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__34 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__34 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair57" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__34 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__34_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__34_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_258
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__35_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair58" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__35 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__35 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair58" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__35 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__35_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__35_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_259
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__36_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair59" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__36 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__36 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair59" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__36 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__36_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__36_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_26
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    rd_rst_i,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input rd_rst_i;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__274_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair267" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__274 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__274 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair267" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__274 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__274_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__274_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_260
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__37_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair60" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__37 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__37 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair60" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__37 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__37_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__37_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_261
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__38_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair61" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__38 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__38 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair61" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__38 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__38_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__38_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_262
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__8_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__8 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__8 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__8 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__8_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__8_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_263
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__9_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__9 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__9 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__9 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__9_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__9_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_264
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__10_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__10 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__10 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__10 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__10_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__10_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_265
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__11_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__11 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__11 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__11 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__11_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__11_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_266
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__12_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__12 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__12 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__12 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__12_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__12_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_267
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__13_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__13 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__13 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__13 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__13_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__13_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_268
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__14_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__14 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__14 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__14 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__14_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__14_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_269
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__15_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__15 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__15 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__15 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__15_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__15_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_27
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    rd_rst_i,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input rd_rst_i;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__275_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair268" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__275 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__275 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair268" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__275 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__275_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__275_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_270
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__16_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__16 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__16 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__16 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__16_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__16_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_271
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__17_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__17 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__17 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__17 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__17_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__17_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_272
   (full,
    p_219_out,
    e_30,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    p_213_out);
  output full;
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input p_213_out;

  wire clk;
  wire [8:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire full;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire p_5_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(full),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(p_5_out));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_273
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__18_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__18 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__18 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__18 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__18_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__18_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_274
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__19_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__19 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__19 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__19 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__19_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__19_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_275
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__20_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__20 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__20 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__20 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__20_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__20_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_276
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__21_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__21 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__21 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__21 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__21_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__21_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_277
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__22_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__22 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__22 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__22 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__22_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__22_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_278
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__23_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__23 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__23 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__23 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__23_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__23_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_279
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__24_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__24 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__24 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__24 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__24_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__24_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_28
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    rd_rst_i,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input rd_rst_i;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__248_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair269" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__248 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__248 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair269" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__248 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__248_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__248_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_280
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__25_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__25 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__25 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__25 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__25_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__25_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_281
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__26_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__26 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__26 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__26 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__26_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__26_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_282
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__27_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__27 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__27 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__27 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__27_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__27_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_283
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__0_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__0 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__0 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__0 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__0_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__0_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_284
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__28_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__28 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__28 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__28 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__28_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__28_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_285
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg_0 );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg_0 ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__29_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__29 
       (.I0(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__29 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg_0 ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__29 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__29_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__29_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_287
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__1_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__1 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__1 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__1 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__1_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__1_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_288
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__2_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__2 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__2 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__2 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__2_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__2_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_289
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__3_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__3 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__3 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__3 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__3_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__3_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_29
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    rd_rst_i,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input rd_rst_i;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__276_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair270" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__276 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__276 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair270" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__276 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__276_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__276_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_290
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__4_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__4 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__4 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__4 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__4_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__4_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_291
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__5_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__5 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__5 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__5 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__5_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__5_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_292
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__6_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__6 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__6 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__6 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__6_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__6_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_293
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__7_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__7 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__7 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__7 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__7_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__7_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_30
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    rd_rst_i,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input rd_rst_i;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__277_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair271" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__277 
       (.I0(\rsync.rcc.wr_rst_reg_reg ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__277 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair271" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__277 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__277_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__277_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_31
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    rd_rst_i,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input rd_rst_i;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__249_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair272" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__249 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__249 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair272" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__249 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__249_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__249_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_32
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    rd_rst_i,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input rd_rst_i;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__250_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair273" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__250 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__250 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair273" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__250 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__250_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__250_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_33
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    rd_rst_i,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input rd_rst_i;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__251_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair274" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__251 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__251 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair274" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__251 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__251_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__251_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_34
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    rd_rst_i,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input rd_rst_i;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__252_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair275" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__252 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__252 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair275" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__252 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__252_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__252_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_35
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    rd_rst_i,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input rd_rst_i;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__253_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair276" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__253 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__253 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair276" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__253 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__253_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__253_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_36
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    rd_rst_i,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input rd_rst_i;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__254_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair277" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__254 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__254 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair277" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__254 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__254_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__254_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_37
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    rd_rst_i,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input rd_rst_i;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__255_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair278" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__255 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__255 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair278" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__255 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__255_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__255_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_38
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__225_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair217" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__225 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__225 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair217" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__225 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__225_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__225_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_39
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__226_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair218" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__226 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__226 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair218" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__226 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__226_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__226_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_40
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__227_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair219" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__227 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__227 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair219" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__227 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__227_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__227_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_41
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__228_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair220" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__228 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__228 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair220" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__228 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__228_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__228_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_42
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__229_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair221" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__229 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__229 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair221" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__229 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__229_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__229_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_43
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__230_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair222" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__230 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__230 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair222" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__230 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__230_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__230_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_44
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__231_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair223" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__231 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__231 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair223" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__231 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__231_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__231_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_45
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__232_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair224" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__232 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__232 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair224" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__232 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__232_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__232_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_46
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__233_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair225" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__233 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__233 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair225" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__233 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__233_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__233_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_47
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__234_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair226" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__234 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__234 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair226" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__234 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__234_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__234_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_48
   (p_219_out,
    e_30,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    p_213_out);
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input p_213_out;

  wire clk;
  wire [8:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_13 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_15 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__216_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(\gf36e1_inst.sngfifo36e1_n_13 ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(\gf36e1_inst.sngfifo36e1_n_15 ));
  (* SOFT_HLUTNM = "soft_lutpair227" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__216 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__216 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair227" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__216 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1__216_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__216_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_49
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__235_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair228" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__235 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__235 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair228" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__235 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__235_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__235_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_50
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__236_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair229" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__236 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__236 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair229" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__236 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__236_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__236_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_51
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__237_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair230" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__237 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__237 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair230" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__237 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__237_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__237_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_52
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__238_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair231" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__238 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__238 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair231" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__238 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__238_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__238_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_53
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__239_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair232" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__239 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__239 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair232" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__239 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__239_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__239_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_54
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__240_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair233" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__240 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__240 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair233" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__240 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__240_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__240_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_55
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__241_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair234" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__241 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__241 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair234" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__241 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__241_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__241_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_56
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__242_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair235" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__242 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__242 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair235" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__242 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__242_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__242_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_57
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__243_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair236" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__243 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__243 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair236" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__243 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__243_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__243_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_58
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__244_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair237" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__244 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__244 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair237" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__244 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__244_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__244_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_59
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__217_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair238" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__217 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__217 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair238" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__217 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__217_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__217_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_60
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__245_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair239" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__245 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__245 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair239" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__245 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__245_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__245_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_61
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg_0 );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg_0 ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__246_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair240" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__246 
       (.I0(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__246 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg_0 ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair240" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__246 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__246_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__246_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_63
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__218_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair241" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__218 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__218 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair241" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__218 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__218_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__218_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_64
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__219_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair242" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__219 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__219 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair242" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__219 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__219_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__219_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_65
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__220_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair243" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__220 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__220 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair243" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__220 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__220_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__220_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_66
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__221_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair244" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__221 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__221 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair244" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__221 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__221_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__221_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_67
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__222_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair245" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__222 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__222 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair245" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__222 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__222_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__222_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_68
   (p_171_out,
    p_170_out,
    e_23,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_24,
    p_177_out,
    p_164_out);
  output p_171_out;
  output [8:0]p_170_out;
  output e_23;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_24;
  input [8:0]p_177_out;
  input p_164_out;

  wire clk;
  wire e_23;
  wire e_24;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__223_n_0 ;
  wire p_164_out;
  wire [8:0]p_170_out;
  wire p_171_out;
  wire p_172_out;
  wire p_175_out;
  wire [8:0]p_177_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_177_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_170_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_170_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_171_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_24),
        .WRERR(p_175_out));
  (* SOFT_HLUTNM = "soft_lutpair246" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__223 
       (.I0(p_164_out),
        .I1(p_172_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__223 
       (.I0(p_172_out),
        .I1(p_164_out),
        .O(e_23));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair246" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__223 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_164_out),
        .I3(p_172_out),
        .O(\gsfl.empty_user_i_1__223_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__223_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_172_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_69
   (p_164_out,
    p_163_out,
    e_22,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_23,
    p_170_out,
    p_157_out);
  output p_164_out;
  output [8:0]p_163_out;
  output e_22;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_23;
  input [8:0]p_170_out;
  input p_157_out;

  wire clk;
  wire e_22;
  wire e_23;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__224_n_0 ;
  wire p_157_out;
  wire [8:0]p_163_out;
  wire p_164_out;
  wire p_165_out;
  wire p_168_out;
  wire [8:0]p_170_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_170_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_163_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_163_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_164_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_23),
        .WRERR(p_168_out));
  (* SOFT_HLUTNM = "soft_lutpair247" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__224 
       (.I0(p_157_out),
        .I1(p_165_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__224 
       (.I0(p_165_out),
        .I1(p_157_out),
        .O(e_22));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair247" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__224 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_157_out),
        .I3(p_165_out),
        .O(\gsfl.empty_user_i_1__224_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__224_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_165_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_70
   (p_157_out,
    p_156_out,
    e_21,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_22,
    p_163_out,
    p_150_out);
  output p_157_out;
  output [8:0]p_156_out;
  output e_21;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_22;
  input [8:0]p_163_out;
  input p_150_out;

  wire clk;
  wire e_21;
  wire e_22;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__194_n_0 ;
  wire p_150_out;
  wire [8:0]p_156_out;
  wire p_157_out;
  wire p_158_out;
  wire p_161_out;
  wire [8:0]p_163_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_163_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_156_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_156_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_157_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_22),
        .WRERR(p_161_out));
  (* SOFT_HLUTNM = "soft_lutpair186" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__194 
       (.I0(p_150_out),
        .I1(p_158_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__194 
       (.I0(p_158_out),
        .I1(p_150_out),
        .O(e_21));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair186" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__194 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_150_out),
        .I3(p_158_out),
        .O(\gsfl.empty_user_i_1__194_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__194_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_158_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_71
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__195_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair187" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__195 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__195 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair187" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__195 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__195_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__195_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_72
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__196_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair188" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__196 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__196 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair188" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__196 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__196_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__196_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_73
   (p_136_out,
    p_135_out,
    e_18,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_19,
    p_142_out,
    p_129_out);
  output p_136_out;
  output [8:0]p_135_out;
  output e_18;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_19;
  input [8:0]p_142_out;
  input p_129_out;

  wire clk;
  wire e_18;
  wire e_19;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__197_n_0 ;
  wire p_129_out;
  wire [8:0]p_135_out;
  wire p_136_out;
  wire p_137_out;
  wire p_140_out;
  wire [8:0]p_142_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_142_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_135_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_135_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_136_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_19),
        .WRERR(p_140_out));
  (* SOFT_HLUTNM = "soft_lutpair189" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__197 
       (.I0(p_129_out),
        .I1(p_137_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__197 
       (.I0(p_137_out),
        .I1(p_129_out),
        .O(e_18));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair189" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__197 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_129_out),
        .I3(p_137_out),
        .O(\gsfl.empty_user_i_1__197_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__197_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_137_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_74
   (p_129_out,
    p_128_out,
    e_17,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_18,
    p_135_out,
    p_122_out);
  output p_129_out;
  output [8:0]p_128_out;
  output e_17;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_18;
  input [8:0]p_135_out;
  input p_122_out;

  wire clk;
  wire e_17;
  wire e_18;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__198_n_0 ;
  wire p_122_out;
  wire [8:0]p_128_out;
  wire p_129_out;
  wire p_130_out;
  wire p_133_out;
  wire [8:0]p_135_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_135_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_128_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_128_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_129_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_18),
        .WRERR(p_133_out));
  (* SOFT_HLUTNM = "soft_lutpair190" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__198 
       (.I0(p_122_out),
        .I1(p_130_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__198 
       (.I0(p_130_out),
        .I1(p_122_out),
        .O(e_17));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair190" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__198 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_122_out),
        .I3(p_130_out),
        .O(\gsfl.empty_user_i_1__198_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__198_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_130_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_75
   (p_122_out,
    p_121_out,
    e_16,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_17,
    p_128_out,
    p_115_out);
  output p_122_out;
  output [8:0]p_121_out;
  output e_16;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_17;
  input [8:0]p_128_out;
  input p_115_out;

  wire clk;
  wire e_16;
  wire e_17;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__199_n_0 ;
  wire p_115_out;
  wire [8:0]p_121_out;
  wire p_122_out;
  wire p_123_out;
  wire p_126_out;
  wire [8:0]p_128_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_128_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_121_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_121_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_122_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_17),
        .WRERR(p_126_out));
  (* SOFT_HLUTNM = "soft_lutpair191" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__199 
       (.I0(p_115_out),
        .I1(p_123_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__199 
       (.I0(p_123_out),
        .I1(p_115_out),
        .O(e_16));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair191" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__199 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_115_out),
        .I3(p_123_out),
        .O(\gsfl.empty_user_i_1__199_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__199_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_123_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_76
   (p_115_out,
    p_114_out,
    e_15,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_16,
    p_121_out,
    p_108_out);
  output p_115_out;
  output [8:0]p_114_out;
  output e_15;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_16;
  input [8:0]p_121_out;
  input p_108_out;

  wire clk;
  wire e_15;
  wire e_16;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__200_n_0 ;
  wire p_108_out;
  wire [8:0]p_114_out;
  wire p_115_out;
  wire p_116_out;
  wire p_119_out;
  wire [8:0]p_121_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_121_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_114_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_114_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_115_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_16),
        .WRERR(p_119_out));
  (* SOFT_HLUTNM = "soft_lutpair192" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__200 
       (.I0(p_108_out),
        .I1(p_116_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__200 
       (.I0(p_116_out),
        .I1(p_108_out),
        .O(e_15));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair192" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__200 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_108_out),
        .I3(p_116_out),
        .O(\gsfl.empty_user_i_1__200_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__200_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_116_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_77
   (p_108_out,
    p_107_out,
    e_14,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_15,
    p_114_out,
    p_101_out);
  output p_108_out;
  output [8:0]p_107_out;
  output e_14;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_15;
  input [8:0]p_114_out;
  input p_101_out;

  wire clk;
  wire e_14;
  wire e_15;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__201_n_0 ;
  wire p_101_out;
  wire [8:0]p_107_out;
  wire p_108_out;
  wire p_109_out;
  wire p_112_out;
  wire [8:0]p_114_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_114_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_107_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_107_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_108_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_15),
        .WRERR(p_112_out));
  (* SOFT_HLUTNM = "soft_lutpair193" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__201 
       (.I0(p_101_out),
        .I1(p_109_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__201 
       (.I0(p_109_out),
        .I1(p_101_out),
        .O(e_14));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair193" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__201 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_101_out),
        .I3(p_109_out),
        .O(\gsfl.empty_user_i_1__201_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__201_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_109_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_78
   (p_101_out,
    p_100_out,
    e_13,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_14,
    p_107_out,
    p_94_out);
  output p_101_out;
  output [8:0]p_100_out;
  output e_13;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_14;
  input [8:0]p_107_out;
  input p_94_out;

  wire clk;
  wire e_13;
  wire e_14;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__202_n_0 ;
  wire [8:0]p_100_out;
  wire p_101_out;
  wire p_102_out;
  wire p_105_out;
  wire [8:0]p_107_out;
  wire p_94_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_107_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_100_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_100_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_101_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_14),
        .WRERR(p_105_out));
  (* SOFT_HLUTNM = "soft_lutpair194" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__202 
       (.I0(p_94_out),
        .I1(p_102_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__202 
       (.I0(p_102_out),
        .I1(p_94_out),
        .O(e_13));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair194" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__202 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_94_out),
        .I3(p_102_out),
        .O(\gsfl.empty_user_i_1__202_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__202_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_102_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_79
   (p_94_out,
    p_93_out,
    e_12,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_13,
    p_100_out,
    p_87_out);
  output p_94_out;
  output [8:0]p_93_out;
  output e_12;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_13;
  input [8:0]p_100_out;
  input p_87_out;

  wire clk;
  wire e_12;
  wire e_13;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__203_n_0 ;
  wire [8:0]p_100_out;
  wire p_87_out;
  wire [8:0]p_93_out;
  wire p_94_out;
  wire p_95_out;
  wire p_98_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_100_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_93_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_93_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_94_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_13),
        .WRERR(p_98_out));
  (* SOFT_HLUTNM = "soft_lutpair195" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__203 
       (.I0(p_87_out),
        .I1(p_95_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__203 
       (.I0(p_95_out),
        .I1(p_87_out),
        .O(e_12));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair195" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__203 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_87_out),
        .I3(p_95_out),
        .O(\gsfl.empty_user_i_1__203_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__203_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_95_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_8
   (p_150_out,
    p_149_out,
    e_20,
    clk,
    rd_rst_i,
    e_21,
    p_156_out,
    p_143_out);
  output p_150_out;
  output [8:0]p_149_out;
  output e_20;
  input clk;
  input rd_rst_i;
  input e_21;
  input [8:0]p_156_out;
  input p_143_out;

  wire clk;
  wire e_20;
  wire e_21;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__257_n_0 ;
  wire p_143_out;
  wire [8:0]p_149_out;
  wire p_150_out;
  wire p_151_out;
  wire p_154_out;
  wire [8:0]p_156_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_156_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_149_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_149_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_150_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_21),
        .WRERR(p_154_out));
  (* SOFT_HLUTNM = "soft_lutpair249" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__257 
       (.I0(p_143_out),
        .I1(p_151_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__257 
       (.I0(p_151_out),
        .I1(p_143_out),
        .O(e_20));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair249" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__257 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_143_out),
        .I3(p_151_out),
        .O(\gsfl.empty_user_i_1__257_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__257_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_151_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_80
   (p_219_out,
    e_30,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    p_213_out);
  output [8:0]p_219_out;
  output e_30;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [8:0]din;
  input p_213_out;

  wire clk;
  wire [8:0]din;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_13 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_15 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__185_n_0 ;
  wire \gsfl.empty_user_reg_n_0 ;
  wire p_213_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire wr_en;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,din[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_219_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_219_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(\gf36e1_inst.sngfifo36e1_n_13 ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(wr_en),
        .WRERR(\gf36e1_inst.sngfifo36e1_n_15 ));
  (* SOFT_HLUTNM = "soft_lutpair196" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__185 
       (.I0(p_213_out),
        .I1(\gsfl.empty_user_reg_n_0 ),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__185 
       (.I0(\gsfl.empty_user_reg_n_0 ),
        .I1(p_213_out),
        .O(e_30));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair196" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__185 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_213_out),
        .I3(\gsfl.empty_user_reg_n_0 ),
        .O(\gsfl.empty_user_i_1__185_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__185_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(\gsfl.empty_user_reg_n_0 ));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_81
   (p_87_out,
    p_86_out,
    e_11,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_12,
    p_93_out,
    p_80_out);
  output p_87_out;
  output [8:0]p_86_out;
  output e_11;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_12;
  input [8:0]p_93_out;
  input p_80_out;

  wire clk;
  wire e_11;
  wire e_12;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__204_n_0 ;
  wire p_80_out;
  wire [8:0]p_86_out;
  wire p_87_out;
  wire p_88_out;
  wire p_91_out;
  wire [8:0]p_93_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_93_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_86_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_86_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_87_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_12),
        .WRERR(p_91_out));
  (* SOFT_HLUTNM = "soft_lutpair197" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__204 
       (.I0(p_80_out),
        .I1(p_88_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__204 
       (.I0(p_88_out),
        .I1(p_80_out),
        .O(e_11));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair197" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__204 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_80_out),
        .I3(p_88_out),
        .O(\gsfl.empty_user_i_1__204_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__204_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_88_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_82
   (p_80_out,
    p_79_out,
    e_10,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_11,
    p_86_out,
    p_73_out);
  output p_80_out;
  output [8:0]p_79_out;
  output e_10;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_11;
  input [8:0]p_86_out;
  input p_73_out;

  wire clk;
  wire e_10;
  wire e_11;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__205_n_0 ;
  wire p_73_out;
  wire [8:0]p_79_out;
  wire p_80_out;
  wire p_81_out;
  wire p_84_out;
  wire [8:0]p_86_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_86_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_79_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_79_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_80_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_11),
        .WRERR(p_84_out));
  (* SOFT_HLUTNM = "soft_lutpair198" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__205 
       (.I0(p_73_out),
        .I1(p_81_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__205 
       (.I0(p_81_out),
        .I1(p_73_out),
        .O(e_10));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair198" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__205 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_73_out),
        .I3(p_81_out),
        .O(\gsfl.empty_user_i_1__205_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__205_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_81_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_83
   (p_73_out,
    p_72_out,
    e_9,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_10,
    p_79_out,
    p_66_out);
  output p_73_out;
  output [8:0]p_72_out;
  output e_9;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_10;
  input [8:0]p_79_out;
  input p_66_out;

  wire clk;
  wire e_10;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__206_n_0 ;
  wire p_66_out;
  wire [8:0]p_72_out;
  wire p_73_out;
  wire p_74_out;
  wire p_77_out;
  wire [8:0]p_79_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_79_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_72_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_72_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_73_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_10),
        .WRERR(p_77_out));
  (* SOFT_HLUTNM = "soft_lutpair199" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__206 
       (.I0(p_66_out),
        .I1(p_74_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__206 
       (.I0(p_74_out),
        .I1(p_66_out),
        .O(e_9));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair199" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__206 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_66_out),
        .I3(p_74_out),
        .O(\gsfl.empty_user_i_1__206_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__206_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_74_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_84
   (p_66_out,
    p_65_out,
    e_8,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_9,
    p_72_out,
    p_59_out);
  output p_66_out;
  output [8:0]p_65_out;
  output e_8;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_9;
  input [8:0]p_72_out;
  input p_59_out;

  wire clk;
  wire e_8;
  wire e_9;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__207_n_0 ;
  wire p_59_out;
  wire [8:0]p_65_out;
  wire p_66_out;
  wire p_67_out;
  wire p_70_out;
  wire [8:0]p_72_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_72_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_65_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_65_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_66_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_9),
        .WRERR(p_70_out));
  (* SOFT_HLUTNM = "soft_lutpair200" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__207 
       (.I0(p_59_out),
        .I1(p_67_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__207 
       (.I0(p_67_out),
        .I1(p_59_out),
        .O(e_8));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair200" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__207 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_59_out),
        .I3(p_67_out),
        .O(\gsfl.empty_user_i_1__207_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__207_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_67_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_85
   (p_59_out,
    p_58_out,
    e_7,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_8,
    p_65_out,
    p_52_out);
  output p_59_out;
  output [8:0]p_58_out;
  output e_7;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_8;
  input [8:0]p_65_out;
  input p_52_out;

  wire clk;
  wire e_7;
  wire e_8;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__208_n_0 ;
  wire p_52_out;
  wire [8:0]p_58_out;
  wire p_59_out;
  wire p_60_out;
  wire p_63_out;
  wire [8:0]p_65_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_65_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_58_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_58_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_59_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_8),
        .WRERR(p_63_out));
  (* SOFT_HLUTNM = "soft_lutpair201" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__208 
       (.I0(p_52_out),
        .I1(p_60_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__208 
       (.I0(p_60_out),
        .I1(p_52_out),
        .O(e_7));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair201" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__208 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_52_out),
        .I3(p_60_out),
        .O(\gsfl.empty_user_i_1__208_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__208_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_60_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_86
   (p_52_out,
    p_51_out,
    e_6,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_7,
    p_58_out,
    p_45_out);
  output p_52_out;
  output [8:0]p_51_out;
  output e_6;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_7;
  input [8:0]p_58_out;
  input p_45_out;

  wire clk;
  wire e_6;
  wire e_7;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__209_n_0 ;
  wire p_45_out;
  wire [8:0]p_51_out;
  wire p_52_out;
  wire p_53_out;
  wire p_56_out;
  wire [8:0]p_58_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_58_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_51_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_51_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_52_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_7),
        .WRERR(p_56_out));
  (* SOFT_HLUTNM = "soft_lutpair202" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__209 
       (.I0(p_45_out),
        .I1(p_53_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__209 
       (.I0(p_53_out),
        .I1(p_45_out),
        .O(e_6));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair202" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__209 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_45_out),
        .I3(p_53_out),
        .O(\gsfl.empty_user_i_1__209_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__209_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_53_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_87
   (p_45_out,
    p_44_out,
    e_5,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_6,
    p_51_out,
    p_38_out);
  output p_45_out;
  output [8:0]p_44_out;
  output e_5;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_6;
  input [8:0]p_51_out;
  input p_38_out;

  wire clk;
  wire e_5;
  wire e_6;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__210_n_0 ;
  wire p_38_out;
  wire [8:0]p_44_out;
  wire p_45_out;
  wire p_46_out;
  wire p_49_out;
  wire [8:0]p_51_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_51_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_44_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_44_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_45_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_6),
        .WRERR(p_49_out));
  (* SOFT_HLUTNM = "soft_lutpair203" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__210 
       (.I0(p_38_out),
        .I1(p_46_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__210 
       (.I0(p_46_out),
        .I1(p_38_out),
        .O(e_5));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair203" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__210 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_38_out),
        .I3(p_46_out),
        .O(\gsfl.empty_user_i_1__210_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__210_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_46_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_88
   (p_38_out,
    p_37_out,
    e_4,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_5,
    p_44_out,
    p_31_out);
  output p_38_out;
  output [8:0]p_37_out;
  output e_4;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_5;
  input [8:0]p_44_out;
  input p_31_out;

  wire clk;
  wire e_4;
  wire e_5;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__211_n_0 ;
  wire p_31_out;
  wire [8:0]p_37_out;
  wire p_38_out;
  wire p_39_out;
  wire p_42_out;
  wire [8:0]p_44_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_44_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_37_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_37_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_38_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_5),
        .WRERR(p_42_out));
  (* SOFT_HLUTNM = "soft_lutpair204" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__211 
       (.I0(p_31_out),
        .I1(p_39_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__211 
       (.I0(p_39_out),
        .I1(p_31_out),
        .O(e_4));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair204" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__211 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_31_out),
        .I3(p_39_out),
        .O(\gsfl.empty_user_i_1__211_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__211_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_39_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_89
   (p_31_out,
    p_30_out,
    e_3,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_4,
    p_37_out,
    p_24_out);
  output p_31_out;
  output [8:0]p_30_out;
  output e_3;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_4;
  input [8:0]p_37_out;
  input p_24_out;

  wire clk;
  wire e_3;
  wire e_4;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__212_n_0 ;
  wire p_24_out;
  wire [8:0]p_30_out;
  wire p_31_out;
  wire p_32_out;
  wire p_35_out;
  wire [8:0]p_37_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_37_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_30_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_30_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_31_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_4),
        .WRERR(p_35_out));
  (* SOFT_HLUTNM = "soft_lutpair205" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__212 
       (.I0(p_24_out),
        .I1(p_32_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__212 
       (.I0(p_32_out),
        .I1(p_24_out),
        .O(e_3));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair205" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__212 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_24_out),
        .I3(p_32_out),
        .O(\gsfl.empty_user_i_1__212_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__212_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_32_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_9
   (p_143_out,
    p_142_out,
    e_19,
    clk,
    rd_rst_i,
    e_20,
    p_149_out,
    p_136_out);
  output p_143_out;
  output [8:0]p_142_out;
  output e_19;
  input clk;
  input rd_rst_i;
  input e_20;
  input [8:0]p_149_out;
  input p_136_out;

  wire clk;
  wire e_19;
  wire e_20;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__258_n_0 ;
  wire p_136_out;
  wire [8:0]p_142_out;
  wire p_143_out;
  wire p_144_out;
  wire p_147_out;
  wire [8:0]p_149_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_rst_i;
  wire rden_fifo;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_149_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_142_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_142_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_143_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_20),
        .WRERR(p_147_out));
  (* SOFT_HLUTNM = "soft_lutpair250" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__258 
       (.I0(p_136_out),
        .I1(p_144_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__258 
       (.I0(p_144_out),
        .I1(p_136_out),
        .O(e_19));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(rd_rst_i),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair250" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__258 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_136_out),
        .I3(p_144_out),
        .O(\gsfl.empty_user_i_1__258_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__258_n_0 ),
        .PRE(rd_rst_i),
        .Q(p_144_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_90
   (p_24_out,
    p_23_out,
    e_2,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_3,
    p_30_out,
    p_17_out);
  output p_24_out;
  output [8:0]p_23_out;
  output e_2;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_3;
  input [8:0]p_30_out;
  input p_17_out;

  wire clk;
  wire e_2;
  wire e_3;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__213_n_0 ;
  wire p_17_out;
  wire [8:0]p_23_out;
  wire p_24_out;
  wire p_25_out;
  wire p_28_out;
  wire [8:0]p_30_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_30_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_23_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_23_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_24_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_3),
        .WRERR(p_28_out));
  (* SOFT_HLUTNM = "soft_lutpair206" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__213 
       (.I0(p_17_out),
        .I1(p_25_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__213 
       (.I0(p_25_out),
        .I1(p_17_out),
        .O(e_2));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair206" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__213 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_17_out),
        .I3(p_25_out),
        .O(\gsfl.empty_user_i_1__213_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__213_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_25_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_91
   (p_213_out,
    p_212_out,
    e_29,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_30,
    p_219_out,
    p_206_out);
  output p_213_out;
  output [8:0]p_212_out;
  output e_29;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_30;
  input [8:0]p_219_out;
  input p_206_out;

  wire clk;
  wire e_29;
  wire e_30;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__186_n_0 ;
  wire p_206_out;
  wire [8:0]p_212_out;
  wire p_213_out;
  wire p_214_out;
  wire p_217_out;
  wire [8:0]p_219_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_219_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_212_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_212_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_213_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_30),
        .WRERR(p_217_out));
  (* SOFT_HLUTNM = "soft_lutpair207" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__186 
       (.I0(p_206_out),
        .I1(p_214_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__186 
       (.I0(p_214_out),
        .I1(p_206_out),
        .O(e_29));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair207" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__186 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_206_out),
        .I3(p_214_out),
        .O(\gsfl.empty_user_i_1__186_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__186_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_214_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_92
   (p_17_out,
    p_16_out,
    e_1,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_2,
    p_23_out,
    p_10_out);
  output p_17_out;
  output [8:0]p_16_out;
  output e_1;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_2;
  input [8:0]p_23_out;
  input p_10_out;

  wire clk;
  wire e_1;
  wire e_2;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__214_n_0 ;
  wire p_10_out;
  wire [8:0]p_16_out;
  wire p_17_out;
  wire p_18_out;
  wire p_21_out;
  wire [8:0]p_23_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_23_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_16_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_16_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_17_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_2),
        .WRERR(p_21_out));
  (* SOFT_HLUTNM = "soft_lutpair208" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__214 
       (.I0(p_10_out),
        .I1(p_18_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__214 
       (.I0(p_18_out),
        .I1(p_10_out),
        .O(e_1));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair208" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__214 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_10_out),
        .I3(p_18_out),
        .O(\gsfl.empty_user_i_1__214_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__214_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_18_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_93
   (p_10_out,
    p_9_out,
    e_0,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_1,
    p_16_out,
    \rsync.rcc.wr_rst_reg_reg_0 );
  output p_10_out;
  output [8:0]p_9_out;
  output e_0;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_1;
  input [8:0]p_16_out;
  input \rsync.rcc.wr_rst_reg_reg_0 ;

  wire clk;
  wire e_0;
  wire e_1;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__215_n_0 ;
  wire p_10_out;
  wire p_11_out;
  wire p_14_out;
  wire [8:0]p_16_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_16_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_9_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_9_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_10_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_1),
        .WRERR(p_14_out));
  (* SOFT_HLUTNM = "soft_lutpair209" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__215 
       (.I0(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I1(p_11_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__215 
       (.I0(p_11_out),
        .I1(\rsync.rcc.wr_rst_reg_reg_0 ),
        .O(e_0));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair209" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__215 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(\rsync.rcc.wr_rst_reg_reg_0 ),
        .I3(p_11_out),
        .O(\gsfl.empty_user_i_1__215_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__215_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_11_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_95
   (p_206_out,
    p_205_out,
    e_28,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_29,
    p_212_out,
    p_199_out);
  output p_206_out;
  output [8:0]p_205_out;
  output e_28;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_29;
  input [8:0]p_212_out;
  input p_199_out;

  wire clk;
  wire e_28;
  wire e_29;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__187_n_0 ;
  wire p_199_out;
  wire [8:0]p_205_out;
  wire p_206_out;
  wire p_207_out;
  wire p_210_out;
  wire [8:0]p_212_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_212_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_205_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_205_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_206_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_29),
        .WRERR(p_210_out));
  (* SOFT_HLUTNM = "soft_lutpair210" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__187 
       (.I0(p_199_out),
        .I1(p_207_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__187 
       (.I0(p_207_out),
        .I1(p_199_out),
        .O(e_28));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair210" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__187 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_199_out),
        .I3(p_207_out),
        .O(\gsfl.empty_user_i_1__187_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__187_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_207_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_96
   (p_199_out,
    p_198_out,
    e_27,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_28,
    p_205_out,
    p_192_out);
  output p_199_out;
  output [8:0]p_198_out;
  output e_27;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_28;
  input [8:0]p_205_out;
  input p_192_out;

  wire clk;
  wire e_27;
  wire e_28;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__188_n_0 ;
  wire p_192_out;
  wire [8:0]p_198_out;
  wire p_199_out;
  wire p_200_out;
  wire p_203_out;
  wire [8:0]p_205_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_205_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_198_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_198_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_199_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_28),
        .WRERR(p_203_out));
  (* SOFT_HLUTNM = "soft_lutpair211" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__188 
       (.I0(p_192_out),
        .I1(p_200_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__188 
       (.I0(p_200_out),
        .I1(p_192_out),
        .O(e_27));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair211" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__188 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_192_out),
        .I3(p_200_out),
        .O(\gsfl.empty_user_i_1__188_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__188_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_200_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_97
   (p_192_out,
    p_191_out,
    e_26,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_27,
    p_198_out,
    p_185_out);
  output p_192_out;
  output [8:0]p_191_out;
  output e_26;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_27;
  input [8:0]p_198_out;
  input p_185_out;

  wire clk;
  wire e_26;
  wire e_27;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__189_n_0 ;
  wire p_185_out;
  wire [8:0]p_191_out;
  wire p_192_out;
  wire p_193_out;
  wire p_196_out;
  wire [8:0]p_198_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_198_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_191_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_191_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_192_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_27),
        .WRERR(p_196_out));
  (* SOFT_HLUTNM = "soft_lutpair212" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__189 
       (.I0(p_185_out),
        .I1(p_193_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__189 
       (.I0(p_193_out),
        .I1(p_185_out),
        .O(e_26));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair212" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__189 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_185_out),
        .I3(p_193_out),
        .O(\gsfl.empty_user_i_1__189_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__189_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_193_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_98
   (p_185_out,
    p_184_out,
    e_25,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_26,
    p_191_out,
    p_178_out);
  output p_185_out;
  output [8:0]p_184_out;
  output e_25;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_26;
  input [8:0]p_191_out;
  input p_178_out;

  wire clk;
  wire e_25;
  wire e_26;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__190_n_0 ;
  wire p_178_out;
  wire [8:0]p_184_out;
  wire p_185_out;
  wire p_186_out;
  wire p_189_out;
  wire [8:0]p_191_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_191_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_184_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_184_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_185_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_26),
        .WRERR(p_189_out));
  (* SOFT_HLUTNM = "soft_lutpair213" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__190 
       (.I0(p_178_out),
        .I1(p_186_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__190 
       (.I0(p_186_out),
        .I1(p_178_out),
        .O(e_25));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair213" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__190 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_178_out),
        .I3(p_186_out),
        .O(\gsfl.empty_user_i_1__190_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__190_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_186_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6_99
   (p_178_out,
    p_177_out,
    e_24,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    e_25,
    p_184_out,
    p_171_out);
  output p_178_out;
  output [8:0]p_177_out;
  output e_24;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_25;
  input [8:0]p_184_out;
  input p_171_out;

  wire clk;
  wire e_24;
  wire e_25;
  wire empty_fifo;
  wire empty_q;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_i_1__191_n_0 ;
  wire p_171_out;
  wire [8:0]p_177_out;
  wire p_178_out;
  wire p_179_out;
  wire p_182_out;
  wire [8:0]p_184_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rden_fifo;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0009),
    .ALMOST_FULL_OFFSET(13'h0002),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_184_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],p_177_out[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],p_177_out[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty_fifo),
        .FULL(p_178_out),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rden_fifo),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_25),
        .WRERR(p_182_out));
  (* SOFT_HLUTNM = "soft_lutpair214" *) 
  LUT4 #(
    .INIT(16'h11D1)) 
    \gf36e1_inst.sngfifo36e1_i_1__191 
       (.I0(p_171_out),
        .I1(p_179_out),
        .I2(empty_q),
        .I3(empty_fifo),
        .O(rden_fifo));
  LUT2 #(
    .INIT(4'h1)) 
    \gf36e1_inst.sngfifo36e1_i_2__191 
       (.I0(p_179_out),
        .I1(p_171_out),
        .O(e_24));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_q_reg 
       (.C(clk),
        .CE(1'b1),
        .D(empty_fifo),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(empty_q));
  (* SOFT_HLUTNM = "soft_lutpair214" *) 
  LUT4 #(
    .INIT(16'hBB0A)) 
    \gsfl.empty_user_i_1__191 
       (.I0(empty_fifo),
        .I1(empty_q),
        .I2(p_171_out),
        .I3(p_179_out),
        .O(\gsfl.empty_user_i_1__191_n_0 ));
  FDPE #(
    .INIT(1'b1)) 
    \gsfl.empty_user_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\gsfl.empty_user_i_1__191_n_0 ),
        .PRE(\rsync.rcc.wr_rst_reg_reg ),
        .Q(p_179_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0
   (\gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    rd_rst_i,
    e_0,
    p_9_out);
  output \gsfl.empty_user_reg ;
  output [2:0]dout;
  input clk;
  input rd_en;
  input rd_rst_i;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [2:0]dout;
  wire e_0;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_100 ;
  wire \gf36e1_inst.sngfifo36e1_n_101 ;
  wire \gf36e1_inst.sngfifo36e1_n_102 ;
  wire \gf36e1_inst.sngfifo36e1_n_113 ;
  wire \gf36e1_inst.sngfifo36e1_n_12 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gf36e1_inst.sngfifo36e1_n_98 ;
  wire \gf36e1_inst.sngfifo36e1_n_99 ;
  wire \gsfl.empty_user_reg ;
  wire p_3_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire rd_rst_i;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],\gf36e1_inst.sngfifo36e1_n_98 ,\gf36e1_inst.sngfifo36e1_n_99 ,\gf36e1_inst.sngfifo36e1_n_100 ,\gf36e1_inst.sngfifo36e1_n_101 ,\gf36e1_inst.sngfifo36e1_n_102 ,dout}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],\gf36e1_inst.sngfifo36e1_n_113 }),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(\gf36e1_inst.sngfifo36e1_n_12 ),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(rd_rst_i),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0_126
   (\gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg ,
    e_0,
    p_9_out);
  output \gsfl.empty_user_reg ;
  output [8:0]dout;
  input clk;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [8:0]dout;
  wire e_0;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_12 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_reg ;
  wire p_3_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],dout[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],dout[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(\gf36e1_inst.sngfifo36e1_n_12 ),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0_158
   (\gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg ,
    e_0,
    p_9_out);
  output \gsfl.empty_user_reg ;
  output [8:0]dout;
  input clk;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [8:0]dout;
  wire e_0;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_12 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_reg ;
  wire p_3_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],dout[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],dout[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(\gf36e1_inst.sngfifo36e1_n_12 ),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0_190
   (\gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg ,
    e_0,
    p_9_out);
  output \gsfl.empty_user_reg ;
  output [8:0]dout;
  input clk;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [8:0]dout;
  wire e_0;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_12 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_reg ;
  wire p_3_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],dout[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],dout[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(\gf36e1_inst.sngfifo36e1_n_12 ),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0_222
   (\gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg ,
    e_0,
    p_9_out);
  output \gsfl.empty_user_reg ;
  output [8:0]dout;
  input clk;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [8:0]dout;
  wire e_0;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_12 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_reg ;
  wire p_3_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],dout[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],dout[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(\gf36e1_inst.sngfifo36e1_n_12 ),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0_254
   (\gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg ,
    e_0,
    p_9_out);
  output \gsfl.empty_user_reg ;
  output [8:0]dout;
  input clk;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [8:0]dout;
  wire e_0;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_12 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_reg ;
  wire p_3_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],dout[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],dout[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(\gf36e1_inst.sngfifo36e1_n_12 ),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0_286
   (empty,
    \gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg ,
    e_0,
    p_9_out);
  output empty;
  output \gsfl.empty_user_reg ;
  output [8:0]dout;
  input clk;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [8:0]dout;
  wire e_0;
  wire empty;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_reg ;
  wire p_2_out;
  wire p_3_out;
  wire p_3_out_0;
  wire p_4_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(p_2_out),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],dout[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],dout[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(empty),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(p_4_out),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(p_3_out),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out_0));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0_62
   (\gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg ,
    e_0,
    p_9_out);
  output \gsfl.empty_user_reg ;
  output [8:0]dout;
  input clk;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [8:0]dout;
  wire e_0;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_12 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_reg ;
  wire p_3_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],dout[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],dout[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(\gf36e1_inst.sngfifo36e1_n_12 ),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out));
endmodule

(* ORIG_REF_NAME = "builtin_prim_v6" *) 
module sfifo_75_131kbuiltin_prim_v6__parameterized0_94
   (\gsfl.empty_user_reg ,
    dout,
    clk,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg ,
    e_0,
    p_9_out);
  output \gsfl.empty_user_reg ;
  output [8:0]dout;
  input clk;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg ;
  input e_0;
  input [8:0]p_9_out;

  wire clk;
  wire [8:0]dout;
  wire e_0;
  wire \gf36e1_inst.sngfifo36e1_n_0 ;
  wire \gf36e1_inst.sngfifo36e1_n_1 ;
  wire \gf36e1_inst.sngfifo36e1_n_12 ;
  wire \gf36e1_inst.sngfifo36e1_n_14 ;
  wire \gf36e1_inst.sngfifo36e1_n_17 ;
  wire \gf36e1_inst.sngfifo36e1_n_18 ;
  wire \gf36e1_inst.sngfifo36e1_n_19 ;
  wire \gf36e1_inst.sngfifo36e1_n_20 ;
  wire \gf36e1_inst.sngfifo36e1_n_21 ;
  wire \gf36e1_inst.sngfifo36e1_n_22 ;
  wire \gf36e1_inst.sngfifo36e1_n_23 ;
  wire \gf36e1_inst.sngfifo36e1_n_24 ;
  wire \gf36e1_inst.sngfifo36e1_n_25 ;
  wire \gf36e1_inst.sngfifo36e1_n_26 ;
  wire \gf36e1_inst.sngfifo36e1_n_27 ;
  wire \gf36e1_inst.sngfifo36e1_n_28 ;
  wire \gf36e1_inst.sngfifo36e1_n_30 ;
  wire \gf36e1_inst.sngfifo36e1_n_31 ;
  wire \gf36e1_inst.sngfifo36e1_n_32 ;
  wire \gf36e1_inst.sngfifo36e1_n_33 ;
  wire \gf36e1_inst.sngfifo36e1_n_34 ;
  wire \gf36e1_inst.sngfifo36e1_n_35 ;
  wire \gf36e1_inst.sngfifo36e1_n_36 ;
  wire \gf36e1_inst.sngfifo36e1_n_37 ;
  wire \gf36e1_inst.sngfifo36e1_n_38 ;
  wire \gf36e1_inst.sngfifo36e1_n_39 ;
  wire \gf36e1_inst.sngfifo36e1_n_40 ;
  wire \gf36e1_inst.sngfifo36e1_n_41 ;
  wire \gsfl.empty_user_reg ;
  wire p_3_out;
  wire [8:0]p_9_out;
  wire prog_empty_tmp;
  wire prog_full_fifo;
  wire rd_en;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire [63:8]\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED ;
  wire [7:1]\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED ;
  wire [7:0]\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED ;
  wire [12:12]\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED ;

  (* BOX_TYPE = "PRIMITIVE" *) 
  (* CLOCK_DOMAINS = "COMMON" *) 
  FIFO36E1 #(
    .ALMOST_EMPTY_OFFSET(13'h0002),
    .ALMOST_FULL_OFFSET(13'h000A),
    .DATA_WIDTH(9),
    .DO_REG(0),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .EN_SYN("TRUE"),
    .FIFO_MODE("FIFO36"),
    .FIRST_WORD_FALL_THROUGH("FALSE"),
    .INIT(72'h000000000000000000),
    .IS_RDCLK_INVERTED(1'b0),
    .IS_RDEN_INVERTED(1'b0),
    .IS_RSTREG_INVERTED(1'b0),
    .IS_RST_INVERTED(1'b0),
    .IS_WRCLK_INVERTED(1'b0),
    .IS_WREN_INVERTED(1'b0),
    .SIM_DEVICE("7SERIES"),
    .SRVAL(72'h000000000000000000)) 
    \gf36e1_inst.sngfifo36e1 
       (.ALMOSTEMPTY(prog_empty_tmp),
        .ALMOSTFULL(prog_full_fifo),
        .DBITERR(\gf36e1_inst.sngfifo36e1_n_0 ),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[7:0]}),
        .DIP({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,p_9_out[8]}),
        .DO({\NLW_gf36e1_inst.sngfifo36e1_DO_UNCONNECTED [63:8],dout[7:0]}),
        .DOP({\NLW_gf36e1_inst.sngfifo36e1_DOP_UNCONNECTED [7:1],dout[8]}),
        .ECCPARITY(\NLW_gf36e1_inst.sngfifo36e1_ECCPARITY_UNCONNECTED [7:0]),
        .EMPTY(\gf36e1_inst.sngfifo36e1_n_12 ),
        .FULL(\gsfl.empty_user_reg ),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDCLK(clk),
        .RDCOUNT({\NLW_gf36e1_inst.sngfifo36e1_RDCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_17 ,\gf36e1_inst.sngfifo36e1_n_18 ,\gf36e1_inst.sngfifo36e1_n_19 ,\gf36e1_inst.sngfifo36e1_n_20 ,\gf36e1_inst.sngfifo36e1_n_21 ,\gf36e1_inst.sngfifo36e1_n_22 ,\gf36e1_inst.sngfifo36e1_n_23 ,\gf36e1_inst.sngfifo36e1_n_24 ,\gf36e1_inst.sngfifo36e1_n_25 ,\gf36e1_inst.sngfifo36e1_n_26 ,\gf36e1_inst.sngfifo36e1_n_27 ,\gf36e1_inst.sngfifo36e1_n_28 }),
        .RDEN(rd_en),
        .RDERR(\gf36e1_inst.sngfifo36e1_n_14 ),
        .REGCE(1'b0),
        .RST(\rsync.rcc.wr_rst_reg_reg ),
        .RSTREG(1'b0),
        .SBITERR(\gf36e1_inst.sngfifo36e1_n_1 ),
        .WRCLK(clk),
        .WRCOUNT({\NLW_gf36e1_inst.sngfifo36e1_WRCOUNT_UNCONNECTED [12],\gf36e1_inst.sngfifo36e1_n_30 ,\gf36e1_inst.sngfifo36e1_n_31 ,\gf36e1_inst.sngfifo36e1_n_32 ,\gf36e1_inst.sngfifo36e1_n_33 ,\gf36e1_inst.sngfifo36e1_n_34 ,\gf36e1_inst.sngfifo36e1_n_35 ,\gf36e1_inst.sngfifo36e1_n_36 ,\gf36e1_inst.sngfifo36e1_n_37 ,\gf36e1_inst.sngfifo36e1_n_38 ,\gf36e1_inst.sngfifo36e1_n_39 ,\gf36e1_inst.sngfifo36e1_n_40 ,\gf36e1_inst.sngfifo36e1_n_41 }),
        .WREN(e_0),
        .WRERR(p_3_out));
endmodule

(* ORIG_REF_NAME = "builtin_top_v6" *) 
module sfifo_75_131kbuiltin_top_v6
   (full,
    empty,
    dout,
    clk,
    \rsync.rcc.wr_rst_reg_reg ,
    wr_en,
    din,
    rd_en,
    \rsync.rcc.wr_rst_reg_reg_0 ,
    \rsync.rcc.wr_rst_reg_reg_1 ,
    \rsync.rcc.wr_rst_reg_reg_2 ,
    \rsync.rcc.wr_rst_reg_reg_3 ,
    \rsync.rcc.wr_rst_reg_reg_4 ,
    \rsync.rcc.wr_rst_reg_reg_5 ,
    \rsync.rcc.wr_rst_reg_reg_6 ,
    rd_rst_i);
  output full;
  output empty;
  output [74:0]dout;
  input clk;
  input \rsync.rcc.wr_rst_reg_reg ;
  input wr_en;
  input [74:0]din;
  input rd_en;
  input \rsync.rcc.wr_rst_reg_reg_0 ;
  input \rsync.rcc.wr_rst_reg_reg_1 ;
  input \rsync.rcc.wr_rst_reg_reg_2 ;
  input \rsync.rcc.wr_rst_reg_reg_3 ;
  input \rsync.rcc.wr_rst_reg_reg_4 ;
  input \rsync.rcc.wr_rst_reg_reg_5 ;
  input \rsync.rcc.wr_rst_reg_reg_6 ;
  input rd_rst_i;

  wire clk;
  wire [74:0]din;
  wire [74:0]dout;
  wire empty;
  wire full;
  wire rd_en;
  wire rd_rst_i;
  wire \rsync.rcc.wr_rst_reg_reg ;
  wire \rsync.rcc.wr_rst_reg_reg_0 ;
  wire \rsync.rcc.wr_rst_reg_reg_1 ;
  wire \rsync.rcc.wr_rst_reg_reg_2 ;
  wire \rsync.rcc.wr_rst_reg_reg_3 ;
  wire \rsync.rcc.wr_rst_reg_reg_4 ;
  wire \rsync.rcc.wr_rst_reg_reg_5 ;
  wire \rsync.rcc.wr_rst_reg_reg_6 ;
  wire wr_en;

  sfifo_75_131kbuiltin_extdepth_v6 \gextw[1].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[8:0]),
        .dout(dout[8:0]),
        .empty(empty),
        .full(full),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_extdepth_v6_0 \gextw[2].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[17:9]),
        .dout(dout[17:9]),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg_0 ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_extdepth_v6_1 \gextw[3].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[26:18]),
        .dout(dout[26:18]),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg_1 ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_extdepth_v6_2 \gextw[4].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[35:27]),
        .dout(dout[35:27]),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg_2 ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_extdepth_v6_3 \gextw[5].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[44:36]),
        .dout(dout[44:36]),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg_3 ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_extdepth_v6_4 \gextw[6].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[53:45]),
        .dout(dout[53:45]),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg_4 ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_extdepth_v6_5 \gextw[7].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[62:54]),
        .dout(dout[62:54]),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg_5 ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_extdepth_v6_6 \gextw[8].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[71:63]),
        .dout(dout[71:63]),
        .rd_en(rd_en),
        .\rsync.rcc.wr_rst_reg_reg (\rsync.rcc.wr_rst_reg_reg_6 ),
        .wr_en(wr_en));
  sfifo_75_131kbuiltin_extdepth_v6_7 \gextw[9].gnll_fifo.inst_extd 
       (.clk(clk),
        .din(din[74:72]),
        .dout(dout[74:72]),
        .rd_en(rd_en),
        .rd_rst_i(rd_rst_i),
        .wr_en(wr_en));
endmodule

(* ORIG_REF_NAME = "fifo_generator_top" *) 
module sfifo_75_131kfifo_generator_top
   (full,
    empty,
    dout,
    clk,
    wr_en,
    din,
    rd_en,
    rst);
  output full;
  output empty;
  output [74:0]dout;
  input clk;
  input wr_en;
  input [74:0]din;
  input rd_en;
  input rst;

  wire clk;
  wire [74:0]din;
  wire [74:0]dout;
  wire empty;
  wire full;
  wire rd_en;
  wire rst;
  wire wr_en;

  sfifo_75_131kfifo_generator_v13_0_1_builtin \gbi.bi 
       (.clk(clk),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .rd_en(rd_en),
        .rst(rst),
        .wr_en(wr_en));
endmodule

(* C_ADD_NGC_CONSTRAINT = "0" *) (* C_APPLICATION_TYPE_AXIS = "0" *) (* C_APPLICATION_TYPE_RACH = "0" *) 
(* C_APPLICATION_TYPE_RDCH = "0" *) (* C_APPLICATION_TYPE_WACH = "0" *) (* C_APPLICATION_TYPE_WDCH = "0" *) 
(* C_APPLICATION_TYPE_WRCH = "0" *) (* C_AXIS_TDATA_WIDTH = "8" *) (* C_AXIS_TDEST_WIDTH = "1" *) 
(* C_AXIS_TID_WIDTH = "1" *) (* C_AXIS_TKEEP_WIDTH = "1" *) (* C_AXIS_TSTRB_WIDTH = "1" *) 
(* C_AXIS_TUSER_WIDTH = "4" *) (* C_AXIS_TYPE = "0" *) (* C_AXI_ADDR_WIDTH = "32" *) 
(* C_AXI_ARUSER_WIDTH = "1" *) (* C_AXI_AWUSER_WIDTH = "1" *) (* C_AXI_BUSER_WIDTH = "1" *) 
(* C_AXI_DATA_WIDTH = "64" *) (* C_AXI_ID_WIDTH = "1" *) (* C_AXI_LEN_WIDTH = "8" *) 
(* C_AXI_LOCK_WIDTH = "1" *) (* C_AXI_RUSER_WIDTH = "1" *) (* C_AXI_TYPE = "1" *) 
(* C_AXI_WUSER_WIDTH = "1" *) (* C_COMMON_CLOCK = "1" *) (* C_COUNT_TYPE = "0" *) 
(* C_DATA_COUNT_WIDTH = "17" *) (* C_DEFAULT_VALUE = "BlankString" *) (* C_DIN_WIDTH = "75" *) 
(* C_DIN_WIDTH_AXIS = "1" *) (* C_DIN_WIDTH_RACH = "32" *) (* C_DIN_WIDTH_RDCH = "64" *) 
(* C_DIN_WIDTH_WACH = "32" *) (* C_DIN_WIDTH_WDCH = "64" *) (* C_DIN_WIDTH_WRCH = "2" *) 
(* C_DOUT_RST_VAL = "0" *) (* C_DOUT_WIDTH = "75" *) (* C_ENABLE_RLOCS = "0" *) 
(* C_ENABLE_RST_SYNC = "1" *) (* C_EN_SAFETY_CKT = "0" *) (* C_ERROR_INJECTION_TYPE = "0" *) 
(* C_ERROR_INJECTION_TYPE_AXIS = "0" *) (* C_ERROR_INJECTION_TYPE_RACH = "0" *) (* C_ERROR_INJECTION_TYPE_RDCH = "0" *) 
(* C_ERROR_INJECTION_TYPE_WACH = "0" *) (* C_ERROR_INJECTION_TYPE_WDCH = "0" *) (* C_ERROR_INJECTION_TYPE_WRCH = "0" *) 
(* C_FAMILY = "virtex7" *) (* C_FULL_FLAGS_RST_VAL = "0" *) (* C_HAS_ALMOST_EMPTY = "0" *) 
(* C_HAS_ALMOST_FULL = "0" *) (* C_HAS_AXIS_TDATA = "1" *) (* C_HAS_AXIS_TDEST = "0" *) 
(* C_HAS_AXIS_TID = "0" *) (* C_HAS_AXIS_TKEEP = "0" *) (* C_HAS_AXIS_TLAST = "0" *) 
(* C_HAS_AXIS_TREADY = "1" *) (* C_HAS_AXIS_TSTRB = "0" *) (* C_HAS_AXIS_TUSER = "1" *) 
(* C_HAS_AXI_ARUSER = "0" *) (* C_HAS_AXI_AWUSER = "0" *) (* C_HAS_AXI_BUSER = "0" *) 
(* C_HAS_AXI_ID = "0" *) (* C_HAS_AXI_RD_CHANNEL = "1" *) (* C_HAS_AXI_RUSER = "0" *) 
(* C_HAS_AXI_WR_CHANNEL = "1" *) (* C_HAS_AXI_WUSER = "0" *) (* C_HAS_BACKUP = "0" *) 
(* C_HAS_DATA_COUNT = "0" *) (* C_HAS_DATA_COUNTS_AXIS = "0" *) (* C_HAS_DATA_COUNTS_RACH = "0" *) 
(* C_HAS_DATA_COUNTS_RDCH = "0" *) (* C_HAS_DATA_COUNTS_WACH = "0" *) (* C_HAS_DATA_COUNTS_WDCH = "0" *) 
(* C_HAS_DATA_COUNTS_WRCH = "0" *) (* C_HAS_INT_CLK = "0" *) (* C_HAS_MASTER_CE = "0" *) 
(* C_HAS_MEMINIT_FILE = "0" *) (* C_HAS_OVERFLOW = "0" *) (* C_HAS_PROG_FLAGS_AXIS = "0" *) 
(* C_HAS_PROG_FLAGS_RACH = "0" *) (* C_HAS_PROG_FLAGS_RDCH = "0" *) (* C_HAS_PROG_FLAGS_WACH = "0" *) 
(* C_HAS_PROG_FLAGS_WDCH = "0" *) (* C_HAS_PROG_FLAGS_WRCH = "0" *) (* C_HAS_RD_DATA_COUNT = "0" *) 
(* C_HAS_RD_RST = "0" *) (* C_HAS_RST = "1" *) (* C_HAS_SLAVE_CE = "0" *) 
(* C_HAS_SRST = "0" *) (* C_HAS_UNDERFLOW = "0" *) (* C_HAS_VALID = "0" *) 
(* C_HAS_WR_ACK = "0" *) (* C_HAS_WR_DATA_COUNT = "0" *) (* C_HAS_WR_RST = "0" *) 
(* C_IMPLEMENTATION_TYPE = "6" *) (* C_IMPLEMENTATION_TYPE_AXIS = "1" *) (* C_IMPLEMENTATION_TYPE_RACH = "1" *) 
(* C_IMPLEMENTATION_TYPE_RDCH = "1" *) (* C_IMPLEMENTATION_TYPE_WACH = "1" *) (* C_IMPLEMENTATION_TYPE_WDCH = "1" *) 
(* C_IMPLEMENTATION_TYPE_WRCH = "1" *) (* C_INIT_WR_PNTR_VAL = "0" *) (* C_INTERFACE_TYPE = "0" *) 
(* C_MEMORY_TYPE = "4" *) (* C_MIF_FILE_NAME = "BlankString" *) (* C_MSGON_VAL = "1" *) 
(* C_OPTIMIZATION_MODE = "0" *) (* C_OVERFLOW_LOW = "0" *) (* C_POWER_SAVING_MODE = "0" *) 
(* C_PRELOAD_LATENCY = "1" *) (* C_PRELOAD_REGS = "0" *) (* C_PRIM_FIFO_TYPE = "4kx9" *) 
(* C_PRIM_FIFO_TYPE_AXIS = "1kx18" *) (* C_PRIM_FIFO_TYPE_RACH = "512x36" *) (* C_PRIM_FIFO_TYPE_RDCH = "1kx36" *) 
(* C_PRIM_FIFO_TYPE_WACH = "512x36" *) (* C_PRIM_FIFO_TYPE_WDCH = "1kx36" *) (* C_PRIM_FIFO_TYPE_WRCH = "512x36" *) 
(* C_PROG_EMPTY_THRESH_ASSERT_VAL = "2" *) (* C_PROG_EMPTY_THRESH_ASSERT_VAL_AXIS = "1022" *) (* C_PROG_EMPTY_THRESH_ASSERT_VAL_RACH = "1022" *) 
(* C_PROG_EMPTY_THRESH_ASSERT_VAL_RDCH = "1022" *) (* C_PROG_EMPTY_THRESH_ASSERT_VAL_WACH = "1022" *) (* C_PROG_EMPTY_THRESH_ASSERT_VAL_WDCH = "1022" *) 
(* C_PROG_EMPTY_THRESH_ASSERT_VAL_WRCH = "1022" *) (* C_PROG_EMPTY_THRESH_NEGATE_VAL = "3" *) (* C_PROG_EMPTY_TYPE = "0" *) 
(* C_PROG_EMPTY_TYPE_AXIS = "0" *) (* C_PROG_EMPTY_TYPE_RACH = "0" *) (* C_PROG_EMPTY_TYPE_RDCH = "0" *) 
(* C_PROG_EMPTY_TYPE_WACH = "0" *) (* C_PROG_EMPTY_TYPE_WDCH = "0" *) (* C_PROG_EMPTY_TYPE_WRCH = "0" *) 
(* C_PROG_FULL_THRESH_ASSERT_VAL = "131101" *) (* C_PROG_FULL_THRESH_ASSERT_VAL_AXIS = "1023" *) (* C_PROG_FULL_THRESH_ASSERT_VAL_RACH = "1023" *) 
(* C_PROG_FULL_THRESH_ASSERT_VAL_RDCH = "1023" *) (* C_PROG_FULL_THRESH_ASSERT_VAL_WACH = "1023" *) (* C_PROG_FULL_THRESH_ASSERT_VAL_WDCH = "1023" *) 
(* C_PROG_FULL_THRESH_ASSERT_VAL_WRCH = "1023" *) (* C_PROG_FULL_THRESH_NEGATE_VAL = "131100" *) (* C_PROG_FULL_TYPE = "0" *) 
(* C_PROG_FULL_TYPE_AXIS = "0" *) (* C_PROG_FULL_TYPE_RACH = "0" *) (* C_PROG_FULL_TYPE_RDCH = "0" *) 
(* C_PROG_FULL_TYPE_WACH = "0" *) (* C_PROG_FULL_TYPE_WDCH = "0" *) (* C_PROG_FULL_TYPE_WRCH = "0" *) 
(* C_RACH_TYPE = "0" *) (* C_RDCH_TYPE = "0" *) (* C_RD_DATA_COUNT_WIDTH = "17" *) 
(* C_RD_DEPTH = "131072" *) (* C_RD_FREQ = "1" *) (* C_RD_PNTR_WIDTH = "17" *) 
(* C_REG_SLICE_MODE_AXIS = "0" *) (* C_REG_SLICE_MODE_RACH = "0" *) (* C_REG_SLICE_MODE_RDCH = "0" *) 
(* C_REG_SLICE_MODE_WACH = "0" *) (* C_REG_SLICE_MODE_WDCH = "0" *) (* C_REG_SLICE_MODE_WRCH = "0" *) 
(* C_SYNCHRONIZER_STAGE = "2" *) (* C_UNDERFLOW_LOW = "0" *) (* C_USE_COMMON_OVERFLOW = "0" *) 
(* C_USE_COMMON_UNDERFLOW = "0" *) (* C_USE_DEFAULT_SETTINGS = "0" *) (* C_USE_DOUT_RST = "0" *) 
(* C_USE_ECC = "0" *) (* C_USE_ECC_AXIS = "0" *) (* C_USE_ECC_RACH = "0" *) 
(* C_USE_ECC_RDCH = "0" *) (* C_USE_ECC_WACH = "0" *) (* C_USE_ECC_WDCH = "0" *) 
(* C_USE_ECC_WRCH = "0" *) (* C_USE_EMBEDDED_REG = "0" *) (* C_USE_FIFO16_FLAGS = "0" *) 
(* C_USE_FWFT_DATA_COUNT = "0" *) (* C_USE_PIPELINE_REG = "0" *) (* C_VALID_LOW = "0" *) 
(* C_WACH_TYPE = "0" *) (* C_WDCH_TYPE = "0" *) (* C_WRCH_TYPE = "0" *) 
(* C_WR_ACK_LOW = "0" *) (* C_WR_DATA_COUNT_WIDTH = "17" *) (* C_WR_DEPTH = "131072" *) 
(* C_WR_DEPTH_AXIS = "1024" *) (* C_WR_DEPTH_RACH = "16" *) (* C_WR_DEPTH_RDCH = "1024" *) 
(* C_WR_DEPTH_WACH = "16" *) (* C_WR_DEPTH_WDCH = "1024" *) (* C_WR_DEPTH_WRCH = "16" *) 
(* C_WR_FREQ = "1" *) (* C_WR_PNTR_WIDTH = "17" *) (* C_WR_PNTR_WIDTH_AXIS = "10" *) 
(* C_WR_PNTR_WIDTH_RACH = "4" *) (* C_WR_PNTR_WIDTH_RDCH = "10" *) (* C_WR_PNTR_WIDTH_WACH = "4" *) 
(* C_WR_PNTR_WIDTH_WDCH = "10" *) (* C_WR_PNTR_WIDTH_WRCH = "4" *) (* C_WR_RESPONSE_LATENCY = "1" *) 
(* ORIG_REF_NAME = "fifo_generator_v13_0_1" *) 
module sfifo_75_131kfifo_generator_v13_0_1
   (backup,
    backup_marker,
    clk,
    rst,
    srst,
    wr_clk,
    wr_rst,
    rd_clk,
    rd_rst,
    din,
    wr_en,
    rd_en,
    prog_empty_thresh,
    prog_empty_thresh_assert,
    prog_empty_thresh_negate,
    prog_full_thresh,
    prog_full_thresh_assert,
    prog_full_thresh_negate,
    int_clk,
    injectdbiterr,
    injectsbiterr,
    sleep,
    dout,
    full,
    almost_full,
    wr_ack,
    overflow,
    empty,
    almost_empty,
    valid,
    underflow,
    data_count,
    rd_data_count,
    wr_data_count,
    prog_full,
    prog_empty,
    sbiterr,
    dbiterr,
    wr_rst_busy,
    rd_rst_busy,
    m_aclk,
    s_aclk,
    s_aresetn,
    m_aclk_en,
    s_aclk_en,
    s_axi_awid,
    s_axi_awaddr,
    s_axi_awlen,
    s_axi_awsize,
    s_axi_awburst,
    s_axi_awlock,
    s_axi_awcache,
    s_axi_awprot,
    s_axi_awqos,
    s_axi_awregion,
    s_axi_awuser,
    s_axi_awvalid,
    s_axi_awready,
    s_axi_wid,
    s_axi_wdata,
    s_axi_wstrb,
    s_axi_wlast,
    s_axi_wuser,
    s_axi_wvalid,
    s_axi_wready,
    s_axi_bid,
    s_axi_bresp,
    s_axi_buser,
    s_axi_bvalid,
    s_axi_bready,
    m_axi_awid,
    m_axi_awaddr,
    m_axi_awlen,
    m_axi_awsize,
    m_axi_awburst,
    m_axi_awlock,
    m_axi_awcache,
    m_axi_awprot,
    m_axi_awqos,
    m_axi_awregion,
    m_axi_awuser,
    m_axi_awvalid,
    m_axi_awready,
    m_axi_wid,
    m_axi_wdata,
    m_axi_wstrb,
    m_axi_wlast,
    m_axi_wuser,
    m_axi_wvalid,
    m_axi_wready,
    m_axi_bid,
    m_axi_bresp,
    m_axi_buser,
    m_axi_bvalid,
    m_axi_bready,
    s_axi_arid,
    s_axi_araddr,
    s_axi_arlen,
    s_axi_arsize,
    s_axi_arburst,
    s_axi_arlock,
    s_axi_arcache,
    s_axi_arprot,
    s_axi_arqos,
    s_axi_arregion,
    s_axi_aruser,
    s_axi_arvalid,
    s_axi_arready,
    s_axi_rid,
    s_axi_rdata,
    s_axi_rresp,
    s_axi_rlast,
    s_axi_ruser,
    s_axi_rvalid,
    s_axi_rready,
    m_axi_arid,
    m_axi_araddr,
    m_axi_arlen,
    m_axi_arsize,
    m_axi_arburst,
    m_axi_arlock,
    m_axi_arcache,
    m_axi_arprot,
    m_axi_arqos,
    m_axi_arregion,
    m_axi_aruser,
    m_axi_arvalid,
    m_axi_arready,
    m_axi_rid,
    m_axi_rdata,
    m_axi_rresp,
    m_axi_rlast,
    m_axi_ruser,
    m_axi_rvalid,
    m_axi_rready,
    s_axis_tvalid,
    s_axis_tready,
    s_axis_tdata,
    s_axis_tstrb,
    s_axis_tkeep,
    s_axis_tlast,
    s_axis_tid,
    s_axis_tdest,
    s_axis_tuser,
    m_axis_tvalid,
    m_axis_tready,
    m_axis_tdata,
    m_axis_tstrb,
    m_axis_tkeep,
    m_axis_tlast,
    m_axis_tid,
    m_axis_tdest,
    m_axis_tuser,
    axi_aw_injectsbiterr,
    axi_aw_injectdbiterr,
    axi_aw_prog_full_thresh,
    axi_aw_prog_empty_thresh,
    axi_aw_data_count,
    axi_aw_wr_data_count,
    axi_aw_rd_data_count,
    axi_aw_sbiterr,
    axi_aw_dbiterr,
    axi_aw_overflow,
    axi_aw_underflow,
    axi_aw_prog_full,
    axi_aw_prog_empty,
    axi_w_injectsbiterr,
    axi_w_injectdbiterr,
    axi_w_prog_full_thresh,
    axi_w_prog_empty_thresh,
    axi_w_data_count,
    axi_w_wr_data_count,
    axi_w_rd_data_count,
    axi_w_sbiterr,
    axi_w_dbiterr,
    axi_w_overflow,
    axi_w_underflow,
    axi_w_prog_full,
    axi_w_prog_empty,
    axi_b_injectsbiterr,
    axi_b_injectdbiterr,
    axi_b_prog_full_thresh,
    axi_b_prog_empty_thresh,
    axi_b_data_count,
    axi_b_wr_data_count,
    axi_b_rd_data_count,
    axi_b_sbiterr,
    axi_b_dbiterr,
    axi_b_overflow,
    axi_b_underflow,
    axi_b_prog_full,
    axi_b_prog_empty,
    axi_ar_injectsbiterr,
    axi_ar_injectdbiterr,
    axi_ar_prog_full_thresh,
    axi_ar_prog_empty_thresh,
    axi_ar_data_count,
    axi_ar_wr_data_count,
    axi_ar_rd_data_count,
    axi_ar_sbiterr,
    axi_ar_dbiterr,
    axi_ar_overflow,
    axi_ar_underflow,
    axi_ar_prog_full,
    axi_ar_prog_empty,
    axi_r_injectsbiterr,
    axi_r_injectdbiterr,
    axi_r_prog_full_thresh,
    axi_r_prog_empty_thresh,
    axi_r_data_count,
    axi_r_wr_data_count,
    axi_r_rd_data_count,
    axi_r_sbiterr,
    axi_r_dbiterr,
    axi_r_overflow,
    axi_r_underflow,
    axi_r_prog_full,
    axi_r_prog_empty,
    axis_injectsbiterr,
    axis_injectdbiterr,
    axis_prog_full_thresh,
    axis_prog_empty_thresh,
    axis_data_count,
    axis_wr_data_count,
    axis_rd_data_count,
    axis_sbiterr,
    axis_dbiterr,
    axis_overflow,
    axis_underflow,
    axis_prog_full,
    axis_prog_empty);
  input backup;
  input backup_marker;
  input clk;
  input rst;
  input srst;
  input wr_clk;
  input wr_rst;
  input rd_clk;
  input rd_rst;
  input [74:0]din;
  input wr_en;
  input rd_en;
  input [16:0]prog_empty_thresh;
  input [16:0]prog_empty_thresh_assert;
  input [16:0]prog_empty_thresh_negate;
  input [16:0]prog_full_thresh;
  input [16:0]prog_full_thresh_assert;
  input [16:0]prog_full_thresh_negate;
  input int_clk;
  input injectdbiterr;
  input injectsbiterr;
  input sleep;
  output [74:0]dout;
  output full;
  output almost_full;
  output wr_ack;
  output overflow;
  output empty;
  output almost_empty;
  output valid;
  output underflow;
  output [16:0]data_count;
  output [16:0]rd_data_count;
  output [16:0]wr_data_count;
  output prog_full;
  output prog_empty;
  output sbiterr;
  output dbiterr;
  output wr_rst_busy;
  output rd_rst_busy;
  input m_aclk;
  input s_aclk;
  input s_aresetn;
  input m_aclk_en;
  input s_aclk_en;
  input [0:0]s_axi_awid;
  input [31:0]s_axi_awaddr;
  input [7:0]s_axi_awlen;
  input [2:0]s_axi_awsize;
  input [1:0]s_axi_awburst;
  input [0:0]s_axi_awlock;
  input [3:0]s_axi_awcache;
  input [2:0]s_axi_awprot;
  input [3:0]s_axi_awqos;
  input [3:0]s_axi_awregion;
  input [0:0]s_axi_awuser;
  input s_axi_awvalid;
  output s_axi_awready;
  input [0:0]s_axi_wid;
  input [63:0]s_axi_wdata;
  input [7:0]s_axi_wstrb;
  input s_axi_wlast;
  input [0:0]s_axi_wuser;
  input s_axi_wvalid;
  output s_axi_wready;
  output [0:0]s_axi_bid;
  output [1:0]s_axi_bresp;
  output [0:0]s_axi_buser;
  output s_axi_bvalid;
  input s_axi_bready;
  output [0:0]m_axi_awid;
  output [31:0]m_axi_awaddr;
  output [7:0]m_axi_awlen;
  output [2:0]m_axi_awsize;
  output [1:0]m_axi_awburst;
  output [0:0]m_axi_awlock;
  output [3:0]m_axi_awcache;
  output [2:0]m_axi_awprot;
  output [3:0]m_axi_awqos;
  output [3:0]m_axi_awregion;
  output [0:0]m_axi_awuser;
  output m_axi_awvalid;
  input m_axi_awready;
  output [0:0]m_axi_wid;
  output [63:0]m_axi_wdata;
  output [7:0]m_axi_wstrb;
  output m_axi_wlast;
  output [0:0]m_axi_wuser;
  output m_axi_wvalid;
  input m_axi_wready;
  input [0:0]m_axi_bid;
  input [1:0]m_axi_bresp;
  input [0:0]m_axi_buser;
  input m_axi_bvalid;
  output m_axi_bready;
  input [0:0]s_axi_arid;
  input [31:0]s_axi_araddr;
  input [7:0]s_axi_arlen;
  input [2:0]s_axi_arsize;
  input [1:0]s_axi_arburst;
  input [0:0]s_axi_arlock;
  input [3:0]s_axi_arcache;
  input [2:0]s_axi_arprot;
  input [3:0]s_axi_arqos;
  input [3:0]s_axi_arregion;
  input [0:0]s_axi_aruser;
  input s_axi_arvalid;
  output s_axi_arready;
  output [0:0]s_axi_rid;
  output [63:0]s_axi_rdata;
  output [1:0]s_axi_rresp;
  output s_axi_rlast;
  output [0:0]s_axi_ruser;
  output s_axi_rvalid;
  input s_axi_rready;
  output [0:0]m_axi_arid;
  output [31:0]m_axi_araddr;
  output [7:0]m_axi_arlen;
  output [2:0]m_axi_arsize;
  output [1:0]m_axi_arburst;
  output [0:0]m_axi_arlock;
  output [3:0]m_axi_arcache;
  output [2:0]m_axi_arprot;
  output [3:0]m_axi_arqos;
  output [3:0]m_axi_arregion;
  output [0:0]m_axi_aruser;
  output m_axi_arvalid;
  input m_axi_arready;
  input [0:0]m_axi_rid;
  input [63:0]m_axi_rdata;
  input [1:0]m_axi_rresp;
  input m_axi_rlast;
  input [0:0]m_axi_ruser;
  input m_axi_rvalid;
  output m_axi_rready;
  input s_axis_tvalid;
  output s_axis_tready;
  input [7:0]s_axis_tdata;
  input [0:0]s_axis_tstrb;
  input [0:0]s_axis_tkeep;
  input s_axis_tlast;
  input [0:0]s_axis_tid;
  input [0:0]s_axis_tdest;
  input [3:0]s_axis_tuser;
  output m_axis_tvalid;
  input m_axis_tready;
  output [7:0]m_axis_tdata;
  output [0:0]m_axis_tstrb;
  output [0:0]m_axis_tkeep;
  output m_axis_tlast;
  output [0:0]m_axis_tid;
  output [0:0]m_axis_tdest;
  output [3:0]m_axis_tuser;
  input axi_aw_injectsbiterr;
  input axi_aw_injectdbiterr;
  input [3:0]axi_aw_prog_full_thresh;
  input [3:0]axi_aw_prog_empty_thresh;
  output [4:0]axi_aw_data_count;
  output [4:0]axi_aw_wr_data_count;
  output [4:0]axi_aw_rd_data_count;
  output axi_aw_sbiterr;
  output axi_aw_dbiterr;
  output axi_aw_overflow;
  output axi_aw_underflow;
  output axi_aw_prog_full;
  output axi_aw_prog_empty;
  input axi_w_injectsbiterr;
  input axi_w_injectdbiterr;
  input [9:0]axi_w_prog_full_thresh;
  input [9:0]axi_w_prog_empty_thresh;
  output [10:0]axi_w_data_count;
  output [10:0]axi_w_wr_data_count;
  output [10:0]axi_w_rd_data_count;
  output axi_w_sbiterr;
  output axi_w_dbiterr;
  output axi_w_overflow;
  output axi_w_underflow;
  output axi_w_prog_full;
  output axi_w_prog_empty;
  input axi_b_injectsbiterr;
  input axi_b_injectdbiterr;
  input [3:0]axi_b_prog_full_thresh;
  input [3:0]axi_b_prog_empty_thresh;
  output [4:0]axi_b_data_count;
  output [4:0]axi_b_wr_data_count;
  output [4:0]axi_b_rd_data_count;
  output axi_b_sbiterr;
  output axi_b_dbiterr;
  output axi_b_overflow;
  output axi_b_underflow;
  output axi_b_prog_full;
  output axi_b_prog_empty;
  input axi_ar_injectsbiterr;
  input axi_ar_injectdbiterr;
  input [3:0]axi_ar_prog_full_thresh;
  input [3:0]axi_ar_prog_empty_thresh;
  output [4:0]axi_ar_data_count;
  output [4:0]axi_ar_wr_data_count;
  output [4:0]axi_ar_rd_data_count;
  output axi_ar_sbiterr;
  output axi_ar_dbiterr;
  output axi_ar_overflow;
  output axi_ar_underflow;
  output axi_ar_prog_full;
  output axi_ar_prog_empty;
  input axi_r_injectsbiterr;
  input axi_r_injectdbiterr;
  input [9:0]axi_r_prog_full_thresh;
  input [9:0]axi_r_prog_empty_thresh;
  output [10:0]axi_r_data_count;
  output [10:0]axi_r_wr_data_count;
  output [10:0]axi_r_rd_data_count;
  output axi_r_sbiterr;
  output axi_r_dbiterr;
  output axi_r_overflow;
  output axi_r_underflow;
  output axi_r_prog_full;
  output axi_r_prog_empty;
  input axis_injectsbiterr;
  input axis_injectdbiterr;
  input [9:0]axis_prog_full_thresh;
  input [9:0]axis_prog_empty_thresh;
  output [10:0]axis_data_count;
  output [10:0]axis_wr_data_count;
  output [10:0]axis_rd_data_count;
  output axis_sbiterr;
  output axis_dbiterr;
  output axis_overflow;
  output axis_underflow;
  output axis_prog_full;
  output axis_prog_empty;

  wire \<const0> ;
  wire \<const1> ;
  wire axi_ar_injectdbiterr;
  wire axi_ar_injectsbiterr;
  wire [3:0]axi_ar_prog_empty_thresh;
  wire [3:0]axi_ar_prog_full_thresh;
  wire axi_aw_injectdbiterr;
  wire axi_aw_injectsbiterr;
  wire [3:0]axi_aw_prog_empty_thresh;
  wire [3:0]axi_aw_prog_full_thresh;
  wire axi_b_injectdbiterr;
  wire axi_b_injectsbiterr;
  wire [3:0]axi_b_prog_empty_thresh;
  wire [3:0]axi_b_prog_full_thresh;
  wire axi_r_injectdbiterr;
  wire axi_r_injectsbiterr;
  wire [9:0]axi_r_prog_empty_thresh;
  wire [9:0]axi_r_prog_full_thresh;
  wire axi_w_injectdbiterr;
  wire axi_w_injectsbiterr;
  wire [9:0]axi_w_prog_empty_thresh;
  wire [9:0]axi_w_prog_full_thresh;
  wire axis_injectdbiterr;
  wire axis_injectsbiterr;
  wire [9:0]axis_prog_empty_thresh;
  wire [9:0]axis_prog_full_thresh;
  wire backup;
  wire backup_marker;
  wire clk;
  wire [74:0]din;
  wire [74:0]dout;
  wire empty;
  wire full;
  wire injectdbiterr;
  wire injectsbiterr;
  wire int_clk;
  wire m_aclk;
  wire m_aclk_en;
  wire m_axi_arready;
  wire m_axi_awready;
  wire [0:0]m_axi_bid;
  wire [1:0]m_axi_bresp;
  wire [0:0]m_axi_buser;
  wire m_axi_bvalid;
  wire [63:0]m_axi_rdata;
  wire [0:0]m_axi_rid;
  wire m_axi_rlast;
  wire [1:0]m_axi_rresp;
  wire [0:0]m_axi_ruser;
  wire m_axi_rvalid;
  wire m_axi_wready;
  wire m_axis_tready;
  wire [16:0]prog_empty_thresh;
  wire [16:0]prog_empty_thresh_assert;
  wire [16:0]prog_empty_thresh_negate;
  wire [16:0]prog_full_thresh;
  wire [16:0]prog_full_thresh_assert;
  wire [16:0]prog_full_thresh_negate;
  wire rd_clk;
  wire rd_en;
  wire rd_rst;
  wire rst;
  wire s_aclk;
  wire s_aclk_en;
  wire s_aresetn;
  wire [31:0]s_axi_araddr;
  wire [1:0]s_axi_arburst;
  wire [3:0]s_axi_arcache;
  wire [0:0]s_axi_arid;
  wire [7:0]s_axi_arlen;
  wire [0:0]s_axi_arlock;
  wire [2:0]s_axi_arprot;
  wire [3:0]s_axi_arqos;
  wire [3:0]s_axi_arregion;
  wire [2:0]s_axi_arsize;
  wire [0:0]s_axi_aruser;
  wire s_axi_arvalid;
  wire [31:0]s_axi_awaddr;
  wire [1:0]s_axi_awburst;
  wire [3:0]s_axi_awcache;
  wire [0:0]s_axi_awid;
  wire [7:0]s_axi_awlen;
  wire [0:0]s_axi_awlock;
  wire [2:0]s_axi_awprot;
  wire [3:0]s_axi_awqos;
  wire [3:0]s_axi_awregion;
  wire [2:0]s_axi_awsize;
  wire [0:0]s_axi_awuser;
  wire s_axi_awvalid;
  wire s_axi_bready;
  wire s_axi_rready;
  wire [63:0]s_axi_wdata;
  wire [0:0]s_axi_wid;
  wire s_axi_wlast;
  wire [7:0]s_axi_wstrb;
  wire [0:0]s_axi_wuser;
  wire s_axi_wvalid;
  wire [7:0]s_axis_tdata;
  wire [0:0]s_axis_tdest;
  wire [0:0]s_axis_tid;
  wire [0:0]s_axis_tkeep;
  wire s_axis_tlast;
  wire [0:0]s_axis_tstrb;
  wire [3:0]s_axis_tuser;
  wire s_axis_tvalid;
  wire srst;
  wire wr_clk;
  wire wr_en;
  wire wr_rst;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign axi_ar_data_count[4] = \<const0> ;
  assign axi_ar_data_count[3] = \<const0> ;
  assign axi_ar_data_count[2] = \<const0> ;
  assign axi_ar_data_count[1] = \<const0> ;
  assign axi_ar_data_count[0] = \<const0> ;
  assign axi_ar_dbiterr = \<const0> ;
  assign axi_ar_overflow = \<const0> ;
  assign axi_ar_prog_empty = \<const1> ;
  assign axi_ar_prog_full = \<const0> ;
  assign axi_ar_rd_data_count[4] = \<const0> ;
  assign axi_ar_rd_data_count[3] = \<const0> ;
  assign axi_ar_rd_data_count[2] = \<const0> ;
  assign axi_ar_rd_data_count[1] = \<const0> ;
  assign axi_ar_rd_data_count[0] = \<const0> ;
  assign axi_ar_sbiterr = \<const0> ;
  assign axi_ar_underflow = \<const0> ;
  assign axi_ar_wr_data_count[4] = \<const0> ;
  assign axi_ar_wr_data_count[3] = \<const0> ;
  assign axi_ar_wr_data_count[2] = \<const0> ;
  assign axi_ar_wr_data_count[1] = \<const0> ;
  assign axi_ar_wr_data_count[0] = \<const0> ;
  assign axi_aw_data_count[4] = \<const0> ;
  assign axi_aw_data_count[3] = \<const0> ;
  assign axi_aw_data_count[2] = \<const0> ;
  assign axi_aw_data_count[1] = \<const0> ;
  assign axi_aw_data_count[0] = \<const0> ;
  assign axi_aw_dbiterr = \<const0> ;
  assign axi_aw_overflow = \<const0> ;
  assign axi_aw_prog_empty = \<const1> ;
  assign axi_aw_prog_full = \<const0> ;
  assign axi_aw_rd_data_count[4] = \<const0> ;
  assign axi_aw_rd_data_count[3] = \<const0> ;
  assign axi_aw_rd_data_count[2] = \<const0> ;
  assign axi_aw_rd_data_count[1] = \<const0> ;
  assign axi_aw_rd_data_count[0] = \<const0> ;
  assign axi_aw_sbiterr = \<const0> ;
  assign axi_aw_underflow = \<const0> ;
  assign axi_aw_wr_data_count[4] = \<const0> ;
  assign axi_aw_wr_data_count[3] = \<const0> ;
  assign axi_aw_wr_data_count[2] = \<const0> ;
  assign axi_aw_wr_data_count[1] = \<const0> ;
  assign axi_aw_wr_data_count[0] = \<const0> ;
  assign axi_b_data_count[4] = \<const0> ;
  assign axi_b_data_count[3] = \<const0> ;
  assign axi_b_data_count[2] = \<const0> ;
  assign axi_b_data_count[1] = \<const0> ;
  assign axi_b_data_count[0] = \<const0> ;
  assign axi_b_dbiterr = \<const0> ;
  assign axi_b_overflow = \<const0> ;
  assign axi_b_prog_empty = \<const1> ;
  assign axi_b_prog_full = \<const0> ;
  assign axi_b_rd_data_count[4] = \<const0> ;
  assign axi_b_rd_data_count[3] = \<const0> ;
  assign axi_b_rd_data_count[2] = \<const0> ;
  assign axi_b_rd_data_count[1] = \<const0> ;
  assign axi_b_rd_data_count[0] = \<const0> ;
  assign axi_b_sbiterr = \<const0> ;
  assign axi_b_underflow = \<const0> ;
  assign axi_b_wr_data_count[4] = \<const0> ;
  assign axi_b_wr_data_count[3] = \<const0> ;
  assign axi_b_wr_data_count[2] = \<const0> ;
  assign axi_b_wr_data_count[1] = \<const0> ;
  assign axi_b_wr_data_count[0] = \<const0> ;
  assign axi_r_data_count[10] = \<const0> ;
  assign axi_r_data_count[9] = \<const0> ;
  assign axi_r_data_count[8] = \<const0> ;
  assign axi_r_data_count[7] = \<const0> ;
  assign axi_r_data_count[6] = \<const0> ;
  assign axi_r_data_count[5] = \<const0> ;
  assign axi_r_data_count[4] = \<const0> ;
  assign axi_r_data_count[3] = \<const0> ;
  assign axi_r_data_count[2] = \<const0> ;
  assign axi_r_data_count[1] = \<const0> ;
  assign axi_r_data_count[0] = \<const0> ;
  assign axi_r_dbiterr = \<const0> ;
  assign axi_r_overflow = \<const0> ;
  assign axi_r_prog_empty = \<const1> ;
  assign axi_r_prog_full = \<const0> ;
  assign axi_r_rd_data_count[10] = \<const0> ;
  assign axi_r_rd_data_count[9] = \<const0> ;
  assign axi_r_rd_data_count[8] = \<const0> ;
  assign axi_r_rd_data_count[7] = \<const0> ;
  assign axi_r_rd_data_count[6] = \<const0> ;
  assign axi_r_rd_data_count[5] = \<const0> ;
  assign axi_r_rd_data_count[4] = \<const0> ;
  assign axi_r_rd_data_count[3] = \<const0> ;
  assign axi_r_rd_data_count[2] = \<const0> ;
  assign axi_r_rd_data_count[1] = \<const0> ;
  assign axi_r_rd_data_count[0] = \<const0> ;
  assign axi_r_sbiterr = \<const0> ;
  assign axi_r_underflow = \<const0> ;
  assign axi_r_wr_data_count[10] = \<const0> ;
  assign axi_r_wr_data_count[9] = \<const0> ;
  assign axi_r_wr_data_count[8] = \<const0> ;
  assign axi_r_wr_data_count[7] = \<const0> ;
  assign axi_r_wr_data_count[6] = \<const0> ;
  assign axi_r_wr_data_count[5] = \<const0> ;
  assign axi_r_wr_data_count[4] = \<const0> ;
  assign axi_r_wr_data_count[3] = \<const0> ;
  assign axi_r_wr_data_count[2] = \<const0> ;
  assign axi_r_wr_data_count[1] = \<const0> ;
  assign axi_r_wr_data_count[0] = \<const0> ;
  assign axi_w_data_count[10] = \<const0> ;
  assign axi_w_data_count[9] = \<const0> ;
  assign axi_w_data_count[8] = \<const0> ;
  assign axi_w_data_count[7] = \<const0> ;
  assign axi_w_data_count[6] = \<const0> ;
  assign axi_w_data_count[5] = \<const0> ;
  assign axi_w_data_count[4] = \<const0> ;
  assign axi_w_data_count[3] = \<const0> ;
  assign axi_w_data_count[2] = \<const0> ;
  assign axi_w_data_count[1] = \<const0> ;
  assign axi_w_data_count[0] = \<const0> ;
  assign axi_w_dbiterr = \<const0> ;
  assign axi_w_overflow = \<const0> ;
  assign axi_w_prog_empty = \<const1> ;
  assign axi_w_prog_full = \<const0> ;
  assign axi_w_rd_data_count[10] = \<const0> ;
  assign axi_w_rd_data_count[9] = \<const0> ;
  assign axi_w_rd_data_count[8] = \<const0> ;
  assign axi_w_rd_data_count[7] = \<const0> ;
  assign axi_w_rd_data_count[6] = \<const0> ;
  assign axi_w_rd_data_count[5] = \<const0> ;
  assign axi_w_rd_data_count[4] = \<const0> ;
  assign axi_w_rd_data_count[3] = \<const0> ;
  assign axi_w_rd_data_count[2] = \<const0> ;
  assign axi_w_rd_data_count[1] = \<const0> ;
  assign axi_w_rd_data_count[0] = \<const0> ;
  assign axi_w_sbiterr = \<const0> ;
  assign axi_w_underflow = \<const0> ;
  assign axi_w_wr_data_count[10] = \<const0> ;
  assign axi_w_wr_data_count[9] = \<const0> ;
  assign axi_w_wr_data_count[8] = \<const0> ;
  assign axi_w_wr_data_count[7] = \<const0> ;
  assign axi_w_wr_data_count[6] = \<const0> ;
  assign axi_w_wr_data_count[5] = \<const0> ;
  assign axi_w_wr_data_count[4] = \<const0> ;
  assign axi_w_wr_data_count[3] = \<const0> ;
  assign axi_w_wr_data_count[2] = \<const0> ;
  assign axi_w_wr_data_count[1] = \<const0> ;
  assign axi_w_wr_data_count[0] = \<const0> ;
  assign axis_data_count[10] = \<const0> ;
  assign axis_data_count[9] = \<const0> ;
  assign axis_data_count[8] = \<const0> ;
  assign axis_data_count[7] = \<const0> ;
  assign axis_data_count[6] = \<const0> ;
  assign axis_data_count[5] = \<const0> ;
  assign axis_data_count[4] = \<const0> ;
  assign axis_data_count[3] = \<const0> ;
  assign axis_data_count[2] = \<const0> ;
  assign axis_data_count[1] = \<const0> ;
  assign axis_data_count[0] = \<const0> ;
  assign axis_dbiterr = \<const0> ;
  assign axis_overflow = \<const0> ;
  assign axis_prog_empty = \<const1> ;
  assign axis_prog_full = \<const0> ;
  assign axis_rd_data_count[10] = \<const0> ;
  assign axis_rd_data_count[9] = \<const0> ;
  assign axis_rd_data_count[8] = \<const0> ;
  assign axis_rd_data_count[7] = \<const0> ;
  assign axis_rd_data_count[6] = \<const0> ;
  assign axis_rd_data_count[5] = \<const0> ;
  assign axis_rd_data_count[4] = \<const0> ;
  assign axis_rd_data_count[3] = \<const0> ;
  assign axis_rd_data_count[2] = \<const0> ;
  assign axis_rd_data_count[1] = \<const0> ;
  assign axis_rd_data_count[0] = \<const0> ;
  assign axis_sbiterr = \<const0> ;
  assign axis_underflow = \<const0> ;
  assign axis_wr_data_count[10] = \<const0> ;
  assign axis_wr_data_count[9] = \<const0> ;
  assign axis_wr_data_count[8] = \<const0> ;
  assign axis_wr_data_count[7] = \<const0> ;
  assign axis_wr_data_count[6] = \<const0> ;
  assign axis_wr_data_count[5] = \<const0> ;
  assign axis_wr_data_count[4] = \<const0> ;
  assign axis_wr_data_count[3] = \<const0> ;
  assign axis_wr_data_count[2] = \<const0> ;
  assign axis_wr_data_count[1] = \<const0> ;
  assign axis_wr_data_count[0] = \<const0> ;
  assign data_count[16] = \<const0> ;
  assign data_count[15] = \<const0> ;
  assign data_count[14] = \<const0> ;
  assign data_count[13] = \<const0> ;
  assign data_count[12] = \<const0> ;
  assign data_count[11] = \<const0> ;
  assign data_count[10] = \<const0> ;
  assign data_count[9] = \<const0> ;
  assign data_count[8] = \<const0> ;
  assign data_count[7] = \<const0> ;
  assign data_count[6] = \<const0> ;
  assign data_count[5] = \<const0> ;
  assign data_count[4] = \<const0> ;
  assign data_count[3] = \<const0> ;
  assign data_count[2] = \<const0> ;
  assign data_count[1] = \<const0> ;
  assign data_count[0] = \<const0> ;
  assign dbiterr = \<const0> ;
  assign m_axi_araddr[31] = \<const0> ;
  assign m_axi_araddr[30] = \<const0> ;
  assign m_axi_araddr[29] = \<const0> ;
  assign m_axi_araddr[28] = \<const0> ;
  assign m_axi_araddr[27] = \<const0> ;
  assign m_axi_araddr[26] = \<const0> ;
  assign m_axi_araddr[25] = \<const0> ;
  assign m_axi_araddr[24] = \<const0> ;
  assign m_axi_araddr[23] = \<const0> ;
  assign m_axi_araddr[22] = \<const0> ;
  assign m_axi_araddr[21] = \<const0> ;
  assign m_axi_araddr[20] = \<const0> ;
  assign m_axi_araddr[19] = \<const0> ;
  assign m_axi_araddr[18] = \<const0> ;
  assign m_axi_araddr[17] = \<const0> ;
  assign m_axi_araddr[16] = \<const0> ;
  assign m_axi_araddr[15] = \<const0> ;
  assign m_axi_araddr[14] = \<const0> ;
  assign m_axi_araddr[13] = \<const0> ;
  assign m_axi_araddr[12] = \<const0> ;
  assign m_axi_araddr[11] = \<const0> ;
  assign m_axi_araddr[10] = \<const0> ;
  assign m_axi_araddr[9] = \<const0> ;
  assign m_axi_araddr[8] = \<const0> ;
  assign m_axi_araddr[7] = \<const0> ;
  assign m_axi_araddr[6] = \<const0> ;
  assign m_axi_araddr[5] = \<const0> ;
  assign m_axi_araddr[4] = \<const0> ;
  assign m_axi_araddr[3] = \<const0> ;
  assign m_axi_araddr[2] = \<const0> ;
  assign m_axi_araddr[1] = \<const0> ;
  assign m_axi_araddr[0] = \<const0> ;
  assign m_axi_arburst[1] = \<const0> ;
  assign m_axi_arburst[0] = \<const0> ;
  assign m_axi_arcache[3] = \<const0> ;
  assign m_axi_arcache[2] = \<const0> ;
  assign m_axi_arcache[1] = \<const0> ;
  assign m_axi_arcache[0] = \<const0> ;
  assign m_axi_arid[0] = \<const0> ;
  assign m_axi_arlen[7] = \<const0> ;
  assign m_axi_arlen[6] = \<const0> ;
  assign m_axi_arlen[5] = \<const0> ;
  assign m_axi_arlen[4] = \<const0> ;
  assign m_axi_arlen[3] = \<const0> ;
  assign m_axi_arlen[2] = \<const0> ;
  assign m_axi_arlen[1] = \<const0> ;
  assign m_axi_arlen[0] = \<const0> ;
  assign m_axi_arlock[0] = \<const0> ;
  assign m_axi_arprot[2] = \<const0> ;
  assign m_axi_arprot[1] = \<const0> ;
  assign m_axi_arprot[0] = \<const0> ;
  assign m_axi_arqos[3] = \<const0> ;
  assign m_axi_arqos[2] = \<const0> ;
  assign m_axi_arqos[1] = \<const0> ;
  assign m_axi_arqos[0] = \<const0> ;
  assign m_axi_arregion[3] = \<const0> ;
  assign m_axi_arregion[2] = \<const0> ;
  assign m_axi_arregion[1] = \<const0> ;
  assign m_axi_arregion[0] = \<const0> ;
  assign m_axi_arsize[2] = \<const0> ;
  assign m_axi_arsize[1] = \<const0> ;
  assign m_axi_arsize[0] = \<const0> ;
  assign m_axi_aruser[0] = \<const0> ;
  assign m_axi_arvalid = \<const0> ;
  assign m_axi_awaddr[31] = \<const0> ;
  assign m_axi_awaddr[30] = \<const0> ;
  assign m_axi_awaddr[29] = \<const0> ;
  assign m_axi_awaddr[28] = \<const0> ;
  assign m_axi_awaddr[27] = \<const0> ;
  assign m_axi_awaddr[26] = \<const0> ;
  assign m_axi_awaddr[25] = \<const0> ;
  assign m_axi_awaddr[24] = \<const0> ;
  assign m_axi_awaddr[23] = \<const0> ;
  assign m_axi_awaddr[22] = \<const0> ;
  assign m_axi_awaddr[21] = \<const0> ;
  assign m_axi_awaddr[20] = \<const0> ;
  assign m_axi_awaddr[19] = \<const0> ;
  assign m_axi_awaddr[18] = \<const0> ;
  assign m_axi_awaddr[17] = \<const0> ;
  assign m_axi_awaddr[16] = \<const0> ;
  assign m_axi_awaddr[15] = \<const0> ;
  assign m_axi_awaddr[14] = \<const0> ;
  assign m_axi_awaddr[13] = \<const0> ;
  assign m_axi_awaddr[12] = \<const0> ;
  assign m_axi_awaddr[11] = \<const0> ;
  assign m_axi_awaddr[10] = \<const0> ;
  assign m_axi_awaddr[9] = \<const0> ;
  assign m_axi_awaddr[8] = \<const0> ;
  assign m_axi_awaddr[7] = \<const0> ;
  assign m_axi_awaddr[6] = \<const0> ;
  assign m_axi_awaddr[5] = \<const0> ;
  assign m_axi_awaddr[4] = \<const0> ;
  assign m_axi_awaddr[3] = \<const0> ;
  assign m_axi_awaddr[2] = \<const0> ;
  assign m_axi_awaddr[1] = \<const0> ;
  assign m_axi_awaddr[0] = \<const0> ;
  assign m_axi_awburst[1] = \<const0> ;
  assign m_axi_awburst[0] = \<const0> ;
  assign m_axi_awcache[3] = \<const0> ;
  assign m_axi_awcache[2] = \<const0> ;
  assign m_axi_awcache[1] = \<const0> ;
  assign m_axi_awcache[0] = \<const0> ;
  assign m_axi_awid[0] = \<const0> ;
  assign m_axi_awlen[7] = \<const0> ;
  assign m_axi_awlen[6] = \<const0> ;
  assign m_axi_awlen[5] = \<const0> ;
  assign m_axi_awlen[4] = \<const0> ;
  assign m_axi_awlen[3] = \<const0> ;
  assign m_axi_awlen[2] = \<const0> ;
  assign m_axi_awlen[1] = \<const0> ;
  assign m_axi_awlen[0] = \<const0> ;
  assign m_axi_awlock[0] = \<const0> ;
  assign m_axi_awprot[2] = \<const0> ;
  assign m_axi_awprot[1] = \<const0> ;
  assign m_axi_awprot[0] = \<const0> ;
  assign m_axi_awqos[3] = \<const0> ;
  assign m_axi_awqos[2] = \<const0> ;
  assign m_axi_awqos[1] = \<const0> ;
  assign m_axi_awqos[0] = \<const0> ;
  assign m_axi_awregion[3] = \<const0> ;
  assign m_axi_awregion[2] = \<const0> ;
  assign m_axi_awregion[1] = \<const0> ;
  assign m_axi_awregion[0] = \<const0> ;
  assign m_axi_awsize[2] = \<const0> ;
  assign m_axi_awsize[1] = \<const0> ;
  assign m_axi_awsize[0] = \<const0> ;
  assign m_axi_awuser[0] = \<const0> ;
  assign m_axi_awvalid = \<const0> ;
  assign m_axi_bready = \<const0> ;
  assign m_axi_rready = \<const0> ;
  assign m_axi_wdata[63] = \<const0> ;
  assign m_axi_wdata[62] = \<const0> ;
  assign m_axi_wdata[61] = \<const0> ;
  assign m_axi_wdata[60] = \<const0> ;
  assign m_axi_wdata[59] = \<const0> ;
  assign m_axi_wdata[58] = \<const0> ;
  assign m_axi_wdata[57] = \<const0> ;
  assign m_axi_wdata[56] = \<const0> ;
  assign m_axi_wdata[55] = \<const0> ;
  assign m_axi_wdata[54] = \<const0> ;
  assign m_axi_wdata[53] = \<const0> ;
  assign m_axi_wdata[52] = \<const0> ;
  assign m_axi_wdata[51] = \<const0> ;
  assign m_axi_wdata[50] = \<const0> ;
  assign m_axi_wdata[49] = \<const0> ;
  assign m_axi_wdata[48] = \<const0> ;
  assign m_axi_wdata[47] = \<const0> ;
  assign m_axi_wdata[46] = \<const0> ;
  assign m_axi_wdata[45] = \<const0> ;
  assign m_axi_wdata[44] = \<const0> ;
  assign m_axi_wdata[43] = \<const0> ;
  assign m_axi_wdata[42] = \<const0> ;
  assign m_axi_wdata[41] = \<const0> ;
  assign m_axi_wdata[40] = \<const0> ;
  assign m_axi_wdata[39] = \<const0> ;
  assign m_axi_wdata[38] = \<const0> ;
  assign m_axi_wdata[37] = \<const0> ;
  assign m_axi_wdata[36] = \<const0> ;
  assign m_axi_wdata[35] = \<const0> ;
  assign m_axi_wdata[34] = \<const0> ;
  assign m_axi_wdata[33] = \<const0> ;
  assign m_axi_wdata[32] = \<const0> ;
  assign m_axi_wdata[31] = \<const0> ;
  assign m_axi_wdata[30] = \<const0> ;
  assign m_axi_wdata[29] = \<const0> ;
  assign m_axi_wdata[28] = \<const0> ;
  assign m_axi_wdata[27] = \<const0> ;
  assign m_axi_wdata[26] = \<const0> ;
  assign m_axi_wdata[25] = \<const0> ;
  assign m_axi_wdata[24] = \<const0> ;
  assign m_axi_wdata[23] = \<const0> ;
  assign m_axi_wdata[22] = \<const0> ;
  assign m_axi_wdata[21] = \<const0> ;
  assign m_axi_wdata[20] = \<const0> ;
  assign m_axi_wdata[19] = \<const0> ;
  assign m_axi_wdata[18] = \<const0> ;
  assign m_axi_wdata[17] = \<const0> ;
  assign m_axi_wdata[16] = \<const0> ;
  assign m_axi_wdata[15] = \<const0> ;
  assign m_axi_wdata[14] = \<const0> ;
  assign m_axi_wdata[13] = \<const0> ;
  assign m_axi_wdata[12] = \<const0> ;
  assign m_axi_wdata[11] = \<const0> ;
  assign m_axi_wdata[10] = \<const0> ;
  assign m_axi_wdata[9] = \<const0> ;
  assign m_axi_wdata[8] = \<const0> ;
  assign m_axi_wdata[7] = \<const0> ;
  assign m_axi_wdata[6] = \<const0> ;
  assign m_axi_wdata[5] = \<const0> ;
  assign m_axi_wdata[4] = \<const0> ;
  assign m_axi_wdata[3] = \<const0> ;
  assign m_axi_wdata[2] = \<const0> ;
  assign m_axi_wdata[1] = \<const0> ;
  assign m_axi_wdata[0] = \<const0> ;
  assign m_axi_wid[0] = \<const0> ;
  assign m_axi_wlast = \<const0> ;
  assign m_axi_wstrb[7] = \<const0> ;
  assign m_axi_wstrb[6] = \<const0> ;
  assign m_axi_wstrb[5] = \<const0> ;
  assign m_axi_wstrb[4] = \<const0> ;
  assign m_axi_wstrb[3] = \<const0> ;
  assign m_axi_wstrb[2] = \<const0> ;
  assign m_axi_wstrb[1] = \<const0> ;
  assign m_axi_wstrb[0] = \<const0> ;
  assign m_axi_wuser[0] = \<const0> ;
  assign m_axi_wvalid = \<const0> ;
  assign m_axis_tdata[7] = \<const0> ;
  assign m_axis_tdata[6] = \<const0> ;
  assign m_axis_tdata[5] = \<const0> ;
  assign m_axis_tdata[4] = \<const0> ;
  assign m_axis_tdata[3] = \<const0> ;
  assign m_axis_tdata[2] = \<const0> ;
  assign m_axis_tdata[1] = \<const0> ;
  assign m_axis_tdata[0] = \<const0> ;
  assign m_axis_tdest[0] = \<const0> ;
  assign m_axis_tid[0] = \<const0> ;
  assign m_axis_tkeep[0] = \<const0> ;
  assign m_axis_tlast = \<const0> ;
  assign m_axis_tstrb[0] = \<const0> ;
  assign m_axis_tuser[3] = \<const0> ;
  assign m_axis_tuser[2] = \<const0> ;
  assign m_axis_tuser[1] = \<const0> ;
  assign m_axis_tuser[0] = \<const0> ;
  assign m_axis_tvalid = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[16] = \<const0> ;
  assign rd_data_count[15] = \<const0> ;
  assign rd_data_count[14] = \<const0> ;
  assign rd_data_count[13] = \<const0> ;
  assign rd_data_count[12] = \<const0> ;
  assign rd_data_count[11] = \<const0> ;
  assign rd_data_count[10] = \<const0> ;
  assign rd_data_count[9] = \<const0> ;
  assign rd_data_count[8] = \<const0> ;
  assign rd_data_count[7] = \<const0> ;
  assign rd_data_count[6] = \<const0> ;
  assign rd_data_count[5] = \<const0> ;
  assign rd_data_count[4] = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const1> ;
  assign s_axi_arready = \<const0> ;
  assign s_axi_awready = \<const0> ;
  assign s_axi_bid[0] = \<const0> ;
  assign s_axi_bresp[1] = \<const0> ;
  assign s_axi_bresp[0] = \<const0> ;
  assign s_axi_buser[0] = \<const0> ;
  assign s_axi_bvalid = \<const0> ;
  assign s_axi_rdata[63] = \<const0> ;
  assign s_axi_rdata[62] = \<const0> ;
  assign s_axi_rdata[61] = \<const0> ;
  assign s_axi_rdata[60] = \<const0> ;
  assign s_axi_rdata[59] = \<const0> ;
  assign s_axi_rdata[58] = \<const0> ;
  assign s_axi_rdata[57] = \<const0> ;
  assign s_axi_rdata[56] = \<const0> ;
  assign s_axi_rdata[55] = \<const0> ;
  assign s_axi_rdata[54] = \<const0> ;
  assign s_axi_rdata[53] = \<const0> ;
  assign s_axi_rdata[52] = \<const0> ;
  assign s_axi_rdata[51] = \<const0> ;
  assign s_axi_rdata[50] = \<const0> ;
  assign s_axi_rdata[49] = \<const0> ;
  assign s_axi_rdata[48] = \<const0> ;
  assign s_axi_rdata[47] = \<const0> ;
  assign s_axi_rdata[46] = \<const0> ;
  assign s_axi_rdata[45] = \<const0> ;
  assign s_axi_rdata[44] = \<const0> ;
  assign s_axi_rdata[43] = \<const0> ;
  assign s_axi_rdata[42] = \<const0> ;
  assign s_axi_rdata[41] = \<const0> ;
  assign s_axi_rdata[40] = \<const0> ;
  assign s_axi_rdata[39] = \<const0> ;
  assign s_axi_rdata[38] = \<const0> ;
  assign s_axi_rdata[37] = \<const0> ;
  assign s_axi_rdata[36] = \<const0> ;
  assign s_axi_rdata[35] = \<const0> ;
  assign s_axi_rdata[34] = \<const0> ;
  assign s_axi_rdata[33] = \<const0> ;
  assign s_axi_rdata[32] = \<const0> ;
  assign s_axi_rdata[31] = \<const0> ;
  assign s_axi_rdata[30] = \<const0> ;
  assign s_axi_rdata[29] = \<const0> ;
  assign s_axi_rdata[28] = \<const0> ;
  assign s_axi_rdata[27] = \<const0> ;
  assign s_axi_rdata[26] = \<const0> ;
  assign s_axi_rdata[25] = \<const0> ;
  assign s_axi_rdata[24] = \<const0> ;
  assign s_axi_rdata[23] = \<const0> ;
  assign s_axi_rdata[22] = \<const0> ;
  assign s_axi_rdata[21] = \<const0> ;
  assign s_axi_rdata[20] = \<const0> ;
  assign s_axi_rdata[19] = \<const0> ;
  assign s_axi_rdata[18] = \<const0> ;
  assign s_axi_rdata[17] = \<const0> ;
  assign s_axi_rdata[16] = \<const0> ;
  assign s_axi_rdata[15] = \<const0> ;
  assign s_axi_rdata[14] = \<const0> ;
  assign s_axi_rdata[13] = \<const0> ;
  assign s_axi_rdata[12] = \<const0> ;
  assign s_axi_rdata[11] = \<const0> ;
  assign s_axi_rdata[10] = \<const0> ;
  assign s_axi_rdata[9] = \<const0> ;
  assign s_axi_rdata[8] = \<const0> ;
  assign s_axi_rdata[7] = \<const0> ;
  assign s_axi_rdata[6] = \<const0> ;
  assign s_axi_rdata[5] = \<const0> ;
  assign s_axi_rdata[4] = \<const0> ;
  assign s_axi_rdata[3] = \<const0> ;
  assign s_axi_rdata[2] = \<const0> ;
  assign s_axi_rdata[1] = \<const0> ;
  assign s_axi_rdata[0] = \<const0> ;
  assign s_axi_rid[0] = \<const0> ;
  assign s_axi_rlast = \<const0> ;
  assign s_axi_rresp[1] = \<const0> ;
  assign s_axi_rresp[0] = \<const0> ;
  assign s_axi_ruser[0] = \<const0> ;
  assign s_axi_rvalid = \<const0> ;
  assign s_axi_wready = \<const0> ;
  assign s_axis_tready = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign valid = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_data_count[16] = \<const0> ;
  assign wr_data_count[15] = \<const0> ;
  assign wr_data_count[14] = \<const0> ;
  assign wr_data_count[13] = \<const0> ;
  assign wr_data_count[12] = \<const0> ;
  assign wr_data_count[11] = \<const0> ;
  assign wr_data_count[10] = \<const0> ;
  assign wr_data_count[9] = \<const0> ;
  assign wr_data_count[8] = \<const0> ;
  assign wr_data_count[7] = \<const0> ;
  assign wr_data_count[6] = \<const0> ;
  assign wr_data_count[5] = \<const0> ;
  assign wr_data_count[4] = \<const0> ;
  assign wr_data_count[3] = \<const0> ;
  assign wr_data_count[2] = \<const0> ;
  assign wr_data_count[1] = \<const0> ;
  assign wr_data_count[0] = \<const0> ;
  assign wr_rst_busy = \<const1> ;
  GND GND
       (.G(\<const0> ));
  VCC VCC
       (.P(\<const1> ));
  sfifo_75_131kfifo_generator_v13_0_1_synth inst_fifo_gen
       (.clk(clk),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .rd_en(rd_en),
        .rst(rst),
        .s_aclk(s_aclk),
        .s_aresetn(s_aresetn),
        .wr_en(wr_en));
endmodule

(* ORIG_REF_NAME = "fifo_generator_v13_0_1_builtin" *) 
module sfifo_75_131kfifo_generator_v13_0_1_builtin
   (full,
    empty,
    dout,
    clk,
    wr_en,
    din,
    rd_en,
    rst);
  output full;
  output empty;
  output [74:0]dout;
  input clk;
  input wr_en;
  input [74:0]din;
  input rd_en;
  input rst;

  wire clk;
  wire [74:0]din;
  wire [74:0]dout;
  wire empty;
  wire full;
  wire \g7ser_birst.rstbt_n_1 ;
  wire \g7ser_birst.rstbt_n_2 ;
  wire \g7ser_birst.rstbt_n_3 ;
  wire \g7ser_birst.rstbt_n_4 ;
  wire \g7ser_birst.rstbt_n_5 ;
  wire \g7ser_birst.rstbt_n_6 ;
  wire \g7ser_birst.rstbt_n_7 ;
  wire \g7ser_birst.rstbt_n_8 ;
  wire rd_en;
  wire rd_rst_i;
  wire rst;
  wire wr_en;

  sfifo_75_131kreset_builtin \g7ser_birst.rstbt 
       (.clk(clk),
        .\gsfl.empty_q_reg (\g7ser_birst.rstbt_n_1 ),
        .\gsfl.empty_q_reg_0 (\g7ser_birst.rstbt_n_2 ),
        .\gsfl.empty_q_reg_1 (\g7ser_birst.rstbt_n_3 ),
        .\gsfl.empty_q_reg_2 (\g7ser_birst.rstbt_n_4 ),
        .\gsfl.empty_q_reg_3 (\g7ser_birst.rstbt_n_5 ),
        .\gsfl.empty_q_reg_4 (\g7ser_birst.rstbt_n_6 ),
        .\gsfl.empty_q_reg_5 (\g7ser_birst.rstbt_n_7 ),
        .\gsfl.empty_q_reg_6 (\g7ser_birst.rstbt_n_8 ),
        .rd_rst_i(rd_rst_i),
        .rst(rst));
  sfifo_75_131kbuiltin_top_v6 \v7_bi_fifo.fblk 
       (.clk(clk),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .rd_en(rd_en),
        .rd_rst_i(rd_rst_i),
        .\rsync.rcc.wr_rst_reg_reg (\g7ser_birst.rstbt_n_4 ),
        .\rsync.rcc.wr_rst_reg_reg_0 (\g7ser_birst.rstbt_n_5 ),
        .\rsync.rcc.wr_rst_reg_reg_1 (\g7ser_birst.rstbt_n_3 ),
        .\rsync.rcc.wr_rst_reg_reg_2 (\g7ser_birst.rstbt_n_6 ),
        .\rsync.rcc.wr_rst_reg_reg_3 (\g7ser_birst.rstbt_n_2 ),
        .\rsync.rcc.wr_rst_reg_reg_4 (\g7ser_birst.rstbt_n_7 ),
        .\rsync.rcc.wr_rst_reg_reg_5 (\g7ser_birst.rstbt_n_1 ),
        .\rsync.rcc.wr_rst_reg_reg_6 (\g7ser_birst.rstbt_n_8 ),
        .wr_en(wr_en));
endmodule

(* ORIG_REF_NAME = "fifo_generator_v13_0_1_synth" *) 
module sfifo_75_131kfifo_generator_v13_0_1_synth
   (full,
    empty,
    dout,
    clk,
    wr_en,
    din,
    rd_en,
    s_aclk,
    rst,
    s_aresetn);
  output full;
  output empty;
  output [74:0]dout;
  input clk;
  input wr_en;
  input [74:0]din;
  input rd_en;
  input s_aclk;
  input rst;
  input s_aresetn;

  wire clk;
  wire [74:0]din;
  wire [74:0]dout;
  wire empty;
  wire full;
  wire rd_en;
  wire rst;
  wire s_aclk;
  wire s_aresetn;
  wire wr_en;

  sfifo_75_131kfifo_generator_top \gconvfifo.rf 
       (.clk(clk),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .rd_en(rd_en),
        .rst(rst),
        .wr_en(wr_en));
  sfifo_75_131kreset_blk_ramfifo \reset_gen_cc.rstblk_cc 
       (.s_aclk(s_aclk),
        .s_aresetn(s_aresetn));
endmodule

(* ORIG_REF_NAME = "reset_blk_ramfifo" *) 
module sfifo_75_131kreset_blk_ramfifo
   (s_aclk,
    s_aresetn);
  input s_aclk;
  input s_aresetn;

  wire inverted_reset;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire rst_d1;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire rst_d2;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire rst_d3;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire rst_rd_reg1;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire rst_rd_reg2;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire rst_wr_reg1;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire rst_wr_reg2;
  wire s_aclk;
  wire s_aresetn;

  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b1)) 
    \grstd1.grst_full.grst_f.rst_d1_reg 
       (.C(s_aclk),
        .CE(1'b1),
        .D(1'b0),
        .PRE(inverted_reset),
        .Q(rst_d1));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b1)) 
    \grstd1.grst_full.grst_f.rst_d2_reg 
       (.C(s_aclk),
        .CE(1'b1),
        .D(rst_d1),
        .PRE(inverted_reset),
        .Q(rst_d2));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b1)) 
    \grstd1.grst_full.grst_f.rst_d3_reg 
       (.C(s_aclk),
        .CE(1'b1),
        .D(rst_d2),
        .PRE(inverted_reset),
        .Q(rst_d3));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b0)) 
    \ngwrdrst.grst.g7serrst.rst_rd_reg1_reg 
       (.C(s_aclk),
        .CE(1'b1),
        .D(1'b0),
        .PRE(inverted_reset),
        .Q(rst_rd_reg1));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b0)) 
    \ngwrdrst.grst.g7serrst.rst_rd_reg2_reg 
       (.C(s_aclk),
        .CE(1'b1),
        .D(rst_rd_reg1),
        .PRE(inverted_reset),
        .Q(rst_rd_reg2));
  LUT1 #(
    .INIT(2'h1)) 
    \ngwrdrst.grst.g7serrst.rst_wr_reg1_i_1 
       (.I0(s_aresetn),
        .O(inverted_reset));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b0)) 
    \ngwrdrst.grst.g7serrst.rst_wr_reg1_reg 
       (.C(s_aclk),
        .CE(1'b1),
        .D(1'b0),
        .PRE(inverted_reset),
        .Q(rst_wr_reg1));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b0)) 
    \ngwrdrst.grst.g7serrst.rst_wr_reg2_reg 
       (.C(s_aclk),
        .CE(1'b1),
        .D(rst_wr_reg1),
        .PRE(inverted_reset),
        .Q(rst_wr_reg2));
endmodule

(* ORIG_REF_NAME = "reset_builtin" *) 
module sfifo_75_131kreset_builtin
   (rd_rst_i,
    \gsfl.empty_q_reg ,
    \gsfl.empty_q_reg_0 ,
    \gsfl.empty_q_reg_1 ,
    \gsfl.empty_q_reg_2 ,
    \gsfl.empty_q_reg_3 ,
    \gsfl.empty_q_reg_4 ,
    \gsfl.empty_q_reg_5 ,
    \gsfl.empty_q_reg_6 ,
    clk,
    rst);
  output rd_rst_i;
  output \gsfl.empty_q_reg ;
  output \gsfl.empty_q_reg_0 ;
  output \gsfl.empty_q_reg_1 ;
  output \gsfl.empty_q_reg_2 ;
  output \gsfl.empty_q_reg_3 ;
  output \gsfl.empty_q_reg_4 ;
  output \gsfl.empty_q_reg_5 ;
  output \gsfl.empty_q_reg_6 ;
  input clk;
  input rst;

  wire clk;
  wire \gsfl.empty_q_reg ;
  wire \gsfl.empty_q_reg_0 ;
  wire \gsfl.empty_q_reg_1 ;
  wire \gsfl.empty_q_reg_2 ;
  wire \gsfl.empty_q_reg_3 ;
  wire \gsfl.empty_q_reg_4 ;
  wire \gsfl.empty_q_reg_5 ;
  wire \gsfl.empty_q_reg_6 ;
  wire [5:0]power_on_rd_rst;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire [5:0]power_on_wr_rst;
  wire rd_rst_i;
  wire rd_rst_reg1;
  wire rd_rst_reg2;
  wire rst;
  wire \rsync.rcc.wr_rst_fb_reg[1]_srl4_n_0 ;
  wire \rsync.rcc.wr_rst_fb_reg_n_0_[0] ;
  wire \rsync.rcc.wr_rst_reg_i_1_n_0 ;
  wire wr_rst_reg;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire wr_rst_reg1;
  (* ASYNC_REG = "true" *) (* msgon = "true" *) wire wr_rst_reg2;

  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__278 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(rd_rst_i));
  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__279 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(\gsfl.empty_q_reg ));
  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__280 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(\gsfl.empty_q_reg_0 ));
  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__281 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(\gsfl.empty_q_reg_1 ));
  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__282 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(\gsfl.empty_q_reg_2 ));
  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__283 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(\gsfl.empty_q_reg_3 ));
  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__284 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(\gsfl.empty_q_reg_4 ));
  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__285 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(\gsfl.empty_q_reg_5 ));
  LUT2 #(
    .INIT(4'hE)) 
    \gf36e1_inst.sngfifo36e1_i_1__286 
       (.I0(wr_rst_reg),
        .I1(power_on_wr_rst[0]),
        .O(\gsfl.empty_q_reg_6 ));
  LUT1 #(
    .INIT(2'h2)) 
    i_0
       (.I0(1'b0),
        .O(rd_rst_reg1));
  LUT1 #(
    .INIT(2'h2)) 
    i_1
       (.I0(1'b0),
        .O(rd_rst_reg2));
  LUT1 #(
    .INIT(2'h2)) 
    i_2
       (.I0(1'b1),
        .O(power_on_rd_rst[5]));
  LUT1 #(
    .INIT(2'h2)) 
    i_3
       (.I0(1'b1),
        .O(power_on_rd_rst[4]));
  LUT1 #(
    .INIT(2'h2)) 
    i_4
       (.I0(1'b1),
        .O(power_on_rd_rst[3]));
  LUT1 #(
    .INIT(2'h2)) 
    i_5
       (.I0(1'b1),
        .O(power_on_rd_rst[2]));
  LUT1 #(
    .INIT(2'h2)) 
    i_6
       (.I0(1'b1),
        .O(power_on_rd_rst[1]));
  LUT1 #(
    .INIT(2'h2)) 
    i_7
       (.I0(1'b1),
        .O(power_on_rd_rst[0]));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDRE #(
    .INIT(1'b1)) 
    \rsync.rcc.power_on_wr_rst_reg[0] 
       (.C(clk),
        .CE(1'b1),
        .D(power_on_wr_rst[1]),
        .Q(power_on_wr_rst[0]),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDRE #(
    .INIT(1'b1)) 
    \rsync.rcc.power_on_wr_rst_reg[1] 
       (.C(clk),
        .CE(1'b1),
        .D(power_on_wr_rst[2]),
        .Q(power_on_wr_rst[1]),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDRE #(
    .INIT(1'b1)) 
    \rsync.rcc.power_on_wr_rst_reg[2] 
       (.C(clk),
        .CE(1'b1),
        .D(power_on_wr_rst[3]),
        .Q(power_on_wr_rst[2]),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDRE #(
    .INIT(1'b1)) 
    \rsync.rcc.power_on_wr_rst_reg[3] 
       (.C(clk),
        .CE(1'b1),
        .D(power_on_wr_rst[4]),
        .Q(power_on_wr_rst[3]),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDRE #(
    .INIT(1'b1)) 
    \rsync.rcc.power_on_wr_rst_reg[4] 
       (.C(clk),
        .CE(1'b1),
        .D(power_on_wr_rst[5]),
        .Q(power_on_wr_rst[4]),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDRE #(
    .INIT(1'b1)) 
    \rsync.rcc.power_on_wr_rst_reg[5] 
       (.C(clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(power_on_wr_rst[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \rsync.rcc.wr_rst_fb_reg[0] 
       (.C(clk),
        .CE(1'b1),
        .D(\rsync.rcc.wr_rst_fb_reg[1]_srl4_n_0 ),
        .Q(\rsync.rcc.wr_rst_fb_reg_n_0_[0] ),
        .R(1'b0));
  (* srl_bus_name = "U0/\inst_fifo_gen/gconvfifo.rf/gbi.bi/g7ser_birst.rstbt/rsync.rcc.wr_rst_fb_reg " *) 
  (* srl_name = "U0/\inst_fifo_gen/gconvfifo.rf/gbi.bi/g7ser_birst.rstbt/rsync.rcc.wr_rst_fb_reg[1]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \rsync.rcc.wr_rst_fb_reg[1]_srl4 
       (.A0(1'b1),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(1'b1),
        .CLK(clk),
        .D(wr_rst_reg),
        .Q(\rsync.rcc.wr_rst_fb_reg[1]_srl4_n_0 ));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b0)) 
    \rsync.rcc.wr_rst_reg1_reg 
       (.C(clk),
        .CE(1'b1),
        .D(1'b0),
        .PRE(rst),
        .Q(wr_rst_reg1));
  (* ASYNC_REG *) 
  (* KEEP = "yes" *) 
  (* msgon = "true" *) 
  FDPE #(
    .INIT(1'b0)) 
    \rsync.rcc.wr_rst_reg2_reg 
       (.C(clk),
        .CE(1'b1),
        .D(wr_rst_reg1),
        .PRE(rst),
        .Q(wr_rst_reg2));
  LUT2 #(
    .INIT(4'h2)) 
    \rsync.rcc.wr_rst_reg_i_1 
       (.I0(wr_rst_reg),
        .I1(\rsync.rcc.wr_rst_fb_reg_n_0_[0] ),
        .O(\rsync.rcc.wr_rst_reg_i_1_n_0 ));
  FDPE #(
    .INIT(1'b0)) 
    \rsync.rcc.wr_rst_reg_reg 
       (.C(clk),
        .CE(1'b1),
        .D(\rsync.rcc.wr_rst_reg_i_1_n_0 ),
        .PRE(wr_rst_reg2),
        .Q(wr_rst_reg));
endmodule
`ifndef GLBL
`define GLBL
`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;

//--------   STARTUP Globals --------------
    wire GSR;
    wire GTS;
    wire GWE;
    wire PRLD;
    tri1 p_up_tmp;
    tri (weak1, strong0) PLL_LOCKG = p_up_tmp;

    wire PROGB_GLBL;
    wire CCLKO_GLBL;
    wire FCSBO_GLBL;
    wire [3:0] DO_GLBL;
    wire [3:0] DI_GLBL;
   
    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;
    reg JTAG_RUNTEST_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (weak1, weak0) GSR = GSR_int;
    assign (weak1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

endmodule
`endif
