TimeQuest Timing Analyzer report for PipelineMIPS
Tue Nov 27 22:53:49 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'clock2'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'clock2'
 15. Slow Model Recovery: 'clock'
 16. Slow Model Removal: 'clock'
 17. Slow Model Minimum Pulse Width: 'clock'
 18. Slow Model Minimum Pulse Width: 'clock2'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Setup: 'clock2'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'clock2'
 30. Fast Model Recovery: 'clock'
 31. Fast Model Removal: 'clock'
 32. Fast Model Minimum Pulse Width: 'clock'
 33. Fast Model Minimum Pulse Width: 'clock2'
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; PipelineMIPS                                        ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C70F896C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }  ;
; clock2     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------+
; Slow Model Fmax Summary                       ;
+---------+-----------------+------------+------+
; Fmax    ; Restricted Fmax ; Clock Name ; Note ;
+---------+-----------------+------------+------+
; 7.4 MHz ; 7.4 MHz         ; clock      ;      ;
+---------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+--------+----------+---------------+
; Clock  ; Slack    ; End Point TNS ;
+--------+----------+---------------+
; clock  ; -134.196 ; -17695.087    ;
; clock2 ; -4.516   ; -338.812      ;
+--------+----------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock  ; -2.854 ; -40.571       ;
; clock2 ; 4.614  ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.877 ; -1324.332     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.696 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -2.000 ; -2437.668            ;
; clock2 ; -1.423 ; -229.060             ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                          ;
+----------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -134.196 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 135.234    ;
; -134.151 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 135.189    ;
; -134.081 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 135.119    ;
; -134.049 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 135.087    ;
; -134.021 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 135.059    ;
; -133.976 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 135.014    ;
; -133.976 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 135.014    ;
; -133.939 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.977    ;
; -133.931 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.969    ;
; -133.907 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.945    ;
; -133.906 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.944    ;
; -133.874 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.912    ;
; -133.863 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.880    ;
; -133.861 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.899    ;
; -133.857 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 134.893    ;
; -133.851 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.889    ;
; -133.829 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.867    ;
; -133.820 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.858    ;
; -133.818 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.835    ;
; -133.812 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 134.848    ;
; -133.806 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.844    ;
; -133.790 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.828    ;
; -133.775 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.813    ;
; -133.764 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.802    ;
; -133.748 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.765    ;
; -133.747 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.764    ;
; -133.742 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 134.778    ;
; -133.736 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.774    ;
; -133.732 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.770    ;
; -133.730 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.768    ;
; -133.719 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.757    ;
; -133.716 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.733    ;
; -133.710 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 134.746    ;
; -133.705 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.743    ;
; -133.704 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.742    ;
; -133.702 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.719    ;
; -133.687 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 134.717    ;
; -133.687 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.725    ;
; -133.673 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.711    ;
; -133.660 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.677    ;
; -133.647 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.664    ;
; -133.642 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 134.672    ;
; -133.640 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.001     ; 134.675    ;
; -133.632 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.649    ;
; -133.615 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.653    ;
; -133.615 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.632    ;
; -133.606 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.623    ;
; -133.602 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.640    ;
; -133.602 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.619    ;
; -133.600 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 134.636    ;
; -133.600 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.617    ;
; -133.595 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.001     ; 134.630    ;
; -133.594 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.632    ;
; -133.580 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.597    ;
; -133.574 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.591    ;
; -133.572 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 134.602    ;
; -133.570 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.608    ;
; -133.568 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 134.604    ;
; -133.563 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.601    ;
; -133.562 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.600    ;
; -133.555 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.593    ;
; -133.545 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.562    ;
; -133.540 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 134.570    ;
; -133.535 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.552    ;
; -133.532 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.549    ;
; -133.531 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.569    ;
; -133.525 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.001     ; 134.560    ;
; -133.513 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.551    ;
; -133.513 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.530    ;
; -133.510 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.548    ;
; -133.500 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.517    ;
; -133.496 ; IDEX:inst9|registerBarrier149:inst|output[46]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.534    ;
; -133.493 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.001     ; 134.528    ;
; -133.490 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.507    ;
; -133.468 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.506    ;
; -133.465 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.482    ;
; -133.460 ; IDEX:inst9|registerBarrier149:inst|output[47]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.498    ;
; -133.458 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.475    ;
; -133.457 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.474    ;
; -133.451 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 134.487    ;
; -133.445 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.483    ;
; -133.433 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.450    ;
; -133.430 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 134.460    ;
; -133.427 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.465    ;
; -133.414 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.452    ;
; -133.412 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.429    ;
; -133.411 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[20]  ; clock        ; clock       ; 1.000        ; 0.003      ; 134.450    ;
; -133.403 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.420    ;
; -133.398 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 134.428    ;
; -133.398 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.436    ;
; -133.397 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.414    ;
; -133.393 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[23]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.431    ;
; -133.391 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 134.427    ;
; -133.390 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.407    ;
; -133.385 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.423    ;
; -133.383 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.001     ; 134.418    ;
; -133.382 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.420    ;
; -133.371 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.388    ;
; -133.367 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -0.019     ; 134.384    ;
; -133.366 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; 0.002      ; 134.404    ;
+----------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock2'                                                                                                                                                                                                   ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.516 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.879     ; 1.602      ;
; -4.506 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -3.867     ; 1.604      ;
; -4.505 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.612      ;
; -4.504 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.873     ; 1.596      ;
; -4.503 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -3.867     ; 1.601      ;
; -4.489 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -3.856     ; 1.598      ;
; -4.481 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -3.867     ; 1.579      ;
; -4.476 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.864     ; 1.577      ;
; -4.470 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.873     ; 1.562      ;
; -4.465 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.572      ;
; -4.464 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.879     ; 1.550      ;
; -4.459 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -3.856     ; 1.568      ;
; -4.458 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.565      ;
; -4.449 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.556      ;
; -4.447 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.864     ; 1.548      ;
; -4.296 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.879     ; 1.382      ;
; -4.279 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.873     ; 1.371      ;
; -4.273 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.886     ; 1.352      ;
; -4.260 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.886     ; 1.339      ;
; -4.259 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.879     ; 1.345      ;
; -4.258 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.886     ; 1.337      ;
; -4.250 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.880     ; 1.335      ;
; -4.248 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.880     ; 1.333      ;
; -4.248 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.873     ; 1.340      ;
; -4.245 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -3.862     ; 1.348      ;
; -4.244 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.880     ; 1.329      ;
; -4.244 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -3.874     ; 1.335      ;
; -4.239 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.886     ; 1.318      ;
; -4.239 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.876     ; 1.328      ;
; -4.237 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -3.865     ; 1.337      ;
; -4.237 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -3.855     ; 1.347      ;
; -4.235 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -3.860     ; 1.340      ;
; -4.232 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.883     ; 1.314      ;
; -4.230 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -3.874     ; 1.321      ;
; -4.229 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -3.863     ; 1.331      ;
; -4.229 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.336      ;
; -4.227 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.880     ; 1.312      ;
; -4.226 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -3.853     ; 1.338      ;
; -4.225 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -3.867     ; 1.323      ;
; -4.224 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.877     ; 1.312      ;
; -4.224 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.862     ; 1.327      ;
; -4.224 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -3.874     ; 1.315      ;
; -4.219 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.870     ; 1.314      ;
; -4.219 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.864     ; 1.320      ;
; -4.219 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -3.865     ; 1.319      ;
; -4.217 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.864     ; 1.318      ;
; -4.216 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.855     ; 1.326      ;
; -4.216 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -3.865     ; 1.316      ;
; -4.216 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -3.865     ; 1.316      ;
; -4.213 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.871     ; 1.307      ;
; -4.210 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -3.863     ; 1.312      ;
; -4.210 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -3.874     ; 1.301      ;
; -4.210 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.864     ; 1.311      ;
; -4.209 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.316      ;
; -4.208 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.871     ; 1.302      ;
; -4.203 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -3.863     ; 1.305      ;
; -4.203 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.865     ; 1.303      ;
; -4.201 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -3.856     ; 1.310      ;
; -4.199 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -3.864     ; 1.300      ;
; -4.199 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.871     ; 1.293      ;
; -4.198 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -3.863     ; 1.300      ;
; -4.198 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.857     ; 1.306      ;
; -4.196 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -3.856     ; 1.305      ;
; -4.188 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.865     ; 1.288      ;
; -4.183 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.865     ; 1.283      ;
; -4.181 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.288      ;
; -4.181 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.288      ;
; -4.172 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.871     ; 1.266      ;
; -4.163 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.860     ; 1.268      ;
; -4.160 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -3.871     ; 1.254      ;
; -4.159 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.860     ; 1.264      ;
; -4.145 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.865     ; 1.245      ;
; -3.903 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.867     ; 1.001      ;
; -3.898 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.867     ; 0.996      ;
; -3.896 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.868     ; 0.993      ;
; -3.895 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.861     ; 0.999      ;
; -3.894 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.867     ; 0.992      ;
; -3.894 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.860     ; 0.999      ;
; -3.885 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.867     ; 0.983      ;
; -3.883 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.860     ; 0.988      ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.854 ; EXMEM:inst23|registerBarrier107:inst|output[70]                                                                       ; register32:inst|q[0]          ; clock        ; clock       ; 0.000        ; 3.915      ; 1.327      ;
; -2.450 ; EXMEM:inst23|registerBarrier107:inst|output[91]                                                                       ; register32:inst|q[21]         ; clock        ; clock       ; 0.000        ; 3.916      ; 1.732      ;
; -2.282 ; EXMEM:inst23|registerBarrier107:inst|output[89]                                                                       ; register32:inst|q[19]         ; clock        ; clock       ; 0.000        ; 3.916      ; 1.900      ;
; -2.247 ; EXMEM:inst23|registerBarrier107:inst|output[92]                                                                       ; register32:inst|q[22]         ; clock        ; clock       ; 0.000        ; 3.915      ; 1.934      ;
; -2.200 ; EXMEM:inst23|registerBarrier107:inst|output[96]                                                                       ; register32:inst|q[26]         ; clock        ; clock       ; 0.000        ; 3.916      ; 1.982      ;
; -2.175 ; EXMEM:inst23|registerBarrier107:inst|output[90]                                                                       ; register32:inst|q[20]         ; clock        ; clock       ; 0.000        ; 3.916      ; 2.007      ;
; -2.042 ; EXMEM:inst23|registerBarrier107:inst|output[93]                                                                       ; register32:inst|q[23]         ; clock        ; clock       ; 0.000        ; 3.916      ; 2.140      ;
; -2.009 ; EXMEM:inst23|registerBarrier107:inst|output[78]                                                                       ; register32:inst|q[8]          ; clock        ; clock       ; 0.000        ; 3.913      ; 2.170      ;
; -1.939 ; EXMEM:inst23|registerBarrier107:inst|output[94]                                                                       ; register32:inst|q[24]         ; clock        ; clock       ; 0.000        ; 3.917      ; 2.244      ;
; -1.842 ; EXMEM:inst23|registerBarrier107:inst|output[84]                                                                       ; register32:inst|q[14]         ; clock        ; clock       ; 0.000        ; 3.918      ; 2.342      ;
; -1.791 ; EXMEM:inst23|registerBarrier107:inst|output[86]                                                                       ; register32:inst|q[16]         ; clock        ; clock       ; 0.000        ; 3.919      ; 2.394      ;
; -1.734 ; EXMEM:inst23|registerBarrier107:inst|output[95]                                                                       ; register32:inst|q[25]         ; clock        ; clock       ; 0.000        ; 3.916      ; 2.448      ;
; -1.600 ; EXMEM:inst23|registerBarrier107:inst|output[79]                                                                       ; register32:inst|q[9]          ; clock        ; clock       ; 0.000        ; 3.920      ; 2.586      ;
; -1.524 ; EXMEM:inst23|registerBarrier107:inst|output[83]                                                                       ; register32:inst|q[13]         ; clock        ; clock       ; 0.000        ; 3.910      ; 2.652      ;
; -1.458 ; EXMEM:inst23|registerBarrier107:inst|output[97]                                                                       ; register32:inst|q[27]         ; clock        ; clock       ; 0.000        ; 3.912      ; 2.720      ;
; -1.184 ; EXMEM:inst23|registerBarrier107:inst|output[100]                                                                      ; register32:inst|q[30]         ; clock        ; clock       ; 0.000        ; 3.866      ; 2.948      ;
; -1.132 ; EXMEM:inst23|registerBarrier107:inst|output[99]                                                                       ; register32:inst|q[29]         ; clock        ; clock       ; 0.000        ; 3.866      ; 3.000      ;
; -1.044 ; EXMEM:inst23|registerBarrier107:inst|output[71]                                                                       ; register32:inst|q[1]          ; clock        ; clock       ; 0.000        ; 3.912      ; 3.134      ;
; -0.903 ; EXMEM:inst23|registerBarrier107:inst|output[88]                                                                       ; register32:inst|q[18]         ; clock        ; clock       ; 0.000        ; 3.865      ; 3.228      ;
; -0.898 ; EXMEM:inst23|registerBarrier107:inst|output[81]                                                                       ; register32:inst|q[11]         ; clock        ; clock       ; 0.000        ; 3.920      ; 3.288      ;
; -0.839 ; EXMEM:inst23|registerBarrier107:inst|output[98]                                                                       ; register32:inst|q[28]         ; clock        ; clock       ; 0.000        ; 3.866      ; 3.293      ;
; -0.821 ; EXMEM:inst23|registerBarrier107:inst|output[76]                                                                       ; register32:inst|q[6]          ; clock        ; clock       ; 0.000        ; 3.906      ; 3.351      ;
; -0.671 ; EXMEM:inst23|registerBarrier107:inst|output[82]                                                                       ; register32:inst|q[12]         ; clock        ; clock       ; 0.000        ; 3.867      ; 3.462      ;
; -0.569 ; EXMEM:inst23|registerBarrier107:inst|output[73]                                                                       ; register32:inst|q[3]          ; clock        ; clock       ; 0.000        ; 3.930      ; 3.627      ;
; -0.530 ; EXMEM:inst23|registerBarrier107:inst|output[101]                                                                      ; register32:inst|q[31]         ; clock        ; clock       ; 0.000        ; 3.866      ; 3.602      ;
; -0.515 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[8]          ; clock        ; clock       ; 0.000        ; 3.921      ; 3.672      ;
; -0.453 ; EXMEM:inst23|registerBarrier107:inst|output[77]                                                                       ; register32:inst|q[7]          ; clock        ; clock       ; 0.000        ; 3.913      ; 3.726      ;
; -0.393 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[21]         ; clock        ; clock       ; 0.000        ; 3.926      ; 3.799      ;
; -0.381 ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[8]          ; clock        ; clock       ; 0.000        ; 3.921      ; 3.806      ;
; -0.375 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[20]         ; clock        ; clock       ; 0.000        ; 3.926      ; 3.817      ;
; -0.370 ; EXMEM:inst23|registerBarrier107:inst|output[85]                                                                       ; register32:inst|q[15]         ; clock        ; clock       ; 0.000        ; 3.921      ; 3.817      ;
; -0.325 ; EXMEM:inst23|registerBarrier107:inst|output[80]                                                                       ; register32:inst|q[10]         ; clock        ; clock       ; 0.000        ; 3.917      ; 3.858      ;
; -0.259 ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[21]         ; clock        ; clock       ; 0.000        ; 3.926      ; 3.933      ;
; -0.241 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[8]          ; clock        ; clock       ; 0.000        ; 3.921      ; 3.946      ;
; -0.241 ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[20]         ; clock        ; clock       ; 0.000        ; 3.926      ; 3.951      ;
; -0.206 ; EXMEM:inst23|registerBarrier107:inst|output[103]                                                                      ; register32:inst|q[8]          ; clock        ; clock       ; 0.000        ; 3.921      ; 3.981      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.197 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ; IFID:inst7|flipFlopD:inst49|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.859      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg0  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ; IFID:inst7|flipFlopD:inst50|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg1  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg2  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg3  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg4  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg5  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg6  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg7  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg8  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.195 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg9  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 3.790      ; 3.861      ;
; -0.156 ; registerBank:inst4|register32:inst16|q[0]                                                                             ; register32:inst|q[0]          ; clock        ; clock       ; 0.000        ; 3.928      ; 4.038      ;
; -0.119 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[21]         ; clock        ; clock       ; 0.000        ; 3.926      ; 4.073      ;
; -0.114 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[23]         ; clock        ; clock       ; 0.000        ; 3.926      ; 4.078      ;
; -0.114 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[24]         ; clock        ; clock       ; 0.000        ; 3.926      ; 4.078      ;
; -0.101 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[20]         ; clock        ; clock       ; 0.000        ; 3.926      ; 4.091      ;
; -0.098 ; EXMEM:inst23|registerBarrier107:inst|output[74]                                                                       ; register32:inst|q[4]          ; clock        ; clock       ; 0.000        ; 3.933      ; 4.101      ;
; -0.084 ; EXMEM:inst23|registerBarrier107:inst|output[103]                                                                      ; register32:inst|q[21]         ; clock        ; clock       ; 0.000        ; 3.926      ; 4.108      ;
; -0.073 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[9]          ; clock        ; clock       ; 0.000        ; 3.921      ; 4.114      ;
; -0.069 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[0]          ; clock        ; clock       ; 0.000        ; 3.921      ; 4.118      ;
; -0.066 ; EXMEM:inst23|registerBarrier107:inst|output[103]                                                                      ; register32:inst|q[20]         ; clock        ; clock       ; 0.000        ; 3.926      ; 4.126      ;
; -0.044 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[29]         ; clock        ; clock       ; 0.000        ; 3.875      ; 4.097      ;
; -0.038 ; EXMEM:inst23|registerBarrier107:inst|output[69]                                                                       ; register32:inst|q[30]         ; clock        ; clock       ; 0.000        ; 3.875      ; 4.103      ;
; 0.013  ; EXMEM:inst23|registerBarrier107:inst|output[72]                                                                       ; register32:inst|q[2]          ; clock        ; clock       ; 0.000        ; 3.933      ; 4.212      ;
; 0.020  ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[23]         ; clock        ; clock       ; 0.000        ; 3.926      ; 4.212      ;
; 0.020  ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[24]         ; clock        ; clock       ; 0.000        ; 3.926      ; 4.212      ;
; 0.023  ; registerBank:inst4|register32:inst11|q[22]                                                                            ; register32:inst|q[22]         ; clock        ; clock       ; 0.000        ; 3.933      ; 4.222      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ; IFID:inst7|flipFlopD:inst51|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ; IFID:inst7|flipFlopD:inst52|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ; IFID:inst7|flipFlopD:inst51|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ; IFID:inst7|flipFlopD:inst51|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ; IFID:inst7|flipFlopD:inst51|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ; IFID:inst7|flipFlopD:inst51|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ; IFID:inst7|flipFlopD:inst51|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ; IFID:inst7|flipFlopD:inst51|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
; 0.044  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ; IFID:inst7|flipFlopD:inst51|Q ; clock2       ; clock       ; 0.000        ; 3.797      ; 4.107      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock2'                                                                                                                                                                                                   ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.614 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.860     ; 0.988      ;
; 4.616 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.867     ; 0.983      ;
; 4.625 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.867     ; 0.992      ;
; 4.625 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.860     ; 0.999      ;
; 4.626 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.861     ; 0.999      ;
; 4.627 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.868     ; 0.993      ;
; 4.629 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.867     ; 0.996      ;
; 4.634 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.867     ; 1.001      ;
; 4.876 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.865     ; 1.245      ;
; 4.890 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.860     ; 1.264      ;
; 4.891 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -3.871     ; 1.254      ;
; 4.894 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.860     ; 1.268      ;
; 4.903 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.871     ; 1.266      ;
; 4.912 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.288      ;
; 4.912 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.288      ;
; 4.914 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.865     ; 1.283      ;
; 4.919 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.865     ; 1.288      ;
; 4.927 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -3.856     ; 1.305      ;
; 4.929 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -3.863     ; 1.300      ;
; 4.929 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.857     ; 1.306      ;
; 4.930 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -3.864     ; 1.300      ;
; 4.930 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.871     ; 1.293      ;
; 4.932 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -3.856     ; 1.310      ;
; 4.934 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -3.863     ; 1.305      ;
; 4.934 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.865     ; 1.303      ;
; 4.939 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.871     ; 1.302      ;
; 4.940 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.316      ;
; 4.941 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -3.863     ; 1.312      ;
; 4.941 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -3.874     ; 1.301      ;
; 4.941 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.864     ; 1.311      ;
; 4.944 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.871     ; 1.307      ;
; 4.947 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.855     ; 1.326      ;
; 4.947 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -3.865     ; 1.316      ;
; 4.947 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -3.865     ; 1.316      ;
; 4.948 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.864     ; 1.318      ;
; 4.950 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.870     ; 1.314      ;
; 4.950 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.864     ; 1.320      ;
; 4.950 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -3.865     ; 1.319      ;
; 4.955 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.877     ; 1.312      ;
; 4.955 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.862     ; 1.327      ;
; 4.955 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -3.874     ; 1.315      ;
; 4.956 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -3.867     ; 1.323      ;
; 4.957 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -3.853     ; 1.338      ;
; 4.958 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.880     ; 1.312      ;
; 4.960 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -3.863     ; 1.331      ;
; 4.960 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.336      ;
; 4.961 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -3.874     ; 1.321      ;
; 4.963 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.883     ; 1.314      ;
; 4.966 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -3.860     ; 1.340      ;
; 4.968 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -3.865     ; 1.337      ;
; 4.968 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -3.855     ; 1.347      ;
; 4.970 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.886     ; 1.318      ;
; 4.970 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.876     ; 1.328      ;
; 4.975 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.880     ; 1.329      ;
; 4.975 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -3.874     ; 1.335      ;
; 4.976 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -3.862     ; 1.348      ;
; 4.979 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.880     ; 1.333      ;
; 4.979 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.873     ; 1.340      ;
; 4.981 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.880     ; 1.335      ;
; 4.989 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.886     ; 1.337      ;
; 4.990 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.879     ; 1.345      ;
; 4.991 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.886     ; 1.339      ;
; 5.004 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.886     ; 1.352      ;
; 5.010 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.873     ; 1.371      ;
; 5.027 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.879     ; 1.382      ;
; 5.178 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.864     ; 1.548      ;
; 5.180 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.556      ;
; 5.189 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.565      ;
; 5.190 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -3.856     ; 1.568      ;
; 5.195 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.879     ; 1.550      ;
; 5.196 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.572      ;
; 5.201 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.873     ; 1.562      ;
; 5.207 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.864     ; 1.577      ;
; 5.212 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -3.867     ; 1.579      ;
; 5.220 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -3.856     ; 1.598      ;
; 5.234 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -3.867     ; 1.601      ;
; 5.235 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.873     ; 1.596      ;
; 5.236 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.612      ;
; 5.237 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -3.867     ; 1.604      ;
; 5.247 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.879     ; 1.602      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -5.877 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.304      ;
; -5.877 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.304      ;
; -5.877 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.304      ;
; -5.877 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.304      ;
; -5.877 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.304      ;
; -5.827 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.254      ;
; -5.827 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.254      ;
; -5.827 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.254      ;
; -5.827 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.254      ;
; -5.827 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.254      ;
; -5.604 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.031      ;
; -5.604 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.031      ;
; -5.604 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.031      ;
; -5.604 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.031      ;
; -5.604 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 4.031      ;
; -5.345 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.772      ;
; -5.345 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.772      ;
; -5.345 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.772      ;
; -5.345 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.772      ;
; -5.345 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.772      ;
; -5.335 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.762      ;
; -5.335 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.762      ;
; -5.335 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.762      ;
; -5.335 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.762      ;
; -5.335 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.762      ;
; -5.093 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.520      ;
; -5.093 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.520      ;
; -5.093 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.520      ;
; -5.093 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.520      ;
; -5.093 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.520      ;
; -4.980 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.407      ;
; -4.980 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.407      ;
; -4.980 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.407      ;
; -4.980 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.407      ;
; -4.980 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.407      ;
; -4.926 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.353      ;
; -4.926 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.353      ;
; -4.926 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.353      ;
; -4.926 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.353      ;
; -4.926 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.353      ;
; -4.716 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.143      ;
; -4.716 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.143      ;
; -4.716 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.143      ;
; -4.716 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.143      ;
; -4.716 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 3.143      ;
; -4.568 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.995      ;
; -4.568 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.995      ;
; -4.568 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.995      ;
; -4.568 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.995      ;
; -4.568 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.995      ;
; -4.540 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.967      ;
; -4.540 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.967      ;
; -4.540 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.967      ;
; -4.540 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.967      ;
; -4.540 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.967      ;
; -4.207 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst43|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.243      ;
; -4.207 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst44|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.243      ;
; -4.207 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst41|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.243      ;
; -4.207 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst7|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.243      ;
; -4.207 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.243      ;
; -4.207 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst15|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.243      ;
; -4.207 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst12|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.243      ;
; -4.165 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst50|Q ; clock        ; clock       ; 1.000        ; -0.028     ; 5.173      ;
; -4.165 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst49|Q ; clock        ; clock       ; 1.000        ; -0.028     ; 5.173      ;
; -4.164 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.591      ;
; -4.164 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.591      ;
; -4.164 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.591      ;
; -4.164 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.591      ;
; -4.164 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -2.609     ; 2.591      ;
; -4.157 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst43|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.193      ;
; -4.157 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst44|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.193      ;
; -4.157 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst41|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.193      ;
; -4.157 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst7|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.193      ;
; -4.157 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.193      ;
; -4.157 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst15|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.193      ;
; -4.157 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst12|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.193      ;
; -4.149 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst6|Q  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.186      ;
; -4.149 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 5.186      ;
; -4.149 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst30|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 5.186      ;
; -4.149 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst31|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 5.186      ;
; -4.149 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst21|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 5.186      ;
; -4.149 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst5|Q  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.186      ;
; -4.130 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst42|Q ; clock        ; clock       ; 1.000        ; -0.007     ; 5.159      ;
; -4.130 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst11|Q ; clock        ; clock       ; 1.000        ; -0.007     ; 5.159      ;
; -4.115 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst50|Q ; clock        ; clock       ; 1.000        ; -0.028     ; 5.123      ;
; -4.115 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst49|Q ; clock        ; clock       ; 1.000        ; -0.028     ; 5.123      ;
; -4.099 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst6|Q  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.136      ;
; -4.099 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 5.136      ;
; -4.099 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst30|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 5.136      ;
; -4.099 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst31|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 5.136      ;
; -4.099 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst21|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 5.136      ;
; -4.099 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst5|Q  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.136      ;
; -4.086 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst9|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.122      ;
; -4.086 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst8|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.122      ;
; -4.085 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst32|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 5.121      ;
; -4.080 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst42|Q ; clock        ; clock       ; 1.000        ; -0.007     ; 5.109      ;
; -4.080 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst11|Q ; clock        ; clock       ; 1.000        ; -0.007     ; 5.109      ;
; -4.067 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 1.000        ; -0.009     ; 5.094      ;
; -4.045 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst23|Q ; clock        ; clock       ; 1.000        ; 0.002      ; 5.083      ;
; -4.045 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 1.000        ; 0.002      ; 5.083      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                    ;
+-------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.696 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst46|Q ; clock        ; clock       ; 0.000        ; 3.846      ; 4.808      ;
; 0.696 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 3.846      ; 4.808      ;
; 0.696 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 3.846      ; 4.808      ;
; 0.696 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst16|Q ; clock        ; clock       ; 0.000        ; 3.846      ; 4.808      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.697 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.816      ;
; 0.767 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst45|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 4.881      ;
; 0.767 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst47|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 4.881      ;
; 0.767 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst14|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 4.881      ;
; 0.767 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst48|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 4.881      ;
; 0.767 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 4.881      ;
; 0.830 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst46|Q ; clock        ; clock       ; 0.000        ; 3.846      ; 4.942      ;
; 0.830 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 3.846      ; 4.942      ;
; 0.830 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 3.846      ; 4.942      ;
; 0.830 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst16|Q ; clock        ; clock       ; 0.000        ; 3.846      ; 4.942      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.831 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 4.950      ;
; 0.901 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst45|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.015      ;
; 0.901 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst47|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.015      ;
; 0.901 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst14|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.015      ;
; 0.901 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst48|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.015      ;
; 0.901 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.015      ;
; 0.965 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst39|Q ; clock        ; clock       ; 0.000        ; 3.855      ; 5.086      ;
; 0.965 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst18|Q ; clock        ; clock       ; 0.000        ; 3.855      ; 5.086      ;
; 0.965 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst17|Q ; clock        ; clock       ; 0.000        ; 3.855      ; 5.086      ;
; 0.965 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst19|Q ; clock        ; clock       ; 0.000        ; 3.855      ; 5.086      ;
; 0.970 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst46|Q ; clock        ; clock       ; 0.000        ; 3.846      ; 5.082      ;
; 0.970 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 3.846      ; 5.082      ;
; 0.970 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 3.846      ; 5.082      ;
; 0.970 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst16|Q ; clock        ; clock       ; 0.000        ; 3.846      ; 5.082      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 0.971 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.090      ;
; 1.001 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst10|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.115      ;
; 1.005 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst46|Q ; clock        ; clock       ; 0.000        ; 3.846      ; 5.117      ;
; 1.005 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 3.846      ; 5.117      ;
; 1.005 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 3.846      ; 5.117      ;
; 1.005 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst16|Q ; clock        ; clock       ; 0.000        ; 3.846      ; 5.117      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.006 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 3.853      ; 5.125      ;
; 1.025 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst4|Q  ; clock        ; clock       ; 0.000        ; 3.841      ; 5.132      ;
; 1.041 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst45|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.155      ;
; 1.041 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst47|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.155      ;
; 1.041 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst14|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.155      ;
; 1.041 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst48|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.155      ;
; 1.041 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.155      ;
; 1.076 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst45|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.190      ;
; 1.076 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst47|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.190      ;
; 1.076 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst14|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.190      ;
; 1.076 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst48|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.190      ;
; 1.076 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 3.848      ; 5.190      ;
; 1.089 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst52|Q ; clock        ; clock       ; 0.000        ; 3.832      ; 5.187      ;
; 1.089 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst51|Q ; clock        ; clock       ; 0.000        ; 3.832      ; 5.187      ;
; 1.099 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst39|Q ; clock        ; clock       ; 0.000        ; 3.855      ; 5.220      ;
; 1.099 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst18|Q ; clock        ; clock       ; 0.000        ; 3.855      ; 5.220      ;
; 1.099 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst17|Q ; clock        ; clock       ; 0.000        ; 3.855      ; 5.220      ;
; 1.099 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst19|Q ; clock        ; clock       ; 0.000        ; 3.855      ; 5.220      ;
+-------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock2'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg9 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 13.638 ; 13.638 ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 12.477 ; 12.477 ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 10.996 ; 10.996 ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 12.119 ; 12.119 ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 13.638 ; 13.638 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 13.871 ; 13.871 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 13.871 ; 13.871 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 12.861 ; 12.861 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 12.326 ; 12.326 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 12.995 ; 12.995 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 13.375 ; 13.375 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 12.022 ; 12.022 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 12.728 ; 12.728 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 12.535 ; 12.535 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 12.447 ; 12.447 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 12.329 ; 12.329 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 12.383 ; 12.383 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 12.357 ; 12.357 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 11.600 ; 11.600 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 12.896 ; 12.896 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 12.236 ; 12.236 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 12.551 ; 12.551 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 12.130 ; 12.130 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 12.740 ; 12.740 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 12.629 ; 12.629 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 12.367 ; 12.367 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 13.195 ; 13.195 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 13.282 ; 13.282 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 12.610 ; 12.610 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 12.214 ; 12.214 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 12.345 ; 12.345 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 13.328 ; 13.328 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 13.340 ; 13.340 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 12.347 ; 12.347 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 11.245 ; 11.245 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 11.968 ; 11.968 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 11.488 ; 11.488 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 11.578 ; 11.578 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 26.564 ; 26.564 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 23.334 ; 23.334 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 22.218 ; 22.218 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 22.720 ; 22.720 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 21.162 ; 21.162 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 23.511 ; 23.511 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 23.520 ; 23.520 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 23.069 ; 23.069 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 22.305 ; 22.305 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 22.600 ; 22.600 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 22.042 ; 22.042 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 22.259 ; 22.259 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 22.290 ; 22.290 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 22.026 ; 22.026 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 23.246 ; 23.246 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 21.649 ; 21.649 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 21.188 ; 21.188 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 24.663 ; 24.663 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 23.842 ; 23.842 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 24.380 ; 24.380 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 23.489 ; 23.489 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 23.587 ; 23.587 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 24.054 ; 24.054 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 23.904 ; 23.904 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 24.887 ; 24.887 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 24.308 ; 24.308 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 25.163 ; 25.163 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 26.027 ; 26.027 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 26.564 ; 26.564 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 26.484 ; 26.484 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 26.056 ; 26.056 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 26.245 ; 26.245 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 26.487 ; 26.487 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 17.495 ; 17.495 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 17.495 ; 17.495 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 14.934 ; 14.934 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 17.683 ; 17.683 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 20.551 ; 20.551 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 17.192 ; 17.192 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 15.567 ; 15.567 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 17.345 ; 17.345 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 17.568 ; 17.568 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 17.568 ; 17.568 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 15.054 ; 15.054 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 14.812 ; 14.812 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 13.906 ; 13.906 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 14.812 ; 14.812 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 16.662 ; 16.662 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 15.074 ; 15.074 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 16.175 ; 16.175 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 16.662 ; 16.662 ; Rise       ; clock           ;
; DInstruction[*]      ; clock      ; 13.910 ; 13.910 ; Rise       ; clock           ;
;  DInstruction[0]     ; clock      ; 12.790 ; 12.790 ; Rise       ; clock           ;
;  DInstruction[1]     ; clock      ; 11.957 ; 11.957 ; Rise       ; clock           ;
;  DInstruction[2]     ; clock      ; 13.177 ; 13.177 ; Rise       ; clock           ;
;  DInstruction[3]     ; clock      ; 12.076 ; 12.076 ; Rise       ; clock           ;
;  DInstruction[4]     ; clock      ; 12.225 ; 12.225 ; Rise       ; clock           ;
;  DInstruction[5]     ; clock      ; 13.333 ; 13.333 ; Rise       ; clock           ;
;  DInstruction[6]     ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  DInstruction[7]     ; clock      ; 11.931 ; 11.931 ; Rise       ; clock           ;
;  DInstruction[8]     ; clock      ; 12.407 ; 12.407 ; Rise       ; clock           ;
;  DInstruction[9]     ; clock      ; 13.516 ; 13.516 ; Rise       ; clock           ;
;  DInstruction[10]    ; clock      ; 12.710 ; 12.710 ; Rise       ; clock           ;
;  DInstruction[11]    ; clock      ; 12.872 ; 12.872 ; Rise       ; clock           ;
;  DInstruction[12]    ; clock      ; 12.236 ; 12.236 ; Rise       ; clock           ;
;  DInstruction[13]    ; clock      ; 13.910 ; 13.910 ; Rise       ; clock           ;
;  DInstruction[14]    ; clock      ; 11.740 ; 11.740 ; Rise       ; clock           ;
;  DInstruction[15]    ; clock      ; 12.046 ; 12.046 ; Rise       ; clock           ;
;  DInstruction[16]    ; clock      ; 11.986 ; 11.986 ; Rise       ; clock           ;
;  DInstruction[17]    ; clock      ; 11.767 ; 11.767 ; Rise       ; clock           ;
;  DInstruction[18]    ; clock      ; 11.508 ; 11.508 ; Rise       ; clock           ;
;  DInstruction[19]    ; clock      ; 11.310 ; 11.310 ; Rise       ; clock           ;
;  DInstruction[20]    ; clock      ; 11.965 ; 11.965 ; Rise       ; clock           ;
;  DInstruction[21]    ; clock      ; 10.032 ; 10.032 ; Rise       ; clock           ;
;  DInstruction[22]    ; clock      ; 9.465  ; 9.465  ; Rise       ; clock           ;
;  DInstruction[23]    ; clock      ; 9.801  ; 9.801  ; Rise       ; clock           ;
;  DInstruction[24]    ; clock      ; 8.899  ; 8.899  ; Rise       ; clock           ;
;  DInstruction[25]    ; clock      ; 10.005 ; 10.005 ; Rise       ; clock           ;
;  DInstruction[26]    ; clock      ; 12.843 ; 12.843 ; Rise       ; clock           ;
;  DInstruction[27]    ; clock      ; 12.545 ; 12.545 ; Rise       ; clock           ;
;  DInstruction[28]    ; clock      ; 12.569 ; 12.569 ; Rise       ; clock           ;
;  DInstruction[29]    ; clock      ; 12.244 ; 12.244 ; Rise       ; clock           ;
;  DInstruction[30]    ; clock      ; 13.447 ; 13.447 ; Rise       ; clock           ;
;  DInstruction[31]    ; clock      ; 12.513 ; 12.513 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 16.151 ; 16.151 ; Rise       ; clock           ;
; DJump                ; clock      ; 16.250 ; 16.250 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 23.535 ; 23.535 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 20.671 ; 20.671 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 20.102 ; 20.102 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 21.843 ; 21.843 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 21.129 ; 21.129 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 20.540 ; 20.540 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 20.656 ; 20.656 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 21.781 ; 21.781 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 21.342 ; 21.342 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 20.923 ; 20.923 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 19.178 ; 19.178 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 19.524 ; 19.524 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 21.346 ; 21.346 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 20.006 ; 20.006 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 19.990 ; 19.990 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 21.832 ; 21.832 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 21.114 ; 21.114 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 22.828 ; 22.828 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 22.963 ; 22.963 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 22.029 ; 22.029 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 21.013 ; 21.013 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 21.410 ; 21.410 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 21.419 ; 21.419 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 20.477 ; 20.477 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 20.413 ; 20.413 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 20.519 ; 20.519 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 22.380 ; 22.380 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 20.179 ; 20.179 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 23.535 ; 23.535 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 21.789 ; 21.789 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 21.002 ; 21.002 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 19.522 ; 19.522 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 20.426 ; 20.426 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 22.437 ; 22.437 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 20.667 ; 20.667 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 17.986 ; 17.986 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 18.238 ; 18.238 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 18.783 ; 18.783 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 17.264 ; 17.264 ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 17.545 ; 17.545 ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 18.964 ; 18.964 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 17.392 ; 17.392 ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 19.862 ; 19.862 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 19.208 ; 19.208 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 18.217 ; 18.217 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 18.455 ; 18.455 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 19.976 ; 19.976 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 19.180 ; 19.180 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 17.699 ; 17.699 ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 19.824 ; 19.824 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 18.402 ; 18.402 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 22.437 ; 22.437 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 18.273 ; 18.273 ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 18.085 ; 18.085 ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 19.818 ; 19.818 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 18.130 ; 18.130 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 17.054 ; 17.054 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 20.252 ; 20.252 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 18.744 ; 18.744 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 19.463 ; 19.463 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 18.565 ; 18.565 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 20.092 ; 20.092 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 18.787 ; 18.787 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 20.019 ; 20.019 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 17.222 ; 17.222 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 18.636 ; 18.636 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 23.631 ; 23.631 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 21.758 ; 21.758 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 19.673 ; 19.673 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 21.933 ; 21.933 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 18.922 ; 18.922 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 18.943 ; 18.943 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 19.079 ; 19.079 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 19.939 ; 19.939 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 19.796 ; 19.796 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 19.730 ; 19.730 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 20.954 ; 20.954 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 21.986 ; 21.986 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 20.805 ; 20.805 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 21.070 ; 21.070 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 19.753 ; 19.753 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 22.614 ; 22.614 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 20.219 ; 20.219 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 21.507 ; 21.507 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 19.799 ; 19.799 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 21.117 ; 21.117 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 19.359 ; 19.359 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 22.765 ; 22.765 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 22.108 ; 22.108 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 18.927 ; 18.927 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 18.973 ; 18.973 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 20.225 ; 20.225 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 20.122 ; 20.122 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 23.631 ; 23.631 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 21.265 ; 21.265 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 19.842 ; 19.842 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 21.387 ; 21.387 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 20.002 ; 20.002 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 22.306 ; 22.306 ; Rise       ; clock           ;
; EXBranch[*]          ; clock      ; 9.463  ; 9.463  ; Rise       ; clock           ;
;  EXBranch[0]         ; clock      ; 9.463  ; 9.463  ; Rise       ; clock           ;
;  EXBranch[1]         ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 10.955 ; 10.955 ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 9.893  ; 9.893  ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 9.402  ; 9.402  ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 9.045  ; 9.045  ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 8.898  ; 8.898  ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 9.787  ; 9.787  ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 10.657 ; 10.657 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 10.955 ; 10.955 ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 9.312  ; 9.312  ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 9.802  ; 9.802  ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 9.186  ; 9.186  ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 9.172  ; 9.172  ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 8.572  ; 8.572  ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 8.977  ; 8.977  ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 8.751  ; 8.751  ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 8.353  ; 8.353  ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 8.748  ; 8.748  ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 10.063 ; 10.063 ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 9.271  ; 9.271  ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 9.942  ; 9.942  ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 10.506 ; 10.506 ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 8.777  ; 8.777  ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 9.311  ; 9.311  ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 10.130 ; 10.130 ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 10.035 ; 10.035 ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 9.658  ; 9.658  ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 9.052  ; 9.052  ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 9.658  ; 9.658  ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 9.329  ; 9.329  ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 8.068  ; 8.068  ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 8.436  ; 8.436  ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 8.384  ; 8.384  ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 11.606 ; 11.606 ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 10.152 ; 10.152 ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 9.763  ; 9.763  ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 8.937  ; 8.937  ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 9.340  ; 9.340  ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 9.572  ; 9.572  ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 8.084  ; 8.084  ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 8.492  ; 8.492  ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 8.750  ; 8.750  ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 9.456  ; 9.456  ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 9.336  ; 9.336  ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 9.248  ; 9.248  ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 10.004 ; 10.004 ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 9.454  ; 9.454  ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 9.614  ; 9.614  ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 9.641  ; 9.641  ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 9.470  ; 9.470  ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 8.993  ; 8.993  ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 10.347 ; 10.347 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 11.136 ; 11.136 ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 11.062 ; 11.062 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 10.630 ; 10.630 ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 8.707  ; 8.707  ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 8.312  ; 8.312  ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 9.339  ; 9.339  ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 11.606 ; 11.606 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 9.177  ; 9.177  ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 17.058 ; 17.058 ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 14.068 ; 14.068 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 13.940 ; 13.940 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 15.112 ; 15.112 ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 16.096 ; 16.096 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 15.258 ; 15.258 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 15.574 ; 15.574 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 14.569 ; 14.569 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 15.870 ; 15.870 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 13.558 ; 13.558 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 13.769 ; 13.769 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 14.781 ; 14.781 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 14.461 ; 14.461 ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 12.860 ; 12.860 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 15.332 ; 15.332 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 13.046 ; 13.046 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 13.527 ; 13.527 ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 16.155 ; 16.155 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 13.847 ; 13.847 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 13.565 ; 13.565 ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 12.864 ; 12.864 ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 15.934 ; 15.934 ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 15.462 ; 15.462 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 15.144 ; 15.144 ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 16.276 ; 16.276 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 14.584 ; 14.584 ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 13.713 ; 13.713 ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 15.664 ; 15.664 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 17.058 ; 17.058 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 15.854 ; 15.854 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 15.437 ; 15.437 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 14.250 ; 14.250 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 14.021 ; 14.021 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 19.127 ; 19.127 ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 15.496 ; 15.496 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 16.951 ; 16.951 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 15.262 ; 15.262 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 16.180 ; 16.180 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 16.223 ; 16.223 ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 15.594 ; 15.594 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 15.210 ; 15.210 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 18.450 ; 18.450 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 15.855 ; 15.855 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 16.013 ; 16.013 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 16.574 ; 16.574 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 17.496 ; 17.496 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 14.702 ; 14.702 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 16.665 ; 16.665 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 15.547 ; 15.547 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 16.607 ; 16.607 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 17.150 ; 17.150 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 15.102 ; 15.102 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 15.755 ; 15.755 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 14.961 ; 14.961 ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 16.651 ; 16.651 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 16.507 ; 16.507 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 14.999 ; 14.999 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 16.263 ; 16.263 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 17.266 ; 17.266 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 15.416 ; 15.416 ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 19.127 ; 19.127 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 17.302 ; 17.302 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 16.758 ; 16.758 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 16.392 ; 16.392 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 16.979 ; 16.979 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 16.708 ; 16.708 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 9.298  ; 9.298  ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
; Flush                ; clock      ; 14.670 ; 14.670 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 12.458 ; 12.458 ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 12.458 ; 12.458 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 11.159 ; 11.159 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 13.201 ; 13.201 ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 12.836 ; 12.836 ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 13.201 ; 13.201 ; Rise       ; clock           ;
; Jump                 ; clock      ; 16.280 ; 16.280 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 8.595  ; 8.595  ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 14.770 ; 14.770 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 11.123 ; 11.123 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 13.788 ; 13.788 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 11.617 ; 11.617 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 11.253 ; 11.253 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 11.297 ; 11.297 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 11.308 ; 11.308 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 12.892 ; 12.892 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 12.123 ; 12.123 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 13.097 ; 13.097 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 11.678 ; 11.678 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 12.889 ; 12.889 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 13.010 ; 13.010 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 12.301 ; 12.301 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 11.462 ; 11.462 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 11.611 ; 11.611 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 12.518 ; 12.518 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 12.549 ; 12.549 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 11.689 ; 11.689 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 12.565 ; 12.565 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 14.770 ; 14.770 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 12.143 ; 12.143 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 11.109 ; 11.109 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 12.735 ; 12.735 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 12.071 ; 12.071 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 10.792 ; 10.792 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 12.753 ; 12.753 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 14.409 ; 14.409 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 14.146 ; 14.146 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 12.538 ; 12.538 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 8.933  ; 8.933  ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 10.055 ; 10.055 ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 8.659  ; 8.659  ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 8.821  ; 8.821  ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 8.907  ; 8.907  ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 8.624  ; 8.624  ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 8.214  ; 8.214  ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 8.962  ; 8.962  ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 8.408  ; 8.408  ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 7.913  ; 7.913  ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 9.135  ; 9.135  ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 9.354  ; 9.354  ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 10.055 ; 10.055 ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 8.945  ; 8.945  ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 9.027  ; 9.027  ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 9.069  ; 9.069  ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 8.983  ; 8.983  ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 9.067  ; 9.067  ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 9.098  ; 9.098  ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 8.543  ; 8.543  ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 8.435  ; 8.435  ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 8.178  ; 8.178  ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 7.761  ; 7.761  ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 7.979  ; 7.979  ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 8.252  ; 8.252  ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 9.133  ; 9.133  ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 7.962  ; 7.962  ; Rise       ; clock           ;
; OrigPC               ; clock      ; 9.418  ; 9.418  ; Rise       ; clock           ;
; Stall                ; clock      ; 16.870 ; 16.870 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 12.033 ; 12.033 ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 10.366 ; 10.366 ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 11.830 ; 11.830 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 10.286 ; 10.286 ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 10.375 ; 10.375 ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 9.809  ; 9.809  ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 10.186 ; 10.186 ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 11.321 ; 11.321 ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 10.883 ; 10.883 ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 10.868 ; 10.868 ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 11.391 ; 11.391 ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 9.770  ; 9.770  ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 9.869  ; 9.869  ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 9.371  ; 9.371  ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 10.036 ; 10.036 ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 9.705  ; 9.705  ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 10.407 ; 10.407 ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 11.595 ; 11.595 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 10.329 ; 10.329 ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 10.592 ; 10.592 ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 11.514 ; 11.514 ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 11.014 ; 11.014 ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 11.442 ; 11.442 ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 10.155 ; 10.155 ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 10.417 ; 10.417 ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 10.259 ; 10.259 ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 11.126 ; 11.126 ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 12.033 ; 12.033 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 10.475 ; 10.475 ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 10.011 ; 10.011 ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 11.079 ; 11.079 ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 10.285 ; 10.285 ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
; Zero                 ; clock      ; 54.835 ; 54.835 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 53.846 ; 53.846 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 53.846 ; 53.846 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 39.674 ; 39.674 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 37.995 ; 37.995 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 37.174 ; 37.174 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 38.717 ; 38.717 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 35.856 ; 35.856 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 29.857 ; 29.857 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 28.164 ; 28.164 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 27.815 ; 27.815 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 26.544 ; 26.544 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 29.324 ; 29.324 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 30.426 ; 30.426 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 29.291 ; 29.291 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 31.436 ; 31.436 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 31.989 ; 31.989 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 33.413 ; 33.413 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 38.077 ; 38.077 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 40.016 ; 40.016 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 40.072 ; 40.072 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 41.876 ; 41.876 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 43.280 ; 43.280 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 42.756 ; 42.756 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 44.960 ; 44.960 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 46.338 ; 46.338 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 46.089 ; 46.089 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 48.609 ; 48.609 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 49.613 ; 49.613 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 50.480 ; 50.480 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 52.515 ; 52.515 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 52.133 ; 52.133 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 50.881 ; 50.881 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 52.594 ; 52.594 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 12.989 ; 12.989 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 11.260 ; 11.260 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 10.891 ; 10.891 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 12.226 ; 12.226 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 10.521 ; 10.521 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 11.089 ; 11.089 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 10.655 ; 10.655 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 11.175 ; 11.175 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 10.830 ; 10.830 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 11.221 ; 11.221 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 12.383 ; 12.383 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 11.379 ; 11.379 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 12.989 ; 12.989 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 11.533 ; 11.533 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 12.316 ; 12.316 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 12.759 ; 12.759 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 11.775 ; 11.775 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 11.886 ; 11.886 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 11.578 ; 11.578 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 11.738 ; 11.738 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 11.698 ; 11.698 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 12.451 ; 12.451 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 12.784 ; 12.784 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 11.681 ; 11.681 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 11.134 ; 11.134 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 12.604 ; 12.604 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 12.101 ; 12.101 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 11.265 ; 11.265 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 11.443 ; 11.443 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 11.781 ; 11.781 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 11.490 ; 11.490 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 12.032 ; 12.032 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 11.701 ; 11.701 ; Rise       ; clock2          ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 8.606  ; 8.606  ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 8.723  ; 8.723  ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 8.606  ; 8.606  ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 9.048  ; 9.048  ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 10.727 ; 10.727 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 11.245 ; 11.245 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 13.871 ; 13.871 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 12.861 ; 12.861 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 12.326 ; 12.326 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 12.995 ; 12.995 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 13.375 ; 13.375 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 12.022 ; 12.022 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 12.728 ; 12.728 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 12.535 ; 12.535 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 12.447 ; 12.447 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 12.329 ; 12.329 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 12.383 ; 12.383 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 12.357 ; 12.357 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 11.600 ; 11.600 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 12.896 ; 12.896 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 12.236 ; 12.236 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 12.551 ; 12.551 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 12.130 ; 12.130 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 12.740 ; 12.740 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 12.629 ; 12.629 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 12.367 ; 12.367 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 13.195 ; 13.195 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 13.282 ; 13.282 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 12.610 ; 12.610 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 12.214 ; 12.214 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 12.345 ; 12.345 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 13.328 ; 13.328 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 13.340 ; 13.340 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 12.347 ; 12.347 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 11.245 ; 11.245 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 11.968 ; 11.968 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 11.488 ; 11.488 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 11.578 ; 11.578 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 10.091 ; 10.091 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 10.336 ; 10.336 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 10.318 ; 10.318 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 11.258 ; 11.258 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 11.553 ; 11.553 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 12.574 ; 12.574 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 12.011 ; 12.011 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 10.961 ; 10.961 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 11.452 ; 11.452 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 10.722 ; 10.722 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 12.033 ; 12.033 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 11.703 ; 11.703 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 11.763 ; 11.763 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 11.072 ; 11.072 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 11.479 ; 11.479 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 10.729 ; 10.729 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 10.118 ; 10.118 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 11.583 ; 11.583 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 11.880 ; 11.880 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 10.507 ; 10.507 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 10.291 ; 10.291 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 10.803 ; 10.803 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 10.268 ; 10.268 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 10.195 ; 10.195 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 10.706 ; 10.706 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 10.091 ; 10.091 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 11.269 ; 11.269 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 10.818 ; 10.818 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 11.641 ; 11.641 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 11.202 ; 11.202 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 10.664 ; 10.664 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 11.294 ; 11.294 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 14.247 ; 14.247 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 14.247 ; 14.247 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 14.340 ; 14.340 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 14.277 ; 14.277 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 14.160 ; 14.160 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 13.935 ; 13.935 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 12.417 ; 12.417 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 13.966 ; 13.966 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 13.911 ; 13.911 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 14.321 ; 14.321 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 13.911 ; 13.911 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 12.881 ; 12.881 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 12.881 ; 12.881 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 12.927 ; 12.927 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 12.883 ; 12.883 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 13.752 ; 13.752 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 14.838 ; 14.838 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 12.883 ; 12.883 ; Rise       ; clock           ;
; DInstruction[*]      ; clock      ; 8.899  ; 8.899  ; Rise       ; clock           ;
;  DInstruction[0]     ; clock      ; 12.790 ; 12.790 ; Rise       ; clock           ;
;  DInstruction[1]     ; clock      ; 11.957 ; 11.957 ; Rise       ; clock           ;
;  DInstruction[2]     ; clock      ; 13.177 ; 13.177 ; Rise       ; clock           ;
;  DInstruction[3]     ; clock      ; 12.076 ; 12.076 ; Rise       ; clock           ;
;  DInstruction[4]     ; clock      ; 12.225 ; 12.225 ; Rise       ; clock           ;
;  DInstruction[5]     ; clock      ; 13.333 ; 13.333 ; Rise       ; clock           ;
;  DInstruction[6]     ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  DInstruction[7]     ; clock      ; 11.931 ; 11.931 ; Rise       ; clock           ;
;  DInstruction[8]     ; clock      ; 12.407 ; 12.407 ; Rise       ; clock           ;
;  DInstruction[9]     ; clock      ; 13.516 ; 13.516 ; Rise       ; clock           ;
;  DInstruction[10]    ; clock      ; 12.710 ; 12.710 ; Rise       ; clock           ;
;  DInstruction[11]    ; clock      ; 12.872 ; 12.872 ; Rise       ; clock           ;
;  DInstruction[12]    ; clock      ; 12.236 ; 12.236 ; Rise       ; clock           ;
;  DInstruction[13]    ; clock      ; 13.910 ; 13.910 ; Rise       ; clock           ;
;  DInstruction[14]    ; clock      ; 11.740 ; 11.740 ; Rise       ; clock           ;
;  DInstruction[15]    ; clock      ; 12.046 ; 12.046 ; Rise       ; clock           ;
;  DInstruction[16]    ; clock      ; 11.986 ; 11.986 ; Rise       ; clock           ;
;  DInstruction[17]    ; clock      ; 11.767 ; 11.767 ; Rise       ; clock           ;
;  DInstruction[18]    ; clock      ; 11.508 ; 11.508 ; Rise       ; clock           ;
;  DInstruction[19]    ; clock      ; 11.310 ; 11.310 ; Rise       ; clock           ;
;  DInstruction[20]    ; clock      ; 11.965 ; 11.965 ; Rise       ; clock           ;
;  DInstruction[21]    ; clock      ; 10.032 ; 10.032 ; Rise       ; clock           ;
;  DInstruction[22]    ; clock      ; 9.465  ; 9.465  ; Rise       ; clock           ;
;  DInstruction[23]    ; clock      ; 9.801  ; 9.801  ; Rise       ; clock           ;
;  DInstruction[24]    ; clock      ; 8.899  ; 8.899  ; Rise       ; clock           ;
;  DInstruction[25]    ; clock      ; 10.005 ; 10.005 ; Rise       ; clock           ;
;  DInstruction[26]    ; clock      ; 12.843 ; 12.843 ; Rise       ; clock           ;
;  DInstruction[27]    ; clock      ; 12.545 ; 12.545 ; Rise       ; clock           ;
;  DInstruction[28]    ; clock      ; 12.569 ; 12.569 ; Rise       ; clock           ;
;  DInstruction[29]    ; clock      ; 12.244 ; 12.244 ; Rise       ; clock           ;
;  DInstruction[30]    ; clock      ; 13.447 ; 13.447 ; Rise       ; clock           ;
;  DInstruction[31]    ; clock      ; 12.513 ; 12.513 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 13.312 ; 13.312 ; Rise       ; clock           ;
; DJump                ; clock      ; 14.537 ; 14.537 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 10.371 ; 10.371 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 10.371 ; 10.371 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 11.777 ; 11.777 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 12.945 ; 12.945 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 13.340 ; 13.340 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 12.756 ; 12.756 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 12.351 ; 12.351 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 12.908 ; 12.908 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 13.498 ; 13.498 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 11.483 ; 11.483 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 11.257 ; 11.257 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 11.356 ; 11.356 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 12.211 ; 12.211 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 11.514 ; 11.514 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 11.747 ; 11.747 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 14.019 ; 14.019 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 12.687 ; 12.687 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 13.528 ; 13.528 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 13.485 ; 13.485 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 13.047 ; 13.047 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 12.921 ; 12.921 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 11.973 ; 11.973 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 13.853 ; 13.853 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 12.370 ; 12.370 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 11.271 ; 11.271 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 12.040 ; 12.040 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 13.549 ; 13.549 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 11.640 ; 11.640 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 12.789 ; 12.789 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 12.510 ; 12.510 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 12.236 ; 12.236 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 11.928 ; 11.928 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 11.045 ; 11.045 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 8.947  ; 8.947  ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 10.367 ; 10.367 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 9.661  ; 9.661  ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 9.340  ; 9.340  ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 11.489 ; 11.489 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 9.480  ; 9.480  ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 9.240  ; 9.240  ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 10.091 ; 10.091 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 9.553  ; 9.553  ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 10.422 ; 10.422 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 11.287 ; 11.287 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 10.049 ; 10.049 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 9.320  ; 9.320  ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 11.484 ; 11.484 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 10.937 ; 10.937 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 9.902  ; 9.902  ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 11.397 ; 11.397 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 10.756 ; 10.756 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 12.959 ; 12.959 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 9.445  ; 9.445  ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 9.993  ; 9.993  ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 10.381 ; 10.381 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 10.564 ; 10.564 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 8.947  ; 8.947  ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 11.110 ; 11.110 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 10.265 ; 10.265 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 11.469 ; 11.469 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 10.026 ; 10.026 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 9.856  ; 9.856  ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 9.508  ; 9.508  ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 11.253 ; 11.253 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 9.628  ; 9.628  ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 9.255  ; 9.255  ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 11.859 ; 11.859 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 11.038 ; 11.038 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 12.556 ; 12.556 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 9.707  ; 9.707  ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 10.211 ; 10.211 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 9.803  ; 9.803  ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 9.787  ; 9.787  ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 10.365 ; 10.365 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 10.454 ; 10.454 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 10.954 ; 10.954 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 11.613 ; 11.613 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 11.494 ; 11.494 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 10.778 ; 10.778 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 10.454 ; 10.454 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 11.972 ; 11.972 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 9.882  ; 9.882  ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 12.344 ; 12.344 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 10.479 ; 10.479 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 11.228 ; 11.228 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 10.315 ; 10.315 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 11.748 ; 11.748 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 12.578 ; 12.578 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 10.164 ; 10.164 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 11.141 ; 11.141 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 11.083 ; 11.083 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 12.812 ; 12.812 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 11.320 ; 11.320 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 11.176 ; 11.176 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 10.148 ; 10.148 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 10.889 ; 10.889 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 13.379 ; 13.379 ; Rise       ; clock           ;
; EXBranch[*]          ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
;  EXBranch[0]         ; clock      ; 9.463  ; 9.463  ; Rise       ; clock           ;
;  EXBranch[1]         ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 9.893  ; 9.893  ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 9.402  ; 9.402  ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 9.045  ; 9.045  ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 8.898  ; 8.898  ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 9.787  ; 9.787  ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 10.657 ; 10.657 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 10.955 ; 10.955 ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 9.312  ; 9.312  ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 9.802  ; 9.802  ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 9.186  ; 9.186  ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 9.172  ; 9.172  ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 8.572  ; 8.572  ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 8.977  ; 8.977  ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 8.751  ; 8.751  ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 8.353  ; 8.353  ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 8.748  ; 8.748  ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 10.063 ; 10.063 ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 9.271  ; 9.271  ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 9.942  ; 9.942  ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 10.506 ; 10.506 ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 8.777  ; 8.777  ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 9.311  ; 9.311  ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 10.130 ; 10.130 ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 10.035 ; 10.035 ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 8.068  ; 8.068  ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 9.052  ; 9.052  ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 9.658  ; 9.658  ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 9.329  ; 9.329  ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 8.068  ; 8.068  ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 8.436  ; 8.436  ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 8.384  ; 8.384  ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 8.084  ; 8.084  ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 10.152 ; 10.152 ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 9.763  ; 9.763  ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 8.937  ; 8.937  ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 9.340  ; 9.340  ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 9.572  ; 9.572  ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 8.084  ; 8.084  ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 8.492  ; 8.492  ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 8.750  ; 8.750  ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 9.456  ; 9.456  ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 9.336  ; 9.336  ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 9.248  ; 9.248  ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 10.004 ; 10.004 ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 9.454  ; 9.454  ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 9.614  ; 9.614  ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 9.641  ; 9.641  ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 9.470  ; 9.470  ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 8.993  ; 8.993  ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 10.347 ; 10.347 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 11.136 ; 11.136 ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 11.062 ; 11.062 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 10.630 ; 10.630 ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 8.707  ; 8.707  ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 8.312  ; 8.312  ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 9.339  ; 9.339  ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 11.606 ; 11.606 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 9.177  ; 9.177  ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 8.815  ; 8.815  ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 9.773  ; 9.773  ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 8.815  ; 8.815  ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 9.463  ; 9.463  ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 10.339 ; 10.339 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 10.423 ; 10.423 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 10.677 ; 10.677 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 9.977  ; 9.977  ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 9.862  ; 9.862  ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 10.248 ; 10.248 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 10.372 ; 10.372 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 9.842  ; 9.842  ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 8.964  ; 8.964  ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 10.322 ; 10.322 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 8.952  ; 8.952  ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 9.600  ; 9.600  ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 10.624 ; 10.624 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 9.770  ; 9.770  ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 9.923  ; 9.923  ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 9.171  ; 9.171  ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 9.931  ; 9.931  ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 9.977  ; 9.977  ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 10.070 ; 10.070 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 9.415  ; 9.415  ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 10.216 ; 10.216 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 12.565 ; 12.565 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 10.988 ; 10.988 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 10.617 ; 10.617 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 9.971  ; 9.971  ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 10.347 ; 10.347 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 9.065  ; 9.065  ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 10.834 ; 10.834 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 10.353 ; 10.353 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 9.615  ; 9.615  ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 10.246 ; 10.246 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 9.609  ; 9.609  ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 9.863  ; 9.863  ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 10.183 ; 10.183 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 11.131 ; 11.131 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 9.877  ; 9.877  ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 10.681 ; 10.681 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 10.692 ; 10.692 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 11.298 ; 11.298 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 9.104  ; 9.104  ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 10.211 ; 10.211 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 10.322 ; 10.322 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 11.420 ; 11.420 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 10.890 ; 10.890 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 9.065  ; 9.065  ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 10.612 ; 10.612 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 9.359  ; 9.359  ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 10.096 ; 10.096 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 10.380 ; 10.380 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 10.094 ; 10.094 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 10.897 ; 10.897 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 9.258  ; 9.258  ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 12.084 ; 12.084 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 10.044 ; 10.044 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 10.938 ; 10.938 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 10.921 ; 10.921 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 11.713 ; 11.713 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 10.263 ; 10.263 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 9.298  ; 9.298  ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
; Flush                ; clock      ; 11.042 ; 11.042 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 9.118  ; 9.118  ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 10.758 ; 10.758 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 9.118  ; 9.118  ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 9.274  ; 9.274  ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 9.636  ; 9.636  ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 9.274  ; 9.274  ; Rise       ; clock           ;
; Jump                 ; clock      ; 14.567 ; 14.567 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 8.595  ; 8.595  ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 10.792 ; 10.792 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 11.123 ; 11.123 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 13.788 ; 13.788 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 11.617 ; 11.617 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 11.253 ; 11.253 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 11.297 ; 11.297 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 11.308 ; 11.308 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 12.892 ; 12.892 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 12.123 ; 12.123 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 13.097 ; 13.097 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 11.678 ; 11.678 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 12.889 ; 12.889 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 13.010 ; 13.010 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 12.301 ; 12.301 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 11.462 ; 11.462 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 11.611 ; 11.611 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 12.518 ; 12.518 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 12.549 ; 12.549 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 11.689 ; 11.689 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 12.565 ; 12.565 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 14.770 ; 14.770 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 12.143 ; 12.143 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 11.109 ; 11.109 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 12.735 ; 12.735 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 12.071 ; 12.071 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 10.792 ; 10.792 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 12.753 ; 12.753 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 14.409 ; 14.409 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 14.146 ; 14.146 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 12.538 ; 12.538 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 8.933  ; 8.933  ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 7.761  ; 7.761  ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 8.659  ; 8.659  ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 8.821  ; 8.821  ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 8.907  ; 8.907  ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 8.624  ; 8.624  ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 8.214  ; 8.214  ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 8.962  ; 8.962  ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 8.408  ; 8.408  ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 7.913  ; 7.913  ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 9.135  ; 9.135  ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 9.354  ; 9.354  ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 10.055 ; 10.055 ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 8.945  ; 8.945  ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 9.027  ; 9.027  ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 9.069  ; 9.069  ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 8.983  ; 8.983  ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 9.067  ; 9.067  ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 9.098  ; 9.098  ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 8.543  ; 8.543  ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 8.435  ; 8.435  ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 8.178  ; 8.178  ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 7.761  ; 7.761  ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 7.979  ; 7.979  ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 8.252  ; 8.252  ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 9.133  ; 9.133  ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 7.962  ; 7.962  ; Rise       ; clock           ;
; OrigPC               ; clock      ; 9.109  ; 9.109  ; Rise       ; clock           ;
; Stall                ; clock      ; 10.512 ; 10.512 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 8.296  ; 8.296  ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 9.181  ; 9.181  ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 10.378 ; 10.378 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 9.108  ; 9.108  ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 8.420  ; 8.420  ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 8.635  ; 8.635  ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 8.444  ; 8.444  ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 9.863  ; 9.863  ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 9.679  ; 9.679  ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 9.723  ; 9.723  ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 9.439  ; 9.439  ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 8.296  ; 8.296  ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 8.395  ; 8.395  ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 8.524  ; 8.524  ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 8.891  ; 8.891  ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 8.531  ; 8.531  ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 9.222  ; 9.222  ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 9.001  ; 9.001  ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 10.133 ; 10.133 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 8.870  ; 8.870  ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 9.300  ; 9.300  ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 9.829  ; 9.829  ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 9.970  ; 9.970  ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 8.976  ; 8.976  ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 8.673  ; 8.673  ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 9.590  ; 9.590  ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 10.208 ; 10.208 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 9.270  ; 9.270  ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 9.877  ; 9.877  ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 8.840  ; 8.840  ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 10.285 ; 10.285 ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
; Zero                 ; clock      ; 12.587 ; 12.587 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 10.262 ; 10.262 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 12.914 ; 12.914 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 13.173 ; 13.173 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 11.506 ; 11.506 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 11.975 ; 11.975 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 11.601 ; 11.601 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 13.182 ; 13.182 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 14.579 ; 14.579 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 12.172 ; 12.172 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 12.872 ; 12.872 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 12.794 ; 12.794 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 13.627 ; 13.627 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 13.605 ; 13.605 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 10.992 ; 10.992 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 11.554 ; 11.554 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 10.994 ; 10.994 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 11.719 ; 11.719 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 11.317 ; 11.317 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 12.784 ; 12.784 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 12.289 ; 12.289 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 12.201 ; 12.201 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 11.702 ; 11.702 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 12.076 ; 12.076 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 12.152 ; 12.152 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 12.871 ; 12.871 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 11.749 ; 11.749 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 11.733 ; 11.733 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 11.692 ; 11.692 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 12.183 ; 12.183 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 13.242 ; 13.242 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 12.205 ; 12.205 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 10.262 ; 10.262 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 12.908 ; 12.908 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 10.521 ; 10.521 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 11.260 ; 11.260 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 10.891 ; 10.891 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 12.226 ; 12.226 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 10.521 ; 10.521 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 11.089 ; 11.089 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 10.655 ; 10.655 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 11.175 ; 11.175 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 10.830 ; 10.830 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 11.221 ; 11.221 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 12.383 ; 12.383 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 11.379 ; 11.379 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 12.989 ; 12.989 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 11.533 ; 11.533 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 12.316 ; 12.316 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 12.759 ; 12.759 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 11.775 ; 11.775 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 11.886 ; 11.886 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 11.578 ; 11.578 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 11.738 ; 11.738 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 11.698 ; 11.698 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 12.451 ; 12.451 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 12.784 ; 12.784 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 11.681 ; 11.681 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 11.134 ; 11.134 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 12.604 ; 12.604 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 12.101 ; 12.101 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 11.265 ; 11.265 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 11.443 ; 11.443 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 11.781 ; 11.781 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 11.490 ; 11.490 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 12.032 ; 12.032 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 11.701 ; 11.701 ; Rise       ; clock2          ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; clock  ; -60.589 ; -7341.090     ;
; clock2 ; -1.726  ; -126.169      ;
+--------+---------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock  ; -1.468 ; -24.005       ;
; clock2 ; 2.267  ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.584 ; -536.603      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.354 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -2.000 ; -2462.244            ;
; clock2 ; -1.423 ; -229.060             ;
+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                         ;
+---------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -60.589 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.622     ;
; -60.568 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.601     ;
; -60.534 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.567     ;
; -60.515 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.548     ;
; -60.502 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.535     ;
; -60.500 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.533     ;
; -60.481 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.514     ;
; -60.479 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.512     ;
; -60.465 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.498     ;
; -60.459 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.469     ;
; -60.447 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.480     ;
; -60.445 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.478     ;
; -60.445 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.478     ;
; -60.444 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.476     ;
; -60.438 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.448     ;
; -60.430 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.463     ;
; -60.428 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.461     ;
; -60.426 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.459     ;
; -60.423 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.455     ;
; -60.411 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.444     ;
; -60.411 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.421     ;
; -60.409 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.442     ;
; -60.404 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.414     ;
; -60.391 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.424     ;
; -60.390 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.423     ;
; -60.390 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.400     ;
; -60.389 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.421     ;
; -60.385 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.395     ;
; -60.378 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.411     ;
; -60.376 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.409     ;
; -60.375 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.408     ;
; -60.371 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.381     ;
; -60.370 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.402     ;
; -60.361 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 61.387     ;
; -60.358 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.391     ;
; -60.356 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.389     ;
; -60.356 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.389     ;
; -60.356 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.389     ;
; -60.356 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.389     ;
; -60.356 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.366     ;
; -60.355 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.365     ;
; -60.350 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.360     ;
; -60.343 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.375     ;
; -60.340 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 61.366     ;
; -60.337 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.370     ;
; -60.337 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.347     ;
; -60.335 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.345     ;
; -60.334 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.344     ;
; -60.330 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.340     ;
; -60.322 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.354     ;
; -60.320 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.352     ;
; -60.316 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.326     ;
; -60.315 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.325     ;
; -60.309 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.319     ;
; -60.306 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.339     ;
; -60.306 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 61.332     ;
; -60.304 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.337     ;
; -60.302 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.335     ;
; -60.300 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.332     ;
; -60.300 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.310     ;
; -60.297 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.307     ;
; -60.288 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.320     ;
; -60.287 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.320     ;
; -60.287 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.297     ;
; -60.287 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 61.313     ;
; -60.286 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.319     ;
; -60.281 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.291     ;
; -60.278 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.311     ;
; -60.275 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.285     ;
; -60.269 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.302     ;
; -60.269 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.301     ;
; -60.267 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.300     ;
; -60.267 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.300     ;
; -60.267 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.277     ;
; -60.265 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.298     ;
; -60.261 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.271     ;
; -60.258 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.268     ;
; -60.256 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.266     ;
; -60.247 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.257     ;
; -60.246 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.278     ;
; -60.244 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.277     ;
; -60.237 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 61.263     ;
; -60.237 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.247     ;
; -60.232 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.265     ;
; -60.231 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.241     ;
; -60.230 ; IDEX:inst9|registerBarrier149:inst|output[46]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.263     ;
; -60.227 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.237     ;
; -60.226 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.236     ;
; -60.219 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.251     ;
; -60.217 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.006     ; 61.243     ;
; -60.213 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.246     ;
; -60.213 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.223     ;
; -60.211 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; 0.000      ; 61.243     ;
; -60.211 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.221     ;
; -60.210 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.243     ;
; -60.208 ; IDEX:inst9|registerBarrier149:inst|output[47]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.241     ;
; -60.206 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.216     ;
; -60.204 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; -0.032     ; 61.204     ;
; -60.203 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -0.022     ; 61.213     ;
; -60.201 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[23]  ; clock        ; clock       ; 1.000        ; 0.001      ; 61.234     ;
+---------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock2'                                                                                                                                                                                                   ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.726 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.797      ;
; -1.715 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.922     ; 0.792      ;
; -1.713 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.803      ;
; -1.710 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -1.917     ; 0.792      ;
; -1.709 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -1.917     ; 0.791      ;
; -1.698 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.789      ;
; -1.693 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -1.917     ; 0.775      ;
; -1.691 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.922     ; 0.768      ;
; -1.691 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.762      ;
; -1.687 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.772      ;
; -1.680 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.771      ;
; -1.679 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.769      ;
; -1.676 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.766      ;
; -1.676 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.766      ;
; -1.667 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.752      ;
; -1.632 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.703      ;
; -1.615 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.922     ; 0.692      ;
; -1.610 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.933     ; 0.676      ;
; -1.603 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.933     ; 0.669      ;
; -1.603 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.674      ;
; -1.602 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.933     ; 0.668      ;
; -1.592 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.927     ; 0.664      ;
; -1.592 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.922     ; 0.669      ;
; -1.591 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.927     ; 0.663      ;
; -1.591 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.927     ; 0.663      ;
; -1.591 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.933     ; 0.657      ;
; -1.590 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -1.912     ; 0.677      ;
; -1.583 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -1.922     ; 0.660      ;
; -1.583 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.931     ; 0.651      ;
; -1.583 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.925     ; 0.657      ;
; -1.582 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -1.911     ; 0.670      ;
; -1.581 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.666      ;
; -1.580 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -1.906     ; 0.673      ;
; -1.579 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.927     ; 0.651      ;
; -1.575 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -1.922     ; 0.652      ;
; -1.574 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.664      ;
; -1.573 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.925     ; 0.647      ;
; -1.572 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -1.922     ; 0.649      ;
; -1.572 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -1.917     ; 0.654      ;
; -1.571 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -1.913     ; 0.657      ;
; -1.571 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -1.905     ; 0.665      ;
; -1.571 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.656      ;
; -1.569 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.912     ; 0.656      ;
; -1.568 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.653      ;
; -1.568 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.653      ;
; -1.565 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.919     ; 0.645      ;
; -1.565 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -1.922     ; 0.642      ;
; -1.565 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.655      ;
; -1.563 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.648      ;
; -1.561 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -1.913     ; 0.647      ;
; -1.560 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.906     ; 0.653      ;
; -1.559 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -1.913     ; 0.645      ;
; -1.559 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.644      ;
; -1.557 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.919     ; 0.637      ;
; -1.556 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.919     ; 0.636      ;
; -1.556 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.641      ;
; -1.555 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.646      ;
; -1.554 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -1.913     ; 0.640      ;
; -1.554 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.645      ;
; -1.553 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.919     ; 0.633      ;
; -1.552 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.637      ;
; -1.549 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.634      ;
; -1.548 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.919     ; 0.628      ;
; -1.546 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.631      ;
; -1.545 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.911     ; 0.633      ;
; -1.545 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.636      ;
; -1.541 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.631      ;
; -1.541 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.620      ;
; -1.540 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.625      ;
; -1.540 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.630      ;
; -1.540 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.911     ; 0.628      ;
; -1.531 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.616      ;
; -1.418 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.916     ; 0.501      ;
; -1.415 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.916     ; 0.498      ;
; -1.413 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.916     ; 0.496      ;
; -1.413 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.917     ; 0.495      ;
; -1.411 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.911     ; 0.499      ;
; -1.409 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.911     ; 0.497      ;
; -1.406 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.916     ; 0.489      ;
; -1.406 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.911     ; 0.494      ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                ;
+--------+--------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.468 ; EXMEM:inst23|registerBarrier107:inst|output[70]  ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.968      ; 0.652      ;
; -1.325 ; EXMEM:inst23|registerBarrier107:inst|output[91]  ; register32:inst|q[21] ; clock        ; clock       ; 0.000        ; 1.970      ; 0.797      ;
; -1.255 ; EXMEM:inst23|registerBarrier107:inst|output[89]  ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.970      ; 0.867      ;
; -1.237 ; EXMEM:inst23|registerBarrier107:inst|output[92]  ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.970      ; 0.885      ;
; -1.213 ; EXMEM:inst23|registerBarrier107:inst|output[96]  ; register32:inst|q[26] ; clock        ; clock       ; 0.000        ; 1.970      ; 0.909      ;
; -1.206 ; EXMEM:inst23|registerBarrier107:inst|output[90]  ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.970      ; 0.916      ;
; -1.144 ; EXMEM:inst23|registerBarrier107:inst|output[93]  ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.970      ; 0.978      ;
; -1.113 ; EXMEM:inst23|registerBarrier107:inst|output[78]  ; register32:inst|q[8]  ; clock        ; clock       ; 0.000        ; 1.966      ; 1.005      ;
; -1.092 ; EXMEM:inst23|registerBarrier107:inst|output[94]  ; register32:inst|q[24] ; clock        ; clock       ; 0.000        ; 1.970      ; 1.030      ;
; -1.027 ; EXMEM:inst23|registerBarrier107:inst|output[84]  ; register32:inst|q[14] ; clock        ; clock       ; 0.000        ; 1.971      ; 1.096      ;
; -1.012 ; EXMEM:inst23|registerBarrier107:inst|output[86]  ; register32:inst|q[16] ; clock        ; clock       ; 0.000        ; 1.972      ; 1.112      ;
; -1.005 ; EXMEM:inst23|registerBarrier107:inst|output[95]  ; register32:inst|q[25] ; clock        ; clock       ; 0.000        ; 1.970      ; 1.117      ;
; -0.930 ; EXMEM:inst23|registerBarrier107:inst|output[79]  ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.971      ; 1.193      ;
; -0.881 ; EXMEM:inst23|registerBarrier107:inst|output[83]  ; register32:inst|q[13] ; clock        ; clock       ; 0.000        ; 1.964      ; 1.235      ;
; -0.835 ; EXMEM:inst23|registerBarrier107:inst|output[97]  ; register32:inst|q[27] ; clock        ; clock       ; 0.000        ; 1.965      ; 1.282      ;
; -0.711 ; EXMEM:inst23|registerBarrier107:inst|output[100] ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.924      ; 1.365      ;
; -0.688 ; EXMEM:inst23|registerBarrier107:inst|output[99]  ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.924      ; 1.388      ;
; -0.680 ; EXMEM:inst23|registerBarrier107:inst|output[71]  ; register32:inst|q[1]  ; clock        ; clock       ; 0.000        ; 1.966      ; 1.438      ;
; -0.594 ; EXMEM:inst23|registerBarrier107:inst|output[81]  ; register32:inst|q[11] ; clock        ; clock       ; 0.000        ; 1.971      ; 1.529      ;
; -0.591 ; EXMEM:inst23|registerBarrier107:inst|output[88]  ; register32:inst|q[18] ; clock        ; clock       ; 0.000        ; 1.924      ; 1.485      ;
; -0.570 ; EXMEM:inst23|registerBarrier107:inst|output[98]  ; register32:inst|q[28] ; clock        ; clock       ; 0.000        ; 1.924      ; 1.506      ;
; -0.553 ; EXMEM:inst23|registerBarrier107:inst|output[76]  ; register32:inst|q[6]  ; clock        ; clock       ; 0.000        ; 1.961      ; 1.560      ;
; -0.484 ; EXMEM:inst23|registerBarrier107:inst|output[82]  ; register32:inst|q[12] ; clock        ; clock       ; 0.000        ; 1.925      ; 1.593      ;
; -0.432 ; EXMEM:inst23|registerBarrier107:inst|output[73]  ; register32:inst|q[3]  ; clock        ; clock       ; 0.000        ; 1.984      ; 1.704      ;
; -0.404 ; EXMEM:inst23|registerBarrier107:inst|output[77]  ; register32:inst|q[7]  ; clock        ; clock       ; 0.000        ; 1.966      ; 1.714      ;
; -0.370 ; EXMEM:inst23|registerBarrier107:inst|output[101] ; register32:inst|q[31] ; clock        ; clock       ; 0.000        ; 1.924      ; 1.706      ;
; -0.348 ; EXMEM:inst23|registerBarrier107:inst|output[85]  ; register32:inst|q[15] ; clock        ; clock       ; 0.000        ; 1.973      ; 1.777      ;
; -0.319 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[8]  ; clock        ; clock       ; 0.000        ; 1.971      ; 1.804      ;
; -0.288 ; registerBank:inst4|register32:inst16|q[0]        ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.980      ; 1.844      ;
; -0.274 ; EXMEM:inst23|registerBarrier107:inst|output[80]  ; register32:inst|q[10] ; clock        ; clock       ; 0.000        ; 1.969      ; 1.847      ;
; -0.269 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[8]  ; clock        ; clock       ; 0.000        ; 1.971      ; 1.854      ;
; -0.268 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[21] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.860      ;
; -0.265 ; EXMEM:inst23|registerBarrier107:inst|output[74]  ; register32:inst|q[4]  ; clock        ; clock       ; 0.000        ; 1.987      ; 1.874      ;
; -0.262 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.866      ;
; -0.260 ; IFID:inst7|flipFlopD:inst56|Q                    ; register32:inst|q[25] ; clock        ; clock       ; 0.000        ; 1.611      ; 1.503      ;
; -0.254 ; registerBank:inst4|register32:inst11|q[22]       ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.986      ; 1.884      ;
; -0.218 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[21] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.910      ;
; -0.212 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.916      ;
; -0.204 ; EXMEM:inst23|registerBarrier107:inst|output[72]  ; register32:inst|q[2]  ; clock        ; clock       ; 0.000        ; 1.987      ; 1.935      ;
; -0.203 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[8]  ; clock        ; clock       ; 0.000        ; 1.971      ; 1.920      ;
; -0.190 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[8]  ; clock        ; clock       ; 0.000        ; 1.971      ; 1.933      ;
; -0.159 ; registerBank:inst4|register32:inst11|q[0]        ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 2.009      ; 2.002      ;
; -0.152 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[21] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.976      ;
; -0.146 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.982      ;
; -0.145 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.983      ;
; -0.143 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[24] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.985      ;
; -0.139 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[21] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.989      ;
; -0.133 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.995      ;
; -0.128 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.971      ; 1.995      ;
; -0.128 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.971      ; 1.995      ;
; -0.095 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.033      ;
; -0.094 ; EXMEM:inst23|registerBarrier107:inst|output[75]  ; register32:inst|q[5]  ; clock        ; clock       ; 0.000        ; 1.987      ; 2.045      ;
; -0.093 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[24] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.035      ;
; -0.079 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.003      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.971      ; 2.045      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.971      ; 2.045      ;
; -0.055 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.027      ;
; -0.051 ; registerBank:inst4|register32:inst13|q[0]        ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.979      ; 2.080      ;
; -0.048 ; registerBank:inst4|register32:inst15|q[23]       ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.984      ; 2.088      ;
; -0.045 ; registerBank:inst4|register32:inst16|q[26]       ; register32:inst|q[26] ; clock        ; clock       ; 0.000        ; 1.991      ; 2.098      ;
; -0.043 ; registerBank:inst4|register32:inst14|q[0]        ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.980      ; 2.089      ;
; -0.042 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.086      ;
; -0.038 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[25] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.090      ;
; -0.033 ; registerBank:inst4|register32:inst12|q[8]        ; register32:inst|q[8]  ; clock        ; clock       ; 0.000        ; 1.976      ; 2.095      ;
; -0.029 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.099      ;
; -0.029 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.053      ;
; -0.027 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[24] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.101      ;
; -0.024 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[26] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.104      ;
; -0.021 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[27] ; clock        ; clock       ; 0.000        ; 1.971      ; 2.102      ;
; -0.020 ; registerBank:inst4|register32:inst10|q[9]        ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.984      ; 2.116      ;
; -0.016 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.112      ;
; -0.014 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[24] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.114      ;
; -0.012 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.971      ; 2.111      ;
; -0.012 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.971      ; 2.111      ;
; -0.012 ; registerBank:inst4|register32:inst16|q[9]        ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.980      ; 2.120      ;
; -0.008 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.120      ;
; -0.005 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.077      ;
; 0.001  ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.971      ; 2.124      ;
; 0.001  ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.971      ; 2.124      ;
; 0.007  ; registerBank:inst4|register32:inst12|q[9]        ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.984      ; 2.143      ;
; 0.008  ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.136      ;
; 0.012  ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[25] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.140      ;
; 0.023  ; registerBank:inst4|register32:inst16|q[11]       ; register32:inst|q[11] ; clock        ; clock       ; 0.000        ; 1.980      ; 2.155      ;
; 0.026  ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[26] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.154      ;
; 0.029  ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[27] ; clock        ; clock       ; 0.000        ; 1.971      ; 2.152      ;
; 0.033  ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[16] ; clock        ; clock       ; 0.000        ; 1.971      ; 2.156      ;
; 0.033  ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[12] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.115      ;
; 0.033  ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[31] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.115      ;
; 0.035  ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[17] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.117      ;
; 0.037  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.119      ;
; 0.042  ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.976      ; 2.170      ;
; 0.050  ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; register32:inst|q[28] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.132      ;
; 0.050  ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.132      ;
; 0.052  ; registerBank:inst4|register32:inst10|q[23]       ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.989      ; 2.193      ;
; 0.055  ; registerBank:inst4|register32:inst16|q[20]       ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.986      ; 2.193      ;
; 0.057  ; registerBank:inst4|register32:inst15|q[11]       ; register32:inst|q[11] ; clock        ; clock       ; 0.000        ; 1.980      ; 2.189      ;
; 0.058  ; registerBank:inst4|register32:inst12|q[22]       ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.991      ; 2.201      ;
; 0.060  ; registerBank:inst4|register32:inst31|q[9]        ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.978      ; 2.190      ;
; 0.061  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.930      ; 2.143      ;
; 0.064  ; registerBank:inst4|register32:inst16|q[23]       ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.984      ; 2.200      ;
+--------+--------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock2'                                                                                                                                                                                                   ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.267 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.916     ; 0.489      ;
; 2.267 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.911     ; 0.494      ;
; 2.270 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.911     ; 0.497      ;
; 2.272 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.911     ; 0.499      ;
; 2.274 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.916     ; 0.496      ;
; 2.274 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.917     ; 0.495      ;
; 2.276 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.916     ; 0.498      ;
; 2.279 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.916     ; 0.501      ;
; 2.392 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.616      ;
; 2.401 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.625      ;
; 2.401 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.630      ;
; 2.401 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.911     ; 0.628      ;
; 2.402 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.631      ;
; 2.402 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.620      ;
; 2.406 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.911     ; 0.633      ;
; 2.406 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.636      ;
; 2.407 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.631      ;
; 2.409 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.919     ; 0.628      ;
; 2.410 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.634      ;
; 2.413 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.637      ;
; 2.414 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.919     ; 0.633      ;
; 2.415 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -1.913     ; 0.640      ;
; 2.415 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.645      ;
; 2.416 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.646      ;
; 2.417 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.919     ; 0.636      ;
; 2.417 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.641      ;
; 2.418 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.919     ; 0.637      ;
; 2.420 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -1.913     ; 0.645      ;
; 2.420 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.644      ;
; 2.421 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.906     ; 0.653      ;
; 2.422 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -1.913     ; 0.647      ;
; 2.424 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.648      ;
; 2.426 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.919     ; 0.645      ;
; 2.426 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -1.922     ; 0.642      ;
; 2.426 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.655      ;
; 2.429 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.653      ;
; 2.429 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.653      ;
; 2.430 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.912     ; 0.656      ;
; 2.432 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -1.913     ; 0.657      ;
; 2.432 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -1.905     ; 0.665      ;
; 2.432 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.656      ;
; 2.433 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -1.922     ; 0.649      ;
; 2.433 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -1.917     ; 0.654      ;
; 2.434 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.925     ; 0.647      ;
; 2.435 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.664      ;
; 2.436 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -1.922     ; 0.652      ;
; 2.440 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.927     ; 0.651      ;
; 2.441 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -1.906     ; 0.673      ;
; 2.442 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.666      ;
; 2.443 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -1.911     ; 0.670      ;
; 2.444 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -1.922     ; 0.660      ;
; 2.444 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.931     ; 0.651      ;
; 2.444 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.925     ; 0.657      ;
; 2.451 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -1.912     ; 0.677      ;
; 2.452 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.927     ; 0.663      ;
; 2.452 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.927     ; 0.663      ;
; 2.452 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.933     ; 0.657      ;
; 2.453 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.927     ; 0.664      ;
; 2.453 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.922     ; 0.669      ;
; 2.463 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.933     ; 0.668      ;
; 2.464 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.933     ; 0.669      ;
; 2.464 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.674      ;
; 2.471 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.933     ; 0.676      ;
; 2.476 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.922     ; 0.692      ;
; 2.493 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.703      ;
; 2.528 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.752      ;
; 2.537 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.766      ;
; 2.537 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.766      ;
; 2.540 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.769      ;
; 2.541 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.771      ;
; 2.548 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.772      ;
; 2.552 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.922     ; 0.768      ;
; 2.552 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.762      ;
; 2.554 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -1.917     ; 0.775      ;
; 2.559 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.789      ;
; 2.570 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -1.917     ; 0.791      ;
; 2.571 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -1.917     ; 0.792      ;
; 2.574 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.803      ;
; 2.576 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.922     ; 0.792      ;
; 2.587 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.797      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.584 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.058      ;
; -2.584 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.058      ;
; -2.584 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.058      ;
; -2.584 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.058      ;
; -2.584 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.058      ;
; -2.567 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.041      ;
; -2.567 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.041      ;
; -2.567 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.041      ;
; -2.567 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.041      ;
; -2.567 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 2.041      ;
; -2.446 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.920      ;
; -2.446 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.920      ;
; -2.446 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.920      ;
; -2.446 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.920      ;
; -2.446 ; IFID:inst7|flipFlopD:inst63|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.920      ;
; -2.343 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.817      ;
; -2.343 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.817      ;
; -2.343 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.817      ;
; -2.343 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.817      ;
; -2.343 ; IFID:inst7|flipFlopD:inst60|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.817      ;
; -2.329 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.803      ;
; -2.329 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.803      ;
; -2.329 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.803      ;
; -2.329 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.803      ;
; -2.329 ; IFID:inst7|flipFlopD:inst61|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.803      ;
; -2.220 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.694      ;
; -2.220 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.694      ;
; -2.220 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.694      ;
; -2.220 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.694      ;
; -2.220 ; IFID:inst7|flipFlopD:inst59|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.694      ;
; -2.180 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.654      ;
; -2.180 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.654      ;
; -2.180 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.654      ;
; -2.180 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.654      ;
; -2.180 ; IFID:inst7|flipFlopD:inst34|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.654      ;
; -2.160 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.634      ;
; -2.160 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.634      ;
; -2.160 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.634      ;
; -2.160 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.634      ;
; -2.160 ; IFID:inst7|flipFlopD:inst38|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.634      ;
; -2.047 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.521      ;
; -2.047 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.521      ;
; -2.047 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.521      ;
; -2.047 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.521      ;
; -2.047 ; IFID:inst7|flipFlopD:inst33|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.521      ;
; -2.013 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.487      ;
; -2.013 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.487      ;
; -2.013 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.487      ;
; -2.013 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.487      ;
; -2.013 ; IFID:inst7|flipFlopD:inst36|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.487      ;
; -1.996 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.470      ;
; -1.996 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.470      ;
; -1.996 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.470      ;
; -1.996 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.470      ;
; -1.996 ; IFID:inst7|flipFlopD:inst37|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.470      ;
; -1.843 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst58|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.317      ;
; -1.843 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst57|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.317      ;
; -1.843 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst54|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.317      ;
; -1.843 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst56|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.317      ;
; -1.843 ; IFID:inst7|flipFlopD:inst35|Q ; IFID:inst7|flipFlopD:inst55|Q ; clock        ; clock       ; 1.000        ; -1.558     ; 1.317      ;
; -1.467 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst43|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.499      ;
; -1.467 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst44|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.499      ;
; -1.467 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst41|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.499      ;
; -1.467 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst7|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 2.499      ;
; -1.467 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.499      ;
; -1.467 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst15|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.499      ;
; -1.467 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst12|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.499      ;
; -1.461 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst50|Q ; clock        ; clock       ; 1.000        ; -0.025     ; 2.468      ;
; -1.461 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst49|Q ; clock        ; clock       ; 1.000        ; -0.025     ; 2.468      ;
; -1.450 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst43|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.482      ;
; -1.450 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst44|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.482      ;
; -1.450 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst41|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.482      ;
; -1.450 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst7|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 2.482      ;
; -1.450 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.482      ;
; -1.450 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst15|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.482      ;
; -1.450 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst12|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.482      ;
; -1.447 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst6|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 2.479      ;
; -1.447 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.479      ;
; -1.447 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst30|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.479      ;
; -1.447 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst31|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.479      ;
; -1.447 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst21|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.479      ;
; -1.447 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst5|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 2.479      ;
; -1.444 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst50|Q ; clock        ; clock       ; 1.000        ; -0.025     ; 2.451      ;
; -1.444 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst49|Q ; clock        ; clock       ; 1.000        ; -0.025     ; 2.451      ;
; -1.437 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst42|Q ; clock        ; clock       ; 1.000        ; -0.005     ; 2.464      ;
; -1.437 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst11|Q ; clock        ; clock       ; 1.000        ; -0.005     ; 2.464      ;
; -1.430 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst6|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 2.462      ;
; -1.430 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.462      ;
; -1.430 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst30|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.462      ;
; -1.430 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst31|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.462      ;
; -1.430 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst21|Q ; clock        ; clock       ; 1.000        ; 0.000      ; 2.462      ;
; -1.430 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst5|Q  ; clock        ; clock       ; 1.000        ; 0.000      ; 2.462      ;
; -1.420 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst42|Q ; clock        ; clock       ; 1.000        ; -0.005     ; 2.447      ;
; -1.420 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst11|Q ; clock        ; clock       ; 1.000        ; -0.005     ; 2.447      ;
; -1.411 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst9|Q  ; clock        ; clock       ; 1.000        ; 0.001      ; 2.444      ;
; -1.411 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst8|Q  ; clock        ; clock       ; 1.000        ; 0.001      ; 2.444      ;
; -1.411 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst32|Q ; clock        ; clock       ; 1.000        ; 0.001      ; 2.444      ;
; -1.394 ; IFID:inst7|flipFlopD:inst64|Q ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 1.000        ; -0.008     ; 2.418      ;
; -1.394 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst9|Q  ; clock        ; clock       ; 1.000        ; 0.001      ; 2.427      ;
; -1.394 ; IFID:inst7|flipFlopD:inst62|Q ; IFID:inst7|flipFlopD:inst8|Q  ; clock        ; clock       ; 1.000        ; 0.001      ; 2.427      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                    ;
+-------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.354 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.429      ;
; 0.361 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst46|Q ; clock        ; clock       ; 0.000        ; 1.917      ; 2.430      ;
; 0.361 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 1.917      ; 2.430      ;
; 0.361 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 1.917      ; 2.430      ;
; 0.361 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst16|Q ; clock        ; clock       ; 0.000        ; 1.917      ; 2.430      ;
; 0.392 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst45|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.462      ;
; 0.392 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst47|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.462      ;
; 0.392 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst14|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.462      ;
; 0.392 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst48|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.462      ;
; 0.392 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.462      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.404 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.479      ;
; 0.411 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst46|Q ; clock        ; clock       ; 0.000        ; 1.917      ; 2.480      ;
; 0.411 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 1.917      ; 2.480      ;
; 0.411 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 1.917      ; 2.480      ;
; 0.411 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst16|Q ; clock        ; clock       ; 0.000        ; 1.917      ; 2.480      ;
; 0.442 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst45|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.512      ;
; 0.442 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst47|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.512      ;
; 0.442 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst14|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.512      ;
; 0.442 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst48|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.512      ;
; 0.442 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.512      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.470 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.545      ;
; 0.471 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst39|Q ; clock        ; clock       ; 0.000        ; 1.924      ; 2.547      ;
; 0.471 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst18|Q ; clock        ; clock       ; 0.000        ; 1.924      ; 2.547      ;
; 0.471 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst17|Q ; clock        ; clock       ; 0.000        ; 1.924      ; 2.547      ;
; 0.471 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst19|Q ; clock        ; clock       ; 0.000        ; 1.924      ; 2.547      ;
; 0.477 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst46|Q ; clock        ; clock       ; 0.000        ; 1.917      ; 2.546      ;
; 0.477 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 1.917      ; 2.546      ;
; 0.477 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 1.917      ; 2.546      ;
; 0.477 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst16|Q ; clock        ; clock       ; 0.000        ; 1.917      ; 2.546      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.483 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 1.923      ; 2.558      ;
; 0.490 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst46|Q ; clock        ; clock       ; 0.000        ; 1.917      ; 2.559      ;
; 0.490 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 1.917      ; 2.559      ;
; 0.490 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 1.917      ; 2.559      ;
; 0.490 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst16|Q ; clock        ; clock       ; 0.000        ; 1.917      ; 2.559      ;
; 0.498 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst10|Q ; clock        ; clock       ; 0.000        ; 1.919      ; 2.569      ;
; 0.508 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst45|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.578      ;
; 0.508 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst47|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.578      ;
; 0.508 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst14|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.578      ;
; 0.508 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst48|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.578      ;
; 0.508 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.578      ;
; 0.517 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst4|Q  ; clock        ; clock       ; 0.000        ; 1.912      ; 2.581      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst45|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.591      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst47|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.591      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst14|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.591      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst48|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.591      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 1.918      ; 2.591      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst39|Q ; clock        ; clock       ; 0.000        ; 1.924      ; 2.597      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst18|Q ; clock        ; clock       ; 0.000        ; 1.924      ; 2.597      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst17|Q ; clock        ; clock       ; 0.000        ; 1.924      ; 2.597      ;
; 0.521 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst19|Q ; clock        ; clock       ; 0.000        ; 1.924      ; 2.597      ;
; 0.546 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst52|Q ; clock        ; clock       ; 0.000        ; 1.903      ; 2.601      ;
; 0.546 ; EXMEM:inst23|registerBarrier107:inst|output[69]  ; IFID:inst7|flipFlopD:inst51|Q ; clock        ; clock       ; 0.000        ; 1.903      ; 2.601      ;
+-------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock2'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_9681:auto_generated|ram_block1a24~porta_address_reg9 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 7.036  ; 7.036  ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 6.444  ; 6.444  ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 5.814  ; 5.814  ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 6.304  ; 6.304  ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 7.036  ; 7.036  ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 7.394  ; 7.394  ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 7.394  ; 7.394  ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 6.779  ; 6.779  ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 6.577  ; 6.577  ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 6.953  ; 6.953  ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 7.202  ; 7.202  ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 6.475  ; 6.475  ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 6.810  ; 6.810  ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 6.634  ; 6.634  ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 6.633  ; 6.633  ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 6.592  ; 6.592  ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 6.570  ; 6.570  ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 6.204  ; 6.204  ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 7.002  ; 7.002  ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 6.520  ; 6.520  ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 6.552  ; 6.552  ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 6.829  ; 6.829  ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 6.755  ; 6.755  ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 6.671  ; 6.671  ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 6.966  ; 6.966  ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 7.069  ; 7.069  ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 6.807  ; 6.807  ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 6.668  ; 6.668  ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 6.644  ; 6.644  ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 7.084  ; 7.084  ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 7.091  ; 7.091  ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 6.586  ; 6.586  ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 6.020  ; 6.020  ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 6.415  ; 6.415  ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 6.155  ; 6.155  ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 6.191  ; 6.191  ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 13.260 ; 13.260 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 11.174 ; 11.174 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 10.746 ; 10.746 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 10.901 ; 10.901 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 10.155 ; 10.155 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 11.170 ; 11.170 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 11.231 ; 11.231 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 11.153 ; 11.153 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 10.696 ; 10.696 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 10.748 ; 10.748 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 10.563 ; 10.563 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 10.704 ; 10.704 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 11.145 ; 11.145 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 11.146 ; 11.146 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 11.789 ; 11.789 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 11.772 ; 11.772 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 11.759 ; 11.759 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 11.827 ; 11.827 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 11.923 ; 11.923 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 12.067 ; 12.067 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 11.999 ; 11.999 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 12.490 ; 12.490 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 12.195 ; 12.195 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 12.632 ; 12.632 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 12.918 ; 12.918 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 13.260 ; 13.260 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 13.189 ; 13.189 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 12.973 ; 12.973 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 13.100 ; 13.100 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 13.210 ; 13.210 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 9.218  ; 9.218  ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 9.218  ; 9.218  ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 7.792  ; 7.792  ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 9.328  ; 9.328  ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 10.607 ; 10.607 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 9.075  ; 9.075  ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 8.267  ; 8.267  ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 9.133  ; 9.133  ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 9.280  ; 9.280  ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 9.280  ; 9.280  ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 7.809  ; 7.809  ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 7.610  ; 7.610  ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 7.337  ; 7.337  ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 7.610  ; 7.610  ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 8.893  ; 8.893  ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 7.809  ; 7.809  ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 8.355  ; 8.355  ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 8.893  ; 8.893  ; Rise       ; clock           ;
; DInstruction[*]      ; clock      ; 7.349  ; 7.349  ; Rise       ; clock           ;
;  DInstruction[0]     ; clock      ; 6.850  ; 6.850  ; Rise       ; clock           ;
;  DInstruction[1]     ; clock      ; 6.482  ; 6.482  ; Rise       ; clock           ;
;  DInstruction[2]     ; clock      ; 6.954  ; 6.954  ; Rise       ; clock           ;
;  DInstruction[3]     ; clock      ; 6.457  ; 6.457  ; Rise       ; clock           ;
;  DInstruction[4]     ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  DInstruction[5]     ; clock      ; 7.128  ; 7.128  ; Rise       ; clock           ;
;  DInstruction[6]     ; clock      ; 6.233  ; 6.233  ; Rise       ; clock           ;
;  DInstruction[7]     ; clock      ; 6.331  ; 6.331  ; Rise       ; clock           ;
;  DInstruction[8]     ; clock      ; 6.623  ; 6.623  ; Rise       ; clock           ;
;  DInstruction[9]     ; clock      ; 7.123  ; 7.123  ; Rise       ; clock           ;
;  DInstruction[10]    ; clock      ; 6.802  ; 6.802  ; Rise       ; clock           ;
;  DInstruction[11]    ; clock      ; 6.834  ; 6.834  ; Rise       ; clock           ;
;  DInstruction[12]    ; clock      ; 6.616  ; 6.616  ; Rise       ; clock           ;
;  DInstruction[13]    ; clock      ; 7.349  ; 7.349  ; Rise       ; clock           ;
;  DInstruction[14]    ; clock      ; 6.350  ; 6.350  ; Rise       ; clock           ;
;  DInstruction[15]    ; clock      ; 6.429  ; 6.429  ; Rise       ; clock           ;
;  DInstruction[16]    ; clock      ; 6.432  ; 6.432  ; Rise       ; clock           ;
;  DInstruction[17]    ; clock      ; 6.358  ; 6.358  ; Rise       ; clock           ;
;  DInstruction[18]    ; clock      ; 6.244  ; 6.244  ; Rise       ; clock           ;
;  DInstruction[19]    ; clock      ; 6.171  ; 6.171  ; Rise       ; clock           ;
;  DInstruction[20]    ; clock      ; 6.517  ; 6.517  ; Rise       ; clock           ;
;  DInstruction[21]    ; clock      ; 5.230  ; 5.230  ; Rise       ; clock           ;
;  DInstruction[22]    ; clock      ; 4.954  ; 4.954  ; Rise       ; clock           ;
;  DInstruction[23]    ; clock      ; 5.125  ; 5.125  ; Rise       ; clock           ;
;  DInstruction[24]    ; clock      ; 4.712  ; 4.712  ; Rise       ; clock           ;
;  DInstruction[25]    ; clock      ; 5.122  ; 5.122  ; Rise       ; clock           ;
;  DInstruction[26]    ; clock      ; 6.815  ; 6.815  ; Rise       ; clock           ;
;  DInstruction[27]    ; clock      ; 6.618  ; 6.618  ; Rise       ; clock           ;
;  DInstruction[28]    ; clock      ; 6.641  ; 6.641  ; Rise       ; clock           ;
;  DInstruction[29]    ; clock      ; 6.478  ; 6.478  ; Rise       ; clock           ;
;  DInstruction[30]    ; clock      ; 7.212  ; 7.212  ; Rise       ; clock           ;
;  DInstruction[31]    ; clock      ; 6.612  ; 6.612  ; Rise       ; clock           ;
; DJAL                 ; clock      ; 8.423  ; 8.423  ; Rise       ; clock           ;
; DJump                ; clock      ; 8.339  ; 8.339  ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 11.258 ; 11.258 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 10.058 ; 10.058 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 9.807  ; 9.807  ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 10.554 ; 10.554 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 10.193 ; 10.193 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 9.934  ; 9.934  ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 10.005 ; 10.005 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 10.431 ; 10.431 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 10.020 ; 10.020 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 9.286  ; 9.286  ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 9.397  ; 9.397  ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 10.187 ; 10.187 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 9.714  ; 9.714  ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 9.629  ; 9.629  ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 10.542 ; 10.542 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 10.179 ; 10.179 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 10.998 ; 10.998 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 10.963 ; 10.963 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 10.597 ; 10.597 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 10.136 ; 10.136 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 10.212 ; 10.212 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 10.201 ; 10.201 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 9.845  ; 9.845  ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 9.681  ; 9.681  ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 9.920  ; 9.920  ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 10.730 ; 10.730 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 9.666  ; 9.666  ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 11.258 ; 11.258 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 10.235 ; 10.235 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 9.458  ; 9.458  ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 9.871  ; 9.871  ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 10.957 ; 10.957 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 10.077 ; 10.077 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 8.753  ; 8.753  ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 8.824  ; 8.824  ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 9.151  ; 9.151  ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 8.368  ; 8.368  ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 8.496  ; 8.496  ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 9.110  ; 9.110  ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 9.632  ; 9.632  ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 9.376  ; 9.376  ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 8.838  ; 8.838  ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 9.018  ; 9.018  ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 9.334  ; 9.334  ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 8.668  ; 8.668  ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 9.695  ; 9.695  ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 9.063  ; 9.063  ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 10.957 ; 10.957 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 8.821  ; 8.821  ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 9.526  ; 9.526  ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 8.258  ; 8.258  ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 9.755  ; 9.755  ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 9.093  ; 9.093  ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 9.432  ; 9.432  ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 9.039  ; 9.039  ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 9.719  ; 9.719  ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 9.116  ; 9.116  ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 9.645  ; 9.645  ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 8.385  ; 8.385  ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 9.059  ; 9.059  ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 11.909 ; 11.909 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 9.977  ; 9.977  ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 10.946 ; 10.946 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 9.657  ; 9.657  ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 9.582  ; 9.582  ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 10.103 ; 10.103 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 10.072 ; 10.072 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 10.054 ; 10.054 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 10.961 ; 10.961 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 10.516 ; 10.516 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 10.504 ; 10.504 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 10.029 ; 10.029 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 11.226 ; 11.226 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 10.226 ; 10.226 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 10.701 ; 10.701 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 9.924  ; 9.924  ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 10.668 ; 10.668 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 9.874  ; 9.874  ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 11.221 ; 11.221 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 11.223 ; 11.223 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 9.633  ; 9.633  ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 9.623  ; 9.623  ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 10.206 ; 10.206 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 10.180 ; 10.180 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 11.909 ; 11.909 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 10.569 ; 10.569 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 10.037 ; 10.037 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 10.837 ; 10.837 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 10.129 ; 10.129 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
; EXBranch[*]          ; clock      ; 5.178  ; 5.178  ; Rise       ; clock           ;
;  EXBranch[0]         ; clock      ; 5.178  ; 5.178  ; Rise       ; clock           ;
;  EXBranch[1]         ; clock      ; 4.172  ; 4.172  ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 5.941  ; 5.941  ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 5.372  ; 5.372  ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 5.724  ; 5.724  ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 5.216  ; 5.216  ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 4.967  ; 4.967  ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 4.940  ; 4.940  ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 4.706  ; 4.706  ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 5.319  ; 5.319  ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 5.811  ; 5.811  ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 4.914  ; 4.914  ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 5.941  ; 5.941  ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 5.139  ; 5.139  ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 4.587  ; 4.587  ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 5.343  ; 5.343  ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 4.927  ; 4.927  ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 4.935  ; 4.935  ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 5.038  ; 5.038  ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 4.698  ; 4.698  ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 4.942  ; 4.942  ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 4.783  ; 4.783  ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 4.632  ; 4.632  ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 4.800  ; 4.800  ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 5.426  ; 5.426  ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 5.073  ; 5.073  ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 5.392  ; 5.392  ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 5.021  ; 5.021  ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 5.597  ; 5.597  ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 4.728  ; 4.728  ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 4.810  ; 4.810  ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 5.032  ; 5.032  ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 5.104  ; 5.104  ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 5.488  ; 5.488  ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 5.366  ; 5.366  ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 5.274  ; 5.274  ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 4.902  ; 4.902  ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 5.274  ; 5.274  ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 5.137  ; 5.137  ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 4.476  ; 4.476  ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 4.668  ; 4.668  ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 4.563  ; 4.563  ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 6.297  ; 6.297  ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 5.414  ; 5.414  ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 5.352  ; 5.352  ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 4.929  ; 4.929  ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 5.145  ; 5.145  ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 5.287  ; 5.287  ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 4.507  ; 4.507  ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 4.686  ; 4.686  ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 4.808  ; 4.808  ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 4.633  ; 4.633  ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 5.212  ; 5.212  ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 5.073  ; 5.073  ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 5.000  ; 5.000  ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 5.321  ; 5.321  ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 5.132  ; 5.132  ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 5.432  ; 5.432  ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 4.950  ; 4.950  ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 5.301  ; 5.301  ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 5.318  ; 5.318  ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 5.613  ; 5.613  ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 5.024  ; 5.024  ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 5.007  ; 5.007  ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 5.638  ; 5.638  ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 6.015  ; 6.015  ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 5.185  ; 5.185  ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 6.005  ; 6.005  ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 4.910  ; 4.910  ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 5.638  ; 5.638  ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 4.793  ; 4.793  ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 4.616  ; 4.616  ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 5.142  ; 5.142  ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 6.297  ; 6.297  ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 5.081  ; 5.081  ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 8.627  ; 8.627  ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 7.239  ; 7.239  ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 7.144  ; 7.144  ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 7.724  ; 7.724  ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 8.249  ; 8.249  ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 7.913  ; 7.913  ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 7.462  ; 7.462  ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 8.014  ; 8.014  ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 7.016  ; 7.016  ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 7.061  ; 7.061  ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 7.484  ; 7.484  ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 7.428  ; 7.428  ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 6.661  ; 6.661  ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 7.715  ; 7.715  ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 6.696  ; 6.696  ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 6.933  ; 6.933  ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 8.112  ; 8.112  ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 7.086  ; 7.086  ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 7.044  ; 7.044  ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 6.730  ; 6.730  ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 8.175  ; 8.175  ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 7.815  ; 7.815  ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 8.367  ; 8.367  ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 7.467  ; 7.467  ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 7.082  ; 7.082  ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 7.985  ; 7.985  ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 8.627  ; 8.627  ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 8.065  ; 8.065  ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 7.811  ; 7.811  ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 7.320  ; 7.320  ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 7.197  ; 7.197  ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 7.742  ; 7.742  ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 8.307  ; 8.307  ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 7.592  ; 7.592  ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 8.081  ; 8.081  ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 8.074  ; 8.074  ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 7.729  ; 7.729  ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 7.593  ; 7.593  ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 9.122  ; 9.122  ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 7.836  ; 7.836  ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 7.965  ; 7.965  ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 8.217  ; 8.217  ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 8.753  ; 8.753  ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 7.357  ; 7.357  ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 8.311  ; 8.311  ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 7.777  ; 7.777  ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 8.177  ; 8.177  ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 8.487  ; 8.487  ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 7.557  ; 7.557  ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 7.777  ; 7.777  ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 7.460  ; 7.460  ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 8.337  ; 8.337  ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 8.278  ; 8.278  ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 7.454  ; 7.454  ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 8.075  ; 8.075  ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 8.568  ; 8.568  ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 7.652  ; 7.652  ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 8.612  ; 8.612  ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 8.339  ; 8.339  ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 8.107  ; 8.107  ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 8.338  ; 8.338  ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 8.285  ; 8.285  ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 5.179  ; 5.179  ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 5.092  ; 5.092  ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 5.179  ; 5.179  ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 4.677  ; 4.677  ; Rise       ; clock           ;
; Flush                ; clock      ; 7.609  ; 7.609  ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 5.971  ; 5.971  ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 6.730  ; 6.730  ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 6.546  ; 6.546  ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 6.730  ; 6.730  ; Rise       ; clock           ;
; Jump                 ; clock      ; 8.369  ; 8.369  ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 4.589  ; 4.589  ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 4.337  ; 4.337  ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 4.589  ; 4.589  ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 4.757  ; 4.757  ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 8.275  ; 8.275  ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 6.878  ; 6.878  ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 6.472  ; 6.472  ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 7.797  ; 7.797  ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 6.793  ; 6.793  ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 6.652  ; 6.652  ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 6.559  ; 6.559  ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 7.274  ; 7.274  ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 6.957  ; 6.957  ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 7.312  ; 7.312  ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 6.825  ; 6.825  ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 7.318  ; 7.318  ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 7.233  ; 7.233  ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 7.032  ; 7.032  ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 6.596  ; 6.596  ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 6.712  ; 6.712  ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 7.201  ; 7.201  ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 7.133  ; 7.133  ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 6.828  ; 6.828  ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 7.156  ; 7.156  ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 8.275  ; 8.275  ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 6.987  ; 6.987  ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 6.453  ; 6.453  ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 7.118  ; 7.118  ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 6.859  ; 6.859  ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 6.296  ; 6.296  ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 7.237  ; 7.237  ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 8.092  ; 8.092  ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 7.970  ; 7.970  ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 7.243  ; 7.243  ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 6.941  ; 6.941  ; Rise       ; clock           ;
; MEMZero              ; clock      ; 4.860  ; 4.860  ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 5.470  ; 5.470  ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 4.873  ; 4.873  ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 4.903  ; 4.903  ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 4.978  ; 4.978  ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 4.828  ; 4.828  ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 4.677  ; 4.677  ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 4.605  ; 4.605  ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 4.924  ; 4.924  ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 4.644  ; 4.644  ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 4.419  ; 4.419  ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 5.056  ; 5.056  ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 5.022  ; 5.022  ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 4.838  ; 4.838  ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 4.759  ; 4.759  ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 5.109  ; 5.109  ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 5.470  ; 5.470  ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 4.721  ; 4.721  ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 4.931  ; 4.931  ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 4.967  ; 4.967  ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 4.991  ; 4.991  ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 4.882  ; 4.882  ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 5.140  ; 5.140  ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 4.904  ; 4.904  ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 4.977  ; 4.977  ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 4.793  ; 4.793  ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 4.697  ; 4.697  ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 4.467  ; 4.467  ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 4.434  ; 4.434  ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 4.415  ; 4.415  ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 4.588  ; 4.588  ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 4.956  ; 4.956  ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 4.599  ; 4.599  ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 4.465  ; 4.465  ; Rise       ; clock           ;
; OrigPC               ; clock      ; 5.245  ; 5.245  ; Rise       ; clock           ;
; Stall                ; clock      ; 8.631  ; 8.631  ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 6.399  ; 6.399  ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 5.572  ; 5.572  ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 5.521  ; 5.521  ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 5.563  ; 5.563  ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 5.282  ; 5.282  ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 5.498  ; 5.498  ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 6.041  ; 6.041  ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 5.901  ; 5.901  ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 5.789  ; 5.789  ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 6.147  ; 6.147  ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 5.251  ; 5.251  ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 5.304  ; 5.304  ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 5.069  ; 5.069  ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 5.386  ; 5.386  ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 5.245  ; 5.245  ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 5.651  ; 5.651  ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 5.623  ; 5.623  ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 6.132  ; 6.132  ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 5.548  ; 5.548  ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 5.674  ; 5.674  ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 6.095  ; 6.095  ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 5.792  ; 5.792  ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 6.098  ; 6.098  ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 5.540  ; 5.540  ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 5.650  ; 5.650  ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 5.580  ; 5.580  ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 5.852  ; 5.852  ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 6.399  ; 6.399  ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 5.753  ; 5.753  ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 5.374  ; 5.374  ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 5.920  ; 5.920  ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 5.791  ; 5.791  ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 5.655  ; 5.655  ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 4.961  ; 4.961  ; Rise       ; clock           ;
; Zero                 ; clock      ; 25.038 ; 25.038 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 24.602 ; 24.602 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 24.602 ; 24.602 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 18.814 ; 18.814 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 17.826 ; 17.826 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 17.569 ; 17.569 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 18.438 ; 18.438 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 17.190 ; 17.190 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 14.437 ; 14.437 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 13.543 ; 13.543 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 13.337 ; 13.337 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 12.674 ; 12.674 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 14.028 ; 14.028 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 14.493 ; 14.493 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 13.873 ; 13.873 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 14.717 ; 14.717 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 15.049 ; 15.049 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 15.743 ; 15.743 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 17.725 ; 17.725 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 18.455 ; 18.455 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 18.641 ; 18.641 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 19.268 ; 19.268 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 19.979 ; 19.979 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 19.764 ; 19.764 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 20.605 ; 20.605 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 21.341 ; 21.341 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 21.160 ; 21.160 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 22.268 ; 22.268 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 22.613 ; 22.613 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 23.063 ; 23.063 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 24.095 ; 24.095 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 23.816 ; 23.816 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 23.230 ; 23.230 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 23.920 ; 23.920 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 7.350  ; 7.350  ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 6.651  ; 6.651  ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 6.386  ; 6.386  ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 6.999  ; 6.999  ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 6.191  ; 6.191  ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 6.442  ; 6.442  ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 6.213  ; 6.213  ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 6.459  ; 6.459  ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 6.341  ; 6.341  ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 6.493  ; 6.493  ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 7.029  ; 7.029  ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 6.521  ; 6.521  ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 7.350  ; 7.350  ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 6.632  ; 6.632  ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 7.083  ; 7.083  ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 7.242  ; 7.242  ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 6.797  ; 6.797  ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 6.926  ; 6.926  ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 6.712  ; 6.712  ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 6.773  ; 6.773  ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 6.772  ; 6.772  ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 7.109  ; 7.109  ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 7.313  ; 7.313  ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 6.718  ; 6.718  ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 6.502  ; 6.502  ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 7.124  ; 7.124  ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 7.006  ; 7.006  ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 6.529  ; 6.529  ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 6.594  ; 6.594  ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 6.791  ; 6.791  ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 6.642  ; 6.642  ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 6.917  ; 6.917  ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 6.685  ; 6.685  ; Rise       ; clock2          ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 4.946 ; 4.946 ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 5.757 ; 5.757 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 6.020 ; 6.020 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 7.394 ; 7.394 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 6.779 ; 6.779 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 6.577 ; 6.577 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 6.953 ; 6.953 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 7.202 ; 7.202 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 6.475 ; 6.475 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 6.810 ; 6.810 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 6.634 ; 6.634 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 6.633 ; 6.633 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 6.592 ; 6.592 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 6.570 ; 6.570 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 6.204 ; 6.204 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 7.002 ; 7.002 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 6.520 ; 6.520 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 6.745 ; 6.745 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 6.552 ; 6.552 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 6.829 ; 6.829 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 6.755 ; 6.755 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 6.671 ; 6.671 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 6.966 ; 6.966 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 7.069 ; 7.069 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 6.807 ; 6.807 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 6.668 ; 6.668 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 6.644 ; 6.644 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 7.084 ; 7.084 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 7.091 ; 7.091 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 6.586 ; 6.586 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 6.020 ; 6.020 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 6.155 ; 6.155 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 6.191 ; 6.191 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 5.366 ; 5.366 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 5.509 ; 5.509 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 5.569 ; 5.569 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 6.144 ; 6.144 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 6.445 ; 6.445 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 5.911 ; 5.911 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 5.989 ; 5.989 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 5.634 ; 5.634 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 6.185 ; 6.185 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 5.825 ; 5.825 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 5.631 ; 5.631 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 5.366 ; 5.366 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 6.316 ; 6.316 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 5.631 ; 5.631 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 5.488 ; 5.488 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 5.758 ; 5.758 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 5.482 ; 5.482 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 5.729 ; 5.729 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 5.414 ; 5.414 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 5.960 ; 5.960 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 5.685 ; 5.685 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 5.655 ; 5.655 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 5.701 ; 5.701 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 6.012 ; 6.012 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 7.501 ; 7.501 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 7.538 ; 7.538 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 7.519 ; 7.519 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 7.367 ; 7.367 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 6.631 ; 6.631 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 7.339 ; 7.339 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 7.326 ; 7.326 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 7.580 ; 7.580 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 7.326 ; 7.326 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 6.800 ; 6.800 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 6.908 ; 6.908 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 6.800 ; 6.800 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 6.942 ; 6.942 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 7.270 ; 7.270 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 7.807 ; 7.807 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 6.942 ; 6.942 ; Rise       ; clock           ;
; DInstruction[*]      ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  DInstruction[0]     ; clock      ; 6.850 ; 6.850 ; Rise       ; clock           ;
;  DInstruction[1]     ; clock      ; 6.482 ; 6.482 ; Rise       ; clock           ;
;  DInstruction[2]     ; clock      ; 6.954 ; 6.954 ; Rise       ; clock           ;
;  DInstruction[3]     ; clock      ; 6.457 ; 6.457 ; Rise       ; clock           ;
;  DInstruction[4]     ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  DInstruction[5]     ; clock      ; 7.128 ; 7.128 ; Rise       ; clock           ;
;  DInstruction[6]     ; clock      ; 6.233 ; 6.233 ; Rise       ; clock           ;
;  DInstruction[7]     ; clock      ; 6.331 ; 6.331 ; Rise       ; clock           ;
;  DInstruction[8]     ; clock      ; 6.623 ; 6.623 ; Rise       ; clock           ;
;  DInstruction[9]     ; clock      ; 7.123 ; 7.123 ; Rise       ; clock           ;
;  DInstruction[10]    ; clock      ; 6.802 ; 6.802 ; Rise       ; clock           ;
;  DInstruction[11]    ; clock      ; 6.834 ; 6.834 ; Rise       ; clock           ;
;  DInstruction[12]    ; clock      ; 6.616 ; 6.616 ; Rise       ; clock           ;
;  DInstruction[13]    ; clock      ; 7.349 ; 7.349 ; Rise       ; clock           ;
;  DInstruction[14]    ; clock      ; 6.350 ; 6.350 ; Rise       ; clock           ;
;  DInstruction[15]    ; clock      ; 6.429 ; 6.429 ; Rise       ; clock           ;
;  DInstruction[16]    ; clock      ; 6.432 ; 6.432 ; Rise       ; clock           ;
;  DInstruction[17]    ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
;  DInstruction[18]    ; clock      ; 6.244 ; 6.244 ; Rise       ; clock           ;
;  DInstruction[19]    ; clock      ; 6.171 ; 6.171 ; Rise       ; clock           ;
;  DInstruction[20]    ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  DInstruction[21]    ; clock      ; 5.230 ; 5.230 ; Rise       ; clock           ;
;  DInstruction[22]    ; clock      ; 4.954 ; 4.954 ; Rise       ; clock           ;
;  DInstruction[23]    ; clock      ; 5.125 ; 5.125 ; Rise       ; clock           ;
;  DInstruction[24]    ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  DInstruction[25]    ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  DInstruction[26]    ; clock      ; 6.815 ; 6.815 ; Rise       ; clock           ;
;  DInstruction[27]    ; clock      ; 6.618 ; 6.618 ; Rise       ; clock           ;
;  DInstruction[28]    ; clock      ; 6.641 ; 6.641 ; Rise       ; clock           ;
;  DInstruction[29]    ; clock      ; 6.478 ; 6.478 ; Rise       ; clock           ;
;  DInstruction[30]    ; clock      ; 7.212 ; 7.212 ; Rise       ; clock           ;
;  DInstruction[31]    ; clock      ; 6.612 ; 6.612 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 7.183 ; 7.183 ; Rise       ; clock           ;
; DJump                ; clock      ; 7.598 ; 7.598 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 5.573 ; 5.573 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 5.573 ; 5.573 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 6.249 ; 6.249 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 6.706 ; 6.706 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 7.140 ; 7.140 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 6.621 ; 6.621 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 6.450 ; 6.450 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 6.651 ; 6.651 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 7.054 ; 7.054 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 5.986 ; 5.986 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 5.944 ; 5.944 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 5.919 ; 5.919 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 6.332 ; 6.332 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 6.103 ; 6.103 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 6.138 ; 6.138 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 7.219 ; 7.219 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 6.587 ; 6.587 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 7.178 ; 7.178 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 6.866 ; 6.866 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 6.774 ; 6.774 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 6.717 ; 6.717 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 6.215 ; 6.215 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 6.997 ; 6.997 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 6.398 ; 6.398 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 5.781 ; 5.781 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 6.282 ; 6.282 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 6.779 ; 6.779 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 6.044 ; 6.044 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 6.401 ; 6.401 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 6.512 ; 6.512 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 6.451 ; 6.451 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 6.248 ; 6.248 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 5.763 ; 5.763 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 4.811 ; 4.811 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 5.195 ; 5.195 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 6.098 ; 6.098 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 5.055 ; 5.055 ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 4.941 ; 4.941 ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 5.134 ; 5.134 ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 5.598 ; 5.598 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 6.034 ; 6.034 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 5.360 ; 5.360 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 5.163 ; 5.163 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 6.031 ; 6.031 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 5.843 ; 5.843 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 5.345 ; 5.345 ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 6.103 ; 6.103 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 5.839 ; 5.839 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 6.860 ; 6.860 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 5.448 ; 5.448 ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 5.529 ; 5.529 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 5.701 ; 5.701 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 4.811 ; 4.811 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 5.455 ; 5.455 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 6.039 ; 6.039 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 5.417 ; 5.417 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 5.320 ; 5.320 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 5.073 ; 5.073 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 5.861 ; 5.861 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 6.332 ; 6.332 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 5.909 ; 5.909 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 6.565 ; 6.565 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 5.253 ; 5.253 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 5.604 ; 5.604 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 5.340 ; 5.340 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 5.642 ; 5.642 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 5.827 ; 5.827 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 6.111 ; 6.111 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 6.188 ; 6.188 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 5.673 ; 5.673 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 5.658 ; 5.658 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 5.376 ; 5.376 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 6.481 ; 6.481 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 5.558 ; 5.558 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 5.558 ; 5.558 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 6.099 ; 6.099 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 6.796 ; 6.796 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 5.251 ; 5.251 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 6.001 ; 6.001 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 6.832 ; 6.832 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 5.933 ; 5.933 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 5.922 ; 5.922 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 5.524 ; 5.524 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 7.107 ; 7.107 ; Rise       ; clock           ;
; EXBranch[*]          ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
;  EXBranch[0]         ; clock      ; 5.178 ; 5.178 ; Rise       ; clock           ;
;  EXBranch[1]         ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 5.372 ; 5.372 ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 5.724 ; 5.724 ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 5.216 ; 5.216 ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 4.967 ; 4.967 ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 4.940 ; 4.940 ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 5.319 ; 5.319 ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 5.811 ; 5.811 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 5.941 ; 5.941 ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 5.343 ; 5.343 ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 4.927 ; 4.927 ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 5.038 ; 5.038 ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 4.698 ; 4.698 ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 4.942 ; 4.942 ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 5.073 ; 5.073 ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 5.392 ; 5.392 ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 4.728 ; 4.728 ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 4.810 ; 4.810 ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 5.104 ; 5.104 ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 5.488 ; 5.488 ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 5.366 ; 5.366 ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 4.476 ; 4.476 ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 5.137 ; 5.137 ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 4.476 ; 4.476 ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 5.414 ; 5.414 ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 5.352 ; 5.352 ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 4.929 ; 4.929 ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 5.287 ; 5.287 ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 4.808 ; 4.808 ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 5.073 ; 5.073 ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 5.321 ; 5.321 ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 5.432 ; 5.432 ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 4.950 ; 4.950 ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 5.301 ; 5.301 ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 5.318 ; 5.318 ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 5.613 ; 5.613 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 5.007 ; 5.007 ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 5.638 ; 5.638 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 5.638 ; 5.638 ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 5.142 ; 5.142 ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 5.081 ; 5.081 ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 5.259 ; 5.259 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 5.123 ; 5.123 ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 5.632 ; 5.632 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 5.454 ; 5.454 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 5.699 ; 5.699 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 5.364 ; 5.364 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 5.233 ; 5.233 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 5.546 ; 5.546 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 5.416 ; 5.416 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 5.295 ; 5.295 ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 5.431 ; 5.431 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 4.891 ; 4.891 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 5.206 ; 5.206 ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 5.591 ; 5.591 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 5.430 ; 5.430 ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 5.063 ; 5.063 ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 5.431 ; 5.431 ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 5.475 ; 5.475 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 5.444 ; 5.444 ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 5.500 ; 5.500 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 5.101 ; 5.101 ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 4.896 ; 4.896 ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 5.471 ; 5.471 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 5.818 ; 5.818 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 5.368 ; 5.368 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 5.616 ; 5.616 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 5.737 ; 5.737 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 5.465 ; 5.465 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 5.176 ; 5.176 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 5.179 ; 5.179 ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 5.344 ; 5.344 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 5.452 ; 5.452 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 5.899 ; 5.899 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 5.270 ; 5.270 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 5.729 ; 5.729 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 5.728 ; 5.728 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 6.028 ; 6.028 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 5.578 ; 5.578 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 6.038 ; 6.038 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 5.755 ; 5.755 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 5.030 ; 5.030 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 5.671 ; 5.671 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 5.095 ; 5.095 ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 5.523 ; 5.523 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 5.566 ; 5.566 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 5.331 ; 5.331 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 5.457 ; 5.457 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 4.988 ; 4.988 ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 6.345 ; 6.345 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 5.409 ; 5.409 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 5.833 ; 5.833 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 5.746 ; 5.746 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 6.048 ; 6.048 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 5.514 ; 5.514 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 5.092 ; 5.092 ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 5.179 ; 5.179 ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; Flush                ; clock      ; 5.922 ; 5.922 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 5.154 ; 5.154 ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 5.276 ; 5.276 ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 5.154 ; 5.154 ; Rise       ; clock           ;
; Jump                 ; clock      ; 7.628 ; 7.628 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 4.757 ; 4.757 ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 6.296 ; 6.296 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 6.878 ; 6.878 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 6.472 ; 6.472 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 7.797 ; 7.797 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 6.793 ; 6.793 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 6.652 ; 6.652 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 6.560 ; 6.560 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 6.559 ; 6.559 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 7.274 ; 7.274 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 6.957 ; 6.957 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 7.312 ; 7.312 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 6.825 ; 6.825 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 7.318 ; 7.318 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 7.233 ; 7.233 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 7.032 ; 7.032 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 6.492 ; 6.492 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 6.596 ; 6.596 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 6.712 ; 6.712 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 7.201 ; 7.201 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 7.133 ; 7.133 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 6.828 ; 6.828 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 7.156 ; 7.156 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 8.275 ; 8.275 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 6.987 ; 6.987 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 6.453 ; 6.453 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 7.118 ; 7.118 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 6.859 ; 6.859 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 6.296 ; 6.296 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 7.237 ; 7.237 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 8.092 ; 8.092 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 7.970 ; 7.970 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 7.243 ; 7.243 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 6.941 ; 6.941 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 4.860 ; 4.860 ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 4.978 ; 4.978 ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 4.828 ; 4.828 ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 4.605 ; 4.605 ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 4.924 ; 4.924 ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 4.644 ; 4.644 ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 5.056 ; 5.056 ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 5.109 ; 5.109 ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 5.470 ; 5.470 ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 4.931 ; 4.931 ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 4.967 ; 4.967 ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 4.991 ; 4.991 ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 5.140 ; 5.140 ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 4.904 ; 4.904 ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 4.977 ; 4.977 ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 4.467 ; 4.467 ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 4.588 ; 4.588 ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
; OrigPC               ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
; Stall                ; clock      ; 5.404 ; 5.404 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 4.588 ; 4.588 ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 5.046 ; 5.046 ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 5.603 ; 5.603 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 4.671 ; 4.671 ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 5.382 ; 5.382 ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 5.362 ; 5.362 ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 5.258 ; 5.258 ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 4.588 ; 4.588 ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 4.642 ; 4.642 ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 4.905 ; 4.905 ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 5.131 ; 5.131 ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 4.954 ; 4.954 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 5.471 ; 5.471 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 4.888 ; 4.888 ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 5.149 ; 5.149 ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 5.108 ; 5.108 ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 5.267 ; 5.267 ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 5.429 ; 5.429 ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 5.170 ; 5.170 ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 5.543 ; 5.543 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 5.213 ; 5.213 ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 5.382 ; 5.382 ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 5.655 ; 5.655 ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 4.961 ; 4.961 ; Rise       ; clock           ;
; Zero                 ; clock      ; 6.544 ; 6.544 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 5.575 ; 5.575 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 6.761 ; 6.761 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 6.919 ; 6.919 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 5.998 ; 5.998 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 6.260 ; 6.260 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 6.174 ; 6.174 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 7.018 ; 7.018 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 7.604 ; 7.604 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 6.757 ; 6.757 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 6.749 ; 6.749 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 7.120 ; 7.120 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 7.231 ; 7.231 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 5.954 ; 5.954 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 6.008 ; 6.008 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 5.842 ; 5.842 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 6.316 ; 6.316 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 6.635 ; 6.635 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 6.584 ; 6.584 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 6.403 ; 6.403 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 6.172 ; 6.172 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 6.441 ; 6.441 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 6.359 ; 6.359 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 6.840 ; 6.840 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 6.289 ; 6.289 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 6.129 ; 6.129 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 6.065 ; 6.065 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 6.457 ; 6.457 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 6.957 ; 6.957 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 6.444 ; 6.444 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 5.575 ; 5.575 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 6.673 ; 6.673 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 6.191 ; 6.191 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 6.651 ; 6.651 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 6.386 ; 6.386 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 6.999 ; 6.999 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 6.191 ; 6.191 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 6.442 ; 6.442 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 6.213 ; 6.213 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 6.459 ; 6.459 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 6.341 ; 6.341 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 6.493 ; 6.493 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 7.029 ; 7.029 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 6.521 ; 6.521 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 7.350 ; 7.350 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 6.632 ; 6.632 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 7.083 ; 7.083 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 7.242 ; 7.242 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 6.797 ; 6.797 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 6.926 ; 6.926 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 6.712 ; 6.712 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 6.773 ; 6.773 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 6.772 ; 6.772 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 7.109 ; 7.109 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 7.313 ; 7.313 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 6.718 ; 6.718 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 6.502 ; 6.502 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 7.124 ; 7.124 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 7.006 ; 7.006 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 6.529 ; 6.529 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 6.594 ; 6.594 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 6.791 ; 6.791 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 6.642 ; 6.642 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 6.917 ; 6.917 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 6.685 ; 6.685 ; Rise       ; clock2          ;
+----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+---------+-----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery  ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+-----------+---------+---------------------+
; Worst-case Slack ; -134.196   ; -2.854  ; -5.877    ; 0.354   ; -2.000              ;
;  clock           ; -134.196   ; -2.854  ; -5.877    ; 0.354   ; -2.000              ;
;  clock2          ; -4.516     ; 2.267   ; N/A       ; N/A     ; -1.423              ;
; Design-wide TNS  ; -18033.899 ; -40.571 ; -1324.332 ; 0.0     ; -2691.304           ;
;  clock           ; -17695.087 ; -40.571 ; -1324.332 ; 0.000   ; -2462.244           ;
;  clock2          ; -338.812   ; 0.000   ; N/A       ; N/A     ; -229.060            ;
+------------------+------------+---------+-----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 13.638 ; 13.638 ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 12.477 ; 12.477 ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 10.996 ; 10.996 ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 12.119 ; 12.119 ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 13.638 ; 13.638 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 13.871 ; 13.871 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 13.871 ; 13.871 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 12.861 ; 12.861 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 12.326 ; 12.326 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 12.995 ; 12.995 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 13.375 ; 13.375 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 12.022 ; 12.022 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 12.728 ; 12.728 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 12.535 ; 12.535 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 12.447 ; 12.447 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 12.329 ; 12.329 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 12.383 ; 12.383 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 12.357 ; 12.357 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 11.600 ; 11.600 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 12.896 ; 12.896 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 12.236 ; 12.236 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 12.551 ; 12.551 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 12.130 ; 12.130 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 12.740 ; 12.740 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 12.629 ; 12.629 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 12.367 ; 12.367 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 13.195 ; 13.195 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 13.282 ; 13.282 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 12.610 ; 12.610 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 12.214 ; 12.214 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 12.345 ; 12.345 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 13.328 ; 13.328 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 13.340 ; 13.340 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 12.347 ; 12.347 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 11.245 ; 11.245 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 11.968 ; 11.968 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 11.488 ; 11.488 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 11.578 ; 11.578 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 26.564 ; 26.564 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 23.334 ; 23.334 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 22.218 ; 22.218 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 22.720 ; 22.720 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 21.162 ; 21.162 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 23.511 ; 23.511 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 23.520 ; 23.520 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 23.069 ; 23.069 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 22.305 ; 22.305 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 22.600 ; 22.600 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 22.042 ; 22.042 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 22.259 ; 22.259 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 22.290 ; 22.290 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 22.026 ; 22.026 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 23.246 ; 23.246 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 21.649 ; 21.649 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 21.188 ; 21.188 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 24.663 ; 24.663 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 23.842 ; 23.842 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 24.380 ; 24.380 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 23.489 ; 23.489 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 23.587 ; 23.587 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 24.054 ; 24.054 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 23.904 ; 23.904 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 24.887 ; 24.887 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 24.308 ; 24.308 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 25.163 ; 25.163 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 26.027 ; 26.027 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 26.564 ; 26.564 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 26.484 ; 26.484 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 26.056 ; 26.056 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 26.245 ; 26.245 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 26.487 ; 26.487 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 17.495 ; 17.495 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 17.495 ; 17.495 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 14.934 ; 14.934 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 17.683 ; 17.683 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 20.551 ; 20.551 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 17.192 ; 17.192 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 15.567 ; 15.567 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 17.345 ; 17.345 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 17.568 ; 17.568 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 17.568 ; 17.568 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 15.054 ; 15.054 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 14.812 ; 14.812 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 13.906 ; 13.906 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 14.812 ; 14.812 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 16.662 ; 16.662 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 15.074 ; 15.074 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 16.175 ; 16.175 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 16.662 ; 16.662 ; Rise       ; clock           ;
; DInstruction[*]      ; clock      ; 13.910 ; 13.910 ; Rise       ; clock           ;
;  DInstruction[0]     ; clock      ; 12.790 ; 12.790 ; Rise       ; clock           ;
;  DInstruction[1]     ; clock      ; 11.957 ; 11.957 ; Rise       ; clock           ;
;  DInstruction[2]     ; clock      ; 13.177 ; 13.177 ; Rise       ; clock           ;
;  DInstruction[3]     ; clock      ; 12.076 ; 12.076 ; Rise       ; clock           ;
;  DInstruction[4]     ; clock      ; 12.225 ; 12.225 ; Rise       ; clock           ;
;  DInstruction[5]     ; clock      ; 13.333 ; 13.333 ; Rise       ; clock           ;
;  DInstruction[6]     ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  DInstruction[7]     ; clock      ; 11.931 ; 11.931 ; Rise       ; clock           ;
;  DInstruction[8]     ; clock      ; 12.407 ; 12.407 ; Rise       ; clock           ;
;  DInstruction[9]     ; clock      ; 13.516 ; 13.516 ; Rise       ; clock           ;
;  DInstruction[10]    ; clock      ; 12.710 ; 12.710 ; Rise       ; clock           ;
;  DInstruction[11]    ; clock      ; 12.872 ; 12.872 ; Rise       ; clock           ;
;  DInstruction[12]    ; clock      ; 12.236 ; 12.236 ; Rise       ; clock           ;
;  DInstruction[13]    ; clock      ; 13.910 ; 13.910 ; Rise       ; clock           ;
;  DInstruction[14]    ; clock      ; 11.740 ; 11.740 ; Rise       ; clock           ;
;  DInstruction[15]    ; clock      ; 12.046 ; 12.046 ; Rise       ; clock           ;
;  DInstruction[16]    ; clock      ; 11.986 ; 11.986 ; Rise       ; clock           ;
;  DInstruction[17]    ; clock      ; 11.767 ; 11.767 ; Rise       ; clock           ;
;  DInstruction[18]    ; clock      ; 11.508 ; 11.508 ; Rise       ; clock           ;
;  DInstruction[19]    ; clock      ; 11.310 ; 11.310 ; Rise       ; clock           ;
;  DInstruction[20]    ; clock      ; 11.965 ; 11.965 ; Rise       ; clock           ;
;  DInstruction[21]    ; clock      ; 10.032 ; 10.032 ; Rise       ; clock           ;
;  DInstruction[22]    ; clock      ; 9.465  ; 9.465  ; Rise       ; clock           ;
;  DInstruction[23]    ; clock      ; 9.801  ; 9.801  ; Rise       ; clock           ;
;  DInstruction[24]    ; clock      ; 8.899  ; 8.899  ; Rise       ; clock           ;
;  DInstruction[25]    ; clock      ; 10.005 ; 10.005 ; Rise       ; clock           ;
;  DInstruction[26]    ; clock      ; 12.843 ; 12.843 ; Rise       ; clock           ;
;  DInstruction[27]    ; clock      ; 12.545 ; 12.545 ; Rise       ; clock           ;
;  DInstruction[28]    ; clock      ; 12.569 ; 12.569 ; Rise       ; clock           ;
;  DInstruction[29]    ; clock      ; 12.244 ; 12.244 ; Rise       ; clock           ;
;  DInstruction[30]    ; clock      ; 13.447 ; 13.447 ; Rise       ; clock           ;
;  DInstruction[31]    ; clock      ; 12.513 ; 12.513 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 16.151 ; 16.151 ; Rise       ; clock           ;
; DJump                ; clock      ; 16.250 ; 16.250 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 23.535 ; 23.535 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 20.671 ; 20.671 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 20.102 ; 20.102 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 21.843 ; 21.843 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 21.129 ; 21.129 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 20.540 ; 20.540 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 20.656 ; 20.656 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 21.781 ; 21.781 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 21.342 ; 21.342 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 20.923 ; 20.923 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 19.178 ; 19.178 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 19.524 ; 19.524 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 21.346 ; 21.346 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 20.006 ; 20.006 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 19.990 ; 19.990 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 21.832 ; 21.832 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 21.114 ; 21.114 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 22.828 ; 22.828 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 22.963 ; 22.963 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 22.029 ; 22.029 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 21.013 ; 21.013 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 21.410 ; 21.410 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 21.419 ; 21.419 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 20.477 ; 20.477 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 20.413 ; 20.413 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 20.519 ; 20.519 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 22.380 ; 22.380 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 20.179 ; 20.179 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 23.535 ; 23.535 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 21.789 ; 21.789 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 21.002 ; 21.002 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 19.522 ; 19.522 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 20.426 ; 20.426 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 22.437 ; 22.437 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 20.667 ; 20.667 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 17.986 ; 17.986 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 18.238 ; 18.238 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 18.783 ; 18.783 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 17.264 ; 17.264 ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 17.545 ; 17.545 ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 18.964 ; 18.964 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 17.392 ; 17.392 ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 19.862 ; 19.862 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 19.208 ; 19.208 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 18.217 ; 18.217 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 18.455 ; 18.455 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 19.976 ; 19.976 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 19.180 ; 19.180 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 17.699 ; 17.699 ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 19.824 ; 19.824 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 18.402 ; 18.402 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 22.437 ; 22.437 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 18.273 ; 18.273 ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 18.085 ; 18.085 ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 19.818 ; 19.818 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 18.130 ; 18.130 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 17.054 ; 17.054 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 20.252 ; 20.252 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 18.744 ; 18.744 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 19.463 ; 19.463 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 18.565 ; 18.565 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 20.092 ; 20.092 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 18.787 ; 18.787 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 20.019 ; 20.019 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 17.222 ; 17.222 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 18.636 ; 18.636 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 23.631 ; 23.631 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 21.758 ; 21.758 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 19.673 ; 19.673 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 21.933 ; 21.933 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 18.922 ; 18.922 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 18.943 ; 18.943 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 19.079 ; 19.079 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 19.939 ; 19.939 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 19.796 ; 19.796 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 19.730 ; 19.730 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 20.954 ; 20.954 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 21.986 ; 21.986 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 20.805 ; 20.805 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 21.070 ; 21.070 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 19.753 ; 19.753 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 22.614 ; 22.614 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 20.219 ; 20.219 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 21.507 ; 21.507 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 19.799 ; 19.799 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 21.117 ; 21.117 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 19.359 ; 19.359 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 22.765 ; 22.765 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 22.108 ; 22.108 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 18.927 ; 18.927 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 18.973 ; 18.973 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 20.225 ; 20.225 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 20.122 ; 20.122 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 23.631 ; 23.631 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 21.265 ; 21.265 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 19.842 ; 19.842 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 21.387 ; 21.387 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 20.002 ; 20.002 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 22.306 ; 22.306 ; Rise       ; clock           ;
; EXBranch[*]          ; clock      ; 9.463  ; 9.463  ; Rise       ; clock           ;
;  EXBranch[0]         ; clock      ; 9.463  ; 9.463  ; Rise       ; clock           ;
;  EXBranch[1]         ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 10.955 ; 10.955 ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 9.893  ; 9.893  ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 9.402  ; 9.402  ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 9.045  ; 9.045  ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 8.898  ; 8.898  ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 9.787  ; 9.787  ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 10.657 ; 10.657 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 10.955 ; 10.955 ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 9.312  ; 9.312  ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 9.802  ; 9.802  ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 9.186  ; 9.186  ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 9.172  ; 9.172  ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 8.572  ; 8.572  ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 8.977  ; 8.977  ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 8.751  ; 8.751  ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 8.353  ; 8.353  ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 8.748  ; 8.748  ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 10.063 ; 10.063 ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 9.271  ; 9.271  ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 9.942  ; 9.942  ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 10.506 ; 10.506 ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 8.777  ; 8.777  ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 9.311  ; 9.311  ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 10.130 ; 10.130 ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 10.035 ; 10.035 ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 9.658  ; 9.658  ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 9.052  ; 9.052  ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 9.658  ; 9.658  ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 9.329  ; 9.329  ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 8.068  ; 8.068  ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 8.436  ; 8.436  ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 8.384  ; 8.384  ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 11.606 ; 11.606 ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 10.152 ; 10.152 ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 9.763  ; 9.763  ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 8.937  ; 8.937  ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 9.340  ; 9.340  ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 9.572  ; 9.572  ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 8.084  ; 8.084  ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 8.492  ; 8.492  ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 8.750  ; 8.750  ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 9.456  ; 9.456  ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 9.336  ; 9.336  ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 9.248  ; 9.248  ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 10.004 ; 10.004 ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 9.454  ; 9.454  ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 9.614  ; 9.614  ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 9.641  ; 9.641  ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 9.470  ; 9.470  ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 8.993  ; 8.993  ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 10.347 ; 10.347 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 11.136 ; 11.136 ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 11.062 ; 11.062 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 10.630 ; 10.630 ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 8.707  ; 8.707  ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 8.312  ; 8.312  ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 9.339  ; 9.339  ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 11.606 ; 11.606 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 9.177  ; 9.177  ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 17.058 ; 17.058 ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 14.068 ; 14.068 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 13.940 ; 13.940 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 15.112 ; 15.112 ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 16.096 ; 16.096 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 15.258 ; 15.258 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 15.574 ; 15.574 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 14.569 ; 14.569 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 15.870 ; 15.870 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 13.558 ; 13.558 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 13.769 ; 13.769 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 14.781 ; 14.781 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 14.461 ; 14.461 ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 12.860 ; 12.860 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 15.332 ; 15.332 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 13.046 ; 13.046 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 13.527 ; 13.527 ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 16.155 ; 16.155 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 13.847 ; 13.847 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 13.565 ; 13.565 ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 12.864 ; 12.864 ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 15.934 ; 15.934 ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 15.462 ; 15.462 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 15.144 ; 15.144 ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 16.276 ; 16.276 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 14.584 ; 14.584 ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 13.713 ; 13.713 ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 15.664 ; 15.664 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 17.058 ; 17.058 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 15.854 ; 15.854 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 15.437 ; 15.437 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 14.250 ; 14.250 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 14.021 ; 14.021 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 19.127 ; 19.127 ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 15.496 ; 15.496 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 16.951 ; 16.951 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 15.262 ; 15.262 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 16.180 ; 16.180 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 16.223 ; 16.223 ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 15.594 ; 15.594 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 15.210 ; 15.210 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 18.450 ; 18.450 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 15.855 ; 15.855 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 16.013 ; 16.013 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 16.574 ; 16.574 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 17.496 ; 17.496 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 14.702 ; 14.702 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 16.665 ; 16.665 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 15.547 ; 15.547 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 16.607 ; 16.607 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 17.150 ; 17.150 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 15.102 ; 15.102 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 15.755 ; 15.755 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 14.961 ; 14.961 ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 16.651 ; 16.651 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 16.507 ; 16.507 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 14.999 ; 14.999 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 16.263 ; 16.263 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 17.266 ; 17.266 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 15.416 ; 15.416 ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 19.127 ; 19.127 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 17.302 ; 17.302 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 16.758 ; 16.758 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 16.392 ; 16.392 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 16.979 ; 16.979 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 16.708 ; 16.708 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 9.298  ; 9.298  ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
; Flush                ; clock      ; 14.670 ; 14.670 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 12.458 ; 12.458 ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 12.458 ; 12.458 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 11.159 ; 11.159 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 13.201 ; 13.201 ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 12.836 ; 12.836 ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 13.201 ; 13.201 ; Rise       ; clock           ;
; Jump                 ; clock      ; 16.280 ; 16.280 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 8.595  ; 8.595  ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 14.770 ; 14.770 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 11.123 ; 11.123 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 13.788 ; 13.788 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 11.617 ; 11.617 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 11.253 ; 11.253 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 11.297 ; 11.297 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 11.308 ; 11.308 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 12.892 ; 12.892 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 12.123 ; 12.123 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 13.097 ; 13.097 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 11.678 ; 11.678 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 12.889 ; 12.889 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 13.010 ; 13.010 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 12.301 ; 12.301 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 11.462 ; 11.462 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 11.611 ; 11.611 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 12.518 ; 12.518 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 12.549 ; 12.549 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 11.689 ; 11.689 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 12.565 ; 12.565 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 14.770 ; 14.770 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 12.143 ; 12.143 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 11.109 ; 11.109 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 12.735 ; 12.735 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 12.071 ; 12.071 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 10.792 ; 10.792 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 12.753 ; 12.753 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 14.409 ; 14.409 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 14.146 ; 14.146 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 12.538 ; 12.538 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 8.933  ; 8.933  ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 10.055 ; 10.055 ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 8.659  ; 8.659  ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 8.821  ; 8.821  ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 8.907  ; 8.907  ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 8.624  ; 8.624  ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 8.214  ; 8.214  ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 8.962  ; 8.962  ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 8.408  ; 8.408  ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 7.913  ; 7.913  ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 9.135  ; 9.135  ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 9.354  ; 9.354  ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 10.055 ; 10.055 ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 8.584  ; 8.584  ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 8.945  ; 8.945  ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 9.027  ; 9.027  ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 9.069  ; 9.069  ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 8.983  ; 8.983  ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 9.344  ; 9.344  ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 9.067  ; 9.067  ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 9.098  ; 9.098  ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 8.543  ; 8.543  ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 8.435  ; 8.435  ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 8.178  ; 8.178  ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 7.761  ; 7.761  ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 7.979  ; 7.979  ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 8.252  ; 8.252  ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 9.133  ; 9.133  ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 7.962  ; 7.962  ; Rise       ; clock           ;
; OrigPC               ; clock      ; 9.418  ; 9.418  ; Rise       ; clock           ;
; Stall                ; clock      ; 16.870 ; 16.870 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 12.033 ; 12.033 ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 10.366 ; 10.366 ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 11.830 ; 11.830 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 10.286 ; 10.286 ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 10.375 ; 10.375 ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 9.809  ; 9.809  ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 10.186 ; 10.186 ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 11.321 ; 11.321 ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 10.883 ; 10.883 ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 10.868 ; 10.868 ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 11.391 ; 11.391 ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 9.770  ; 9.770  ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 9.869  ; 9.869  ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 9.371  ; 9.371  ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 10.036 ; 10.036 ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 9.705  ; 9.705  ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 10.407 ; 10.407 ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 11.595 ; 11.595 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 10.329 ; 10.329 ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 10.592 ; 10.592 ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 11.514 ; 11.514 ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 11.014 ; 11.014 ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 11.442 ; 11.442 ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 10.155 ; 10.155 ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 10.417 ; 10.417 ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 10.259 ; 10.259 ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 11.126 ; 11.126 ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 12.033 ; 12.033 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 10.475 ; 10.475 ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 10.011 ; 10.011 ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 11.079 ; 11.079 ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 10.285 ; 10.285 ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
; Zero                 ; clock      ; 54.835 ; 54.835 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 53.846 ; 53.846 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 53.846 ; 53.846 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 39.674 ; 39.674 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 37.995 ; 37.995 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 37.174 ; 37.174 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 38.717 ; 38.717 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 35.856 ; 35.856 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 29.857 ; 29.857 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 28.164 ; 28.164 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 27.815 ; 27.815 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 26.544 ; 26.544 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 29.324 ; 29.324 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 30.426 ; 30.426 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 29.291 ; 29.291 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 31.436 ; 31.436 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 31.989 ; 31.989 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 33.413 ; 33.413 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 38.077 ; 38.077 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 40.016 ; 40.016 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 40.072 ; 40.072 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 41.876 ; 41.876 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 43.280 ; 43.280 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 42.756 ; 42.756 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 44.960 ; 44.960 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 46.338 ; 46.338 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 46.089 ; 46.089 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 48.609 ; 48.609 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 49.613 ; 49.613 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 50.480 ; 50.480 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 52.515 ; 52.515 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 52.133 ; 52.133 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 50.881 ; 50.881 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 52.594 ; 52.594 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 12.989 ; 12.989 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 11.260 ; 11.260 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 10.891 ; 10.891 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 12.226 ; 12.226 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 10.521 ; 10.521 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 11.089 ; 11.089 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 10.655 ; 10.655 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 11.175 ; 11.175 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 10.830 ; 10.830 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 11.221 ; 11.221 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 12.383 ; 12.383 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 11.379 ; 11.379 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 12.989 ; 12.989 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 11.533 ; 11.533 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 12.316 ; 12.316 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 12.759 ; 12.759 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 11.775 ; 11.775 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 11.886 ; 11.886 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 11.578 ; 11.578 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 11.738 ; 11.738 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 11.698 ; 11.698 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 12.451 ; 12.451 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 12.784 ; 12.784 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 11.681 ; 11.681 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 11.134 ; 11.134 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 12.604 ; 12.604 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 12.101 ; 12.101 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 11.265 ; 11.265 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 11.443 ; 11.443 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 11.781 ; 11.781 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 11.490 ; 11.490 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 12.032 ; 12.032 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 11.701 ; 11.701 ; Rise       ; clock2          ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 4.946 ; 4.946 ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 5.757 ; 5.757 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 6.020 ; 6.020 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 7.394 ; 7.394 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 6.779 ; 6.779 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 6.577 ; 6.577 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 6.953 ; 6.953 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 7.202 ; 7.202 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 6.475 ; 6.475 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 6.810 ; 6.810 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 6.634 ; 6.634 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 6.633 ; 6.633 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 6.592 ; 6.592 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 6.570 ; 6.570 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 6.204 ; 6.204 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 7.002 ; 7.002 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 6.520 ; 6.520 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 6.745 ; 6.745 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 6.552 ; 6.552 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 6.829 ; 6.829 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 6.755 ; 6.755 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 6.671 ; 6.671 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 6.966 ; 6.966 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 7.069 ; 7.069 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 6.807 ; 6.807 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 6.668 ; 6.668 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 6.644 ; 6.644 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 7.084 ; 7.084 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 7.091 ; 7.091 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 6.586 ; 6.586 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 6.020 ; 6.020 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 6.155 ; 6.155 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 6.191 ; 6.191 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 5.366 ; 5.366 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 5.509 ; 5.509 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 5.569 ; 5.569 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 6.144 ; 6.144 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 6.445 ; 6.445 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 5.911 ; 5.911 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 5.989 ; 5.989 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 5.634 ; 5.634 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 6.185 ; 6.185 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 5.825 ; 5.825 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 5.631 ; 5.631 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 5.366 ; 5.366 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 6.316 ; 6.316 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 5.631 ; 5.631 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 5.488 ; 5.488 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 5.758 ; 5.758 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 5.482 ; 5.482 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 5.729 ; 5.729 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 5.414 ; 5.414 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 5.960 ; 5.960 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 5.685 ; 5.685 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 5.655 ; 5.655 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 5.701 ; 5.701 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 6.012 ; 6.012 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 7.501 ; 7.501 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 7.538 ; 7.538 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 7.519 ; 7.519 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 7.367 ; 7.367 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 6.631 ; 6.631 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 7.339 ; 7.339 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 7.326 ; 7.326 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 7.580 ; 7.580 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 7.326 ; 7.326 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 6.800 ; 6.800 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 6.908 ; 6.908 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 6.800 ; 6.800 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 6.942 ; 6.942 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 7.270 ; 7.270 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 7.807 ; 7.807 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 6.942 ; 6.942 ; Rise       ; clock           ;
; DInstruction[*]      ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  DInstruction[0]     ; clock      ; 6.850 ; 6.850 ; Rise       ; clock           ;
;  DInstruction[1]     ; clock      ; 6.482 ; 6.482 ; Rise       ; clock           ;
;  DInstruction[2]     ; clock      ; 6.954 ; 6.954 ; Rise       ; clock           ;
;  DInstruction[3]     ; clock      ; 6.457 ; 6.457 ; Rise       ; clock           ;
;  DInstruction[4]     ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  DInstruction[5]     ; clock      ; 7.128 ; 7.128 ; Rise       ; clock           ;
;  DInstruction[6]     ; clock      ; 6.233 ; 6.233 ; Rise       ; clock           ;
;  DInstruction[7]     ; clock      ; 6.331 ; 6.331 ; Rise       ; clock           ;
;  DInstruction[8]     ; clock      ; 6.623 ; 6.623 ; Rise       ; clock           ;
;  DInstruction[9]     ; clock      ; 7.123 ; 7.123 ; Rise       ; clock           ;
;  DInstruction[10]    ; clock      ; 6.802 ; 6.802 ; Rise       ; clock           ;
;  DInstruction[11]    ; clock      ; 6.834 ; 6.834 ; Rise       ; clock           ;
;  DInstruction[12]    ; clock      ; 6.616 ; 6.616 ; Rise       ; clock           ;
;  DInstruction[13]    ; clock      ; 7.349 ; 7.349 ; Rise       ; clock           ;
;  DInstruction[14]    ; clock      ; 6.350 ; 6.350 ; Rise       ; clock           ;
;  DInstruction[15]    ; clock      ; 6.429 ; 6.429 ; Rise       ; clock           ;
;  DInstruction[16]    ; clock      ; 6.432 ; 6.432 ; Rise       ; clock           ;
;  DInstruction[17]    ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
;  DInstruction[18]    ; clock      ; 6.244 ; 6.244 ; Rise       ; clock           ;
;  DInstruction[19]    ; clock      ; 6.171 ; 6.171 ; Rise       ; clock           ;
;  DInstruction[20]    ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  DInstruction[21]    ; clock      ; 5.230 ; 5.230 ; Rise       ; clock           ;
;  DInstruction[22]    ; clock      ; 4.954 ; 4.954 ; Rise       ; clock           ;
;  DInstruction[23]    ; clock      ; 5.125 ; 5.125 ; Rise       ; clock           ;
;  DInstruction[24]    ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  DInstruction[25]    ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  DInstruction[26]    ; clock      ; 6.815 ; 6.815 ; Rise       ; clock           ;
;  DInstruction[27]    ; clock      ; 6.618 ; 6.618 ; Rise       ; clock           ;
;  DInstruction[28]    ; clock      ; 6.641 ; 6.641 ; Rise       ; clock           ;
;  DInstruction[29]    ; clock      ; 6.478 ; 6.478 ; Rise       ; clock           ;
;  DInstruction[30]    ; clock      ; 7.212 ; 7.212 ; Rise       ; clock           ;
;  DInstruction[31]    ; clock      ; 6.612 ; 6.612 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 7.183 ; 7.183 ; Rise       ; clock           ;
; DJump                ; clock      ; 7.598 ; 7.598 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 5.573 ; 5.573 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 5.573 ; 5.573 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 6.249 ; 6.249 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 6.706 ; 6.706 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 7.140 ; 7.140 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 6.621 ; 6.621 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 6.450 ; 6.450 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 6.651 ; 6.651 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 7.054 ; 7.054 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 5.986 ; 5.986 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 5.944 ; 5.944 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 5.919 ; 5.919 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 6.332 ; 6.332 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 6.103 ; 6.103 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 6.138 ; 6.138 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 7.219 ; 7.219 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 6.587 ; 6.587 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 7.178 ; 7.178 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 6.866 ; 6.866 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 6.774 ; 6.774 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 6.717 ; 6.717 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 6.215 ; 6.215 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 6.997 ; 6.997 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 6.398 ; 6.398 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 5.781 ; 5.781 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 6.282 ; 6.282 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 6.779 ; 6.779 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 6.044 ; 6.044 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 6.401 ; 6.401 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 6.512 ; 6.512 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 6.451 ; 6.451 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 6.248 ; 6.248 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 5.763 ; 5.763 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 4.811 ; 4.811 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 5.195 ; 5.195 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 6.098 ; 6.098 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 5.055 ; 5.055 ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 4.941 ; 4.941 ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 5.134 ; 5.134 ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 5.598 ; 5.598 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 6.034 ; 6.034 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 5.360 ; 5.360 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 5.163 ; 5.163 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 6.031 ; 6.031 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 5.843 ; 5.843 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 5.345 ; 5.345 ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 6.103 ; 6.103 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 5.839 ; 5.839 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 6.860 ; 6.860 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 5.448 ; 5.448 ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 5.529 ; 5.529 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 5.701 ; 5.701 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 4.811 ; 4.811 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 5.455 ; 5.455 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 6.039 ; 6.039 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 5.417 ; 5.417 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 5.320 ; 5.320 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 5.073 ; 5.073 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 5.861 ; 5.861 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 6.332 ; 6.332 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 5.909 ; 5.909 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 6.565 ; 6.565 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 5.253 ; 5.253 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 5.604 ; 5.604 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 5.340 ; 5.340 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 5.642 ; 5.642 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 5.827 ; 5.827 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 6.111 ; 6.111 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 6.188 ; 6.188 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 5.673 ; 5.673 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 5.658 ; 5.658 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 5.376 ; 5.376 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 6.481 ; 6.481 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 5.558 ; 5.558 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 5.558 ; 5.558 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 6.099 ; 6.099 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 6.796 ; 6.796 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 5.251 ; 5.251 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 6.001 ; 6.001 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 6.832 ; 6.832 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 5.933 ; 5.933 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 5.922 ; 5.922 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 5.524 ; 5.524 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 7.107 ; 7.107 ; Rise       ; clock           ;
; EXBranch[*]          ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
;  EXBranch[0]         ; clock      ; 5.178 ; 5.178 ; Rise       ; clock           ;
;  EXBranch[1]         ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 5.372 ; 5.372 ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 5.724 ; 5.724 ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 5.216 ; 5.216 ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 4.967 ; 4.967 ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 4.940 ; 4.940 ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 5.319 ; 5.319 ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 5.811 ; 5.811 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 5.941 ; 5.941 ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 5.343 ; 5.343 ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 4.927 ; 4.927 ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 5.038 ; 5.038 ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 4.698 ; 4.698 ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 4.942 ; 4.942 ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 5.073 ; 5.073 ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 5.392 ; 5.392 ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 4.728 ; 4.728 ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 4.810 ; 4.810 ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 5.104 ; 5.104 ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 5.488 ; 5.488 ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 5.366 ; 5.366 ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 4.476 ; 4.476 ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 5.137 ; 5.137 ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 4.476 ; 4.476 ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 5.414 ; 5.414 ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 5.352 ; 5.352 ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 4.929 ; 4.929 ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 5.287 ; 5.287 ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 4.808 ; 4.808 ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 5.073 ; 5.073 ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 5.321 ; 5.321 ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 5.432 ; 5.432 ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 4.950 ; 4.950 ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 5.301 ; 5.301 ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 5.318 ; 5.318 ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 5.613 ; 5.613 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 5.007 ; 5.007 ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 5.638 ; 5.638 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 5.638 ; 5.638 ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 5.142 ; 5.142 ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 5.081 ; 5.081 ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 5.259 ; 5.259 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 5.123 ; 5.123 ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 5.632 ; 5.632 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 5.454 ; 5.454 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 5.699 ; 5.699 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 5.364 ; 5.364 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 5.233 ; 5.233 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 5.546 ; 5.546 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 5.416 ; 5.416 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 5.295 ; 5.295 ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 5.431 ; 5.431 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 4.891 ; 4.891 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 5.206 ; 5.206 ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 5.591 ; 5.591 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 5.430 ; 5.430 ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 5.063 ; 5.063 ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 5.431 ; 5.431 ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 5.475 ; 5.475 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 5.444 ; 5.444 ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 5.500 ; 5.500 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 5.101 ; 5.101 ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 4.896 ; 4.896 ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 5.471 ; 5.471 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 5.818 ; 5.818 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 5.368 ; 5.368 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 5.616 ; 5.616 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 5.737 ; 5.737 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 5.465 ; 5.465 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 5.176 ; 5.176 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 5.179 ; 5.179 ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 5.344 ; 5.344 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 5.452 ; 5.452 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 5.899 ; 5.899 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 5.270 ; 5.270 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 5.729 ; 5.729 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 5.728 ; 5.728 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 6.028 ; 6.028 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 5.578 ; 5.578 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 6.038 ; 6.038 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 5.755 ; 5.755 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 5.030 ; 5.030 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 5.671 ; 5.671 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 5.095 ; 5.095 ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 5.523 ; 5.523 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 5.566 ; 5.566 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 5.331 ; 5.331 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 5.457 ; 5.457 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 4.988 ; 4.988 ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 6.345 ; 6.345 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 5.409 ; 5.409 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 5.833 ; 5.833 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 5.746 ; 5.746 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 6.048 ; 6.048 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 5.514 ; 5.514 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 5.092 ; 5.092 ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 5.179 ; 5.179 ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; Flush                ; clock      ; 5.922 ; 5.922 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 5.154 ; 5.154 ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 5.276 ; 5.276 ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 5.154 ; 5.154 ; Rise       ; clock           ;
; Jump                 ; clock      ; 7.628 ; 7.628 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 4.757 ; 4.757 ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 6.296 ; 6.296 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 6.878 ; 6.878 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 6.472 ; 6.472 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 7.797 ; 7.797 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 6.793 ; 6.793 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 6.652 ; 6.652 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 6.560 ; 6.560 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 6.559 ; 6.559 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 7.274 ; 7.274 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 6.957 ; 6.957 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 7.312 ; 7.312 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 6.825 ; 6.825 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 7.318 ; 7.318 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 7.233 ; 7.233 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 7.032 ; 7.032 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 6.492 ; 6.492 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 6.596 ; 6.596 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 6.712 ; 6.712 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 7.201 ; 7.201 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 7.133 ; 7.133 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 6.828 ; 6.828 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 7.156 ; 7.156 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 8.275 ; 8.275 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 6.987 ; 6.987 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 6.453 ; 6.453 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 7.118 ; 7.118 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 6.859 ; 6.859 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 6.296 ; 6.296 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 7.237 ; 7.237 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 8.092 ; 8.092 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 7.970 ; 7.970 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 7.243 ; 7.243 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 6.941 ; 6.941 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 4.860 ; 4.860 ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 4.978 ; 4.978 ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 4.828 ; 4.828 ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 4.605 ; 4.605 ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 4.924 ; 4.924 ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 4.644 ; 4.644 ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 5.056 ; 5.056 ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 5.109 ; 5.109 ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 5.470 ; 5.470 ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 4.931 ; 4.931 ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 4.967 ; 4.967 ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 4.991 ; 4.991 ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 5.140 ; 5.140 ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 4.904 ; 4.904 ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 4.977 ; 4.977 ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 4.467 ; 4.467 ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 4.588 ; 4.588 ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
; OrigPC               ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
; Stall                ; clock      ; 5.404 ; 5.404 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 4.588 ; 4.588 ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 5.046 ; 5.046 ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 5.603 ; 5.603 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 4.671 ; 4.671 ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 4.712 ; 4.712 ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 5.382 ; 5.382 ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 5.362 ; 5.362 ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 5.258 ; 5.258 ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 4.588 ; 4.588 ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 4.642 ; 4.642 ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 4.905 ; 4.905 ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 5.131 ; 5.131 ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 4.954 ; 4.954 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 5.471 ; 5.471 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 4.888 ; 4.888 ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 5.149 ; 5.149 ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 5.108 ; 5.108 ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 5.267 ; 5.267 ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 5.429 ; 5.429 ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 5.170 ; 5.170 ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 5.543 ; 5.543 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 5.213 ; 5.213 ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 5.382 ; 5.382 ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 4.935 ; 4.935 ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 5.655 ; 5.655 ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 4.961 ; 4.961 ; Rise       ; clock           ;
; Zero                 ; clock      ; 6.544 ; 6.544 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 5.575 ; 5.575 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 6.761 ; 6.761 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 6.919 ; 6.919 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 5.998 ; 5.998 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 6.260 ; 6.260 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 6.174 ; 6.174 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 7.018 ; 7.018 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 7.604 ; 7.604 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 6.757 ; 6.757 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 6.749 ; 6.749 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 7.120 ; 7.120 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 7.231 ; 7.231 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 5.954 ; 5.954 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 6.008 ; 6.008 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 5.842 ; 5.842 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 6.316 ; 6.316 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 6.635 ; 6.635 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 6.584 ; 6.584 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 6.403 ; 6.403 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 6.172 ; 6.172 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 6.441 ; 6.441 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 6.359 ; 6.359 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 6.840 ; 6.840 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 6.289 ; 6.289 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 6.129 ; 6.129 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 6.065 ; 6.065 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 6.457 ; 6.457 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 6.957 ; 6.957 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 6.444 ; 6.444 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 5.575 ; 5.575 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 6.673 ; 6.673 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 6.191 ; 6.191 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 6.651 ; 6.651 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 6.386 ; 6.386 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 6.999 ; 6.999 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 6.191 ; 6.191 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 6.442 ; 6.442 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 6.213 ; 6.213 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 6.459 ; 6.459 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 6.341 ; 6.341 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 6.493 ; 6.493 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 7.029 ; 7.029 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 6.521 ; 6.521 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 7.350 ; 7.350 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 6.632 ; 6.632 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 7.083 ; 7.083 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 7.242 ; 7.242 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 6.797 ; 6.797 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 6.926 ; 6.926 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 6.712 ; 6.712 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 6.773 ; 6.773 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 6.772 ; 6.772 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 7.109 ; 7.109 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 7.313 ; 7.313 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 6.718 ; 6.718 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 6.502 ; 6.502 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 7.124 ; 7.124 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 7.006 ; 7.006 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 6.529 ; 6.529 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 6.594 ; 6.594 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 6.791 ; 6.791 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 6.642 ; 6.642 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 6.917 ; 6.917 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 6.685 ; 6.685 ; Rise       ; clock2          ;
+----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock2     ; clock    ; 320          ; 0        ; 0        ; 0        ;
; clock      ; clock2   ; 80           ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock2     ; clock    ; 320          ; 0        ; 0        ; 0        ;
; clock      ; clock2   ; 80           ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3204     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3204     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 526   ; 526   ;
; Unconstrained Output Port Paths ; 15221 ; 15221 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Tue Nov 27 22:53:45 2018
Info: Command: quartus_sta PipelineMIPS -c PipelineMIPS
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PipelineMIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name clock2 clock2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -134.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -134.196    -17695.087 clock 
    Info (332119):    -4.516      -338.812 clock2 
Info (332146): Worst-case hold slack is -2.854
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.854       -40.571 clock 
    Info (332119):     4.614         0.000 clock2 
Info (332146): Worst-case recovery slack is -5.877
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.877     -1324.332 clock 
Info (332146): Worst-case removal slack is 0.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.696         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2437.668 clock 
    Info (332119):    -1.423      -229.060 clock2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -60.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -60.589     -7341.090 clock 
    Info (332119):    -1.726      -126.169 clock2 
Info (332146): Worst-case hold slack is -1.468
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.468       -24.005 clock 
    Info (332119):     2.267         0.000 clock2 
Info (332146): Worst-case recovery slack is -2.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.584      -536.603 clock 
Info (332146): Worst-case removal slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2462.244 clock 
    Info (332119):    -1.423      -229.060 clock2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4717 megabytes
    Info: Processing ended: Tue Nov 27 22:53:49 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


