1.加入新的dcache模块时，忘记添加数据前推，导致出错
2.在请求暂停时，指令存储器也要暂停取值（用组合逻辑设计）
3.检查错误时，注意接口的连接和宽度（位数*）
4.由暂停和flush引发的pc与Inst错位问题，在icache中输入new_pc，同时修改指令存储器的输入pc，使得指令存储器
的pc与指令是对齐的，由以前的2路选择器变为现在的3路选择器。