TimeQuest Timing Analyzer report for top
Wed May 15 09:27:51 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 12. Slow 1200mV 85C Model Setup: 'rec_sclk'
 13. Slow 1200mV 85C Model Setup: 'i2s_clk'
 14. Slow 1200mV 85C Model Setup: 'rec_rx_req'
 15. Slow 1200mV 85C Model Setup: 'i2s_lrclk'
 16. Slow 1200mV 85C Model Hold: 'i2s_lrclk'
 17. Slow 1200mV 85C Model Hold: 'rec_rx_req'
 18. Slow 1200mV 85C Model Hold: 'i2s_clk'
 19. Slow 1200mV 85C Model Hold: 'rec_sclk'
 20. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 21. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 22. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 23. Slow 1200mV 85C Model Removal: 'rec_sclk'
 24. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_lrclk'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_rx_req'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 85C Model Metastability Report
 42. Slow 1200mV 0C Model Fmax Summary
 43. Slow 1200mV 0C Model Setup Summary
 44. Slow 1200mV 0C Model Hold Summary
 45. Slow 1200mV 0C Model Recovery Summary
 46. Slow 1200mV 0C Model Removal Summary
 47. Slow 1200mV 0C Model Minimum Pulse Width Summary
 48. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 49. Slow 1200mV 0C Model Setup: 'rec_sclk'
 50. Slow 1200mV 0C Model Setup: 'i2s_clk'
 51. Slow 1200mV 0C Model Setup: 'rec_rx_req'
 52. Slow 1200mV 0C Model Setup: 'i2s_lrclk'
 53. Slow 1200mV 0C Model Hold: 'i2s_lrclk'
 54. Slow 1200mV 0C Model Hold: 'rec_rx_req'
 55. Slow 1200mV 0C Model Hold: 'i2s_clk'
 56. Slow 1200mV 0C Model Hold: 'rec_sclk'
 57. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 58. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 59. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 60. Slow 1200mV 0C Model Removal: 'rec_sclk'
 61. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 66. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_lrclk'
 67. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_rx_req'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Propagation Delay
 73. Minimum Propagation Delay
 74. Output Enable Times
 75. Minimum Output Enable Times
 76. Output Disable Times
 77. Minimum Output Disable Times
 78. Slow 1200mV 0C Model Metastability Report
 79. Fast 1200mV 0C Model Setup Summary
 80. Fast 1200mV 0C Model Hold Summary
 81. Fast 1200mV 0C Model Recovery Summary
 82. Fast 1200mV 0C Model Removal Summary
 83. Fast 1200mV 0C Model Minimum Pulse Width Summary
 84. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 85. Fast 1200mV 0C Model Setup: 'rec_sclk'
 86. Fast 1200mV 0C Model Setup: 'i2s_clk'
 87. Fast 1200mV 0C Model Setup: 'rec_rx_req'
 88. Fast 1200mV 0C Model Setup: 'i2s_lrclk'
 89. Fast 1200mV 0C Model Hold: 'rec_rx_req'
 90. Fast 1200mV 0C Model Hold: 'i2s_lrclk'
 91. Fast 1200mV 0C Model Hold: 'i2s_clk'
 92. Fast 1200mV 0C Model Hold: 'rec_sclk'
 93. Fast 1200mV 0C Model Hold: 'ecg_sclk'
 94. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
 95. Fast 1200mV 0C Model Recovery: 'rec_sclk'
 96. Fast 1200mV 0C Model Removal: 'rec_sclk'
 97. Fast 1200mV 0C Model Removal: 'ecg_sclk'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 99. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
100. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
101. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
102. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_lrclk'
103. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_rx_req'
104. Setup Times
105. Hold Times
106. Clock to Output Times
107. Minimum Clock to Output Times
108. Propagation Delay
109. Minimum Propagation Delay
110. Output Enable Times
111. Minimum Output Enable Times
112. Output Disable Times
113. Minimum Output Disable Times
114. Fast 1200mV 0C Model Metastability Report
115. Multicorner Timing Analysis Summary
116. Setup Times
117. Hold Times
118. Clock to Output Times
119. Minimum Clock to Output Times
120. Propagation Delay
121. Minimum Propagation Delay
122. Board Trace Model Assignments
123. Input Transition Times
124. Slow Corner Signal Integrity Metrics
125. Fast Corner Signal Integrity Metrics
126. Setup Transfers
127. Hold Transfers
128. Recovery Transfers
129. Removal Transfers
130. Report TCCS
131. Report RSKM
132. Unconstrained Paths
133. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk }   ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n }   ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }    ;
; i2s_lrclk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_lrclk }  ;
; rec_rx_req ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_rx_req } ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 197.63 MHz ; 197.63 MHz      ; ecg_sclk   ;                                                               ;
; 205.51 MHz ; 205.51 MHz      ; rec_sclk   ;                                                               ;
; 377.36 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_sclk   ; -3.201 ; -84.192       ;
; rec_sclk   ; -2.171 ; -75.287       ;
; i2s_clk    ; -1.650 ; -76.973       ;
; rec_rx_req ; -0.665 ; -3.230        ;
; i2s_lrclk  ; 0.014  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i2s_lrclk  ; -0.394 ; -7.536        ;
; rec_rx_req ; -0.340 ; -1.294        ;
; i2s_clk    ; -0.142 ; -0.142        ;
; rec_sclk   ; 0.258  ; 0.000         ;
; ecg_sclk   ; 0.393  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; ecg_sclk ; -2.584 ; -82.672            ;
; rec_sclk ; -2.170 ; -54.851            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; rec_sclk ; 0.339 ; 0.000              ;
; ecg_sclk ; 0.540 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; rec_sclk   ; -3.000 ; -90.000                     ;
; ecg_sclk   ; -3.000 ; -66.000                     ;
; i2s_clk    ; -3.000 ; -66.000                     ;
; ecg_ss_n   ; -3.000 ; -3.000                      ;
; i2s_lrclk  ; -3.000 ; -3.000                      ;
; rec_rx_req ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.201 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.533     ; 1.153      ;
; -3.196 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.532     ; 1.149      ;
; -3.142 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.605     ; 1.022      ;
; -3.105 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.529     ; 1.061      ;
; -3.053 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.534     ; 1.004      ;
; -3.015 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.486     ; 1.014      ;
; -3.007 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.454     ; 1.038      ;
; -2.994 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.465     ; 1.014      ;
; -2.989 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.603     ; 0.871      ;
; -2.973 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.585     ; 0.873      ;
; -2.970 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.583     ; 0.872      ;
; -2.953 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.477     ; 0.961      ;
; -2.945 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.535     ; 0.895      ;
; -2.920 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.532     ; 0.873      ;
; -2.917 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.509     ; 0.893      ;
; -2.915 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.485     ; 0.915      ;
; -2.906 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.485     ; 0.906      ;
; -2.906 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.506     ; 0.885      ;
; -2.892 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.487     ; 0.890      ;
; -2.891 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.482     ; 0.894      ;
; -2.889 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.473     ; 0.901      ;
; -2.886 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.569     ; 0.802      ;
; -2.878 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.474     ; 0.889      ;
; -2.873 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.486     ; 0.872      ;
; -2.872 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.475     ; 0.882      ;
; -2.872 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.451     ; 0.906      ;
; -2.865 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.466     ; 0.884      ;
; -2.865 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.478     ; 0.872      ;
; -2.865 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.471     ; 0.879      ;
; -2.860 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.472     ; 0.873      ;
; -2.857 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.465     ; 0.877      ;
; -2.844 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.455     ; 0.874      ;
; -2.823 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.585     ; 0.723      ;
; -2.781 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.465     ; 0.801      ;
; -2.774 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.532     ; 0.727      ;
; -2.772 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.532     ; 0.725      ;
; -2.772 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.533     ; 0.724      ;
; -2.716 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.478     ; 0.723      ;
; -2.714 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.475     ; 0.724      ;
; -2.713 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.471     ; 0.727      ;
; -2.707 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.468     ; 0.724      ;
; -2.705 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.464     ; 0.726      ;
; -2.703 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.465     ; 0.723      ;
; -2.699 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.482     ; 0.702      ;
; -2.613 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.534     ; 0.564      ;
; -2.562 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.486     ; 0.561      ;
; -2.549 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.471     ; 0.563      ;
; -2.544 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.603     ; 0.426      ;
; -2.541 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.465     ; 0.561      ;
; -2.234 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 3.222      ;
; -2.181 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 3.169      ;
; -2.176 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 3.164      ;
; -2.157 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 3.145      ;
; -2.078 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 3.066      ;
; -2.030 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.488     ; 2.057      ;
; -2.025 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 3.013      ;
; -1.950 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.318     ; 2.147      ;
; -1.938 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 2.926      ;
; -1.931 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.056      ;
; -1.931 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.056      ;
; -1.931 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.056      ;
; -1.931 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.056      ;
; -1.931 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.056      ;
; -1.926 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.051      ;
; -1.926 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.051      ;
; -1.926 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.051      ;
; -1.926 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.051      ;
; -1.926 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.051      ;
; -1.907 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.146      ; 3.068      ;
; -1.895 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.020      ;
; -1.895 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.020      ;
; -1.895 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.020      ;
; -1.895 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.020      ;
; -1.895 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 3.020      ;
; -1.875 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 2.863      ;
; -1.857 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 2.845      ;
; -1.852 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 3.026      ;
; -1.852 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 3.026      ;
; -1.852 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 3.026      ;
; -1.847 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 3.021      ;
; -1.847 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 3.021      ;
; -1.847 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 3.021      ;
; -1.836 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.146      ; 2.997      ;
; -1.831 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.146      ; 2.992      ;
; -1.816 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 2.990      ;
; -1.816 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 2.990      ;
; -1.816 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.159      ; 2.990      ;
; -1.812 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.146      ; 2.973      ;
; -1.785 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.027     ; 2.773      ;
; -1.767 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.351     ; 1.931      ;
; -1.767 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.351     ; 1.931      ;
; -1.767 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.351     ; 1.931      ;
; -1.767 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.351     ; 1.931      ;
; -1.767 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.351     ; 1.931      ;
; -1.763 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 2.888      ;
; -1.763 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 2.888      ;
; -1.763 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 2.888      ;
; -1.763 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 2.888      ;
; -1.763 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.110      ; 2.888      ;
; -1.753 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.216     ; 2.052      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.171 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.861     ; 1.295      ;
; -2.113 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.468      ; 3.596      ;
; -2.113 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.468      ; 3.596      ;
; -2.113 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.468      ; 3.596      ;
; -2.113 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.468      ; 3.596      ;
; -2.113 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.468      ; 3.596      ;
; -2.108 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.507      ; 3.630      ;
; -2.108 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.507      ; 3.630      ;
; -2.108 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.507      ; 3.630      ;
; -2.108 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.507      ; 3.630      ;
; -2.108 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.507      ; 3.630      ;
; -2.094 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.247      ;
; -2.094 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.247      ;
; -2.094 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.247      ;
; -2.094 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.247      ;
; -2.094 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.247      ;
; -2.089 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.281      ;
; -2.089 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.281      ;
; -2.089 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.281      ;
; -2.089 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.281      ;
; -2.089 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.281      ;
; -2.077 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.230      ;
; -2.077 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.230      ;
; -2.077 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.230      ;
; -2.077 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.230      ;
; -2.077 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.230      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.253      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.253      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.253      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.253      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.253      ;
; -2.044 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.461      ; 3.520      ;
; -2.044 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.461      ; 3.520      ;
; -2.044 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.461      ; 3.520      ;
; -2.044 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.461      ; 3.520      ;
; -2.044 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.461      ; 3.520      ;
; -2.021 ; I2S:i2s_ports|valid                    ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_clk      ; rec_sclk    ; 0.500        ; -0.081     ; 2.425      ;
; -2.012 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.444      ; 3.471      ;
; -2.012 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.444      ; 3.471      ;
; -2.012 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.444      ; 3.471      ;
; -2.012 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.444      ; 3.471      ;
; -2.012 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.444      ; 3.471      ;
; -2.003 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.483      ; 3.501      ;
; -2.003 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.483      ; 3.501      ;
; -2.003 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.483      ; 3.501      ;
; -2.003 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.483      ; 3.501      ;
; -1.996 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.532      ; 3.543      ;
; -1.996 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.532      ; 3.543      ;
; -1.996 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.532      ; 3.543      ;
; -1.996 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.532      ; 3.543      ;
; -1.996 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.532      ; 3.543      ;
; -1.993 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.122      ;
; -1.993 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.122      ;
; -1.993 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.122      ;
; -1.993 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.122      ;
; -1.993 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.122      ;
; -1.984 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.153      ; 3.152      ;
; -1.984 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.153      ; 3.152      ;
; -1.984 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.153      ; 3.152      ;
; -1.984 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.153      ; 3.152      ;
; -1.982 ; SPI_slave:rec_spi_ports|tx_buf[21]~9   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.795     ; 1.172      ;
; -1.967 ; I2S:i2s_ports|valid                    ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.090      ; 2.542      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.119      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.119      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.119      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.119      ;
; -1.966 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.138      ; 3.119      ;
; -1.964 ; I2S:i2s_ports|valid                    ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.060      ; 2.509      ;
; -1.961 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.090      ;
; -1.961 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.090      ;
; -1.961 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.090      ;
; -1.961 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.090      ;
; -1.961 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.114      ; 3.090      ;
; -1.956 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.153      ; 3.124      ;
; -1.956 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.153      ; 3.124      ;
; -1.956 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.153      ; 3.124      ;
; -1.956 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.153      ; 3.124      ;
; -1.950 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.142      ;
; -1.950 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.142      ;
; -1.950 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.142      ;
; -1.950 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.142      ;
; -1.950 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.177      ; 3.142      ;
; -1.933 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.222     ; 2.226      ;
; -1.930 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.852     ; 1.063      ;
; -1.928 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.437      ; 3.380      ;
; -1.928 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.437      ; 3.380      ;
; -1.928 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.437      ; 3.380      ;
; -1.928 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.437      ; 3.380      ;
; -1.928 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.437      ; 3.380      ;
; -1.923 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.476      ; 3.414      ;
; -1.923 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.476      ; 3.414      ;
; -1.923 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.476      ; 3.414      ;
; -1.923 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.476      ; 3.414      ;
; -1.905 ; I2S:i2s_ports|valid                    ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.049     ; 2.841      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.448      ; 3.365      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.448      ; 3.365      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.448      ; 3.365      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.448      ; 3.365      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.448      ; 3.365      ;
; -1.886 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.487      ; 3.388      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.650 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.588      ;
; -1.650 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.588      ;
; -1.650 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.588      ;
; -1.650 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.588      ;
; -1.650 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.588      ;
; -1.650 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.588      ;
; -1.650 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.588      ;
; -1.650 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.588      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.540 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 2.477      ;
; -1.319 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.254      ;
; -1.314 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.252      ;
; -1.314 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.252      ;
; -1.314 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.252      ;
; -1.314 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 2.252      ;
; -1.275 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.214      ;
; -1.275 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.214      ;
; -1.275 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.214      ;
; -1.275 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.214      ;
; -1.275 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.214      ;
; -1.275 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.214      ;
; -1.275 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.214      ;
; -1.266 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.205      ;
; -1.266 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.205      ;
; -1.266 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.205      ;
; -1.266 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.205      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 2.195      ;
; -1.235 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.170      ;
; -1.206 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.141      ;
; -1.206 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.141      ;
; -1.206 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.141      ;
; -1.206 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.141      ;
; -1.140 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.075      ;
; -1.120 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.054      ;
; -1.118 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.053      ;
; -1.103 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.038      ;
; -1.103 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.038      ;
; -1.103 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.038      ;
; -1.094 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.028      ;
; -1.077 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 2.012      ;
; -1.076 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.041      ; 2.112      ;
; -1.069 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.041      ; 2.105      ;
; -1.055 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.989      ;
; -1.053 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.988      ;
; -1.038 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.973      ;
; -1.037 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.972      ;
; -1.032 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.967      ;
; -1.032 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.967      ;
; -1.012 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.947      ;
; -0.969 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.041      ; 2.005      ;
; -0.966 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.901      ;
; -0.934 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.867      ;
; -0.926 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.860      ;
; -0.901 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.836      ;
; -0.901 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.836      ;
; -0.901 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.836      ;
; -0.896 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.831      ;
; -0.896 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.831      ;
; -0.896 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.831      ;
; -0.846 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.781      ;
; -0.834 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.769      ;
; -0.834 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.769      ;
; -0.834 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.769      ;
; -0.830 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.765      ;
; -0.809 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.041      ; 1.845      ;
; -0.802 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.736      ;
; -0.774 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.709      ;
; -0.722 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.657      ;
; -0.715 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.041      ; 1.751      ;
; -0.673 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.607      ;
; -0.652 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.587      ;
; -0.628 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.041      ; 1.664      ;
; -0.591 ; I2S:i2s_ports|zzzlrclk    ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.524      ;
; -0.562 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.495      ;
; -0.460 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.395      ;
; -0.460 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.395      ;
; -0.460 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.395      ;
; -0.384 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.319      ; 3.178      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_rx_req'                                                                                                               ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.665 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.216      ; 1.474      ;
; -0.226 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.935      ; 1.372      ;
; -0.213 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.255      ; 1.681      ;
; -0.207 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.253      ; 1.671      ;
; -0.192 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.251      ; 1.652      ;
; -0.183 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.255      ; 1.646      ;
; -0.169 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.255      ; 1.633      ;
; -0.150 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.933      ; 1.453      ;
; -0.134 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.216      ; 1.561      ;
; -0.129 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.310      ; 1.650      ;
; -0.129 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.312      ; 1.655      ;
; -0.129 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.313      ; 1.653      ;
; -0.127 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.311      ; 1.647      ;
; -0.100 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.935      ; 1.406      ;
; -0.090 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.315      ; 1.619      ;
; -0.090 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.936      ; 1.398      ;
; -0.089 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.935      ; 1.396      ;
; -0.060 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.314      ; 1.581      ;
; -0.054 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.314      ; 1.577      ;
; -0.037 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.219      ; 1.463      ;
; -0.035 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.310      ; 1.556      ;
; -0.013 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.421      ; 1.404      ;
; -0.009 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.218      ; 1.434      ;
; 0.033  ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.252      ; 1.591      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_lrclk'                                                                                                        ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.014 ; I2S:i2s_ports|l_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.773      ; 1.956      ;
; 0.017 ; I2S:i2s_ports|l_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.772      ; 1.956      ;
; 0.056 ; I2S:i2s_ports|l_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.784      ; 1.931      ;
; 0.057 ; I2S:i2s_ports|l_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.773      ; 1.918      ;
; 0.068 ; I2S:i2s_ports|l_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.780      ; 1.910      ;
; 0.070 ; I2S:i2s_ports|l_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.784      ; 1.906      ;
; 0.072 ; I2S:i2s_ports|l_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.773      ; 1.889      ;
; 0.093 ; I2S:i2s_ports|l_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.780      ; 1.886      ;
; 0.095 ; I2S:i2s_ports|l_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.782      ; 1.883      ;
; 0.099 ; I2S:i2s_ports|l_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.781      ; 1.876      ;
; 0.099 ; I2S:i2s_ports|l_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.780      ; 1.878      ;
; 0.099 ; I2S:i2s_ports|l_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.785      ; 1.880      ;
; 0.100 ; I2S:i2s_ports|l_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.783      ; 1.880      ;
; 0.101 ; I2S:i2s_ports|l_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.785      ; 1.887      ;
; 0.101 ; I2S:i2s_ports|l_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.783      ; 1.878      ;
; 0.127 ; I2S:i2s_ports|l_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.779      ; 1.842      ;
; 0.127 ; I2S:i2s_ports|l_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.782      ; 1.848      ;
; 0.135 ; I2S:i2s_ports|l_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.784      ; 1.846      ;
; 0.137 ; I2S:i2s_ports|l_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.785      ; 1.842      ;
; 0.143 ; I2S:i2s_ports|l_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.783      ; 1.841      ;
; 0.149 ; I2S:i2s_ports|l_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.782      ; 1.830      ;
; 0.152 ; I2S:i2s_ports|l_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.780      ; 1.826      ;
; 0.186 ; I2S:i2s_ports|l_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.783      ; 1.795      ;
; 0.197 ; I2S:i2s_ports|l_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.782      ; 1.781      ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_lrclk'                                                                                                          ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.394 ; I2S:i2s_ports|l_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.020      ; 1.666      ;
; -0.383 ; I2S:i2s_ports|l_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.016      ; 1.673      ;
; -0.364 ; I2S:i2s_ports|l_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.021      ; 1.697      ;
; -0.362 ; I2S:i2s_ports|l_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.021      ; 1.699      ;
; -0.358 ; I2S:i2s_ports|l_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.021      ; 1.703      ;
; -0.345 ; I2S:i2s_ports|l_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.022      ; 1.717      ;
; -0.339 ; I2S:i2s_ports|l_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.018      ; 1.719      ;
; -0.331 ; I2S:i2s_ports|l_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.020      ; 1.729      ;
; -0.330 ; I2S:i2s_ports|l_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.017      ; 1.727      ;
; -0.325 ; I2S:i2s_ports|l_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.019      ; 1.734      ;
; -0.319 ; I2S:i2s_ports|l_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.021      ; 1.742      ;
; -0.317 ; I2S:i2s_ports|l_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.018      ; 1.741      ;
; -0.317 ; I2S:i2s_ports|l_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.022      ; 1.745      ;
; -0.298 ; I2S:i2s_ports|l_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.022      ; 1.764      ;
; -0.296 ; I2S:i2s_ports|l_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.020      ; 1.764      ;
; -0.296 ; I2S:i2s_ports|l_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.022      ; 1.766      ;
; -0.287 ; I2S:i2s_ports|l_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.010      ; 1.763      ;
; -0.284 ; I2S:i2s_ports|l_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.016      ; 1.772      ;
; -0.282 ; I2S:i2s_ports|l_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.018      ; 1.776      ;
; -0.282 ; I2S:i2s_ports|l_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.021      ; 1.779      ;
; -0.275 ; I2S:i2s_ports|l_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.010      ; 1.775      ;
; -0.273 ; I2S:i2s_ports|l_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.022      ; 1.789      ;
; -0.257 ; I2S:i2s_ports|l_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.009      ; 1.792      ;
; -0.222 ; I2S:i2s_ports|l_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 2.010      ; 1.828      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.340 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.650      ; 1.340      ;
; -0.161 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.434      ; 1.303      ;
; -0.129 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.436      ; 1.337      ;
; -0.129 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.528      ; 1.429      ;
; -0.097 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.432      ; 1.365      ;
; -0.091 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.523      ; 1.462      ;
; -0.090 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.528      ; 1.468      ;
; -0.069 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.529      ; 1.490      ;
; -0.046 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.525      ; 1.509      ;
; -0.031 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.523      ; 1.522      ;
; -0.028 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.432      ; 1.434      ;
; -0.027 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.468      ; 1.471      ;
; -0.027 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.525      ; 1.528      ;
; -0.016 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.526      ; 1.540      ;
; -0.012 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.470      ; 1.488      ;
; -0.001 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.467      ; 1.496      ;
; 0.026  ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.470      ; 1.526      ;
; 0.032  ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.469      ; 1.531      ;
; 0.044  ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.471      ; 1.545      ;
; 0.071  ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.162      ; 1.263      ;
; 0.082  ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.163      ; 1.275      ;
; 0.083  ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.162      ; 1.275      ;
; 0.089  ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.161      ; 1.280      ;
; 0.125  ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.160      ; 1.315      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.142 ; i2s_lrclk                 ; I2S:i2s_ports|zlrclk      ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.400      ; 2.455      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.095  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.401      ; 2.693      ;
; 0.225  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.824      ;
; 0.225  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.824      ;
; 0.225  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.824      ;
; 0.225  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.824      ;
; 0.225  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.824      ;
; 0.225  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.824      ;
; 0.225  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.824      ;
; 0.225  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.824      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.344  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.944      ;
; 0.353  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.953      ;
; 0.353  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.953      ;
; 0.353  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.953      ;
; 0.353  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.403      ; 2.953      ;
; 0.360  ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.360  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.360  ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.360  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.363  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.962      ;
; 0.363  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.962      ;
; 0.363  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.962      ;
; 0.363  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.962      ;
; 0.363  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.962      ;
; 0.363  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.962      ;
; 0.363  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.962      ;
; 0.375  ; I2S:i2s_ports|zlrclk      ; I2S:i2s_ports|zzlrclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.592      ;
; 0.393  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.611      ;
; 0.394  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.394  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.394  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.394  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.395  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.395  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.395  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.395  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.395  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.395  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.396  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.614      ;
; 0.396  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.614      ;
; 0.397  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.615      ;
; 0.399  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.998      ;
; 0.399  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.998      ;
; 0.399  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.998      ;
; 0.399  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.402      ; 2.998      ;
; 0.499  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.717      ;
; 0.499  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.717      ;
; 0.500  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.718      ;
; 0.500  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.718      ;
; 0.500  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.718      ;
; 0.501  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.719      ;
; 0.501  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.719      ;
; 0.517  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.734      ;
; 0.518  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.735      ;
; 0.526  ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.743      ;
; 0.532  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.750      ;
; 0.533  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.752      ;
; 0.539  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.757      ;
; 0.545  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.762      ;
; 0.546  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.763      ;
; 0.546  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.764      ;
; 0.581  ; i2s_lrclk                 ; I2S:i2s_ports|zlrclk      ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.400      ; 2.678      ;
; 0.622  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.839      ;
; 0.624  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.841      ;
; 0.626  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.844      ;
; 0.640  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.857      ;
; 0.649  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.867      ;
; 0.664  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.881      ;
; 0.670  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.887      ;
; 0.673  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.890      ;
; 0.678  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.896      ;
; 0.682  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.900      ;
; 0.688  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.906      ;
; 0.688  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.905      ;
; 0.690  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.907      ;
; 0.694  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.912      ;
; 0.710  ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.927      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.258 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.535      ; 2.980      ;
; 0.294 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.714      ; 3.195      ;
; 0.381 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.414 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.415 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.613      ;
; 0.435 ; I2S:i2s_ports|l_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.348      ; 0.970      ;
; 0.436 ; I2S:i2s_ports|l_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.348      ; 0.971      ;
; 0.436 ; I2S:i2s_ports|l_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.348      ; 0.971      ;
; 0.471 ; I2S:i2s_ports|l_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.348      ; 1.006      ;
; 0.478 ; I2S:i2s_ports|l_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.306      ; 0.971      ;
; 0.495 ; I2S:i2s_ports|l_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.289      ; 0.971      ;
; 0.496 ; I2S:i2s_ports|l_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.289      ; 0.972      ;
; 0.496 ; I2S:i2s_ports|l_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.289      ; 0.972      ;
; 0.497 ; I2S:i2s_ports|l_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.289      ; 0.973      ;
; 0.533 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.343      ; 1.033      ;
; 0.535 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.734      ;
; 0.542 ; I2S:i2s_ports|l_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.265      ; 0.994      ;
; 0.546 ; I2S:i2s_ports|l_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.265      ; 0.998      ;
; 0.557 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.756      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.559 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.757      ;
; 0.564 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.763      ;
; 0.566 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.416      ; 1.139      ;
; 0.578 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.535      ; 2.800      ;
; 0.634 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.714      ; 3.035      ;
; 0.636 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.575      ; 3.398      ;
; 0.639 ; I2S:i2s_ports|l_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.265      ; 1.091      ;
; 0.641 ; I2S:i2s_ports|l_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.289      ; 1.117      ;
; 0.641 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.432      ; 0.730      ;
; 0.656 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.859      ;
; 0.656 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.859      ;
; 0.664 ; I2S:i2s_ports|l_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.265      ; 1.116      ;
; 0.680 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.879      ;
; 0.681 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.880      ;
; 0.696 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.895      ;
; 0.712 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.086      ; 0.955      ;
; 0.726 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.791      ; 1.174      ;
; 0.737 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 3.571      ;
; 0.738 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.931      ;
; 0.740 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 3.574      ;
; 0.741 ; I2S:i2s_ports|l_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.265      ; 1.193      ;
; 0.741 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 3.575      ;
; 0.744 ; I2S:i2s_ports|l_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.347      ; 1.278      ;
; 0.745 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 3.579      ;
; 0.747 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.401      ; 1.305      ;
; 0.758 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.391      ; 1.306      ;
; 0.758 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.955      ;
; 0.780 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.050      ; 0.987      ;
; 0.784 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.929      ;
; 0.785 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.930      ;
; 0.786 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.931      ;
; 0.789 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.116      ; 1.062      ;
; 0.789 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.116      ; 1.062      ;
; 0.798 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 1.001      ;
; 0.799 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 1.002      ;
; 0.801 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 1.000      ;
; 0.818 ; I2S:i2s_ports|l_sr_in[5]            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.306      ; 1.311      ;
; 0.818 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.575      ; 3.580      ;
; 0.821 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 1.024      ;
; 0.821 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 1.024      ;
; 0.830 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 3.664      ;
; 0.832 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.977      ;
; 0.841 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.626      ; 3.654      ;
; 0.853 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.998      ;
; 0.854 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 3.708      ;
; 0.854 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 3.708      ;
; 0.856 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 3.710      ;
; 0.857 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 3.711      ;
; 0.860 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 3.714      ;
; 0.862 ; I2S:i2s_ports|l_sr_in[4]            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.306      ; 1.355      ;
; 0.867 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.626      ; 3.680      ;
; 0.867 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.478      ; 1.002      ;
; 0.868 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.626      ; 3.681      ;
; 0.869 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.626      ; 3.682      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.592      ;
; 0.393 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.592      ;
; 0.393 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.592      ;
; 0.394 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.593      ;
; 0.394 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.593      ;
; 0.395 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.594      ;
; 0.395 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.594      ;
; 0.396 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.595      ;
; 0.396 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.595      ;
; 0.400 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.599      ;
; 0.406 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.605      ;
; 0.421 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.620      ;
; 0.529 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.149      ;
; 0.536 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.735      ;
; 0.537 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.736      ;
; 0.537 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.736      ;
; 0.537 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.736      ;
; 0.538 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.737      ;
; 0.538 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.737      ;
; 0.538 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.737      ;
; 0.544 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.743      ;
; 0.546 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.745      ;
; 0.556 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.755      ;
; 0.596 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.298      ; 3.081      ;
; 0.626 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.109      ;
; 0.627 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.110      ;
; 0.636 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.119      ;
; 0.638 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.121      ;
; 0.638 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 3.099      ;
; 0.642 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.125      ;
; 0.659 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.298      ; 3.144      ;
; 0.661 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.298      ; 3.146      ;
; 0.664 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 3.125      ;
; 0.664 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.046      ; 0.867      ;
; 0.665 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.298      ; 3.150      ;
; 0.668 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.151      ;
; 0.670 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 3.131      ;
; 0.679 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.878      ;
; 0.680 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 3.141      ;
; 0.685 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 3.146      ;
; 0.702 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.902      ;
; 0.720 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.248      ; 3.155      ;
; 0.725 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 3.186      ;
; 0.734 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.278      ; 1.169      ;
; 0.749 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.147      ;
; 0.753 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.151      ;
; 0.766 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.480      ; 3.433      ;
; 0.769 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 3.235      ;
; 0.773 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 3.239      ;
; 0.773 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 3.239      ;
; 0.775 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.173      ;
; 0.776 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.341      ;
; 0.787 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.986      ;
; 0.808 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 1.041      ;
; 0.836 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.433      ; 2.956      ;
; 0.870 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.268      ;
; 0.874 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 3.272      ;
; 0.876 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.075      ;
; 0.891 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.090      ;
; 0.897 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.095      ;
; 0.916 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.084     ; 0.989      ;
; 0.924 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.122      ;
; 0.974 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.173      ;
; 0.988 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.184      ;
; 1.002 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.201      ;
; 1.012 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.212      ;
; 1.014 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.207      ;
; 1.015 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.214      ;
; 1.017 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.216      ;
; 1.018 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.217      ;
; 1.020 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.220      ;
; 1.022 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.221      ;
; 1.035 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.479      ; 1.171      ;
; 1.040 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.424      ; 1.121      ;
; 1.043 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.242      ;
; 1.054 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.050      ; 1.261      ;
; 1.063 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.378      ; 3.128      ;
; 1.080 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.254      ; 1.491      ;
; 1.111 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.480      ; 3.278      ;
; 1.128 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.046      ; 1.331      ;
; 1.147 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 1.380      ;
; 1.150 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.523      ; 1.330      ;
; 1.198 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.526      ; 1.381      ;
; 1.199 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.424      ; 1.280      ;
; 1.209 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.405      ;
; 1.224 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.071      ; 1.452      ;
; 1.257 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.479      ; 1.393      ;
; 1.269 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.526      ; 1.452      ;
; 1.280 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.478      ;
; 1.296 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.479      ; 1.432      ;
; 1.301 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.018      ; 1.476      ;
; 1.304 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.298      ; 3.289      ;
; 1.308 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.504      ;
; 1.315 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.278      ; 1.750      ;
; 1.324 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.296      ; 3.307      ;
; 1.329 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.296      ; 3.312      ;
; 1.332 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 1.565      ;
; 1.334 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.120      ; 1.611      ;
; 1.336 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.274      ; 3.297      ;
; 1.341 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.296      ; 3.324      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.584 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 5.277      ;
; -2.584 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 5.277      ;
; -2.584 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 5.277      ;
; -2.584 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 5.277      ;
; -2.584 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 5.277      ;
; -2.584 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 5.277      ;
; -2.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.858      ;
; -2.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.858      ;
; -2.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.858      ;
; -2.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.858      ;
; -2.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.858      ;
; -2.196 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.187      ; 4.868      ;
; -2.196 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.187      ; 4.868      ;
; -2.196 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.187      ; 4.868      ;
; -2.196 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.187      ; 4.868      ;
; -2.196 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.187      ; 4.868      ;
; -2.196 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.187      ; 4.868      ;
; -2.184 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.191      ; 4.860      ;
; -2.184 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.191      ; 4.860      ;
; -2.184 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.191      ; 4.860      ;
; -2.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.209      ; 4.869      ;
; -2.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.209      ; 4.869      ;
; -2.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.209      ; 4.869      ;
; -2.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.209      ; 4.869      ;
; -1.884 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.208      ; 5.077      ;
; -1.884 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.208      ; 5.077      ;
; -1.884 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.208      ; 5.077      ;
; -1.884 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.208      ; 5.077      ;
; -1.884 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.208      ; 5.077      ;
; -1.884 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.208      ; 5.077      ;
; -1.572 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.683      ;
; -1.572 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.683      ;
; -1.572 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.683      ;
; -1.572 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.683      ;
; -1.572 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.683      ;
; -1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.187      ; 4.691      ;
; -1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.187      ; 4.691      ;
; -1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.187      ; 4.691      ;
; -1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.187      ; 4.691      ;
; -1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.187      ; 4.691      ;
; -1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.187      ; 4.691      ;
; -1.506 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.191      ; 4.682      ;
; -1.506 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.191      ; 4.682      ;
; -1.506 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.191      ; 4.682      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.209      ; 4.692      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.209      ; 4.692      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.209      ; 4.692      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.209      ; 4.692      ;
; -0.853 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.989      ; 3.327      ;
; -0.818 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.138      ; 3.441      ;
; -0.818 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.138      ; 3.441      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.802 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.974      ; 3.261      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.954      ; 3.187      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.293      ; 3.510      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.990      ; 3.149      ;
; -0.584 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.391      ; 3.460      ;
; -0.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.345      ; 3.300      ;
; -0.455 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.293      ; 3.733      ;
; -0.301 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.391      ; 3.677      ;
; -0.192 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.345      ; 3.522      ;
; -0.120 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.989      ; 3.094      ;
; -0.084 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.138      ; 3.207      ;
; -0.084 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.138      ; 3.207      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
; -0.038 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.974      ; 2.997      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                                        ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.170 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_clk      ; rec_sclk    ; 0.500        ; -0.081     ; 2.574      ;
; -2.089 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.060      ; 2.634      ;
; -2.065 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.040     ; 3.010      ;
; -2.065 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.040     ; 3.010      ;
; -2.065 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.040     ; 3.010      ;
; -2.065 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.040     ; 3.010      ;
; -2.065 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.040     ; 3.010      ;
; -2.040 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.016     ; 3.009      ;
; -2.040 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.016     ; 3.009      ;
; -2.040 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.016     ; 3.009      ;
; -2.040 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.016     ; 3.009      ;
; -2.040 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.016     ; 3.009      ;
; -2.026 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.001     ; 3.010      ;
; -2.026 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.001     ; 3.010      ;
; -2.026 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.001     ; 3.010      ;
; -2.026 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.001     ; 3.010      ;
; -2.007 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.019      ; 3.011      ;
; -2.007 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.019      ; 3.011      ;
; -2.007 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.019      ; 3.011      ;
; -2.007 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.019      ; 3.011      ;
; -2.007 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.019      ; 3.011      ;
; -2.003 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.090      ; 2.578      ;
; -1.985 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.039      ; 3.009      ;
; -1.985 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.039      ; 3.009      ;
; -1.985 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.039      ; 3.009      ;
; -1.985 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.039      ; 3.009      ;
; -1.985 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.039      ; 3.009      ;
; -1.685 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.486      ; 4.656      ;
; -1.685 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.486      ; 4.656      ;
; -1.685 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.486      ; 4.656      ;
; -1.685 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.486      ; 4.656      ;
; -1.685 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.486      ; 4.656      ;
; -1.660 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.655      ;
; -1.660 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.655      ;
; -1.660 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.655      ;
; -1.660 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.655      ;
; -1.660 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.510      ; 4.655      ;
; -1.645 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.525      ; 4.655      ;
; -1.645 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.525      ; 4.655      ;
; -1.645 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.525      ; 4.655      ;
; -1.645 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.525      ; 4.655      ;
; -1.626 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.545      ; 4.656      ;
; -1.626 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.545      ; 4.656      ;
; -1.626 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.545      ; 4.656      ;
; -1.626 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.545      ; 4.656      ;
; -1.626 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.545      ; 4.656      ;
; -1.605 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.565      ; 4.655      ;
; -1.605 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.565      ; 4.655      ;
; -1.605 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.565      ; 4.655      ;
; -1.605 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.565      ; 4.655      ;
; -1.605 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.565      ; 4.655      ;
; -1.175 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.445      ; 4.105      ;
; -1.094 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.586      ; 4.165      ;
; -1.070 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.486      ; 4.541      ;
; -1.070 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.486      ; 4.541      ;
; -1.070 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.486      ; 4.541      ;
; -1.070 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.486      ; 4.541      ;
; -1.070 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.486      ; 4.541      ;
; -1.045 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.540      ;
; -1.045 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.540      ;
; -1.045 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.540      ;
; -1.045 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.540      ;
; -1.045 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.510      ; 4.540      ;
; -1.031 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.525      ; 4.541      ;
; -1.031 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.525      ; 4.541      ;
; -1.031 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.525      ; 4.541      ;
; -1.031 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.525      ; 4.541      ;
; -1.012 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.545      ; 4.542      ;
; -1.012 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.545      ; 4.542      ;
; -1.012 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.545      ; 4.542      ;
; -1.012 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.545      ; 4.542      ;
; -1.012 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.545      ; 4.542      ;
; -1.008 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.616      ; 4.109      ;
; -0.990 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.565      ; 4.540      ;
; -0.990 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.565      ; 4.540      ;
; -0.990 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.565      ; 4.540      ;
; -0.990 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.565      ; 4.540      ;
; -0.990 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.565      ; 4.540      ;
; -0.713 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.445      ; 4.143      ;
; -0.675 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.586      ; 4.246      ;
; -0.520 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.616      ; 4.121      ;
; -0.096 ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.500        ; 2.616      ; 3.197      ;
; 0.159  ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 1.000        ; 2.616      ; 3.442      ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                                        ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.714      ; 3.240      ;
; 0.620 ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.714      ; 3.021      ;
; 0.941 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.714      ; 3.842      ;
; 1.032 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.535      ; 3.754      ;
; 1.098 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.683      ; 3.968      ;
; 1.342 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.714      ; 3.743      ;
; 1.486 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.535      ; 3.708      ;
; 1.506 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.683      ; 3.876      ;
; 1.513 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 4.367      ;
; 1.513 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 4.367      ;
; 1.513 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 4.367      ;
; 1.513 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 4.367      ;
; 1.513 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.667      ; 4.367      ;
; 1.535 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 4.369      ;
; 1.535 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 4.369      ;
; 1.535 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 4.369      ;
; 1.535 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 4.369      ;
; 1.535 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.647      ; 4.369      ;
; 1.555 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.626      ; 4.368      ;
; 1.555 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.626      ; 4.368      ;
; 1.555 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.626      ; 4.368      ;
; 1.555 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.626      ; 4.368      ;
; 1.572 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.609      ; 4.368      ;
; 1.572 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.609      ; 4.368      ;
; 1.572 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.609      ; 4.368      ;
; 1.572 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.609      ; 4.368      ;
; 1.572 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.609      ; 4.368      ;
; 1.596 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.585      ; 4.368      ;
; 1.596 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.585      ; 4.368      ;
; 1.596 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.585      ; 4.368      ;
; 1.596 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.585      ; 4.368      ;
; 1.596 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.585      ; 4.368      ;
; 2.135 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.667      ; 4.489      ;
; 2.135 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.667      ; 4.489      ;
; 2.135 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.667      ; 4.489      ;
; 2.135 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.667      ; 4.489      ;
; 2.135 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.667      ; 4.489      ;
; 2.157 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.647      ; 4.491      ;
; 2.157 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.647      ; 4.491      ;
; 2.157 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.647      ; 4.491      ;
; 2.157 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.647      ; 4.491      ;
; 2.157 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.647      ; 4.491      ;
; 2.177 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.626      ; 4.490      ;
; 2.177 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.626      ; 4.490      ;
; 2.177 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.626      ; 4.490      ;
; 2.177 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.626      ; 4.490      ;
; 2.194 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.609      ; 4.490      ;
; 2.194 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.609      ; 4.490      ;
; 2.194 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.609      ; 4.490      ;
; 2.194 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.609      ; 4.490      ;
; 2.194 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.609      ; 4.490      ;
; 2.214 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.275      ; 2.176      ;
; 2.218 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.585      ; 4.490      ;
; 2.218 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.585      ; 4.490      ;
; 2.218 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.585      ; 4.490      ;
; 2.218 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.585      ; 4.490      ;
; 2.218 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.585      ; 4.490      ;
; 2.305 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.096      ; 2.088      ;
; 2.371 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.244      ; 2.302      ;
; 2.408 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.228      ; 2.823      ;
; 2.408 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.228      ; 2.823      ;
; 2.408 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.228      ; 2.823      ;
; 2.408 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.228      ; 2.823      ;
; 2.408 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.228      ; 2.823      ;
; 2.430 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.208      ; 2.825      ;
; 2.430 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.208      ; 2.825      ;
; 2.430 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.208      ; 2.825      ;
; 2.430 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.208      ; 2.825      ;
; 2.430 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.208      ; 2.825      ;
; 2.450 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.187      ; 2.824      ;
; 2.450 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.187      ; 2.824      ;
; 2.450 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.187      ; 2.824      ;
; 2.450 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.187      ; 2.824      ;
; 2.467 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.170      ; 2.824      ;
; 2.467 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.170      ; 2.824      ;
; 2.467 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.170      ; 2.824      ;
; 2.467 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.170      ; 2.824      ;
; 2.467 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.170      ; 2.824      ;
; 2.491 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.146      ; 2.824      ;
; 2.491 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.146      ; 2.824      ;
; 2.491 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.146      ; 2.824      ;
; 2.491 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.146      ; 2.824      ;
; 2.491 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.146      ; 2.824      ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.070      ; 2.797      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.032      ; 2.857      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.652 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.052      ; 2.891      ;
; 0.677 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.480      ; 3.344      ;
; 0.682 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.224      ; 3.093      ;
; 0.682 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.224      ; 3.093      ;
; 0.710 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.330      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.068      ; 2.985      ;
; 0.826 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.391      ;
; 0.988 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.433      ; 3.108      ;
; 1.003 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.480      ; 3.170      ;
; 1.098 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.378      ; 3.163      ;
; 1.283 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.070      ; 3.040      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.358 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.032      ; 3.077      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.408 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.052      ; 3.147      ;
; 1.409 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.224      ; 3.320      ;
; 1.409 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.224      ; 3.320      ;
; 1.455 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.068      ; 3.210      ;
; 2.032 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.298      ; 4.517      ;
; 2.032 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.298      ; 4.517      ;
; 2.032 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.298      ; 4.517      ;
; 2.032 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.298      ; 4.517      ;
; 2.042 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 4.508      ;
; 2.042 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 4.508      ;
; 2.042 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 4.508      ;
; 2.056 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 4.517      ;
; 2.056 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 4.517      ;
; 2.056 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 4.517      ;
; 2.056 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 4.517      ;
; 2.056 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 4.517      ;
; 2.056 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.274      ; 4.517      ;
; 2.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.509      ;
; 2.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.509      ;
; 2.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.509      ;
; 2.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.509      ;
; 2.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.211      ; 4.509      ;
; 2.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 4.887      ;
; 2.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 4.887      ;
; 2.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 4.887      ;
; 2.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 4.887      ;
; 2.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 4.887      ;
; 2.404 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 4.887      ;
; 2.704 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.298      ; 4.689      ;
; 2.704 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.298      ; 4.689      ;
; 2.704 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.298      ; 4.689      ;
; 2.704 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.298      ; 4.689      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.152  ; 0.336        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|valid       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datac         ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datac         ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datac           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.658  ; 0.658        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.658  ; 0.658        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datac           ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.677  ; 0.677        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datac         ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datac         ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_lrclk'                                                                         ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_lrclk ; Rise       ; i2s_lrclk                                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|o                         ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datac           ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datad          ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datad          ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_rx_req'                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_rx_req ; Rise       ; rec_rx_req                                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|o                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[22]|datab           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.861  ; 4.319 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.332  ; 1.581 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.292  ; 3.678 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.819  ; 4.397 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.063  ; 3.506 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.732  ; 3.162 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.482  ; 3.002 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.352  ; 2.773 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.371  ; 2.842 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.272  ; 2.729 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.033  ; 2.483 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.395  ; 2.837 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.665  ; 3.162 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.544  ; 2.986 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.646  ; 3.130 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.732  ; 3.160 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.575  ; 3.052 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.307  ; 2.722 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.105  ; 2.507 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.256  ; 2.734 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.331  ; 2.820 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.453  ; 2.899 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.489  ; 2.910 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.376  ; 2.782 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.470  ; 2.896 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.528  ; 2.966 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.505  ; 2.977 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.008  ; 2.449 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.369  ; 2.821 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.584  ; 3.056 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.701  ; 4.236 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.717  ; 3.247 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.708  ; 4.199 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.182  ; 1.428 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.940  ; 3.301 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.699  ; 4.244 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.865  ; 3.264 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.551  ; 4.083 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.738  ; 1.222 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.344  ; 0.792 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.150  ; 0.566 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.152  ; 0.556 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.244  ; 0.658 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; -0.078 ; 0.356 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.279  ; 0.713 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.717  ; 1.199 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.391  ; 0.825 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.711  ; 1.222 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.738  ; 1.135 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.452  ; 0.903 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.276  ; 0.717 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.380  ; 0.816 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.055  ; 0.503 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.161  ; 0.577 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.102  ; 0.514 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.382  ; 0.798 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.306  ; 0.703 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.415  ; 0.824 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.314  ; 0.730 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.241  ; 0.679 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; -0.064 ; 0.370 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.170  ; 0.588 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.382  ; 0.822 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 2.032  ; 2.515 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.991  ; 2.490 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.681  ; 0.844 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; 1.880  ; 2.007 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 1.055  ; 1.159 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 4.057  ; 4.508 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.544  ; 4.045 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.546  ; 4.014 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.974  ; 3.455 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 1.496  ; 1.622 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 2.786  ; 3.304 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.612  ; 0.775 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 3.672  ; 4.124 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.238  ; 3.724 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.162  ; 3.571 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 3.136  ; 3.599 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -3.337 ; -3.807 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.626 ; -0.834 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.854 ; -3.219 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.357 ; -3.906 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.586 ; -2.996 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.607 ; -2.037 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -2.012 ; -2.480 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.933 ; -2.345 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.908 ; -2.328 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.860 ; -2.279 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.630 ; -2.067 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.937 ; -2.354 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -2.229 ; -2.696 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -2.082 ; -2.496 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -2.226 ; -2.670 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -2.310 ; -2.701 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -2.101 ; -2.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.894 ; -2.297 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.700 ; -2.091 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.795 ; -2.247 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.873 ; -2.308 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.992 ; -2.410 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -2.028 ; -2.422 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.963 ; -2.358 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -2.006 ; -2.404 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -2.055 ; -2.468 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -2.034 ; -2.483 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.607 ; -2.037 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.902 ; -2.329 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.953 ; -2.389 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.845 ; -3.222 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.707 ; -2.181 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -2.962 ; -3.432 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.366 ; -0.559 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.405 ; -2.785 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.982 ; -3.531 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.429 ; -2.816 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.470 ; -2.847 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.132  ; 0.708  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.736  ; 0.301  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.809  ; 0.414  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.763  ; 0.386  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.814  ; 0.412  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 1.130  ; 0.706  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.809  ; 0.396  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.384  ; -0.075 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.689  ; 0.278  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.384  ; -0.102 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.361  ; -0.017 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.621  ; 0.196  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.651  ; 0.236  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.972  ; 0.560  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 1.003  ; 0.566  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.893  ; 0.489  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.846  ; 0.458  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.686  ; 0.298  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.755  ; 0.368  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.782  ; 0.385  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.760  ; 0.354  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.687  ; 0.271  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 1.132  ; 0.708  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.902  ; 0.493  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.679  ; 0.261  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.523 ; -1.997 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.612 ; -2.099 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.102  ; -0.121 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; -0.767 ; -0.860 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.666 ; -0.784 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -2.806 ; -3.277 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -3.039 ; -3.519 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -3.051 ; -3.482 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.499 ; -2.948 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; -0.857 ; -0.904 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.366 ; -1.834 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.108 ; -0.288 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -2.575 ; -3.047 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.747 ; -3.197 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.555 ; -2.924 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.642 ; -3.080 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.539 ; 5.502 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.055 ; 6.022 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.674 ; 6.629 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.927 ; 5.580 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.566 ; 5.435 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.911 ; 5.789 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.927 ; 5.580 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.566 ; 5.435 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.911 ; 5.789 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 8.840 ; 9.116 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.764 ; 5.753 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.792 ; 5.771 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 6.035 ; 6.022 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.231 ; 5.211 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 6.037 ; 6.022 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.903 ; 5.900 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.952 ; 5.930 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.562 ; 5.558 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.785 ; 5.772 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.587 ; 5.584 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 5.781 ; 5.770 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.736 ; 5.721 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.724 ; 5.702 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.733 ; 5.729 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 6.080 ; 6.076 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 6.463 ; 6.513 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.955 ; 5.948 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.729 ; 5.713 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 7.077 ; 7.175 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.613 ; 6.730 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 7.042 ; 7.129 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 8.840 ; 9.116 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.988 ; 7.097 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.650 ; 6.716 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 7.344 ; 7.472 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 6.293 ; 6.347 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 7.344 ; 7.472 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 5.966 ; 6.008 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.801 ; 5.867 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 6.101 ; 6.127 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 6.369 ; 6.404 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.820 ; 5.811 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.107 ; 6.132 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 6.091 ; 6.106 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.953 ; 5.990 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.917 ; 5.954 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 6.351 ; 6.366 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 6.361 ; 6.402 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 6.164 ; 6.189 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 6.179 ; 6.211 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 6.298 ; 6.356 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 6.173 ; 6.204 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.100 ; 6.128 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 6.568 ; 6.573 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 6.922 ; 6.982 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.934 ; 6.998 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 7.146 ; 7.259 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 7.196 ; 7.314 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.158 ; 7.220 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_clk    ; 6.811 ; 6.642 ; Rise       ; i2s_clk         ;
; rec_rrdy           ; i2s_clk    ; 8.192 ; 8.193 ; Rise       ; i2s_clk         ;
; rec_trdy           ; i2s_clk    ; 7.670 ; 7.536 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_lrclk  ; 5.816 ; 5.832 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 7.200 ; 7.342 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.690 ; 6.679 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.816 ; 5.832 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 7.200 ; 7.342 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.690 ; 6.679 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 6.530 ; 6.418 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 6.530 ; 6.418 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 8.399 ; 8.437 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 6.735 ; 6.675 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 6.946 ; 6.903 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 7.131 ; 7.084 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 6.736 ; 6.684 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 6.603 ; 6.582 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.739 ; 6.683 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 6.956 ; 6.894 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 7.324 ; 7.343 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 6.545 ; 6.513 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 6.683 ; 6.620 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 6.923 ; 6.847 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 7.060 ; 7.024 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 7.341 ; 7.338 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 8.239 ; 8.289 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 6.455 ; 6.397 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 6.444 ; 6.381 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 6.728 ; 6.667 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 6.745 ; 6.679 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 8.098 ; 8.152 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 6.468 ; 6.409 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 8.399 ; 8.437 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 6.938 ; 6.894 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.667 ; 6.609 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.691 ; 6.630 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 6.103 ; 6.069 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.119 ; 6.034 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.718 ; 7.811 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 7.495 ; 7.441 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.411 ; 5.374 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.861 ; 5.795 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.438 ; 6.436 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.798 ; 5.460 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.141 ; 5.185 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.496 ; 5.550 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.798 ; 5.460 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.141 ; 5.185 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.496 ; 5.550 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 5.126 ; 5.105 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.638 ; 5.625 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.665 ; 5.644 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.899 ; 5.885 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.126 ; 5.105 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.899 ; 5.883 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.772 ; 5.766 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.817 ; 5.794 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.444 ; 5.438 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.660 ; 5.645 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.469 ; 5.464 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 5.656 ; 5.643 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.613 ; 5.596 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.600 ; 5.577 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.608 ; 5.603 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.942 ; 5.936 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 6.316 ; 6.364 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.821 ; 5.813 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.603 ; 5.586 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 6.950 ; 7.046 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.459 ; 6.571 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.871 ; 6.954 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 8.645 ; 8.914 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.818 ; 6.923 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.494 ; 6.557 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.679 ; 5.683 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 6.145 ; 6.195 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 7.208 ; 7.335 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 5.838 ; 5.877 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.679 ; 5.741 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.961 ; 5.984 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 6.219 ; 6.250 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.694 ; 5.683 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.966 ; 5.989 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.958 ; 5.972 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.822 ; 5.855 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.789 ; 5.825 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 6.207 ; 6.221 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 6.217 ; 6.256 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 6.028 ; 6.051 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 6.042 ; 6.072 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 6.156 ; 6.211 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 6.037 ; 6.066 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 5.960 ; 5.984 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 6.415 ; 6.419 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 6.757 ; 6.814 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.768 ; 6.829 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.972 ; 7.080 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 7.019 ; 7.133 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 6.983 ; 7.041 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_clk    ; 6.306 ; 6.367 ; Rise       ; i2s_clk         ;
; rec_rrdy           ; i2s_clk    ; 7.767 ; 7.927 ; Rise       ; i2s_clk         ;
; rec_trdy           ; i2s_clk    ; 7.280 ; 7.293 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_lrclk  ; 5.533 ; 5.411 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.994 ; 7.008 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.507 ; 6.378 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.533 ; 5.411 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.994 ; 7.008 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.507 ; 6.378 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 6.378 ; 6.259 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 6.378 ; 6.259 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 6.296 ; 6.233 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 6.576 ; 6.515 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 6.778 ; 6.734 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 6.956 ; 6.908 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 6.577 ; 6.525 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 6.449 ; 6.426 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.581 ; 6.524 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 6.790 ; 6.730 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 7.149 ; 7.166 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 6.393 ; 6.361 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 6.525 ; 6.463 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 6.757 ; 6.682 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 6.896 ; 6.861 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 7.163 ; 7.159 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 8.071 ; 8.122 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 6.306 ; 6.248 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 6.296 ; 6.233 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 6.570 ; 6.510 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 6.585 ; 6.520 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 7.886 ; 7.935 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 6.321 ; 6.262 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 8.174 ; 8.209 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 6.770 ; 6.726 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.507 ; 6.450 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.534 ; 6.473 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 5.956 ; 5.921 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.919 ; 5.843 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.456 ; 7.511 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 7.277 ; 7.190 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.371 ;       ;       ; 7.671 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.524 ;       ;       ; 7.882 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.645 ; 7.665 ; 8.221 ; 8.090 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.982 ; 8.038 ; 8.566 ; 8.444 ;
; rec_ss_n         ; rec_busy    ;       ; 6.482 ; 6.826 ;       ;
; rec_ss_n         ; rec_roe     ; 7.767 ; 7.882 ; 8.444 ; 8.202 ;
; rec_ss_n         ; rec_rrdy    ; 9.250 ; 9.392 ; 9.825 ; 9.826 ;
; rec_ss_n         ; rec_trdy    ; 8.740 ; 8.729 ; 9.303 ; 9.169 ;
; rec_st_load_roe  ; rec_roe     ; 7.558 ;       ;       ; 7.934 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.917 ;       ;       ; 9.377 ;
; rec_st_load_trdy ; rec_trdy    ; 8.372 ;       ;       ; 8.754 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.180 ;       ;       ; 7.472 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.332 ;       ;       ; 7.682 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.369 ; 7.413 ; 7.943 ; 7.814 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.724 ; 7.778 ; 8.281 ; 8.163 ;
; rec_ss_n         ; rec_busy    ;       ; 6.326 ; 6.661 ;       ;
; rec_ss_n         ; rec_roe     ; 7.479 ; 7.648 ; 8.193 ; 7.921 ;
; rec_ss_n         ; rec_rrdy    ; 8.940 ; 8.726 ; 9.137 ; 9.518 ;
; rec_ss_n         ; rec_trdy    ; 8.453 ; 8.466 ; 9.020 ; 8.888 ;
; rec_st_load_roe  ; rec_roe     ; 7.328 ;       ;       ; 7.696 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.645 ;       ;       ; 9.075 ;
; rec_st_load_trdy ; rec_trdy    ; 8.116 ;       ;       ; 8.478 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.292 ; 5.292 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 6.089 ; 6.089 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.997 ; 4.997 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.764 ; 5.764 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.211     ; 5.302     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 6.056     ; 6.147     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.006     ; 5.014     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.820     ; 5.828     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 218.53 MHz ; 218.53 MHz      ; ecg_sclk   ;                                                               ;
; 233.54 MHz ; 233.54 MHz      ; rec_sclk   ;                                                               ;
; 418.94 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_sclk   ; -2.779 ; -72.153       ;
; rec_sclk   ; -1.841 ; -61.737       ;
; i2s_clk    ; -1.387 ; -63.989       ;
; rec_rx_req ; -0.498 ; -1.281        ;
; i2s_lrclk  ; 0.113  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i2s_lrclk  ; -0.327 ; -6.120        ;
; rec_rx_req ; -0.273 ; -0.551        ;
; i2s_clk    ; -0.072 ; -0.072        ;
; rec_sclk   ; 0.239  ; 0.000         ;
; ecg_sclk   ; 0.352  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -2.239 ; -70.352           ;
; rec_sclk ; -1.890 ; -45.200           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; rec_sclk ; 0.297 ; 0.000             ;
; ecg_sclk ; 0.493 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; rec_sclk   ; -3.000 ; -90.000                    ;
; ecg_sclk   ; -3.000 ; -66.000                    ;
; i2s_clk    ; -3.000 ; -66.000                    ;
; ecg_ss_n   ; -3.000 ; -3.000                     ;
; i2s_lrclk  ; -3.000 ; -3.000                     ;
; rec_rx_req ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.779 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.237     ; 1.027      ;
; -2.776 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.236     ; 1.025      ;
; -2.747 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.312     ; 0.920      ;
; -2.712 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.244     ; 0.953      ;
; -2.652 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.238     ; 0.899      ;
; -2.621 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.196     ; 0.910      ;
; -2.613 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.311     ; 0.787      ;
; -2.607 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.166     ; 0.926      ;
; -2.603 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.290     ; 0.798      ;
; -2.601 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.178     ; 0.908      ;
; -2.572 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.288     ; 0.769      ;
; -2.564 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.239     ; 0.810      ;
; -2.562 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.190     ; 0.857      ;
; -2.550 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.236     ; 0.799      ;
; -2.545 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.198     ; 0.832      ;
; -2.538 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.218     ; 0.805      ;
; -2.529 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.221     ; 0.793      ;
; -2.526 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.196     ; 0.815      ;
; -2.518 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.197     ; 0.806      ;
; -2.517 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.273     ; 0.729      ;
; -2.516 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.185     ; 0.816      ;
; -2.509 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.196     ; 0.798      ;
; -2.505 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.192     ; 0.798      ;
; -2.504 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.191     ; 0.798      ;
; -2.502 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.163     ; 0.824      ;
; -2.498 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.184     ; 0.799      ;
; -2.498 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.186     ; 0.797      ;
; -2.494 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.183     ; 0.796      ;
; -2.486 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.194     ; 0.777      ;
; -2.485 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.179     ; 0.791      ;
; -2.475 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.178     ; 0.782      ;
; -2.451 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.167     ; 0.769      ;
; -2.444 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.290     ; 0.639      ;
; -2.428 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.177     ; 0.736      ;
; -2.394 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.236     ; 0.643      ;
; -2.392 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.236     ; 0.641      ;
; -2.392 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.237     ; 0.640      ;
; -2.348 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.194     ; 0.639      ;
; -2.346 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.191     ; 0.640      ;
; -2.342 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.183     ; 0.644      ;
; -2.335 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.180     ; 0.640      ;
; -2.333 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.176     ; 0.642      ;
; -2.332 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.178     ; 0.639      ;
; -2.328 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.192     ; 0.621      ;
; -2.256 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.238     ; 0.503      ;
; -2.210 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.196     ; 0.499      ;
; -2.210 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.311     ; 0.384      ;
; -2.199 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.183     ; 0.501      ;
; -2.192 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.178     ; 0.499      ;
; -1.951 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.935      ;
; -1.902 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.886      ;
; -1.898 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.882      ;
; -1.883 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.867      ;
; -1.810 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.794      ;
; -1.788 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.425     ; 1.878      ;
; -1.765 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.749      ;
; -1.691 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.675      ;
; -1.663 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.783      ;
; -1.663 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.783      ;
; -1.663 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.783      ;
; -1.663 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.783      ;
; -1.663 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.783      ;
; -1.662 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.271     ; 1.906      ;
; -1.659 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.779      ;
; -1.659 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.779      ;
; -1.659 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.779      ;
; -1.659 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.779      ;
; -1.659 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.779      ;
; -1.628 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 2.773      ;
; -1.628 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.748      ;
; -1.628 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.748      ;
; -1.628 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.748      ;
; -1.628 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.748      ;
; -1.628 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.748      ;
; -1.622 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.606      ;
; -1.601 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.585      ;
; -1.588 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.753      ;
; -1.588 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.753      ;
; -1.588 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.753      ;
; -1.584 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.749      ;
; -1.584 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.749      ;
; -1.584 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.749      ;
; -1.579 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 2.724      ;
; -1.575 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 2.720      ;
; -1.560 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 2.705      ;
; -1.553 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.718      ;
; -1.553 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.718      ;
; -1.553 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 2.718      ;
; -1.534 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.289     ; 1.760      ;
; -1.534 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.289     ; 1.760      ;
; -1.534 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.289     ; 1.760      ;
; -1.534 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.289     ; 1.760      ;
; -1.534 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.289     ; 1.760      ;
; -1.526 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.510      ;
; -1.510 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.630      ;
; -1.510 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.630      ;
; -1.510 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.630      ;
; -1.510 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.630      ;
; -1.510 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.105      ; 2.630      ;
; -1.507 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.031     ; 2.491      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.433      ; 3.289      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.433      ; 3.289      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.433      ; 3.289      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.433      ; 3.289      ;
; -1.841 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.433      ; 3.289      ;
; -1.822 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.965      ;
; -1.822 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.965      ;
; -1.822 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.965      ;
; -1.822 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.965      ;
; -1.822 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.965      ;
; -1.815 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.474      ; 3.304      ;
; -1.815 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.474      ; 3.304      ;
; -1.815 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.474      ; 3.304      ;
; -1.815 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.474      ; 3.304      ;
; -1.815 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.474      ; 3.304      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.951      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.951      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.951      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.951      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.951      ;
; -1.803 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.612     ; 1.176      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.980      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.980      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.980      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.980      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.980      ;
; -1.782 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.966      ;
; -1.782 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.966      ;
; -1.782 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.966      ;
; -1.782 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.966      ;
; -1.782 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.966      ;
; -1.774 ; I2S:i2s_ports|valid                    ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_clk      ; rec_sclk    ; 0.500        ; -0.065     ; 2.194      ;
; -1.753 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.423      ; 3.191      ;
; -1.753 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.423      ; 3.191      ;
; -1.753 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.423      ; 3.191      ;
; -1.753 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.423      ; 3.191      ;
; -1.753 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.423      ; 3.191      ;
; -1.725 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.868      ;
; -1.725 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.868      ;
; -1.725 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.868      ;
; -1.725 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.868      ;
; -1.725 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.868      ;
; -1.723 ; I2S:i2s_ports|valid                    ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.057      ; 2.265      ;
; -1.716 ; I2S:i2s_ports|valid                    ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.085      ; 2.286      ;
; -1.712 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.412      ; 3.139      ;
; -1.712 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.412      ; 3.139      ;
; -1.712 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.412      ; 3.139      ;
; -1.712 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.412      ; 3.139      ;
; -1.712 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.412      ; 3.139      ;
; -1.710 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.449      ; 3.174      ;
; -1.710 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.449      ; 3.174      ;
; -1.710 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.449      ; 3.174      ;
; -1.710 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.449      ; 3.174      ;
; -1.702 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.490      ; 3.207      ;
; -1.702 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.490      ; 3.207      ;
; -1.702 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.490      ; 3.207      ;
; -1.702 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.490      ; 3.207      ;
; -1.702 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.490      ; 3.207      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.821      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.821      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.821      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.821      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.821      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.883      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.883      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.883      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.883      ;
; -1.699 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 2.883      ;
; -1.693 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.815      ;
; -1.693 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.815      ;
; -1.693 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.815      ;
; -1.693 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.815      ;
; -1.693 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.107      ; 2.815      ;
; -1.691 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.144      ; 2.850      ;
; -1.691 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.144      ; 2.850      ;
; -1.691 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.144      ; 2.850      ;
; -1.691 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.144      ; 2.850      ;
; -1.690 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.144      ; 2.849      ;
; -1.690 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.144      ; 2.849      ;
; -1.690 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.144      ; 2.849      ;
; -1.690 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.144      ; 2.849      ;
; -1.648 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.402      ; 3.065      ;
; -1.648 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.402      ; 3.065      ;
; -1.648 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.402      ; 3.065      ;
; -1.648 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.402      ; 3.065      ;
; -1.648 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.402      ; 3.065      ;
; -1.645 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.410      ; 3.070      ;
; -1.645 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.410      ; 3.070      ;
; -1.645 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.410      ; 3.070      ;
; -1.645 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.410      ; 3.070      ;
; -1.645 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.410      ; 3.070      ;
; -1.641 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.168     ; 1.988      ;
; -1.639 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.439      ; 3.093      ;
; -1.639 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.439      ; 3.093      ;
; -1.639 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.439      ; 3.093      ;
; -1.639 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.439      ; 3.093      ;
; -1.619 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.451      ; 3.085      ;
; -1.619 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.451      ; 3.085      ;
; -1.619 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.451      ; 3.085      ;
; -1.619 ; SPI_slave:rec_spi_ports|bit_cnt[5]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.451      ; 3.085      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.331      ;
; -1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.331      ;
; -1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.331      ;
; -1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.331      ;
; -1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.331      ;
; -1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.331      ;
; -1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.331      ;
; -1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.331      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.288 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 2.232      ;
; -1.096 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.041      ;
; -1.096 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.041      ;
; -1.096 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.041      ;
; -1.096 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.041      ;
; -1.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.021      ;
; -1.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.021      ;
; -1.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.021      ;
; -1.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.021      ;
; -1.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.021      ;
; -1.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.021      ;
; -1.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.021      ;
; -1.061 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.049     ; 2.007      ;
; -1.061 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.049     ; 2.007      ;
; -1.061 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.049     ; 2.007      ;
; -1.061 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.049     ; 2.007      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 2.000      ;
; -1.048 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.989      ;
; -0.982 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.923      ;
; -0.982 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.923      ;
; -0.982 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.923      ;
; -0.977 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.918      ;
; -0.952 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.893      ;
; -0.904 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.845      ;
; -0.889 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.830      ;
; -0.889 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.830      ;
; -0.889 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.830      ;
; -0.886 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.826      ;
; -0.880 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.821      ;
; -0.870 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.060      ; 1.925      ;
; -0.866 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.807      ;
; -0.864 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.060      ; 1.919      ;
; -0.849 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.790      ;
; -0.836 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.776      ;
; -0.833 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.774      ;
; -0.831 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.772      ;
; -0.831 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.772      ;
; -0.831 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.772      ;
; -0.816 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.757      ;
; -0.811 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.752      ;
; -0.764 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.060      ; 1.819      ;
; -0.753 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.694      ;
; -0.736 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.675      ;
; -0.725 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.665      ;
; -0.715 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.656      ;
; -0.715 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.656      ;
; -0.715 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.656      ;
; -0.708 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.649      ;
; -0.708 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.649      ;
; -0.708 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.649      ;
; -0.661 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.602      ;
; -0.646 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.587      ;
; -0.646 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.587      ;
; -0.646 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.587      ;
; -0.630 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.571      ;
; -0.616 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.060      ; 1.671      ;
; -0.603 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.543      ;
; -0.575 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.516      ;
; -0.543 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.484      ;
; -0.515 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.060      ; 1.570      ;
; -0.506 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.447      ;
; -0.475 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.416      ;
; -0.438 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.060      ; 1.493      ;
; -0.424 ; I2S:i2s_ports|zzzlrclk    ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.363      ;
; -0.400 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.341      ;
; -0.339 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.954      ;
; -0.339 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.954      ;
; -0.339 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.954      ;
; -0.339 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 2.140      ; 2.954      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.498 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.067      ; 1.310      ;
; -0.111 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.101      ; 1.506      ;
; -0.111 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.823      ; 1.226      ;
; -0.087 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.100      ; 1.479      ;
; -0.077 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.101      ; 1.468      ;
; -0.075 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.098      ; 1.463      ;
; -0.062 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.101      ; 1.453      ;
; -0.057 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.067      ; 1.416      ;
; -0.049 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.821      ; 1.294      ;
; -0.047 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.149      ; 1.490      ;
; -0.044 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.148      ; 1.484      ;
; -0.032 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.150      ; 1.474      ;
; -0.022 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.149      ; 1.461      ;
; -0.009 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.153      ; 1.457      ;
; 0.007  ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.822      ; 1.240      ;
; 0.016  ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.824      ; 1.234      ;
; 0.017  ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.823      ; 1.232      ;
; 0.028  ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.152      ; 1.414      ;
; 0.029  ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.152      ; 1.411      ;
; 0.047  ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.148      ; 1.393      ;
; 0.054  ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.247      ; 1.270      ;
; 0.061  ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.070      ; 1.297      ;
; 0.084  ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.069      ; 1.273      ;
; 0.114  ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 1.099      ; 1.411      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_lrclk'                                                                                                         ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.113 ; I2S:i2s_ports|l_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.593      ; 1.759      ;
; 0.138 ; I2S:i2s_ports|l_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.592      ; 1.737      ;
; 0.156 ; I2S:i2s_ports|l_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.603      ; 1.721      ;
; 0.158 ; I2S:i2s_ports|l_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.593      ; 1.719      ;
; 0.168 ; I2S:i2s_ports|l_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.604      ; 1.720      ;
; 0.181 ; I2S:i2s_ports|l_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.599      ; 1.698      ;
; 0.181 ; I2S:i2s_ports|l_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.593      ; 1.683      ;
; 0.187 ; I2S:i2s_ports|l_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.600      ; 1.692      ;
; 0.195 ; I2S:i2s_ports|l_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.603      ; 1.687      ;
; 0.200 ; I2S:i2s_ports|l_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.604      ; 1.680      ;
; 0.201 ; I2S:i2s_ports|l_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.600      ; 1.675      ;
; 0.203 ; I2S:i2s_ports|l_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.603      ; 1.679      ;
; 0.204 ; I2S:i2s_ports|l_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.602      ; 1.678      ;
; 0.209 ; I2S:i2s_ports|l_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.602      ; 1.668      ;
; 0.210 ; I2S:i2s_ports|l_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.605      ; 1.680      ;
; 0.213 ; I2S:i2s_ports|l_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.600      ; 1.668      ;
; 0.222 ; I2S:i2s_ports|l_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.603      ; 1.664      ;
; 0.226 ; I2S:i2s_ports|l_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.599      ; 1.646      ;
; 0.229 ; I2S:i2s_ports|l_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.601      ; 1.651      ;
; 0.233 ; I2S:i2s_ports|l_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.605      ; 1.648      ;
; 0.237 ; I2S:i2s_ports|l_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.599      ; 1.642      ;
; 0.240 ; I2S:i2s_ports|l_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.603      ; 1.642      ;
; 0.266 ; I2S:i2s_ports|l_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.603      ; 1.618      ;
; 0.290 ; I2S:i2s_ports|l_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 1.601      ; 1.589      ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_lrclk'                                                                                                           ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.327 ; I2S:i2s_ports|l_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.811      ; 1.524      ;
; -0.318 ; I2S:i2s_ports|l_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.808      ; 1.530      ;
; -0.308 ; I2S:i2s_ports|l_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.812      ; 1.544      ;
; -0.300 ; I2S:i2s_ports|l_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.812      ; 1.552      ;
; -0.288 ; I2S:i2s_ports|l_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.813      ; 1.565      ;
; -0.282 ; I2S:i2s_ports|l_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.808      ; 1.566      ;
; -0.276 ; I2S:i2s_ports|l_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.812      ; 1.576      ;
; -0.273 ; I2S:i2s_ports|l_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.811      ; 1.578      ;
; -0.269 ; I2S:i2s_ports|l_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.814      ; 1.585      ;
; -0.265 ; I2S:i2s_ports|l_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.814      ; 1.589      ;
; -0.262 ; I2S:i2s_ports|l_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.810      ; 1.588      ;
; -0.262 ; I2S:i2s_ports|l_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.811      ; 1.589      ;
; -0.245 ; I2S:i2s_ports|l_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.813      ; 1.608      ;
; -0.241 ; I2S:i2s_ports|l_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.809      ; 1.608      ;
; -0.241 ; I2S:i2s_ports|l_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.810      ; 1.609      ;
; -0.236 ; I2S:i2s_ports|l_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.812      ; 1.616      ;
; -0.235 ; I2S:i2s_ports|l_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.814      ; 1.619      ;
; -0.231 ; I2S:i2s_ports|l_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.802      ; 1.611      ;
; -0.228 ; I2S:i2s_ports|l_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.808      ; 1.620      ;
; -0.226 ; I2S:i2s_ports|l_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.813      ; 1.627      ;
; -0.210 ; I2S:i2s_ports|l_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.803      ; 1.633      ;
; -0.206 ; I2S:i2s_ports|l_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.813      ; 1.647      ;
; -0.202 ; I2S:i2s_ports|l_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.802      ; 1.640      ;
; -0.189 ; I2S:i2s_ports|l_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.802      ; 1.653      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.273 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.444      ; 1.201      ;
; -0.090 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.254      ; 1.194      ;
; -0.061 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.335      ; 1.304      ;
; -0.058 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.255      ; 1.227      ;
; -0.040 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.251      ; 1.241      ;
; -0.023 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.330      ; 1.337      ;
; -0.006 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.335      ; 1.359      ;
; 0.002  ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.336      ; 1.368      ;
; 0.019  ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.331      ; 1.380      ;
; 0.021  ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.283      ; 1.334      ;
; 0.027  ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.333      ; 1.390      ;
; 0.033  ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.251      ; 1.314      ;
; 0.033  ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.330      ; 1.393      ;
; 0.039  ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.332      ; 1.401      ;
; 0.053  ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.285      ; 1.368      ;
; 0.055  ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.285      ; 1.370      ;
; 0.070  ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.282      ; 1.382      ;
; 0.089  ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.284      ; 1.403      ;
; 0.107  ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.286      ; 1.423      ;
; 0.115  ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.018      ; 1.163      ;
; 0.118  ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.018      ; 1.166      ;
; 0.119  ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.019      ; 1.168      ;
; 0.125  ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.017      ; 1.172      ;
; 0.161  ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 1.016      ; 1.207      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                                 ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.072 ; i2s_lrclk                 ; I2S:i2s_ports|zlrclk      ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.211      ; 2.323      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.133  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.529      ;
; 0.264  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.660      ;
; 0.264  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.660      ;
; 0.264  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.660      ;
; 0.264  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.660      ;
; 0.264  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.660      ;
; 0.264  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.660      ;
; 0.264  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.660      ;
; 0.264  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.212      ; 2.660      ;
; 0.313  ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.336  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.734      ;
; 0.340  ; I2S:i2s_ports|zlrclk      ; I2S:i2s_ports|zzlrclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.538      ;
; 0.347  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.745      ;
; 0.347  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.745      ;
; 0.347  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.745      ;
; 0.347  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.214      ; 2.745      ;
; 0.352  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.749      ;
; 0.352  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.749      ;
; 0.352  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.749      ;
; 0.352  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.749      ;
; 0.352  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.749      ;
; 0.352  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.749      ;
; 0.352  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.749      ;
; 0.355  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.554      ;
; 0.357  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.555      ;
; 0.357  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.555      ;
; 0.358  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.557      ;
; 0.359  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.557      ;
; 0.359  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.557      ;
; 0.359  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.557      ;
; 0.360  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.558      ;
; 0.360  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.558      ;
; 0.389  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.786      ;
; 0.389  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.786      ;
; 0.389  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.786      ;
; 0.389  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 2.213      ; 2.786      ;
; 0.450  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.648      ;
; 0.450  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.648      ;
; 0.451  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.649      ;
; 0.451  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.649      ;
; 0.451  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.649      ;
; 0.452  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.650      ;
; 0.452  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.650      ;
; 0.474  ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.672      ;
; 0.474  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.672      ;
; 0.475  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.673      ;
; 0.486  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.685      ;
; 0.486  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.684      ;
; 0.490  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.688      ;
; 0.491  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.689      ;
; 0.491  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.689      ;
; 0.500  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.698      ;
; 0.558  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.756      ;
; 0.560  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.758      ;
; 0.572  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.770      ;
; 0.577  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.775      ;
; 0.589  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.788      ;
; 0.589  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.787      ;
; 0.594  ; i2s_lrclk                 ; I2S:i2s_ports|zlrclk      ; i2s_lrclk    ; i2s_clk     ; -0.500       ; 2.211      ; 2.489      ;
; 0.612  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.810      ;
; 0.614  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.812      ;
; 0.618  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.816      ;
; 0.620  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.818      ;
; 0.620  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.818      ;
; 0.624  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.822      ;
; 0.628  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.827      ;
; 0.634  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.832      ;
; 0.638  ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.836      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.362      ; 2.775      ;
; 0.277 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.518      ; 2.969      ;
; 0.328 ; I2S:i2s_ports|l_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.365      ; 0.867      ;
; 0.329 ; I2S:i2s_ports|l_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.365      ; 0.868      ;
; 0.329 ; I2S:i2s_ports|l_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.365      ; 0.868      ;
; 0.333 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.367 ; I2S:i2s_ports|l_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.365      ; 0.906      ;
; 0.368 ; I2S:i2s_ports|l_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.326      ; 0.868      ;
; 0.373 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.373 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.385 ; I2S:i2s_ports|l_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.309      ; 0.868      ;
; 0.386 ; I2S:i2s_ports|l_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.309      ; 0.869      ;
; 0.386 ; I2S:i2s_ports|l_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.309      ; 0.869      ;
; 0.387 ; I2S:i2s_ports|l_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.309      ; 0.870      ;
; 0.421 ; I2S:i2s_ports|l_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.287      ; 0.882      ;
; 0.427 ; I2S:i2s_ports|l_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.287      ; 0.888      ;
; 0.487 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.669      ;
; 0.491 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.312      ; 0.947      ;
; 0.500 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.683      ;
; 0.500 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.683      ;
; 0.501 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.684      ;
; 0.502 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.683      ;
; 0.508 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.690      ;
; 0.518 ; I2S:i2s_ports|l_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.287      ; 0.979      ;
; 0.519 ; I2S:i2s_ports|l_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.309      ; 1.002      ;
; 0.528 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.427      ; 3.129      ;
; 0.531 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.377      ; 1.052      ;
; 0.542 ; I2S:i2s_ports|l_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.287      ; 1.003      ;
; 0.562 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.362      ; 2.598      ;
; 0.582 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.767      ;
; 0.582 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.767      ;
; 0.607 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.518      ; 2.799      ;
; 0.618 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.293      ;
; 0.620 ; I2S:i2s_ports|l_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.365      ; 1.159      ;
; 0.621 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.296      ;
; 0.622 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.297      ;
; 0.622 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.803      ;
; 0.624 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.806      ;
; 0.627 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.302      ;
; 0.635 ; I2S:i2s_ports|l_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.288      ; 1.097      ;
; 0.641 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.822      ;
; 0.648 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.370      ; 0.662      ;
; 0.659 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.072      ; 0.875      ;
; 0.676 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.032      ; 0.852      ;
; 0.679 ; I2S:i2s_ports|l_sr_in[5]            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.326      ; 1.179      ;
; 0.686 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.361      ; 1.191      ;
; 0.692 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.427      ; 3.293      ;
; 0.694 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.347      ; 1.185      ;
; 0.697 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.372      ;
; 0.702 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.032      ; 0.878      ;
; 0.706 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.044      ; 0.894      ;
; 0.719 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.466      ; 3.359      ;
; 0.719 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.099      ; 0.962      ;
; 0.719 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.099      ; 0.962      ;
; 0.728 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.913      ;
; 0.730 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.915      ;
; 0.732 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.411      ;
; 0.733 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.412      ;
; 0.734 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.413      ;
; 0.736 ; I2S:i2s_ports|l_sr_in[4]            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.326      ; 1.236      ;
; 0.736 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.917      ;
; 0.738 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.417      ;
; 0.739 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.924      ;
; 0.740 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.925      ;
; 0.741 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.466      ; 3.381      ;
; 0.741 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.466      ; 3.381      ;
; 0.741 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.420      ;
; 0.750 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.466      ; 3.390      ;
; 0.751 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.687      ; 1.082      ;
; 0.759 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.382      ;
; 0.759 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.382      ;
; 0.762 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.385      ;
; 0.775 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.398      ;
; 0.778 ; I2S:i2s_ports|l_sr_in[23]           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.286      ; 1.238      ;
; 0.780 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.403      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.352 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.537      ;
; 0.353 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.538      ;
; 0.353 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.538      ;
; 0.353 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.538      ;
; 0.353 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.538      ;
; 0.354 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.539      ;
; 0.355 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.540      ;
; 0.355 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.540      ;
; 0.356 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.541      ;
; 0.362 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.543      ;
; 0.363 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.544      ;
; 0.382 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.563      ;
; 0.480 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.665      ;
; 0.480 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.665      ;
; 0.481 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.666      ;
; 0.481 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.666      ;
; 0.481 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.666      ;
; 0.482 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.667      ;
; 0.482 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.259      ; 2.915      ;
; 0.484 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.665      ;
; 0.491 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.672      ;
; 0.491 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.672      ;
; 0.501 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.682      ;
; 0.516 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 2.856      ;
; 0.545 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 2.883      ;
; 0.547 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 2.885      ;
; 0.550 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 2.888      ;
; 0.553 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 2.868      ;
; 0.560 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 2.898      ;
; 0.561 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 2.899      ;
; 0.570 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 2.910      ;
; 0.576 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 2.916      ;
; 0.583 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 2.923      ;
; 0.583 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 2.898      ;
; 0.588 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 2.926      ;
; 0.589 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 2.904      ;
; 0.593 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 2.908      ;
; 0.594 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.777      ;
; 0.602 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 2.917      ;
; 0.616 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.797      ;
; 0.628 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.048      ; 0.820      ;
; 0.639 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 2.954      ;
; 0.654 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.111      ; 2.939      ;
; 0.664 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.249      ; 1.057      ;
; 0.664 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 2.924      ;
; 0.667 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 2.927      ;
; 0.675 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.146      ; 2.995      ;
; 0.679 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 2.939      ;
; 0.679 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.146      ; 2.999      ;
; 0.679 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.146      ; 2.999      ;
; 0.688 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.209      ; 3.071      ;
; 0.706 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.306      ; 3.186      ;
; 0.707 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.889      ;
; 0.712 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.071      ; 0.927      ;
; 0.761 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 3.021      ;
; 0.764 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 3.024      ;
; 0.802 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.984      ;
; 0.804 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.984      ;
; 0.811 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.992      ;
; 0.815 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.259      ; 2.748      ;
; 0.822 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.002      ;
; 0.856 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.088     ; 0.912      ;
; 0.876 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 1.057      ;
; 0.904 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.084      ;
; 0.905 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.088      ;
; 0.906 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.088      ;
; 0.908 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.091      ;
; 0.911 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 1.092      ;
; 0.911 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.094      ;
; 0.915 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.029      ; 1.088      ;
; 0.917 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.099      ;
; 0.923 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.105      ;
; 0.936 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.119      ;
; 0.942 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.129      ;
; 0.978 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.234      ; 1.356      ;
; 1.002 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.360      ; 1.006      ;
; 1.010 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.410      ; 1.064      ;
; 1.017 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.200      ;
; 1.031 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.071      ; 1.246      ;
; 1.036 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.209      ; 2.919      ;
; 1.041 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.306      ; 3.021      ;
; 1.088 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 1.256      ;
; 1.101 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.450      ; 1.195      ;
; 1.119 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.064      ; 1.327      ;
; 1.157 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.337      ;
; 1.157 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.457      ; 1.258      ;
; 1.164 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.360      ; 1.168      ;
; 1.185 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.166      ; 3.025      ;
; 1.185 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.014      ; 1.343      ;
; 1.188 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.249      ; 1.581      ;
; 1.191 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 1.369      ;
; 1.199 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.111      ; 1.454      ;
; 1.201 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.070      ; 1.415      ;
; 1.205 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.164      ; 3.043      ;
; 1.208 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.410      ; 1.262      ;
; 1.209 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.164      ; 3.047      ;
; 1.213 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.164      ; 3.051      ;
; 1.216 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.141      ; 3.031      ;
; 1.219 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.164      ; 3.057      ;
; 1.222 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.164      ; 3.060      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.239 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.085      ; 4.809      ;
; -2.239 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.085      ; 4.809      ;
; -2.239 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.085      ; 4.809      ;
; -2.239 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.085      ; 4.809      ;
; -2.239 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.085      ; 4.809      ;
; -2.239 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.085      ; 4.809      ;
; -1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.010      ; 4.438      ;
; -1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.010      ; 4.438      ;
; -1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.010      ; 4.438      ;
; -1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.010      ; 4.438      ;
; -1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.010      ; 4.438      ;
; -1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.063      ; 4.449      ;
; -1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.063      ; 4.449      ;
; -1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.063      ; 4.449      ;
; -1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.063      ; 4.449      ;
; -1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.063      ; 4.449      ;
; -1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.063      ; 4.449      ;
; -1.888 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.068      ; 4.441      ;
; -1.888 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.068      ; 4.441      ;
; -1.888 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.068      ; 4.441      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.087      ; 4.449      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.087      ; 4.449      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.087      ; 4.449      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.087      ; 4.449      ;
; -1.581 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.085      ; 4.651      ;
; -1.581 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.085      ; 4.651      ;
; -1.581 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.085      ; 4.651      ;
; -1.581 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.085      ; 4.651      ;
; -1.581 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.085      ; 4.651      ;
; -1.581 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.085      ; 4.651      ;
; -1.299 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.010      ; 4.294      ;
; -1.299 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.010      ; 4.294      ;
; -1.299 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.010      ; 4.294      ;
; -1.299 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.010      ; 4.294      ;
; -1.299 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.010      ; 4.294      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.063      ; 4.304      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.063      ; 4.304      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.063      ; 4.304      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.063      ; 4.304      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.063      ; 4.304      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.063      ; 4.304      ;
; -1.243 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.068      ; 4.296      ;
; -1.243 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.068      ; 4.296      ;
; -1.243 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.068      ; 4.296      ;
; -1.233 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.087      ; 4.305      ;
; -1.233 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.087      ; 4.305      ;
; -1.233 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.087      ; 4.305      ;
; -1.233 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.087      ; 4.305      ;
; -0.712 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.874      ; 3.071      ;
; -0.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.019      ; 3.185      ;
; -0.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.019      ; 3.185      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.011      ;
; -0.635 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.136      ; 3.256      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.849      ; 2.945      ;
; -0.550 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.874      ; 2.909      ;
; -0.493 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.228      ; 3.206      ;
; -0.386 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.183      ; 3.054      ;
; -0.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.136      ; 3.427      ;
; -0.183 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.228      ; 3.396      ;
; -0.078 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.183      ; 3.246      ;
; -0.028 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.874      ; 2.887      ;
; 0.016  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.019      ; 2.988      ;
; 0.016  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.019      ; 2.988      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
; 0.056  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.867      ; 2.796      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                                         ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.890 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_clk      ; rec_sclk    ; 0.500        ; -0.065     ; 2.310      ;
; -1.814 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.057      ; 2.356      ;
; -1.737 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.085      ; 2.307      ;
; -1.698 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.009     ; 2.674      ;
; -1.698 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.009     ; 2.674      ;
; -1.698 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.009     ; 2.674      ;
; -1.698 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.009     ; 2.674      ;
; -1.698 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.009     ; 2.674      ;
; -1.676 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.012      ; 2.673      ;
; -1.676 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.012      ; 2.673      ;
; -1.676 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.012      ; 2.673      ;
; -1.676 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.012      ; 2.673      ;
; -1.676 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.012      ; 2.673      ;
; -1.661 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.028      ; 2.674      ;
; -1.661 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.028      ; 2.674      ;
; -1.661 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.028      ; 2.674      ;
; -1.661 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.028      ; 2.674      ;
; -1.627 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.062      ; 2.674      ;
; -1.627 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.062      ; 2.674      ;
; -1.627 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.062      ; 2.674      ;
; -1.627 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.062      ; 2.674      ;
; -1.627 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.062      ; 2.674      ;
; -1.622 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.066      ; 2.673      ;
; -1.622 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.066      ; 2.673      ;
; -1.622 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.066      ; 2.673      ;
; -1.622 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.066      ; 2.673      ;
; -1.622 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; 0.066      ; 2.673      ;
; -1.412 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.339      ; 4.236      ;
; -1.412 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.339      ; 4.236      ;
; -1.412 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.339      ; 4.236      ;
; -1.412 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.339      ; 4.236      ;
; -1.412 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.339      ; 4.236      ;
; -1.391 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.360      ; 4.236      ;
; -1.391 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.360      ; 4.236      ;
; -1.391 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.360      ; 4.236      ;
; -1.391 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.360      ; 4.236      ;
; -1.391 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.360      ; 4.236      ;
; -1.375 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.376      ; 4.236      ;
; -1.375 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.376      ; 4.236      ;
; -1.375 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.376      ; 4.236      ;
; -1.375 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.376      ; 4.236      ;
; -1.342 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.410      ; 4.237      ;
; -1.342 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.410      ; 4.237      ;
; -1.342 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.410      ; 4.237      ;
; -1.342 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.410      ; 4.237      ;
; -1.342 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.410      ; 4.237      ;
; -1.337 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.414      ; 4.236      ;
; -1.337 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.414      ; 4.236      ;
; -1.337 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.414      ; 4.236      ;
; -1.337 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.414      ; 4.236      ;
; -1.337 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.414      ; 4.236      ;
; -1.013 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.283      ; 3.781      ;
; -0.937 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.405      ; 3.827      ;
; -0.860 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 2.433      ; 3.778      ;
; -0.821 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.339      ; 4.145      ;
; -0.821 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.339      ; 4.145      ;
; -0.821 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.339      ; 4.145      ;
; -0.821 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.339      ; 4.145      ;
; -0.821 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.339      ; 4.145      ;
; -0.799 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.360      ; 4.144      ;
; -0.799 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.360      ; 4.144      ;
; -0.799 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.360      ; 4.144      ;
; -0.799 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.360      ; 4.144      ;
; -0.799 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.360      ; 4.144      ;
; -0.784 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.376      ; 4.145      ;
; -0.784 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.376      ; 4.145      ;
; -0.784 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.376      ; 4.145      ;
; -0.784 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.376      ; 4.145      ;
; -0.750 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.410      ; 4.145      ;
; -0.750 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.410      ; 4.145      ;
; -0.750 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.410      ; 4.145      ;
; -0.750 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.410      ; 4.145      ;
; -0.750 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.410      ; 4.145      ;
; -0.745 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.414      ; 4.144      ;
; -0.745 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.414      ; 4.144      ;
; -0.745 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.414      ; 4.144      ;
; -0.745 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.414      ; 4.144      ;
; -0.745 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.414      ; 4.144      ;
; -0.541 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.283      ; 3.809      ;
; -0.525 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.405      ; 3.915      ;
; -0.363 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 2.433      ; 3.781      ;
; -0.041 ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.500        ; 2.433      ; 2.959      ;
; 0.248  ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 1.000        ; 2.433      ; 3.170      ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                                         ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 2.518      ; 2.989      ;
; 0.607 ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 2.518      ; 2.799      ;
; 0.854 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.518      ; 3.546      ;
; 0.919 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.362      ; 3.455      ;
; 0.990 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.489      ; 3.653      ;
; 1.255 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.518      ; 3.447      ;
; 1.309 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.988      ;
; 1.309 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.988      ;
; 1.309 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.988      ;
; 1.309 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.988      ;
; 1.309 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.505      ; 3.988      ;
; 1.314 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.989      ;
; 1.314 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.989      ;
; 1.314 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.989      ;
; 1.314 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.989      ;
; 1.314 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.501      ; 3.989      ;
; 1.348 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.466      ; 3.988      ;
; 1.348 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.466      ; 3.988      ;
; 1.348 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.466      ; 3.988      ;
; 1.348 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.466      ; 3.988      ;
; 1.365 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.988      ;
; 1.365 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.988      ;
; 1.365 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.988      ;
; 1.365 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.988      ;
; 1.365 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.449      ; 3.988      ;
; 1.383 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.362      ; 3.419      ;
; 1.387 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.428      ; 3.989      ;
; 1.387 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.428      ; 3.989      ;
; 1.387 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.428      ; 3.989      ;
; 1.387 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.428      ; 3.989      ;
; 1.387 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 2.428      ; 3.989      ;
; 1.400 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.489      ; 3.563      ;
; 1.910 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.505      ; 4.089      ;
; 1.910 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.505      ; 4.089      ;
; 1.910 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.505      ; 4.089      ;
; 1.910 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.505      ; 4.089      ;
; 1.910 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.505      ; 4.089      ;
; 1.915 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.501      ; 4.090      ;
; 1.915 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.501      ; 4.090      ;
; 1.915 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.501      ; 4.090      ;
; 1.915 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.501      ; 4.090      ;
; 1.915 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.501      ; 4.090      ;
; 1.949 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.466      ; 4.089      ;
; 1.949 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.466      ; 4.089      ;
; 1.949 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.466      ; 4.089      ;
; 1.949 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.466      ; 4.089      ;
; 1.966 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.449      ; 4.089      ;
; 1.966 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.449      ; 4.089      ;
; 1.966 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.449      ; 4.089      ;
; 1.966 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.449      ; 4.089      ;
; 1.966 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.449      ; 4.089      ;
; 1.987 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.428      ; 4.089      ;
; 1.987 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.428      ; 4.089      ;
; 1.987 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.428      ; 4.089      ;
; 1.987 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.428      ; 4.089      ;
; 1.987 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 2.428      ; 4.089      ;
; 2.058 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.249      ; 1.981      ;
; 2.114 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.236      ; 2.524      ;
; 2.114 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.236      ; 2.524      ;
; 2.114 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.236      ; 2.524      ;
; 2.114 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.236      ; 2.524      ;
; 2.114 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.236      ; 2.524      ;
; 2.119 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.232      ; 2.525      ;
; 2.119 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.232      ; 2.525      ;
; 2.119 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.232      ; 2.525      ;
; 2.119 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.232      ; 2.525      ;
; 2.119 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.232      ; 2.525      ;
; 2.123 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.093      ; 1.890      ;
; 2.153 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.197      ; 2.524      ;
; 2.153 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.197      ; 2.524      ;
; 2.153 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.197      ; 2.524      ;
; 2.153 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.197      ; 2.524      ;
; 2.170 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.180      ; 2.524      ;
; 2.170 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.180      ; 2.524      ;
; 2.170 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.180      ; 2.524      ;
; 2.170 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.180      ; 2.524      ;
; 2.170 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.180      ; 2.524      ;
; 2.191 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.159      ; 2.524      ;
; 2.191 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.159      ; 2.524      ;
; 2.191 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.159      ; 2.524      ;
; 2.191 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.159      ; 2.524      ;
; 2.191 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.159      ; 2.524      ;
; 2.194 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.220      ; 2.088      ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.493 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.944      ; 2.611      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.574 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.918      ; 2.666      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.589 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.700      ;
; 0.614 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.096      ; 2.884      ;
; 0.614 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.096      ; 2.884      ;
; 0.616 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.306      ; 3.096      ;
; 0.638 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.259      ; 3.071      ;
; 0.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.944      ; 2.787      ;
; 0.740 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.209      ; 3.123      ;
; 0.951 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.259      ; 2.884      ;
; 0.969 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.306      ; 2.949      ;
; 1.052 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.209      ; 2.935      ;
; 1.193 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.944      ; 2.811      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.253 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.918      ; 2.845      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.298 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 2.909      ;
; 1.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.096      ; 3.076      ;
; 1.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.096      ; 3.076      ;
; 1.348 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.944      ; 2.966      ;
; 1.805 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 4.145      ;
; 1.805 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 4.145      ;
; 1.805 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 4.145      ;
; 1.805 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 4.145      ;
; 1.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.146      ; 4.137      ;
; 1.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.146      ; 4.137      ;
; 1.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.146      ; 4.137      ;
; 1.830 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 4.145      ;
; 1.830 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 4.145      ;
; 1.830 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 4.145      ;
; 1.830 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 4.145      ;
; 1.830 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 4.145      ;
; 1.830 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.141      ; 4.145      ;
; 1.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 4.135      ;
; 1.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 4.135      ;
; 1.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 4.135      ;
; 1.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 4.135      ;
; 1.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.086      ; 4.135      ;
; 2.139 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 4.477      ;
; 2.139 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 4.477      ;
; 2.139 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 4.477      ;
; 2.139 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 4.477      ;
; 2.139 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 4.477      ;
; 2.139 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.164      ; 4.477      ;
; 2.447 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.166      ; 4.287      ;
; 2.447 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.166      ; 4.287      ;
; 2.447 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.166      ; 4.287      ;
; 2.447 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.166      ; 4.287      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; 0.160  ; 0.376        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|valid       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|valid       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datac           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datac         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datac         ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_lrclk'                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_lrclk ; Rise       ; i2s_lrclk                                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|o                         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datac           ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datad          ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datad          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datac           ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_rx_req ; Rise       ; rec_rx_req                                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|o                        ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[22]|datab           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.351  ; 3.736 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.182  ; 1.395 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.871  ; 3.156 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.341  ; 3.779 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.646  ; 2.983 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.343  ; 2.685 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.099  ; 2.535 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.009  ; 2.331 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.999  ; 2.387 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 1.918  ; 2.288 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 1.703  ; 2.068 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.022  ; 2.362 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.273  ; 2.657 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.173  ; 2.521 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.262  ; 2.646 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.343  ; 2.685 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.203  ; 2.581 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.969  ; 2.266 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 1.775  ; 2.089 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.896  ; 2.290 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.965  ; 2.361 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.094  ; 2.441 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.120  ; 2.446 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.013  ; 2.338 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.115  ; 2.446 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.162  ; 2.496 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.136  ; 2.502 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 1.679  ; 2.046 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.999  ; 2.356 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.226  ; 2.593 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.199  ; 3.626 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.365  ; 2.774 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.238  ; 3.643 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.080  ; 1.282 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.559  ; 2.835 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.248  ; 3.666 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.488  ; 2.787 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.097  ; 3.513 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.583  ; 0.966 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.213  ; 0.592 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.056  ; 0.379 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.048  ; 0.375 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.127  ; 0.461 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; -0.176 ; 0.189 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.150  ; 0.510 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.565  ; 0.929 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.258  ; 0.612 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.557  ; 0.966 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.583  ; 0.892 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.324  ; 0.690 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.170  ; 0.500 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.261  ; 0.608 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; -0.054 ; 0.321 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.044  ; 0.383 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.014  ; 0.334 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.260  ; 0.586 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.179  ; 0.508 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.279  ; 0.617 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.200  ; 0.528 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.139  ; 0.482 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; -0.161 ; 0.204 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.055  ; 0.391 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.259  ; 0.617 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.756  ; 2.154 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.719  ; 2.108 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.643  ; 0.799 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; 1.678  ; 1.764 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.907  ; 1.034 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 3.521  ; 3.884 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.073  ; 3.434 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.065  ; 3.407 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.558  ; 2.893 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 1.367  ; 1.438 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 2.407  ; 2.806 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.540  ; 0.701 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 3.195  ; 3.573 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.815  ; 3.181 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.732  ; 3.040 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.728  ; 3.063 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.889 ; -3.282 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.546 ; -0.715 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.480 ; -2.757 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.929 ; -3.350 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.220 ; -2.537 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.323 ; -1.677 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.681 ; -2.081 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.636 ; -1.948 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.586 ; -1.942 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.550 ; -1.898 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.345 ; -1.696 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.613 ; -1.931 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.885 ; -2.243 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.760 ; -2.081 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.888 ; -2.249 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.965 ; -2.288 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.783 ; -2.135 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.602 ; -1.888 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.415 ; -1.718 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.488 ; -1.856 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.555 ; -1.919 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.684 ; -2.005 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.709 ; -2.011 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.647 ; -1.957 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.700 ; -2.005 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.739 ; -2.050 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.719 ; -2.060 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.323 ; -1.677 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.585 ; -1.919 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.633 ; -2.008 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.433 ; -2.758 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.449 ; -1.831 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -2.579 ; -2.950 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.345 ; -0.512 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.091 ; -2.375 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.597 ; -3.040 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.102 ; -2.391 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.123 ; -2.426 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.107  ; 0.750  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.744  ; 0.376  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.804  ; 0.497  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.771  ; 0.463  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.810  ; 0.485  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 1.106  ; 0.750  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.814  ; 0.470  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.410  ; 0.062  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.700  ; 0.363  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.414  ; 0.024  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.392  ; 0.097  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.634  ; 0.287  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.659  ; 0.346  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.963  ; 0.635  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.990  ; 0.624  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.889  ; 0.558  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.837  ; 0.533  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.694  ; 0.387  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.760  ; 0.439  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.778  ; 0.449  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.752  ; 0.431  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.692  ; 0.364  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 1.107  ; 0.750  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.894  ; 0.565  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.687  ; 0.346  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.302 ; -1.673 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.385 ; -1.765 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.032  ; -0.134 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; -0.648 ; -0.743 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.558 ; -0.693 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -2.409 ; -2.756 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.626 ; -2.972 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.627 ; -2.938 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.135 ; -2.449 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; -0.769 ; -0.812 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.132 ; -1.531 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.092 ; -0.269 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -2.215 ; -2.608 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.380 ; -2.726 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.203 ; -2.472 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.292 ; -2.606 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.303 ; 5.229 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.752 ; 5.696 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.322 ; 6.240 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.472 ; 5.190 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.320 ; 5.174 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.654 ; 5.500 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.472 ; 5.190 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.320 ; 5.174 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.654 ; 5.500 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 8.438 ; 8.574 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.472 ; 5.422 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.512 ; 5.439 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.733 ; 5.681 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 4.983 ; 4.940 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.729 ; 5.676 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.597 ; 5.558 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.647 ; 5.570 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.292 ; 5.250 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.502 ; 5.449 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.311 ; 5.274 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 5.498 ; 5.436 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.455 ; 5.396 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.443 ; 5.376 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.445 ; 5.401 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.768 ; 5.729 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 6.142 ; 6.127 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.661 ; 5.598 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.450 ; 5.396 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 6.780 ; 6.836 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.278 ; 6.303 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.674 ; 6.676 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 8.438 ; 8.574 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.628 ; 6.614 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.306 ; 6.289 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 7.051 ; 7.125 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.958 ; 5.925 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 7.051 ; 7.125 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 5.679 ; 5.673 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.517 ; 5.546 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.788 ; 5.762 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 6.027 ; 6.016 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.541 ; 5.484 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.790 ; 5.764 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.810 ; 5.768 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.648 ; 5.652 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.635 ; 5.626 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 6.048 ; 6.000 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 6.045 ; 6.026 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.865 ; 5.835 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.884 ; 5.848 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.980 ; 5.986 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.876 ; 5.851 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 5.786 ; 5.760 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 6.233 ; 6.175 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 6.580 ; 6.555 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.598 ; 6.568 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.763 ; 6.801 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.805 ; 6.817 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 6.775 ; 6.808 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_clk    ; 6.434 ; 6.261 ; Rise       ; i2s_clk         ;
; rec_rrdy           ; i2s_clk    ; 7.694 ; 7.595 ; Rise       ; i2s_clk         ;
; rec_trdy           ; i2s_clk    ; 7.226 ; 7.037 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_lrclk  ; 5.557 ; 5.519 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.817 ; 6.835 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.349 ; 6.274 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.557 ; 5.519 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.817 ; 6.835 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.349 ; 6.274 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 6.209 ; 6.013 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 6.209 ; 6.013 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 7.862 ; 7.845 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 6.324 ; 6.241 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 6.531 ; 6.457 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 6.696 ; 6.615 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 6.329 ; 6.252 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 6.196 ; 6.157 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.330 ; 6.254 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 6.538 ; 6.459 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 6.882 ; 6.874 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 6.146 ; 6.094 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 6.278 ; 6.200 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 6.503 ; 6.391 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 6.643 ; 6.583 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 6.900 ; 6.868 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 7.818 ; 7.845 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 6.066 ; 5.993 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 6.058 ; 5.975 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 6.323 ; 6.249 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 6.336 ; 6.264 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 7.582 ; 7.545 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 6.082 ; 6.006 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 7.862 ; 7.816 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 6.521 ; 6.438 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.254 ; 6.182 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.292 ; 6.206 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 5.850 ; 5.774 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.809 ; 5.698 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.275 ; 7.259 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 7.075 ; 6.955 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.189 ; 5.116 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.580 ; 5.495 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.133 ; 6.088 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.364 ; 5.090 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 4.935 ; 4.956 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.293 ; 5.295 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.364 ; 5.090 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 4.935 ; 4.956 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.293 ; 5.295 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 4.888 ; 4.846 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.359 ; 5.309 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.398 ; 5.326 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.610 ; 5.559 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 4.888 ; 4.846 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.604 ; 5.552 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.478 ; 5.438 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.525 ; 5.449 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.186 ; 5.143 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.389 ; 5.336 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.205 ; 5.167 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 5.385 ; 5.324 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.344 ; 5.285 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.331 ; 5.265 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.332 ; 5.288 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.644 ; 5.604 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 6.009 ; 5.994 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.541 ; 5.478 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.337 ; 5.284 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 6.666 ; 6.722 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.138 ; 6.162 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.518 ; 6.519 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 8.259 ; 8.394 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.474 ; 6.460 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.165 ; 6.149 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.408 ; 5.371 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.825 ; 5.791 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.929 ; 7.003 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 5.564 ; 5.558 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.408 ; 5.436 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.662 ; 5.635 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.892 ; 5.879 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.427 ; 5.371 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.664 ; 5.637 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.690 ; 5.649 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.530 ; 5.532 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.521 ; 5.511 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.918 ; 5.872 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.916 ; 5.897 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.743 ; 5.713 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.760 ; 5.725 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.852 ; 5.857 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.753 ; 5.728 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 5.660 ; 5.634 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 6.096 ; 6.039 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 6.430 ; 6.406 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.448 ; 6.418 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.606 ; 6.642 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.646 ; 6.657 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 6.616 ; 6.648 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_clk    ; 5.985 ; 5.996 ; Rise       ; i2s_clk         ;
; rec_rrdy           ; i2s_clk    ; 7.318 ; 7.375 ; Rise       ; i2s_clk         ;
; rec_trdy           ; i2s_clk    ; 6.882 ; 6.836 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_lrclk  ; 5.281 ; 5.152 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.614 ; 6.549 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.178 ; 6.013 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.281 ; 5.152 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 6.614 ; 6.549 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.178 ; 6.013 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 6.071 ; 5.872 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 6.071 ; 5.872 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 5.930 ; 5.848 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 6.186 ; 6.104 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 6.384 ; 6.311 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 6.543 ; 6.463 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 6.190 ; 6.115 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 6.063 ; 6.024 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.192 ; 6.117 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 6.394 ; 6.316 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 6.729 ; 6.721 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 6.015 ; 5.962 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 6.142 ; 6.065 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 6.359 ; 6.250 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 6.501 ; 6.442 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 6.746 ; 6.714 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 7.672 ; 7.700 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 5.938 ; 5.865 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 5.930 ; 5.848 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 6.185 ; 6.112 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 6.198 ; 6.127 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 7.394 ; 7.356 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 5.954 ; 5.879 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 7.664 ; 7.618 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 6.375 ; 6.293 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.115 ; 6.044 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.155 ; 6.071 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 5.715 ; 5.641 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.653 ; 5.551 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.041 ; 6.995 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.896 ; 6.753 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 6.850 ;       ;       ; 7.062 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.997 ;       ;       ; 7.241 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.078 ; 7.076 ; 7.551 ; 7.405 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.416 ; 7.421 ; 7.885 ; 7.731 ;
; rec_ss_n         ; rec_busy    ;       ; 6.033 ; 6.280 ;       ;
; rec_ss_n         ; rec_roe     ; 7.203 ; 7.276 ; 7.763 ; 7.506 ;
; rec_ss_n         ; rec_rrdy    ; 8.558 ; 8.592 ; 9.023 ; 8.924 ;
; rec_ss_n         ; rec_trdy    ; 8.101 ; 8.031 ; 8.555 ; 8.366 ;
; rec_st_load_roe  ; rec_roe     ; 7.005 ;       ;       ; 7.262 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.240 ;       ;       ; 8.513 ;
; rec_st_load_trdy ; rec_trdy    ; 7.761 ;       ;       ; 7.979 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 6.681 ;       ;       ; 6.890 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.829 ;       ;       ; 7.069 ;
; ecg_tx_load_en   ; ecg_roe     ; 6.831 ; 6.852 ; 7.310 ; 7.166 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.189 ; 7.191 ; 7.638 ; 7.488 ;
; rec_ss_n         ; rec_busy    ;       ; 5.899 ; 6.139 ;       ;
; rec_ss_n         ; rec_roe     ; 6.947 ; 7.071 ; 7.546 ; 7.260 ;
; rec_ss_n         ; rec_rrdy    ; 8.280 ; 7.995 ; 8.410 ; 8.657 ;
; rec_ss_n         ; rec_trdy    ; 7.844 ; 7.798 ; 8.308 ; 8.121 ;
; rec_st_load_roe  ; rec_roe     ; 6.809 ;       ;       ; 7.057 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.005 ;       ;       ; 8.252 ;
; rec_st_load_trdy ; rec_trdy    ; 7.538 ;       ;       ; 7.740 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.026 ; 5.028 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.777 ; 5.779 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.535 ; 4.535 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.259 ; 5.259 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.000     ; 5.000     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.811     ; 5.811     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.508     ; 4.609     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.290     ; 5.391     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_sclk   ; -2.021 ; -49.613       ;
; rec_sclk   ; -1.217 ; -29.912       ;
; i2s_clk    ; -0.534 ; -20.804       ;
; rec_rx_req ; 0.046  ; 0.000         ;
; i2s_lrclk  ; 0.366  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; rec_rx_req ; -0.281 ; -2.180        ;
; i2s_lrclk  ; -0.264 ; -5.097        ;
; i2s_clk    ; -0.145 ; -1.041        ;
; rec_sclk   ; 0.044  ; 0.000         ;
; ecg_sclk   ; 0.205  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.701 ; -57.427           ;
; rec_sclk ; -1.110 ; -28.047           ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; rec_sclk ; 0.109 ; 0.000             ;
; ecg_sclk ; 0.313 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; rec_sclk   ; -3.000 ; -102.373                   ;
; ecg_sclk   ; -3.000 ; -73.103                    ;
; i2s_clk    ; -3.000 ; -69.470                    ;
; ecg_ss_n   ; -3.000 ; -4.538                     ;
; i2s_lrclk  ; -3.000 ; -3.000                     ;
; rec_rx_req ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.021 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.865     ; 0.633      ;
; -2.019 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.864     ; 0.632      ;
; -1.998 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.908     ; 0.567      ;
; -1.975 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.860     ; 0.592      ;
; -1.945 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.866     ; 0.556      ;
; -1.939 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.851     ; 0.565      ;
; -1.922 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.822     ; 0.577      ;
; -1.914 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.838     ; 0.553      ;
; -1.912 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.900     ; 0.489      ;
; -1.909 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.906     ; 0.480      ;
; -1.905 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.830     ; 0.552      ;
; -1.898 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.893     ; 0.482      ;
; -1.889 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.891     ; 0.475      ;
; -1.888 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.867     ; 0.498      ;
; -1.888 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.843     ; 0.522      ;
; -1.887 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.859     ; 0.505      ;
; -1.881 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.843     ; 0.515      ;
; -1.869 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.864     ; 0.482      ;
; -1.867 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.857     ; 0.487      ;
; -1.866 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.851     ; 0.492      ;
; -1.862 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.847     ; 0.492      ;
; -1.858 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.835     ; 0.500      ;
; -1.854 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.851     ; 0.480      ;
; -1.852 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.830     ; 0.499      ;
; -1.848 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.838     ; 0.487      ;
; -1.845 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.820     ; 0.502      ;
; -1.841 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.841     ; 0.477      ;
; -1.838 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.831     ; 0.484      ;
; -1.837 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.824     ; 0.490      ;
; -1.835 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.828     ; 0.484      ;
; -1.834 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.830     ; 0.481      ;
; -1.834 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.830     ; 0.481      ;
; -1.818 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.893     ; 0.402      ;
; -1.811 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.837     ; 0.451      ;
; -1.792 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.865     ; 0.404      ;
; -1.791 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.864     ; 0.404      ;
; -1.789 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.864     ; 0.402      ;
; -1.768 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.841     ; 0.404      ;
; -1.762 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.838     ; 0.401      ;
; -1.759 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.847     ; 0.389      ;
; -1.758 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.829     ; 0.406      ;
; -1.755 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.830     ; 0.402      ;
; -1.754 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.828     ; 0.403      ;
; -1.752 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.826     ; 0.403      ;
; -1.696 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.866     ; 0.307      ;
; -1.681 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.851     ; 0.307      ;
; -1.662 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.906     ; 0.233      ;
; -1.660 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.830     ; 0.307      ;
; -1.658 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.828     ; 0.307      ;
; -1.287 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.642     ; 1.152      ;
; -1.224 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.536     ; 1.195      ;
; -1.099 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.558     ; 1.048      ;
; -1.099 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.558     ; 1.048      ;
; -1.099 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.558     ; 1.048      ;
; -1.099 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.558     ; 1.048      ;
; -1.099 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.558     ; 1.048      ;
; -1.082 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.449     ; 1.140      ;
; -1.070 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.531     ; 1.046      ;
; -1.028 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.509     ; 1.026      ;
; -1.028 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.509     ; 1.026      ;
; -1.028 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.509     ; 1.026      ;
; -0.970 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.506     ; 0.971      ;
; -0.894 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.898      ;
; -0.894 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.898      ;
; -0.894 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.898      ;
; -0.894 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.898      ;
; -0.894 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.898      ;
; -0.894 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.898      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.894      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.894      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.894      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.503     ; 0.894      ;
; -0.868 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.841      ;
; -0.815 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.504     ; 0.818      ;
; -0.815 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.504     ; 0.818      ;
; -0.815 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.504     ; 0.818      ;
; -0.815 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.504     ; 0.818      ;
; -0.815 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.504     ; 0.818      ;
; -0.815 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.504     ; 0.818      ;
; -0.794 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.767      ;
; -0.793 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.766      ;
; -0.772 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.745      ;
; -0.762 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.735      ;
; -0.728 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.200      ; 2.405      ;
; -0.706 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.173      ; 2.356      ;
; -0.703 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.173      ; 2.353      ;
; -0.687 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.660      ;
; -0.670 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.643      ;
; -0.664 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.637      ;
; -0.661 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.034     ; 1.634      ;
; -0.651 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.077      ; 1.735      ;
; -0.651 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.205      ; 2.333      ;
; -0.649 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.050      ; 1.706      ;
; -0.649 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.050      ; 1.706      ;
; -0.649 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.050      ; 1.706      ;
; -0.649 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.050      ; 1.706      ;
; -0.649 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.050      ; 1.706      ;
; -0.648 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.050      ; 1.705      ;
; -0.648 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.050      ; 1.705      ;
; -0.648 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.050      ; 1.705      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.217 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.502     ; 1.222      ;
; -1.146 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.518     ; 1.135      ;
; -1.146 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.518     ; 1.135      ;
; -1.146 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.518     ; 1.135      ;
; -1.146 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.518     ; 1.135      ;
; -1.146 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.518     ; 1.135      ;
; -1.135 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.482     ; 1.160      ;
; -1.135 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.482     ; 1.160      ;
; -1.135 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.482     ; 1.160      ;
; -1.135 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.482     ; 1.160      ;
; -1.135 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.482     ; 1.160      ;
; -1.086 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.513     ; 1.080      ;
; -1.086 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.513     ; 1.080      ;
; -1.086 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.513     ; 1.080      ;
; -1.086 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.513     ; 1.080      ;
; -1.084 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.529     ; 1.062      ;
; -1.084 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.529     ; 1.062      ;
; -1.084 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.529     ; 1.062      ;
; -1.084 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.529     ; 1.062      ;
; -1.084 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.529     ; 1.062      ;
; -1.064 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.478     ; 1.093      ;
; -1.054 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.397     ; 1.164      ;
; -0.982 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.006      ;
; -0.982 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.006      ;
; -0.982 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.006      ;
; -0.982 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.006      ;
; -0.982 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.006      ;
; -0.957 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.388      ; 2.822      ;
; -0.890 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.493     ; 0.904      ;
; -0.834 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.082     ; 0.729      ;
; -0.831 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.524     ; 0.814      ;
; -0.819 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.686      ;
; -0.816 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 2.079      ;
; -0.816 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 2.079      ;
; -0.816 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 2.079      ;
; -0.816 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 2.079      ;
; -0.816 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 2.079      ;
; -0.805 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.292      ; 2.104      ;
; -0.805 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.292      ; 2.104      ;
; -0.805 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.292      ; 2.104      ;
; -0.805 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.292      ; 2.104      ;
; -0.805 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.292      ; 2.104      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.261      ; 2.024      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.261      ; 2.024      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.261      ; 2.024      ;
; -0.756 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.261      ; 2.024      ;
; -0.754 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.245      ; 2.006      ;
; -0.754 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.245      ; 2.006      ;
; -0.754 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.245      ; 2.006      ;
; -0.754 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.245      ; 2.006      ;
; -0.754 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.245      ; 2.006      ;
; -0.721 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.588      ;
; -0.719 ; I2S:i2s_ports|valid                    ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.099     ; 1.597      ;
; -0.716 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.583      ;
; -0.713 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.580      ;
; -0.713 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.580      ;
; -0.711 ; SPI_slave:rec_spi_ports|tx_buf[21]~9   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.043     ; 0.645      ;
; -0.707 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.799      ;
; -0.707 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.799      ;
; -0.707 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.799      ;
; -0.707 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.799      ;
; -0.707 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.799      ;
; -0.700 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.250      ; 1.957      ;
; -0.700 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.250      ; 1.957      ;
; -0.700 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.250      ; 1.957      ;
; -0.700 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.250      ; 1.957      ;
; -0.700 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.250      ; 1.957      ;
; -0.696 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.080     ; 0.593      ;
; -0.696 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.824      ;
; -0.696 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.824      ;
; -0.696 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.824      ;
; -0.696 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.824      ;
; -0.696 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.824      ;
; -0.693 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.571      ;
; -0.691 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.569      ;
; -0.689 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.567      ;
; -0.688 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.566      ;
; -0.688 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.566      ;
; -0.688 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.780      ;
; -0.688 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.780      ;
; -0.688 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.780      ;
; -0.688 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.780      ;
; -0.688 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.780      ;
; -0.681 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.406      ; 2.564      ;
; -0.680 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.406      ; 2.563      ;
; -0.677 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.805      ;
; -0.677 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.805      ;
; -0.677 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.805      ;
; -0.677 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.805      ;
; -0.677 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 1.805      ;
; -0.675 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.429      ; 2.581      ;
; -0.667 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.406      ; 2.550      ;
; -0.665 ; SPI_slave:rec_spi_ports|tx_buf[3]~81   ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; -1.083     ; 0.559      ;
; -0.660 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.446      ; 2.583      ;
; -0.659 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.446      ; 2.582      ;
; -0.659 ; i2s_lrclk                              ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.446      ; 2.582      ;
; -0.659 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.304      ; 1.970      ;
; -0.659 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.304      ; 1.970      ;
; -0.659 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.304      ; 1.970      ;
; -0.659 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.304      ; 1.970      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.490      ;
; -0.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.490      ;
; -0.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.490      ;
; -0.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.490      ;
; -0.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.490      ;
; -0.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.490      ;
; -0.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.490      ;
; -0.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.490      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.467 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.423      ;
; -0.342 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.298      ;
; -0.342 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.298      ;
; -0.342 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.298      ;
; -0.342 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 1.298      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.270      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.301 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 1.258      ;
; -0.297 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.250      ;
; -0.248 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.201      ;
; -0.245 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.061      ;
; -0.245 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.061      ;
; -0.245 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.061      ;
; -0.245 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.061      ;
; -0.234 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.186      ;
; -0.229 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.181      ;
; -0.229 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.182      ;
; -0.229 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.046      ;
; -0.229 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.046      ;
; -0.229 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.046      ;
; -0.229 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.046      ;
; -0.229 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.046      ;
; -0.229 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.046      ;
; -0.229 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.046      ;
; -0.225 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.042      ;
; -0.225 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.042      ;
; -0.225 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.042      ;
; -0.225 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.042      ;
; -0.224 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.176      ;
; -0.219 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.172      ;
; -0.219 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.172      ;
; -0.219 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.172      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.217 ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.350      ; 2.034      ;
; -0.207 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.159      ;
; -0.200 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.153      ;
; -0.194 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.146      ;
; -0.191 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.143      ;
; -0.186 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.002      ;
; -0.186 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.002      ;
; -0.186 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.002      ;
; -0.186 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.002      ;
; -0.186 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.002      ;
; -0.186 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.002      ;
; -0.186 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.002      ;
; -0.186 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.500        ; 1.349      ; 2.002      ;
; -0.179 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.132      ;
; -0.160 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.113      ;
; -0.160 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.113      ;
; -0.160 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.113      ;
; -0.150 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.040      ; 1.177      ;
; -0.146 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.040      ; 1.173      ;
; -0.146 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.040      ; 1.173      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_rx_req'                                                                                                               ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.046 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.704      ; 0.846      ;
; 0.287 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.535      ; 0.796      ;
; 0.296 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.730      ; 0.983      ;
; 0.306 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.728      ; 0.970      ;
; 0.321 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.704      ; 0.931      ;
; 0.323 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.727      ; 0.952      ;
; 0.326 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.729      ; 0.952      ;
; 0.336 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.729      ; 0.941      ;
; 0.336 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.533      ; 0.840      ;
; 0.342 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.763      ; 0.970      ;
; 0.354 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.761      ; 0.955      ;
; 0.357 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.762      ; 0.953      ;
; 0.361 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.764      ; 0.951      ;
; 0.377 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.766      ; 0.938      ;
; 0.380 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.765      ; 0.932      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.534      ; 0.796      ;
; 0.387 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.536      ; 0.793      ;
; 0.387 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.535      ; 0.791      ;
; 0.389 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.765      ; 0.924      ;
; 0.395 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.708      ; 0.860      ;
; 0.407 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.761      ; 0.902      ;
; 0.429 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.706      ; 0.824      ;
; 0.430 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.820      ; 0.800      ;
; 0.451 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 1.000        ; 0.727      ; 0.919      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_lrclk'                                                                                                         ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.366 ; I2S:i2s_ports|l_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.979      ; 1.152      ;
; 0.374 ; I2S:i2s_ports|l_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.978      ; 1.143      ;
; 0.375 ; I2S:i2s_ports|l_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.979      ; 1.143      ;
; 0.384 ; I2S:i2s_ports|l_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.981      ; 1.135      ;
; 0.387 ; I2S:i2s_ports|l_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.986      ; 1.135      ;
; 0.391 ; I2S:i2s_ports|l_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.987      ; 1.135      ;
; 0.402 ; I2S:i2s_ports|l_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.985      ; 1.119      ;
; 0.407 ; I2S:i2s_ports|l_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.979      ; 1.103      ;
; 0.412 ; I2S:i2s_ports|l_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.986      ; 1.113      ;
; 0.412 ; I2S:i2s_ports|l_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.986      ; 1.107      ;
; 0.414 ; I2S:i2s_ports|l_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.983      ; 1.103      ;
; 0.415 ; I2S:i2s_ports|l_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.983      ; 1.105      ;
; 0.415 ; I2S:i2s_ports|l_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.986      ; 1.110      ;
; 0.420 ; I2S:i2s_ports|l_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.983      ; 1.101      ;
; 0.420 ; I2S:i2s_ports|l_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.984      ; 1.100      ;
; 0.423 ; I2S:i2s_ports|l_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.986      ; 1.100      ;
; 0.430 ; I2S:i2s_ports|l_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.986      ; 1.095      ;
; 0.432 ; I2S:i2s_ports|l_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.987      ; 1.089      ;
; 0.432 ; I2S:i2s_ports|l_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.981      ; 1.081      ;
; 0.434 ; I2S:i2s_ports|l_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.982      ; 1.085      ;
; 0.436 ; I2S:i2s_ports|l_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.985      ; 1.086      ;
; 0.447 ; I2S:i2s_ports|l_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.985      ; 1.076      ;
; 0.474 ; I2S:i2s_ports|l_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.986      ; 1.048      ;
; 0.480 ; I2S:i2s_ports|l_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 1.000        ; 0.985      ; 1.040      ;
+-------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.281 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.955      ; 0.704      ;
; -0.175 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.835      ; 0.690      ;
; -0.144 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.836      ; 0.722      ;
; -0.138 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.889      ; 0.781      ;
; -0.137 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.832      ; 0.725      ;
; -0.137 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.893      ; 0.786      ;
; -0.136 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.893      ; 0.787      ;
; -0.108 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.894      ; 0.816      ;
; -0.101 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.892      ; 0.821      ;
; -0.091 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.856      ; 0.795      ;
; -0.090 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.890      ; 0.830      ;
; -0.087 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.889      ; 0.832      ;
; -0.087 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.891      ; 0.834      ;
; -0.078 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.858      ; 0.810      ;
; -0.071 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.832      ; 0.791      ;
; -0.069 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.858      ; 0.819      ;
; -0.060 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.855      ; 0.825      ;
; -0.047 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15] ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.858      ; 0.841      ;
; -0.045 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.856      ; 0.841      ;
; -0.026 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.672      ; 0.676      ;
; -0.026 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.671      ; 0.675      ;
; -0.024 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.671      ; 0.677      ;
; -0.022 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.670      ; 0.678      ;
; 0.014  ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]  ; rec_sclk     ; rec_rx_req  ; 0.000        ; 0.669      ; 0.713      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_lrclk'                                                                                                           ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.264 ; I2S:i2s_ports|l_sr_in[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.122      ; 0.898      ;
; -0.253 ; I2S:i2s_ports|l_sr_in[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.123      ; 0.910      ;
; -0.240 ; I2S:i2s_ports|l_sr_in[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.118      ; 0.918      ;
; -0.231 ; I2S:i2s_ports|l_sr_in[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.119      ; 0.928      ;
; -0.230 ; I2S:i2s_ports|l_sr_in[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.123      ; 0.933      ;
; -0.229 ; I2S:i2s_ports|l_sr_in[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.124      ; 0.935      ;
; -0.227 ; I2S:i2s_ports|l_sr_in[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.122      ; 0.935      ;
; -0.226 ; I2S:i2s_ports|l_sr_in[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.123      ; 0.937      ;
; -0.223 ; I2S:i2s_ports|l_sr_in[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.123      ; 0.940      ;
; -0.219 ; I2S:i2s_ports|l_sr_in[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.124      ; 0.945      ;
; -0.217 ; I2S:i2s_ports|l_sr_in[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.123      ; 0.946      ;
; -0.216 ; I2S:i2s_ports|l_sr_in[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.120      ; 0.944      ;
; -0.216 ; I2S:i2s_ports|l_sr_in[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.123      ; 0.947      ;
; -0.211 ; I2S:i2s_ports|l_sr_in[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.120      ; 0.949      ;
; -0.210 ; I2S:i2s_ports|l_sr_in[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.120      ; 0.950      ;
; -0.209 ; I2S:i2s_ports|l_sr_in[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.116      ; 0.947      ;
; -0.208 ; I2S:i2s_ports|l_sr_in[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.121      ; 0.953      ;
; -0.194 ; I2S:i2s_ports|l_sr_in[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.122      ; 0.968      ;
; -0.192 ; I2S:i2s_ports|l_sr_in[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.118      ; 0.966      ;
; -0.186 ; I2S:i2s_ports|l_sr_in[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.124      ; 0.978      ;
; -0.185 ; I2S:i2s_ports|l_sr_in[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.123      ; 0.978      ;
; -0.182 ; I2S:i2s_ports|l_sr_in[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.116      ; 0.974      ;
; -0.173 ; I2S:i2s_ports|l_sr_in[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.116      ; 0.983      ;
; -0.156 ; I2S:i2s_ports|l_sr_in[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; i2s_lrclk   ; 0.000        ; 1.115      ; 0.999      ;
+--------+---------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                                 ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.145 ; i2s_lrclk                 ; I2S:i2s_ports|zlrclk      ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.397      ; 1.376      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; -0.056 ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.466      ;
; 0.009  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.531      ;
; 0.009  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.531      ;
; 0.009  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.531      ;
; 0.009  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.531      ;
; 0.009  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.531      ;
; 0.009  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.531      ;
; 0.009  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.531      ;
; 0.009  ; i2s_lrclk                 ; I2S:i2s_ports|r_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.531      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[22] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[21] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[20] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[19] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[7]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[6]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[5]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[4]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.093  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[3]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.616      ;
; 0.104  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[23] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.627      ;
; 0.104  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[2]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.627      ;
; 0.104  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[1]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.627      ;
; 0.104  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[0]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.627      ;
; 0.105  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[18] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.628      ;
; 0.105  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[13] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.628      ;
; 0.105  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[12] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.628      ;
; 0.105  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[11] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.628      ;
; 0.105  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[10] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.628      ;
; 0.105  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[9]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.628      ;
; 0.105  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[8]  ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.399      ; 1.628      ;
; 0.132  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[17] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.654      ;
; 0.132  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[16] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.654      ;
; 0.132  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[15] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.654      ;
; 0.132  ; i2s_lrclk                 ; I2S:i2s_ports|l_sr_in[14] ; i2s_lrclk    ; i2s_clk     ; 0.000        ; 1.398      ; 1.654      ;
; 0.189  ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.307      ;
; 0.189  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.307      ;
; 0.189  ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.307      ;
; 0.189  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.307      ;
; 0.195  ; I2S:i2s_ports|zlrclk      ; I2S:i2s_ports|zzlrclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.206  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.207  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.326      ;
; 0.207  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.326      ;
; 0.208  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.327      ;
; 0.208  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.327      ;
; 0.208  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.327      ;
; 0.209  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.328      ;
; 0.209  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.328      ;
; 0.265  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.384      ;
; 0.265  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.384      ;
; 0.266  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.385      ;
; 0.266  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.385      ;
; 0.266  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.385      ;
; 0.267  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.386      ;
; 0.267  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.386      ;
; 0.268  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.386      ;
; 0.268  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.386      ;
; 0.272  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.391      ;
; 0.273  ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.392      ;
; 0.274  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.393      ;
; 0.278  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.397      ;
; 0.282  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.401      ;
; 0.286  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.405      ;
; 0.286  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.405      ;
; 0.326  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.445      ;
; 0.339  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.457      ;
; 0.341  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.460      ;
; 0.341  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.459      ;
; 0.345  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.464      ;
; 0.346  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.464      ;
; 0.347  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.465      ;
; 0.351  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.469      ;
; 0.352  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.471      ;
; 0.356  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.476      ;
; 0.356  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.475      ;
; 0.360  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.478      ;
; 0.362  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.480      ;
; 0.364  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.482      ;
; 0.377  ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.495      ;
; 0.386  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.504      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.044 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; 0.000        ; 1.785      ; 1.943      ;
; 0.051 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 1.899      ; 2.064      ;
; 0.140 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_rx_req   ; rec_sclk    ; -0.500       ; 1.785      ; 1.539      ;
; 0.158 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 1.899      ; 1.671      ;
; 0.199 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.213 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.587      ; 0.384      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.245 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.807      ; 0.636      ;
; 0.249 ; I2S:i2s_ports|l_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.155      ; 0.518      ;
; 0.249 ; I2S:i2s_ports|l_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.155      ; 0.518      ;
; 0.249 ; I2S:i2s_ports|l_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.155      ; 0.518      ;
; 0.268 ; I2S:i2s_ports|l_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.155      ; 0.537      ;
; 0.275 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 0.547      ;
; 0.276 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.384      ;
; 0.290 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.620      ; 0.494      ;
; 0.290 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.620      ; 0.494      ;
; 0.291 ; I2S:i2s_ports|l_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.113      ; 0.518      ;
; 0.291 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.620      ; 0.495      ;
; 0.292 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.292 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.293 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.400      ;
; 0.294 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.401      ;
; 0.297 ; I2S:i2s_ports|l_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.107      ; 0.518      ;
; 0.297 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.405      ;
; 0.298 ; I2S:i2s_ports|l_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.107      ; 0.519      ;
; 0.298 ; I2S:i2s_ports|l_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.107      ; 0.519      ;
; 0.298 ; I2S:i2s_ports|l_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.107      ; 0.519      ;
; 0.307 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.218      ; 0.609      ;
; 0.309 ; rec_rx_req                          ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_rx_req   ; rec_sclk    ; 0.000        ; 1.443      ; 1.866      ;
; 0.312 ; I2S:i2s_ports|l_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.096      ; 0.522      ;
; 0.313 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.620      ; 0.517      ;
; 0.315 ; I2S:i2s_ports|l_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.096      ; 0.525      ;
; 0.319 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.620      ; 0.523      ;
; 0.328 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.614      ; 0.526      ;
; 0.350 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.587      ; 0.521      ;
; 0.352 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.459      ;
; 0.353 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.461      ;
; 0.353 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.464      ;
; 0.353 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.464      ;
; 0.360 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.587      ; 0.531      ;
; 0.362 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.469      ;
; 0.372 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.032      ; 0.488      ;
; 0.373 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.504      ;
; 0.374 ; I2S:i2s_ports|l_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.096      ; 0.584      ;
; 0.374 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.821      ; 0.779      ;
; 0.377 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 1.978      ;
; 0.377 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 1.978      ;
; 0.378 ; I2S:i2s_ports|l_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.107      ; 0.599      ;
; 0.379 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 1.980      ;
; 0.379 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.645      ; 0.608      ;
; 0.382 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 1.983      ;
; 0.386 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.672      ; 0.642      ;
; 0.388 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.245      ; 0.717      ;
; 0.391 ; I2S:i2s_ports|l_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.096      ; 0.601      ;
; 0.393 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.647      ; 0.624      ;
; 0.395 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.020      ; 0.499      ;
; 0.395 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.807      ; 0.786      ;
; 0.398 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.785      ; 2.297      ;
; 0.401 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.028      ; 0.513      ;
; 0.404 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.071      ; 0.559      ;
; 0.405 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.899      ; 2.418      ;
; 0.405 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.071      ; 0.560      ;
; 0.406 ; i2s_lrclk                           ; SPI_slave:rec_spi_ports|miso~reg0            ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.443      ; 1.963      ;
; 0.407 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.647      ; 0.638      ;
; 0.409 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.807      ; 0.800      ;
; 0.410 ; I2S:i2s_ports|l_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.154      ; 0.678      ;
; 0.413 ; I2S:i2s_ports|l_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.096      ; 0.623      ;
; 0.414 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.635      ; 0.633      ;
; 0.418 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.525      ;
; 0.420 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.206      ; 0.710      ;
; 0.425 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.536      ;
; 0.426 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.647      ; 0.657      ;
; 0.426 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.537      ;
; 0.438 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.549      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.205 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.313      ;
; 0.206 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.314      ;
; 0.206 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.314      ;
; 0.206 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.314      ;
; 0.206 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.314      ;
; 0.208 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.316      ;
; 0.208 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.316      ;
; 0.208 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.316      ;
; 0.209 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.317      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.219 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.326      ;
; 0.219 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.706      ; 2.039      ;
; 0.223 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.330      ;
; 0.276 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.706      ; 1.596      ;
; 0.279 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.387      ;
; 0.279 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.387      ;
; 0.281 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.388      ;
; 0.281 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.389      ;
; 0.281 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.389      ;
; 0.281 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.389      ;
; 0.281 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.389      ;
; 0.282 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.659      ;
; 0.286 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.393      ;
; 0.287 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.394      ;
; 0.290 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 1.673      ;
; 0.291 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 1.674      ;
; 0.292 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.292 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 1.675      ;
; 0.295 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 1.664      ;
; 0.295 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 1.678      ;
; 0.298 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.675      ;
; 0.299 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 1.682      ;
; 0.301 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 1.684      ;
; 0.304 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.681      ;
; 0.305 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 1.674      ;
; 0.305 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 1.674      ;
; 0.307 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.684      ;
; 0.309 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 1.678      ;
; 0.310 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 1.679      ;
; 0.333 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.736      ; 2.183      ;
; 0.335 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.249      ; 1.698      ;
; 0.336 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 1.705      ;
; 0.347 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.029      ; 0.460      ;
; 0.349 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 1.684      ;
; 0.352 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.459      ;
; 0.352 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 1.687      ;
; 0.357 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.028      ; 0.469      ;
; 0.358 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 1.693      ;
; 0.360 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.737      ;
; 0.362 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.739      ;
; 0.363 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 1.740      ;
; 0.376 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.153      ; 0.613      ;
; 0.410 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.649      ; 1.673      ;
; 0.412 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.619      ; 0.615      ;
; 0.415 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 1.750      ;
; 0.417 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 1.752      ;
; 0.417 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.649      ; 2.180      ;
; 0.418 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.525      ;
; 0.423 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.546      ;
; 0.453 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.560      ;
; 0.459 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.566      ;
; 0.461 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.562      ; 0.607      ;
; 0.464 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.736      ; 1.814      ;
; 0.475 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.644      ; 0.703      ;
; 0.479 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.587      ;
; 0.486 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.594      ;
; 0.490 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.049     ; 0.525      ;
; 0.502 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.649      ; 0.735      ;
; 0.503 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.610      ;
; 0.513 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.032      ; 0.629      ;
; 0.523 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.649      ; 0.756      ;
; 0.529 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.562      ; 0.675      ;
; 0.531 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.640      ;
; 0.537 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.645      ;
; 0.541 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.648      ;
; 0.541 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.619      ; 0.744      ;
; 0.545 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.653      ;
; 0.548 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.656      ;
; 0.549 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.657      ;
; 0.555 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.663      ;
; 0.555 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.663      ;
; 0.558 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.666      ;
; 0.558 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.619      ; 0.761      ;
; 0.565 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.133      ; 0.782      ;
; 0.573 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.027      ; 0.684      ;
; 0.595 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.029      ; 0.708      ;
; 0.618 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.741      ;
; 0.631 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.751      ;
; 0.640 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.047      ; 0.771      ;
; 0.668 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.776      ;
; 0.683 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.791      ;
; 0.689 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.153      ; 0.926      ;
; 0.709 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.049      ; 0.842      ;
; 0.714 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.012     ; 0.786      ;
; 0.727 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.027      ; 0.838      ;
; 0.736 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.027      ; 0.847      ;
; 0.738 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.075      ; 0.897      ;
; 0.739 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.090      ; 0.913      ;
; 0.749 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.036     ; 0.797      ;
; 0.772 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.016      ; 0.872      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.219      ; 3.397      ;
; -1.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.219      ; 3.397      ;
; -1.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.219      ; 3.397      ;
; -1.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.219      ; 3.397      ;
; -1.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.219      ; 3.397      ;
; -1.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.219      ; 3.397      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.173      ; 3.148      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.173      ; 3.148      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.173      ; 3.148      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.173      ; 3.148      ;
; -1.498 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.173      ; 3.148      ;
; -1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.205      ; 3.155      ;
; -1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.205      ; 3.155      ;
; -1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.205      ; 3.155      ;
; -1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.205      ; 3.155      ;
; -1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.205      ; 3.155      ;
; -1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.205      ; 3.155      ;
; -1.466 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.156      ;
; -1.466 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.156      ;
; -1.466 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.156      ;
; -1.466 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.156      ;
; -1.460 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.150      ;
; -1.460 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.150      ;
; -1.460 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.213      ; 3.150      ;
; -0.709 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.275      ;
; -0.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.180      ; 2.326      ;
; -0.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.180      ; 2.326      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.219      ; 2.850      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.219      ; 2.850      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.219      ; 2.850      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.219      ; 2.850      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.219      ; 2.850      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.219      ; 2.850      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.089      ; 2.205      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.599 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.163      ;
; -0.591 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.095      ; 2.163      ;
; -0.485 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.173      ; 2.635      ;
; -0.485 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.173      ; 2.635      ;
; -0.485 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.173      ; 2.635      ;
; -0.485 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.173      ; 2.635      ;
; -0.485 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.173      ; 2.635      ;
; -0.458 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.205      ; 2.640      ;
; -0.458 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.205      ; 2.640      ;
; -0.458 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.205      ; 2.640      ;
; -0.458 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.205      ; 2.640      ;
; -0.458 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.205      ; 2.640      ;
; -0.458 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.205      ; 2.640      ;
; -0.451 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.641      ;
; -0.451 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.641      ;
; -0.451 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.641      ;
; -0.451 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.641      ;
; -0.445 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.635      ;
; -0.445 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.635      ;
; -0.445 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.213      ; 2.635      ;
; 0.165  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.598      ; 1.910      ;
; 0.169  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.598      ; 2.406      ;
; 0.265  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.681      ; 1.893      ;
; 0.265  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.681      ; 2.393      ;
; 0.331  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.652      ; 1.798      ;
; 0.332  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.734      ;
; 0.349  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.652      ; 2.280      ;
; 0.375  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.180      ; 1.782      ;
; 0.375  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.180      ; 1.782      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
; 0.389  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.089      ; 1.677      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                                         ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.110 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.977      ;
; -1.110 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.977      ;
; -1.110 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.977      ;
; -1.110 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.977      ;
; -1.110 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.390      ; 2.977      ;
; -1.098 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.976      ;
; -1.098 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.976      ;
; -1.098 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.976      ;
; -1.098 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.976      ;
; -1.098 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.401      ; 2.976      ;
; -1.094 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.406      ; 2.977      ;
; -1.094 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.406      ; 2.977      ;
; -1.094 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.406      ; 2.977      ;
; -1.094 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.406      ; 2.977      ;
; -1.072 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.429      ; 2.978      ;
; -1.072 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.429      ; 2.978      ;
; -1.072 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.429      ; 2.978      ;
; -1.072 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.429      ; 2.978      ;
; -1.072 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.429      ; 2.978      ;
; -1.053 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.446      ; 2.976      ;
; -1.053 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.446      ; 2.976      ;
; -1.053 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.446      ; 2.976      ;
; -1.053 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.446      ; 2.976      ;
; -1.053 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.446      ; 2.976      ;
; -0.864 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.097     ; 1.744      ;
; -0.864 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.097     ; 1.744      ;
; -0.864 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.097     ; 1.744      ;
; -0.864 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.097     ; 1.744      ;
; -0.864 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.097     ; 1.744      ;
; -0.853 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.086     ; 1.744      ;
; -0.853 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.086     ; 1.744      ;
; -0.853 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.086     ; 1.744      ;
; -0.853 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.086     ; 1.744      ;
; -0.853 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.086     ; 1.744      ;
; -0.848 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.081     ; 1.744      ;
; -0.848 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.081     ; 1.744      ;
; -0.848 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.081     ; 1.744      ;
; -0.848 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.081     ; 1.744      ;
; -0.826 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.058     ; 1.745      ;
; -0.826 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.058     ; 1.745      ;
; -0.826 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.058     ; 1.745      ;
; -0.826 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.058     ; 1.745      ;
; -0.826 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.058     ; 1.745      ;
; -0.808 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.041     ; 1.744      ;
; -0.808 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.041     ; 1.744      ;
; -0.808 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.041     ; 1.744      ;
; -0.808 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.041     ; 1.744      ;
; -0.808 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 1.000        ; -0.041     ; 1.744      ;
; -0.717 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.243      ; 1.437      ;
; -0.677 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.328      ; 1.482      ;
; -0.612 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_clk      ; rec_sclk    ; 0.500        ; 0.352      ; 1.441      ;
; -0.214 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.390      ; 2.581      ;
; -0.214 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.390      ; 2.581      ;
; -0.214 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.390      ; 2.581      ;
; -0.214 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.390      ; 2.581      ;
; -0.214 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.390      ; 2.581      ;
; -0.203 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.401      ; 2.581      ;
; -0.203 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.401      ; 2.581      ;
; -0.203 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.401      ; 2.581      ;
; -0.203 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.401      ; 2.581      ;
; -0.203 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.401      ; 2.581      ;
; -0.198 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.406      ; 2.581      ;
; -0.198 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.406      ; 2.581      ;
; -0.198 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.406      ; 2.581      ;
; -0.198 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.406      ; 2.581      ;
; -0.176 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.429      ; 2.582      ;
; -0.176 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.429      ; 2.582      ;
; -0.176 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.429      ; 2.582      ;
; -0.176 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.429      ; 2.582      ;
; -0.176 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.429      ; 2.582      ;
; -0.158 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.446      ; 2.581      ;
; -0.158 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.446      ; 2.581      ;
; -0.158 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.446      ; 2.581      ;
; -0.158 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.446      ; 2.581      ;
; -0.158 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.446      ; 2.581      ;
; -0.067 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.730      ; 2.274      ;
; -0.027 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.815      ; 2.319      ;
; 0.038  ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.500        ; 1.839      ; 2.278      ;
; 0.086  ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.730      ; 2.621      ;
; 0.124  ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.815      ; 2.668      ;
; 0.203  ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 1.000        ; 1.839      ; 2.613      ;
; 0.562  ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.500        ; 1.839      ; 1.754      ;
; 0.575  ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 1.000        ; 1.839      ; 2.241      ;
+--------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                                         ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.109 ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; 0.000        ; 1.899      ; 2.122      ;
; 0.144 ; rec_rx_req          ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_rx_req   ; rec_sclk    ; -0.500       ; 1.899      ; 1.657      ;
; 0.433 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.899      ; 2.446      ;
; 0.505 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.785      ; 2.404      ;
; 0.528 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.875      ; 2.517      ;
; 0.565 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.899      ; 2.078      ;
; 0.655 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.785      ; 2.054      ;
; 0.661 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.875      ; 2.150      ;
; 0.860 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.504      ; 2.478      ;
; 0.860 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.504      ; 2.478      ;
; 0.860 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.504      ; 2.478      ;
; 0.860 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.504      ; 2.478      ;
; 0.860 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.504      ; 2.478      ;
; 0.879 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 2.480      ;
; 0.879 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 2.480      ;
; 0.879 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 2.480      ;
; 0.879 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 2.480      ;
; 0.879 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.487      ; 2.480      ;
; 0.902 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.463      ; 2.479      ;
; 0.902 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.463      ; 2.479      ;
; 0.902 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.463      ; 2.479      ;
; 0.902 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.463      ; 2.479      ;
; 0.908 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.457      ; 2.479      ;
; 0.908 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.457      ; 2.479      ;
; 0.908 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.457      ; 2.479      ;
; 0.908 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.457      ; 2.479      ;
; 0.908 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.457      ; 2.479      ;
; 0.919 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.446      ; 2.479      ;
; 0.919 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.446      ; 2.479      ;
; 0.919 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.446      ; 2.479      ;
; 0.919 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.446      ; 2.479      ;
; 0.919 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; 0.000        ; 1.446      ; 2.479      ;
; 1.097 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.465      ; 1.176      ;
; 1.169 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|roe~_emulated        ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.351      ; 1.134      ;
; 1.192 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|trdy~_emulated       ; i2s_clk      ; rec_sclk    ; -0.500       ; 0.441      ; 1.247      ;
; 1.423 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.070      ; 1.607      ;
; 1.423 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.070      ; 1.607      ;
; 1.423 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.070      ; 1.607      ;
; 1.423 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.070      ; 1.607      ;
; 1.423 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.070      ; 1.607      ;
; 1.442 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.053      ; 1.609      ;
; 1.442 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.053      ; 1.609      ;
; 1.442 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.053      ; 1.609      ;
; 1.442 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.053      ; 1.609      ;
; 1.442 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.053      ; 1.609      ;
; 1.465 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.029      ; 1.608      ;
; 1.465 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.029      ; 1.608      ;
; 1.465 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.029      ; 1.608      ;
; 1.465 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.029      ; 1.608      ;
; 1.470 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.023      ; 1.607      ;
; 1.470 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.023      ; 1.607      ;
; 1.470 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.023      ; 1.607      ;
; 1.470 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.023      ; 1.607      ;
; 1.470 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.023      ; 1.607      ;
; 1.482 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.012      ; 1.608      ;
; 1.482 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.012      ; 1.608      ;
; 1.482 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.012      ; 1.608      ;
; 1.482 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.012      ; 1.608      ;
; 1.482 ; I2S:i2s_ports|valid ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_clk      ; rec_sclk    ; 0.000        ; 0.012      ; 1.608      ;
; 1.759 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.504      ; 2.877      ;
; 1.759 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.504      ; 2.877      ;
; 1.759 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.504      ; 2.877      ;
; 1.759 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.504      ; 2.877      ;
; 1.759 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.504      ; 2.877      ;
; 1.778 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.487      ; 2.879      ;
; 1.778 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.487      ; 2.879      ;
; 1.778 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.487      ; 2.879      ;
; 1.778 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.487      ; 2.879      ;
; 1.778 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.487      ; 2.879      ;
; 1.801 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.463      ; 2.878      ;
; 1.801 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.463      ; 2.878      ;
; 1.801 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.463      ; 2.878      ;
; 1.801 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.463      ; 2.878      ;
; 1.806 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.457      ; 2.877      ;
; 1.806 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.457      ; 2.877      ;
; 1.806 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.457      ; 2.877      ;
; 1.806 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.457      ; 2.877      ;
; 1.806 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.457      ; 2.877      ;
; 1.818 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.446      ; 2.878      ;
; 1.818 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.446      ; 2.878      ;
; 1.818 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.446      ; 2.878      ;
; 1.818 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.446      ; 2.878      ;
; 1.818 ; i2s_lrclk           ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; i2s_lrclk    ; rec_sclk    ; -0.500       ; 1.446      ; 2.878      ;
+-------+---------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.140      ; 1.567      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.342 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.588      ;
; 0.353 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.706      ; 2.173      ;
; 0.353 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.736      ; 2.203      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.134      ; 1.616      ;
; 0.373 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.706      ; 1.693      ;
; 0.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.229      ; 1.717      ;
; 0.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.229      ; 1.717      ;
; 0.380 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.736      ; 1.730      ;
; 0.423 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.133      ; 1.670      ;
; 0.449 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.649      ; 2.212      ;
; 0.457 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.649      ; 1.720      ;
; 1.159 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.536      ;
; 1.159 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.536      ;
; 1.159 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.536      ;
; 1.165 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.542      ;
; 1.165 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.542      ;
; 1.165 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.542      ;
; 1.165 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.263      ; 2.542      ;
; 1.172 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 2.541      ;
; 1.172 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 2.541      ;
; 1.172 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 2.541      ;
; 1.172 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 2.541      ;
; 1.172 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 2.541      ;
; 1.172 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.255      ; 2.541      ;
; 1.201 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 2.536      ;
; 1.201 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 2.536      ;
; 1.201 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 2.536      ;
; 1.201 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 2.536      ;
; 1.201 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.221      ; 2.536      ;
; 1.338 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.140      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.346 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.092      ;
; 1.359 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 2.742      ;
; 1.359 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 2.742      ;
; 1.359 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 2.742      ;
; 1.359 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 2.742      ;
; 1.359 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 2.742      ;
; 1.359 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.269      ; 2.742      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.134      ; 2.133      ;
; 1.406 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.229      ; 2.249      ;
; 1.406 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.229      ; 2.249      ;
; 1.453 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.133      ; 2.200      ;
; 2.164 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.263      ; 3.041      ;
; 2.164 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.263      ; 3.041      ;
; 2.164 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.263      ; 3.041      ;
; 2.169 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.263      ; 3.046      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -0.181 ; 0.035        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -0.181 ; 0.035        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -0.181 ; 0.035        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -0.181 ; 0.035        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -0.181 ; 0.035        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -0.181 ; 0.035        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -0.170 ; 0.046        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.165 ; 0.051        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -0.165 ; 0.051        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -0.123 ; 0.061        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -0.117 ; 0.067        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -0.117 ; 0.067        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -0.117 ; 0.067        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|valid       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; -0.040 ; -0.040       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; -0.037 ; -0.037       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; -0.037 ; -0.037       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datac         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datac         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                          ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.925  ; 0.925        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datac           ;
; 0.928  ; 0.928        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.995  ; 0.995        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.995  ; 0.995        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 1.023  ; 1.023        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 1.025  ; 1.025        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 1.025  ; 1.025        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 1.025  ; 1.025        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 1.025  ; 1.025        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 1.025  ; 1.025        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 1.027  ; 1.027        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datac         ;
; 1.027  ; 1.027        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datac         ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_lrclk'                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_lrclk ; Rise       ; i2s_lrclk                                 ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; rec_spi_ports|process_1~2|datac           ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2|combout         ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|o                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Rise       ; i2s_lrclk~input|i                         ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[1]~89|datad          ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.875  ; 0.875        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.877  ; 0.877        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.877  ; 0.877        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[5]~73|datad          ;
; 0.877  ; 0.877        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.877  ; 0.877        ; 0.000          ; Low Pulse Width  ; i2s_lrclk ; Fall       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2s_lrclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_rx_req ; Rise       ; rec_rx_req                                ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[22]|datab           ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|o                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Rise       ; rec_rx_req~input|i                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_rx_req~input|o                        ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.955  ; 0.955        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.958  ; 0.958        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.958  ; 0.958        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.958  ; 0.958        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; rec_rx_req ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.960  ; 0.960        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.960  ; 0.960        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.960  ; 0.960        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.960  ; 0.960        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.960  ; 0.960        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.960  ; 0.960        ; 0.000          ; High Pulse Width ; rec_rx_req ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 2.208  ; 2.809 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.699  ; 1.198 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.852  ; 2.462 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.180  ; 2.897 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.736  ; 2.362 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 1.578  ; 2.211 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 1.451  ; 2.102 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 1.361  ; 1.965 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.356  ; 1.983 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 1.309  ; 1.933 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 1.194  ; 1.796 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.381  ; 1.998 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.510  ; 2.183 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.463  ; 2.087 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 1.525  ; 2.170 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 1.578  ; 2.211 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.497  ; 2.139 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.357  ; 1.961 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 1.224  ; 1.811 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.322  ; 1.949 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.331  ; 1.953 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 1.413  ; 2.038 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.427  ; 2.042 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 1.370  ; 1.966 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.435  ; 2.047 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.449  ; 2.078 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.447  ; 2.091 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 1.184  ; 1.779 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.372  ; 2.001 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 1.479  ; 2.130 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 2.112  ; 2.780 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 1.210  ; 1.909 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 1.795  ; 2.391 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.243  ; 0.785 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.322  ; 1.912 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 1.762  ; 2.484 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.297  ; 1.901 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 1.656  ; 2.367 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.025  ; 0.659 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; -0.186 ; 0.416 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; -0.308 ; 0.280 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; -0.329 ; 0.259 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; -0.262 ; 0.332 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; -0.423 ; 0.149 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; -0.232 ; 0.353 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; -0.007 ; 0.652 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; -0.174 ; 0.429 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.019  ; 0.659 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.025  ; 0.645 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; -0.132 ; 0.480 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; -0.227 ; 0.376 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; -0.166 ; 0.429 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; -0.344 ; 0.243 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; -0.325 ; 0.246 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; -0.347 ; 0.244 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; -0.186 ; 0.412 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; -0.215 ; 0.357 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; -0.139 ; 0.445 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; -0.216 ; 0.378 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; -0.258 ; 0.351 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; -0.411 ; 0.162 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; -0.303 ; 0.287 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; -0.168 ; 0.439 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.137  ; 1.782 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.120  ; 1.741 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.310  ; 0.705 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; 1.039  ; 1.427 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.548  ; 0.903 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 2.301  ; 2.969 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.977  ; 2.666 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.961  ; 2.640 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.669  ; 2.336 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 0.413  ; 0.857 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 1.246  ; 1.987 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.058 ; 0.337 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.731  ; 2.343 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.465  ; 2.127 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.395  ; 2.034 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.396  ; 2.062 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -1.919 ; -2.524 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.312 ; -0.799 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.610 ; -2.204 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.924 ; -2.621 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.473 ; -2.073 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.958 ; -1.549 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.185 ; -1.806 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.127 ; -1.726 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.095 ; -1.693 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.079 ; -1.678 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -0.967 ; -1.565 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.124 ; -1.725 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.267 ; -1.919 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.202 ; -1.815 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.288 ; -1.907 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.344 ; -1.948 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.230 ; -1.863 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.124 ; -1.723 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -0.995 ; -1.579 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.061 ; -1.680 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.072 ; -1.664 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.150 ; -1.767 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.164 ; -1.767 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.136 ; -1.730 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.171 ; -1.773 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.184 ; -1.800 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.180 ; -1.817 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -0.958 ; -1.549 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.108 ; -1.728 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.155 ; -1.758 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.644 ; -2.171 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.697 ; -1.324 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.352 ; -1.974 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.194  ; -0.249 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.020 ; -1.614 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.374 ; -2.054 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.048 ; -1.649 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.077 ; -1.621 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.017  ; 0.452  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.796  ; 0.201  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.837  ; 0.267  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.840  ; 0.271  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.861  ; 0.274  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 1.017  ; 0.452  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.843  ; 0.274  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.623  ; -0.016 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.782  ; 0.193  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.599  ; -0.026 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.592  ; -0.011 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.735  ; 0.145  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.743  ; 0.161  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.929  ; 0.350  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.939  ; 0.360  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.921  ; 0.355  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.872  ; 0.298  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.786  ; 0.208  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.815  ; 0.249  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.822  ; 0.244  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.817  ; 0.232  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.773  ; 0.181  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 1.010  ; 0.445  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.905  ; 0.324  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.766  ; 0.175  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.867 ; -1.486 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.907 ; -1.518 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.105  ; -0.410 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; -0.407 ; -0.759 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.339 ; -0.701 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -1.579 ; -2.263 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.698 ; -2.371 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.693 ; -2.339 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.408 ; -2.048 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; -0.094 ; -0.428 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.470 ; -1.089 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.330  ; -0.074 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -1.126 ; -1.733 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.186 ; -1.822 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.066 ; -1.670 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.115 ; -1.763 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.208 ; 3.275 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 3.862 ; 3.922 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.253 ; 4.268 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.869 ; 3.319 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.567 ; 3.574 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.811 ; 3.797 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.869 ; 3.319 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.567 ; 3.574 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.811 ; 3.797 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 5.364 ; 5.745 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.413 ; 3.495 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.431 ; 3.507 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.588 ; 3.694 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.112 ; 3.146 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.576 ; 3.684 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.499 ; 3.613 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.495 ; 3.580 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.309 ; 3.370 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.449 ; 3.518 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.323 ; 3.393 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 3.431 ; 3.509 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.417 ; 3.489 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.386 ; 3.465 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.384 ; 3.470 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.606 ; 3.718 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.898 ; 4.003 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.508 ; 3.613 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.392 ; 3.467 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 4.345 ; 4.530 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.989 ; 4.128 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 4.201 ; 4.374 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.364 ; 5.745 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 4.173 ; 4.323 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.977 ; 4.126 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 4.479 ; 4.713 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.757 ; 3.865 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 4.479 ; 4.713 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.589 ; 3.667 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.514 ; 3.584 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.639 ; 3.745 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.797 ; 3.920 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.442 ; 3.544 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.639 ; 3.744 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.667 ; 3.737 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.532 ; 3.657 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 3.557 ; 3.627 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.809 ; 3.904 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.812 ; 3.922 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.704 ; 3.789 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.709 ; 3.797 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.803 ; 3.894 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.714 ; 3.802 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 3.634 ; 3.741 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.932 ; 4.011 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.210 ; 4.338 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.215 ; 4.340 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 4.317 ; 4.470 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.340 ; 4.518 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.282 ; 4.463 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_clk    ; 3.995 ; 3.955 ; Rise       ; i2s_clk         ;
; rec_rrdy           ; i2s_clk    ; 4.860 ; 4.969 ; Rise       ; i2s_clk         ;
; rec_trdy           ; i2s_clk    ; 4.485 ; 4.539 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_lrclk  ; 3.641 ; 3.769 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 4.557 ; 4.736 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 4.192 ; 4.307 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.641 ; 3.769 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 4.557 ; 4.736 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 4.192 ; 4.307 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 4.173 ; 3.877 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 4.173 ; 3.877 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 5.332 ; 5.482 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 4.282 ; 4.320 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 4.405 ; 4.454 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 4.527 ; 4.592 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 4.293 ; 4.330 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 4.234 ; 4.266 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 4.294 ; 4.332 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 4.418 ; 4.486 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 4.726 ; 4.799 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 4.185 ; 4.214 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 4.257 ; 4.285 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 4.393 ; 4.437 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 4.551 ; 4.584 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 4.712 ; 4.762 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 5.332 ; 5.482 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 4.122 ; 4.138 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 4.113 ; 4.127 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 4.283 ; 4.315 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 4.290 ; 4.333 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 5.133 ; 5.272 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 4.139 ; 4.154 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 5.290 ; 5.454 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 4.397 ; 4.460 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 4.250 ; 4.265 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 4.254 ; 4.290 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 3.560 ; 3.632 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.906 ; 3.927 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 4.896 ; 5.055 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.699 ; 4.799 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.136 ; 3.201 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 3.750 ; 3.788 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.090 ; 4.133 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.794 ; 3.251 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 2.986 ; 3.078 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.230 ; 3.312 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.794 ; 3.251 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 2.986 ; 3.078 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.230 ; 3.312 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 3.051 ; 3.084 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.341 ; 3.419 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.358 ; 3.431 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.509 ; 3.611 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.051 ; 3.084 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.496 ; 3.600 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.423 ; 3.532 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.419 ; 3.500 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.240 ; 3.299 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.376 ; 3.442 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.254 ; 3.321 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 3.358 ; 3.433 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.345 ; 3.414 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.314 ; 3.389 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.312 ; 3.394 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.526 ; 3.633 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.813 ; 3.914 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.432 ; 3.532 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.320 ; 3.392 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 4.272 ; 4.453 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.900 ; 4.032 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 4.103 ; 4.268 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.252 ; 5.623 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 4.076 ; 4.219 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.888 ; 4.030 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 3.369 ; 3.468 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.671 ; 3.774 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 4.401 ; 4.632 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.515 ; 3.590 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.443 ; 3.510 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.557 ; 3.659 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.709 ; 3.827 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.369 ; 3.468 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.557 ; 3.658 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.590 ; 3.657 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.456 ; 3.577 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 3.484 ; 3.551 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.727 ; 3.818 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.730 ; 3.835 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.626 ; 3.706 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.630 ; 3.714 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.720 ; 3.807 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.636 ; 3.720 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 3.552 ; 3.655 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.845 ; 3.919 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.113 ; 4.235 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.118 ; 4.237 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 4.216 ; 4.362 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.238 ; 4.407 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.181 ; 4.354 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_clk    ; 3.700 ; 3.814 ; Rise       ; i2s_clk         ;
; rec_rrdy           ; i2s_clk    ; 4.602 ; 4.786 ; Rise       ; i2s_clk         ;
; rec_trdy           ; i2s_clk    ; 4.252 ; 4.375 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_lrclk  ; 3.272 ; 3.189 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 4.104 ; 4.209 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.745 ; 3.796 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.272 ; 3.189 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 4.104 ; 4.209 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.745 ; 3.796 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 4.084 ; 3.785 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 4.084 ; 3.785 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 4.028 ; 4.042 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 4.190 ; 4.227 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 4.308 ; 4.355 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 4.425 ; 4.488 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 4.202 ; 4.237 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 4.144 ; 4.175 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 4.202 ; 4.238 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 4.323 ; 4.388 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 4.624 ; 4.693 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 4.096 ; 4.124 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 4.167 ; 4.193 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 4.298 ; 4.340 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 4.456 ; 4.487 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 4.609 ; 4.657 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 5.235 ; 5.383 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 4.037 ; 4.052 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 4.028 ; 4.042 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 4.190 ; 4.221 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 4.198 ; 4.239 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 5.006 ; 5.139 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 4.052 ; 4.067 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 5.159 ; 5.316 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 4.300 ; 4.361 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 4.158 ; 4.172 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 4.163 ; 4.198 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 3.478 ; 3.547 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.771 ; 3.798 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 4.741 ; 4.875 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.540 ; 4.617 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.307 ;       ;       ; 4.914 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.446 ;       ;       ; 5.048 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.471 ; 4.554 ; 5.149 ; 5.156 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.706 ; 4.790 ; 5.393 ; 5.379 ;
; rec_ss_n         ; rec_busy    ;       ; 3.828 ; 4.439 ;       ;
; rec_ss_n         ; rec_roe     ; 4.515 ; 4.643 ; 5.275 ; 5.208 ;
; rec_ss_n         ; rec_rrdy    ; 5.431 ; 5.610 ; 6.140 ; 6.249 ;
; rec_ss_n         ; rec_trdy    ; 5.066 ; 5.181 ; 5.765 ; 5.819 ;
; rec_st_load_roe  ; rec_roe     ; 4.397 ;       ;       ; 5.039 ;
; rec_st_load_rrdy ; rec_rrdy    ; 5.231 ;       ;       ; 5.969 ;
; rec_st_load_trdy ; rec_trdy    ; 4.860 ;       ;       ; 5.562 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.200 ;       ;       ; 4.796 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.338 ;       ;       ; 4.931 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.319 ; 4.411 ; 4.988 ; 4.994 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.563 ; 4.645 ; 5.227 ; 5.213 ;
; rec_ss_n         ; rec_busy    ;       ; 3.740 ; 4.341 ;       ;
; rec_ss_n         ; rec_roe     ; 4.356 ; 4.513 ; 5.128 ; 5.045 ;
; rec_ss_n         ; rec_rrdy    ; 5.258 ; 5.241 ; 5.743 ; 6.065 ;
; rec_ss_n         ; rec_trdy    ; 4.908 ; 5.031 ; 5.601 ; 5.652 ;
; rec_st_load_roe  ; rec_roe     ; 4.266 ;       ;       ; 4.899 ;
; rec_st_load_rrdy ; rec_rrdy    ; 5.076 ;       ;       ; 5.785 ;
; rec_st_load_trdy ; rec_trdy    ; 4.717 ;       ;       ; 5.395 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.823 ; 3.820 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.346 ; 4.343 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 2.920 ; 2.920 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.424 ; 3.424 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.888     ; 3.888     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.440     ; 4.440     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 2.982     ; 3.048     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.514     ; 3.580     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.201   ; -0.394 ; -2.584   ; 0.109   ; -3.000              ;
;  ecg_sclk        ; -3.201   ; 0.205  ; -2.584   ; 0.313   ; -3.000              ;
;  ecg_ss_n        ; N/A      ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -1.650   ; -0.145 ; N/A      ; N/A     ; -3.000              ;
;  i2s_lrclk       ; 0.014    ; -0.394 ; N/A      ; N/A     ; -3.000              ;
;  rec_rx_req      ; -0.665   ; -0.340 ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -2.171   ; 0.044  ; -2.170   ; 0.109   ; -3.000              ;
; Design-wide TNS  ; -239.682 ; -8.972 ; -137.523 ; 0.0     ; -255.484            ;
;  ecg_sclk        ; -84.192  ; 0.000  ; -82.672  ; 0.000   ; -73.103             ;
;  ecg_ss_n        ; N/A      ; N/A    ; N/A      ; N/A     ; -4.538              ;
;  i2s_clk         ; -76.973  ; -1.041 ; N/A      ; N/A     ; -69.470             ;
;  i2s_lrclk       ; 0.000    ; -7.536 ; N/A      ; N/A     ; -3.000              ;
;  rec_rx_req      ; -3.230   ; -2.180 ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -75.287  ; 0.000  ; -54.851  ; 0.000   ; -102.373            ;
+------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.861  ; 4.319 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.332  ; 1.581 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.292  ; 3.678 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.819  ; 4.397 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.063  ; 3.506 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.732  ; 3.162 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.482  ; 3.002 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.352  ; 2.773 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.371  ; 2.842 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.272  ; 2.729 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.033  ; 2.483 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.395  ; 2.837 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.665  ; 3.162 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.544  ; 2.986 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.646  ; 3.130 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.732  ; 3.160 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.575  ; 3.052 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.307  ; 2.722 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.105  ; 2.507 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.256  ; 2.734 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.331  ; 2.820 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.453  ; 2.899 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.489  ; 2.910 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.376  ; 2.782 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.470  ; 2.896 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.528  ; 2.966 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.505  ; 2.977 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.008  ; 2.449 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.369  ; 2.821 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.584  ; 3.056 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.701  ; 4.236 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.717  ; 3.247 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.708  ; 4.199 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.182  ; 1.428 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.940  ; 3.301 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.699  ; 4.244 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.865  ; 3.264 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.551  ; 4.083 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.738  ; 1.222 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.344  ; 0.792 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.150  ; 0.566 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.152  ; 0.556 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.244  ; 0.658 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; -0.078 ; 0.356 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.279  ; 0.713 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.717  ; 1.199 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.391  ; 0.825 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.711  ; 1.222 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.738  ; 1.135 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.452  ; 0.903 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.276  ; 0.717 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.380  ; 0.816 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.055  ; 0.503 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.161  ; 0.577 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.102  ; 0.514 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.382  ; 0.798 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.306  ; 0.703 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.415  ; 0.824 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.314  ; 0.730 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.241  ; 0.679 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; -0.064 ; 0.370 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.170  ; 0.588 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.382  ; 0.822 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 2.032  ; 2.515 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.991  ; 2.490 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.681  ; 0.844 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; 1.880  ; 2.007 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 1.055  ; 1.159 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 4.057  ; 4.508 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.544  ; 4.045 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.546  ; 4.014 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.974  ; 3.455 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; 1.496  ; 1.622 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 2.786  ; 3.304 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.612  ; 0.775 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 3.672  ; 4.124 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.238  ; 3.724 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.162  ; 3.571 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 3.136  ; 3.599 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -1.919 ; -2.524 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.312 ; -0.715 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.610 ; -2.204 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.924 ; -2.621 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.473 ; -2.073 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.958 ; -1.549 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.185 ; -1.806 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.127 ; -1.726 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.095 ; -1.693 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.079 ; -1.678 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -0.967 ; -1.565 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.124 ; -1.725 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.267 ; -1.919 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.202 ; -1.815 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.288 ; -1.907 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.344 ; -1.948 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.230 ; -1.863 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.124 ; -1.723 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -0.995 ; -1.579 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.061 ; -1.680 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.072 ; -1.664 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.150 ; -1.767 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.164 ; -1.767 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.136 ; -1.730 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.171 ; -1.773 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.184 ; -1.800 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.180 ; -1.817 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -0.958 ; -1.549 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.108 ; -1.728 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.155 ; -1.758 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.644 ; -2.171 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.697 ; -1.324 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.352 ; -1.974 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.194  ; -0.249 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.020 ; -1.614 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.374 ; -2.054 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.048 ; -1.649 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.077 ; -1.621 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.132  ; 0.750  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.796  ; 0.376  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.837  ; 0.497  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.840  ; 0.463  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.861  ; 0.485  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 1.130  ; 0.750  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.843  ; 0.470  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.623  ; 0.062  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.782  ; 0.363  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.599  ; 0.024  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.592  ; 0.097  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.735  ; 0.287  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.743  ; 0.346  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.972  ; 0.635  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 1.003  ; 0.624  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.921  ; 0.558  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.872  ; 0.533  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.786  ; 0.387  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.815  ; 0.439  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.822  ; 0.449  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.817  ; 0.431  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.773  ; 0.364  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 1.132  ; 0.750  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.905  ; 0.565  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.766  ; 0.346  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.867 ; -1.486 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.907 ; -1.518 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.105  ; -0.121 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; rec_sclk   ; -0.407 ; -0.743 ; Rise       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -0.339 ; -0.693 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -1.579 ; -2.263 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.698 ; -2.371 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.693 ; -2.339 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.408 ; -2.048 ; Rise       ; rec_sclk        ;
; i2s_lrclk             ; rec_sclk   ; -0.094 ; -0.428 ; Fall       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.470 ; -1.089 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 0.330  ; -0.074 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -1.126 ; -1.733 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.186 ; -1.822 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.066 ; -1.670 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.115 ; -1.763 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.539 ; 5.502 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.055 ; 6.022 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.674 ; 6.629 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.927 ; 5.580 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.566 ; 5.435 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.911 ; 5.789 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.927 ; 5.580 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.566 ; 5.435 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.911 ; 5.789 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 8.840 ; 9.116 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.764 ; 5.753 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.792 ; 5.771 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 6.035 ; 6.022 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.231 ; 5.211 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 6.037 ; 6.022 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.903 ; 5.900 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.952 ; 5.930 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.562 ; 5.558 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.785 ; 5.772 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.587 ; 5.584 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 5.781 ; 5.770 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.736 ; 5.721 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.724 ; 5.702 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.733 ; 5.729 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 6.080 ; 6.076 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 6.463 ; 6.513 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.955 ; 5.948 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.729 ; 5.713 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 7.077 ; 7.175 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.613 ; 6.730 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 7.042 ; 7.129 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 8.840 ; 9.116 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.988 ; 7.097 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.650 ; 6.716 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 7.344 ; 7.472 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 6.293 ; 6.347 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 7.344 ; 7.472 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 5.966 ; 6.008 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.801 ; 5.867 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 6.101 ; 6.127 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 6.369 ; 6.404 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.820 ; 5.811 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 6.107 ; 6.132 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 6.091 ; 6.106 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.953 ; 5.990 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.917 ; 5.954 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 6.351 ; 6.366 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 6.361 ; 6.402 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 6.164 ; 6.189 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 6.179 ; 6.211 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 6.298 ; 6.356 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 6.173 ; 6.204 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.100 ; 6.128 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 6.568 ; 6.573 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 6.922 ; 6.982 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.934 ; 6.998 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 7.146 ; 7.259 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 7.196 ; 7.314 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 7.158 ; 7.220 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_clk    ; 6.811 ; 6.642 ; Rise       ; i2s_clk         ;
; rec_rrdy           ; i2s_clk    ; 8.192 ; 8.193 ; Rise       ; i2s_clk         ;
; rec_trdy           ; i2s_clk    ; 7.670 ; 7.536 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_lrclk  ; 5.816 ; 5.832 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 7.200 ; 7.342 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.690 ; 6.679 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 5.816 ; 5.832 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 7.200 ; 7.342 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 6.690 ; 6.679 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 6.530 ; 6.418 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 6.530 ; 6.418 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 8.399 ; 8.437 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 6.735 ; 6.675 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 6.946 ; 6.903 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 7.131 ; 7.084 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 6.736 ; 6.684 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 6.603 ; 6.582 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 6.739 ; 6.683 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 6.956 ; 6.894 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 7.324 ; 7.343 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 6.545 ; 6.513 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 6.683 ; 6.620 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 6.923 ; 6.847 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 7.060 ; 7.024 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 7.341 ; 7.338 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 8.239 ; 8.289 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 6.455 ; 6.397 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 6.444 ; 6.381 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 6.728 ; 6.667 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 6.745 ; 6.679 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 8.098 ; 8.152 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 6.468 ; 6.409 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 8.399 ; 8.437 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 6.938 ; 6.894 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 6.667 ; 6.609 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 6.691 ; 6.630 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 6.103 ; 6.069 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.119 ; 6.034 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 7.718 ; 7.811 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 7.495 ; 7.441 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.136 ; 3.201 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 3.750 ; 3.788 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.090 ; 4.133 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.794 ; 3.251 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 2.986 ; 3.078 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.230 ; 3.312 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.794 ; 3.251 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 2.986 ; 3.078 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.230 ; 3.312 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 3.051 ; 3.084 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.341 ; 3.419 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.358 ; 3.431 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.509 ; 3.611 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.051 ; 3.084 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.496 ; 3.600 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.423 ; 3.532 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.419 ; 3.500 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.240 ; 3.299 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.376 ; 3.442 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.254 ; 3.321 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 3.358 ; 3.433 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.345 ; 3.414 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.314 ; 3.389 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.312 ; 3.394 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.526 ; 3.633 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.813 ; 3.914 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.432 ; 3.532 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.320 ; 3.392 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 4.272 ; 4.453 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.900 ; 4.032 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 4.103 ; 4.268 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 5.252 ; 5.623 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 4.076 ; 4.219 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.888 ; 4.030 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 3.369 ; 3.468 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.671 ; 3.774 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 4.401 ; 4.632 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.515 ; 3.590 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.443 ; 3.510 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.557 ; 3.659 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.709 ; 3.827 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.369 ; 3.468 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.557 ; 3.658 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.590 ; 3.657 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.456 ; 3.577 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 3.484 ; 3.551 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.727 ; 3.818 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.730 ; 3.835 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.626 ; 3.706 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.630 ; 3.714 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.720 ; 3.807 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.636 ; 3.720 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 3.552 ; 3.655 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.845 ; 3.919 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.113 ; 4.235 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.118 ; 4.237 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 4.216 ; 4.362 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.238 ; 4.407 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 4.181 ; 4.354 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_clk    ; 3.700 ; 3.814 ; Rise       ; i2s_clk         ;
; rec_rrdy           ; i2s_clk    ; 4.602 ; 4.786 ; Rise       ; i2s_clk         ;
; rec_trdy           ; i2s_clk    ; 4.252 ; 4.375 ; Rise       ; i2s_clk         ;
; rec_roe            ; i2s_lrclk  ; 3.272 ; 3.189 ; Rise       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 4.104 ; 4.209 ; Rise       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.745 ; 3.796 ; Rise       ; i2s_lrclk       ;
; rec_roe            ; i2s_lrclk  ; 3.272 ; 3.189 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; i2s_lrclk  ; 4.104 ; 4.209 ; Fall       ; i2s_lrclk       ;
; rec_trdy           ; i2s_lrclk  ; 3.745 ; 3.796 ; Fall       ; i2s_lrclk       ;
; rec_rrdy           ; rec_rx_req ; 4.084 ; 3.785 ; Rise       ; rec_rx_req      ;
; rec_rrdy           ; rec_rx_req ; 4.084 ; 3.785 ; Fall       ; rec_rx_req      ;
; rec_rx_data[*]     ; rec_rx_req ; 4.028 ; 4.042 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[0]    ; rec_rx_req ; 4.190 ; 4.227 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[1]    ; rec_rx_req ; 4.308 ; 4.355 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[2]    ; rec_rx_req ; 4.425 ; 4.488 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[3]    ; rec_rx_req ; 4.202 ; 4.237 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[4]    ; rec_rx_req ; 4.144 ; 4.175 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[5]    ; rec_rx_req ; 4.202 ; 4.238 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[6]    ; rec_rx_req ; 4.323 ; 4.388 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[7]    ; rec_rx_req ; 4.624 ; 4.693 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[8]    ; rec_rx_req ; 4.096 ; 4.124 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[9]    ; rec_rx_req ; 4.167 ; 4.193 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[10]   ; rec_rx_req ; 4.298 ; 4.340 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[11]   ; rec_rx_req ; 4.456 ; 4.487 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[12]   ; rec_rx_req ; 4.609 ; 4.657 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[13]   ; rec_rx_req ; 5.235 ; 5.383 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[14]   ; rec_rx_req ; 4.037 ; 4.052 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[15]   ; rec_rx_req ; 4.028 ; 4.042 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[16]   ; rec_rx_req ; 4.190 ; 4.221 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[17]   ; rec_rx_req ; 4.198 ; 4.239 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[18]   ; rec_rx_req ; 5.006 ; 5.139 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[19]   ; rec_rx_req ; 4.052 ; 4.067 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[20]   ; rec_rx_req ; 5.159 ; 5.316 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[21]   ; rec_rx_req ; 4.300 ; 4.361 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[22]   ; rec_rx_req ; 4.158 ; 4.172 ; Fall       ; rec_rx_req      ;
;  rec_rx_data[23]   ; rec_rx_req ; 4.163 ; 4.198 ; Fall       ; rec_rx_req      ;
; rec_miso           ; rec_sclk   ; 3.478 ; 3.547 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.771 ; 3.798 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 4.741 ; 4.875 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.540 ; 4.617 ; Fall       ; rec_sclk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.371 ;       ;       ; 7.671 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.524 ;       ;       ; 7.882 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.645 ; 7.665 ; 8.221 ; 8.090 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.982 ; 8.038 ; 8.566 ; 8.444 ;
; rec_ss_n         ; rec_busy    ;       ; 6.482 ; 6.826 ;       ;
; rec_ss_n         ; rec_roe     ; 7.767 ; 7.882 ; 8.444 ; 8.202 ;
; rec_ss_n         ; rec_rrdy    ; 9.250 ; 9.392 ; 9.825 ; 9.826 ;
; rec_ss_n         ; rec_trdy    ; 8.740 ; 8.729 ; 9.303 ; 9.169 ;
; rec_st_load_roe  ; rec_roe     ; 7.558 ;       ;       ; 7.934 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.917 ;       ;       ; 9.377 ;
; rec_st_load_trdy ; rec_trdy    ; 8.372 ;       ;       ; 8.754 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.200 ;       ;       ; 4.796 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.338 ;       ;       ; 4.931 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.319 ; 4.411 ; 4.988 ; 4.994 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.563 ; 4.645 ; 5.227 ; 5.213 ;
; rec_ss_n         ; rec_busy    ;       ; 3.740 ; 4.341 ;       ;
; rec_ss_n         ; rec_roe     ; 4.356 ; 4.513 ; 5.128 ; 5.045 ;
; rec_ss_n         ; rec_rrdy    ; 5.258 ; 5.241 ; 5.743 ; 6.065 ;
; rec_ss_n         ; rec_trdy    ; 4.908 ; 5.031 ; 5.601 ; 5.652 ;
; rec_st_load_roe  ; rec_roe     ; 4.266 ;       ;       ; 4.899 ;
; rec_st_load_rrdy ; rec_rrdy    ; 5.076 ;       ;       ; 5.785 ;
; rec_st_load_trdy ; rec_trdy    ; 4.717 ;       ;       ; 5.395 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 10       ; 13       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; i2s_clk    ; i2s_clk    ; 194      ; 0        ; 0        ; 0        ;
; i2s_lrclk  ; i2s_clk    ; 49       ; 49       ; 0        ; 0        ;
; i2s_clk    ; i2s_lrclk  ; 24       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_rx_req ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; rec_sclk   ; 56       ; 0        ; 8        ; 0        ;
; i2s_lrclk  ; rec_sclk   ; 80       ; 31       ; 8        ; 8        ;
; rec_rx_req ; rec_sclk   ; 1        ; 1        ; 2        ; 2        ;
; rec_sclk   ; rec_sclk   ; 272      ; 30       ; 34       ; 62       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 10       ; 13       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; i2s_clk    ; i2s_clk    ; 194      ; 0        ; 0        ; 0        ;
; i2s_lrclk  ; i2s_clk    ; 49       ; 49       ; 0        ; 0        ;
; i2s_clk    ; i2s_lrclk  ; 24       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_rx_req ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; rec_sclk   ; 56       ; 0        ; 8        ; 0        ;
; i2s_lrclk  ; rec_sclk   ; 80       ; 31       ; 8        ; 8        ;
; rec_rx_req ; rec_sclk   ; 1        ; 1        ; 2        ; 2        ;
; rec_sclk   ; rec_sclk   ; 272      ; 30       ; 34       ; 62       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; i2s_clk    ; rec_sclk ; 24       ; 0        ; 6        ; 0        ;
; i2s_lrclk  ; rec_sclk ; 24       ; 24       ; 6        ; 6        ;
; rec_rx_req ; rec_sclk ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; i2s_clk    ; rec_sclk ; 24       ; 0        ; 6        ; 0        ;
; i2s_lrclk  ; rec_sclk ; 24       ; 24       ; 6        ; 6        ;
; rec_rx_req ; rec_sclk ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 223   ; 223  ;
; Unconstrained Output Ports      ; 81    ; 81   ;
; Unconstrained Output Port Paths ; 107   ; 107  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 15 09:27:44 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 78 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name i2s_lrclk i2s_lrclk
    Info (332105): create_clock -period 1.000 -name rec_rx_req rec_rx_req
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -84.192 ecg_sclk 
    Info (332119):    -2.171             -75.287 rec_sclk 
    Info (332119):    -1.650             -76.973 i2s_clk 
    Info (332119):    -0.665              -3.230 rec_rx_req 
    Info (332119):     0.014               0.000 i2s_lrclk 
Info (332146): Worst-case hold slack is -0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.394              -7.536 i2s_lrclk 
    Info (332119):    -0.340              -1.294 rec_rx_req 
    Info (332119):    -0.142              -0.142 i2s_clk 
    Info (332119):     0.258               0.000 rec_sclk 
    Info (332119):     0.393               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -2.584
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.584             -82.672 ecg_sclk 
    Info (332119):    -2.170             -54.851 rec_sclk 
Info (332146): Worst-case removal slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 rec_sclk 
    Info (332119):     0.540               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -66.000 ecg_sclk 
    Info (332119):    -3.000             -66.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 i2s_lrclk 
    Info (332119):    -3.000              -3.000 rec_rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.779             -72.153 ecg_sclk 
    Info (332119):    -1.841             -61.737 rec_sclk 
    Info (332119):    -1.387             -63.989 i2s_clk 
    Info (332119):    -0.498              -1.281 rec_rx_req 
    Info (332119):     0.113               0.000 i2s_lrclk 
Info (332146): Worst-case hold slack is -0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.327              -6.120 i2s_lrclk 
    Info (332119):    -0.273              -0.551 rec_rx_req 
    Info (332119):    -0.072              -0.072 i2s_clk 
    Info (332119):     0.239               0.000 rec_sclk 
    Info (332119):     0.352               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -2.239
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.239             -70.352 ecg_sclk 
    Info (332119):    -1.890             -45.200 rec_sclk 
Info (332146): Worst-case removal slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 rec_sclk 
    Info (332119):     0.493               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -66.000 ecg_sclk 
    Info (332119):    -3.000             -66.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 i2s_lrclk 
    Info (332119):    -3.000              -3.000 rec_rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.021             -49.613 ecg_sclk 
    Info (332119):    -1.217             -29.912 rec_sclk 
    Info (332119):    -0.534             -20.804 i2s_clk 
    Info (332119):     0.046               0.000 rec_rx_req 
    Info (332119):     0.366               0.000 i2s_lrclk 
Info (332146): Worst-case hold slack is -0.281
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.281              -2.180 rec_rx_req 
    Info (332119):    -0.264              -5.097 i2s_lrclk 
    Info (332119):    -0.145              -1.041 i2s_clk 
    Info (332119):     0.044               0.000 rec_sclk 
    Info (332119):     0.205               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -1.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.701             -57.427 ecg_sclk 
    Info (332119):    -1.110             -28.047 rec_sclk 
Info (332146): Worst-case removal slack is 0.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.109               0.000 rec_sclk 
    Info (332119):     0.313               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.373 rec_sclk 
    Info (332119):    -3.000             -73.103 ecg_sclk 
    Info (332119):    -3.000             -69.470 i2s_clk 
    Info (332119):    -3.000              -4.538 ecg_ss_n 
    Info (332119):    -3.000              -3.000 i2s_lrclk 
    Info (332119):    -3.000              -3.000 rec_rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 494 megabytes
    Info: Processing ended: Wed May 15 09:27:50 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


