本节使用Quartus II提供的IP核的使用方式；


FPGA设计方式：
1. 画原理图: 把电路实现的方式使用电路符号的方式表达粗来；

2. Verilog HDL方式：推荐使用这种，使用硬件描述语言描述电路；

3. 使用quartus软件中带有的IP核进行设计；

简单类比：
	类比根据：FPGA编程目的是进行电路设计；电路的最小单元就是电路符号与非门，寄存器、触发器等；
	Note：之前好像有使用C语言进行电路设计，这里认为Verilog来源于C语言；
A. 如果把画原理图比作汇编语句，那么下面方式可以这样说：
	Verilog HDL就是高级语言C语言；而使用IP核类似使用C的标准库；提高开发效率；

实验内容：
1. 引入counter_ip核的简单使用；
2. 使用两个4bit的ip计数器核组成一个8bit的计数器；