TimeQuest Timing Analyzer report for CEG-3155-LAB-2
Fri Oct 18 18:28:05 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Removal: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Recovery: 'clk'
 50. Fast 1200mV 0C Model Removal: 'clk'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Signal Integrity Metrics (Slow 1200mv 0c Model)
 69. Signal Integrity Metrics (Slow 1200mv 85c Model)
 70. Signal Integrity Metrics (Fast 1200mv 0c Model)
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG-3155-LAB-2                                                    ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.97 MHz ; 166.97 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.989 ; -111.638           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.906 ; -15.756               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.566 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -51.830                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.989 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.079     ; 5.908      ;
; -4.988 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.907      ;
; -4.857 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.079     ; 5.776      ;
; -4.856 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.775      ;
; -4.838 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.078     ; 5.758      ;
; -4.837 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.078     ; 5.757      ;
; -4.645 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.480     ; 5.163      ;
; -4.644 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.480     ; 5.162      ;
; -4.620 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 5.537      ;
; -4.619 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.536      ;
; -4.585 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.079     ; 5.504      ;
; -4.585 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.504      ;
; -4.573 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 5.490      ;
; -4.573 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 5.490      ;
; -4.539 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 5.456      ;
; -4.538 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.455      ;
; -4.530 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.077     ; 5.451      ;
; -4.529 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 5.450      ;
; -4.526 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.337      ; 5.861      ;
; -4.513 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.078     ; 5.433      ;
; -4.512 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.078     ; 5.432      ;
; -4.453 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.079     ; 5.372      ;
; -4.453 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.372      ;
; -4.441 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 5.358      ;
; -4.441 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 5.358      ;
; -4.434 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.078     ; 5.354      ;
; -4.434 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.078     ; 5.354      ;
; -4.422 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.340      ;
; -4.422 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.340      ;
; -4.394 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.337      ; 5.729      ;
; -4.383 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 5.300      ;
; -4.382 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.299      ;
; -4.378 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 5.295      ;
; -4.377 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.294      ;
; -4.375 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.338      ; 5.711      ;
; -4.317 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.514     ; 4.801      ;
; -4.316 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.514     ; 4.800      ;
; -4.248 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.480     ; 4.766      ;
; -4.248 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.480     ; 4.766      ;
; -4.216 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 5.133      ;
; -4.216 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.133      ;
; -4.208 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.482     ; 4.724      ;
; -4.208 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.482     ; 4.724      ;
; -4.207 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.126      ;
; -4.205 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.079     ; 5.124      ;
; -4.204 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.119      ;
; -4.204 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.119      ;
; -4.199 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.480     ; 4.717      ;
; -4.198 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.480     ; 4.716      ;
; -4.173 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; -0.064     ; 5.107      ;
; -4.157 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.335      ; 5.490      ;
; -4.140 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.077     ; 5.061      ;
; -4.139 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 5.060      ;
; -4.135 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 5.052      ;
; -4.135 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.052      ;
; -4.126 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.077     ; 5.047      ;
; -4.126 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.077     ; 5.047      ;
; -4.123 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.038      ;
; -4.123 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.038      ;
; -4.117 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.337      ; 5.452      ;
; -4.114 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.079     ; 5.033      ;
; -4.114 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.079     ; 5.033      ;
; -4.109 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.078     ; 5.029      ;
; -4.109 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.078     ; 5.029      ;
; -4.097 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.015      ;
; -4.097 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.015      ;
; -4.087 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.006      ;
; -4.076 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.335      ; 5.409      ;
; -4.075 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.994      ;
; -4.073 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.079     ; 4.992      ;
; -4.067 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.339      ; 5.404      ;
; -4.058 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.978      ;
; -4.056 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.078     ; 4.976      ;
; -4.050 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.338      ; 5.386      ;
; -4.044 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 4.961      ;
; -4.043 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.960      ;
; -4.014 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.079     ; 4.933      ;
; -4.011 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.930      ;
; -3.985 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.337      ; 5.320      ;
; -3.979 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.979 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.974 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 4.891      ;
; -3.974 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.891      ;
; -3.967 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 4.882      ;
; -3.967 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 4.882      ;
; -3.966 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.338      ; 5.302      ;
; -3.962 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 4.877      ;
; -3.962 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 4.877      ;
; -3.955 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.874      ;
; -3.936 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.856      ;
; -3.920 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.335      ; 5.253      ;
; -3.920 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.514     ; 4.404      ;
; -3.920 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.514     ; 4.404      ;
; -3.915 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.335      ; 5.248      ;
; -3.894 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.516     ; 4.376      ;
; -3.894 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.516     ; 4.376      ;
; -3.882 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.079     ; 4.801      ;
; -3.879 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.798      ;
; -3.873 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.480     ; 4.391      ;
; -3.871 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.480     ; 4.389      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.621 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.652 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.918      ;
; 0.659 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.662 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.664 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.931      ;
; 0.665 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.932      ;
; 0.668 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.675 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 1.379      ;
; 0.677 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.944      ;
; 0.784 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.053      ;
; 0.806 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.073      ;
; 0.844 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.109      ;
; 0.853 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.118      ;
; 0.873 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.084      ; 1.143      ;
; 0.878 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.084      ; 1.148      ;
; 0.879 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.084      ; 1.149      ;
; 0.886 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.153      ;
; 0.897 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.163      ;
; 0.902 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 1.606      ;
; 0.934 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 1.638      ;
; 0.935 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 1.639      ;
; 0.936 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 1.640      ;
; 0.937 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 1.641      ;
; 0.963 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.963 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.232      ;
; 0.964 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.233      ;
; 0.964 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.233      ;
; 0.989 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.254      ;
; 1.013 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.297      ;
; 1.019 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.286      ;
; 1.020 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.304      ;
; 1.026 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.293      ;
; 1.055 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.085      ; 1.326      ;
; 1.060 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.331      ;
; 1.061 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.332      ;
; 1.062 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.333      ;
; 1.081 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.346      ;
; 1.091 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.360      ;
; 1.097 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.077      ; 1.360      ;
; 1.148 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.432      ;
; 1.280 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.551      ;
; 1.307 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.578      ;
; 1.337 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.606      ;
; 1.390 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.484      ; 2.060      ;
; 1.484 ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.752      ;
; 1.496 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.767      ;
; 1.496 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.767      ;
; 1.496 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.767      ;
; 1.516 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.800      ;
; 1.534 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.799      ;
; 1.553 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.837      ;
; 1.588 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.853      ;
; 1.593 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.295      ;
; 1.596 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.298      ;
; 1.598 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.864      ;
; 1.599 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.301      ;
; 1.602 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.304      ;
; 1.618 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.335     ; 1.469      ;
; 1.621 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.335     ; 1.472      ;
; 1.639 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 2.343      ;
; 1.639 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 2.343      ;
; 1.639 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 2.343      ;
; 1.639 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 2.343      ;
; 1.639 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 2.343      ;
; 1.639 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 2.343      ;
; 1.647 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.335     ; 1.498      ;
; 1.648 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.912      ;
; 1.649 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.335     ; 1.500      ;
; 1.649 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; clk          ; clk         ; 0.000        ; -0.337     ; 1.498      ;
; 1.649 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; clk          ; clk         ; 0.000        ; -0.337     ; 1.498      ;
; 1.655 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.335     ; 1.506      ;
; 1.656 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.335     ; 1.507      ;
; 1.672 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 2.376      ;
; 1.690 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.083      ; 1.959      ;
; 1.702 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.969      ;
; 1.714 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.083      ; 1.983      ;
; 1.716 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.418      ;
; 1.716 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.418      ;
; 1.716 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.418      ;
; 1.716 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.418      ;
; 1.716 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.418      ;
; 1.716 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.418      ;
; 1.718 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.083      ; 1.987      ;
; 1.719 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.083      ; 1.988      ;
; 1.719 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.517      ; 2.422      ;
; 1.720 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.422      ;
; 1.723 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.425      ;
; 1.725 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.427      ;
; 1.725 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.517      ; 2.428      ;
; 1.726 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.989      ;
; 1.728 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.430      ;
; 1.759 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.025      ;
; 1.771 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.083      ; 2.040      ;
; 1.773 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.083      ; 2.042      ;
; 1.782 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.514      ; 2.482      ;
; 1.789 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.056      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.906 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.084     ; 1.820      ;
; -0.906 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.084     ; 1.820      ;
; -0.870 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.083     ; 1.785      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.822 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.740      ;
; -0.490 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.240 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.303      ; 1.541      ;
; -0.240 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.303      ; 1.541      ;
; -0.073 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 1.407      ;
; -0.073 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 1.407      ;
; -0.073 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 1.407      ;
; -0.073 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 1.407      ;
; -0.073 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 1.407      ;
; -0.073 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 1.407      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.566 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.515      ; 1.267      ;
; 0.566 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.515      ; 1.267      ;
; 0.566 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.515      ; 1.267      ;
; 0.566 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.515      ; 1.267      ;
; 0.566 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.515      ; 1.267      ;
; 0.566 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.515      ; 1.267      ;
; 0.761 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.481      ; 1.428      ;
; 0.761 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.481      ; 1.428      ;
; 1.000 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.628      ;
; 1.407 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.672      ;
; 1.436 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.700      ;
; 1.436 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.700      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; 6.453  ; 6.804  ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 5.699  ; 6.071  ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 6.453  ; 6.804  ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 5.648  ; 5.996  ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 5.123  ; 5.481  ; Rise       ; clk             ;
; INB[*]    ; clk        ; 5.308  ; 5.650  ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 5.308  ; 5.650  ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 4.316  ; 4.691  ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 4.680  ; 4.996  ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 3.163  ; 3.531  ; Rise       ; clk             ;
; reset     ; clk        ; -0.862 ; -0.687 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.346 ; -0.631 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.568 ; -0.913 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -2.007 ; -2.283 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -1.727 ; -2.080 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.346 ; -0.631 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.500 ; -0.828 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -1.032 ; -1.343 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -1.046 ; -1.353 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -1.617 ; -1.868 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.500 ; -0.828 ; Rise       ; clk             ;
; reset     ; clk        ; 1.199  ; 1.027  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; overflow      ; clk        ; 12.180 ; 12.021 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 7.659  ; 7.573  ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 7.659  ; 7.573  ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 7.224  ; 7.216  ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 7.574  ; 7.562  ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 7.215  ; 7.210  ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 7.272  ; 7.233  ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 6.969  ; 6.982  ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 7.378  ; 7.346  ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 7.476  ; 7.451  ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 8.846  ; 8.918  ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 7.407  ; 7.361  ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 7.672  ; 7.667  ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 8.846  ; 8.918  ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 7.638  ; 7.626  ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 7.939  ; 7.926  ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 7.584  ; 7.569  ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 7.963  ; 7.943  ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 8.113  ; 8.059  ; Rise       ; clk             ;
; zero          ; clk        ; 10.290 ; 10.427 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; overflow      ; clk        ; 8.397 ; 8.371 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 6.735 ; 6.746 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 7.399 ; 7.315 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 6.981 ; 6.972 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 7.316 ; 7.303 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 6.970 ; 6.964 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 7.026 ; 6.987 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 6.735 ; 6.746 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 7.128 ; 7.097 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 7.222 ; 7.197 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 7.151 ; 7.106 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 7.151 ; 7.106 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 7.410 ; 7.405 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 8.588 ; 8.660 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 7.379 ; 7.366 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 7.667 ; 7.653 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 7.326 ; 7.310 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 7.691 ; 7.671 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 7.834 ; 7.781 ; Rise       ; clk             ;
; zero          ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INA[0]     ; overflow    ; 11.878 ; 11.736 ; 12.250 ; 12.117 ;
; INA[1]     ; overflow    ; 12.632 ; 12.517 ; 12.983 ; 12.859 ;
; INA[2]     ; overflow    ; 11.827 ; 11.677 ; 12.175 ; 12.016 ;
; INA[3]     ; overflow    ; 11.302 ; 11.154 ; 11.660 ; 11.503 ;
; INB[0]     ; overflow    ; 11.473 ; 11.391 ; 11.803 ; 11.733 ;
; INB[1]     ; overflow    ; 10.478 ; 10.399 ; 10.862 ; 10.774 ;
; INB[2]     ; overflow    ; 10.840 ; 10.763 ; 11.119 ; 11.079 ;
; INB[3]     ; overflow    ; 9.281  ; 9.171  ; 9.649  ; 9.530  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INA[0]     ; overflow    ; 11.446 ; 11.308 ; 11.807 ; 11.677 ;
; INA[1]     ; overflow    ; 12.169 ; 12.057 ; 12.506 ; 12.386 ;
; INA[2]     ; overflow    ; 11.381 ; 11.236 ; 11.705 ; 11.552 ;
; INA[3]     ; overflow    ; 9.299  ; 9.193  ; 9.633  ; 9.519  ;
; INB[0]     ; overflow    ; 11.046 ; 10.954 ; 11.345 ; 11.243 ;
; INB[1]     ; overflow    ; 10.047 ; 9.941  ; 10.407 ; 10.293 ;
; INB[2]     ; overflow    ; 10.393 ; 10.289 ; 10.655 ; 10.586 ;
; INB[3]     ; overflow    ; 8.937  ; 8.831  ; 9.284  ; 9.170  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.29 MHz ; 181.29 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.516 ; -100.027          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.713 ; -11.640              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.505 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -51.830                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.516 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 5.444      ;
; -4.515 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.443      ;
; -4.408 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.070     ; 5.337      ;
; -4.407 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 5.336      ;
; -4.393 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 5.321      ;
; -4.392 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.320      ;
; -4.181 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.438     ; 4.742      ;
; -4.180 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.438     ; 4.741      ;
; -4.180 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 5.106      ;
; -4.179 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.105      ;
; -4.144 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 5.072      ;
; -4.144 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.072      ;
; -4.127 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.054      ;
; -4.127 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.054      ;
; -4.103 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.069     ; 5.033      ;
; -4.102 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.069     ; 5.032      ;
; -4.092 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 5.018      ;
; -4.091 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.017      ;
; -4.069 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.070     ; 4.998      ;
; -4.068 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.997      ;
; -4.059 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.312      ; 5.370      ;
; -4.036 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.070     ; 4.965      ;
; -4.036 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.965      ;
; -4.021 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 4.949      ;
; -4.021 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.949      ;
; -4.019 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.947      ;
; -4.019 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.947      ;
; -4.018 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 4.944      ;
; -4.017 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.943      ;
; -4.004 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.931      ;
; -4.004 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.931      ;
; -3.951 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.313      ; 5.263      ;
; -3.943 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 4.869      ;
; -3.942 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.868      ;
; -3.936 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.472     ; 4.463      ;
; -3.936 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.312      ; 5.247      ;
; -3.935 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.472     ; 4.462      ;
; -3.827 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.438     ; 4.388      ;
; -3.826 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.438     ; 4.387      ;
; -3.809 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.438     ; 4.370      ;
; -3.809 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.438     ; 4.370      ;
; -3.808 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 4.734      ;
; -3.808 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.734      ;
; -3.795 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.723      ;
; -3.793 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 4.721      ;
; -3.792 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.439     ; 4.352      ;
; -3.792 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.439     ; 4.352      ;
; -3.791 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.716      ;
; -3.791 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.716      ;
; -3.752 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.069     ; 4.682      ;
; -3.751 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.681      ;
; -3.731 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.069     ; 4.661      ;
; -3.731 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.661      ;
; -3.724 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; -0.055     ; 4.668      ;
; -3.723 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.310      ; 5.032      ;
; -3.720 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 4.646      ;
; -3.720 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.646      ;
; -3.714 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.643      ;
; -3.714 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.643      ;
; -3.703 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.628      ;
; -3.703 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.628      ;
; -3.697 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.070     ; 4.626      ;
; -3.697 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.626      ;
; -3.691 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.619      ;
; -3.687 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.616      ;
; -3.685 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.070     ; 4.614      ;
; -3.683 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.312      ; 4.994      ;
; -3.680 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.608      ;
; -3.680 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.608      ;
; -3.672 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.600      ;
; -3.670 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 4.598      ;
; -3.646 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 4.572      ;
; -3.646 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.572      ;
; -3.646 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.314      ; 4.959      ;
; -3.635 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.310      ; 4.944      ;
; -3.632 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 4.558      ;
; -3.631 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.557      ;
; -3.629 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.554      ;
; -3.629 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.554      ;
; -3.623 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 4.551      ;
; -3.620 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.548      ;
; -3.612 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.313      ; 4.924      ;
; -3.583 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.512      ;
; -3.575 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.313      ; 4.887      ;
; -3.571 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 4.497      ;
; -3.571 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.497      ;
; -3.568 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.496      ;
; -3.564 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.472     ; 4.091      ;
; -3.564 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.472     ; 4.091      ;
; -3.561 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.310      ; 4.870      ;
; -3.560 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.312      ; 4.871      ;
; -3.554 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.479      ;
; -3.554 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.479      ;
; -3.547 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.473     ; 4.073      ;
; -3.547 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.473     ; 4.073      ;
; -3.515 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.070     ; 4.444      ;
; -3.512 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.441      ;
; -3.500 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.071     ; 4.428      ;
; -3.497 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.425      ;
; -3.486 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.310      ; 4.795      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.567 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.567 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.597 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.476      ; 1.244      ;
; 0.602 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.605 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.849      ;
; 0.607 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.851      ;
; 0.607 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 0.850      ;
; 0.611 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 0.854      ;
; 0.620 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.863      ;
; 0.723 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.968      ;
; 0.749 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.993      ;
; 0.775 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.016      ;
; 0.775 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.016      ;
; 0.800 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.476      ; 1.447      ;
; 0.801 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.075      ; 1.047      ;
; 0.807 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.075      ; 1.053      ;
; 0.808 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.075      ; 1.054      ;
; 0.818 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.476      ; 1.465      ;
; 0.820 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.476      ; 1.467      ;
; 0.820 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.064      ;
; 0.821 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.476      ; 1.468      ;
; 0.821 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.476      ; 1.468      ;
; 0.827 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.069      ;
; 0.886 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.130      ;
; 0.888 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.133      ;
; 0.888 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.133      ;
; 0.888 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.133      ;
; 0.913 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.154      ;
; 0.919 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.163      ;
; 0.930 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.190      ;
; 0.936 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.196      ;
; 0.937 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.184      ;
; 0.939 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.186      ;
; 0.939 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.186      ;
; 0.945 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.188      ;
; 0.973 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.068      ; 1.212      ;
; 0.973 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.220      ;
; 0.986 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.231      ;
; 0.987 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.228      ;
; 1.052 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.312      ;
; 1.164 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.411      ;
; 1.165 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.412      ;
; 1.232 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.478      ;
; 1.289 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.442      ; 1.902      ;
; 1.362 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.603      ;
; 1.381 ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.626      ;
; 1.387 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.634      ;
; 1.387 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.634      ;
; 1.387 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.634      ;
; 1.393 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.653      ;
; 1.416 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.657      ;
; 1.427 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.687      ;
; 1.429 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.671      ;
; 1.442 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.086      ;
; 1.444 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.088      ;
; 1.448 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.092      ;
; 1.450 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.094      ;
; 1.470 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.310     ; 1.331      ;
; 1.473 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.310     ; 1.334      ;
; 1.492 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.310     ; 1.353      ;
; 1.494 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.310     ; 1.355      ;
; 1.496 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.142      ;
; 1.501 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.310     ; 1.362      ;
; 1.502 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.310     ; 1.363      ;
; 1.503 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.149      ;
; 1.503 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.149      ;
; 1.503 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.149      ;
; 1.503 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.149      ;
; 1.503 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.149      ;
; 1.503 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.149      ;
; 1.512 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.074      ; 1.757      ;
; 1.515 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.069      ; 1.755      ;
; 1.517 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; clk          ; clk         ; 0.000        ; -0.312     ; 1.376      ;
; 1.518 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; clk          ; clk         ; 0.000        ; -0.312     ; 1.377      ;
; 1.526 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.074      ; 1.771      ;
; 1.528 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.772      ;
; 1.531 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.074      ; 1.776      ;
; 1.531 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.074      ; 1.776      ;
; 1.538 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.182      ;
; 1.538 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.182      ;
; 1.538 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.182      ;
; 1.538 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.182      ;
; 1.538 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.182      ;
; 1.538 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.182      ;
; 1.557 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.201      ;
; 1.559 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 1.798      ;
; 1.559 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.203      ;
; 1.561 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.205      ;
; 1.563 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.473      ; 2.207      ;
; 1.567 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.809      ;
; 1.569 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.215      ;
; 1.575 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.475      ; 2.221      ;
; 1.600 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.843      ;
; 1.600 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.845      ;
; 1.605 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.850      ;
; 1.616 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.472      ; 2.259      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.713 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.075     ; 1.637      ;
; -0.713 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.075     ; 1.637      ;
; -0.681 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.075     ; 1.605      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.637 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.564      ;
; -0.344 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.110 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.279      ; 1.388      ;
; -0.110 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.279      ; 1.388      ;
; 0.039  ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.311      ; 1.271      ;
; 0.039  ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.311      ; 1.271      ;
; 0.039  ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.311      ; 1.271      ;
; 0.039  ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.311      ; 1.271      ;
; 0.039  ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.311      ; 1.271      ;
; 0.039  ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.311      ; 1.271      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.505 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.472      ; 1.148      ;
; 0.505 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.472      ; 1.148      ;
; 0.505 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.472      ; 1.148      ;
; 0.505 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.472      ; 1.148      ;
; 0.505 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.472      ; 1.148      ;
; 0.505 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.472      ; 1.148      ;
; 0.692 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.438      ; 1.301      ;
; 0.692 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.438      ; 1.301      ;
; 0.905 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.255 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.294 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.535      ;
; 1.319 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.559      ;
; 1.319 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.559      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; 5.892  ; 6.088  ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 5.186  ; 5.426  ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 5.892  ; 6.088  ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 5.167  ; 5.377  ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 4.677  ; 4.906  ; Rise       ; clk             ;
; INB[*]    ; clk        ; 4.827  ; 5.018  ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 4.827  ; 5.018  ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 3.898  ; 4.155  ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 4.243  ; 4.379  ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 2.846  ; 3.096  ; Rise       ; clk             ;
; reset     ; clk        ; -0.754 ; -0.551 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.245 ; -0.417 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.447 ; -0.670 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -1.803 ; -1.910 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -1.524 ; -1.733 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.245 ; -0.417 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.379 ; -0.603 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.871 ; -1.070 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.881 ; -1.075 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -1.430 ; -1.543 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.379 ; -0.603 ; Rise       ; clk             ;
; reset     ; clk        ; 1.057  ; 0.859  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; overflow      ; clk        ; 11.103 ; 10.781 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 6.957  ; 6.798  ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 6.957  ; 6.798  ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 6.545  ; 6.483  ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 6.866  ; 6.794  ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 6.536  ; 6.470  ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 6.595  ; 6.500  ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 6.296  ; 6.270  ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 6.684  ; 6.603  ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 6.782  ; 6.694  ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 7.953  ; 7.954  ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 6.698  ; 6.616  ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 6.965  ; 6.896  ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 7.953  ; 7.954  ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 6.933  ; 6.857  ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 7.207  ; 7.128  ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 6.878  ; 6.807  ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 7.232  ; 7.148  ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 7.372  ; 7.242  ; Rise       ; clk             ;
; zero          ; clk        ; 9.224  ; 9.558  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; overflow      ; clk        ; 7.617 ; 7.507 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 6.070 ; 6.044 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 6.707 ; 6.553 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 6.312 ; 6.250 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 6.620 ; 6.550 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 6.302 ; 6.237 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 6.358 ; 6.265 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 6.070 ; 6.044 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 6.445 ; 6.365 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 6.538 ; 6.452 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 6.452 ; 6.373 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 6.452 ; 6.373 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 6.714 ; 6.647 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 7.706 ; 7.709 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 6.684 ; 6.610 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 6.946 ; 6.869 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 6.630 ; 6.560 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 6.971 ; 6.889 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 7.105 ; 6.979 ; Rise       ; clk             ;
; zero          ; clk        ; 6.760 ; 6.816 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INA[0]     ; overflow    ; 10.765 ; 10.506 ; 11.005 ; 10.751 ;
; INA[1]     ; overflow    ; 11.471 ; 11.215 ; 11.667 ; 11.406 ;
; INA[2]     ; overflow    ; 10.746 ; 10.429 ; 10.956 ; 10.634 ;
; INA[3]     ; overflow    ; 10.256 ; 9.949  ; 10.485 ; 10.173 ;
; INB[0]     ; overflow    ; 10.406 ; 10.175 ; 10.597 ; 10.387 ;
; INB[1]     ; overflow    ; 9.477  ; 9.269  ; 9.734  ; 9.521  ;
; INB[2]     ; overflow    ; 9.822  ; 9.627  ; 9.958  ; 9.797  ;
; INB[3]     ; overflow    ; 8.374  ; 8.163  ; 8.624  ; 8.408  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INA[0]     ; overflow    ; 10.366 ; 10.107 ; 10.596 ; 10.342 ;
; INA[1]     ; overflow    ; 11.040 ; 10.786 ; 11.229 ; 10.970 ;
; INA[2]     ; overflow    ; 10.327 ; 10.015 ; 10.521 ; 10.204 ;
; INA[3]     ; overflow    ; 8.385  ; 8.182  ; 8.597  ; 8.389  ;
; INB[0]     ; overflow    ; 10.000 ; 9.778  ; 10.181 ; 9.944  ;
; INB[1]     ; overflow    ; 9.080  ; 8.846  ; 9.315  ; 9.076  ;
; INB[2]     ; overflow    ; 9.405  ; 9.188  ; 9.529  ; 9.343  ;
; INB[3]     ; overflow    ; 8.050  ; 7.847  ; 8.284  ; 8.076  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.925 ; -37.575           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.035 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.283 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -43.519                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.925 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.871      ;
; -1.924 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.870      ;
; -1.877 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.823      ;
; -1.876 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.822      ;
; -1.841 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.787      ;
; -1.840 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.786      ;
; -1.769 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.231     ; 2.525      ;
; -1.768 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.231     ; 2.524      ;
; -1.734 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.679      ;
; -1.733 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.678      ;
; -1.732 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.678      ;
; -1.732 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.678      ;
; -1.720 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.665      ;
; -1.720 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.665      ;
; -1.708 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.653      ;
; -1.707 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.652      ;
; -1.702 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.844      ;
; -1.702 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.040     ; 2.649      ;
; -1.701 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.648      ;
; -1.684 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.630      ;
; -1.684 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.630      ;
; -1.680 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.626      ;
; -1.679 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.625      ;
; -1.672 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.617      ;
; -1.672 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.617      ;
; -1.654 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.796      ;
; -1.648 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.594      ;
; -1.648 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.594      ;
; -1.636 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.581      ;
; -1.636 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.581      ;
; -1.635 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.580      ;
; -1.634 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.579      ;
; -1.618 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.760      ;
; -1.617 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.246     ; 2.358      ;
; -1.617 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.562      ;
; -1.616 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.246     ; 2.357      ;
; -1.616 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.561      ;
; -1.597 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.231     ; 2.353      ;
; -1.596 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.231     ; 2.352      ;
; -1.576 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.231     ; 2.332      ;
; -1.576 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.231     ; 2.332      ;
; -1.564 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.232     ; 2.319      ;
; -1.564 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.232     ; 2.319      ;
; -1.546 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.498      ;
; -1.544 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.541 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.487      ;
; -1.541 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.486      ;
; -1.541 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.486      ;
; -1.529 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.473      ;
; -1.529 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.473      ;
; -1.515 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.460      ;
; -1.515 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.460      ;
; -1.511 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.154      ; 2.652      ;
; -1.509 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.040     ; 2.456      ;
; -1.509 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.456      ;
; -1.505 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.647      ;
; -1.503 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.447      ;
; -1.503 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.447      ;
; -1.502 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.040     ; 2.449      ;
; -1.501 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.448      ;
; -1.497 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.443      ;
; -1.497 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.443      ;
; -1.496 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.442      ;
; -1.496 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.442      ;
; -1.493 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.439      ;
; -1.487 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.433      ;
; -1.487 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.433      ;
; -1.485 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.154      ; 2.626      ;
; -1.479 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.156      ; 2.622      ;
; -1.478 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.423      ;
; -1.477 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.422      ;
; -1.475 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.420      ;
; -1.475 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.420      ;
; -1.460 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.406      ;
; -1.457 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.599      ;
; -1.457 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.403      ;
; -1.457 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.599      ;
; -1.448 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.394      ;
; -1.443 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.389      ;
; -1.442 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.387      ;
; -1.442 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.387      ;
; -1.440 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.386      ;
; -1.430 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.374      ;
; -1.430 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.374      ;
; -1.424 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.246     ; 2.165      ;
; -1.424 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.246     ; 2.165      ;
; -1.424 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 2.369      ;
; -1.424 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.369      ;
; -1.421 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.563      ;
; -1.412 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.154      ; 2.553      ;
; -1.412 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.247     ; 2.152      ;
; -1.412 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.247     ; 2.152      ;
; -1.412 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.356      ;
; -1.412 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.356      ;
; -1.412 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.358      ;
; -1.404 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.231     ; 2.160      ;
; -1.404 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q      ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.231     ; 2.160      ;
; -1.395 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 2.341      ;
; -1.394 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.331      ;
; -1.394 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; clk          ; clk         ; 1.000        ; 0.154      ; 2.535      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.272 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.273 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.286 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.411      ;
; 0.296 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.248      ; 0.628      ;
; 0.301 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.429      ;
; 0.305 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.307 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.433      ;
; 0.312 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.437      ;
; 0.349 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.476      ;
; 0.358 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.484      ;
; 0.379 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.504      ;
; 0.380 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.505      ;
; 0.393 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.520      ;
; 0.395 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.521      ;
; 0.396 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.248      ; 0.728      ;
; 0.398 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.524      ;
; 0.398 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.525      ;
; 0.399 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.526      ;
; 0.412 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.248      ; 0.744      ;
; 0.413 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.248      ; 0.745      ;
; 0.414 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.248      ; 0.746      ;
; 0.415 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.248      ; 0.747      ;
; 0.428 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.554      ;
; 0.431 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.558      ;
; 0.432 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.559      ;
; 0.432 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.559      ;
; 0.438 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.563      ;
; 0.450 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.458 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.592      ;
; 0.462 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.596      ;
; 0.469 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.596      ;
; 0.470 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.597      ;
; 0.471 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.598      ;
; 0.481 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.608      ;
; 0.489 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.613      ;
; 0.489 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.614      ;
; 0.489 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.616      ;
; 0.526 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.660      ;
; 0.572 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.699      ;
; 0.585 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.712      ;
; 0.592 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.719      ;
; 0.618 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.935      ;
; 0.654 ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.781      ;
; 0.675 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.802      ;
; 0.675 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.802      ;
; 0.675 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.802      ;
; 0.687 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.821      ;
; 0.698 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.823      ;
; 0.707 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.841      ;
; 0.722 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.847      ;
; 0.727 ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.851      ;
; 0.735 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.154     ; 0.665      ;
; 0.736 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.862      ;
; 0.738 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.154     ; 0.668      ;
; 0.747 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.154     ; 0.677      ;
; 0.749 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.154     ; 0.679      ;
; 0.753 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.084      ;
; 0.753 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.084      ;
; 0.753 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.084      ;
; 0.753 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.084      ;
; 0.753 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.084      ;
; 0.753 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.084      ;
; 0.755 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; clk          ; clk         ; 0.000        ; -0.155     ; 0.684      ;
; 0.755 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; clk          ; clk         ; 0.000        ; -0.155     ; 0.684      ;
; 0.755 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; -0.154     ; 0.685      ;
; 0.755 ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; -0.154     ; 0.685      ;
; 0.767 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.098      ;
; 0.768 ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.099      ;
; 0.770 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.101      ;
; 0.773 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.104      ;
; 0.776 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.107      ;
; 0.778 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.904      ;
; 0.779 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.906      ;
; 0.779 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.906      ;
; 0.783 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.910      ;
; 0.783 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.910      ;
; 0.790 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.914      ;
; 0.790 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.121      ;
; 0.790 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.121      ;
; 0.790 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.121      ;
; 0.790 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.121      ;
; 0.790 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.121      ;
; 0.790 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.121      ;
; 0.797 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.923      ;
; 0.806 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.931      ;
; 0.809 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.140      ;
; 0.811 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.141      ;
; 0.815 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.233      ; 1.132      ;
; 0.815 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.146      ;
; 0.823 ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.153      ;
; 0.826 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.952      ;
; 0.827 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.953      ;
; 0.827 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.952      ;
; 0.828 ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.159      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.035 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.043     ; 0.909      ;
; 0.035 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.043     ; 0.909      ;
; 0.052 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.043     ; 0.892      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.082 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 1.000        ; -0.042     ; 0.863      ;
; 0.259 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.686      ;
; 0.259 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.686      ;
; 0.259 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.686      ;
; 0.369 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.758      ;
; 0.369 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.758      ;
; 0.455 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.154      ; 0.686      ;
; 0.455 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.154      ; 0.686      ;
; 0.455 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.154      ; 0.686      ;
; 0.455 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.154      ; 0.686      ;
; 0.455 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.154      ; 0.686      ;
; 0.455 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.154      ; 0.686      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.283 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.613      ;
; 0.283 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.613      ;
; 0.283 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.613      ;
; 0.283 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.613      ;
; 0.283 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.613      ;
; 0.283 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.613      ;
; 0.366 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.681      ;
; 0.366 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.681      ;
; 0.487 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.667 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.792      ;
; 0.681 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.805      ;
; 0.681 ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.805      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q              ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|remainder_reg|\reg_n_bits:0:b|int_q|clk                                                      ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|remainder_reg|\reg_n_bits:3:b|int_q|clk                                                      ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|remainder_reg|\reg_n_bits:4:b|int_q|clk                                                      ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|remainder_reg|\reg_n_bits:5:b|int_q|clk                                                      ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|remainder_reg|\reg_n_bits:6:b|int_q|clk                                                      ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|remainder_reg|\reg_n_bits:7:b|int_q|clk                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|remainder_reg|\reg_n_bits:1:b|int_q|clk                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|remainder_reg|\reg_n_bits:2:b|int_q|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:1:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:2:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:3:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:4:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:5:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:6:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:7:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:8:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:9:state_n|int_q|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|stateReg0|int_q|clk                                                                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|divisor_reg|\regloop:0:bit_n|int_q|clk                                                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|divisor_reg|\regloop:1:bit_n|int_q|clk                                                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|divisor_reg|\regloop:2:bit_n|int_q|clk                                                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|divisor_reg|\regloop:3:bit_n|int_q|clk                                                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|divisor_reg|\regloop:4:bit_n|int_q|clk                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; 3.017  ; 3.686  ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 2.652  ; 3.280  ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 3.017  ; 3.686  ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 2.660  ; 3.276  ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 2.417  ; 3.025  ; Rise       ; clk             ;
; INB[*]    ; clk        ; 2.490  ; 3.118  ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 2.490  ; 3.118  ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 2.035  ; 2.658  ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 2.208  ; 2.851  ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 1.478  ; 2.063  ; Rise       ; clk             ;
; reset     ; clk        ; -0.512 ; -0.178 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.090 ; -0.658 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.204 ; -0.797 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.844 ; -1.492 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.721 ; -1.390 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.090 ; -0.658 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.165 ; -0.709 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.413 ; -1.001 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.427 ; -1.005 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.717 ; -1.305 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.165 ; -0.709 ; Rise       ; clk             ;
; reset     ; clk        ; 0.680  ; 0.344  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; overflow      ; clk        ; 6.133 ; 6.320 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 4.025 ; 4.145 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 4.025 ; 4.136 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 3.853 ; 3.947 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 4.018 ; 4.145 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 3.829 ; 3.927 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 3.860 ; 3.952 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 3.714 ; 3.804 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 3.934 ; 4.031 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 3.965 ; 4.071 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 4.876 ; 5.000 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 3.885 ; 3.945 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 4.072 ; 4.180 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 4.876 ; 5.000 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 4.040 ; 4.135 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 4.180 ; 4.299 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 4.001 ; 4.095 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 4.207 ; 4.322 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 4.255 ; 4.371 ; Rise       ; clk             ;
; zero          ; clk        ; 5.542 ; 5.289 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; overflow      ; clk        ; 4.369 ; 4.493 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 3.595 ; 3.682 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 3.896 ; 4.003 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 3.730 ; 3.822 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 3.889 ; 4.012 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 3.706 ; 3.802 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 3.736 ; 3.825 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 3.595 ; 3.682 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 3.808 ; 3.902 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 3.838 ; 3.940 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 3.757 ; 3.815 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 3.757 ; 3.815 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 3.940 ; 4.046 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 4.746 ; 4.868 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 3.911 ; 4.003 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 4.044 ; 4.159 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 3.871 ; 3.962 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 4.070 ; 4.182 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 4.116 ; 4.229 ; Rise       ; clk             ;
; zero          ; clk        ; 4.098 ; 3.984 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INA[0]     ; overflow    ; 5.901 ; 6.047 ; 6.522 ; 6.675 ;
; INA[1]     ; overflow    ; 6.224 ; 6.412 ; 6.900 ; 7.081 ;
; INA[2]     ; overflow    ; 5.861 ; 6.055 ; 6.484 ; 6.671 ;
; INA[3]     ; overflow    ; 5.629 ; 5.812 ; 6.244 ; 6.420 ;
; INB[0]     ; overflow    ; 5.703 ; 5.885 ; 6.331 ; 6.513 ;
; INB[1]     ; overflow    ; 5.270 ; 5.430 ; 5.900 ; 6.053 ;
; INB[2]     ; overflow    ; 5.456 ; 5.603 ; 6.080 ; 6.246 ;
; INB[3]     ; overflow    ; 4.715 ; 4.841 ; 5.307 ; 5.426 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INA[0]     ; overflow    ; 5.691 ; 5.838 ; 6.304 ; 6.458 ;
; INA[1]     ; overflow    ; 6.001 ; 6.189 ; 6.665 ; 6.846 ;
; INA[2]     ; overflow    ; 5.644 ; 5.837 ; 6.251 ; 6.437 ;
; INA[3]     ; overflow    ; 4.728 ; 4.851 ; 5.326 ; 5.442 ;
; INB[0]     ; overflow    ; 5.495 ; 5.655 ; 6.095 ; 6.255 ;
; INB[1]     ; overflow    ; 5.058 ; 5.203 ; 5.676 ; 5.814 ;
; INB[2]     ; overflow    ; 5.240 ; 5.370 ; 5.844 ; 5.993 ;
; INB[3]     ; overflow    ; 4.549 ; 4.672 ; 5.123 ; 5.239 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.989   ; 0.181 ; -0.906   ; 0.283   ; -3.000              ;
;  clk             ; -4.989   ; 0.181 ; -0.906   ; 0.283   ; -3.000              ;
; Design-wide TNS  ; -111.638 ; 0.0   ; -15.756  ; 0.0     ; -51.83              ;
;  clk             ; -111.638 ; 0.000 ; -15.756  ; 0.000   ; -51.830             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; 6.453  ; 6.804  ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 5.699  ; 6.071  ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 6.453  ; 6.804  ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 5.648  ; 5.996  ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 5.123  ; 5.481  ; Rise       ; clk             ;
; INB[*]    ; clk        ; 5.308  ; 5.650  ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 5.308  ; 5.650  ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 4.316  ; 4.691  ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 4.680  ; 4.996  ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 3.163  ; 3.531  ; Rise       ; clk             ;
; reset     ; clk        ; -0.512 ; -0.178 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.090 ; -0.417 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.204 ; -0.670 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.844 ; -1.492 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.721 ; -1.390 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.090 ; -0.417 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.165 ; -0.603 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.413 ; -1.001 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.427 ; -1.005 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.717 ; -1.305 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.165 ; -0.603 ; Rise       ; clk             ;
; reset     ; clk        ; 1.199  ; 1.027  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; overflow      ; clk        ; 12.180 ; 12.021 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 7.659  ; 7.573  ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 7.659  ; 7.573  ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 7.224  ; 7.216  ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 7.574  ; 7.562  ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 7.215  ; 7.210  ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 7.272  ; 7.233  ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 6.969  ; 6.982  ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 7.378  ; 7.346  ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 7.476  ; 7.451  ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 8.846  ; 8.918  ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 7.407  ; 7.361  ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 7.672  ; 7.667  ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 8.846  ; 8.918  ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 7.638  ; 7.626  ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 7.939  ; 7.926  ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 7.584  ; 7.569  ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 7.963  ; 7.943  ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 8.113  ; 8.059  ; Rise       ; clk             ;
; zero          ; clk        ; 10.290 ; 10.427 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; overflow      ; clk        ; 4.369 ; 4.493 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 3.595 ; 3.682 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 3.896 ; 4.003 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 3.730 ; 3.822 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 3.889 ; 4.012 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 3.706 ; 3.802 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 3.736 ; 3.825 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 3.595 ; 3.682 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 3.808 ; 3.902 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 3.838 ; 3.940 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 3.757 ; 3.815 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 3.757 ; 3.815 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 3.940 ; 4.046 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 4.746 ; 4.868 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 3.911 ; 4.003 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 4.044 ; 4.159 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 3.871 ; 3.962 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 4.070 ; 4.182 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 4.116 ; 4.229 ; Rise       ; clk             ;
; zero          ; clk        ; 4.098 ; 3.984 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INA[0]     ; overflow    ; 11.878 ; 11.736 ; 12.250 ; 12.117 ;
; INA[1]     ; overflow    ; 12.632 ; 12.517 ; 12.983 ; 12.859 ;
; INA[2]     ; overflow    ; 11.827 ; 11.677 ; 12.175 ; 12.016 ;
; INA[3]     ; overflow    ; 11.302 ; 11.154 ; 11.660 ; 11.503 ;
; INB[0]     ; overflow    ; 11.473 ; 11.391 ; 11.803 ; 11.733 ;
; INB[1]     ; overflow    ; 10.478 ; 10.399 ; 10.862 ; 10.774 ;
; INB[2]     ; overflow    ; 10.840 ; 10.763 ; 11.119 ; 11.079 ;
; INB[3]     ; overflow    ; 9.281  ; 9.171  ; 9.649  ; 9.530  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INA[0]     ; overflow    ; 5.691 ; 5.838 ; 6.304 ; 6.458 ;
; INA[1]     ; overflow    ; 6.001 ; 6.189 ; 6.665 ; 6.846 ;
; INA[2]     ; overflow    ; 5.644 ; 5.837 ; 6.251 ; 6.437 ;
; INA[3]     ; overflow    ; 4.728 ; 4.851 ; 5.326 ; 5.442 ;
; INB[0]     ; overflow    ; 5.495 ; 5.655 ; 6.095 ; 6.255 ;
; INB[1]     ; overflow    ; 5.058 ; 5.203 ; 5.676 ; 5.814 ;
; INB[2]     ; overflow    ; 5.240 ; 5.370 ; 5.844 ; 5.993 ;
; INB[3]     ; overflow    ; 4.549 ; 4.672 ; 5.123 ; 5.239 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; zero          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflow      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; INB[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; quotient[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; quotient[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; quotient[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; quotient[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; quotient[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; quotient[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; quotient[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; quotient[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; remainder[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; remainder[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; remainder[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; remainder[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; remainder[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; remainder[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; remainder[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; remainder[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; quotient[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; quotient[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; quotient[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; quotient[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; quotient[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; quotient[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; quotient[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; quotient[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; remainder[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; remainder[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; remainder[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; remainder[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; remainder[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; remainder[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; remainder[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; remainder[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; quotient[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; quotient[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; quotient[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; quotient[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; quotient[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; quotient[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; quotient[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; quotient[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; remainder[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; remainder[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; remainder[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; remainder[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; remainder[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; remainder[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; remainder[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; remainder[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2220     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2220     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 27       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 27       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 148   ; 148  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 18 18:28:01 2024
Info: Command: quartus_sta CEG-3155-LAB-2 -c CEG-3155-LAB-2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG-3155-LAB-2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.989      -111.638 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332146): Worst-case recovery slack is -0.906
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.906       -15.756 clk 
Info (332146): Worst-case removal slack is 0.566
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.566         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -51.830 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.516      -100.027 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 clk 
Info (332146): Worst-case recovery slack is -0.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.713       -11.640 clk 
Info (332146): Worst-case removal slack is 0.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.505         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -51.830 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.925
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.925       -37.575 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332146): Worst-case recovery slack is 0.035
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.035         0.000 clk 
Info (332146): Worst-case removal slack is 0.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.283         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -43.519 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4652 megabytes
    Info: Processing ended: Fri Oct 18 18:28:05 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


