# Verilog deliverable gate

Root: `E:\project\qiansai\anlogic_topic2_work\lab1_sc500_road_vision\cnn\hw_validation\production\frame_ready_dispatch_20261016\rtl\road_frame_ready_dispatch.v`
Delivery ready: `False`
Summary: **209 error(s)**, **0 strict warning(s)**

## Actionable VG findings

<a id="vg-finding-1"></a>
### VG068: Header Description/Simulations fields must use the fixed bilingual path contract (`description/testbench` in English and `Description/TestBench` in Chinese).
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:1`
- Evidence:
- node_kind: `verilog_rtl`
- detail: header.description_simulations_paths
- source_excerpt: `header.description_simulations_paths`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
header.description_simulations_paths
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-2"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:96`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-3"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:97`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-4"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:100`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-5"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:105`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-6"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:106`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-7"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:107`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-8"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:108`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-9"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:109`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-10"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:110`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-11"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:111`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-12"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:112`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-13"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:113`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-14"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:114`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-15"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:115`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-16"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:116`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-17"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:117`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-18"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:118`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-19"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:119`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-20"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:120`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-21"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:121`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-22"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:122`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-23"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:123`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-24"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:124`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-25"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:125`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-26"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:126`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-27"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:127`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-28"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:128`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-29"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 42.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:129`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-30"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:133`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-31"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:134`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-32"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:135`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-33"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:136`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-34"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:137`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-35"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:138`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-36"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:139`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-37"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:178`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-38"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:185`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-39"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 43.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:189`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-40"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:196`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-41"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:198`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-42"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 47.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:204`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-43"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:209`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-44"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:211`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-45"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:218`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-46"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:220`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-47"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:222`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-48"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:229`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-49"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:231`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-50"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:233`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-51"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:240`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-52"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:242`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-53"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 52.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:244`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-54"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 51.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:250`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-55"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 51.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:255`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-56"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:264`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-57"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:281`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-58"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:290`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-59"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:299`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-60"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:310`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-61"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:319`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-62"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:321`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-63"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:328`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-64"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:330`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-65"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:337`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-66"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:346`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-67"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:355`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-68"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:357`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-69"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:364`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-70"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:366`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-71"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:368`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-72"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:375`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-73"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:377`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-74"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:379`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-75"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:386`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-76"></a>
### VG060: Inline comment must start at display column 44, aligned from region anchor column 44; got 48.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:388`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.region_anchor
- source_excerpt: `comments.region_anchor`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.region_anchor
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-77"></a>
### VG063: Case branch comment must have exactly one blank line above unless it follows a region banner.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:206`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.case_branch_leading_comment
- source_excerpt: `comments.case_branch_leading_comment`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.case_branch_leading_comment
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-78"></a>
### VG031: Region banners appear out of the required order.
- Status: `failed`
- Severity: `error`
- Location: `file:road_frame_ready_dispatch.v:unknown`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.order
- source_excerpt: `regions.order`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.order
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-79"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:262`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-80"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:279`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-81"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:288`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-82"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:308`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-83"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:317`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-84"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:326`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-85"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:335`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-86"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:344`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-87"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:353`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-88"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:362`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-89"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:373`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-90"></a>
### VG061: Item `always@(posedge i_clk or negedge i_rstn)` must be placed in 主要任务处理区域, not `状态任务处理区域`.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:384`
- Evidence:
- node_kind: `verilog_rtl`
- detail: regions.always
- source_excerpt: `regions.always`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
regions.always
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-91"></a>
### VG066: Comment for signal `reg_identity_high` repeats or closely reuses comment from signal `reg_identity_low`; write entity-specific RTL intent.
- Status: `failed`
- Severity: `error`
- Location: `road_frame_ready_dispatch.v:95`
- Evidence:
- node_kind: `verilog_rtl`
- detail: comments.repeated_semantic
- source_excerpt: `comments.repeated_semantic`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
comments.repeated_semantic
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-92"></a>
### VG085: 表达式两侧位宽不一致。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:168`
- Evidence:
- node_kind: `verilog_rtl`
- detail: i_last_read_epoch == wire_selected_context
- source_excerpt: `i_last_read_epoch == wire_selected_context`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
i_last_read_epoch == wire_selected_context
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-93"></a>
### VG085: 表达式两侧位宽不一致。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:168`
- Evidence:
- node_kind: `verilog_rtl`
- detail: i_last_read_frame_id == wire_selected_context
- source_excerpt: `i_last_read_frame_id == wire_selected_context`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
i_last_read_frame_id == wire_selected_context
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-94"></a>
### VG085: 表达式两侧位宽不一致。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:339`
- Evidence:
- node_kind: `verilog_rtl`
- detail: wire_choose_timestamp != wire_choose_context
- source_excerpt: `wire_choose_timestamp != wire_choose_context`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
wire_choose_timestamp != wire_choose_context
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-95"></a>
### VG093: 异步复位信号被连接到普通数据赋值右值。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:154`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_select = i_rstn && (state_current == ST_IDLE) && !flag_wrap && (|flag_eligible)
- source_excerpt: `flag_select = i_rstn && (state_current == ST_IDLE) && !flag_wrap && (|flag_eligible)`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_select = i_rstn && (state_current == ST_IDLE) && !flag_wrap && (|flag_eligible)
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-96"></a>
### VG093: 异步复位信号被连接到普通数据赋值右值。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:168`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_last_accept = i_rstn && (state_current == ST_RUN) && i_last_read_valid && !flag_read_released && flag_owned_ok && (i_last_read_slot == reg_slot) && (i_last_read_epoch == wire_selected_context[127:96]) && (i_last_read_frame_id == wire_selected_context[95:64])
- source_excerpt: `flag_last_accept = i_rstn && (state_current == ST_RUN) && i_last_read_valid && !flag_read_released && flag_owned_ok && (i_last_read_slot == reg_slot) && (i_last_read_epoch == wire_selected_context[127:96]) && (i_last_read_frame_id == wire_selected_context[95:64])`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_last_accept = i_rstn && (state_current == ST_RUN) && i_last_read_valid && !flag_read_released && flag_owned_ok && (i_last_read_slot == reg_slot) && (i_last_read_epoch == wire_selected_context[127:96]) && (i_last_read_frame_id == wire_selected_context[95:64])
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-97"></a>
### VG093: 异步复位信号被连接到普通数据赋值右值。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:176`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_identity_ready = i_rstn && (state_current != ST_FAULT) && (flag_identity_bad || flag_identity_duplicate || !flag_identity_valid[flag_identity_target])
- source_excerpt: `o_identity_ready = i_rstn && (state_current != ST_FAULT) && (flag_identity_bad || flag_identity_duplicate || !flag_identity_valid[flag_identity_target])`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_identity_ready = i_rstn && (state_current != ST_FAULT) && (flag_identity_bad || flag_identity_duplicate || !flag_identity_valid[flag_identity_target])
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-98"></a>
### VG093: 异步复位信号被连接到普通数据赋值右值。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:177`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_claim_valid = i_rstn && (state_current == ST_CLAIM) && flag_preclaim_ok
- source_excerpt: `o_claim_valid = i_rstn && (state_current == ST_CLAIM) && flag_preclaim_ok`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_claim_valid = i_rstn && (state_current == ST_CLAIM) && flag_preclaim_ok
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-99"></a>
### VG093: 异步复位信号被连接到普通数据赋值右值。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:181`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_job_valid = i_rstn && (state_current == ST_JOB) && flag_owned_ok
- source_excerpt: `o_job_valid = i_rstn && (state_current == ST_JOB) && flag_owned_ok`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_job_valid = i_rstn && (state_current == ST_JOB) && flag_owned_ok
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-100"></a>
### VG093: 异步复位信号被连接到普通数据赋值右值。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:188`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_busy = i_rstn && (state_current != ST_IDLE)
- source_excerpt: `o_busy = i_rstn && (state_current != ST_IDLE)`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_busy = i_rstn && (state_current != ST_IDLE)
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-101"></a>
### VG093: 异步复位信号被连接到普通数据赋值右值。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:189`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_error = i_rstn && flag_error
- source_excerpt: `o_error = i_rstn && flag_error`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_error = i_rstn && flag_error
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-102"></a>
### VG093: 异步复位信号被连接到普通数据赋值右值。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:190`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_task_wrap_fault = i_rstn && flag_wrap
- source_excerpt: `o_task_wrap_fault = i_rstn && flag_wrap`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_task_wrap_fault = i_rstn && flag_wrap
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-103"></a>
### VG122: 算术结果位宽超过赋值目标位宽。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:348`
- Evidence:
- node_kind: `verilog_rtl`
- detail: cnt_next_task <= cnt_next_task + 1'b1;
- source_excerpt: `cnt_next_task <= cnt_next_task + 1'b1;`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
cnt_next_task <= cnt_next_task + 1'b1;
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-104"></a>
### VG125: 字面量声明为 32 位，但实际值只需要 1 位。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:346`
- Evidence:
- node_kind: `verilog_rtl`
- detail: 32'd1
- source_excerpt: `32'd1`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
32'd1
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-105"></a>
### VG137: 存在无法静态确定的表达式位宽。
- Status: `inconclusive`
- Severity: `BLOCKER`
- Location: `run:unknown`
- Evidence:
- node_kind: `verilog_project`
- detail: gate_id=VG137; rule_key=assign_width_match; status=inconclusive; applicable=True; reason=存在无法静态确定的表达式位宽。
- source_excerpt: `gate_id=VG137; rule_key=assign_width_match; status=inconclusive; applicable=True; reason=存在无法静态确定的表达式位宽。`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
gate_id=VG137; rule_key=assign_width_match; status=inconclusive; applicable=True; reason=存在无法静态确定的表达式位宽。
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-106"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:85`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 1
- source_excerpt: `= 1`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 1
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-107"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:89`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-108"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:90`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-109"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:94`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-110"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:95`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-111"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:96`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-112"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:97`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-113"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:98`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-114"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:99`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-115"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:100`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-116"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:104`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-117"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:105`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-118"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:106`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-119"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:107`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-120"></a>
### VG138: 常量未显式声明位宽和进制。
- Status: `failed`
- Severity: `WARNING`
- Location: `road_frame_ready_dispatch.v:108`
- Evidence:
- node_kind: `verilog_rtl`
- detail: = 0
- source_excerpt: `= 0`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
= 0
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-121"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:165`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_claim_accept: 17 sources: flag_identity_valid[reg_slot], i_claim_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `flag_claim_accept: 17 sources: flag_identity_valid[reg_slot], i_claim_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_claim_accept: 17 sources: flag_identity_valid[reg_slot], i_claim_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-122"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:170`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_claim_lost: 15 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `flag_claim_lost: 15 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_claim_lost: 15 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-123"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:167`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_done_accept: 5 sources: flag_task_done, i_task_done, i_task_done_id, reg_task_id, state_current
- source_excerpt: `flag_done_accept: 5 sources: flag_task_done, i_task_done, i_task_done_id, reg_task_id, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_done_accept: 5 sources: flag_task_done, i_task_done, i_task_done_id, reg_task_id, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-124"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:152`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_eligible[0]: 13 sources: flag_identity_valid[0], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[0], i_slot_quarantine_mask, i_slot_quarantine_mask[0], i_slot_reading_mask[0], i_slot_ready_mask[0], reg_identity_low[127:96], reg_identity_low[95:64]
- source_excerpt: `flag_eligible[0]: 13 sources: flag_identity_valid[0], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[0], i_slot_quarantine_mask, i_slot_quarantine_mask[0], i_slot_reading_mask[0], i_slot_ready_mask[0], reg_identity_low[127:96], reg_identity_low[95:64]`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_eligible[0]: 13 sources: flag_identity_valid[0], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[0], i_slot_quarantine_mask, i_slot_quarantine_mask[0], i_slot_reading_mask[0], i_slot_ready_mask[0], reg_identity_low[127:96], reg_identity_low[95:64]
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-125"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:153`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_eligible[1]: 13 sources: flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high[127:96], reg_identity_high[95:64]
- source_excerpt: `flag_eligible[1]: 13 sources: flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high[127:96], reg_identity_high[95:64]`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_eligible[1]: 13 sources: flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high[127:96], reg_identity_high[95:64]
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-126"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:150`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_identity_accept: 18 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_identity_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current
- source_excerpt: `flag_identity_accept: 18 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_identity_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_identity_accept: 18 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_identity_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-127"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:146`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_identity_bad: 11 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1]
- source_excerpt: `flag_identity_bad: 11 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1]`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_identity_bad: 11 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1]
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-128"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:149`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_identity_duplicate: 15 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low
- source_excerpt: `flag_identity_duplicate: 15 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_identity_duplicate: 15 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-129"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:151`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_identity_store: 18 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_identity_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current
- source_excerpt: `flag_identity_store: 18 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_identity_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_identity_store: 18 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_identity_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-130"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:147`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_identity_target: 11 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1]
- source_excerpt: `flag_identity_target: 11 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1]`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_identity_target: 11 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1]
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-131"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:143`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_incoming_match[0]: 6 sources: i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_frame_ids[31:0], i_slot_free_mask[0], i_slot_quarantine_mask[0]
- source_excerpt: `flag_incoming_match[0]: 6 sources: i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_frame_ids[31:0], i_slot_free_mask[0], i_slot_quarantine_mask[0]`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_incoming_match[0]: 6 sources: i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_frame_ids[31:0], i_slot_free_mask[0], i_slot_quarantine_mask[0]
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-132"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:144`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_incoming_match[1]: 6 sources: i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[63:32], i_slot_frame_ids[63:32], i_slot_free_mask[1], i_slot_quarantine_mask[1]
- source_excerpt: `flag_incoming_match[1]: 6 sources: i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[63:32], i_slot_frame_ids[63:32], i_slot_free_mask[1], i_slot_quarantine_mask[1]`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_incoming_match[1]: 6 sources: i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[63:32], i_slot_frame_ids[63:32], i_slot_free_mask[1], i_slot_quarantine_mask[1]
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-133"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:166`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_job_accept: 16 sources: flag_identity_valid[reg_slot], i_job_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `flag_job_accept: 16 sources: flag_identity_valid[reg_slot], i_job_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_job_accept: 16 sources: flag_identity_valid[reg_slot], i_job_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-134"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:168`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_last_accept: 20 sources: flag_identity_valid[reg_slot], flag_read_released, i_last_read_epoch, i_last_read_frame_id, i_last_read_slot, i_last_read_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `flag_last_accept: 20 sources: flag_identity_valid[reg_slot], flag_read_released, i_last_read_epoch, i_last_read_frame_id, i_last_read_slot, i_last_read_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_last_accept: 20 sources: flag_identity_valid[reg_slot], flag_read_released, i_last_read_epoch, i_last_read_frame_id, i_last_read_slot, i_last_read_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-135"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:163`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_owned_ok: 13 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot
- source_excerpt: `flag_owned_ok: 13 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_owned_ok: 13 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-136"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:164`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_owner_loss: 15 sources: flag_identity_valid[reg_slot], flag_read_released, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `flag_owner_loss: 15 sources: flag_identity_valid[reg_slot], flag_read_released, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_owner_loss: 15 sources: flag_identity_valid[reg_slot], flag_read_released, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-137"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:162`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_preclaim_ok: 14 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot
- source_excerpt: `flag_preclaim_ok: 14 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_preclaim_ok: 14 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-138"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:154`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_select: 4 sources: flag_eligible, flag_wrap, i_rstn, state_current
- source_excerpt: `flag_select: 4 sources: flag_eligible, flag_wrap, i_rstn, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_select: 4 sources: flag_eligible, flag_wrap, i_rstn, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-139"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:161`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_selected_match: 8 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], reg_identity_high, reg_identity_low, reg_slot
- source_excerpt: `flag_selected_match: 8 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], reg_identity_high, reg_identity_low, reg_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_selected_match: 8 sources: flag_identity_valid[reg_slot], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], reg_identity_high, reg_identity_low, reg_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-140"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:155`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_selected_slot: 15 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high[127:96], reg_identity_high[95:64], reg_prefer_slot
- source_excerpt: `flag_selected_slot: 15 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high[127:96], reg_identity_high[95:64], reg_prefer_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_selected_slot: 15 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high[127:96], reg_identity_high[95:64], reg_prefer_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-141"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:145`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_slot_ambiguous: 6 sources: i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_quarantine_mask
- source_excerpt: `flag_slot_ambiguous: 6 sources: i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_quarantine_mask`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_slot_ambiguous: 6 sources: i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_quarantine_mask
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-142"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:179`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_claim_epoch: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
- source_excerpt: `o_claim_epoch: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_claim_epoch: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-143"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:180`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_claim_frame_id: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
- source_excerpt: `o_claim_frame_id: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_claim_frame_id: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-144"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:177`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_claim_valid: 16 sources: flag_identity_valid[reg_slot], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `o_claim_valid: 16 sources: flag_identity_valid[reg_slot], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_claim_valid: 16 sources: flag_identity_valid[reg_slot], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-145"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:176`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_identity_ready: 17 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current
- source_excerpt: `o_identity_ready: 17 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_identity_ready: 17 sources: flag_identity_valid[flag_identity_target], i_epoch, i_identity_payload[127:64], i_identity_payload[127:96], i_identity_payload[95:64], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-146"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:182`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_job_descriptor: 6 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_model_id, reg_slot, reg_task_id
- source_excerpt: `o_job_descriptor: 6 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_model_id, reg_slot, reg_task_id`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_job_descriptor: 6 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_model_id, reg_slot, reg_task_id
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-147"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:181`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_job_valid: 15 sources: flag_identity_valid[reg_slot], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `o_job_valid: 15 sources: flag_identity_valid[reg_slot], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_job_valid: 15 sources: flag_identity_valid[reg_slot], i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-148"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:184`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_last_read_consumed: 20 sources: flag_identity_valid[reg_slot], flag_read_released, i_last_read_epoch, i_last_read_frame_id, i_last_read_slot, i_last_read_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `o_last_read_consumed: 20 sources: flag_identity_valid[reg_slot], flag_read_released, i_last_read_epoch, i_last_read_frame_id, i_last_read_slot, i_last_read_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_last_read_consumed: 20 sources: flag_identity_valid[reg_slot], flag_read_released, i_last_read_epoch, i_last_read_frame_id, i_last_read_slot, i_last_read_valid, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-149"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:186`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_release_epoch: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
- source_excerpt: `o_release_epoch: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_release_epoch: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-150"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:187`
- Evidence:
- node_kind: `verilog_rtl`
- detail: o_release_frame_id: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
- source_excerpt: `o_release_frame_id: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
o_release_frame_id: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-151"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:203`
- Evidence:
- node_kind: `verilog_rtl`
- detail: state_next: 22 sources: flag_eligible, flag_identity_valid[reg_slot], flag_read_released, flag_task_done, flag_wrap, i_claim_ready, i_job_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
- source_excerpt: `state_next: 22 sources: flag_eligible, flag_identity_valid[reg_slot], flag_read_released, flag_task_done, flag_wrap, i_claim_ready, i_job_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
state_next: 22 sources: flag_eligible, flag_identity_valid[reg_slot], flag_read_released, flag_task_done, flag_wrap, i_claim_ready, i_job_ready, i_rstn, i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[reg_slot], i_slot_quarantine_mask, i_slot_quarantine_mask[reg_slot], i_slot_reading_mask[reg_slot], i_slot_ready_mask[reg_slot], reg_identity_high, reg_identity_low, reg_slot, state_current
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-152"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:156`
- Evidence:
- node_kind: `verilog_rtl`
- detail: wire_choose_context: 17 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high, reg_identity_high[127:96], reg_identity_high[95:64], reg_identity_low, reg_prefer_slot
- source_excerpt: `wire_choose_context: 17 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high, reg_identity_high[127:96], reg_identity_high[95:64], reg_identity_low, reg_prefer_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
wire_choose_context: 17 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], reg_identity_high, reg_identity_high[127:96], reg_identity_high[95:64], reg_identity_low, reg_prefer_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-153"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:157`
- Evidence:
- node_kind: `verilog_rtl`
- detail: wire_choose_timestamp: 17 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], i_slot_timestamps[127:64], i_slot_timestamps[63:0], reg_identity_high[127:96], reg_identity_high[95:64], reg_prefer_slot
- source_excerpt: `wire_choose_timestamp: 17 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], i_slot_timestamps[127:64], i_slot_timestamps[63:0], reg_identity_high[127:96], reg_identity_high[95:64], reg_prefer_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
wire_choose_timestamp: 17 sources: flag_eligible, flag_identity_valid[1], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask, i_slot_free_mask[1], i_slot_quarantine_mask, i_slot_quarantine_mask[1], i_slot_reading_mask[1], i_slot_ready_mask[1], i_slot_timestamps[127:64], i_slot_timestamps[63:0], reg_identity_high[127:96], reg_identity_high[95:64], reg_prefer_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-154"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:148`
- Evidence:
- node_kind: `verilog_rtl`
- detail: wire_incoming_context: 13 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low
- source_excerpt: `wire_incoming_context: 13 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
wire_incoming_context: 13 sources: i_epoch, i_identity_payload[127:96], i_identity_payload[95:64], i_slot_epochs[31:0], i_slot_epochs[63:32], i_slot_frame_ids[31:0], i_slot_frame_ids[63:32], i_slot_free_mask[0], i_slot_free_mask[1], i_slot_quarantine_mask[0], i_slot_quarantine_mask[1], reg_identity_high, reg_identity_low
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-155"></a>
### VG145: 组合逻辑完整依赖锥最多允许三个源信号，超限逻辑必须由时序 reg 隔断。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:158`
- Evidence:
- node_kind: `verilog_rtl`
- detail: wire_selected_context: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
- source_excerpt: `wire_selected_context: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
wire_selected_context: 4 sources: flag_identity_valid[reg_slot], reg_identity_high, reg_identity_low, reg_slot
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-156"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:143`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_incoming_match[0]; child_output=road_frame_ready_dispatch.flag_incoming_match[0]; operation_count=7; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_incoming_match[0]; child_output=road_frame_ready_dispatch.flag_incoming_match[0]; operation_count=7; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_incoming_match[0]; child_output=road_frame_ready_dispatch.flag_incoming_match[0]; operation_count=7; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-157"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:144`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_incoming_match[1]; child_output=road_frame_ready_dispatch.flag_incoming_match[1]; operation_count=7; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_incoming_match[1]; child_output=road_frame_ready_dispatch.flag_incoming_match[1]; operation_count=7; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_incoming_match[1]; child_output=road_frame_ready_dispatch.flag_incoming_match[1]; operation_count=7; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-158"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:145`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_slot_ambiguous; child_output=road_frame_ready_dispatch.flag_slot_ambiguous; operation_count=9; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_slot_ambiguous; child_output=road_frame_ready_dispatch.flag_slot_ambiguous; operation_count=9; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_slot_ambiguous; child_output=road_frame_ready_dispatch.flag_slot_ambiguous; operation_count=9; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-159"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:146`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_bad; child_output=road_frame_ready_dispatch.flag_identity_bad; operation_count=18; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_bad; child_output=road_frame_ready_dispatch.flag_identity_bad; operation_count=18; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_bad; child_output=road_frame_ready_dispatch.flag_identity_bad; operation_count=18; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-160"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:147`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_target; child_output=road_frame_ready_dispatch.flag_identity_target; operation_count=19; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_target; child_output=road_frame_ready_dispatch.flag_identity_target; operation_count=19; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_target; child_output=road_frame_ready_dispatch.flag_identity_target; operation_count=19; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-161"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:148`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_incoming_context; child_output=road_frame_ready_dispatch.wire_incoming_context; operation_count=20; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_incoming_context; child_output=road_frame_ready_dispatch.wire_incoming_context; operation_count=20; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_incoming_context; child_output=road_frame_ready_dispatch.wire_incoming_context; operation_count=20; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-162"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:149`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_duplicate; child_output=road_frame_ready_dispatch.flag_identity_duplicate; operation_count=25; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_duplicate; child_output=road_frame_ready_dispatch.flag_identity_duplicate; operation_count=25; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_duplicate; child_output=road_frame_ready_dispatch.flag_identity_duplicate; operation_count=25; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-163"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:150`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_accept; child_output=road_frame_ready_dispatch.flag_identity_accept; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_accept; child_output=road_frame_ready_dispatch.flag_identity_accept; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_accept; child_output=road_frame_ready_dispatch.flag_identity_accept; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-164"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:151`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_store; child_output=road_frame_ready_dispatch.flag_identity_store; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_store; child_output=road_frame_ready_dispatch.flag_identity_store; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_store; child_output=road_frame_ready_dispatch.flag_identity_store; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-165"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:152`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_eligible[0]; child_output=road_frame_ready_dispatch.flag_eligible[0]; operation_count=22; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_eligible[0]; child_output=road_frame_ready_dispatch.flag_eligible[0]; operation_count=22; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_eligible[0]; child_output=road_frame_ready_dispatch.flag_eligible[0]; operation_count=22; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-166"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:153`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_eligible[1]; child_output=road_frame_ready_dispatch.flag_eligible[1]; operation_count=22; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_eligible[1]; child_output=road_frame_ready_dispatch.flag_eligible[1]; operation_count=22; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_eligible[1]; child_output=road_frame_ready_dispatch.flag_eligible[1]; operation_count=22; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-167"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:154`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_select; child_output=road_frame_ready_dispatch.flag_select; operation_count=41; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_select; child_output=road_frame_ready_dispatch.flag_select; operation_count=41; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_select; child_output=road_frame_ready_dispatch.flag_select; operation_count=41; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-168"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:155`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_selected_slot; child_output=road_frame_ready_dispatch.flag_selected_slot; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_selected_slot; child_output=road_frame_ready_dispatch.flag_selected_slot; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_selected_slot; child_output=road_frame_ready_dispatch.flag_selected_slot; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-169"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:156`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_choose_context; child_output=road_frame_ready_dispatch.wire_choose_context; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_choose_context; child_output=road_frame_ready_dispatch.wire_choose_context; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_choose_context; child_output=road_frame_ready_dispatch.wire_choose_context; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-170"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:157`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_choose_timestamp; child_output=road_frame_ready_dispatch.wire_choose_timestamp; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_choose_timestamp; child_output=road_frame_ready_dispatch.wire_choose_timestamp; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_choose_timestamp; child_output=road_frame_ready_dispatch.wire_choose_timestamp; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-171"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:158`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_selected_context; child_output=road_frame_ready_dispatch.wire_selected_context; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_selected_context; child_output=road_frame_ready_dispatch.wire_selected_context; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=wire_selected_context; child_output=road_frame_ready_dispatch.wire_selected_context; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-172"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:161`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_selected_match; child_output=road_frame_ready_dispatch.flag_selected_match; operation_count=11; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_selected_match; child_output=road_frame_ready_dispatch.flag_selected_match; operation_count=11; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_selected_match; child_output=road_frame_ready_dispatch.flag_selected_match; operation_count=11; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-173"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:162`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_preclaim_ok; child_output=road_frame_ready_dispatch.flag_preclaim_ok; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_preclaim_ok; child_output=road_frame_ready_dispatch.flag_preclaim_ok; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_preclaim_ok; child_output=road_frame_ready_dispatch.flag_preclaim_ok; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-174"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:163`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_owned_ok; child_output=road_frame_ready_dispatch.flag_owned_ok; operation_count=30; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_owned_ok; child_output=road_frame_ready_dispatch.flag_owned_ok; operation_count=30; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_owned_ok; child_output=road_frame_ready_dispatch.flag_owned_ok; operation_count=30; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-175"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:164`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_owner_loss; child_output=road_frame_ready_dispatch.flag_owner_loss; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_owner_loss; child_output=road_frame_ready_dispatch.flag_owner_loss; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_owner_loss; child_output=road_frame_ready_dispatch.flag_owner_loss; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-176"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:165`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_claim_accept; child_output=road_frame_ready_dispatch.flag_claim_accept; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_claim_accept; child_output=road_frame_ready_dispatch.flag_claim_accept; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_claim_accept; child_output=road_frame_ready_dispatch.flag_claim_accept; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-177"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:166`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_job_accept; child_output=road_frame_ready_dispatch.flag_job_accept; operation_count=34; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_job_accept; child_output=road_frame_ready_dispatch.flag_job_accept; operation_count=34; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_job_accept; child_output=road_frame_ready_dispatch.flag_job_accept; operation_count=34; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-178"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:167`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_done_accept; child_output=road_frame_ready_dispatch.flag_done_accept; operation_count=6; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_done_accept; child_output=road_frame_ready_dispatch.flag_done_accept; operation_count=6; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_done_accept; child_output=road_frame_ready_dispatch.flag_done_accept; operation_count=6; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-179"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:168`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_last_accept; child_output=road_frame_ready_dispatch.flag_last_accept; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_last_accept; child_output=road_frame_ready_dispatch.flag_last_accept; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_last_accept; child_output=road_frame_ready_dispatch.flag_last_accept; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-180"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:170`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_claim_lost; child_output=road_frame_ready_dispatch.flag_claim_lost; operation_count=36; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_claim_lost; child_output=road_frame_ready_dispatch.flag_claim_lost; operation_count=36; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_claim_lost; child_output=road_frame_ready_dispatch.flag_claim_lost; operation_count=36; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-181"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:176`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_identity_ready; child_output=road_frame_ready_dispatch.o_identity_ready; operation_count=32; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_identity_ready; child_output=road_frame_ready_dispatch.o_identity_ready; operation_count=32; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_identity_ready; child_output=road_frame_ready_dispatch.o_identity_ready; operation_count=32; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-182"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:177`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_valid; child_output=road_frame_ready_dispatch.o_claim_valid; operation_count=36; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_valid; child_output=road_frame_ready_dispatch.o_claim_valid; operation_count=36; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_valid; child_output=road_frame_ready_dispatch.o_claim_valid; operation_count=36; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-183"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:179`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_epoch; child_output=road_frame_ready_dispatch.o_claim_epoch; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_epoch; child_output=road_frame_ready_dispatch.o_claim_epoch; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_epoch; child_output=road_frame_ready_dispatch.o_claim_epoch; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-184"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:180`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_frame_id; child_output=road_frame_ready_dispatch.o_claim_frame_id; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_frame_id; child_output=road_frame_ready_dispatch.o_claim_frame_id; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_claim_frame_id; child_output=road_frame_ready_dispatch.o_claim_frame_id; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-185"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:181`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_job_valid; child_output=road_frame_ready_dispatch.o_job_valid; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_job_valid; child_output=road_frame_ready_dispatch.o_job_valid; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_job_valid; child_output=road_frame_ready_dispatch.o_job_valid; operation_count=33; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-186"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:182`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_job_descriptor; child_output=road_frame_ready_dispatch.o_job_descriptor; operation_count=5; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_job_descriptor; child_output=road_frame_ready_dispatch.o_job_descriptor; operation_count=5; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_job_descriptor; child_output=road_frame_ready_dispatch.o_job_descriptor; operation_count=5; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-187"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:184`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_last_read_consumed; child_output=road_frame_ready_dispatch.o_last_read_consumed; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_last_read_consumed; child_output=road_frame_ready_dispatch.o_last_read_consumed; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_last_read_consumed; child_output=road_frame_ready_dispatch.o_last_read_consumed; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-188"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:186`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_release_epoch; child_output=road_frame_ready_dispatch.o_release_epoch; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_release_epoch; child_output=road_frame_ready_dispatch.o_release_epoch; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_release_epoch; child_output=road_frame_ready_dispatch.o_release_epoch; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-189"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:187`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_release_frame_id; child_output=road_frame_ready_dispatch.o_release_frame_id; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_release_frame_id; child_output=road_frame_ready_dispatch.o_release_frame_id; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=o_release_frame_id; child_output=road_frame_ready_dispatch.o_release_frame_id; operation_count=4; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-190"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:194`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=state_current; child_output=road_frame_ready_dispatch.state_current; operation_count=115; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=state_current; child_output=road_frame_ready_dispatch.state_current; operation_count=115; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=state_current; child_output=road_frame_ready_dispatch.state_current; operation_count=115; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-191"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:203`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=state_next; child_output=road_frame_ready_dispatch.state_next; operation_count=115; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=state_next; child_output=road_frame_ready_dispatch.state_next; operation_count=115; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=state_next; child_output=road_frame_ready_dispatch.state_next; operation_count=115; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-192"></a>
### VG146: 当前目标的组合操作锥包含 formatter 无法确定的结构，禁止按低计数放行。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:262`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[flag_identity_target]; child_output=road_frame_ready_dispatch.flag_identity_valid[flag_identity_target]; operation_count=0; limit=3; inconclusive_reason=flag_identity_valid[flag_identity_target]: dynamic lvalue selection is not a static endpoint; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[flag_identity_target]; child_output=road_frame_ready_dispatch.flag_identity_valid[flag_identity_target]; operation_count=0; limit=3; inconclusive_reason=flag_identity_valid[flag_identity_target]: dynamic lvalue selection is not a static endpoint; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `mechanical`; human review required: `False`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[flag_identity_target]; child_output=road_frame_ready_dispatch.flag_identity_valid[flag_identity_target]; operation_count=0; limit=3; inconclusive_reason=flag_identity_valid[flag_identity_target]: dynamic lvalue selection is not a static endpoint; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-193"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:263`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[0]; child_output=road_frame_ready_dispatch.flag_identity_valid[0]; operation_count=47; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[0]; child_output=road_frame_ready_dispatch.flag_identity_valid[0]; operation_count=47; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[0]; child_output=road_frame_ready_dispatch.flag_identity_valid[0]; operation_count=47; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-194"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:264`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[1]; child_output=road_frame_ready_dispatch.flag_identity_valid[1]; operation_count=46; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[1]; child_output=road_frame_ready_dispatch.flag_identity_valid[1]; operation_count=46; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_identity_valid[1]; child_output=road_frame_ready_dispatch.flag_identity_valid[1]; operation_count=46; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-195"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:279`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_identity_low; child_output=road_frame_ready_dispatch.reg_identity_low; operation_count=41; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_identity_low; child_output=road_frame_ready_dispatch.reg_identity_low; operation_count=41; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_identity_low; child_output=road_frame_ready_dispatch.reg_identity_low; operation_count=41; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-196"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:288`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_identity_high; child_output=road_frame_ready_dispatch.reg_identity_high; operation_count=40; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_identity_high; child_output=road_frame_ready_dispatch.reg_identity_high; operation_count=40; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_identity_high; child_output=road_frame_ready_dispatch.reg_identity_high; operation_count=40; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-197"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:297`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_slot; child_output=road_frame_ready_dispatch.reg_slot; operation_count=46; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_slot; child_output=road_frame_ready_dispatch.reg_slot; operation_count=46; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_slot; child_output=road_frame_ready_dispatch.reg_slot; operation_count=46; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-198"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:308`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_prefer_slot; child_output=road_frame_ready_dispatch.reg_prefer_slot; operation_count=45; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_prefer_slot; child_output=road_frame_ready_dispatch.reg_prefer_slot; operation_count=45; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_prefer_slot; child_output=road_frame_ready_dispatch.reg_prefer_slot; operation_count=45; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-199"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:317`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_task_id; child_output=road_frame_ready_dispatch.reg_task_id; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_task_id; child_output=road_frame_ready_dispatch.reg_task_id; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_task_id; child_output=road_frame_ready_dispatch.reg_task_id; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-200"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:326`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_model_id; child_output=road_frame_ready_dispatch.reg_model_id; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_model_id; child_output=road_frame_ready_dispatch.reg_model_id; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_model_id; child_output=road_frame_ready_dispatch.reg_model_id; operation_count=42; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-201"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:335`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_timestamp_mismatch; child_output=road_frame_ready_dispatch.reg_timestamp_mismatch; operation_count=47; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_timestamp_mismatch; child_output=road_frame_ready_dispatch.reg_timestamp_mismatch; operation_count=47; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=reg_timestamp_mismatch; child_output=road_frame_ready_dispatch.reg_timestamp_mismatch; operation_count=47; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-202"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:344`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=cnt_next_task; child_output=road_frame_ready_dispatch.cnt_next_task; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=cnt_next_task; child_output=road_frame_ready_dispatch.cnt_next_task; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=cnt_next_task; child_output=road_frame_ready_dispatch.cnt_next_task; operation_count=38; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-203"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:353`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_wrap; child_output=road_frame_ready_dispatch.flag_wrap; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_wrap; child_output=road_frame_ready_dispatch.flag_wrap; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_wrap; child_output=road_frame_ready_dispatch.flag_wrap; operation_count=37; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-204"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:362`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_task_done; child_output=road_frame_ready_dispatch.flag_task_done; operation_count=49; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_task_done; child_output=road_frame_ready_dispatch.flag_task_done; operation_count=49; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_task_done; child_output=road_frame_ready_dispatch.flag_task_done; operation_count=49; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-205"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:373`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_read_released; child_output=road_frame_ready_dispatch.flag_read_released; operation_count=76; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_read_released; child_output=road_frame_ready_dispatch.flag_read_released; operation_count=76; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_read_released; child_output=road_frame_ready_dispatch.flag_read_released; operation_count=76; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-206"></a>
### VG146: 组合逻辑操作锥超过强预算；优先加入流水寄存器、注册标志或预译码，并将复杂 FSM 条件拆为多周期时序步骤。这些修改可能改变可见延迟；若协议延迟不可变化，必须阻断并进行人工架构审查。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:384`
- Evidence:
- node_kind: `verilog_rtl`
- detail: definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_error; child_output=road_frame_ready_dispatch.flag_error; operation_count=121; limit=3; inconclusive_reason=none; loop_presence=absent
- source_excerpt: `definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_error; child_output=road_frame_ready_dispatch.flag_error; operation_count=121; limit=3; inconclusive_reason=none; loop_presence=absent`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
definition_root=road_frame_ready_dispatch.v:road_frame_ready_dispatch; instance_path=road_frame_ready_dispatch; specialization=default; target=flag_error; child_output=road_frame_ready_dispatch.flag_error; operation_count=121; limit=3; inconclusive_reason=none; loop_presence=absent
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-207"></a>
### VG153: 信号被读取但没有可确认的驱动源。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:109`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_incoming_match
- source_excerpt: `flag_incoming_match`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_incoming_match
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

<a id="vg-finding-208"></a>
### VG153: 信号被读取但没有可确认的驱动源。
- Status: `failed`
- Severity: `BLOCKER`
- Location: `road_frame_ready_dispatch.v:116`
- Evidence:
- node_kind: `verilog_rtl`
- detail: flag_eligible
- source_excerpt: `flag_eligible`
- How to fix: 修复 evidence 所代表的违规事实，并在修改后重新运行对应 VG 门禁。
- Steps:
  1. 打开 location 指向的文件或结构范围，核对 evidence 与当前源码是否一致。
  2. 按 instruction 修改问题片段，保留模块接口、复位和时序契约。
  3. 重新运行对应 VG 门禁，并检查示例方向是否适用于当前模块。
- Risk: `behavioral`; human review required: `True`
- Example 1 kind: `verilog`
- Bad example:
```text
flag_eligible
```
- Good example:
```text
按当前模块接口、时序和可综合约束重写该片段，并保留可追溯的结构事实。
```
- Example note: 示例表达修改方向，不替代当前模块的接口、时序和综合约束审查。

