<?xml version="1.0" encoding="utf-8"?>
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
"http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html xmlns="http://www.w3.org/1999/xhtml" lang="en" xml:lang="en">
<head>
<!-- 2019-04-07 日 22:31 -->
<meta http-equiv="Content-Type" content="text/html;charset=utf-8" />
<meta name="viewport" content="width=device-width, initial-scale=1" />
<title>&lrm;</title>
<meta name="generator" content="Org mode" />
<meta name="author" content="yydcnjjw" />
<link rel="stylesheet" href="https://yydcnjjw.github.io/style/style.css" type="text/css">
<script type="text/javascript">
/*
@licstart  The following is the entire license notice for the
JavaScript code in this tag.

Copyright (C) 2012-2018 Free Software Foundation, Inc.

The JavaScript code in this tag is free software: you can
redistribute it and/or modify it under the terms of the GNU
General Public License (GNU GPL) as published by the Free Software
Foundation, either version 3 of the License, or (at your option)
any later version.  The code is distributed WITHOUT ANY WARRANTY;
without even the implied warranty of MERCHANTABILITY or FITNESS
FOR A PARTICULAR PURPOSE.  See the GNU GPL for more details.

As additional permission under GNU GPL version 3 section 7, you
may distribute non-source (e.g., minimized or compacted) forms of
that code without the copy of the GNU GPL normally required by
section 4, provided you include this license notice and a URL
through which recipients can access the Corresponding Source.


@licend  The above is the entire license notice
for the JavaScript code in this tag.
*/
<!--/*--><![CDATA[/*><!--*/
 function CodeHighlightOn(elem, id)
 {
   var target = document.getElementById(id);
   if(null != target) {
     elem.cacheClassElem = elem.className;
     elem.cacheClassTarget = target.className;
     target.className = "code-highlighted";
     elem.className   = "code-highlighted";
   }
 }
 function CodeHighlightOff(elem, id)
 {
   var target = document.getElementById(id);
   if(elem.cacheClassElem)
     elem.className = elem.cacheClassElem;
   if(elem.cacheClassTarget)
     target.className = elem.cacheClassTarget;
 }
/*]]>*///-->
</script>
<script type="text/x-mathjax-config">
    MathJax.Hub.Config({
        displayAlign: "center",
        displayIndent: "0em",

        "HTML-CSS": { scale: 100,
                        linebreaks: { automatic: "false" },
                        webFont: "TeX"
                       },
        SVG: {scale: 100,
              linebreaks: { automatic: "false" },
              font: "TeX"},
        NativeMML: {scale: 100},
        TeX: { equationNumbers: {autoNumber: "AMS"},
               MultLineWidth: "85%",
               TagSide: "right",
               TagIndent: ".8em"
             }
});
</script>
<script type="text/javascript"
        src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.0/MathJax.js?config=TeX-AMS_HTML"></script>
</head>
<body>
<div id="content">
<div id="table-of-contents">
<h2>Table of Contents</h2>
<div id="text-table-of-contents">
<ul>
<li><a href="#orgc6b4354">1. 第一章</a>
<ul>
<li><a href="#org74844c9">1.1. 习题</a></li>
</ul>
</li>
<li><a href="#orgebcfec1">2. 第二章</a>
<ul>
<li><a href="#org9fe224a">2.1. 习题</a></li>
</ul>
</li>
<li><a href="#org8778570">3. 第三章</a></li>
<li><a href="#orgc99f305">4. 第四章</a></li>
<li><a href="#orgc0d35ce">5. 第五章</a></li>
<li><a href="#org9ee1947">6. 第六章</a></li>
<li><a href="#orgd63846f">7. 第七章</a></li>
<li><a href="#orgb45f6e5">8. 第八章</a></li>
<li><a href="#orgd077eb5">9. review</a></li>
</ul>
</div>
</div>
<div id="outline-container-orgc6b4354" class="outline-2">
<h2 id="orgc6b4354"><span class="section-number-2">1</span> 第一章</h2>
<div class="outline-text-2" id="text-1">
</div>
<div id="outline-container-org74844c9" class="outline-3">
<h3 id="org74844c9"><span class="section-number-3">1.1</span> 习题</h3>
<div class="outline-text-3" id="text-1-1">
<ol class="org-ol">
<li>什么是存储容量? 什么是单元地址? 什么是数据字? 什么是指令字?
<ul class="org-ul">
<li>存储容量: 存储器所有存储单元的总数</li>
<li>单元地址: 每个存储单元的编号</li>
<li>数据字: 如果某字代表要处理的数据</li>
<li>指令字: 如果某字为一条指令</li>
</ul></li>
<li>指令和数据均存放在内存中, 计算机是如何区分它们是指令还是数据?
通过不同类型的周期区分:
<ul class="org-ul">
<li>取指周期: 从内存读出的信息流是指令流</li>
<li>执行周期: 从内存读出的信息流是数据流</li>
</ul></li>
<li><p>
为什么软件能够转化为硬件, 硬件能够转化为软件? 实现这种转化的媒介是什么?
</p>

<p>
任何操作可以由软件来实现, 也可以由硬件来实现; 任何指令的执行可以由硬件完成, 也可以由软件来完成
</p>

<p>
实现这种转化的媒介是软件与硬件的逻辑等价性
</p></li>
<li>CPU 的性能指标有那些? 其概念是什么
<ul class="org-ul">
<li>吞吐量: 表征一台计算机在某一时间间隔内能够处理的信息量</li>
<li>响应时间: 表征从输入有效到系统产生响应之间的时间度量</li>
<li>利用率: 在给定的时间间隔内系统被实际使用的时间所占的比率</li>
<li>处理机字长: 指处理机运算器中一次能够完成二进制数运算的位数</li>
<li>总线宽度: 一般指 CPU 中运算器与存储器之间进行互连的内部总线二进制位数</li>
<li>存储器容量: 存储器中所有存储单元的总数</li>
<li>存储器带宽: 单位时间内从存储器读出的二进制数信息量</li>
<li>主频/时钟周期: CPU 的工作节拍受主时钟控制, 主时钟不断产生固定频率的时钟</li>
<li>CPU 执行时间: 表示 CPU 执行一般程序所占用的 CPU 时间</li>
<li>CPI: 表示每条指令周期数</li>
<li>MIPS: Million Instructions Per Second</li>
<li>FLOPS: Floating-point Operations Per Second</li>
</ul></li>
</ol>
</div>
</div>
</div>

<div id="outline-container-orgebcfec1" class="outline-2">
<h2 id="orgebcfec1"><span class="section-number-2">2</span> 第二章</h2>
<div class="outline-text-2" id="text-2">
</div>
<div id="outline-container-org9fe224a" class="outline-3">
<h3 id="org9fe224a"><span class="section-number-3">2.1</span> 习题</h3>
<div class="outline-text-3" id="text-2-1">
<ol class="org-ol">
<li>有一个字长为 32 位的浮点数, 符号位 1 位; 阶码 8 位, 用移码表示; 尾数 23 位, 用补码表示; 基数为 2。请写出:
<ul class="org-ul">
<li>最大数的二进制表示: 1 11111111 01111111111111111111111</li>
<li>最小数的二进制表示: 1 11111111 10000000000000000000000</li>
<li>规格化数所能表示的数的范围:</li>
</ul></li>
<li>已知 x 和 y, 用变形补码计算 x+y, 同时指出结果是否溢出
<ol class="org-ol">
<li><p>
x=11011, y=00011
</p>
<pre class="example">
x(补)=00 11011, y(补)=00 00011
 00 11011
+00 00011
---------
 00 11110
结果没有溢出, x+y=11110
</pre></li>
<li><p>
x=11011, y=-10101
</p>
<pre class="example">
x(补)=00 11011, y(补)=11 01011
 00 11011
+11 01011
---------
 00 00110
结果没有溢出, x+y=00110
</pre></li>
<li><p>
x=-10110, y=-00001
</p>
<pre class="example">
x(补)=11 01010, y(补)=11 111111
 00 01010
+00 11111
---------
 11 01001
结果没有溢出, x+y=-10111
</pre></li>
</ol></li>
<li>已知 x 和 y, 用变形补码计算 x-y, 同时指出结果是否溢出
<ol class="org-ol">
<li><p>
x=11011, y=-11111
</p>
<pre class="example">
x(补)=00 11011, -y(补)=00 11111
 00 11011
+00 11111
---------
 01 11010
结果有正溢出, x-y=11010
</pre></li>
<li><p>
x=10111, y=11011
</p>
<pre class="example">
x(补)=00 10111, -y(补)=11 00101
 00 10111
+11 00101
---------
 11 11100
结果没有溢出, x-y=00100
</pre></li>
<li><p>
x=11011, y=-10011
</p>
<pre class="example">
x(补)=00 11011, -y(补)=00 10011
 00 11011
+00 10011
---------
 01 01110
结果有正溢出, x-y=10010

</pre></li>
</ol></li>
<li>用 IEEE 32 位浮点格式表示如下的数
<ol class="org-ol">
<li>-5: 1 10000001 01000000000000000000000</li>
<li>-1.5: 1 01111111 10000000000000000000000</li>
<li>384: 0 10000111 10000000000000000000000</li>
<li>1/16: 0 01111011 00000000000000000000000</li>
<li>-1/32: 0 01111010 00000000000000000000000</li>
</ol></li>
<li>下列各数使用了 IEEE 32 位浮点格式, 相等的十进制是什么?
<ol class="org-ol">
<li>1 10000011 110 0000 0000 0000 0000 0000: -28</li>
<li>0 01111110 101 0000 0000 0000 0000 0000: 0.8125</li>
</ol></li>
</ol>
</div>
</div>
</div>
<div id="outline-container-org8778570" class="outline-2">
<h2 id="org8778570"><span class="section-number-2">3</span> 第三章</h2>
<div class="outline-text-2" id="text-3">
<ol class="org-ol">
<li>设一个具有 20 位地址和 32 位字长的存储器, 问:
<ol class="org-ol">
<li><p>
该存储器能存储多少个字节的信息?
</p>

<p>
\(2^{20}\times\frac{32}{8}=4M\) 字节
</p></li>
<li><p>
如果存储器由 512K x 8 位 SRAM 芯片组成, 需要多少片?
</p>

<p>
\(\frac{1024K\times{32}}{512K\times{8}}=2\times{4}=8\) 片
</p></li>
<li><p>
需要多少位地址作芯片选择?
</p>

<p>
1 位地址作芯片选择
</p></li>
</ol></li>
<li>已知某 64 位机主存采用半导体存储器, 其地址码为 26 位, 若使用 4M x 8 位的 DRAM 芯片组成该机所允许的最大主存空间, 并选用内存条结构形式, 问:
<ol class="org-ol">
<li><p>
若每个内存条为 16M x 64 位, 共需几个内存条?
</p>

<p>
\(\frac{2^{26}}{2^{24}}=4\) 块
</p></li>
<li><p>
每个内存条内共有多少 DRAM 芯片?
</p>

<p>
\(\frac{2^{24}}{2^{22}}\times{\frac{64}{8}}=32\) 片
</p></li>
<li><p>
内存共需多少 DRAM 芯片? CPU 如何选择各内存条?
</p>

<p>
主存共需要 DRAM 芯片为: \(4\times{32}=128\) 片
A23-A0 完成内存条內存储单元寻址, A25-A24 通过 2:4 译码器进行片选
</p></li>
</ol></li>
<li>用 32K x 8 的 E<sup>2</sup>PROM 芯片组成 128K x 16 位的只读存储器, 试问:
<ol class="org-ol">
<li>数据寄存器多少位? 16 位</li>
<li>地址寄存器多少位? 系统地址 \(128K=2^{17}\), 所以地址寄存器 17 位</li>
<li>共需多少个 E<sup>2</sup>PROM 芯片? 8 片</li>
<li>画出此存储器组成框图。
<img src="image/screenshot_2018-10-31_09-52-15.png" alt="screenshot_2018-10-31_09-52-15.png" /></li>
</ol></li>
<li><p>
设存储器容量为 64M, 字长为 64 位, 模块数 m=8, 分别用顺序和交叉方式进行组织。存储周期 T=100ns, 数据总线宽度位 64 位, 总线传送周期 \(\tau=50ns\) 。求: 顺序存储器和交叉存储器的带宽是多少?
</p>

<p>
信息总量: \(q=64\times{8}=512\) 位
</p>

<p>
顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是:
</p>
\begin{align}
  t_{1}&=mT=8\times{100ns}=8\times{10^{-7}}s\\
  t_{2}&=T+(m-1)\tau=100ns+7\times{50ns}-450ns=4.5*10^{-7}ns
\end{align}

<p>
顺序存储器和交叉存储器的带宽分别为:
</p>

\begin{align}
  W_{1}=\frac{q}{t_{1}}=\frac{512}{8\times{10^{-7}}}=64\times{10^{7}}\\
  W_{2}=\frac{q}{t_{2}}=\frac{512}{4.5\times{10^{-7}}}=113.8\times{10^{7}}
\end{align}</li>
<li><p>
CPU 执行一段程序时, cache 完成存取的次数为 2420 次, 主存完成存取的次数为 80 次, 已知 cache 存储周期位 40ns, 主存存储周期为 240ns, 求 cache/主存系统的效率和平均访问时间。
</p>

<p>
cache 的命中率:
</p>

\begin{align}
  H&=\frac{N_{c}}{N_{c}+N_{m}}=\frac{2420}{2420+80}=0.968\\
  r&=\frac{T_{m}}{T_{c}}=\frac{240}{40}=6
\end{align}

<p>
cache/主存系统效率 \(e\) 为:
</p>

\begin{equation}
  e=\frac{1}{r+(1-r)H}\times{100\percent}=\frac{1}{6+(1-6)\times{0.968}}\times{100\percent}=86.2\percent
\end{equation}

<p>
平均访问时间 \(T_{a}\) 为:
</p>

\begin{equation}
  T_{a}=\frac{T_{c}}{e}=\frac{40ns}{0.862ns}=46.4ns
\end{equation}</li>
<li><p>
已知 cache 存储周期 40ns, 主存存储周期 200ns, cache/主存系统平均访问时间为 50ns, 求 cache 的命中率多少?
</p>

\begin{align}
  h\times{t_{c}}+(1-h)\times{t_{m}}&=t_{a}\\
  h=\frac{t_{a}-t_{m}}{t_{c}-t_{m}}=\frac{50-200}{40-200}=93.75\percent
\end{align}</li>
</ol>
</div>
</div>
<div id="outline-container-orgc99f305" class="outline-2">
<h2 id="orgc99f305"><span class="section-number-2">4</span> 第四章</h2>
<div class="outline-text-2" id="text-4">
<ol class="org-ol">
<li>假设某计算机指令长度位 32 位, 具有双操作数、单操作数、无操作数三类指令形式, 指令系统共有 70条指令, 请设计满足要求的指令格式。
<ul class="org-ul">
<li>双操作数指令格式: 7 12 12</li>
<li>单操作数指令格式: 7 25 -</li>
<li>无操作数指令格式: 7 - -</li>
</ul></li>
<li>根据操作数所在位置, 指出其寻址方式:
<ol class="org-ol">
<li>操作数在寄存器中, 为 <b>寄存器</b> 寻址方式。</li>
<li>操作数地址在寄存器, 为 <b>寄存器间接</b> 寻址方式。</li>
<li>操作数在指令中, 为 <b>立即</b> 寻址方式。</li>
<li>操作数地址(主存)在指令中, 为 <b>直接</b> 寻址方式。</li>
<li>操作数地址, 为某一寄存器内容与位移量之和, 可以是 <b>相对、基址、变址</b> 寻址方式。</li>
</ol></li>
</ol>
</div>
</div>
<div id="outline-container-orgc0d35ce" class="outline-2">
<h2 id="orgc0d35ce"><span class="section-number-2">5</span> 第五章</h2>
<div class="outline-text-2" id="text-5">
<ol class="org-ol">
<li>参见图 5.1 的数据通路, 画出存数指令 "<code>STO R1, (R2)</code>" 的指令周期流程图, 其含义是将寄存器 \(R_{1}\) 的内容传送至 \((R_{2})\) 为地址的数存单元中。标出各微操作信号序列。
<img src="image/screenshot_2018-11-21_09-36-58.png" alt="screenshot_2018-11-21_09-36-58.png" /></li>
<li>今有 4 级流水线, 分别完成取指、指令译码并取数、运算、送结果四步操作, 令假设完成各步操作的时间依次为 100ms, 100ns, 80ns, 50ns。请问:
<ol class="org-ol">
<li>流水线的操作周期应设计为多少?
\[\tau=max\{\tau_{i}\}=100ns\]</li>
<li><p>
若相邻两条指令发生数据相关, 硬件上不采取措施, 那么第 2 条指令要推迟多少时间进行?
</p>

<p>
至少延迟 2 个时钟周期
</p></li>
<li><p>
如果在硬件设计上加以改进, 至少需推迟多少时间?
</p>

<p>
采用专用通路技术, 就可使流水线不发生停顿
</p></li>
</ol></li>
<li>指令流水线有取值(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)五个过程段, 共有 20 条指令连续输入此流水线。
<ol class="org-ol">
<li>画出流水处理的时空图, 假设时钟周期为100ns。
<img src="image/screenshot_2018-11-21_09-32-43.png" alt="screenshot_2018-11-21_09-32-43.png" /></li>
<li>求流水线的实际吞吐率(单位时间里执行完毕的指令数)。
\[H=\frac{n}{(K+n-1)\tau}=\frac{20}{(5+20-1)*100*10^{-9}}=8.33*10^{6}\]</li>
<li>求流水线的加速比
\[S=\frac{T_{S}}{T_{P}}=\frac{n\tau K}{(K+n-1)\tau}=\frac{20*5}{20+5-1}=4.17\]</li>
</ol></li>
<li>判断以下三组指令中各存在那种类型的数据相关。
<ol class="org-ol">
<li><p>
写后读 <code>RAW</code>
</p>
<pre class="example">
I1 LDA R1, A  ; M(A)-&gt;R1, M(A) 是存储器单元
I2 ADD R2, R1 ; (R2)+(R1)-&gt;R2
</pre></li>
<li><p>
读后写 <code>WAR</code>
</p>
<pre class="example">
I3 ADD R3, R4 ; (R3)+(R4)-&gt;R3
I4 MUL R4, R5 ; (R4)x(R5)-&gt;R4
</pre></li>
<li><p>
写后写 <code>WAW</code>
</p>
<pre class="example">
I5 LDA R6, B  ; M(B)-&gt;R6, M(B) 是存储器单元
I6 MUL R6, R7 ; (R6)x(R7)-&gt;R6
</pre></li>
</ol></li>
</ol>
</div>
</div>
<div id="outline-container-org9ee1947" class="outline-2">
<h2 id="org9ee1947"><span class="section-number-2">6</span> 第六章</h2>
<div class="outline-text-2" id="text-6">
<ol class="org-ol">
<li>说明总线结构对计算机性能的影响
<ul class="org-ul">
<li>简化了硬件设计</li>
<li>简化了系统结构</li>
<li>系统扩展性好</li>
<li>系统更新性能好</li>
</ul></li>
<li>画出菊花链方式的优先级判决逻辑电路图
<img src="image/screenshot_2018-11-28_08-36-04.png" alt="screenshot_2018-11-28_08-36-04.png" /></li>
<li>画出独立请求方式的优先级判决逻辑电路图
<img src="image/screenshot_2018-11-28_08-46-25.png" alt="screenshot_2018-11-28_08-46-25.png" /></li>
<li>PCI 总线中三种桥的名称是什么? 它们的功能是什么?
<ul class="org-ul">
<li>名称: HOST 桥、PCI/LAGACY 总线桥、PCI/PCI 桥</li>
<li>功能: 
<ul class="org-ul">
<li>它连接两条总线, 使彼此间相互通信。</li>
<li>桥是一个总线转换部件, 可以把一条总线的地址空间映射到另一条总线的地址空间上, 从而使系统中任意一个总线主设备都能看到同样的一份地址表。</li>
<li>桥可以实现总线间的猝发式传送, 可使所有的存取都按 CPU 的需要出现在总线上。</li>
</ul></li>
</ul></li>
<li>比较 PCI 总线和 InfiniBand 标准的性能特点
分布式仲裁不需要中央仲裁器, 每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时, 把它们唯一的仲裁号发送到共享的仲裁总线上, 每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大, 则它的总线请求不予响应, 并撤消它的仲裁号。最后, 获胜者的仲裁号保留在仲裁总线上, 分布式仲裁是以优先级仲裁策略为基础。</li>
</ol>
</div>
</div>
<div id="outline-container-orgd63846f" class="outline-2">
<h2 id="orgd63846f"><span class="section-number-2">7</span> 第七章</h2>
<div class="outline-text-2" id="text-7">
<ol class="org-ol">
<li>一光栅扫描图形显示器, 每帧有 1024x1024 像素, 可以显示 256 种颜色, 问刷新存储器容量至少需要多少?
\[\frac{1024\times1024\times256}{8\times8}=1MB\]</li>
<li>一个双面 CD-ROM 光盘, 每面有 100 道, 每道 9 个扇区, 每个扇区存储 512B, 请求出光盘格式化容量?
格式化容量=扇区容量x每道扇区数x磁道总数
\[512\times9\times100\times2=921600B\]</li>
<li>已知某磁盘存储器转速为 2400 转/分, 每个记录面道数为 200 道, 平均找道时间为 60ms, 每道存储容量为 96kb, 求磁盘的存储时间与数据传输率。
存取时间=平均查找时间+平均等待时间
\[60+\frac{1}{2}\times\frac{60}{2400}\times1000=72.5ms\]
\[Dr=96\times\frac{2400}{60}=480KB/s\]</li>
<li>刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为 1024x768, 颜色深度为 24 位, 帧频(刷新速率)为 72 Hz, 求:
<ol class="org-ol">
<li>刷新存储器的存储容量是多少?
\[1024\times768\times3=2.25MB\]</li>
<li>刷新存储器的带宽是多少?
\[1024\times768\times3B\times72/s=162MB/s\]</li>
</ol></li>
</ol>
</div>
</div>

<div id="outline-container-orgb45f6e5" class="outline-2">
<h2 id="orgb45f6e5"><span class="section-number-2">8</span> 第八章</h2>
<div class="outline-text-2" id="text-8">
<ol class="org-ol">
<li><p>
在图 8.9 中当 CPU 对设备 B 的中断请求进行服务, 如设备 A 提出请求, CPU 能够响应吗? 为什么? 如果设备 B 一提出请求总能立即得到服务, 问怎么调整才能满足此要求?
</p>

<p>
能响应, 因为设备 A 的优先级比设备 B 高。若要设备 B 总能立即得到服务, 可将设备 B 从第二级取出来, 单独放在第三级上, 使第三级的优先级最高,即令 \(IM_{3}=0\) 。
</p></li>

<li><p>
在图 8.9 中, 假定 CPU 取指并执行一条指令的时间为 \(t_{1}\), 保护现场需 \(t_{2}\), 恢复现场需 \(t_{3}\), 中断周期需 \(t_{4}\), 每个设备的设备服务时间为 \(t_{A},t_{B},\cdots,t_{G}\) 。试计算只有设备 A, D, G 时的系统中断饱和时间。
</p>

<p>
依次处理设备 A, D, G 的时间 \(T\) 为:
</p>
\begin{align}
  T_{1}&=t_{1}+t_{2}+t_{3}+t_{4}+t_{A}\\
  T_{2}&=t_{1}+t_{2}+t_{3}+t_{4}+t_{D}\\
  T_{3}&=t_{1}+t_{2}+t_{3}+t_{4}+t_{G}\\
  T&=T_{1}+T_{2}+T_{3}=3*(t_{1}+t_{2}+t_{3}+t_{4})+t_{A}+t_{D}+t_{G}
\end{align}</li>

<li>用多路 DMA 控制器控制光盘、软盘、打印机三个设备同时工作。光盘以 \(20\mu s\) 的间隔向控制器发 DMA 请求, 软盘以 \(90\mu s\) 的间隔向控制器发 DMA 请求, 打印机以 \(180\mu s\) 的间隔向控制器发 DMA 请求, 请画出多路 DMA 控制器的工作时空图。</li>
</ol>
</div>
</div>

<div id="outline-container-orgd077eb5" class="outline-2">
<h2 id="orgd077eb5"><span class="section-number-2">9</span> review</h2>
<div class="outline-text-2" id="text-9">
<ol class="org-ol">
<li>数的真值变成机器码可采用 <code>原码, 补码, 反码, 移码</code> 表示法。</li>
<li>移码表示法主要用于表示 <code>浮点</code> 数的阶码 E, 以利于比较两个 <code>指数</code> 的大小和 <code>对阶</code> 操作。</li>
<li>一个定点数由 <code>符号位</code> 和 <code>数值域</code> 两部分组成。根据小数点位置不同, 定点数有纯小数和 <code>纯整数</code> 两种表示方式。</li>
<li>为了实现运算器的 <code>高速性</code>, 采用了 <code>先行</code> 进位、 <code>阵列</code> 乘除法等并行技术。</li>
<li>计算机对存储器的要求是 <code>容量大、速度快、成本低</code> 为了解决这方面的矛盾, 计算机采用多级存储体系结构。</li>
<li>双端口存储器和多模块交叉存储器属于 <code>并行</code> 存储器结构。前者采用 <code>空间并行</code> 技术, 后者采用 <code>时间并行</code> 技术。</li>
<li>指令格式中, 地址码字段是通过 <code>寻址方式</code> 来体现的, 因为通过某种方式的变换, 可以给出 <code>操作数有效</code> 地址。</li>
<li>形成指令地址的方式, 称为 <code>指令寻址</code> 有 <code>顺序</code> 寻址和 <code>跳跃</code> 寻址。</li>
<li>CPU 从 <code>存储器</code> 取出一条指令并执行这条指令的时间和称为 <code>指令周期</code> 。由于各种指令的操作功能不同, 各种指令的指令周期是 <code>不相同的</code> 。</li>
<li>CPU 周期也称为 <code>机器周期</code> 。一个 CPU周期包含若干个 <code>时钟周期</code> 。任何一条指令的指令周期至少需要 <code>2 个</code> CPU 周期。</li>
<li>硬布线控制器的基本思想是: 某个微操作控制信号是 <code>指令操作码</code> 移码输出, <code>时序</code> 信号和 <code>状态条件</code> 信号的逻辑函数。</li>
<li>微程序设计是利用 <code>软件</code> 方法设计 <code>操作控制</code> 的一门技术。具有规整型、可维护性、 <code>灵活性</code> 等一系列优点。</li>
<li>在计算机系统中, 多个系统部件之间信息传送的公共通路称为 <code>总线</code> 。就其所传送信息的性质而言, 在公共通路上传送的信息包括数据、 <code>地址</code> 、 <code>控制</code> 信息。</li>
<li>为了解决多个 <code>主设备</code> 同时竞争总线, <code>控制权</code> 必须具有 <code>总线仲裁</code> 部件。</li>
<li>并行处理技术已经成为计算家发展的主流。它可贯穿与信息加工的各个步骤和阶段概括起来，主要有三种形式 <code>时间并行、空间并行、时间+空间并行</code> 。</li>
<li>中断处理需要有中断 <code>优先级仲裁</code>, 中断 <code>向量</code> 产生, 中断 <code>控制逻辑</code> 等硬件支持。</li>
<li>定点运算器的结构主要有: <code>单总线、双总线、三总线</code> 运算器。</li>
<li>CPU 的控制器可以根据指令的 <code>操作性质</code> 和 <code>寻址方式</code> 形成操作数的地址。</li>
<li>指令流向的控制即 <code>下条指令地址</code> 的形成控制。</li>
<li>硬布线控制器, 它是采用 <code>时序逻辑</code> 技术来实现的。</li>
<li>微程序控制器是采用 <code>存储逻辑</code> 来实现的</li>
<li>衡量总线性能的重要指标是 <code>总线带宽</code>, 它定义为总线本身所能达到的最高 <code>传输速率</code> 。PCI 总线的带宽可达 <code>264MB/s</code></li>
</ol>

<p>
名词解释:
</p>
<ol class="org-ol">
<li>指令流: 取指周期从内存读出的信息流</li>
<li>数据流: 执行周期从内存读出的信息流</li>
<li>机器数: 数在计算机中表示形式</li>
<li>定点数: 小数点位置固定不变的机器数</li>
<li>浮点数: 数范围和精度分开表示的数</li>
<li>符号数据: 非数字符号的表示</li>
<li>数值数据: 数字数据的表示</li>
<li>机器字长: 计算机能够直接处理的二进制数据的位数</li>
<li>存储容量: 存储器能够容纳的存储单元数</li>
<li>分布式软件系统: 通过网络互联的多处理器体系结构上执行任务的系统</li>
<li>指令周期: 取值、分析、执行该指令花费的总时间</li>
<li>存取时间: 启动存储器到完成该操作所花费的时间</li>
<li>存储周期: 连续两次启动同一存储器操作需要的最小时间间隔</li>
<li>存储器带宽: 单位时间内存储器存取信息的最大信息量</li>
<li>单元地址: 存储单元的唯一地址编号</li>
<li>数据字: 要处理的数据</li>
<li>指令字: 指令或指令的一部分</li>
<li>向量地址: 存放中断处理程序的入口地址</li>
<li>刷新周期: 上一次存储器器刷新结束到下一次存储器刷新完成为止的时间间隔</li>
<li>字长位数扩展: 存储器地址线并联</li>
<li>字存储器扩展: 存储器数据线并联</li>
<li>地址映射: 对主存地址, 根据映像规则生成块号和候选位置</li>
<li><code>CISC</code>: 复杂指令系统计算机</li>
<li><code>RISC</code>: 精简指令系统计算机</li>
<li>cache 的命中率: 设在一段程序执行期间, cache 完成存取次数为 \(N_{c}\), 主存完成存取次数为 \(N_{m}\), \(h\) 定义为命中率, 则有: \(h=\frac{N_{c}}{N_{c}+N_{m}}\)</li>
<li>多重中断: 执行中断程序期间, 又出现新的中断请求, CPU 停止当前中断程序, 转向处理新的中断请求</li>
<li>流水线的建立时间: 流水线填满的时间</li>
<li>高速缓冲存储器: 介于 CPU 和内存之间, 速度较快、容量较小、价格较贵的存储器</li>
<li>寻址方式: CPU 根据指令中给出的地址码字段寻找相应的操作数的方式</li>
<li>微程序: 解释若干微指令的有序集合</li>
<li>微指令: 在同一 CPU 周期内并行执行的微操作控制信息, 存储在控制存储器里</li>
<li>微命令: CPU 中的控制部件向执行部件发出的各种控制命令</li>
<li>微操作: 微命令的操作过程</li>
<li>总线仲裁: 解决多个主设备申请占用总线时, 由总线控制器仲裁出优先级别最高的设备, 允许其占用总线</li>
<li>超流水线: 将多个流水线寄存器插入到流水线段中</li>
<li>总线的物理特性: 总线的物理连接方式</li>
<li>总线的功能特性: 每根总线的功能</li>
<li>总线的电气特性: 每根总线上信号的传递方向及有效电平范围</li>
<li>总线的时间特性: 每根总线在什么时间有效的规定</li>
<li>总线带宽: 总线本身所能达到的最高传输速率</li>
<li>总线占用期: 主方持续控制总线的时间</li>
<li>磁盘存储容量: 磁盘存储器所能存储的字节数</li>
<li>磁盘阵列 RAID: 多个磁盘存储器组成的大容量外存系统</li>
<li>显示分辨率: 显示器所能显示的像素数</li>
<li>图形: 没有亮暗层次变换的线条图</li>
<li>图像: 有亮暗层次的图</li>
<li>通道: 代替 CPU 管理控制外设的独立部件</li>
</ol>
</div>
</div>
</div>
<div id="postamble" class="status">
<p class="author">Author: yydcnjjw</p>
<p class="date">Created: 2019-04-07 日 22:31</p>
<p class="validation"><a href="http://validator.w3.org/check?uri=referer">Validate</a></p>
</div>
</body>
</html>
