       .gtwiz_freerun_clk                                  ( gtwiz_freerun_clk),
       // RX margin interface
       .QUAD0_rxmarginreqack                       ( ),
       .QUAD0_rxmarginrescmd                       ( ),
       .QUAD0_rxmarginreslanenum                   ( ),
       .QUAD0_rxmarginrespayld                     ( ),
       .QUAD0_rxmarginresreq                       ( ),
       .QUAD0_rxmarginreqcmd                       ( 4'd0),
       .QUAD0_rxmarginreqlanenum                   ( 2'd0),
       .QUAD0_rxmarginreqpayld                     ( 8'd0),
       .QUAD0_rxmarginreqreq                       ( 1'd0),
       .QUAD0_rxmarginclk                          ( 1'd0),
       .QUAD0_rxmarginresack                       ( 1'd0),
       // PCIe link target
       .QUAD0_pcielinkreachtarget                  ( 1'd0),
       // PCIe ssm
       .QUAD0_pcieltssm                            ( 6'd0),
       // GPIO
       .QUAD0_gpi                                  ( QUAD0_gpi),
       .QUAD0_gpo                                  ( QUAD0_gpo),
       // GT Debug interface
       .QUAD0_bgbypassb                            ( 1'd0),
       .QUAD0_bgmonitorenb                         ( 1'd0),
       .QUAD0_bgpdb                                ( 1'd0),
       .QUAD0_bgrcalovrdenb                        ( 1'd0),
       .QUAD0_bgrcalovrd                           ( 5'd0),
       .QUAD0_debugtraceready                      ( 1'd0),
       .QUAD0_debugtraceclk                        ( 1'd0),
       .QUAD0_rcalenb                              ( 1'd0),
       .QUAD0_trigackout0                          ( 1'd0),
       .QUAD0_trigin0                              ( 1'd0),
       .QUAD0_ubenable                             ( 1'd1),
       .QUAD0_ubiolmbrst                           ( 1'd0),
       .QUAD0_ubmbrst                              ( 1'd0),
       .QUAD0_ubintr                               ( 12'd0),
       .QUAD0_ubrxuart                             ( 1'd0),
       .QUAD0_ctrlrsvdin                           ( 8'd0),
       .QUAD0_coestatusdebug                       ( 1'd0),
       .QUAD0_refclk0_clktestsig                   ( 1'd0),
       .QUAD0_refclk1_clktestsig                   ( 1'd0),
       .QUAD0_correcterr                           ( ),
       .QUAD0_debugtracetvalid                     ( ),
       .QUAD0_debugtracetdata                      ( ),
       .QUAD0_refclk0_gtrefclkpdint                ( ),
       .QUAD0_refclk0_clktestsigint                ( ),
       .QUAD0_refclk1_gtrefclkpdint                ( ),
       .QUAD0_refclk1_clktestsigint                ( ),
       .QUAD0_trigackin0                           ( ),
       .QUAD0_trigout0                             ( ),
       .QUAD0_ubinterrupt                          ( ),
       .QUAD0_ubtxuart                             ( ),
       .QUAD0_uncorrecterr                         ( ),
       .QUAD0_ctrlrsvdout                          ( ),
       .QUAD0_hsclk0_rxrecclksel                   ( ),
       .QUAD0_hsclk1_rxrecclksel                   ( ),
       // BUFGT interface
       .QUAD0_ch0_bufgtce                  ( ),
       .QUAD0_ch0_bufgtrst                 ( ),
       .QUAD0_ch0_bufgtcemask              ( ),
       .QUAD0_ch0_bufgtrstmask             ( ),
       .QUAD0_ch0_bufgtdiv                 ( ),
       // Outclk interface
       .QUAD0_TX0_outclk                   ( QUAD0_TX0_outclk),
       .QUAD0_RX0_outclk                   ( QUAD0_RX0_outclk),
       // Iloreset
       .QUAD0_ch0_iloreset                 ( 1'd0),
       // Iloreset done
       .QUAD0_ch0_iloresetdone             ( ),
       // Phystatus enable
       .QUAD0_ch0_phystatus                ( ),
       // Loopback
       .QUAD0_ch0_loopback                 ( QUAD0_ch0_loopback) ,
       // Debug enable interface
       .QUAD0_ch0_clkrsvd0                 ( 1'd0),
       .QUAD0_ch0_clkrsvd1                 ( 1'd0),
       .QUAD0_ch0_dmonitorclk              ( 1'd0),
       .QUAD0_ch0_iloresetmask             ( 1'd1),
       .QUAD0_ch0_dmonfiforeset            ( 1'd0),
       .QUAD0_ch0_pcsrsvdin                ( 16'd576),
       .QUAD0_ch0_gtrsvd                   ( 16'd0),
       .QUAD0_ch0_pcsrsvdout               ( ),
       .QUAD0_ch0_pinrsvdas                ( ),
       .QUAD0_ch0_dmonitoroutclk           ( ),
       .QUAD0_ch0_resetexception           ( ),
       .QUAD0_ch0_dmonitorout              ( ),
       .QUAD0_ch0_phyesmadaptsave          ( 1'd0),
       .QUAD0_ch0_hsdppcsreset             ( 1'd0),
       // phyready en
       .QUAD0_ch0_phyready                 ( ),
       // PCIe resetb
       .QUAD0_ch0_pcierstb                 ( 1'd1),
       // BUFGT interface
       .QUAD0_ch1_bufgtce                  ( ),
       .QUAD0_ch1_bufgtrst                 ( ),
       .QUAD0_ch1_bufgtcemask              ( ),
       .QUAD0_ch1_bufgtrstmask             ( ),
       .QUAD0_ch1_bufgtdiv                 ( ),
       // Outclk interface
       .QUAD0_TX1_outclk                   ( QUAD0_TX1_outclk),
       .QUAD0_RX1_outclk                   ( QUAD0_RX1_outclk),
       // Iloreset
       .QUAD0_ch1_iloreset                 ( 1'd0),
       // Iloreset done
       .QUAD0_ch1_iloresetdone             ( ),
       // Phystatus enable
       .QUAD0_ch1_phystatus                ( ),
       // Loopback
       .QUAD0_ch1_loopback                 ( 3'd0),
       // Debug enable interface
       .QUAD0_ch1_clkrsvd0                 ( 1'd0),
       .QUAD0_ch1_clkrsvd1                 ( 1'd0),
       .QUAD0_ch1_dmonitorclk              ( 1'd0),
       .QUAD0_ch1_iloresetmask             ( 1'd1),
       .QUAD0_ch1_dmonfiforeset            ( 1'd0),
       .QUAD0_ch1_pcsrsvdin                ( 16'd576),
       .QUAD0_ch1_gtrsvd                   ( 16'd0),
       .QUAD0_ch1_pcsrsvdout               ( ),
       .QUAD0_ch1_pinrsvdas                ( ),
       .QUAD0_ch1_dmonitoroutclk           ( ),
       .QUAD0_ch1_resetexception           ( ),
       .QUAD0_ch1_dmonitorout              ( ),
       .QUAD0_ch1_phyesmadaptsave          ( 1'd0),
       .QUAD0_ch1_hsdppcsreset             ( 1'd0),
       // phyready en
       .QUAD0_ch1_phyready                 ( ),
       // PCIe resetb
       .QUAD0_ch1_pcierstb                 ( 1'd1),
       // BUFGT interface
       .QUAD0_ch2_bufgtce                  ( ),
       .QUAD0_ch2_bufgtrst                 ( ),
       .QUAD0_ch2_bufgtcemask              ( ),
       .QUAD0_ch2_bufgtrstmask             ( ),
       .QUAD0_ch2_bufgtdiv                 ( ),
       // Outclk interface
       .QUAD0_TX2_outclk                   ( QUAD0_TX2_outclk),
       .QUAD0_RX2_outclk                   ( QUAD0_RX2_outclk),
       // Iloreset
       .QUAD0_ch2_iloreset                 ( 1'd0),
       // Iloreset done
       .QUAD0_ch2_iloresetdone             ( ),
       // Phystatus enable
       .QUAD0_ch2_phystatus                ( ),
       // Loopback
       .QUAD0_ch2_loopback                 ( 3'd0),
       // Debug enable interface
       .QUAD0_ch2_clkrsvd0                 ( 1'd0),
       .QUAD0_ch2_clkrsvd1                 ( 1'd0),
       .QUAD0_ch2_dmonitorclk              ( 1'd0),
       .QUAD0_ch2_iloresetmask             ( 1'd1),
       .QUAD0_ch2_dmonfiforeset            ( 1'd0),
       .QUAD0_ch2_pcsrsvdin                ( 16'd576),
       .QUAD0_ch2_gtrsvd                   ( 16'd0),
       .QUAD0_ch2_pcsrsvdout               ( ),
       .QUAD0_ch2_pinrsvdas                ( ),
       .QUAD0_ch2_dmonitoroutclk           ( ),
       .QUAD0_ch2_resetexception           ( ),
       .QUAD0_ch2_dmonitorout              ( ),
       .QUAD0_ch2_phyesmadaptsave          ( 1'd0),
       .QUAD0_ch2_hsdppcsreset             ( 1'd0),
       // phyready en
       .QUAD0_ch2_phyready                 ( ),
       // PCIe resetb
       .QUAD0_ch2_pcierstb                 ( 1'd1),
       // BUFGT interface
       .QUAD0_ch3_bufgtce                  ( ),
       .QUAD0_ch3_bufgtrst                 ( ),
       .QUAD0_ch3_bufgtcemask              ( ),
       .QUAD0_ch3_bufgtrstmask             ( ),
       .QUAD0_ch3_bufgtdiv                 ( ),
       // Outclk interface
       .QUAD0_TX3_outclk                   ( QUAD0_TX3_outclk),
       .QUAD0_RX3_outclk                   ( QUAD0_RX3_outclk),
       // Iloreset
       .QUAD0_ch3_iloreset                 ( 1'd0),
       // Iloreset done
       .QUAD0_ch3_iloresetdone             ( ),
       // Phystatus enable
       .QUAD0_ch3_phystatus                ( ),
       // Loopback
       .QUAD0_ch3_loopback                 ( 3'd0),
       // Debug enable interface
       .QUAD0_ch3_clkrsvd0                 ( 1'd0),
       .QUAD0_ch3_clkrsvd1                 ( 1'd0),
       .QUAD0_ch3_dmonitorclk              ( 1'd0),
       .QUAD0_ch3_iloresetmask             ( 1'd1),
       .QUAD0_ch3_dmonfiforeset            ( 1'd0),
       .QUAD0_ch3_pcsrsvdin                ( 16'd576),
       .QUAD0_ch3_gtrsvd                   ( 16'd0),
       .QUAD0_ch3_pcsrsvdout               ( ),
       .QUAD0_ch3_pinrsvdas                ( ),
       .QUAD0_ch3_dmonitoroutclk           ( ),
       .QUAD0_ch3_resetexception           ( ),
       .QUAD0_ch3_dmonitorout              ( ),
       .QUAD0_ch3_phyesmadaptsave          ( 1'd0),
       .QUAD0_ch3_hsdppcsreset             ( 1'd0),
       // phyready en
       .QUAD0_ch3_phyready                 ( ),
       // PCIe resetb
       .QUAD0_ch3_pcierstb                 ( 1'd1),
       // REFCLK PD
       .QUAD0_refclk0_gtrefclkpd           ( 1'd0),
       // HSCLK RPLL reset
       .QUAD0_hsclk0_rpllreset             ( 1'd0),
       // HSCLK LCPLL reset
       .QUAD0_hsclk0_lcpllreset            ( 1'd0),
       .QUAD0_hsclk0_rplllock              ( ),
 
       .QUAD0_hsclk0_lcplllock             ( QUAD0_hsclk0_lcplllock) ,
       // HSCLK debug interface 
       .QUAD0_hsclk0_lcpllpd               ( 1'd0),
       .QUAD0_hsclk0_lcpllresetbypassmode  ( 1'd0),
       .QUAD0_hsclk0_lcpllresetmask        ( 2'd3),
       .QUAD0_hsclk0_lcpllsdmtoggle        ( 1'd0),
       .QUAD0_hsclk0_lcpllrefclksel        ( 3'd1),
       .QUAD0_hsclk0_lcpllfbdiv            ( 8'd0),
       .QUAD0_hsclk0_lcpllfbclklost        ( ),
       .QUAD0_hsclk0_lcpllrefclklost       ( ),
       .QUAD0_hsclk0_lcpllrefclkmonitor    ( ),
//       .QUAD0_hsclk0_lcpllgtgrefclk        ( 1'b0),
       .QUAD0_hsclk0_rpllpd                ( 1'd0),
       .QUAD0_hsclk0_rpllresetbypassmode   ( 1'd0),
       .QUAD0_hsclk0_rpllresetmask         ( 2'd3),
       .QUAD0_hsclk0_rpllsdmtoggle         ( 1'd0),
       .QUAD0_hsclk0_rpllrefclksel         ( 3'd1),
       .QUAD0_hsclk0_rpllfbdiv             ( 8'd0),
       .QUAD0_hsclk0_rpllfbclklost         ( ),
       .QUAD0_hsclk0_rpllrefclklost        ( ),
       .QUAD0_hsclk0_rpllrefclkmonitor     ( ),
//       .QUAD0_hsclk0_rpllgtgrefclk         ( 1'b0),
       .QUAD0_hsclk0_rxrecclkout0          ( ),
       .QUAD0_hsclk0_rxrecclkout1          ( ),
       // REFCLK PD
       .QUAD0_refclk1_gtrefclkpd           ( 1'd0),
       // HSCLK RPLL reset
       .QUAD0_hsclk1_rpllreset             ( 1'd0),
       // HSCLK LCPLL reset
       .QUAD0_hsclk1_lcpllreset            ( 1'd0),
       .QUAD0_hsclk1_rplllock              ( ),
 
       .QUAD0_hsclk1_lcplllock             ( ),
       // HSCLK debug interface 
       .QUAD0_hsclk1_lcpllpd               ( 1'd0),
       .QUAD0_hsclk1_lcpllresetbypassmode  ( 1'd0),
       .QUAD0_hsclk1_lcpllresetmask        ( 2'd3),
       .QUAD0_hsclk1_lcpllsdmtoggle        ( 1'd0),
       .QUAD0_hsclk1_lcpllrefclksel        ( 3'd1),
       .QUAD0_hsclk1_lcpllfbdiv            ( 8'd0),
       .QUAD0_hsclk1_lcpllfbclklost        ( ),
       .QUAD0_hsclk1_lcpllrefclklost       ( ),
       .QUAD0_hsclk1_lcpllrefclkmonitor    ( ),
//       .QUAD0_hsclk1_lcpllgtgrefclk        ( 1'b0),
       .QUAD0_hsclk1_rpllpd                ( 1'd0),
       .QUAD0_hsclk1_rpllresetbypassmode   ( 1'd0),
       .QUAD0_hsclk1_rpllresetmask         ( 2'd3),
       .QUAD0_hsclk1_rpllsdmtoggle         ( 1'd0),
       .QUAD0_hsclk1_rpllrefclksel         ( 3'd1),
       .QUAD0_hsclk1_rpllfbdiv             ( 8'd0),
       .QUAD0_hsclk1_rpllfbclklost         ( ),
       .QUAD0_hsclk1_rpllrefclklost        ( ),
       .QUAD0_hsclk1_rpllrefclkmonitor     ( ),
//       .QUAD0_hsclk1_rpllgtgrefclk         ( 1'b0),
       .QUAD0_hsclk1_rxrecclkout0          ( ),
       .QUAD0_hsclk1_rxrecclkout1          ( ),
       .QUAD0_hsclk0_lcpllsdmdata                  ( 26'd18729921),
       .QUAD0_hsclk0_rpllsdmdata                   ( 26'd4535360),
       .QUAD0_hsclk1_lcpllsdmdata                  ( 26'd18729921),
       .QUAD0_hsclk1_rpllsdmdata                   ( 26'd4535360),


       .QUAD0_rxp                                  ( QUAD0_rxp),
       .QUAD0_rxn                                  ( QUAD0_rxn),
       .QUAD0_txp                                  ( QUAD0_txp),
       .QUAD0_txn                                  ( QUAD0_txn),

