# Procesador MIPS Pipelined de 5 Etapas con Cifrado C茅sar

Este repositorio contiene la implementaci贸n de un procesador MIPS (Microprocessor without Interlocked Pipelined Stages) de 32 bits con **pipeline de 5 etapas** (IF, ID, EX, MEM, WB), desarrollado en Verilog.

El proyecto no solo simula la arquitectura MIPS, sino que tambi茅n implementa una funcionalidad pr谩ctica: el **cifrado C茅sar**, controlado mediante instrucciones MIPS espec铆ficas y gestionado a trav茅s de una interfaz gr谩fica de usuario (GUI) en Python.

##  Descripci贸n del Proyecto

El objetivo principal es doble:

1.  **Simulaci贸n Arquitect贸nica:** Simular el funcionamiento de un procesador RISC segmentado, manejando eficientemente los riesgos de datos (*data hazards* mediante *forwarding*) y riesgos de control (*control hazards*).
2.  **Aplicaci贸n Pr谩ctica:** Utilizar el procesador para ejecutar una rutina de cifrado C茅sar. Las instrucciones se cargan en la memoria de instrucciones del MIPS, y un *frontend* de Python facilita la interacci贸n con el usuario.

## 锔 Tecnolog铆as Utilizadas

*   **Lenguaje de Descripci贸n de Hardware:** Verilog
*   **Software de Simulaci贸n/Implementaci贸n:** [ModelSim] (
*   **Interfaz de Usuario para el decodificador (GUI):** Python 3 con la librer铆a [Tkinter](docs.python.org)

### Instalaci贸n

1.  Clona el repositorio en tu m谩quina local:
    ```bash
    git clone github.com
    ```
Base MIPS assembly script ([ASSEMBLY_SCRIPT] branch) -> Descodificador del conjunto de instrucciones ([MIPS_DECODER] branch) -> Implementaci贸n del procesador ([MIPS_PROJECT] branch)
