{
 "cells": [
  {
   "cell_type": "markdown",
   "id": "ed7b4c1e-240f-4782-8e5c-729e1085dea2",
   "metadata": {},
   "source": [
    "# Bus I2C\n",
    "\n",
    "## Objectif \n",
    "\n",
    "L'objectif de ce notebook a deux objectifs le premier est d'expliquer comment fonctionne le bus I2C. Pour ensuite, voir comment mettre en place l'architecture électronique de se système. \n",
    "\n",
    "## Import and Formatting\n",
    "\n",
    "The goal of this section is to import all the necessary files and libraries required for the subsequent data analysis.  \n",
    "It also includes setting up the formatting parameters for the plots and visualizations.\n",
    "\n",
    "### Import"
   ]
  },
  {
   "cell_type": "code",
   "execution_count": 1,
   "id": "4e04c7c2-f073-4f4d-a71a-fff8d955ed26",
   "metadata": {},
   "outputs": [],
   "source": [
    "import matplotlib.pyplot as plt\n",
    "import numpy as np"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "7a4761ea-5d83-4618-8d35-72afb63a042e",
   "metadata": {},
   "source": [
    "### Formatting\n",
    "\n",
    "Adjusting Plotly chart settings for clarity and consistency."
   ]
  },
  {
   "cell_type": "code",
   "execution_count": 2,
   "id": "eb8e1985-d8e3-4ed7-b561-3522c658f51e",
   "metadata": {},
   "outputs": [],
   "source": [
    "# ----  Formatting charts\n",
    "%matplotlib inline\n",
    "from IPython.core.pylabtools import figsize\n",
    "import matplotlib as mpl\n",
    "mpl.rcParams['lines.linewidth'] = 2.0\n",
    "mpl.rcParams['axes.edgecolor']  = \"#bcbcbc\"\n",
    "mpl.rcParams['patch.linewidth'] = 0.5\n",
    "mpl.rcParams['legend.fancybox'] = True\n",
    "mpl.rcParams['axes.facecolor']  = \"#eeeeee\"\n",
    "mpl.rcParams['axes.labelsize']  = \"large\"\n",
    "mpl.rcParams['axes.grid']       = True\n",
    "mpl.rcParams['grid.linestyle']  = \"--\"\n",
    "mpl.rcParams['patch.edgecolor'] = \"#eeeeee\"\n",
    "mpl.rcParams['axes.titlesize']  = \"x-large\""
   ]
  },
  {
   "cell_type": "markdown",
   "id": "1c8c88e4-d11b-4732-a64d-799886fe6721",
   "metadata": {},
   "source": [
    "## History\n",
    "\n",
    "The $I^2C$ (*Inter-Integrated Circuit*) standard was developed by Philips in 1982. It is now maintained by NXP Semiconductors, the former semiconductor division of Philips.\n",
    "\n",
    "Several major revisions have been released over the years:\n",
    "* version 1.0 in 1992,\n",
    "* version 2.0 in 1998,\n",
    "* version 2.1 in 2000,\n",
    "* version 3.0 in 2007,\n",
    "* version 4.0 in February 2012,\n",
    "* version 5.0 in October 2012,\n",
    "* version 6.0 in April 2014,\n",
    "\n",
    "and the current version 7.0, released in October 2021.\n",
    "\n",
    "It is important to note that $I^2C$ is a proprietary bus owned by NXP. Using the bus as a communication standard in your products is free, but if you plan to design or implement your own $I^2C$ controller (for example, a hardware IP core), you may need to obtain a license from NXP.\n",
    "\n",
    "This notebook is based on the $I^2C$ specification version 7.0."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "0360f83c-ca82-4cd8-9105-a9048d32ed30",
   "metadata": {},
   "source": [
    "## Quick Overview\n",
    "\n",
    "### Topology\n",
    "\n",
    "As its name suggests, the $I^2C$ architecture is a **bus-based architecture**. The [](#bus_topologie) illustrates this, with the white dots representing the devices connected on the bus. All elements are therefore **connected to the same physical cable(s)**.\n",
    "\n",
    "```{figure} ./images/bus_topologie.svg\n",
    ":name: bus_topologie\n",
    ":align: center\n",
    ":width: 400px\n",
    "\n",
    "Visualization of a bus topology\n",
    "```\n",
    "\n",
    "The [](#I2C_modelisation_electrique_simple) provides a simplified view of the system. Two wires are essential, even though they will not be studied further in detail:\n",
    "\n",
    "* **VDD**: the reference voltage used to bias the lines.\n",
    "* **GND**: the ground reference of the circuit.\n",
    "\n",
    "```{important}\n",
    "All devices on the bus must share the same ground reference; otherwise, communication issues may occur.\n",
    "```\n",
    "\n",
    "```{note}\n",
    "The system includes two pull-up resistors on the *SDA* and *SCL* lines. This means that when nothing is driving the bus, both lines remain at a logical **high (1)** level.\n",
    "```\n",
    "\n",
    "```{figure} ./images/I2C_modélisation_electrique_simple.svg\n",
    ":name: I2C_modelisation_electrique_simple\n",
    ":align: center\n",
    ":width: 400px\n",
    "\n",
    "First simplified view of an $I^2C$ architecture\n",
    "```\n",
    "\n",
    "### SCL Signal\n",
    "\n",
    "The **SCL** line corresponds to the **clock signal** of the system. It synchronizes all data transfers.\n",
    "\n",
    "### SDA Signal\n",
    "\n",
    "The **SDA** line is the **data line**, where information is transmitted.\n",
    "\n",
    "### Master / Slave\n",
    "\n",
    "As shown in [](#I2C_modelisation_electrique_simple), an $I^2C$ bus involves two types of roles: **master** and **slave**.\n",
    "\n",
    "A **master** can:\n",
    "\n",
    "* select the device it wants to communicate with,\n",
    "* decide whether it wants to read or write,\n",
    "* initiate and control the communication process.\n",
    "\n",
    "A **slave** simply responds to the master and follows its instructions. It never initiates communication on its own."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "698c34cf-d1f4-4cc8-8fc0-a2e0f6f93745",
   "metadata": {},
   "source": [
    "## Communication Visualization\n",
    "\n",
    "### Fundamental Timing Diagram\n",
    "\n",
    "A data bit is considered valid on the bus only when the **SCL** line is **high**.\n",
    "The transmitter must therefore place the data on the **SDA** line while **SCL is low**, and hold it stable while **SCL is high**, as shown in [](#chronogramme-fondamental-I2C).\n",
    "This behavior is common to most synchronous communication buses.\n",
    "\n",
    "```{figure} ./images/chronogramme-fondamental.svg\n",
    ":name: chronogramme-fondamental-I2C\n",
    ":align: center\n",
    ":width: 400px\n",
    "\n",
    "Fundamental timing diagram for the $I^2C$ bus\n",
    "```\n",
    "\n",
    "We can now examine how data transmission starts.\n",
    "\n",
    "### Start\n",
    "\n",
    "There may be several potential masters on the same bus, but only one can control it at any given time.\n",
    "To take control of the bus, a master must generate a **START condition**.\n",
    "\n",
    "Before communication begins, both **SDA** and **SCL** are held high thanks to the pull-up resistors.\n",
    "\n",
    "To initiate communication, the master pulls **SDA** low **while SCL remains high**.\n",
    "This falling edge on SDA, with SCL held high, defines the **START condition**.\n",
    "After issuing START, the master controls the bus and begins generating the clock pulses on **SCL**.\n",
    "\n",
    "This is illustrated in [](#I2C_start).\n",
    "\n",
    "```{note}\n",
    "In most systems, microcontrollers are the devices that act as I²C masters.\n",
    "```\n",
    "\n",
    "```{figure} ./images/I2C_start.svg\n",
    ":name: I2C_start\n",
    ":align: center\n",
    ":width: 500px\n",
    "\n",
    "START condition generated by the master\n",
    "```\n",
    "\n",
    "```{important}\n",
    "**Resume Start**\n",
    "\n",
    "* SCL   : $1 → 0$  \n",
    "* SDA   : $1 → 0$ \n",
    "* The master's control of the clock\n",
    "```"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "b8dc15c5-bc62-4565-ac74-e33fc0428a16",
   "metadata": {},
   "source": [
    "### Transmission d'octet\n",
    "\n",
    "Avant de voir comment le maitre peut choisir avec qu'elle esclave parler, il faut tout d'abord, expliquer comment transmettre des données au sein de la ligne. Tout d'abord, les données sont passer par octet, donc il va y avoir des pacqué avec 8 bits. \n",
    "\n",
    "Il va y avoir 7 bits de poids fort et un composant qui ne nomme ACK qui est un bit d'aquitement. \n",
    "\n",
    "Le maitre va envoyer les 7 bit sur la ligne. Puis le dernier bit le 8ème, il va le conserver au niveau 1. Et c'est l'esclave qui va forcer la ligne à 0, pour dire qu'il a bien recus toutes les informations. Puis ensuite lme maitre peut continuer de transmettre les informations jusqu'à qu'il lache la ligne.\n",
    "\n",
    "La [](#I2C_simple_vision_maitre_esclave) résume toutes les informations ditent.\n",
    "\n",
    "```{figure} ./images/I2C_simple_vision_maitre_esclave.svg\n",
    ":name: I2C_simple_vision_maitre_esclave\n",
    ":align: center\n",
    ":width: 500px\n",
    "\n",
    "Transmission d'un octet sur un ligne I2C\n",
    "```\n",
    "\n",
    "\n",
    "* SCL : Horloge imposée par le maître.\n",
    "* SDAM : Niveaux de SDA imposés par le maître.\n",
    "* SDAE : Niveaux de SDA imposés par l'esclave.\n",
    "* SDAR : Niveaux de SDA réels résultants.\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "8fa1ffb1-e1f3-4350-9213-4bf276aaaebe",
   "metadata": {},
   "source": [
    "### Transmission d'une addresse\n",
    "\n",
    "Après que le maitre est prit le controle de la ligne, il faut qu'il puisse choisir avec qu'elle composant il veut communiquer pour cela, il va envoyer une adresse qui correspond au composant ou le maitre veut soit écrire ou lire des informations.\n",
    "\n",
    "```{danger}\n",
    "Chaque composant de la ligne doit avoir une adresse et chaque adresse doit être unique. Sinon, cela peut poser des problèmes sur la ligne.\n",
    "```\n",
    "\n",
    "L'addresse d'un composant est codé sur 6 bits. Ce qui donne au maximum 64 appareils qui sont connecté sur la même ligne. Mais attention, toutes les addresses ne sont pas disponible. Ce qui réduit le nombre de composant possible. Une représentation de la trame est donnée sur [](#I2C_adresse.svg)\n",
    "\n",
    "```{figure} ./images/I2C_adresse.svg\n",
    ":name: I2C_adresse\n",
    ":align: center\n",
    ":width: 500px\n",
    "\n",
    "Addressage d'un maitre à un composant\n",
    "```\n",
    "\n",
    "Ensuite, il est possible de voir qu'entre ACK et le bit 0, il y a `R/W` donc le maitre demande au composant soit de lire une information ou soit d'écrire une information.\n",
    "* *0* : Ecriture (maître -> esclave)\n",
    "* *1* : Lecture (esclave -> maître)\n",
    "\n",
    "```{important}\n",
    "Il est important de noté que pour bien différencier les données au adresses. \n",
    "* Les *données* sont notées : **D**\n",
    "* Les *adressses* sont notées : **A** \n",
    "```\n",
    "\n",
    "```{note}\n",
    "**Les adresses réservées**\n",
    "\n",
    "Il y a deux types d'addresse qui sont réservé :\n",
    "* 00000XXX\n",
    "* 111111XX\n",
    "\n",
    "Ces adresses sont réversé à des modes de fonctionnement particuliers. Une explication va être donnée plus tard dans ce chapitre.\n",
    "```\n",
    "\n",
    "Dans la suite l'objectif est de comprendre comment sont envoyer les données suite au fait que l'addresse à été sélectionné."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "99ebf0cf-999a-4841-9eb2-1851d532bd49",
   "metadata": {},
   "source": [
    "### Lecture / Ecriture\n",
    "\n",
    "#### Ecriture\n",
    "\n",
    "Pour l'écrire, tout d'abord (cf. [](#I2C_simple_ecriture)), le maitre envoie l'addresse du composant ou il veut écrire. Ensuite, le 7ème bit, il le met à 0, ce qui ,veut dire qu'il veut écrire. Ensuite, l'esclave valide qu'il est prêt. Enfin, le maitre envoie les données sur le bus pour le composant. Ensuite, \n",
    "\n",
    "```{note}\n",
    "L'écriture d'un octet dans certains composants (Mémoire, microcontroleur, ....) peut prendre un certain temps. Il est donc possible quer le maitre soit obligé d'attendre l'acquittement ACK avant de passer à la suite. \n",
    "```\n",
    "\n",
    "```{figure} ./images/I2C_simple_ecriture.svg\n",
    ":name: I2C_simple_ecriture\n",
    ":align: center\n",
    ":width: 500px\n",
    "\n",
    "I2C écriture des données (adresse + exemple)\n",
    "```\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "fb5bcde7-34aa-4658-8e6a-ed9e1830b158",
   "metadata": {},
   "source": [
    "#### Lecture\n",
    "\n",
    "La lecture des données par le maitre (cf. [](#I2C_simple_lecture)), se fait de la même manière que l'écriture. Tout d'abord, le maitre envoie l'addresse, du composant qu'il veut lire des informations. Ensuite, le composant va envoyer les données pour la lecture. La seule différence, vient après c'est l'esclave qui les bits sur la ligne et non, le maitre. Enfin, pour savoir si l'esclave doit continuer a écrire ou pas sur la ligne, c'est le maitre qui choisi, grâce au *ACK*.\n",
    "* Si le maître positionne ACK à '0', alors il veut avoir le bit suivant\n",
    "* Si le maitre laisse ACK à '1', alors il va envoyer la condition d'arrêt.\n",
    "\n",
    "```{figure} ./images/I2C_simple_lecture.svg\n",
    ":name: I2C_simple_lecture\n",
    ":align: center\n",
    ":width: 500px\n",
    "\n",
    "I2C lecture des données (adresse + exemple)\n",
    "```"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "ce3abe15-19cb-4d44-ac53-efc262c58d61",
   "metadata": {},
   "source": [
    "### Fin de la trame\n",
    "\n",
    "Tout d'abord, comme la condition de départ, le lancement ou l'arrêt d'une communication ne peut se faire que par le maitre. \n",
    "\n",
    "La condition d'arrêt est très simple. Le maitre va passer le signal de SDA à '1' mais aussi arrêté l'horloge du système en la laissant à 1. Comme cela est montrer sur la [](#I2C_simple_end)\n",
    "\n",
    "```{figure} ./images/I2C_simple.svg\n",
    ":name: I2C_simple_end\n",
    ":align: center\n",
    ":width: 500px\n",
    "\n",
    "Fin de communication entre le maitre est l'esclave\n",
    "```"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "02c38af9-78eb-4e06-bc21-93718d92222a",
   "metadata": {},
   "source": [
    "## Collision\n",
    "\n",
    "Comme vu précedement, il est possible d'avoir plusieurs maitre sur la même ligne. Un problème qui peut venir est lorsque deux maitre veut prendre en même temps la ligne. Donc cela va créer une colision. \n",
    "\n",
    "Il y a trois cas possibles :\n",
    "\n",
    "* Les différents maîtres envoient les mêmes données au même moment. Les données ne sont pas corrompues, la transmission s'effectue normalement, comme si un seul maître avait parlé. Ce cas est rare.\n",
    "\n",
    "* Un maître impose un ``0`` sur le bus. Il relira forcément ``0`` et continuera à transmettre. Il ne peut pas alors détecter un éventuel conflit.\n",
    "\n",
    "* Un maître cherche à appliquer un ``1`` sur le bus. S'il ne relit pas un niveau ``1``, c'est qu'un autre maître a pris la parole en même temps. Le premier perd alors immédiatement le contrôle du bus, pour ne pas perturber la transmission du second. Il continue néanmoins à lire les données au cas celles-ci lui auraient été destinées.\n",
    "\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "aa5fa283-9c6c-4963-b8dc-03531af4c6d8",
   "metadata": {},
   "source": [
    "## Referance \n",
    "**Cours**\n",
    "* https://www.technologuepro.com/cours-systemes-embarques/cours-systemes-embarques-Bus-I2C.htm\n",
    "* https://www.electronique-mixte.fr/i2c/\n",
    "* \n",
    "\n",
    "**Documentation**\n",
    "* [*Documentation officiel I2C*](https://www.nxp.com/docs/en/user-guide/UM10204.pdf)"
   ]
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "Python 3 (ipykernel)",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.10.18"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 5
}
