TimeQuest Timing Analyzer report for HX8357
Thu Mar 02 18:33:01 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_divider:clk_div|clk_out'
 12. Slow Model Setup: 'clk_sys'
 13. Slow Model Hold: 'clk_sys'
 14. Slow Model Hold: 'clock_divider:clk_div|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk_sys'
 16. Slow Model Minimum Pulse Width: 'clock_divider:clk_div|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clock_divider:clk_div|clk_out'
 33. Fast Model Setup: 'clk_sys'
 34. Fast Model Hold: 'clk_sys'
 35. Fast Model Hold: 'clock_divider:clk_div|clk_out'
 36. Fast Model Minimum Pulse Width: 'clk_sys'
 37. Fast Model Minimum Pulse Width: 'clock_divider:clk_div|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HX8357                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk_sys                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sys }                       ;
; clock_divider:clk_div|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clk_div|clk_out } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 151.4 MHz  ; 151.4 MHz       ; clock_divider:clk_div|clk_out ;      ;
; 287.03 MHz ; 287.03 MHz      ; clk_sys                       ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:clk_div|clk_out ; -5.605 ; -247.000      ;
; clk_sys                       ; -2.484 ; -32.247       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_sys                       ; -2.522 ; -2.522        ;
; clock_divider:clk_div|clk_out ; 0.499  ; 0.000         ;
+-------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_sys                       ; -1.941 ; -27.169       ;
; clock_divider:clk_div|clk_out ; -0.742 ; -71.232       ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_divider:clk_div|clk_out'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -5.605 ; HX8357_FSM_new:FSM|cnt[4]      ; HX8357_cont:Control|state[1]   ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; -0.001     ; 6.644      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.579 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.636      ;
; -5.521 ; HX8357_FSM_new:FSM|cnt[7]      ; HX8357_cont:Control|state[1]   ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; -0.001     ; 6.560      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.521 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.017      ; 6.578      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[11]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[12]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[13]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[14]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[15]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[16]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[17]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[18]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[19]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[20]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[21]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.512 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[22]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.555      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.507 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.547      ;
; -5.491 ; HX8357_FSM_new:FSM|cnt[9]      ; HX8357_cont:Control|state[1]   ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; -0.001     ; 6.530      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.486 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.540      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.468 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.508      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[11]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[12]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[13]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[14]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[15]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[16]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[17]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[18]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[19]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[20]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[21]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.454 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[22]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.003      ; 6.497      ;
; -5.436 ; HX8357_FSM_new:FSM|cnt[4]      ; HX8357_cont:Control|state[2]   ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; -0.001     ; 6.475      ;
; -5.412 ; HX8357_FSM_new:FSM|cnt[4]      ; HX8357_cont:Control|state[0]   ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; -0.001     ; 6.451      ;
; -5.410 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[0] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.450      ;
; -5.410 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[2] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.450      ;
; -5.410 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[3] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.450      ;
; -5.410 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[4] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.450      ;
; -5.410 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[5] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.450      ;
; -5.410 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[6] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.450      ;
; -5.410 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[7] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.450      ;
; -5.410 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[1] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 6.450      ;
; -5.410 ; HX8357_FSM_new:FSM|cnt[19]     ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.464      ;
; -5.410 ; HX8357_FSM_new:FSM|cnt[19]     ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.464      ;
; -5.410 ; HX8357_FSM_new:FSM|cnt[19]     ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.464      ;
; -5.410 ; HX8357_FSM_new:FSM|cnt[19]     ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.464      ;
; -5.410 ; HX8357_FSM_new:FSM|cnt[19]     ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.464      ;
; -5.410 ; HX8357_FSM_new:FSM|cnt[19]     ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.464      ;
; -5.410 ; HX8357_FSM_new:FSM|cnt[19]     ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.464      ;
; -5.410 ; HX8357_FSM_new:FSM|cnt[19]     ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 6.464      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_sys'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.484 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 3.525      ;
; -2.398 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 3.439      ;
; -2.376 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.415      ;
; -2.369 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.408      ;
; -2.345 ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.384      ;
; -2.338 ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.377      ;
; -2.312 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 3.353      ;
; -2.266 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.305      ;
; -2.259 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.298      ;
; -2.226 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 3.267      ;
; -2.207 ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.246      ;
; -2.200 ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.239      ;
; -2.189 ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.228      ;
; -2.182 ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.221      ;
; -2.142 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 3.182      ;
; -2.140 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 3.181      ;
; -2.111 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.150      ;
; -2.104 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.143      ;
; -2.076 ; clock_divider:clk_div|counter[15] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.115      ;
; -2.069 ; clock_divider:clk_div|counter[15] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.108      ;
; -2.057 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 3.097      ;
; -2.056 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 3.096      ;
; -2.054 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 3.095      ;
; -2.021 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 3.061      ;
; -1.990 ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.029      ;
; -1.983 ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 3.022      ;
; -1.971 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 3.011      ;
; -1.970 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 3.010      ;
; -1.968 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 3.009      ;
; -1.953 ; clock_divider:clk_div|counter[14] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.992      ;
; -1.946 ; clock_divider:clk_div|counter[14] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.985      ;
; -1.935 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.975      ;
; -1.932 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.972      ;
; -1.925 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.965      ;
; -1.901 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.940      ;
; -1.894 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.933      ;
; -1.886 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.926      ;
; -1.885 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.925      ;
; -1.884 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.924      ;
; -1.882 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 2.923      ;
; -1.856 ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.895      ;
; -1.850 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.890      ;
; -1.849 ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.888      ;
; -1.849 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.889      ;
; -1.800 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.840      ;
; -1.799 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.839      ;
; -1.798 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.838      ;
; -1.780 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.819      ;
; -1.773 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.812      ;
; -1.764 ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.804      ;
; -1.764 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.804      ;
; -1.763 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.803      ;
; -1.714 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.754      ;
; -1.713 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.753      ;
; -1.712 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.752      ;
; -1.703 ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.742      ;
; -1.696 ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.735      ;
; -1.692 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 2.733      ;
; -1.678 ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.718      ;
; -1.678 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.718      ;
; -1.677 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.717      ;
; -1.637 ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.676      ;
; -1.634 ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.674      ;
; -1.630 ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.669      ;
; -1.630 ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.669      ;
; -1.628 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.668      ;
; -1.627 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.667      ;
; -1.626 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.666      ;
; -1.623 ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 2.662      ;
; -1.606 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[6]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 2.647      ;
; -1.592 ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.632      ;
; -1.592 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.632      ;
; -1.591 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.631      ;
; -1.548 ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.588      ;
; -1.542 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.582      ;
; -1.541 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.581      ;
; -1.540 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.580      ;
; -1.520 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[5]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 2.561      ;
; -1.506 ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.546      ;
; -1.506 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.546      ;
; -1.505 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.545      ;
; -1.487 ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.527      ;
; -1.462 ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.502      ;
; -1.456 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.496      ;
; -1.455 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.495      ;
; -1.434 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[4]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 2.475      ;
; -1.420 ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.460      ;
; -1.420 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.460      ;
; -1.419 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.459      ;
; -1.401 ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.441      ;
; -1.376 ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.416      ;
; -1.370 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.410      ;
; -1.351 ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.391      ;
; -1.350 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.390      ;
; -1.348 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[3]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 2.389      ;
; -1.334 ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.374      ;
; -1.334 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.374      ;
; -1.315 ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.355      ;
; -1.315 ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.355      ;
; -1.290 ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.330      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_sys'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -2.522 ; clock_divider:clk_div|clk_out     ; clock_divider:clk_div|clk_out     ; clock_divider:clk_div|clk_out ; clk_sys     ; 0.000        ; 2.717      ; 0.805      ;
; -2.022 ; clock_divider:clk_div|clk_out     ; clock_divider:clk_div|clk_out     ; clock_divider:clk_div|clk_out ; clk_sys     ; -0.500       ; 2.717      ; 0.805      ;
; 0.753  ; clock_divider:clk_div|counter[15] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.059      ;
; 1.175  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[1]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.481      ;
; 1.176  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[2]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; clock_divider:clk_div|counter[14] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.483      ;
; 1.225  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[3]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.532      ;
; 1.654  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[2]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.960      ;
; 1.655  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[3]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.961      ;
; 1.655  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.961      ;
; 1.656  ; clock_divider:clk_div|counter[14] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 1.962      ;
; 1.705  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.011      ;
; 1.705  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.011      ;
; 1.705  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.011      ;
; 1.706  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.012      ;
; 1.706  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.012      ;
; 1.706  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.012      ;
; 1.740  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[3]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.046      ;
; 1.741  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.047      ;
; 1.741  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.047      ;
; 1.742  ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.048      ;
; 1.742  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.048      ;
; 1.742  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.048      ;
; 1.766  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.072      ;
; 1.791  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.097      ;
; 1.791  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.097      ;
; 1.791  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.097      ;
; 1.792  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.098      ;
; 1.792  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.098      ;
; 1.826  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.132      ;
; 1.827  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.133      ;
; 1.827  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.133      ;
; 1.828  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.134      ;
; 1.828  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.134      ;
; 1.852  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.158      ;
; 1.877  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.183      ;
; 1.877  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.183      ;
; 1.877  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.183      ;
; 1.878  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.184      ;
; 1.896  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.202      ;
; 1.910  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[1]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 2.217      ;
; 1.912  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.218      ;
; 1.913  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.219      ;
; 1.913  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.219      ;
; 1.914  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.220      ;
; 1.938  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.244      ;
; 1.963  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.269      ;
; 1.963  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.269      ;
; 1.963  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.269      ;
; 1.982  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.288      ;
; 1.982  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.288      ;
; 1.996  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[2]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 2.303      ;
; 1.998  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.304      ;
; 1.999  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.305      ;
; 1.999  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.305      ;
; 2.018  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.324      ;
; 2.024  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.330      ;
; 2.049  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.355      ;
; 2.049  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.355      ;
; 2.068  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.374      ;
; 2.068  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.374      ;
; 2.082  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[3]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 2.389      ;
; 2.084  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.390      ;
; 2.085  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.391      ;
; 2.104  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.410      ;
; 2.110  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.416      ;
; 2.135  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.441      ;
; 2.153  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.459      ;
; 2.154  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.460      ;
; 2.154  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.460      ;
; 2.168  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 2.475      ;
; 2.189  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.495      ;
; 2.190  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.496      ;
; 2.196  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.502      ;
; 2.221  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.527      ;
; 2.239  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.545      ;
; 2.240  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.546      ;
; 2.240  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.546      ;
; 2.254  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 2.561      ;
; 2.274  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.580      ;
; 2.275  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.581      ;
; 2.276  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.582      ;
; 2.282  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.588      ;
; 2.325  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.631      ;
; 2.326  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.632      ;
; 2.326  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 2.632      ;
; 2.340  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 2.647      ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_divider:clk_div|clk_out'                                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.499 ; HX8357_FSM_new:FSM|init             ; HX8357_FSM_new:FSM|init             ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; HX8357_cont:Control|DorC            ; HX8357_cont:Control|DorC            ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; HX8357_cont:Control|state[2]        ; HX8357_cont:Control|state[2]        ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; HX8357_cont:Control|data_sample[3]  ; HX8357_cont:Control|data_sample[3]  ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; HX8357_cont:Control|data_sample[6]  ; HX8357_cont:Control|data_sample[6]  ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; HX8357_cont:Control|data_sample[10] ; HX8357_cont:Control|data_sample[10] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.744 ; HX8357_FSM_new:FSM|inst_cnt[7]      ; HX8357_FSM_new:FSM|inst_cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.050      ;
; 0.776 ; HX8357_FSM_new:FSM|cnt[22]          ; HX8357_FSM_new:FSM|cnt[22]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.082      ;
; 1.172 ; HX8357_FSM_new:FSM|cnt[2]           ; HX8357_FSM_new:FSM|cnt[2]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[11]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.179 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[4]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.485      ;
; 1.190 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[13]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; HX8357_FSM_new:FSM|cnt[8]           ; HX8357_FSM_new:FSM|cnt[8]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.497      ;
; 1.192 ; HX8357_FSM_new:FSM|cnt[10]          ; HX8357_FSM_new:FSM|cnt[10]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.194 ; HX8357_FSM_new:FSM|cnt[20]          ; HX8357_FSM_new:FSM|cnt[20]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.500      ;
; 1.195 ; HX8357_FSM_new:FSM|inst_cnt[5]      ; HX8357_FSM_new:FSM|inst_cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; HX8357_FSM_new:FSM|cnt[9]           ; HX8357_FSM_new:FSM|cnt[9]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; HX8357_FSM_new:FSM|cnt[18]          ; HX8357_FSM_new:FSM|cnt[18]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.501      ;
; 1.196 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[12]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.502      ;
; 1.199 ; HX8357_FSM_new:FSM|cnt[15]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.505      ;
; 1.230 ; HX8357_FSM_new:FSM|cnt[16]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.536      ;
; 1.234 ; HX8357_FSM_new:FSM|cnt[0]           ; HX8357_FSM_new:FSM|cnt[0]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; HX8357_FSM_new:FSM|inst_cnt[6]      ; HX8357_FSM_new:FSM|inst_cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; HX8357_FSM_new:FSM|cnt[14]          ; HX8357_FSM_new:FSM|cnt[14]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.542      ;
; 1.237 ; HX8357_FSM_new:FSM|cnt[21]          ; HX8357_FSM_new:FSM|cnt[21]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.543      ;
; 1.240 ; HX8357_FSM_new:FSM|cnt[3]           ; HX8357_FSM_new:FSM|cnt[3]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.546      ;
; 1.240 ; HX8357_FSM_new:FSM|cnt[19]          ; HX8357_FSM_new:FSM|cnt[19]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.546      ;
; 1.242 ; HX8357_FSM_new:FSM|cnt[5]           ; HX8357_FSM_new:FSM|cnt[5]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.548      ;
; 1.248 ; HX8357_FSM_new:FSM|inst_cnt[4]      ; HX8357_FSM_new:FSM|inst_cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.554      ;
; 1.474 ; HX8357_FSM_new:FSM|cnt[7]           ; HX8357_FSM_new:FSM|cnt[7]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.780      ;
; 1.475 ; HX8357_FSM_new:FSM|inst_cnt[1]      ; HX8357_FSM_new:FSM|inst_cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.781      ;
; 1.489 ; HX8357_FSM_new:FSM|cnt[17]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.795      ;
; 1.499 ; HX8357_FSM_new:FSM|inst_cnt[2]      ; HX8357_FSM_new:FSM|inst_cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.805      ;
; 1.508 ; HX8357_FSM_new:FSM|inst_cnt[0]      ; HX8357_FSM_new:FSM|inst_cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.814      ;
; 1.517 ; HX8357_cont:Control|state[0]        ; HX8357_cont:Control|state[0]        ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.823      ;
; 1.522 ; HX8357_FSM_new:FSM|cnt[6]           ; HX8357_FSM_new:FSM|cnt[6]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.828      ;
; 1.654 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[12]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.960      ;
; 1.658 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[5]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.964      ;
; 1.669 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[14]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.975      ;
; 1.670 ; HX8357_FSM_new:FSM|cnt[8]           ; HX8357_FSM_new:FSM|cnt[9]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.976      ;
; 1.673 ; HX8357_FSM_new:FSM|cnt[20]          ; HX8357_FSM_new:FSM|cnt[21]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.979      ;
; 1.674 ; HX8357_FSM_new:FSM|cnt[9]           ; HX8357_FSM_new:FSM|cnt[10]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.980      ;
; 1.674 ; HX8357_FSM_new:FSM|inst_cnt[5]      ; HX8357_FSM_new:FSM|inst_cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.980      ;
; 1.675 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[13]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.981      ;
; 1.678 ; HX8357_FSM_new:FSM|cnt[15]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 1.984      ;
; 1.710 ; HX8357_FSM_new:FSM|cnt[0]           ; HX8357_FSM_new:FSM|cnt[1]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; HX8357_FSM_new:FSM|cnt[16]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.016      ;
; 1.715 ; HX8357_FSM_new:FSM|inst_cnt[6]      ; HX8357_FSM_new:FSM|inst_cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.021      ;
; 1.716 ; HX8357_FSM_new:FSM|cnt[14]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.022      ;
; 1.717 ; HX8357_FSM_new:FSM|cnt[21]          ; HX8357_FSM_new:FSM|cnt[22]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.023      ;
; 1.720 ; HX8357_FSM_new:FSM|cnt[3]           ; HX8357_FSM_new:FSM|cnt[4]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.026      ;
; 1.720 ; HX8357_FSM_new:FSM|cnt[19]          ; HX8357_FSM_new:FSM|cnt[20]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.026      ;
; 1.722 ; HX8357_FSM_new:FSM|cnt[5]           ; HX8357_FSM_new:FSM|cnt[6]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.028      ;
; 1.728 ; HX8357_FSM_new:FSM|inst_cnt[4]      ; HX8357_FSM_new:FSM|inst_cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.034      ;
; 1.740 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[13]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.046      ;
; 1.744 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[6]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.050      ;
; 1.755 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.061      ;
; 1.756 ; HX8357_FSM_new:FSM|cnt[8]           ; HX8357_FSM_new:FSM|cnt[10]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.759 ; HX8357_FSM_new:FSM|cnt[20]          ; HX8357_FSM_new:FSM|cnt[22]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.065      ;
; 1.760 ; HX8357_FSM_new:FSM|inst_cnt[5]      ; HX8357_FSM_new:FSM|inst_cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.066      ;
; 1.761 ; HX8357_FSM_new:FSM|cnt[2]           ; HX8357_FSM_new:FSM|cnt[3]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.067      ;
; 1.761 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[14]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.067      ;
; 1.764 ; HX8357_FSM_new:FSM|cnt[15]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.070      ;
; 1.784 ; HX8357_FSM_new:FSM|cnt[18]          ; HX8357_FSM_new:FSM|cnt[19]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.090      ;
; 1.794 ; HX8357_FSM_new:FSM|cnt[10]          ; HX8357_FSM_new:FSM|cnt[11]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 2.086      ;
; 1.796 ; HX8357_FSM_new:FSM|cnt[0]           ; HX8357_FSM_new:FSM|cnt[2]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.102      ;
; 1.796 ; HX8357_FSM_new:FSM|cnt[16]          ; HX8357_FSM_new:FSM|cnt[18]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.102      ;
; 1.802 ; HX8357_FSM_new:FSM|cnt[14]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.108      ;
; 1.806 ; HX8357_FSM_new:FSM|cnt[3]           ; HX8357_FSM_new:FSM|cnt[5]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.112      ;
; 1.806 ; HX8357_FSM_new:FSM|cnt[19]          ; HX8357_FSM_new:FSM|cnt[21]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.112      ;
; 1.808 ; HX8357_FSM_new:FSM|cnt[5]           ; HX8357_FSM_new:FSM|cnt[7]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.114      ;
; 1.814 ; HX8357_FSM_new:FSM|inst_cnt[4]      ; HX8357_FSM_new:FSM|inst_cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.120      ;
; 1.826 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[14]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.132      ;
; 1.830 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[7]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.136      ;
; 1.841 ; HX8357_FSM_new:FSM|cnt[1]           ; HX8357_FSM_new:FSM|cnt[1]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.147      ;
; 1.841 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.147      ;
; 1.844 ; HX8357_FSM_new:FSM|inst_cnt[3]      ; HX8357_FSM_new:FSM|inst_cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.150      ;
; 1.847 ; HX8357_FSM_new:FSM|cnt[2]           ; HX8357_FSM_new:FSM|cnt[4]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.153      ;
; 1.847 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.153      ;
; 1.850 ; HX8357_FSM_new:FSM|cnt[15]          ; HX8357_FSM_new:FSM|cnt[18]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.156      ;
; 1.863 ; HX8357_FSM_new:FSM|cnt[9]           ; HX8357_FSM_new:FSM|cnt[11]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 2.155      ;
; 1.870 ; HX8357_FSM_new:FSM|cnt[18]          ; HX8357_FSM_new:FSM|cnt[20]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.176      ;
; 1.880 ; HX8357_FSM_new:FSM|cnt[10]          ; HX8357_FSM_new:FSM|cnt[12]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 2.172      ;
; 1.888 ; HX8357_FSM_new:FSM|cnt[14]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.194      ;
; 1.892 ; HX8357_FSM_new:FSM|cnt[3]           ; HX8357_FSM_new:FSM|cnt[6]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.198      ;
; 1.892 ; HX8357_FSM_new:FSM|cnt[19]          ; HX8357_FSM_new:FSM|cnt[22]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.198      ;
; 1.894 ; HX8357_FSM_new:FSM|cnt[5]           ; HX8357_FSM_new:FSM|cnt[8]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.200      ;
; 1.900 ; HX8357_FSM_new:FSM|inst_cnt[4]      ; HX8357_FSM_new:FSM|inst_cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.206      ;
; 1.908 ; HX8357_cont:Control|DorC            ; HX8357_cont:Control|state[1]        ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.214      ;
; 1.909 ; HX8357_cont:Control|data_sample[4]  ; HX8357_cont:Control|data_sample[4]  ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.215      ;
; 1.912 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.218      ;
; 1.916 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[8]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.222      ;
; 1.927 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.233      ;
; 1.933 ; HX8357_FSM_new:FSM|cnt[2]           ; HX8357_FSM_new:FSM|cnt[5]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.239      ;
; 1.933 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.239      ;
; 1.945 ; HX8357_FSM_new:FSM|cnt[8]           ; HX8357_FSM_new:FSM|cnt[11]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 2.237      ;
; 1.949 ; HX8357_FSM_new:FSM|cnt[9]           ; HX8357_FSM_new:FSM|cnt[12]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 2.241      ;
; 1.953 ; HX8357_FSM_new:FSM|cnt[7]           ; HX8357_FSM_new:FSM|cnt[8]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.259      ;
; 1.956 ; HX8357_FSM_new:FSM|cnt[18]          ; HX8357_FSM_new:FSM|cnt[21]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 2.262      ;
; 1.966 ; HX8357_FSM_new:FSM|cnt[10]          ; HX8357_FSM_new:FSM|cnt[13]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 2.258      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_sys'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk_sys ; Rise       ; clk_sys                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|clk_out     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|clk_out     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys~clkctrl|outclk            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_divider:clk_div|clk_out'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[10]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[10]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[11]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[11]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[12]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[12]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[13]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[13]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[14]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[14]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[15]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[15]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[16]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[16]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[17]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[17]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[18]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[18]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[19]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[19]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[20]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[20]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[21]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[21]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[22]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[22]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[8]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[8]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[9]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[9]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|init             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|init             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|DorC            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|DorC            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; Control|DorC|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; Control|DorC|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; Control|data_sample[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; Control|data_sample[0]|clk          ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; nres      ; clock_divider:clk_div|clk_out ; 9.041 ; 9.041 ; Rise       ; clock_divider:clk_div|clk_out ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; nres      ; clock_divider:clk_div|clk_out ; -4.968 ; -4.968 ; Rise       ; clock_divider:clk_div|clk_out ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; CSx        ; clock_divider:clk_div|clk_out ; 10.807 ; 10.807 ; Rise       ; clock_divider:clk_div|clk_out ;
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 15.205 ; 15.205 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 13.171 ; 13.171 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 13.205 ; 13.205 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 14.606 ; 14.606 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 14.552 ; 14.552 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 13.593 ; 13.593 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 14.023 ; 14.023 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 14.943 ; 14.943 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 15.205 ; 15.205 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 15.029 ; 15.029 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 15.039 ; 15.039 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 15.039 ; 15.039 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[11] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[12] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[13] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[14] ; clock_divider:clk_div|clk_out ; 11.452 ; 11.452 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[15] ; clock_divider:clk_div|clk_out ; 11.442 ; 11.442 ; Rise       ; clock_divider:clk_div|clk_out ;
; DCx        ; clock_divider:clk_div|clk_out ; 10.747 ; 10.747 ; Rise       ; clock_divider:clk_div|clk_out ;
; WRx        ; clock_divider:clk_div|clk_out ; 10.075 ; 10.075 ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; CSx        ; clock_divider:clk_div|clk_out ; 10.388 ; 10.388 ; Rise       ; clock_divider:clk_div|clk_out ;
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 9.351  ; 9.351  ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 10.703 ; 10.703 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 10.655 ; 10.655 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 11.436 ; 11.436 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 9.351  ; 9.351  ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 10.785 ; 10.785 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 11.637 ; 11.637 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 9.743  ; 9.743  ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 12.316 ; 12.316 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 9.918  ; 9.918  ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 9.928  ; 9.928  ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 9.928  ; 9.928  ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[11] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[12] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[13] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[14] ; clock_divider:clk_div|clk_out ; 11.452 ; 11.452 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[15] ; clock_divider:clk_div|clk_out ; 11.442 ; 11.442 ; Rise       ; clock_divider:clk_div|clk_out ;
; DCx        ; clock_divider:clk_div|clk_out ; 9.416  ; 9.416  ; Rise       ; clock_divider:clk_div|clk_out ;
; WRx        ; clock_divider:clk_div|clk_out ; 9.864  ; 9.864  ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; nres       ; CSx         ;        ; 13.682 ; 13.682 ;        ;
; nres       ; DATAx[0]    ; 15.953 ; 12.601 ; 12.601 ; 15.953 ;
; nres       ; DATAx[1]    ; 16.461 ; 12.601 ; 12.601 ; 16.461 ;
; nres       ; DATAx[2]    ; 17.447 ; 12.973 ; 12.973 ; 17.447 ;
; nres       ; DATAx[3]    ; 17.536 ; 12.973 ; 12.973 ; 17.536 ;
; nres       ; DATAx[4]    ; 16.849 ; 13.351 ; 13.351 ; 16.849 ;
; nres       ; DATAx[5]    ; 17.279 ; 13.371 ; 13.371 ; 17.279 ;
; nres       ; DATAx[6]    ; 17.832 ; 13.384 ; 13.384 ; 17.832 ;
; nres       ; DATAx[7]    ; 17.824 ; 13.746 ; 13.746 ; 17.824 ;
; nres       ; DATAx[8]    ; 15.966 ; 14.086 ; 14.086 ; 15.966 ;
; nres       ; DATAx[9]    ; 15.976 ; 14.096 ; 14.096 ; 15.976 ;
; nres       ; DATAx[10]   ; 15.976 ; 14.096 ; 14.096 ; 15.976 ;
; nres       ; DATAx[11]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[12]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[13]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[14]   ;        ; 13.822 ; 13.822 ;        ;
; nres       ; DATAx[15]   ;        ; 13.812 ; 13.812 ;        ;
; nres       ; DCx         ;        ; 13.256 ; 13.256 ;        ;
; nres       ; RESx        ; 11.066 ;        ;        ; 11.066 ;
; nres       ; WRx         ;        ; 13.967 ; 13.967 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; nres       ; CSx         ;        ; 13.682 ; 13.682 ;        ;
; nres       ; DATAx[0]    ; 12.601 ; 12.601 ; 12.601 ; 12.601 ;
; nres       ; DATAx[1]    ; 12.601 ; 12.601 ; 12.601 ; 12.601 ;
; nres       ; DATAx[2]    ; 12.973 ; 12.973 ; 12.973 ; 12.973 ;
; nres       ; DATAx[3]    ; 12.973 ; 12.973 ; 12.973 ; 12.973 ;
; nres       ; DATAx[4]    ; 13.351 ; 13.351 ; 13.351 ; 13.351 ;
; nres       ; DATAx[5]    ; 13.371 ; 13.371 ; 13.371 ; 13.371 ;
; nres       ; DATAx[6]    ; 13.384 ; 13.384 ; 13.384 ; 13.384 ;
; nres       ; DATAx[7]    ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; nres       ; DATAx[8]    ; 14.086 ; 14.086 ; 14.086 ; 14.086 ;
; nres       ; DATAx[9]    ; 14.096 ; 14.096 ; 14.096 ; 14.096 ;
; nres       ; DATAx[10]   ; 14.096 ; 14.096 ; 14.096 ; 14.096 ;
; nres       ; DATAx[11]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[12]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[13]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[14]   ;        ; 13.822 ; 13.822 ;        ;
; nres       ; DATAx[15]   ;        ; 13.812 ; 13.812 ;        ;
; nres       ; DCx         ;        ; 13.256 ; 13.256 ;        ;
; nres       ; RESx        ; 11.066 ;        ;        ; 11.066 ;
; nres       ; WRx         ;        ; 13.967 ; 13.967 ;        ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+------------+-------------------------------+--------+------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+------+------------+-------------------------------+
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 10.231 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 10.231 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 10.231 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 10.603 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 10.603 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 10.981 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 11.001 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 11.014 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 11.376 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 11.716 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 11.726 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 11.726 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+--------+------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+------------+-------------------------------+--------+------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+------+------------+-------------------------------+
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 10.231 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 10.231 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 10.231 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 10.603 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 10.603 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 10.981 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 11.001 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 11.014 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 11.376 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 11.716 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 11.726 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 11.726 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+--------+------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 10.231    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 10.231    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 10.231    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 10.603    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 10.603    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 10.981    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 11.001    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 11.014    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 11.376    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 11.716    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 11.726    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 11.726    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 10.231    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 10.231    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 10.231    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 10.603    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 10.603    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 10.981    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 11.001    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 11.014    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 11.376    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 11.716    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 11.726    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 11.726    ;           ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:clk_div|clk_out ; -1.104 ; -45.943       ;
; clk_sys                       ; -0.246 ; -1.089        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_sys                       ; -1.332 ; -1.332        ;
; clock_divider:clk_div|clk_out ; 0.215  ; 0.000         ;
+-------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_sys                       ; -1.380 ; -18.380       ;
; clock_divider:clk_div|clk_out ; -0.500 ; -48.000       ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_divider:clk_div|clk_out'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[11]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[12]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[13]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[14]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[15]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[16]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[17]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[18]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[19]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[20]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[21]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.104 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[22]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.096 ; HX8357_FSM_new:FSM|cnt[22]     ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.014      ; 2.142      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.088 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.136      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[11]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[12]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[13]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[14]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[15]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[16]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[17]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[18]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[19]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[20]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[21]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.087 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[22]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.121      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; HX8357_FSM_new:FSM|cnt[1]      ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.109      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[0] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[2] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[3] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[4] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[5] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[6] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[7] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[0] ; HX8357_FSM_new:FSM|inst_cnt[1] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.071 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.016      ; 2.119      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[9]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[10]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.069 ; HX8357_FSM_new:FSM|cnt[6]      ; HX8357_FSM_new:FSM|cnt[8]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.101      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[11]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[12]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[13]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[14]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[15]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[16]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[17]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[18]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[19]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[20]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[21]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.055 ; HX8357_FSM_new:FSM|inst_cnt[2] ; HX8357_FSM_new:FSM|cnt[22]     ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.002      ; 2.089      ;
; -1.054 ; HX8357_FSM_new:FSM|inst_cnt[1] ; HX8357_FSM_new:FSM|inst_cnt[0] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 1.000        ; 0.000      ; 2.086      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_sys'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.246 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 1.279      ;
; -0.211 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 1.244      ;
; -0.176 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 1.209      ;
; -0.141 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 1.174      ;
; -0.131 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.163      ;
; -0.106 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 1.139      ;
; -0.097 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.129      ;
; -0.096 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.128      ;
; -0.075 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.107      ;
; -0.071 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 1.104      ;
; -0.062 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.094      ;
; -0.061 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.093      ;
; -0.052 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.083      ;
; -0.049 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.080      ;
; -0.045 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.076      ;
; -0.042 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.073      ;
; -0.041 ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.072      ;
; -0.040 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.072      ;
; -0.038 ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.069      ;
; -0.036 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 1.069      ;
; -0.036 ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.067      ;
; -0.033 ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.064      ;
; -0.028 ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.059      ;
; -0.027 ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.059      ;
; -0.026 ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.058      ;
; -0.025 ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.056      ;
; -0.006 ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.038      ;
; -0.005 ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.037      ;
; -0.001 ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 1.034      ;
; 0.001  ; clock_divider:clk_div|counter[15] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.030      ;
; 0.004  ; clock_divider:clk_div|counter[15] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.027      ;
; 0.007  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.025      ;
; 0.008  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.024      ;
; 0.009  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.023      ;
; 0.012  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.019      ;
; 0.012  ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.019      ;
; 0.015  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.016      ;
; 0.015  ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.016      ;
; 0.028  ; clock_divider:clk_div|counter[14] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.003      ;
; 0.029  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.003      ;
; 0.030  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 1.002      ;
; 0.031  ; clock_divider:clk_div|counter[14] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 1.000      ;
; 0.042  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.990      ;
; 0.043  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.989      ;
; 0.044  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.988      ;
; 0.045  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.987      ;
; 0.048  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.984      ;
; 0.064  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.968      ;
; 0.065  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.967      ;
; 0.077  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.955      ;
; 0.078  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.954      ;
; 0.079  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.953      ;
; 0.081  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.951      ;
; 0.085  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.946      ;
; 0.088  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.943      ;
; 0.093  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 0.940      ;
; 0.095  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.936      ;
; 0.098  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.933      ;
; 0.099  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.933      ;
; 0.099  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.933      ;
; 0.100  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.932      ;
; 0.109  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.922      ;
; 0.112  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.920      ;
; 0.112  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.919      ;
; 0.113  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.919      ;
; 0.114  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.918      ;
; 0.116  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.916      ;
; 0.128  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[6]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 0.905      ;
; 0.133  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.898      ;
; 0.134  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.898      ;
; 0.135  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.897      ;
; 0.136  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.895      ;
; 0.144  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.887      ;
; 0.147  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.885      ;
; 0.147  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.884      ;
; 0.148  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.884      ;
; 0.151  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.881      ;
; 0.159  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.873      ;
; 0.163  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[5]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 0.870      ;
; 0.169  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.863      ;
; 0.169  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.863      ;
; 0.170  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.862      ;
; 0.171  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|clk_out     ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.860      ;
; 0.174  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[0]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.001     ; 0.857      ;
; 0.182  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.850      ;
; 0.186  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[12] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.846      ;
; 0.194  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.838      ;
; 0.198  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[4]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.001      ; 0.835      ;
; 0.204  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[10] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.828      ;
; 0.204  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[9]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.828      ;
; 0.207  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.825      ;
; 0.208  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.824      ;
; 0.217  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.815      ;
; 0.221  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[11] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.811      ;
; 0.229  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.803      ;
; 0.229  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[13] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.803      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_sys'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.332 ; clock_divider:clk_div|clk_out     ; clock_divider:clk_div|clk_out     ; clock_divider:clk_div|clk_out ; clk_sys     ; 0.000        ; 1.406      ; 0.367      ;
; -0.832 ; clock_divider:clk_div|clk_out     ; clock_divider:clk_div|clk_out     ; clock_divider:clk_div|clk_out ; clk_sys     ; -0.500       ; 1.406      ; 0.367      ;
; 0.243  ; clock_divider:clk_div|counter[15] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.395      ;
; 0.359  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[1]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[2]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_divider:clk_div|counter[14] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.513      ;
; 0.371  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[3]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.524      ;
; 0.497  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[2]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[3]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clock_divider:clk_div|counter[14] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.664      ;
; 0.532  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[3]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; clock_divider:clk_div|counter[13] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.706      ;
; 0.567  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.721      ;
; 0.577  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[1]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 0.730      ;
; 0.581  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.734      ;
; 0.589  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.741      ;
; 0.602  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clock_divider:clk_div|counter[11] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.758      ;
; 0.612  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[2]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 0.765      ;
; 0.616  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.768      ;
; 0.624  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.776      ;
; 0.637  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.789      ;
; 0.638  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.790      ;
; 0.638  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.790      ;
; 0.641  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.793      ;
; 0.641  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.793      ;
; 0.647  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[3]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 0.800      ;
; 0.651  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.803      ;
; 0.651  ; clock_divider:clk_div|counter[10] ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.803      ;
; 0.659  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.811      ;
; 0.663  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.815      ;
; 0.672  ; clock_divider:clk_div|counter[1]  ; clock_divider:clk_div|counter[7]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.824      ;
; 0.673  ; clock_divider:clk_div|counter[9]  ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.825      ;
; 0.676  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.828      ;
; 0.676  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.828      ;
; 0.682  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[4]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 0.835      ;
; 0.686  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[14] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.838      ;
; 0.694  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.846      ;
; 0.698  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.850      ;
; 0.706  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[0]  ; clk_sys                       ; clk_sys     ; 0.000        ; -0.001     ; 0.857      ;
; 0.709  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|clk_out     ; clk_sys                       ; clk_sys     ; 0.000        ; -0.001     ; 0.860      ;
; 0.710  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.862      ;
; 0.711  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.863      ;
; 0.711  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.863      ;
; 0.717  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[5]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 0.870      ;
; 0.721  ; clock_divider:clk_div|counter[8]  ; clock_divider:clk_div|counter[15] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.873      ;
; 0.729  ; clock_divider:clk_div|counter[7]  ; clock_divider:clk_div|counter[13] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.732  ; clock_divider:clk_div|counter[2]  ; clock_divider:clk_div|counter[8]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.884      ;
; 0.733  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|counter[0]  ; clk_sys                       ; clk_sys     ; 0.000        ; -0.001     ; 0.884      ;
; 0.733  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[10] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.736  ; clock_divider:clk_div|counter[12] ; clock_divider:clk_div|clk_out     ; clk_sys                       ; clk_sys     ; 0.000        ; -0.001     ; 0.887      ;
; 0.744  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|counter[0]  ; clk_sys                       ; clk_sys     ; 0.000        ; -0.001     ; 0.895      ;
; 0.745  ; clock_divider:clk_div|counter[3]  ; clock_divider:clk_div|counter[9]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.897      ;
; 0.746  ; clock_divider:clk_div|counter[6]  ; clock_divider:clk_div|counter[12] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.898      ;
; 0.746  ; clock_divider:clk_div|counter[5]  ; clock_divider:clk_div|counter[11] ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.898      ;
; 0.747  ; clock_divider:clk_div|counter[4]  ; clock_divider:clk_div|clk_out     ; clk_sys                       ; clk_sys     ; 0.000        ; -0.001     ; 0.898      ;
; 0.752  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[6]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.001      ; 0.905      ;
; 0.760  ; clock_divider:clk_div|counter[0]  ; clock_divider:clk_div|counter[0]  ; clk_sys                       ; clk_sys     ; 0.000        ; 0.000      ; 0.912      ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_divider:clk_div|clk_out'                                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; HX8357_FSM_new:FSM|init             ; HX8357_FSM_new:FSM|init             ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HX8357_cont:Control|DorC            ; HX8357_cont:Control|DorC            ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HX8357_cont:Control|state[2]        ; HX8357_cont:Control|state[2]        ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HX8357_cont:Control|data_sample[3]  ; HX8357_cont:Control|data_sample[3]  ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HX8357_cont:Control|data_sample[6]  ; HX8357_cont:Control|data_sample[6]  ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HX8357_cont:Control|data_sample[10] ; HX8357_cont:Control|data_sample[10] ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; HX8357_FSM_new:FSM|inst_cnt[7]      ; HX8357_FSM_new:FSM|inst_cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.254 ; HX8357_FSM_new:FSM|cnt[22]          ; HX8357_FSM_new:FSM|cnt[22]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.406      ;
; 0.358 ; HX8357_FSM_new:FSM|cnt[2]           ; HX8357_FSM_new:FSM|cnt[2]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[11]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[4]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[13]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; HX8357_FSM_new:FSM|inst_cnt[5]      ; HX8357_FSM_new:FSM|inst_cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; HX8357_FSM_new:FSM|cnt[10]          ; HX8357_FSM_new:FSM|cnt[10]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; HX8357_FSM_new:FSM|cnt[9]           ; HX8357_FSM_new:FSM|cnt[9]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[12]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HX8357_FSM_new:FSM|cnt[8]           ; HX8357_FSM_new:FSM|cnt[8]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; HX8357_FSM_new:FSM|cnt[18]          ; HX8357_FSM_new:FSM|cnt[18]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; HX8357_FSM_new:FSM|cnt[20]          ; HX8357_FSM_new:FSM|cnt[20]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; HX8357_FSM_new:FSM|cnt[15]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; HX8357_FSM_new:FSM|cnt[16]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; HX8357_FSM_new:FSM|cnt[0]           ; HX8357_FSM_new:FSM|cnt[0]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; HX8357_FSM_new:FSM|cnt[14]          ; HX8357_FSM_new:FSM|cnt[14]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; HX8357_FSM_new:FSM|inst_cnt[6]      ; HX8357_FSM_new:FSM|inst_cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; HX8357_FSM_new:FSM|cnt[3]           ; HX8357_FSM_new:FSM|cnt[3]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; HX8357_FSM_new:FSM|cnt[19]          ; HX8357_FSM_new:FSM|cnt[19]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; HX8357_FSM_new:FSM|cnt[21]          ; HX8357_FSM_new:FSM|cnt[21]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; HX8357_FSM_new:FSM|cnt[5]           ; HX8357_FSM_new:FSM|cnt[5]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; HX8357_FSM_new:FSM|inst_cnt[4]      ; HX8357_FSM_new:FSM|inst_cnt[4]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.532      ;
; 0.441 ; HX8357_FSM_new:FSM|cnt[7]           ; HX8357_FSM_new:FSM|cnt[7]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.593      ;
; 0.450 ; HX8357_FSM_new:FSM|cnt[17]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; HX8357_FSM_new:FSM|inst_cnt[2]      ; HX8357_FSM_new:FSM|inst_cnt[2]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; HX8357_FSM_new:FSM|cnt[6]           ; HX8357_FSM_new:FSM|cnt[6]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.603      ;
; 0.455 ; HX8357_FSM_new:FSM|inst_cnt[0]      ; HX8357_FSM_new:FSM|inst_cnt[0]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.607      ;
; 0.458 ; HX8357_FSM_new:FSM|inst_cnt[1]      ; HX8357_FSM_new:FSM|inst_cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.610      ;
; 0.471 ; HX8357_cont:Control|state[0]        ; HX8357_cont:Control|state[0]        ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.623      ;
; 0.497 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[12]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[5]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.505 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[14]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; HX8357_FSM_new:FSM|inst_cnt[5]      ; HX8357_FSM_new:FSM|inst_cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[13]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; HX8357_FSM_new:FSM|cnt[9]           ; HX8357_FSM_new:FSM|cnt[10]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; HX8357_FSM_new:FSM|cnt[8]           ; HX8357_FSM_new:FSM|cnt[9]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; HX8357_FSM_new:FSM|cnt[20]          ; HX8357_FSM_new:FSM|cnt[21]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; HX8357_FSM_new:FSM|cnt[15]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.662      ;
; 0.514 ; HX8357_FSM_new:FSM|cnt[0]           ; HX8357_FSM_new:FSM|cnt[1]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; HX8357_FSM_new:FSM|cnt[16]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; HX8357_FSM_new:FSM|cnt[14]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; HX8357_FSM_new:FSM|inst_cnt[6]      ; HX8357_FSM_new:FSM|inst_cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; HX8357_FSM_new:FSM|cnt[21]          ; HX8357_FSM_new:FSM|cnt[22]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; HX8357_FSM_new:FSM|cnt[3]           ; HX8357_FSM_new:FSM|cnt[4]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; HX8357_FSM_new:FSM|cnt[19]          ; HX8357_FSM_new:FSM|cnt[20]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; HX8357_FSM_new:FSM|cnt[5]           ; HX8357_FSM_new:FSM|cnt[6]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; HX8357_FSM_new:FSM|inst_cnt[4]      ; HX8357_FSM_new:FSM|inst_cnt[5]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.672      ;
; 0.532 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[13]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[6]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.540 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; HX8357_FSM_new:FSM|inst_cnt[5]      ; HX8357_FSM_new:FSM|inst_cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[14]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; HX8357_FSM_new:FSM|cnt[8]           ; HX8357_FSM_new:FSM|cnt[10]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; HX8357_FSM_new:FSM|cnt[20]          ; HX8357_FSM_new:FSM|cnt[22]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; HX8357_FSM_new:FSM|cnt[15]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.697      ;
; 0.548 ; HX8357_FSM_new:FSM|cnt[1]           ; HX8357_FSM_new:FSM|cnt[1]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; HX8357_FSM_new:FSM|cnt[0]           ; HX8357_FSM_new:FSM|cnt[2]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; HX8357_FSM_new:FSM|cnt[16]          ; HX8357_FSM_new:FSM|cnt[18]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; HX8357_FSM_new:FSM|inst_cnt[3]      ; HX8357_FSM_new:FSM|inst_cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; HX8357_FSM_new:FSM|cnt[2]           ; HX8357_FSM_new:FSM|cnt[3]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; HX8357_FSM_new:FSM|cnt[14]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; HX8357_FSM_new:FSM|cnt[3]           ; HX8357_FSM_new:FSM|cnt[5]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; HX8357_FSM_new:FSM|cnt[19]          ; HX8357_FSM_new:FSM|cnt[21]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; HX8357_FSM_new:FSM|cnt[5]           ; HX8357_FSM_new:FSM|cnt[7]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; HX8357_FSM_new:FSM|inst_cnt[4]      ; HX8357_FSM_new:FSM|inst_cnt[6]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.707      ;
; 0.563 ; HX8357_FSM_new:FSM|cnt[18]          ; HX8357_FSM_new:FSM|cnt[19]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; HX8357_FSM_new:FSM|cnt[10]          ; HX8357_FSM_new:FSM|cnt[11]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 0.705      ;
; 0.567 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[14]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[7]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; HX8357_cont:Control|DorC            ; HX8357_cont:Control|state[1]        ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; HX8357_FSM_new:FSM|cnt[7]           ; HX8357_FSM_new:FSM|cnt[8]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; HX8357_FSM_new:FSM|cnt[15]          ; HX8357_FSM_new:FSM|cnt[18]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.732      ;
; 0.585 ; HX8357_FSM_new:FSM|state[2]         ; HX8357_FSM_new:FSM|state[1]         ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; HX8357_FSM_new:FSM|cnt[2]           ; HX8357_FSM_new:FSM|cnt[4]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; HX8357_FSM_new:FSM|cnt[14]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; HX8357_FSM_new:FSM|cnt[3]           ; HX8357_FSM_new:FSM|cnt[6]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; HX8357_FSM_new:FSM|cnt[19]          ; HX8357_FSM_new:FSM|cnt[22]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; HX8357_FSM_new:FSM|cnt[17]          ; HX8357_FSM_new:FSM|cnt[18]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; HX8357_cont:Control|data_sample[4]  ; HX8357_cont:Control|data_sample[4]  ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; HX8357_FSM_new:FSM|inst_cnt[2]      ; HX8357_FSM_new:FSM|inst_cnt[3]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; HX8357_FSM_new:FSM|cnt[5]           ; HX8357_FSM_new:FSM|cnt[8]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; HX8357_FSM_new:FSM|inst_cnt[4]      ; HX8357_FSM_new:FSM|inst_cnt[7]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; HX8357_FSM_new:FSM|cnt[6]           ; HX8357_FSM_new:FSM|cnt[7]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.743      ;
; 0.593 ; HX8357_FSM_new:FSM|inst_cnt[0]      ; HX8357_FSM_new:FSM|inst_cnt[1]      ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.745      ;
; 0.598 ; HX8357_FSM_new:FSM|cnt[18]          ; HX8357_FSM_new:FSM|cnt[20]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.750      ;
; 0.602 ; HX8357_FSM_new:FSM|cnt[10]          ; HX8357_FSM_new:FSM|cnt[12]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 0.740      ;
; 0.602 ; HX8357_FSM_new:FSM|cnt[11]          ; HX8357_FSM_new:FSM|cnt[15]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; HX8357_FSM_new:FSM|cnt[4]           ; HX8357_FSM_new:FSM|cnt[8]           ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.756      ;
; 0.608 ; HX8357_FSM_new:FSM|cnt[9]           ; HX8357_FSM_new:FSM|cnt[11]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; -0.014     ; 0.746      ;
; 0.610 ; HX8357_FSM_new:FSM|cnt[13]          ; HX8357_FSM_new:FSM|cnt[17]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; HX8357_FSM_new:FSM|cnt[12]          ; HX8357_FSM_new:FSM|cnt[16]          ; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 0.000        ; 0.000      ; 0.764      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_sys'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_sys ; Rise       ; clk_sys                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; clock_divider:clk_div|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clock_divider:clk_div|counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_div|counter[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_div|counter[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys~clkctrl|outclk            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_divider:clk_div|clk_out'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|init             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|init             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|inst_cnt[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_FSM_new:FSM|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|DorC            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|DorC            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|data_sample[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; HX8357_cont:Control|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; Control|DorC|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; Control|DorC|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:clk_div|clk_out ; Rise       ; Control|data_sample[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:clk_div|clk_out ; Rise       ; Control|data_sample[0]|clk          ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; nres      ; clock_divider:clk_div|clk_out ; 3.810 ; 3.810 ; Rise       ; clock_divider:clk_div|clk_out ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; nres      ; clock_divider:clk_div|clk_out ; -2.548 ; -2.548 ; Rise       ; clock_divider:clk_div|clk_out ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; CSx        ; clock_divider:clk_div|clk_out ; 4.379 ; 4.379 ; Rise       ; clock_divider:clk_div|clk_out ;
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 5.776 ; 5.776 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 5.056 ; 5.056 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 5.106 ; 5.106 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 5.554 ; 5.554 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 5.513 ; 5.513 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 5.225 ; 5.225 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 5.354 ; 5.354 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 5.643 ; 5.643 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 5.776 ; 5.776 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 5.680 ; 5.680 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 5.690 ; 5.690 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 5.690 ; 5.690 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[11] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[12] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[13] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[14] ; clock_divider:clk_div|clk_out ; 4.610 ; 4.610 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[15] ; clock_divider:clk_div|clk_out ; 4.600 ; 4.600 ; Rise       ; clock_divider:clk_div|clk_out ;
; DCx        ; clock_divider:clk_div|clk_out ; 4.367 ; 4.367 ; Rise       ; clock_divider:clk_div|clk_out ;
; WRx        ; clock_divider:clk_div|clk_out ; 4.179 ; 4.179 ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; CSx        ; clock_divider:clk_div|clk_out ; 4.262 ; 4.262 ; Rise       ; clock_divider:clk_div|clk_out ;
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 3.974 ; 3.974 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 4.313 ; 4.313 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 4.300 ; 4.300 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 4.574 ; 4.574 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 3.974 ; 3.974 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 4.358 ; 4.358 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 4.594 ; 4.594 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 4.104 ; 4.104 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 4.861 ; 4.861 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 4.179 ; 4.179 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 4.189 ; 4.189 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 4.189 ; 4.189 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[11] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[12] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[13] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[14] ; clock_divider:clk_div|clk_out ; 4.610 ; 4.610 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[15] ; clock_divider:clk_div|clk_out ; 4.600 ; 4.600 ; Rise       ; clock_divider:clk_div|clk_out ;
; DCx        ; clock_divider:clk_div|clk_out ; 3.988 ; 3.988 ; Rise       ; clock_divider:clk_div|clk_out ;
; WRx        ; clock_divider:clk_div|clk_out ; 4.118 ; 4.118 ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; nres       ; CSx         ;       ; 6.166 ; 6.166 ;       ;
; nres       ; DATAx[0]    ; 6.857 ; 5.776 ; 5.776 ; 6.857 ;
; nres       ; DATAx[1]    ; 6.998 ; 5.776 ; 5.776 ; 6.998 ;
; nres       ; DATAx[2]    ; 7.302 ; 5.885 ; 5.885 ; 7.302 ;
; nres       ; DATAx[3]    ; 7.309 ; 5.885 ; 5.885 ; 7.309 ;
; nres       ; DATAx[4]    ; 7.117 ; 6.001 ; 6.001 ; 7.117 ;
; nres       ; DATAx[5]    ; 7.246 ; 6.021 ; 6.021 ; 7.246 ;
; nres       ; DATAx[6]    ; 7.407 ; 6.029 ; 6.029 ; 7.407 ;
; nres       ; DATAx[7]    ; 7.478 ; 6.134 ; 6.134 ; 7.478 ;
; nres       ; DATAx[8]    ; 6.905 ; 6.235 ; 6.235 ; 6.905 ;
; nres       ; DATAx[9]    ; 6.915 ; 6.245 ; 6.245 ; 6.915 ;
; nres       ; DATAx[10]   ; 6.915 ; 6.245 ; 6.245 ; 6.915 ;
; nres       ; DATAx[11]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[12]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[13]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[14]   ;       ; 6.175 ; 6.175 ;       ;
; nres       ; DATAx[15]   ;       ; 6.165 ; 6.165 ;       ;
; nres       ; DCx         ;       ; 6.084 ; 6.084 ;       ;
; nres       ; RESx        ; 5.367 ;       ;       ; 5.367 ;
; nres       ; WRx         ;       ; 6.284 ; 6.284 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; nres       ; CSx         ;       ; 6.166 ; 6.166 ;       ;
; nres       ; DATAx[0]    ; 5.776 ; 5.776 ; 5.776 ; 5.776 ;
; nres       ; DATAx[1]    ; 5.776 ; 5.776 ; 5.776 ; 5.776 ;
; nres       ; DATAx[2]    ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; nres       ; DATAx[3]    ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; nres       ; DATAx[4]    ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; nres       ; DATAx[5]    ; 6.021 ; 6.021 ; 6.021 ; 6.021 ;
; nres       ; DATAx[6]    ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; nres       ; DATAx[7]    ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; nres       ; DATAx[8]    ; 6.235 ; 6.235 ; 6.235 ; 6.235 ;
; nres       ; DATAx[9]    ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; nres       ; DATAx[10]   ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; nres       ; DATAx[11]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[12]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[13]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[14]   ;       ; 6.175 ; 6.175 ;       ;
; nres       ; DATAx[15]   ;       ; 6.165 ; 6.165 ;       ;
; nres       ; DCx         ;       ; 6.084 ; 6.084 ;       ;
; nres       ; RESx        ; 5.367 ;       ;       ; 5.367 ;
; nres       ; WRx         ;       ; 6.284 ; 6.284 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                    ;
+------------+-------------------------------+-------+------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+------+------------+-------------------------------+
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 4.211 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 4.211 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 4.211 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 4.320 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 4.320 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 4.436 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 4.456 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 4.464 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 4.569 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 4.670 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 4.680 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 4.680 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-------+------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                            ;
+------------+-------------------------------+-------+------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+------+------------+-------------------------------+
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 4.211 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 4.211 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 4.211 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 4.320 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 4.320 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 4.436 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 4.456 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 4.464 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 4.569 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 4.670 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 4.680 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 4.680 ;      ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-------+------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 4.211     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 4.211     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 4.211     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 4.320     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 4.320     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 4.436     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 4.456     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 4.464     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 4.569     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 4.670     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 4.680     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 4.680     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 4.211     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 4.211     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 4.211     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 4.320     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 4.320     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 4.436     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 4.456     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 4.464     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 4.569     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 4.670     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 4.680     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 4.680     ;           ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-----------+-----------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Clock                          ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -5.605   ; -2.522 ; N/A      ; N/A     ; -1.941              ;
;  clk_sys                       ; -2.484   ; -2.522 ; N/A      ; N/A     ; -1.941              ;
;  clock_divider:clk_div|clk_out ; -5.605   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                ; -279.247 ; -2.522 ; 0.0      ; 0.0     ; -98.401             ;
;  clk_sys                       ; -32.247  ; -2.522 ; N/A      ; N/A     ; -27.169             ;
;  clock_divider:clk_div|clk_out ; -247.000 ; 0.000  ; N/A      ; N/A     ; -71.232             ;
+--------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; nres      ; clock_divider:clk_div|clk_out ; 9.041 ; 9.041 ; Rise       ; clock_divider:clk_div|clk_out ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; nres      ; clock_divider:clk_div|clk_out ; -2.548 ; -2.548 ; Rise       ; clock_divider:clk_div|clk_out ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+
; CSx        ; clock_divider:clk_div|clk_out ; 10.807 ; 10.807 ; Rise       ; clock_divider:clk_div|clk_out ;
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 15.205 ; 15.205 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 13.171 ; 13.171 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 13.205 ; 13.205 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 14.606 ; 14.606 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 14.552 ; 14.552 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 13.593 ; 13.593 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 14.023 ; 14.023 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 14.943 ; 14.943 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 15.205 ; 15.205 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 15.029 ; 15.029 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 15.039 ; 15.039 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 15.039 ; 15.039 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[11] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[12] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[13] ; clock_divider:clk_div|clk_out ; 11.460 ; 11.460 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[14] ; clock_divider:clk_div|clk_out ; 11.452 ; 11.452 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[15] ; clock_divider:clk_div|clk_out ; 11.442 ; 11.442 ; Rise       ; clock_divider:clk_div|clk_out ;
; DCx        ; clock_divider:clk_div|clk_out ; 10.747 ; 10.747 ; Rise       ; clock_divider:clk_div|clk_out ;
; WRx        ; clock_divider:clk_div|clk_out ; 10.075 ; 10.075 ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port  ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+
; CSx        ; clock_divider:clk_div|clk_out ; 4.262 ; 4.262 ; Rise       ; clock_divider:clk_div|clk_out ;
; DATAx[*]   ; clock_divider:clk_div|clk_out ; 3.974 ; 3.974 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[0]  ; clock_divider:clk_div|clk_out ; 4.313 ; 4.313 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[1]  ; clock_divider:clk_div|clk_out ; 4.300 ; 4.300 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[2]  ; clock_divider:clk_div|clk_out ; 4.574 ; 4.574 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[3]  ; clock_divider:clk_div|clk_out ; 3.974 ; 3.974 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[4]  ; clock_divider:clk_div|clk_out ; 4.358 ; 4.358 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[5]  ; clock_divider:clk_div|clk_out ; 4.594 ; 4.594 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[6]  ; clock_divider:clk_div|clk_out ; 4.104 ; 4.104 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[7]  ; clock_divider:clk_div|clk_out ; 4.861 ; 4.861 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[8]  ; clock_divider:clk_div|clk_out ; 4.179 ; 4.179 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[9]  ; clock_divider:clk_div|clk_out ; 4.189 ; 4.189 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[10] ; clock_divider:clk_div|clk_out ; 4.189 ; 4.189 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[11] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[12] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[13] ; clock_divider:clk_div|clk_out ; 4.617 ; 4.617 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[14] ; clock_divider:clk_div|clk_out ; 4.610 ; 4.610 ; Rise       ; clock_divider:clk_div|clk_out ;
;  DATAx[15] ; clock_divider:clk_div|clk_out ; 4.600 ; 4.600 ; Rise       ; clock_divider:clk_div|clk_out ;
; DCx        ; clock_divider:clk_div|clk_out ; 3.988 ; 3.988 ; Rise       ; clock_divider:clk_div|clk_out ;
; WRx        ; clock_divider:clk_div|clk_out ; 4.118 ; 4.118 ; Rise       ; clock_divider:clk_div|clk_out ;
+------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; nres       ; CSx         ;        ; 13.682 ; 13.682 ;        ;
; nres       ; DATAx[0]    ; 15.953 ; 12.601 ; 12.601 ; 15.953 ;
; nres       ; DATAx[1]    ; 16.461 ; 12.601 ; 12.601 ; 16.461 ;
; nres       ; DATAx[2]    ; 17.447 ; 12.973 ; 12.973 ; 17.447 ;
; nres       ; DATAx[3]    ; 17.536 ; 12.973 ; 12.973 ; 17.536 ;
; nres       ; DATAx[4]    ; 16.849 ; 13.351 ; 13.351 ; 16.849 ;
; nres       ; DATAx[5]    ; 17.279 ; 13.371 ; 13.371 ; 17.279 ;
; nres       ; DATAx[6]    ; 17.832 ; 13.384 ; 13.384 ; 17.832 ;
; nres       ; DATAx[7]    ; 17.824 ; 13.746 ; 13.746 ; 17.824 ;
; nres       ; DATAx[8]    ; 15.966 ; 14.086 ; 14.086 ; 15.966 ;
; nres       ; DATAx[9]    ; 15.976 ; 14.096 ; 14.096 ; 15.976 ;
; nres       ; DATAx[10]   ; 15.976 ; 14.096 ; 14.096 ; 15.976 ;
; nres       ; DATAx[11]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[12]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[13]   ;        ; 13.830 ; 13.830 ;        ;
; nres       ; DATAx[14]   ;        ; 13.822 ; 13.822 ;        ;
; nres       ; DATAx[15]   ;        ; 13.812 ; 13.812 ;        ;
; nres       ; DCx         ;        ; 13.256 ; 13.256 ;        ;
; nres       ; RESx        ; 11.066 ;        ;        ; 11.066 ;
; nres       ; WRx         ;        ; 13.967 ; 13.967 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; nres       ; CSx         ;       ; 6.166 ; 6.166 ;       ;
; nres       ; DATAx[0]    ; 5.776 ; 5.776 ; 5.776 ; 5.776 ;
; nres       ; DATAx[1]    ; 5.776 ; 5.776 ; 5.776 ; 5.776 ;
; nres       ; DATAx[2]    ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; nres       ; DATAx[3]    ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; nres       ; DATAx[4]    ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; nres       ; DATAx[5]    ; 6.021 ; 6.021 ; 6.021 ; 6.021 ;
; nres       ; DATAx[6]    ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; nres       ; DATAx[7]    ; 6.134 ; 6.134 ; 6.134 ; 6.134 ;
; nres       ; DATAx[8]    ; 6.235 ; 6.235 ; 6.235 ; 6.235 ;
; nres       ; DATAx[9]    ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; nres       ; DATAx[10]   ; 6.245 ; 6.245 ; 6.245 ; 6.245 ;
; nres       ; DATAx[11]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[12]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[13]   ;       ; 6.182 ; 6.182 ;       ;
; nres       ; DATAx[14]   ;       ; 6.175 ; 6.175 ;       ;
; nres       ; DATAx[15]   ;       ; 6.165 ; 6.165 ;       ;
; nres       ; DCx         ;       ; 6.084 ; 6.084 ;       ;
; nres       ; RESx        ; 5.367 ;       ;       ; 5.367 ;
; nres       ; WRx         ;       ; 6.284 ; 6.284 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk_sys                       ; clk_sys                       ; 168      ; 0        ; 0        ; 0        ;
; clock_divider:clk_div|clk_out ; clk_sys                       ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 4726     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk_sys                       ; clk_sys                       ; 168      ; 0        ; 0        ; 0        ;
; clock_divider:clk_div|clk_out ; clk_sys                       ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clk_div|clk_out ; clock_divider:clk_div|clk_out ; 4726     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 324   ; 324  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 02 18:33:00 2017
Info: Command: quartus_sta HX8357 -c HX8357
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HX8357.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:clk_div|clk_out clock_divider:clk_div|clk_out
    Info (332105): create_clock -period 1.000 -name clk_sys clk_sys
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.605      -247.000 clock_divider:clk_div|clk_out 
    Info (332119):    -2.484       -32.247 clk_sys 
Info (332146): Worst-case hold slack is -2.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.522        -2.522 clk_sys 
    Info (332119):     0.499         0.000 clock_divider:clk_div|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -27.169 clk_sys 
    Info (332119):    -0.742       -71.232 clock_divider:clk_div|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.104       -45.943 clock_divider:clk_div|clk_out 
    Info (332119):    -0.246        -1.089 clk_sys 
Info (332146): Worst-case hold slack is -1.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.332        -1.332 clk_sys 
    Info (332119):     0.215         0.000 clock_divider:clk_div|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -18.380 clk_sys 
    Info (332119):    -0.500       -48.000 clock_divider:clk_div|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 401 megabytes
    Info: Processing ended: Thu Mar 02 18:33:01 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


