CAT_MED;CAT_SERV;QUANT;
AC_ABRI_0001_2;AC_SABR_0001_W;1.000;
AC_ABRI_0002_2;AC_SABR_0002_W;1.000;
AC_AVER_0001_2;AC_SAVE_0001_W;1.000;
AC_AVER_0002_2;AC_SAVE_0002_W;1.000;
AC_AVER_0003_2;AC_SAVE_0003_W;1.000;
AC_AVER_0004_2;AC_SAVE_0006_W;1.000;
AC_AVSG_0001_2;AC_SAVE_0005_W;1.000;
AC_BLOQ_0001_2;AC_SBLO_0001_W;1.000;
AC_BLOQ_0001_2;AC_SBLO_0005_W;1.000;
AC_BLOQ_0002_2;AC_SBLO_0010_W;1.000;
AC_COLE_0001_2;AC_SCLE_0002_W;1.000;
AC_COLE_0002_2;AC_SCLE_0003_W;1.000;
AC_COLE_0003_2;AC_SCLE_0004_W;1.000;
AC_COLE_0004_2;AC_SCLE_0005_W;1.000;
AC_COLE_0005_2;AC_SCLE_0006_W;1.000;
AC_COLE_0006_2;AC_SINS_0030_W;1.000;
AC_COLO_0001_2;AC_MEST_0001_W;1.000;
AC_COLO_0001_2;AC_MREG_0053_W;1.000;
AC_COLO_0001_2;AC_SCOL_0001_W;1.000;
AC_COLO_0002_2;AC_SCLE_0001_W;1.000;
AC_COLO_0003_2;AC_MTFL_0004_W;1.000;
AC_COLO_0003_2;AC_SCOL_0002_W;1.000;
AC_COLO_0003_2;AC_SCOL_0004_W;1.000;
AC_COLO_0003_2;AC_SCOL_0005_W;1.000;
AC_COLO_0004_2;AC_SCOL_0006_W;1.000;
AC_COLO_0005_2;AC_SCOL_0010_W;1.000;
AC_COLO_0007_2;AC_SCOL_0011_W;1.000;
AC_CONV_0001_2;AC_SCON_0015_W;1.000;
AC_CONV_0003_2;AC_SCON_0018_W;1.000;
AC_CONV_0004_2;AC_SCON_0019_W;1.000;
AC_CONV_0006_2;AC_SCON_0020_W;1.000;
AC_CONV_0007_2;AC_SCON_0021_W;1.000;
AC_CONV_0008_2;AC_SCON_0022_W;1.000;
AC_CONV_0009_2;AC_SCON_0023_W;1.000;
AC_CONV_0010_2;AC_SCON_0024_W;1.000;
AC_CONV_0011_2;AC_SCON_0025_W;1.000;
AC_CONV_0012_2;AC_SCON_0026_W;1.000;
AC_CONV_0013_2;AC_SCON_0027_W;1.000;
AC_CONV_0014_2;AC_SCON_0028_W;1.000;
AC_CONV_0015_2;AC_SCON_0029_W;1.000;
AC_CONV_0016_2;AC_SCON_0030_W;1.000;
AC_CONV_0017_2;AC_SCON_0031_W;1.000;
AC_CONV_0018_2;AC_SCON_0032_W;1.000;
AC_EXVT_0001_2;AC_SAVE_0008_W;1.000;
AC_FECH_0001_2;AC_SBLO_0004_W;1.000;
AC_INST_0003_2;AC_SINS_0040_W;1.000;
AC_INST_0005_2;AC_SINS_0041_W;1.000;
AC_INST_0005_2;AC_SREP_0024_W;1.000;
AC_INST_0007_2;AC_SINS_0018_W;1.000;
AC_INST_0008_2;AC_SINS_0019_W;1.000;
AC_INST_0014_2;AC_SREP_0063_W;1.000;
AC_INST_0015_2;AC_SREP_0064_W;1.000;
AC_LIGA_0001_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0001_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0001_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0001_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0001_2;AC_SLIG_0001_W;1.000;
AC_LIGA_0002_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0002_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0002_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0002_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0002_2;AC_SLIG_0002_W;1.000;
AC_LIGA_0003_2;AC_SLIG_0003_W;1.000;
AC_LIGA_0004_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0004_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0004_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0004_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0004_2;AC_SLIG_0004_W;1.000;
AC_LIGA_0005_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0005_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0005_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0005_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0005_2;AC_SLIG_0005_W;1.000;
AC_LIGA_0007_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0007_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0007_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0007_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0007_2;AC_SLIG_0007_W;1.000;
AC_LIGA_0008_2;AC_SLIG_0008_W;1.000;
AC_LIGA_0009_2;AC_MBUC_0023_W;1.000;
AC_LIGA_0009_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0009_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0009_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0009_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0009_2;AC_SLIG_0009_W;1.000;
AC_LIGA_0010_2;AC_MBUC_0002_W;1.000;
AC_LIGA_0010_2;AC_MCOT_0015_W;1.000;
AC_LIGA_0010_2;AC_MNIP_0028_W;1.000;
AC_LIGA_0010_2;AC_MNIP_0029_W;1.000;
AC_LIGA_0010_2;AC_MTFL_0003_W;1.000;
AC_LIGA_0010_2;AC_MVAL_0019_W;1.000;
AC_LIGA_0010_2;AC_SLIG_0010_W;1.000;
AC_LIGA_0011_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0011_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0011_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0011_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0011_2;AC_SLIG_0011_W;1.000;
AC_LIGA_0012_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0012_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0012_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0012_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0012_2;AC_SLIG_0012_W;1.000;
AC_LIGA_0013_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0013_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0013_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0013_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0013_2;AC_SLIG_0013_W;1.000;
AC_LIGA_0014_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0014_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0014_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0014_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0014_2;AC_SLIG_0014_W;1.000;
AC_LIGA_0015_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0015_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0015_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0015_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0015_2;AC_SLIG_0015_W;1.000;
AC_LIGA_0016_2;AC_MBUC_0017_W;1.000;
AC_LIGA_0016_2;AC_MCOT_0014_W;1.000;
AC_LIGA_0016_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0016_2;AC_MNIP_0028_W;1.000;
AC_LIGA_0016_2;AC_MTFL_0003_W;1.000;
AC_LIGA_0016_2;AC_MVAL_0019_W;1.000;
AC_LIGA_0016_2;AC_SLIG_0016_W;1.000;
AC_LIGA_0017_2;AC_SLIG_0017_W;1.000;
AC_LIGA_0018_2;AC_MVAL_0017_W;1.000;
AC_LIGA_0018_2;AC_SLIG_0018_W;1.000;
AC_LIGA_0019_2;AC_MCOT_0013_W;1.000;
AC_LIGA_0019_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0019_2;AC_MTFL_0004_W;1.000;
AC_LIGA_0019_2;AC_MVAL_0027_W;1.000;
AC_LIGA_0019_2;AC_SLIG_0019_W;1.000;
AC_LIGA_0020_2;AC_MCOT_0014_W;1.000;
AC_LIGA_0020_2;AC_MCOT_0015_W;1.000;
AC_LIGA_0020_2;AC_MNIP_0027_W;1.000;
AC_LIGA_0020_2;AC_MNIP_0028_W;1.000;
AC_LIGA_0020_2;AC_MTFL_0003_W;1.000;
AC_LIGA_0020_2;AC_SLIG_0020_W;1.000;
AC_LIGA_0021_2;AC_SLIG_0024_W;1.000;
AC_LIGA_0022_2;AC_SLIG_0025_W;1.000;
AC_PLUG_0001_2;AC_MPLU_0006_W;1.000;
AC_PLUG_0001_2;AC_SPLU_0001_W;1.000;
AC_REGU_0004_2;AC_SRER_0002_W;1.000;
AC_REGU_0005_2;AC_SRER_0002_W;1.000;
AC_REGU_0006_2;AC_SRER_0002_W;1.000;
AC_REGU_0007_2;AC_SRER_0001_W;1.000;
AC_REGU_0008_2;AC_SRER_0010_W;1.000;
AC_REGU_0009_2;AC_SRER_0002_W;1.000;
AC_REGU_0010_2;AC_SRER_0002_W;1.000;
AC_REGU_0011_2;AC_SRER_0001_W;1.000;
AC_REGU_0012_2;AC_SRER_0002_W;1.000;
AC_REGU_0013_2;AC_SRER_0002_W;1.000;
AC_REGU_0015_2;AC_SRER_0001_W;1.000;
AC_REMA_0001_2;AC_SREM_0002_W;1.000;
AC_REME_0001_2;AC_SRME_0004_W;1.000;
AC_REME_0002_2;AC_SREM_0011_W;1.000;
AC_REME_0003_2;AC_SRME_0005_W;1.000;
AC_REPA_0001_2;AC_SREP_0001_W;1.000;
AC_REPA_0002_2;AC_SREP_0002_W;1.000;
AC_REPA_0003_2;AC_SREP_0003_W;1.000;
AC_REPA_0004_2;AC_SREP_0004_W;1.000;
AC_REPA_0005_2;AC_SREP_0005_W;1.000;
AC_REPA_0006_2;AC_SREP_0006_W;1.000;
AC_REPA_0007_2;AC_SREP_0007_W;1.000;
AC_REPA_0008_2;AC_SREP_0008_W;1.000;
AC_REPA_0009_2;AC_SREP_0009_W;1.000;
AC_REPA_0010_2;AC_SREP_0010_W;1.000;
AC_REPA_0010_2;AC_STRO_0037_W;1.000;
AC_REPA_0011_2;AC_SREP_0011_W;1.000;
AC_REPA_0012_2;AC_SREP_0012_W;1.000;
AC_REPA_0013_2;AC_SREP_0013_W;1.000;
AC_REPA_0013_2;AC_STRO_0035_W;1.000;
AC_REPA_0014_2;AC_SREP_0014_W;1.000;
AC_REPA_0015_2;AC_SREP_0015_W;1.000;
AC_REPA_0016_2;AC_SREP_0016_W;1.000;
AC_REPA_0017_2;AC_SREP_0017_W;1.000;
AC_REPA_0018_2;AC_SREP_0018_W;1.000;
AC_REPA_0024_2;AC_SINS_0041_W;1.000;
AC_REPA_0024_2;AC_SREP_0024_W;1.000;
AC_REPA_0026_2;AC_SREP_0026_W;1.000;
AC_REPA_0027_2;AC_SREP_0027_W;1.000;
AC_REPA_0059_2;AC_SREP_0059_W;1.000;
AC_REPA_0060_2;AC_SREP_0060_W;1.000;
AC_REPA_0060_2;AC_STRO_0036_W;1.000;
AC_REPA_0061_2;AC_SREP_0061_W;1.000;
AC_REPA_0062_2;AC_SREP_0062_W;1.000;
AC_RETE_0001_2;AC_SRTE_0001_W;1.000;
AC_RETE_0002_2;AC_SRTE_0002_W;1.000;
AC_RETE_0003_2;AC_SRTE_0003_W;1.000;
AC_TAXA_0001_2;AC_STXV_0001_W;1.000;
AC_TEST_0001_2;AC_SRIE_0023_W;1.000;
AC_TEST_0001_2;AC_STES_0002_W;1.000;
AC_TEST_0003_2;AC_STES_0006_W;1.000;
AC_TROC_0003_2;AC_STRO_0008_W;1.000;
AC_TROC_0004_2;AC_MTFL_0004_W;1.000;
AC_TROC_0004_2;AC_STRO_0012_W;1.000;
AC_TROC_0011_2;AC_MVAL_0017_W;1.000;
AC_TROC_0011_2;AC_STRO_0025_W;1.000;
AC_TROC_0016_2;AC_STRO_0030_W;1.000;
AC_TROC_0017_2;AC_STRO_0032_W;1.000;
AC_TROC_0018_2;AC_STRO_0033_W;1.000;
AC_TROC_0019_2;AC_STRO_0034_W;1.000;
AC_TROC_0020_2;AC_STRO_0007_W;1.000;
AC_TROC_0021_2;AC_SINS_0033_W;1.000;
AC_TROC_0021_2;AC_STRO_0039_W;1.000;
AC_TROC_0022_2;AC_SINS_0034_W;1.000;
AC_TROC_0023_2;AC_SINS_0037_W;1.000;
AC_TROC_0023_2;AC_STRO_0038_W;1.000;
AC_TROC_0024_2;AC_SINS_0038_W;1.000;
AC_TROE_0001_2;AC_STRE_0001_W;1.000;
AC_TROE_0002_2;AC_STRE_0002_W;1.000;
AC_TROE_0003_2;AC_STRE_0003_W;1.000;
AC_TROE_0004_2;AC_STRE_0004_W;1.000;
AC_TROE_0005_2;AC_STRE_0006_W;1.000;
AC_VERI_0001_2;AC_SVER_0001_W;1.000;
AC_VERI_0002_2;AC_SVER_0002_W;1.000;
AC_VERI_0003_2;AC_SVER_0003_W;1.000;
AC_VERI_0004_2;AC_SVER_0004_W;1.000;
AC_VERI_0007_2;AC_STES_0007_W;1.000;
AC_VERI_0008_2;AC_SVER_0008_W;1.000;
AQ_SISA_0004_2;AQ_SIAS_0018_W;1.000;
AT_ABRI_0001_2;AT_SABR_0001_W;1.000;
AT_ABRI_0002_2;AT_SABR_0002_W;1.000;
AT_COLE_0001_2;AT_SCLE_0002_W;1.000;
AT_COLE_0002_2;AT_SCLE_0003_W;1.000;
AT_COLE_0003_2;AT_SCLE_0004_W;1.000;
AT_COLE_0004_2;AT_SCLE_0005_W;1.000;
AT_COLE_0005_2;AT_SCLE_0006_W;1.000;
AT_COLE_0006_2;AT_SINS_0030_W;1.000;
AT_COLO_0001_2;AT_MEST_0001_W;1.000;
AT_COLO_0001_2;AT_MREG_0053_W;1.000;
AT_COLO_0001_2;AT_SCOL_0001_W;1.000;
AT_COLO_0002_2;AT_SCLE_0001_W;1.000;
AT_COLO_0003_2;AT_MTFL_0004_W;1.000;
AT_COLO_0003_2;AT_SCOL_0002_W;1.000;
AT_COLO_0003_2;AT_SCOL_0004_W;1.000;
AT_COLO_0003_2;AT_SCOL_0005_W;1.000;
AT_COLO_0004_2;AT_SCOL_0006_W;1.000;
AT_COLO_0005_2;AT_SCOL_0010_W;1.000;
AT_COLO_0007_2;AT_SCOL_0011_W;1.000;
AT_CONV_0001_2;AT_SCON_0015_W;1.000;
AT_CONV_0003_2;AT_SCON_0018_W;1.000;
AT_CONV_0004_2;AT_SCON_0019_W;1.000;
AT_CONV_0006_2;AT_SCON_0020_W;1.000;
AT_CONV_0007_2;AT_SCON_0021_W;1.000;
AT_CONV_0008_2;AT_SCON_0022_W;1.000;
AT_CONV_0009_2;AT_SCON_0023_W;1.000;
AT_CONV_0010_2;AT_SCON_0024_W;1.000;
AT_CONV_0011_2;AT_SCON_0025_W;1.000;
AT_CONV_0012_2;AT_SCON_0026_W;1.000;
AT_CONV_0013_2;AT_SCON_0027_W;1.000;
AT_CONV_0014_2;AT_SCON_0028_W;1.000;
AT_CONV_0015_2;AT_SCON_0029_W;1.000;
AT_CONV_0016_2;AT_SCON_0030_W;1.000;
AT_CONV_0017_2;AT_SCON_0031_W;1.000;
AT_CONV_0018_2;AT_SCON_0032_W;1.000;
AT_INST_0003_2;AT_SINS_0040_W;1.000;
AT_INST_0005_2;AT_SINS_0041_W;1.000;
AT_INST_0005_2;AT_SREP_0024_W;1.000;
AT_INST_0007_2;AT_SINS_0018_W;1.000;
AT_INST_0008_2;AT_SINS_0019_W;1.000;
AT_INST_0014_2;AT_SREP_0063_W;1.000;
AT_INST_0015_2;AT_SREP_0064_W;1.000;
AT_LIGA_0001_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0001_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0001_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0001_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0001_2;AT_SLIG_0001_W;1.000;
AT_LIGA_0002_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0002_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0002_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0002_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0002_2;AT_SLIG_0002_W;1.000;
AT_LIGA_0003_2;AT_SLIG_0003_W;1.000;
AT_LIGA_0004_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0004_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0004_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0004_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0004_2;AT_SLIG_0004_W;1.000;
AT_LIGA_0005_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0005_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0005_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0005_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0005_2;AT_SLIG_0005_W;1.000;
AT_LIGA_0007_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0007_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0007_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0007_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0007_2;AT_SLIG_0007_W;1.000;
AT_LIGA_0008_2;AT_SLIG_0008_W;1.000;
AT_LIGA_0009_2;AT_MBUC_0023_W;1.000;
AT_LIGA_0009_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0009_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0009_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0009_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0009_2;AT_SLIG_0009_W;1.000;
AT_LIGA_0010_2;AT_MBUC_0002_W;1.000;
AT_LIGA_0010_2;AT_MCOT_0015_W;1.000;
AT_LIGA_0010_2;AT_MNIP_0028_W;1.000;
AT_LIGA_0010_2;AT_MNIP_0029_W;1.000;
AT_LIGA_0010_2;AT_MTFL_0003_W;1.000;
AT_LIGA_0010_2;AT_MVAL_0019_W;1.000;
AT_LIGA_0010_2;AT_SLIG_0010_W;1.000;
AT_LIGA_0011_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0011_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0011_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0011_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0011_2;AT_SLIG_0011_W;1.000;
AT_LIGA_0012_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0012_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0012_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0012_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0012_2;AT_SLIG_0012_W;1.000;
AT_LIGA_0013_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0013_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0013_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0013_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0013_2;AT_SLIG_0013_W;1.000;
AT_LIGA_0014_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0014_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0014_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0014_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0014_2;AT_SLIG_0014_W;1.000;
AT_LIGA_0015_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0015_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0015_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0015_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0015_2;AT_SLIG_0015_W;1.000;
AT_LIGA_0016_2;AT_MBUC_0017_W;1.000;
AT_LIGA_0016_2;AT_MCOT_0014_W;1.000;
AT_LIGA_0016_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0016_2;AT_MNIP_0028_W;1.000;
AT_LIGA_0016_2;AT_MTFL_0003_W;1.000;
AT_LIGA_0016_2;AT_MVAL_0019_W;1.000;
AT_LIGA_0016_2;AT_SLIG_0016_W;1.000;
AT_LIGA_0017_2;AT_SLIG_0017_W;1.000;
AT_LIGA_0018_2;AT_MVAL_0017_W;1.000;
AT_LIGA_0018_2;AT_SLIG_0018_W;1.000;
AT_LIGA_0019_2;AT_MCOT_0013_W;1.000;
AT_LIGA_0019_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0019_2;AT_MTFL_0004_W;1.000;
AT_LIGA_0019_2;AT_MVAL_0027_W;1.000;
AT_LIGA_0019_2;AT_SLIG_0019_W;1.000;
AT_LIGA_0020_2;AT_MCOT_0014_W;1.000;
AT_LIGA_0020_2;AT_MCOT_0015_W;1.000;
AT_LIGA_0020_2;AT_MNIP_0027_W;1.000;
AT_LIGA_0020_2;AT_MNIP_0028_W;1.000;
AT_LIGA_0020_2;AT_MTFL_0003_W;1.000;
AT_LIGA_0020_2;AT_SLIG_0020_W;1.000;
AT_LIGA_0021_2;AT_SLIG_0024_W;1.000;
AT_LIGA_0022_2;AT_SLIG_0025_W;1.000;
AT_PLUG_0001_2;AT_MPLU_0006_W;1.000;
AT_PLUG_0001_2;AT_SPLU_0001_W;1.000;
AT_REGU_0004_2;AT_SRER_0002_W;1.000;
AT_REGU_0005_2;AT_SRER_0002_W;1.000;
AT_REGU_0006_2;AT_SRER_0002_W;1.000;
AT_REGU_0007_2;AT_SRER_0001_W;1.000;
AT_REGU_0008_2;AT_SRER_0010_W;1.000;
AT_REGU_0009_2;AT_SRER_0002_W;1.000;
AT_REGU_0010_2;AT_SRER_0002_W;1.000;
AT_REGU_0011_2;AT_SRER_0001_W;1.000;
AT_REGU_0012_2;AT_SRER_0002_W;1.000;
AT_REGU_0013_2;AT_SRER_0002_W;1.000;
AT_REGU_0015_2;AT_SRER_0001_W;1.000;
AT_REPA_0001_2;AT_SREP_0001_W;1.000;
AT_REPA_0002_2;AT_SREP_0002_W;1.000;
AT_REPA_0003_2;AT_SREP_0003_W;1.000;
AT_REPA_0004_2;AT_SREP_0004_W;1.000;
AT_REPA_0005_2;AT_SREP_0005_W;1.000;
AT_REPA_0006_2;AT_SREP_0006_W;1.000;
AT_REPA_0007_2;AT_SREP_0007_W;1.000;
AT_REPA_0008_2;AT_SREP_0008_W;1.000;
AT_REPA_0009_2;AT_SREP_0009_W;1.000;
AT_REPA_0010_2;AT_SREP_0010_W;1.000;
AT_REPA_0010_2;AT_STRO_0037_W;1.000;
AT_REPA_0011_2;AT_SREP_0011_W;1.000;
AT_REPA_0012_2;AT_SREP_0012_W;1.000;
AT_REPA_0013_2;AT_SREP_0013_W;1.000;
AT_REPA_0013_2;AT_STRO_0035_W;1.000;
AT_REPA_0014_2;AT_SREP_0014_W;1.000;
AT_REPA_0015_2;AT_SREP_0015_W;1.000;
AT_REPA_0016_2;AT_SREP_0016_W;1.000;
AT_REPA_0017_2;AT_SREP_0017_W;1.000;
AT_REPA_0018_2;AT_SREP_0018_W;1.000;
AT_REPA_0024_2;AT_SINS_0041_W;1.000;
AT_REPA_0024_2;AT_SREP_0024_W;1.000;
AT_REPA_0026_2;AT_SREP_0026_W;1.000;
AT_REPA_0027_2;AT_SREP_0027_W;1.000;
AT_REPA_0059_2;AT_SREP_0059_W;1.000;
AT_REPA_0060_2;AT_SREP_0060_W;1.000;
AT_REPA_0060_2;AT_STRO_0036_W;1.000;
AT_REPA_0061_2;AT_SREP_0061_W;1.000;
AT_REPA_0062_2;AT_SREP_0062_W;1.000;
AT_TAXA_0001_2;AT_STXV_0001_W;1.000;
AT_TROC_0003_2;AT_SRCP_0005_W;1.000;
AT_TROC_0003_2;AT_STRO_0008_W;1.000;
AT_TROC_0004_2;AT_MTFL_0004_W;1.000;
AT_TROC_0004_2;AT_STRO_0012_W;1.000;
AT_TROC_0011_2;AT_MVAL_0017_W;1.000;
AT_TROC_0011_2;AT_STRO_0025_W;1.000;
AT_TROC_0016_2;AT_STRO_0030_W;1.000;
AT_TROC_0017_2;AT_STRO_0032_W;1.000;
AT_TROC_0018_2;AT_STRO_0033_W;1.000;
AT_TROC_0019_2;AT_STRO_0034_W;1.000;
AT_TROC_0020_2;AT_STRO_0007_W;1.000;
AT_TROC_0021_2;AT_SINS_0033_W;1.000;
AT_TROC_0021_2;AT_STRO_0039_W;1.000;
AT_TROC_0022_2;AT_SINS_0034_W;1.000;
AT_TROC_0023_2;AT_SINS_0037_W;1.000;
AT_TROC_0023_2;AT_STRO_0038_W;1.000;
AT_TROC_0024_2;AT_SINS_0038_W;1.000;
AT_TROE_0001_2;AT_STRE_0001_W;1.000;
AT_TROE_0002_2;AT_STRE_0002_W;1.000;
AT_TROE_0003_2;AT_SRCP_0002_W;1.000;
AT_TROE_0003_2;AT_STRE_0003_W;1.000;
AT_TROE_0004_2;AT_STRE_0004_W;1.000;
AT_TROE_0005_2;AT_STRE_0006_W;1.000;
DL_BLOQ_0001_2;DL_SBLO_0001_W;1.000;
DL_BLOQ_0001_2;DL_SBLO_0005_W;1.000;
DL_BLOQ_0002_2;DL_SBLO_0010_W;1.000;
DL_RETE_0001_2;DL_SRTE_0001_W;1.000;
DL_RETE_0002_2;DL_SRTE_0002_W;1.000;
DL_RETE_0003_2;DL_SRTE_0003_W;1.000;
EM_FAGA_0001_2;EM_SELI_0003_W;1.000;
EM_FAGA_0002_2;EM_SELI_0002_W;1.000;
EM_TROC_0003_2;EM_STRO_0008_W;1.000;
EM_TROC_0004_2;EM_MFLX_0004_W;1.000;
EM_TROC_0004_2;EM_MTFL_0004_W;1.000;
EM_TROC_0004_2;EM_MTUB_0070_W;1.000;
EM_TROC_0004_2;EM_STRO_0012_W;1.000;
EM_TROC_0011_2;EM_MVAL_0017_W;1.000;
EM_TROC_0011_2;EM_MVAV_0002_W;1.000;
EM_TROC_0011_2;EM_STRO_0025_W;1.000;
EM_TROC_0016_2;EM_STRO_0030_W;1.000;
EM_TROC_0017_2;EM_STRO_0032_W;1.000;
EM_TROC_0018_2;EM_STRO_0033_W;1.000;
EM_TROC_0019_2;EM_STRO_0034_W;1.000;
EM_TROC_0020_2;EM_STRO_0007_W;1.000;
EM_TROC_0021_2;EM_STRO_0039_W;1.000;
EM_TROC_0023_2;EM_STRO_0038_W;1.000;
EM_VAZA_0001_2;EM_SELI_0004_W;1.000;
EM_VAZA_0002_2;EM_SELI_0001_W;1.000;
IL_ABRI_0001_2;IL_SNMI_0001_W;1.000;
IL_COLE_0001_2;IL_SNMI_0002_W;1.000;
IL_COLE_0006_2;IL_SINS_0030_W;1.000;
IL_COLO_0001_2;IL_MEST_0001_W;1.000;
IL_COLO_0001_2;IL_SCOL_0001_W;1.000;
IL_COLO_0001_2;IL_SNMI_0005_W;1.000;
IL_COLO_0003_2;IL_SCOL_0002_W;1.000;
IL_COLO_0003_2;IL_SCOL_0004_W;1.000;
IL_COLO_0003_2;IL_SCOL_0005_W;1.000;
IL_COLO_0003_2;IL_SNAD_0010_W;1.000;
IL_COLO_0003_2;IL_SNAD_0011_W;1.000;
IL_COLO_0003_2;IL_SNAD_0012_W;1.000;
IL_COLO_0003_2;IL_SRAD_0011_W;1.000;
IL_COLO_0003_2;IL_SRAD_0012_W;1.000;
IL_COLO_0003_2;IL_SRAD_0013_W;1.000;
IL_COLO_0004_2;IL_SCOL_0006_W;1.000;
IL_COLO_0005_2;IL_SCOL_0010_W;1.000;
IL_COLO_0007_2;IL_SCOL_0011_W;1.000;
IL_CONV_0001_2;IL_SNCA_0001_W;1.000;
IL_CONV_0002_2;IL_SNCA_0002_W;1.000;
IL_CONV_0003_2;IL_SNCA_0003_W;1.000;
IL_CONV_0004_2;IL_SNCA_0005_W;1.000;
IL_CONV_0008_2;IL_SNCO_0009_W;1.000;
IL_CONV_0009_2;IL_SNMC_0002_W;1.000;
IL_CONV_0009_2;IL_SNMI_0003_W;1.000;
IL_CONV_0011_2;IL_SNCO_0010_W;1.000;
IL_CONV_0014_2;IL_SNCO_0005_W;1.000;
IL_CONV_0017_2;IL_SNCO_0006_W;1.000;
IL_CRIA_0001_2;IL_SRAD_0001_W;1.000;
IL_EXEC_0002_2;IL_SNAD_0003_W;1.000;
IL_EXEC_0002_2;IL_SRAD_0004_W;1.000;
IL_EXEC_0003_2;IL_SNAD_0004_W;1.000;
IL_EXEC_0003_2;IL_SRAD_0005_W;1.000;
IL_EXEC_0004_2;IL_SNAD_0005_W;1.000;
IL_EXEC_0004_2;IL_SRAD_0006_W;1.000;
IL_INST_0003_2;IL_SINS_0040_W;1.000;
IL_INST_0005_2;IL_SINS_0041_W;1.000;
IL_INST_0007_2;IL_SINS_0018_W;1.000;
IL_INST_0008_2;IL_SINS_0019_W;1.000;
IL_INST_0011_2;IL_SNAD_0016_W;1.000;
IL_LIGA_0001_2;IL_MM16_0004_W;1.000;
IL_LIGA_0001_2;IL_SNCO_0001_W;1.000;
IL_LIGA_0002_2;IL_MM16_0004_W;1.000;
IL_LIGA_0002_2;IL_SNCO_0002_W;1.000;
IL_LIGA_0004_2;IL_MM16_0004_W;1.000;
IL_LIGA_0005_2;IL_MM16_0004_W;1.000;
IL_LIGA_0006_2;IL_SNAD_0006_W;1.000;
IL_LIGA_0006_2;IL_SRAD_0007_W;1.000;
IL_LIGA_0007_2;IL_MM16_0004_W;1.000;
IL_LIGA_0007_2;IL_SNCO_0008_W;1.000;
IL_LIGA_0009_2;IL_MM16_0004_W;1.000;
IL_LIGA_0009_2;IL_SNMC_0003_W;1.000;
IL_LIGA_0009_2;IL_SNMI_0004_W;1.000;
IL_LIGA_0010_2;IL_MC04_0003_W;1.000;
IL_LIGA_0010_2;IL_MM01_0001_W;1.000;
IL_LIGA_0010_2;IL_MM01_0007_W;1.000;
IL_LIGA_0010_2;IL_MM25_0003_W;1.000;
IL_LIGA_0011_2;IL_MM16_0004_W;1.000;
IL_LIGA_0011_2;IL_SNCO_0007_W;1.000;
IL_LIGA_0012_2;IL_MM16_0004_W;1.000;
IL_LIGA_0013_2;IL_MM16_0004_W;1.000;
IL_LIGA_0014_2;IL_MM16_0004_W;1.000;
IL_LIGA_0014_2;IL_SNCO_0003_W;1.000;
IL_LIGA_0015_2;IL_MM16_0004_W;1.000;
IL_LIGA_0016_2;IL_MC04_0003_W;1.000;
IL_LIGA_0016_2;IL_MM01_0001_W;1.000;
IL_LIGA_0016_2;IL_MM01_0007_W;1.000;
IL_LIGA_0016_2;IL_MM25_0003_W;1.000;
IL_LIGA_0017_2;IL_SNMC_0001_W;1.000;
IL_LIGA_0018_2;IL_MC10_0002_W;1.000;
IL_LIGA_0018_2;IL_MC16_0002_W;1.000;
IL_LIGA_0018_2;IL_MM01_0004_W;1.000;
IL_LIGA_0018_2;IL_MM16_0003_W;1.000;
IL_LIGA_0018_2;IL_SNAD_0009_W;1.000;
IL_LIGA_0018_2;IL_SRAD_0010_W;1.000;
IL_LIGA_0019_2;IL_MM16_0004_W;1.000;
IL_LIGA_0019_2;IL_SNCO_0004_W;1.000;
IL_TAXA_0001_2;IL_STXV_0001_W;1.000;
IL_TEST_0001_2;IL_SRAD_0015_W;1.000;
IP_INSM_0001_2;IP_SINP_0001_W;1.000;
MA_AVER_0001_2;MA_SAVE_0001_W;1.000;
MA_AVER_0002_2;MA_SAVE_0002_W;1.000;
MA_AVER_0003_2;MA_SAVE_0003_W;1.000;
MA_AVER_0004_2;MA_SAVE_0006_W;1.000;
MA_COLE_0001_2;MA_SCLE_0002_W;1.000;
MA_COLE_0002_2;MA_SCLE_0003_W;1.000;
MA_COLE_0003_2;MA_SCLE_0004_W;1.000;
MA_COLE_0004_2;MA_SCLE_0005_W;1.000;
MA_COLE_0005_2;MA_SCLE_0006_W;1.000;
MA_COLO_0002_2;MA_SCLE_0001_W;1.000;
MA_RECO_0001_2;MA_SREC_0001_W;1.000;
MA_RETE_0001_2;MA_SRTE_0001_W;1.000;
MA_RETE_0002_2;MA_SRTE_0002_W;1.000;
MA_RETE_0003_2;MA_SRTE_0003_W;1.000;
MA_TAXA_0001_2;MA_STXV_0001_W;1.000;
MA_TEST_0001_2;MA_STES_0002_W;1.000;
MA_TEST_0003_2;MA_STES_0006_W;1.000;
MA_TROE_0001_2;MA_STRE_0001_W;1.000;
MA_TROE_0002_2;MA_STRE_0002_W;1.000;
MA_TROE_0003_2;MA_STRE_0003_W;1.000;
MA_TROE_0004_2;MA_STRE_0004_W;1.000;
MA_TROE_0005_2;MA_STRE_0006_W;1.000;
MA_VERI_0001_2;MA_SVER_0001_W;1.000;
MA_VERI_0002_2;MA_SVER_0002_W;1.000;
MA_VERI_0003_2;MA_SVER_0003_W;1.000;
MA_VERI_0004_2;MA_SVER_0004_W;1.000;
MA_VERI_0007_2;MA_STES_0007_W;1.000;
MA_VERI_0008_2;MA_SVER_0008_W;1.000;
RL_ABRI_0001_2;RL_SABR_0001_W;1.000;
RL_ABRI_0002_2;RL_SABR_0002_W;1.000;
RL_COLE_0001_2;RL_SCLE_0002_W;1.000;
RL_COLE_0002_2;RL_SCLE_0003_W;1.000;
RL_COLE_0003_2;RL_SCLE_0004_W;1.000;
RL_COLE_0004_2;RL_SCLE_0005_W;1.000;
RL_COLE_0005_2;RL_SCLE_0006_W;1.000;
RL_COLE_0006_2;RL_SINS_0030_W;1.000;
RL_COLO_0001_2;RL_MEST_0001_W;1.000;
RL_COLO_0001_2;RL_MREG_0053_W;1.000;
RL_COLO_0001_2;RL_SCOL_0001_W;1.000;
RL_COLO_0002_2;RL_SCLE_0001_W;1.000;
RL_COLO_0003_2;RL_MTFL_0004_W;1.000;
RL_COLO_0003_2;RL_SCOL_0002_W;1.000;
RL_COLO_0003_2;RL_SCOL_0004_W;1.000;
RL_COLO_0003_2;RL_SCOL_0005_W;1.000;
RL_COLO_0004_2;RL_SCOL_0006_W;1.000;
RL_COLO_0005_2;RL_SCOL_0010_W;1.000;
RL_COLO_0007_2;RL_SCOL_0011_W;1.000;
RL_CONV_0001_2;RL_SCON_0015_W;1.000;
RL_CONV_0003_2;RL_SCON_0018_W;1.000;
RL_CONV_0004_2;RL_SCON_0019_W;1.000;
RL_CONV_0006_2;RL_SCON_0020_W;1.000;
RL_CONV_0007_2;RL_SCON_0021_W;1.000;
RL_CONV_0008_2;RL_SCON_0022_W;1.000;
RL_CONV_0009_2;RL_SCON_0023_W;1.000;
RL_CONV_0010_2;RL_SCON_0024_W;1.000;
RL_CONV_0011_2;RL_SCON_0025_W;1.000;
RL_CONV_0012_2;RL_SCON_0026_W;1.000;
RL_CONV_0013_2;RL_SCON_0027_W;1.000;
RL_CONV_0014_2;RL_SCON_0028_W;1.000;
RL_CONV_0015_2;RL_SCON_0029_W;1.000;
RL_CONV_0016_2;RL_SCON_0030_W;1.000;
RL_CONV_0017_2;RL_SCON_0031_W;1.000;
RL_CONV_0018_2;RL_SCON_0032_W;1.000;
RL_INST_0003_2;RL_SINS_0040_W;1.000;
RL_INST_0005_2;RL_SINS_0041_W;1.000;
RL_INST_0005_2;RL_SREP_0024_W;1.000;
RL_INST_0007_2;RL_SINS_0018_W;1.000;
RL_INST_0008_2;RL_SINS_0019_W;1.000;
RL_INST_0014_2;RL_SREP_0063_W;1.000;
RL_INST_0015_2;RL_SREP_0064_W;1.000;
RL_LIGA_0001_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0001_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0001_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0001_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0001_2;RL_SLIG_0001_W;1.000;
RL_LIGA_0002_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0002_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0002_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0002_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0002_2;RL_SLIG_0002_W;1.000;
RL_LIGA_0003_2;RL_SLIG_0003_W;1.000;
RL_LIGA_0004_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0004_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0004_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0004_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0004_2;RL_SLIG_0004_W;1.000;
RL_LIGA_0005_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0005_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0005_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0005_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0005_2;RL_SLIG_0005_W;1.000;
RL_LIGA_0007_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0007_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0007_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0007_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0007_2;RL_SLIG_0007_W;1.000;
RL_LIGA_0008_2;RL_SLIG_0008_W;1.000;
RL_LIGA_0009_2;RL_MBUC_0023_W;1.000;
RL_LIGA_0009_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0009_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0009_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0009_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0009_2;RL_SLIG_0009_W;1.000;
RL_LIGA_0010_2;RL_MBUC_0002_W;1.000;
RL_LIGA_0010_2;RL_MCOT_0015_W;1.000;
RL_LIGA_0010_2;RL_MNIP_0028_W;1.000;
RL_LIGA_0010_2;RL_MNIP_0029_W;1.000;
RL_LIGA_0010_2;RL_MTFL_0003_W;1.000;
RL_LIGA_0010_2;RL_MVAL_0019_W;1.000;
RL_LIGA_0010_2;RL_SLIG_0010_W;1.000;
RL_LIGA_0011_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0011_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0011_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0011_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0011_2;RL_SLIG_0011_W;1.000;
RL_LIGA_0012_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0012_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0012_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0012_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0012_2;RL_SLIG_0012_W;1.000;
RL_LIGA_0013_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0013_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0013_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0013_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0013_2;RL_SLIG_0013_W;1.000;
RL_LIGA_0014_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0014_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0014_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0014_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0014_2;RL_SLIG_0014_W;1.000;
RL_LIGA_0015_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0015_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0015_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0015_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0015_2;RL_SLIG_0015_W;1.000;
RL_LIGA_0016_2;RL_MBUC_0017_W;1.000;
RL_LIGA_0016_2;RL_MCOT_0014_W;1.000;
RL_LIGA_0016_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0016_2;RL_MNIP_0028_W;1.000;
RL_LIGA_0016_2;RL_MTFL_0003_W;1.000;
RL_LIGA_0016_2;RL_MVAL_0019_W;1.000;
RL_LIGA_0016_2;RL_SLIG_0016_W;1.000;
RL_LIGA_0017_2;RL_SLIG_0017_W;1.000;
RL_LIGA_0018_2;RL_MVAL_0017_W;1.000;
RL_LIGA_0018_2;RL_SLIG_0018_W;1.000;
RL_LIGA_0019_2;RL_MCOT_0013_W;1.000;
RL_LIGA_0019_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0019_2;RL_MTFL_0004_W;1.000;
RL_LIGA_0019_2;RL_MVAL_0027_W;1.000;
RL_LIGA_0019_2;RL_SLIG_0019_W;1.000;
RL_LIGA_0020_2;RL_MCOT_0014_W;1.000;
RL_LIGA_0020_2;RL_MCOT_0015_W;1.000;
RL_LIGA_0020_2;RL_MNIP_0027_W;1.000;
RL_LIGA_0020_2;RL_MNIP_0028_W;1.000;
RL_LIGA_0020_2;RL_MTFL_0003_W;1.000;
RL_LIGA_0020_2;RL_SLIG_0020_W;1.000;
RL_LIGA_0021_2;RL_SLIG_0024_W;1.000;
RL_LIGA_0022_2;RL_SLIG_0025_W;1.000;
RL_PLUG_0001_2;RL_MPLU_0006_W;1.000;
RL_PLUG_0001_2;RL_SPLU_0001_W;1.000;
RL_REGU_0004_2;RL_SRER_0002_W;1.000;
RL_REGU_0005_2;RL_SRER_0002_W;1.000;
RL_REGU_0006_2;RL_SRER_0002_W;1.000;
RL_REGU_0007_2;RL_SRER_0001_W;1.000;
RL_REGU_0008_2;RL_SRER_0010_W;1.000;
RL_REGU_0009_2;RL_SRER_0002_W;1.000;
RL_REGU_0010_2;RL_SRER_0002_W;1.000;
RL_REGU_0011_2;RL_SRER_0001_W;1.000;
RL_REGU_0012_2;RL_SRER_0002_W;1.000;
RL_REGU_0013_2;RL_SRER_0002_W;1.000;
RL_REGU_0015_2;RL_SRER_0001_W;1.000;
RL_REMA_0001_2;RL_SREM_0002_W;1.000;
RL_REME_0002_2;RL_SREM_0011_W;1.000;
RL_REPA_0001_2;RL_SREP_0001_W;1.000;
RL_REPA_0002_2;RL_SREP_0002_W;1.000;
RL_REPA_0003_2;RL_SREP_0003_W;1.000;
RL_REPA_0004_2;RL_SREP_0004_W;1.000;
RL_REPA_0005_2;RL_SREP_0005_W;1.000;
RL_REPA_0006_2;RL_SREP_0006_W;1.000;
RL_REPA_0007_2;RL_SREP_0007_W;1.000;
RL_REPA_0008_2;RL_SREP_0008_W;1.000;
RL_REPA_0009_2;RL_SREP_0009_W;1.000;
RL_REPA_0010_2;RL_SREP_0010_W;1.000;
RL_REPA_0010_2;RL_STRO_0037_W;1.000;
RL_REPA_0011_2;RL_SREP_0011_W;1.000;
RL_REPA_0012_2;RL_SREP_0012_W;1.000;
RL_REPA_0013_2;RL_SREP_0013_W;1.000;
RL_REPA_0013_2;RL_STRO_0035_W;1.000;
RL_REPA_0014_2;RL_SREP_0014_W;1.000;
RL_REPA_0015_2;RL_SREP_0015_W;1.000;
RL_REPA_0016_2;RL_SREP_0016_W;1.000;
RL_REPA_0017_2;RL_SREP_0017_W;1.000;
RL_REPA_0018_2;RL_SREP_0018_W;1.000;
RL_REPA_0024_2;RL_SINS_0041_W;1.000;
RL_REPA_0024_2;RL_SREP_0024_W;1.000;
RL_REPA_0026_2;RL_SREP_0026_W;1.000;
RL_REPA_0027_2;RL_SREP_0027_W;1.000;
RL_REPA_0059_2;RL_SREP_0059_W;1.000;
RL_REPA_0060_2;RL_SREP_0060_W;1.000;
RL_REPA_0060_2;RL_STRO_0036_W;1.000;
RL_REPA_0061_2;RL_SREP_0061_W;1.000;
RL_REPA_0062_2;RL_SREP_0062_W;1.000;
RL_TAXA_0001_2;RL_STXV_0001_W;1.000;
RL_TEST_0001_2;RL_STES_0002_W;1.000;
RL_TEST_0003_2;RL_STES_0006_W;1.000;
RL_TROC_0003_2;RL_SRCP_0005_W;1.000;
RL_TROC_0003_2;RL_STRO_0008_W;1.000;
RL_TROC_0004_2;RL_MTFL_0004_W;1.000;
RL_TROC_0004_2;RL_STRO_0012_W;1.000;
RL_TROC_0011_2;RL_MVAL_0017_W;1.000;
RL_TROC_0011_2;RL_STRO_0025_W;1.000;
RL_TROC_0016_2;RL_STRO_0030_W;1.000;
RL_TROC_0017_2;RL_STRO_0032_W;1.000;
RL_TROC_0018_2;RL_STRO_0033_W;1.000;
RL_TROC_0019_2;RL_STRO_0034_W;1.000;
RL_TROC_0020_2;RL_STRO_0007_W;1.000;
RL_TROC_0021_2;RL_SINS_0033_W;1.000;
RL_TROC_0021_2;RL_STRO_0039_W;1.000;
RL_TROC_0022_2;RL_SINS_0034_W;1.000;
RL_TROC_0023_2;RL_SINS_0037_W;1.000;
RL_TROC_0023_2;RL_STRO_0038_W;1.000;
RL_TROC_0024_2;RL_SINS_0038_W;1.000;
RL_TROE_0001_2;RL_STRE_0001_W;1.000;
RL_TROE_0002_2;RL_STRE_0002_W;1.000;
RL_TROE_0003_2;RL_SRCP_0002_W;1.000;
RL_TROE_0003_2;RL_STRE_0003_W;1.000;
RL_TROE_0004_2;RL_STRE_0004_W;1.000;
RL_TROE_0005_2;RL_STRE_0006_W;1.000;
SP_TROE_0001_2;SP_STRE_0001_W;1.000;
SP_TROE_0002_2;SP_STRE_0002_W;1.000;
SP_TROE_0003_2;SP_STRE_0003_W;1.000;
SP_TROE_0004_2;SP_STRE_0004_W;1.000;
SP_TROE_0005_2;SP_STRE_0006_W;1.000;
SS_AVER_0001_2;SS_SAVE_0001_W;1.000;
SS_AVER_0002_2;SS_SAVE_0002_W;1.000;
SS_AVER_0003_2;SS_SAVE_0003_W;1.000;
SS_AVER_0004_2;SS_SAVE_0006_W;1.000;
SS_BLOQ_0001_2;SS_SBLO_0001_W;1.000;
SS_BLOQ_0001_2;SS_SBLO_0005_W;1.000;
SS_BLOQ_0002_2;SS_SBLO_0010_W;1.000;
SS_COLE_0001_2;SS_SCLE_0002_W;1.000;
SS_COLE_0002_2;SS_SCLE_0003_W;1.000;
SS_COLE_0003_2;SS_SCLE_0004_W;1.000;
SS_COLE_0004_2;SS_SCLE_0005_W;1.000;
SS_COLE_0005_2;SS_SCLE_0006_W;1.000;
SS_COLE_0006_2;SS_SINS_0030_W;1.000;
SS_COLO_0001_2;SS_MEST_0001_W;1.000;
SS_COLO_0001_2;SS_MREG_0053_W;1.000;
SS_COLO_0001_2;SS_SCOL_0001_W;1.000;
SS_COLO_0002_2;SS_SCLE_0001_W;1.000;
SS_COLO_0003_2;SS_MTFL_0004_W;1.000;
SS_COLO_0003_2;SS_SCOL_0002_W;1.000;
SS_COLO_0003_2;SS_SCOL_0004_W;1.000;
SS_COLO_0003_2;SS_SCOL_0005_W;1.000;
SS_COLO_0004_2;SS_SCOL_0006_W;1.000;
SS_COLO_0005_2;SS_SCOL_0010_W;1.000;
SS_COLO_0007_2;SS_SCOL_0011_W;1.000;
SS_CONV_0001_2;SS_SCON_0015_W;1.000;
SS_CONV_0003_2;SS_SCON_0018_W;1.000;
SS_CONV_0004_2;SS_SCON_0019_W;1.000;
SS_CONV_0006_2;SS_SCON_0020_W;1.000;
SS_CONV_0007_2;SS_SCON_0021_W;1.000;
SS_CONV_0008_2;SS_SCON_0022_W;1.000;
SS_CONV_0009_2;SS_SCON_0023_W;1.000;
SS_CONV_0010_2;SS_SCON_0024_W;1.000;
SS_CONV_0011_2;SS_SCON_0025_W;1.000;
SS_CONV_0012_2;SS_SCON_0026_W;1.000;
SS_CONV_0013_2;SS_SCON_0027_W;1.000;
SS_CONV_0014_2;SS_SCON_0028_W;1.000;
SS_CONV_0015_2;SS_SCON_0029_W;1.000;
SS_CONV_0016_2;SS_SCON_0030_W;1.000;
SS_CONV_0017_2;SS_SCON_0031_W;1.000;
SS_CONV_0018_2;SS_SCON_0032_W;1.000;
SS_FECH_0001_2;SS_SBLO_0004_W;1.000;
SS_INSM_0001_2;SS_SINP_0001_W;1.000;
SS_INST_0003_2;SS_SINS_0040_W;1.000;
SS_INST_0005_2;SS_SINS_0041_W;1.000;
SS_INST_0005_2;SS_SREP_0024_W;1.000;
SS_INST_0007_2;SS_SINS_0018_W;1.000;
SS_INST_0008_2;SS_SINS_0019_W;1.000;
SS_INST_0014_2;SS_SREP_0063_W;1.000;
SS_INST_0015_2;SS_SREP_0064_W;1.000;
SS_LIGA_0001_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0001_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0001_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0001_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0001_2;SS_SLIG_0001_W;1.000;
SS_LIGA_0002_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0002_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0002_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0002_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0002_2;SS_SLIG_0002_W;1.000;
SS_LIGA_0003_2;SS_SLIG_0003_W;1.000;
SS_LIGA_0004_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0004_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0004_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0004_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0004_2;SS_SLIG_0004_W;1.000;
SS_LIGA_0005_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0005_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0005_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0005_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0005_2;SS_SLIG_0005_W;1.000;
SS_LIGA_0007_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0007_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0007_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0007_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0007_2;SS_SLIG_0007_W;1.000;
SS_LIGA_0008_2;SS_SLIG_0008_W;1.000;
SS_LIGA_0009_2;SS_MBUC_0023_W;1.000;
SS_LIGA_0009_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0009_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0009_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0009_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0009_2;SS_SLIG_0009_W;1.000;
SS_LIGA_0010_2;SS_MBUC_0002_W;1.000;
SS_LIGA_0010_2;SS_MCOT_0015_W;1.000;
SS_LIGA_0010_2;SS_MNIP_0028_W;1.000;
SS_LIGA_0010_2;SS_MNIP_0029_W;1.000;
SS_LIGA_0010_2;SS_MTFL_0003_W;1.000;
SS_LIGA_0010_2;SS_MVAL_0019_W;1.000;
SS_LIGA_0010_2;SS_SLIG_0010_W;1.000;
SS_LIGA_0011_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0011_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0011_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0011_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0011_2;SS_SLIG_0011_W;1.000;
SS_LIGA_0012_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0012_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0012_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0012_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0012_2;SS_SLIG_0012_W;1.000;
SS_LIGA_0013_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0013_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0013_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0013_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0013_2;SS_SLIG_0013_W;1.000;
SS_LIGA_0014_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0014_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0014_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0014_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0014_2;SS_SLIG_0014_W;1.000;
SS_LIGA_0015_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0015_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0015_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0015_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0015_2;SS_SLIG_0015_W;1.000;
SS_LIGA_0016_2;SS_MBUC_0017_W;1.000;
SS_LIGA_0016_2;SS_MCOT_0014_W;1.000;
SS_LIGA_0016_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0016_2;SS_MNIP_0028_W;1.000;
SS_LIGA_0016_2;SS_MTFL_0003_W;1.000;
SS_LIGA_0016_2;SS_MVAL_0019_W;1.000;
SS_LIGA_0016_2;SS_SLIG_0016_W;1.000;
SS_LIGA_0017_2;SS_SLIG_0017_W;1.000;
SS_LIGA_0018_2;SS_MVAL_0017_W;1.000;
SS_LIGA_0018_2;SS_SLIG_0018_W;1.000;
SS_LIGA_0019_2;SS_MCOT_0013_W;1.000;
SS_LIGA_0019_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0019_2;SS_MTFL_0004_W;1.000;
SS_LIGA_0019_2;SS_MVAL_0027_W;1.000;
SS_LIGA_0019_2;SS_SLIG_0019_W;1.000;
SS_LIGA_0020_2;SS_MCOT_0014_W;1.000;
SS_LIGA_0020_2;SS_MCOT_0015_W;1.000;
SS_LIGA_0020_2;SS_MNIP_0027_W;1.000;
SS_LIGA_0020_2;SS_MNIP_0028_W;1.000;
SS_LIGA_0020_2;SS_MTFL_0003_W;1.000;
SS_LIGA_0020_2;SS_SLIG_0020_W;1.000;
SS_LIGA_0021_2;SS_SLIG_0024_W;1.000;
SS_LIGA_0022_2;SS_SLIG_0025_W;1.000;
SS_PLUG_0001_2;SS_MPLU_0006_W;1.000;
SS_PLUG_0001_2;SS_SPLU_0001_W;1.000;
SS_RECO_0001_2;SS_SREC_0001_W;1.000;
SS_REGU_0004_2;SS_SRER_0002_W;1.000;
SS_REGU_0005_2;SS_SRER_0002_W;1.000;
SS_REGU_0006_2;SS_SRER_0002_W;1.000;
SS_REGU_0007_2;SS_SRER_0001_W;1.000;
SS_REGU_0008_2;SS_SRER_0010_W;1.000;
SS_REGU_0009_2;SS_SRER_0002_W;1.000;
SS_REGU_0010_2;SS_SRER_0002_W;1.000;
SS_REGU_0011_2;SS_SRER_0001_W;1.000;
SS_REGU_0012_2;SS_SRER_0002_W;1.000;
SS_REGU_0013_2;SS_SRER_0002_W;1.000;
SS_REGU_0015_2;SS_SRER_0001_W;1.000;
SS_REMA_0001_2;SS_SREM_0002_W;1.000;
SS_REME_0001_2;SS_SRME_0004_W;1.000;
SS_REME_0002_2;SS_SREM_0011_W;1.000;
SS_REME_0003_2;SS_SRME_0005_W;1.000;
SS_REPA_0001_2;SS_SREP_0001_W;1.000;
SS_REPA_0002_2;SS_SREP_0002_W;1.000;
SS_REPA_0003_2;SS_SREP_0003_W;1.000;
SS_REPA_0004_2;SS_SREP_0004_W;1.000;
SS_REPA_0005_2;SS_SREP_0005_W;1.000;
SS_REPA_0006_2;SS_SREP_0006_W;1.000;
SS_REPA_0007_2;SS_SREP_0007_W;1.000;
SS_REPA_0008_2;SS_SREP_0008_W;1.000;
SS_REPA_0009_2;SS_SREP_0009_W;1.000;
SS_REPA_0010_2;SS_SREP_0010_W;1.000;
SS_REPA_0010_2;SS_STRO_0037_W;1.000;
SS_REPA_0011_2;SS_SREP_0011_W;1.000;
SS_REPA_0012_2;SS_SREP_0012_W;1.000;
SS_REPA_0013_2;SS_SREP_0013_W;1.000;
SS_REPA_0013_2;SS_STRO_0035_W;1.000;
SS_REPA_0014_2;SS_SREP_0014_W;1.000;
SS_REPA_0015_2;SS_SREP_0015_W;1.000;
SS_REPA_0016_2;SS_SREP_0016_W;1.000;
SS_REPA_0017_2;SS_SREP_0017_W;1.000;
SS_REPA_0018_2;SS_SREP_0018_W;1.000;
SS_REPA_0024_2;SS_SINS_0041_W;1.000;
SS_REPA_0024_2;SS_SREP_0024_W;1.000;
SS_REPA_0026_2;SS_SREP_0026_W;1.000;
SS_REPA_0027_2;SS_SREP_0027_W;1.000;
SS_REPA_0059_2;SS_SREP_0059_W;1.000;
SS_REPA_0060_2;SS_SREP_0060_W;1.000;
SS_REPA_0060_2;SS_STRO_0036_W;1.000;
SS_REPA_0061_2;SS_SREP_0061_W;1.000;
SS_REPA_0062_2;SS_SREP_0062_W;1.000;
SS_RETE_0001_2;SS_SRTE_0001_W;1.000;
SS_RETE_0002_2;SS_SRTE_0002_W;1.000;
SS_RETE_0003_2;SS_SRTE_0003_W;1.000;
SS_RETI_0001_2;SS_SRET_0003_W;1.000;
SS_TAXA_0001_2;SS_STXV_0001_W;1.000;
SS_TEST_0001_2;SS_STES_0002_W;1.000;
SS_TEST_0003_2;SS_STES_0006_W;1.000;
SS_TROC_0003_2;SS_SRCP_0005_W;1.000;
SS_TROC_0003_2;SS_STRO_0008_W;1.000;
SS_TROC_0004_2;SS_MTFL_0004_W;1.000;
SS_TROC_0004_2;SS_STRO_0012_W;1.000;
SS_TROC_0011_2;SS_MVAL_0017_W;1.000;
SS_TROC_0011_2;SS_STRO_0025_W;1.000;
SS_TROC_0016_2;SS_STRO_0030_W;1.000;
SS_TROC_0017_2;SS_STRO_0032_W;1.000;
SS_TROC_0018_2;SS_STRO_0033_W;1.000;
SS_TROC_0019_2;SS_STRO_0034_W;1.000;
SS_TROC_0020_2;SS_STRO_0007_W;1.000;
SS_TROC_0021_2;SS_SINS_0033_W;1.000;
SS_TROC_0021_2;SS_STRO_0039_W;1.000;
SS_TROC_0022_2;SS_SINS_0034_W;1.000;
SS_TROC_0023_2;SS_SINS_0037_W;1.000;
SS_TROC_0023_2;SS_STRO_0038_W;1.000;
SS_TROC_0024_2;SS_SINS_0038_W;1.000;
SS_TROE_0001_2;SS_STRE_0001_W;1.000;
SS_TROE_0002_2;SS_STRE_0002_W;1.000;
SS_TROE_0003_2;SS_SRCP_0002_W;1.000;
SS_TROE_0003_2;SS_STRE_0003_W;1.000;
SS_TROE_0004_2;SS_STRE_0004_W;1.000;
SS_TROE_0005_2;SS_STRE_0006_W;1.000;
SS_VERI_0001_2;SS_SVER_0001_W;1.000;
SS_VERI_0002_2;SS_SVER_0002_W;1.000;
SS_VERI_0003_2;SS_SVER_0003_W;1.000;
SS_VERI_0004_2;SS_SVER_0004_W;1.000;
SS_VERI_0007_2;SS_STES_0007_W;1.000;
SS_VERI_0008_2;SS_SVER_0008_W;1.000;
SV_AVSG_0001_2;SV_SAVE_0005_W;1.000;
SV_TEST_0001_2;SV_STES_0002_W;1.000;
SV_TEST_0003_2;SV_STES_0006_W;1.000;
VR_EXTR_0001_2;VR_SCEXT_0003_W;1.000;
VR_EXTR_0001_2;VR_SCEXT_0022_W;1.000;
VR_EXTR_0002_2;VR_SCEXT_0005_W;1.000;
VR_EXTR_0004_2;VR_SCEXT_0007_W;1.000;
VR_EXTR_0005_2;VR_SCEXT_0011_W;1.000;
VR_EXTR_0006_2;VR_SCEXT_0009_W;1.000;
VR_EXTR_0008_2;VR_SCAT_0028_W;1.000;
VR_EXTR_0008_2;VR_SCEXT_0018_W;1.000;
VR_EXTR_0008_2;VR_SCEXT_0024_W;1.000;
VR_EXTR_0008_2;VR_SRCO_S019_W;1.000;
VR_EXTR_0009_2;VR_SCEXT_0011_W;1.000;
VR_EXTR_0010_2;VR_SCEXT_0003_W;1.000;
VR_EXTR_0010_2;VR_SCEXT_0022_W;1.000;
VR_EXTR_0011_2;VR_SCEXT_0011_W;1.000;
VR_EXTR_0012_2;VR_SCEXT_0003_W;1.000;
VR_EXTR_0012_2;VR_SCEXT_0022_W;1.000;
VR_EXTR_0013_2;VR_SCEXT_0003_W;1.000;
VR_EXTR_0013_2;VR_SCEXT_0022_W;1.000;
VR_EXTR_0014_2;VR_SCEXT_0011_W;1.000;
VR_EXTR_0015_2;VR_SCAT_0028_W;1.000;
VR_EXTR_0015_2;VR_SCEXT_0018_W;1.000;
VR_EXTR_0015_2;VR_SCEXT_0024_W;1.000;
VR_EXTR_0015_2;VR_SRCO_S019_W;1.000;
VR_EXTR_0016_2;VR_SCEXT_0003_W;1.000;
VR_EXTR_0016_2;VR_SCEXT_0022_W;1.000;
VR_EXTR_0017_2;VR_S14A_0003_W;1.000;
VR_EXTR_0017_2;VR_S14B_0003_W;1.000;
VR_EXTR_0017_2;VR_S14C_0003_W;1.000;
VR_EXTR_0017_2;VR_S18A_0004_W;1.000;
VR_EXTR_0017_2;VR_S18B_0004_W;1.000;
VR_EXTR_0017_2;VR_S18C_0004_W;1.000;
VR_EXTR_0017_2;VR_SA08_0003_W;1.000;
VR_EXTR_0017_2;VR_SA14_0003_W;1.000;
VR_EXTR_0017_2;VR_SA18_0004_W;1.000;
VR_EXTR_0017_2;VR_SA8A_0003_W;1.000;
VR_EXTR_0017_2;VR_SA8B_0003_W;1.000;
VR_EXTR_0017_2;VR_SA8C_0003_W;1.000;
VR_EXTR_0017_2;VR_SCAT_0010_W;1.000;
VR_EXTR_0017_2;VR_SCEA_0003_W;1.000;
VR_EXTR_0017_2;VR_SCEXT_0023_W;1.000;
VR_EXTR_0017_2;VR_SPRT_0003_W;1.000;
VR_EXTR_0018_2;VR_SCAT_0028_W;1.000;
VR_EXTR_0018_2;VR_SCEXT_0018_W;1.000;
VR_EXTR_0018_2;VR_SCEXT_0024_W;1.000;
VR_EXTR_0018_2;VR_SRCO_S019_W;1.000;
VR_EXTR_0019_2;VR_SCEXT_0025_W;1.000;
VR_EXTR_0020_2;VR_SCAT_0061_W;1.000;
VR_EXTR_0020_2;VR_SCEXT_0026_W;1.000;
VR_EXTR_0021_2;VR_SCAT_0063_W;1.000;
VR_EXTR_0021_2;VR_SCEXT_0027_W;1.000;
VR_EXTR_0022_2;VR_SCAT_0020_W;1.000;
VR_EXTR_0022_2;VR_SCEXT_0028_W;1.000;
VR_EXTR_0023_2;VR_SCAT_0019_W;1.000;
VR_EXTR_0023_2;VR_SCEXT_0029_W;1.000;
VT_EXVT_0001_2;VT_SAVE_0008_W;1.000;
VT_REPA_0001_2;VT_SREP_0001_W;1.000;
VT_REPA_0002_2;VT_SREP_0002_W;1.000;
VT_REPA_0003_2;VT_SREP_0003_W;1.000;
VT_REPA_0004_2;VT_SREP_0004_W;1.000;
VT_REPA_0005_2;VT_SREP_0005_W;1.000;
VT_REPA_0006_2;VT_SREP_0006_W;1.000;
VT_REPA_0007_2;VT_SREP_0007_W;1.000;
VT_REPA_0008_2;VT_SREP_0008_W;1.000;
VT_REPA_0009_2;VT_SREP_0009_W;1.000;
VT_REPA_0010_2;VT_SREP_0010_W;1.000;
VT_REPA_0011_2;VT_SREP_0011_W;1.000;
VT_REPA_0012_2;VT_SREP_0012_W;1.000;
VT_REPA_0013_2;VT_SREP_0013_W;1.000;
VT_REPA_0014_2;VT_SREP_0014_W;1.000;
VT_REPA_0015_2;VT_SREP_0015_W;1.000;
VT_REPA_0016_2;VT_SREP_0016_W;1.000;
VT_REPA_0017_2;VT_SREP_0017_W;1.000;
VT_REPA_0018_2;VT_SREP_0018_W;1.000;
VT_REPA_0024_2;VT_SREP_0024_W;1.000;
VT_REPA_0026_2;VT_SREP_0026_W;1.000;
VT_REPA_0027_2;VT_SREP_0027_W;1.000;
VT_REPA_0059_2;VT_SREP_0059_W;1.000;
VT_REPA_0060_2;VT_SREP_0060_W;1.000;
VT_REPA_0061_2;VT_SREP_0061_W;1.000;
VT_REPA_0062_2;VT_SREP_0062_W;1.000;
VT_TEST_0001_2;VT_STES_0002_W;1.000;
VT_TEST_0003_2;VT_STES_0006_W;1.000;
