TimeQuest Timing Analyzer report for circuitoRegsULA
Mon Jul  2 10:01:24 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; circuitoRegsULA                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.11 MHz ; 105.11 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -8.514 ; -1413.282     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -217.925              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                               ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.514 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.008      ; 9.560      ;
; -8.511 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.008      ; 9.557      ;
; -8.510 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.008      ; 9.556      ;
; -8.505 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.537      ;
; -8.504 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.536      ;
; -8.480 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.512      ;
; -8.480 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.512      ;
; -8.477 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.014      ; 9.529      ;
; -8.474 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; 0.005      ; 9.517      ;
; -8.474 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; 0.005      ; 9.517      ;
; -8.474 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.014      ; 9.526      ;
; -8.473 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.014      ; 9.525      ;
; -8.468 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.506      ;
; -8.467 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.505      ;
; -8.449 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; clk          ; clk         ; 1.000        ; 0.008      ; 9.495      ;
; -8.446 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; clk          ; clk         ; 1.000        ; 0.008      ; 9.492      ;
; -8.443 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; -0.004     ; 9.477      ;
; -8.443 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; -0.004     ; 9.477      ;
; -8.443 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.481      ;
; -8.443 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.481      ;
; -8.442 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; -0.004     ; 9.476      ;
; -8.437 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; 0.011      ; 9.486      ;
; -8.437 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; 0.011      ; 9.486      ;
; -8.433 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; clk          ; clk         ; 1.000        ; 0.014      ; 9.485      ;
; -8.430 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; clk          ; clk         ; 1.000        ; 0.014      ; 9.482      ;
; -8.420 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.452      ;
; -8.419 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.451      ;
; -8.418 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.450      ;
; -8.411 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.023      ; 9.472      ;
; -8.408 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst2 ; clk          ; clk         ; 1.000        ; 0.008      ; 9.454      ;
; -8.408 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.023      ; 9.469      ;
; -8.407 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.023      ; 9.468      ;
; -8.402 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; 0.009      ; 9.449      ;
; -8.401 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; 0.009      ; 9.448      ;
; -8.392 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst2 ; clk          ; clk         ; 1.000        ; 0.014      ; 9.444      ;
; -8.377 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; 0.009      ; 9.424      ;
; -8.377 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 1.000        ; 0.009      ; 9.424      ;
; -8.371 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; 0.020      ; 9.429      ;
; -8.371 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; 0.020      ; 9.429      ;
; -8.346 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; clk          ; clk         ; 1.000        ; 0.023      ; 9.407      ;
; -8.343 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; clk          ; clk         ; 1.000        ; 0.023      ; 9.404      ;
; -8.341 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 1.000        ; -0.010     ; 9.369      ;
; -8.340 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; 0.011      ; 9.389      ;
; -8.340 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; 0.011      ; 9.389      ;
; -8.339 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; 0.011      ; 9.388      ;
; -8.329 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 1.000        ; -0.004     ; 9.363      ;
; -8.328 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 1.000        ; -0.004     ; 9.362      ;
; -8.328 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 1.000        ; 0.005      ; 9.371      ;
; -8.328 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 1.000        ; 0.005      ; 9.371      ;
; -8.327 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 1.000        ; 0.005      ; 9.370      ;
; -8.319 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.006     ; 9.351      ;
; -8.318 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.006     ; 9.350      ;
; -8.317 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; 0.009      ; 9.364      ;
; -8.316 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 1.000        ; 0.009      ; 9.363      ;
; -8.315 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 1.000        ; 0.009      ; 9.362      ;
; -8.314 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 1.000        ; 0.008      ; 9.360      ;
; -8.314 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; 0.008      ; 9.360      ;
; -8.305 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst46|inst2 ; clk          ; clk         ; 1.000        ; 0.023      ; 9.366      ;
; -8.299 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; 0.002      ; 9.339      ;
; -8.299 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 9.339      ;
; -8.298 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 9.338      ;
; -8.294 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.332      ;
; -8.293 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.331      ;
; -8.286 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 1.000        ; 0.008      ; 9.332      ;
; -8.276 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.314      ;
; -8.275 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 1.000        ; -0.006     ; 9.307      ;
; -8.275 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.307      ;
; -8.275 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.313      ;
; -8.274 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.312      ;
; -8.272 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 1.000        ; -0.006     ; 9.304      ;
; -8.272 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.304      ;
; -8.264 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.296      ;
; -8.263 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.295      ;
; -8.261 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.293      ;
; -8.260 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.292      ;
; -8.260 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.292      ;
; -8.260 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.292      ;
; -8.260 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.292      ;
; -8.259 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 1.000        ; -0.019     ; 9.278      ;
; -8.257 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 1.000        ; -0.019     ; 9.276      ;
; -8.256 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 1.000        ; -0.019     ; 9.275      ;
; -8.255 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 1.000        ; -0.019     ; 9.274      ;
; -8.251 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 1.000        ; -0.019     ; 9.270      ;
; -8.248 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 1.000        ; -0.019     ; 9.267      ;
; -8.240 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.003      ; 9.281      ;
; -8.238 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.276      ;
; -8.238 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.276      ;
; -8.237 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.269      ;
; -8.237 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.003      ; 9.278      ;
; -8.236 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.003      ; 9.277      ;
; -8.235 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.267      ;
; -8.235 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 1.000        ; 0.005      ; 9.278      ;
; -8.235 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 9.273      ;
; -8.235 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.273      ;
; -8.231 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 9.258      ;
; -8.230 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 9.257      ;
; -8.227 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.265      ;
; -8.226 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.264      ;
; -8.224 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.262      ;
; -8.223 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 1.000        ; 0.011      ; 9.272      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; reg4bitsNovo:inst1|inst7                  ; reg4bitsNovo:inst1|inst7                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst1                  ; reg4bitsNovo:inst1|inst1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst100|inst3                ; reg4bitsNovo:inst100|inst3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst                   ; reg4bitsNovo:inst1|inst                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst91|inst3                 ; reg4bitsNovo:inst91|inst3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst2                  ; reg4bitsNovo:inst1|inst2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst1                  ; reg4bitsNovo:inst3|inst1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst100|inst1                ; reg4bitsNovo:inst100|inst1                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst  ; memoriaRAM:inst|reg4bitsNovo:inst66|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst                   ; reg4bitsNovo:inst3|inst                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst100|inst                 ; reg4bitsNovo:inst100|inst                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst3  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst3  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; 11.868 ; 11.868 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; 11.028 ; 11.028 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; 11.302 ; 11.302 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; 11.868 ; 11.868 ; Rise       ; clk             ;
; PC[*]        ; clk        ; 9.602  ; 9.602  ; Rise       ; clk             ;
;  PC[0]       ; clk        ; 9.602  ; 9.602  ; Rise       ; clk             ;
;  PC[1]       ; clk        ; 8.572  ; 8.572  ; Rise       ; clk             ;
;  PC[2]       ; clk        ; 7.976  ; 7.976  ; Rise       ; clk             ;
;  PC[3]       ; clk        ; 8.450  ; 8.450  ; Rise       ; clk             ;
;  PC[4]       ; clk        ; 6.794  ; 6.794  ; Rise       ; clk             ;
; R/W          ; clk        ; 12.229 ; 12.229 ; Rise       ; clk             ;
; clear        ; clk        ; 7.779  ; 7.779  ; Rise       ; clk             ;
; enA          ; clk        ; 4.662  ; 4.662  ; Rise       ; clk             ;
; enAc         ; clk        ; 0.716  ; 0.716  ; Rise       ; clk             ;
; enB          ; clk        ; 5.320  ; 5.320  ; Rise       ; clk             ;
; enF          ; clk        ; 4.672  ; 4.672  ; Rise       ; clk             ;
; instr[*]     ; clk        ; 13.393 ; 13.393 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; 12.877 ; 12.877 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; 13.393 ; 13.393 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; 13.127 ; 13.127 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; 13.298 ; 13.298 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; 12.591 ; 12.591 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; 11.699 ; 11.699 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; 11.249 ; 11.249 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; 11.356 ; 11.356 ; Rise       ; clk             ;
; ldab         ; clk        ; 13.335 ; 13.335 ; Rise       ; clk             ;
; ldam         ; clk        ; 13.218 ; 13.218 ; Rise       ; clk             ;
; load_ULA     ; clk        ; 11.243 ; 11.243 ; Rise       ; clk             ;
; movAc        ; clk        ; 5.789  ; 5.789  ; Rise       ; clk             ;
; stac         ; clk        ; 13.191 ; 13.191 ; Rise       ; clk             ;
; switches[*]  ; clk        ; 8.995  ; 8.995  ; Rise       ; clk             ;
;  switches[0] ; clk        ; 7.363  ; 7.363  ; Rise       ; clk             ;
;  switches[1] ; clk        ; 7.148  ; 7.148  ; Rise       ; clk             ;
;  switches[2] ; clk        ; 7.963  ; 7.963  ; Rise       ; clk             ;
;  switches[3] ; clk        ; 8.995  ; 8.995  ; Rise       ; clk             ;
;  switches[4] ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; -3.887 ; -3.887 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; -3.887 ; -3.887 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; -4.169 ; -4.169 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; -4.145 ; -4.145 ; Rise       ; clk             ;
; PC[*]        ; clk        ; -6.426 ; -6.426 ; Rise       ; clk             ;
;  PC[0]       ; clk        ; -7.162 ; -7.162 ; Rise       ; clk             ;
;  PC[1]       ; clk        ; -6.689 ; -6.689 ; Rise       ; clk             ;
;  PC[2]       ; clk        ; -6.664 ; -6.664 ; Rise       ; clk             ;
;  PC[3]       ; clk        ; -7.323 ; -7.323 ; Rise       ; clk             ;
;  PC[4]       ; clk        ; -6.426 ; -6.426 ; Rise       ; clk             ;
; R/W          ; clk        ; -4.452 ; -4.452 ; Rise       ; clk             ;
; clear        ; clk        ; -3.983 ; -3.983 ; Rise       ; clk             ;
; enA          ; clk        ; -3.979 ; -3.979 ; Rise       ; clk             ;
; enAc         ; clk        ; -0.155 ; -0.155 ; Rise       ; clk             ;
; enB          ; clk        ; -4.255 ; -4.255 ; Rise       ; clk             ;
; enF          ; clk        ; -4.422 ; -4.422 ; Rise       ; clk             ;
; instr[*]     ; clk        ; -5.682 ; -5.682 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; -5.682 ; -5.682 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; -6.296 ; -6.296 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; -6.560 ; -6.560 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; -5.856 ; -5.856 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; -6.454 ; -6.454 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; -7.476 ; -7.476 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; -7.119 ; -7.119 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; -7.227 ; -7.227 ; Rise       ; clk             ;
; ldab         ; clk        ; -4.247 ; -4.247 ; Rise       ; clk             ;
; ldam         ; clk        ; -6.452 ; -6.452 ; Rise       ; clk             ;
; load_ULA     ; clk        ; -5.687 ; -5.687 ; Rise       ; clk             ;
; movAc        ; clk        ; -4.814 ; -4.814 ; Rise       ; clk             ;
; stac         ; clk        ; -6.184 ; -6.184 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -5.943 ; -5.943 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -6.804 ; -6.804 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -5.943 ; -5.943 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -6.804 ; -6.804 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -7.822 ; -7.822 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -6.944 ; -6.944 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; HEX1[*]    ; clk        ; 17.301 ; 17.301 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 17.071 ; 17.071 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 17.301 ; 17.301 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 15.660 ; 15.660 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 16.295 ; 16.295 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 17.131 ; 17.131 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 17.913 ; 17.913 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 16.402 ; 16.402 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 16.445 ; 16.445 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 16.321 ; 16.321 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 16.131 ; 16.131 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 17.913 ; 17.913 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 16.442 ; 16.442 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 16.350 ; 16.350 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 15.802 ; 15.802 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 14.445 ; 14.445 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 15.765 ; 15.765 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 16.442 ; 16.442 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 16.901 ; 16.901 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 16.901 ; 16.901 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 15.064 ; 15.064 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 15.601 ; 15.601 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 16.709 ; 16.709 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 15.415 ; 15.415 ; Rise       ; clk             ;
; Z          ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
; result[*]  ; clk        ; 13.985 ; 13.985 ; Rise       ; clk             ;
;  result[0] ; clk        ; 11.657 ; 11.657 ; Rise       ; clk             ;
;  result[1] ; clk        ; 11.690 ; 11.690 ; Rise       ; clk             ;
;  result[2] ; clk        ; 12.720 ; 12.720 ; Rise       ; clk             ;
;  result[3] ; clk        ; 12.511 ; 12.511 ; Rise       ; clk             ;
;  result[4] ; clk        ; 13.985 ; 13.985 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; HEX1[*]    ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 9.359  ; 9.359  ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 8.855  ; 8.855  ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 9.134  ; 9.134  ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 8.566  ; 8.566  ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 9.532  ; 9.532  ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 8.566  ; 8.566  ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 9.574  ; 9.574  ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 9.249  ; 9.249  ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 9.582  ; 9.582  ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 10.436 ; 10.436 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 10.135 ; 10.135 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 9.844  ; 9.844  ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 9.582  ; 9.582  ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 9.921  ; 9.921  ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 9.781  ; 9.781  ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 10.652 ; 10.652 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 10.282 ; 10.282 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 10.642 ; 10.642 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 10.412 ; 10.412 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 9.781  ; 9.781  ; Rise       ; clk             ;
; Z          ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
; result[*]  ; clk        ; 8.981  ; 8.981  ; Rise       ; clk             ;
;  result[0] ; clk        ; 9.028  ; 9.028  ; Rise       ; clk             ;
;  result[1] ; clk        ; 9.766  ; 9.766  ; Rise       ; clk             ;
;  result[2] ; clk        ; 9.427  ; 9.427  ; Rise       ; clk             ;
;  result[3] ; clk        ; 8.981  ; 8.981  ; Rise       ; clk             ;
;  result[4] ; clk        ; 9.597  ; 9.597  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PC[0]      ; HEX2[0]     ; 13.987 ;        ;        ; 13.987 ;
; PC[0]      ; HEX4[0]     ; 13.493 ;        ;        ; 13.493 ;
; PC[0]      ; result[0]   ; 14.311 ; 14.311 ; 14.311 ; 14.311 ;
; PC[0]      ; result[1]   ; 14.249 ; 14.249 ; 14.249 ; 14.249 ;
; PC[0]      ; result[2]   ; 14.831 ; 14.831 ; 14.831 ; 14.831 ;
; PC[0]      ; result[3]   ; 15.073 ; 15.073 ; 15.073 ; 15.073 ;
; PC[0]      ; result[4]   ; 16.547 ; 16.547 ; 16.547 ; 16.547 ;
; PC[1]      ; HEX2[1]     ; 13.695 ;        ;        ; 13.695 ;
; PC[1]      ; HEX4[1]     ; 13.270 ;        ;        ; 13.270 ;
; PC[1]      ; result[1]   ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; PC[1]      ; result[2]   ; 13.801 ; 13.801 ; 13.801 ; 13.801 ;
; PC[1]      ; result[3]   ; 14.043 ; 14.043 ; 14.043 ; 14.043 ;
; PC[1]      ; result[4]   ; 15.517 ; 15.517 ; 15.517 ; 15.517 ;
; PC[2]      ; HEX2[2]     ; 13.818 ;        ;        ; 13.818 ;
; PC[2]      ; HEX4[2]     ; 13.171 ;        ;        ; 13.171 ;
; PC[2]      ; result[2]   ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
; PC[2]      ; result[3]   ; 13.206 ; 13.206 ; 13.206 ; 13.206 ;
; PC[2]      ; result[4]   ; 14.921 ; 14.921 ; 14.921 ; 14.921 ;
; PC[3]      ; HEX2[3]     ; 12.980 ;        ;        ; 12.980 ;
; PC[3]      ; HEX4[3]     ; 13.926 ;        ;        ; 13.926 ;
; PC[3]      ; result[3]   ; 13.675 ; 13.675 ; 13.675 ; 13.675 ;
; PC[3]      ; result[4]   ; 15.395 ; 15.395 ; 15.395 ; 15.395 ;
; PC[4]      ; HEX2[4]     ; 15.107 ;        ;        ; 15.107 ;
; PC[4]      ; HEX4[4]     ; 12.226 ;        ;        ; 12.226 ;
; PC[4]      ; result[4]   ; 13.739 ; 13.739 ; 13.739 ; 13.739 ;
; instr[0]   ; HEX1[0]     ; 14.364 ;        ;        ; 14.364 ;
; instr[0]   ; result[0]   ; 15.259 ; 15.259 ; 15.259 ; 15.259 ;
; instr[0]   ; result[1]   ; 15.193 ; 15.193 ; 15.193 ; 15.193 ;
; instr[0]   ; result[2]   ; 15.775 ; 15.775 ; 15.775 ; 15.775 ;
; instr[0]   ; result[3]   ; 16.017 ; 16.017 ; 16.017 ; 16.017 ;
; instr[0]   ; result[4]   ; 17.491 ; 17.491 ; 17.491 ; 17.491 ;
; instr[1]   ; HEX1[1]     ; 15.228 ;        ;        ; 15.228 ;
; instr[1]   ; result[0]   ; 15.250 ; 15.250 ; 15.250 ; 15.250 ;
; instr[1]   ; result[1]   ; 15.188 ; 15.188 ; 15.188 ; 15.188 ;
; instr[1]   ; result[2]   ; 15.770 ; 15.770 ; 15.770 ; 15.770 ;
; instr[1]   ; result[3]   ; 16.012 ; 16.012 ; 16.012 ; 16.012 ;
; instr[1]   ; result[4]   ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; instr[2]   ; HEX1[2]     ; 13.997 ;        ;        ; 13.997 ;
; instr[2]   ; result[0]   ; 15.729 ; 15.729 ; 15.729 ; 15.729 ;
; instr[2]   ; result[1]   ; 15.663 ; 15.663 ; 15.663 ; 15.663 ;
; instr[2]   ; result[2]   ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; instr[2]   ; result[3]   ; 16.487 ; 16.487 ; 16.487 ; 16.487 ;
; instr[2]   ; result[4]   ; 17.961 ; 17.961 ; 17.961 ; 17.961 ;
; instr[3]   ; HEX1[3]     ; 14.652 ;        ;        ; 14.652 ;
; instr[3]   ; result[0]   ; 14.556 ; 14.556 ; 14.556 ; 14.556 ;
; instr[3]   ; result[1]   ; 14.490 ; 14.490 ; 14.490 ; 14.490 ;
; instr[3]   ; result[2]   ; 15.072 ; 15.072 ; 15.072 ; 15.072 ;
; instr[3]   ; result[3]   ; 15.314 ; 15.314 ; 15.314 ; 15.314 ;
; instr[3]   ; result[4]   ; 16.788 ; 16.788 ; 16.788 ; 16.788 ;
; instr[4]   ; HEX1[4]     ; 14.218 ;        ;        ; 14.218 ;
; instr[4]   ; result[0]   ; 14.688 ; 14.688 ; 14.688 ; 14.688 ;
; instr[4]   ; result[1]   ; 14.626 ; 14.626 ; 14.626 ; 14.626 ;
; instr[4]   ; result[2]   ; 15.208 ; 15.208 ; 15.208 ; 15.208 ;
; instr[4]   ; result[3]   ; 15.450 ; 15.450 ; 15.450 ; 15.450 ;
; instr[4]   ; result[4]   ; 16.924 ; 16.924 ; 16.924 ; 16.924 ;
; instr[5]   ; result[0]   ; 16.408 ; 16.408 ; 16.408 ; 16.408 ;
; instr[5]   ; result[1]   ; 16.346 ; 16.346 ; 16.346 ; 16.346 ;
; instr[5]   ; result[2]   ; 16.928 ; 16.928 ; 16.928 ; 16.928 ;
; instr[5]   ; result[3]   ; 17.170 ; 17.170 ; 17.170 ; 17.170 ;
; instr[5]   ; result[4]   ; 18.644 ; 18.644 ; 18.644 ; 18.644 ;
; instr[6]   ; result[0]   ; 15.958 ; 15.958 ; 15.958 ; 15.958 ;
; instr[6]   ; result[1]   ; 15.896 ; 15.896 ; 15.896 ; 15.896 ;
; instr[6]   ; result[2]   ; 16.478 ; 16.478 ; 16.478 ; 16.478 ;
; instr[6]   ; result[3]   ; 16.720 ; 16.720 ; 16.720 ; 16.720 ;
; instr[6]   ; result[4]   ; 18.194 ; 18.194 ; 18.194 ; 18.194 ;
; instr[7]   ; result[0]   ; 16.065 ; 16.065 ; 16.065 ; 16.065 ;
; instr[7]   ; result[1]   ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; instr[7]   ; result[2]   ; 16.585 ; 16.585 ; 16.585 ; 16.585 ;
; instr[7]   ; result[3]   ; 16.827 ; 16.827 ; 16.827 ; 16.827 ;
; instr[7]   ; result[4]   ; 18.301 ; 18.301 ; 18.301 ; 18.301 ;
; load_ULA   ; HEX1[0]     ; 15.469 ; 15.469 ; 15.469 ; 15.469 ;
; load_ULA   ; HEX1[1]     ; 15.999 ; 15.999 ; 15.999 ; 15.999 ;
; load_ULA   ; HEX1[2]     ; 14.195 ; 14.195 ; 14.195 ; 14.195 ;
; load_ULA   ; HEX1[3]     ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; load_ULA   ; HEX1[4]     ; 14.988 ; 14.988 ; 14.988 ; 14.988 ;
; load_ULA   ; HEX2[0]     ; 14.528 ; 14.528 ; 14.528 ; 14.528 ;
; load_ULA   ; HEX2[1]     ; 14.145 ; 14.145 ; 14.145 ; 14.145 ;
; load_ULA   ; HEX2[2]     ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; load_ULA   ; HEX2[3]     ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; load_ULA   ; HEX2[4]     ; 15.747 ; 15.747 ; 15.747 ; 15.747 ;
; load_ULA   ; result[0]   ; 15.956 ; 15.956 ; 15.956 ; 15.956 ;
; load_ULA   ; result[1]   ; 15.890 ; 15.890 ; 15.890 ; 15.890 ;
; load_ULA   ; result[2]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; load_ULA   ; result[3]   ; 16.714 ; 16.714 ; 16.714 ; 16.714 ;
; load_ULA   ; result[4]   ; 18.188 ; 18.188 ; 18.188 ; 18.188 ;
; movAc      ; result[0]   ; 12.017 ; 12.017 ; 12.017 ; 12.017 ;
; movAc      ; result[1]   ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; movAc      ; result[2]   ; 11.952 ; 12.432 ; 12.432 ; 11.952 ;
; movAc      ; result[3]   ; 11.166 ; 11.166 ; 11.166 ; 11.166 ;
; movAc      ; result[4]   ; 12.259 ; 12.259 ; 12.259 ; 12.259 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PC[0]      ; HEX2[0]     ; 13.987 ;        ;        ; 13.987 ;
; PC[0]      ; HEX4[0]     ; 13.493 ;        ;        ; 13.493 ;
; PC[0]      ; result[0]   ; 14.203 ; 14.203 ; 14.203 ; 14.203 ;
; PC[0]      ; result[1]   ; 14.249 ; 14.249 ; 14.249 ; 14.249 ;
; PC[0]      ; result[2]   ; 14.831 ; 14.831 ; 14.831 ; 14.831 ;
; PC[0]      ; result[3]   ; 15.073 ; 15.073 ; 15.073 ; 15.073 ;
; PC[0]      ; result[4]   ; 16.547 ; 16.547 ; 16.547 ; 16.547 ;
; PC[1]      ; HEX2[1]     ; 13.695 ;        ;        ; 13.695 ;
; PC[1]      ; HEX4[1]     ; 13.270 ;        ;        ; 13.270 ;
; PC[1]      ; result[1]   ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; PC[1]      ; result[2]   ; 13.801 ; 13.801 ; 13.801 ; 13.801 ;
; PC[1]      ; result[3]   ; 14.043 ; 14.043 ; 14.043 ; 14.043 ;
; PC[1]      ; result[4]   ; 15.517 ; 15.517 ; 15.517 ; 15.517 ;
; PC[2]      ; HEX2[2]     ; 13.818 ;        ;        ; 13.818 ;
; PC[2]      ; HEX4[2]     ; 13.171 ;        ;        ; 13.171 ;
; PC[2]      ; result[2]   ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
; PC[2]      ; result[3]   ; 13.206 ; 13.206 ; 13.206 ; 13.206 ;
; PC[2]      ; result[4]   ; 14.921 ; 14.921 ; 14.921 ; 14.921 ;
; PC[3]      ; HEX2[3]     ; 12.980 ;        ;        ; 12.980 ;
; PC[3]      ; HEX4[3]     ; 13.926 ;        ;        ; 13.926 ;
; PC[3]      ; result[3]   ; 13.675 ; 13.675 ; 13.675 ; 13.675 ;
; PC[3]      ; result[4]   ; 15.395 ; 15.395 ; 15.395 ; 15.395 ;
; PC[4]      ; HEX2[4]     ; 15.107 ;        ;        ; 15.107 ;
; PC[4]      ; HEX4[4]     ; 12.226 ;        ;        ; 12.226 ;
; PC[4]      ; result[4]   ; 13.739 ; 13.739 ; 13.739 ; 13.739 ;
; instr[0]   ; HEX1[0]     ; 14.364 ;        ;        ; 14.364 ;
; instr[0]   ; result[0]   ; 13.247 ; 13.247 ; 13.247 ; 13.247 ;
; instr[0]   ; result[1]   ; 13.183 ; 13.183 ; 13.183 ; 13.183 ;
; instr[0]   ; result[2]   ; 13.478 ; 13.478 ; 13.478 ; 13.478 ;
; instr[0]   ; result[3]   ; 12.871 ; 12.871 ; 12.871 ; 12.871 ;
; instr[0]   ; result[4]   ; 13.685 ; 13.685 ; 13.685 ; 13.685 ;
; instr[1]   ; HEX1[1]     ; 15.228 ;        ;        ; 15.228 ;
; instr[1]   ; result[0]   ; 13.887 ; 13.887 ; 13.887 ; 13.887 ;
; instr[1]   ; result[1]   ; 13.926 ; 13.926 ; 13.926 ; 13.926 ;
; instr[1]   ; result[2]   ; 14.449 ; 14.449 ; 14.449 ; 14.449 ;
; instr[1]   ; result[3]   ; 13.450 ; 13.450 ; 13.450 ; 13.450 ;
; instr[1]   ; result[4]   ; 14.299 ; 14.299 ; 14.299 ; 14.299 ;
; instr[2]   ; HEX1[2]     ; 13.997 ;        ;        ; 13.997 ;
; instr[2]   ; result[0]   ; 14.266 ; 14.266 ; 14.266 ; 14.266 ;
; instr[2]   ; result[1]   ; 14.434 ; 14.434 ; 14.434 ; 14.434 ;
; instr[2]   ; result[2]   ; 14.588 ; 14.588 ; 14.588 ; 14.588 ;
; instr[2]   ; result[3]   ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; instr[2]   ; result[4]   ; 14.210 ; 14.210 ; 14.210 ; 14.210 ;
; instr[3]   ; HEX1[3]     ; 14.652 ;        ;        ; 14.652 ;
; instr[3]   ; result[0]   ; 13.461 ; 13.461 ; 13.461 ; 13.461 ;
; instr[3]   ; result[1]   ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; instr[3]   ; result[2]   ; 13.450 ; 13.450 ; 13.450 ; 13.450 ;
; instr[3]   ; result[3]   ; 12.688 ; 12.688 ; 12.688 ; 12.688 ;
; instr[3]   ; result[4]   ; 13.519 ; 13.519 ; 13.519 ; 13.519 ;
; instr[4]   ; HEX1[4]     ; 14.218 ;        ;        ; 14.218 ;
; instr[4]   ; result[0]   ; 13.969 ; 13.969 ; 13.969 ; 13.969 ;
; instr[4]   ; result[1]   ; 13.866 ; 13.866 ; 13.866 ; 13.866 ;
; instr[4]   ; result[2]   ; 13.871 ; 13.871 ; 13.871 ; 13.871 ;
; instr[4]   ; result[3]   ; 13.343 ; 13.343 ; 13.343 ; 13.343 ;
; instr[4]   ; result[4]   ; 13.846 ; 13.846 ; 13.846 ; 13.846 ;
; instr[5]   ; result[0]   ; 15.081 ; 15.081 ; 15.081 ; 15.081 ;
; instr[5]   ; result[1]   ; 14.846 ; 14.846 ; 14.846 ; 14.846 ;
; instr[5]   ; result[2]   ; 15.070 ; 15.070 ; 15.070 ; 15.070 ;
; instr[5]   ; result[3]   ; 14.308 ; 14.308 ; 14.308 ; 14.308 ;
; instr[5]   ; result[4]   ; 15.139 ; 15.139 ; 15.139 ; 15.139 ;
; instr[6]   ; result[0]   ; 14.724 ; 14.724 ; 14.724 ; 14.724 ;
; instr[6]   ; result[1]   ; 14.489 ; 14.489 ; 14.489 ; 14.489 ;
; instr[6]   ; result[2]   ; 14.713 ; 14.713 ; 14.713 ; 14.713 ;
; instr[6]   ; result[3]   ; 13.951 ; 13.951 ; 13.951 ; 13.951 ;
; instr[6]   ; result[4]   ; 14.782 ; 14.782 ; 14.782 ; 14.782 ;
; instr[7]   ; result[0]   ; 14.832 ; 14.832 ; 14.832 ; 14.832 ;
; instr[7]   ; result[1]   ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; instr[7]   ; result[2]   ; 14.821 ; 14.821 ; 14.821 ; 14.821 ;
; instr[7]   ; result[3]   ; 14.059 ; 14.059 ; 14.059 ; 14.059 ;
; instr[7]   ; result[4]   ; 14.890 ; 14.890 ; 14.890 ; 14.890 ;
; load_ULA   ; HEX1[0]     ; 15.469 ; 15.469 ; 15.469 ; 15.469 ;
; load_ULA   ; HEX1[1]     ; 15.999 ; 15.999 ; 15.999 ; 15.999 ;
; load_ULA   ; HEX1[2]     ; 14.195 ; 14.195 ; 14.195 ; 14.195 ;
; load_ULA   ; HEX1[3]     ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; load_ULA   ; HEX1[4]     ; 14.988 ; 14.988 ; 14.988 ; 14.988 ;
; load_ULA   ; HEX2[0]     ; 14.528 ; 14.528 ; 14.528 ; 14.528 ;
; load_ULA   ; HEX2[1]     ; 14.145 ; 14.145 ; 14.145 ; 14.145 ;
; load_ULA   ; HEX2[2]     ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; load_ULA   ; HEX2[3]     ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; load_ULA   ; HEX2[4]     ; 15.747 ; 15.747 ; 15.747 ; 15.747 ;
; load_ULA   ; result[0]   ; 13.292 ; 13.292 ; 13.292 ; 13.292 ;
; load_ULA   ; result[1]   ; 13.057 ; 13.057 ; 13.057 ; 13.057 ;
; load_ULA   ; result[2]   ; 13.281 ; 13.281 ; 13.281 ; 13.281 ;
; load_ULA   ; result[3]   ; 12.519 ; 12.519 ; 12.519 ; 12.519 ;
; load_ULA   ; result[4]   ; 13.350 ; 13.350 ; 13.350 ; 13.350 ;
; movAc      ; result[0]   ; 12.017 ; 12.017 ; 12.017 ; 12.017 ;
; movAc      ; result[1]   ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; movAc      ; result[2]   ; 11.952 ; 12.432 ; 12.432 ; 11.952 ;
; movAc      ; result[3]   ; 11.166 ; 11.166 ; 11.166 ; 11.166 ;
; movAc      ; result[4]   ; 12.259 ; 12.259 ; 12.259 ; 12.259 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.653 ; -427.910      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -178.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                               ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.653 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.692      ;
; -2.650 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.689      ;
; -2.649 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.688      ;
; -2.649 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.675      ;
; -2.647 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.673      ;
; -2.645 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.671      ;
; -2.644 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.670      ;
; -2.644 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.670      ;
; -2.631 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; -0.002     ; 3.661      ;
; -2.626 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.652      ;
; -2.624 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.663      ;
; -2.624 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.650      ;
; -2.623 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.649      ;
; -2.618 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.654      ;
; -2.617 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.643      ;
; -2.617 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.653      ;
; -2.617 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.643      ;
; -2.602 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.641      ;
; -2.599 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.638      ;
; -2.593 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.013      ; 3.638      ;
; -2.590 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.013      ; 3.635      ;
; -2.589 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.019      ; 3.640      ;
; -2.589 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.013      ; 3.634      ;
; -2.589 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.621      ;
; -2.587 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.619      ;
; -2.586 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.019      ; 3.637      ;
; -2.585 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.019      ; 3.636      ;
; -2.585 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.623      ;
; -2.583 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.621      ;
; -2.581 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; 0.006      ; 3.619      ;
; -2.580 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.618      ;
; -2.580 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.618      ;
; -2.577 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst2 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.616      ;
; -2.571 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.585      ;
; -2.569 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.583      ;
; -2.569 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.583      ;
; -2.568 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 1.000        ; -0.018     ; 3.582      ;
; -2.567 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; 0.010      ; 3.609      ;
; -2.566 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.580      ;
; -2.565 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.591      ;
; -2.562 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.588      ;
; -2.562 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.003      ; 3.597      ;
; -2.562 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.600      ;
; -2.561 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.587      ;
; -2.561 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.587      ;
; -2.561 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.587      ;
; -2.561 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.587      ;
; -2.561 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.575      ;
; -2.560 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 1.000        ; 0.019      ; 3.611      ;
; -2.560 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.598      ;
; -2.559 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.003      ; 3.594      ;
; -2.559 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.597      ;
; -2.558 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.003      ; 3.593      ;
; -2.558 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; -0.010     ; 3.580      ;
; -2.558 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; 0.010      ; 3.600      ;
; -2.557 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.589      ;
; -2.557 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; 0.010      ; 3.599      ;
; -2.557 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.589      ;
; -2.556 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.582      ;
; -2.556 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; -0.010     ; 3.578      ;
; -2.555 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.581      ;
; -2.554 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.586      ;
; -2.554 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; -0.010     ; 3.576      ;
; -2.554 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; 0.016      ; 3.602      ;
; -2.553 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.579      ;
; -2.553 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.579      ;
; -2.553 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.585      ;
; -2.553 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; -0.010     ; 3.575      ;
; -2.553 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.585      ;
; -2.553 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; -0.010     ; 3.575      ;
; -2.553 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.591      ;
; -2.553 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; 0.016      ; 3.601      ;
; -2.553 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 1.000        ; 0.006      ; 3.591      ;
; -2.551 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.577      ;
; -2.551 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.577      ;
; -2.551 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.577      ;
; -2.550 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.576      ;
; -2.549 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.575      ;
; -2.549 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.563      ;
; -2.549 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.563      ;
; -2.549 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.575      ;
; -2.547 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.573      ;
; -2.546 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 3.567      ;
; -2.545 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 3.566      ;
; -2.545 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.559      ;
; -2.545 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.559      ;
; -2.544 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.570      ;
; -2.544 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 3.565      ;
; -2.542 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 1.000        ; -0.018     ; 3.556      ;
; -2.541 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 3.562      ;
; -2.541 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 1.000        ; -0.018     ; 3.555      ;
; -2.541 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; clk          ; clk         ; 1.000        ; 0.013      ; 3.586      ;
; -2.540 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.576      ;
; -2.540 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; -0.006     ; 3.566      ;
; -2.538 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; clk          ; clk         ; 1.000        ; 0.019      ; 3.589      ;
; -2.538 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; clk          ; clk         ; 1.000        ; 0.013      ; 3.583      ;
; -2.537 ; reg4bitsNovo:inst1|inst2   ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.576      ;
; -2.536 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 1.000        ; 0.007      ; 3.575      ;
; -2.535 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 1.000        ; -0.011     ; 3.556      ;
; -2.535 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.567      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; reg4bitsNovo:inst1|inst7                  ; reg4bitsNovo:inst1|inst7                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst1                  ; reg4bitsNovo:inst1|inst1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst100|inst3                ; reg4bitsNovo:inst100|inst3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst                   ; reg4bitsNovo:inst1|inst                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst91|inst3                 ; reg4bitsNovo:inst91|inst3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst2                  ; reg4bitsNovo:inst1|inst2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst1                  ; reg4bitsNovo:inst3|inst1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst100|inst1                ; reg4bitsNovo:inst100|inst1                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst66|inst  ; memoriaRAM:inst|reg4bitsNovo:inst66|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst                   ; reg4bitsNovo:inst3|inst                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst100|inst                 ; reg4bitsNovo:inst100|inst                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst3  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst3  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; 4.723  ; 4.723  ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; 4.370  ; 4.370  ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; 4.491  ; 4.491  ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; 4.723  ; 4.723  ; Rise       ; clk             ;
; PC[*]        ; clk        ; 3.752  ; 3.752  ; Rise       ; clk             ;
;  PC[0]       ; clk        ; 3.752  ; 3.752  ; Rise       ; clk             ;
;  PC[1]       ; clk        ; 3.357  ; 3.357  ; Rise       ; clk             ;
;  PC[2]       ; clk        ; 3.183  ; 3.183  ; Rise       ; clk             ;
;  PC[3]       ; clk        ; 3.327  ; 3.327  ; Rise       ; clk             ;
;  PC[4]       ; clk        ; 2.764  ; 2.764  ; Rise       ; clk             ;
; R/W          ; clk        ; 4.922  ; 4.922  ; Rise       ; clk             ;
; clear        ; clk        ; 3.312  ; 3.312  ; Rise       ; clk             ;
; enA          ; clk        ; 2.064  ; 2.064  ; Rise       ; clk             ;
; enAc         ; clk        ; -0.220 ; -0.220 ; Rise       ; clk             ;
; enB          ; clk        ; 2.334  ; 2.334  ; Rise       ; clk             ;
; enF          ; clk        ; 2.075  ; 2.075  ; Rise       ; clk             ;
; instr[*]     ; clk        ; 5.346  ; 5.346  ; Rise       ; clk             ;
;  instr[0]    ; clk        ; 5.193  ; 5.193  ; Rise       ; clk             ;
;  instr[1]    ; clk        ; 5.343  ; 5.343  ; Rise       ; clk             ;
;  instr[2]    ; clk        ; 5.222  ; 5.222  ; Rise       ; clk             ;
;  instr[3]    ; clk        ; 5.346  ; 5.346  ; Rise       ; clk             ;
;  instr[4]    ; clk        ; 5.012  ; 5.012  ; Rise       ; clk             ;
;  instr[5]    ; clk        ; 4.600  ; 4.600  ; Rise       ; clk             ;
;  instr[6]    ; clk        ; 4.447  ; 4.447  ; Rise       ; clk             ;
;  instr[7]    ; clk        ; 4.458  ; 4.458  ; Rise       ; clk             ;
; ldab         ; clk        ; 5.337  ; 5.337  ; Rise       ; clk             ;
; ldam         ; clk        ; 5.297  ; 5.297  ; Rise       ; clk             ;
; load_ULA     ; clk        ; 4.407  ; 4.407  ; Rise       ; clk             ;
; movAc        ; clk        ; 2.514  ; 2.514  ; Rise       ; clk             ;
; stac         ; clk        ; 5.258  ; 5.258  ; Rise       ; clk             ;
; switches[*]  ; clk        ; 3.671  ; 3.671  ; Rise       ; clk             ;
;  switches[0] ; clk        ; 3.045  ; 3.045  ; Rise       ; clk             ;
;  switches[1] ; clk        ; 2.948  ; 2.948  ; Rise       ; clk             ;
;  switches[2] ; clk        ; 3.254  ; 3.254  ; Rise       ; clk             ;
;  switches[3] ; clk        ; 3.671  ; 3.671  ; Rise       ; clk             ;
;  switches[4] ; clk        ; 3.313  ; 3.313  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; -1.822 ; -1.822 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
; PC[*]        ; clk        ; -2.603 ; -2.603 ; Rise       ; clk             ;
;  PC[0]       ; clk        ; -2.880 ; -2.880 ; Rise       ; clk             ;
;  PC[1]       ; clk        ; -2.666 ; -2.666 ; Rise       ; clk             ;
;  PC[2]       ; clk        ; -2.694 ; -2.694 ; Rise       ; clk             ;
;  PC[3]       ; clk        ; -2.893 ; -2.893 ; Rise       ; clk             ;
;  PC[4]       ; clk        ; -2.603 ; -2.603 ; Rise       ; clk             ;
; R/W          ; clk        ; -1.917 ; -1.917 ; Rise       ; clk             ;
; clear        ; clk        ; -1.749 ; -1.749 ; Rise       ; clk             ;
; enA          ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
; enAc         ; clk        ; 0.458  ; 0.458  ; Rise       ; clk             ;
; enB          ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
; enF          ; clk        ; -1.950 ; -1.950 ; Rise       ; clk             ;
; instr[*]     ; clk        ; -2.340 ; -2.340 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; -2.340 ; -2.340 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; -2.595 ; -2.595 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; -2.701 ; -2.701 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; -2.505 ; -2.505 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; -2.631 ; -2.631 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; -3.119 ; -3.119 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; -2.963 ; -2.963 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; -2.978 ; -2.978 ; Rise       ; clk             ;
; ldab         ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
; ldam         ; clk        ; -2.699 ; -2.699 ; Rise       ; clk             ;
; load_ULA     ; clk        ; -2.379 ; -2.379 ; Rise       ; clk             ;
; movAc        ; clk        ; -2.099 ; -2.099 ; Rise       ; clk             ;
; stac         ; clk        ; -2.557 ; -2.557 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -2.483 ; -2.483 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -2.791 ; -2.791 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -2.483 ; -2.483 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -2.784 ; -2.784 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -3.192 ; -3.192 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -2.843 ; -2.843 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX1[*]    ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 7.721 ; 7.721 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 7.180 ; 7.180 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 7.349 ; 7.349 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 7.734 ; 7.734 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 7.895 ; 7.895 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 7.422 ; 7.422 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 7.404 ; 7.404 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 7.435 ; 7.435 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 7.385 ; 7.385 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 7.895 ; 7.895 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 7.326 ; 7.326 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 7.224 ; 7.224 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 6.688 ; 6.688 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 7.188 ; 7.188 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 7.611 ; 7.611 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 7.606 ; 7.606 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 6.941 ; 6.941 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 7.050 ; 7.050 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 7.611 ; 7.611 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
; Z          ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
; result[*]  ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  result[0] ; clk        ; 5.513 ; 5.513 ; Rise       ; clk             ;
;  result[1] ; clk        ; 5.504 ; 5.504 ; Rise       ; clk             ;
;  result[2] ; clk        ; 5.887 ; 5.887 ; Rise       ; clk             ;
;  result[3] ; clk        ; 5.793 ; 5.793 ; Rise       ; clk             ;
;  result[4] ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX1[*]    ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 4.992 ; 4.992 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 4.835 ; 4.835 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 5.142 ; 5.142 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 5.020 ; 5.020 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 5.120 ; 5.120 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
; Z          ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
; result[*]  ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  result[0] ; clk        ; 4.592 ; 4.592 ; Rise       ; clk             ;
;  result[1] ; clk        ; 4.832 ; 4.832 ; Rise       ; clk             ;
;  result[2] ; clk        ; 4.717 ; 4.717 ; Rise       ; clk             ;
;  result[3] ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  result[4] ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PC[0]      ; HEX2[0]     ; 6.584 ;       ;       ; 6.584 ;
; PC[0]      ; HEX4[0]     ; 6.454 ;       ;       ; 6.454 ;
; PC[0]      ; result[0]   ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; PC[0]      ; result[1]   ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; PC[0]      ; result[2]   ; 6.917 ; 6.917 ; 6.917 ; 6.917 ;
; PC[0]      ; result[3]   ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; PC[0]      ; result[4]   ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; PC[1]      ; HEX2[1]     ; 6.507 ;       ;       ; 6.507 ;
; PC[1]      ; HEX4[1]     ; 6.366 ;       ;       ; 6.366 ;
; PC[1]      ; result[1]   ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; PC[1]      ; result[2]   ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; PC[1]      ; result[3]   ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; PC[1]      ; result[4]   ; 7.129 ; 7.129 ; 7.129 ; 7.129 ;
; PC[2]      ; HEX2[2]     ; 6.582 ;       ;       ; 6.582 ;
; PC[2]      ; HEX4[2]     ; 6.306 ;       ;       ; 6.306 ;
; PC[2]      ; result[2]   ; 6.476 ; 6.476 ; 6.476 ; 6.476 ;
; PC[2]      ; result[3]   ; 6.340 ; 6.340 ; 6.340 ; 6.340 ;
; PC[2]      ; result[4]   ; 6.955 ; 6.955 ; 6.955 ; 6.955 ;
; PC[3]      ; HEX2[3]     ; 6.266 ;       ;       ; 6.266 ;
; PC[3]      ; HEX4[3]     ; 6.661 ;       ;       ; 6.661 ;
; PC[3]      ; result[3]   ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; PC[3]      ; result[4]   ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; PC[4]      ; HEX2[4]     ; 6.972 ;       ;       ; 6.972 ;
; PC[4]      ; HEX4[4]     ; 5.987 ;       ;       ; 5.987 ;
; PC[4]      ; result[4]   ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; instr[0]   ; HEX1[0]     ; 6.792 ;       ;       ; 6.792 ;
; instr[0]   ; result[0]   ; 7.117 ; 7.117 ; 7.117 ; 7.117 ;
; instr[0]   ; result[1]   ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; instr[0]   ; result[2]   ; 7.284 ; 7.284 ; 7.284 ; 7.284 ;
; instr[0]   ; result[3]   ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; instr[0]   ; result[4]   ; 7.891 ; 7.891 ; 7.891 ; 7.891 ;
; instr[1]   ; HEX1[1]     ; 7.164 ;       ;       ; 7.164 ;
; instr[1]   ; result[0]   ; 7.104 ; 7.104 ; 7.104 ; 7.104 ;
; instr[1]   ; result[1]   ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; instr[1]   ; result[2]   ; 7.275 ; 7.275 ; 7.275 ; 7.275 ;
; instr[1]   ; result[3]   ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; instr[1]   ; result[4]   ; 7.882 ; 7.882 ; 7.882 ; 7.882 ;
; instr[2]   ; HEX1[2]     ; 6.675 ;       ;       ; 6.675 ;
; instr[2]   ; result[0]   ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; instr[2]   ; result[1]   ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; instr[2]   ; result[2]   ; 7.481 ; 7.481 ; 7.481 ; 7.481 ;
; instr[2]   ; result[3]   ; 7.555 ; 7.555 ; 7.555 ; 7.555 ;
; instr[2]   ; result[4]   ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; instr[3]   ; HEX1[3]     ; 6.940 ;       ;       ; 6.940 ;
; instr[3]   ; result[0]   ; 6.905 ; 6.905 ; 6.905 ; 6.905 ;
; instr[3]   ; result[1]   ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; instr[3]   ; result[2]   ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; instr[3]   ; result[3]   ; 7.146 ; 7.146 ; 7.146 ; 7.146 ;
; instr[3]   ; result[4]   ; 7.679 ; 7.679 ; 7.679 ; 7.679 ;
; instr[4]   ; HEX1[4]     ; 6.721 ;       ;       ; 6.721 ;
; instr[4]   ; result[0]   ; 6.878 ; 6.878 ; 6.878 ; 6.878 ;
; instr[4]   ; result[1]   ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; instr[4]   ; result[2]   ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; instr[4]   ; result[3]   ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; instr[4]   ; result[4]   ; 7.656 ; 7.656 ; 7.656 ; 7.656 ;
; instr[5]   ; result[0]   ; 7.594 ; 7.594 ; 7.594 ; 7.594 ;
; instr[5]   ; result[1]   ; 7.548 ; 7.548 ; 7.548 ; 7.548 ;
; instr[5]   ; result[2]   ; 7.765 ; 7.765 ; 7.765 ; 7.765 ;
; instr[5]   ; result[3]   ; 7.839 ; 7.839 ; 7.839 ; 7.839 ;
; instr[5]   ; result[4]   ; 8.372 ; 8.372 ; 8.372 ; 8.372 ;
; instr[6]   ; result[0]   ; 7.441 ; 7.441 ; 7.441 ; 7.441 ;
; instr[6]   ; result[1]   ; 7.395 ; 7.395 ; 7.395 ; 7.395 ;
; instr[6]   ; result[2]   ; 7.612 ; 7.612 ; 7.612 ; 7.612 ;
; instr[6]   ; result[3]   ; 7.686 ; 7.686 ; 7.686 ; 7.686 ;
; instr[6]   ; result[4]   ; 8.219 ; 8.219 ; 8.219 ; 8.219 ;
; instr[7]   ; result[0]   ; 7.452 ; 7.452 ; 7.452 ; 7.452 ;
; instr[7]   ; result[1]   ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; instr[7]   ; result[2]   ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; instr[7]   ; result[3]   ; 7.697 ; 7.697 ; 7.697 ; 7.697 ;
; instr[7]   ; result[4]   ; 8.230 ; 8.230 ; 8.230 ; 8.230 ;
; load_ULA   ; HEX1[0]     ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; load_ULA   ; HEX1[1]     ; 7.485 ; 7.485 ; 7.485 ; 7.485 ;
; load_ULA   ; HEX1[2]     ; 6.764 ; 6.764 ; 6.764 ; 6.764 ;
; load_ULA   ; HEX1[3]     ; 6.883 ; 6.883 ; 6.883 ; 6.883 ;
; load_ULA   ; HEX1[4]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; load_ULA   ; HEX2[0]     ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; load_ULA   ; HEX2[1]     ; 6.689 ; 6.689 ; 6.689 ; 6.689 ;
; load_ULA   ; HEX2[2]     ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; load_ULA   ; HEX2[3]     ; 6.630 ; 6.630 ; 6.630 ; 6.630 ;
; load_ULA   ; HEX2[4]     ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; load_ULA   ; result[0]   ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; load_ULA   ; result[1]   ; 7.355 ; 7.355 ; 7.355 ; 7.355 ;
; load_ULA   ; result[2]   ; 7.572 ; 7.572 ; 7.572 ; 7.572 ;
; load_ULA   ; result[3]   ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; load_ULA   ; result[4]   ; 8.179 ; 8.179 ; 8.179 ; 8.179 ;
; movAc      ; result[0]   ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; movAc      ; result[1]   ; 5.952 ; 5.952 ; 5.952 ; 5.952 ;
; movAc      ; result[2]   ; 5.957 ; 6.166 ; 6.166 ; 5.957 ;
; movAc      ; result[3]   ; 5.683 ; 5.683 ; 5.683 ; 5.683 ;
; movAc      ; result[4]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PC[0]      ; HEX2[0]     ; 6.584 ;       ;       ; 6.584 ;
; PC[0]      ; HEX4[0]     ; 6.454 ;       ;       ; 6.454 ;
; PC[0]      ; result[0]   ; 6.698 ; 6.698 ; 6.698 ; 6.698 ;
; PC[0]      ; result[1]   ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; PC[0]      ; result[2]   ; 6.917 ; 6.917 ; 6.917 ; 6.917 ;
; PC[0]      ; result[3]   ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; PC[0]      ; result[4]   ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; PC[1]      ; HEX2[1]     ; 6.507 ;       ;       ; 6.507 ;
; PC[1]      ; HEX4[1]     ; 6.366 ;       ;       ; 6.366 ;
; PC[1]      ; result[1]   ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; PC[1]      ; result[2]   ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; PC[1]      ; result[3]   ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; PC[1]      ; result[4]   ; 7.129 ; 7.129 ; 7.129 ; 7.129 ;
; PC[2]      ; HEX2[2]     ; 6.582 ;       ;       ; 6.582 ;
; PC[2]      ; HEX4[2]     ; 6.306 ;       ;       ; 6.306 ;
; PC[2]      ; result[2]   ; 6.476 ; 6.476 ; 6.476 ; 6.476 ;
; PC[2]      ; result[3]   ; 6.340 ; 6.340 ; 6.340 ; 6.340 ;
; PC[2]      ; result[4]   ; 6.955 ; 6.955 ; 6.955 ; 6.955 ;
; PC[3]      ; HEX2[3]     ; 6.266 ;       ;       ; 6.266 ;
; PC[3]      ; HEX4[3]     ; 6.661 ;       ;       ; 6.661 ;
; PC[3]      ; result[3]   ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; PC[3]      ; result[4]   ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; PC[4]      ; HEX2[4]     ; 6.972 ;       ;       ; 6.972 ;
; PC[4]      ; HEX4[4]     ; 5.987 ;       ;       ; 5.987 ;
; PC[4]      ; result[4]   ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; instr[0]   ; HEX1[0]     ; 6.792 ;       ;       ; 6.792 ;
; instr[0]   ; result[0]   ; 6.365 ; 6.365 ; 6.365 ; 6.365 ;
; instr[0]   ; result[1]   ; 6.317 ; 6.317 ; 6.317 ; 6.317 ;
; instr[0]   ; result[2]   ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; instr[0]   ; result[3]   ; 6.198 ; 6.198 ; 6.198 ; 6.198 ;
; instr[0]   ; result[4]   ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; instr[1]   ; HEX1[1]     ; 7.164 ;       ;       ; 7.164 ;
; instr[1]   ; result[0]   ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; instr[1]   ; result[1]   ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; instr[1]   ; result[2]   ; 6.802 ; 6.802 ; 6.802 ; 6.802 ;
; instr[1]   ; result[3]   ; 6.451 ; 6.451 ; 6.451 ; 6.451 ;
; instr[1]   ; result[4]   ; 6.763 ; 6.763 ; 6.763 ; 6.763 ;
; instr[2]   ; HEX1[2]     ; 6.675 ;       ;       ; 6.675 ;
; instr[2]   ; result[0]   ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; instr[2]   ; result[1]   ; 6.817 ; 6.817 ; 6.817 ; 6.817 ;
; instr[2]   ; result[2]   ; 6.885 ; 6.885 ; 6.885 ; 6.885 ;
; instr[2]   ; result[3]   ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; instr[2]   ; result[4]   ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; instr[3]   ; HEX1[3]     ; 6.940 ;       ;       ; 6.940 ;
; instr[3]   ; result[0]   ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; instr[3]   ; result[1]   ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; instr[3]   ; result[2]   ; 6.488 ; 6.488 ; 6.488 ; 6.488 ;
; instr[3]   ; result[3]   ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; instr[3]   ; result[4]   ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; instr[4]   ; HEX1[4]     ; 6.721 ;       ;       ; 6.721 ;
; instr[4]   ; result[0]   ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; instr[4]   ; result[1]   ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; instr[4]   ; result[2]   ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; instr[4]   ; result[3]   ; 6.387 ; 6.387 ; 6.387 ; 6.387 ;
; instr[4]   ; result[4]   ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; instr[5]   ; result[0]   ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; instr[5]   ; result[1]   ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; instr[5]   ; result[2]   ; 7.102 ; 7.102 ; 7.102 ; 7.102 ;
; instr[5]   ; result[3]   ; 6.845 ; 6.845 ; 6.845 ; 6.845 ;
; instr[5]   ; result[4]   ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; instr[6]   ; result[0]   ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; instr[6]   ; result[1]   ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; instr[6]   ; result[2]   ; 6.946 ; 6.946 ; 6.946 ; 6.946 ;
; instr[6]   ; result[3]   ; 6.689 ; 6.689 ; 6.689 ; 6.689 ;
; instr[6]   ; result[4]   ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; instr[7]   ; result[0]   ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; instr[7]   ; result[1]   ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; instr[7]   ; result[2]   ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; instr[7]   ; result[3]   ; 6.704 ; 6.704 ; 6.704 ; 6.704 ;
; instr[7]   ; result[4]   ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; load_ULA   ; HEX1[0]     ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; load_ULA   ; HEX1[1]     ; 7.485 ; 7.485 ; 7.485 ; 7.485 ;
; load_ULA   ; HEX1[2]     ; 6.764 ; 6.764 ; 6.764 ; 6.764 ;
; load_ULA   ; HEX1[3]     ; 6.883 ; 6.883 ; 6.883 ; 6.883 ;
; load_ULA   ; HEX1[4]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; load_ULA   ; HEX2[0]     ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; load_ULA   ; HEX2[1]     ; 6.689 ; 6.689 ; 6.689 ; 6.689 ;
; load_ULA   ; HEX2[2]     ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; load_ULA   ; HEX2[3]     ; 6.630 ; 6.630 ; 6.630 ; 6.630 ;
; load_ULA   ; HEX2[4]     ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; load_ULA   ; result[0]   ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; load_ULA   ; result[1]   ; 6.291 ; 6.291 ; 6.291 ; 6.291 ;
; load_ULA   ; result[2]   ; 6.362 ; 6.362 ; 6.362 ; 6.362 ;
; load_ULA   ; result[3]   ; 6.105 ; 6.105 ; 6.105 ; 6.105 ;
; load_ULA   ; result[4]   ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; movAc      ; result[0]   ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; movAc      ; result[1]   ; 5.952 ; 5.952 ; 5.952 ; 5.952 ;
; movAc      ; result[2]   ; 5.957 ; 6.166 ; 6.166 ; 5.957 ;
; movAc      ; result[3]   ; 5.683 ; 5.683 ; 5.683 ; 5.683 ;
; movAc      ; result[4]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.514    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -8.514    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -1413.282 ; 0.0   ; 0.0      ; 0.0     ; -217.925            ;
;  clk             ; -1413.282 ; 0.000 ; N/A      ; N/A     ; -217.925            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; 11.868 ; 11.868 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; 11.028 ; 11.028 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; 11.302 ; 11.302 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; 11.868 ; 11.868 ; Rise       ; clk             ;
; PC[*]        ; clk        ; 9.602  ; 9.602  ; Rise       ; clk             ;
;  PC[0]       ; clk        ; 9.602  ; 9.602  ; Rise       ; clk             ;
;  PC[1]       ; clk        ; 8.572  ; 8.572  ; Rise       ; clk             ;
;  PC[2]       ; clk        ; 7.976  ; 7.976  ; Rise       ; clk             ;
;  PC[3]       ; clk        ; 8.450  ; 8.450  ; Rise       ; clk             ;
;  PC[4]       ; clk        ; 6.794  ; 6.794  ; Rise       ; clk             ;
; R/W          ; clk        ; 12.229 ; 12.229 ; Rise       ; clk             ;
; clear        ; clk        ; 7.779  ; 7.779  ; Rise       ; clk             ;
; enA          ; clk        ; 4.662  ; 4.662  ; Rise       ; clk             ;
; enAc         ; clk        ; 0.716  ; 0.716  ; Rise       ; clk             ;
; enB          ; clk        ; 5.320  ; 5.320  ; Rise       ; clk             ;
; enF          ; clk        ; 4.672  ; 4.672  ; Rise       ; clk             ;
; instr[*]     ; clk        ; 13.393 ; 13.393 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; 12.877 ; 12.877 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; 13.393 ; 13.393 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; 13.127 ; 13.127 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; 13.298 ; 13.298 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; 12.591 ; 12.591 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; 11.699 ; 11.699 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; 11.249 ; 11.249 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; 11.356 ; 11.356 ; Rise       ; clk             ;
; ldab         ; clk        ; 13.335 ; 13.335 ; Rise       ; clk             ;
; ldam         ; clk        ; 13.218 ; 13.218 ; Rise       ; clk             ;
; load_ULA     ; clk        ; 11.243 ; 11.243 ; Rise       ; clk             ;
; movAc        ; clk        ; 5.789  ; 5.789  ; Rise       ; clk             ;
; stac         ; clk        ; 13.191 ; 13.191 ; Rise       ; clk             ;
; switches[*]  ; clk        ; 8.995  ; 8.995  ; Rise       ; clk             ;
;  switches[0] ; clk        ; 7.363  ; 7.363  ; Rise       ; clk             ;
;  switches[1] ; clk        ; 7.148  ; 7.148  ; Rise       ; clk             ;
;  switches[2] ; clk        ; 7.963  ; 7.963  ; Rise       ; clk             ;
;  switches[3] ; clk        ; 8.995  ; 8.995  ; Rise       ; clk             ;
;  switches[4] ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; -1.822 ; -1.822 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
; PC[*]        ; clk        ; -2.603 ; -2.603 ; Rise       ; clk             ;
;  PC[0]       ; clk        ; -2.880 ; -2.880 ; Rise       ; clk             ;
;  PC[1]       ; clk        ; -2.666 ; -2.666 ; Rise       ; clk             ;
;  PC[2]       ; clk        ; -2.694 ; -2.694 ; Rise       ; clk             ;
;  PC[3]       ; clk        ; -2.893 ; -2.893 ; Rise       ; clk             ;
;  PC[4]       ; clk        ; -2.603 ; -2.603 ; Rise       ; clk             ;
; R/W          ; clk        ; -1.917 ; -1.917 ; Rise       ; clk             ;
; clear        ; clk        ; -1.749 ; -1.749 ; Rise       ; clk             ;
; enA          ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
; enAc         ; clk        ; 0.458  ; 0.458  ; Rise       ; clk             ;
; enB          ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
; enF          ; clk        ; -1.950 ; -1.950 ; Rise       ; clk             ;
; instr[*]     ; clk        ; -2.340 ; -2.340 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; -2.340 ; -2.340 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; -2.595 ; -2.595 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; -2.701 ; -2.701 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; -2.505 ; -2.505 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; -2.631 ; -2.631 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; -3.119 ; -3.119 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; -2.963 ; -2.963 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; -2.978 ; -2.978 ; Rise       ; clk             ;
; ldab         ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
; ldam         ; clk        ; -2.699 ; -2.699 ; Rise       ; clk             ;
; load_ULA     ; clk        ; -2.379 ; -2.379 ; Rise       ; clk             ;
; movAc        ; clk        ; -2.099 ; -2.099 ; Rise       ; clk             ;
; stac         ; clk        ; -2.557 ; -2.557 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -2.483 ; -2.483 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -2.791 ; -2.791 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -2.483 ; -2.483 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -2.784 ; -2.784 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -3.192 ; -3.192 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -2.843 ; -2.843 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; HEX1[*]    ; clk        ; 17.301 ; 17.301 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 17.071 ; 17.071 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 17.301 ; 17.301 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 15.660 ; 15.660 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 16.295 ; 16.295 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 17.131 ; 17.131 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 17.913 ; 17.913 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 16.402 ; 16.402 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 16.445 ; 16.445 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 16.321 ; 16.321 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 16.131 ; 16.131 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 17.913 ; 17.913 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 16.442 ; 16.442 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 16.350 ; 16.350 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 15.802 ; 15.802 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 14.445 ; 14.445 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 15.765 ; 15.765 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 16.442 ; 16.442 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 16.901 ; 16.901 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 16.901 ; 16.901 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 15.064 ; 15.064 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 15.601 ; 15.601 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 16.709 ; 16.709 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 15.415 ; 15.415 ; Rise       ; clk             ;
; Z          ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
; result[*]  ; clk        ; 13.985 ; 13.985 ; Rise       ; clk             ;
;  result[0] ; clk        ; 11.657 ; 11.657 ; Rise       ; clk             ;
;  result[1] ; clk        ; 11.690 ; 11.690 ; Rise       ; clk             ;
;  result[2] ; clk        ; 12.720 ; 12.720 ; Rise       ; clk             ;
;  result[3] ; clk        ; 12.511 ; 12.511 ; Rise       ; clk             ;
;  result[4] ; clk        ; 13.985 ; 13.985 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX1[*]    ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 4.992 ; 4.992 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 4.835 ; 4.835 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 5.142 ; 5.142 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 5.020 ; 5.020 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 5.120 ; 5.120 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
; Z          ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
; result[*]  ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  result[0] ; clk        ; 4.592 ; 4.592 ; Rise       ; clk             ;
;  result[1] ; clk        ; 4.832 ; 4.832 ; Rise       ; clk             ;
;  result[2] ; clk        ; 4.717 ; 4.717 ; Rise       ; clk             ;
;  result[3] ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  result[4] ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PC[0]      ; HEX2[0]     ; 13.987 ;        ;        ; 13.987 ;
; PC[0]      ; HEX4[0]     ; 13.493 ;        ;        ; 13.493 ;
; PC[0]      ; result[0]   ; 14.311 ; 14.311 ; 14.311 ; 14.311 ;
; PC[0]      ; result[1]   ; 14.249 ; 14.249 ; 14.249 ; 14.249 ;
; PC[0]      ; result[2]   ; 14.831 ; 14.831 ; 14.831 ; 14.831 ;
; PC[0]      ; result[3]   ; 15.073 ; 15.073 ; 15.073 ; 15.073 ;
; PC[0]      ; result[4]   ; 16.547 ; 16.547 ; 16.547 ; 16.547 ;
; PC[1]      ; HEX2[1]     ; 13.695 ;        ;        ; 13.695 ;
; PC[1]      ; HEX4[1]     ; 13.270 ;        ;        ; 13.270 ;
; PC[1]      ; result[1]   ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; PC[1]      ; result[2]   ; 13.801 ; 13.801 ; 13.801 ; 13.801 ;
; PC[1]      ; result[3]   ; 14.043 ; 14.043 ; 14.043 ; 14.043 ;
; PC[1]      ; result[4]   ; 15.517 ; 15.517 ; 15.517 ; 15.517 ;
; PC[2]      ; HEX2[2]     ; 13.818 ;        ;        ; 13.818 ;
; PC[2]      ; HEX4[2]     ; 13.171 ;        ;        ; 13.171 ;
; PC[2]      ; result[2]   ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
; PC[2]      ; result[3]   ; 13.206 ; 13.206 ; 13.206 ; 13.206 ;
; PC[2]      ; result[4]   ; 14.921 ; 14.921 ; 14.921 ; 14.921 ;
; PC[3]      ; HEX2[3]     ; 12.980 ;        ;        ; 12.980 ;
; PC[3]      ; HEX4[3]     ; 13.926 ;        ;        ; 13.926 ;
; PC[3]      ; result[3]   ; 13.675 ; 13.675 ; 13.675 ; 13.675 ;
; PC[3]      ; result[4]   ; 15.395 ; 15.395 ; 15.395 ; 15.395 ;
; PC[4]      ; HEX2[4]     ; 15.107 ;        ;        ; 15.107 ;
; PC[4]      ; HEX4[4]     ; 12.226 ;        ;        ; 12.226 ;
; PC[4]      ; result[4]   ; 13.739 ; 13.739 ; 13.739 ; 13.739 ;
; instr[0]   ; HEX1[0]     ; 14.364 ;        ;        ; 14.364 ;
; instr[0]   ; result[0]   ; 15.259 ; 15.259 ; 15.259 ; 15.259 ;
; instr[0]   ; result[1]   ; 15.193 ; 15.193 ; 15.193 ; 15.193 ;
; instr[0]   ; result[2]   ; 15.775 ; 15.775 ; 15.775 ; 15.775 ;
; instr[0]   ; result[3]   ; 16.017 ; 16.017 ; 16.017 ; 16.017 ;
; instr[0]   ; result[4]   ; 17.491 ; 17.491 ; 17.491 ; 17.491 ;
; instr[1]   ; HEX1[1]     ; 15.228 ;        ;        ; 15.228 ;
; instr[1]   ; result[0]   ; 15.250 ; 15.250 ; 15.250 ; 15.250 ;
; instr[1]   ; result[1]   ; 15.188 ; 15.188 ; 15.188 ; 15.188 ;
; instr[1]   ; result[2]   ; 15.770 ; 15.770 ; 15.770 ; 15.770 ;
; instr[1]   ; result[3]   ; 16.012 ; 16.012 ; 16.012 ; 16.012 ;
; instr[1]   ; result[4]   ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; instr[2]   ; HEX1[2]     ; 13.997 ;        ;        ; 13.997 ;
; instr[2]   ; result[0]   ; 15.729 ; 15.729 ; 15.729 ; 15.729 ;
; instr[2]   ; result[1]   ; 15.663 ; 15.663 ; 15.663 ; 15.663 ;
; instr[2]   ; result[2]   ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; instr[2]   ; result[3]   ; 16.487 ; 16.487 ; 16.487 ; 16.487 ;
; instr[2]   ; result[4]   ; 17.961 ; 17.961 ; 17.961 ; 17.961 ;
; instr[3]   ; HEX1[3]     ; 14.652 ;        ;        ; 14.652 ;
; instr[3]   ; result[0]   ; 14.556 ; 14.556 ; 14.556 ; 14.556 ;
; instr[3]   ; result[1]   ; 14.490 ; 14.490 ; 14.490 ; 14.490 ;
; instr[3]   ; result[2]   ; 15.072 ; 15.072 ; 15.072 ; 15.072 ;
; instr[3]   ; result[3]   ; 15.314 ; 15.314 ; 15.314 ; 15.314 ;
; instr[3]   ; result[4]   ; 16.788 ; 16.788 ; 16.788 ; 16.788 ;
; instr[4]   ; HEX1[4]     ; 14.218 ;        ;        ; 14.218 ;
; instr[4]   ; result[0]   ; 14.688 ; 14.688 ; 14.688 ; 14.688 ;
; instr[4]   ; result[1]   ; 14.626 ; 14.626 ; 14.626 ; 14.626 ;
; instr[4]   ; result[2]   ; 15.208 ; 15.208 ; 15.208 ; 15.208 ;
; instr[4]   ; result[3]   ; 15.450 ; 15.450 ; 15.450 ; 15.450 ;
; instr[4]   ; result[4]   ; 16.924 ; 16.924 ; 16.924 ; 16.924 ;
; instr[5]   ; result[0]   ; 16.408 ; 16.408 ; 16.408 ; 16.408 ;
; instr[5]   ; result[1]   ; 16.346 ; 16.346 ; 16.346 ; 16.346 ;
; instr[5]   ; result[2]   ; 16.928 ; 16.928 ; 16.928 ; 16.928 ;
; instr[5]   ; result[3]   ; 17.170 ; 17.170 ; 17.170 ; 17.170 ;
; instr[5]   ; result[4]   ; 18.644 ; 18.644 ; 18.644 ; 18.644 ;
; instr[6]   ; result[0]   ; 15.958 ; 15.958 ; 15.958 ; 15.958 ;
; instr[6]   ; result[1]   ; 15.896 ; 15.896 ; 15.896 ; 15.896 ;
; instr[6]   ; result[2]   ; 16.478 ; 16.478 ; 16.478 ; 16.478 ;
; instr[6]   ; result[3]   ; 16.720 ; 16.720 ; 16.720 ; 16.720 ;
; instr[6]   ; result[4]   ; 18.194 ; 18.194 ; 18.194 ; 18.194 ;
; instr[7]   ; result[0]   ; 16.065 ; 16.065 ; 16.065 ; 16.065 ;
; instr[7]   ; result[1]   ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; instr[7]   ; result[2]   ; 16.585 ; 16.585 ; 16.585 ; 16.585 ;
; instr[7]   ; result[3]   ; 16.827 ; 16.827 ; 16.827 ; 16.827 ;
; instr[7]   ; result[4]   ; 18.301 ; 18.301 ; 18.301 ; 18.301 ;
; load_ULA   ; HEX1[0]     ; 15.469 ; 15.469 ; 15.469 ; 15.469 ;
; load_ULA   ; HEX1[1]     ; 15.999 ; 15.999 ; 15.999 ; 15.999 ;
; load_ULA   ; HEX1[2]     ; 14.195 ; 14.195 ; 14.195 ; 14.195 ;
; load_ULA   ; HEX1[3]     ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; load_ULA   ; HEX1[4]     ; 14.988 ; 14.988 ; 14.988 ; 14.988 ;
; load_ULA   ; HEX2[0]     ; 14.528 ; 14.528 ; 14.528 ; 14.528 ;
; load_ULA   ; HEX2[1]     ; 14.145 ; 14.145 ; 14.145 ; 14.145 ;
; load_ULA   ; HEX2[2]     ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; load_ULA   ; HEX2[3]     ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; load_ULA   ; HEX2[4]     ; 15.747 ; 15.747 ; 15.747 ; 15.747 ;
; load_ULA   ; result[0]   ; 15.956 ; 15.956 ; 15.956 ; 15.956 ;
; load_ULA   ; result[1]   ; 15.890 ; 15.890 ; 15.890 ; 15.890 ;
; load_ULA   ; result[2]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; load_ULA   ; result[3]   ; 16.714 ; 16.714 ; 16.714 ; 16.714 ;
; load_ULA   ; result[4]   ; 18.188 ; 18.188 ; 18.188 ; 18.188 ;
; movAc      ; result[0]   ; 12.017 ; 12.017 ; 12.017 ; 12.017 ;
; movAc      ; result[1]   ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; movAc      ; result[2]   ; 11.952 ; 12.432 ; 12.432 ; 11.952 ;
; movAc      ; result[3]   ; 11.166 ; 11.166 ; 11.166 ; 11.166 ;
; movAc      ; result[4]   ; 12.259 ; 12.259 ; 12.259 ; 12.259 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PC[0]      ; HEX2[0]     ; 6.584 ;       ;       ; 6.584 ;
; PC[0]      ; HEX4[0]     ; 6.454 ;       ;       ; 6.454 ;
; PC[0]      ; result[0]   ; 6.698 ; 6.698 ; 6.698 ; 6.698 ;
; PC[0]      ; result[1]   ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; PC[0]      ; result[2]   ; 6.917 ; 6.917 ; 6.917 ; 6.917 ;
; PC[0]      ; result[3]   ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; PC[0]      ; result[4]   ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; PC[1]      ; HEX2[1]     ; 6.507 ;       ;       ; 6.507 ;
; PC[1]      ; HEX4[1]     ; 6.366 ;       ;       ; 6.366 ;
; PC[1]      ; result[1]   ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; PC[1]      ; result[2]   ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; PC[1]      ; result[3]   ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; PC[1]      ; result[4]   ; 7.129 ; 7.129 ; 7.129 ; 7.129 ;
; PC[2]      ; HEX2[2]     ; 6.582 ;       ;       ; 6.582 ;
; PC[2]      ; HEX4[2]     ; 6.306 ;       ;       ; 6.306 ;
; PC[2]      ; result[2]   ; 6.476 ; 6.476 ; 6.476 ; 6.476 ;
; PC[2]      ; result[3]   ; 6.340 ; 6.340 ; 6.340 ; 6.340 ;
; PC[2]      ; result[4]   ; 6.955 ; 6.955 ; 6.955 ; 6.955 ;
; PC[3]      ; HEX2[3]     ; 6.266 ;       ;       ; 6.266 ;
; PC[3]      ; HEX4[3]     ; 6.661 ;       ;       ; 6.661 ;
; PC[3]      ; result[3]   ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; PC[3]      ; result[4]   ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; PC[4]      ; HEX2[4]     ; 6.972 ;       ;       ; 6.972 ;
; PC[4]      ; HEX4[4]     ; 5.987 ;       ;       ; 5.987 ;
; PC[4]      ; result[4]   ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; instr[0]   ; HEX1[0]     ; 6.792 ;       ;       ; 6.792 ;
; instr[0]   ; result[0]   ; 6.365 ; 6.365 ; 6.365 ; 6.365 ;
; instr[0]   ; result[1]   ; 6.317 ; 6.317 ; 6.317 ; 6.317 ;
; instr[0]   ; result[2]   ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; instr[0]   ; result[3]   ; 6.198 ; 6.198 ; 6.198 ; 6.198 ;
; instr[0]   ; result[4]   ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; instr[1]   ; HEX1[1]     ; 7.164 ;       ;       ; 7.164 ;
; instr[1]   ; result[0]   ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; instr[1]   ; result[1]   ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; instr[1]   ; result[2]   ; 6.802 ; 6.802 ; 6.802 ; 6.802 ;
; instr[1]   ; result[3]   ; 6.451 ; 6.451 ; 6.451 ; 6.451 ;
; instr[1]   ; result[4]   ; 6.763 ; 6.763 ; 6.763 ; 6.763 ;
; instr[2]   ; HEX1[2]     ; 6.675 ;       ;       ; 6.675 ;
; instr[2]   ; result[0]   ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; instr[2]   ; result[1]   ; 6.817 ; 6.817 ; 6.817 ; 6.817 ;
; instr[2]   ; result[2]   ; 6.885 ; 6.885 ; 6.885 ; 6.885 ;
; instr[2]   ; result[3]   ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; instr[2]   ; result[4]   ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; instr[3]   ; HEX1[3]     ; 6.940 ;       ;       ; 6.940 ;
; instr[3]   ; result[0]   ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; instr[3]   ; result[1]   ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; instr[3]   ; result[2]   ; 6.488 ; 6.488 ; 6.488 ; 6.488 ;
; instr[3]   ; result[3]   ; 6.231 ; 6.231 ; 6.231 ; 6.231 ;
; instr[3]   ; result[4]   ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; instr[4]   ; HEX1[4]     ; 6.721 ;       ;       ; 6.721 ;
; instr[4]   ; result[0]   ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; instr[4]   ; result[1]   ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; instr[4]   ; result[2]   ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; instr[4]   ; result[3]   ; 6.387 ; 6.387 ; 6.387 ; 6.387 ;
; instr[4]   ; result[4]   ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; instr[5]   ; result[0]   ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; instr[5]   ; result[1]   ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; instr[5]   ; result[2]   ; 7.102 ; 7.102 ; 7.102 ; 7.102 ;
; instr[5]   ; result[3]   ; 6.845 ; 6.845 ; 6.845 ; 6.845 ;
; instr[5]   ; result[4]   ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; instr[6]   ; result[0]   ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; instr[6]   ; result[1]   ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; instr[6]   ; result[2]   ; 6.946 ; 6.946 ; 6.946 ; 6.946 ;
; instr[6]   ; result[3]   ; 6.689 ; 6.689 ; 6.689 ; 6.689 ;
; instr[6]   ; result[4]   ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; instr[7]   ; result[0]   ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; instr[7]   ; result[1]   ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; instr[7]   ; result[2]   ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; instr[7]   ; result[3]   ; 6.704 ; 6.704 ; 6.704 ; 6.704 ;
; instr[7]   ; result[4]   ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; load_ULA   ; HEX1[0]     ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; load_ULA   ; HEX1[1]     ; 7.485 ; 7.485 ; 7.485 ; 7.485 ;
; load_ULA   ; HEX1[2]     ; 6.764 ; 6.764 ; 6.764 ; 6.764 ;
; load_ULA   ; HEX1[3]     ; 6.883 ; 6.883 ; 6.883 ; 6.883 ;
; load_ULA   ; HEX1[4]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; load_ULA   ; HEX2[0]     ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; load_ULA   ; HEX2[1]     ; 6.689 ; 6.689 ; 6.689 ; 6.689 ;
; load_ULA   ; HEX2[2]     ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; load_ULA   ; HEX2[3]     ; 6.630 ; 6.630 ; 6.630 ; 6.630 ;
; load_ULA   ; HEX2[4]     ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; load_ULA   ; result[0]   ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; load_ULA   ; result[1]   ; 6.291 ; 6.291 ; 6.291 ; 6.291 ;
; load_ULA   ; result[2]   ; 6.362 ; 6.362 ; 6.362 ; 6.362 ;
; load_ULA   ; result[3]   ; 6.105 ; 6.105 ; 6.105 ; 6.105 ;
; load_ULA   ; result[4]   ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; movAc      ; result[0]   ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; movAc      ; result[1]   ; 5.952 ; 5.952 ; 5.952 ; 5.952 ;
; movAc      ; result[2]   ; 5.957 ; 6.166 ; 6.166 ; 5.957 ;
; movAc      ; result[3]   ; 5.683 ; 5.683 ; 5.683 ; 5.683 ;
; movAc      ; result[4]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 85505    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 85505    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 32    ; 32   ;
; Unconstrained Input Port Paths  ; 2587  ; 2587 ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 846   ; 846  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jul  2 10:01:22 2018
Info: Command: quartus_sta circuitoRegsULA -c circuitoRegsULA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'circuitoRegsULA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.514     -1413.282 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -217.925 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.653
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.653      -427.910 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -178.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 304 megabytes
    Info: Processing ended: Mon Jul  2 10:01:24 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


