# AES-VHDL
Un projet dont l'objectif est d'implémenter l'encodage AES en VHDL. L'AES est capable d'encoder un mot de 128 bits avec une clé de même taille. Les détails du projet sont expliqués dans le rapport
