---
title: 错题
date: 2025-03-22T21:53:13.938195+08:00
tags: ['组原笔记', '错题.md']
url: /posts/BOJbTTsa9f
author: "Yan2u"
IsPost: true
ShowReadingTime: true
ShowBreadCrumbs: true
ShowPostNavLinks: true
showToc: true
TocOpen: false
ShowWordCount: true
UseHugoToc: true
---

<a href="/notes408/chapters_index"> Indexes </a> > <a href="/notes408/indexes/5RoFxkg3V7"> 组原笔记 </a> > 错题

### 三、存储器系统

#### 1.

在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是（）

- A. 刷新；

- B. 再生；

- C. 写保护；

- D. 主存校验；

- **答案**：B；

- **我的**：A；

- **解析**：区分 DRAM 存储器的**刷新、再生、重写**三个操作：

  |     操作     |        刷新        |           再生           |         重写         |
  | :----------: | :----------------: | :----------------------: | :------------------: |
  |     原因     |  电容电荷自然泄漏  | **读操作会导致电荷丢失** |   用户主动修改数据   |
  |   执行时机   | 周期性（存取周期） |       每次读操作后       |    用户或程序触发    |
  |     范围     |    全局逐行刷新    |  局部 (仅被读取的单元)   | 局部 (目标地址单元)  |
  |   用户干预   |   由硬件自动完成   |      由硬件自动完成      | 由用户或程序主动发起 |
  | 对数据的影响 |  维持原有数据不变  |     维持原有数据不变     |   覆盖原数据为新值   |

#### 2.

下列关于主存储器的描述中，正确的是（）

Ⅰ.CPU 访存时间由存储器容量决定
Ⅱ.ROM 和RAM 在存储器中是统一编址的
Ⅲ.ROM 中任意一个单元可以随机访问
Ⅳ.DRAM 是破坏性读出,因此需要读后重写

- **答案**：Ⅱ Ⅲ；
- **我的**：Ⅱ Ⅲ Ⅳ；
- **解析**：见题 1，Ⅳ 应该是**读后再生**；

#### 3.

Cache 分为指令区和数据区。读写时间 20ns，主存 120ns。取指令的命中率为98%，取数据的命中率为95%。在执行程序时，约有1/5的指令需要存取一个操作数。假设指令流水线在任何时刻都不阻塞，Cache 不命中时才启动主存。问设置Cache后，与无Cache比较，运算速度可提高多少倍？

- **答案**：4.22；
- **我的**：4.33；
- **解析**：
  - 主要是错在 (1) 对**平均指令访存时间**的理解。误把存取操作数的一条指令当作两条来计算，导致结果偏大，(2) "Cache 不命中时才启动主存" 说明**二者不是同时访存，套公式时不能用 $ht_C$ 而要用 $t_C$；**
  - **我的思路**：程序约有 1/5 的指令带一个存取操作数，所以总共有 5/6 的指令是取指，有 1/6 的是取数。这里**把指令附带的取数单独算成一条指令，导致指令总数增多，导致错误**；
  - 正确思路：指令总数不变。先计算带 Cache 取指和取数的平均访存时间 $t_I$ 和 $t_N$，可以套命中率公式求得；
    - 带 Cache 情况下，平均访存时间 $t_C=t_I+1/5t_N=27.6$ ns；
    - 不带 Cache 情况下，平均访存时间 $t=t_M\times(1+1/5)=144$ ns；
    - 所以加速比 $144/27.6-1$，约为 4.22；

#### 4.

下图是某存储芯片的引脚图，请回答：(1) 这个存储芯片的类型 (是RAM 还是ROM) ? 这个存储芯片的容量？(2) 若地址线增加一根,存储芯片的容量将变为多少？

![image-20250322214245885](https://cloudflare-imgbed-ajc.pages.dev/file/1742650971988_image-20250322214245885.png)

- **答案**：(1) DRAM，容量 64K；(2) 变为 256K；
- **我的**：(1) 容量 256，(2) 容量512；
- **解析**：主要是错在没有考虑 DRAM 的重合法地址译码，即行列地址复用方式，导致容量判断偏小；
  - **判断该芯片为 DRAM**：图中 CAS 为列地址选通 (Column Address Strobe) ，RAS 为行地址选通 (Row ...)，所以该芯片是**行列地址分时复用**的编址方式，是**典型的 DRAM 芯片**；
  - **RAS 和 CAS 的作用**：通过使能 RAS 和 CAS **前后分别传送行列地址**，使得**仅需 $n$ 位地址线就可操作 $2n$ 位地址数量的内存单元**，因此 DRAM 芯片的地址线数量是同样单元数量 SRAM 的**一半**；
  - 反推之，若 DRAM 芯片有 $n$ 位地址线，则其单元数量为 $N=2^{2n}$；
  - 1）图中地址线数量为 8，所以容量 $N=2^{16}=64K$，MDR 为 1 位；
  - 2）若地址线加一根，则容量 $N'=2^{2\times9}=2^{18}=256K$；

