Fitter report for top
Thu Jun 04 13:19:44 2020
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 04 13:19:44 2020    ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; top                                      ;
; Top-level Entity Name              ; top                                      ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 249 / 18,752 ( 1 % )                     ;
;     Total combinational functions  ; 248 / 18,752 ( 1 % )                     ;
;     Dedicated logic registers      ; 72 / 18,752 ( < 1 % )                    ;
; Total registers                    ; 72                                       ;
; Total pins                         ; 43 / 315 ( 14 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 1 / 52 ( 2 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  16.7%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                ;
+----------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------+------------------+-----------------------+
; Node     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                              ; Destination Port ; Destination Port Name ;
+----------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------+------------------+-----------------------+
; Alast[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Alast[0] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Alast[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Alast[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Alast[1] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Alast[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Alast[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Alast[2] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Alast[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Alast[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Alast[3] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Alast[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Alast[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Alast[4] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Alast[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Alast[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Alast[5] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Alast[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Alast[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Alast[6] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Alast[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Alast[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Alast[7] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Alast[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Blast[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Blast[0] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Blast[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Blast[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Blast[1] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Blast[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Blast[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Blast[2] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Blast[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Blast[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Blast[3] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Blast[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Blast[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Blast[4] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Blast[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Blast[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Blast[5] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Blast[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Blast[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Blast[6] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Blast[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; Blast[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Blast[7] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Blast[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
+----------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 370 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 370 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 367     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/TalKa/Documents/GitHub/CpuTask2 - before changes/output_files/top.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 249 / 18,752 ( 1 % )  ;
;     -- Combinational with no register       ; 177                   ;
;     -- Register only                        ; 1                     ;
;     -- Combinational with a register        ; 71                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 120                   ;
;     -- 3 input functions                    ; 100                   ;
;     -- <=2 input functions                  ; 28                    ;
;     -- Register only                        ; 1                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 226                   ;
;     -- arithmetic mode                      ; 22                    ;
;                                             ;                       ;
; Total registers*                            ; 72 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 72 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 17 / 1,172 ( 1 % )    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 43 / 315 ( 14 % )     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )        ;
;                                             ;                       ;
; Global signals                              ; 2                     ;
; M4Ks                                        ; 0 / 52 ( 0 % )        ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 1 / 52 ( 2 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 2 / 16 ( 13 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%          ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%          ;
; Maximum fan-out                             ; 73                    ;
; Highest non-global fan-out                  ; 57                    ;
; Total fan-out                               ; 1129                  ;
; Average fan-out                             ; 3.05                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 249 / 18752 ( 1 % )  ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 177                  ; 0                              ;
;     -- Register only                        ; 1                    ; 0                              ;
;     -- Combinational with a register        ; 71                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 120                  ; 0                              ;
;     -- 3 input functions                    ; 100                  ; 0                              ;
;     -- <=2 input functions                  ; 28                   ; 0                              ;
;     -- Register only                        ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 226                  ; 0                              ;
;     -- arithmetic mode                      ; 22                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 72                   ; 0                              ;
;     -- Dedicated logic registers            ; 72 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 17 / 1172 ( 1 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 43                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 52 ( 2 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1147                 ; 0                              ;
;     -- Registered Connections               ; 430                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 25                   ; 0                              ;
;     -- Output Ports                         ; 18                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0]   ; A11   ; 3        ; 22           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[1]   ; G11   ; 3        ; 20           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[2]   ; H11   ; 3        ; 20           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[3]   ; D11   ; 3        ; 22           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[4]   ; H13   ; 4        ; 37           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[5]   ; B17   ; 4        ; 37           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[6]   ; E14   ; 4        ; 35           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[7]   ; A13   ; 4        ; 26           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[0]   ; B10   ; 3        ; 20           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[1]   ; E11   ; 3        ; 22           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[2]   ; C13   ; 4        ; 31           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[3]   ; A14   ; 4        ; 29           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[4]   ; A10   ; 3        ; 20           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[5]   ; B13   ; 4        ; 26           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[6]   ; B14   ; 4        ; 29           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[7]   ; C10   ; 3        ; 18           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPC[0] ; B15   ; 4        ; 33           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPC[1] ; B16   ; 4        ; 33           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPC[2] ; A15   ; 4        ; 33           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPC[3] ; A16   ; 4        ; 33           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPC[4] ; H15   ; 4        ; 44           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; cin    ; D16   ; 4        ; 42           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk    ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ena    ; F13   ; 4        ; 35           ; 27           ; 3           ; 57                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst    ; M2    ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; RES[0]    ; G16   ; 4        ; 44           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[10]   ; J14   ; 4        ; 42           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[11]   ; H14   ; 4        ; 42           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[12]   ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[13]   ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[14]   ; H12   ; 4        ; 31           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[15]   ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[1]    ; C14   ; 4        ; 39           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[2]    ; F15   ; 4        ; 39           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[3]    ; D14   ; 4        ; 35           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[4]    ; E15   ; 4        ; 42           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[5]    ; G15   ; 4        ; 39           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[6]    ; A17   ; 4        ; 37           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[7]    ; C16   ; 4        ; 44           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[8]    ; F14   ; 4        ; 35           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RES[9]    ; G17   ; 5        ; 50           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATUS[0] ; E20   ; 5        ; 50           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATUS[1] ; D15   ; 4        ; 39           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 9 / 43 ( 21 % )  ; 3.3V          ; --           ;
; 4        ; 30 / 40 ( 75 % ) ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; B[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; A[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; A[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; B[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; OPC[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; OPC[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; RES[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; B[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; RES[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; B[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; B[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; OPC[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; OPC[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; A[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; B[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; B[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; RES[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RES[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; A[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RES[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 259        ; 4        ; STATUS[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 255        ; 4        ; cin                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; B[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; A[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 4        ; RES[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; STATUS[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; RES[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; ena                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 268        ; 4        ; RES[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; RES[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; A[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; RES[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RES[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 252        ; 4        ; RES[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 231        ; 5        ; RES[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; A[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; RES[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; A[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 257        ; 4        ; RES[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 253        ; 4        ; OPC[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RES[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                           ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                      ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
; |top                                  ; 249 (39)    ; 72 (40)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 43   ; 0            ; 177 (2)      ; 1 (1)             ; 71 (0)           ; |top                                                                     ;              ;
;    |topALU:ALUBuild|                  ; 246 (0)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 71 (0)           ; |top|topALU:ALUBuild                                                     ;              ;
;       |ALU:ALUBuild|                  ; 147 (131)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 100 (93)     ; 0 (0)             ; 47 (38)          ; |top|topALU:ALUBuild|ALU:ALUBuild                                        ;              ;
;          |Adder:AddSub|               ; 16 (2)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 0 (0)             ; 9 (1)            ; |top|topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub                           ;              ;
;             |FA:\rest:1:chain|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:1:chain          ;              ;
;             |FA:\rest:2:chain|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:2:chain          ;              ;
;             |FA:\rest:3:chain|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:3:chain          ;              ;
;             |FA:\rest:4:chain|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:4:chain          ;              ;
;             |FA:\rest:5:chain|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:5:chain          ;              ;
;             |FA:\rest:6:chain|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:6:chain          ;              ;
;             |FA:first|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |top|topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:first                  ;              ;
;          |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0                         ;              ;
;             |mult_o5t:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated ;              ;
;       |Shifter:ShifterBuild|          ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 6 (6)            ; |top|topALU:ALUBuild|Shifter:ShifterBuild                                ;              ;
;       |outputSelector:tester|         ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 18 (18)          ; |top|topALU:ALUBuild|outputSelector:tester                               ;              ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; RES[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; RES[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; RES[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; RES[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; RES[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; RES[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; RES[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; STATUS[0] ; Output   ; --            ; --            ; --                    ; --  ;
; STATUS[1] ; Output   ; --            ; --            ; --                    ; --  ;
; clk       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ena       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPC[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPC[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[2]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[3]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[0]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[4]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[5]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[1]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[2]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[1]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[0]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPC[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[6]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[7]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cin       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPC[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPC[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[7]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[6]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[5]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[4]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; B[3]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                     ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                  ;                   ;         ;
; rst                                                                                  ;                   ;         ;
; ena                                                                                  ;                   ;         ;
;      - OPClast[3]                                                                    ; 0                 ; 6       ;
;      - OPClast[2]                                                                    ; 0                 ; 6       ;
;      - RESlast[15]                                                                   ; 0                 ; 6       ;
;      - RESlast[14]                                                                   ; 0                 ; 6       ;
;      - RESlast[13]                                                                   ; 0                 ; 6       ;
;      - RESlast[12]                                                                   ; 0                 ; 6       ;
;      - RESlast[11]                                                                   ; 0                 ; 6       ;
;      - RESlast[10]                                                                   ; 0                 ; 6       ;
;      - RESlast[9]                                                                    ; 0                 ; 6       ;
;      - RESlast[8]                                                                    ; 0                 ; 6       ;
;      - RESlast[7]                                                                    ; 0                 ; 6       ;
;      - RESlast[6]                                                                    ; 0                 ; 6       ;
;      - RESlast[5]                                                                    ; 0                 ; 6       ;
;      - RESlast[4]                                                                    ; 0                 ; 6       ;
;      - RESlast[3]                                                                    ; 0                 ; 6       ;
;      - RESlast[2]                                                                    ; 0                 ; 6       ;
;      - RESlast[1]                                                                    ; 0                 ; 6       ;
;      - RESlast[0]                                                                    ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[0]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[1]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[2]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[3]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[4]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[5]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[6]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[7]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[8]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[9]                                           ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[10]                                          ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[11]                                          ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[12]                                          ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[13]                                          ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[14]                                          ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|RES[15]                                          ; 0                 ; 6       ;
;      - STATUSlast[0]~0                                                               ; 0                 ; 6       ;
;      - Alast[2]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Alast[3]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Blast[0]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Alast[4]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Alast[5]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Blast[1]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Blast[2]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Alast[1]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Alast[0]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - OPClast[1]                                                                    ; 0                 ; 6       ;
;      - Alast[6]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Alast[7]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - cinlast                                                                       ; 0                 ; 6       ;
;      - OPClast[0]                                                                    ; 0                 ; 6       ;
;      - OPClast[4]                                                                    ; 0                 ; 6       ;
;      - Blast[7]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Blast[6]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Blast[5]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Blast[4]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - Blast[3]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|ACC[15]~2                                        ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; OPC[3]                                                                               ;                   ;         ;
;      - OPClast[3]                                                                    ; 0                 ; 6       ;
; OPC[2]                                                                               ;                   ;         ;
;      - OPClast[2]                                                                    ; 0                 ; 6       ;
; A[2]                                                                                 ;                   ;         ;
;      - Alast[2]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; A[3]                                                                                 ;                   ;         ;
;      - Alast[3]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; B[0]                                                                                 ;                   ;         ;
;      - Blast[0]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; A[4]                                                                                 ;                   ;         ;
;      - Alast[4]~_Duplicate_1                                                         ; 1                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; A[5]                                                                                 ;                   ;         ;
;      - Alast[5]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; B[1]                                                                                 ;                   ;         ;
;      - Blast[1]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; B[2]                                                                                 ;                   ;         ;
;      - Blast[2]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; A[1]                                                                                 ;                   ;         ;
;      - Alast[1]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; A[0]                                                                                 ;                   ;         ;
;      - Alast[0]~_Duplicate_1                                                         ; 1                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; OPC[1]                                                                               ;                   ;         ;
;      - OPClast[1]                                                                    ; 0                 ; 6       ;
; A[6]                                                                                 ;                   ;         ;
;      - Alast[6]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; A[7]                                                                                 ;                   ;         ;
;      - Alast[7]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; cin                                                                                  ;                   ;         ;
;      - cinlast                                                                       ; 1                 ; 6       ;
; OPC[0]                                                                               ;                   ;         ;
;      - OPClast[0]                                                                    ; 1                 ; 6       ;
; OPC[4]                                                                               ;                   ;         ;
;      - OPClast[4]                                                                    ; 0                 ; 6       ;
; B[7]                                                                                 ;                   ;         ;
;      - Blast[7]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; B[6]                                                                                 ;                   ;         ;
;      - Blast[6]~_Duplicate_1                                                         ; 1                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; B[5]                                                                                 ;                   ;         ;
;      - Blast[5]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; B[4]                                                                                 ;                   ;         ;
;      - Blast[4]~_Duplicate_1                                                         ; 0                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; B[3]                                                                                 ;                   ;         ;
;      - Blast[3]~_Duplicate_1                                                         ; 1                 ; 6       ;
;      - topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
+--------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; STATUSlast[0]~0                        ; LCCOMB_X35_Y24_N6  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                    ; PIN_M1             ; 73      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ena                                    ; PIN_F13            ; 57      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                    ; PIN_M2             ; 39      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[15]~2 ; LCCOMB_X31_Y23_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M1   ; 73      ; Global Clock         ; GCLK3            ; --                        ;
; rst  ; PIN_M2   ; 39      ; Global Clock         ; GCLK1            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; ena                                                                                     ; 57      ;
; OPClast[1]                                                                              ; 45      ;
; OPClast[2]                                                                              ; 39      ;
; OPClast[0]                                                                              ; 34      ;
; OPClast[3]                                                                              ; 29      ;
; Blast[0]~_Duplicate_1                                                                   ; 25      ;
; Blast[2]~_Duplicate_1                                                                   ; 24      ;
; Blast[1]~_Duplicate_1                                                                   ; 23      ;
; OPClast[4]                                                                              ; 22      ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[15]~2                                                  ; 16      ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[15]~1                                                  ; 15      ;
; topALU:ALUBuild|ALU:ALUBuild|RES[3]~1                                                   ; 13      ;
; topALU:ALUBuild|ALU:ALUBuild|RES[3]~0                                                   ; 13      ;
; topALU:ALUBuild|ALU:ALUBuild|RES[3]~3                                                   ; 12      ;
; Alast[7]~_Duplicate_1                                                                   ; 11      ;
; Alast[0]~_Duplicate_1                                                                   ; 11      ;
; Alast[1]~_Duplicate_1                                                                   ; 11      ;
; Alast[5]~_Duplicate_1                                                                   ; 11      ;
; Alast[4]~_Duplicate_1                                                                   ; 11      ;
; Alast[3]~_Duplicate_1                                                                   ; 11      ;
; Alast[2]~_Duplicate_1                                                                   ; 11      ;
; topALU:ALUBuild|ALU:ALUBuild|RES[3]~6                                                   ; 10      ;
; Alast[6]~_Duplicate_1                                                                   ; 10      ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[4]~0                                                   ; 10      ;
; topALU:ALUBuild|ALU:ALUBuild|Mux15~5                                                    ; 8       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[3]~4                                                   ; 8       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[3]~2                                                   ; 8       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux6~2                                                     ; 7       ;
; cinlast                                                                                 ; 7       ;
; Blast[3]~_Duplicate_1                                                                   ; 6       ;
; Blast[4]~_Duplicate_1                                                                   ; 6       ;
; Blast[5]~_Duplicate_1                                                                   ; 6       ;
; Blast[7]~_Duplicate_1                                                                   ; 6       ;
; Blast[6]~_Duplicate_1                                                                   ; 5       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux0~2                                             ; 3       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:6:chain|cout~0                       ; 3       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux1~3                                             ; 3       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux2~3                                             ; 3       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux10~6                                                    ; 3       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux3~3                                             ; 3       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux4~3                                             ; 3       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux5~3                                             ; 3       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux6~3                                             ; 3       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux7~3                                             ; 3       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux8~3                                             ; 3       ;
; B[3]                                                                                    ; 2       ;
; B[4]                                                                                    ; 2       ;
; B[5]                                                                                    ; 2       ;
; B[6]                                                                                    ; 2       ;
; B[7]                                                                                    ; 2       ;
; A[7]                                                                                    ; 2       ;
; A[6]                                                                                    ; 2       ;
; A[0]                                                                                    ; 2       ;
; A[1]                                                                                    ; 2       ;
; B[2]                                                                                    ; 2       ;
; B[1]                                                                                    ; 2       ;
; A[5]                                                                                    ; 2       ;
; A[4]                                                                                    ; 2       ;
; B[0]                                                                                    ; 2       ;
; A[3]                                                                                    ; 2       ;
; A[2]                                                                                    ; 2       ;
; ~GND                                                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:5:chain|cout~0                       ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:4:chain|cout~0                       ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:3:chain|cout~0                       ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~17                                    ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~17                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:2:chain|cout~0                       ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~16                                    ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~16                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~15                                    ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~15                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:1:chain|cout~0                       ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~14                                    ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~13                                    ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~14                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~13                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~12                                    ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~12                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:first|cout~1                               ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:first|cout~0                               ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|yin[1]                                        ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~11                                    ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~10                                    ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~9                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~11                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~10                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~9                                      ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~8                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~7                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~6                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~8                                      ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~7                                      ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~6                                      ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|c0                                            ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~5                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~4                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~3                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~5                                      ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~4                                      ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~3                                      ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~2                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~1                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~0                                     ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~2                                      ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~1                                      ; 2       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~0                                      ; 2       ;
; STATUSlast[0]~0                                                                         ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[15]                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[14]                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[13]                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[12]                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[11]                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[10]                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[9]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[8]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[7]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[6]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[5]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[4]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[3]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[2]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[1]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[0]                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~30                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~28                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~26                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~24                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~22                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~20                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~18                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~16                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~14                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~12                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~10                                                    ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~8                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~6                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~4                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~2                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~0                                                     ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT15  ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT14  ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT13  ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT12  ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT11  ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT10  ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT9   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT8   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT7   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT6   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT5   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT4   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT3   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT2   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2~DATAOUT1   ; 2       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2            ; 2       ;
; OPC[4]                                                                                  ; 1       ;
; OPC[0]                                                                                  ; 1       ;
; cin                                                                                     ; 1       ;
; OPC[1]                                                                                  ; 1       ;
; OPC[2]                                                                                  ; 1       ;
; OPC[3]                                                                                  ; 1       ;
; rst                                                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux7~5                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux7~4                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux7~3                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux16~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux17~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux18~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux19~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux20~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux21~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux22~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux23~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux24~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux25~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux26~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux27~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux28~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux29~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux30~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux31~0                                                    ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux0~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateRight0~18                                    ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux0~0                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|RotateLeft0~18                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux0~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux0~0                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[15]                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux1~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux1~0                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[14]                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux2~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux2~0                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[13]                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux3~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux3~0                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[12]                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux4~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux4~0                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[11]                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux5~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux5~0                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[10]                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux6~4                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux6~3                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux6~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux6~0                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[9]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[8]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux7~2                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux8~7                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux8~6                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[7]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux8~5                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux8~4                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux8~3                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux8~2                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux8~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux8~0                                                     ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux1~2                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux1~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux1~0                                             ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux9~7                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux9~6                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[6]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux9~5                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux9~4                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux9~3                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux9~2                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux9~1                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux9~0                                                     ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux2~2                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux2~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux2~0                                             ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux10~7                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux10~5                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[5]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux10~4                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux10~3                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux10~2                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux10~1                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:5:chain|s~0                          ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux10~0                                                    ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux3~2                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux3~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux3~0                                             ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux11~6                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux11~5                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux11~4                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[4]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux11~3                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux11~2                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux11~1                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux11~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:4:chain|s~0                          ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux4~2                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux4~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux4~0                                             ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux12~6                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux12~5                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux12~4                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[3]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux12~3                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux12~2                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux12~1                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux12~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:3:chain|s~0                          ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux5~2                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux5~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux5~0                                             ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux13~6                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux13~5                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux13~4                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[2]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux13~3                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux13~2                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux13~1                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux13~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:2:chain|s~0                          ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux6~2                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux6~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux6~0                                             ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux14~6                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux14~5                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux14~4                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[1]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux14~3                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux14~2                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux14~1                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux14~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:\rest:1:chain|s                            ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux7~2                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux7~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux7~0                                             ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux15~7                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux15~6                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|RES[3]~5                                                   ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux15~4                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|ACC[0]                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux15~3                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux15~2                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux15~1                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Mux15~0                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Adder:AddSub|FA:first|s                                    ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux8~2                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux8~1                                             ; 1       ;
; topALU:ALUBuild|Shifter:ShifterBuild|Mux8~0                                             ; 1       ;
; topALU:ALUBuild|outputSelector:tester|Status[1]~7                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|Status[1]~6                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|Status[1]~5                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|Status[1]~4                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|Status[1]~3                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|Status[1]~2                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|Status[1]~1                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|Status[0]~0                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LessThan0~1                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LessThan0~0                                       ; 1       ;
; topALU:ALUBuild|outputSelector:tester|HI[7]~7                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|HI[6]~6                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|HI[5]~5                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|HI[4]~4                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|HI[3]~3                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|HI[2]~2                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|HI[1]~1                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|HI[0]~0                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LO[7]~7                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LO[6]~6                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LO[5]~5                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LO[4]~4                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LO[3]~3                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LO[2]~2                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LO[1]~1                                           ; 1       ;
; topALU:ALUBuild|outputSelector:tester|LO[0]~0                                           ; 1       ;
; STATUSlast[1]                                                                           ; 1       ;
; STATUSlast[0]                                                                           ; 1       ;
; RESlast[15]                                                                             ; 1       ;
; RESlast[14]                                                                             ; 1       ;
; RESlast[13]                                                                             ; 1       ;
; RESlast[12]                                                                             ; 1       ;
; RESlast[11]                                                                             ; 1       ;
; RESlast[10]                                                                             ; 1       ;
; RESlast[9]                                                                              ; 1       ;
; RESlast[8]                                                                              ; 1       ;
; RESlast[7]                                                                              ; 1       ;
; RESlast[6]                                                                              ; 1       ;
; RESlast[5]                                                                              ; 1       ;
; RESlast[4]                                                                              ; 1       ;
; RESlast[3]                                                                              ; 1       ;
; RESlast[2]                                                                              ; 1       ;
; RESlast[1]                                                                              ; 1       ;
; RESlast[0]                                                                              ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~1         ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~0         ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1           ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~29                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~27                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~25                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~23                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~21                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~19                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~17                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~15                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~13                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~11                                                    ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~9                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~7                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~5                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~3                                                     ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|LessThan0~14                                               ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|LessThan0~13                                               ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|LessThan0~11                                               ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|LessThan0~9                                                ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|LessThan0~7                                                ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|LessThan0~5                                                ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|LessThan0~3                                                ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|LessThan0~1                                                ; 1       ;
; topALU:ALUBuild|ALU:ALUBuild|Add0~1                                                     ; 1       ;
+-----------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                             ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    topALU:ALUBuild|ALU:ALUBuild|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ;                           ; DSPMULT_X28_Y22_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 422 / 54,004 ( < 1 % ) ;
; C16 interconnects           ; 11 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 170 / 36,000 ( < 1 % ) ;
; Direct links                ; 91 / 54,004 ( < 1 % )  ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 154 / 18,752 ( < 1 % ) ;
; R24 interconnects           ; 12 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 231 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.65) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.12) ; Number of LABs  (Total = 17) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 9                            ;
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 12                           ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.41) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.94) ; Number of LABs  (Total = 17) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.71) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 5                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu Jun 04 13:19:38 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off top -c top
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 43 pins of 43 total pins
    Info (169086): Pin RES[0] not assigned to an exact location on the device
    Info (169086): Pin RES[1] not assigned to an exact location on the device
    Info (169086): Pin RES[2] not assigned to an exact location on the device
    Info (169086): Pin RES[3] not assigned to an exact location on the device
    Info (169086): Pin RES[4] not assigned to an exact location on the device
    Info (169086): Pin RES[5] not assigned to an exact location on the device
    Info (169086): Pin RES[6] not assigned to an exact location on the device
    Info (169086): Pin RES[7] not assigned to an exact location on the device
    Info (169086): Pin RES[8] not assigned to an exact location on the device
    Info (169086): Pin RES[9] not assigned to an exact location on the device
    Info (169086): Pin RES[10] not assigned to an exact location on the device
    Info (169086): Pin RES[11] not assigned to an exact location on the device
    Info (169086): Pin RES[12] not assigned to an exact location on the device
    Info (169086): Pin RES[13] not assigned to an exact location on the device
    Info (169086): Pin RES[14] not assigned to an exact location on the device
    Info (169086): Pin RES[15] not assigned to an exact location on the device
    Info (169086): Pin STATUS[0] not assigned to an exact location on the device
    Info (169086): Pin STATUS[1] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin ena not assigned to an exact location on the device
    Info (169086): Pin OPC[3] not assigned to an exact location on the device
    Info (169086): Pin OPC[2] not assigned to an exact location on the device
    Info (169086): Pin A[2] not assigned to an exact location on the device
    Info (169086): Pin A[3] not assigned to an exact location on the device
    Info (169086): Pin B[0] not assigned to an exact location on the device
    Info (169086): Pin A[4] not assigned to an exact location on the device
    Info (169086): Pin A[5] not assigned to an exact location on the device
    Info (169086): Pin B[1] not assigned to an exact location on the device
    Info (169086): Pin B[2] not assigned to an exact location on the device
    Info (169086): Pin A[1] not assigned to an exact location on the device
    Info (169086): Pin A[0] not assigned to an exact location on the device
    Info (169086): Pin OPC[1] not assigned to an exact location on the device
    Info (169086): Pin A[6] not assigned to an exact location on the device
    Info (169086): Pin A[7] not assigned to an exact location on the device
    Info (169086): Pin cin not assigned to an exact location on the device
    Info (169086): Pin OPC[0] not assigned to an exact location on the device
    Info (169086): Pin OPC[4] not assigned to an exact location on the device
    Info (169086): Pin B[7] not assigned to an exact location on the device
    Info (169086): Pin B[6] not assigned to an exact location on the device
    Info (169086): Pin B[5] not assigned to an exact location on the device
    Info (169086): Pin B[4] not assigned to an exact location on the device
    Info (169086): Pin B[3] not assigned to an exact location on the device
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux0~2|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux0~2|dataa"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux0~0|datab"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux0~0|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux0~1|datac"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux0~1|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux0~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux1~3|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux1~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux2~3|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux2~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux3~3|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux3~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux4~3|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux4~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux5~3|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux5~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux6~3|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux6~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux7~3|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux7~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux8~3|combout"
    Warning (332126): Node "ALUBuild|ShifterBuild|Mux8~3|dataa"
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.239          clk
Info (176353): Automatically promoted node clk (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node STATUSlast[0]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 16 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 41 (unused VREF, 3.3V VCCIO, 23 input, 18 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 18 output pins without output pin load capacitance assignment
    Info (306007): Pin "RES[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RES[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATUS[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATUS[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/TalKa/Documents/GitHub/CpuTask2 - before changes/output_files/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 4836 megabytes
    Info: Processing ended: Thu Jun 04 13:19:45 2020
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/TalKa/Documents/GitHub/CpuTask2 - before changes/output_files/top.fit.smsg.


