**1 ЛР**  
Шестиразрядный параллельный регистр с дополнением enabled
------------------------------------------------------------------------------------------------------------------------------------------  
**2 ЛР**
Управляемый генератор синхросигналов  
------------------------------------------------------------------------------------------------------------------------------------------ 
Блок №1										
На вход поступает синхросигнал clk										
На выходе формируется сигнал с формой и указанными по варианту параметрами m и n, где m и n – количество тактов внешнего синхросигнала clk					

Блок №2										
На вход поступает синхросигнал clk_in с блока №1										
На выходе формируется сигнал clk_D уменьшенный по частоте в D раз										
Форма clk_D должна сохранять пропорции clk_in										
Делитель частоты D задан по варианту										
										
Блок №3										
На вход поступает синхросигнал clk_D с блока №2										
На выходе формируется сигнал 16-разрядный сигнал, представляющий собой 16 опорных синхроимпульсов DCa[15..0]										
Пример показан в методичке SIFO Lab practicum part 1 										
Блок работает одинаково при различной форме входного сигнала (clk или clk_in, или clk_D)

**3 ЛР** 
Разработать схему, включающую в себя буфер данных, модули ROM и RAM, подключенные к общей шине данных.		
------------------------------------------------------------------------------------------------------------------------------------------ 
Прочитать N байт (размер буфера) из ROM\RAM в буфер, подождать K тактов и записать данные из буфера по другому адресу в RAM.										
Повторить действия для другого источника.										
ROM -> буфер (N байт) - (подождать K тактов) -> RAM										
RAM -> буфер (N байт) -> (подождать K тактов) -> RAM						
По варианту: шина адреса - 6 бит, выводы ROM и RAM - синхронные, размер буфера - 7 байт, задержка - 6 тактов
