AMD_CG_SUPPORT_VCN_MGCG,VAR_0
JPEG_CGC_CTRL__CLK_GATE_DLY_TIMER__SHIFT,VAR_1
JPEG_CGC_CTRL__CLK_OFF_DELAY__SHIFT,VAR_2
JPEG_CGC_CTRL__DYN_CLOCK_MODE_MASK,VAR_3
JPEG_CGC_CTRL__DYN_CLOCK_MODE__SHIFT,VAR_4
JPEG_CGC_GATE__JPEG2_MASK,VAR_5
JPEG_CGC_GATE__JPEG_MASK,VAR_6
RREG32_SOC15,FUNC_0
UVD_CGC_CTRL__CLK_GATE_DLY_TIMER__SHIFT,VAR_7
UVD_CGC_CTRL__CLK_OFF_DELAY__SHIFT,VAR_8
UVD_CGC_CTRL__DYN_CLOCK_MODE_MASK,VAR_9
UVD_CGC_CTRL__DYN_CLOCK_MODE__SHIFT,VAR_10
UVD_CGC_CTRL__IDCT_MODE_MASK,VAR_11
UVD_CGC_CTRL__LBSI_MODE_MASK,VAR_12
UVD_CGC_CTRL__LMI_MC_MODE_MASK,VAR_13
UVD_CGC_CTRL__LMI_UMC_MODE_MASK,VAR_14
UVD_CGC_CTRL__LRBBM_MODE_MASK,VAR_15
UVD_CGC_CTRL__MPC_MODE_MASK,VAR_16
UVD_CGC_CTRL__MPEG2_MODE_MASK,VAR_17
UVD_CGC_CTRL__MPRD_MODE_MASK,VAR_18
UVD_CGC_CTRL__RBC_MODE_MASK,VAR_19
UVD_CGC_CTRL__REGS_MODE_MASK,VAR_20
UVD_CGC_CTRL__SCPU_MODE_MASK,VAR_21
UVD_CGC_CTRL__SYS_MODE_MASK,VAR_22
UVD_CGC_CTRL__UDEC_CM_MODE_MASK,VAR_23
UVD_CGC_CTRL__UDEC_DB_MODE_MASK,VAR_24
UVD_CGC_CTRL__UDEC_IT_MODE_MASK,VAR_25
UVD_CGC_CTRL__UDEC_MODE_MASK,VAR_26
UVD_CGC_CTRL__UDEC_MP_MODE_MASK,VAR_27
UVD_CGC_CTRL__UDEC_RE_MODE_MASK,VAR_28
UVD_CGC_CTRL__VCPU_MODE_MASK,VAR_29
UVD_CGC_CTRL__WCB_MODE_MASK,VAR_30
UVD_CGC_GATE__IDCT_MASK,VAR_31
UVD_CGC_GATE__LBSI_MASK,VAR_32
UVD_CGC_GATE__LMI_MC_MASK,VAR_33
UVD_CGC_GATE__LMI_UMC_MASK,VAR_34
UVD_CGC_GATE__LRBBM_MASK,VAR_35
UVD_CGC_GATE__MPC_MASK,VAR_36
UVD_CGC_GATE__MPEG2_MASK,VAR_37
UVD_CGC_GATE__MPRD_MASK,VAR_38
UVD_CGC_GATE__RBC_MASK,VAR_39
UVD_CGC_GATE__REGS_MASK,VAR_40
UVD_CGC_GATE__SCPU_MASK,VAR_41
UVD_CGC_GATE__SYS_MASK,VAR_42
UVD_CGC_GATE__UDEC_CM_MASK,VAR_43
UVD_CGC_GATE__UDEC_DB_MASK,VAR_44
UVD_CGC_GATE__UDEC_IT_MASK,VAR_45
UVD_CGC_GATE__UDEC_MASK,VAR_46
UVD_CGC_GATE__UDEC_MP_MASK,VAR_47
UVD_CGC_GATE__UDEC_RE_MASK,VAR_48
UVD_CGC_GATE__VCPU_MASK,VAR_49
UVD_CGC_GATE__WCB_MASK,VAR_50
UVD_SUVD_CGC_CTRL__ENT_MODE_MASK,VAR_51
UVD_SUVD_CGC_CTRL__IME_MODE_MASK,VAR_52
UVD_SUVD_CGC_CTRL__SCLR_MODE_MASK,VAR_53
UVD_SUVD_CGC_CTRL__SCM_MODE_MASK,VAR_54
UVD_SUVD_CGC_CTRL__SDB_MODE_MASK,VAR_55
UVD_SUVD_CGC_CTRL__SITE_MODE_MASK,VAR_56
UVD_SUVD_CGC_CTRL__SIT_MODE_MASK,VAR_57
UVD_SUVD_CGC_CTRL__SMP_MODE_MASK,VAR_58
UVD_SUVD_CGC_CTRL__SRE_MODE_MASK,VAR_59
UVD_SUVD_CGC_CTRL__UVD_SC_MODE_MASK,VAR_60
UVD_SUVD_CGC_GATE__ENT_MASK,VAR_61
UVD_SUVD_CGC_GATE__IME_HEVC_MASK,VAR_62
UVD_SUVD_CGC_GATE__SCLR_MASK,VAR_63
UVD_SUVD_CGC_GATE__SCM_H264_MASK,VAR_64
UVD_SUVD_CGC_GATE__SCM_HEVC_MASK,VAR_65
UVD_SUVD_CGC_GATE__SCM_MASK,VAR_66
UVD_SUVD_CGC_GATE__SCM_VP9_MASK,VAR_67
UVD_SUVD_CGC_GATE__SDB_H264_MASK,VAR_68
UVD_SUVD_CGC_GATE__SDB_HEVC_MASK,VAR_69
UVD_SUVD_CGC_GATE__SDB_MASK,VAR_70
UVD_SUVD_CGC_GATE__SDB_VP9_MASK,VAR_71
UVD_SUVD_CGC_GATE__SITE_MASK,VAR_72
UVD_SUVD_CGC_GATE__SIT_H264_MASK,VAR_73
UVD_SUVD_CGC_GATE__SIT_HEVC_DEC_MASK,VAR_74
UVD_SUVD_CGC_GATE__SIT_HEVC_ENC_MASK,VAR_75
UVD_SUVD_CGC_GATE__SIT_HEVC_MASK,VAR_76
UVD_SUVD_CGC_GATE__SIT_MASK,VAR_77
UVD_SUVD_CGC_GATE__SIT_VP9_DEC_MASK,VAR_78
UVD_SUVD_CGC_GATE__SMP_MASK,VAR_79
UVD_SUVD_CGC_GATE__SRE_H264_MASK,VAR_80
UVD_SUVD_CGC_GATE__SRE_HEVC_MASK,VAR_81
UVD_SUVD_CGC_GATE__SRE_MASK,VAR_82
UVD_SUVD_CGC_GATE__SRE_VP9_MASK,VAR_83
UVD_SUVD_CGC_GATE__UVD_SC_MASK,VAR_84
VCN,VAR_85
WREG32_SOC15,FUNC_1
mmJPEG_CGC_CTRL,VAR_86
mmJPEG_CGC_GATE,VAR_87
mmUVD_CGC_CTRL,VAR_88
mmUVD_CGC_GATE,VAR_89
mmUVD_SUVD_CGC_CTRL,VAR_90
mmUVD_SUVD_CGC_GATE,VAR_91
vcn_v1_0_disable_clock_gating,FUNC_2
adev,VAR_92
data,VAR_93
