Fitter report for newfinal
Thu Dec 07 07:16:57 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Estimated Delay Added for Hold Timing
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Thu Dec 07 07:16:57 2017   ;
; Quartus II Version    ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name         ; newfinal                                ;
; Top-level Entity Name ; newfinal                                ;
; Family                ; MAX II                                  ;
; Device                ; EPM1270F256A5                           ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 1,190 / 1,270 ( 94 % )                  ;
; Total pins            ; 28 / 212 ( 13 % )                       ;
; Total virtual pins    ; 0                                       ;
; UFM blocks            ; 0 / 1 ( 0 % )                           ;
+-----------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270F256A5                  ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 125                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Fitter Effort                                                              ; Standard Fit                   ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/91/quartus/Lab_Work/FINAL/final_project_ChiZhang/newfinal/newfinal.pin.


+--------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                  ;
+---------------------------------------------+----------------------------------+
; Resource                                    ; Usage                            ;
+---------------------------------------------+----------------------------------+
; Total logic elements                        ; 1,190 / 1,270 ( 94 % )           ;
;     -- Combinational with no register       ; 865                              ;
;     -- Register only                        ; 194                              ;
;     -- Combinational with a register        ; 131                              ;
;                                             ;                                  ;
; Logic element usage by number of LUT inputs ;                                  ;
;     -- 4 input functions                    ; 691                              ;
;     -- 3 input functions                    ; 228                              ;
;     -- 2 input functions                    ; 61                               ;
;     -- 1 input functions                    ; 16                               ;
;     -- 0 input functions                    ; 0                                ;
;                                             ;                                  ;
; Logic elements by mode                      ;                                  ;
;     -- normal mode                          ; 1007                             ;
;     -- arithmetic mode                      ; 183                              ;
;     -- qfbk mode                            ; 109                              ;
;     -- register cascade mode                ; 0                                ;
;     -- synchronous clear/load mode          ; 298                              ;
;     -- asynchronous clear/load mode         ; 325                              ;
;                                             ;                                  ;
; Total registers                             ; 325 / 1,270 ( 26 % )             ;
; Total LABs                                  ; 125 / 127 ( 98 % )               ;
; Logic elements in carry chains              ; 203                              ;
; User inserted logic elements                ; 0                                ;
; Virtual pins                                ; 0                                ;
; I/O pins                                    ; 28 / 212 ( 13 % )                ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )                   ;
; Global signals                              ; 3                                ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                    ;
; Global clocks                               ; 3 / 4 ( 75 % )                   ;
; JTAGs                                       ; 0 / 1 ( 0 % )                    ;
; Average interconnect usage (total/H/V)      ; 59% / 67% / 51%                  ;
; Peak interconnect usage (total/H/V)         ; 59% / 70% / 54%                  ;
; Maximum fan-out node                        ; reset                            ;
; Maximum fan-out                             ; 421                              ;
; Highest non-global fan-out signal           ; cal_controller:inst18|pstate.s22 ;
; Highest non-global fan-out                  ; 161                              ;
; Total fan-out                               ; 5047                             ;
; Average fan-out                             ; 4.14                             ;
+---------------------------------------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                     ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; CLK     ; H5    ; 1        ; 0            ; 7            ; 5           ; 325                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; cf_load ; N10   ; 4        ; 12           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; din[0]  ; E1    ; 1        ; 0            ; 9            ; 4           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; din[1]  ; F5    ; 1        ; 0            ; 9            ; 5           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; din[2]  ; L2    ; 1        ; 0            ; 5            ; 2           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; din[3]  ; J3    ; 1        ; 0            ; 6            ; 4           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; din[4]  ; H14   ; 3        ; 17           ; 6            ; 2           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; din[5]  ; M1    ; 1        ; 0            ; 5            ; 4           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; din[6]  ; K5    ; 1        ; 0            ; 5            ; 1           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; din[7]  ; G2    ; 1        ; 0            ; 8            ; 3           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; reset   ; J5    ; 1        ; 0            ; 7            ; 6           ; 421                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; dout[0]    ; K16   ; 3        ; 17           ; 4            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[10]   ; G12   ; 3        ; 17           ; 6            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[11]   ; M12   ; 4        ; 15           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[12]   ; G13   ; 3        ; 17           ; 7            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[13]   ; M15   ; 3        ; 17           ; 2            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[14]   ; G16   ; 3        ; 17           ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[15]   ; H15   ; 3        ; 17           ; 6            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[1]    ; K15   ; 3        ; 17           ; 4            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[2]    ; N16   ; 3        ; 17           ; 2            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[3]    ; L13   ; 3        ; 17           ; 2            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[4]    ; H16   ; 3        ; 17           ; 6            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[5]    ; L12   ; 3        ; 17           ; 3            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[6]    ; M16   ; 3        ; 17           ; 3            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[7]    ; K14   ; 3        ; 17           ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[8]    ; N12   ; 4        ; 15           ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; dout[9]    ; L16   ; 3        ; 17           ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_rdy ; P15   ; 3        ; 17           ; 1            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 51 ( 18 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 53 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 16 / 55 ( 29 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 53 ( 6 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; A2       ; 212        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; A4       ; 204        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 200        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 196        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 192        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 189        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 188        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 184        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 180        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 176        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 172        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; A15      ; 166        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B1       ; 214        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B2       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B3       ; 210        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 206        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 202        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 198        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 194        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 190        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 186        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 182        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 178        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 174        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 170        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 168        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 3          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 208        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 211        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 209        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 203        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 195        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 183        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 175        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 169        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 165        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 163        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 160        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; C15      ; 158        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; C16      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; D1       ; 7          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 5          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 0          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 215        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 213        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 207        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 201        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 193        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 185        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 177        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 171        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 167        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 162        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 156        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 154        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 152        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 11         ; 1        ; din[0]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 9          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 2          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 4          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 6          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 205        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 199        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 191        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 187        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 179        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 173        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 157        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E13      ; 159        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E14      ; 161        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 150        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 148        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 15         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 12         ; 1        ; din[1]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 14         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 197        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; F8       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; F9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; F10      ; 181        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 149        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F12      ; 151        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 153        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 155        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 146        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 144        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 19         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 17         ; 1        ; din[7]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 16         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 18         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 20         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 22         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G11      ; 143        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 141        ; 3        ; dout[10]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; G13      ; 145        ; 3        ; dout[12]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; G14      ; 147        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 142        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 140        ; 3        ; dout[14]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 23         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 21         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 24         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 28         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 26         ; 1        ; CLK            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; H6       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; H11      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ; 135        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 137        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 139        ; 3        ; din[4]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; H15      ; 138        ; 3        ; dout[15]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 136        ; 3        ; dout[4]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 25         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 29         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 32         ; 1        ; din[3]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 30         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 27         ; 1        ; reset          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; J6       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 134        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 133        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 131        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 130        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 132        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 31         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 33         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 40         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 38         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 36         ; 1        ; din[6]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 34         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K11      ; 129        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 127        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K13      ; 125        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K14      ; 123        ; 3        ; dout[7]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; K15      ; 126        ; 3        ; dout[1]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 128        ; 3        ; dout[0]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 37         ; 1        ; din[2]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 46         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 42         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; L7       ; 73         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; L8       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; L9       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; L10      ; 87         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 121        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L12      ; 119        ; 3        ; dout[5]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 117        ; 3        ; dout[3]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 115        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 122        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 124        ; 3        ; dout[9]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 39         ; 1        ; din[5]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 41         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 43         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 48         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; M6       ; 65         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 71         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 85         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 86         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 89         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 95         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 101        ; 4        ; dout[11]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; M13      ; 113        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 111        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 118        ; 3        ; dout[13]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 120        ; 3        ; dout[6]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 47         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 49         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N4       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; N5       ; 59         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 63         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N7       ; 69         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 77         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 91         ; 4        ; cf_load        ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 97         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 103        ; 4        ; dout[8]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; N13      ; 109        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 112        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 114        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 116        ; 3        ; dout[2]        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; P2       ; 54         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P3       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; P4       ; 55         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 57         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 61         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 67         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 75         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 83         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 93         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 99         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 105        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 107        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 108        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 110        ; 3        ; output_rdy     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; R1       ; 56         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R2       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; R3       ; 60         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 62         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 66         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 70         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 74         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 78         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 82         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 88         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 92         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 96         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 100        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 102        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; R16      ; 106        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T1       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; T2       ; 58         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T3       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; T4       ; 64         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 68         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 72         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 76         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 80         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 81         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 84         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 90         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 94         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 98         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T14      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; T15      ; 104        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                            ; Library Name ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------+--------------+
; |newfinal                                    ; 1190 (0)    ; 325          ; 0          ; 28   ; 0            ; 865 (0)      ; 194 (0)           ; 131 (0)          ; 203 (0)         ; 109 (0)    ; |newfinal                                                                                                      ; work         ;
;    |MAC:inst3|                               ; 694 (0)     ; 0            ; 0          ; 0    ; 0            ; 694 (0)      ; 0 (0)             ; 0 (0)            ; 187 (0)         ; 1 (0)      ; |newfinal|MAC:inst3                                                                                            ; work         ;
;       |lpm_add_sub0:inst3|                   ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_add_sub0:inst3                                                                         ; work         ;
;          |lpm_add_sub:lpm_add_sub_component| ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_add_sub0:inst3|lpm_add_sub:lpm_add_sub_component                                       ; work         ;
;             |addcore:adder|                  ; 16 (0)      ; 0            ; 0          ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_add_sub0:inst3|lpm_add_sub:lpm_add_sub_component|addcore:adder                         ; work         ;
;                |a_csnbuffer:result_node|     ; 16 (16)     ; 0            ; 0          ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |newfinal|MAC:inst3|lpm_add_sub0:inst3|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node ; work         ;
;       |lpm_mult1:inst1|                      ; 101 (0)     ; 0            ; 0          ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst1                                                                            ; work         ;
;          |lpm_mult:lpm_mult_component|       ; 101 (0)     ; 0            ; 0          ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst1|lpm_mult:lpm_mult_component                                                ; work         ;
;             |mult_3rm:auto_generated|        ; 101 (101)   ; 0            ; 0          ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; 57 (57)         ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst1|lpm_mult:lpm_mult_component|mult_3rm:auto_generated                        ; work         ;
;       |lpm_mult1:inst2|                      ; 101 (0)     ; 0            ; 0          ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst2                                                                            ; work         ;
;          |lpm_mult:lpm_mult_component|       ; 101 (0)     ; 0            ; 0          ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst2|lpm_mult:lpm_mult_component                                                ; work         ;
;             |mult_3rm:auto_generated|        ; 101 (101)   ; 0            ; 0          ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; 57 (57)         ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst2|lpm_mult:lpm_mult_component|mult_3rm:auto_generated                        ; work         ;
;       |lpm_mult1:inst|                       ; 101 (0)     ; 0            ; 0          ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst                                                                             ; work         ;
;          |lpm_mult:lpm_mult_component|       ; 101 (0)     ; 0            ; 0          ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component                                                 ; work         ;
;             |mult_3rm:auto_generated|        ; 101 (101)   ; 0            ; 0          ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; 57 (57)         ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated                         ; work         ;
;       |lpm_mux0:inst10|                      ; 72 (0)      ; 0            ; 0          ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst10                                                                            ; work         ;
;          |lpm_mux:lpm_mux_component|         ; 72 (0)      ; 0            ; 0          ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst10|lpm_mux:lpm_mux_component                                                  ; work         ;
;             |mux_abc:auto_generated|         ; 72 (72)     ; 0            ; 0          ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |newfinal|MAC:inst3|lpm_mux0:inst10|lpm_mux:lpm_mux_component|mux_abc:auto_generated                           ; work         ;
;       |lpm_mux0:inst12|                      ; 65 (0)      ; 0            ; 0          ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst12                                                                            ; work         ;
;          |lpm_mux:lpm_mux_component|         ; 65 (0)      ; 0            ; 0          ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst12|lpm_mux:lpm_mux_component                                                  ; work         ;
;             |mux_abc:auto_generated|         ; 65 (65)     ; 0            ; 0          ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst12|lpm_mux:lpm_mux_component|mux_abc:auto_generated                           ; work         ;
;       |lpm_mux0:inst14|                      ; 68 (0)      ; 0            ; 0          ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst14                                                                            ; work         ;
;          |lpm_mux:lpm_mux_component|         ; 68 (0)      ; 0            ; 0          ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst14|lpm_mux:lpm_mux_component                                                  ; work         ;
;             |mux_abc:auto_generated|         ; 68 (68)     ; 0            ; 0          ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst14|lpm_mux:lpm_mux_component|mux_abc:auto_generated                           ; work         ;
;       |lpm_mux0:inst5|                       ; 33 (0)      ; 0            ; 0          ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst5                                                                             ; work         ;
;          |lpm_mux:lpm_mux_component|         ; 33 (0)      ; 0            ; 0          ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst5|lpm_mux:lpm_mux_component                                                   ; work         ;
;             |mux_abc:auto_generated|         ; 33 (33)     ; 0            ; 0          ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst5|lpm_mux:lpm_mux_component|mux_abc:auto_generated                            ; work         ;
;       |lpm_mux0:inst6|                       ; 69 (0)      ; 0            ; 0          ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst6                                                                             ; work         ;
;          |lpm_mux:lpm_mux_component|         ; 69 (0)      ; 0            ; 0          ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst6|lpm_mux:lpm_mux_component                                                   ; work         ;
;             |mux_abc:auto_generated|         ; 69 (69)     ; 0            ; 0          ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst6|lpm_mux:lpm_mux_component|mux_abc:auto_generated                            ; work         ;
;       |lpm_mux0:inst8|                       ; 68 (0)      ; 0            ; 0          ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst8                                                                             ; work         ;
;          |lpm_mux:lpm_mux_component|         ; 68 (0)      ; 0            ; 0          ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst8|lpm_mux:lpm_mux_component                                                   ; work         ;
;             |mux_abc:auto_generated|         ; 68 (68)     ; 0            ; 0          ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|MAC:inst3|lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_abc:auto_generated                            ; work         ;
;    |cal_controller:inst18|                   ; 30 (30)     ; 19           ; 0          ; 0    ; 0            ; 11 (11)      ; 8 (8)             ; 11 (11)          ; 0 (0)           ; 9 (9)      ; |newfinal|cal_controller:inst18                                                                                ; work         ;
;    |in_controller:inst1|                     ; 20 (20)     ; 19           ; 0          ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 9 (9)            ; 0 (0)           ; 8 (8)      ; |newfinal|in_controller:inst1                                                                                  ; work         ;
;    |in_reg:inst|                             ; 108 (0)     ; 96           ; 0          ; 0    ; 0            ; 12 (0)       ; 96 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst                                                                                          ; work         ;
;       |lpm_decode0:inst|                     ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_decode0:inst                                                                         ; work         ;
;          |lpm_decode:lpm_decode_component|   ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component                                         ; work         ;
;             |decode_5re:auto_generated|      ; 12 (12)     ; 0            ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated               ; work         ;
;       |lpm_dff0:inst10|                      ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst10                                                                          ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst10|lpm_ff:lpm_ff_component                                                  ; work         ;
;       |lpm_dff0:inst11|                      ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst11                                                                          ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst11|lpm_ff:lpm_ff_component                                                  ; work         ;
;       |lpm_dff0:inst12|                      ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst12                                                                          ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst12|lpm_ff:lpm_ff_component                                                  ; work         ;
;       |lpm_dff0:inst13|                      ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst13                                                                          ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst13|lpm_ff:lpm_ff_component                                                  ; work         ;
;       |lpm_dff0:inst2|                       ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst2                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst2|lpm_ff:lpm_ff_component                                                   ; work         ;
;       |lpm_dff0:inst3|                       ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst3                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst3|lpm_ff:lpm_ff_component                                                   ; work         ;
;       |lpm_dff0:inst4|                       ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst4                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst4|lpm_ff:lpm_ff_component                                                   ; work         ;
;       |lpm_dff0:inst5|                       ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst5                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst5|lpm_ff:lpm_ff_component                                                   ; work         ;
;       |lpm_dff0:inst6|                       ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst6                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst6|lpm_ff:lpm_ff_component                                                   ; work         ;
;       |lpm_dff0:inst7|                       ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst7                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst7|lpm_ff:lpm_ff_component                                                   ; work         ;
;       |lpm_dff0:inst8|                       ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst8                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst8|lpm_ff:lpm_ff_component                                                   ; work         ;
;       |lpm_dff0:inst9|                       ; 8 (0)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst9                                                                           ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|in_reg:inst|lpm_dff0:inst9|lpm_ff:lpm_ff_component                                                   ; work         ;
;    |lpm_dff1:inst9|                          ; 1 (0)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_dff1:inst9                                                                                       ; work         ;
;       |lpm_ff:lpm_ff_component|              ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_dff1:inst9|lpm_ff:lpm_ff_component                                                               ; work         ;
;    |lpm_latch0:inst26|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst26                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst26|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst27|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst27                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst27|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst28|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst28                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst28|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst29|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst29                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst29|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst30|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst30                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst30|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst31|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst31                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst31|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst32|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst32                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst32|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst33|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst33                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst33|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst34|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst34                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst34|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst35|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst35                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst35|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst36|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst36                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst36|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_latch0:inst37|                       ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst37                                                                                    ; work         ;
;       |lpm_latch:lpm_latch_component|        ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_latch0:inst37|lpm_latch:lpm_latch_component                                                      ; work         ;
;    |lpm_mux1:inst5|                          ; 33 (0)      ; 0            ; 0          ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_mux1:inst5                                                                                       ; work         ;
;       |lpm_mux:lpm_mux_component|            ; 33 (0)      ; 0            ; 0          ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_mux1:inst5|lpm_mux:lpm_mux_component                                                             ; work         ;
;          |mux_4bc:auto_generated|            ; 33 (33)     ; 0            ; 0          ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|lpm_mux1:inst5|lpm_mux:lpm_mux_component|mux_4bc:auto_generated                                      ; work         ;
;    |lpm_mux2:inst8|                          ; 6 (0)       ; 0            ; 0          ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 80 (0)     ; |newfinal|lpm_mux2:inst8                                                                                       ; work         ;
;       |lpm_mux:lpm_mux_component|            ; 6 (0)       ; 0            ; 0          ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 80 (0)     ; |newfinal|lpm_mux2:inst8|lpm_mux:lpm_mux_component                                                             ; work         ;
;          |mux_ncc:auto_generated|            ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 80 (80)    ; |newfinal|lpm_mux2:inst8|lpm_mux:lpm_mux_component|mux_ncc:auto_generated                                      ; work         ;
;    |out_controller:inst12|                   ; 31 (31)     ; 30           ; 0          ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 14 (14)          ; 0 (0)           ; 11 (11)    ; |newfinal|out_controller:inst12                                                                                ; work         ;
;    |out_reg:inst6|                           ; 171 (0)     ; 160          ; 0          ; 0    ; 0            ; 11 (0)       ; 64 (0)            ; 96 (0)           ; 16 (0)          ; 0 (0)      ; |newfinal|out_reg:inst6                                                                                        ; work         ;
;       |lpm_decode1:inst|                     ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_decode1:inst                                                                       ; work         ;
;          |lpm_decode:lpm_decode_component|   ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component                                       ; work         ;
;             |decode_5re:auto_generated|      ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated             ; work         ;
;       |lpm_dff2:inst24|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 13 (0)           ; 8 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst24                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; 8 (8)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst24|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst26|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst26                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst26|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst29|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst29                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst29|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst30|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 5 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst30                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 5 (5)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst30|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst31|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst31                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst31|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst32|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 3 (0)            ; 3 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst32                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; 3 (3)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst32|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst33|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst33                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst33|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst34|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst34                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst34|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst35|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst35                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst35|lpm_ff:lpm_ff_component                                                ; work         ;
;       |lpm_dff2:inst36|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst36                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |newfinal|out_reg:inst6|lpm_dff2:inst36|lpm_ff:lpm_ff_component                                                ; work         ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------+
; Delay Chain Summary                   ;
+------------+----------+---------------+
; Name       ; Pin Type ; Pad to Core 0 ;
+------------+----------+---------------+
; CLK        ; Input    ; (0)           ;
; reset      ; Input    ; (1)           ;
; cf_load    ; Input    ; (0)           ;
; din[0]     ; Input    ; (0)           ;
; din[1]     ; Input    ; (0)           ;
; din[7]     ; Input    ; (0)           ;
; din[6]     ; Input    ; (0)           ;
; din[5]     ; Input    ; (0)           ;
; din[4]     ; Input    ; (0)           ;
; din[3]     ; Input    ; (0)           ;
; din[2]     ; Input    ; (0)           ;
; output_rdy ; Output   ; --            ;
; dout[15]   ; Output   ; --            ;
; dout[14]   ; Output   ; --            ;
; dout[13]   ; Output   ; --            ;
; dout[12]   ; Output   ; --            ;
; dout[11]   ; Output   ; --            ;
; dout[10]   ; Output   ; --            ;
; dout[9]    ; Output   ; --            ;
; dout[8]    ; Output   ; --            ;
; dout[7]    ; Output   ; --            ;
; dout[6]    ; Output   ; --            ;
; dout[5]    ; Output   ; --            ;
; dout[4]    ; Output   ; --            ;
; dout[3]    ; Output   ; --            ;
; dout[2]    ; Output   ; --            ;
; dout[1]    ; Output   ; --            ;
; dout[0]    ; Output   ; --            ;
+------------+----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                                                                                                      ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; CLK                                                                                                       ; PIN_H5       ; 325     ; Clock        ; yes    ; Global Clock         ; GCLK0            ;
; cal_controller:inst18|pstate.s22                                                                          ; LC_X12_Y2_N0 ; 161     ; Sync. clear  ; no     ; --                   ; --               ;
; in_controller:inst1|WideOr5                                                                               ; LC_X12_Y3_N9 ; 96      ; Latch enable ; yes    ; Global Clock         ; GCLK3            ;
; in_controller:inst1|pstate.s19                                                                            ; LC_X12_Y3_N7 ; 98      ; Sync. clear  ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode102w[3]~0   ; LC_X1_Y4_N5  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode112w[3]~0   ; LC_X2_Y5_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode122w[3]~0   ; LC_X2_Y5_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode132w[3]~0   ; LC_X2_Y5_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode21w[3]~0    ; LC_X2_Y5_N9  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode31w[3]~0    ; LC_X3_Y5_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode41w[3]~0    ; LC_X2_Y5_N1  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode51w[3]      ; LC_X3_Y5_N5  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode61w[3]~0    ; LC_X1_Y4_N9  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode71w[3]~0    ; LC_X3_Y5_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode81w[3]~0    ; LC_X2_Y5_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; in_reg:inst|lpm_decode0:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode91w[3]~0    ; LC_X1_Y4_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode102w[3]   ; LC_X12_Y2_N8 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode112w[3]~0 ; LC_X15_Y6_N3 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode21w[3]~0  ; LC_X12_Y2_N7 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode31w[3]    ; LC_X12_Y2_N6 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode41w[3]~0  ; LC_X15_Y6_N1 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode51w[3]~0  ; LC_X15_Y6_N5 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode61w[3]~0  ; LC_X15_Y6_N6 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode71w[3]    ; LC_X15_Y6_N7 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode81w[3]~0  ; LC_X15_Y6_N2 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode91w[3]~2  ; LC_X12_Y2_N4 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; reset                                                                                                     ; PIN_J5       ; 421     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ;
+-----------------------------------------------------------------------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                    ;
+-----------------------------+--------------+---------+----------------------+------------------+
; Name                        ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------+--------------+---------+----------------------+------------------+
; CLK                         ; PIN_H5       ; 325     ; Global Clock         ; GCLK0            ;
; in_controller:inst1|WideOr5 ; LC_X12_Y3_N9 ; 96      ; Global Clock         ; GCLK3            ;
; reset                       ; PIN_J5       ; 421     ; Global Clock         ; GCLK1            ;
+-----------------------------+--------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------+---------+
; cal_controller:inst18|pstate.s22                                                                          ; 161     ;
; in_controller:inst1|pstate.s19                                                                            ; 98      ;
; cal_controller:inst18|WideOr9                                                                             ; 74      ;
; cal_controller:inst18|WideOr10                                                                            ; 68      ;
; cal_controller:inst18|WideOr1~0                                                                           ; 51      ;
; out_controller:inst12|WideOr4                                                                             ; 45      ;
; cal_controller:inst18|WideOr5                                                                             ; 43      ;
; cal_controller:inst18|WideOr2                                                                             ; 41      ;
; out_controller:inst12|WideOr3~2                                                                           ; 41      ;
; cal_controller:inst18|WideOr6                                                                             ; 40      ;
; cal_controller:inst18|WideOr12                                                                            ; 36      ;
; cal_controller:inst18|WideOr11                                                                            ; 32      ;
; cal_controller:inst18|WideOr8                                                                             ; 32      ;
; cal_controller:inst18|WideOr4                                                                             ; 29      ;
; cal_controller:inst18|WideOr13                                                                            ; 24      ;
; cal_controller:inst18|WideOr7~0                                                                           ; 22      ;
; out_controller:inst12|WideOr1~0                                                                           ; 21      ;
; cal_controller:inst18|pstate.s19                                                                          ; 18      ;
; MAC:inst3|lpm_mux0:inst5|lpm_mux:lpm_mux_component|mux_abc:auto_generated|_~2                             ; 18      ;
; out_controller:inst12|WideOr2                                                                             ; 17      ;
; lpm_dff1:inst9|lpm_ff:lpm_ff_component|dffs[0]                                                            ; 17      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode91w[3]~2  ; 16      ;
; cal_controller:inst18|pstate.s14                                                                          ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode81w[3]~0  ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode51w[3]~0  ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode71w[3]    ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode61w[3]~0  ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode31w[3]    ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode41w[3]~0  ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode21w[3]~0  ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode102w[3]   ; 16      ;
; out_reg:inst6|lpm_decode1:inst|lpm_decode:lpm_decode_component|decode_5re:auto_generated|w_anode112w[3]~0 ; 16      ;
; lpm_mux1:inst5|lpm_mux:lpm_mux_component|mux_4bc:auto_generated|result_node[15]~1                         ; 16      ;
; lpm_mux2:inst8|lpm_mux:lpm_mux_component|mux_ncc:auto_generated|result_node[14]~87                        ; 15      ;
; lpm_mux2:inst8|lpm_mux:lpm_mux_component|mux_ncc:auto_generated|result_node[14]~13                        ; 15      ;
; lpm_mux2:inst8|lpm_mux:lpm_mux_component|mux_ncc:auto_generated|result_node[14]~10                        ; 15      ;
; cal_controller:inst18|pstate.s11                                                                          ; 14      ;
; cal_controller:inst18|pstate.s17                                                                          ; 13      ;
; MAC:inst3|lpm_mult1:inst1|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|cs1a[0]                     ; 13      ;
; MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|cs1a[0]                      ; 13      ;
; MAC:inst3|lpm_mult1:inst2|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|cs1a[0]                     ; 13      ;
; din[2]                                                                                                    ; 12      ;
; din[3]                                                                                                    ; 12      ;
; din[4]                                                                                                    ; 12      ;
; din[5]                                                                                                    ; 12      ;
; din[6]                                                                                                    ; 12      ;
; din[7]                                                                                                    ; 12      ;
; din[1]                                                                                                    ; 12      ;
; din[0]                                                                                                    ; 12      ;
; in_controller:inst1|WideOr3                                                                               ; 12      ;
+-----------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 1,205 / 2,870 ( 42 % ) ;
; Direct links               ; 221 / 3,938 ( 6 % )    ;
; Global clocks              ; 3 / 4 ( 75 % )         ;
; LAB clocks                 ; 42 / 72 ( 58 % )       ;
; LUT chains                 ; 149 / 1,143 ( 13 % )   ;
; Local interconnects        ; 2,204 / 3,938 ( 56 % ) ;
; R4s                        ; 1,660 / 2,832 ( 59 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.52) ; Number of LABs  (Total = 125) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 0                             ;
; 2                                          ; 0                             ;
; 3                                          ; 0                             ;
; 4                                          ; 0                             ;
; 5                                          ; 0                             ;
; 6                                          ; 2                             ;
; 7                                          ; 5                             ;
; 8                                          ; 14                            ;
; 9                                          ; 9                             ;
; 10                                         ; 95                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.74) ; Number of LABs  (Total = 125) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 60                            ;
; 1 Clock                            ; 60                            ;
; 1 Clock enable                     ; 7                             ;
; 1 Sync. clear                      ; 50                            ;
; 2 Clock enables                    ; 40                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.87) ; Number of LABs  (Total = 125) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 0                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 5                             ;
; 8                                           ; 14                            ;
; 9                                           ; 9                             ;
; 10                                          ; 86                            ;
; 11                                          ; 2                             ;
; 12                                          ; 1                             ;
; 13                                          ; 1                             ;
; 14                                          ; 0                             ;
; 15                                          ; 0                             ;
; 16                                          ; 2                             ;
; 17                                          ; 0                             ;
; 18                                          ; 2                             ;
; 19                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.82) ; Number of LABs  (Total = 125) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 2                             ;
; 2                                               ; 10                            ;
; 3                                               ; 3                             ;
; 4                                               ; 11                            ;
; 5                                               ; 14                            ;
; 6                                               ; 21                            ;
; 7                                               ; 16                            ;
; 8                                               ; 14                            ;
; 9                                               ; 10                            ;
; 10                                              ; 19                            ;
; 11                                              ; 2                             ;
; 12                                              ; 0                             ;
; 13                                              ; 0                             ;
; 14                                              ; 0                             ;
; 15                                              ; 0                             ;
; 16                                              ; 0                             ;
; 17                                              ; 0                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.71) ; Number of LABs  (Total = 125) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 6                             ;
; 12                                           ; 7                             ;
; 13                                           ; 6                             ;
; 14                                           ; 8                             ;
; 15                                           ; 5                             ;
; 16                                           ; 15                            ;
; 17                                           ; 10                            ;
; 18                                           ; 13                            ;
; 19                                           ; 10                            ;
; 20                                           ; 16                            ;
; 21                                           ; 6                             ;
; 22                                           ; 14                            ;
; 23                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu Dec 07 07:16:45 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off newfinal -c newfinal
Info: Selected device EPM1270F256A5 for design "newfinal"
Info: Low junction temperature is -40 degrees C
Info: High junction temperature is 125 degrees C
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EPM570F256C5 is compatible
    Info: Device EPM570F256I5 is compatible
    Info: Device EPM1270F256C5 is compatible
    Info: Device EPM1270F256I5 is compatible
    Info: Device EPM2210F256C5 is compatible
    Info: Device EPM2210F256I5 is compatible
    Info: Device EPM2210F256A5 is compatible
Critical Warning: No exact pin location assignment(s) for 28 pins of 28 total pins
    Info: Pin output_rdy not assigned to an exact location on the device
    Info: Pin dout[15] not assigned to an exact location on the device
    Info: Pin dout[14] not assigned to an exact location on the device
    Info: Pin dout[13] not assigned to an exact location on the device
    Info: Pin dout[12] not assigned to an exact location on the device
    Info: Pin dout[11] not assigned to an exact location on the device
    Info: Pin dout[10] not assigned to an exact location on the device
    Info: Pin dout[9] not assigned to an exact location on the device
    Info: Pin dout[8] not assigned to an exact location on the device
    Info: Pin dout[7] not assigned to an exact location on the device
    Info: Pin dout[6] not assigned to an exact location on the device
    Info: Pin dout[5] not assigned to an exact location on the device
    Info: Pin dout[4] not assigned to an exact location on the device
    Info: Pin dout[3] not assigned to an exact location on the device
    Info: Pin dout[2] not assigned to an exact location on the device
    Info: Pin dout[1] not assigned to an exact location on the device
    Info: Pin dout[0] not assigned to an exact location on the device
    Info: Pin CLK not assigned to an exact location on the device
    Info: Pin reset not assigned to an exact location on the device
    Info: Pin cf_load not assigned to an exact location on the device
    Info: Pin din[0] not assigned to an exact location on the device
    Info: Pin din[1] not assigned to an exact location on the device
    Info: Pin din[7] not assigned to an exact location on the device
    Info: Pin din[6] not assigned to an exact location on the device
    Info: Pin din[5] not assigned to an exact location on the device
    Info: Pin din[4] not assigned to an exact location on the device
    Info: Pin din[3] not assigned to an exact location on the device
    Info: Pin din[2] not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Assuming a global tsu requirement of 2.0 ns
    Info: Assuming a global tco requirement of 1.0 ns
    Info: Assuming a global tpd requirement of 1.0 ns
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Automatically promoted signal "CLK" to use Global clock in PIN H5
Info: Automatically promoted signal "in_controller:inst1|WideOr5" to use Global clock
Info: Automatically promoted some destinations of signal "reset" to use Global clock in PIN J5
    Info: Destination "lpm_latch0:inst37|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst36|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst34|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst35|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst32|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst28|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst30|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst29|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst31|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Destination "lpm_latch0:inst33|lpm_latch:lpm_latch_component|latches[0]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into LUTs to improve timing and density
Info: Started processing fast register assignments
Info: Finished processing fast register assignments
Extra Info: Finished moving registers into LUTs: elapsed time is 00:00:00
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 26 (unused VREF, 3.3V VCCIO, 9 input, 17 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  49 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  53 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  55 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  53 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Estimated most critical path is register to register delay of 36.167 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X2_Y6; Fanout = 5; REG Node = 'lpm_latch0:inst34|lpm_latch:lpm_latch_component|latches[2]'
    Info: 2: + IC(1.820 ns) + CELL(0.511 ns) = 2.331 ns; Loc. = LAB_X2_Y8; Fanout = 1; COMB Node = 'MAC:inst3|lpm_mux0:inst6|lpm_mux:lpm_mux_component|mux_abc:auto_generated|_~22'
    Info: 3: + IC(1.562 ns) + CELL(0.740 ns) = 4.633 ns; Loc. = LAB_X2_Y7; Fanout = 2; COMB Node = 'MAC:inst3|lpm_mux0:inst6|lpm_mux:lpm_mux_component|mux_abc:auto_generated|_~24'
    Info: 4: + IC(0.269 ns) + CELL(0.914 ns) = 5.816 ns; Loc. = LAB_X2_Y7; Fanout = 1; COMB Node = 'MAC:inst3|lpm_mux0:inst6|lpm_mux:lpm_mux_component|mux_abc:auto_generated|result_node[2]~22'
    Info: 5: + IC(0.269 ns) + CELL(0.914 ns) = 6.999 ns; Loc. = LAB_X2_Y7; Fanout = 1; COMB Node = 'MAC:inst3|lpm_mux0:inst6|lpm_mux:lpm_mux_component|mux_abc:auto_generated|result_node[2]~23'
    Info: 6: + IC(0.269 ns) + CELL(0.914 ns) = 8.182 ns; Loc. = LAB_X2_Y7; Fanout = 6; COMB Node = 'MAC:inst3|lpm_mux0:inst6|lpm_mux:lpm_mux_component|mux_abc:auto_generated|result_node[2]~24'
    Info: 7: + IC(2.014 ns) + CELL(0.747 ns) = 10.943 ns; Loc. = LAB_X6_Y7; Fanout = 2; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|cs1a[1]~COUT'
    Info: 8: + IC(0.000 ns) + CELL(0.815 ns) = 11.758 ns; Loc. = LAB_X6_Y7; Fanout = 14; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|cs1a[2]'
    Info: 9: + IC(1.732 ns) + CELL(0.511 ns) = 14.001 ns; Loc. = LAB_X3_Y7; Fanout = 2; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|le5a[6]'
    Info: 10: + IC(1.173 ns) + CELL(1.244 ns) = 16.418 ns; Loc. = LAB_X4_Y7; Fanout = 3; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|add20_result[3]~17'
    Info: 11: + IC(0.000 ns) + CELL(1.234 ns) = 17.652 ns; Loc. = LAB_X4_Y7; Fanout = 3; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|add20_result[4]~10'
    Info: 12: + IC(2.114 ns) + CELL(0.747 ns) = 20.513 ns; Loc. = LAB_X4_Y10; Fanout = 2; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|op_1~22'
    Info: 13: + IC(0.000 ns) + CELL(0.815 ns) = 21.328 ns; Loc. = LAB_X4_Y10; Fanout = 2; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|op_1~15'
    Info: 14: + IC(1.892 ns) + CELL(1.244 ns) = 24.464 ns; Loc. = LAB_X5_Y9; Fanout = 3; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|op_5~17'
    Info: 15: + IC(0.000 ns) + CELL(1.234 ns) = 25.698 ns; Loc. = LAB_X5_Y9; Fanout = 3; COMB Node = 'MAC:inst3|lpm_mult1:inst|lpm_mult:lpm_mult_component|mult_3rm:auto_generated|op_5~10'
    Info: 16: + IC(2.434 ns) + CELL(0.978 ns) = 29.110 ns; Loc. = LAB_X14_Y9; Fanout = 2; COMB Node = 'MAC:inst3|lpm_add_sub0:inst3|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12'
    Info: 17: + IC(0.000 ns) + CELL(0.815 ns) = 29.925 ns; Loc. = LAB_X14_Y9; Fanout = 4; COMB Node = 'MAC:inst3|lpm_add_sub0:inst3|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5'
    Info: 18: + IC(1.948 ns) + CELL(0.978 ns) = 32.851 ns; Loc. = LAB_X14_Y5; Fanout = 2; COMB Node = 'MAC:inst3|lpm_add_sub0:inst4|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7'
    Info: 19: + IC(0.000 ns) + CELL(0.815 ns) = 33.666 ns; Loc. = LAB_X14_Y5; Fanout = 9; COMB Node = 'MAC:inst3|lpm_add_sub0:inst4|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~0'
    Info: 20: + IC(1.318 ns) + CELL(1.183 ns) = 36.167 ns; Loc. = LAB_X16_Y5; Fanout = 1; REG Node = 'out_reg:inst6|lpm_dff2:inst33|lpm_ff:lpm_ff_component|dffs[15]'
    Info: Total cell delay = 17.353 ns ( 47.98 % )
    Info: Total interconnect delay = 18.814 ns ( 52.02 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 43% of the available device resources
    Info: Peak interconnect usage is 47% of the available device resources in the region that extends from location X0_Y0 to location X8_Y11
Info: Fitter routing operations ending: elapsed time is 00:00:04
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 275 megabytes
    Info: Processing ended: Thu Dec 07 07:16:57 2017
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:08


