//Verilog instantiation template

ip_cores _inst (.csi2_output_byte_data_i(), .csi2_output_dt_i(), .csi2_output_vc_i(), 
         .csi2_output_wc_i(), .csi2_output_byte_clk_o(), .csi2_output_byte_data_en_i(), 
         .csi2_output_c2d_ready_o(), .csi2_output_clk_hs_en_i(), .csi2_output_clk_n_o(), 
         .csi2_output_clk_p_o(), .csi2_output_d0_n_io(), .csi2_output_d0_p_io(), 
         .csi2_output_d1_n_o(), .csi2_output_d1_p_o(), .csi2_output_d_hs_en_i(), 
         .csi2_output_d_hs_rdy_o(), .csi2_output_frame_max_i(), .csi2_output_ld_pyld_o(), 
         .csi2_output_lp_en_i(), .csi2_output_pd_dphy_i(), .csi2_output_pix2byte_rstn_o(), 
         .csi2_output_pll_lock_o(), .csi2_output_ref_clk_i(), .csi2_output_reset_n_i(), 
         .csi2_output_sp_en_i(), .csi2_output_tinit_done_o());