TimeQuest Timing Analyzer report for bai3
Mon Apr 07 17:04:21 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bai3                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 235.07 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.914 ; -61.248       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.645 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -277.430              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDRESS[*]     ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  ADDRESS[0]    ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  ADDRESS[1]    ; clk        ; 3.561 ; 3.561 ; Rise       ; clk             ;
;  ADDRESS[2]    ; clk        ; 3.577 ; 3.577 ; Rise       ; clk             ;
;  ADDRESS[3]    ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  ADDRESS[4]    ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
; ReadEn         ; clk        ; 6.807 ; 6.807 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; 8.633 ; 8.633 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; 7.483 ; 7.483 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; 7.194 ; 7.194 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; 7.825 ; 7.825 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; 8.338 ; 8.338 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; 7.758 ; 7.758 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; 7.589 ; 7.589 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; 7.964 ; 7.964 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; 7.896 ; 7.896 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; 7.542 ; 7.542 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; 7.662 ; 7.662 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; 7.628 ; 7.628 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; 7.416 ; 7.416 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; 7.860 ; 7.860 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; 8.633 ; 8.633 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; 8.233 ; 8.233 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; 7.771 ; 7.771 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; 7.950 ; 7.950 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; 7.712 ; 7.712 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; 7.271 ; 7.271 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; 8.625 ; 8.625 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; 8.556 ; 8.556 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; 8.315 ; 8.315 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; 8.013 ; 8.013 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; 8.025 ; 8.025 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; 7.812 ; 7.812 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; 8.072 ; 8.072 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
; WriteEn        ; clk        ; 6.898 ; 6.898 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDRESS[*]     ; clk        ; -3.241 ; -3.241 ; Rise       ; clk             ;
;  ADDRESS[0]    ; clk        ; -3.254 ; -3.254 ; Rise       ; clk             ;
;  ADDRESS[1]    ; clk        ; -3.264 ; -3.264 ; Rise       ; clk             ;
;  ADDRESS[2]    ; clk        ; -3.280 ; -3.280 ; Rise       ; clk             ;
;  ADDRESS[3]    ; clk        ; -3.241 ; -3.241 ; Rise       ; clk             ;
;  ADDRESS[4]    ; clk        ; -3.716 ; -3.716 ; Rise       ; clk             ;
; ReadEn         ; clk        ; -3.362 ; -3.362 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; -3.163 ; -3.163 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; -3.266 ; -3.266 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; -3.266 ; -3.266 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; -3.782 ; -3.782 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; -4.035 ; -4.035 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; -3.820 ; -3.820 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; -3.279 ; -3.279 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; -3.272 ; -3.272 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; -3.556 ; -3.556 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; -3.578 ; -3.578 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; -3.588 ; -3.588 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; -3.588 ; -3.588 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; -3.473 ; -3.473 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; -3.280 ; -3.280 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; -3.538 ; -3.538 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; -3.281 ; -3.281 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; -3.777 ; -3.777 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; -3.701 ; -3.701 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; -3.537 ; -3.537 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; -3.499 ; -3.499 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; -3.462 ; -3.462 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; -3.494 ; -3.494 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; -3.207 ; -3.207 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; -3.291 ; -3.291 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; -3.244 ; -3.244 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; -3.768 ; -3.768 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; -3.595 ; -3.595 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; -3.586 ; -3.586 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; -3.163 ; -3.163 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; -3.617 ; -3.617 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; -3.267 ; -3.267 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; -3.276 ; -3.276 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; -3.459 ; -3.459 ; Rise       ; clk             ;
; WriteEn        ; clk        ; -4.235 ; -4.235 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ReadData[*]   ; clk        ; 11.040 ; 11.040 ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 10.362 ; 10.362 ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 10.419 ; 10.419 ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 10.618 ; 10.618 ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 10.492 ; 10.492 ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 10.845 ; 10.845 ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 10.216 ; 10.216 ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 10.613 ; 10.613 ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 10.680 ; 10.680 ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 10.583 ; 10.583 ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 10.245 ; 10.245 ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 10.461 ; 10.461 ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 10.834 ; 10.834 ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 10.800 ; 10.800 ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 10.204 ; 10.204 ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 10.810 ; 10.810 ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 10.459 ; 10.459 ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 10.483 ; 10.483 ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 10.634 ; 10.634 ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 11.040 ; 11.040 ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 10.490 ; 10.490 ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 10.786 ; 10.786 ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 10.639 ; 10.639 ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 10.130 ; 10.130 ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 10.764 ; 10.764 ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 10.550 ; 10.550 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ReadData[*]   ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 10.362 ; 10.362 ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 10.419 ; 10.419 ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 10.618 ; 10.618 ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 10.492 ; 10.492 ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 10.845 ; 10.845 ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 10.216 ; 10.216 ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 10.613 ; 10.613 ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 10.680 ; 10.680 ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 10.583 ; 10.583 ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 10.245 ; 10.245 ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 10.461 ; 10.461 ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 10.834 ; 10.834 ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 10.800 ; 10.800 ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 10.204 ; 10.204 ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 10.810 ; 10.810 ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 10.459 ; 10.459 ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 10.483 ; 10.483 ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 10.634 ; 10.634 ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 11.040 ; 11.040 ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 10.490 ; 10.490 ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 10.786 ; 10.786 ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 10.639 ; 10.639 ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 10.130 ; 10.130 ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 10.764 ; 10.764 ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 10.550 ; 10.550 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; ReadData[*]   ; clk        ; 5.959 ;      ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 6.033 ;      ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 6.279 ;      ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 6.259 ;      ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 6.557 ;      ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 6.191 ;      ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 6.326 ;      ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 6.250 ;      ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 6.028 ;      ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 6.541 ;      ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 6.771 ;      ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 5.959 ;      ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 6.340 ;      ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 6.293 ;      ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 6.544 ;      ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 6.552 ;      ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 6.610 ;      ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 6.604 ;      ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 6.607 ;      ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 6.274 ;      ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 6.627 ;      ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 5.986 ;      ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 6.245 ;      ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 6.248 ;      ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 6.273 ;      ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 6.565 ;      ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 6.570 ;      ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 6.293 ;      ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 6.563 ;      ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 6.315 ;      ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 6.000 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; ReadData[*]   ; clk        ; 5.959 ;      ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 6.033 ;      ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 6.279 ;      ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 6.259 ;      ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 6.557 ;      ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 6.191 ;      ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 6.326 ;      ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 6.250 ;      ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 6.028 ;      ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 6.541 ;      ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 6.771 ;      ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 5.959 ;      ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 6.340 ;      ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 6.293 ;      ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 6.544 ;      ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 6.552 ;      ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 6.610 ;      ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 6.604 ;      ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 6.607 ;      ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 6.274 ;      ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 6.627 ;      ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 5.986 ;      ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 6.245 ;      ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 6.248 ;      ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 6.273 ;      ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 6.565 ;      ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 6.570 ;      ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 6.293 ;      ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 6.563 ;      ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 6.315 ;      ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 6.000 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; ReadData[*]   ; clk        ; 5.959     ;           ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 6.033     ;           ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 6.279     ;           ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 6.259     ;           ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 6.557     ;           ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 6.191     ;           ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 6.326     ;           ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 6.250     ;           ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 6.028     ;           ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 6.541     ;           ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 6.771     ;           ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 5.959     ;           ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 6.340     ;           ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 6.293     ;           ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 6.544     ;           ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 6.552     ;           ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 6.610     ;           ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 6.604     ;           ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 6.607     ;           ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 6.274     ;           ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 6.627     ;           ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 5.986     ;           ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 6.245     ;           ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 6.248     ;           ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 6.273     ;           ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 6.565     ;           ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 6.570     ;           ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 6.293     ;           ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 6.563     ;           ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 6.315     ;           ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 6.000     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; ReadData[*]   ; clk        ; 5.959     ;           ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 6.033     ;           ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 6.279     ;           ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 6.259     ;           ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 6.557     ;           ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 6.191     ;           ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 6.326     ;           ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 6.250     ;           ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 6.028     ;           ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 6.541     ;           ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 6.771     ;           ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 5.959     ;           ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 6.340     ;           ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 6.293     ;           ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 6.544     ;           ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 6.552     ;           ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 6.610     ;           ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 6.604     ;           ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 6.607     ;           ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 6.274     ;           ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 6.627     ;           ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 5.986     ;           ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 6.245     ;           ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 6.248     ;           ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 6.273     ;           ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 6.565     ;           ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 6.570     ;           ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 6.293     ;           ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 6.563     ;           ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 6.315     ;           ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 6.000     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -46.720       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -277.430              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDRESS[*]     ; clk        ; 2.165 ; 2.165 ; Rise       ; clk             ;
;  ADDRESS[0]    ; clk        ; 1.903 ; 1.903 ; Rise       ; clk             ;
;  ADDRESS[1]    ; clk        ; 1.918 ; 1.918 ; Rise       ; clk             ;
;  ADDRESS[2]    ; clk        ; 1.934 ; 1.934 ; Rise       ; clk             ;
;  ADDRESS[3]    ; clk        ; 1.904 ; 1.904 ; Rise       ; clk             ;
;  ADDRESS[4]    ; clk        ; 2.165 ; 2.165 ; Rise       ; clk             ;
; ReadEn         ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; 3.631 ; 3.631 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; 3.948 ; 3.948 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; 3.831 ; 3.831 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; 3.824 ; 3.824 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; 4.137 ; 4.137 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; 3.838 ; 3.838 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; 3.661 ; 3.661 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
; WriteEn        ; clk        ; 3.542 ; 3.542 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDRESS[*]     ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  ADDRESS[0]    ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  ADDRESS[1]    ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  ADDRESS[2]    ; clk        ; -1.791 ; -1.791 ; Rise       ; clk             ;
;  ADDRESS[3]    ; clk        ; -1.761 ; -1.761 ; Rise       ; clk             ;
;  ADDRESS[4]    ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
; ReadEn         ; clk        ; -1.843 ; -1.843 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; -1.705 ; -1.705 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; -2.176 ; -2.176 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; -2.020 ; -2.020 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; -1.768 ; -1.768 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; -1.900 ; -1.900 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; -1.917 ; -1.917 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; -1.933 ; -1.933 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; -1.927 ; -1.927 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; -1.880 ; -1.880 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; -1.778 ; -1.778 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; -1.854 ; -1.854 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; -1.837 ; -1.837 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; -1.869 ; -1.869 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; -1.714 ; -1.714 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; -1.779 ; -1.779 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; -1.739 ; -1.739 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; -2.053 ; -2.053 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; -1.930 ; -1.930 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; -1.914 ; -1.914 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; -1.705 ; -1.705 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; -1.950 ; -1.950 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; -1.761 ; -1.761 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
; WriteEn        ; clk        ; -2.274 ; -2.274 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ReadData[*]   ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 6.018 ; 6.018 ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 6.000 ; 6.000 ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 6.192 ; 6.192 ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 6.057 ; 6.057 ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 6.301 ; 6.301 ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 5.917 ; 5.917 ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 6.140 ; 6.140 ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 6.244 ; 6.244 ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 6.221 ; 6.221 ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 6.109 ; 6.109 ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 5.953 ; 5.953 ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 6.034 ; 6.034 ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 6.299 ; 6.299 ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 6.277 ; 6.277 ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 6.017 ; 6.017 ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 6.304 ; 6.304 ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 6.260 ; 6.260 ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 5.918 ; 5.918 ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 6.276 ; 6.276 ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 6.076 ; 6.076 ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 6.034 ; 6.034 ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 6.050 ; 6.050 ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 5.943 ; 5.943 ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 6.197 ; 6.197 ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 6.053 ; 6.053 ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 6.261 ; 6.261 ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 6.207 ; 6.207 ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 5.995 ; 5.995 ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 6.258 ; 6.258 ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 6.087 ; 6.087 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ReadData[*]   ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 6.018 ; 6.018 ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 6.000 ; 6.000 ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 6.192 ; 6.192 ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 6.057 ; 6.057 ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 6.301 ; 6.301 ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 5.917 ; 5.917 ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 6.140 ; 6.140 ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 6.244 ; 6.244 ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 6.221 ; 6.221 ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 6.109 ; 6.109 ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 5.953 ; 5.953 ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 6.034 ; 6.034 ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 6.299 ; 6.299 ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 6.277 ; 6.277 ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 6.017 ; 6.017 ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 6.304 ; 6.304 ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 6.260 ; 6.260 ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 5.918 ; 5.918 ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 6.276 ; 6.276 ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 6.076 ; 6.076 ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 6.034 ; 6.034 ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 6.050 ; 6.050 ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 5.943 ; 5.943 ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 6.197 ; 6.197 ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 6.053 ; 6.053 ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 6.261 ; 6.261 ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 6.207 ; 6.207 ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 5.995 ; 5.995 ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 6.258 ; 6.258 ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 6.087 ; 6.087 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; ReadData[*]   ; clk        ; 3.366 ;      ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 3.422 ;      ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 3.521 ;      ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 3.506 ;      ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 3.482 ;      ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 3.610 ;      ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 3.499 ;      ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 3.418 ;      ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 3.709 ;      ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 3.815 ;      ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 3.366 ;      ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 3.575 ;      ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 3.532 ;      ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 3.712 ;      ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 3.715 ;      ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 3.748 ;      ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 3.743 ;      ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 3.742 ;      ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 3.523 ;      ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 3.759 ;      ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 3.394 ;      ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 3.498 ;      ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 3.500 ;      ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 3.513 ;      ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 3.722 ;      ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 3.723 ;      ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 3.533 ;      ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 3.613 ;      ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 3.603 ;      ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 3.613 ;      ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 3.390 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; ReadData[*]   ; clk        ; 3.366 ;      ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 3.422 ;      ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 3.521 ;      ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 3.506 ;      ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 3.482 ;      ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 3.610 ;      ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 3.499 ;      ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 3.418 ;      ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 3.709 ;      ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 3.815 ;      ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 3.366 ;      ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 3.575 ;      ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 3.532 ;      ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 3.712 ;      ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 3.715 ;      ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 3.748 ;      ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 3.743 ;      ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 3.742 ;      ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 3.523 ;      ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 3.759 ;      ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 3.394 ;      ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 3.498 ;      ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 3.500 ;      ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 3.513 ;      ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 3.722 ;      ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 3.723 ;      ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 3.533 ;      ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 3.613 ;      ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 3.603 ;      ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 3.613 ;      ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 3.390 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; ReadData[*]   ; clk        ; 3.366     ;           ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 3.422     ;           ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 3.521     ;           ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 3.506     ;           ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 3.482     ;           ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 3.610     ;           ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 3.499     ;           ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 3.418     ;           ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 3.709     ;           ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 3.815     ;           ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 3.366     ;           ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 3.575     ;           ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 3.532     ;           ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 3.712     ;           ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 3.715     ;           ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 3.748     ;           ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 3.743     ;           ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 3.742     ;           ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 3.523     ;           ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 3.759     ;           ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 3.394     ;           ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 3.498     ;           ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 3.500     ;           ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 3.513     ;           ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 3.722     ;           ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 3.723     ;           ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 3.533     ;           ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 3.613     ;           ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 3.603     ;           ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 3.613     ;           ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 3.390     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; ReadData[*]   ; clk        ; 3.366     ;           ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 3.422     ;           ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 3.521     ;           ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 3.506     ;           ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 3.482     ;           ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 3.610     ;           ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 3.499     ;           ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 3.418     ;           ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 3.709     ;           ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 3.815     ;           ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 3.366     ;           ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 3.575     ;           ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 3.532     ;           ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 3.712     ;           ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 3.715     ;           ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 3.748     ;           ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 3.743     ;           ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 3.742     ;           ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 3.523     ;           ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 3.759     ;           ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 3.394     ;           ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 3.498     ;           ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 3.500     ;           ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 3.513     ;           ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 3.722     ;           ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 3.723     ;           ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 3.533     ;           ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 3.613     ;           ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 3.603     ;           ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 3.613     ;           ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 3.390     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914  ; 2.321 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -1.914  ; 2.321 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -61.248 ; 0.0   ; 0.0      ; 0.0     ; -277.43             ;
;  clk             ; -61.248 ; 0.000 ; N/A      ; N/A     ; -277.430            ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDRESS[*]     ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  ADDRESS[0]    ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  ADDRESS[1]    ; clk        ; 3.561 ; 3.561 ; Rise       ; clk             ;
;  ADDRESS[2]    ; clk        ; 3.577 ; 3.577 ; Rise       ; clk             ;
;  ADDRESS[3]    ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  ADDRESS[4]    ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
; ReadEn         ; clk        ; 6.807 ; 6.807 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; 8.633 ; 8.633 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; 7.483 ; 7.483 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; 7.194 ; 7.194 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; 7.825 ; 7.825 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; 8.338 ; 8.338 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; 7.758 ; 7.758 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; 7.589 ; 7.589 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; 7.964 ; 7.964 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; 7.896 ; 7.896 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; 7.542 ; 7.542 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; 7.662 ; 7.662 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; 7.628 ; 7.628 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; 7.416 ; 7.416 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; 7.860 ; 7.860 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; 8.633 ; 8.633 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; 8.233 ; 8.233 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; 7.771 ; 7.771 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; 7.950 ; 7.950 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; 7.712 ; 7.712 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; 7.271 ; 7.271 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; 8.625 ; 8.625 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; 8.556 ; 8.556 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; 8.315 ; 8.315 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; 8.013 ; 8.013 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; 8.025 ; 8.025 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; 7.812 ; 7.812 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; 8.072 ; 8.072 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
; WriteEn        ; clk        ; 6.898 ; 6.898 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDRESS[*]     ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  ADDRESS[0]    ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  ADDRESS[1]    ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  ADDRESS[2]    ; clk        ; -1.791 ; -1.791 ; Rise       ; clk             ;
;  ADDRESS[3]    ; clk        ; -1.761 ; -1.761 ; Rise       ; clk             ;
;  ADDRESS[4]    ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
; ReadEn         ; clk        ; -1.843 ; -1.843 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; -1.705 ; -1.705 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; -2.176 ; -2.176 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; -2.020 ; -2.020 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; -1.768 ; -1.768 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; -1.900 ; -1.900 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; -1.917 ; -1.917 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; -1.933 ; -1.933 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; -1.927 ; -1.927 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; -1.880 ; -1.880 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; -1.778 ; -1.778 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; -1.854 ; -1.854 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; -1.837 ; -1.837 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; -1.869 ; -1.869 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; -1.714 ; -1.714 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; -1.779 ; -1.779 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; -1.739 ; -1.739 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; -2.053 ; -2.053 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; -1.930 ; -1.930 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; -1.914 ; -1.914 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; -1.705 ; -1.705 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; -1.950 ; -1.950 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; -1.761 ; -1.761 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
; WriteEn        ; clk        ; -2.274 ; -2.274 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ReadData[*]   ; clk        ; 11.040 ; 11.040 ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 10.362 ; 10.362 ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 10.419 ; 10.419 ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 10.618 ; 10.618 ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 10.492 ; 10.492 ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 10.845 ; 10.845 ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 10.216 ; 10.216 ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 10.613 ; 10.613 ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 10.680 ; 10.680 ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 10.583 ; 10.583 ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 10.245 ; 10.245 ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 10.461 ; 10.461 ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 10.834 ; 10.834 ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 10.800 ; 10.800 ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 10.204 ; 10.204 ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 10.810 ; 10.810 ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 10.459 ; 10.459 ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 10.483 ; 10.483 ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 10.634 ; 10.634 ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 11.040 ; 11.040 ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 10.490 ; 10.490 ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 10.786 ; 10.786 ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 10.639 ; 10.639 ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 10.130 ; 10.130 ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 10.764 ; 10.764 ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 10.550 ; 10.550 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ReadData[*]   ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  ReadData[0]  ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  ReadData[1]  ; clk        ; 6.018 ; 6.018 ; Rise       ; clk             ;
;  ReadData[2]  ; clk        ; 6.000 ; 6.000 ; Rise       ; clk             ;
;  ReadData[3]  ; clk        ; 6.192 ; 6.192 ; Rise       ; clk             ;
;  ReadData[4]  ; clk        ; 6.057 ; 6.057 ; Rise       ; clk             ;
;  ReadData[5]  ; clk        ; 6.301 ; 6.301 ; Rise       ; clk             ;
;  ReadData[6]  ; clk        ; 5.917 ; 5.917 ; Rise       ; clk             ;
;  ReadData[7]  ; clk        ; 6.140 ; 6.140 ; Rise       ; clk             ;
;  ReadData[8]  ; clk        ; 6.244 ; 6.244 ; Rise       ; clk             ;
;  ReadData[9]  ; clk        ; 6.221 ; 6.221 ; Rise       ; clk             ;
;  ReadData[10] ; clk        ; 6.109 ; 6.109 ; Rise       ; clk             ;
;  ReadData[11] ; clk        ; 5.953 ; 5.953 ; Rise       ; clk             ;
;  ReadData[12] ; clk        ; 6.034 ; 6.034 ; Rise       ; clk             ;
;  ReadData[13] ; clk        ; 6.299 ; 6.299 ; Rise       ; clk             ;
;  ReadData[14] ; clk        ; 6.277 ; 6.277 ; Rise       ; clk             ;
;  ReadData[15] ; clk        ; 6.017 ; 6.017 ; Rise       ; clk             ;
;  ReadData[16] ; clk        ; 6.304 ; 6.304 ; Rise       ; clk             ;
;  ReadData[17] ; clk        ; 6.260 ; 6.260 ; Rise       ; clk             ;
;  ReadData[18] ; clk        ; 5.918 ; 5.918 ; Rise       ; clk             ;
;  ReadData[19] ; clk        ; 6.276 ; 6.276 ; Rise       ; clk             ;
;  ReadData[20] ; clk        ; 6.076 ; 6.076 ; Rise       ; clk             ;
;  ReadData[21] ; clk        ; 6.034 ; 6.034 ; Rise       ; clk             ;
;  ReadData[22] ; clk        ; 6.050 ; 6.050 ; Rise       ; clk             ;
;  ReadData[23] ; clk        ; 5.943 ; 5.943 ; Rise       ; clk             ;
;  ReadData[24] ; clk        ; 6.197 ; 6.197 ; Rise       ; clk             ;
;  ReadData[25] ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  ReadData[26] ; clk        ; 6.053 ; 6.053 ; Rise       ; clk             ;
;  ReadData[27] ; clk        ; 6.261 ; 6.261 ; Rise       ; clk             ;
;  ReadData[28] ; clk        ; 6.207 ; 6.207 ; Rise       ; clk             ;
;  ReadData[29] ; clk        ; 5.995 ; 5.995 ; Rise       ; clk             ;
;  ReadData[30] ; clk        ; 6.258 ; 6.258 ; Rise       ; clk             ;
;  ReadData[31] ; clk        ; 6.087 ; 6.087 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 39    ; 39   ;
; Unconstrained Input Port Paths  ; 1216  ; 1216 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 192   ; 192  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 07 17:04:20 2025
Info: Command: quartus_sta bai3 -c bai3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bai3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914       -61.248 clk 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -277.430 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -46.720 clk 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -277.430 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Mon Apr 07 17:04:21 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


