###############################################################################
### Altium HDL Synthesizer 1.0.0.1
### Copyright (C) 2005, Altium Limited. All Rights Reserved
###############################################################################
### Timestamp: 9/17/2009 2:25:02 PM
###############################################################################
### Options:
###
### Synthesizing DC_drive for CoolRunner2
### Entity                  : DC_drive
### Verilog95               : False
### VHDL87                  : False
### Insert Toplevel Buffers : True
### RAM Inference           : Block

###############################################################################
### Compilation Report
###############################################################################

analyzing entity dc_drive
analyzing architecture structure
###############################################################################
### Elaboration Report
###############################################################################

executing DC_drive(structure)

###############################################################################
### Synthesis Report
###############################################################################

###############################################################################
### Optimization Report

optimizing "DC_drive"
 
###############################################################################
### Design Statistics
###############################################################################
 
MacroCells:     
    AND2S       : 2
    OR2S        : 1
    INV         : 6
    FD2CS       : 1
                
Area Estimates: 
 
###############################################################################
 
formating EDIF....                            

###############################################################################
Synthesis successful
###############################################################################
