Classic Timing Analyzer report for RAM
Wed Jan 29 07:37:36 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                    ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From         ; To           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.613 ns                                       ; RD           ; ram~42       ; --         ; Clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.244 ns                                       ; Dout[2]~reg0 ; Dout[2]      ; Clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.155 ns                                       ; Addr[0]      ; Dout[3]~reg0 ; --         ; Clk      ; 0            ;
; Clock Setup: 'Clk'           ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~21       ; Dout[2]~reg0 ; Clk        ; Clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;              ;              ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk'                                                                                                                                                                         ;
+-------+------------------------------------------------+--------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From   ; To           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~21 ; Dout[2]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.431 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~39 ; Dout[4]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.369 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~37 ; Dout[2]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.309 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~29 ; Dout[2]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.304 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~27 ; Dout[0]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.289 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~36 ; Dout[1]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.280 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~24 ; Dout[5]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.269 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~40 ; Dout[5]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.152 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~38 ; Dout[3]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.139 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~41 ; Dout[6]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.129 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~42 ; Dout[7]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.126 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~23 ; Dout[4]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.120 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~28 ; Dout[1]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~32 ; Dout[5]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.118 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~19 ; Dout[0]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.117 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~25 ; Dout[6]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.107 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~20 ; Dout[1]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.088 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~35 ; Dout[0]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.085 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~30 ; Dout[3]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.081 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~34 ; Dout[7]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.064 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~31 ; Dout[4]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 1.003 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~22 ; Dout[3]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.995 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~26 ; Dout[7]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.993 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~33 ; Dout[6]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.986 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~13 ; Dout[2]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.818 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~14 ; Dout[3]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.801 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~15 ; Dout[4]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.801 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~16 ; Dout[5]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.801 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~17 ; Dout[6]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.801 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~12 ; Dout[1]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.799 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~18 ; Dout[7]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.799 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ram~11 ; Dout[0]~reg0 ; Clk        ; Clk      ; None                        ; None                      ; 0.797 ns                ;
+-------+------------------------------------------------+--------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------+
; tsu                                                                   ;
+-------+--------------+------------+---------+--------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To           ; To Clock ;
+-------+--------------+------------+---------+--------------+----------+
; N/A   ; None         ; 5.613 ns   ; RD      ; ram~35       ; Clk      ;
; N/A   ; None         ; 5.613 ns   ; RD      ; ram~36       ; Clk      ;
; N/A   ; None         ; 5.613 ns   ; RD      ; ram~37       ; Clk      ;
; N/A   ; None         ; 5.613 ns   ; RD      ; ram~38       ; Clk      ;
; N/A   ; None         ; 5.613 ns   ; RD      ; ram~39       ; Clk      ;
; N/A   ; None         ; 5.613 ns   ; RD      ; ram~40       ; Clk      ;
; N/A   ; None         ; 5.613 ns   ; RD      ; ram~41       ; Clk      ;
; N/A   ; None         ; 5.613 ns   ; RD      ; ram~42       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; RD      ; ram~17       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; RD      ; ram~18       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; WE      ; ram~35       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; WE      ; ram~36       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; WE      ; ram~37       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; WE      ; ram~38       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; WE      ; ram~39       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; WE      ; ram~40       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; WE      ; ram~41       ; Clk      ;
; N/A   ; None         ; 5.543 ns   ; WE      ; ram~42       ; Clk      ;
; N/A   ; None         ; 5.499 ns   ; WE      ; ram~17       ; Clk      ;
; N/A   ; None         ; 5.499 ns   ; WE      ; ram~18       ; Clk      ;
; N/A   ; None         ; 5.326 ns   ; RD      ; ram~27       ; Clk      ;
; N/A   ; None         ; 5.326 ns   ; RD      ; ram~28       ; Clk      ;
; N/A   ; None         ; 5.326 ns   ; RD      ; ram~29       ; Clk      ;
; N/A   ; None         ; 5.326 ns   ; RD      ; ram~30       ; Clk      ;
; N/A   ; None         ; 5.326 ns   ; RD      ; ram~31       ; Clk      ;
; N/A   ; None         ; 5.326 ns   ; RD      ; ram~32       ; Clk      ;
; N/A   ; None         ; 5.326 ns   ; RD      ; ram~33       ; Clk      ;
; N/A   ; None         ; 5.326 ns   ; RD      ; ram~34       ; Clk      ;
; N/A   ; None         ; 5.308 ns   ; RD      ; ram~19       ; Clk      ;
; N/A   ; None         ; 5.308 ns   ; RD      ; ram~20       ; Clk      ;
; N/A   ; None         ; 5.308 ns   ; RD      ; ram~21       ; Clk      ;
; N/A   ; None         ; 5.308 ns   ; RD      ; ram~22       ; Clk      ;
; N/A   ; None         ; 5.308 ns   ; RD      ; ram~23       ; Clk      ;
; N/A   ; None         ; 5.308 ns   ; RD      ; ram~24       ; Clk      ;
; N/A   ; None         ; 5.308 ns   ; RD      ; ram~25       ; Clk      ;
; N/A   ; None         ; 5.308 ns   ; RD      ; ram~26       ; Clk      ;
; N/A   ; None         ; 5.281 ns   ; WE      ; ram~27       ; Clk      ;
; N/A   ; None         ; 5.281 ns   ; WE      ; ram~28       ; Clk      ;
; N/A   ; None         ; 5.281 ns   ; WE      ; ram~29       ; Clk      ;
; N/A   ; None         ; 5.281 ns   ; WE      ; ram~30       ; Clk      ;
; N/A   ; None         ; 5.281 ns   ; WE      ; ram~31       ; Clk      ;
; N/A   ; None         ; 5.281 ns   ; WE      ; ram~32       ; Clk      ;
; N/A   ; None         ; 5.281 ns   ; WE      ; ram~33       ; Clk      ;
; N/A   ; None         ; 5.281 ns   ; WE      ; ram~34       ; Clk      ;
; N/A   ; None         ; 5.243 ns   ; WE      ; ram~19       ; Clk      ;
; N/A   ; None         ; 5.243 ns   ; WE      ; ram~20       ; Clk      ;
; N/A   ; None         ; 5.243 ns   ; WE      ; ram~21       ; Clk      ;
; N/A   ; None         ; 5.243 ns   ; WE      ; ram~22       ; Clk      ;
; N/A   ; None         ; 5.243 ns   ; WE      ; ram~23       ; Clk      ;
; N/A   ; None         ; 5.243 ns   ; WE      ; ram~24       ; Clk      ;
; N/A   ; None         ; 5.243 ns   ; WE      ; ram~25       ; Clk      ;
; N/A   ; None         ; 5.243 ns   ; WE      ; ram~26       ; Clk      ;
; N/A   ; None         ; 5.115 ns   ; RD      ; ram~11       ; Clk      ;
; N/A   ; None         ; 5.115 ns   ; RD      ; ram~12       ; Clk      ;
; N/A   ; None         ; 5.115 ns   ; RD      ; ram~13       ; Clk      ;
; N/A   ; None         ; 5.115 ns   ; RD      ; ram~14       ; Clk      ;
; N/A   ; None         ; 5.115 ns   ; RD      ; ram~15       ; Clk      ;
; N/A   ; None         ; 5.115 ns   ; RD      ; ram~16       ; Clk      ;
; N/A   ; None         ; 5.071 ns   ; WE      ; ram~11       ; Clk      ;
; N/A   ; None         ; 5.071 ns   ; WE      ; ram~12       ; Clk      ;
; N/A   ; None         ; 5.071 ns   ; WE      ; ram~13       ; Clk      ;
; N/A   ; None         ; 5.071 ns   ; WE      ; ram~14       ; Clk      ;
; N/A   ; None         ; 5.071 ns   ; WE      ; ram~15       ; Clk      ;
; N/A   ; None         ; 5.071 ns   ; WE      ; ram~16       ; Clk      ;
; N/A   ; None         ; 4.289 ns   ; Din[6]  ; ram~17       ; Clk      ;
; N/A   ; None         ; 4.286 ns   ; Din[3]  ; ram~14       ; Clk      ;
; N/A   ; None         ; 4.276 ns   ; Din[2]  ; ram~13       ; Clk      ;
; N/A   ; None         ; 4.266 ns   ; Din[3]  ; ram~30       ; Clk      ;
; N/A   ; None         ; 4.265 ns   ; Din[3]  ; ram~22       ; Clk      ;
; N/A   ; None         ; 4.158 ns   ; Din[3]  ; ram~38       ; Clk      ;
; N/A   ; None         ; 4.113 ns   ; Din[0]  ; ram~11       ; Clk      ;
; N/A   ; None         ; 4.093 ns   ; Din[4]  ; ram~15       ; Clk      ;
; N/A   ; None         ; 4.080 ns   ; Din[6]  ; ram~33       ; Clk      ;
; N/A   ; None         ; 4.077 ns   ; Din[6]  ; ram~25       ; Clk      ;
; N/A   ; None         ; 4.063 ns   ; Din[6]  ; ram~41       ; Clk      ;
; N/A   ; None         ; 4.039 ns   ; Din[1]  ; ram~12       ; Clk      ;
; N/A   ; None         ; 4.038 ns   ; Din[1]  ; ram~20       ; Clk      ;
; N/A   ; None         ; 4.038 ns   ; Din[1]  ; ram~28       ; Clk      ;
; N/A   ; None         ; 3.940 ns   ; Din[4]  ; ram~31       ; Clk      ;
; N/A   ; None         ; 3.940 ns   ; Din[4]  ; ram~23       ; Clk      ;
; N/A   ; None         ; 3.897 ns   ; Din[7]  ; ram~42       ; Clk      ;
; N/A   ; None         ; 3.876 ns   ; Din[5]  ; ram~16       ; Clk      ;
; N/A   ; None         ; 3.811 ns   ; Din[5]  ; ram~24       ; Clk      ;
; N/A   ; None         ; 3.809 ns   ; Din[5]  ; ram~32       ; Clk      ;
; N/A   ; None         ; 3.807 ns   ; Din[5]  ; ram~40       ; Clk      ;
; N/A   ; None         ; 3.789 ns   ; Din[7]  ; ram~18       ; Clk      ;
; N/A   ; None         ; 3.720 ns   ; Din[2]  ; ram~37       ; Clk      ;
; N/A   ; None         ; 3.656 ns   ; Din[4]  ; ram~39       ; Clk      ;
; N/A   ; None         ; 3.652 ns   ; Din[0]  ; ram~27       ; Clk      ;
; N/A   ; None         ; 3.652 ns   ; Din[0]  ; ram~19       ; Clk      ;
; N/A   ; None         ; 3.633 ns   ; Din[2]  ; ram~29       ; Clk      ;
; N/A   ; None         ; 3.631 ns   ; Din[7]  ; ram~34       ; Clk      ;
; N/A   ; None         ; 3.630 ns   ; Din[7]  ; ram~26       ; Clk      ;
; N/A   ; None         ; 3.630 ns   ; Din[2]  ; ram~21       ; Clk      ;
; N/A   ; None         ; 3.626 ns   ; Din[0]  ; ram~35       ; Clk      ;
; N/A   ; None         ; 3.604 ns   ; Din[1]  ; ram~36       ; Clk      ;
; N/A   ; None         ; 3.579 ns   ; RD      ; Dout[4]~en   ; Clk      ;
; N/A   ; None         ; 3.579 ns   ; RD      ; Dout[5]~en   ; Clk      ;
; N/A   ; None         ; 3.578 ns   ; RD      ; Dout[6]~en   ; Clk      ;
; N/A   ; None         ; 3.578 ns   ; RD      ; Dout[7]~en   ; Clk      ;
; N/A   ; None         ; 3.575 ns   ; RD      ; Dout[0]~en   ; Clk      ;
; N/A   ; None         ; 3.575 ns   ; RD      ; Dout[2]~en   ; Clk      ;
; N/A   ; None         ; 3.575 ns   ; RD      ; Dout[3]~en   ; Clk      ;
; N/A   ; None         ; 3.574 ns   ; RD      ; Dout[1]~en   ; Clk      ;
; N/A   ; None         ; 1.765 ns   ; Addr[1] ; ram~35       ; Clk      ;
; N/A   ; None         ; 1.765 ns   ; Addr[1] ; ram~36       ; Clk      ;
; N/A   ; None         ; 1.765 ns   ; Addr[1] ; ram~37       ; Clk      ;
; N/A   ; None         ; 1.765 ns   ; Addr[1] ; ram~38       ; Clk      ;
; N/A   ; None         ; 1.765 ns   ; Addr[1] ; ram~39       ; Clk      ;
; N/A   ; None         ; 1.765 ns   ; Addr[1] ; ram~40       ; Clk      ;
; N/A   ; None         ; 1.765 ns   ; Addr[1] ; ram~41       ; Clk      ;
; N/A   ; None         ; 1.765 ns   ; Addr[1] ; ram~42       ; Clk      ;
; N/A   ; None         ; 1.673 ns   ; Addr[1] ; ram~17       ; Clk      ;
; N/A   ; None         ; 1.673 ns   ; Addr[1] ; ram~18       ; Clk      ;
; N/A   ; None         ; 1.499 ns   ; Addr[1] ; ram~27       ; Clk      ;
; N/A   ; None         ; 1.499 ns   ; Addr[1] ; ram~28       ; Clk      ;
; N/A   ; None         ; 1.499 ns   ; Addr[1] ; ram~29       ; Clk      ;
; N/A   ; None         ; 1.499 ns   ; Addr[1] ; ram~30       ; Clk      ;
; N/A   ; None         ; 1.499 ns   ; Addr[1] ; ram~31       ; Clk      ;
; N/A   ; None         ; 1.499 ns   ; Addr[1] ; ram~32       ; Clk      ;
; N/A   ; None         ; 1.499 ns   ; Addr[1] ; ram~33       ; Clk      ;
; N/A   ; None         ; 1.499 ns   ; Addr[1] ; ram~34       ; Clk      ;
; N/A   ; None         ; 1.445 ns   ; Addr[1] ; ram~19       ; Clk      ;
; N/A   ; None         ; 1.445 ns   ; Addr[1] ; ram~20       ; Clk      ;
; N/A   ; None         ; 1.445 ns   ; Addr[1] ; ram~21       ; Clk      ;
; N/A   ; None         ; 1.445 ns   ; Addr[1] ; ram~22       ; Clk      ;
; N/A   ; None         ; 1.445 ns   ; Addr[1] ; ram~23       ; Clk      ;
; N/A   ; None         ; 1.445 ns   ; Addr[1] ; ram~24       ; Clk      ;
; N/A   ; None         ; 1.445 ns   ; Addr[1] ; ram~25       ; Clk      ;
; N/A   ; None         ; 1.445 ns   ; Addr[1] ; ram~26       ; Clk      ;
; N/A   ; None         ; 1.308 ns   ; Addr[0] ; ram~35       ; Clk      ;
; N/A   ; None         ; 1.308 ns   ; Addr[0] ; ram~36       ; Clk      ;
; N/A   ; None         ; 1.308 ns   ; Addr[0] ; ram~37       ; Clk      ;
; N/A   ; None         ; 1.308 ns   ; Addr[0] ; ram~38       ; Clk      ;
; N/A   ; None         ; 1.308 ns   ; Addr[0] ; ram~39       ; Clk      ;
; N/A   ; None         ; 1.308 ns   ; Addr[0] ; ram~40       ; Clk      ;
; N/A   ; None         ; 1.308 ns   ; Addr[0] ; ram~41       ; Clk      ;
; N/A   ; None         ; 1.308 ns   ; Addr[0] ; ram~42       ; Clk      ;
; N/A   ; None         ; 1.245 ns   ; Addr[1] ; ram~11       ; Clk      ;
; N/A   ; None         ; 1.245 ns   ; Addr[1] ; ram~12       ; Clk      ;
; N/A   ; None         ; 1.245 ns   ; Addr[1] ; ram~13       ; Clk      ;
; N/A   ; None         ; 1.245 ns   ; Addr[1] ; ram~14       ; Clk      ;
; N/A   ; None         ; 1.245 ns   ; Addr[1] ; ram~15       ; Clk      ;
; N/A   ; None         ; 1.245 ns   ; Addr[1] ; ram~16       ; Clk      ;
; N/A   ; None         ; 1.231 ns   ; Addr[0] ; ram~17       ; Clk      ;
; N/A   ; None         ; 1.231 ns   ; Addr[0] ; ram~18       ; Clk      ;
; N/A   ; None         ; 1.025 ns   ; Addr[1] ; Dout[5]~reg0 ; Clk      ;
; N/A   ; None         ; 1.014 ns   ; Addr[0] ; ram~27       ; Clk      ;
; N/A   ; None         ; 1.014 ns   ; Addr[0] ; ram~28       ; Clk      ;
; N/A   ; None         ; 1.014 ns   ; Addr[0] ; ram~29       ; Clk      ;
; N/A   ; None         ; 1.014 ns   ; Addr[0] ; ram~30       ; Clk      ;
; N/A   ; None         ; 1.014 ns   ; Addr[0] ; ram~31       ; Clk      ;
; N/A   ; None         ; 1.014 ns   ; Addr[0] ; ram~32       ; Clk      ;
; N/A   ; None         ; 1.014 ns   ; Addr[0] ; ram~33       ; Clk      ;
; N/A   ; None         ; 1.014 ns   ; Addr[0] ; ram~34       ; Clk      ;
; N/A   ; None         ; 1.005 ns   ; Addr[0] ; ram~19       ; Clk      ;
; N/A   ; None         ; 1.005 ns   ; Addr[0] ; ram~20       ; Clk      ;
; N/A   ; None         ; 1.005 ns   ; Addr[0] ; ram~21       ; Clk      ;
; N/A   ; None         ; 1.005 ns   ; Addr[0] ; ram~22       ; Clk      ;
; N/A   ; None         ; 1.005 ns   ; Addr[0] ; ram~23       ; Clk      ;
; N/A   ; None         ; 1.005 ns   ; Addr[0] ; ram~24       ; Clk      ;
; N/A   ; None         ; 1.005 ns   ; Addr[0] ; ram~25       ; Clk      ;
; N/A   ; None         ; 1.005 ns   ; Addr[0] ; ram~26       ; Clk      ;
; N/A   ; None         ; 0.903 ns   ; Addr[1] ; Dout[2]~reg0 ; Clk      ;
; N/A   ; None         ; 0.886 ns   ; Addr[1] ; Dout[3]~reg0 ; Clk      ;
; N/A   ; None         ; 0.883 ns   ; Addr[1] ; Dout[4]~reg0 ; Clk      ;
; N/A   ; None         ; 0.876 ns   ; Addr[0] ; Dout[6]~reg0 ; Clk      ;
; N/A   ; None         ; 0.874 ns   ; Addr[0] ; Dout[7]~reg0 ; Clk      ;
; N/A   ; None         ; 0.874 ns   ; Addr[1] ; Dout[0]~reg0 ; Clk      ;
; N/A   ; None         ; 0.873 ns   ; Addr[1] ; Dout[1]~reg0 ; Clk      ;
; N/A   ; None         ; 0.803 ns   ; Addr[0] ; ram~11       ; Clk      ;
; N/A   ; None         ; 0.803 ns   ; Addr[0] ; ram~12       ; Clk      ;
; N/A   ; None         ; 0.803 ns   ; Addr[0] ; ram~13       ; Clk      ;
; N/A   ; None         ; 0.803 ns   ; Addr[0] ; ram~14       ; Clk      ;
; N/A   ; None         ; 0.803 ns   ; Addr[0] ; ram~15       ; Clk      ;
; N/A   ; None         ; 0.803 ns   ; Addr[0] ; ram~16       ; Clk      ;
; N/A   ; None         ; 0.765 ns   ; Addr[1] ; Dout[6]~reg0 ; Clk      ;
; N/A   ; None         ; 0.763 ns   ; Addr[1] ; Dout[7]~reg0 ; Clk      ;
; N/A   ; None         ; 0.668 ns   ; Addr[0] ; Dout[5]~reg0 ; Clk      ;
; N/A   ; None         ; 0.490 ns   ; Addr[0] ; Dout[2]~reg0 ; Clk      ;
; N/A   ; None         ; 0.473 ns   ; Addr[0] ; Dout[3]~reg0 ; Clk      ;
; N/A   ; None         ; 0.470 ns   ; Addr[0] ; Dout[4]~reg0 ; Clk      ;
; N/A   ; None         ; 0.469 ns   ; Addr[0] ; Dout[1]~reg0 ; Clk      ;
; N/A   ; None         ; 0.466 ns   ; Addr[0] ; Dout[0]~reg0 ; Clk      ;
+-------+--------------+------------+---------+--------------+----------+


+-------------------------------------------------------------------------+
; tco                                                                     ;
+-------+--------------+------------+--------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From         ; To      ; From Clock ;
+-------+--------------+------------+--------------+---------+------------+
; N/A   ; None         ; 8.244 ns   ; Dout[2]~reg0 ; Dout[2] ; Clk        ;
; N/A   ; None         ; 7.774 ns   ; Dout[1]~reg0 ; Dout[1] ; Clk        ;
; N/A   ; None         ; 7.757 ns   ; Dout[7]~reg0 ; Dout[7] ; Clk        ;
; N/A   ; None         ; 7.578 ns   ; Dout[5]~reg0 ; Dout[5] ; Clk        ;
; N/A   ; None         ; 7.559 ns   ; Dout[6]~reg0 ; Dout[6] ; Clk        ;
; N/A   ; None         ; 7.554 ns   ; Dout[0]~reg0 ; Dout[0] ; Clk        ;
; N/A   ; None         ; 7.546 ns   ; Dout[3]~reg0 ; Dout[3] ; Clk        ;
; N/A   ; None         ; 7.537 ns   ; Dout[4]~reg0 ; Dout[4] ; Clk        ;
; N/A   ; None         ; 7.344 ns   ; Dout[2]~en   ; Dout[2] ; Clk        ;
; N/A   ; None         ; 6.693 ns   ; Dout[6]~en   ; Dout[6] ; Clk        ;
; N/A   ; None         ; 6.586 ns   ; Dout[7]~en   ; Dout[7] ; Clk        ;
; N/A   ; None         ; 6.527 ns   ; Dout[1]~en   ; Dout[1] ; Clk        ;
; N/A   ; None         ; 6.341 ns   ; Dout[0]~en   ; Dout[0] ; Clk        ;
; N/A   ; None         ; 6.338 ns   ; Dout[4]~en   ; Dout[4] ; Clk        ;
; N/A   ; None         ; 6.330 ns   ; Dout[5]~en   ; Dout[5] ; Clk        ;
; N/A   ; None         ; 6.329 ns   ; Dout[3]~en   ; Dout[3] ; Clk        ;
+-------+--------------+------------+--------------+---------+------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+-----------+---------+--------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To           ; To Clock ;
+---------------+-------------+-----------+---------+--------------+----------+
; N/A           ; None        ; 0.155 ns  ; Addr[0] ; Dout[3]~reg0 ; Clk      ;
; N/A           ; None        ; 0.152 ns  ; Addr[0] ; Dout[1]~reg0 ; Clk      ;
; N/A           ; None        ; -0.040 ns ; Addr[0] ; Dout[5]~reg0 ; Clk      ;
; N/A           ; None        ; -0.167 ns ; Addr[1] ; Dout[6]~reg0 ; Clk      ;
; N/A           ; None        ; -0.236 ns ; Addr[0] ; Dout[0]~reg0 ; Clk      ;
; N/A           ; None        ; -0.240 ns ; Addr[0] ; Dout[4]~reg0 ; Clk      ;
; N/A           ; None        ; -0.252 ns ; Addr[0] ; Dout[7]~reg0 ; Clk      ;
; N/A           ; None        ; -0.260 ns ; Addr[0] ; Dout[2]~reg0 ; Clk      ;
; N/A           ; None        ; -0.260 ns ; Addr[1] ; Dout[0]~reg0 ; Clk      ;
; N/A           ; None        ; -0.260 ns ; Addr[1] ; Dout[2]~reg0 ; Clk      ;
; N/A           ; None        ; -0.403 ns ; Addr[1] ; Dout[4]~reg0 ; Clk      ;
; N/A           ; None        ; -0.533 ns ; Addr[1] ; Dout[7]~reg0 ; Clk      ;
; N/A           ; None        ; -0.573 ns ; Addr[0] ; ram~11       ; Clk      ;
; N/A           ; None        ; -0.573 ns ; Addr[0] ; ram~12       ; Clk      ;
; N/A           ; None        ; -0.573 ns ; Addr[0] ; ram~13       ; Clk      ;
; N/A           ; None        ; -0.573 ns ; Addr[0] ; ram~14       ; Clk      ;
; N/A           ; None        ; -0.573 ns ; Addr[0] ; ram~15       ; Clk      ;
; N/A           ; None        ; -0.573 ns ; Addr[0] ; ram~16       ; Clk      ;
; N/A           ; None        ; -0.643 ns ; Addr[1] ; Dout[1]~reg0 ; Clk      ;
; N/A           ; None        ; -0.646 ns ; Addr[0] ; Dout[6]~reg0 ; Clk      ;
; N/A           ; None        ; -0.656 ns ; Addr[1] ; Dout[3]~reg0 ; Clk      ;
; N/A           ; None        ; -0.775 ns ; Addr[0] ; ram~19       ; Clk      ;
; N/A           ; None        ; -0.775 ns ; Addr[0] ; ram~20       ; Clk      ;
; N/A           ; None        ; -0.775 ns ; Addr[0] ; ram~21       ; Clk      ;
; N/A           ; None        ; -0.775 ns ; Addr[0] ; ram~22       ; Clk      ;
; N/A           ; None        ; -0.775 ns ; Addr[0] ; ram~23       ; Clk      ;
; N/A           ; None        ; -0.775 ns ; Addr[0] ; ram~24       ; Clk      ;
; N/A           ; None        ; -0.775 ns ; Addr[0] ; ram~25       ; Clk      ;
; N/A           ; None        ; -0.775 ns ; Addr[0] ; ram~26       ; Clk      ;
; N/A           ; None        ; -0.784 ns ; Addr[0] ; ram~27       ; Clk      ;
; N/A           ; None        ; -0.784 ns ; Addr[0] ; ram~28       ; Clk      ;
; N/A           ; None        ; -0.784 ns ; Addr[0] ; ram~29       ; Clk      ;
; N/A           ; None        ; -0.784 ns ; Addr[0] ; ram~30       ; Clk      ;
; N/A           ; None        ; -0.784 ns ; Addr[0] ; ram~31       ; Clk      ;
; N/A           ; None        ; -0.784 ns ; Addr[0] ; ram~32       ; Clk      ;
; N/A           ; None        ; -0.784 ns ; Addr[0] ; ram~33       ; Clk      ;
; N/A           ; None        ; -0.784 ns ; Addr[0] ; ram~34       ; Clk      ;
; N/A           ; None        ; -0.795 ns ; Addr[1] ; Dout[5]~reg0 ; Clk      ;
; N/A           ; None        ; -1.001 ns ; Addr[0] ; ram~17       ; Clk      ;
; N/A           ; None        ; -1.001 ns ; Addr[0] ; ram~18       ; Clk      ;
; N/A           ; None        ; -1.015 ns ; Addr[1] ; ram~11       ; Clk      ;
; N/A           ; None        ; -1.015 ns ; Addr[1] ; ram~12       ; Clk      ;
; N/A           ; None        ; -1.015 ns ; Addr[1] ; ram~13       ; Clk      ;
; N/A           ; None        ; -1.015 ns ; Addr[1] ; ram~14       ; Clk      ;
; N/A           ; None        ; -1.015 ns ; Addr[1] ; ram~15       ; Clk      ;
; N/A           ; None        ; -1.015 ns ; Addr[1] ; ram~16       ; Clk      ;
; N/A           ; None        ; -1.078 ns ; Addr[0] ; ram~35       ; Clk      ;
; N/A           ; None        ; -1.078 ns ; Addr[0] ; ram~36       ; Clk      ;
; N/A           ; None        ; -1.078 ns ; Addr[0] ; ram~37       ; Clk      ;
; N/A           ; None        ; -1.078 ns ; Addr[0] ; ram~38       ; Clk      ;
; N/A           ; None        ; -1.078 ns ; Addr[0] ; ram~39       ; Clk      ;
; N/A           ; None        ; -1.078 ns ; Addr[0] ; ram~40       ; Clk      ;
; N/A           ; None        ; -1.078 ns ; Addr[0] ; ram~41       ; Clk      ;
; N/A           ; None        ; -1.078 ns ; Addr[0] ; ram~42       ; Clk      ;
; N/A           ; None        ; -1.215 ns ; Addr[1] ; ram~19       ; Clk      ;
; N/A           ; None        ; -1.215 ns ; Addr[1] ; ram~20       ; Clk      ;
; N/A           ; None        ; -1.215 ns ; Addr[1] ; ram~21       ; Clk      ;
; N/A           ; None        ; -1.215 ns ; Addr[1] ; ram~22       ; Clk      ;
; N/A           ; None        ; -1.215 ns ; Addr[1] ; ram~23       ; Clk      ;
; N/A           ; None        ; -1.215 ns ; Addr[1] ; ram~24       ; Clk      ;
; N/A           ; None        ; -1.215 ns ; Addr[1] ; ram~25       ; Clk      ;
; N/A           ; None        ; -1.215 ns ; Addr[1] ; ram~26       ; Clk      ;
; N/A           ; None        ; -1.269 ns ; Addr[1] ; ram~27       ; Clk      ;
; N/A           ; None        ; -1.269 ns ; Addr[1] ; ram~28       ; Clk      ;
; N/A           ; None        ; -1.269 ns ; Addr[1] ; ram~29       ; Clk      ;
; N/A           ; None        ; -1.269 ns ; Addr[1] ; ram~30       ; Clk      ;
; N/A           ; None        ; -1.269 ns ; Addr[1] ; ram~31       ; Clk      ;
; N/A           ; None        ; -1.269 ns ; Addr[1] ; ram~32       ; Clk      ;
; N/A           ; None        ; -1.269 ns ; Addr[1] ; ram~33       ; Clk      ;
; N/A           ; None        ; -1.269 ns ; Addr[1] ; ram~34       ; Clk      ;
; N/A           ; None        ; -1.443 ns ; Addr[1] ; ram~17       ; Clk      ;
; N/A           ; None        ; -1.443 ns ; Addr[1] ; ram~18       ; Clk      ;
; N/A           ; None        ; -1.535 ns ; Addr[1] ; ram~35       ; Clk      ;
; N/A           ; None        ; -1.535 ns ; Addr[1] ; ram~36       ; Clk      ;
; N/A           ; None        ; -1.535 ns ; Addr[1] ; ram~37       ; Clk      ;
; N/A           ; None        ; -1.535 ns ; Addr[1] ; ram~38       ; Clk      ;
; N/A           ; None        ; -1.535 ns ; Addr[1] ; ram~39       ; Clk      ;
; N/A           ; None        ; -1.535 ns ; Addr[1] ; ram~40       ; Clk      ;
; N/A           ; None        ; -1.535 ns ; Addr[1] ; ram~41       ; Clk      ;
; N/A           ; None        ; -1.535 ns ; Addr[1] ; ram~42       ; Clk      ;
; N/A           ; None        ; -3.344 ns ; RD      ; Dout[1]~en   ; Clk      ;
; N/A           ; None        ; -3.345 ns ; RD      ; Dout[0]~en   ; Clk      ;
; N/A           ; None        ; -3.345 ns ; RD      ; Dout[2]~en   ; Clk      ;
; N/A           ; None        ; -3.345 ns ; RD      ; Dout[3]~en   ; Clk      ;
; N/A           ; None        ; -3.348 ns ; RD      ; Dout[6]~en   ; Clk      ;
; N/A           ; None        ; -3.348 ns ; RD      ; Dout[7]~en   ; Clk      ;
; N/A           ; None        ; -3.349 ns ; RD      ; Dout[4]~en   ; Clk      ;
; N/A           ; None        ; -3.349 ns ; RD      ; Dout[5]~en   ; Clk      ;
; N/A           ; None        ; -3.374 ns ; Din[1]  ; ram~36       ; Clk      ;
; N/A           ; None        ; -3.396 ns ; Din[0]  ; ram~35       ; Clk      ;
; N/A           ; None        ; -3.400 ns ; Din[7]  ; ram~26       ; Clk      ;
; N/A           ; None        ; -3.400 ns ; Din[2]  ; ram~21       ; Clk      ;
; N/A           ; None        ; -3.401 ns ; Din[7]  ; ram~34       ; Clk      ;
; N/A           ; None        ; -3.403 ns ; Din[2]  ; ram~29       ; Clk      ;
; N/A           ; None        ; -3.422 ns ; Din[0]  ; ram~27       ; Clk      ;
; N/A           ; None        ; -3.422 ns ; Din[0]  ; ram~19       ; Clk      ;
; N/A           ; None        ; -3.426 ns ; Din[4]  ; ram~39       ; Clk      ;
; N/A           ; None        ; -3.490 ns ; Din[2]  ; ram~37       ; Clk      ;
; N/A           ; None        ; -3.559 ns ; Din[7]  ; ram~18       ; Clk      ;
; N/A           ; None        ; -3.577 ns ; Din[5]  ; ram~40       ; Clk      ;
; N/A           ; None        ; -3.579 ns ; Din[5]  ; ram~32       ; Clk      ;
; N/A           ; None        ; -3.581 ns ; Din[5]  ; ram~24       ; Clk      ;
; N/A           ; None        ; -3.646 ns ; Din[5]  ; ram~16       ; Clk      ;
; N/A           ; None        ; -3.667 ns ; Din[7]  ; ram~42       ; Clk      ;
; N/A           ; None        ; -3.710 ns ; Din[4]  ; ram~31       ; Clk      ;
; N/A           ; None        ; -3.710 ns ; Din[4]  ; ram~23       ; Clk      ;
; N/A           ; None        ; -3.808 ns ; Din[1]  ; ram~20       ; Clk      ;
; N/A           ; None        ; -3.808 ns ; Din[1]  ; ram~28       ; Clk      ;
; N/A           ; None        ; -3.809 ns ; Din[1]  ; ram~12       ; Clk      ;
; N/A           ; None        ; -3.833 ns ; Din[6]  ; ram~41       ; Clk      ;
; N/A           ; None        ; -3.847 ns ; Din[6]  ; ram~25       ; Clk      ;
; N/A           ; None        ; -3.850 ns ; Din[6]  ; ram~33       ; Clk      ;
; N/A           ; None        ; -3.863 ns ; Din[4]  ; ram~15       ; Clk      ;
; N/A           ; None        ; -3.883 ns ; Din[0]  ; ram~11       ; Clk      ;
; N/A           ; None        ; -3.928 ns ; Din[3]  ; ram~38       ; Clk      ;
; N/A           ; None        ; -4.035 ns ; Din[3]  ; ram~22       ; Clk      ;
; N/A           ; None        ; -4.036 ns ; Din[3]  ; ram~30       ; Clk      ;
; N/A           ; None        ; -4.046 ns ; Din[2]  ; ram~13       ; Clk      ;
; N/A           ; None        ; -4.056 ns ; Din[3]  ; ram~14       ; Clk      ;
; N/A           ; None        ; -4.059 ns ; Din[6]  ; ram~17       ; Clk      ;
; N/A           ; None        ; -4.841 ns ; WE      ; ram~11       ; Clk      ;
; N/A           ; None        ; -4.841 ns ; WE      ; ram~12       ; Clk      ;
; N/A           ; None        ; -4.841 ns ; WE      ; ram~13       ; Clk      ;
; N/A           ; None        ; -4.841 ns ; WE      ; ram~14       ; Clk      ;
; N/A           ; None        ; -4.841 ns ; WE      ; ram~15       ; Clk      ;
; N/A           ; None        ; -4.841 ns ; WE      ; ram~16       ; Clk      ;
; N/A           ; None        ; -4.885 ns ; RD      ; ram~11       ; Clk      ;
; N/A           ; None        ; -4.885 ns ; RD      ; ram~12       ; Clk      ;
; N/A           ; None        ; -4.885 ns ; RD      ; ram~13       ; Clk      ;
; N/A           ; None        ; -4.885 ns ; RD      ; ram~14       ; Clk      ;
; N/A           ; None        ; -4.885 ns ; RD      ; ram~15       ; Clk      ;
; N/A           ; None        ; -4.885 ns ; RD      ; ram~16       ; Clk      ;
; N/A           ; None        ; -5.013 ns ; WE      ; ram~19       ; Clk      ;
; N/A           ; None        ; -5.013 ns ; WE      ; ram~20       ; Clk      ;
; N/A           ; None        ; -5.013 ns ; WE      ; ram~21       ; Clk      ;
; N/A           ; None        ; -5.013 ns ; WE      ; ram~22       ; Clk      ;
; N/A           ; None        ; -5.013 ns ; WE      ; ram~23       ; Clk      ;
; N/A           ; None        ; -5.013 ns ; WE      ; ram~24       ; Clk      ;
; N/A           ; None        ; -5.013 ns ; WE      ; ram~25       ; Clk      ;
; N/A           ; None        ; -5.013 ns ; WE      ; ram~26       ; Clk      ;
; N/A           ; None        ; -5.051 ns ; WE      ; ram~27       ; Clk      ;
; N/A           ; None        ; -5.051 ns ; WE      ; ram~28       ; Clk      ;
; N/A           ; None        ; -5.051 ns ; WE      ; ram~29       ; Clk      ;
; N/A           ; None        ; -5.051 ns ; WE      ; ram~30       ; Clk      ;
; N/A           ; None        ; -5.051 ns ; WE      ; ram~31       ; Clk      ;
; N/A           ; None        ; -5.051 ns ; WE      ; ram~32       ; Clk      ;
; N/A           ; None        ; -5.051 ns ; WE      ; ram~33       ; Clk      ;
; N/A           ; None        ; -5.051 ns ; WE      ; ram~34       ; Clk      ;
; N/A           ; None        ; -5.078 ns ; RD      ; ram~19       ; Clk      ;
; N/A           ; None        ; -5.078 ns ; RD      ; ram~20       ; Clk      ;
; N/A           ; None        ; -5.078 ns ; RD      ; ram~21       ; Clk      ;
; N/A           ; None        ; -5.078 ns ; RD      ; ram~22       ; Clk      ;
; N/A           ; None        ; -5.078 ns ; RD      ; ram~23       ; Clk      ;
; N/A           ; None        ; -5.078 ns ; RD      ; ram~24       ; Clk      ;
; N/A           ; None        ; -5.078 ns ; RD      ; ram~25       ; Clk      ;
; N/A           ; None        ; -5.078 ns ; RD      ; ram~26       ; Clk      ;
; N/A           ; None        ; -5.096 ns ; RD      ; ram~27       ; Clk      ;
; N/A           ; None        ; -5.096 ns ; RD      ; ram~28       ; Clk      ;
; N/A           ; None        ; -5.096 ns ; RD      ; ram~29       ; Clk      ;
; N/A           ; None        ; -5.096 ns ; RD      ; ram~30       ; Clk      ;
; N/A           ; None        ; -5.096 ns ; RD      ; ram~31       ; Clk      ;
; N/A           ; None        ; -5.096 ns ; RD      ; ram~32       ; Clk      ;
; N/A           ; None        ; -5.096 ns ; RD      ; ram~33       ; Clk      ;
; N/A           ; None        ; -5.096 ns ; RD      ; ram~34       ; Clk      ;
; N/A           ; None        ; -5.269 ns ; WE      ; ram~17       ; Clk      ;
; N/A           ; None        ; -5.269 ns ; WE      ; ram~18       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; RD      ; ram~17       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; RD      ; ram~18       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; WE      ; ram~35       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; WE      ; ram~36       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; WE      ; ram~37       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; WE      ; ram~38       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; WE      ; ram~39       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; WE      ; ram~40       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; WE      ; ram~41       ; Clk      ;
; N/A           ; None        ; -5.313 ns ; WE      ; ram~42       ; Clk      ;
; N/A           ; None        ; -5.383 ns ; RD      ; ram~35       ; Clk      ;
; N/A           ; None        ; -5.383 ns ; RD      ; ram~36       ; Clk      ;
; N/A           ; None        ; -5.383 ns ; RD      ; ram~37       ; Clk      ;
; N/A           ; None        ; -5.383 ns ; RD      ; ram~38       ; Clk      ;
; N/A           ; None        ; -5.383 ns ; RD      ; ram~39       ; Clk      ;
; N/A           ; None        ; -5.383 ns ; RD      ; ram~40       ; Clk      ;
; N/A           ; None        ; -5.383 ns ; RD      ; ram~41       ; Clk      ;
; N/A           ; None        ; -5.383 ns ; RD      ; ram~42       ; Clk      ;
+---------------+-------------+-----------+---------+--------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jan 29 07:37:36 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off RAM -c RAM --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clk" is an undefined clock
Info: Clock "Clk" Internal fmax is restricted to 420.17 MHz between source register "ram~21" and destination register "Dout[2]~reg0"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.431 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y22_N27; Fanout = 1; REG Node = 'ram~21'
            Info: 2: + IC(0.786 ns) + CELL(0.150 ns) = 0.936 ns; Loc. = LCCOMB_X33_Y22_N0; Fanout = 1; COMB Node = 'ram~47'
            Info: 3: + IC(0.261 ns) + CELL(0.150 ns) = 1.347 ns; Loc. = LCCOMB_X33_Y22_N4; Fanout = 1; COMB Node = 'ram~48'
            Info: 4: + IC(0.000 ns) + CELL(0.084 ns) = 1.431 ns; Loc. = LCFF_X33_Y22_N5; Fanout = 1; REG Node = 'Dout[2]~reg0'
            Info: Total cell delay = 0.384 ns ( 26.83 % )
            Info: Total interconnect delay = 1.047 ns ( 73.17 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "Clk" to destination register is 2.661 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clk'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 48; COMB Node = 'Clk~clkctrl'
                Info: 3: + IC(1.007 ns) + CELL(0.537 ns) = 2.661 ns; Loc. = LCFF_X33_Y22_N5; Fanout = 1; REG Node = 'Dout[2]~reg0'
                Info: Total cell delay = 1.536 ns ( 57.72 % )
                Info: Total interconnect delay = 1.125 ns ( 42.28 % )
            Info: - Longest clock path from clock "Clk" to source register is 2.661 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clk'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 48; COMB Node = 'Clk~clkctrl'
                Info: 3: + IC(1.007 ns) + CELL(0.537 ns) = 2.661 ns; Loc. = LCFF_X34_Y22_N27; Fanout = 1; REG Node = 'ram~21'
                Info: Total cell delay = 1.536 ns ( 57.72 % )
                Info: Total interconnect delay = 1.125 ns ( 42.28 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "ram~35" (data pin = "RD", clock pin = "Clk") is 5.613 ns
    Info: + Longest pin to register delay is 8.306 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_G12; Fanout = 12; PIN Node = 'RD'
        Info: 2: + IC(5.833 ns) + CELL(0.275 ns) = 6.918 ns; Loc. = LCCOMB_X33_Y22_N14; Fanout = 8; COMB Node = 'ram~62'
        Info: 3: + IC(0.728 ns) + CELL(0.660 ns) = 8.306 ns; Loc. = LCFF_X34_Y23_N17; Fanout = 1; REG Node = 'ram~35'
        Info: Total cell delay = 1.745 ns ( 21.01 % )
        Info: Total interconnect delay = 6.561 ns ( 78.99 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "Clk" to destination register is 2.657 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 48; COMB Node = 'Clk~clkctrl'
        Info: 3: + IC(1.003 ns) + CELL(0.537 ns) = 2.657 ns; Loc. = LCFF_X34_Y23_N17; Fanout = 1; REG Node = 'ram~35'
        Info: Total cell delay = 1.536 ns ( 57.81 % )
        Info: Total interconnect delay = 1.121 ns ( 42.19 % )
Info: tco from clock "Clk" to destination pin "Dout[2]" through register "Dout[2]~reg0" is 8.244 ns
    Info: + Longest clock path from clock "Clk" to source register is 2.661 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 48; COMB Node = 'Clk~clkctrl'
        Info: 3: + IC(1.007 ns) + CELL(0.537 ns) = 2.661 ns; Loc. = LCFF_X33_Y22_N5; Fanout = 1; REG Node = 'Dout[2]~reg0'
        Info: Total cell delay = 1.536 ns ( 57.72 % )
        Info: Total interconnect delay = 1.125 ns ( 42.28 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.333 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X33_Y22_N5; Fanout = 1; REG Node = 'Dout[2]~reg0'
        Info: 2: + IC(2.545 ns) + CELL(2.788 ns) = 5.333 ns; Loc. = PIN_D9; Fanout = 0; PIN Node = 'Dout[2]'
        Info: Total cell delay = 2.788 ns ( 52.28 % )
        Info: Total interconnect delay = 2.545 ns ( 47.72 % )
Info: th for register "Dout[3]~reg0" (data pin = "Addr[0]", clock pin = "Clk") is 0.155 ns
    Info: + Longest clock path from clock "Clk" to destination register is 2.661 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 48; COMB Node = 'Clk~clkctrl'
        Info: 3: + IC(1.007 ns) + CELL(0.537 ns) = 2.661 ns; Loc. = LCFF_X33_Y22_N31; Fanout = 1; REG Node = 'Dout[3]~reg0'
        Info: Total cell delay = 1.536 ns ( 57.72 % )
        Info: Total interconnect delay = 1.125 ns ( 42.28 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.772 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 16; PIN Node = 'Addr[0]'
        Info: 2: + IC(1.272 ns) + CELL(0.437 ns) = 2.688 ns; Loc. = LCCOMB_X33_Y22_N30; Fanout = 1; COMB Node = 'ram~50'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.772 ns; Loc. = LCFF_X33_Y22_N31; Fanout = 1; REG Node = 'Dout[3]~reg0'
        Info: Total cell delay = 1.500 ns ( 54.11 % )
        Info: Total interconnect delay = 1.272 ns ( 45.89 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 133 megabytes
    Info: Processing ended: Wed Jan 29 07:37:36 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


