# PROJETO 1 - UNIDADE LÓGICA E ARITMÉTICA DE 32 BITS DO MIPS
## COMP0415 - ARQUITETURA DE COMPUTADORES - T03

Esse projeto tem como propósito descrever em Verilog HDL a Unidade Lógica e Aritmética (ULA) do processador MIPS segundo Henessy e Patterson.

A ULA possui as funções de
- Soma e subtração
- AND, OR bitwise
- Set on less than (slt)
- XNOR lógico

O somador/subtrator foi implementado em verilog estrutural, a partir de somadores completos de 1 bit.
