# FIB-AC

## Cachés Avançades:

```
Texec = N * CPI * Tcicle
Texec = N * (CPIideal + CIPmem) * Tcicle
Texec = N * nr*m*tpf+CPIwr
```
> Podem millorar **Miss rate (m), Temps penalització en cas de fallada (TPf) i CPIwr**

### Tipus de fallades:

**- Carrega:** Accedir a la posició de memòria per primera vegada.

**- Capacitat:**
No tot hi cap a la caché.

**- Conflicte:**
Sobreescric un mateix espai (Mapeig)

### Tècniques bàsiques:

##### Augmentar la mida del bloc:
- A la vegada m'hi caben menys blocs

##### Augmentar mida de la caché:
- Augmenta el temps d'accés a la caché.
- Augmenta el consum.

##### Augmentar grau d'associativitat:
- Augmenta el temps d'accés a la caché.

##### Caché multinivell:
- Una amb miss rate alt i temps petit // L'altre amb miss rate baix i temps més elevat.

##### Donar més prioritat a les lectures que les escriptures:
- Utilitzo un buffer per estalviar-me el temps d'escriptura.

### Optimitzacions:

#### Cachés simples:
> Reduïr el temps d'accés. No necessito tantes comparacions i funcions.
>
> Temps `Directa < Associativa < Completament associativa`

#### Cachés petites:
> Necessito més bits per seleccionar la línia -> Més portes lògiques per seleccionar-la.
>
> Temps `Directa < Associatives`

#### Predicció de via:
###### Sèrie:
  - Reduïm el consum al buscar només una dada.
  - Més lent.

###### Paral·lel:
  - Més ràpid

Millor:
###### Predicció de via:
  - Amb l'índex del PC

#### Caché Segmentada:
> Busco la via en un cicle i la guardo en un registre. Al seguent cicle accedeixo a les dades.

Tags|Data|-|-|-
-|-|-|-|-
-|Tag|Data|-|-
-|-|Tag|Data|-
-|-|-|Tag|Data

> TSA més lent, però en funcionament acabo llegint una dada per cicle.
>
> Millora: `Segmentar-ho més`

#### Trace Cachés:
> `Blocs bàsics:` Tallo on trobi instruccions de salt, i a on apuntin els salts.
> Paral·lelitza entre blocs bàsics.

Intentar predir cap a on s'executarà el programa.

#### Cachés no bloquejants:
> Moure l'ordre de les instruccions perquè quan s'hagi servit el fallo, ja s'hagi servit, tornant a executar instruccions fins llavors.
>
> Necessitem una estructura per saber on s'haurà de guardar quan arribi. `MSHR`

Hem de guardar el registre destí i el bloc de la memòria.

Si es produeix més d'un fallo per cicle -> Parem el processador. `Afegim més registres per línia`
