/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : U-2022.12-SP2
// Date      : Tue May 30 04:09:12 2023
/////////////////////////////////////////////////////////////


module top ( i_a, i_b, o_a );
  input i_a, i_b;
  output o_a;
  wire   o_a;
  assign o_a = i_b;

endmodule

