TimeQuest Timing Analyzer report for operation
Fri Jun 28 10:52:07 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_fpga'
 13. Slow 1200mV 85C Model Setup: 'div_freq:b2v_inst5|clk_1KHz'
 14. Slow 1200mV 85C Model Setup: 'div_freq:b2v_inst5|clk_30KHz'
 15. Slow 1200mV 85C Model Hold: 'clk_fpga'
 16. Slow 1200mV 85C Model Hold: 'div_freq:b2v_inst5|clk_1KHz'
 17. Slow 1200mV 85C Model Hold: 'div_freq:b2v_inst5|clk_30KHz'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_fpga'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_1KHz'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_30KHz'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk_fpga'
 33. Slow 1200mV 0C Model Setup: 'div_freq:b2v_inst5|clk_1KHz'
 34. Slow 1200mV 0C Model Setup: 'div_freq:b2v_inst5|clk_30KHz'
 35. Slow 1200mV 0C Model Hold: 'clk_fpga'
 36. Slow 1200mV 0C Model Hold: 'div_freq:b2v_inst5|clk_1KHz'
 37. Slow 1200mV 0C Model Hold: 'div_freq:b2v_inst5|clk_30KHz'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_fpga'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_1KHz'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_30KHz'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk_fpga'
 52. Fast 1200mV 0C Model Setup: 'div_freq:b2v_inst5|clk_1KHz'
 53. Fast 1200mV 0C Model Setup: 'div_freq:b2v_inst5|clk_30KHz'
 54. Fast 1200mV 0C Model Hold: 'clk_fpga'
 55. Fast 1200mV 0C Model Hold: 'div_freq:b2v_inst5|clk_1KHz'
 56. Fast 1200mV 0C Model Hold: 'div_freq:b2v_inst5|clk_30KHz'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_fpga'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_1KHz'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_30KHz'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; operation                                                         ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk_fpga                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_fpga }                     ;
; div_freq:b2v_inst5|clk_1KHz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_freq:b2v_inst5|clk_1KHz }  ;
; div_freq:b2v_inst5|clk_30KHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_freq:b2v_inst5|clk_30KHz } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                 ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 248.26 MHz ; 248.26 MHz      ; clk_fpga                     ;      ;
; 373.13 MHz ; 373.13 MHz      ; div_freq:b2v_inst5|clk_1KHz  ;      ;
; 499.5 MHz  ; 499.5 MHz       ; div_freq:b2v_inst5|clk_30KHz ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -3.028 ; -75.595       ;
; div_freq:b2v_inst5|clk_1KHz  ; -1.680 ; -15.483       ;
; div_freq:b2v_inst5|clk_30KHz ; -1.002 ; -3.702        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -0.117 ; -0.145        ;
; div_freq:b2v_inst5|clk_1KHz  ; 0.356  ; 0.000         ;
; div_freq:b2v_inst5|clk_30KHz ; 0.357  ; 0.000         ;
+------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -3.000 ; -32.000       ;
; div_freq:b2v_inst5|clk_1KHz  ; -1.000 ; -11.000       ;
; div_freq:b2v_inst5|clk_30KHz ; -1.000 ; -7.000        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_fpga'                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.028 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.960      ;
; -2.960 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.892      ;
; -2.933 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.865      ;
; -2.916 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.849      ;
; -2.894 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.825      ;
; -2.876 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.808      ;
; -2.864 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.795      ;
; -2.863 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.794      ;
; -2.860 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.791      ;
; -2.859 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.790      ;
; -2.859 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.790      ;
; -2.814 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.745      ;
; -2.796 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.727      ;
; -2.795 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.726      ;
; -2.792 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.723      ;
; -2.791 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.722      ;
; -2.791 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.722      ;
; -2.769 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.700      ;
; -2.768 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.699      ;
; -2.765 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.696      ;
; -2.764 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.695      ;
; -2.764 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.695      ;
; -2.752 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.684      ;
; -2.751 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.683      ;
; -2.750 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.682      ;
; -2.748 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.680      ;
; -2.747 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.679      ;
; -2.747 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.679      ;
; -2.739 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.672      ;
; -2.720 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.652      ;
; -2.720 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.652      ;
; -2.719 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.651      ;
; -2.718 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.650      ;
; -2.718 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.650      ;
; -2.714 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.647      ;
; -2.713 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.645      ;
; -2.712 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.643      ;
; -2.711 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.643      ;
; -2.711 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.642      ;
; -2.708 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.639      ;
; -2.707 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.638      ;
; -2.707 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.638      ;
; -2.652 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.584      ;
; -2.652 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.584      ;
; -2.651 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.583      ;
; -2.650 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.582      ;
; -2.650 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.582      ;
; -2.645 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.577      ;
; -2.643 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.575      ;
; -2.631 ; div_freq:b2v_inst5|c_1KHz[9]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.564      ;
; -2.625 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.557      ;
; -2.625 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.557      ;
; -2.624 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.556      ;
; -2.623 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.555      ;
; -2.623 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.555      ;
; -2.618 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.550      ;
; -2.616 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.548      ;
; -2.608 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.541      ;
; -2.608 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.541      ;
; -2.607 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.540      ;
; -2.606 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.539      ;
; -2.606 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.539      ;
; -2.601 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.534      ;
; -2.599 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.532      ;
; -2.586 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.517      ;
; -2.585 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.516      ;
; -2.582 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.513      ;
; -2.581 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.512      ;
; -2.581 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.512      ;
; -2.581 ; div_freq:b2v_inst5|c_1KHz[12] ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.426     ; 3.150      ;
; -2.573 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[6] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.504      ;
; -2.572 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[0] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.503      ;
; -2.568 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.500      ;
; -2.568 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.500      ;
; -2.567 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.499      ;
; -2.566 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[5] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.497      ;
; -2.566 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.498      ;
; -2.566 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.498      ;
; -2.565 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[8] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.496      ;
; -2.562 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[1] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.493      ;
; -2.561 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.493      ;
; -2.559 ; div_freq:b2v_inst5|c_1KHz[11] ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.062     ; 3.492      ;
; -2.559 ; div_freq:b2v_inst5|c_30KHz[5] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.490      ;
; -2.559 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.491      ;
; -2.550 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.482      ;
; -2.549 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.481      ;
; -2.546 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.478      ;
; -2.546 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.478      ;
; -2.545 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.477      ;
; -2.545 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.477      ;
; -2.545 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.477      ;
; -2.542 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.474      ;
; -2.541 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.473      ;
; -2.540 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.472      ;
; -2.528 ; div_freq:b2v_inst5|c_30KHz[2] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.460      ;
; -2.515 ; div_freq:b2v_inst5|c_30KHz[9] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.427     ; 3.083      ;
; -2.514 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[12] ; clk_fpga     ; clk_fpga    ; 1.000        ; 0.285      ; 3.794      ;
; -2.512 ; div_freq:b2v_inst5|c_30KHz[3] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.063     ; 3.444      ;
; -2.493 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|c_30KHz[6] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.424      ;
; -2.492 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|c_30KHz[0] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.064     ; 3.423      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_freq:b2v_inst5|clk_1KHz'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.680 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.611      ;
; -1.657 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.588      ;
; -1.509 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.440      ;
; -1.489 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.420      ;
; -1.489 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.420      ;
; -1.433 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.364      ;
; -1.407 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.338      ;
; -1.397 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.328      ;
; -1.396 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.327      ;
; -1.384 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.315      ;
; -1.346 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.277      ;
; -1.343 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.274      ;
; -1.343 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.274      ;
; -1.343 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.274      ;
; -1.318 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.249      ;
; -1.318 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.249      ;
; -1.318 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.249      ;
; -1.309 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.240      ;
; -1.297 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.228      ;
; -1.297 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.228      ;
; -1.297 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.228      ;
; -1.296 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.227      ;
; -1.289 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.220      ;
; -1.281 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.212      ;
; -1.276 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.207      ;
; -1.266 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.197      ;
; -1.243 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.174      ;
; -1.242 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.173      ;
; -1.242 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.173      ;
; -1.221 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.152      ;
; -1.199 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.130      ;
; -1.184 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.115      ;
; -1.175 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.106      ;
; -1.172 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.103      ;
; -1.172 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.103      ;
; -1.172 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.103      ;
; -1.155 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.086      ;
; -1.143 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.074      ;
; -1.127 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.058      ;
; -1.127 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.058      ;
; -1.126 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.057      ;
; -1.124 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.055      ;
; -1.102 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.033      ;
; -1.099 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.030      ;
; -1.096 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.027      ;
; -1.096 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.027      ;
; -1.096 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.027      ;
; -1.089 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.020      ;
; -1.089 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.020      ;
; -1.085 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 2.016      ;
; -1.059 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.990      ;
; -1.050 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.981      ;
; -1.050 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.981      ;
; -1.047 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.978      ;
; -1.040 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.971      ;
; -1.026 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.957      ;
; -1.020 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.951      ;
; -1.016 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.947      ;
; -1.008 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.939      ;
; -0.992 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.923      ;
; -0.984 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.915      ;
; -0.981 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.912      ;
; -0.981 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.912      ;
; -0.958 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.889      ;
; -0.958 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.889      ;
; -0.956 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.887      ;
; -0.936 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.867      ;
; -0.935 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.866      ;
; -0.934 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.865      ;
; -0.922 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.853      ;
; -0.922 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.853      ;
; -0.919 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.850      ;
; -0.915 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.846      ;
; -0.911 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.842      ;
; -0.897 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.828      ;
; -0.897 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.828      ;
; -0.888 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.819      ;
; -0.877 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.808      ;
; -0.873 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.804      ;
; -0.812 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.743      ;
; -0.792 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.723      ;
; -0.792 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.723      ;
; -0.791 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.722      ;
; -0.790 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.721      ;
; -0.790 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.721      ;
; -0.758 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.689      ;
; -0.752 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.683      ;
; -0.730 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.661      ;
; -0.730 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.661      ;
; -0.697 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.628      ;
; -0.695 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.626      ;
; -0.678 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.609      ;
; -0.660 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.591      ;
; -0.529 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.460      ;
; -0.526 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.457      ;
; -0.523 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.454      ;
; -0.523 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.454      ;
; -0.510 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.441      ;
; -0.440 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.064     ; 1.371      ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_freq:b2v_inst5|clk_30KHz'                                                                                                                                                                 ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.002 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.934      ;
; -0.855 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.787      ;
; -0.823 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.755      ;
; -0.796 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.728      ;
; -0.769 ; op_controller:b2v_inst|rt                            ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.701      ;
; -0.728 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.660      ;
; -0.686 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.618      ;
; -0.678 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.610      ;
; -0.668 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.600      ;
; -0.656 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.588      ;
; -0.644 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.576      ;
; -0.635 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.567      ;
; -0.383 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.315      ;
; -0.375 ; op_controller:b2v_inst|en_count                      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.307      ;
; -0.334 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.266      ;
; -0.263 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.195      ;
; -0.198 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.130      ;
; -0.161 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.093      ;
; -0.088 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 1.020      ;
; 0.065  ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 0.867      ;
; 0.295  ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 0.637      ;
; 0.295  ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.063     ; 0.637      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_fpga'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.117 ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz ; clk_fpga    ; 0.000        ; 2.051      ; 2.320      ;
; -0.028 ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz  ; clk_fpga    ; 0.000        ; 2.059      ; 2.417      ;
; 0.485  ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz ; clk_fpga    ; -0.500       ; 2.051      ; 2.422      ;
; 0.530  ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz  ; clk_fpga    ; -0.500       ; 2.059      ; 2.475      ;
; 0.967  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.187      ;
; 1.031  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.251      ;
; 1.042  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.262      ;
; 1.119  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[0]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.340      ;
; 1.138  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[1]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.359      ;
; 1.146  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.381      ;
; 1.151  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.372      ;
; 1.170  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.391      ;
; 1.180  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.400      ;
; 1.183  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.418      ;
; 1.185  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 1.769      ;
; 1.196  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.417      ;
; 1.235  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.470      ;
; 1.256  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.476      ;
; 1.257  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.492      ;
; 1.265  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 1.849      ;
; 1.267  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.488      ;
; 1.289  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.510      ;
; 1.294  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.515      ;
; 1.294  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 1.878      ;
; 1.297  ; div_freq:b2v_inst5|c_1KHz[1]   ; div_freq:b2v_inst5|c_1KHz[1]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.517      ;
; 1.313  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 1.897      ;
; 1.321  ; div_freq:b2v_inst5|c_1KHz[3]   ; div_freq:b2v_inst5|c_1KHz[3]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.541      ;
; 1.329  ; div_freq:b2v_inst5|c_30KHz[9]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.564      ;
; 1.329  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.564      ;
; 1.330  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[10]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.550      ;
; 1.333  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 1.917      ;
; 1.361  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.582      ;
; 1.365  ; div_freq:b2v_inst5|c_1KHz[2]   ; div_freq:b2v_inst5|c_1KHz[2]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.585      ;
; 1.365  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.600      ;
; 1.372  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 1.956      ;
; 1.377  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.598      ;
; 1.381  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.428      ; 1.966      ;
; 1.383  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.604      ;
; 1.399  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.620      ;
; 1.407  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 1.991      ;
; 1.417  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.428      ; 2.002      ;
; 1.418  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.429      ; 2.004      ;
; 1.420  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[1]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.641      ;
; 1.420  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.429      ; 2.006      ;
; 1.422  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.643      ;
; 1.422  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 2.006      ;
; 1.423  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 2.007      ;
; 1.424  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.426      ; 2.007      ;
; 1.432  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.652      ;
; 1.436  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.671      ;
; 1.443  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.664      ;
; 1.447  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.428      ; 2.032      ;
; 1.449  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.428      ; 2.034      ;
; 1.451  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.671      ;
; 1.455  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.675      ;
; 1.458  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.286     ; 1.329      ;
; 1.467  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 2.051      ;
; 1.467  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.687      ;
; 1.468  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.688      ;
; 1.481  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.702      ;
; 1.481  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 2.065      ;
; 1.483  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.286     ; 1.354      ;
; 1.491  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.286     ; 1.362      ;
; 1.491  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.286     ; 1.362      ;
; 1.491  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.711      ;
; 1.491  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.711      ;
; 1.498  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 2.082      ;
; 1.504  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.724      ;
; 1.516  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.737      ;
; 1.517  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.737      ;
; 1.523  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[8]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.743      ;
; 1.524  ; div_freq:b2v_inst5|c_1KHz[5]   ; div_freq:b2v_inst5|c_1KHz[5]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.744      ;
; 1.526  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.746      ;
; 1.532  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.753      ;
; 1.532  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 2.116      ;
; 1.538  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.426      ; 2.121      ;
; 1.540  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.775      ;
; 1.542  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.762      ;
; 1.542  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.762      ;
; 1.550  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.770      ;
; 1.564  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.076      ; 1.797      ;
; 1.567  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.427      ; 2.151      ;
; 1.569  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.428      ; 2.154      ;
; 1.570  ; div_freq:b2v_inst5|c_1KHz[13]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.805      ;
; 1.576  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.797      ;
; 1.581  ; div_freq:b2v_inst5|c_1KHz[11]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.429      ; 2.167      ;
; 1.584  ; div_freq:b2v_inst5|c_1KHz[0]   ; div_freq:b2v_inst5|c_1KHz[1]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.804      ;
; 1.586  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.806      ;
; 1.587  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.429      ; 2.173      ;
; 1.597  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.817      ;
; 1.606  ; div_freq:b2v_inst5|c_1KHz[13]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.078      ; 1.841      ;
; 1.609  ; div_freq:b2v_inst5|c_1KHz[1]   ; div_freq:b2v_inst5|c_1KHz[2]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.829      ;
; 1.612  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.064      ; 1.833      ;
; 1.613  ; div_freq:b2v_inst5|c_1KHz[2]   ; div_freq:b2v_inst5|c_1KHz[3]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.833      ;
; 1.614  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.428      ; 2.199      ;
; 1.617  ; div_freq:b2v_inst5|c_1KHz[11]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.429      ; 2.203      ;
; 1.620  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.285     ; 1.492      ;
; 1.622  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[0]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.285     ; 1.494      ;
; 1.622  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[10]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.842      ;
; 1.622  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.063      ; 1.842      ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_freq:b2v_inst5|clk_1KHz'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.356 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 0.577      ;
; 0.596 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 0.817      ;
; 0.596 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 0.817      ;
; 0.683 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 0.904      ;
; 0.745 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 0.966      ;
; 0.748 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 0.969      ;
; 0.798 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.019      ;
; 0.799 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.020      ;
; 0.799 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.020      ;
; 0.800 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.021      ;
; 0.800 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.021      ;
; 0.863 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.084      ;
; 0.864 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.085      ;
; 0.864 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.085      ;
; 0.948 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.169      ;
; 0.961 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.182      ;
; 0.967 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.188      ;
; 0.970 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.191      ;
; 0.970 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.191      ;
; 1.020 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.241      ;
; 1.020 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.241      ;
; 1.021 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.242      ;
; 1.024 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.245      ;
; 1.122 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.343      ;
; 1.122 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.343      ;
; 1.122 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.343      ;
; 1.129 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.350      ;
; 1.132 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.353      ;
; 1.132 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.353      ;
; 1.138 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.359      ;
; 1.149 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.370      ;
; 1.149 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.370      ;
; 1.151 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.372      ;
; 1.152 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.373      ;
; 1.170 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.391      ;
; 1.237 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.458      ;
; 1.240 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.461      ;
; 1.242 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.463      ;
; 1.243 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.464      ;
; 1.244 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.465      ;
; 1.246 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.467      ;
; 1.248 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.469      ;
; 1.249 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.470      ;
; 1.263 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.484      ;
; 1.276 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.497      ;
; 1.277 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.498      ;
; 1.289 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.510      ;
; 1.292 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.513      ;
; 1.324 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.545      ;
; 1.327 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.548      ;
; 1.351 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.572      ;
; 1.354 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.575      ;
; 1.354 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.575      ;
; 1.357 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.578      ;
; 1.358 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.579      ;
; 1.360 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.581      ;
; 1.364 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.585      ;
; 1.372 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.593      ;
; 1.373 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.594      ;
; 1.374 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.595      ;
; 1.387 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.608      ;
; 1.393 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.614      ;
; 1.401 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.622      ;
; 1.404 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.625      ;
; 1.404 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.625      ;
; 1.407 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.628      ;
; 1.408 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.629      ;
; 1.429 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.650      ;
; 1.466 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.687      ;
; 1.471 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.692      ;
; 1.479 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.700      ;
; 1.484 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.705      ;
; 1.504 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.725      ;
; 1.506 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.727      ;
; 1.506 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.727      ;
; 1.511 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.732      ;
; 1.512 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.733      ;
; 1.513 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.734      ;
; 1.514 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.735      ;
; 1.518 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.739      ;
; 1.519 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.740      ;
; 1.564 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.785      ;
; 1.564 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.785      ;
; 1.568 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.789      ;
; 1.580 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.801      ;
; 1.585 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.806      ;
; 1.593 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.814      ;
; 1.596 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.817      ;
; 1.601 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.822      ;
; 1.609 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.830      ;
; 1.661 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.882      ;
; 1.663 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.884      ;
; 1.665 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.886      ;
; 1.666 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.887      ;
; 1.676 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.897      ;
; 1.679 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.900      ;
; 1.681 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.902      ;
; 1.694 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.915      ;
; 1.710 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.931      ;
; 1.740 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.064      ; 1.961      ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_freq:b2v_inst5|clk_30KHz'                                                                                                                                                                 ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.357 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; op_controller:b2v_inst|en_count                      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.505 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 0.725      ;
; 0.707 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 0.927      ;
; 0.774 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 0.994      ;
; 0.798 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.018      ;
; 0.806 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.026      ;
; 0.878 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.098      ;
; 0.899 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.119      ;
; 0.921 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.141      ;
; 0.962 ; op_controller:b2v_inst|rt                            ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.182      ;
; 1.025 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.245      ;
; 1.062 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.282      ;
; 1.155 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.375      ;
; 1.181 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.401      ;
; 1.210 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.430      ;
; 1.221 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.441      ;
; 1.261 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.481      ;
; 1.266 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.486      ;
; 1.267 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.487      ;
; 1.306 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.063      ; 1.526      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_fpga'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_fpga ; Rise       ; clk_fpga                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_1KHz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_30KHz   ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[13]  ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[14]  ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[15]  ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[12]  ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[10] ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[9]  ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[0]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[10]  ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[11]  ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[1]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[2]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[3]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[4]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[5]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[6]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[7]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[8]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[9]   ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_1KHz    ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[2]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[3]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[4]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[7]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[0]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[1]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[5]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[6]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[8]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_30KHz   ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[13]|clk       ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[14]|clk       ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[15]|clk       ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[12]|clk       ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[10]|clk      ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[9]|clk       ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[0]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[10]|clk       ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[11]|clk       ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[1]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[2]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[3]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[4]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[5]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[6]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[7]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[8]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[9]|clk        ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|clk_1KHz|clk         ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[0]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[1]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[2]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[3]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[4]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[5]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[6]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[7]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[8]|clk       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|clk_30KHz|clk        ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~input|o               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~inputclkctrl|outclk   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[2]  ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[3]  ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[4]  ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[7]  ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[0]  ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[1]  ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[5]  ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[6]  ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[8]  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_1KHz'                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[0]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[2]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[3]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[4]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[5]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[6]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[9]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|buz_output|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[1]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[7]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[8]|clk            ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|inclk[0] ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz|q                ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|inclk[0] ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|outclk   ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|buz_output|clk            ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[1]|clk            ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[7]|clk            ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[8]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[0]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[2]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[3]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[4]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[5]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[6]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[9]|clk            ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_30KHz'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|en_count|clk                                ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|led_door|clk                                ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|rt|clk                                      ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.hold|clk                   ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.power_engine|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.set_speed|clk              ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.standby|clk                ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|inclk[0]                 ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz|q                                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|inclk[0]                 ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|outclk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|en_count|clk                                ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|led_door|clk                                ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|rt|clk                                      ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.hold|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.power_engine|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.set_speed|clk              ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.standby|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; trigger   ; div_freq:b2v_inst5|clk_1KHz  ; 1.045 ; 1.502 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; door      ; div_freq:b2v_inst5|clk_30KHz ; 1.842 ; 2.259 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; enable    ; div_freq:b2v_inst5|clk_30KHz ; 0.615 ; 0.824 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; local     ; div_freq:b2v_inst5|clk_30KHz ; 3.331 ; 3.759 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; remote    ; div_freq:b2v_inst5|clk_30KHz ; 0.954 ; 1.135 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; trigger   ; div_freq:b2v_inst5|clk_1KHz  ; -0.558 ; -0.981 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; door      ; div_freq:b2v_inst5|clk_30KHz ; -1.467 ; -1.863 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; enable    ; div_freq:b2v_inst5|clk_30KHz ; 0.492  ; 0.329  ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; local     ; div_freq:b2v_inst5|clk_30KHz ; -1.869 ; -2.269 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; remote    ; div_freq:b2v_inst5|clk_30KHz ; 0.443  ; 0.274  ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; buzzer    ; div_freq:b2v_inst5|clk_1KHz  ; 6.201 ; 6.199 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; in0       ; div_freq:b2v_inst5|clk_30KHz ; 6.217 ; 6.146 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; in1       ; div_freq:b2v_inst5|clk_30KHz ; 7.252 ; 7.445 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; led_door  ; div_freq:b2v_inst5|clk_30KHz ; 5.348 ; 5.387 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; buzzer    ; div_freq:b2v_inst5|clk_1KHz  ; 5.976 ; 5.973 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; in0       ; div_freq:b2v_inst5|clk_30KHz ; 5.849 ; 5.908 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; in1       ; div_freq:b2v_inst5|clk_30KHz ; 6.981 ; 7.113 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; led_door  ; div_freq:b2v_inst5|clk_30KHz ; 5.158 ; 5.194 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 278.09 MHz ; 250.0 MHz       ; clk_fpga                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 412.54 MHz ; 412.54 MHz      ; div_freq:b2v_inst5|clk_1KHz  ;                                                               ;
; 553.1 MHz  ; 500.0 MHz       ; div_freq:b2v_inst5|clk_30KHz ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -2.596 ; -64.349       ;
; div_freq:b2v_inst5|clk_1KHz  ; -1.424 ; -12.766       ;
; div_freq:b2v_inst5|clk_30KHz ; -0.808 ; -2.705        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -0.075 ; -0.086        ;
; div_freq:b2v_inst5|clk_1KHz  ; 0.311  ; 0.000         ;
; div_freq:b2v_inst5|clk_30KHz ; 0.311  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -3.000 ; -32.000       ;
; div_freq:b2v_inst5|clk_1KHz  ; -1.000 ; -11.000       ;
; div_freq:b2v_inst5|clk_30KHz ; -1.000 ; -7.000        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_fpga'                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.596 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.534      ;
; -2.550 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.488      ;
; -2.522 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.461      ;
; -2.517 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.455      ;
; -2.499 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.437      ;
; -2.477 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.415      ;
; -2.441 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.379      ;
; -2.440 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.378      ;
; -2.439 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.377      ;
; -2.438 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.376      ;
; -2.438 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.376      ;
; -2.435 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.373      ;
; -2.395 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.333      ;
; -2.394 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.332      ;
; -2.393 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.331      ;
; -2.392 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.330      ;
; -2.392 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.330      ;
; -2.367 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.306      ;
; -2.366 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.305      ;
; -2.365 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.304      ;
; -2.364 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.303      ;
; -2.364 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.303      ;
; -2.362 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.300      ;
; -2.361 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.299      ;
; -2.360 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.298      ;
; -2.359 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.297      ;
; -2.359 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.297      ;
; -2.351 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.289      ;
; -2.346 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.285      ;
; -2.329 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.268      ;
; -2.326 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.264      ;
; -2.324 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.262      ;
; -2.323 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.261      ;
; -2.322 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.260      ;
; -2.322 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.260      ;
; -2.321 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.259      ;
; -2.321 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.259      ;
; -2.320 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.258      ;
; -2.320 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.258      ;
; -2.319 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.257      ;
; -2.319 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.257      ;
; -2.317 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.255      ;
; -2.280 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.218      ;
; -2.278 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.216      ;
; -2.277 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.215      ;
; -2.276 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.214      ;
; -2.275 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.213      ;
; -2.274 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.212      ;
; -2.271 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.209      ;
; -2.252 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.191      ;
; -2.250 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.189      ;
; -2.249 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.188      ;
; -2.248 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.187      ;
; -2.247 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.185      ;
; -2.247 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.186      ;
; -2.246 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.185      ;
; -2.245 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.183      ;
; -2.244 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.182      ;
; -2.243 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.181      ;
; -2.243 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.182      ;
; -2.242 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.180      ;
; -2.241 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.179      ;
; -2.238 ; div_freq:b2v_inst5|c_1KHz[12] ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.393     ; 2.840      ;
; -2.238 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.176      ;
; -2.236 ; div_freq:b2v_inst5|c_1KHz[9]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.175      ;
; -2.207 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.145      ;
; -2.205 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.143      ;
; -2.204 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.142      ;
; -2.203 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.141      ;
; -2.202 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.140      ;
; -2.201 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.139      ;
; -2.198 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[6] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.136      ;
; -2.198 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.136      ;
; -2.197 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[0] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.135      ;
; -2.196 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.134      ;
; -2.195 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.133      ;
; -2.195 ; div_freq:b2v_inst5|c_30KHz[5] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.133      ;
; -2.194 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.132      ;
; -2.193 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.131      ;
; -2.193 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.131      ;
; -2.191 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[5] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.129      ;
; -2.191 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.130      ;
; -2.190 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.129      ;
; -2.189 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[8] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.127      ;
; -2.189 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.128      ;
; -2.188 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.127      ;
; -2.188 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.127      ;
; -2.187 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[1] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.125      ;
; -2.178 ; div_freq:b2v_inst5|c_1KHz[11] ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.117      ;
; -2.161 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.100      ;
; -2.161 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.100      ;
; -2.158 ; div_freq:b2v_inst5|c_30KHz[3] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.097      ;
; -2.156 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.095      ;
; -2.156 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.095      ;
; -2.155 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.094      ;
; -2.139 ; div_freq:b2v_inst5|c_30KHz[9] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.394     ; 2.740      ;
; -2.138 ; div_freq:b2v_inst5|c_30KHz[2] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.056     ; 3.077      ;
; -2.134 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|c_30KHz[6] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.072      ;
; -2.133 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|c_30KHz[0] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.071      ;
; -2.127 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|c_30KHz[5] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.057     ; 3.065      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_freq:b2v_inst5|clk_1KHz'                                                                                                                     ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.424 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.363      ;
; -1.347 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.286      ;
; -1.259 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.198      ;
; -1.240 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.179      ;
; -1.240 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.179      ;
; -1.189 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.128      ;
; -1.135 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.074      ;
; -1.125 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.064      ;
; -1.120 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.059      ;
; -1.117 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.056      ;
; -1.117 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.056      ;
; -1.116 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.055      ;
; -1.103 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.042      ;
; -1.093 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.032      ;
; -1.089 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.028      ;
; -1.077 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.016      ;
; -1.075 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.014      ;
; -1.075 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.014      ;
; -1.074 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.013      ;
; -1.074 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 2.013      ;
; -1.041 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.980      ;
; -1.031 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.970      ;
; -1.027 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.966      ;
; -1.026 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.965      ;
; -1.022 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.961      ;
; -1.012 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.951      ;
; -1.009 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.948      ;
; -1.005 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.944      ;
; -1.005 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.944      ;
; -0.969 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.908      ;
; -0.958 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.897      ;
; -0.954 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.893      ;
; -0.951 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.890      ;
; -0.951 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.890      ;
; -0.950 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.889      ;
; -0.936 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.875      ;
; -0.930 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.869      ;
; -0.909 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.848      ;
; -0.909 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.848      ;
; -0.906 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.845      ;
; -0.901 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.840      ;
; -0.901 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.840      ;
; -0.892 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.831      ;
; -0.885 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.824      ;
; -0.882 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.821      ;
; -0.882 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.821      ;
; -0.881 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.820      ;
; -0.874 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.813      ;
; -0.874 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.813      ;
; -0.867 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.806      ;
; -0.866 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.805      ;
; -0.860 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.799      ;
; -0.840 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.779      ;
; -0.840 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.779      ;
; -0.815 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.754      ;
; -0.800 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.739      ;
; -0.793 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.732      ;
; -0.782 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.721      ;
; -0.781 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.720      ;
; -0.778 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.717      ;
; -0.778 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.717      ;
; -0.777 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.716      ;
; -0.773 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.712      ;
; -0.771 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.710      ;
; -0.754 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.693      ;
; -0.754 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.693      ;
; -0.754 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.693      ;
; -0.736 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.675      ;
; -0.727 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.666      ;
; -0.721 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.660      ;
; -0.718 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.657      ;
; -0.717 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.656      ;
; -0.715 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.654      ;
; -0.714 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.653      ;
; -0.709 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.648      ;
; -0.709 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.648      ;
; -0.706 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.645      ;
; -0.701 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.640      ;
; -0.671 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.610      ;
; -0.668 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.607      ;
; -0.632 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.571      ;
; -0.613 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.552      ;
; -0.613 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.552      ;
; -0.612 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.551      ;
; -0.611 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.550      ;
; -0.592 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.531      ;
; -0.589 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.528      ;
; -0.568 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.507      ;
; -0.549 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.488      ;
; -0.549 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.488      ;
; -0.528 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.467      ;
; -0.509 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.448      ;
; -0.496 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.435      ;
; -0.493 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.432      ;
; -0.371 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.310      ;
; -0.368 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.307      ;
; -0.368 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.307      ;
; -0.366 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.305      ;
; -0.346 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.285      ;
; -0.291 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.056     ; 1.230      ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_freq:b2v_inst5|clk_30KHz'                                                                                                                                                                  ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.808 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.747      ;
; -0.652 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.591      ;
; -0.622 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.561      ;
; -0.592 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.531      ;
; -0.568 ; op_controller:b2v_inst|rt                            ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.507      ;
; -0.555 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.494      ;
; -0.515 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.454      ;
; -0.503 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.442      ;
; -0.489 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.428      ;
; -0.478 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.417      ;
; -0.476 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.415      ;
; -0.473 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.412      ;
; -0.231 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.170      ;
; -0.224 ; op_controller:b2v_inst|en_count                      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.163      ;
; -0.201 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.140      ;
; -0.135 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.074      ;
; -0.069 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 1.008      ;
; -0.033 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 0.972      ;
; 0.029  ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 0.910      ;
; 0.167  ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 0.772      ;
; 0.377  ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.056     ; 0.562      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_fpga'                                                                                                                          ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.075 ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz ; clk_fpga    ; 0.000        ; 1.865      ; 2.144      ;
; -0.011 ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz  ; clk_fpga    ; 0.000        ; 1.873      ; 2.216      ;
; 0.451  ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz ; clk_fpga    ; -0.500       ; 1.865      ; 2.170      ;
; 0.474  ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz  ; clk_fpga    ; -0.500       ; 1.873      ; 2.201      ;
; 0.872  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.072      ;
; 0.929  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.129      ;
; 0.936  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.136      ;
; 1.013  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[0]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.214      ;
; 1.034  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.572      ;
; 1.037  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.251      ;
; 1.039  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[1]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.240      ;
; 1.056  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.257      ;
; 1.072  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.272      ;
; 1.072  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.286      ;
; 1.076  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.277      ;
; 1.100  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.301      ;
; 1.119  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.657      ;
; 1.126  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.340      ;
; 1.126  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.326      ;
; 1.130  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.331      ;
; 1.135  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.349      ;
; 1.142  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.680      ;
; 1.152  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.690      ;
; 1.167  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.368      ;
; 1.175  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.376      ;
; 1.185  ; div_freq:b2v_inst5|c_1KHz[1]   ; div_freq:b2v_inst5|c_1KHz[1]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.386      ;
; 1.192  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.730      ;
; 1.203  ; div_freq:b2v_inst5|c_30KHz[9]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.417      ;
; 1.206  ; div_freq:b2v_inst5|c_1KHz[3]   ; div_freq:b2v_inst5|c_1KHz[3]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.407      ;
; 1.211  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.749      ;
; 1.212  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.413      ;
; 1.213  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.427      ;
; 1.216  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[10]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.417      ;
; 1.222  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.423      ;
; 1.224  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.762      ;
; 1.234  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.772      ;
; 1.238  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.452      ;
; 1.241  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.780      ;
; 1.249  ; div_freq:b2v_inst5|c_1KHz[2]   ; div_freq:b2v_inst5|c_1KHz[2]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.450      ;
; 1.249  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.450      ;
; 1.259  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.460      ;
; 1.260  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.798      ;
; 1.266  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.805      ;
; 1.273  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[1]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.474      ;
; 1.280  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.819      ;
; 1.281  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.481      ;
; 1.282  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.821      ;
; 1.283  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.484      ;
; 1.293  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.831      ;
; 1.296  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.393      ; 1.833      ;
; 1.298  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.512      ;
; 1.300  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.839      ;
; 1.302  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.841      ;
; 1.313  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.513      ;
; 1.314  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.514      ;
; 1.318  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.519      ;
; 1.324  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.524      ;
; 1.324  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.524      ;
; 1.327  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.268     ; 1.203      ;
; 1.329  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.867      ;
; 1.337  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.537      ;
; 1.342  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.880      ;
; 1.345  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.268     ; 1.221      ;
; 1.350  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.550      ;
; 1.352  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.553      ;
; 1.352  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.890      ;
; 1.353  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.268     ; 1.229      ;
; 1.353  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.268     ; 1.229      ;
; 1.353  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.553      ;
; 1.354  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.554      ;
; 1.363  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.563      ;
; 1.365  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.566      ;
; 1.371  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.571      ;
; 1.373  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.573      ;
; 1.375  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.576      ;
; 1.379  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.579      ;
; 1.391  ; div_freq:b2v_inst5|c_1KHz[5]   ; div_freq:b2v_inst5|c_1KHz[5]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.592      ;
; 1.391  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[8]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.592      ;
; 1.393  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.393      ; 1.930      ;
; 1.393  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.932      ;
; 1.398  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.612      ;
; 1.407  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.945      ;
; 1.415  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.068      ; 1.627      ;
; 1.416  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.955      ;
; 1.416  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.616      ;
; 1.426  ; div_freq:b2v_inst5|c_1KHz[13]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.640      ;
; 1.426  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.965      ;
; 1.427  ; div_freq:b2v_inst5|c_1KHz[11]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.966      ;
; 1.434  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.635      ;
; 1.438  ; div_freq:b2v_inst5|c_1KHz[0]   ; div_freq:b2v_inst5|c_1KHz[1]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.639      ;
; 1.438  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.638      ;
; 1.439  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.640      ;
; 1.450  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.651      ;
; 1.451  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 1.989      ;
; 1.451  ; div_freq:b2v_inst5|c_1KHz[13]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.070      ; 1.665      ;
; 1.452  ; div_freq:b2v_inst5|c_1KHz[11]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.395      ; 1.991      ;
; 1.456  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.656      ;
; 1.457  ; div_freq:b2v_inst5|c_1KHz[2]   ; div_freq:b2v_inst5|c_1KHz[3]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.057      ; 1.658      ;
; 1.461  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.056      ; 1.661      ;
; 1.462  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.394      ; 2.000      ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_freq:b2v_inst5|clk_1KHz'                                                                                                                     ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.311 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.535 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.735      ;
; 0.535 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.735      ;
; 0.611 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.811      ;
; 0.668 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.868      ;
; 0.669 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.869      ;
; 0.727 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.927      ;
; 0.729 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.929      ;
; 0.729 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.929      ;
; 0.729 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.929      ;
; 0.730 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.930      ;
; 0.781 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.981      ;
; 0.782 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.982      ;
; 0.783 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 0.983      ;
; 0.856 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.056      ;
; 0.865 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.065      ;
; 0.865 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.065      ;
; 0.869 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.069      ;
; 0.873 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.073      ;
; 0.908 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.108      ;
; 0.908 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.108      ;
; 0.908 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.108      ;
; 0.911 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.111      ;
; 0.991 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.191      ;
; 0.991 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.191      ;
; 1.011 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.211      ;
; 1.018 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.218      ;
; 1.019 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.219      ;
; 1.025 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.225      ;
; 1.027 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.227      ;
; 1.028 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.228      ;
; 1.036 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.236      ;
; 1.045 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.245      ;
; 1.045 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.245      ;
; 1.075 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.275      ;
; 1.106 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.306      ;
; 1.110 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.310      ;
; 1.111 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.311      ;
; 1.114 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.314      ;
; 1.115 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.315      ;
; 1.115 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.315      ;
; 1.120 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.320      ;
; 1.122 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.322      ;
; 1.123 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.323      ;
; 1.134 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.334      ;
; 1.138 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.338      ;
; 1.171 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.371      ;
; 1.172 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.372      ;
; 1.196 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.396      ;
; 1.197 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.397      ;
; 1.205 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.405      ;
; 1.208 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.408      ;
; 1.210 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.410      ;
; 1.210 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.410      ;
; 1.210 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.410      ;
; 1.213 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.413      ;
; 1.217 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.417      ;
; 1.220 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.420      ;
; 1.222 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.422      ;
; 1.229 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.429      ;
; 1.233 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.433      ;
; 1.257 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.457      ;
; 1.258 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.458      ;
; 1.258 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.458      ;
; 1.261 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.461      ;
; 1.262 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.462      ;
; 1.273 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.473      ;
; 1.290 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.490      ;
; 1.295 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.495      ;
; 1.304 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.504      ;
; 1.307 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.507      ;
; 1.316 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.516      ;
; 1.341 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.541      ;
; 1.341 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.541      ;
; 1.345 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.545      ;
; 1.352 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.552      ;
; 1.357 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.557      ;
; 1.360 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.560      ;
; 1.361 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.561      ;
; 1.368 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.568      ;
; 1.371 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.571      ;
; 1.394 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.594      ;
; 1.406 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.606      ;
; 1.411 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.611      ;
; 1.411 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.611      ;
; 1.414 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.614      ;
; 1.435 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.635      ;
; 1.436 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.636      ;
; 1.444 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.644      ;
; 1.449 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.649      ;
; 1.485 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.685      ;
; 1.487 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.687      ;
; 1.500 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.700      ;
; 1.502 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.702      ;
; 1.505 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.705      ;
; 1.520 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.720      ;
; 1.523 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.723      ;
; 1.525 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.725      ;
; 1.534 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.734      ;
; 1.543 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.056      ; 1.743      ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_freq:b2v_inst5|clk_30KHz'                                                                                                                                                                  ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.311 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; op_controller:b2v_inst|en_count                      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.451 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.651      ;
; 0.657 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.857      ;
; 0.702 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.902      ;
; 0.720 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.920      ;
; 0.725 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.925      ;
; 0.789 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 0.989      ;
; 0.830 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.030      ;
; 0.848 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.048      ;
; 0.889 ; op_controller:b2v_inst|rt                            ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.089      ;
; 0.921 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.121      ;
; 0.959 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.159      ;
; 1.028 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.228      ;
; 1.071 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.271      ;
; 1.086 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.286      ;
; 1.110 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.310      ;
; 1.125 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.325      ;
; 1.130 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.330      ;
; 1.146 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.346      ;
; 1.209 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.056      ; 1.409      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_fpga'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_fpga ; Rise       ; clk_fpga                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_1KHz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_30KHz   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[13]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[14]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[15]  ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[0]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[10]  ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[11]  ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[1]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[2]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[3]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[4]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[5]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[6]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[7]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[8]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[9]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_1KHz    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[2]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[3]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[4]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[7]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[12]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[0]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[1]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[5]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[6]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[8]  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_30KHz   ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[10] ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[9]  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[13]|clk       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[14]|clk       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[15]|clk       ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[0]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[10]|clk       ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[11]|clk       ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[1]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[2]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[3]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[4]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[5]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[6]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[7]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[8]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[9]|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|clk_1KHz|clk         ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[2]|clk       ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[3]|clk       ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[4]|clk       ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[7]|clk       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[12]|clk       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[0]|clk       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[1]|clk       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[5]|clk       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[6]|clk       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[8]|clk       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|clk_30KHz|clk        ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[10]|clk      ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[9]|clk       ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~input|o               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~inputclkctrl|outclk   ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[10] ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[9]  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[12]  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[0]  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[1]  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[2]  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[3]  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[4]  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[5]  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_1KHz'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[0]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[2]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[3]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[4]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[5]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[6]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[9]|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|buz_output|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[1]|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[7]|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[8]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz|q                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|inclk[0] ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|buz_output|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[1]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[7]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[8]|clk            ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[0]|clk            ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[2]|clk            ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[3]|clk            ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[4]|clk            ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[5]|clk            ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[6]|clk            ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[9]|clk            ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_30KHz'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|en_count|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|led_door|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|rt|clk                                      ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.hold|clk                   ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.power_engine|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.set_speed|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.standby|clk                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|inclk[0]                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz|q                                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|inclk[0]                 ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|outclk                   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|led_door|clk                                ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|en_count|clk                                ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|rt|clk                                      ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.hold|clk                   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.power_engine|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.set_speed|clk              ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.standby|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; trigger   ; div_freq:b2v_inst5|clk_1KHz  ; 0.878 ; 1.229 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; door      ; div_freq:b2v_inst5|clk_30KHz ; 1.611 ; 1.934 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; enable    ; div_freq:b2v_inst5|clk_30KHz ; 0.620 ; 0.787 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; local     ; div_freq:b2v_inst5|clk_30KHz ; 2.956 ; 3.279 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; remote    ; div_freq:b2v_inst5|clk_30KHz ; 0.907 ; 1.059 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; trigger   ; div_freq:b2v_inst5|clk_1KHz  ; -0.445 ; -0.769 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; door      ; div_freq:b2v_inst5|clk_30KHz ; -1.279 ; -1.587 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; enable    ; div_freq:b2v_inst5|clk_30KHz ; 0.399  ; 0.241  ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; local     ; div_freq:b2v_inst5|clk_30KHz ; -1.633 ; -1.947 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; remote    ; div_freq:b2v_inst5|clk_30KHz ; 0.359  ; 0.202  ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; buzzer    ; div_freq:b2v_inst5|clk_1KHz  ; 5.536 ; 5.527 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; in0       ; div_freq:b2v_inst5|clk_30KHz ; 5.509 ; 5.513 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; in1       ; div_freq:b2v_inst5|clk_30KHz ; 6.470 ; 6.551 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; led_door  ; div_freq:b2v_inst5|clk_30KHz ; 4.775 ; 4.777 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; buzzer    ; div_freq:b2v_inst5|clk_1KHz  ; 5.322 ; 5.313 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; in0       ; div_freq:b2v_inst5|clk_30KHz ; 5.205 ; 5.282 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; in1       ; div_freq:b2v_inst5|clk_30KHz ; 6.225 ; 6.250 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; led_door  ; div_freq:b2v_inst5|clk_30KHz ; 4.592 ; 4.594 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -1.232 ; -29.053       ;
; div_freq:b2v_inst5|clk_1KHz  ; -0.500 ; -3.684        ;
; div_freq:b2v_inst5|clk_30KHz ; -0.089 ; -0.133        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -0.140 ; -0.255        ;
; div_freq:b2v_inst5|clk_1KHz  ; 0.186  ; 0.000         ;
; div_freq:b2v_inst5|clk_30KHz ; 0.186  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_fpga                     ; -3.000 ; -34.046       ;
; div_freq:b2v_inst5|clk_1KHz  ; -1.000 ; -11.000       ;
; div_freq:b2v_inst5|clk_30KHz ; -1.000 ; -7.000        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_fpga'                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.232 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.182      ;
; -1.184 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.134      ;
; -1.176 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.126      ;
; -1.158 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.108      ;
; -1.150 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.099      ;
; -1.149 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.098      ;
; -1.149 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.098      ;
; -1.149 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.098      ;
; -1.149 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.098      ;
; -1.133 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.083      ;
; -1.132 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 2.083      ;
; -1.114 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.064      ;
; -1.102 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.051      ;
; -1.101 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.050      ;
; -1.101 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.050      ;
; -1.101 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.050      ;
; -1.101 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.050      ;
; -1.094 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.043      ;
; -1.093 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.042      ;
; -1.093 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.042      ;
; -1.084 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 2.035      ;
; -1.076 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.026      ;
; -1.063 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.013      ;
; -1.063 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.013      ;
; -1.063 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.013      ;
; -1.063 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.013      ;
; -1.062 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.012      ;
; -1.062 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.012      ;
; -1.061 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.011      ;
; -1.051 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 2.000      ;
; -1.050 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.999      ;
; -1.050 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.999      ;
; -1.050 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.999      ;
; -1.050 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.999      ;
; -1.050 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 2.000      ;
; -1.049 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.999      ;
; -1.049 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.999      ;
; -1.049 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.999      ;
; -1.049 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.999      ;
; -1.046 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.997      ;
; -1.019 ; div_freq:b2v_inst5|c_1KHz[9]  ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.970      ;
; -1.015 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.965      ;
; -1.015 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.965      ;
; -1.015 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.965      ;
; -1.015 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.965      ;
; -1.014 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.964      ;
; -1.014 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.964      ;
; -1.013 ; div_freq:b2v_inst5|c_1KHz[0]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.963      ;
; -1.007 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.957      ;
; -1.006 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.956      ;
; -1.006 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.956      ;
; -1.005 ; div_freq:b2v_inst5|c_1KHz[3]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.955      ;
; -0.994 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.943      ;
; -0.993 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.942      ;
; -0.993 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.942      ;
; -0.993 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.942      ;
; -0.993 ; div_freq:b2v_inst5|c_1KHz[5]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.038     ; 1.942      ;
; -0.986 ; div_freq:b2v_inst5|c_30KHz[5] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.936      ;
; -0.986 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.936      ;
; -0.983 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.933      ;
; -0.982 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.932      ;
; -0.982 ; div_freq:b2v_inst5|c_1KHz[7]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.932      ;
; -0.980 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[6] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; div_freq:b2v_inst5|c_1KHz[11] ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.931      ;
; -0.978 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[0] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.928      ;
; -0.971 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[5] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; div_freq:b2v_inst5|c_30KHz[9] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.236     ; 1.722      ;
; -0.970 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[8] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; div_freq:b2v_inst5|c_30KHz[1] ; div_freq:b2v_inst5|c_30KHz[1] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.920      ;
; -0.965 ; div_freq:b2v_inst5|c_30KHz[2] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.915      ;
; -0.964 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.914      ;
; -0.964 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.914      ;
; -0.964 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.914      ;
; -0.964 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.914      ;
; -0.963 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.913      ;
; -0.963 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.913      ;
; -0.963 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[8]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.914      ;
; -0.963 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[10] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.914      ;
; -0.963 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[1]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.914      ;
; -0.963 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[2]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.914      ;
; -0.962 ; div_freq:b2v_inst5|c_1KHz[2]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[5]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[0]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.913      ;
; -0.961 ; div_freq:b2v_inst5|c_1KHz[4]  ; div_freq:b2v_inst5|c_1KHz[3]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.036     ; 1.912      ;
; -0.959 ; div_freq:b2v_inst5|c_1KHz[1]  ; div_freq:b2v_inst5|c_1KHz[12] ; clk_fpga     ; clk_fpga    ; 1.000        ; 0.153      ; 2.099      ;
; -0.958 ; div_freq:b2v_inst5|c_30KHz[3] ; div_freq:b2v_inst5|clk_30KHz  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.908      ;
; -0.953 ; div_freq:b2v_inst5|c_1KHz[12] ; div_freq:b2v_inst5|clk_1KHz   ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.235     ; 1.705      ;
; -0.948 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[6]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.898      ;
; -0.945 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[9]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[7]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.895      ;
; -0.944 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[4]  ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.894      ;
; -0.944 ; div_freq:b2v_inst5|c_1KHz[6]  ; div_freq:b2v_inst5|c_1KHz[11] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.894      ;
; -0.936 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|c_30KHz[6] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.886      ;
; -0.934 ; div_freq:b2v_inst5|c_30KHz[0] ; div_freq:b2v_inst5|c_30KHz[0] ; clk_fpga     ; clk_fpga    ; 1.000        ; -0.037     ; 1.884      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_freq:b2v_inst5|clk_1KHz'                                                                                                                     ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.500 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.450      ;
; -0.463 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.413      ;
; -0.373 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.323      ;
; -0.373 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.323      ;
; -0.373 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.323      ;
; -0.361 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.311      ;
; -0.355 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.304      ;
; -0.351 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.302      ;
; -0.349 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.298      ;
; -0.330 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.280      ;
; -0.290 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.239      ;
; -0.289 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.239      ;
; -0.287 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.237      ;
; -0.286 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.237      ;
; -0.283 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.233      ;
; -0.281 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.232      ;
; -0.279 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.228      ;
; -0.269 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.219      ;
; -0.265 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.216      ;
; -0.262 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.212      ;
; -0.259 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.208      ;
; -0.259 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.208      ;
; -0.250 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.199      ;
; -0.240 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.190      ;
; -0.231 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.180      ;
; -0.220 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.171      ;
; -0.216 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.167      ;
; -0.199 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.149      ;
; -0.184 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.133      ;
; -0.179 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.129      ;
; -0.179 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.129      ;
; -0.174 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.124      ;
; -0.169 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.119      ;
; -0.169 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.118      ;
; -0.169 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.118      ;
; -0.164 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.113      ;
; -0.157 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.108      ;
; -0.157 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.108      ;
; -0.156 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.106      ;
; -0.150 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.101      ;
; -0.141 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.091      ;
; -0.140 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.089      ;
; -0.138 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.089      ;
; -0.137 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.086      ;
; -0.136 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.086      ;
; -0.130 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.080      ;
; -0.126 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.075      ;
; -0.126 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.075      ;
; -0.105 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.055      ;
; -0.095 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.045      ;
; -0.095 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.045      ;
; -0.095 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.045      ;
; -0.089 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.040      ;
; -0.089 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.040      ;
; -0.089 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.040      ;
; -0.076 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.026      ;
; -0.075 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.025      ;
; -0.071 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.021      ;
; -0.066 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.016      ;
; -0.066 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.016      ;
; -0.065 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.014      ;
; -0.060 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 1.009      ;
; -0.054 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.051 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 1.002      ;
; -0.039 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.989      ;
; -0.039 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.989      ;
; -0.035 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 0.984      ;
; -0.007 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.957      ;
; 0.007  ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.943      ;
; 0.008  ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 0.941      ;
; 0.027  ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.923      ;
; 0.042  ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 0.907      ;
; 0.042  ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 0.907      ;
; 0.050  ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 0.901      ;
; 0.052  ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.898      ;
; 0.068  ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 0.883      ;
; 0.069  ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 0.880      ;
; 0.076  ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.874      ;
; 0.140  ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 0.811      ;
; 0.140  ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 0.811      ;
; 0.147  ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 0.802      ;
; 0.148  ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.038     ; 0.801      ;
; 0.157  ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.037     ; 0.793      ;
; 0.189  ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 1.000        ; -0.036     ; 0.762      ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_freq:b2v_inst5|clk_30KHz'                                                                                                                                                                  ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.089 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 1.039      ;
; -0.044 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.994      ;
; -0.036 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.986      ;
; -0.016 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.966      ;
; 0.001  ; op_controller:b2v_inst|rt                            ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.949      ;
; 0.051  ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.899      ;
; 0.062  ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.888      ;
; 0.079  ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.871      ;
; 0.081  ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.869      ;
; 0.085  ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.865      ;
; 0.087  ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.863      ;
; 0.088  ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.862      ;
; 0.204  ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.746      ;
; 0.222  ; op_controller:b2v_inst|en_count                      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.728      ;
; 0.234  ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.716      ;
; 0.299  ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.651      ;
; 0.321  ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.629      ;
; 0.346  ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.604      ;
; 0.372  ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.578      ;
; 0.480  ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.470      ;
; 0.600  ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 1.000        ; -0.037     ; 0.350      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_fpga'                                                                                                                          ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.140 ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz ; clk_fpga    ; 0.000        ; 1.181      ; 1.260      ;
; -0.115 ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz  ; clk_fpga    ; 0.000        ; 1.187      ; 1.291      ;
; 0.517  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz   ; div_freq:b2v_inst5|clk_30KHz ; clk_fpga    ; -0.500       ; 1.181      ; 1.418      ;
; 0.537  ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz    ; div_freq:b2v_inst5|clk_1KHz  ; clk_fpga    ; -0.500       ; 1.187      ; 1.443      ;
; 0.556  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.677      ;
; 0.561  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.682      ;
; 0.590  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[1]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.711      ;
; 0.598  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.726      ;
; 0.600  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.721      ;
; 0.600  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[0]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.721      ;
; 0.608  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.729      ;
; 0.617  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.745      ;
; 0.625  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.746      ;
; 0.629  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.750      ;
; 0.633  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 0.953      ;
; 0.646  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.774      ;
; 0.656  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.784      ;
; 0.664  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 0.984      ;
; 0.676  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.797      ;
; 0.677  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.798      ;
; 0.683  ; div_freq:b2v_inst5|c_1KHz[1]   ; div_freq:b2v_inst5|c_1KHz[1]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.804      ;
; 0.687  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.808      ;
; 0.689  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.810      ;
; 0.692  ; div_freq:b2v_inst5|c_30KHz[9]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.820      ;
; 0.694  ; div_freq:b2v_inst5|c_1KHz[3]   ; div_freq:b2v_inst5|c_1KHz[3]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.815      ;
; 0.695  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.015      ;
; 0.699  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.827      ;
; 0.703  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[10]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.824      ;
; 0.708  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.028      ;
; 0.711  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.031      ;
; 0.715  ; div_freq:b2v_inst5|c_1KHz[2]   ; div_freq:b2v_inst5|c_1KHz[2]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.836      ;
; 0.720  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.848      ;
; 0.727  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.047      ;
; 0.729  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.850      ;
; 0.735  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.237      ; 1.056      ;
; 0.739  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.860      ;
; 0.742  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.863      ;
; 0.749  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[1]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.870      ;
; 0.752  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.873      ;
; 0.755  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.235      ; 1.074      ;
; 0.756  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.877      ;
; 0.756  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.237      ; 1.077      ;
; 0.761  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.238      ; 1.083      ;
; 0.762  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.238      ; 1.084      ;
; 0.763  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.083      ;
; 0.767  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.888      ;
; 0.773  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.093      ;
; 0.773  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.237      ; 1.094      ;
; 0.774  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.237      ; 1.095      ;
; 0.776  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.897      ;
; 0.776  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.897      ;
; 0.776  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.096      ;
; 0.777  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.905      ;
; 0.778  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.155     ; 0.707      ;
; 0.780  ; div_freq:b2v_inst5|c_30KHz[4]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.901      ;
; 0.780  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[9]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.100      ;
; 0.783  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.904      ;
; 0.789  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.155     ; 0.718      ;
; 0.789  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.109      ;
; 0.789  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.910      ;
; 0.789  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.910      ;
; 0.796  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.917      ;
; 0.796  ; div_freq:b2v_inst5|c_30KHz[6]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.917      ;
; 0.797  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.155     ; 0.726      ;
; 0.798  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.155     ; 0.727      ;
; 0.800  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[8]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.921      ;
; 0.801  ; div_freq:b2v_inst5|c_1KHz[5]   ; div_freq:b2v_inst5|c_1KHz[5]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.922      ;
; 0.809  ; div_freq:b2v_inst5|c_30KHz[0]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.930      ;
; 0.816  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.136      ;
; 0.819  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.940      ;
; 0.820  ; div_freq:b2v_inst5|c_1KHz[8]   ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.235      ; 1.139      ;
; 0.827  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.948      ;
; 0.828  ; div_freq:b2v_inst5|c_1KHz[14]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.956      ;
; 0.832  ; div_freq:b2v_inst5|c_1KHz[11]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.238      ; 1.154      ;
; 0.832  ; div_freq:b2v_inst5|c_30KHz[3]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.953      ;
; 0.832  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.953      ;
; 0.834  ; div_freq:b2v_inst5|c_1KHz[13]  ; div_freq:b2v_inst5|c_1KHz[14]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.962      ;
; 0.836  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[8]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.957      ;
; 0.838  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[2]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.959      ;
; 0.838  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.158      ;
; 0.840  ; div_freq:b2v_inst5|c_1KHz[0]   ; div_freq:b2v_inst5|c_1KHz[1]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.961      ;
; 0.842  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[10] ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.162      ;
; 0.844  ; div_freq:b2v_inst5|c_1KHz[15]  ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.042      ; 0.970      ;
; 0.845  ; div_freq:b2v_inst5|c_30KHz[2]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.966      ;
; 0.846  ; div_freq:b2v_inst5|c_30KHz[7]  ; div_freq:b2v_inst5|c_30KHz[4]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.967      ;
; 0.849  ; div_freq:b2v_inst5|c_1KHz[1]   ; div_freq:b2v_inst5|c_1KHz[2]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.970      ;
; 0.849  ; div_freq:b2v_inst5|c_30KHz[5]  ; div_freq:b2v_inst5|c_30KHz[7]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.970      ;
; 0.852  ; div_freq:b2v_inst5|c_1KHz[11]  ; div_freq:b2v_inst5|c_1KHz[12]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.236      ; 1.172      ;
; 0.853  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[6]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.155     ; 0.782      ;
; 0.853  ; div_freq:b2v_inst5|c_1KHz[11]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.238      ; 1.175      ;
; 0.854  ; div_freq:b2v_inst5|c_1KHz[2]   ; div_freq:b2v_inst5|c_1KHz[3]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.975      ;
; 0.855  ; div_freq:b2v_inst5|c_1KHz[13]  ; div_freq:b2v_inst5|c_1KHz[15]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.044      ; 0.983      ;
; 0.857  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[0]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.155     ; 0.786      ;
; 0.857  ; div_freq:b2v_inst5|c_1KHz[9]   ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.238      ; 1.179      ;
; 0.857  ; div_freq:b2v_inst5|c_1KHz[10]  ; div_freq:b2v_inst5|c_1KHz[13]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.237      ; 1.178      ;
; 0.858  ; div_freq:b2v_inst5|c_30KHz[8]  ; div_freq:b2v_inst5|c_30KHz[3]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.979      ;
; 0.860  ; div_freq:b2v_inst5|c_1KHz[0]   ; div_freq:b2v_inst5|c_1KHz[2]   ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.981      ;
; 0.862  ; div_freq:b2v_inst5|c_30KHz[10] ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; -0.155     ; 0.791      ;
; 0.862  ; div_freq:b2v_inst5|c_30KHz[1]  ; div_freq:b2v_inst5|c_30KHz[5]  ; clk_fpga                     ; clk_fpga    ; 0.000        ; 0.037      ; 0.983      ;
+--------+--------------------------------+--------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_freq:b2v_inst5|clk_1KHz'                                                                                                                     ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.186 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.322 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.443      ;
; 0.323 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.444      ;
; 0.356 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.477      ;
; 0.411 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.532      ;
; 0.412 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.533      ;
; 0.423 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.545      ;
; 0.424 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.546      ;
; 0.424 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.546      ;
; 0.425 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.547      ;
; 0.425 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.547      ;
; 0.459 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.582      ;
; 0.510 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.631      ;
; 0.518 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.639      ;
; 0.522 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.643      ;
; 0.527 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.648      ;
; 0.527 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.648      ;
; 0.562 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.684      ;
; 0.562 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.684      ;
; 0.562 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.684      ;
; 0.562 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.684      ;
; 0.588 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.709      ;
; 0.607 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.729      ;
; 0.607 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.729      ;
; 0.608 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.729      ;
; 0.608 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.729      ;
; 0.609 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.729      ;
; 0.610 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.731      ;
; 0.610 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.730      ;
; 0.617 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.739      ;
; 0.617 ; dsf_timer:b2v_inst1|buz_output ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.739      ;
; 0.617 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.738      ;
; 0.620 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.741      ;
; 0.668 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.789      ;
; 0.669 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.790      ;
; 0.670 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.791      ;
; 0.672 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.793      ;
; 0.673 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.794      ;
; 0.673 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.794      ;
; 0.675 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.796      ;
; 0.676 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.797      ;
; 0.682 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.803      ;
; 0.682 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.802      ;
; 0.685 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.805      ;
; 0.693 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.814      ;
; 0.694 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.815      ;
; 0.719 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.839      ;
; 0.720 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.840      ;
; 0.731 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.853      ;
; 0.734 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.855      ;
; 0.735 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.855      ;
; 0.735 ; dsf_timer:b2v_inst1|counter[8] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.857      ;
; 0.736 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.857      ;
; 0.738 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.859      ;
; 0.739 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.859      ;
; 0.741 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.862      ;
; 0.744 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.866      ;
; 0.747 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.869      ;
; 0.748 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.868      ;
; 0.748 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.869      ;
; 0.751 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.871      ;
; 0.766 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.887      ;
; 0.766 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.887      ;
; 0.767 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.888      ;
; 0.769 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.889      ;
; 0.803 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.924      ;
; 0.804 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.925      ;
; 0.806 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.926      ;
; 0.807 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.927      ;
; 0.808 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.930      ;
; 0.812 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.934      ;
; 0.814 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.934      ;
; 0.815 ; dsf_timer:b2v_inst1|counter[1] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.937      ;
; 0.819 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.939      ;
; 0.820 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.940      ;
; 0.820 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.941      ;
; 0.827 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.948      ;
; 0.827 ; dsf_timer:b2v_inst1|counter[9] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.948      ;
; 0.850 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[6] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.972      ;
; 0.850 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.972      ;
; 0.851 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 0.973      ;
; 0.855 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.976      ;
; 0.869 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[9] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 0.990      ;
; 0.869 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.989      ;
; 0.870 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.990      ;
; 0.870 ; dsf_timer:b2v_inst1|counter[2] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.990      ;
; 0.872 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[7] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 0.992      ;
; 0.900 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 1.021      ;
; 0.900 ; dsf_timer:b2v_inst1|counter[5] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 1.021      ;
; 0.905 ; dsf_timer:b2v_inst1|counter[3] ; dsf_timer:b2v_inst1|buz_output ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[5] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 1.026      ;
; 0.905 ; dsf_timer:b2v_inst1|counter[6] ; dsf_timer:b2v_inst1|counter[3] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 1.026      ;
; 0.909 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[0] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.037      ; 1.030      ;
; 0.911 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[4] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 1.033      ;
; 0.911 ; dsf_timer:b2v_inst1|counter[7] ; dsf_timer:b2v_inst1|counter[2] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.038      ; 1.033      ;
; 0.924 ; dsf_timer:b2v_inst1|counter[4] ; dsf_timer:b2v_inst1|counter[1] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 1.044      ;
; 0.935 ; dsf_timer:b2v_inst1|counter[0] ; dsf_timer:b2v_inst1|counter[8] ; div_freq:b2v_inst5|clk_1KHz ; div_freq:b2v_inst5|clk_1KHz ; 0.000        ; 0.036      ; 1.055      ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_freq:b2v_inst5|clk_30KHz'                                                                                                                                                                  ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.186 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; op_controller:b2v_inst|en_count                      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.268 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.389      ;
; 0.365 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.standby      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.486      ;
; 0.405 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.526      ;
; 0.423 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.544      ;
; 0.435 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.556      ;
; 0.470 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.591      ;
; 0.473 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.power_engine ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.594      ;
; 0.484 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.605      ;
; 0.496 ; op_controller:b2v_inst|rt                            ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.617      ;
; 0.552 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.673      ;
; 0.562 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.683      ;
; 0.625 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.746      ;
; 0.631 ; op_controller:b2v_inst|state_controller.hold         ; op_controller:b2v_inst|en_count                      ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.752      ;
; 0.653 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.774      ;
; 0.655 ; op_controller:b2v_inst|state_controller.standby      ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.776      ;
; 0.677 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.798      ;
; 0.683 ; op_controller:b2v_inst|state_controller.set_speed    ; op_controller:b2v_inst|rt                            ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.804      ;
; 0.692 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.hold         ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.813      ;
; 0.692 ; op_controller:b2v_inst|state_controller.power_engine ; op_controller:b2v_inst|state_controller.set_speed    ; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 0.000        ; 0.037      ; 0.813      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_fpga'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_fpga ; Rise       ; clk_fpga                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_1KHz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_30KHz   ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[13]  ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[14]  ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[15]  ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[10] ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[9]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[12]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[0]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[10]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[11]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[1]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[2]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[3]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[4]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[5]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[6]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[7]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[8]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[9]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[0]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[1]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[2]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[3]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[4]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[5]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[6]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[7]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_30KHz[8]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_1KHz    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_fpga ; Rise       ; div_freq:b2v_inst5|clk_30KHz   ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[13]|clk       ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[14]|clk       ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[15]|clk       ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[10]|clk      ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[9]|clk       ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[12]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[0]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[10]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[11]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[1]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[2]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[3]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[4]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[5]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[6]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[7]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[8]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_1KHz[9]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[0]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[1]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[2]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[3]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[4]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[5]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[6]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[7]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|c_30KHz[8]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|clk_1KHz|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; b2v_inst5|clk_30KHz|clk        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_fpga ; Rise       ; clk_fpga~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_fpga ; Rise       ; clk_fpga~input|i               ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[0]   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[10]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[11]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[1]   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[2]   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[3]   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_fpga ; Rise       ; div_freq:b2v_inst5|c_1KHz[4]   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_1KHz'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|buz_output|clk            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[1]|clk            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[7]|clk            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[8]|clk            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[0]|clk            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[2]|clk            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[3]|clk            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[4]|clk            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[5]|clk            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[6]|clk            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[9]|clk            ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[0]      ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[2]      ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[3]      ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[4]      ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[5]      ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[6]      ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[9]      ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|buz_output      ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[1]      ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[7]      ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; dsf_timer:b2v_inst1|counter[8]      ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|inclk[0] ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz|q                ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst5|clk_1KHz~clkctrl|outclk   ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[0]|clk            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[2]|clk            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[3]|clk            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[4]|clk            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[5]|clk            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[6]|clk            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[9]|clk            ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|buz_output|clk            ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[1]|clk            ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[7]|clk            ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_1KHz ; Rise       ; b2v_inst1|counter[8]|clk            ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div_freq:b2v_inst5|clk_30KHz'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|led_door                      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|en_count                      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|rt                            ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.hold         ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.power_engine ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.set_speed    ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; op_controller:b2v_inst|state_controller.standby      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|en_count|clk                                ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|led_door|clk                                ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|rt|clk                                      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.hold|clk                   ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.power_engine|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.set_speed|clk              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.standby|clk                ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|inclk[0]                 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz|q                                ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|inclk[0]                 ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst5|clk_30KHz~clkctrl|outclk                   ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|led_door|clk                                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|en_count|clk                                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|rt|clk                                      ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.hold|clk                   ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.power_engine|clk           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.set_speed|clk              ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; div_freq:b2v_inst5|clk_30KHz ; Rise       ; b2v_inst|state_controller.standby|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; trigger   ; div_freq:b2v_inst5|clk_1KHz  ; 0.602 ; 1.191 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; door      ; div_freq:b2v_inst5|clk_30KHz ; 1.050 ; 1.628 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; enable    ; div_freq:b2v_inst5|clk_30KHz ; 0.284 ; 0.681 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; local     ; div_freq:b2v_inst5|clk_30KHz ; 1.844 ; 2.455 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; remote    ; div_freq:b2v_inst5|clk_30KHz ; 0.482 ; 0.833 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; trigger   ; div_freq:b2v_inst5|clk_1KHz  ; -0.332 ; -0.897 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; door      ; div_freq:b2v_inst5|clk_30KHz ; -0.839 ; -1.403 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; enable    ; div_freq:b2v_inst5|clk_30KHz ; 0.304  ; -0.041 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; local     ; div_freq:b2v_inst5|clk_30KHz ; -1.043 ; -1.628 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; remote    ; div_freq:b2v_inst5|clk_30KHz ; 0.281  ; -0.059 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; buzzer    ; div_freq:b2v_inst5|clk_1KHz  ; 3.621 ; 3.663 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; in0       ; div_freq:b2v_inst5|clk_30KHz ; 3.731 ; 3.617 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; in1       ; div_freq:b2v_inst5|clk_30KHz ; 4.424 ; 4.609 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; led_door  ; div_freq:b2v_inst5|clk_30KHz ; 3.165 ; 3.251 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; buzzer    ; div_freq:b2v_inst5|clk_1KHz  ; 3.490 ; 3.530 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; in0       ; div_freq:b2v_inst5|clk_30KHz ; 3.498 ; 3.457 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; in1       ; div_freq:b2v_inst5|clk_30KHz ; 4.263 ; 4.421 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; led_door  ; div_freq:b2v_inst5|clk_30KHz ; 3.056 ; 3.140 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -3.028  ; -0.140 ; N/A      ; N/A     ; -3.000              ;
;  clk_fpga                     ; -3.028  ; -0.140 ; N/A      ; N/A     ; -3.000              ;
;  div_freq:b2v_inst5|clk_1KHz  ; -1.680  ; 0.186  ; N/A      ; N/A     ; -1.000              ;
;  div_freq:b2v_inst5|clk_30KHz ; -1.002  ; 0.186  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS               ; -94.78  ; -0.255 ; 0.0      ; 0.0     ; -52.046             ;
;  clk_fpga                     ; -75.595 ; -0.255 ; N/A      ; N/A     ; -34.046             ;
;  div_freq:b2v_inst5|clk_1KHz  ; -15.483 ; 0.000  ; N/A      ; N/A     ; -11.000             ;
;  div_freq:b2v_inst5|clk_30KHz ; -3.702  ; 0.000  ; N/A      ; N/A     ; -7.000              ;
+-------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; trigger   ; div_freq:b2v_inst5|clk_1KHz  ; 1.045 ; 1.502 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; door      ; div_freq:b2v_inst5|clk_30KHz ; 1.842 ; 2.259 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; enable    ; div_freq:b2v_inst5|clk_30KHz ; 0.620 ; 0.824 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; local     ; div_freq:b2v_inst5|clk_30KHz ; 3.331 ; 3.759 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; remote    ; div_freq:b2v_inst5|clk_30KHz ; 0.954 ; 1.135 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; trigger   ; div_freq:b2v_inst5|clk_1KHz  ; -0.332 ; -0.769 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; door      ; div_freq:b2v_inst5|clk_30KHz ; -0.839 ; -1.403 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; enable    ; div_freq:b2v_inst5|clk_30KHz ; 0.492  ; 0.329  ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; local     ; div_freq:b2v_inst5|clk_30KHz ; -1.043 ; -1.628 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; remote    ; div_freq:b2v_inst5|clk_30KHz ; 0.443  ; 0.274  ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; buzzer    ; div_freq:b2v_inst5|clk_1KHz  ; 6.201 ; 6.199 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; in0       ; div_freq:b2v_inst5|clk_30KHz ; 6.217 ; 6.146 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; in1       ; div_freq:b2v_inst5|clk_30KHz ; 7.252 ; 7.445 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; led_door  ; div_freq:b2v_inst5|clk_30KHz ; 5.348 ; 5.387 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; buzzer    ; div_freq:b2v_inst5|clk_1KHz  ; 3.490 ; 3.530 ; Rise       ; div_freq:b2v_inst5|clk_1KHz  ;
; in0       ; div_freq:b2v_inst5|clk_30KHz ; 3.498 ; 3.457 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; in1       ; div_freq:b2v_inst5|clk_30KHz ; 4.263 ; 4.421 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
; led_door  ; div_freq:b2v_inst5|clk_30KHz ; 3.056 ; 3.140 ; Rise       ; div_freq:b2v_inst5|clk_30KHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; duty_cycle    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; in1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; in0           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzzer        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_door      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; remote                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; local                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; trigger                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; door                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_fpga                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; duty_cycle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; in1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; in0           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_door      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; duty_cycle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; in1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; in0           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_door      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; duty_cycle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; in1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; in0           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_door      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_fpga                     ; clk_fpga                     ; 3190     ; 0        ; 0        ; 0        ;
; div_freq:b2v_inst5|clk_1KHz  ; clk_fpga                     ; 1        ; 1        ; 0        ; 0        ;
; div_freq:b2v_inst5|clk_30KHz ; clk_fpga                     ; 1        ; 1        ; 0        ; 0        ;
; div_freq:b2v_inst5|clk_1KHz  ; div_freq:b2v_inst5|clk_1KHz  ; 151      ; 0        ; 0        ; 0        ;
; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 32       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_fpga                     ; clk_fpga                     ; 3190     ; 0        ; 0        ; 0        ;
; div_freq:b2v_inst5|clk_1KHz  ; clk_fpga                     ; 1        ; 1        ; 0        ; 0        ;
; div_freq:b2v_inst5|clk_30KHz ; clk_fpga                     ; 1        ; 1        ; 0        ; 0        ;
; div_freq:b2v_inst5|clk_1KHz  ; div_freq:b2v_inst5|clk_1KHz  ; 151      ; 0        ; 0        ; 0        ;
; div_freq:b2v_inst5|clk_30KHz ; div_freq:b2v_inst5|clk_30KHz ; 32       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 28 10:52:02 2019
Info: Command: quartus_sta operation -c operation
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'operation.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_fpga clk_fpga
    Info (332105): create_clock -period 1.000 -name div_freq:b2v_inst5|clk_1KHz div_freq:b2v_inst5|clk_1KHz
    Info (332105): create_clock -period 1.000 -name div_freq:b2v_inst5|clk_30KHz div_freq:b2v_inst5|clk_30KHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.028       -75.595 clk_fpga 
    Info (332119):    -1.680       -15.483 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):    -1.002        -3.702 div_freq:b2v_inst5|clk_30KHz 
Info (332146): Worst-case hold slack is -0.117
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.117        -0.145 clk_fpga 
    Info (332119):     0.356         0.000 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):     0.357         0.000 div_freq:b2v_inst5|clk_30KHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.000 clk_fpga 
    Info (332119):    -1.000       -11.000 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):    -1.000        -7.000 div_freq:b2v_inst5|clk_30KHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.596       -64.349 clk_fpga 
    Info (332119):    -1.424       -12.766 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):    -0.808        -2.705 div_freq:b2v_inst5|clk_30KHz 
Info (332146): Worst-case hold slack is -0.075
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.075        -0.086 clk_fpga 
    Info (332119):     0.311         0.000 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):     0.311         0.000 div_freq:b2v_inst5|clk_30KHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.000 clk_fpga 
    Info (332119):    -1.000       -11.000 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):    -1.000        -7.000 div_freq:b2v_inst5|clk_30KHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.232       -29.053 clk_fpga 
    Info (332119):    -0.500        -3.684 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):    -0.089        -0.133 div_freq:b2v_inst5|clk_30KHz 
Info (332146): Worst-case hold slack is -0.140
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.140        -0.255 clk_fpga 
    Info (332119):     0.186         0.000 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):     0.186         0.000 div_freq:b2v_inst5|clk_30KHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.046 clk_fpga 
    Info (332119):    -1.000       -11.000 div_freq:b2v_inst5|clk_1KHz 
    Info (332119):    -1.000        -7.000 div_freq:b2v_inst5|clk_30KHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 0 megabytes
    Info: Processing ended: Fri Jun 28 10:52:07 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


