Fitter report for lcd1602
Wed Aug 29 15:57:15 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Aug 29 15:57:15 2018      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; lcd1602                                    ;
; Top-level Entity Name              ; top                                        ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,427 / 6,272 ( 39 % )                     ;
;     Total combinational functions  ; 2,376 / 6,272 ( 38 % )                     ;
;     Dedicated logic registers      ; 423 / 6,272 ( 7 % )                        ;
; Total registers                    ; 423                                        ;
; Total pins                         ; 18 / 92 ( 20 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.67        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  33.3%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; tx_esp8266  ; Missing drive strength and slew rate ;
; lcd_rs      ; Missing drive strength and slew rate ;
; lcd_en      ; Missing drive strength and slew rate ;
; lcd_rw      ; Missing drive strength and slew rate ;
; lcd_data[0] ; Missing drive strength and slew rate ;
; lcd_data[1] ; Missing drive strength and slew rate ;
; lcd_data[2] ; Missing drive strength and slew rate ;
; lcd_data[3] ; Missing drive strength and slew rate ;
; lcd_data[4] ; Missing drive strength and slew rate ;
; lcd_data[5] ; Missing drive strength and slew rate ;
; lcd_data[6] ; Missing drive strength and slew rate ;
; lcd_data[7] ; Missing drive strength and slew rate ;
; pwm_l       ; Missing drive strength and slew rate ;
; pwm_r       ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2848 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2848 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2840    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Data/FPGA/fenglibai(UART)/Code/output_files/lcd1602.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,427 / 6,272 ( 39 % ) ;
;     -- Combinational with no register       ; 2004                   ;
;     -- Register only                        ; 51                     ;
;     -- Combinational with a register        ; 372                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 643                    ;
;     -- 3 input functions                    ; 678                    ;
;     -- <=2 input functions                  ; 1055                   ;
;     -- Register only                        ; 51                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1521                   ;
;     -- arithmetic mode                      ; 855                    ;
;                                             ;                        ;
; Total registers*                            ; 423 / 6,684 ( 6 % )    ;
;     -- Dedicated logic registers            ; 423 / 6,272 ( 7 % )    ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 181 / 392 ( 46 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 18 / 92 ( 20 % )       ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 5                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 5 / 10 ( 50 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 7% / 6%           ;
; Maximum fan-out                             ; 324                    ;
; Highest non-global fan-out                  ; 45                     ;
; Total fan-out                               ; 7850                   ;
; Average fan-out                             ; 2.71                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2427 / 6272 ( 39 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2004                 ; 0                              ;
;     -- Register only                        ; 51                   ; 0                              ;
;     -- Combinational with a register        ; 372                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 643                  ; 0                              ;
;     -- 3 input functions                    ; 678                  ; 0                              ;
;     -- <=2 input functions                  ; 1055                 ; 0                              ;
;     -- Register only                        ; 51                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1521                 ; 0                              ;
;     -- arithmetic mode                      ; 855                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 423                  ; 0                              ;
;     -- Dedicated logic registers            ; 423 / 6272 ( 7 % )   ; 0 / 6272 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 181 / 392 ( 46 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 18                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 5 / 12 ( 41 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7846                 ; 4                              ;
;     -- Registered Connections               ; 1493                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 4                    ; 0                              ;
;     -- Output Ports                         ; 14                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_sys    ; 91    ; 6        ; 34           ; 12           ; 0            ; 278                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n      ; 90    ; 6        ; 34           ; 12           ; 7            ; 348                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx_esp8266 ; 86    ; 5        ; 34           ; 9            ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx_mpu6050 ; 34    ; 2        ; 0            ; 5            ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; lcd_data[0] ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[1] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[2] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[3] ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[4] ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[5] ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[6] ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[7] ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_en      ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs      ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rw      ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pwm_l       ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm_r       ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_esp8266  ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; rx_esp8266              ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; tx_esp8266              ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; lcd_data[7]             ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; lcd_data[5]             ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; lcd_data[4]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 13 ( 31 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 10 ( 90 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 12 ( 8 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; rx_mpu6050                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; pwm_r                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; pwm_l                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; rx_esp8266                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; tx_esp8266                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; clk_sys                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; lcd_data[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; lcd_data[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; lcd_data[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; lcd_data[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; lcd_data[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; lcd_data[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; lcd_data[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; lcd_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; lcd_en                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; lcd_rs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; lcd_rw                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                              ; 2427 (85)   ; 423 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 18   ; 0            ; 2004 (19)    ; 51 (16)           ; 372 (50)         ; |top                                                                                                                                      ;              ;
;    |angle_dale:U3|                                ; 621 (39)    ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 600 (19)     ; 1 (1)             ; 20 (19)          ; |top|angle_dale:U3                                                                                                                        ;              ;
;       |lpm_divide:Div0|                           ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div0                                                                                                        ;              ;
;          |lpm_divide_5jm:auto_generated|          ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_tlh:divider|         ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider                                              ;              ;
;                |alt_u_div_e7f:divider|            ; 201 (201)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider                        ;              ;
;       |lpm_divide:Div1|                           ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div1                                                                                                        ;              ;
;          |lpm_divide_ihm:auto_generated|          ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_akh:divider|         ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                                              ;              ;
;                |alt_u_div_84f:divider|            ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider                        ;              ;
;       |lpm_divide:Div2|                           ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div2                                                                                                        ;              ;
;          |lpm_divide_5jm:auto_generated|          ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_tlh:divider|         ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider                                              ;              ;
;                |alt_u_div_e7f:divider|            ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider                        ;              ;
;       |lpm_divide:Mod0|                           ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 1 (0)            ; |top|angle_dale:U3|lpm_divide:Mod0                                                                                                        ;              ;
;          |lpm_divide_5bm:auto_generated|          ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 1 (0)            ; |top|angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_qlh:divider|         ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 1 (0)            ; |top|angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider                                              ;              ;
;                |alt_u_div_87f:divider|            ; 94 (94)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 1 (1)            ; |top|angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider                        ;              ;
;       |lpm_divide:Mod1|                           ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Mod1                                                                                                        ;              ;
;          |lpm_divide_8bm:auto_generated|          ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated                                                                          ;              ;
;             |sign_div_unsign_tlh:divider|         ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider                                              ;              ;
;                |alt_u_div_e7f:divider|            ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider                        ;              ;
;       |lpm_mult:Mult0|                            ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 54 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (23)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_kgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ogh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated ;              ;
;       |lpm_mult:Mult1|                            ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult1                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 25 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult1|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_lgh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |top|angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated                      ;              ;
;    |clk_set:U1|                                   ; 28 (28)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 16 (16)          ; |top|clk_set:U1                                                                                                                           ;              ;
;    |lcd1602:U5|                                   ; 148 (148)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 2 (2)             ; 54 (54)          ; |top|lcd1602:U5                                                                                                                           ;              ;
;    |pid_control:PID|                              ; 425 (190)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (73)     ; 17 (17)           ; 100 (85)         ; |top|pid_control:PID                                                                                                                      ;              ;
;       |lpm_divide:Div0|                           ; 250 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (0)      ; 0 (0)             ; 15 (0)           ; |top|pid_control:PID|lpm_divide:Div0                                                                                                      ;              ;
;          |lpm_divide_o0p:auto_generated|          ; 250 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (0)      ; 0 (0)             ; 15 (0)           ; |top|pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated                                                                        ;              ;
;             |abs_divider_jbg:divider|             ; 250 (26)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (13)     ; 0 (0)             ; 15 (13)          ; |top|pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider                                                ;              ;
;                |alt_u_div_47f:divider|            ; 201 (201)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 0 (0)             ; 0 (0)            ; |top|pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider                          ;              ;
;                |lpm_abs_i0a:my_abs_num|           ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 2 (2)            ; |top|pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num                         ;              ;
;    |pwm:pwm_left|                                 ; 100 (62)    ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (30)      ; 0 (0)             ; 32 (32)          ; |top|pwm:pwm_left                                                                                                                         ;              ;
;       |lpm_mult:Mult0|                            ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0                                                                                                          ;              ;
;          |multcore:mult_core|                     ; 38 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (19)      ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core                                                                                       ;              ;
;             |mpar_add:padder|                     ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ;              ;
;                |lpm_add_sub:adder[0]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ;              ;
;                   |add_sub_afh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_afh:auto_generated                       ;              ;
;                |lpm_add_sub:adder[1]|             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ;              ;
;                   |add_sub_afh:auto_generated|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_afh:auto_generated                       ;              ;
;                |mpar_add:sub_par_add|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ;              ;
;                   |lpm_add_sub:adder[0]|          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ;              ;
;                      |add_sub_lgh:auto_generated| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated  ;              ;
;    |pwm:pwm_right|                                ; 102 (63)    ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (35)      ; 0 (0)             ; 28 (28)          ; |top|pwm:pwm_right                                                                                                                        ;              ;
;       |lpm_mult:Mult0|                            ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 39 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (20)      ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_afh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_afh:auto_generated                      ;              ;
;                |lpm_add_sub:adder[1]|             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                   |add_sub_afh:auto_generated|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_afh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_lgh:auto_generated| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated ;              ;
;    |uart_rx:U2|                                   ; 58 (58)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 10 (10)           ; 20 (20)          ; |top|uart_rx:U2                                                                                                                           ;              ;
;    |uart_rx:module_rx_esp8266|                    ; 57 (57)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 3 (3)             ; 26 (26)          ; |top|uart_rx:module_rx_esp8266                                                                                                            ;              ;
;    |uart_tx:module_tx_esp8266|                    ; 48 (48)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 1 (1)             ; 13 (13)          ; |top|uart_tx:module_tx_esp8266                                                                                                            ;              ;
;    |w_dale:U4|                                    ; 762 (40)    ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 742 (20)     ; 0 (0)             ; 20 (20)          ; |top|w_dale:U4                                                                                                                            ;              ;
;       |lpm_divide:Div0|                           ; 199 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div0                                                                                                            ;              ;
;          |lpm_divide_8jm:auto_generated|          ; 199 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated                                                                              ;              ;
;             |sign_div_unsign_0mh:divider|         ; 199 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider                                                  ;              ;
;                |alt_u_div_k7f:divider|            ; 199 (199)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (199)    ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider                            ;              ;
;       |lpm_divide:Div1|                           ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div1                                                                                                            ;              ;
;          |lpm_divide_ihm:auto_generated|          ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated                                                                              ;              ;
;             |sign_div_unsign_akh:divider|         ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                                                  ;              ;
;                |alt_u_div_84f:divider|            ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider                            ;              ;
;       |lpm_divide:Div2|                           ; 142 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div2                                                                                                            ;              ;
;          |lpm_divide_5jm:auto_generated|          ; 142 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated                                                                              ;              ;
;             |sign_div_unsign_tlh:divider|         ; 142 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider                                                  ;              ;
;                |alt_u_div_e7f:divider|            ; 142 (142)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider                            ;              ;
;       |lpm_divide:Mod0|                           ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Mod0                                                                                                            ;              ;
;          |lpm_divide_5bm:auto_generated|          ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated                                                                              ;              ;
;             |sign_div_unsign_qlh:divider|         ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider                                                  ;              ;
;                |alt_u_div_87f:divider|            ; 127 (127)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (127)    ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider                            ;              ;
;       |lpm_divide:Mod1|                           ; 131 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Mod1                                                                                                            ;              ;
;          |lpm_divide_8bm:auto_generated|          ; 131 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated                                                                              ;              ;
;             |sign_div_unsign_tlh:divider|         ; 131 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (0)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider                                                  ;              ;
;                |alt_u_div_e7f:divider|            ; 131 (131)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (131)    ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider                            ;              ;
;       |lpm_mult:Mult0|                            ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0                                                                                                             ;              ;
;          |multcore:mult_core|                     ; 55 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (24)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core                                                                                          ;              ;
;             |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                          ;              ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                     ;              ;
;                   |add_sub_kgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                          ;              ;
;                |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                     ;              ;
;                   |add_sub_kgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kgh:auto_generated                          ;              ;
;                |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                     ;              ;
;                   |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                ;              ;
;                      |add_sub_ogh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated     ;              ;
;       |lpm_mult:Mult1|                            ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult1                                                                                                             ;              ;
;          |multcore:mult_core|                     ; 28 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (17)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult1|multcore:mult_core                                                                                          ;              ;
;             |mpar_add:padder|                     ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                          ;              ;
;                |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                     ;              ;
;                   |add_sub_ogh:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                          ;              ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; tx_esp8266  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_en      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rw      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm_l       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm_r       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst_n       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk_sys     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rx_esp8266  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rx_mpu6050  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; rst_n                                          ;                   ;         ;
; clk_sys                                        ;                   ;         ;
; rx_esp8266                                     ;                   ;         ;
;      - uart_rx:module_rx_esp8266|dataout1[0]~0 ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|frame_end~0   ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|dataout1[4]~1 ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|dataout1[1]~3 ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|dataout1[5]~4 ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|dataout1[2]~5 ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|dataout1[6]~6 ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|dataout1[3]~7 ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|dataout1[7]~8 ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|rxfall~0      ; 0                 ; 6       ;
;      - uart_rx:module_rx_esp8266|rxbuf~feeder  ; 0                 ; 6       ;
; rx_mpu6050                                     ;                   ;         ;
;      - uart_rx:U2|dataout1[7]~0                ; 0                 ; 6       ;
;      - uart_rx:U2|frame_end~0                  ; 0                 ; 6       ;
;      - uart_rx:U2|dataout1[6]~1                ; 0                 ; 6       ;
;      - uart_rx:U2|dataout1[5]~2                ; 0                 ; 6       ;
;      - uart_rx:U2|dataout1[4]~3                ; 0                 ; 6       ;
;      - uart_rx:U2|dataout1[3]~4                ; 0                 ; 6       ;
;      - uart_rx:U2|dataout1[2]~5                ; 0                 ; 6       ;
;      - uart_rx:U2|dataout1[1]~6                ; 0                 ; 6       ;
;      - uart_rx:U2|dataout1[0]~7                ; 0                 ; 6       ;
;      - uart_rx:U2|rxbuf                        ; 0                 ; 6       ;
;      - uart_rx:U2|rxfall~0                     ; 0                 ; 6       ;
+------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; angle_dale:U3|Decoder0~0               ; LCCOMB_X19_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; angle_dale:U3|Decoder0~1               ; LCCOMB_X19_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk_set:U1|clk                         ; FF_X29_Y12_N31     ; 97      ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clk_sys                                ; PIN_91             ; 278     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; lcd1602:U5|lcd_clk_en                  ; FF_X32_Y22_N25     ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; lcd1602:U5|lcd_data[4]~6               ; LCCOMB_X31_Y18_N0  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; lcd1602:U5|state1[4]                   ; FF_X32_Y18_N9      ; 30      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; lcd1602:U5|state1[6]                   ; FF_X32_Y18_N15     ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pid_control:PID|LessThan0~3            ; LCCOMB_X26_Y7_N30  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst_n                                  ; PIN_90             ; 25      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst_n                                  ; PIN_90             ; 324     ; Async. clear ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sig                                    ; FF_X33_Y10_N3      ; 42      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; uart_rx:U2|clk_count~3                 ; LCCOMB_X18_Y12_N6  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_rx:U2|clk_count~5                 ; LCCOMB_X18_Y12_N8  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_rx:U2|dataout[0]~0                ; LCCOMB_X21_Y10_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_rx:U2|receive~0                   ; LCCOMB_X21_Y12_N8  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_rx:U2|rx_int                      ; FF_X21_Y12_N25     ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; uart_rx:module_rx_esp8266|clk_count~14 ; LCCOMB_X31_Y20_N6  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_rx:module_rx_esp8266|clk_count~4  ; LCCOMB_X31_Y20_N26 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_rx:module_rx_esp8266|dataout[4]~0 ; LCCOMB_X30_Y19_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_tx:module_tx_esp8266|clk_count~9  ; LCCOMB_X31_Y16_N28 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; w_dale:U4|Decoder0~0                   ; LCCOMB_X19_Y10_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; w_dale:U4|Decoder0~1                   ; LCCOMB_X19_Y10_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                               ;
+-------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name              ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_set:U1|clk    ; FF_X29_Y12_N31 ; 97      ; 5                                    ; Global Clock         ; GCLK5            ; --                        ;
; clk_sys           ; PIN_91         ; 278     ; 19                                   ; Global Clock         ; GCLK9            ; --                        ;
; rst_n             ; PIN_90         ; 324     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; sig               ; FF_X33_Y10_N3  ; 42      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; uart_rx:U2|rx_int ; FF_X21_Y12_N25 ; 6       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; pid_control:PID|Add4~32                                                                                                                      ; 45      ;
; lcd1602:U5|state1[5]                                                                                                                         ; 40      ;
; lcd1602:U5|state1[2]                                                                                                                         ; 35      ;
; lcd1602:U5|state1[1]                                                                                                                         ; 34      ;
; lcd1602:U5|state1[4]                                                                                                                         ; 30      ;
; lcd1602:U5|state1[3]                                                                                                                         ; 29      ;
; lcd1602:U5|state1[6]                                                                                                                         ; 28      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[8]~12    ; 28      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[8]~12    ; 28      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_11_result_int[8]~12    ; 28      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_10_result_int[8]~12    ; 28      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_9_result_int[8]~12     ; 28      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_8_result_int[8]~12     ; 28      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_7_result_int[8]~12     ; 28      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_13_result_int[8]~12        ; 28      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_14_result_int[8]~12        ; 27      ;
; pid_control:PID|LessThan0~3                                                                                                                  ; 26      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_12_result_int[8]~12        ; 25      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_11_result_int[8]~12        ; 25      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_10_result_int[8]~12        ; 25      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_9_result_int[8]~12         ; 25      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_8_result_int[8]~12         ; 25      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_7_result_int[8]~12         ; 25      ;
; rst_n~input                                                                                                                                  ; 24      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_6_result_int[7]~10     ; 24      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|op_6~12                            ; 22      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|add_sub_6_result_int[7]~10         ; 22      ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[8]~12    ; 21      ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[8]~12    ; 21      ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[8]~12        ; 21      ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[8]~12        ; 21      ;
; angle_dale:U3|angle[39]                                                                                                                      ; 20      ;
; w_dale:U4|w[39]                                                                                                                              ; 20      ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_14_result_int[8]~12    ; 20      ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[8]~12    ; 20      ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[8]~12    ; 20      ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_11_result_int[8]~12        ; 20      ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_10_result_int[8]~12        ; 20      ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_9_result_int[8]~12         ; 20      ;
; pid_control:PID|ResultOutTmp_l[13]                                                                                                           ; 19      ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_9_result_int[8]~12         ; 19      ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_15_result_int[8]~12    ; 18      ;
; pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~3                                                                               ; 17      ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_10_result_int[8]~12        ; 17      ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|op_5~12                        ; 17      ;
; pid_control:PID|ResultOutTmp[14]                                                                                                             ; 16      ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|op_5~12                            ; 16      ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[8]~12        ; 16      ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[8]~12        ; 16      ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_11_result_int[8]~12        ; 16      ;
; uart_rx:module_rx_esp8266|receive                                                                                                            ; 14      ;
; lcd1602:U5|state1[0]                                                                                                                         ; 14      ;
; uart_tx:module_tx_esp8266|clk_count[7]                                                                                                       ; 14      ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|op_6~12                            ; 14      ;
; uart_rx:U2|receive                                                                                                                           ; 13      ;
; lcd1602:U5|lcd_clk_en                                                                                                                        ; 13      ;
; uart_tx:module_tx_esp8266|clk_count[5]                                                                                                       ; 13      ;
; uart_tx:module_tx_esp8266|clk_count[4]                                                                                                       ; 13      ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_14_result_int[8]~12    ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_21~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_20~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_19~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_18~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_17~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_16~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_15~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_14~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_13~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_12~10                         ; 13      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_10~10                         ; 13      ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|op_5~12                            ; 13      ;
; uart_rx:U2|clk_count[7]                                                                                                                      ; 12      ;
; uart_rx:module_rx_esp8266|clk_count[7]                                                                                                       ; 12      ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8      ; 12      ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6      ; 12      ;
; w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~12     ; 12      ;
; w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~10     ; 12      ;
; rx_mpu6050~input                                                                                                                             ; 11      ;
; rx_esp8266~input                                                                                                                             ; 11      ;
; uart_rx:U2|clk_count[4]                                                                                                                      ; 11      ;
; uart_rx:U2|clk_count[6]                                                                                                                      ; 11      ;
; uart_rx:module_rx_esp8266|clk_count[4]                                                                                                       ; 11      ;
; pid_control:PID|LessThan2~2                                                                                                                  ; 11      ;
; uart_tx:module_tx_esp8266|send                                                                                                               ; 11      ;
; uart_tx:module_tx_esp8266|clk_count[6]                                                                                                       ; 11      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_9~10                          ; 11      ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8         ; 11      ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8         ; 11      ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8         ; 11      ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8         ; 11      ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8          ; 11      ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[5]~8          ; 11      ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[5]~8          ; 11      ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[5]~8          ; 11      ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8          ; 11      ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6          ; 11      ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8     ; 11      ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8     ; 11      ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8     ; 11      ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8     ; 11      ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8      ; 11      ;
; angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~10 ; 11      ;
; uart_rx:module_rx_esp8266|clk_count[5]                                                                                                       ; 10      ;
; uart_rx:module_rx_esp8266|clk_count[6]                                                                                                       ; 10      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_23~10                         ; 10      ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_8~10                          ; 10      ;
; angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~14 ; 10      ;
; angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~12 ; 10      ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|op_7~12                            ; 10      ;
; w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~18     ; 10      ;
; w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~14     ; 10      ;
; uart_rx:U2|clk_count[5]                                                                                                                      ; 9       ;
; state.00100010                                                                                                                               ; 9       ;
; pid_control:PID|ResultOutTmp_l[9]                                                                                                            ; 9       ;
; uart_tx:module_tx_esp8266|Equal0~0                                                                                                           ; 9       ;
; uart_tx:module_tx_esp8266|clk_count[3]                                                                                                       ; 9       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8      ; 9       ;
; w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~22     ; 9       ;
; w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~20     ; 9       ;
; uart_rx:U2|dataout[0]~0                                                                                                                      ; 8       ;
; cnt[2]                                                                                                                                       ; 8       ;
; angle_dale:U3|Decoder0~1                                                                                                                     ; 8       ;
; angle_dale:U3|Decoder0~0                                                                                                                     ; 8       ;
; w_dale:U4|Decoder0~1                                                                                                                         ; 8       ;
; w_dale:U4|Decoder0~0                                                                                                                         ; 8       ;
; uart_rx:module_rx_esp8266|dataout[4]~0                                                                                                       ; 8       ;
; pid_control:PID|LessThan1~2                                                                                                                  ; 8       ;
; pid_control:PID|ResultOutTmp_l[8]                                                                                                            ; 8       ;
; pid_control:PID|ResultOutTmp_r[9]                                                                                                            ; 8       ;
; pid_control:PID|ResultOutTmp_r[8]                                                                                                            ; 8       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8     ; 8       ;
; angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~22 ; 8       ;
; w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~24     ; 8       ;
; w_dale:U4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~16     ; 8       ;
; uart_rx:U2|clk_count~1                                                                                                                       ; 7       ;
; uart_rx:U2|clk_count[5]~0                                                                                                                    ; 7       ;
; uart_rx:module_rx_esp8266|clk_count~2                                                                                                        ; 7       ;
; uart_rx:module_rx_esp8266|clk_count[3]~1                                                                                                     ; 7       ;
; Equal0~5                                                                                                                                     ; 7       ;
; lcd1602:U5|Equal0~10                                                                                                                         ; 7       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8          ; 7       ;
; angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~24 ; 7       ;
; angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~20 ; 7       ;
; angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~18 ; 7       ;
; angle_dale:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~16 ; 7       ;
; pid_control:PID|Angle_4[12]                                                                                                                  ; 6       ;
; uart_rx:U2|clk_count[3]                                                                                                                      ; 6       ;
; uart_rx:module_rx_esp8266|clk_count[3]                                                                                                       ; 6       ;
; Equal1~0                                                                                                                                     ; 6       ;
; pwm:pwm_right|counter_duty[10]~5                                                                                                             ; 6       ;
; pwm:pwm_left|counter_duty[13]~4                                                                                                              ; 6       ;
; angle_dale:U3|count[2]                                                                                                                       ; 6       ;
; angle_dale:U3|count[1]                                                                                                                       ; 6       ;
; uart_rx:U2|dataout[0]                                                                                                                        ; 6       ;
; w_dale:U4|count[2]                                                                                                                           ; 6       ;
; w_dale:U4|count[1]                                                                                                                           ; 6       ;
; lcd1602:U5|cnt[0]                                                                                                                            ; 6       ;
; pid_control:PID|LessThan2~0                                                                                                                  ; 6       ;
; pid_control:PID|ResultOutTmp_l[4]                                                                                                            ; 6       ;
; pid_control:PID|LessThan1~0                                                                                                                  ; 6       ;
; pid_control:PID|ResultOutTmp_l[10]                                                                                                           ; 6       ;
; lcd1602:U5|lcd_data[4]~6                                                                                                                     ; 6       ;
; lcd1602:U5|lcd_data[2]~3                                                                                                                     ; 6       ;
; angle_dale:U3|Add1~43                                                                                                                        ; 6       ;
; angle_dale:U3|Add1~42                                                                                                                        ; 6       ;
; angle_dale:U3|Add1~40                                                                                                                        ; 6       ;
; angle_dale:U3|Add1~39                                                                                                                        ; 6       ;
; angle_dale:U3|Add1~38                                                                                                                        ; 6       ;
; angle_dale:U3|Add1~36                                                                                                                        ; 6       ;
; angle_dale:U3|Add1~29                                                                                                                        ; 6       ;
; angle_dale:U3|Add1~28                                                                                                                        ; 6       ;
; angle_dale:U3|angle[40]                                                                                                                      ; 6       ;
; w_dale:U4|Add1~43                                                                                                                            ; 6       ;
; w_dale:U4|Add1~42                                                                                                                            ; 6       ;
; w_dale:U4|Add1~39                                                                                                                            ; 6       ;
; w_dale:U4|Add1~38                                                                                                                            ; 6       ;
; w_dale:U4|Add1~36                                                                                                                            ; 6       ;
; w_dale:U4|Add1~35                                                                                                                            ; 6       ;
; w_dale:U4|Add1~34                                                                                                                            ; 6       ;
; w_dale:U4|w[40]                                                                                                                              ; 6       ;
; pid_control:PID|Angle_5[12]                                                                                                                  ; 6       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|op_5~8                             ; 6       ;
; uart_rx:U2|Decoder0~3                                                                                                                        ; 5       ;
; uart_rx:module_rx_esp8266|Decoder0~2                                                                                                         ; 5       ;
; angle_dale:U3|count[0]                                                                                                                       ; 5       ;
; uart_rx:U2|dataout[1]                                                                                                                        ; 5       ;
; uart_rx:U2|dataout[2]                                                                                                                        ; 5       ;
; uart_rx:U2|dataout[3]                                                                                                                        ; 5       ;
; uart_rx:U2|dataout[4]                                                                                                                        ; 5       ;
; uart_rx:U2|dataout[5]                                                                                                                        ; 5       ;
; uart_rx:U2|dataout[6]                                                                                                                        ; 5       ;
; w_dale:U4|count[0]                                                                                                                           ; 5       ;
; uart_rx:U2|dataout[7]                                                                                                                        ; 5       ;
; clk_set:U1|Equal1~0                                                                                                                          ; 5       ;
; state.00011011                                                                                                                               ; 5       ;
; uart_tx:module_tx_esp8266|clk_count[3]~4                                                                                                     ; 5       ;
; pwm:pwm_left|counter_duty[3]                                                                                                                 ; 5       ;
; pwm:pwm_left|counter_duty[4]                                                                                                                 ; 5       ;
; pid_control:PID|ResultOutTmp_l[6]                                                                                                            ; 5       ;
; pid_control:PID|ResultOutTmp_l[7]                                                                                                            ; 5       ;
; pid_control:PID|ResultOutTmp_l[11]                                                                                                           ; 5       ;
; angle_dale:U3|Add1~46                                                                                                                        ; 5       ;
; angle_dale:U3|Add1~44                                                                                                                        ; 5       ;
; angle_dale:U3|Add1~41                                                                                                                        ; 5       ;
; angle_dale:U3|Add1~37                                                                                                                        ; 5       ;
; angle_dale:U3|Add1~32                                                                                                                        ; 5       ;
; w_dale:U4|Add1~46                                                                                                                            ; 5       ;
; w_dale:U4|Add1~44                                                                                                                            ; 5       ;
; w_dale:U4|Add1~41                                                                                                                            ; 5       ;
; w_dale:U4|Add1~40                                                                                                                            ; 5       ;
; w_dale:U4|Add1~37                                                                                                                            ; 5       ;
; w_dale:U4|Add1~33                                                                                                                            ; 5       ;
; lcd1602:U5|lcd_data[2]~2                                                                                                                     ; 5       ;
; uart_tx:module_tx_esp8266|data_wr                                                                                                            ; 5       ;
; pid_control:PID|Add4~0                                                                                                                       ; 5       ;
; pid_control:PID|ResultOutTmp_r[4]                                                                                                            ; 5       ;
; uart_rx:U2|clk_count[0]~10                                                                                                                   ; 4       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[14]~6                      ; 4       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~5                      ; 4       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[10]~4                      ; 4       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[8]~3                       ; 4       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~2                       ; 4       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[4]~1                       ; 4       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[2]~0                       ; 4       ;
; pid_control:PID|Angle_3[12]                                                                                                                  ; 4       ;
; pid_control:PID|Angle_2[12]                                                                                                                  ; 4       ;
; uart_rx:U2|Equal0~0                                                                                                                          ; 4       ;
; uart_rx:module_rx_esp8266|clk_count[2]~8                                                                                                     ; 4       ;
; angle_dale:U3|flag                                                                                                                           ; 4       ;
; w_dale:U4|flag                                                                                                                               ; 4       ;
; uart_rx:module_rx_esp8266|Decoder0~4                                                                                                         ; 4       ;
; pid_control:PID|ResultOutTmp[2]                                                                                                              ; 4       ;
; lcd1602:U5|WideOr10~0                                                                                                                        ; 4       ;
; pid_control:PID|ResultOut_r[5]~8                                                                                                             ; 4       ;
; pid_control:PID|ResultOut_r[4]~7                                                                                                             ; 4       ;
; pid_control:PID|ResultOut_r[7]~6                                                                                                             ; 4       ;
; pid_control:PID|ResultOut_r[6]~5                                                                                                             ; 4       ;
; pid_control:PID|ResultOut_l[5]~8                                                                                                             ; 4       ;
; pid_control:PID|ResultOut_l[4]~7                                                                                                             ; 4       ;
; pid_control:PID|ResultOut_l[7]~6                                                                                                             ; 4       ;
; pid_control:PID|ResultOut_l[6]~5                                                                                                             ; 4       ;
; pid_control:PID|ResultOutTmp_l[5]                                                                                                            ; 4       ;
; pid_control:PID|ResultOutTmp_l[12]                                                                                                           ; 4       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|romout[0][5]~6                                                                               ; 4       ;
; angle_dale:U3|Add1~45                                                                                                                        ; 4       ;
; angle_dale:U3|Add1~35                                                                                                                        ; 4       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|romout[0][7]                                                                                     ; 4       ;
; w_dale:U4|Add1~45                                                                                                                            ; 4       ;
; w_dale:U4|Add1~32                                                                                                                            ; 4       ;
; lcd1602:U5|lcd_data[3]                                                                                                                       ; 4       ;
; pid_control:PID|Add4~30                                                                                                                      ; 4       ;
; pid_control:PID|Add4~26                                                                                                                      ; 4       ;
; pid_control:PID|Add4~22                                                                                                                      ; 4       ;
; pid_control:PID|Add4~18                                                                                                                      ; 4       ;
; pid_control:PID|Add4~14                                                                                                                      ; 4       ;
; pid_control:PID|Add4~10                                                                                                                      ; 4       ;
; pid_control:PID|Add4~6                                                                                                                       ; 4       ;
; pid_control:PID|Add4~2                                                                                                                       ; 4       ;
; pid_control:PID|ResultOutTmp_r[6]                                                                                                            ; 4       ;
; pid_control:PID|ResultOutTmp_r[7]                                                                                                            ; 4       ;
; pid_control:PID|ResultOutTmp_r[11]                                                                                                           ; 4       ;
; pid_control:PID|ResultOutTmp_r[10]                                                                                                           ; 4       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|op_6~6                             ; 4       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~10    ; 4       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~8                       ; 4       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~6                       ; 4       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~4                       ; 4       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~2                       ; 4       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~0                       ; 4       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~10                          ; 4       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~8                           ; 4       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~6                           ; 4       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~4                           ; 4       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~2                           ; 4       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~0                           ; 4       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[2]~21                      ; 3       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[4]~19                      ; 3       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~17                      ; 3       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[8]~15                      ; 3       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[10]~13                     ; 3       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~11                     ; 3       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|lpm_abs_i0a:my_abs_num|cs1a[14]~9                      ; 3       ;
; pid_control:PID|Angle_1[12]                                                                                                                  ; 3       ;
; uart_rx:U2|always1~0                                                                                                                         ; 3       ;
; uart_rx:U2|Decoder0~2                                                                                                                        ; 3       ;
; pid_control:PID|Angle_Tmp[0]                                                                                                                 ; 3       ;
; pid_control:PID|Angle_Tmp[1]                                                                                                                 ; 3       ;
; pid_control:PID|Angle_Tmp[2]                                                                                                                 ; 3       ;
; uart_rx:module_rx_esp8266|clk_count[2]~0                                                                                                     ; 3       ;
; uart_rx:module_rx_esp8266|clk_count[0]                                                                                                       ; 3       ;
; uart_rx:module_rx_esp8266|clk_count[1]                                                                                                       ; 3       ;
; uart_rx:module_rx_esp8266|clk_count[2]                                                                                                       ; 3       ;
; cnt[6]                                                                                                                                       ; 3       ;
; cnt[11]                                                                                                                                      ; 3       ;
; cnt[9]                                                                                                                                       ; 3       ;
; cnt[12]                                                                                                                                      ; 3       ;
; pid_control:PID|ResultOutTmp[3]                                                                                                              ; 3       ;
; pid_control:PID|ResultOutTmp[4]                                                                                                              ; 3       ;
; pwm:pwm_left|counter_duty[1]                                                                                                                 ; 3       ;
; pwm:pwm_left|counter_duty[2]                                                                                                                 ; 3       ;
; clk_set:U1|cnt[1]                                                                                                                            ; 3       ;
; clk_set:U1|cnt[4]                                                                                                                            ; 3       ;
; clk_set:U1|cnt[2]                                                                                                                            ; 3       ;
; state.00011000                                                                                                                               ; 3       ;
; state.00001110                                                                                                                               ; 3       ;
; state.00000001                                                                                                                               ; 3       ;
; state.00010110                                                                                                                               ; 3       ;
; state.00001000                                                                                                                               ; 3       ;
; state.00011111                                                                                                                               ; 3       ;
; state.00011101                                                                                                                               ; 3       ;
; state.00011001                                                                                                                               ; 3       ;
; state.00001001                                                                                                                               ; 3       ;
; state.00011110                                                                                                                               ; 3       ;
; state.00011100                                                                                                                               ; 3       ;
; sig                                                                                                                                          ; 3       ;
; state.00010111                                                                                                                               ; 3       ;
; state.00010100                                                                                                                               ; 3       ;
; state.00001111                                                                                                                               ; 3       ;
; state.00000010                                                                                                                               ; 3       ;
; state.00000110                                                                                                                               ; 3       ;
; WideOr5~0                                                                                                                                    ; 3       ;
; state.00100000                                                                                                                               ; 3       ;
; state.00001011                                                                                                                               ; 3       ;
; state.00100001                                                                                                                               ; 3       ;
; state.00001100                                                                                                                               ; 3       ;
; uart_tx:module_tx_esp8266|clk_count[0]~13                                                                                                    ; 3       ;
; pwm:pwm_right|counter_duty[5]                                                                                                                ; 3       ;
; pwm:pwm_right|counter_duty[6]                                                                                                                ; 3       ;
; pwm:pwm_right|counter_duty[7]                                                                                                                ; 3       ;
; pwm:pwm_right|counter_duty[8]                                                                                                                ; 3       ;
; pwm:pwm_right|counter_duty[9]                                                                                                                ; 3       ;
; pwm:pwm_right|counter_duty[10]                                                                                                               ; 3       ;
; pwm:pwm_right|counter_duty[11]                                                                                                               ; 3       ;
; pwm:pwm_right|counter_duty[12]                                                                                                               ; 3       ;
; pwm:pwm_right|counter_duty[13]                                                                                                               ; 3       ;
; pwm:pwm_right|counter_duty[14]                                                                                                               ; 3       ;
; pwm:pwm_right|counter_duty[15]                                                                                                               ; 3       ;
; pid_control:PID|ResultOut_r[10]~4                                                                                                            ; 3       ;
; pid_control:PID|ResultOut_r[11]~3                                                                                                            ; 3       ;
; pid_control:PID|ResultOut_r[8]~2                                                                                                             ; 3       ;
; pid_control:PID|ResultOut_r[9]~1                                                                                                             ; 3       ;
; pwm:pwm_right|counter_duty[16]                                                                                                               ; 3       ;
; pwm:pwm_left|counter_duty[5]                                                                                                                 ; 3       ;
; pwm:pwm_left|counter_duty[6]                                                                                                                 ; 3       ;
; pwm:pwm_left|counter_duty[7]                                                                                                                 ; 3       ;
; pwm:pwm_left|counter_duty[8]                                                                                                                 ; 3       ;
; pwm:pwm_left|counter_duty[9]                                                                                                                 ; 3       ;
; pwm:pwm_left|counter_duty[10]                                                                                                                ; 3       ;
; pwm:pwm_left|counter_duty[11]                                                                                                                ; 3       ;
; pwm:pwm_left|counter_duty[12]                                                                                                                ; 3       ;
; pwm:pwm_left|counter_duty[13]                                                                                                                ; 3       ;
; pwm:pwm_left|counter_duty[14]                                                                                                                ; 3       ;
; pwm:pwm_left|counter_duty[15]                                                                                                                ; 3       ;
; pid_control:PID|ResultOut_l[10]~4                                                                                                            ; 3       ;
; pid_control:PID|ResultOut_l[11]~3                                                                                                            ; 3       ;
; pid_control:PID|ResultOut_l[9]~2                                                                                                             ; 3       ;
; pid_control:PID|ResultOut_l[8]~1                                                                                                             ; 3       ;
; pwm:pwm_left|counter_duty[16]                                                                                                                ; 3       ;
; lcd1602:U5|Selector5~0                                                                                                                       ; 3       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[76]~106               ; 3       ;
; lcd1602:U5|Selector9~7                                                                                                                       ; 3       ;
; angle_dale:U3|angle[44]                                                                                                                      ; 3       ;
; angle_dale:U3|angle[32]                                                                                                                      ; 3       ;
; angle_dale:U3|angle[36]                                                                                                                      ; 3       ;
; w_dale:U4|w[44]                                                                                                                              ; 3       ;
; w_dale:U4|w[47]                                                                                                                              ; 3       ;
; w_dale:U4|w[32]                                                                                                                              ; 3       ;
; w_dale:U4|w[36]                                                                                                                              ; 3       ;
; datasend_esp8266[2]                                                                                                                          ; 3       ;
; datasend_esp8266[1]                                                                                                                          ; 3       ;
; datasend_esp8266[0]                                                                                                                          ; 3       ;
; datasend_esp8266[6]                                                                                                                          ; 3       ;
; datasend_esp8266[3]                                                                                                                          ; 3       ;
; datasend_esp8266[5]                                                                                                                          ; 3       ;
; datasend_esp8266[4]                                                                                                                          ; 3       ;
; pid_control:PID|Add2~28                                                                                                                      ; 3       ;
; pid_control:PID|ResultOutTmp[12]                                                                                                             ; 3       ;
; pid_control:PID|ResultOutTmp[11]                                                                                                             ; 3       ;
; pid_control:PID|ResultOutTmp[10]                                                                                                             ; 3       ;
; pid_control:PID|ResultOutTmp[9]                                                                                                              ; 3       ;
; pid_control:PID|ResultOutTmp[8]                                                                                                              ; 3       ;
; pid_control:PID|ResultOutTmp[7]                                                                                                              ; 3       ;
; pid_control:PID|ResultOutTmp[6]                                                                                                              ; 3       ;
; pid_control:PID|ResultOutTmp[5]                                                                                                              ; 3       ;
; pid_control:PID|ResultOutTmp[13]                                                                                                             ; 3       ;
; pid_control:PID|ResultOutTmp_r[5]                                                                                                            ; 3       ;
; pid_control:PID|ResultOutTmp_r[12]                                                                                                           ; 3       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~16                      ; 3       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~14                      ; 3       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~12                      ; 3       ;
; angle_dale:U3|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated|op_1~10                      ; 3       ;
; angle_dale:U3|Add1~33                                                                                                                        ; 3       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~18                          ; 3       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~16                          ; 3       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~14                          ; 3       ;
; w_dale:U4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated|op_1~12                          ; 3       ;
; w_dale:U4|Add1~30                                                                                                                            ; 3       ;
; lcd1602:U5|WideOr1~13                                                                                                                        ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~47                    ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~46                    ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[123]~262                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[115]~261                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[107]~260                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[115]~283                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[107]~282                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[99]~281                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[91]~280                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[83]~279                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[75]~278                   ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[121]~131              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[113]~130              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[106]~129              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[107]~128              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[108]~127              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[109]~126              ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[106]~98               ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[107]~97               ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[108]~96               ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[109]~95               ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[141]~247                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[131]~246                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[121]~245                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[111]~244                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[101]~243                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[91]~242                 ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~177                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~176                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[61]~175                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[56]~174                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[51]~173                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[46]~172                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[41]~171                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[36]~170                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[37]~169                   ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[82]~248                   ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[83]~247                   ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[84]~246                   ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[85]~245                   ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~123               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~122               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[61]~121               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[56]~120               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[51]~119               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~118               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[98]~266               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[90]~265               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[82]~264               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[74]~263               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[66]~262               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[67]~261               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[59]~260               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[60]~259               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[61]~258               ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[105]~194                  ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[97]~193                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[89]~192                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[82]~191                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[83]~190                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[84]~189                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[85]~188                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[59]~270                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[60]~269                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[61]~268                   ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~43                ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[122]~124              ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~42                ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~41                ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~39                ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[123]~123              ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~38                ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~37                ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[124]~122              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[125]~121              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[126]~120              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[114]~119              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[115]~118              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[116]~117              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[117]~116              ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[105]~114              ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[105]~88               ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[146]~238                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[147]~237                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[140]~235                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[142]~234                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[136]~232                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[137]~231                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[130]~229                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[132]~228                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[126]~226                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[127]~225                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[120]~223                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[122]~222                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[116]~220                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[117]~219                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[110]~217                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[112]~216                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[106]~214                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[107]~213                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[100]~211                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[102]~210                ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[96]~208                 ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[97]~207                 ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[90]~205                 ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[92]~204                 ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[86]~202                 ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|StageOut[87]~201                 ; 2       ;
; uart_rx:U2|Decoder0~9                                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|Decoder0~9                                                                                                         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~167                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~165                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~163                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~161                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~159                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[47]~157                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[42]~155                   ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~43                    ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~41                    ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~40                    ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~39                    ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~38                    ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[124]~243                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[125]~242                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[126]~241                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[116]~240                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[117]~239                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[108]~237                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[109]~236                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[99]~234                   ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[100]~233                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[101]~232                  ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[90]~230                   ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[91]~229                   ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[92]~228                   ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[93]~227                   ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~116               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~114               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~112               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~110               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[106]~252              ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[107]~251              ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[108]~250              ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[109]~249              ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[99]~247               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[100]~246              ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[101]~245              ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[91]~243               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[92]~242               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[93]~241               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[83]~239               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[84]~238               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[85]~237               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[75]~235               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[76]~234               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[77]~233               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[68]~231               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[69]~230               ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[116]~262                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[117]~261                  ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[106]~181                  ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[107]~180                  ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[108]~179                  ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[109]~178                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[108]~259                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[109]~258                  ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[98]~176                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[99]~175                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[100]~174                  ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[101]~173                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[100]~256                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[101]~255                  ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[90]~171                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[91]~170                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[92]~169                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[93]~168                   ; 2       ;
; w_dale:U4|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[81]~166                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[92]~253                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[93]~252                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[84]~250                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[85]~249                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[76]~247                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[77]~246                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[68]~244                   ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[69]~243                   ; 2       ;
; uart_rx:U2|clk_count~7                                                                                                                       ; 2       ;
; uart_rx:U2|clk_count~5                                                                                                                       ; 2       ;
; uart_rx:U2|clk_count~3                                                                                                                       ; 2       ;
; pid_control:PID|Angle_5[0]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[1]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[0]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[1]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[2]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[3]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[4]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[5]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[6]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[7]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[8]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[9]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_4[10]                                                                                                                  ; 2       ;
; pid_control:PID|Angle_4[11]                                                                                                                  ; 2       ;
; pid_control:PID|Angle_3[0]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[1]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[2]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[3]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[4]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[5]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[6]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[7]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[8]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[9]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_3[10]                                                                                                                  ; 2       ;
; pid_control:PID|Angle_3[11]                                                                                                                  ; 2       ;
; pid_control:PID|Angle_2[0]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[1]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[2]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[3]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[4]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[5]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[6]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[7]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[8]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[9]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_2[10]                                                                                                                  ; 2       ;
; pid_control:PID|Angle_2[11]                                                                                                                  ; 2       ;
; uart_rx:U2|Decoder0~7                                                                                                                        ; 2       ;
; uart_rx:U2|Decoder0~6                                                                                                                        ; 2       ;
; uart_rx:U2|Decoder0~5                                                                                                                        ; 2       ;
; uart_rx:U2|Decoder0~4                                                                                                                        ; 2       ;
; w_dale:U4|flag~1                                                                                                                             ; 2       ;
; uart_rx:U2|receive~0                                                                                                                         ; 2       ;
; uart_rx:U2|idle                                                                                                                              ; 2       ;
; uart_rx:U2|clk_count[0]                                                                                                                      ; 2       ;
; uart_rx:U2|clk_count[1]                                                                                                                      ; 2       ;
; uart_rx:U2|clk_count[2]                                                                                                                      ; 2       ;
; uart_rx:module_rx_esp8266|clk_count~14                                                                                                       ; 2       ;
; uart_rx:module_rx_esp8266|clk_count~5                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|clk_count~4                                                                                                        ; 2       ;
; pid_control:PID|Angle_Tmp[3]                                                                                                                 ; 2       ;
; pid_control:PID|Angle_Tmp[4]                                                                                                                 ; 2       ;
; pid_control:PID|Angle_Tmp[5]                                                                                                                 ; 2       ;
; pid_control:PID|Angle_Tmp[6]                                                                                                                 ; 2       ;
; pid_control:PID|Angle_Tmp[7]                                                                                                                 ; 2       ;
; pid_control:PID|Angle_Tmp[10]                                                                                                                ; 2       ;
; pid_control:PID|Angle_Tmp[8]                                                                                                                 ; 2       ;
; pid_control:PID|Angle_Tmp[9]                                                                                                                 ; 2       ;
; uart_rx:module_rx_esp8266|Decoder0~8                                                                                                         ; 2       ;
; uart_rx:module_rx_esp8266|Decoder0~7                                                                                                         ; 2       ;
; uart_rx:U2|dataout1[0]                                                                                                                       ; 2       ;
; uart_rx:U2|dataout1[1]                                                                                                                       ; 2       ;
; uart_rx:U2|dataout1[2]                                                                                                                       ; 2       ;
; uart_rx:U2|dataout1[3]                                                                                                                       ; 2       ;
; uart_rx:U2|dataout1[4]                                                                                                                       ; 2       ;
; uart_rx:U2|dataout1[5]                                                                                                                       ; 2       ;
; uart_rx:U2|dataout1[6]                                                                                                                       ; 2       ;
; uart_rx:U2|frame_end                                                                                                                         ; 2       ;
; uart_rx:U2|dataout1[7]                                                                                                                       ; 2       ;
; uart_rx:module_rx_esp8266|idle                                                                                                               ; 2       ;
; uart_rx:module_rx_esp8266|Decoder0~3                                                                                                         ; 2       ;
; cnt[3]                                                                                                                                       ; 2       ;
; cnt[4]                                                                                                                                       ; 2       ;
; cnt[5]                                                                                                                                       ; 2       ;
; cnt[7]                                                                                                                                       ; 2       ;
; cnt[8]                                                                                                                                       ; 2       ;
; cnt[10]                                                                                                                                      ; 2       ;
; cnt[13]                                                                                                                                      ; 2       ;
; cnt[14]                                                                                                                                      ; 2       ;
; cnt[15]                                                                                                                                      ; 2       ;
; cnt[16]                                                                                                                                      ; 2       ;
; cnt[17]                                                                                                                                      ; 2       ;
; cnt[18]                                                                                                                                      ; 2       ;
; cnt[19]                                                                                                                                      ; 2       ;
; cnt[20]                                                                                                                                      ; 2       ;
; cnt[21]                                                                                                                                      ; 2       ;
; cnt[22]                                                                                                                                      ; 2       ;
; cnt[23]                                                                                                                                      ; 2       ;
; cnt[0]                                                                                                                                       ; 2       ;
; cnt[1]                                                                                                                                       ; 2       ;
; pwm:pwm_right|counter_duty[10]~0                                                                                                             ; 2       ;
; uart_rx:module_rx_esp8266|dataout1[7]                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|dataout1[3]                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|dataout1[6]                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|dataout1[2]                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|dataout1[5]                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|dataout1[1]                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|dataout1[4]                                                                                                        ; 2       ;
; uart_rx:module_rx_esp8266|frame_end                                                                                                          ; 2       ;
; uart_rx:module_rx_esp8266|dataout1[0]                                                                                                        ; 2       ;
; lcd1602:U5|cnt[1]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[2]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[3]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[5]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[6]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[4]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[7]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[8]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[9]                                                                                                                            ; 2       ;
; lcd1602:U5|cnt[11]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[10]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[12]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[14]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[15]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[13]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[16]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[17]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[18]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[19]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[20]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[21]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[22]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[23]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[24]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[25]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[26]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[27]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[28]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[29]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[30]                                                                                                                           ; 2       ;
; lcd1602:U5|cnt[31]                                                                                                                           ; 2       ;
; lcd1602:U5|WideOr10~1                                                                                                                        ; 2       ;
; clk_set:U1|Equal0~3                                                                                                                          ; 2       ;
; clk_set:U1|cnt[5]                                                                                                                            ; 2       ;
; clk_set:U1|cnt[6]                                                                                                                            ; 2       ;
; clk_set:U1|cnt[7]                                                                                                                            ; 2       ;
; clk_set:U1|cnt[8]                                                                                                                            ; 2       ;
; clk_set:U1|cnt[3]                                                                                                                            ; 2       ;
; clk_set:U1|cnt[9]                                                                                                                            ; 2       ;
; clk_set:U1|cnt[10]                                                                                                                           ; 2       ;
; clk_set:U1|cnt[11]                                                                                                                           ; 2       ;
; clk_set:U1|cnt[12]                                                                                                                           ; 2       ;
; clk_set:U1|cnt[13]                                                                                                                           ; 2       ;
; clk_set:U1|cnt[14]                                                                                                                           ; 2       ;
; clk_set:U1|cnt[15]                                                                                                                           ; 2       ;
; clk_set:U1|cnt[0]                                                                                                                            ; 2       ;
; uart_tx:module_tx_esp8266|idle                                                                                                               ; 2       ;
; state.00000111                                                                                                                               ; 2       ;
; state.00010011                                                                                                                               ; 2       ;
; state.00000101                                                                                                                               ; 2       ;
; WideOr12~2                                                                                                                                   ; 2       ;
; state.00010101                                                                                                                               ; 2       ;
; state.00010010                                                                                                                               ; 2       ;
; WideOr0~2                                                                                                                                    ; 2       ;
; state.00011010                                                                                                                               ; 2       ;
; state.00001010                                                                                                                               ; 2       ;
; WideOr0~0                                                                                                                                    ; 2       ;
; WideOr12~0                                                                                                                                   ; 2       ;
; state.00001101                                                                                                                               ; 2       ;
; state.00000000                                                                                                                               ; 2       ;
; WideOr5~2                                                                                                                                    ; 2       ;
; state.00010000                                                                                                                               ; 2       ;
; state.00000011                                                                                                                               ; 2       ;
; WideOr5~1                                                                                                                                    ; 2       ;
; state.00010001                                                                                                                               ; 2       ;
; state.00000100                                                                                                                               ; 2       ;
; uart_tx:module_tx_esp8266|WideOr10~1                                                                                                         ; 2       ;
; uart_tx:module_tx_esp8266|clk_count~9                                                                                                        ; 2       ;
; uart_tx:module_tx_esp8266|clk_count~3                                                                                                        ; 2       ;
; uart_tx:module_tx_esp8266|clk_count[3]~2                                                                                                     ; 2       ;
; pwm:pwm_right|LessThan0~32                                                                                                                   ; 2       ;
; pwm:pwm_right|counter_duty[17]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[18]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[19]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[20]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[21]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[22]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[23]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[24]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[25]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[26]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[27]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[28]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[29]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[30]                                                                                                               ; 2       ;
; pwm:pwm_right|counter_duty[31]                                                                                                               ; 2       ;
; pid_control:PID|ResultOut_r[2]~10                                                                                                            ; 2       ;
; pid_control:PID|ResultOutTmp_r[2]                                                                                                            ; 2       ;
; pid_control:PID|ResultOut_r[3]~9                                                                                                             ; 2       ;
; pwm:pwm_right|lpm_mult:Mult0|multcore:mult_core|romout[1][1]~14                                                                              ; 2       ;
; pid_control:PID|ResultOut_r[12]~0                                                                                                            ; 2       ;
; pwm:pwm_left|LessThan0~32                                                                                                                    ; 2       ;
; pwm:pwm_left|counter_duty[17]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[18]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[19]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[20]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[21]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[22]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[23]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[24]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[25]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[26]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[27]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[28]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[29]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[30]                                                                                                                ; 2       ;
; pwm:pwm_left|counter_duty[31]                                                                                                                ; 2       ;
; pid_control:PID|ResultOut_l[2]~10                                                                                                            ; 2       ;
; pid_control:PID|ResultOutTmp_l[2]                                                                                                            ; 2       ;
; pid_control:PID|ResultOut_l[3]~9                                                                                                             ; 2       ;
; pid_control:PID|ResultOutTmp_l[3]                                                                                                            ; 2       ;
; pwm:pwm_left|lpm_mult:Mult0|multcore:mult_core|romout[1][1]~12                                                                               ; 2       ;
; pid_control:PID|ResultOut_l[12]~0                                                                                                            ; 2       ;
; lcd1602:U5|Selector4~2                                                                                                                       ; 2       ;
; lcd1602:U5|Selector4~0                                                                                                                       ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[78]~108               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[77]~107               ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~153                   ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~152                   ; 2       ;
; lcd1602:U5|lcd_data[2]~4                                                                                                                     ; 2       ;
; lcd1602:U5|Selector9~2                                                                                                                       ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~31                    ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[81]~201                   ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[75]~105               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[70]~104               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[70]~103               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~102               ; 2       ;
; angle_dale:U3|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~101               ; 2       ;
; angle_dale:U3|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|StageOut[97]~207               ; 2       ;
; angle_dale:U3|angle[38]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[41]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[42]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[43]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[45]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[46]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[47]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[33]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[34]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[35]                                                                                                                      ; 2       ;
; angle_dale:U3|angle[37]                                                                                                                      ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[114]~229                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[105]~224                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[105]~223                  ; 2       ;
; w_dale:U4|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_k7f:divider|StageOut[67]~185                   ; 2       ;
; w_dale:U4|w[41]                                                                                                                              ; 2       ;
; w_dale:U4|w[42]                                                                                                                              ; 2       ;
; w_dale:U4|w[43]                                                                                                                              ; 2       ;
; w_dale:U4|w[45]                                                                                                                              ; 2       ;
; w_dale:U4|w[46]                                                                                                                              ; 2       ;
; w_dale:U4|w[33]                                                                                                                              ; 2       ;
; w_dale:U4|w[34]                                                                                                                              ; 2       ;
; w_dale:U4|w[35]                                                                                                                              ; 2       ;
; w_dale:U4|w[37]                                                                                                                              ; 2       ;
; w_dale:U4|w[38]                                                                                                                              ; 2       ;
; lcd1602:U5|WideOr1~11                                                                                                                        ; 2       ;
; lcd1602:U5|WideNor0~0                                                                                                                        ; 2       ;
; lcd1602:U5|Equal1~2                                                                                                                          ; 2       ;
; lcd1602:U5|Equal1~1                                                                                                                          ; 2       ;
; lcd1602:U5|Equal1~0                                                                                                                          ; 2       ;
; uart_tx:module_tx_esp8266|data_wr~1                                                                                                          ; 2       ;
; uart_tx:module_tx_esp8266|clk_count[3]~0                                                                                                     ; 2       ;
; uart_tx:module_tx_esp8266|clk_count[0]                                                                                                       ; 2       ;
; uart_tx:module_tx_esp8266|clk_count[1]                                                                                                       ; 2       ;
; uart_tx:module_tx_esp8266|clk_count[2]                                                                                                       ; 2       ;
; uart_tx:module_tx_esp8266|Selector6~0                                                                                                        ; 2       ;
; lcd1602:U5|lcd_data[7]                                                                                                                       ; 2       ;
; lcd1602:U5|lcd_data[1]                                                                                                                       ; 2       ;
; lcd1602:U5|lcd_en                                                                                                                            ; 2       ;
; lcd1602:U5|lcd_rs                                                                                                                            ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_15_result_int[1]~14    ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_14_result_int[0]~16    ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[0]~10     ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2      ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0      ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[0]~8      ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2      ; 2       ;
; angle_dale:U3|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0      ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_15_result_int[6]~8     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_15_result_int[5]~6     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_15_result_int[4]~4     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_15_result_int[3]~2     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_15_result_int[2]~0     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_14_result_int[1]~14    ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[0]~16    ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_14_result_int[5]~6     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_14_result_int[4]~4     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_14_result_int[3]~2     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_14_result_int[2]~0     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[1]~14    ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[0]~16    ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[5]~6     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[4]~4     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[3]~2     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[2]~0     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[1]~14    ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[5]~6     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[4]~4     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[3]~2     ; 2       ;
; angle_dale:U3|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[2]~0     ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[0]~16    ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[1]~14    ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[0]~16    ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[5]~6     ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[4]~4     ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[3]~2     ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_13_result_int[2]~0     ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[1]~14    ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[5]~6     ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[4]~4     ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[3]~2     ; 2       ;
; angle_dale:U3|lpm_divide:Div2|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|add_sub_12_result_int[2]~0     ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_24~10                         ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_21~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_21~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_21~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_20~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_20~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_20~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_19~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_19~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_19~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_18~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_18~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_18~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_17~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_17~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_17~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_16~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_16~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_16~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_15~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_15~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_15~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_14~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_14~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_14~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_13~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_13~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_13~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_12~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_12~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_12~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_10~4                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_10~2                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_10~0                          ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_9~4                           ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_9~2                           ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_9~0                           ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_8~4                           ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_8~2                           ; 2       ;
; pid_control:PID|lpm_divide:Div0|lpm_divide_o0p:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|op_8~0                           ; 2       ;
; pid_control:PID|Add4~28                                                                                                                      ; 2       ;
; pid_control:PID|Add4~24                                                                                                                      ; 2       ;
; pid_control:PID|Add4~20                                                                                                                      ; 2       ;
; pid_control:PID|Add4~16                                                                                                                      ; 2       ;
; pid_control:PID|Add4~12                                                                                                                      ; 2       ;
; pid_control:PID|Add4~8                                                                                                                       ; 2       ;
; pid_control:PID|Add4~4                                                                                                                       ; 2       ;
; pid_control:PID|Angle_5[2]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[3]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[4]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[5]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[6]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[7]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[8]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[9]                                                                                                                   ; 2       ;
; pid_control:PID|Angle_5[10]                                                                                                                  ; 2       ;
; pid_control:PID|Angle_5[11]                                                                                                                  ; 2       ;
; pid_control:PID|Add5~16                                                                                                                      ; 2       ;
; pid_control:PID|Add5~14                                                                                                                      ; 2       ;
; pid_control:PID|Add5~12                                                                                                                      ; 2       ;
; pid_control:PID|Add5~10                                                                                                                      ; 2       ;
; pid_control:PID|Add5~8                                                                                                                       ; 2       ;
; pid_control:PID|Add5~6                                                                                                                       ; 2       ;
; pid_control:PID|Add5~4                                                                                                                       ; 2       ;
; pid_control:PID|Add5~2                                                                                                                       ; 2       ;
; pid_control:PID|Add5~0                                                                                                                       ; 2       ;
; pwm:pwm_right|LessThan0~26                                                                                                                   ; 2       ;
; pid_control:PID|ResultOutTmp_r[15]                                                                                                           ; 2       ;
; pid_control:PID|ResultOutTmp_r[14]                                                                                                           ; 2       ;
; pid_control:PID|ResultOutTmp_r[13]                                                                                                           ; 2       ;
; pwm:pwm_left|LessThan0~26                                                                                                                    ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[0]~10        ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[0]~10        ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[0]~10        ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[0]~10        ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[0]~10         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2          ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0          ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[0]~10         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[2]~2          ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[1]~0          ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[0]~10         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[2]~2          ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[1]~0          ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[0]~10         ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[2]~2          ; 2       ;
; w_dale:U4|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[1]~0          ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2          ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0          ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2          ; 2       ;
; w_dale:U4|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0          ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|op_6~8                             ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|op_6~6                             ; 2       ;
; w_dale:U4|lpm_divide:Mod1|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider|op_6~4                             ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,465 / 32,401 ( 8 % )  ;
; C16 interconnects           ; 6 / 1,326 ( < 1 % )     ;
; C4 interconnects            ; 764 / 21,816 ( 4 % )    ;
; Direct links                ; 857 / 32,401 ( 3 % )    ;
; Global clocks               ; 5 / 10 ( 50 % )         ;
; Local interconnects         ; 1,211 / 10,320 ( 12 % ) ;
; R24 interconnects           ; 14 / 1,289 ( 1 % )      ;
; R4 interconnects            ; 1,097 / 28,186 ( 4 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.41) ; Number of LABs  (Total = 181) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 0                             ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 7                             ;
; 6                                           ; 2                             ;
; 7                                           ; 4                             ;
; 8                                           ; 3                             ;
; 9                                           ; 5                             ;
; 10                                          ; 3                             ;
; 11                                          ; 5                             ;
; 12                                          ; 5                             ;
; 13                                          ; 9                             ;
; 14                                          ; 16                            ;
; 15                                          ; 14                            ;
; 16                                          ; 98                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.69) ; Number of LABs  (Total = 181) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 46                            ;
; 1 Clock                            ; 56                            ;
; 1 Clock enable                     ; 16                            ;
; 1 Sync. clear                      ; 1                             ;
; 2 Clock enables                    ; 2                             ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.83) ; Number of LABs  (Total = 181) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 5                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 11                            ;
; 11                                           ; 7                             ;
; 12                                           ; 8                             ;
; 13                                           ; 11                            ;
; 14                                           ; 8                             ;
; 15                                           ; 52                            ;
; 16                                           ; 10                            ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 8                             ;
; 20                                           ; 4                             ;
; 21                                           ; 4                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.65) ; Number of LABs  (Total = 181) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 14                            ;
; 2                                               ; 4                             ;
; 3                                               ; 6                             ;
; 4                                               ; 8                             ;
; 5                                               ; 13                            ;
; 6                                               ; 9                             ;
; 7                                               ; 17                            ;
; 8                                               ; 25                            ;
; 9                                               ; 23                            ;
; 10                                              ; 8                             ;
; 11                                              ; 12                            ;
; 12                                              ; 13                            ;
; 13                                              ; 7                             ;
; 14                                              ; 3                             ;
; 15                                              ; 4                             ;
; 16                                              ; 10                            ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.73) ; Number of LABs  (Total = 181) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 10                            ;
; 5                                            ; 4                             ;
; 6                                            ; 7                             ;
; 7                                            ; 5                             ;
; 8                                            ; 8                             ;
; 9                                            ; 6                             ;
; 10                                           ; 14                            ;
; 11                                           ; 12                            ;
; 12                                           ; 18                            ;
; 13                                           ; 10                            ;
; 14                                           ; 8                             ;
; 15                                           ; 12                            ;
; 16                                           ; 14                            ;
; 17                                           ; 15                            ;
; 18                                           ; 9                             ;
; 19                                           ; 5                             ;
; 20                                           ; 1                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 0                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 17           ; 0            ; 17           ; 0            ; 0            ; 18        ; 17           ; 0            ; 18        ; 18        ; 0            ; 14           ; 0            ; 0            ; 4            ; 0            ; 14           ; 4            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 18           ; 1            ; 18           ; 18           ; 0         ; 1            ; 18           ; 0         ; 0         ; 18           ; 4            ; 18           ; 18           ; 14           ; 18           ; 4            ; 14           ; 18           ; 18           ; 18           ; 4            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; tx_esp8266         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_en             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rw             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_l              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_r              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_sys            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx_esp8266         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx_mpu6050         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_set:U1|clk  ; clk_set:U1|clk       ; 3.8               ;
; clk_sys         ; clk_sys              ; 2.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+------------------------------------+-------------------------------------+-------------------+
; Source Register                    ; Destination Register                ; Delay Added in ns ;
+------------------------------------+-------------------------------------+-------------------+
; clk_set:U1|clk                     ; clk_set:U1|clk                      ; 2.232             ;
; sig                                ; sig                                 ; 1.924             ;
; clk_set:U1|cnt[15]                 ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[14]                 ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[13]                 ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[12]                 ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[11]                 ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[10]                 ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[9]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[8]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[7]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[6]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[5]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[3]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[4]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[1]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[0]                  ; clk_set:U1|clk                      ; 1.116             ;
; clk_set:U1|cnt[2]                  ; clk_set:U1|clk                      ; 1.116             ;
; cnt[23]                            ; sig                                 ; 0.396             ;
; cnt[22]                            ; sig                                 ; 0.396             ;
; cnt[21]                            ; sig                                 ; 0.396             ;
; cnt[20]                            ; sig                                 ; 0.396             ;
; cnt[19]                            ; sig                                 ; 0.396             ;
; cnt[18]                            ; sig                                 ; 0.396             ;
; cnt[17]                            ; sig                                 ; 0.396             ;
; cnt[16]                            ; sig                                 ; 0.396             ;
; cnt[15]                            ; sig                                 ; 0.396             ;
; cnt[14]                            ; sig                                 ; 0.396             ;
; cnt[12]                            ; sig                                 ; 0.396             ;
; cnt[11]                            ; sig                                 ; 0.396             ;
; cnt[13]                            ; sig                                 ; 0.396             ;
; cnt[10]                            ; sig                                 ; 0.396             ;
; cnt[8]                             ; sig                                 ; 0.396             ;
; cnt[7]                             ; sig                                 ; 0.396             ;
; cnt[5]                             ; sig                                 ; 0.396             ;
; cnt[4]                             ; sig                                 ; 0.396             ;
; cnt[3]                             ; sig                                 ; 0.396             ;
; cnt[6]                             ; sig                                 ; 0.396             ;
; cnt[9]                             ; sig                                 ; 0.396             ;
; cnt[1]                             ; sig                                 ; 0.396             ;
; cnt[0]                             ; sig                                 ; 0.396             ;
; cnt[2]                             ; sig                                 ; 0.396             ;
; uart_tx:module_tx_esp8266|wrsigbuf ; uart_tx:module_tx_esp8266|wrsigrise ; 0.151             ;
; lcd1602:U5|state1[0]               ; lcd1602:U5|state1[4]                ; 0.054             ;
+------------------------------------+-------------------------------------+-------------------+
Note: This table only shows the top 44 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "lcd1602"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 18 total pins
    Info (169086): Pin lcd_rw not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lcd1602.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_sys~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node clk_set:U1|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_set:U1|clk~0
Info (176353): Automatically promoted node sig 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sig~0
        Info (176357): Destination node uart_tx:module_tx_esp8266|wrsigbuf
        Info (176357): Destination node uart_tx:module_tx_esp8266|wrsigrise~0
Info (176353): Automatically promoted node uart_rx:U2|rx_int 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst_n~input (placed in PIN 90 (CLK5, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node datasend_esp8266[5]
        Info (176357): Destination node datasend_esp8266[3]
        Info (176357): Destination node datasend_esp8266[2]
        Info (176357): Destination node datasend_esp8266[1]
        Info (176357): Destination node datasend_esp8266[0]
        Info (176357): Destination node datasend_esp8266[4]
        Info (176357): Destination node datasend_esp8266[6]
        Info (176357): Destination node uart_rx:module_rx_esp8266|dataout[4]~0
        Info (176357): Destination node uart_rx:module_rx_esp8266|Decoder0~2
        Info (176357): Destination node uart_rx:U2|dataout[0]~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Data/FPGA/fenglibai(UART)/Code/output_files/lcd1602.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1406 megabytes
    Info: Processing ended: Wed Aug 29 15:57:15 2018
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Data/FPGA/fenglibai(UART)/Code/output_files/lcd1602.fit.smsg.


