TimeQuest Timing Analyzer report for contador
Sun Dec 03 19:22:14 2023
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_top'
 13. Slow 1200mV 85C Model Setup: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'
 14. Slow 1200mV 85C Model Setup: 'botao_seletor'
 15. Slow 1200mV 85C Model Setup: 'controlador_display:Display_Control_inst|b'
 16. Slow 1200mV 85C Model Hold: 'controlador_display:Display_Control_inst|b'
 17. Slow 1200mV 85C Model Hold: 'clock_top'
 18. Slow 1200mV 85C Model Hold: 'botao_seletor'
 19. Slow 1200mV 85C Model Hold: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clock_top'
 28. Slow 1200mV 0C Model Setup: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'
 29. Slow 1200mV 0C Model Setup: 'botao_seletor'
 30. Slow 1200mV 0C Model Setup: 'controlador_display:Display_Control_inst|b'
 31. Slow 1200mV 0C Model Hold: 'controlador_display:Display_Control_inst|b'
 32. Slow 1200mV 0C Model Hold: 'clock_top'
 33. Slow 1200mV 0C Model Hold: 'botao_seletor'
 34. Slow 1200mV 0C Model Hold: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clock_top'
 42. Fast 1200mV 0C Model Setup: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'
 43. Fast 1200mV 0C Model Setup: 'botao_seletor'
 44. Fast 1200mV 0C Model Setup: 'controlador_display:Display_Control_inst|b'
 45. Fast 1200mV 0C Model Hold: 'controlador_display:Display_Control_inst|b'
 46. Fast 1200mV 0C Model Hold: 'clock_top'
 47. Fast 1200mV 0C Model Hold: 'botao_seletor'
 48. Fast 1200mV 0C Model Hold: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; contador                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
;     Processor 3            ;   0.8%      ;
;     Processor 4            ;   0.8%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------+
; Clock Name                                                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                          ;
+------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------+
; botao_seletor                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { botao_seletor }                                                                ;
; clock_top                                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_top }                                                                    ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out } ;
; controlador_display:Display_Control_inst|b                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador_display:Display_Control_inst|b }                                   ;
+------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                                           ;
+-------------+-----------------+------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                                   ; Note                                                          ;
+-------------+-----------------+------------------------------------------------------------------------------+---------------------------------------------------------------+
; 214.55 MHz  ; 214.55 MHz      ; clock_top                                                                    ;                                                               ;
; 223.56 MHz  ; 223.56 MHz      ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ;                                                               ;
; 992.06 MHz  ; 250.0 MHz       ; botao_seletor                                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1246.88 MHz ; 500.0 MHz       ; controlador_display:Display_Control_inst|b                                   ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                   ;
+------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                        ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------+--------+---------------+
; clock_top                                                                    ; -3.661 ; -221.381      ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; -3.473 ; -347.387      ;
; botao_seletor                                                                ; -0.008 ; -0.008        ;
; controlador_display:Display_Control_inst|b                                   ; 0.198  ; 0.000         ;
+------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                   ;
+------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                        ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------+-------+---------------+
; controlador_display:Display_Control_inst|b                                   ; 0.357 ; 0.000         ;
; clock_top                                                                    ; 0.382 ; 0.000         ;
; botao_seletor                                                                ; 0.417 ; 0.000         ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.481 ; 0.000         ;
+------------------------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                     ;
+------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                        ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------+--------+---------------+
; clock_top                                                                    ; -3.000 ; -116.000      ;
; botao_seletor                                                                ; -3.000 ; -8.000        ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; -1.000 ; -128.000      ;
; controlador_display:Display_Control_inst|b                                   ; -1.000 ; -2.000        ;
+------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_top'                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.661 ; controlador_display:Display_Control_inst|contador[20]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.596      ;
; -3.525 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.065     ; 4.455      ;
; -3.481 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.416      ;
; -3.458 ; controlador_display:Display_Control_inst|contador[18]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.393      ;
; -3.456 ; controlador_display:Display_Control_inst|contador[16]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.391      ;
; -3.446 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.065     ; 4.376      ;
; -3.427 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.362      ;
; -3.412 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.347      ;
; -3.402 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 4.333      ;
; -3.399 ; controlador_display:Display_Control_inst|contador[22]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.334      ;
; -3.398 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 4.329      ;
; -3.357 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.292      ;
; -3.323 ; controlador_display:Display_Control_inst|contador[26]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.258      ;
; -3.303 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 4.234      ;
; -3.297 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.065     ; 4.227      ;
; -3.287 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.222      ;
; -3.286 ; controlador_display:Display_Control_inst|contador[1]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 4.223      ;
; -3.254 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.189      ;
; -3.231 ; controlador_display:Display_Control_inst|contador[31]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.166      ;
; -3.215 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 4.152      ;
; -3.207 ; controlador_display:Display_Control_inst|contador[0]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 4.144      ;
; -3.204 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 4.135      ;
; -3.201 ; controlador_display:Display_Control_inst|contador[6]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 4.138      ;
; -3.196 ; controlador_display:Display_Control_inst|contador[30]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.131      ;
; -3.190 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 4.123      ;
; -3.148 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 4.083      ;
; -3.115 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 4.046      ;
; -3.111 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 4.044      ;
; -3.107 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 4.038      ;
; -3.103 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 4.040      ;
; -3.069 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 4.000      ;
; -3.058 ; controlador_display:Display_Control_inst|contador[2]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.995      ;
; -3.049 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.980      ;
; -3.048 ; controlador_display:Display_Control_inst|contador[24]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 3.983      ;
; -2.961 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.894      ;
; -2.957 ; controlador_display:Display_Control_inst|contador[28]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.060     ; 3.892      ;
; -2.947 ; controlador_display:Display_Control_inst|contador[10]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.884      ;
; -2.928 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.861      ;
; -2.861 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.792      ;
; -2.783 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.716      ;
; -2.780 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.713      ;
; -2.732 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.665      ;
; -2.720 ; controlador_display:Display_Control_inst|contador[7]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.653      ;
; -2.718 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.658      ;
; -2.710 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.641      ;
; -2.699 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.636      ;
; -2.694 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.625      ;
; -2.681 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.612      ;
; -2.669 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.608      ;
; -2.652 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.592      ;
; -2.645 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.063     ; 3.577      ;
; -2.628 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.567      ;
; -2.623 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[25] ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.556      ;
; -2.615 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.555      ;
; -2.614 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.545      ;
; -2.610 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.550      ;
; -2.609 ; controlador_display:Display_Control_inst|contador[14]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.546      ;
; -2.590 ; controlador_display:Display_Control_inst|contador[11]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.527      ;
; -2.583 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.065     ; 3.513      ;
; -2.582 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.522      ;
; -2.581 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.520      ;
; -2.571 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.504      ;
; -2.571 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.511      ;
; -2.565 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.505      ;
; -2.563 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.502      ;
; -2.563 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.065     ; 3.493      ;
; -2.562 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.065     ; 3.492      ;
; -2.561 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.063     ; 3.493      ;
; -2.538 ; controlador_display:Display_Control_inst|contador[8]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.471      ;
; -2.538 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.063     ; 3.470      ;
; -2.534 ; controlador_display:Display_Control_inst|contador[9]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.467      ;
; -2.533 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.473      ;
; -2.527 ; controlador_display:Display_Control_inst|contador[12]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.460      ;
; -2.518 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.451      ;
; -2.498 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.429      ;
; -2.498 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.438      ;
; -2.497 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[25] ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.430      ;
; -2.497 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.437      ;
; -2.492 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|contador[31]                          ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.423      ;
; -2.484 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.423      ;
; -2.473 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.413      ;
; -2.465 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[22] ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.398      ;
; -2.458 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.389      ;
; -2.444 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.377      ;
; -2.441 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.382      ;
; -2.440 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.380      ;
; -2.436 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.376      ;
; -2.436 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.064     ; 3.367      ;
; -2.431 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[11] ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.368      ;
; -2.431 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[12] ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.368      ;
; -2.430 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.371      ;
; -2.424 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.363      ;
; -2.421 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[18]   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.361      ;
; -2.413 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[25] ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.346      ;
; -2.413 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.354      ;
; -2.408 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[19] ; clock_top    ; clock_top   ; 1.000        ; -0.065     ; 3.338      ;
; -2.401 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.062     ; 3.334      ;
; -2.400 ; controlador_display:Display_Control_inst|contador[4]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.337      ;
; -2.392 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[18] ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.332      ;
; -2.389 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[14]   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.329      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'                                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                                                 ; Latch Clock                                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; -3.473 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.419      ;
; -3.465 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 4.045      ;
; -3.451 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 4.031      ;
; -3.393 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.973      ;
; -3.328 ; contador:contador_inst|cont3[18] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.908      ;
; -3.327 ; contador:contador_inst|cont3[29] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.907      ;
; -3.316 ; contador:contador_inst|cont3[28] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.896      ;
; -3.296 ; contador:contador_inst|cont4[28] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.242      ;
; -3.288 ; contador:contador_inst|cont4[25] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.234      ;
; -3.288 ; contador:contador_inst|cont3[21] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.868      ;
; -3.283 ; contador:contador_inst|cont4[29] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.229      ;
; -3.264 ; contador:contador_inst|cont4[26] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.210      ;
; -3.237 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont3[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.061     ; 4.171      ;
; -3.237 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont3[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.061     ; 4.171      ;
; -3.212 ; contador:contador_inst|cont3[17] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.792      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.203 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.060     ; 4.138      ;
; -3.202 ; contador:contador_inst|cont4[31] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.148      ;
; -3.199 ; contador:contador_inst|cont4[18] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.145      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.189 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.758      ;
; -3.186 ; contador:contador_inst|cont4[2]  ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 4.134      ;
; -3.179 ; contador:contador_inst|cont3[11] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.050     ; 4.124      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.175 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.744      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.171 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.087     ; 4.079      ;
; -3.160 ; contador:contador_inst|cont4[21] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.106      ;
; -3.149 ; contador:contador_inst|cont3[20] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.729      ;
; -3.145 ; contador:contador_inst|cont3[15] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.414     ; 3.726      ;
; -3.142 ; contador:contador_inst|cont1[29] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.427     ; 3.710      ;
; -3.127 ; contador:contador_inst|cont3[23] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.707      ;
; -3.122 ; contador:contador_inst|cont3[10] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.050     ; 4.067      ;
; -3.119 ; contador:contador_inst|cont1[24] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.427     ; 3.687      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.117 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.426     ; 3.686      ;
; -3.115 ; contador:contador_inst|cont4[23] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 4.061      ;
; -3.114 ; contador:contador_inst|cont1[17] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.427     ; 3.682      ;
; -3.109 ; contador:contador_inst|cont1[22] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.427     ; 3.677      ;
; -3.102 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.437     ; 3.660      ;
; -3.102 ; contador:contador_inst|cont3[16] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.415     ; 3.682      ;
; -3.095 ; contador:contador_inst|cont1[28] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.427     ; 3.663      ;
; -3.086 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.290      ; 4.371      ;
; -3.086 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.290      ; 4.371      ;
; -3.086 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.290      ; 4.371      ;
; -3.086 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.290      ; 4.371      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'botao_seletor'                                                                                                                           ;
+--------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.008 ; control:control_inst|estado_atual.RESET_estado ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 1.000        ; -0.043     ; 0.980      ;
; 0.099  ; control:control_inst|estado_atual.C            ; control:control_inst|estado_atual.D ; botao_seletor ; botao_seletor ; 1.000        ; -0.043     ; 0.873      ;
; 0.104  ; control:control_inst|estado_atual.B            ; control:control_inst|estado_atual.C ; botao_seletor ; botao_seletor ; 1.000        ; -0.043     ; 0.868      ;
; 0.141  ; control:control_inst|estado_atual.A            ; control:control_inst|estado_atual.B ; botao_seletor ; botao_seletor ; 1.000        ; -0.043     ; 0.831      ;
; 0.248  ; control:control_inst|estado_atual.D            ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 1.000        ; -0.043     ; 0.724      ;
+--------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlador_display:Display_Control_inst|b'                                                                                                                                                                ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.198 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.063     ; 0.734      ;
; 0.273 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.063     ; 0.659      ;
; 0.273 ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.063     ; 0.659      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlador_display:Display_Control_inst|b'                                                                                                                                                                 ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.357 ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.063      ; 0.580      ;
; 0.405 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.063      ; 0.625      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_top'                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock                                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.382 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|clock_out     ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|clock_out     ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|clock_out   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|clock_out   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.038      ; 0.577      ;
; 0.556 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.775      ;
; 0.557 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; clock_top   ; 0.000        ; 2.181      ; 3.126      ;
; 0.559 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.076      ; 0.792      ;
; 0.560 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.780      ;
; 0.568 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|contador[15]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|contador[13]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[16] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|contador[29]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|contador[19]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; controlador_display:Display_Control_inst|contador[11]                          ; controlador_display:Display_Control_inst|contador[11]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|contador[5]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[24] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; controlador_display:Display_Control_inst|contador[6]                           ; controlador_display:Display_Control_inst|contador[6]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; controlador_display:Display_Control_inst|contador[31]                          ; controlador_display:Display_Control_inst|contador[31]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|contador[27]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|contador[21]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|contador[17]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[7]    ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[7]    ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; controlador_display:Display_Control_inst|contador[22]                          ; controlador_display:Display_Control_inst|contador[22]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; controlador_display:Display_Control_inst|contador[16]                          ; controlador_display:Display_Control_inst|contador[16]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[15] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|contador[25]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|contador[23]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; controlador_display:Display_Control_inst|contador[18]                          ; controlador_display:Display_Control_inst|contador[18]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; controlador_display:Display_Control_inst|contador[14]                          ; controlador_display:Display_Control_inst|contador[14]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; controlador_display:Display_Control_inst|contador[4]                           ; controlador_display:Display_Control_inst|contador[4]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; controlador_display:Display_Control_inst|contador[30]                          ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; controlador_display:Display_Control_inst|contador[10]                          ; controlador_display:Display_Control_inst|contador[10]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; controlador_display:Display_Control_inst|contador[28]                          ; controlador_display:Display_Control_inst|contador[28]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; controlador_display:Display_Control_inst|contador[26]                          ; controlador_display:Display_Control_inst|contador[26]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; controlador_display:Display_Control_inst|contador[24]                          ; controlador_display:Display_Control_inst|contador[24]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; controlador_display:Display_Control_inst|contador[20]                          ; controlador_display:Display_Control_inst|contador[20]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.793      ;
; 0.588 ; controlador_display:Display_Control_inst|contador[1]                           ; controlador_display:Display_Control_inst|contador[1]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.807      ;
; 0.591 ; controlador_display:Display_Control_inst|contador[2]                           ; controlador_display:Display_Control_inst|contador[2]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.810      ;
; 0.596 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.815      ;
; 0.599 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.818      ;
; 0.600 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.819      ;
; 0.610 ; controlador_display:Display_Control_inst|contador[0]                           ; controlador_display:Display_Control_inst|contador[0]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 0.829      ;
; 0.725 ; controlador_display:Display_Control_inst|b                                     ; controlador_display:Display_Control_inst|b                                     ; controlador_display:Display_Control_inst|b                                   ; clock_top   ; 0.000        ; 2.188      ; 3.299      ;
; 0.805 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.024      ;
; 0.831 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.076      ; 1.064      ;
; 0.833 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.054      ;
; 0.841 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|contador[16]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.064      ; 1.062      ;
; 0.843 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|contador[14]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.063      ; 1.063      ;
; 0.844 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|contador[6]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|contador[18]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|contador[20]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[14]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|contador[22]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|contador[28]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|contador[26]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|contador[24]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[9]    ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[11]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.064      ; 1.070      ;
; 0.849 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.068      ;
; 0.851 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[18]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[18]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.062      ; 1.070      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'botao_seletor'                                                                                                                           ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.417 ; control:control_inst|estado_atual.D            ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 0.000        ; 0.043      ; 0.617      ;
; 0.535 ; control:control_inst|estado_atual.A            ; control:control_inst|estado_atual.B ; botao_seletor ; botao_seletor ; 0.000        ; 0.043      ; 0.735      ;
; 0.558 ; control:control_inst|estado_atual.B            ; control:control_inst|estado_atual.C ; botao_seletor ; botao_seletor ; 0.000        ; 0.043      ; 0.758      ;
; 0.566 ; control:control_inst|estado_atual.C            ; control:control_inst|estado_atual.D ; botao_seletor ; botao_seletor ; 0.000        ; 0.043      ; 0.766      ;
; 0.633 ; control:control_inst|estado_atual.RESET_estado ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 0.000        ; 0.043      ; 0.833      ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'                                                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                                                 ; Latch Clock                                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; 0.481 ; contador:contador_inst|cont2[21] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.426      ; 1.064      ;
; 0.481 ; contador:contador_inst|cont2[7]  ; contador:contador_inst|cont2[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.426      ; 1.064      ;
; 0.482 ; contador:contador_inst|cont2[23] ; contador:contador_inst|cont2[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.426      ; 1.065      ;
; 0.494 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.427      ; 1.078      ;
; 0.494 ; contador:contador_inst|cont3[6]  ; contador:contador_inst|cont3[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.426      ; 1.077      ;
; 0.495 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.426      ; 1.078      ;
; 0.496 ; contador:contador_inst|cont2[30] ; contador:contador_inst|cont2[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.426      ; 1.079      ;
; 0.496 ; contador:contador_inst|cont3[26] ; contador:contador_inst|cont3[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.427      ; 1.080      ;
; 0.496 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.427      ; 1.080      ;
; 0.496 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.427      ; 1.080      ;
; 0.496 ; contador:contador_inst|cont3[4]  ; contador:contador_inst|cont3[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.426      ; 1.079      ;
; 0.498 ; contador:contador_inst|cont3[26] ; contador:contador_inst|cont3[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.427      ; 1.082      ;
; 0.499 ; contador:contador_inst|cont2[20] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.426      ; 1.082      ;
; 0.554 ; contador:contador_inst|cont1[13] ; contador:contador_inst|cont1[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.787      ;
; 0.554 ; contador:contador_inst|cont1[29] ; contador:contador_inst|cont1[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; contador:contador_inst|cont1[19] ; contador:contador_inst|cont1[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; contador:contador_inst|cont1[15] ; contador:contador_inst|cont1[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.787      ;
; 0.554 ; contador:contador_inst|cont2[5]  ; contador:contador_inst|cont2[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; contador:contador_inst|cont3[29] ; contador:contador_inst|cont3[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; contador:contador_inst|cont3[19] ; contador:contador_inst|cont3[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; contador:contador_inst|cont3[15] ; contador:contador_inst|cont3[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.787      ;
; 0.555 ; contador:contador_inst|cont1[11] ; contador:contador_inst|cont1[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; contador:contador_inst|cont1[17] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont1[31] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont1[27] ; contador:contador_inst|cont1[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont1[21] ; contador:contador_inst|cont1[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont1[5]  ; contador:contador_inst|cont1[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; contador:contador_inst|cont2[6]  ; contador:contador_inst|cont2[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont3[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont3[21] ; contador:contador_inst|cont3[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont3[17] ; contador:contador_inst|cont3[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont3[27] ; contador:contador_inst|cont3[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; contador:contador_inst|cont3[5]  ; contador:contador_inst|cont3[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; contador:contador_inst|cont1[6]  ; contador:contador_inst|cont1[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; contador:contador_inst|cont1[16] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.790      ;
; 0.556 ; contador:contador_inst|cont1[22] ; contador:contador_inst|cont1[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.790      ;
; 0.556 ; contador:contador_inst|cont2[9]  ; contador:contador_inst|cont2[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.790      ;
; 0.556 ; contador:contador_inst|cont3[16] ; contador:contador_inst|cont3[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.790      ;
; 0.556 ; contador:contador_inst|cont2[31] ; contador:contador_inst|cont2[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.789      ;
; 0.557 ; contador:contador_inst|cont1[9]  ; contador:contador_inst|cont1[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; contador:contador_inst|cont1[25] ; contador:contador_inst|cont1[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; contador:contador_inst|cont1[23] ; contador:contador_inst|cont1[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; contador:contador_inst|cont1[18] ; contador:contador_inst|cont1[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; contador:contador_inst|cont1[7]  ; contador:contador_inst|cont1[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; contador:contador_inst|cont2[14] ; contador:contador_inst|cont2[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; contador:contador_inst|cont2[2]  ; contador:contador_inst|cont2[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont3[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; contador:contador_inst|cont3[18] ; contador:contador_inst|cont3[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; contador:contador_inst|cont2[22] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; contador:contador_inst|cont3[23] ; contador:contador_inst|cont3[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; contador:contador_inst|cont3[7]  ; contador:contador_inst|cont3[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.790      ;
; 0.558 ; contador:contador_inst|cont1[30] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; contador:contador_inst|cont1[14] ; contador:contador_inst|cont1[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; contador:contador_inst|cont1[2]  ; contador:contador_inst|cont1[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; contador:contador_inst|cont2[25] ; contador:contador_inst|cont2[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont2[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; contador:contador_inst|cont2[4]  ; contador:contador_inst|cont2[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont3[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; contador:contador_inst|cont2[8]  ; contador:contador_inst|cont2[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.792      ;
; 0.559 ; contador:contador_inst|cont1[8]  ; contador:contador_inst|cont1[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.792      ;
; 0.559 ; contador:contador_inst|cont1[28] ; contador:contador_inst|cont1[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; contador:contador_inst|cont1[26] ; contador:contador_inst|cont1[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; contador:contador_inst|cont1[24] ; contador:contador_inst|cont1[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; contador:contador_inst|cont1[20] ; contador:contador_inst|cont1[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; contador:contador_inst|cont1[12] ; contador:contador_inst|cont1[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.792      ;
; 0.559 ; contador:contador_inst|cont1[10] ; contador:contador_inst|cont1[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.792      ;
; 0.559 ; contador:contador_inst|cont1[4]  ; contador:contador_inst|cont1[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.792      ;
; 0.559 ; contador:contador_inst|cont3[20] ; contador:contador_inst|cont3[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; contador:contador_inst|cont3[24] ; contador:contador_inst|cont3[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; contador:contador_inst|cont3[28] ; contador:contador_inst|cont3[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.077      ; 0.793      ;
; 0.560 ; contador:contador_inst|cont2[24] ; contador:contador_inst|cont2[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.076      ; 0.793      ;
; 0.568 ; contador:contador_inst|cont3[13] ; contador:contador_inst|cont3[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; contador:contador_inst|cont2[29] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; contador:contador_inst|cont2[19] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; contador:contador_inst|cont3[11] ; contador:contador_inst|cont3[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; contador:contador_inst|cont4[29] ; contador:contador_inst|cont4[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; contador:contador_inst|cont4[19] ; contador:contador_inst|cont4[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; contador:contador_inst|cont4[15] ; contador:contador_inst|cont4[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; contador:contador_inst|cont4[13] ; contador:contador_inst|cont4[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; contador:contador_inst|cont2[27] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; contador:contador_inst|cont2[21] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; contador:contador_inst|cont2[17] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; contador:contador_inst|cont3[6]  ; contador:contador_inst|cont3[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; contador:contador_inst|cont4[31] ; contador:contador_inst|cont4[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; contador:contador_inst|cont4[27] ; contador:contador_inst|cont4[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; contador:contador_inst|cont4[21] ; contador:contador_inst|cont4[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; contador:contador_inst|cont4[17] ; contador:contador_inst|cont4[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; contador:contador_inst|cont4[11] ; contador:contador_inst|cont4[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; contador:contador_inst|cont4[5]  ; contador:contador_inst|cont4[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; contador:contador_inst|cont2[16] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; contador:contador_inst|cont2[7]  ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; contador:contador_inst|cont3[9]  ; contador:contador_inst|cont3[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont4[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; contador:contador_inst|cont4[6]  ; contador:contador_inst|cont4[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; contador:contador_inst|cont2[23] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; contador:contador_inst|cont2[18] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; contador:contador_inst|cont3[2]  ; contador:contador_inst|cont3[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; contador:contador_inst|cont4[25] ; contador:contador_inst|cont4[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.062      ; 0.791      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                            ;
+-------------+-----------------+------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                                   ; Note                                                          ;
+-------------+-----------------+------------------------------------------------------------------------------+---------------------------------------------------------------+
; 238.55 MHz  ; 238.55 MHz      ; clock_top                                                                    ;                                                               ;
; 245.52 MHz  ; 245.52 MHz      ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ;                                                               ;
; 1112.35 MHz ; 250.0 MHz       ; botao_seletor                                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1388.89 MHz ; 500.0 MHz       ; controlador_display:Display_Control_inst|b                                   ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                    ;
+------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                        ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------+--------+---------------+
; clock_top                                                                    ; -3.192 ; -184.521      ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; -3.073 ; -301.241      ;
; botao_seletor                                                                ; 0.101  ; 0.000         ;
; controlador_display:Display_Control_inst|b                                   ; 0.280  ; 0.000         ;
+------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                    ;
+------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                        ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------+-------+---------------+
; controlador_display:Display_Control_inst|b                                   ; 0.312 ; 0.000         ;
; clock_top                                                                    ; 0.333 ; 0.000         ;
; botao_seletor                                                                ; 0.375 ; 0.000         ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.428 ; 0.000         ;
+------------------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                      ;
+------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                        ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------+--------+---------------+
; clock_top                                                                    ; -3.000 ; -116.000      ;
; botao_seletor                                                                ; -3.000 ; -8.000        ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; -1.000 ; -128.000      ;
; controlador_display:Display_Control_inst|b                                   ; -1.000 ; -2.000        ;
+------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_top'                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.192 ; controlador_display:Display_Control_inst|contador[20]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 4.133      ;
; -3.067 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.059     ; 4.003      ;
; -3.029 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.970      ;
; -3.004 ; controlador_display:Display_Control_inst|contador[18]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.945      ;
; -3.002 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.059     ; 3.938      ;
; -3.001 ; controlador_display:Display_Control_inst|contador[16]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.942      ;
; -2.973 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.914      ;
; -2.966 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.907      ;
; -2.959 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.896      ;
; -2.956 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.893      ;
; -2.952 ; controlador_display:Display_Control_inst|contador[22]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.893      ;
; -2.918 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.859      ;
; -2.884 ; controlador_display:Display_Control_inst|contador[26]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.825      ;
; -2.875 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.812      ;
; -2.865 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.059     ; 3.801      ;
; -2.849 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.790      ;
; -2.834 ; controlador_display:Display_Control_inst|contador[1]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.777      ;
; -2.830 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.771      ;
; -2.809 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.747      ;
; -2.800 ; controlador_display:Display_Control_inst|contador[31]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.741      ;
; -2.789 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.732      ;
; -2.782 ; controlador_display:Display_Control_inst|contador[6]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.725      ;
; -2.769 ; controlador_display:Display_Control_inst|contador[0]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.712      ;
; -2.769 ; controlador_display:Display_Control_inst|contador[30]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.710      ;
; -2.762 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.702      ;
; -2.741 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.679      ;
; -2.735 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.673      ;
; -2.726 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.666      ;
; -2.723 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.664      ;
; -2.701 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.644      ;
; -2.695 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.633      ;
; -2.641 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.579      ;
; -2.639 ; controlador_display:Display_Control_inst|contador[24]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.580      ;
; -2.632 ; controlador_display:Display_Control_inst|contador[2]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.575      ;
; -2.562 ; controlador_display:Display_Control_inst|contador[10]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.505      ;
; -2.561 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.501      ;
; -2.560 ; controlador_display:Display_Control_inst|contador[28]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.054     ; 3.501      ;
; -2.530 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.470      ;
; -2.518 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.456      ;
; -2.446 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.386      ;
; -2.392 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.332      ;
; -2.368 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.306      ;
; -2.364 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.304      ;
; -2.340 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.278      ;
; -2.331 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.274      ;
; -2.328 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.274      ;
; -2.327 ; controlador_display:Display_Control_inst|contador[7]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.267      ;
; -2.322 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.260      ;
; -2.277 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.050     ; 3.222      ;
; -2.255 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.201      ;
; -2.249 ; controlador_display:Display_Control_inst|contador[14]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.192      ;
; -2.246 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.184      ;
; -2.238 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.178      ;
; -2.235 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.050     ; 3.180      ;
; -2.233 ; controlador_display:Display_Control_inst|contador[11]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 3.176      ;
; -2.231 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.177      ;
; -2.220 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.158      ;
; -2.204 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.150      ;
; -2.202 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[25] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.141      ;
; -2.190 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.136      ;
; -2.185 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.059     ; 3.121      ;
; -2.183 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.129      ;
; -2.164 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.059     ; 3.100      ;
; -2.162 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.108      ;
; -2.159 ; controlador_display:Display_Control_inst|contador[8]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.099      ;
; -2.156 ; controlador_display:Display_Control_inst|contador[9]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.096      ;
; -2.150 ; controlador_display:Display_Control_inst|contador[12]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.055     ; 3.090      ;
; -2.150 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.059     ; 3.086      ;
; -2.146 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.092      ;
; -2.144 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.082      ;
; -2.141 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.050     ; 3.086      ;
; -2.138 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.084      ;
; -2.125 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.071      ;
; -2.122 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.057     ; 3.060      ;
; -2.117 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.048     ; 3.064      ;
; -2.101 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; clock_top    ; clock_top   ; 1.000        ; -0.048     ; 3.048      ;
; -2.101 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.040      ;
; -2.095 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[22] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.034      ;
; -2.089 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[25] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.028      ;
; -2.082 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[12] ; clock_top    ; clock_top   ; 1.000        ; -0.051     ; 3.026      ;
; -2.082 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.048     ; 3.029      ;
; -2.081 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[11] ; clock_top    ; clock_top   ; 1.000        ; -0.051     ; 3.025      ;
; -2.079 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.048     ; 3.026      ;
; -2.078 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 3.017      ;
; -2.073 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 3.010      ;
; -2.071 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.048     ; 3.018      ;
; -2.067 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.013      ;
; -2.060 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|contador[31]                          ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 2.999      ;
; -2.056 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[18]   ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 3.002      ;
; -2.053 ; controlador_display:Display_Control_inst|contador[4]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.052     ; 2.996      ;
; -2.050 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 2.996      ;
; -2.047 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[18] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 2.993      ;
; -2.047 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.056     ; 2.986      ;
; -2.038 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.058     ; 2.975      ;
; -2.037 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.048     ; 2.984      ;
; -2.036 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[19] ; clock_top    ; clock_top   ; 1.000        ; -0.059     ; 2.972      ;
; -2.036 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[16] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 2.982      ;
; -2.036 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[21] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 2.982      ;
; -2.035 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[14] ; clock_top    ; clock_top   ; 1.000        ; -0.050     ; 2.980      ;
; -2.035 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[19] ; clock_top    ; clock_top   ; 1.000        ; -0.049     ; 2.981      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'                                                                                                                                                                          ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                                                 ; Latch Clock                                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; -3.073 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.693      ;
; -3.042 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 3.990      ;
; -3.037 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.657      ;
; -3.004 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.624      ;
; -2.928 ; contador:contador_inst|cont3[29] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.548      ;
; -2.917 ; contador:contador_inst|cont3[18] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.537      ;
; -2.912 ; contador:contador_inst|cont3[28] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.532      ;
; -2.895 ; contador:contador_inst|cont4[28] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 3.843      ;
; -2.893 ; contador:contador_inst|cont4[29] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 3.841      ;
; -2.887 ; contador:contador_inst|cont3[21] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.507      ;
; -2.868 ; contador:contador_inst|cont4[25] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 3.816      ;
; -2.864 ; contador:contador_inst|cont4[26] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 3.812      ;
; -2.824 ; contador:contador_inst|cont3[17] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.444      ;
; -2.823 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont3[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.055     ; 3.763      ;
; -2.823 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont3[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.055     ; 3.763      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.815 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.428      ;
; -2.806 ; contador:contador_inst|cont4[31] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 3.754      ;
; -2.801 ; contador:contador_inst|cont3[11] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.048     ; 3.748      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.799 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.054     ; 3.740      ;
; -2.796 ; contador:contador_inst|cont4[18] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 3.744      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.787 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.077     ; 3.705      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.392      ;
; -2.779 ; contador:contador_inst|cont4[2]  ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.045     ; 3.729      ;
; -2.772 ; contador:contador_inst|cont3[20] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.392      ;
; -2.760 ; contador:contador_inst|cont3[15] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.380      ;
; -2.758 ; contador:contador_inst|cont4[21] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.047     ; 3.706      ;
; -2.753 ; contador:contador_inst|cont3[23] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.375     ; 3.373      ;
; -2.750 ; contador:contador_inst|cont3[10] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.048     ; 3.697      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.746 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.382     ; 3.359      ;
; -2.736 ; contador:contador_inst|cont1[17] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.383     ; 3.348      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
; -2.730 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont1[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.068     ; 3.657      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'botao_seletor'                                                                                                                           ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.101 ; control:control_inst|estado_atual.RESET_estado ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 1.000        ; -0.040     ; 0.874      ;
; 0.191 ; control:control_inst|estado_atual.C            ; control:control_inst|estado_atual.D ; botao_seletor ; botao_seletor ; 1.000        ; -0.040     ; 0.784      ;
; 0.194 ; control:control_inst|estado_atual.B            ; control:control_inst|estado_atual.C ; botao_seletor ; botao_seletor ; 1.000        ; -0.040     ; 0.781      ;
; 0.229 ; control:control_inst|estado_atual.A            ; control:control_inst|estado_atual.B ; botao_seletor ; botao_seletor ; 1.000        ; -0.040     ; 0.746      ;
; 0.332 ; control:control_inst|estado_atual.D            ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 1.000        ; -0.040     ; 0.643      ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlador_display:Display_Control_inst|b'                                                                                                                                                                 ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.280 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.055     ; 0.660      ;
; 0.357 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.055     ; 0.583      ;
; 0.357 ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.055     ; 0.583      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlador_display:Display_Control_inst|b'                                                                                                                                                                  ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.312 ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.055      ; 0.519      ;
; 0.359 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.055      ; 0.558      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_top'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock                                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.333 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|clock_out   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|clock_out   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|clock_out     ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|clock_out     ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.034      ; 0.511      ;
; 0.497 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.056      ; 0.697      ;
; 0.500 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.068      ; 0.715      ;
; 0.510 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|contador[15]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|contador[13]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[16] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|contador[29]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|contador[19]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; controlador_display:Display_Control_inst|contador[11]                          ; controlador_display:Display_Control_inst|contador[11]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|contador[5]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; controlador_display:Display_Control_inst|contador[6]                           ; controlador_display:Display_Control_inst|contador[6]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controlador_display:Display_Control_inst|contador[31]                          ; controlador_display:Display_Control_inst|contador[31]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|contador[27]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|contador[21]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|contador[17]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[7]    ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[7]    ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[24] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; controlador_display:Display_Control_inst|contador[22]                          ; controlador_display:Display_Control_inst|contador[22]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; controlador_display:Display_Control_inst|contador[16]                          ; controlador_display:Display_Control_inst|contador[16]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; controlador_display:Display_Control_inst|contador[14]                          ; controlador_display:Display_Control_inst|contador[14]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; controlador_display:Display_Control_inst|contador[4]                           ; controlador_display:Display_Control_inst|contador[4]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|contador[25]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|contador[23]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; controlador_display:Display_Control_inst|contador[18]                          ; controlador_display:Display_Control_inst|contador[18]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[15] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; controlador_display:Display_Control_inst|contador[28]                          ; controlador_display:Display_Control_inst|contador[28]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; controlador_display:Display_Control_inst|contador[30]                          ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; controlador_display:Display_Control_inst|contador[20]                          ; controlador_display:Display_Control_inst|contador[20]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; controlador_display:Display_Control_inst|contador[10]                          ; controlador_display:Display_Control_inst|contador[10]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; controlador_display:Display_Control_inst|contador[26]                          ; controlador_display:Display_Control_inst|contador[26]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; controlador_display:Display_Control_inst|contador[24]                          ; controlador_display:Display_Control_inst|contador[24]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.716      ;
; 0.529 ; controlador_display:Display_Control_inst|contador[1]                           ; controlador_display:Display_Control_inst|contador[1]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.728      ;
; 0.531 ; controlador_display:Display_Control_inst|contador[2]                           ; controlador_display:Display_Control_inst|contador[2]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.730      ;
; 0.536 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.735      ;
; 0.537 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.736      ;
; 0.539 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.738      ;
; 0.541 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; clock_top   ; 0.000        ; 1.972      ; 2.867      ;
; 0.546 ; controlador_display:Display_Control_inst|contador[0]                           ; controlador_display:Display_Control_inst|contador[0]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.745      ;
; 0.669 ; controlador_display:Display_Control_inst|b                                     ; controlador_display:Display_Control_inst|b                                     ; controlador_display:Display_Control_inst|b                                   ; clock_top   ; 0.000        ; 1.979      ; 3.002      ;
; 0.725 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.924      ;
; 0.743 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.068      ; 0.955      ;
; 0.746 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.945      ;
; 0.748 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.949      ;
; 0.751 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.056      ; 0.951      ;
; 0.751 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|contador[16]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.057      ; 0.953      ;
; 0.752 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[9]    ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.951      ;
; 0.754 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|contador[14]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[11]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|contador[6]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|contador[20]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[14]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|contador[22]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|contador[28]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|contador[18]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.956      ;
; 0.759 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|contador[26]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|contador[24]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[24] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.055      ; 0.960      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'botao_seletor'                                                                                                                            ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.375 ; control:control_inst|estado_atual.D            ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 0.000        ; 0.040      ; 0.559      ;
; 0.480 ; control:control_inst|estado_atual.A            ; control:control_inst|estado_atual.B ; botao_seletor ; botao_seletor ; 0.000        ; 0.040      ; 0.664      ;
; 0.501 ; control:control_inst|estado_atual.B            ; control:control_inst|estado_atual.C ; botao_seletor ; botao_seletor ; 0.000        ; 0.040      ; 0.685      ;
; 0.503 ; control:control_inst|estado_atual.C            ; control:control_inst|estado_atual.D ; botao_seletor ; botao_seletor ; 0.000        ; 0.040      ; 0.687      ;
; 0.565 ; control:control_inst|estado_atual.RESET_estado ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 0.000        ; 0.040      ; 0.749      ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'                                                                                                                                                                          ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                                                 ; Latch Clock                                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; 0.428 ; contador:contador_inst|cont2[21] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.955      ;
; 0.430 ; contador:contador_inst|cont2[7]  ; contador:contador_inst|cont2[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.384      ; 0.958      ;
; 0.432 ; contador:contador_inst|cont2[23] ; contador:contador_inst|cont2[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.959      ;
; 0.433 ; contador:contador_inst|cont3[6]  ; contador:contador_inst|cont3[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.960      ;
; 0.434 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.961      ;
; 0.435 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.962      ;
; 0.436 ; contador:contador_inst|cont3[4]  ; contador:contador_inst|cont3[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.963      ;
; 0.437 ; contador:contador_inst|cont2[30] ; contador:contador_inst|cont2[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.964      ;
; 0.438 ; contador:contador_inst|cont3[26] ; contador:contador_inst|cont3[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.965      ;
; 0.441 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.968      ;
; 0.442 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.969      ;
; 0.444 ; contador:contador_inst|cont2[20] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.971      ;
; 0.445 ; contador:contador_inst|cont3[26] ; contador:contador_inst|cont3[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.383      ; 0.972      ;
; 0.496 ; contador:contador_inst|cont1[13] ; contador:contador_inst|cont1[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.709      ;
; 0.496 ; contador:contador_inst|cont1[15] ; contador:contador_inst|cont1[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.709      ;
; 0.496 ; contador:contador_inst|cont2[5]  ; contador:contador_inst|cont2[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.070      ; 0.710      ;
; 0.496 ; contador:contador_inst|cont3[15] ; contador:contador_inst|cont3[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.709      ;
; 0.497 ; contador:contador_inst|cont1[11] ; contador:contador_inst|cont1[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; contador:contador_inst|cont1[29] ; contador:contador_inst|cont1[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; contador:contador_inst|cont1[19] ; contador:contador_inst|cont1[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; contador:contador_inst|cont1[5]  ; contador:contador_inst|cont1[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; contador:contador_inst|cont2[6]  ; contador:contador_inst|cont2[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.070      ; 0.711      ;
; 0.497 ; contador:contador_inst|cont3[29] ; contador:contador_inst|cont3[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; contador:contador_inst|cont3[19] ; contador:contador_inst|cont3[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; contador:contador_inst|cont3[5]  ; contador:contador_inst|cont3[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.710      ;
; 0.498 ; contador:contador_inst|cont1[6]  ; contador:contador_inst|cont1[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont1[17] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont1[31] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont1[27] ; contador:contador_inst|cont1[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont1[21] ; contador:contador_inst|cont1[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont3[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont3[21] ; contador:contador_inst|cont3[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont3[17] ; contador:contador_inst|cont3[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont2[31] ; contador:contador_inst|cont2[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; contador:contador_inst|cont3[27] ; contador:contador_inst|cont3[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.711      ;
; 0.499 ; contador:contador_inst|cont1[22] ; contador:contador_inst|cont1[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.712      ;
; 0.499 ; contador:contador_inst|cont2[14] ; contador:contador_inst|cont2[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.070      ; 0.713      ;
; 0.499 ; contador:contador_inst|cont2[9]  ; contador:contador_inst|cont2[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.070      ; 0.713      ;
; 0.499 ; contador:contador_inst|cont2[2]  ; contador:contador_inst|cont2[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.070      ; 0.713      ;
; 0.499 ; contador:contador_inst|cont2[22] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.712      ;
; 0.500 ; contador:contador_inst|cont1[9]  ; contador:contador_inst|cont1[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.713      ;
; 0.500 ; contador:contador_inst|cont1[16] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.713      ;
; 0.500 ; contador:contador_inst|cont1[14] ; contador:contador_inst|cont1[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.713      ;
; 0.500 ; contador:contador_inst|cont1[7]  ; contador:contador_inst|cont1[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.713      ;
; 0.500 ; contador:contador_inst|cont1[2]  ; contador:contador_inst|cont1[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.713      ;
; 0.500 ; contador:contador_inst|cont2[4]  ; contador:contador_inst|cont2[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.070      ; 0.714      ;
; 0.500 ; contador:contador_inst|cont3[7]  ; contador:contador_inst|cont3[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.713      ;
; 0.500 ; contador:contador_inst|cont3[16] ; contador:contador_inst|cont3[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.713      ;
; 0.501 ; contador:contador_inst|cont1[25] ; contador:contador_inst|cont1[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; contador:contador_inst|cont1[23] ; contador:contador_inst|cont1[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; contador:contador_inst|cont1[18] ; contador:contador_inst|cont1[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; contador:contador_inst|cont1[12] ; contador:contador_inst|cont1[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; contador:contador_inst|cont1[4]  ; contador:contador_inst|cont1[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; contador:contador_inst|cont2[25] ; contador:contador_inst|cont2[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont2[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.070      ; 0.715      ;
; 0.501 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont3[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; contador:contador_inst|cont3[18] ; contador:contador_inst|cont3[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; contador:contador_inst|cont2[8]  ; contador:contador_inst|cont2[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.070      ; 0.715      ;
; 0.501 ; contador:contador_inst|cont3[23] ; contador:contador_inst|cont3[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.714      ;
; 0.502 ; contador:contador_inst|cont1[8]  ; contador:contador_inst|cont1[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; contador:contador_inst|cont1[30] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; contador:contador_inst|cont1[28] ; contador:contador_inst|cont1[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; contador:contador_inst|cont1[20] ; contador:contador_inst|cont1[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; contador:contador_inst|cont1[10] ; contador:contador_inst|cont1[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont3[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; contador:contador_inst|cont3[20] ; contador:contador_inst|cont3[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; contador:contador_inst|cont3[28] ; contador:contador_inst|cont3[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.715      ;
; 0.503 ; contador:contador_inst|cont1[26] ; contador:contador_inst|cont1[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; contador:contador_inst|cont1[24] ; contador:contador_inst|cont1[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; contador:contador_inst|cont2[24] ; contador:contador_inst|cont2[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; contador:contador_inst|cont3[24] ; contador:contador_inst|cont3[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.069      ; 0.716      ;
; 0.509 ; contador:contador_inst|cont3[13] ; contador:contador_inst|cont3[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; contador:contador_inst|cont4[15] ; contador:contador_inst|cont4[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; contador:contador_inst|cont4[13] ; contador:contador_inst|cont4[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.709      ;
; 0.510 ; contador:contador_inst|cont2[29] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; contador:contador_inst|cont2[19] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; contador:contador_inst|cont3[11] ; contador:contador_inst|cont3[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; contador:contador_inst|cont4[29] ; contador:contador_inst|cont4[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; contador:contador_inst|cont4[19] ; contador:contador_inst|cont4[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; contador:contador_inst|cont4[11] ; contador:contador_inst|cont4[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; contador:contador_inst|cont4[5]  ; contador:contador_inst|cont4[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; contador:contador_inst|cont2[27] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; contador:contador_inst|cont2[21] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; contador:contador_inst|cont2[17] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; contador:contador_inst|cont3[6]  ; contador:contador_inst|cont3[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; contador:contador_inst|cont4[31] ; contador:contador_inst|cont4[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; contador:contador_inst|cont4[27] ; contador:contador_inst|cont4[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; contador:contador_inst|cont4[21] ; contador:contador_inst|cont4[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; contador:contador_inst|cont4[17] ; contador:contador_inst|cont4[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; contador:contador_inst|cont4[6]  ; contador:contador_inst|cont4[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; contador:contador_inst|cont2[7]  ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.057      ; 0.713      ;
; 0.512 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.712      ;
; 0.512 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont4[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; contador:contador_inst|cont2[16] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; contador:contador_inst|cont3[9]  ; contador:contador_inst|cont3[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; contador:contador_inst|cont3[2]  ; contador:contador_inst|cont3[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; contador:contador_inst|cont4[9]  ; contador:contador_inst|cont4[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; contador:contador_inst|cont4[7]  ; contador:contador_inst|cont4[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; contador:contador_inst|cont2[23] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.056      ; 0.714      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                    ;
+------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                        ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------+--------+---------------+
; clock_top                                                                    ; -1.658 ; -79.431       ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; -1.519 ; -139.404      ;
; botao_seletor                                                                ; 0.443  ; 0.000         ;
; controlador_display:Display_Control_inst|b                                   ; 0.549  ; 0.000         ;
+------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                    ;
+------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                        ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------+-------+---------------+
; controlador_display:Display_Control_inst|b                                   ; 0.186 ; 0.000         ;
; clock_top                                                                    ; 0.201 ; 0.000         ;
; botao_seletor                                                                ; 0.221 ; 0.000         ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.257 ; 0.000         ;
+------------------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                      ;
+------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                        ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------+--------+---------------+
; clock_top                                                                    ; -3.000 ; -122.087      ;
; botao_seletor                                                                ; -3.000 ; -8.755        ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; -1.000 ; -128.000      ;
; controlador_display:Display_Control_inst|b                                   ; -1.000 ; -2.000        ;
+------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_top'                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.658 ; controlador_display:Display_Control_inst|contador[20]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.611      ;
; -1.648 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.039     ; 2.596      ;
; -1.600 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.039     ; 2.548      ;
; -1.593 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 2.542      ;
; -1.591 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 2.540      ;
; -1.565 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.518      ;
; -1.552 ; controlador_display:Display_Control_inst|contador[18]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.505      ;
; -1.550 ; controlador_display:Display_Control_inst|contador[16]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.503      ;
; -1.538 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.491      ;
; -1.531 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 2.480      ;
; -1.521 ; controlador_display:Display_Control_inst|contador[22]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.474      ;
; -1.518 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.039     ; 2.466      ;
; -1.513 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.466      ;
; -1.491 ; controlador_display:Display_Control_inst|contador[1]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.445      ;
; -1.489 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.442      ;
; -1.474 ; controlador_display:Display_Control_inst|contador[26]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.427      ;
; -1.462 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.415      ;
; -1.443 ; controlador_display:Display_Control_inst|contador[0]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.397      ;
; -1.433 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.386      ;
; -1.421 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.036     ; 2.372      ;
; -1.416 ; controlador_display:Display_Control_inst|contador[31]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.369      ;
; -1.413 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.367      ;
; -1.413 ; controlador_display:Display_Control_inst|contador[6]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.367      ;
; -1.402 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.352      ;
; -1.398 ; controlador_display:Display_Control_inst|contador[30]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.351      ;
; -1.391 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.344      ;
; -1.365 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.315      ;
; -1.362 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.316      ;
; -1.362 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.312      ;
; -1.361 ; controlador_display:Display_Control_inst|contador[2]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.315      ;
; -1.353 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.035     ; 2.305      ;
; -1.337 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.287      ;
; -1.336 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.286      ;
; -1.329 ; controlador_display:Display_Control_inst|contador[24]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.282      ;
; -1.307 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.035     ; 2.259      ;
; -1.295 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.035     ; 2.247      ;
; -1.264 ; controlador_display:Display_Control_inst|contador[10]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.218      ;
; -1.263 ; controlador_display:Display_Control_inst|contador[28]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.034     ; 2.216      ;
; -1.230 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.180      ;
; -1.174 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.035     ; 2.126      ;
; -1.155 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.036     ; 2.106      ;
; -1.148 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.036     ; 2.099      ;
; -1.144 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.094      ;
; -1.132 ; controlador_display:Display_Control_inst|contador[7]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.036     ; 2.083      ;
; -1.122 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.076      ;
; -1.120 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.070      ;
; -1.106 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.056      ;
; -1.105 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.055      ;
; -1.102 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 2.051      ;
; -1.091 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 2.048      ;
; -1.078 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 2.035      ;
; -1.077 ; controlador_display:Display_Control_inst|contador[14]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.031      ;
; -1.076 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 2.033      ;
; -1.075 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 2.031      ;
; -1.074 ; controlador_display:Display_Control_inst|contador[11]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 2.028      ;
; -1.073 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 2.029      ;
; -1.071 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[25] ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 2.021      ;
; -1.066 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.039     ; 2.014      ;
; -1.061 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 2.017      ;
; -1.053 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.035     ; 2.005      ;
; -1.052 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 2.009      ;
; -1.050 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 2.007      ;
; -1.049 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 1.998      ;
; -1.044 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 2.000      ;
; -1.039 ; controlador_display:Display_Control_inst|contador[8]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; controlador_display:Display_Control_inst|contador[9]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 1.988      ;
; -1.035 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|contador[31]                          ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 1.984      ;
; -1.031 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 1.980      ;
; -1.031 ; controlador_display:Display_Control_inst|contador[12]                          ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.036     ; 1.982      ;
; -1.031 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 1.988      ;
; -1.029 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 1.986      ;
; -1.027 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 1.983      ;
; -1.025 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 1.975      ;
; -1.023 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 1.980      ;
; -1.020 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 1.977      ;
; -1.019 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.039     ; 1.967      ;
; -1.018 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 1.975      ;
; -1.009 ; controlador_display:Display_Control_inst|contador[0]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.039     ; 1.957      ;
; -1.001 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[24] ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 1.958      ;
; -0.999 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[25] ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 1.949      ;
; -0.997 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[12] ; clock_top    ; clock_top   ; 1.000        ; -0.032     ; 1.952      ;
; -0.996 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[11] ; clock_top    ; clock_top   ; 1.000        ; -0.032     ; 1.951      ;
; -0.991 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 1.940      ;
; -0.989 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 1.938      ;
; -0.981 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 1.931      ;
; -0.978 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[19]   ; clock_top    ; clock_top   ; 1.000        ; -0.029     ; 1.936      ;
; -0.976 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top    ; clock_top   ; 1.000        ; -0.029     ; 1.934      ;
; -0.973 ; controlador_display:Display_Control_inst|contador[4]                           ; controlador_display:Display_Control_inst|b                                     ; clock_top    ; clock_top   ; 1.000        ; -0.033     ; 1.927      ;
; -0.970 ; controlador_display:Display_Control_inst|contador[2]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[19] ; clock_top    ; clock_top   ; 1.000        ; -0.039     ; 1.918      ;
; -0.967 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|contador[29]                          ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 1.916      ;
; -0.965 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[14] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 1.921      ;
; -0.963 ; controlador_display:Display_Control_inst|contador[3]                           ; controlador_display:Display_Control_inst|contador[28]                          ; clock_top    ; clock_top   ; 1.000        ; -0.038     ; 1.912      ;
; -0.963 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[21] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 1.919      ;
; -0.962 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 1.918      ;
; -0.961 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[19] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 1.917      ;
; -0.958 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[20] ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 1.915      ;
; -0.957 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[23] ; clock_top    ; clock_top   ; 1.000        ; -0.037     ; 1.907      ;
; -0.954 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[14]   ; clock_top    ; clock_top   ; 1.000        ; -0.030     ; 1.911      ;
; -0.954 ; controlador_display:Display_Control_inst|contador[1]                           ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[18] ; clock_top    ; clock_top   ; 1.000        ; -0.031     ; 1.910      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'                                                                                                                                                                          ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                                                 ; Latch Clock                                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; -1.519 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.478      ;
; -1.515 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.275      ;
; -1.495 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.255      ;
; -1.468 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.228      ;
; -1.446 ; contador:contador_inst|cont3[29] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.206      ;
; -1.442 ; contador:contador_inst|cont3[18] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.202      ;
; -1.437 ; contador:contador_inst|cont3[28] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.197      ;
; -1.431 ; contador:contador_inst|cont4[28] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.390      ;
; -1.428 ; contador:contador_inst|cont4[29] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.387      ;
; -1.424 ; contador:contador_inst|cont3[21] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.184      ;
; -1.422 ; contador:contador_inst|cont4[25] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.381      ;
; -1.417 ; contador:contador_inst|cont4[26] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.376      ;
; -1.404 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont3[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.357      ;
; -1.404 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont3[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.357      ;
; -1.368 ; contador:contador_inst|cont4[31] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.327      ;
; -1.364 ; contador:contador_inst|cont4[2]  ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.027     ; 2.324      ;
; -1.361 ; contador:contador_inst|cont4[18] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.320      ;
; -1.359 ; contador:contador_inst|cont3[11] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.030     ; 2.316      ;
; -1.350 ; contador:contador_inst|cont3[20] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.110      ;
; -1.347 ; contador:contador_inst|cont3[17] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.107      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont1[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.049     ; 2.283      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.345 ; contador:contador_inst|cont4[22] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.298      ;
; -1.344 ; contador:contador_inst|cont4[21] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.303      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.341 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.095      ;
; -1.332 ; contador:contador_inst|cont1[17] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.086      ;
; -1.332 ; contador:contador_inst|cont4[23] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.028     ; 2.291      ;
; -1.332 ; contador:contador_inst|cont3[10] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.030     ; 2.289      ;
; -1.331 ; contador:contador_inst|cont4[5]  ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.027     ; 2.291      ;
; -1.330 ; contador:contador_inst|cont1[29] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.084      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.325 ; contador:contador_inst|cont2[28] ; contador:contador_inst|cont1[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; 0.154      ; 2.466      ;
; -1.322 ; contador:contador_inst|cont1[24] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.076      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.321 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.075      ;
; -1.318 ; contador:contador_inst|cont3[23] ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.227     ; 2.078      ;
; -1.316 ; contador:contador_inst|cont3[1]  ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.223     ; 2.080      ;
; -1.316 ; contador:contador_inst|cont4[28] ; contador:contador_inst|cont3[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.269      ;
; -1.316 ; contador:contador_inst|cont4[28] ; contador:contador_inst|cont3[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.034     ; 2.269      ;
; -1.315 ; contador:contador_inst|cont1[22] ; contador:contador_inst|cont1[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 1.000        ; -0.233     ; 2.069      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'botao_seletor'                                                                                                                           ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.443 ; control:control_inst|estado_atual.RESET_estado ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 1.000        ; -0.025     ; 0.539      ;
; 0.519 ; control:control_inst|estado_atual.C            ; control:control_inst|estado_atual.D ; botao_seletor ; botao_seletor ; 1.000        ; -0.025     ; 0.463      ;
; 0.519 ; control:control_inst|estado_atual.B            ; control:control_inst|estado_atual.C ; botao_seletor ; botao_seletor ; 1.000        ; -0.025     ; 0.463      ;
; 0.545 ; control:control_inst|estado_atual.A            ; control:control_inst|estado_atual.B ; botao_seletor ; botao_seletor ; 1.000        ; -0.025     ; 0.437      ;
; 0.586 ; control:control_inst|estado_atual.D            ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 1.000        ; -0.025     ; 0.396      ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlador_display:Display_Control_inst|b'                                                                                                                                                                 ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.549 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.037     ; 0.401      ;
; 0.591 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 1.000        ; -0.037     ; 0.359      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlador_display:Display_Control_inst|b'                                                                                                                                                                  ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.186 ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.037      ; 0.314      ;
; 0.215 ; controlador_display:Display_Control_inst|s[0] ; controlador_display:Display_Control_inst|s[1] ; controlador_display:Display_Control_inst|b ; controlador_display:Display_Control_inst|b ; 0.000        ; 0.037      ; 0.336      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_top'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock                                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.201 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|clock_out     ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|clock_out     ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|clock_out   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|clock_out   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.022      ; 0.307      ;
; 0.274 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out   ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; clock_top   ; 0.000        ; 1.231      ; 1.724      ;
; 0.296 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.044      ; 0.427      ;
; 0.302 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|contador[15]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|contador[13]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|contador[5]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; controlador_display:Display_Control_inst|contador[6]                           ; controlador_display:Display_Control_inst|contador[6]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; controlador_display:Display_Control_inst|contador[31]                          ; controlador_display:Display_Control_inst|contador[31]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; controlador_display:Display_Control_inst|contador[11]                          ; controlador_display:Display_Control_inst|contador[11]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[24] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[16] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|contador[29]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|contador[27]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|contador[21]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|contador[19]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|contador[17]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; controlador_display:Display_Control_inst|contador[14]                          ; controlador_display:Display_Control_inst|contador[14]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[7]    ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[7]    ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[14] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[15] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; controlador_display:Display_Control_inst|contador[4]                           ; controlador_display:Display_Control_inst|contador[4]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|contador[25]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|contador[23]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; controlador_display:Display_Control_inst|contador[22]                          ; controlador_display:Display_Control_inst|contador[22]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; controlador_display:Display_Control_inst|contador[16]                          ; controlador_display:Display_Control_inst|contador[16]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; controlador_display:Display_Control_inst|contador[10]                          ; controlador_display:Display_Control_inst|contador[10]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[22] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[8]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[6]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; controlador_display:Display_Control_inst|contador[30]                          ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; controlador_display:Display_Control_inst|contador[24]                          ; controlador_display:Display_Control_inst|contador[24]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; controlador_display:Display_Control_inst|contador[20]                          ; controlador_display:Display_Control_inst|contador[20]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; controlador_display:Display_Control_inst|contador[18]                          ; controlador_display:Display_Control_inst|contador[18]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[21] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; controlador_display:Display_Control_inst|contador[28]                          ; controlador_display:Display_Control_inst|contador[28]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; controlador_display:Display_Control_inst|contador[26]                          ; controlador_display:Display_Control_inst|contador[26]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.428      ;
; 0.315 ; controlador_display:Display_Control_inst|contador[1]                           ; controlador_display:Display_Control_inst|contador[1]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.436      ;
; 0.317 ; controlador_display:Display_Control_inst|contador[2]                           ; controlador_display:Display_Control_inst|contador[2]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.438      ;
; 0.321 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[3]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[5]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[4]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.442      ;
; 0.327 ; controlador_display:Display_Control_inst|contador[0]                           ; controlador_display:Display_Control_inst|contador[0]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.448      ;
; 0.368 ; controlador_display:Display_Control_inst|b                                     ; controlador_display:Display_Control_inst|b                                     ; controlador_display:Display_Control_inst|b                                   ; clock_top   ; 0.000        ; 1.237      ; 1.824      ;
; 0.416 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[22]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.536      ;
; 0.446 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[7]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.044      ; 0.574      ;
; 0.448 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[20]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[21]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.568      ;
; 0.450 ; controlador_display:Display_Control_inst|contador[15]                          ; controlador_display:Display_Control_inst|contador[16]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.038      ; 0.572      ;
; 0.451 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[18]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[18]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; controlador_display:Display_Control_inst|contador[5]                           ; controlador_display:Display_Control_inst|contador[6]                           ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; controlador_display:Display_Control_inst|contador[13]                          ; controlador_display:Display_Control_inst|contador[14]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[23] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[9]  ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; controlador_display:Display_Control_inst|contador[21]                          ; controlador_display:Display_Control_inst|contador[22]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[12]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[13]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; controlador_display:Display_Control_inst|contador[29]                          ; controlador_display:Display_Control_inst|contador[30]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; controlador_display:Display_Control_inst|contador[19]                          ; controlador_display:Display_Control_inst|contador[20]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; controlador_display:Display_Control_inst|contador[17]                          ; controlador_display:Display_Control_inst|contador[18]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; controlador_display:Display_Control_inst|contador[27]                          ; controlador_display:Display_Control_inst|contador[28]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[15] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[16]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[17]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; controlador_display:Display_Control_inst|contador[23]                          ; controlador_display:Display_Control_inst|contador[24]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; controlador_display:Display_Control_inst|contador[25]                          ; controlador_display:Display_Control_inst|contador[26]                          ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[22] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[10] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[14]   ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[15]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[23] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[18] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[11] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[9]    ; control:control_inst|MUX:MUX_inst|DIVISOR_5MHz:DIVISOR_5MHz_inst|counter[10]   ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|counter[13] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_25Mhz:DIVISOR_25MHz_inst|counter[21] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_50MHz:DIVISOR_50MHz_inst|counter[21] ; clock_top                                                                    ; clock_top   ; 0.000        ; 0.037      ; 0.580      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'botao_seletor'                                                                                                                            ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.221 ; control:control_inst|estado_atual.D            ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 0.000        ; 0.025      ; 0.330      ;
; 0.277 ; control:control_inst|estado_atual.A            ; control:control_inst|estado_atual.B ; botao_seletor ; botao_seletor ; 0.000        ; 0.025      ; 0.386      ;
; 0.294 ; control:control_inst|estado_atual.C            ; control:control_inst|estado_atual.D ; botao_seletor ; botao_seletor ; 0.000        ; 0.025      ; 0.403      ;
; 0.295 ; control:control_inst|estado_atual.B            ; control:control_inst|estado_atual.C ; botao_seletor ; botao_seletor ; 0.000        ; 0.025      ; 0.404      ;
; 0.338 ; control:control_inst|estado_atual.RESET_estado ; control:control_inst|estado_atual.A ; botao_seletor ; botao_seletor ; 0.000        ; 0.025      ; 0.447      ;
+-------+------------------------------------------------+-------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out'                                                                                                                                                                          ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                                                 ; Latch Clock                                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+
; 0.257 ; contador:contador_inst|cont2[21] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.574      ;
; 0.257 ; contador:contador_inst|cont2[7]  ; contador:contador_inst|cont2[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.574      ;
; 0.258 ; contador:contador_inst|cont2[23] ; contador:contador_inst|cont2[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.575      ;
; 0.266 ; contador:contador_inst|cont3[6]  ; contador:contador_inst|cont3[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.583      ;
; 0.267 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.584      ;
; 0.267 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.584      ;
; 0.268 ; contador:contador_inst|cont2[30] ; contador:contador_inst|cont2[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.585      ;
; 0.268 ; contador:contador_inst|cont3[4]  ; contador:contador_inst|cont3[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.585      ;
; 0.269 ; contador:contador_inst|cont3[26] ; contador:contador_inst|cont3[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.586      ;
; 0.270 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.587      ;
; 0.270 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.587      ;
; 0.271 ; contador:contador_inst|cont2[20] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.588      ;
; 0.272 ; contador:contador_inst|cont3[26] ; contador:contador_inst|cont3[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.233      ; 0.589      ;
; 0.295 ; contador:contador_inst|cont1[15] ; contador:contador_inst|cont1[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.423      ;
; 0.295 ; contador:contador_inst|cont3[15] ; contador:contador_inst|cont3[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.423      ;
; 0.296 ; contador:contador_inst|cont1[13] ; contador:contador_inst|cont1[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; contador:contador_inst|cont1[31] ; contador:contador_inst|cont1[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; contador:contador_inst|cont1[5]  ; contador:contador_inst|cont1[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; contador:contador_inst|cont2[5]  ; contador:contador_inst|cont2[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; contador:contador_inst|cont3[5]  ; contador:contador_inst|cont3[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; contador:contador_inst|cont1[6]  ; contador:contador_inst|cont1[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont1[11] ; contador:contador_inst|cont1[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont1[17] ; contador:contador_inst|cont1[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont1[29] ; contador:contador_inst|cont1[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont1[27] ; contador:contador_inst|cont1[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont1[21] ; contador:contador_inst|cont1[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont1[19] ; contador:contador_inst|cont1[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont1[7]  ; contador:contador_inst|cont1[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont2[6]  ; contador:contador_inst|cont2[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont3[31] ; contador:contador_inst|cont3[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; contador:contador_inst|cont3[7]  ; contador:contador_inst|cont3[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:contador_inst|cont2[31] ; contador:contador_inst|cont2[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.424      ;
; 0.298 ; contador:contador_inst|cont1[8]  ; contador:contador_inst|cont1[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont1[9]  ; contador:contador_inst|cont1[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont1[16] ; contador:contador_inst|cont1[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont1[25] ; contador:contador_inst|cont1[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont1[23] ; contador:contador_inst|cont1[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont1[22] ; contador:contador_inst|cont1[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont1[14] ; contador:contador_inst|cont1[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont1[2]  ; contador:contador_inst|cont1[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont2[14] ; contador:contador_inst|cont2[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont2[9]  ; contador:contador_inst|cont2[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont2[2]  ; contador:contador_inst|cont2[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont3[29] ; contador:contador_inst|cont3[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; contador:contador_inst|cont3[21] ; contador:contador_inst|cont3[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; contador:contador_inst|cont3[19] ; contador:contador_inst|cont3[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; contador:contador_inst|cont3[17] ; contador:contador_inst|cont3[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; contador:contador_inst|cont2[8]  ; contador:contador_inst|cont2[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador:contador_inst|cont3[27] ; contador:contador_inst|cont3[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; contador:contador_inst|cont1[30] ; contador:contador_inst|cont1[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont1[24] ; contador:contador_inst|cont1[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont1[20] ; contador:contador_inst|cont1[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont1[18] ; contador:contador_inst|cont1[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont1[12] ; contador:contador_inst|cont1[12] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont1[10] ; contador:contador_inst|cont1[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont1[4]  ; contador:contador_inst|cont1[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont2[25] ; contador:contador_inst|cont2[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; contador:contador_inst|cont2[10] ; contador:contador_inst|cont2[10] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont2[4]  ; contador:contador_inst|cont2[4]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; contador:contador_inst|cont3[25] ; contador:contador_inst|cont3[25] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; contador:contador_inst|cont2[22] ; contador:contador_inst|cont2[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; contador:contador_inst|cont3[23] ; contador:contador_inst|cont3[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; contador:contador_inst|cont3[16] ; contador:contador_inst|cont3[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.426      ;
; 0.300 ; contador:contador_inst|cont1[28] ; contador:contador_inst|cont1[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; contador:contador_inst|cont1[26] ; contador:contador_inst|cont1[26] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; contador:contador_inst|cont3[30] ; contador:contador_inst|cont3[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; contador:contador_inst|cont3[20] ; contador:contador_inst|cont3[20] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; contador:contador_inst|cont3[18] ; contador:contador_inst|cont3[18] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; contador:contador_inst|cont2[24] ; contador:contador_inst|cont2[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; contador:contador_inst|cont3[24] ; contador:contador_inst|cont3[24] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.427      ;
; 0.301 ; contador:contador_inst|cont3[28] ; contador:contador_inst|cont3[28] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.043      ; 0.428      ;
; 0.304 ; contador:contador_inst|cont3[13] ; contador:contador_inst|cont3[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; contador:contador_inst|cont4[15] ; contador:contador_inst|cont4[15] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.423      ;
; 0.305 ; contador:contador_inst|cont2[29] ; contador:contador_inst|cont2[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; contador:contador_inst|cont2[27] ; contador:contador_inst|cont2[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; contador:contador_inst|cont2[21] ; contador:contador_inst|cont2[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; contador:contador_inst|cont2[19] ; contador:contador_inst|cont2[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; contador:contador_inst|cont2[17] ; contador:contador_inst|cont2[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; contador:contador_inst|cont3[11] ; contador:contador_inst|cont3[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; contador:contador_inst|cont3[6]  ; contador:contador_inst|cont3[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; contador:contador_inst|cont4[31] ; contador:contador_inst|cont4[31] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; contador:contador_inst|cont4[13] ; contador:contador_inst|cont4[13] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; contador:contador_inst|cont4[5]  ; contador:contador_inst|cont4[5]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; contador:contador_inst|cont2[23] ; contador:contador_inst|cont2[23] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador:contador_inst|cont2[16] ; contador:contador_inst|cont2[16] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador:contador_inst|cont2[7]  ; contador:contador_inst|cont2[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador:contador_inst|cont3[22] ; contador:contador_inst|cont3[22] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador:contador_inst|cont3[14] ; contador:contador_inst|cont3[14] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador:contador_inst|cont3[9]  ; contador:contador_inst|cont3[9]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador:contador_inst|cont3[8]  ; contador:contador_inst|cont3[8]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador:contador_inst|cont3[2]  ; contador:contador_inst|cont3[2]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador:contador_inst|cont4[29] ; contador:contador_inst|cont4[29] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador:contador_inst|cont4[27] ; contador:contador_inst|cont4[27] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador:contador_inst|cont4[21] ; contador:contador_inst|cont4[21] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador:contador_inst|cont4[19] ; contador:contador_inst|cont4[19] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador:contador_inst|cont4[17] ; contador:contador_inst|cont4[17] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador:contador_inst|cont4[11] ; contador:contador_inst|cont4[11] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador:contador_inst|cont4[7]  ; contador:contador_inst|cont4[7]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador:contador_inst|cont4[6]  ; contador:contador_inst|cont4[6]  ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; contador:contador_inst|cont2[30] ; contador:contador_inst|cont2[30] ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 0.000        ; 0.036      ; 0.427      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                         ;
+-------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                                         ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                                              ; -3.661   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  botao_seletor                                                                ; -0.008   ; 0.221 ; N/A      ; N/A     ; -3.000              ;
;  clock_top                                                                    ; -3.661   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; -3.473   ; 0.257 ; N/A      ; N/A     ; -1.000              ;
;  controlador_display:Display_Control_inst|b                                   ; 0.198    ; 0.186 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                                                               ; -568.776 ; 0.0   ; 0.0      ; 0.0     ; -260.842            ;
;  botao_seletor                                                                ; -0.008   ; 0.000 ; N/A      ; N/A     ; -8.755              ;
;  clock_top                                                                    ; -221.381 ; 0.000 ; N/A      ; N/A     ; -122.087            ;
;  control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; -347.387 ; 0.000 ; N/A      ; N/A     ; -128.000            ;
;  controlador_display:Display_Control_inst|b                                   ; 0.000    ; 0.000 ; N/A      ; N/A     ; -2.000              ;
+-------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; saida_display[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_display[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_display[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_display[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_mux_7bit[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_mux_7bit[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_mux_7bit[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_mux_7bit[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_mux_7bit[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_mux_7bit[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_mux_7bit[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset_top               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_top               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botao_seletor           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; saida_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_mux_7bit[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_mux_7bit[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_mux_7bit[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_mux_7bit[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_mux_7bit[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_mux_7bit[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_mux_7bit[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; saida_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; saida_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_mux_7bit[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                         ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                   ; To Clock                                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------+----------+----------+----------+
; botao_seletor                                                                ; botao_seletor                                                                ; 5        ; 0        ; 0        ; 0        ;
; clock_top                                                                    ; clock_top                                                                    ; 2985     ; 0        ; 0        ; 0        ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; clock_top                                                                    ; 1        ; 1        ; 0        ; 0        ;
; controlador_display:Display_Control_inst|b                                   ; clock_top                                                                    ; 1        ; 1        ; 0        ; 0        ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 8640     ; 0        ; 0        ; 0        ;
; controlador_display:Display_Control_inst|b                                   ; controlador_display:Display_Control_inst|b                                   ; 3        ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                          ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                   ; To Clock                                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------+----------+----------+----------+
; botao_seletor                                                                ; botao_seletor                                                                ; 5        ; 0        ; 0        ; 0        ;
; clock_top                                                                    ; clock_top                                                                    ; 2985     ; 0        ; 0        ; 0        ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; clock_top                                                                    ; 1        ; 1        ; 0        ; 0        ;
; controlador_display:Display_Control_inst|b                                   ; clock_top                                                                    ; 1        ; 1        ; 0        ; 0        ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; 8640     ; 0        ; 0        ; 0        ;
; controlador_display:Display_Control_inst|b                                   ; controlador_display:Display_Control_inst|b                                   ; 3        ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 133   ; 133  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 134   ; 134  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                             ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------+-------------+
; Target                                                                       ; Clock                                                                        ; Type ; Status      ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------+-------------+
; botao_seletor                                                                ; botao_seletor                                                                ; Base ; Constrained ;
; clock_top                                                                    ; clock_top                                                                    ; Base ; Constrained ;
; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out ; Base ; Constrained ;
; controlador_display:Display_Control_inst|b                                   ; controlador_display:Display_Control_inst|b                                   ; Base ; Constrained ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_top  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; saida_display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_top  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; saida_display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; saida_mux_7bit[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Sun Dec 03 19:22:11 2023
Info: Command: quartus_sta contador -c contador
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'contador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out
    Info (332105): create_clock -period 1.000 -name botao_seletor botao_seletor
    Info (332105): create_clock -period 1.000 -name clock_top clock_top
    Info (332105): create_clock -period 1.000 -name controlador_display:Display_Control_inst|b controlador_display:Display_Control_inst|b
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.661
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.661            -221.381 clock_top 
    Info (332119):    -3.473            -347.387 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
    Info (332119):    -0.008              -0.008 botao_seletor 
    Info (332119):     0.198               0.000 controlador_display:Display_Control_inst|b 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 controlador_display:Display_Control_inst|b 
    Info (332119):     0.382               0.000 clock_top 
    Info (332119):     0.417               0.000 botao_seletor 
    Info (332119):     0.481               0.000 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -116.000 clock_top 
    Info (332119):    -3.000              -8.000 botao_seletor 
    Info (332119):    -1.000            -128.000 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
    Info (332119):    -1.000              -2.000 controlador_display:Display_Control_inst|b 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.192            -184.521 clock_top 
    Info (332119):    -3.073            -301.241 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
    Info (332119):     0.101               0.000 botao_seletor 
    Info (332119):     0.280               0.000 controlador_display:Display_Control_inst|b 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 controlador_display:Display_Control_inst|b 
    Info (332119):     0.333               0.000 clock_top 
    Info (332119):     0.375               0.000 botao_seletor 
    Info (332119):     0.428               0.000 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -116.000 clock_top 
    Info (332119):    -3.000              -8.000 botao_seletor 
    Info (332119):    -1.000            -128.000 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
    Info (332119):    -1.000              -2.000 controlador_display:Display_Control_inst|b 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.658
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.658             -79.431 clock_top 
    Info (332119):    -1.519            -139.404 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
    Info (332119):     0.443               0.000 botao_seletor 
    Info (332119):     0.549               0.000 controlador_display:Display_Control_inst|b 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 controlador_display:Display_Control_inst|b 
    Info (332119):     0.201               0.000 clock_top 
    Info (332119):     0.221               0.000 botao_seletor 
    Info (332119):     0.257               0.000 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -122.087 clock_top 
    Info (332119):    -3.000              -8.755 botao_seletor 
    Info (332119):    -1.000            -128.000 control:control_inst|MUX:MUX_inst|DIVISOR_10MHz:DIVISOR_10MHz_inst|clock_out 
    Info (332119):    -1.000              -2.000 controlador_display:Display_Control_inst|b 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4778 megabytes
    Info: Processing ended: Sun Dec 03 19:22:14 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


