<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component
    xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
    xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
    xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
    
    <ipxact:vendor>example.org</ipxact:vendor>
    <ipxact:library>primitives</ipxact:library>
    <ipxact:name>counter</ipxact:name>
    <ipxact:version>1.0</ipxact:version>
    
    <ipxact:busInterfaces>
        <ipxact:busInterface>
            <ipxact:name>clock</ipxact:name>
            <ipxact:busType vendor="example.org" library="interfaces" name="clock" version="1.0"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="example.org" library="interfaces" name="clock_rtl" version="1.0"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
        </ipxact:busInterface>
    </ipxact:busInterfaces>
    
    <ipxact:model>
        <ipxact:views>
            <ipxact:view>
                <ipxact:name>rtl</ipxact:name>
                <ipxact:envIdentifier>VERILOG:RTL</ipxact:envIdentifier>
            </ipxact:view>
        </ipxact:views>
        <ipxact:ports>
            <ipxact:port>
                <ipxact:name>clk</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>std_logic</ipxact:typeName>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>rst_n</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>std_logic</ipxact:typeName>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>count</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>7</ipxact:left>
                            <ipxact:right>0</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>std_logic_vector</ipxact:typeName>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
        </ipxact:ports>
    </ipxact:model>
    
    <ipxact:description>8-bit Counter Component</ipxact:description>
</ipxact:component>
