module and_gate(a,b,y);
input a,b;
output y;
assign y = a & b;
endmodule


//////////////////////////////////////////////////////////////////////////////////
///////////////////////////TEST BENCH/////////////////////////////////////////////


module and_gate();
reg a,b;
wire y;
and_gate and1(a,b,y);
initial
	begin
		a=0;b=0;
#100	a=0;b=1;
#100	a=1;b=0;
#100	a=1;b=1;
#100
$stop;
end
endmodule
