### [題目](https://github.com/stormteeth/verilog-#lab-6)
### 問題
這次的目的主要是寫有限狀態機，使用Moore機或Mealy機都可以。本人是使用Moore機的寫法。

將主程式拿去編譯產生RTL

最外層:
