/** \file
    ---------------------------------------------------------------
    SPDX-License-Identifier: BSD-3-Clause

    Copyright (c) 2024, Renesas Electronics Corporation and/or its affiliates


    Redistribution and use in source and binary forms, with or without modification,
    are permitted provided that the following conditions are met:

    1. Redistributions of source code must retain the above copyright notice, this
       list of conditions and the following disclaimer.

    2. Redistributions in binary form must reproduce the above copyright notice, this list of
       conditions and the following disclaimer in the documentation and/or other
       materials provided with the distribution.

    3. Neither the name of Renesas nor the names of its
       contributors may be used to endorse or promote products derived from this
       software without specific prior written permission.



    THIS SOFTWARE IS PROVIDED BY Renesas "AS IS" AND ANY EXPRESS
    OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
    OF MERCHANTABILITY, NONINFRINGEMENT, AND FITNESS FOR A PARTICULAR PURPOSE ARE
    DISCLAIMED. IN NO EVENT SHALL RENESAS OR CONTRIBUTORS BE
    LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
    CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE
    GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
    HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
    LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
    OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
    ---------------------------------------------------------------

    Project     : PTX1K
    Module      : NSC
    File        : ptxNSC_Registers.h
 
    Description : Automatically generated register map

    Generated by Register_Map.xlsm (Version 6.0) , Register-map Version  6.0.60, 21/11/2019, 10:04:26
*/

#ifndef PTXNSC_REGISTERS_H_
#define PTXNSC_REGISTERS_H_

// Defines for SYS_CONTROL_REG
#define SYS_CONTROL_REG                                           (0x1000U)
#define SYS_CONTROL_REG_RST                                       (0x00U)
#define SYS_CONTROL_REG_SYS_SOFT_RESET_MASK                       (0x80U)
#define SYS_CONTROL_REG_SYS_SOFT_RESET_MASK_INV                   (0x7FU)
#define SYS_CONTROL_REG_SYS_SOFT_RESET_RST                        (0x00U)
#define SYS_CONTROL_REG_SYS_SOFT_RESET_POS                        (7U)
#define SYS_CONTROL_REG_SYS_STANDBY_EN_MASK                       (0x02U)
#define SYS_CONTROL_REG_SYS_STANDBY_EN_MASK_INV                   (0xFDU)
#define SYS_CONTROL_REG_SYS_STANDBY_EN_RST                        (0x00U)
#define SYS_CONTROL_REG_SYS_STANDBY_EN_POS                        (1U)
#define SYS_CONTROL_REG_DFY_ENABLE_MASK                           (0x01U)
#define SYS_CONTROL_REG_DFY_ENABLE_MASK_INV                       (0xFEU)
#define SYS_CONTROL_REG_DFY_ENABLE_RST                            (0x00U)
#define SYS_CONTROL_REG_DFY_ENABLE_POS                            (0U)

// Defines for SYS_IRQ_REG
#define SYS_IRQ_REG                                               (0x1001U)
#define SYS_IRQ_REG_RST                                           (0x00U)
#define SYS_IRQ_REG_SYS_IRQ_UPD_MASK                              (0x80U)
#define SYS_IRQ_REG_SYS_IRQ_UPD_MASK_INV                          (0x7FU)
#define SYS_IRQ_REG_SYS_IRQ_UPD_RST                               (0x00U)
#define SYS_IRQ_REG_SYS_IRQ_UPD_POS                               (7U)
#define SYS_IRQ_REG_CL_TIMER0_EXP_IRQ_MASK                        (0x40U)
#define SYS_IRQ_REG_CL_TIMER0_EXP_IRQ_MASK_INV                    (0xBFU)
#define SYS_IRQ_REG_CL_TIMER0_EXP_IRQ_RST                         (0x00U)
#define SYS_IRQ_REG_CL_TIMER0_EXP_IRQ_POS                         (6U)
#define SYS_IRQ_REG_CL_RFF_DET_ON_IRQ_MASK                        (0x20U)
#define SYS_IRQ_REG_CL_RFF_DET_ON_IRQ_MASK_INV                    (0xDFU)
#define SYS_IRQ_REG_CL_RFF_DET_ON_IRQ_RST                         (0x00U)
#define SYS_IRQ_REG_CL_RFF_DET_ON_IRQ_POS                         (5U)
#define SYS_IRQ_REG_CL_RFF_DET_OFF_IRQ_MASK                       (0x10U)
#define SYS_IRQ_REG_CL_RFF_DET_OFF_IRQ_MASK_INV                   (0xEFU)
#define SYS_IRQ_REG_CL_RFF_DET_OFF_IRQ_RST                        (0x00U)
#define SYS_IRQ_REG_CL_RFF_DET_OFF_IRQ_POS                        (4U)
#define SYS_IRQ_REG_CL_RX_IRQ_MASK                                (0x08U)
#define SYS_IRQ_REG_CL_RX_IRQ_MASK_INV                            (0xF7U)
#define SYS_IRQ_REG_CL_RX_IRQ_RST                                 (0x00U)
#define SYS_IRQ_REG_CL_RX_IRQ_POS                                 (3U)
#define SYS_IRQ_REG_CL_TX_IRQ_MASK                                (0x04U)
#define SYS_IRQ_REG_CL_TX_IRQ_MASK_INV                            (0xFBU)
#define SYS_IRQ_REG_CL_TX_IRQ_RST                                 (0x00U)
#define SYS_IRQ_REG_CL_TX_IRQ_POS                                 (2U)
#define SYS_IRQ_REG_SYS_GEN_IRQ_MASK                              (0x02U)
#define SYS_IRQ_REG_SYS_GEN_IRQ_MASK_INV                          (0xFDU)
#define SYS_IRQ_REG_SYS_GEN_IRQ_RST                               (0x00U)
#define SYS_IRQ_REG_SYS_GEN_IRQ_POS                               (1U)
#define SYS_IRQ_REG_DFY_IRQ_MASK                                  (0x01U)
#define SYS_IRQ_REG_DFY_IRQ_MASK_INV                              (0xFEU)
#define SYS_IRQ_REG_DFY_IRQ_RST                                   (0x00U)
#define SYS_IRQ_REG_DFY_IRQ_POS                                   (0U)

// Defines for SYS_IRQ_EN_REG
#define SYS_IRQ_EN_REG                                            (0x1002U)
#define SYS_IRQ_EN_REG_RST                                        (0x00U)
#define SYS_IRQ_EN_REG_CL_TIMER0_EXP_IRQ_EN_MASK                  (0x40U)
#define SYS_IRQ_EN_REG_CL_TIMER0_EXP_IRQ_EN_MASK_INV              (0xBFU)
#define SYS_IRQ_EN_REG_CL_TIMER0_EXP_IRQ_EN_RST                   (0x00U)
#define SYS_IRQ_EN_REG_CL_TIMER0_EXP_IRQ_EN_POS                   (6U)
#define SYS_IRQ_EN_REG_CL_RFF_DET_ON_IRQ_EN_MASK                  (0x20U)
#define SYS_IRQ_EN_REG_CL_RFF_DET_ON_IRQ_EN_MASK_INV              (0xDFU)
#define SYS_IRQ_EN_REG_CL_RFF_DET_ON_IRQ_EN_RST                   (0x00U)
#define SYS_IRQ_EN_REG_CL_RFF_DET_ON_IRQ_EN_POS                   (5U)
#define SYS_IRQ_EN_REG_CL_RFF_DET_OFF_IRQ_EN_MASK                 (0x10U)
#define SYS_IRQ_EN_REG_CL_RFF_DET_OFF_IRQ_EN_MASK_INV             (0xEFU)
#define SYS_IRQ_EN_REG_CL_RFF_DET_OFF_IRQ_EN_RST                  (0x00U)
#define SYS_IRQ_EN_REG_CL_RFF_DET_OFF_IRQ_EN_POS                  (4U)
#define SYS_IRQ_EN_REG_CL_RX_IRQ_EN_MASK                          (0x08U)
#define SYS_IRQ_EN_REG_CL_RX_IRQ_EN_MASK_INV                      (0xF7U)
#define SYS_IRQ_EN_REG_CL_RX_IRQ_EN_RST                           (0x00U)
#define SYS_IRQ_EN_REG_CL_RX_IRQ_EN_POS                           (3U)
#define SYS_IRQ_EN_REG_CL_TX_IRQ_EN_MASK                          (0x04U)
#define SYS_IRQ_EN_REG_CL_TX_IRQ_EN_MASK_INV                      (0xFBU)
#define SYS_IRQ_EN_REG_CL_TX_IRQ_EN_RST                           (0x00U)
#define SYS_IRQ_EN_REG_CL_TX_IRQ_EN_POS                           (2U)
#define SYS_IRQ_EN_REG_SYS_GEN_IRQ_EN_MASK                        (0x02U)
#define SYS_IRQ_EN_REG_SYS_GEN_IRQ_EN_MASK_INV                    (0xFDU)
#define SYS_IRQ_EN_REG_SYS_GEN_IRQ_EN_RST                         (0x00U)
#define SYS_IRQ_EN_REG_SYS_GEN_IRQ_EN_POS                         (1U)
#define SYS_IRQ_EN_REG_DFY_IRQ_EN_MASK                            (0x01U)
#define SYS_IRQ_EN_REG_DFY_IRQ_EN_MASK_INV                        (0xFEU)
#define SYS_IRQ_EN_REG_DFY_IRQ_EN_RST                             (0x00U)
#define SYS_IRQ_EN_REG_DFY_IRQ_EN_POS                             (0U)

// Defines for ANA_COMP_REG
#define ANA_COMP_REG                                              (0x10E4U)
#define ANA_COMP_REG_TSENSE_COMP_EN_MASK                          (0x20U)
#define ANA_COMP_REG_TSENSE_EN_MASK                               (0x10U)

// Defines for DAC_TSENSE_WORD_REG
#define DAC_TSENSE_WORD_REG                                       (0x10AFU)

// Defines for ANA_STATUS0_REG
#define ANA_STATUS0_REG                                           (0x10B4U)
#define ANA_STATUS0_REG_TEMPSENS_COMP_OUT_MASK                    (0x40U)

// Defines for PAD_IRQ_REG
#define PAD_IRQ_REG                                               (0x1093U)
#define PAD_IRQ_REG_RST                                           (0x00U)
#define PAD_IRQ_REG_IRQ_PE_MASK                                   (0x80U)
#define PAD_IRQ_REG_IRQ_PE_MASK_INV                               (0x7FU)
#define PAD_IRQ_REG_IRQ_PE_RST                                    (0x00U)
#define PAD_IRQ_REG_IRQ_PE_POS                                    (7U)
#define PAD_IRQ_REG_IRQ_OEN_MASK                                  (0x20U)
#define PAD_IRQ_REG_IRQ_OEN_MASK_INV                              (0xDFU)
#define PAD_IRQ_REG_IRQ_OEN_RST                                   (0x00U)
#define PAD_IRQ_REG_IRQ_OEN_POS                                   (5U)
#define PAD_IRQ_REG_IRQ_DS_MASK                                   (0x08U)
#define PAD_IRQ_REG_IRQ_DS_MASK_INV                               (0xF7U)
#define PAD_IRQ_REG_IRQ_DS_RST                                    (0x00U)
#define PAD_IRQ_REG_IRQ_DS_POS                                    (3U)
#define PAD_IRQ_REG_IRQ_IE_MASK                                   (0x02U)
#define PAD_IRQ_REG_IRQ_IE_MASK_INV                               (0xFDU)
#define PAD_IRQ_REG_IRQ_IE_RST                                    (0x00U)
#define PAD_IRQ_REG_IRQ_IE_POS                                    (1U)
#define PAD_IRQ_REG_IRQ_TE_MASK                                   (0x01U)
#define PAD_IRQ_REG_IRQ_TE_MASK_INV                               (0xFEU)
#define PAD_IRQ_REG_IRQ_TE_RST                                    (0x00U)
#define PAD_IRQ_REG_IRQ_TE_POS                                    (0U)

// Defines for VERSION_REG
#define VERSION_REG                                               (0x10FFU)
#define VERSION_REG_RST                                           (0x21U)
#define VERSION_REG_CHIP_VERSION_MASK                             (0xFFU)
#define VERSION_REG_CHIP_VERSION_MASK_INV                         (0x00U)
#define VERSION_REG_CHIP_VERSION_RST                              (0x21U)
#define VERSION_REG_CHIP_VERSION_POS                              (0U)

// Defines for ANA_TX_CONTROL_REG
#define ANA_TX_CONTROL_REG                                        (0x10CFU)

// Defines for HIF_RBF
#define HIF_RBF_LEN_REG                                           (0x100EU)

// Defines for PAD_GPIO5_REG
#define PAD_GPIO5_REG                                             (0x109EU)
#define PAD_GPIO5_REG_RST                                         (0x20U)
#define PAD_GPIO5_REG_GPIO5_PE_MASK                               (0x80U)
#define PAD_GPIO5_REG_GPIO5_PE_MASK_INV                           (0x7FU)
#define PAD_GPIO5_REG_GPIO5_PE_RST                                (0x00U)
#define PAD_GPIO5_REG_GPIO5_PE_POS                                (7U)
#define PAD_GPIO5_REG_GPIO5_SFE_MASK                              (0x40U)
#define PAD_GPIO5_REG_GPIO5_SFE_MASK_INV                          (0xBFU)
#define PAD_GPIO5_REG_GPIO5_SFE_RST                               (0x00U)
#define PAD_GPIO5_REG_GPIO5_SFE_POS                               (6U)
#define PAD_GPIO5_REG_GPIO5_OEN_MASK                              (0x20U)
#define PAD_GPIO5_REG_GPIO5_OEN_MASK_INV                          (0xDFU)
#define PAD_GPIO5_REG_GPIO5_OEN_RST                               (0x01U)
#define PAD_GPIO5_REG_GPIO5_OEN_POS                               (5U)
#define PAD_GPIO5_REG_GPIO5_I_MASK                                (0x10U)
#define PAD_GPIO5_REG_GPIO5_I_MASK_INV                            (0xEFU)
#define PAD_GPIO5_REG_GPIO5_I_RST                                 (0x00U)
#define PAD_GPIO5_REG_GPIO5_I_POS                                 (4U)
#define PAD_GPIO5_REG_GPIO5_DS_MASK                               (0x08U)
#define PAD_GPIO5_REG_GPIO5_DS_MASK_INV                           (0xF7U)
#define PAD_GPIO5_REG_GPIO5_DS_RST                                (0x00U)
#define PAD_GPIO5_REG_GPIO5_DS_POS                                (3U)
#define PAD_GPIO5_REG_GPIO5_C_MASK                                (0x04U)
#define PAD_GPIO5_REG_GPIO5_C_MASK_INV                            (0xFBU)
#define PAD_GPIO5_REG_GPIO5_C_RST                                 (0x00U)
#define PAD_GPIO5_REG_GPIO5_C_POS                                 (2U)
#define PAD_GPIO5_REG_GPIO5_IE_MASK                               (0x02U)
#define PAD_GPIO5_REG_GPIO5_IE_MASK_INV                           (0xFDU)
#define PAD_GPIO5_REG_GPIO5_IE_RST                                (0x00U)
#define PAD_GPIO5_REG_GPIO5_IE_POS                                (1U)
#define PAD_GPIO5_REG_GPIO5_TE_MASK                               (0x01U)
#define PAD_GPIO5_REG_GPIO5_TE_MASK_INV                           (0xFEU)
#define PAD_GPIO5_REG_GPIO5_TE_RST                                (0x00U)
#define PAD_GPIO5_REG_GPIO5_TE_POS                                (0U)

// Defines for PAD_GPIO6_REG
#define PAD_GPIO6_REG                                             (0x109FU)
#define PAD_GPIO6_REG_RST                                         (0x20U)
#define PAD_GPIO6_REG_GPIO6_PE_MASK                               (0x80U)
#define PAD_GPIO6_REG_GPIO6_PE_MASK_INV                           (0x7FU)
#define PAD_GPIO6_REG_GPIO6_PE_RST                                (0x00U)
#define PAD_GPIO6_REG_GPIO6_PE_POS                                (7U)
#define PAD_GPIO6_REG_GPIO6_SFE_MASK                              (0x40U)
#define PAD_GPIO6_REG_GPIO6_SFE_MASK_INV                          (0xBFU)
#define PAD_GPIO6_REG_GPIO6_SFE_RST                               (0x00U)
#define PAD_GPIO6_REG_GPIO6_SFE_POS                               (6U)
#define PAD_GPIO6_REG_GPIO6_OEN_MASK                              (0x20U)
#define PAD_GPIO6_REG_GPIO6_OEN_MASK_INV                          (0xDFU)
#define PAD_GPIO6_REG_GPIO6_OEN_RST                               (0x01U)
#define PAD_GPIO6_REG_GPIO6_OEN_POS                               (5U)
#define PAD_GPIO6_REG_GPIO6_I_MASK                                (0x10U)
#define PAD_GPIO6_REG_GPIO6_I_MASK_INV                            (0xEFU)
#define PAD_GPIO6_REG_GPIO6_I_RST                                 (0x00U)
#define PAD_GPIO6_REG_GPIO6_I_POS                                 (4U)
#define PAD_GPIO6_REG_GPIO6_DS_MASK                               (0x08U)
#define PAD_GPIO6_REG_GPIO6_DS_MASK_INV                           (0xF7U)
#define PAD_GPIO6_REG_GPIO6_DS_RST                                (0x00U)
#define PAD_GPIO6_REG_GPIO6_DS_POS                                (3U)
#define PAD_GPIO6_REG_GPIO6_C_MASK                                (0x04U)
#define PAD_GPIO6_REG_GPIO6_C_MASK_INV                            (0xFBU)
#define PAD_GPIO6_REG_GPIO6_C_RST                                 (0x00U)
#define PAD_GPIO6_REG_GPIO6_C_POS                                 (2U)
#define PAD_GPIO6_REG_GPIO6_IE_MASK                               (0x02U)
#define PAD_GPIO6_REG_GPIO6_IE_MASK_INV                           (0xFDU)
#define PAD_GPIO6_REG_GPIO6_IE_RST                                (0x00U)
#define PAD_GPIO6_REG_GPIO6_IE_POS                                (1U)
#define PAD_GPIO6_REG_GPIO6_TE_MASK                               (0x01U)
#define PAD_GPIO6_REG_GPIO6_TE_MASK_INV                           (0xFEU)
#define PAD_GPIO6_REG_GPIO6_TE_RST                                (0x00U)
#define PAD_GPIO6_REG_GPIO6_TE_POS                                (0U)

// Defines for PAD_GPIO7_REG
#define PAD_GPIO7_REG                                             (0x10A0U)
#define PAD_GPIO7_REG_RST                                         (0x20U)
#define PAD_GPIO7_REG_GPIO7_PE_MASK                               (0x80U)
#define PAD_GPIO7_REG_GPIO7_PE_MASK_INV                           (0x7FU)
#define PAD_GPIO7_REG_GPIO7_PE_RST                                (0x00U)
#define PAD_GPIO7_REG_GPIO7_PE_POS                                (7U)
#define PAD_GPIO7_REG_GPIO7_SFE_MASK                              (0x40U)
#define PAD_GPIO7_REG_GPIO7_SFE_MASK_INV                          (0xBFU)
#define PAD_GPIO7_REG_GPIO7_SFE_RST                               (0x00U)
#define PAD_GPIO7_REG_GPIO7_SFE_POS                               (6U)
#define PAD_GPIO7_REG_GPIO7_OEN_MASK                              (0x20U)
#define PAD_GPIO7_REG_GPIO7_OEN_MASK_INV                          (0xDFU)
#define PAD_GPIO7_REG_GPIO7_OEN_RST                               (0x01U)
#define PAD_GPIO7_REG_GPIO7_OEN_POS                               (5U)
#define PAD_GPIO7_REG_GPIO7_I_MASK                                (0x10U)
#define PAD_GPIO7_REG_GPIO7_I_MASK_INV                            (0xEFU)
#define PAD_GPIO7_REG_GPIO7_I_RST                                 (0x00U)
#define PAD_GPIO7_REG_GPIO7_I_POS                                 (4U)
#define PAD_GPIO7_REG_GPIO7_DS_MASK                               (0x08U)
#define PAD_GPIO7_REG_GPIO7_DS_MASK_INV                           (0xF7U)
#define PAD_GPIO7_REG_GPIO7_DS_RST                                (0x00U)
#define PAD_GPIO7_REG_GPIO7_DS_POS                                (3U)
#define PAD_GPIO7_REG_GPIO7_C_MASK                                (0x04U)
#define PAD_GPIO7_REG_GPIO7_C_MASK_INV                            (0xFBU)
#define PAD_GPIO7_REG_GPIO7_C_RST                                 (0x00U)
#define PAD_GPIO7_REG_GPIO7_C_POS                                 (2U)
#define PAD_GPIO7_REG_GPIO7_IE_MASK                               (0x02U)
#define PAD_GPIO7_REG_GPIO7_IE_MASK_INV                           (0xFDU)
#define PAD_GPIO7_REG_GPIO7_IE_RST                                (0x00U)
#define PAD_GPIO7_REG_GPIO7_IE_POS                                (1U)
#define PAD_GPIO7_REG_GPIO7_TE_MASK                               (0x01U)
#define PAD_GPIO7_REG_GPIO7_TE_MASK_INV                           (0xFEU)
#define PAD_GPIO7_REG_GPIO7_TE_RST                                (0x00U)
#define PAD_GPIO7_REG_GPIO7_TE_POS                                (0U)

// Defines for PAD_GPIO8_REG
#define PAD_GPIO8_REG                                             (0x10A1U)
#define PAD_GPIO8_REG_RST                                         (0x20U)
#define PAD_GPIO8_REG_GPIO8_PE_MASK                               (0x80U)
#define PAD_GPIO8_REG_GPIO8_PE_MASK_INV                           (0x7FU)
#define PAD_GPIO8_REG_GPIO8_PE_RST                                (0x00U)
#define PAD_GPIO8_REG_GPIO8_PE_POS                                (7U)
#define PAD_GPIO8_REG_GPIO8_SFE_MASK                              (0x40U)
#define PAD_GPIO8_REG_GPIO8_SFE_MASK_INV                          (0xBFU)
#define PAD_GPIO8_REG_GPIO8_SFE_RST                               (0x00U)
#define PAD_GPIO8_REG_GPIO8_SFE_POS                               (6U)
#define PAD_GPIO8_REG_GPIO8_OEN_MASK                              (0x20U)
#define PAD_GPIO8_REG_GPIO8_OEN_MASK_INV                          (0xDFU)
#define PAD_GPIO8_REG_GPIO8_OEN_RST                               (0x01U)
#define PAD_GPIO8_REG_GPIO8_OEN_POS                               (5U)
#define PAD_GPIO8_REG_GPIO8_I_MASK                                (0x10U)
#define PAD_GPIO8_REG_GPIO8_I_MASK_INV                            (0xEFU)
#define PAD_GPIO8_REG_GPIO8_I_RST                                 (0x00U)
#define PAD_GPIO8_REG_GPIO8_I_POS                                 (4U)
#define PAD_GPIO8_REG_GPIO8_DS_MASK                               (0x08U)
#define PAD_GPIO8_REG_GPIO8_DS_MASK_INV                           (0xF7U)
#define PAD_GPIO8_REG_GPIO8_DS_RST                                (0x00U)
#define PAD_GPIO8_REG_GPIO8_DS_POS                                (3U)
#define PAD_GPIO8_REG_GPIO8_C_MASK                                (0x04U)
#define PAD_GPIO8_REG_GPIO8_C_MASK_INV                            (0xFBU)
#define PAD_GPIO8_REG_GPIO8_C_RST                                 (0x00U)
#define PAD_GPIO8_REG_GPIO8_C_POS                                 (2U)
#define PAD_GPIO8_REG_GPIO8_IE_MASK                               (0x02U)
#define PAD_GPIO8_REG_GPIO8_IE_MASK_INV                           (0xFDU)
#define PAD_GPIO8_REG_GPIO8_IE_RST                                (0x00U)
#define PAD_GPIO8_REG_GPIO8_IE_POS                                (1U)
#define PAD_GPIO8_REG_GPIO8_TE_MASK                               (0x01U)
#define PAD_GPIO8_REG_GPIO8_TE_MASK_INV                           (0xFEU)
#define PAD_GPIO8_REG_GPIO8_TE_RST                                (0x00U)
#define PAD_GPIO8_REG_GPIO8_TE_POS                                (0U)

// Defines for PAD_GPIO9_REG
#define PAD_GPIO9_REG                                             (0x10A2U)
#define PAD_GPIO9_REG_RST                                         (0x20U)
#define PAD_GPIO9_REG_GPIO9_PE_MASK                               (0x80U)
#define PAD_GPIO9_REG_GPIO9_PE_MASK_INV                           (0x7FU)
#define PAD_GPIO9_REG_GPIO9_PE_RST                                (0x00U)
#define PAD_GPIO9_REG_GPIO9_PE_POS                                (7U)
#define PAD_GPIO9_REG_GPIO9_OEN_MASK                              (0x20U)
#define PAD_GPIO9_REG_GPIO9_OEN_MASK_INV                          (0xDFU)
#define PAD_GPIO9_REG_GPIO9_OEN_RST                               (0x01U)
#define PAD_GPIO9_REG_GPIO9_OEN_POS                               (5U)
#define PAD_GPIO9_REG_GPIO9_I_MASK                                (0x10U)
#define PAD_GPIO9_REG_GPIO9_I_MASK_INV                            (0xEFU)
#define PAD_GPIO9_REG_GPIO9_I_RST                                 (0x00U)
#define PAD_GPIO9_REG_GPIO9_I_POS                                 (4U)
#define PAD_GPIO9_REG_GPIO9_DS_MASK                               (0x08U)
#define PAD_GPIO9_REG_GPIO9_DS_MASK_INV                           (0xF7U)
#define PAD_GPIO9_REG_GPIO9_DS_RST                                (0x00U)
#define PAD_GPIO9_REG_GPIO9_DS_POS                                (3U)
#define PAD_GPIO9_REG_GPIO9_C_MASK                                (0x04U)
#define PAD_GPIO9_REG_GPIO9_C_MASK_INV                            (0xFBU)
#define PAD_GPIO9_REG_GPIO9_C_RST                                 (0x00U)
#define PAD_GPIO9_REG_GPIO9_C_POS                                 (2U)
#define PAD_GPIO9_REG_GPIO9_IE_MASK                               (0x02U)
#define PAD_GPIO9_REG_GPIO9_IE_MASK_INV                           (0xFDU)
#define PAD_GPIO9_REG_GPIO9_IE_RST                                (0x00U)
#define PAD_GPIO9_REG_GPIO9_IE_POS                                (1U)
#define PAD_GPIO9_REG_GPIO9_TE_MASK                               (0x01U)
#define PAD_GPIO9_REG_GPIO9_TE_MASK_INV                           (0xFEU)
#define PAD_GPIO9_REG_GPIO9_TE_RST                                (0x00U)
#define PAD_GPIO9_REG_GPIO9_TE_POS                                (0U)

// Defines for PAD_GPIO10_REG
#define PAD_GPIO10_REG                                            (0x10A3U)
#define PAD_GPIO10_REG_RST                                        (0x20U)
#define PAD_GPIO10_REG_GPIO10_PE_MASK                             (0x80U)
#define PAD_GPIO10_REG_GPIO10_PE_MASK_INV                         (0x7FU)
#define PAD_GPIO10_REG_GPIO10_PE_RST                              (0x00U)
#define PAD_GPIO10_REG_GPIO10_PE_POS                              (7U)
#define PAD_GPIO10_REG_GPIO10_OEN_MASK                            (0x20U)
#define PAD_GPIO10_REG_GPIO10_OEN_MASK_INV                        (0xDFU)
#define PAD_GPIO10_REG_GPIO10_OEN_RST                             (0x01U)
#define PAD_GPIO10_REG_GPIO10_OEN_POS                             (5U)
#define PAD_GPIO10_REG_GPIO10_I_MASK                              (0x10U)
#define PAD_GPIO10_REG_GPIO10_I_MASK_INV                          (0xEFU)
#define PAD_GPIO10_REG_GPIO10_I_RST                               (0x00U)
#define PAD_GPIO10_REG_GPIO10_I_POS                               (4U)
#define PAD_GPIO10_REG_GPIO10_DS_MASK                             (0x08U)
#define PAD_GPIO10_REG_GPIO10_DS_MASK_INV                         (0xF7U)
#define PAD_GPIO10_REG_GPIO10_DS_RST                              (0x00U)
#define PAD_GPIO10_REG_GPIO10_DS_POS                              (3U)
#define PAD_GPIO10_REG_GPIO10_C_MASK                              (0x04U)
#define PAD_GPIO10_REG_GPIO10_C_MASK_INV                          (0xFBU)
#define PAD_GPIO10_REG_GPIO10_C_RST                               (0x00U)
#define PAD_GPIO10_REG_GPIO10_C_POS                               (2U)
#define PAD_GPIO10_REG_GPIO10_IE_MASK                             (0x02U)
#define PAD_GPIO10_REG_GPIO10_IE_MASK_INV                         (0xFDU)
#define PAD_GPIO10_REG_GPIO10_IE_RST                              (0x00U)
#define PAD_GPIO10_REG_GPIO10_IE_POS                              (1U)
#define PAD_GPIO10_REG_GPIO10_TE_MASK                             (0x01U)
#define PAD_GPIO10_REG_GPIO10_TE_MASK_INV                         (0xFEU)
#define PAD_GPIO10_REG_GPIO10_TE_RST                              (0x00U)
#define PAD_GPIO10_REG_GPIO10_TE_POS                              (0U)

// Defines for PAD_GPIO11_REG
#define PAD_GPIO11_REG                                            (0x10A4U)
#define PAD_GPIO11_REG_RST                                        (0x20U)
#define PAD_GPIO11_REG_GPIO11_PE_MASK                             (0x80U)
#define PAD_GPIO11_REG_GPIO11_PE_MASK_INV                         (0x7FU)
#define PAD_GPIO11_REG_GPIO11_PE_RST                              (0x00U)
#define PAD_GPIO11_REG_GPIO11_PE_POS                              (7U)
#define PAD_GPIO11_REG_GPIO11_OEN_MASK                            (0x20U)
#define PAD_GPIO11_REG_GPIO11_OEN_MASK_INV                        (0xDFU)
#define PAD_GPIO11_REG_GPIO11_OEN_RST                             (0x01U)
#define PAD_GPIO11_REG_GPIO11_OEN_POS                             (5U)
#define PAD_GPIO11_REG_GPIO11_I_MASK                              (0x10U)
#define PAD_GPIO11_REG_GPIO11_I_MASK_INV                          (0xEFU)
#define PAD_GPIO11_REG_GPIO11_I_RST                               (0x00U)
#define PAD_GPIO11_REG_GPIO11_I_POS                               (4U)
#define PAD_GPIO11_REG_GPIO11_DS_MASK                             (0x08U)
#define PAD_GPIO11_REG_GPIO11_DS_MASK_INV                         (0xF7U)
#define PAD_GPIO11_REG_GPIO11_DS_RST                              (0x00U)
#define PAD_GPIO11_REG_GPIO11_DS_POS                              (3U)
#define PAD_GPIO11_REG_GPIO11_C_MASK                              (0x04U)
#define PAD_GPIO11_REG_GPIO11_C_MASK_INV                          (0xFBU)
#define PAD_GPIO11_REG_GPIO11_C_RST                               (0x00U)
#define PAD_GPIO11_REG_GPIO11_C_POS                               (2U)
#define PAD_GPIO11_REG_GPIO11_IE_MASK                             (0x02U)
#define PAD_GPIO11_REG_GPIO11_IE_MASK_INV                         (0xFDU)
#define PAD_GPIO11_REG_GPIO11_IE_RST                              (0x00U)
#define PAD_GPIO11_REG_GPIO11_IE_POS                              (1U)
#define PAD_GPIO11_REG_GPIO11_TE_MASK                             (0x01U)
#define PAD_GPIO11_REG_GPIO11_TE_MASK_INV                         (0xFEU)
#define PAD_GPIO11_REG_GPIO11_TE_RST                              (0x00U)
#define PAD_GPIO11_REG_GPIO11_TE_POS                              (0U)

// Defines for PAD_GPIO12_REG
#define PAD_GPIO12_REG                                            (0x10A5U)
#define PAD_GPIO12_REG_RST                                        (0x20U)
#define PAD_GPIO12_REG_GPIO12_PE_MASK                             (0x80U)
#define PAD_GPIO12_REG_GPIO12_PE_MASK_INV                         (0x7FU)
#define PAD_GPIO12_REG_GPIO12_PE_RST                              (0x00U)
#define PAD_GPIO12_REG_GPIO12_PE_POS                              (7U)
#define PAD_GPIO12_REG_GPIO12_OEN_MASK                            (0x20U)
#define PAD_GPIO12_REG_GPIO12_OEN_MASK_INV                        (0xDFU)
#define PAD_GPIO12_REG_GPIO12_OEN_RST                             (0x01U)
#define PAD_GPIO12_REG_GPIO12_OEN_POS                             (5U)
#define PAD_GPIO12_REG_GPIO12_I_MASK                              (0x10U)
#define PAD_GPIO12_REG_GPIO12_I_MASK_INV                          (0xEFU)
#define PAD_GPIO12_REG_GPIO12_I_RST                               (0x00U)
#define PAD_GPIO12_REG_GPIO12_I_POS                               (4U)
#define PAD_GPIO12_REG_GPIO12_DS_MASK                             (0x08U)
#define PAD_GPIO12_REG_GPIO12_DS_MASK_INV                         (0xF7U)
#define PAD_GPIO12_REG_GPIO12_DS_RST                              (0x00U)
#define PAD_GPIO12_REG_GPIO12_DS_POS                              (3U)
#define PAD_GPIO12_REG_GPIO12_C_MASK                              (0x04U)
#define PAD_GPIO12_REG_GPIO12_C_MASK_INV                          (0xFBU)
#define PAD_GPIO12_REG_GPIO12_C_RST                               (0x00U)
#define PAD_GPIO12_REG_GPIO12_C_POS                               (2U)
#define PAD_GPIO12_REG_GPIO12_IE_MASK                             (0x02U)
#define PAD_GPIO12_REG_GPIO12_IE_MASK_INV                         (0xFDU)
#define PAD_GPIO12_REG_GPIO12_IE_RST                              (0x00U)
#define PAD_GPIO12_REG_GPIO12_IE_POS                              (1U)
#define PAD_GPIO12_REG_GPIO12_TE_MASK                             (0x01U)
#define PAD_GPIO12_REG_GPIO12_TE_MASK_INV                         (0xFEU)
#define PAD_GPIO12_REG_GPIO12_TE_RST                              (0x00U)
#define PAD_GPIO12_REG_GPIO12_TE_POS                              (0U)

// Defines for CL_RX_CONFIG1_REG
#define CL_RX_CONFIG1_REG                                         (0x1041U)
#define CL_RX_CONFIG1_REG_RST                                     (0x00U)
#define CL_RX_CONFIG1_REG_RX_TYPEB_PRIME_EN_MASK                  (0x04U)
#define CL_RX_CONFIG1_REG_RX_TYPEB_PRIME_EN_MASK_INV              (0xFBU)
#define CL_RX_CONFIG1_REG_RX_TYPEB_PRIME_EN_RST                   (0x00U)
#define CL_RX_CONFIG1_REG_RX_TYPEB_PRIME_EN_POS                   (2U)

// Defines for ANA_RX_AUX_DAC_REG
#define ANA_RX_AUX_DAC_REG                                        (0x10C8U)

#endif

