 I 
中文摘要： 
本計畫主要目的在研究發展系統級構裝所需之高品質因素(High Quality)被動元件
內埋於封裝基板之製程與相關特性分析技術研究。利用現有構裝基板製程技術，將離
散被動元件(如：作為解耦合使用之高品質因素電容) 內埋在一有機材料封裝基板內部，
藉由導通孔(PTH)或是雷射埋孔(Buried Via)將離散電容跟基板線路整合在一起，並量測
與討論結構信賴度與電氣特性之改善頻估。 
本研究結果顯示，將離散被動元件內埋在封裝基板內，除可有效結省表面黏著(SMT)
所需基板面積，增加基板線路佈線自由度外，利用離散元件高品質因素(Q-factor)特性
電容應用於抑制高速訊號切換雜訊應用上，「離散元件內埋」與「離散元件表面黏著」
於高速切換雜訊之抑制效果之比較上，前者抑制效果明顯改善許多。 
 
 
英文摘要： 
The main purpose of this study plan is to develop bury-in technology of passive 
components in laminate substrate for System-in-Package application. Compatible with 
traditional laminate substrate process, signal path connecting by PTH or Laser via, and 
reliability testing of bury-in structure are main topics we concern firstly.  
In addition, when high-Q passive components are buried in packaging substrate, 
advantages are substrate area saving, substrate layout freedom adding, and simultaneous 
switch noise reducing. Better electrical performances are show comparison with passive 
components mounted on substrate surface. 
 
關鍵字(Keyword)： 
內藏元件(Embedded passive Component)、解耦合電容(Decoupling Capacitor)、 
封裝基板 (Laminate Substrate) 
 
 
  
 III 
目錄 
摘要----------------------------------------------------------I 
圖目錄--------------------------------------------------------II 
1. 前言------------------------------------------------------------1 
2. 研究目的-------------------------------------------------------2 
3. 文獻探討-------------------------------------------------------2 
4. 研究方法-------------------------------------------------------4 
4.1內埋基板製程技術(一)-------------------------------------5 
4.2內埋基板製程技術(二)-------------------------------------6 
4.3  信賴性測試條件與步驟------------------------------------9 
4.4  信賴性測試條件與步驟------------------------------------9 
5. 結果與討論-----------------------------------------------------10 
5.1信賴性測試結果------------------------------------------10 
5.2電性分析測試結果----------------------------------------11 
6. 參考文獻-------------------------------------------------------13 
7. 計畫結果自評--------------------------------------------------13 
附件---------------------------------------------------------------14 
可供推廣之研發成果資料表-------------------------------------------14 
 
 2 
2.研究目的： 
本研究計畫之目的為發展被動元件內埋於封裝基板之製程技術技術，該製程內埋結構
之信賴性，以及電氣特性改善程度頻估。封裝接合技術、被動元件構裝前後特性與可靠度
變化、內埋元件寬頻模型萃取與模組設計技術將為研究重點。 
以封裝基板內埋被動元件、有機材料增層基板設計被動元件及晶圓上整合式被動元件
技術為基礎，利用全波電磁模擬與相關熱傳應力分析技術，研究發展適合內埋被動元件之
結構與構裝模態，並發展寬頻帶模型萃取技術。結合日月光公司或 NXP(原 Philips)之先進
製程技術，進行整合性功能模組封裝線路設計及實際樣品之量測與特性分析，驗證被動元
件特性及整合系統模組特性，完成特性設計、量測與分析之工作，達整合性晶片設計與封
裝之目的。 
 
 
 
 
 
3.文獻探討： 
被動元件大約以每秒 20,000 顆電阻及 20,000 顆電容之消耗速度使用於電子產品上，
高速數位系統之電容與電感使用量最大。最早 Ohmega-ply 公司利用內層板面原有銅箔的毛
面（Matt Side）上，另外處理上薄膜之磷鎳合金層，當成電阻性成份（Resistive Element）
而壓合成為 Thin core，然後再利用兩次光阻與三次蝕刻的技術，於眾多特定位置做出所需
的薄膜「電阻器」；由於是埋入在內層中，故商名稱之為 Buried Resistor，後來 1992 年美國
一家 PCB 公司 Zycon，也在某些高階多層板中，在原有 Vcc/GND 內層之外，另加入介質
層極薄（2-4mil）的內層板，利用其廣大面積的平行金屬銅板面，製作成為整體性的電容器，
商名稱為 Buried Capacitor。於是 BC 與 BR 等新名詞即不逕而走，成為 HDI 密集組裝技術
的另一部份。 
利用陶瓷材料做成被動元件，但陶瓷雖具有高介電常數，但需高溫燒結，無法用於有
機基板或 PCB 製程。且單純陶瓷太脆，加工性差，與銅箔黏著性不佳。另一方面，高分子
材料具低溫製程，柔軟性，接著性良好等優點，唯其介電常數太低。因此有些研究是把高
分子之機械性質與陶瓷高介電性質的高分子－成為陶瓷複合材料是此種電容材料的最佳選
擇，它也是目前國內外內藏式電容介電材料發展的主要趨勢。而市面上有許多材料都是利
用薄的介電材料直接製作成被動元件在基板上面，例如 ITRI 的 EmRC-180 材料，是利用
銅與高玻璃轉換溫度及較低變形率的環氧樹酯再加上 high Dk 的填充料為基礎再以增乘法
 4 
 
圖 2：各種電路應用上 Q 值之要求 
 
 
圖 3：Motorola 公司提出內埋被動元件結構與形式 
 
 
 
  
 6 
(7)雷射鑽孔(Laser Drill)：利用雷射的能力鑽穿上層與中間層的介電材料，以利於電鍍銅將
電容接點接出，電性得以完整。 
(8)電鍍銅(Cu Plating)：雙(多)層板完成鑽孔後即進行鍍通孔(Plated Through Hole , PTH) 步
驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化(metalization)，之後再利
用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 
(9)外層線路影像轉移(Out Layer Pattern)：與內層線路相同，經光阻曝光、顯影與蝕刻，
完成外層線路。 
(10)外層自動光學檢驗(Out Layer AOI) 
(11)防焊綠漆(S/M)：俗稱"綠漆",(Solder Mask or Solder Resist)，是利用油墨將留出基板上所
有線路與銅面都覆蓋住，只裸露出欲進行打金線與植球球墊區域。防止濕氣及各種電解
質的侵害使線路氧化而危害電氣性質、防止外來的機械傷害以維持板面良好的絕緣及加
強線路間的絕緣性。 
(12)電鍍鎳金(Ni/Au Plating)：目的是將防焊綠漆開窗出欲打金線、植球區域進行電鍍鎳金，
電鍍鎳金製程中，由前處理製程、電鍍鎳與電鍍金所組成，前處理製程目的是去除板面
的油脂，氧化物與粗化銅面使得到良好的銅鎳附著力，一般前處理製程是由清潔製程、
微蝕製程與酸洗製程所組成。 
(13)成型(Router)：將固定尺寸基板進行裁切成條狀或顆狀尺寸供封裝廠進行封裝。 
 
 
4.2 內埋基板製程技術(二) 
製程(一)中，晶片電容的位置會隨壓合條件而產生變異，為克服此一問題，製作(二)
改變多層板壓合製程流程，改採二次壓合設計；第一次壓合時底層介電層改採銅箔來代替，
使電容不會因上下介電層在壓合鎔溶狀態時產生位置偏移，第二次壓合時，再把底面銅箔
撕掉，重新放入介電層後壓合成四層板，因被動元件電容已經被上層的介電層固定，不會
再移動。製程流程示意圖如圖 6 所示，基板結構與各製程步驟與製程技術(一)類似，於報告
不再贅述。 
 
 
 
 
 
 
 8 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖6：內藏離散式被動元件基板製作流程(二) 
 
(a)Material Release 
(b)鑽孔 
(c)鍍銅 
(e)內層壓合(一) 
(g)雷射鑽孔 
(h)鍍銅 
(i)外層線路 
 
 
 
 
(d)內層線路 
Core板 
(f)內層壓合(二) 
Core板 電容 
Core板 電容 
Core板 電容 
Core板 電容 
Core板 電容 
Core板 電容
(j)綠漆 
 10 
5.結果與討論： 
5.1 信賴性測試結果 
利用上述兩種製程將離散被電容內埋入封裝基板，完成後樣品經過切片，使用掃瞄式
電子顯微鏡(SEM)觀察結構完整性，從圖 7 可明顯看出本研究所開發之製程技術可完整有
效將被動電容元件內埋至指定位置。 
 
(a) 基板 SEM 切面圖 
 
(b)被動元件與內層材料之狀況 
圖7：內藏離散式被動元件SEM切面圖 
根據 JEDEC Standard 規範的可靠性測試步驟進行樣品測試，測試樣品經過浸錫測試後，
抽樣之 10 條構裝載板均全數通過錫爐測試。圖 8 為測試樣品經錫爐測試後之狀況，均無氣
泡產生。除表面結構完整與否之外，被動元件與內層基材結合狀況亦是關心之重點，將進
行可靠性測試完畢之樣品加以切面研磨，可得圖 8 之 SEM 切面圖，由圖所示，被動元件與
內層基材經可靠性測試後，結合狀況依舊良好，無分離之狀況，SEM 切面測量所得之樣品
各層尺寸圖，與設計值相距不遠。 
 
圖 8：信賴性測試後之樣品及 SEM 切面圖 
製程(一) 製程(二)
 12 
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
-10
0
dB
(S
(2
,1
))
Frequency (GHz)
 Measurement
 Simulation
 
圖 10：沒有 0402 電容基板量測與模擬的資料比較 
(b).有與沒有內藏離散式被動元件的電能效應 
從圖 11 說明了比較基板有內藏 0402 電容及沒有 0402 電容的電性比較。從量測結果
來看，將電容埋進基板內比沒有電容埋在基板內有較好的 Insertion Loss (S21) Bandwidth，
那也可以說藉由這個製程將電容埋進基板內會有較快速及較高的頻率產生。 
 
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
-30
-20
-10
0
dB
(S
(2
,1
))
Frequency (GHz)
 Without 0402 Capacitor
 With 0402 Capacitor
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
-35
-30
-25
-20
-15
-10
-5
0
dB
(S
(2
,1
))
Frequency (GHz)
 SMT Capacitor
 Embedded Capacitor
 
圖 11：有內藏電容跟沒有 0402 電容基板電性效能比較 
 
 
  
freq (100.0MHz to 3.000GHz)
-- Simulation 
-- Measurement 
 14 
可供推廣之研發成果資料表 
□ 可申請專利  □ 可技術移轉                                      日期： 年 月 日 
國科會補助計畫 
計畫名稱： 
計畫主持人：         
計畫編號：             學門領域： 
技術/創作名稱  
發明人/創作人  
技術說明 
中文： 
 
 
（100~500 字） 
英文： 
可利用之產業 
及 
可開發之產品 
 
技術特點 
 
推廣及運用的價值 
 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研
發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
附件二 
