<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üà≥ üì© üìµ Computergest√ºtztes Design elektronischer Ger√§te üôèüèø ü•ô üç≠</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="In einer popul√§ren Form werden die Themen des computergest√ºtzten Entwurfs elektronischer Ger√§te (CEA) auf Leiterplattenentw√ºrfen, die Hauptphasen der ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Computergest√ºtztes Design elektronischer Ger√§te</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/439572/"><img src="https://habrastorage.org/webt/ng/1p/ok/ng1pokqxmzubv3tuoamkoada2s8.jpeg" align="right" width="50%">  <i>In einer popul√§ren Form werden die Themen des computergest√ºtzten Entwurfs elektronischer Ger√§te (CEA) auf Leiterplattenentw√ºrfen, die Hauptphasen der Bildung und Entwicklung computergest√ºtzter Entwurfssysteme (CAD) von CEA, der Inhalt von Automatisierungsaufgaben und die Organisation eines durchg√§ngigen Entwurfsarbeitszyklus unter Verwendung von Automatisierungswerkzeugen behandelt.</i> <i><br><br></i>  <i>Ziel der Ver√∂ffentlichung ist es, Ingenieure mit einem der sich schnell entwickelnden Bereiche der modernen Informationstechnologiebranche vertraut zu machen.</i> <br><a name="habracut"></a><br><h3>  Vorwort </h3><br>  Die Automatisierung von Entwurfs- und Abwicklungsaktivit√§ten in der Ingenieurpraxis hat eine lange und ziemlich reiche Geschichte.  In Bezug auf die relativ junge Vergangenheit gen√ºgt es, Partituren, mechanische Arithmometer und Rechenschieber abzurufen.  Wenig sp√§ter sind elektronische Taschenrechner, die bis heute weit verbreitet sind, in die Berechnungspraxis eingetreten.  Alle diese Ger√§te sollen die Implementierung einer Vielzahl von Berechnungen erleichtern, von denen ein erheblicher Teil auf die Konstruktionsaktivit√§ten der Ingenieure zur√ºckzuf√ºhren ist. <br><br><img src="https://habrastorage.org/webt/di/yx/p0/diyxp0j2nelcfde-92gqzu8tfrq.jpeg" width="40%" align="right">  Ein wichtiger Schritt zur Automatisierung der Abwicklungsaktivit√§ten war das Aufkommen elektronischer Computer (Computer), deren Funktionen es erm√∂glichten, nicht nur Berechnungen durchzuf√ºhren, sondern auch den Fluss notwendiger Berechnungen und Daten durch Kompilieren von Programmen in speziellen Programmiersprachen zu steuern: Autocode (oder Assembler), Algol, Fortran und andere.  Die Programmierung hat die Anwendbarkeit mathematischer Methoden der Algebra, Geometrie, numerischen Methoden, Wahrscheinlichkeitstheorie, Operationsforschung, diskreten Mathematik, linearen Programmierung und vieler anderer Methoden, die √ºber Jahrhunderte entwickelt wurden, grundlegend ver√§ndert.  Die Steigerung der Computerproduktivit√§t (Geschwindigkeit und Speichergr√∂√üe) bei gleichzeitiger Erweiterung des Angebots an Peripherieger√§ten: Eingabe und Ausgabe von Text- und Grafikdaten, Laufwerke zur Langzeitspeicherung von Informationen sowie die intensive Entwicklung von Betriebssystemen und Programmiersprachen-Compilern hatten erhebliche Auswirkungen auf die sich √§ndernde Rolle von Computern in der Technik √ºben.  Die L√∂sung einzelner Berechnungsprobleme wurde schrittweise durch die Umsetzung der abgeschlossenen Phasen des Projektzyklus ersetzt, aus denen das Konzept des computergest√ºtzten Entwurfs gem√§√ü der folgenden Definition hervorging. <br><br>  <font color="#0000aa"><i><b>Computergest√ºtztes Entwurfssystem</b> - ein automatisiertes System, das Informationstechnologie f√ºr Entwurfsfunktionen implementiert, ist ein organisatorisches und technisches System zur Automatisierung des Entwurfsprozesses, das aus Personal und einer Reihe von technischen, Software- und anderen Mitteln zur Automatisierung seiner Aktivit√§ten besteht.</i></font>  <font color="#0000aa"><i>Auch f√ºr die Bezeichnung solcher Systeme wird h√§ufig das Akronym <b>CAD</b> verwendet</i> .</font> <br><br>  Der Hauptzweck von CAD besteht darin, die Effizienz des Engineerings zu steigern: Reduzierung der Komplexit√§t und Konstruktionszeit, Sicherstellung qualitativ hochwertiger Konstruktionsl√∂sungen und -dokumentationen, Minimierung der vollst√§ndigen Modellierung und Pr√ºfung von Prototypen und Reduzierung der Kosten f√ºr die Vorbereitung der Produktion. <br><br>  In der modernen Ingenieurpraxis werden am h√§ufigsten folgende CAD-Systeme verwendet: <br><br><img src="https://habrastorage.org/webt/qa/nt/iv/qantiv1yp3yn1elhbi4n3izohj4.jpeg"><br><br>  Der Inhalt dieser Ver√∂ffentlichung beschr√§nkt sich nur auf Themen im Zusammenhang mit dem Themenbereich CAD-Elektronikger√§te auf Leiterplatten. <br>  In den Jahren 1948-1950 schuf William Shockley die Theorie des pn-√úbergangs und eines planaren Transistors, und der erste derartige Transistor wurde am 12. April 1950 hergestellt.  1954 brachte Texas Instruments den ersten Siliziumtransistor auf den Markt.  Der planare Prozess auf Siliziumbasis ist zur Haupttechnologie f√ºr die Herstellung von Transistoren und integrierten Schaltkreisen geworden. <br><br><img src="https://habrastorage.org/webt/ha/lv/jm/halvjmww23s5pbzxprl5p4sfyh8.jpeg" align="right" width="40%">  John Bardin, William Shockley und Walter Brattain teilten sich f√ºr ihre Zusammenarbeit bei der Entwicklung des weltweit ersten betriebsbereiten Transistors im Jahr 1948 den Nobelpreis von 1956.  Die Bildung und Entwicklung der Technologie f√ºr die industrielle Herstellung von Halbleiterbauelementen hat einen langfristigen und stabilen Aufw√§rtstrend beim Integrationsgrad elektronischer Komponenten festgestellt. Der √úbergang zu einer Halbleiterelementbasis hat den Anwendungsbereich elektronischer Bauelemente mit einem dramatischen Anstieg ihres Integrationsgrades und infolgedessen der funktionalen Komplexit√§t erheblich erweitert. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/su/k-/ur/suk-urhsf4u4ut7rtws7iuy1afu.jpeg" width="90%"></div><br>  Die Erweiterung des Anwendungsbereichs elektronischer Ger√§te wurde auch durch den Fortschritt in der Technologie zur Herstellung von Leiterplatten erleichtert, die eine hohe Zuverl√§ssigkeit der elektrischen Verbindungen und eine hohe mechanische Festigkeit aufweisen, was eine vorrangige Anforderung f√ºr mobile und station√§re elektronische Produkte darstellt. <br><br>  Der ‚ÄûGeburtstag‚Äú von Leiterplatten gilt als 1902, als der Erfinder, der deutsche Ingenieur Albert Parker Hansen, beim Patentamt seines Heimatlandes einen Antrag stellte. <br><br>  Hansens Leiterplatte war ein Stempel- oder Schnittbild auf einer Bronze- (oder Kupfer-) Folie.  Die resultierende leitende Schicht wurde auf ein mit Paraffin impr√§gniertes Dielektrikum geklebt.  Schon damals klebte Hansen die Folie auf beiden Seiten und schuf eine doppelseitige Leiterplatte.  Der Erfinder verwendete auch Verbindungsl√∂cher durch die Leiterplatte.  Hansens Arbeiten enthalten Beschreibungen der Herstellung von Leitern unter Verwendung von galvanischen oder leitf√§higen Tinten, bei denen es sich um pulverf√∂rmiges Metall handelt, das mit einem Klebstofftr√§ger gemischt ist. <br><br>  <font color="#0000aa"><i><b>Eine Leiterplatte (PCB)</b> ist eine dielektrische Platte auf der Oberfl√§che oder in deren Volumen elektrisch leitende Schaltungen einer elektronischen Schaltung gebildet sind.</i></font>  <font color="#0000aa"><i>Die Leiterplatte dient zum elektrischen und mechanischen Anschluss verschiedener elektronischer Komponenten.</i></font>  <font color="#0000aa"><i>Die elektronischen Komponenten auf der Leiterplatte werden durch ihre Befunde mit den Elementen des leitenden Musters verbunden, √ºblicherweise durch L√∂ten.</i></font> <br><br>  Diese Trends bei der Entwicklung von Schaltkreisen und beim Entwurf von REA erforderten grundlegende √Ñnderungen bei den Ans√§tzen zur Organisation von Prozessen zur Herstellung elektronischer Produkte mit hoher Funktions- und Designkomplexit√§t, was die Entstehung industrieller Systeme f√ºr den automatisierten Entwurf elektronischer Ger√§te stimulierte. <br><br>  In den ersten Phasen der Entwicklung von CAD REA waren die Hauptkunden Unternehmen - Entwickler komplexer Computersysteme, deren allgemeine Designer damit begannen, spezialisierte CAD-Einheiten in der Struktur ihrer Konstruktionsb√ºros zu organisieren. <br><br><img src="https://habrastorage.org/webt/ww/ss/di/wwssdit8c-0xlddy5t6lkwndfsm.jpeg"><br><br><img src="https://habrastorage.org/webt/vb/uj/pz/vbujpznvuq5dvr3thshexgaxabm.jpeg"><br><br><img src="https://habrastorage.org/webt/qy/qh/eb/qyqheb2plbz3w6czg9swpddrhww.jpeg"><br><br><img src="https://habrastorage.org/webt/yu/mi/d6/yumid6ma9hntw-31ynshhel9pds.jpeg" align="right">  Die Erstellung von CAD REA erforderte die Verwendung effektiver mathematischer Methoden und Algorithmen zur L√∂sung der Schl√ºsselprobleme der strukturellen und parametrischen Synthese entworfener Ger√§te.  Forscher f√ºhrender Universit√§ten waren an der Entwicklung des entsprechenden mathematischen Apparats beteiligt: ‚Äã‚ÄãStaatliche Universit√§t Moskau, Staatliche Universit√§t Leningrad, Moskauer Institut f√ºr Physik und Technologie, Moskauer Institut f√ºr technische Physik, Moskauer Institut f√ºr Energietechnik, Moskauer Institut f√ºr Mathematik und Technologie, Moskauer Institut f√ºr Luftfahrttechnik, Moskauer Institut f√ºr Wirtschaft und Technologie, LETI und viele andere sowie polytechnische Institute von St√§dten: Kaunas, Kiew, Lviv, Mviv.  Um Ressourcen zu integrieren und die Entwicklung von CAD REA zu koordinieren, f√ºhrte das Ministerium f√ºr Radioindustrie der UdSSR die Zweigprogramme RAPIR und PRAM durch, um informationskompatible Softwarepakete f√ºr computergest√ºtztes Design zu erstellen. <br><br>  Die folgenden Wissenschaftler haben insbesondere einen wesentlichen Beitrag zur Theorie und Praxis von CAD REA geleistet: <br><br>  <b>Abraitis Ludvikas Blazhevich</b> <b><br></b>  <b>Bazilevich Roman Petrovich</b> <b><br></b>  <b>Vermishev Yuri Khristoforovich</b> <b><br></b>  <b>Zaitseva Zhanna Nikolaevna</b> <b><br></b>  <b>Markarov Yuri Karpovich</b> <b><br></b>  <b>Matyukhin Nikolay Yakovlevich</b> <b><br></b>  <b>Norenkov Igor Petrovich</b> <b><br></b>  <b>Petrenko Anatoly Ivanovich</b> <b><br></b>  <b>Ryabov Gennady Georgievich</b> <b><br></b>  <b>Ryabov Leonid Pawlowitsch</b> <b><br></b>  <b>Selyutin Victor Abramovich</b> <b><br></b>  <b>Tetelbaum Alexander Jakowlewitsch</b> <b><br></b>  <b>Shiro Gennady Eduardovich</b> <b><br></b>  <b>Stein Mark Eliozarovich</b> <br>  und viele andere. <br><br><h3>  Die Struktur und Hauptphasen des Entwurfs von CEA </h3><br>  Moderne elektronische Ger√§te werden auf den in der folgenden Abbildung gezeigten Ebenen der Entwurfshierarchie implementiert.  F√ºr alle Hierarchieebenen werden geeignete computergest√ºtzte Entwurfswerkzeuge wie CAD BIS / VLSI, Leiterplatten, Bl√∂cke und Schr√§nke verwendet. <br><br><img src="https://habrastorage.org/webt/0t/r6/g5/0tr6g57ebel0zom6mbt6huxwpmo.jpeg"><br><br>  Dar√ºber hinaus beschr√§nken wir uns auf die Fragen des computergest√ºtzten Entwurfs typischer Ersatzelemente (Stufe I).  Der vollst√§ndige Entwurfszyklus von elektronischen Ger√§ten der Stufe I umfasst die folgenden Hauptschritte: <br><br><ul><li>  Entwicklung eines elektrischen Schaltplans (E3) eines elektronischen Ger√§ts. </li><li>  Digital-Analog-Simulation einer Ger√§teschaltung. </li><li>  Platzierung (Anordnung) von elektronischen Bauteilen und externen Anschl√ºssen auf einer Leiterplatte.  Optimierung des Layouts von Komponenten, um die L√§nge der vorgeschlagenen elektrischen Verbindungen zu minimieren, eine gleichm√§√üige W√§rmeableitung sicherzustellen und eine akzeptable elektromagnetische Umgebung f√ºr die Signal√ºbertragung ohne Verzerrung zu schaffen. </li><li>  Verlegen (Verfolgen) von elektrischen Verbindungen zwischen den Potentialausgleichsklemmen der platzierten Komponenten gem√§√ü den festgelegten Auslegungsregeln f√ºr die Breite der Verbindungen, den minimal zul√§ssigen L√ºcken zu anderen Elementen der gedruckten Schaltung, um die Leistungsanforderungen und die St√∂rfestigkeit sicherzustellen. </li><li>  √úberwachung der √úbereinstimmung der Struktur der gedruckten Schaltung mit der urspr√ºnglichen elektrischen Schaltung und der technologischen Einschr√§nkungen der Produktion. </li><li>  Ausgabe der Konstruktions- und Produktionsdokumentation. </li><li>  √úberwachung der Integrit√§t von Konstruktionsdaten, Verfolgung von vorgenommenen √Ñnderungen und Austausch von Konstruktionsinformationen mit anderen automatisierten Systemen. </li></ul><br><h4>  Entwicklung eines elektrischen Schaltplans (E3) </h4><br>  Stromkreis - Ein grafisches Bild, mit dem die Struktur eines elektronischen Ger√§ts unter Verwendung von bedingten grafischen und alphanumerischen Bezeichnungen √ºbertragen wird.  Enth√§lt grafische Symbole (UGO) elektronischer Komponenten und die Verbindungen zwischen ihren Schlussfolgerungen. <br><br><img src="https://habrastorage.org/webt/v1/q4/rr/v1q4rr2xjupf8aths3t35qe_l1s.jpeg"><br><br>  Ein Schaltplan kann auf einem oder mehreren Zeichenbl√§ttern dargestellt werden, w√§hrend die Schaltung die gegenseitige (physikalische) Anordnung elektronischer Komponenten nicht regelt.  Allen Komponenten im Diagramm und den Verbindungen werden eindeutige Kennungen zugewiesen (Komponentennummer im Diagramm, Schaltungsname usw.).  Um die Lesbarkeit der Schaltung zu verbessern, werden kompakte Grafikobjekte verwendet - Busse und Anschl√ºsse. <br><br>  Die Entwicklung elektrischer Schaltkreise erfolgt unter Verwendung zuvor vorbereiteter und zertifizierter Bibliotheken herk√∂mmlicher grafischer Symbole elektronischer Komponenten zur Einhaltung der GOST-Anforderungen. <br><br><h4>  Logische Simulation digitaler Ger√§te </h4><br>  Die logische Modellierung ist eine der h√§ufigsten Methoden zum Testen der Verhaltens- und Funktionseigenschaften entworfener digitaler Ger√§te und zielt darauf ab, die mit der Erstellung und dem Testen von Prototypen verbundenen Kosten zu senken.  Die Struktur eines digitalen Ger√§ts zur Modellierung wird in einer der g√§ngigen Sprachen zur Beschreibung elektronischer Ger√§te beschrieben - VHDL und (oder) Verilog. Die Signalwerte in den Verbindungen und die Dynamik ihrer zeitlichen √Ñnderungen werden in Form von grafischen Zeitdiagrammen angezeigt. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/v6/5e/9q/v65e9q0v7nqih1ug36zaex4xwma.jpeg" width="90%"></div><br>  Moderne Softwaretools unterst√ºtzen die Modi der logischen Modellierung von asynchronen und synchronen digitalen Ger√§ten in einem mehrwertigen Alphabet m√∂glicher Signalwerte.  Es ist erlaubt, den gemeinsamen Betrieb der Hardware des digitalen Ger√§ts und der Software (Firmware) als Teil dieses Ger√§ts zu simulieren und zu analysieren, wodurch die Integrit√§t und Vollst√§ndigkeit der Simulationsergebnisse sichergestellt wird. <br><br><h4>  Simulation von analogen Ger√§ten </h4><br>  Durch die Modellierung analoger Ger√§te k√∂nnen Sie Betriebsmodi analysieren und die Parameter der Schaltung auswerten, ohne die Breadboard-Beispiele zu erstellen. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/_z/el/dk/_zeldkqydqs3xmru8ogjiyxecjm.jpeg" width="90%"></div><br>  Derzeit sind die folgenden Arten der Simulation von analogen Ger√§ten weit verbreitet: <br><br><ul><li>  Analyse der Schaltung auf Gleich- und Wechselstrom </li><li>  Transienten- und √úbertragungsfunktionsanalyse </li><li>  Ger√§usch- und Stabilit√§tsanalyse </li><li>  Temperaturanalyse bei √Ñnderung der Betriebstemperatur </li><li>  Parametrische Analyse beim √Ñndern der Parameter von Modellen elektronischer Komponenten (Transistoren, Dioden, Kondensatoren, Widerst√§nde, Funktionsquellen usw.) </li></ul><br><h4>  Platzierung elektronischer Komponenten </h4><br>  Das Platzieren (Anordnen) elektronischer Komponenten und Steckverbinder auf einer Leiterplatte ist eine komplexe Aufgabe, deren L√∂sung Kompromisse bei den folgenden Hauptkriterien erfordert: <br><br><ul><li>  Anordnung der Komponenten gem√§√ü den festgelegten Regeln im zul√§ssigen Mindestabstand zwischen ihren Geh√§usen und Schlussfolgerungen. </li><li>  Minimierung der Gesamtl√§nge der f√ºr die Implementierung geplanten Verbindungen unter Ber√ºcksichtigung der Anforderungen an Geschwindigkeit und St√∂rfestigkeit (Differentialpaare, funktional verbundene Gruppen, Synchronisationsschaltungen). </li><li>  Gew√§hrleistung einer gleichm√§√üigen Verteilung der Dichte der Verbindungen auf der Leiterplatte. </li><li>  Ber√ºcksichtigung der W√§rmeableitung und elektromagnetischen Strahlung elektronischer Bauteile. </li></ul><br>  Zur Beurteilung der Qualit√§t der Platzierung elektronischer Komponenten auf einer Leiterplatte werden insbesondere Sch√§tzungen verwendet, die mit der Analyse der Verteilungsdichte der erforderlichen Verbindungen oder dem Modell der "Kraftvektoren" verbunden sind und f√ºr jede Komponente die Richtung zu ihrem besten Platzbedarf auf der Leiterplatte angeben. <br><br><img src="https://habrastorage.org/webt/uh/qq/br/uhqqbrqgvksehqak6k9tmj25-hw.jpeg"><br><br><h4>  Verfolgung der elektrischen Verbindung </h4><br>  Die Verbindungsverfolgung ist eine Schl√ºsselstufe bei der Entwicklung elektronischer Ger√§te und l√∂st das Problem des Verlegens von Verbindungen auf Schichten einer Leiterplatte zwischen √Ñquipotentialausg√§ngen von Bauteilen unter Ber√ºcksichtigung spezifizierter Regeln und Einschr√§nkungen, wobei die Hauptbeschr√§nkungen die Breite der Leiter und die minimal zul√§ssigen L√ºcken zwischen gedruckten Verdrahtungselementen sind.  Die Leistungsindikatoren der angewandten Verfolgungsmethoden sind die Vollst√§ndigkeit des Stromkreises, die minimale Gesamtl√§nge der aufgebauten Verbindungen, die Anzahl der verwendeten Schichten und Zwischenschicht√ºberg√§nge. <br><br>  Derzeit werden in der Praxis die folgenden drei Methoden (Modi) zur Verfolgung von Leiterplatten h√§ufig verwendet: <br><ol><li>  Die manuelle Verfolgung wird vom Konstrukteur durchgef√ºhrt, indem ein Muster von Leitern auf die Platinenzeichnung gezeichnet wird. </li><li>  Die automatische Verfolgung wird durch spezielle Programme implementiert, die geschichtete Leiter ausf√ºhren.  Die Ergebnisse stehen den Designern f√ºr sp√§tere manuelle Anpassungen und Verbesserungen zur Verf√ºgung. </li><li>  Die interaktive Verfolgung ist eine Kombination aus manuellen und automatischen Verfolgungsmodi.  In diesem Fall legt der Designer die Bedingungen f√ºr die Verfolgung aller oder eines Teils der erforderlichen Verbindungen fest, und die Software f√ºhrt unter den angegebenen Bedingungen Verfolgungsvorg√§nge durch. </li></ol><br>  Unter Ber√ºcksichtigung der Tatsache, dass die Ergebnisse der automatischen Ablaufverfolgung beim computergest√ºtzten Entwurf sehr kritisch sind, werden im Folgenden (in einer ziemlich allgemeinen Form) allgemeine Algorithmen zur L√∂sung dieses Problems beschrieben. <br><br>  <b>Auto Trace Wave Algorithmus</b> <br><br>  Die erste Beschreibung des Wellenalgorithmus zum Verfolgen von Verbindungen auf Leiterplatten wurde in den fr√ºhen 60er Jahren ver√∂ffentlicht (Lee, CY, Ein Algorithmus f√ºr Pfadverbindungen und seine Anwendungen, IRE Transactions on Electronic Computers, Band EC-10, Nummer 2, S. 2). 364-365, 1961).  Die Einfachheit dieses Algorithmus war der Anreiz f√ºr die Implementierung vieler relevanter Softwaretools. <br><br>  Bei jeder Iteration sucht der Algorithmus nach einer bestimmten Breite zwischen zwei bestimmten Punkten in der Ebene und bildet eine Verbindung mit einer bestimmten Breite, wobei vorhandene Hindernisse ber√ºcksichtigt werden.  Zur Ausf√ºhrung dieser Funktionen wird das sogenannte diskrete Arbeitsfeld (DRP) verwendet - eine zweidimensionale numerische Matrix, deren Zellen die entsprechenden Abschnitte der Leiterplatte mit Abmessungen anzeigen, die der Breite des Leiters entsprechen und um die Gr√∂√üe des zul√§ssigen Spaltes vergr√∂√üert sind.  Dies stellt sicher, dass zwei Leiter in benachbarten Zellen immer den erforderlichen Abstand zwischen ihren Kanten haben.  DRP-Zellen, die zum Verlegen von Verbindungen verboten sind, sind mit speziellen Etiketten gekennzeichnet. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/3p/aw/im/3pawimx-msprhtjwybnv7h8lokc.jpeg" width="90%"></div><br>  Die Suche nach der Verbindung wird durchgef√ºhrt, indem benachbarten DRP-Zellen nacheinander <i>1-2-3 ...</i> numerische Bezeichnungen zugewiesen werden (nicht verboten, um die Verbindung herzustellen), beginnend mit einer der verbundenen ( <b>"I"</b> ) und bis zur zweiten ( <b>"P"</b> ).  Wenn die zweite verbundene Zelle erreicht ist, beginnt die Bildung der gefundenen Verbindung basierend auf der sequentiellen Auswahl von Paaren benachbarter Zellen in der Codesequenz <i>... 3-2-1-3-2-1 ...</i> <br><br>  Die aufgebaute Verbindung wird auf dem DRP mit einem neuen Satz von Zellen angezeigt, die zum Verlegen von Verbindungen verboten sind, und dann wird der beschriebene Vorgang f√ºr das n√§chste Punktepaar usw. wiederholt. <br><br>  <b>Geometrische Verfolgungsmethoden</b> <br><br>  Methoden der geometrischen (formbasierten) Verfolgung sind die n√§chste Generation nach der Wellenerzeugung von PCB-Verfolgungsalgorithmen und gro√üen integrierten Schaltkreisen. <br><br>  Diese Methoden arbeiten mit geometrischen Modellen von gedruckten Schaltungsobjekten (Kontakte, Leiter usw.) und suchen und verlegen Verbindungen in einem vorhandenen Labyrinth freier Ressourcen. <br><br>  Algorithmen dieser Klasse l√∂sen das Problem, jede Verbindung auch in zwei Schritten zu verlegen: Suchen nach einer m√∂glichen Verbindung und Verlegen. <br><br>  Die Suche nach der Verbindung erfolgt durch sequentielle Verteilung von rechteckigen Stichproben ( <b>‚ÄûI‚Äú</b> - die erste Stichprobe) √ºber die fortlaufenden Abschnitte der verf√ºgbaren Trace-Ressourcen, bis das geometrische Objekt <b>‚ÄûP‚Äú</b> erf√ºllt ist (oder alle Ressourcen ersch√∂pft sind).              (e <sub>N</sub> ). <br><br>           <br> ( <b></b> e <sub>18</sub> e <sub>16</sub> e <sub>14</sub> e <sub>12</sub> e <sub>10</sub> e <sub>8</sub> e <sub>2</sub> <b></b> ) <br><br><img src="https://habrastorage.org/webt/d8/cc/vc/d8ccvcmlp6gkeutymu0diby0dae.jpeg"><br><br> <b>  </b> <br><br>         ,       (       )       : , ,    ,    .. <br><br>         ,   ,       <b>‚Äú‚Äù</b>     ,       <b>‚Äú‚Äù</b> . <br>       ,      : <br> ( <b></b> e <sub>12</sub> e <sub>11</sub> e <sub>10</sub> e <sub>9</sub> e <sub>8</sub> e <sub>7</sub> e <sub>6</sub> e <sub>5</sub> e <sub>4</sub> e <sub>3</sub> e <sub>2</sub> e <sub>1</sub> <b></b> ). <br><br><img src="https://habrastorage.org/webt/fc/bv/jw/fcbvjwylhw06m1bcxvlsiuwjf7k.jpeg"><br><br>               .                 ,          ‚Äì       . <br><br>      ,  ,  ,              ,       . <br><br>             : <br><br><ul><li>    . </li><li>        . </li><li>     . </li></ul><br><h4>      </h4><br>         ,         . <br><br>   () ‚Äî    , ,     ,      , , .  ,  ,   ,  ,   ,  ,           . <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ws/z-/r6/wsz-r68vtuwzttejpah7jvijfxo.jpeg" width="90%"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Daten zur Herstellung von Leiterplatten werden per Software erstellt und enthalten die f√ºr die Herstellung von Fotomasken und Bohrungen erforderlichen Informationen. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Die Pr√§sentationsformate f√ºr diese Daten sind einheitlich (Gerber, ODB ++) und entsprechen </font></font><i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">de facto den Standards</font></font></i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> bei der √úbermittlung der Ergebnisse an den Hersteller.</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/j2/tr/wd/j2trwdwgenpmfkkuq91wuyx7m6s.jpeg" width="90%"></div><br><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> End-to-End-CEA-Entwurfszyklus </font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Aus Sicht der Benutzer (d. H. Entwickler elektronischer Ger√§te) ist CAD REA ein Softwareprodukt, dessen Verbrauchereigenschaften anhand der folgenden Hauptkriterien bewertet werden: </font></font><br><br><ul><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Unterst√ºtzung des durchg√§ngigen CEA-Entwurfszyklus durch Automatisierungstools. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Die Funktionalit√§t einzelner Subsysteme (Modellierung, Trace-Verbindungen usw.). </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Offenheit des Systems f√ºr seine Integration mit anderen Automatisierungsmitteln in denselben oder verwandten Themenbereichen. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Hochwertige und detaillierte Benutzerdokumentation. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Technische Benutzerunterst√ºtzung durch Unternehmen, die Softwareprodukte entwickeln. </font></font></li></ul><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Bei dieser Reihe von Anforderungen ist in der Regel die M√∂glichkeit der Erstellung eines durchg√§ngigen Entwurfszyklus von der Erstellung technischer Spezifikationen f√ºr ein Projekt bis zur Beschaffung von Entwurfsdokumentationen und Daten f√ºr die Herstellung eines Produkts von gr√∂√üter Bedeutung. </font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ni/do/di/nidodiocfu8e2adfecthsduu95g.jpeg" width="90%"></div><br>       ,        . <br><br>           ,                . <br><br>     ,       ,    Delta Design  : <br><br><img src="https://habrastorage.org/webt/ky/xc/mv/kyxcmvtc2i9-xg1dznsw63llali.jpeg"><br><br><img src="https://habrastorage.org/webt/wq/sa/bj/wqsabj6yjltlcazneunhenbyjfo.jpeg" width="40%" align="right">     ‚Äì            ‚Äì      ,     . <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Zum Abschluss der Er√∂rterung von Fragen im Zusammenhang mit der Automatisierung des Entwurfs elektronischer Ger√§te ist anzumerken, dass sich dieser T√§tigkeitsbereich derzeit recht intensiv weiterentwickelt. </font><font style="vertical-align: inherit;">Kurzfristig sollten wir mit der Entstehung neuer Methoden und Ans√§tze zur L√∂sung von Problemen des computergest√ºtzten Designs rechnen.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de439572/">https://habr.com/ru/post/de439572/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de439562/index.html">Konfigurieren Sie den Kubernetes HA-Cluster auf Bare Metal mit kubeadm. Teil 1/3</a></li>
<li><a href="../de439564/index.html">Praktische Anwendung der AST-Baumtransformation am Beispiel von Putout</a></li>
<li><a href="../de439566/index.html">Warum SRE-Dokumentation wichtig ist. Teil 3</a></li>
<li><a href="../de439568/index.html">QLC-basierte SSDs - ein Festplattenkiller? Nicht wirklich</a></li>
<li><a href="../de439570/index.html">IPython-Magie zum Bearbeiten von Jupyter-Zellen-Tags</a></li>
<li><a href="../de439574/index.html">SmartCard I2C-Protokoll. Tauschen Sie APDU-Befehle √ºber die I2C-Schnittstelle aus</a></li>
<li><a href="../de439576/index.html">Ein umfassender √úberblick √ºber Python-Interviews. Tipps & Tricks</a></li>
<li><a href="../de439578/index.html">Zur Frage der Transformationen und anderer Operationen</a></li>
<li><a href="../de439580/index.html">Git f√ºr Windows in ReactOS zum Laufen bringen</a></li>
<li><a href="../de439584/index.html">Lenergy-Projekt als Umdenken bei tragbaren Netzteilen</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>