//v 20100214 2
//comment (incomplete) title-B.sym
VOLTAGE_SOURCE #(.basename(voltage-3.sym),.value(10)) Vin (.1(x_cn_0),.2(x_cn_1));
place #(.x(43800),.y(49000)) 43800:49000 (.port(x_cn_0));
place #(.x(43800),.y(48100)) 43800:48100 (.port(x_cn_1));
RESISTOR #(.basename(resistor-1.sym),.class(DISCRETE),.pins(2),.value(2k)) R1 (.1(x_cn_2),.2(x_cn_3));
place #(.x(44100),.y(49000)) 44100:49000 (.port(x_cn_2));
place #(.x(45000),.y(49000)) 45000:49000 (.port(x_cn_3));
RESISTOR #(.basename(resistor-1.sym),.class(DISCRETE),.pins(2),.value(1k)) R2 (.1(x_cn_4),.2(x_cn_5));
place #(.x(45200),.y(48100)) 45200:48100 (.port(x_cn_4));
place #(.x(45200),.y(49000)) 45200:49000 (.port(x_cn_5));
net #() net0 (.p(x_cn_1),.n(x_cn_4));
rail #(.basename(gnd-1.sym),.net(GND:1)) GND:1 (.pin(x_cn_6),.rail(GND:1));
place #(.x(44300),.y(48100)) 44300:48100 (.port(x_cn_6));
net #() net1 (.p(x_cn_0),.n(x_cn_2));
net #() net2 (.p(x_cn_3),.n(x_cn_5));
