Fitter report for testVGA
Thu Sep 09 02:59:29 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 09 02:59:29 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; testVGA                                         ;
; Top-level Entity Name              ; testVGA                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 596 / 4,608 ( 13 % )                            ;
;     Total combinational functions  ; 587 / 4,608 ( 13 % )                            ;
;     Dedicated logic registers      ; 127 / 4,608 ( 3 % )                             ;
; Total registers                    ; 127                                             ;
; Total pins                         ; 15 / 89 ( 17 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 734 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 734 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 731     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/testVGA/output_files/testVGA.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 596 / 4,608 ( 13 % ) ;
;     -- Combinational with no register       ; 469                  ;
;     -- Register only                        ; 9                    ;
;     -- Combinational with a register        ; 118                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 317                  ;
;     -- 3 input functions                    ; 115                  ;
;     -- <=2 input functions                  ; 155                  ;
;     -- Register only                        ; 9                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 538                  ;
;     -- arithmetic mode                      ; 49                   ;
;                                             ;                      ;
; Total registers*                            ; 127 / 4,851 ( 3 % )  ;
;     -- Dedicated logic registers            ; 127 / 4,608 ( 3 % )  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 42 / 288 ( 15 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 15 / 89 ( 17 % )     ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 1 / 8 ( 13 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 1% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%         ;
; Maximum fan-out                             ; 126                  ;
; Highest non-global fan-out                  ; 110                  ;
; Total fan-out                               ; 2201                 ;
; Average fan-out                             ; 2.97                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 596 / 4608 ( 13 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 469                 ; 0                              ;
;     -- Register only                        ; 9                   ; 0                              ;
;     -- Combinational with a register        ; 118                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 317                 ; 0                              ;
;     -- 3 input functions                    ; 115                 ; 0                              ;
;     -- <=2 input functions                  ; 155                 ; 0                              ;
;     -- Register only                        ; 9                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 538                 ; 0                              ;
;     -- arithmetic mode                      ; 49                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 127                 ; 0                              ;
;     -- Dedicated logic registers            ; 127 / 4608 ( 3 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 42 / 288 ( 15 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 15                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 10 ( 10 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2201                ; 0                              ;
;     -- Registered Connections               ; 875                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 9                   ; 0                              ;
;     -- Output Ports                         ; 6                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_50 ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_b   ; 72    ; 4        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_cc  ; 64    ; 4        ; 21           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_cp  ; 63    ; 4        ; 19           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_g   ; 71    ; 4        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p1  ; 69    ; 4        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p2  ; 67    ; 4        ; 24           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p3  ; 65    ; 4        ; 21           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_r   ; 70    ; 4        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; clk       ; 26    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hsync_out ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pixel[0]  ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pixel[1]  ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pixel[2]  ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsync_out ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 19 ( 21 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 23 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 13 / 24 ( 54 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk_50                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; clk                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; hsync_out                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; pixel[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; pixel[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; pixel[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; vsync_out                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; sw_cp                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; sw_cc                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; sw_p3                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; sw_p2                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; sw_p1                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; sw_r                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; sw_g                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; sw_b                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                 ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                    ; Library Name ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
; |testVGA                      ; 596 (4)     ; 127 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 15   ; 0            ; 469 (0)      ; 9 (3)             ; 118 (1)          ; |testVGA                                               ; work         ;
;    |hvsync_generator:hvsync|  ; 592 (176)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (53)     ; 6 (6)             ; 117 (115)        ; |testVGA|hvsync_generator:hvsync                       ; work         ;
;       |Lookup_Alphabet:LUT_A| ; 418 (418)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 416 (416)    ; 0 (0)             ; 2 (2)            ; |testVGA|hvsync_generator:hvsync|Lookup_Alphabet:LUT_A ; work         ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; sw_r      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_g      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_b      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p1     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p2     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p3     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_cc     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_cp     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; clk       ; Output   ; --            ; --            ; --                    ; --  ;
; pixel[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; pixel[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; pixel[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; hsync_out ; Output   ; --            ; --            ; --                    ; --  ;
; vsync_out ; Output   ; --            ; --            ; --                    ; --  ;
; clk_50    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; sw_r                ;                   ;         ;
; sw_g                ;                   ;         ;
; sw_b                ;                   ;         ;
; sw_p1               ;                   ;         ;
; sw_p2               ;                   ;         ;
; sw_p3               ;                   ;         ;
; sw_cc               ;                   ;         ;
; sw_cp               ;                   ;         ;
; clk_50              ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                              ;
+----------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                             ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk_50                           ; PIN_17            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk~reg0                         ; LCFF_X1_Y6_N17    ; 126     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; hvsync_generator:hvsync|Equal0~2 ; LCCOMB_X13_Y7_N26 ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|X[0]~1   ; LCCOMB_X9_Y7_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                               ;
+----------+----------------+---------+----------------------+------------------+---------------------------+
; Name     ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------------+---------+----------------------+------------------+---------------------------+
; clk~reg0 ; LCFF_X1_Y6_N17 ; 126     ; Global Clock         ; GCLK3            ; --                        ;
+----------+----------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                   ;
+---------------------------------------------------------+---------+
; Name                                                    ; Fan-Out ;
+---------------------------------------------------------+---------+
; hvsync_generator:hvsync|X[0]                            ; 110     ;
; hvsync_generator:hvsync|X[1]                            ; 101     ;
; hvsync_generator:hvsync|X[2]                            ; 99      ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r0[7]~2   ; 96      ;
; hvsync_generator:hvsync|X[3]                            ; 93      ;
; hvsync_generator:hvsync|X[4]                            ; 83      ;
; hvsync_generator:hvsync|X[5]                            ; 44      ;
; hvsync_generator:hvsync|X[7]                            ; 38      ;
; hvsync_generator:hvsync|X[6]                            ; 38      ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal0~1  ; 33      ;
; hvsync_generator:hvsync|CounterX[1]                     ; 25      ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal0~0  ; 14      ;
; hvsync_generator:hvsync|Equal0~2                        ; 14      ;
; hvsync_generator:hvsync|CounterY[0]                     ; 14      ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[1]~0   ; 13      ;
; hvsync_generator:hvsync|CounterY[1]                     ; 13      ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal30~0 ; 10      ;
; hvsync_generator:hvsync|Mux11~3                         ; 10      ;
; hvsync_generator:hvsync|Mux11~2                         ; 10      ;
; hvsync_generator:hvsync|Mux11~1                         ; 10      ;
; hvsync_generator:hvsync|Mux11~0                         ; 10      ;
; hvsync_generator:hvsync|Equal2~7                        ; 9       ;
; hvsync_generator:hvsync|Equal2~6                        ; 9       ;
; hvsync_generator:hvsync|Equal2~5                        ; 9       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal26~6 ; 8       ;
; hvsync_generator:hvsync|X[0]~1                          ; 8       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal23~0 ; 8       ;
; hvsync_generator:hvsync|CounterX[2]                     ; 8       ;
; hvsync_generator:hvsync|CounterX[0]                     ; 8       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[1]~7   ; 7       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~33  ; 7       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[1]~4   ; 7       ;
; hvsync_generator:hvsync|CounterY[3]                     ; 7       ;
; hvsync_generator:hvsync|CounterY[2]                     ; 7       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[5]~15  ; 6       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal0~3  ; 6       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~9   ; 6       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal0~2  ; 6       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal19~4 ; 6       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal19~5 ; 5       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[2]~18 ; 5       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal25~0 ; 5       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[2]~7   ; 5       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~17  ; 5       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal24~0 ; 5       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal19~2 ; 5       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal22~0 ; 5       ;
; hvsync_generator:hvsync|CounterY[9]                     ; 5       ;
; hvsync_generator:hvsync|CounterX[7]                     ; 5       ;
; hvsync_generator:hvsync|CounterX[8]                     ; 5       ;
; hvsync_generator:hvsync|CounterX[9]                     ; 5       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~59  ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal35~0 ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal21~0 ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[1]~2  ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[5]~44  ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[2]~12  ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal13~0 ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[1]~1   ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal26~5 ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[4]~19  ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[2]~0  ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal19~3 ; 4       ;
; hvsync_generator:hvsync|dis11x0~0                       ; 4       ;
; hvsync_generator:hvsync|dis7x0~0                        ; 4       ;
; hvsync_generator:hvsync|dis12x0~2                       ; 4       ;
; hvsync_generator:hvsync|Equal1~2                        ; 4       ;
; hvsync_generator:hvsync|CounterY[4]                     ; 4       ;
; hvsync_generator:hvsync|CounterX[5]                     ; 4       ;
; hvsync_generator:hvsync|CounterX[6]                     ; 4       ;
; hvsync_generator:hvsync|CounterX[4]                     ; 4       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[2]~26  ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal27~2 ; 3       ;
; hvsync_generator:hvsync|cnt[8]                          ; 3       ;
; hvsync_generator:hvsync|cnt[11]                         ; 3       ;
; hvsync_generator:hvsync|cnt[9]                          ; 3       ;
; hvsync_generator:hvsync|cnt[12]                         ; 3       ;
; hvsync_generator:hvsync|cnt[16]                         ; 3       ;
; hvsync_generator:hvsync|cnt[18]                         ; 3       ;
; hvsync_generator:hvsync|cnt[17]                         ; 3       ;
; hvsync_generator:hvsync|cnt[22]                         ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~14 ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~13 ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~9  ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[5]~12  ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[3]~9   ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal28~0 ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~26  ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~42   ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~41   ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal23~1 ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~28  ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[2]~2   ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[3]~4   ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]~18  ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[3]~11  ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal26~4 ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~2   ; 3       ;
; hvsync_generator:hvsync|CounterY[5]                     ; 3       ;
; hvsync_generator:hvsync|CounterY[6]                     ; 3       ;
; hvsync_generator:hvsync|CounterY[7]                     ; 3       ;
; hvsync_generator:hvsync|CounterY[8]                     ; 3       ;
; hvsync_generator:hvsync|CounterX[3]                     ; 3       ;
; hvsync_generator:hvsync|inDisplayArea                   ; 3       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[2]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[5]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[4]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[3]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[1]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[2]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[5]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[4]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[3]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[1]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[2]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[4]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[3]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[1]    ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[2]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[5]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[4]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[3]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[1]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[2]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[5]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[4]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[3]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[1]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[2]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[5]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[4]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[1]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[5]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[1]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[2]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[5]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[4]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[3]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[1]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[3]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[2]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[5]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[1]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[2]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[4]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[3]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[1]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[2]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[5]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[4]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[3]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]     ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[5]~16  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[3]~20 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~101  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[4]~18  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~35  ; 2       ;
; hvsync_generator:hvsync|cnt[0]                          ; 2       ;
; hvsync_generator:hvsync|cnt[1]                          ; 2       ;
; hvsync_generator:hvsync|cnt[2]                          ; 2       ;
; hvsync_generator:hvsync|cnt[3]                          ; 2       ;
; hvsync_generator:hvsync|cnt[4]                          ; 2       ;
; hvsync_generator:hvsync|cnt[5]                          ; 2       ;
; hvsync_generator:hvsync|cnt[6]                          ; 2       ;
; hvsync_generator:hvsync|cnt[7]                          ; 2       ;
; hvsync_generator:hvsync|cnt[10]                         ; 2       ;
; hvsync_generator:hvsync|cnt[13]                         ; 2       ;
; hvsync_generator:hvsync|cnt[14]                         ; 2       ;
; hvsync_generator:hvsync|cnt[15]                         ; 2       ;
; hvsync_generator:hvsync|cnt[19]                         ; 2       ;
; hvsync_generator:hvsync|cnt[20]                         ; 2       ;
; hvsync_generator:hvsync|cnt[21]                         ; 2       ;
; hvsync_generator:hvsync|cnt[23]                         ; 2       ;
; hvsync_generator:hvsync|cnt[24]                         ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[2]~19 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[5]~18 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[4]~16 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[3]~13 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[3]~10 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[1]~9  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[2]~9  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~22 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[5]~7  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[3]~5  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[1]~24  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[1]~1  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~33  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[2]~21 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~32  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~17 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~8  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[3]~7  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[3]~5  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[1]~4  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~31  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~29  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[3]~14  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[5]~16  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal34~0 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[3]~12  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[3]~1  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~62   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~61   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[1]~6   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[2]~24  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[5]~21  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~16  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[1]~12  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~50  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal30~1 ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[5]~43  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[1]~23  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~40  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~37  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~36  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~35  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]~27  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[1]~24  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[1]~23  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[5]~14  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~38   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[3]~11  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[1]~10  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[3]~16  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[3]~15  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[3]~13  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[2]~11  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[5]~10  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[5]~9   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[5]~7   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[1]~5   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[2]~22  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~20  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[4]~13  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[4]~11  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[3]~10  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[4]~27  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[1]~8   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[1]~7   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[2]~26  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]~19  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[1]~17  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[5]~22  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[4]~21  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[3]~18  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[2]~6   ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~14  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~12  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[4]~2  ; 2       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[5]~4   ; 2       ;
; hvsync_generator:hvsync|dis3x0~0                        ; 2       ;
; hvsync_generator:hvsync|Equal1~0                        ; 2       ;
; hvsync_generator:hvsync|vga_VS~1                        ; 2       ;
; hvsync_generator:hvsync|Equal0~0                        ; 2       ;
; clk~reg0                                                ; 2       ;
; clk_50                                                  ; 1       ;
; hvsync_generator:hvsync|X[4]~5                          ; 1       ;
; hvsync_generator:hvsync|X[5]~4                          ; 1       ;
; clk~0                                                   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[4]~41  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[4]~40  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[2]~22 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[2]~21 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[5]~4   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[5]~6   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[5]~5   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[1]~16  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[1]~5   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[1]~4   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~39  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[5]~19  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~64  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~63  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~100  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~99   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[5]~62  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]~61  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~25  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]~60  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[5]~38  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[5]~37  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[4]~36  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[2]~15  ; 1       ;
; hvsync_generator:hvsync|cnt~7                           ; 1       ;
; hvsync_generator:hvsync|cnt~6                           ; 1       ;
; hvsync_generator:hvsync|cnt~5                           ; 1       ;
; hvsync_generator:hvsync|cnt~4                           ; 1       ;
; hvsync_generator:hvsync|cnt~3                           ; 1       ;
; hvsync_generator:hvsync|cnt~2                           ; 1       ;
; hvsync_generator:hvsync|cnt~1                           ; 1       ;
; hvsync_generator:hvsync|cnt~0                           ; 1       ;
; hvsync_generator:hvsync|X[3]~3                          ; 1       ;
; hvsync_generator:hvsync|X[1]~2                          ; 1       ;
; hvsync_generator:hvsync|X[0]~0                          ; 1       ;
; hvsync_generator:hvsync|Equal3~1                        ; 1       ;
; hvsync_generator:hvsync|Equal3~0                        ; 1       ;
; hvsync_generator:hvsync|Equal2~4                        ; 1       ;
; hvsync_generator:hvsync|Equal2~3                        ; 1       ;
; hvsync_generator:hvsync|Equal2~2                        ; 1       ;
; hvsync_generator:hvsync|Equal2~1                        ; 1       ;
; hvsync_generator:hvsync|Equal2~0                        ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~98   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~97   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[5]~58  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~96   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~95   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~57  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~56  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~55  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~54  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[5]~17 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~53  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~52  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~51  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~94   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~93   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[4]~15 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[4]~14 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~92   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~91   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[3]~12 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[3]~11 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~90   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~89   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[1]~8  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[1]~7  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[1]~6  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[1]~5  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[1]~4  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r12[1]~3  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~88   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~87   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[2]~8  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~86   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~85   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[5]~6  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~84   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~83   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[3]~4  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[3]~3  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[3]~2  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~82   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~81   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r11[1]~0  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~34  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~80   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~79   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[2]~20 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[2]~19 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~78   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~77   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~16 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~15 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~12 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~11 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[5]~10 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[5]~18  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~76   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~75   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[3]~6  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~74   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~73   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r10[1]~3  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~30  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[1]~17  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~72   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~71   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[5]~17  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~70   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~69   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r9[3]~13  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~68   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~67   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal34~1 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[5]~15  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[5]~14  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~66   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~65   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[4]~13  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~64   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~63   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[3]~11  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[3]~10  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[3]~8   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~25  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r8[1]~5   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~60   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~59   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[2]~23  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[2]~22  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~58   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~57   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[5]~20  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[5]~19  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[5]~18  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[5]~17  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~56   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~55   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~54   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~53   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~15  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~14  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~13  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~52   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~51   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[1]~11  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[1]~10  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~50   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~49   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~49  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~48  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~47  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~46  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[2]~45  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[5]~42  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[5]~41  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~48   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~47   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~39  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~38  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~34  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~32  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~31  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~30  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[4]~29  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]~28  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~46   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~45   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]~25  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~44   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~43   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[1]~22  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[1]~21  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[1]~20  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~40   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~39   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[5]~13  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[5]~12  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~37   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~36   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~35   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~34   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[1]~9   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r5[1]~8   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~33   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~32   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[3]~14  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|Equal13~1 ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~31   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~30   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~29   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~28   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[5]~8   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[5]~6   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~27   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~26   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[1]~4   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r4[1]~3   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~25   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~24   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[2]~21  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~23   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~22   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~19  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~18  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~17  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~16  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~15  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[5]~14  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~21   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~20   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[4]~12  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~19   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~18   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[3]~9   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~17   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~16   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[1]~6   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[1]~5   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r3[1]~3   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~15   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~14   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[2]~25  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[2]~24  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[2]~23  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r6[3]~16  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~13   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~12   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~11   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~10   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~8   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~7   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~6   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r7[3]~5   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[4]~20  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~9    ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~8    ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[3]~16  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[3]~15  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~7    ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|comb~6    ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~13  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[2]~11  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r2[1]~10  ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r0[7]~1   ; 1       ;
; hvsync_generator:hvsync|Lookup_Alphabet:LUT_A|r0[7]~0   ; 1       ;
; hvsync_generator:hvsync|dis12x0~4                       ; 1       ;
; hvsync_generator:hvsync|dis12x0~3                       ; 1       ;
; hvsync_generator:hvsync|Mux11~7                         ; 1       ;
; hvsync_generator:hvsync|mem[12][2]                      ; 1       ;
; hvsync_generator:hvsync|Mux11~6                         ; 1       ;
; hvsync_generator:hvsync|Mux11~5                         ; 1       ;
; hvsync_generator:hvsync|Mux11~4                         ; 1       ;
; hvsync_generator:hvsync|mem[12][5]                      ; 1       ;
; hvsync_generator:hvsync|mem[12][4]                      ; 1       ;
; hvsync_generator:hvsync|mem[12][3]                      ; 1       ;
; hvsync_generator:hvsync|mem[12][1]                      ; 1       ;
; hvsync_generator:hvsync|dis11x0~1                       ; 1       ;
; hvsync_generator:hvsync|Mux10~3                         ; 1       ;
; hvsync_generator:hvsync|mem[11][2]                      ; 1       ;
; hvsync_generator:hvsync|Mux10~2                         ; 1       ;
; hvsync_generator:hvsync|Mux10~1                         ; 1       ;
; hvsync_generator:hvsync|Mux10~0                         ; 1       ;
; hvsync_generator:hvsync|mem[11][5]                      ; 1       ;
; hvsync_generator:hvsync|mem[11][4]                      ; 1       ;
; hvsync_generator:hvsync|mem[11][3]                      ; 1       ;
; hvsync_generator:hvsync|mem[11][1]                      ; 1       ;
; hvsync_generator:hvsync|dis10x0~0                       ; 1       ;
; hvsync_generator:hvsync|Mux9~3                          ; 1       ;
; hvsync_generator:hvsync|mem[10][2]                      ; 1       ;
; hvsync_generator:hvsync|Mux9~2                          ; 1       ;
; hvsync_generator:hvsync|Mux9~1                          ; 1       ;
; hvsync_generator:hvsync|Mux9~0                          ; 1       ;
; hvsync_generator:hvsync|mem[10][5]                      ; 1       ;
; hvsync_generator:hvsync|mem[10][4]                      ; 1       ;
; hvsync_generator:hvsync|mem[10][3]                      ; 1       ;
; hvsync_generator:hvsync|mem[10][1]                      ; 1       ;
; hvsync_generator:hvsync|dis9x0~0                        ; 1       ;
; hvsync_generator:hvsync|Mux8~3                          ; 1       ;
; hvsync_generator:hvsync|mem[9][2]                       ; 1       ;
; hvsync_generator:hvsync|Mux8~2                          ; 1       ;
; hvsync_generator:hvsync|Mux8~1                          ; 1       ;
; hvsync_generator:hvsync|Mux8~0                          ; 1       ;
; hvsync_generator:hvsync|mem[9][5]                       ; 1       ;
; hvsync_generator:hvsync|mem[9][4]                       ; 1       ;
; hvsync_generator:hvsync|mem[9][3]                       ; 1       ;
; hvsync_generator:hvsync|mem[9][1]                       ; 1       ;
; hvsync_generator:hvsync|dis8x0~0                        ; 1       ;
; hvsync_generator:hvsync|Mux7~3                          ; 1       ;
; hvsync_generator:hvsync|mem[8][2]                       ; 1       ;
; hvsync_generator:hvsync|Mux7~2                          ; 1       ;
; hvsync_generator:hvsync|Mux7~1                          ; 1       ;
; hvsync_generator:hvsync|Mux7~0                          ; 1       ;
; hvsync_generator:hvsync|mem[8][5]                       ; 1       ;
; hvsync_generator:hvsync|mem[8][4]                       ; 1       ;
; hvsync_generator:hvsync|mem[8][3]                       ; 1       ;
; hvsync_generator:hvsync|mem[8][1]                       ; 1       ;
; hvsync_generator:hvsync|dis7x0~1                        ; 1       ;
; hvsync_generator:hvsync|Mux6~3                          ; 1       ;
; hvsync_generator:hvsync|mem[7][2]                       ; 1       ;
; hvsync_generator:hvsync|Mux6~2                          ; 1       ;
; hvsync_generator:hvsync|Mux6~1                          ; 1       ;
; hvsync_generator:hvsync|Mux6~0                          ; 1       ;
; hvsync_generator:hvsync|mem[7][5]                       ; 1       ;
; hvsync_generator:hvsync|mem[7][4]                       ; 1       ;
; hvsync_generator:hvsync|mem[7][3]                       ; 1       ;
; hvsync_generator:hvsync|mem[7][1]                       ; 1       ;
; hvsync_generator:hvsync|dis6x0~0                        ; 1       ;
; hvsync_generator:hvsync|Mux5~3                          ; 1       ;
; hvsync_generator:hvsync|mem[6][2]                       ; 1       ;
; hvsync_generator:hvsync|Mux5~2                          ; 1       ;
; hvsync_generator:hvsync|Mux5~1                          ; 1       ;
; hvsync_generator:hvsync|Mux5~0                          ; 1       ;
; hvsync_generator:hvsync|mem[6][5]                       ; 1       ;
; hvsync_generator:hvsync|mem[6][4]                       ; 1       ;
; hvsync_generator:hvsync|mem[6][3]                       ; 1       ;
; hvsync_generator:hvsync|mem[6][1]                       ; 1       ;
; hvsync_generator:hvsync|dis5x0~0                        ; 1       ;
; hvsync_generator:hvsync|Mux4~3                          ; 1       ;
; hvsync_generator:hvsync|mem[5][2]                       ; 1       ;
; hvsync_generator:hvsync|Mux4~2                          ; 1       ;
; hvsync_generator:hvsync|Mux4~1                          ; 1       ;
; hvsync_generator:hvsync|Mux4~0                          ; 1       ;
; hvsync_generator:hvsync|mem[5][5]                       ; 1       ;
; hvsync_generator:hvsync|mem[5][4]                       ; 1       ;
; hvsync_generator:hvsync|mem[5][3]                       ; 1       ;
; hvsync_generator:hvsync|mem[5][1]                       ; 1       ;
; hvsync_generator:hvsync|dis4x0~0                        ; 1       ;
; hvsync_generator:hvsync|Mux3~2                          ; 1       ;
; hvsync_generator:hvsync|Mux3~1                          ; 1       ;
; hvsync_generator:hvsync|mem[4][3]                       ; 1       ;
; hvsync_generator:hvsync|mem[4][2]                       ; 1       ;
; hvsync_generator:hvsync|Mux3~0                          ; 1       ;
; hvsync_generator:hvsync|mem[4][5]                       ; 1       ;
; hvsync_generator:hvsync|mem[4][1]                       ; 1       ;
; hvsync_generator:hvsync|dis3x0~1                        ; 1       ;
; hvsync_generator:hvsync|Mux2~3                          ; 1       ;
; hvsync_generator:hvsync|mem[3][2]                       ; 1       ;
; hvsync_generator:hvsync|Mux2~2                          ; 1       ;
; hvsync_generator:hvsync|Mux2~1                          ; 1       ;
; hvsync_generator:hvsync|Mux2~0                          ; 1       ;
; hvsync_generator:hvsync|mem[3][5]                       ; 1       ;
; hvsync_generator:hvsync|mem[3][4]                       ; 1       ;
; hvsync_generator:hvsync|mem[3][3]                       ; 1       ;
; hvsync_generator:hvsync|mem[3][1]                       ; 1       ;
; hvsync_generator:hvsync|dis2x0~0                        ; 1       ;
; hvsync_generator:hvsync|Mux1~3                          ; 1       ;
; hvsync_generator:hvsync|mem[2][2]                       ; 1       ;
; hvsync_generator:hvsync|Mux1~2                          ; 1       ;
; hvsync_generator:hvsync|Mux1~1                          ; 1       ;
; hvsync_generator:hvsync|Mux1~0                          ; 1       ;
; hvsync_generator:hvsync|mem[2][5]                       ; 1       ;
; hvsync_generator:hvsync|mem[2][4]                       ; 1       ;
; hvsync_generator:hvsync|mem[2][3]                       ; 1       ;
; hvsync_generator:hvsync|mem[2][1]                       ; 1       ;
; hvsync_generator:hvsync|dis12x0~1                       ; 1       ;
; hvsync_generator:hvsync|dis12x0~0                       ; 1       ;
; hvsync_generator:hvsync|disall0~3                       ; 1       ;
; hvsync_generator:hvsync|disall0~2                       ; 1       ;
; hvsync_generator:hvsync|dis12x0[0]                      ; 1       ;
; hvsync_generator:hvsync|dis11x0[0]                      ; 1       ;
; hvsync_generator:hvsync|dis10x0[0]                      ; 1       ;
; hvsync_generator:hvsync|disall0~1                       ; 1       ;
; hvsync_generator:hvsync|dis9x0[0]                       ; 1       ;
; hvsync_generator:hvsync|dis8x0[0]                       ; 1       ;
; hvsync_generator:hvsync|dis7x0[0]                       ; 1       ;
; hvsync_generator:hvsync|dis6x0[0]                       ; 1       ;
; hvsync_generator:hvsync|disall0~0                       ; 1       ;
; hvsync_generator:hvsync|dis5x0[0]                       ; 1       ;
; hvsync_generator:hvsync|dis4x0[0]                       ; 1       ;
; hvsync_generator:hvsync|dis3x0[0]                       ; 1       ;
; hvsync_generator:hvsync|dis2x0[0]                       ; 1       ;
; hvsync_generator:hvsync|inDisplaySelect~1               ; 1       ;
; hvsync_generator:hvsync|inDisplaySelect~0               ; 1       ;
; hvsync_generator:hvsync|CounterY~3                      ; 1       ;
; hvsync_generator:hvsync|CounterY~2                      ; 1       ;
; hvsync_generator:hvsync|CounterY~1                      ; 1       ;
; hvsync_generator:hvsync|CounterY~0                      ; 1       ;
; hvsync_generator:hvsync|Equal1~1                        ; 1       ;
; hvsync_generator:hvsync|CounterX~3                      ; 1       ;
; hvsync_generator:hvsync|CounterX~2                      ; 1       ;
; hvsync_generator:hvsync|CounterX~1                      ; 1       ;
; hvsync_generator:hvsync|CounterX~0                      ; 1       ;
; hvsync_generator:hvsync|Equal0~1                        ; 1       ;
; hvsync_generator:hvsync|inDisplayArea~0                 ; 1       ;
; hvsync_generator:hvsync|disall0                         ; 1       ;
; hvsync_generator:hvsync|inDisplaySelect                 ; 1       ;
; hvsync_generator:hvsync|vga_VS~2                        ; 1       ;
; hvsync_generator:hvsync|vga_VS~0                        ; 1       ;
; hvsync_generator:hvsync|vga_HS~1                        ; 1       ;
; hvsync_generator:hvsync|vga_HS~0                        ; 1       ;
; hvsync_generator:hvsync|vga_VS                          ; 1       ;
; hvsync_generator:hvsync|vga_HS                          ; 1       ;
; pixel[2]~reg0                                           ; 1       ;
; pixel[1]~reg0                                           ; 1       ;
; pixel[0]~reg0                                           ; 1       ;
; hvsync_generator:hvsync|Add2~48                         ; 1       ;
; hvsync_generator:hvsync|Add2~47                         ; 1       ;
; hvsync_generator:hvsync|Add2~46                         ; 1       ;
; hvsync_generator:hvsync|Add2~45                         ; 1       ;
; hvsync_generator:hvsync|Add2~44                         ; 1       ;
; hvsync_generator:hvsync|Add2~43                         ; 1       ;
; hvsync_generator:hvsync|Add2~42                         ; 1       ;
; hvsync_generator:hvsync|Add2~41                         ; 1       ;
; hvsync_generator:hvsync|Add2~40                         ; 1       ;
; hvsync_generator:hvsync|Add2~39                         ; 1       ;
; hvsync_generator:hvsync|Add2~38                         ; 1       ;
; hvsync_generator:hvsync|Add2~37                         ; 1       ;
; hvsync_generator:hvsync|Add2~36                         ; 1       ;
; hvsync_generator:hvsync|Add2~35                         ; 1       ;
; hvsync_generator:hvsync|Add2~34                         ; 1       ;
; hvsync_generator:hvsync|Add2~33                         ; 1       ;
; hvsync_generator:hvsync|Add2~32                         ; 1       ;
; hvsync_generator:hvsync|Add2~31                         ; 1       ;
; hvsync_generator:hvsync|Add2~30                         ; 1       ;
; hvsync_generator:hvsync|Add2~29                         ; 1       ;
; hvsync_generator:hvsync|Add2~28                         ; 1       ;
; hvsync_generator:hvsync|Add2~27                         ; 1       ;
; hvsync_generator:hvsync|Add2~26                         ; 1       ;
; hvsync_generator:hvsync|Add2~25                         ; 1       ;
; hvsync_generator:hvsync|Add2~24                         ; 1       ;
; hvsync_generator:hvsync|Add2~23                         ; 1       ;
; hvsync_generator:hvsync|Add2~22                         ; 1       ;
; hvsync_generator:hvsync|Add2~21                         ; 1       ;
; hvsync_generator:hvsync|Add2~20                         ; 1       ;
; hvsync_generator:hvsync|Add2~19                         ; 1       ;
; hvsync_generator:hvsync|Add2~18                         ; 1       ;
; hvsync_generator:hvsync|Add2~17                         ; 1       ;
; hvsync_generator:hvsync|Add2~16                         ; 1       ;
; hvsync_generator:hvsync|Add2~15                         ; 1       ;
; hvsync_generator:hvsync|Add2~14                         ; 1       ;
; hvsync_generator:hvsync|Add2~13                         ; 1       ;
; hvsync_generator:hvsync|Add2~12                         ; 1       ;
; hvsync_generator:hvsync|Add2~11                         ; 1       ;
; hvsync_generator:hvsync|Add2~10                         ; 1       ;
; hvsync_generator:hvsync|Add2~9                          ; 1       ;
; hvsync_generator:hvsync|Add2~8                          ; 1       ;
; hvsync_generator:hvsync|Add2~7                          ; 1       ;
; hvsync_generator:hvsync|Add2~6                          ; 1       ;
; hvsync_generator:hvsync|Add2~5                          ; 1       ;
; hvsync_generator:hvsync|Add2~4                          ; 1       ;
; hvsync_generator:hvsync|Add2~3                          ; 1       ;
; hvsync_generator:hvsync|Add2~2                          ; 1       ;
; hvsync_generator:hvsync|Add2~1                          ; 1       ;
; hvsync_generator:hvsync|Add2~0                          ; 1       ;
; hvsync_generator:hvsync|Add3~14                         ; 1       ;
; hvsync_generator:hvsync|Add3~13                         ; 1       ;
; hvsync_generator:hvsync|Add3~12                         ; 1       ;
; hvsync_generator:hvsync|Add3~11                         ; 1       ;
; hvsync_generator:hvsync|Add3~10                         ; 1       ;
; hvsync_generator:hvsync|Add3~9                          ; 1       ;
; hvsync_generator:hvsync|Add3~8                          ; 1       ;
; hvsync_generator:hvsync|Add3~7                          ; 1       ;
; hvsync_generator:hvsync|Add3~6                          ; 1       ;
; hvsync_generator:hvsync|Add3~5                          ; 1       ;
; hvsync_generator:hvsync|Add3~4                          ; 1       ;
; hvsync_generator:hvsync|Add3~3                          ; 1       ;
; hvsync_generator:hvsync|Add3~2                          ; 1       ;
; hvsync_generator:hvsync|Add3~1                          ; 1       ;
; hvsync_generator:hvsync|Add3~0                          ; 1       ;
; hvsync_generator:hvsync|Add1~18                         ; 1       ;
; hvsync_generator:hvsync|Add1~17                         ; 1       ;
; hvsync_generator:hvsync|Add1~16                         ; 1       ;
; hvsync_generator:hvsync|Add1~15                         ; 1       ;
; hvsync_generator:hvsync|Add1~14                         ; 1       ;
; hvsync_generator:hvsync|Add1~13                         ; 1       ;
; hvsync_generator:hvsync|Add1~12                         ; 1       ;
; hvsync_generator:hvsync|Add1~11                         ; 1       ;
; hvsync_generator:hvsync|Add1~10                         ; 1       ;
; hvsync_generator:hvsync|Add1~9                          ; 1       ;
; hvsync_generator:hvsync|Add1~8                          ; 1       ;
; hvsync_generator:hvsync|Add1~7                          ; 1       ;
; hvsync_generator:hvsync|Add1~6                          ; 1       ;
; hvsync_generator:hvsync|Add1~5                          ; 1       ;
; hvsync_generator:hvsync|Add1~4                          ; 1       ;
; hvsync_generator:hvsync|Add1~3                          ; 1       ;
; hvsync_generator:hvsync|Add1~2                          ; 1       ;
; hvsync_generator:hvsync|Add1~1                          ; 1       ;
; hvsync_generator:hvsync|Add1~0                          ; 1       ;
; hvsync_generator:hvsync|Add0~18                         ; 1       ;
; hvsync_generator:hvsync|Add0~17                         ; 1       ;
; hvsync_generator:hvsync|Add0~16                         ; 1       ;
; hvsync_generator:hvsync|Add0~15                         ; 1       ;
; hvsync_generator:hvsync|Add0~14                         ; 1       ;
; hvsync_generator:hvsync|Add0~13                         ; 1       ;
; hvsync_generator:hvsync|Add0~12                         ; 1       ;
; hvsync_generator:hvsync|Add0~11                         ; 1       ;
; hvsync_generator:hvsync|Add0~10                         ; 1       ;
; hvsync_generator:hvsync|Add0~9                          ; 1       ;
; hvsync_generator:hvsync|Add0~8                          ; 1       ;
; hvsync_generator:hvsync|Add0~7                          ; 1       ;
; hvsync_generator:hvsync|Add0~6                          ; 1       ;
; hvsync_generator:hvsync|Add0~5                          ; 1       ;
; hvsync_generator:hvsync|Add0~4                          ; 1       ;
; hvsync_generator:hvsync|Add0~3                          ; 1       ;
; hvsync_generator:hvsync|Add0~2                          ; 1       ;
; hvsync_generator:hvsync|Add0~1                          ; 1       ;
; hvsync_generator:hvsync|Add0~0                          ; 1       ;
+---------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 592 / 15,666 ( 4 % )   ;
; C16 interconnects           ; 0 / 812 ( 0 % )        ;
; C4 interconnects            ; 249 / 11,424 ( 2 % )   ;
; Direct links                ; 112 / 15,666 ( < 1 % ) ;
; Global clocks               ; 1 / 8 ( 13 % )         ;
; Local interconnects         ; 438 / 4,608 ( 10 % )   ;
; R24 interconnects           ; 0 / 652 ( 0 % )        ;
; R4 interconnects            ; 262 / 13,328 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.19) ; Number of LABs  (Total = 42) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 3                            ;
; 15                                          ; 6                            ;
; 16                                          ; 27                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.48) ; Number of LABs  (Total = 42) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 18                           ;
; 1 Clock enable                     ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.19) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 5                            ;
; 16                                           ; 16                           ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.45) ; Number of LABs  (Total = 42) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 6                            ;
; 4                                               ; 2                            ;
; 5                                               ; 4                            ;
; 6                                               ; 8                            ;
; 7                                               ; 5                            ;
; 8                                               ; 4                            ;
; 9                                               ; 1                            ;
; 10                                              ; 3                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 3                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.90) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 3                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 5                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "testVGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 15 total pins
    Info (169086): Pin clk not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 54 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~reg0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk~0
        Info (176357): Destination node clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  11 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.38 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 6 output pins without output pin load capacitance assignment
    Info (306007): Pin "clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pixel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pixel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pixel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hsync_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vsync_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/testVGA/output_files/testVGA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4804 megabytes
    Info: Processing ended: Thu Sep 09 02:59:29 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/testVGA/output_files/testVGA.fit.smsg.


