給下一代超高解析度薄膜電晶體液晶顯示器應用之十位元源驅動器及高
速介面電路之研究(2/2) 
“The Study of Next-Generation Ultra-High-Resolution 10-bit Source Driver 
IC’s and High-Speed Interface Circuits for TFT-LCD Application” 
計畫編號：NSC95-2221-E-260-040 
執行期間：95年 8月 1日 至 96年 7月 31日 
主持人：盧志文 國立暨南大學電機系副教授 
 
一、 中文摘要 
液晶顯示器已廣泛地應用於電腦及電視
的終端顯示器上，液晶顯示器包含液晶面板、
源驅動器、掃描驅動器、控制電路及參考電
壓。其中源驅動器對於高品質、高解析度、低
功率消耗的顯示要求特別重要。 
本計劃的研究重點，主要著重於給下一代
超高解析度薄膜電晶體液晶顯示器應用之十
位元源驅動器，我們提出三種源驅動器的架
構。 
第一個源驅動器﹕ 
此源驅動器應用在 WQUXGA 薄膜電晶
體液晶顯示器上。我們利用兩種不同架構的數
位類比轉換器來達成十位元解析度。藉著此兩
種不同架構的數位類比轉換器，可以降低使用
傳統數位類比轉換器的面積，進而達到節省晶
片面積。 
第二個源驅動器﹕ 
在第二個源驅動器中，我們提出了一種給
SXGA 薄膜電晶體液晶顯示器應用之十位元源
驅動器。源驅動器利用兩個互補式差動緩衝放
大器去驅動一對資料線，達到軌對軌的驅動。
而在 10bit DAC分成兩段來處理，一開始會由
7bit的R-string兩組電阻串DAC先取到某兩點
上的電壓，接著再藉由 3bit的電荷分享式DAC
取出數位訊號相對應電壓。 
第三個源驅動器﹕ 
第三個源驅動器利用一組取樣保存電路
和互補的緩衝放大器去驅動一組資料線，利用
短的取樣時間的優點來縮小晶片面積。輸緩衝
器內裝置了一組開機會控制放大器啟動或關
閉，使其產生之電壓偏差自我消除以及降低耦
合現象。 
 
英文摘要 
The LCD display is widely applicable to 
the monitors of computer and TV. The LCD 
includes a LCD panel, source drivers, scanning 
drivers, a timing controller and a reference 
circuit. Among those, the source driver is 
especially important for high-quality, 
high-resolution, and low power consumption.  
This project focuses on the 10-bit source driver 
for the next generation TFT-LCD applications. 
Three different architectures are proposed to 
reduce the die area. 
The First Source Driver: 
This source driver is designed for 
WQUXGA TFT-LCD. Two different 
Binary-Array R-DAC)中的電阻串為共用，通道
數 都 共 用 一 電 阻 串 可 以 降 低 面 積 。
Binary-Array R-DAC接收Bit4~Bit10數位資料
信 號 產 生 一 個 電 壓 ， 且 由 樹 狀 開 關
（Tree-Switch）接上下相鄰一個電阻，輸出可
以得到一個七位元解析度電壓。七位元二元陣
列形式電阻串數位類比轉換器  (7-Bit 
Binary-Array R-DAC)產生的電壓再傳送至四
位元循環電容式數位類比轉換器 (4-Bit 
Cyclic-DAC)，做電壓切分動作以達成十一位
元解析度。四位元循環電容式數位類比轉換器
(4-Bit Cyclic-DAC)接收由並列輸入至串列輸
出轉換器，產生的串列信號 Bit0~Bit3，而後再
把類比電壓經由一軌對軌緩衝放大器(Rail to 
Rail Output Buffer) 驅動一大面板負載。 
        
To LCD Panel
SHIFT-REGISTER
INPUT-REGISTER
LATCH
LEVEL-SHIFT
R-DAC
C-DAC C-DAC C-DAC C-DAC
POLAR CONTROLLER
R
G
B
SET
CLK
P
R
G
B
Voltage References 
 
 圖一 高解析度液晶顯示器信號驅動電路方
塊圖 
 
我們使用 dot反轉法來驅動液晶顯示器。一個
極性控制器(Polar Controller)被放在移位暫存
器前面，數位顯示資料連續地被讀進輸入暫存
器，為了滿足 dot反轉法，當奇數資料線為一
個正極性驅動資料，則偶數資料線必須為一個
負極性驅動資料，我們在偶數資料線的極性轉
換器中，輸入端前加入一個反相器，使得奇數
資料線跟偶數資料線為正極性資料與負極性
資料。而極性控制端(P)控制時脈信號以兩個
frame 時間為週期，產生極性交錯控制訊號，
讓前後兩個 frame時間的資料為正負極性資料
交換。此即達到控制液晶能在 dot反轉法下驅
動。圖二 即為極性控制器。 
 
圖二 極性控制器示意圖 
 
移位暫存器用來控制輸入暫存器，它是由D型
正反器(D Flip-Flop)所構成，移位暫存器每一
級控制一個像素的資料，每一個像素包含R、
G、B三種顯示資料。所以對於一個有n個輸出
的源驅動器，移位暫存器應該有n/3 級，換言
之，它需要n/3個D型正反器。在動作前，reset
清除所有移位暫存器的輸出(P0，P1，P2．．．
Pn)，使之為 ｀0＇。輸入暫存器要讀顯示資料
RGB前，由set輸入一個脈波到移位暫存器內，
使輸出依序從左到右送出脈波，如圖三時序圖
所示，直到一整個列的資料全進入輸入暫存器
為止。當輸入暫存器要再讀下一筆列的RGB資
料時，由set再輸入脈波信號，依此類推。 
clk
reset
set
P0
P1
P2
Pn
⋯
First row reading Second row reading
Pn
reset
in Q
clk reset
DFF
P0 P1 P2
set
clk
To Input Register
To Data 
Latch
in Q
clk reset
DFF
in Q
clk reset
DFF
in Q
clk reset
DFF
 
圖三 移位暫存器 
 
輸入暫存器是用來儲存連續串列輸入的數位
顯示資料，平行傳出一整列的資料給數位類比
轉換器，如圖四所示，一個像素包含 R、G、
換器(Parallel In to Serial Out Converter)，由於
考慮到面積，我們使用一些簡單的數位邏輯電
路來達成串列輸入(serial in)至 Cyclic DAC。圖
七並列轉串列之轉換器。第一個輸入接至數位
資料｀0＇是為了達到預充（Precharge）的動
作。把由 7-bit Binary-Array DAC輸出之七位
元解析度電壓儲存到 Cyclic DAC上。第二個
輸入到第五個輸入即 Bit0~Bit3。移位暫存器
(Shift Register)依序傳送一個脈波信號到傳輸
閘，使得並列輸入(parallel in)資料隨著傳輸閘
依序導通，而將並列資料轉換成串列資料，其
中移位暫存器(Shift Register)的輸出脈波寬度
即是循環電容式數位類比轉換器處理一個位
元時脈週期。 
 
圖七 並列輸入至串列輸出轉換器(Parallel In 
to Serial Out Converter) 
 
七位元數位類比轉換器的電路架構，在中間電
阻以上為上半部開關，以下為下半部開關，因
為考慮到 P 型 MOS 開關傳送低電壓能力有
限，所以上半部的樹狀開關(Tree Switch)由一
PMOS數位開關和反相器組成，反之N型MOS
數位開關傳送高電壓能力亦不能達到最高電
壓，所以下半部的樹狀開關(Tree Switch)由
NMOS數位開關組成。當數位資料輸入，經由
此階層式的開關選擇到所需要的電壓。此架構
有七層階層，最接近電阻串(R-string)的最內層
開關階層為 LSB-Bit0 所控制，以此類推最外
層為MSB-Bit10控制。由於我們要產生七位元
解析度電壓值，所以我們利用一個 P型跟一個
N型樹狀開關，利用上下相鄰一個電阻接線，
讓輸出產生一個七位元解析度(7-Bit VLSB)電
壓。圖八為三位元數位類比轉換器示意圖。七
位元數位類比轉換器同此架構。 
 
圖八 三位元數位類比轉換器示意圖。 
 
圖九為源驅動器類比轉換器(Digital to Analog 
Converter)配置圖，每個子像素都有一個
DAC，參考電壓Vref0，Vref1，．．．Vref17是用
來做迦瑪校正，Vref0，Vref1，．．．Vref8給範
圍是負極性的電壓，Vref9，Vref10，…Vref17給範
圍是正極性的電壓。以一個傳統的十位元解析
度dot反轉源驅動器來說，DAC應該產生 2048
組電壓，1024 較高的電壓用來當作正極性，
1024較低的電壓用來當作負極性。 
DAC
Positive
polarity
DAC
Negative
polarity
R0 G0
DAC
Positive
polarity
DAC
Negative
polarity
B0 R1
DAC
Positive
polarity
DAC
Negative
polarity
G1 B1
Vref8
Vref7
Vref0
Vref8
Vref7
Vref0
Vref8
Vref7
Vref0
Vref17
Vref16
Vref9
Vref17
Vref16
Vref9
Vref17
Vref16
Vref9
圖九為源驅動器類比轉換器(Digital to Analog 
Converter)配置圖 
 
2 2) 2
2 2
2
2
2
2
v v v
v
v
⎛ ⎞⎛ ⎞+⎛ ⎞⎛ ⎞ +⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎝ ⎠⎜ ⎟⎜ ⎟+⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠ +⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎝ ⎠
 
(b) 數位輸入碼:｀0000＇ 
圖十二 四位元循環電容式數位類比轉換器輸
入最高及最低電壓 
 
0 01 1
Duty cycle 50 %
Input code :
SW1
SW3
SW2
 
圖十三 當輸入數位資料｀1100＇相對應之控
制訊號 
 
表一 數位資料為二位元｀11＇時，開關之動
作 
Switch 開關動作： 電容分壓
ONOFFONOFFONOFFSW3 
OFFON(v1)OFFON(v1)ON(v2)SW2
OFFOFFOFFOFFOFFONSW1
OFF
 
 
 
 
(a) 
 
(b) 
圖十四  (a)上半部 Switch2邏輯電路控制時脈
產生電路 (b) 下半部 Switch2邏輯電路控制時
脈產生電路 
 
我們將 7-Bit R-DAC產生的電壓輸出 Vouth、
Voutl 接至 4-Bit Cyclic DAC的 V1、V2端，
經由兩個不同架構的 DAC 可得到一高解析度
的數位類比轉換器，再將此輸出電壓經由一個
高速軌對軌緩衝放大器驅動一面板負載，可得
一高解析度源驅動電路。 
 
我們模擬正負極性電壓每一點的輸出電壓，在
圖十五中可知每一點輸出電壓的 INL 皆在
± 0.5LSB 以內。在圖十六中，可得到正負極
性電壓之 DNL亦皆在 0.5LSB以內。 ±
 
圖十九 第二個十位元液晶顯示器源驅動電路
方塊圖 
 
在此架構中比較特殊的是 DAC，圖二十為電
阻串區段式樹狀數位類比轉換器電路圖，我們
可以藉由兩組樹狀的數位類比轉換器來取得
到電阻串的某兩端相鄰電壓，並且採取樹狀的
架構也可以有效的節省高位元數位類比轉換
器的晶片面積；以一個 N位元數位類比轉器來
說，所需要的電阻串為 個電阻，在開關方
面總共需要 個開關。 
N2
22 2 −+N
圖二十一為電荷分享式數位類比轉換器，輸入
端有兩組輸入電壓，兩組輸入電壓( 、 )
會依照數位資料所打開的開關對其電容做充
電的動作，接著再由一個控制訊號固定一段時
間裡把每個電容做電荷分享的動作；為防止開
關切換時會有 charge injection的影響，所以
控制訊號
upV downV
φ、φ需要以 non-overlap 型式做驅
動。 
0b
0b
0b
0b
0b
0b
0b
0b
1b
1b
1b
1b
Nb
Nb
0b
0b
0b
0b
0b
0b
0b
0b
1b
1b
1b
1b
downV
upV
Nb
Nb
 
圖二十 電阻串區段式樹狀數位類比轉換器電
路圖 
 
2b
2b
1b
1b
0b
0b
φ
φ
φ
upV
downV
outV
 
圖二十一為電荷分享式數位類比轉換器 
 
我們也提供了此數位類比轉換器輸出電壓的
演算法，N代表數位類比轉換器的位元數，M
代表數位資料的十進位數，如下式的關係式： ( )[ ]
N
N
downup
out
MVMV
V
2
2 −×+×=  
 
圖二十二所示，我們在輸出級方面是採用兩組
輸出緩衝器來交替驅動液晶面板上的負載，由
於我們所採取的反轉法是用「Dot反轉法」來
做驅動，所以每兩個通道為一組，當 PN控制
 
圖二十五 輸入數位資料”1111111111”兩個相
鄰通道輸出波形圖 
 
 
圖二十六 輸入數位資料”0000000000”兩個相
鄰通道輸出波形圖 
 
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
0 200 400 600 800 1000
數位資料
輸
出
電
壓
(V
)
正極性
負極性
 
圖二十七 輸出電壓量測結果圖 
 
-2
-1.5
-1
-0.5
0
0.5
1
1.5
2
2.5
3
3.5
0 200 400 600 800 1000
數位資料
LS
B 正極性DNL
負極性DNL
 
圖二十八 DNL量測結果圖 
 
-15
-10
-5
0
5
10
15
0 200 400 600 800 1000
數位資料
LS
B 正極性INL
負極性INL
 
圖二十九 INL量測結果圖 
 
-0.01
-0.008
-0.006
-0.004
-0.002
0
0.002
0.004
0 200 400 600 800 1000
數位資料
輸
出
電
壓
(V
)
正極性
負極性
 
圖三十 最大差異性輸出電壓量測結果圖 
 
表三 量測規格表 
製程技術 台積電 0.35-μm 2P4M CMOS
工作電壓 5V 
DAC解析度 10位元 
工作頻率 200KHz 
輸出負載 5KΩ, 90pF 
 
 
第三個源驅動器﹕ 
圖三十一為WQUXGA Source Drvier電路架構
圖，包含移位暫存器(Shift Register)、輸入暫存
 
圖三十二 10 bit DAC結合 sample and hold之
架構圖 
 
b0
b1
b2
b3
b0
b1
b2
b3
b0
b1
b2
b3
b0
b1
b2
b3
0
1
2
1023
b9b8b7b6
To 
Sample & 
Hold
 
圖三十三 decoder 
 
表四 規格表 
Supply 
voltage 3.3V & 5V 
Inversion 
method dot inversion 
input clock 
freq. 80 MHz 
Color mode 230 colors(10-bits) 
Output 
Voltage range 
0.2V ~ 2.3V(Negative)  
2.7V ~ 4.8V(Positive) 
INL & DNL ≦0.5LSB 
Load R=3kΩ, C=120pF   (one channel) 
 NMOS input buffer 
PMOS input 
buffer 
Open Loop 
Gain 88 dB 87 dB 
Phase Margin 77° 77° 
Quiescent 
current 30 µA 40µA 
Settling time 3µs 3µs 
 
 
四、 結論與討論 
第一個源驅動器： 
由於液晶顯示器朝向更高解析度發展，相
對使得源驅動晶片需要更大的面積來達到要
求功能，在第一個源驅動器中，我們使用了不
同以往應用在源驅動器的數位類比轉換器，由
此架構，我們可以得到高解析度顯示品質且相
對較小晶片面積。我們的架構包含了極性控制
器、移位暫存器、輸入暫存器、資料栓鎖器、
電壓位準轉移電路、並列輸入至串列輸出轉換
器、七位元數位類比轉換器、四位元數位類比
轉換器及高速軌對軌緩衝放大器。如果使用電
阻串產生十位元解析度，需要使用一個十位元
的數位開關產生十位元解析度輸出電壓。使用
我們提出的混合式 DAC，僅需要兩個七位元
數位開關(等效於一個八位元的數位開關)，把
此七位元電壓解析度傳送給電容式 DAC，產
生十位元解析度電壓輸出。而四位元電容式
DAC(Layout area 207*110 ，寬*長)相對於
四位元電阻式 DAC 而言面積較小。其中十位
元解析度使用混合式 DAC 總面積為 
438*1238 (寬*長)。四位元電容式 DAC面
積相對於四位元電阻式 DAC面積小得多。 
2um
2um
我們使用 tsmc 0.35µm 2P4M CMOS製程模擬
且製作源驅動器的實驗雛形品。由模擬結果，
輸出緩衝器靜態消耗電流為5.9µA及靜態消耗
電流為 29.6µw，以 dot反轉驅動法而且負載為
R=5kΩ、C=90pF，經由一高速軌對軌緩衝放大
器，可以在 5µs內驅動面板負載，而且達到十
位元解析度。 
 
 
 
Journal of Solid-State Circuits, Vol. 34, No.1, 
Jan. pp. 116-119, 1999. 
[6] http://www.necel.com/
[7] Richard I. McCartney, “A Third Generation 
Timing Controller And Column Driver 
Architecture Using Point-to-Point 
Differential Signaling,” Proceeding of SID, 
2004. 
[8] Craig Zajac, and Sue Poniatowski, “A New 
Intra-Panel Interface for Large Size/High 
Resolution TFT-LCD Applications,” 
Proceeding of SID, 2004. 
[9] Jaeseo Lee, et al, “Design and 
implementation of CMOS LVDS 2.5 Gb/s 
transmitter and 1.3 Gb/s receiver for optical 
interconnections”, IEEE International 
Symposium on Circuits and Systems, vol.4, 
pp. 702 -705, 2001. 
[10] A. Boni, et al, “LVDS I/O interface for 
Gb/s-per-pin operation in 0.35-/spl mu/m 
CMOS”, IEEE Journal of Solid-State 
Circuits, vol. 36, No. 4, pp. 706 -711, April 
2001. 
 
 
 
