  
characteristics. Finally, the simulation 
work and a reasonable model will be 
finished to fitting these device 
characteristics and predict the device 
behavior of sub-90nm device. 
 
Keywords: PD-SOI, T-gate, BC-SOI 
 
二、緣由與目的 
 
具有眾多優點的SOI金氧半電晶體已
被廣泛地研究，由於 SOI 晶片的矽層厚度
已被先前製程限制住，因此金氧半電晶體
底部可被厚氧化層隔離，如此一來,可以得
到較低的接面寄生電容，較好的元件
latch-up 與 DRAM 上 soft error 的免疫力,
在另一方面，未來半導體電路設計趨勢是
希望將各類不同線路整合成單一晶片，因
此如何減少各類不同系統間的干擾，尤其
是高頻、邏輯與記憶體元件間的雜訊干擾
是未來半導體電路設計的最重要的課題。
若將各類高頻、邏輯與記憶體元件製作在
SOI 晶片上，各元件可被氧化層完全隔離
住 ,因此系統間的干擾可以被大大地降
低。在 SOI 金氧半電晶體設計上，元件可
分為部分空乏型與完全空乏型兩大類型。
部分空乏型SOI金氧半電晶體需克服因熱
載子聚集在矽底部造成之基板浮游現象，
進而導致輸出電阻變小及臨界電壓變動的
kink effect ，因此各種抑制 kink effect 的
方法已被提出，然而最理想的設計尚未被
釐清出來。而完全空乏型 SOI 金氧半電晶
體因 SOI 厚度十分薄，因此可得到較高的
轉移電導及較低的次臨界波動以及改善因
基板浮游現象造成之 kink effect 等優點，
然而由於因薄SOI厚度所造成金氧半電晶
體的截止電壓不穩定，因此製程與傳統完
全矽基底製程不完全相同，所以各種新製
程必需要發展以符合此元件製作的要求。 
本計畫中，我們針對目前 SOI 金氧半
電晶體特別是 90 奈米元件，在元件可靠
性上可能遇到的問題，設計一連串相關實
驗與電性量測。主要的研究目的如下: 
1) 建立 SOI 金氧半電晶體製程，並完成相
關製程參數。 
2) 完成各類相關電性量測，並評估各類製
程與其對電晶體電性的影響。 
3) 針對矽應變材料 (contact etch stop 
layer CESL) 設計不同的 MOSFET 測
試元件結構來驗證與了解不同厚度與尺
寸對元件電性與可靠性的影響。 
4) 模擬 SOI MOSFET 電性特性與建立元
件的模型以預測次 90 奈米元件的電性
並提供製程參數上的預估值，以減少製
程上的錯誤。 
 
三、結果與討論 
 
1) 在建立 SOI 金氧半電晶體製程方面，絕
大部分與大致與邏輯製程相似且可直接
套用，但是部份製程如淺溝渠隔離技術
必須尤其注意如何避免在矽蝕刻時部會
傷害到底下的氧化埋層，因此在矽蝕刻
的時間控制需十分小心，也需要有一定
的製程空間(process window)與良好的
矽 / 氧 化 層 蝕 刻 選 擇 性 (etching 
selectivity)，另外在通道植入方面，包
含反穿透(anti-punchthrough) 、截止電
壓調變(threshold modulation)等植入。
除以上製程外，如何在 SOI 晶片較溫乃
是一大課題，由於 SOI 晶片比傳統晶片
多一層厚的氧化埋層會造成晶片表面溫
度失調，因此所有相關熱製程都必須重
新較溫，因此溫度控制對 SOI 製程是一
大課題，本計劃已完成所有相關熱製程
較溫。最後在 CoSi2製程上必須重新建
立新條件以防止元件淺接面退化，本計
劃已完成 CoSi2製程最佳化條件，不但
不會造成元件淺接面退化，也不會影響
SOI 金氧半電晶體特性。 
2) 在 strained SiN layer 對 SOI 電晶體各
類相關電性量測方面，我們建立一半導
體參數量測實驗室：有(1)探針座(probe 
station) 可 變 溫 (-50 ~ 200oC) 
