

================================================================
== Vitis HLS Report for 'table_serch'
================================================================
* Date:           Mon Mar 28 14:47:23 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        StagedLSH_ver1.0
* Solution:       solution1 (Vitis Kernel Flow Target)
* Product family: virtexuplus
* Target device:  xcu200-fsgd2104-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------------------+---------+---------+-----------+-----------+-----------+---------+----------+
        |                          |  Latency (cycles) | Iteration |  Initiation Interval  |   Trip  |          |
        |         Loop Name        |   min   |   max   |  Latency  |  achieved |   target  |  Count  | Pipelined|
        +--------------------------+---------+---------+-----------+-----------+-----------+---------+----------+
        |- flame_serch_hash_serch  |        ?|        ?|          ?|          -|          -|  1 ~ 252|        no|
        | + hash_gene              |       78|       78|         73|          1|          1|        7|       yes|
        | + bucket_loop            |        ?|        ?|  246 ~ 575|          -|          -|        ?|        no|
        |  ++ screening_loop       |       96|       96|          1|          1|          1|       96|       yes|
        |  ++ seisa_loop           |      327|      327|         74|          2|          1|      128|       yes|
        +--------------------------+---------+---------+-----------+-----------+-----------+---------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|    21892|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |       30|     -|     1833|     2329|    -|
|Memory               |        -|     -|        -|        -|    -|
|Multiplexer          |        -|     -|        -|     3060|    -|
|Register             |        -|     -|    46914|      128|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |       30|     0|    48747|    27409|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1440|  2280|   788160|   394080|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        2|     0|        6|        6|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4320|  6840|  2364480|  1182240|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |       ~0|     0|        2|        2|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +-----------------+---------------+---------+----+------+------+-----+
    |     Instance    |     Module    | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +-----------------+---------------+---------+----+------+------+-----+
    |control_s_axi_U  |control_s_axi  |        0|   0|   418|   744|    0|
    |gmem_m_axi_U     |gmem_m_axi     |       30|   0|  1415|  1585|    0|
    +-----------------+---------------+---------+----+------+------+-----+
    |Total            |               |       30|   0|  1833|  2329|    0|
    +-----------------+---------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------------+----------+----+---+------+------------+------------+
    |             Variable Name            | Operation| DSP| FF|  LUT | Bitwidth P0| Bitwidth P1|
    +--------------------------------------+----------+----+---+------+------------+------------+
    |L_1_fu_1445_p2                        |         +|   0|  0|     9|           2|           1|
    |add_ln118_fu_1039_p2                  |         +|   0|  0|    10|           3|           1|
    |add_ln120_1_fu_1055_p2                |         +|   0|  0|    13|          64|          64|
    |add_ln120_2_fu_1094_p2                |         +|   0|  0|    13|           6|           6|
    |add_ln120_3_fu_1089_p2                |         +|   0|  0|    13|           6|           6|
    |add_ln120_fu_1060_p2                  |         +|   0|  0|    13|          64|          64|
    |add_ln144_1_fu_1184_p2                |         +|   0|  0|    71|          64|          64|
    |add_ln144_2_fu_1216_p2                |         +|   0|  0|    13|           6|           6|
    |add_ln144_fu_1162_p2                  |         +|   0|  0|    39|          32|           2|
    |add_ln146_1_fu_1285_p2                |         +|   0|  0|    13|           6|           6|
    |add_ln146_fu_1270_p2                  |         +|   0|  0|    71|          64|          64|
    |add_ln160_1_fu_1352_p2                |         +|   0|  0|    40|          33|           1|
    |add_ln160_2_fu_1393_p2                |         +|   0|  0|    71|          64|           1|
    |add_ln160_3_fu_1382_p2                |         +|   0|  0|    40|          33|           1|
    |add_ln160_fu_1338_p2                  |         +|   0|  0|    39|          32|           1|
    |add_ln166_1_fu_1496_p2                |         +|   0|  0|    71|          64|          64|
    |add_ln166_2_fu_1432_p2                |         +|   0|  0|    13|           6|           6|
    |add_ln166_3_fu_1620_p2                |         +|   0|  0|    13|           6|           6|
    |add_ln166_fu_1417_p2                  |         +|   0|  0|    71|          64|          64|
    |add_ln167_1_fu_1542_p2                |         +|   0|  0|    71|          64|          64|
    |add_ln167_2_fu_1653_p2                |         +|   0|  0|    13|           6|           6|
    |add_ln167_fu_1521_p2                  |         +|   0|  0|    39|          32|           1|
    |add_ln168_1_fu_1588_p2                |         +|   0|  0|    71|          64|          64|
    |add_ln168_2_fu_1665_p2                |         +|   0|  0|    13|           6|           6|
    |add_ln168_fu_1567_p2                  |         +|   0|  0|    39|          32|           2|
    |add_ln185_1_fu_1858_p2                |         +|   0|  0|    15|           8|           1|
    |add_ln185_fu_1799_p2                  |         +|   0|  0|    71|          64|          64|
    |add_ln190_10_fu_2816_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_11_fu_2826_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_12_fu_2836_p2               |         +|   0|  0|    10|           3|           3|
    |add_ln190_13_fu_2846_p2               |         +|   0|  0|    12|           4|           4|
    |add_ln190_14_fu_2856_p2               |         +|   0|  0|    12|           5|           5|
    |add_ln190_15_fu_2866_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_16_fu_2876_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_17_fu_2886_p2               |         +|   0|  0|    10|           3|           3|
    |add_ln190_18_fu_2896_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_19_fu_2906_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_1_fu_2726_p2                |         +|   0|  0|     9|           2|           2|
    |add_ln190_20_fu_2916_p2               |         +|   0|  0|    10|           3|           3|
    |add_ln190_21_fu_2926_p2               |         +|   0|  0|    12|           4|           4|
    |add_ln190_22_fu_2936_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_23_fu_2946_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_24_fu_2956_p2               |         +|   0|  0|    10|           3|           3|
    |add_ln190_25_fu_2966_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_26_fu_2976_p2               |         +|   0|  0|     9|           2|           2|
    |add_ln190_27_fu_2986_p2               |         +|   0|  0|    10|           3|           3|
    |add_ln190_28_fu_2996_p2               |         +|   0|  0|    12|           4|           4|
    |add_ln190_29_fu_3006_p2               |         +|   0|  0|    12|           5|           5|
    |add_ln190_2_fu_2736_p2                |         +|   0|  0|    10|           3|           3|
    |add_ln190_30_fu_3016_p2               |         +|   0|  0|    13|           6|           6|
    |add_ln190_31_fu_3026_p2               |         +|   0|  0|    20|          13|          13|
    |add_ln190_3_fu_2746_p2                |         +|   0|  0|     9|           2|           2|
    |add_ln190_4_fu_2756_p2                |         +|   0|  0|     9|           2|           2|
    |add_ln190_5_fu_2766_p2                |         +|   0|  0|    10|           3|           3|
    |add_ln190_6_fu_2776_p2                |         +|   0|  0|    12|           4|           4|
    |add_ln190_7_fu_2786_p2                |         +|   0|  0|     9|           2|           2|
    |add_ln190_8_fu_2796_p2                |         +|   0|  0|     9|           2|           2|
    |add_ln190_9_fu_2806_p2                |         +|   0|  0|    10|           3|           3|
    |add_ln190_fu_2716_p2                  |         +|   0|  0|     9|           2|           2|
    |add_ln55_1_fu_855_p2                  |         +|   0|  0|    14|           7|           1|
    |add_ln55_fu_841_p2                    |         +|   0|  0|    15|           8|           1|
    |add_ln58_1_fu_771_p2                  |         +|   0|  0|    71|          64|          64|
    |add_ln58_2_fu_803_p2                  |         +|   0|  0|    13|           6|           4|
    |add_ln58_3_fu_809_p2                  |         +|   0|  0|    13|           6|           6|
    |add_ln58_4_fu_881_p2                  |         +|   0|  0|    16|           9|           4|
    |add_ln58_5_fu_891_p2                  |         +|   0|  0|    71|          64|          64|
    |add_ln58_6_fu_906_p2                  |         +|   0|  0|    13|           6|           4|
    |add_ln58_7_fu_912_p2                  |         +|   0|  0|    13|           6|           6|
    |add_ln58_fu_761_p2                    |         +|   0|  0|    16|           9|           4|
    |bit_1_fu_1722_p2                      |         +|   0|  0|    14|           7|           1|
    |empty_32_fu_1848_p2                   |         +|   0|  0|    66|          59|          59|
    |empty_33_fu_1853_p2                   |         +|   0|  0|    66|          59|          59|
    |haming_dis_1_fu_1762_p2               |         +|   0|  0|    14|           7|           7|
    |henkan_V_fu_1151_p2                   |         +|   0|  0|    39|          32|          32|
    |top_fu_1242_p2                        |         +|   0|  0|    39|          32|           1|
    |sub_ln71_fu_1029_p2                   |         -|   0|  0|    13|           6|           6|
    |sub_ln849_fu_1131_p2                  |         -|   0|  0|    10|           3|           3|
    |ap_block_state220_io                  |       and|   0|  0|     2|           1|           1|
    |ap_block_state290_pp0_stage0_iter71   |       and|   0|  0|     2|           1|           1|
    |ap_block_state587_io                  |       and|   0|  0|     2|           1|           1|
    |ap_block_state588_io                  |       and|   0|  0|     2|           1|           1|
    |ap_block_state657_pp2_stage1_iter35   |       and|   0|  0|     2|           1|           1|
    |ap_block_state658_pp2_stage0_iter36   |       and|   0|  0|     2|           1|           1|
    |ap_predicate_op1642_readreq_state587  |       and|   0|  0|     2|           1|           1|
    |ap_predicate_op1788_read_state657     |       and|   0|  0|     2|           1|           1|
    |empty_31_fu_1842_p2                   |      icmp|   0|  0|     9|           4|           1|
    |icmp_ln118_fu_1045_p2                 |      icmp|   0|  0|     8|           3|           2|
    |icmp_ln143_fu_1156_p2                 |      icmp|   0|  0|    20|          32|           1|
    |icmp_ln147_fu_1320_p2                 |      icmp|   0|  0|    20|          32|          32|
    |icmp_ln160_1_fu_1388_p2               |      icmp|   0|  0|    20|          33|          33|
    |icmp_ln160_fu_1358_p2                 |      icmp|   0|  0|    20|          33|          33|
    |icmp_ln172_fu_1728_p2                 |      icmp|   0|  0|    10|           7|           7|
    |icmp_ln177_fu_1768_p2                 |      icmp|   0|  0|    10|           7|           5|
    |icmp_ln185_fu_1818_p2                 |      icmp|   0|  0|    11|           8|           9|
    |icmp_ln194_fu_3060_p2                 |      icmp|   0|  0|    12|          13|          11|
    |icmp_ln196_fu_3066_p2                 |      icmp|   0|  0|    20|          32|          32|
    |icmp_ln55_fu_835_p2                   |      icmp|   0|  0|    11|           8|           4|
    |lshr_ln120_fu_1111_p2                 |      lshr|   0|  0|  2171|         512|         512|
    |lshr_ln144_fu_1233_p2                 |      lshr|   0|  0|  2171|         512|         512|
    |lshr_ln146_fu_1311_p2                 |      lshr|   0|  0|  2171|         512|         512|
    |lshr_ln166_1_fu_1637_p2               |      lshr|   0|  0|  2171|         512|         512|
    |lshr_ln166_fu_1471_p2                 |      lshr|   0|  0|  2171|         512|         512|
    |lshr_ln167_fu_1681_p2                 |      lshr|   0|  0|  2171|         512|         512|
    |lshr_ln168_fu_1705_p2                 |      lshr|   0|  0|  2171|         512|         512|
    |lshr_ln58_1_fu_969_p2                 |      lshr|   0|  0|  2171|         512|         512|
    |lshr_ln58_fu_826_p2                   |      lshr|   0|  0|  2171|         512|         512|
    |ap_block_pp0_stage0_11001             |        or|   0|  0|     2|           1|           1|
    |ap_block_pp2_stage0_11001             |        or|   0|  0|     2|           1|           1|
    |ap_block_pp2_stage1_11001             |        or|   0|  0|     2|           1|           1|
    |ap_block_state1                       |        or|   0|  0|     2|           1|           1|
    |min_haming_dis_1_fu_3079_p3           |    select|   0|  0|    11|           1|          11|
    |music_index_2_fu_3072_p3              |    select|   0|  0|    32|           1|          32|
    |select_ln160_fu_1370_p3               |    select|   0|  0|    33|           1|          33|
    |select_ln55_1_fu_995_p3               |    select|   0|  0|    90|           1|          96|
    |select_ln55_2_fu_917_p3               |    select|   0|  0|     7|           1|           7|
    |select_ln55_3_fu_925_p3               |    select|   0|  0|    32|           1|          32|
    |select_ln55_4_fu_933_p3               |    select|   0|  0|    32|           1|          32|
    |select_ln55_fu_951_p3                 |    select|   0|  0|     2|           1|           1|
    |top_3_fu_1326_p3                      |    select|   0|  0|    32|           1|          32|
    |ap_enable_pp0                         |       xor|   0|  0|     2|           1|           2|
    |ap_enable_pp2                         |       xor|   0|  0|     2|           1|           2|
    |ap_enable_reg_pp0_iter1               |       xor|   0|  0|     2|           2|           1|
    |xor_ln160_fu_1364_p2                  |       xor|   0|  0|     2|           1|           2|
    |xor_ln174_fu_1752_p2                  |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_10_fu_2160_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_11_fu_2186_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_12_fu_2212_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_13_fu_2238_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_14_fu_2264_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_15_fu_2290_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_16_fu_2316_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_17_fu_2342_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_18_fu_2368_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_19_fu_2394_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_1_fu_1926_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_20_fu_2420_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_21_fu_2446_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_22_fu_2472_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_23_fu_2498_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_24_fu_2524_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_25_fu_2550_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_26_fu_2576_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_27_fu_2602_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_28_fu_2628_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_29_fu_2654_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_2_fu_1952_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_30_fu_2680_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_31_fu_2706_p2               |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_3_fu_1978_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_4_fu_2004_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_5_fu_2030_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_6_fu_2056_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_7_fu_2082_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_8_fu_2108_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_9_fu_2134_p2                |       xor|   0|  0|     2|           1|           1|
    |xor_ln190_fu_1900_p2                  |       xor|   0|  0|     2|           1|           1|
    +--------------------------------------+----------+----+---+------+------------+------------+
    |Total                                 |          |   0|  0| 21892|        6265|        6169|
    +--------------------------------------+----------+----+---+------+------------+------------+

    * Multiplexer: 
    +----------------------------------------+------+-----------+-----+-----------+
    |                  Name                  |  LUT | Input Size| Bits| Total Bits|
    +----------------------------------------+------+-----------+-----+-----------+
    |L_reg_469                               |     9|          2|    2|          4|
    |ap_NS_fsm                               |  2693|        519|    1|        519|
    |ap_done                                 |     9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                 |     9|          2|    1|          2|
    |ap_enable_reg_pp0_iter72                |     9|          2|    1|          2|
    |ap_enable_reg_pp2_iter35                |     9|          2|    1|          2|
    |ap_enable_reg_pp2_iter36                |    14|          3|    1|          3|
    |ap_phi_mux_empty_34_phi_fu_645_p4       |     9|          2|  512|       1024|
    |ap_phi_mux_i_phi_fu_497_p4              |     9|          2|    3|          6|
    |ap_phi_mux_m_phi_fu_589_p4              |     9|          2|    8|         16|
    |ap_phi_mux_p_in_phi_fu_636_p4           |     9|          2|  512|       1024|
    |ap_phi_reg_pp2_iter36_empty_34_reg_642  |     9|          2|  512|       1024|
    |ap_phi_reg_pp2_iter36_p_in_reg_633      |     9|          2|  512|       1024|
    |bit_reg_562                             |     9|          2|    7|         14|
    |flame_index_reg_426                     |     9|          2|    7|         14|
    |gmem_ARADDR                             |    65|         13|   64|        832|
    |gmem_blk_n_AR                           |     9|          2|    1|          2|
    |gmem_blk_n_R                            |     9|          2|    1|          2|
    |haming_dis_2_reg_597                    |     9|          2|   13|         26|
    |haming_dis_reg_573                      |     9|          2|    7|         14|
    |i_2_reg_528                             |     9|          2|   64|        128|
    |i_reg_493                               |     9|          2|    3|          6|
    |indvar_flatten_reg_438                  |     9|          2|    8|         16|
    |m_reg_585                               |     9|          2|    8|         16|
    |min_haming_dis_2_reg_666                |     9|          2|   32|         64|
    |min_haming_dis_reg_537                  |     9|          2|   32|         64|
    |music_index_1_reg_549                   |     9|          2|   32|         64|
    |music_index_3_i_lcssa11_reg_681         |     9|          2|   32|         64|
    |music_index_reg_651                     |     9|          2|   32|         64|
    |p_Val2_s_reg_505                        |     9|          2|   32|         64|
    |shiftreg107_reg_621                     |     9|          2|  480|        960|
    |shiftreg_reg_609                        |     9|          2|  480|        960|
    |tempA32_V_4_reg_449                     |     9|          2|   32|         64|
    |tempB32_V_4_reg_459                     |     9|          2|   32|         64|
    |top_1_reg_517                           |     9|          2|   32|         64|
    +----------------------------------------+------+-----------+-----+-----------+
    |Total                                   |  3060|        599| 3498|       8218|
    +----------------------------------------+------+-----------+-----+-----------+

    * Register: 
    +----------------------------------------+-----+----+-----+-----------+
    |                  Name                  |  FF | LUT| Bits| Const Bits|
    +----------------------------------------+-----+----+-----+-----------+
    |L_reg_469                               |    2|   0|    2|          0|
    |add_ln118_reg_3281                      |    3|   0|    3|          0|
    |add_ln146_1_reg_3352                    |    6|   0|    6|          0|
    |add_ln160_2_reg_3381                    |   64|   0|   64|          0|
    |add_ln166_2_reg_3391                    |    6|   0|    6|          0|
    |add_ln167_2_reg_3489                    |    6|   0|    6|          0|
    |add_ln168_2_reg_3494                    |    6|   0|    6|          0|
    |add_ln185_1_reg_3564                    |    8|   0|    8|          0|
    |add_ln55_reg_3207                       |    8|   0|    8|          0|
    |add_ln58_7_reg_3223                     |    6|   0|    6|          0|
    |ap_CS_fsm                               |  518|   0|  518|          0|
    |ap_done_reg                             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter35                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter36                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter37                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter38                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter39                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter40                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter41                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter42                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter43                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter44                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter45                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter46                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter47                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter48                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter49                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter50                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter51                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter52                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter53                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter54                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter55                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter56                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter57                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter58                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter59                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter60                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter61                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter62                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter63                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter64                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter65                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter66                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter67                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter68                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter69                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter70                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter71                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter72                |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8                 |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter10                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter11                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter12                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter13                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter14                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter15                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter16                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter17                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter18                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter19                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter20                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter21                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter22                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter23                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter24                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter25                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter26                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter27                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter28                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter29                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter30                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter31                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter32                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter33                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter34                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter35                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter36                |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8                 |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter9                 |    1|   0|    1|          0|
    |ap_phi_reg_pp2_iter10_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter10_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter11_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter11_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter12_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter12_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter13_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter13_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter14_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter14_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter15_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter15_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter16_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter16_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter17_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter17_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter18_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter18_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter19_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter19_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter1_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter1_p_in_reg_633       |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter20_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter20_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter21_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter21_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter22_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter22_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter23_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter23_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter24_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter24_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter25_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter25_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter26_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter26_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter27_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter27_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter28_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter28_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter29_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter29_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter2_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter2_p_in_reg_633       |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter30_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter30_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter31_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter31_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter32_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter32_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter33_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter33_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter34_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter34_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter35_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter35_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter36_empty_34_reg_642  |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter36_p_in_reg_633      |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter3_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter3_p_in_reg_633       |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter4_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter4_p_in_reg_633       |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter5_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter5_p_in_reg_633       |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter6_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter6_p_in_reg_633       |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter7_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter7_p_in_reg_633       |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter8_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter8_p_in_reg_633       |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter9_empty_34_reg_642   |  512|   0|  512|          0|
    |ap_phi_reg_pp2_iter9_p_in_reg_633       |  512|   0|  512|          0|
    |ap_rst_n_inv                            |    1|   0|    1|          0|
    |ap_rst_reg_1                            |    1|   0|    1|          0|
    |ap_rst_reg_2                            |    1|   0|    1|          0|
    |bit_reg_562                             |    7|   0|    7|          0|
    |empty_31_reg_3550                       |    1|   0|    1|          0|
    |empty_32_reg_3554                       |   59|   0|   59|          0|
    |empty_33_reg_3559                       |   59|   0|   59|          0|
    |flame_index_reg_426                     |    7|   0|    7|          0|
    |gmem_addr_10_read_reg_3596              |  512|   0|  512|          0|
    |gmem_addr_11_read_reg_3250              |  512|   0|  512|          0|
    |gmem_addr_1_read_reg_3192               |  512|   0|  512|          0|
    |gmem_addr_2_read_reg_3301               |  512|   0|  512|          0|
    |gmem_addr_3_read_reg_3337               |  512|   0|  512|          0|
    |gmem_addr_4_read_reg_3363               |  512|   0|  512|          0|
    |gmem_addr_5_read_reg_3410               |  512|   0|  512|          0|
    |gmem_addr_6_read_reg_3474               |  512|   0|  512|          0|
    |gmem_addr_7_read_reg_3484               |  512|   0|  512|          0|
    |gmem_addr_8_read_reg_3504               |  512|   0|  512|          0|
    |gmem_addr_9_read_reg_3581               |  512|   0|  512|          0|
    |haming_dis_2_reg_597                    |   13|   0|   13|          0|
    |haming_dis_reg_573                      |    7|   0|    7|          0|
    |henkan_V_reg_3311                       |   32|   0|   32|          0|
    |i_2_reg_528                             |   64|   0|   64|          0|
    |i_reg_493                               |    3|   0|    3|          0|
    |icmp_ln118_reg_3286                     |    1|   0|    1|          0|
    |icmp_ln143_reg_3317                     |    1|   0|    1|          0|
    |icmp_ln185_reg_3546                     |    1|   0|    1|          0|
    |indvar_flatten_reg_438                  |    8|   0|    8|          0|
    |lshr_ln166_reg_3415                     |  512|   0|  512|          0|
    |m_reg_585                               |    8|   0|    8|          0|
    |min_haming_dis_2_reg_666                |   32|   0|   32|          0|
    |min_haming_dis_reg_537                  |   32|   0|   32|          0|
    |music_index_1_reg_549                   |   32|   0|   32|          0|
    |music_index_3_i_lcssa11_reg_681         |   32|   0|   32|          0|
    |music_index_3_i_lcssa_phi_reg_481       |   32|   0|   32|          0|
    |music_index_reg_651                     |   32|   0|   32|          0|
    |p_Result_6_reg_3514                     |   96|   0|   96|          0|
    |p_Val2_s_reg_505                        |   32|   0|   32|          0|
    |select_ln160_reg_3373                   |   33|   0|   33|          0|
    |select_ln55_1_reg_3260                  |   96|   0|   96|          0|
    |select_ln55_2_reg_3228                  |    7|   0|    7|          0|
    |select_ln55_3_reg_3234                  |   32|   0|   32|          0|
    |select_ln55_4_reg_3239                  |   32|   0|   32|          0|
    |select_ln55_reg_3255                    |    2|   0|    2|          0|
    |sext_ln108_reg_3276                     |   64|   0|   64|          0|
    |sext_ln185_reg_3541                     |   59|   0|   59|          0|
    |sext_ln50_1_reg_3148                    |   59|   0|   59|          0|
    |shiftreg107_reg_621                     |  480|   0|  480|          0|
    |shiftreg_reg_609                        |  480|   0|  480|          0|
    |sub_ln71_reg_3271                       |    6|   0|    6|          0|
    |tempA32_V_4_reg_449                     |   32|   0|   32|          0|
    |tempA32_V_reg_3114                      |   32|   0|   32|          0|
    |tempB32_V_4_reg_459                     |   32|   0|   32|          0|
    |tempB32_V_reg_3119                      |   32|   0|   32|          0|
    |tempC32_V_reg_3197                      |   32|   0|   32|          0|
    |tmp_reg_3212                            |    1|   0|    1|          0|
    |top_1_reg_517                           |   32|   0|   32|          0|
    |trunc_ln144_2_reg_3326                  |   58|   0|   58|          0|
    |trunc_ln144_reg_3321                    |    4|   0|    4|          0|
    |trunc_ln146_2_reg_3347                  |   58|   0|   58|          0|
    |trunc_ln146_reg_3158                    |    6|   0|    6|          0|
    |trunc_ln160_1_reg_3509                  |   11|   0|   11|          0|
    |trunc_ln166_1_reg_3169                  |    6|   0|    6|          0|
    |trunc_ln166_4_reg_3386                  |   58|   0|   58|          0|
    |trunc_ln166_6_reg_3431                  |   58|   0|   58|          0|
    |trunc_ln166_7_reg_3420                  |   32|   0|   32|          0|
    |trunc_ln166_8_reg_3426                  |    4|   0|    4|          0|
    |trunc_ln166_reg_3164                    |    6|   0|    6|          0|
    |trunc_ln167_1_reg_3447                  |   58|   0|   58|          0|
    |trunc_ln167_reg_3442                    |    4|   0|    4|          0|
    |trunc_ln168_1_reg_3463                  |   58|   0|   58|          0|
    |trunc_ln168_reg_3458                    |    4|   0|    4|          0|
    |trunc_ln4_reg_3290                      |   58|   0|   58|          0|
    |trunc_ln50_1_reg_3096                   |   58|   0|   58|          0|
    |trunc_ln58_2_mid1_reg_3218              |   58|   0|   58|          0|
    |trunc_ln58_2_reg_3181                   |   58|   0|   58|          0|
    |trunc_ln58_3_reg_3176                   |    4|   0|    4|          0|
    |trunc_ln58_reg_3102                     |    6|   0|    6|          0|
    |trunc_ln71_reg_3153                     |    6|   0|    6|          0|
    |v1_V_reg_3479                           |   32|   0|   32|          0|
    |v2_V_reg_3499                           |   32|   0|   32|          0|
    |zext_ln182_reg_3536                     |   25|   0|   32|          7|
    |zext_ln55_reg_3266                      |    7|   0|   32|         25|
    |empty_31_reg_3550                       |   64|  32|    1|          0|
    |i_reg_493                               |   64|  32|    3|          0|
    |icmp_ln118_reg_3286                     |   64|  32|    1|          0|
    |icmp_ln185_reg_3546                     |   64|  32|    1|          0|
    +----------------------------------------+-----+----+-----+-----------+
    |Total                                   |46914| 128|46696|         32|
    +----------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+---------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|    Protocol   | Source Object|    C Type    |
+-----------------------+-----+-----+---------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    7|          s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|          s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|          s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    7|          s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|          s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|          s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|          s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_chain|   table_serch|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_chain|   table_serch|  return value|
|interrupt              |  out|    1|  ap_ctrl_chain|   table_serch|  return value|
|m_axi_gmem_AWVALID     |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWREADY     |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWADDR      |  out|   64|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWID        |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWLEN       |  out|    8|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWSIZE      |  out|    3|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWBURST     |  out|    2|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWLOCK      |  out|    2|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWCACHE     |  out|    4|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWPROT      |  out|    3|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWQOS       |  out|    4|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWREGION    |  out|    4|          m_axi|          gmem|       pointer|
|m_axi_gmem_AWUSER      |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_WVALID      |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_WREADY      |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_WDATA       |  out|  512|          m_axi|          gmem|       pointer|
|m_axi_gmem_WSTRB       |  out|   64|          m_axi|          gmem|       pointer|
|m_axi_gmem_WLAST       |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_WID         |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_WUSER       |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARVALID     |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARREADY     |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARADDR      |  out|   64|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARID        |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARLEN       |  out|    8|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARSIZE      |  out|    3|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARBURST     |  out|    2|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARLOCK      |  out|    2|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARCACHE     |  out|    4|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARPROT      |  out|    3|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARQOS       |  out|    4|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARREGION    |  out|    4|          m_axi|          gmem|       pointer|
|m_axi_gmem_ARUSER      |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_RVALID      |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_RREADY      |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_RDATA       |   in|  512|          m_axi|          gmem|       pointer|
|m_axi_gmem_RLAST       |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_RID         |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_RUSER       |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_RRESP       |   in|    2|          m_axi|          gmem|       pointer|
|m_axi_gmem_BVALID      |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_BREADY      |  out|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_BRESP       |   in|    2|          m_axi|          gmem|       pointer|
|m_axi_gmem_BID         |   in|    1|          m_axi|          gmem|       pointer|
|m_axi_gmem_BUSER       |   in|    1|          m_axi|          gmem|       pointer|
+-----------------------+-----+-----+---------------+--------------+--------------+

