---
{"dg-publish":true,"permalink":"/microelectronics-failure-analysis-desk-reference-7th-edition/section-3-fault-isolation/1/"}
---

原文标题：Diagnosis of Scan Logic and Diagnosis Driven Failure Analysis

*Srikanth Venkataraman*
*Intel Corporation, Hillsboro, Oregon, USA*

*Martin Keim and Geir Eide*
*Mentor Graphics Corporation, Wilsonville, Oregon, USA*

*翻译整理：Ernest Liu，mail to : 2020022102@szjm.edu.cn*

# 摘要 Abstract

在本文中，我们将探讨数字半导体器件的诊断领域。在简要概述诊断技术之后，本文的主要部分描述了对我们之前所了解的基本诊断工具的关键改进。这些改进使失效分析工程师和良率分析工程师能够将诊断作为一种强大的软件工具，从而补充他们的工具包。在本文中，我们总结了几个成功的工业应用案例。例如，我们回顾了一些应用案例，其中诊断帮助将缺陷的搜索区域减小到原始搜索区域的3%；在另一个案例中，诊断被用于改进 at-speed 测试，将速度提高了300MHz，还有其他几个案例。
# 1. 简介 Introduction

扫描诊断是一种已经确立的技术，用于识别和定位导致数字半导体器件在制造测试中失效的缺陷。传统上，扫描诊断工具依赖于 stuck-at 故障模型，并且可以诊断到设计中的逻辑网路。尽管这种方法对于定位很有用，但它也有一些限制。stuck-at 向量通常可以检测到各种各样的缺陷类型，包括桥接和开路，但这种故障模型并不总是足够进行有效的诊断，因为实际的缺陷可能不会表现为 stuck-at 故障。这通常导致大量的候选项，通常称为可疑项。即使只有一个可疑的网路，该网路也可能覆盖到很大的芯片面积。早期的参考文献为[^1][^2][^3]。

在过去几年中，通过以下技术解决了这些限制：

- 布局感知诊断[^4][^5]
- 单元内部诊断[^6][^7][^8][^9]
- 扫描链诊断[^10][^11][^12][^13][^14][^15][^16][^17][^18][^19][^20]
- at-speed诊断[^21]
- 迭代诊断[^22]

先进的工具能够诊断到逻辑网段和物理多边形上的缺陷，并能区分单元内部的缺陷和互连中的缺陷。新的工具还可以将各种缺陷类型进行准确分类。此外，迭代诊断可以用于增加初始诊断的分辨率。

诊断现在可以与以下技术结合使用：

- 片上压缩[^23][^24][^25]
- 逻辑内建自测试(BIST)[^26]

这些进展极大地提高了诊断在失效分析中的价值。如今，诊断工具可以直接产生适用于当前失效分析任务的结果。它们以物理位置的形式呈现结果，包括可能缺陷位置的x、y、层的坐标。即使对于使用嵌入向量压缩技术的设计，新的工具也可以使用生产测试向量，不再需要绕过压缩电路的特殊“仅诊断”测试向量。在本文的其余部分，我们将详细回顾更多的进展，并讨论它们为失效分析工程师带来的好处。

除了失效分析工程师的直接需求，诊断技术的进步还为在其他领域的使用铺平了道路，例如，良率损失分析和后续的良率改善[^4][^27] [^28] [^29] 或测试质量改进[^21] [^30]。

在接下来的内容中，我们将使用扫描测试的术语和方法。请参阅测试概述文章——“[[Microelectronics Failure Analysis Desk Reference(7th Edition)/Section 9 Fundamental Topics and Reference Information/2. 集成电路测试方法概述\|IC测试：背景与方向”]] [^31]，以了解这些术语和方法的解释。

[^1]: R.G. ”Ben” Bennetts, D.W. Lewin, “Fault Diagnosis of Digital systems – a review,” Computer July/August 1971.
[^2]: J. Waicukauski, E. Lindbloom, “Failure Daignosis of Structured VLSI,” IEEE Design & Test of Computers, August 1989.
[^3]: Butler, K.M. ; Johnson, K. ; Platt, J. ; Kinra, A. ; Saxena, J., “Automated diagnosis in testing and failure analysis,” Design & Test of Computers, IEEE, Jul-Sep 1997.
[^4]: J. Mekkoth et.al, “Yield Learning with Layoutaware Advanced Scan Diagnosis,” International Symposium of Testing and Failure Analysis (ISTFA), 2006.
[^5]: Y.-J. Chang, et.al., “Experiences with Layout-Aware Diagnosis,” Electronic Device Failure Analysis, May 2010..
[^6]: M. Sharma, W.-T. Cheng, T.-P. Tai, Y.S. Cheng, W. Hsu, L. Chen, S.M. Reddy, A. Mann, “Faster defect localization in nanometer technology based on defective cell diagnosis”, IEEE International Test Conference, Oct.21-26 2007.
[^7]: M. E. Amyeen, D. Nayak, S. Venkataraman, “Improving Precision Using Mixed-level Fault Diagnosis, Proc. IEEE Int'l Test Conf., 2006, Paper: 22.3
[^8]: X. Fan, W. Moore, C. Hora, M. Konijnenburg and G. Gronthoud, “A Gate-Level Method for Transistor-Level Bridging Fault Diagnosis,” in Proc. VLSI Test Symp., 2006.
[^9]: X. Fan, W. Moore, C. Hora and G. Gronthoud, “A Novel Stuck-at Based Method for Transistor Stuck-Open Fault Diagnosis,” in Proc. Intl. Test Conf., 2005, pp. 253-262.
[^10]: J. Schafer, F. Policastri and R. Mcnulty, “Partner SRLs for Improved Shift Register Diagnostics", Proc. VSLI Test Symposium, 1992, pp. 198-201.
[^11]: S. Edirisooriya, G. Edirisooriya, “Diagnosis of Scan Path Failures," Proc. VLSI Test Symposium 1995, pp. 250-255.
[^12]: S. Narayanan, A. Das, “An Efficient Scheme to Diagnose Scan Chains," Proc. Int'l Test Conference, 1997, pp. 704-713.
[^13]: Y. Wu, "Diagnosis of Scan Chain Failures," Proc. Int'l Symp. On Defect and Fault Tolerance in VLSI Systems, 1998, pp. 217-222.
[^14]: Chris Eddleman, Nagesh Tamarapalli, Wu-Tung Cheng, “Advanced Scan Diagnosis Based Fault Isolation and Defect Identification for Yield Learning,” International Symposium of Testing and Failure Analysis (ISTFA) 2005, Nov. 6-11, 2005, Page(s): 501-509.
[^15]: K. L. Lee, N.Z. Basturkmen, S. Venkataraman “Diagnosis of Scan Clock Failures” Proceedings of VLSI Test Symposium, pp. 67-72, 2008
[^16]: N.Z. Basturkmen, R. Guo, S. Venkataraman “Diagnosis of Multiple Scan Chain Failures“, Proceedings of European Test Symposium, 2008
[^17]: J. Hwang, D. Kim, N. Seo, E. Lee, W. Choi, Y. Jeong, J. Orbon, S. Cannon, “Deterministic Localization and Analysis of Scan Hold-Time Faults”, International Symp. On Test and Failure Analysis, Nov. 2008, paper 13.3.
[^18]: F. Wang, Y. Hu, H. Li, X. Li, Y. Jing, Y. Huang, “Diagnostic Pattern Generation for Compound Defects”, ITC 2008, paper 14.1.
[^19]: X. Tang, R. Guo, W.-T. Cheng, S.M. Reddy, Y. Huang, “On Improving Diagnostic Test Generation for Scan Chain Failures,” Asian Test Symposium, 2009.
[^20]: R. Guo, S. Venkataraman, “A Technique For Fault Diagnosis of Defects in Scan Chains”, ITC, 2001, pp. 268-277.
[^21]: Nandu Tendolkar; et.al, “Improving Transition Fault Test Pattern Quality through At-Speed Diagnosis,” ITC 2006.
[^22]: K. Gearhardt, C. Schuermyer, R. Guo, “Improving Fault Isolation using Iterative Diagnosis”, 34th International Symposium for Failure Analysis, Nov. 2-6, 2008, Pages 390-391.

# 2. 如何进行诊断 How Diagnosis Works

扫描诊断利用了与自动测试向量生成（ATPG）相同的一些技术。大多数扫描诊断工具只能诊断使用内部扫描链或基于扫描的可设计性测试DFT（如逻辑BIST）的ATPG或BIST向量中的失效。典型的诊断系统需要设计的门级表示、ATPG测试向量和来自测试机的失效数据。除了扫描ATPG测试，功能测试可用于筛选制造缺陷。在功能测试的给定周期，可以捕获可观察的扫描单元快照或扫描[[Microelectronics Failure Analysis Desk Reference(7th Edition)/Supplementary Material/转储\|转储]]，并有效地分析失效周期窗口周围的故障，用于诊断硅芯片的缺陷[^32]。

测试机上每个失败的引脚或周期都对应于在特定扫描向量下捕获的扫描单元中的失效。诊断过程的第一步是从失效的扫描单元开始向后追踪设计，然后确定可能导致这些失效的嫌疑项。嫌疑项通常是特定位置（网络）上的特定故障类型（如stuck-at、桥接或开路）。举例来说，“在OR gate/design/module/inst023输入A上的stuck-at-0故障”即是一个嫌疑项。然后，将嫌疑项列表在多个失效（多个扫描向量、多个扫描单元）之间进行对比，这个过程有助于缩小嫌疑项列表。还可以进行模拟，查看是否有任何嫌疑项会导致除测试机上观察到的失效之外的其他失效。

接下来可依据对失效的解释程度对嫌疑项进行排名和评分。例如，嫌疑项/design/module/inst023/A的stuck-at-0可能能够解释测试机上的10个失效中的8个，并且会导致3个附加向量的失效。相比之下，一个能够解释所有10个失效且不会引起任何其他失效的嫌疑项将获得更高的分数。由于嫌疑项是基于故障模型而不是实际缺陷，因此观察到不完美的诊断结果是常见的。

在衡量诊断结果时，最常见的两个指标是准确度和分辨率。准确度是衡量诊断工具正确识别出有缺陷的网络和真实缺陷类型的程度。对于给定的候选列表，准确度是一个二元决策：真实候选项是否在列表中，是或否。分辨率衡量了嫌疑项所捕获的有缺陷位置的区域，即缺陷的边界框。对于基于逻辑的诊断工具，分辨率等于所有报告的网络的组合面积。基于逻辑的诊断工具不知道两个网络可能桥接的位置，也不知道网络上可能存在开路的位置；因此，必须搜索整个网络以找到缺陷。而具有布局感知能力的诊断工具可以轻松地在多边形级别找到并报告桥接位置的x/y/层次的信息，或者可能存在开路缺陷的网络上的少数多边形。

# 3. 一个典型的诊断流程 A Typical Diagnosis Flow

典型的诊断流程需要三组输入数据：设计的门级描述（即模型），应用于测试机的测试激励以及在应用这些激励时测试机记录的失效数据（也称为数据日志）。

诊断流程始于数据日志的处理。数据日志记录了以引脚名称和测试周期编号表示的失效信息，这些信息依赖于所使用的测试设备。通过分析设计的可设计性测试（DFT）架构，将这些失效映射到已失效的扫描操作的ID编号，并确定设计中观察到失效行为的特定扫描单元或主输出信号。最终，获得了一个以测试激励和设计信号表示的失效列表，这些列表与测试设备的架构无关。

诊断执行始于使用数据日志处理步骤生成的故障列表。工具识别的[[Microelectronics Failure Analysis Desk Reference(7th Edition)/Supplementary Material/逻辑锥\|逻辑锥]]，支持观察到的失效，并推断缺陷位置必须包含在该逻辑锥中。它枚举候选位置，使用测试激励对每个候选位置进行模拟，通过将模拟行为与实际故障行为进行比较，并据此进行排序。最终，按照包含实际缺陷的可能性递减的顺序报告候选位置的列表。

# 4. 让诊断在你的工作流中发挥作用 Making Diagnosis Work in your Workflow

在这一部分，我们描述了通常需要考虑的各种要求和其他因素，以建立一个完整的工作扫描诊断系统。

测试设备有扫描测试内容与其他制造测试内容，其中包括缓存测试、功能测试、IO测试和参数测试。在生产测试过程中，可以通过设置失效流程来捕获失效，该流程在失效部件（在晶圆分选或封装后的芯片）上进行测试。然而，为了最大限度地减少总体测试时间，进而减少预算，由于失效数据收集而导致测试时间增加需要对总测试时间进行限制。图 1 展示了用于收集失效数据的测试流程。扫描测试内容包括扫描系统测试，以确定扫描系统是否正常工作。在扫描系统测试之后，应用扫描链移位测试和扫描ATPG捕获测试。

![Pasted image 20231125122739.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%203%20Fault%20Isolation/attachments/Pasted%20image%2020231125122739.png)
图 1：扫描测试的失效分组

通常只有生产测试可以用于失效数据收集。此外，还会添加一些其他的测试，对测试设备的内存影响可以忽略不计。除传统的（1100）重复扫描链向量用于检测 stuck-at 和所有过渡故障类型外，还添加了一些额外的链路测试。如果过渡缺陷导致延迟超过一位，则传统链路测试向量的输出值将是常数 0 或常数 1，这将被错误地解释为 stuck-at-0 或 stuck-at-1。为了避免这个陷阱，还包括了（0）重复和（1）重复的链路向量。这两个向量不会对过渡类型的缺陷造成任何失效。此外，还添加了一个缓慢变化的向量，即 16 个 0 后跟 16 个 1 的重复向量。这个向量可以检测到较大的延迟缺陷。表 1 显示了这些向量及其检测到的缺陷类型，包括 stuck-at（SA）、缓慢上升/下降（STR/F）和快速上升/下降（FTR/F）。

|   |   |
|---|---|
|测试向量 Pattern|缺陷 Detects|
|(1100)R|SA0, SA1, 单比特延迟 Single bit delay (STR, STF, STRF, FTR, FTF, FTRF)|
|(0)R|SA1|
|(1)R|SA0|
|(16x1+16x0)R|SA0, SA1, 多比特延迟 Multiple bit delay (STR, STF, STRF, FTR, FTF, FTRF)|
表1：扫描链测试

由于数据收集失效需要额外的测试时间，需要在确保充分的数据收集的同时尽量减少成本之间进行权衡。为了保持诊断质量和分辨率，我们需要从失效的扫描测试中收集足够的失效信息。然而，收集过多的失效可能会导致测试时间的浪费，而带来的额外收益却很小。

对于逻辑失效的诊断，通常前 100 个失效的扫描操作的数据记录就足够了。而对于扫描链缺陷的诊断，则需要进行捕获测试和移位测试。在这种情况下，捕获测试的失效数量通常比逻辑缺陷的情况要高得多，因为缺陷会破坏扫描加载和卸载操作。

如果我们用 L 表示一个扫描链的长度，那么由于该链上的缺陷，我们平均预计每个扫描卸载操作会出现大约 L/2 个失效。通常需要进行大约 10-20 次扫描卸载操作，才能获得对扫描链缺陷的良好诊断分辨率。 

为了减少失效数据量和测试时间的影响，另一种策略是使用抽样。在良率学习的初始阶段，当处理的材料量较低时，会分析批次中所有晶圆上的所有失效芯片。随后在中期阶段，随着产量的增加，会对较少的晶圆进行抽样和数据记录。
# 5. 改进失效分析的成功率 Improving FA Success Rate

早期诊断工具是从测试的角度出发的。在测试中，stuck-at 模型在检测许多不同缺陷方面非常成功。例如，众所周知，低电阻桥接可以通过 stuck-at 故障以高置信度检测出来，特别是如果每个故障被多次定位。然而，反过来并不成立。桥接缺陷不能通过 stuck-at 故障模型来解释，因为大多数桥接不会像 stuck-at 故障那样表现。因此，报告的诊断怀疑可能会完全错过缺陷，或者报告得分较低的怀疑。这两种情况对于失效分析来说是不可接受的，特别是对于现场返回的情况，因为只有一次机会来找到缺陷。
## 工具，更好的了解缺陷 Tool, know your defects better

当前的诊断工具已经理解了桥接和开路、速度相关的缺陷，以及单元内部和互连中的缺陷之间的区别。它们不再试图将所有问题都匹配到低速 stuck-at 故障上。接下来，我们将介绍每个概念。
## 开路的案例 The case of opens

在逻辑层面上，诊断算法可以确定观察到的缺陷表现与 stuck-at 表现不匹配。那么问题是，什么样的（静态）缺陷可以解释这些观察结果？另外两种可能的解释是，一个网络意外地连接到了相邻的网络，或者一个网络意外地断开了连接，即桥接或开路。实际上，短路或桥接的物理原因对于诊断工具来说并不重要。例如，只要两个网络有任何物理原因导致的（低电阻）电性连接，诊断工具就会将这个缺陷归类为桥接。 

对于开路，诊断通常可以精确的确定有缺陷的网络。然而，仅根据观察到的失败位，通常无法区分开路和桥接，因为它们在逻辑层面上具有类似的可观察表现。 

对于开路，诊断工具只能向用户报告整个网络，而在其中的某个位置就是开路。在某些情况下，这个结果可能已经足够供失效分析工程师进行下一步的探针测试。然而，在许多情况下，需要更好的分辨率。对于开路来说，这意味着向用户报告哪些网络段可能有开路，哪些段可以假定为无缺陷。

Intel 提出了一种方法[^37]，通过扩展 stuck-at 故障模型来创建网络故障模型，以隔离互连开路。研究表明，可以通过提供包含缺陷的互连部分的信息，将互连开路隔离到单个网络中。

AMD 在文献[^5]中报告了关于桥接和开路的案例研究，其中使用所谓的布局感知诊断来提高准确性和分辨率。在布局感知诊断中，常见的逻辑分析引擎与集成的基于布局的引擎配对，后者可以访问每个网络的精确布线、每个单元的布局放置以及所有其他布局组件。通过这种紧密的集成，诊断可以将逻辑确定的结果与物理（即布局）可能性进行关联。通过这样做，工具可以快速排除不可能的候选项。此外，布局感知诊断还可以从布局中找到超出传统逻辑诊断范围的其他可疑点。

最后，布局感知诊断还可以访问网络的精确拓扑结构，即它知道网络通过哪些层进行布线，单层和双层过孔的位置以及网络的分支位置。利用网络拓扑，可以确定网络的开路段，而不是在网络的某个位置声明开路。对于具有分支的网络，这些段通常比总网络要小得多。

在 AMD 的一个案例研究中，一个可疑网络可以根据其拓扑分为 14 段。该网络经过三个金属层，最大跨度为 $36μm$，可疑区域的总搜索面积为 $1192μm^2$。器件的布局感知诊断仅留下一个可能包含开路缺陷的网络段。此外，之前非布局感知诊断运行的所有桥接候选项都被排除了。总体而言，布局感知诊断将可疑区域缩小到 11%（$130μm^2$），最大跨度为 $12μm$。


## 桥接的案例 The case of bridges

## 全速失效诊断 Diagnosing at-speed failures

## 单元内部缺陷或互联缺陷 Cell internal defect or interconnect defect?

## 扫描链的缺陷 Defects in scan chains

## 缩小怀疑的范围 Shortening the list of suspects

## 引入其他的数据 Bringing in other data

# 6. Designs with Embedded Compression

# 7. 总结 Summary

***
# My comments

-  本篇几乎全是文字，
***

# 参考文献 References

[^23]: W.-T. Cheng, K.-H. Tsai, Y. Huang, N. Tamarapalli, and J. Rajski, “Compactor independent direct diagnosis”, Proc. of Asian Test Symp., pp. 15-17, 2004.
[^24]: Z. Stanojevic, R. Guo, S. Mitra, and S. Venkataraman, “Enabling yield analysis with Xcompact,” Proc. IEEE Int'l Test Conf., 2005, pp. 734-742.
[^25]: A. Leininger, P. Muhmenthaler, W.-T. Cheng, N. Tamarapalli, W. Yang, K.-H. Tsai, “Compression Mode Diagnosis Enables High Volume Monitoring Diagnosis Flow,” IEEE International Test Conference, Nov. 6-11, 2005, Paper: 7.3.
[^26]: W.-T. Cheng, M. Sharma, T. Rinderknecht, l. Liyang, C. Hill, “Signature based diagnosis for logic BIST”, IEEE International Test Conference, Oct. 21-26, 2007.
[^27]: D. Appello, A. Fudoli, V. Tancorre et al., “Understanding yield losses in logic circuits”, IEEE Design & Test Magazine, May/June issue, 2004, pp 208-215.
[^28]: D. Carder, S. Palosh, R. Raina, “High-Volume Scan Analysis: Methods to avoid Failure Analysis,” Microelectronics Failure Analysis Desk Reference Manual, 6th edition, ASM International
[^29]: H.P. Erb, C. Burmer, A. Leininger, “Yield enhancement through fast statistical scan test analysis for digital logic,” IEEE Advanced Semiconductor Manufacturing Conference and Workshop, April 2005
[^30]: Eichenberger, S.; Geuzebroek, J.; Hora, C.; Kruseman, B.; Majhi, A., “Towards a World Without Test Escapes: The Use of Volume Diagnosis to Improve Test Quality” Test
[^31]: A. Gattiker, P. Nigh, R, Aitken, “An Overview of Integrated Circuit Testing Methods,” Microelectronics Failure Analysis Desk Reference Manual, 6th edition, ASM International
[^32]: M.E. Amyeen, S. Venkataraman, and M. W. Mak, “Microprocessor System Failures Debug and Fault Isolation Methodology,” Proc. IEEE Int'l Test Conf., 2009.
[^37]: S. Venkatarman and S. B. Drummonds, “A Technique for Logic Fault Diagnosis of Interconnect Open Defects”, in Proc. VTS 2000, pp. 313-318