{
 "cells": [
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "# PSM 2016.04.12\n",
    "\n",
    "### Magistrala $I^2 C$\n",
    "\n",
    "TWI - \"Two wire serial interface\" - klon w Atmelach\n",
    "\n",
    "Tyle samo przewodów (MISO, MOSI itd) niezależnie od liczby układów slave (nie trzeba prowadzić SS *(to nie jest to SS tylko Slave Select)*)\n",
    "\n",
    "Linie danych: serial data SDA oraz SCL (s-control)\n",
    "\n",
    "1. bus not busy - SDA, SCL = 1\n",
    "2. start transmisji: SDA = 0, SCL wciąż na 1\n",
    "3. Stop transmisji: SDA = 1, SCL wciąż na 1\n",
    "4. data valid: SCL na 0 i można zmienić dane na SDA?\n",
    "\n",
    "Znaczniki stopu; liczba bitów jest dowolna, ale porcjowana paczkami na 8 bitów.\n",
    "\n",
    "Każdy bajt - potwierdzony przez obiornik. To wymaga dodatkowego taktu zegara na masterze.\n",
    "\n",
    "```c\n",
    "DDRB = 0xFF; #nóżki wyjściowe\n",
    "PORTB = 0xFF; \n",
    "DDRB = 0;    #stały się wejściowymi\n",
    "             #portb teraz mówi nie o danych a o rezystorach wyjściowych\n",
    "             #jedna instrukcja zamienia to w nasłuch\n",
    "```\n",
    "\n",
    "Gdy odbiornik nie wyrabia, nie może przyjąć kolejnego bajtu, zwiera (ustala niski stan) na SCL. Transmisja czeka na wysoki stan na SCL.\n",
    "\n",
    "### Ramka z adresem\n",
    "9 bitów:\n",
    "1. 7 bitów adresu slave'a\n",
    "2. Bit readwrite - 1 odczyt ze slave, 0 zapis do slave\n",
    "3. Bit potwierdzenia - sygnał ACK*(nowledge)* \n",
    "\n",
    "### Tryby transmisji\n",
    "1. Spod której komórki chcemy?\n",
    "2. Czekamy na transmisję\n",
    "3. Możemy walnąć read\\write i wykorzystać wolny bus\n",
    "\n",
    "\n",
    "### Magistrala TWI w AVR\n",
    "TWI to nasz $I^2C$. Nie musimy obsługiwać SCL oraz SDA.\n",
    "\n",
    "Gdy nasz mikrokorek jest slave'm:\n",
    "1. Nie generuje niczego na SCL, tylko odbiera\n",
    "2. Częstotliwość zegara systemowego na najmniej 16 razy większa niż częstotliwość sygnałów na SCL\n",
    "\n",
    "\n",
    "Gdy mikrokorek jest masterem *(all is well in the world)* częstotliwość dana wzorem analitycznym który jest w notach i po co ktoś miałby go pamiętać\n",
    "\n",
    "### Rejestr TWCR\n",
    "1. TWINT: ustawiany sprzętowo po skończeniu operacji na $I^2 C$. Gdy ustawimy go na 1 to to jest taka inicjalizacja przesyłu danych. **WYZEROWANIE GO POLEGA NA WPISANIU JEDYNKI. HGW DLACZEGO. KARDAŚ NIE WIE DLACZEGO. NIKT NIE WIE DLACZEGO.**\n",
    "2. TWEA\n",
    "3. TWSTA\n",
    "4. TWWC: kontrola błędu\n",
    "5. TWEN: enable\n",
    "### TWSR\n",
    "Obsługa błędu + ewentualnie preskaler\n",
    "### TWAR\n",
    "Zawiera adres mastera gdy jest slavem\n",
    "8. TWGCE Generall Call Enable\n",
    "### TWDR\n",
    "Data register\n",
    "\n",
    "### Procedury:\n",
    "> Pytanie pod kolo: z czym związane są takie rejestry\\definicje bitów, jak np. TWcośtam, Ucośtam...\n",
    "\n",
    "## Magistrala 1Wire\n",
    "Na jeden kabel wciskamy: dane, clock, zasilanie (kondensator ładowany z linii danych)\n",
    "\n",
    "Każda transmisja wygląda tak:\n",
    "1. impuls RESET PULSE (stan pulse) \n",
    "2. zwolnienie magistrali (`DDRB = 0xFF` lub `DDRB=0`)\n",
    "3. Narastające zbocze, \n",
    "### Komendy\n",
    "1. MATCH ROM\n",
    "2. SEARCH ROM\n",
    "3. READ ROM\n",
    "4. SKIP ROM\n",
    "\n"
   ]
  },
  {
   "cell_type": "code",
   "execution_count": null,
   "metadata": {
    "collapsed": true
   },
   "outputs": [],
   "source": []
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "Python 3",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.5.1"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 0
}
