CPU自作メモ

アービトレーション
バスの利用が競合しないように調停すること

PLA

不定値ｘ
0と1の衝突によって回路が高熱になり，大量の電流が流れることにつながる．よって防ぐべき．

グリッチ
伝播遅延の影響で生じる出力の結果が一瞬ゆらぐこと

ラッチ
1ビットのデータを保持できる回路

リングオシレータ
発振回路
周波数は回路の伝播遅延に依存するため，予測が難しい

サンプリング
FFがクロック立ち上がりでINPUTがOUTPUTにコピーされるプロセス

順序回路がサンプリングする際には，状態が停止されていないとならない：セットアップタイムとホールドタイムによって定義されている．

セットアップタイム制約
伝播遅延とセットアップタイムの和は順次オーバヘッドと呼ばれ，最小クロック周期はこれとさらに回路内処理時間の和である．データ入力を正常に受け付けるためにセットアップタイムが必要となる．

ホールドタイム制約
//クロック立ち上がり後，
セットアップタイム制約と同じような感じのものです．

クロックスキュー
レジスタ間の信号の到達が微妙にずれること

アドレスストローブ信号
アドレスバス上のアドレス情報を適切なタイミングで読み込むための制御信号

システムバスの信号線などが
有効（アクティブ）な状態にあること：アサート
無効（インアクティブ）な状態にあること：ネゲート

スクラッチパッドメモリ:CPUの近くに配置された高速なメモリ，キャッシュと異なり，メインメモリにアクセスする必要がない．

プルアップ抵抗
電子論理回路において外部デバイスが切断されても入力端子が適切な論理レベルのままとなるよう使われる抵抗器

負論理
異常検知システムではこれを使うべき

トランスピュータ（トランジスタ+コンピュータ）
並列コンピューティングに特化した汎用マイクロプロセッサ

ドレッシングモード
単にアクセスすべきアドレスを指定する方法を意味するのではなく,命令のオペランドの記述方法

SDRAM Synchronous Dynamic Random Access Memory

マイクロアーキテクチャ
実質的には実装レベル（デジタル回路で実装可能な）の命令セットアーキテクチャ

命令セットアーキテクチャ
アセンブリレベルでユーザが利用するものを命令セットアーキテクチャと呼ぶ

I2C通信
