<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:04.134</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.09.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0129758</applicationNumber><claimCount>38</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>내장된 다이 및 재분배 하단 특징부를 갖는 다중 레벨 시스템-인-패키지 모듈</inventionTitle><inventionTitleEng>MULTILEVEL SYSTEM-IN-PACKAGE MODULE WITH EMBEDDED DIE AND  REDISTRIBUTION BOTTOM FEATURES</inventionTitleEng><openDate>2025.04.15</openDate><openNumber>10-2025-0050713</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 양면 모듈 및 양면 모듈 아래에 위치된 재분배 구조물을 갖는 다중 레벨 시스템-인-패키지(SIP) 모듈에 관한 것이다. 양면 모듈은 적층체 몸체, 적층체 몸체의 상단 표면에 부착된 상단 구성요소, 적층체 몸체의 하단 표면에 부착된 하단 구성요소 및 다중 구리 포스트, 및 적층체 몸체의 하단 표면 상에 형성되고 하단 구성요소의 측표면 및 각각의 구리 포스트의 측표면을 적어도 캡슐화하는 하단 몰드 화합물을 포함한다. 하단 몰드 화합물의 하단 표면은 양면 모듈의 하단 표면의 일부이다. 재분배 구조는 서로 분리된 다중 패터닝된 전도성 특징부를 갖는 재분배 층을 포함한다. 각각의 패터닝된 전도성 특징부는 하단 구성요소 및 구리 포스트 중 적어도 하나에 결합되어 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다중 레벨 시스템-인-패키지(SIP) 모듈로서,・ 적층체 몸체, 적어도 하나의 상단 구성요소, 상단 몰드 화합물, 하단 구성요소, 복수의 구리 포스트, 및 하단 몰드 화합물을 포함하는 양면 모듈 - ・ 상기 적어도 하나의 상단 구성요소는 상기 적층체 몸체의 상단 표면에 부착되어 있고, 상기 상단 몰드 화합물은 상기 적층체 몸체의 상단 표면 상에 형성되어 상기 적어도 하나의 상단 구성요소를 캡슐화하고; ・ 상기 하단 구성요소 및 상기 복수의 구리 포스트는 상기 적층체 몸체의 하단 표면에 부착되어 있고; 그리고 ・ 상기 적층체 몸체의 하단 표면 상에 형성되어 있는 상기 하단 몰드 화합물은 적어도 상기 하단 구성요소의 측표면들 및 상기 복수의 구리 포스트 각각의 측표면들을 캡슐화하고; 그리고 ・ 상기 양면 모듈의 상단 표면은 상기 상단 몰드 화합물의 상단 표면이고, 상기 양면 모듈의 측표면들은 상기 상단 몰드 화합물의 측표면들, 상기 적층체 몸체의 측표면들, 및 상기 하단 몰드 화합물의 측표면들의 조합이고, 상기 양면 모듈의 하단 표면은 적어도 상기 하단 몰드 화합물의 하단 표면으로 구성됨 -; 및 ・ 상기 양면 모듈의 하단 표면 아래에 위치된 재분배 구조물을 포함하되, ・ 상기 재분배 구조물은 서로 분리된 복수의 패터닝된 전도성 특징부를 갖는 재분배 층을 포함하고; 그리고  ・ 상기 복수의 패터닝된 전도성 특징부 각각은 상기 하단 구성요소 및 상기 복수의 구리 포스트 중 적어도 하나에 결합되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,  ・ 상기 하단 구성요소는 플립-칩 다이이고;・ 상기 복수의 구리 포스트 각각은 동일한 높이를 갖고; 그리고 ・ 상기 하단 몰드 화합물의 하단 표면, 상기 플립-칩 다이의 후방 표면, 및 상기 복수의 구리 포스트 각각의 말단 표면은 동일 평면이고 상기 양면 모듈의 하단 표면을 구성하는, 다중 레벨 SIP 모듈. </claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 플립-칩 다이는 실리콘(Si) 다이인, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,  ・ 상기 재분배 구조물은 복수의 제1 개구부를 갖는 제1 유전체 패턴을 더 포함하고;  ・ 상기 제1 유전체 패턴은 상기 양면 모듈의 하단 표면 바로 아래에 위치되어, 상기 제1 유전체 패턴이 상기 플립-칩 다이의 후방 표면 및 상기 복수의 구리 포스트 각각의 말단 표면과 접촉하고;  ・ 상기 복수의 제1 개구부는 상기 플립-칩 다이의 후방 표면 및 상기 복수의 구리 포스트 각각의 말단 표면이 부분적으로 노출되도록 위치되어 있고; 그리고 ・ 상기 복수의 패터닝된 전도성 특징부는 상기 하단 구성요소 및 상기 복수의 구리 포스트와 각각 결합될 상기 복수의 제1 개구부를 충진하고, 상기 제1 유전체 패턴 아래로 연장되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제1 유전체 패턴은 광-감응성 유전체(PID) 층으로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 상기 제1 유전체 패턴은 비-광-감응성 빌드업 필름으로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,  ・ 상기 재분배 구조물은 복수의 이산된 씨드 층 세그먼트를 갖는 씨드 층을 더 포함하고;  ・ 상기 씨드 층은 상기 복수의 제1 개구부 각각 내부의 노출된 표면을 완전히 그리고 직접 덮고 상기 제1 유전체 패턴의 부분 아래로 연장되어, 상기 씨드 층이 상기 플립-칩 다이의 후방 표면 및 상기 복수의 구리 포스트 각각의 말단 표면과 접촉하고; 그리고・ 상기 복수의 패터닝된 전도성 특징부 각각은 상기 복수의 이산된 씨드 층 세그먼트 중 대응하는 하나와 직접 접촉하여, 상기 복수의 패터닝된 전도성 특징부 각각은 상기 복수의 이산된 씨드 층 세그먼트 중 대응하는 하나를 통해 상기 하단 구성요소 및 상기 복수의 구리 포스트 중 적어도 하나에 결합되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서,  ・ 상기 재분배 구조물은 복수의 여분의 패터닝된 전도성 특징부 및 복수의 제2 개구부를 갖는 제2 유전체 패턴을 더 포함하고;  ・ 상기 제2 유전체 패턴은 상기 제1 유전체 패턴 바로 아래에 위치되어 상기 복수의 패터닝된 전도성 특징부 각각을 부분적으로 캡슐화하고, 상기 복수의 패터닝된 전도성 특징부 각각은 상기 제2 유전체 패턴의 복수의 제2 개구부 중 하나 이상의 대응하는 것을 통해 부분적으로 노출되고; 그리고・ 상기 복수의 여분의 패터닝된 전도성 특징부는 상기 복수의 패터닝된 전도성 특징부와 각각 결합될 상기 복수의 제2 개구부를 충진하고, 상기 제2 유전체 패턴 아래로 연장되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제2 유전체 패턴은 PID 층으로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 제2 유전체 패턴은 비-광-감응성 빌드업 필름으로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서,  ・ 상기 재분배 구조물은 복수의 이산된 여분의 씨드 층 세그먼트를 갖는 여분의 씨드 층을 더 포함하고;  ・ 상기 여분의 씨드 층은 상기 복수의 제2 개구부 각각 내부의 노출된 표면을 완전히 그리고 직접 덮고, 상기 제2 유전체 패턴의 부분 아래로 연장되어, 상기 여분의 씨드 층이 상기 복수의 패터닝된 전도성 특징부 각각과 접촉하고; 그리고・ 상기 복수의 여분의 패터닝된 전도성 특징부 각각은 상기 복수의 이산된 여분의 씨드 층 세그먼트 중 대응하는 하나와 직접 접촉하여, 상기 복수의 여분의 패터닝된 전도성 특징부가 상기 복수의 이산된 여분의 씨드 층 세그먼트 중 대응하는 하나를 통해 상기 복수의 패터닝된 전도성 특징부에 각각 결합되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서, 상기 재분배 구조물은 상기 복수의 여분의 패터닝된 전도성 특징부 각각을 완전히 덮고 상기 복수의 여분의 패터닝된 전도성 특징부 각각이 솔더링 가능한 표면을 가질 수 있게 하도록 구성된 코팅을 더 포함하고, 상기 코팅은 무전해 니켈 침지 금(ENIG), 유기 솔더링성 보존제(OSP), 무전해 니켈 무전해 팔라듐 침지 금(ENEPIG), 및 솔더 합금 중 하나로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>13. 제2항에 있어서,  ・ 상기 재분배 구조물은 복수의 이산된 씨드 층 세그먼트를 갖는 씨드 층을 더 포함하고;  ・ 상기 씨드 층은 상기 플립-칩 다이의 후방 표면, 및 상기 복수의 구리 포스트 각각의 말단 표면과 접촉하도록 상기 양면 모듈의 하단 표면과 접촉하고 부분적으로 덮고; 그리고・ 상기 복수의 패터닝된 전도성 특징부 각각은 상기 복수의 이산된 씨드 층 세그먼트 중 대응하는 하나와 직접 접촉하여, 상기 복수의 패터닝된 전도성 특징부 각각은 상기 복수의 이산된 씨드 층 세그먼트 중 대응하는 하나를 통해 상기 하단 구성요소 및 상기 복수의 구리 포스트 중 적어도 하나에 결합되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,  ・ 상기 재분배 구조물은 복수의 여분의 패터닝된 전도성 특징부 및 복수의 개구부를 갖는 유전체 패턴을 추가로 포함하고;  ・ 상기 유전체 패턴은 상기 양면 모듈의 하단 표면 바로 아래에 위치되어 상기 복수의 패터닝된 전도성 특징부 각각을 부분적으로 캡슐화하고, 상기 복수의 패터닝된 전도성 특징부 각각은 상기 유전체 패턴의 복수의 개구부 중 하나 이상의 대응하는 것을 통해 부분적으로 노출되고; 그리고・ 상기 복수의 여분의 패터닝된 전도성 특징부는 상기 복수의 패터닝된 전도성 특징부와 각각 결합될 상기 복수의 개구부를 충진하고, 상기 유전체 패턴 아래로 연장되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 유전체 패턴은 PID 층으로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 유전체 패턴은 비-광-감응성 빌드업 필름으로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,  ・ 상기 재분배 구조물은 복수의 이산된 여분의 씨드 층 세그먼트를 갖는 여분의 씨드 층을 더 포함하고;  ・ 상기 여분의 씨드 층은 상기 복수의 개구부 각각 내부의 노출된 표면을 완전히 그리고 직접 덮고 상기 유전체 패턴의 부분 아래로 연장되어, 상기 여분의 씨드 층이 상기 복수의 패터닝된 전도성 특징부 각각과 접촉하고; 그리고・ 상기 복수의 여분의 패터닝된 전도성 특징부 각각은 상기 복수의 이산된 여분의 씨드 층 세그먼트 중 대응하는 하나와 직접 접촉하여, 상기 복수의 여분의 패터닝된 전도성 특징부가 상기 복수의 이산된 여분의 씨드 층 세그먼트 중 대응하는 하나를 통해 상기 복수의 패터닝된 전도성 특징부에 각각 결합되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서, 상기 재분배 구조물은 상기 복수의 여분의 패터닝된 전도성 특징부 각각을 완전히 덮고 상기 복수의 여분의 패터닝된 전도성 특징부 각각이 솔더링 가능한 표면을 가질 수 있게 하도록 구성된 코팅을 더 포함하고, 상기 코팅은 ENIG, OSP, ENEPIG, 및 솔더 합금 중 하나로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>19. 제1항에 있어서,  ・ 상기 하단 몰드 화합물의 하단 표면은 상기 플립-칩 다이의 후방 표면을 지나 수직으로 연장되어 있고, 상기 복수의 구리 포스트 중 적어도 하나의 말단 표면과 동일 평면에 있고; 그리고・ 상기 하단 몰드 화합물은 복수의 몰드 화합물 구멍을 가지고, 상기 복수의 몰드 화합물 구멍 중 적어도 하나는 상기 플립-칩 다이의 후방 표면 내에 한정되어 있고, 상기 하단 몰드 화합물의 하단 표면으로부터 상기 플립-칩 다이의 후방 표면으로 연장되어 상기 플립-칩 다이의 후방 표면을 부분적으로 노출시키는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 플립-칩 다이는 갈륨 비소(GaAs) 다이, Si 다이, 및 갈륨 질화물(GaN) 다이 중 하나인, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서,  ・ 상기 재분배 구조물은 복수의 이산된 씨드 층 세그먼트를 갖는 씨드 층을 더 포함하고;  ・ 상기 씨드 층은 상기 양면 모듈의 하단 표면과 접촉하고 부분적으로 덮고, 상기 복수의 몰드 화합물 구멍 각각 내부의 노출된 표면을 완전히 그리고 직접 덮어서, 상기 씨드 층이 상기 플립-칩 다이의 후방 표면 및 상기 복수의 구리 포스트 중 적어도 하나의 말단 표면과 접촉하고; 그리고・ 상기 복수의 패터닝된 전도성 특징부는 각각 상기 복수의 이산된 씨드 층 세그먼트와 직접 접촉하고, 상기 복수의 몰드 화합물 구멍을 충진하는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서,  ・ 상기 복수의 구리 포스트는 상이한 높이를 가지고, 상기 복수의 구리 포스트 중 특정 포스트들은 제1 높이를 가지고, 상기 복수의 구리 포스트 중 나머지 포스트들은 상기 제1 높이보다 더 높은 제2 높이를 가지고;・ 상기 하단 몰드 화합물의 하단 표면은 상기 복수의 구리 포스트 중 특정 포스트들의 각각의 말단 표면을 지나 수직으로 연장되어 있고, 상기 복수의 구리 포스트 중 나머지 포스트들의 각각의 말단 표면과 동일 평면에 있으며, 상기 복수의 구리 포스트 중 적어도 하나는 상기 복수의 구리 포스트 중 나머지 포스트들에 포함되고; 그리고・ 상기 복수의 몰드 화합물 구멍 중 특정 구멍들은 각각 상기 복수의 구리 포스트 중 상기 특정 포스트들의 말단 표면 내에 한정되어 있고, 상기 하단 몰드 화합물의 하단 표면으로부터 상기 복수의 구리 포스트 중 특정 포스트들의 말단 표면으로 각각 연장되어, 상기 복수의 구리 포스트 중 특정 포스트들 각각을 부분적으로 노출시키는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,  ・ 상기 재분배 구조물은 복수의 이산된 씨드 층 세그먼트를 갖는 씨드 층을 더 포함하고;  ・ 상기 씨드 층은 상기 양면 모듈의 하단 표면과 접촉하고 부분적으로 덮고, 상기 복수의 몰드 화합물 구멍 각각 내부의 노출된 표면을 완전히 그리고 직접 덮어서, 상기 씨드 층이 상기 플립-칩 다이의 후방 표면 및 상기 복수의 구리 포스트 각각의 말단 표면과 접촉하고; 그리고 ・ 상기 복수의 패터닝된 전도성 특징부는 각각 상기 복수의 이산된 씨드 층 세그먼트와 직접 접촉하고, 상기 복수의 몰드 화합물 구멍을 충진하는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>24. 제1항에 있어서,  ・ 상기 하단 구성요소는 복수의 다이 구리 필라를 갖는 플립-칩 다이이고, 상기 플립-칩 다이의 후방 표면은 상기 적층체 몸체의 하단 표면에 부착되어 있고, 상기 복수의 다이 구리 필라는 상기 양면 모듈의 하단 표면을 향해 연장되어 있고;・ 상기 복수의 구리 포스트 각각은 동일한 높이를 가지며 상기 적층체 몸체의 하단 표면에 부착되어 있고; 그리고・ 상기 하단 몰드 화합물의 하단 표면, 상기 플립-칩 다이의 복수의 다이 구리 필라 각각의 선단 표면, 및 상기 복수의 구리 포스트 각각의 말단 표면은 동일 평면이고 상기 양면 모듈의 하단 표면을 구성하는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 플립-칩 다이는 GaAs 다이, Si 다이, 및 GaN 다이 중 하나인, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서,  ・ 상기 재분배 구조물은 복수의 제1 개구부를 갖는 제1 유전체 패턴을 더 포함하고;  ・ 상기 제1 유전체 패턴은 상기 양면 모듈의 하단 표면 바로 아래에 위치되어, 상기 제1 유전체 패턴이 상기 플립-칩 다이의 복수의 다이 구리 필라 각각의 선단 표면, 및 상기 복수의 구리 포스트 각각의 말단 표면과 접촉하고;  ・ 상기 복수의 제1 개구부는 상기 복수의 다이 구리 필라 각각의 선단 표면 및 상기 복수의 구리 포스트 각각의 말단 표면이 부분적으로 노출되도록 위치되어 있고; 그리고・ 상기 복수의 패터닝된 전도성 특징부는 상기 복수의 구리 포스트 및 상기 하단 구성요소의 복수의 다이 구리 필라와 각각 결합될 상기 복수의 제1 개구부를 충진하고, 상기 제1 유전체 패턴 아래로 연장되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 제1 유전체 패턴은 PID 층으로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>28. 제26항에 있어서, 상기 제1 유전체 패턴은 비-광-감응성 빌드업 필름으로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>29. 제26항에 있어서,  ・ 상기 재분배 구조물은 복수의 이산된 씨드 층 세그먼트를 갖는 씨드 층을 더 포함하고;  ・ 상기 씨드 층은 상기 복수의 제1 개구부 각각 내부의 노출된 표면을 완전히 그리고 직접 덮고 상기 제1 유전체 패턴의 부분 아래로 연장되어, 상기 씨드 층은 상기 복수의 다이 구리 필라 각각의 선단 표면 및 상기 복수의 구리 포스트 각각의 말단 표면과 접촉하고; 그리고・ 상기 복수의 패터닝된 전도성 특징부 각각은 상기 복수의 이산된 씨드 층 세그먼트 중 대응하는 하나와 직접 접촉하여, 상기 복수의 패터닝된 전도성 특징부 각각은 상기 복수의 이산된 씨드 층 세그먼트 중 대응하는 하나를 통해 상기 하단 구성요소 및 상기 복수의 구리 포스트 중 적어도 하나에 결합되어 있는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>30. 제1항에 있어서, 상기 양면 모듈의 상단 표면을 완전히 덮고 상기 양면 모듈의 측표면들을 완전히 덮지만 상기 재분배 구조물이 위치되어 있는 상기 양면 모듈의 하단 표면을 덮지 않는 차폐 구조물을 더 포함하는, 다중 레벨 SIP 모듈. </claim></claimInfo><claimInfo><claim>31. 제1항에 있어서, 상기 적어도 하나의 상단 구성요소는 플립-칩 다이, 와이어-접합 다이, 표면 장착 장치(SMD), 필터, Si 장치, 전력 증폭기(PA), 및 패시브 구성요소 중 하나인, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>32. 제1항에 있어서, 상기 하단 구성요소는 플립-칩 다이, SMD, 필터, Si 장치, PA, 및 패시브 구성요소 중 하나인, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>33. 제1항에 있어서, 상기 재분배 구조물은, 상기 복수의 패터닝된 전도성 특징부 각각을 완전히 덮고 상기 복수의 패터닝된 전도성 특징부 각각이 솔더링 가능한 표면을 가질 수 있게 하도록 구성된 코팅을 추가로 포함하되, 상기 코팅은 ENIG, OSP, ENEPIG, 및 솔더 합금 중 하나로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>34. 제1항에 있어서, 상기 재분배 층은 구리로 형성되는, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>35. 제1항에 있어서, 상기 재분배 층은 상기 하단 구성요소에 대한 열 소산 경로, 접지면, 유도 요소, 및 상기 다중 레벨 SIP 모듈의 연결 피치 변화 중 적어도 하나를 제공하도록 구성된, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>36. 제1항에 있어서, 상기 복수의 패터닝된 전도성 특징부의 각각은 금속 패드, 금속 트레이스, 및 금속 비아 중 하나인, 다중 레벨 SIP 모듈.</claim></claimInfo><claimInfo><claim>37. 통신 장치로서,・ 제어 시스템;・ 기저대역 프로세서;・ 수신 회로; 및・ 송신 회로를 포함하되, 상기 제어 시스템, 상기 기저대역 프로세서, 상기 송신 회로, 및 상기 수신 회로의 적어도 하나 또는 임의의 조합은, 양면 모듈 및 상기 양면 모듈의 하단 표면 아래에 위치된 재분배 구조물을 포함하는, 다중 레벨 SIP 모듈에서 구현되고, ・ 상기 양면 모듈은 적층체 몸체, 적어도 하나의 상단 구성요소, 상단 몰드 화합물, 하단 구성요소, 복수의 구리 포스트, 및 하단 몰드 화합물을 포함하고; ・ 상기 적어도 하나의 상단 구성요소는 상기 적층체 몸체의 상단 표면에 부착되어 있고, 상기 상단 몰드 화합물은 상기 적층체 몸체의 상단 표면 상에 형성되어 상기 적어도 하나의 상단 구성요소를 캡슐화하고; ・ 상기 하단 구성요소 및 상기 복수의 구리 포스트는 상기 적층체 몸체의 하단 표면에 부착되어 있는 반면, 상기 적층체 몸체의 하단 표면 상에 형성되는 상기 하단 몰드 화합물은 적어도 상기 하단 구성요소의 측표면들 및 상기 복수의 구리 포스트 각각의 측표면들을 캡슐화하고; ・ 상기 양면 모듈의 상단 표면은 상기 상단 몰드 화합물의 상단 표면이고, 상기 양면 모듈의 측표면들은 상기 상단 몰드 화합물의 측표면들, 상기 적층체 몸체의 측표면들, 및 상기 하단 몰드 화합물의 측표면들의 조합이고, 상기 양면 모듈의 하단 표면은 적어도 상기 하단 몰드 화합물의 하단 표면으로 구성되어 있고; ・ 상기 재분배 구조물은 서로 분리된 복수의 패터닝된 전도성 특징부를 갖는 재분배 층을 포함하고; 그리고 ・ 상기 복수의 패터닝된 전도성 특징부 각각은 상기 하단 구성요소 및 상기 복수의 구리 포스트 중 적어도 하나에 결합되어 있는, 통신 장치.</claim></claimInfo><claimInfo><claim>38. 방법으로서,・ 적층체 몸체, 적어도 하나의 상단 구성요소, 상단 몰드 화합물, 하단 구성요소, 복수의 구리 포스트, 및 하단 몰드 화합물을 포함하는 양면 모듈을 제공하는 단계 - ・ 상기 적어도 하나의 상단 구성요소는 상기 적층체 몸체의 상단 표면에 부착되어 있고, 상기 상단 몰드 화합물은 상기 적층체 몸체의 상단 표면 상에 형성되어 상기 적어도 하나의 상단 구성요소를 캡슐화하고; ・ 상기 하단 구성요소 및 상기 복수의 구리 포스트는 상기 적층체 몸체의 하단 표면에 부착되어 있는 반면, 상기 적층체 몸체의 하단 표면 상에 형성되는 상기 하단 몰드 화합물은 적어도 상기 하단 구성요소의 측표면들 및 상기 복수의 구리 포스트 각각의 측표면들을 캡슐화하고; 그리고 ・ 상기 양면 모듈의 상단 표면은 상기 상단 몰드 화합물의 상단 표면이고, 상기 양면 모듈의 측표면들은 상기 상단 몰드 화합물의 측표면들, 상기 적층체 몸체의 측표면들, 및 상기 하단 몰드 화합물의 측표면들의 조합이고, 상기 양면 모듈의 하단 표면은 적어도 상기 하단 몰드 화합물의 하단 표면으로 구성됨 -; 및・ 상기 양면 모듈의 하단 표면 아래에 위치되어 있는 재분배 구조물을 형성하는 단계를 포함하되, ・ 상기 재분배 구조물은 서로 분리된 복수의 패터닝된 전도성 특징부를 갖는 재분배 층을 포함하고; 그리고 ・ 상기 복수의 패터닝된 전도성 특징부 각각은 상기 하단 구성요소 및 상기 복수의 구리 포스트 중 적어도 하나에 결합되어 있는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 노스 캐롤라이나주 그린스보로 손다이크 로드 ****</address><code>520180122081</code><country>미국</country><engName>QORVO US, INC.</engName><name>코르보 유에스, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 플로리다 아...</address><code> </code><country> </country><engName>CARPENTER, Charles E.</engName><name>카펜터, 찰스 이.</name></inventorInfo><inventorInfo><address>미국 ***** 노스 캐롤...</address><code> </code><country> </country><engName>MORRIS, Thomas Scott</engName><name>모리스, 토마스 스캇</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.10.05</priorityApplicationDate><priorityApplicationNumber>63/542,742</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.01.31</priorityApplicationDate><priorityApplicationNumber>63/627,389</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.08.27</priorityApplicationDate><priorityApplicationNumber>18/816,392</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.09.25</receiptDate><receiptNumber>1-1-2024-1046328-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.10.07</receiptDate><receiptNumber>9-1-2024-9010878-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.10.07</receiptDate><receiptNumber>9-1-2024-9010881-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.10.08</receiptDate><receiptNumber>9-1-2024-9010889-69</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240129758.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a494bbd86453539ae1b3a479a8b29a0142a47bf2fce930bf88b830c9028edb7874c0661cad9807ed864962f1a9f293fb5fe0e2aebead8303</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfedbf1dfcb2f03d0da087697905c61d480dc81afbf7b153b666dba6a3d38798164ba816a243fa0924254c9d98e7afbff80ace1550464e9a01</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>