module verilog_1 (
  input wire                   a, //ќбъ€вление входных сигналов
  input wire                   b,

  output wire                  c); //ќбъ€вление выходного сигнала

  assign c=                   a*b;

endmodule