## 设计流程

1. 设计定义
2. 模块划分，接口定义
3. 设计输入（verilog vhdl，sv）
4. 分析和综合（quartus，vivado，ise）
5. 功能仿真（modelsim）
6. IO分配，布局布线
   7. 时序仿真
7. 配置文件的生成，配置（烧写）fpga
8. 在线调试（嵌入式逻辑分析仪）



**1. 规格制定**

芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。

**2. 详细设计**

Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。

**3. HDL编码**

使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。

**4. 仿真验证**

仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。

**仿真验证工具Synopsys的VCS，还有Cadence的NC-Verilog**。

**5. 逻辑综合Design Compiler**

仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。

所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）。

**逻辑综合工具Synopsys的Design Compiler**。

**6. STA**

Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。

**STA工具有Synopsys的Prime Time**。

**7. 形式验证**

这也是验证范畴，它是从功能上（STA是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。

**形式验证工具有Synopsys的Formality**。

前端设计的流程暂时写到这里。从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。

**后端设计流程 ：**

\1. DFT

Design For Test，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于DFT，有些书上有详细介绍，对照图片就好理解一点。

**DFT工具Synopsys的DFT Compiler**

\2. 布局规划(FloorPlan)

布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如IP模块，RAM，I/O引脚等等。布局规划能直接影响芯片最终的面积。

**工具为Synopsys的Astro**

\3. CTS

Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。

**CTS工具，Synopsys的Physical Compiler**

\4. 布线(Place & Route)

这里的布线就是普通信号布线了，包括各种标准单元（基本逻辑门电路）之间的走线。比如我们平常听到的0.13um工艺，或者说90nm工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度。

**工具Synopsys的Astro**

\5. 寄生参数提取

由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。

**工具Synopsys的Star-RCXT**

\6. 版图物理验证

对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求， ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气 规则违例；等等。

**工具为Synopsys的Hercules**

实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题，在此不说了。

物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂（称为Foundry）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片。



## 详细的设计流程

1、系统总体规划（system global plan）

　　项目策划完成，领导开始让工人们干活。首先就是高级工人，系统算法工程师，根据要求，搞一堆算法来，看看哪一个比较符合老大的项目策划书要求。系统架构工程师根据系统算法工程师提出的算法，想想怎么用详细的特定功能硬件实现，发现算法的硬件实现比较坑爹，就去找系统算法工程师理论。然后这两类系统工程师通过对系统的方案、设计、仿真跟各种撕逼之后（他们撕逼的内容听说有这些：浮点数算法，软硬件划分，IC设计中数据的定点表示，定点算法表示，结构的并行性跟流水线，存储器分配，还有其他等...），达到平衡点（就是算法能够较好地使用良好架构跟电路的实现），一份**系统设计规格书**就出来了。至于系统设计规格书里面具体有什么，我们就不展开说明了。

2、模块设计（module design）

　　高级的系统工程师完毕，就到我们这些螺丝钉，进行模块设计了。模块设计也还是分等级，人家有高级数字IC设计工程师。而真正专门写模块的呢，就是螺丝钉级的一般数字IC工程师，别称”硅农”...透露一下，系统设计规格书里面就有进行模块划分的内容，这里就是进行设计模块了。一般，模块设计使用HDL语言进行输入，输入工具使用GVIM。写完一个模块了，（进行代码设计规则检查，这个靠检查工具来工作了，检查工具可以检测几百个设计规则，检查的内容主要有：标准规则检查、可重用性检查、竞争条件检查、可综合性、可测试性、时钟域、结构性、加速策略、用户自定义的规则等），然后进行功能验证，就是验证你写的这个电路是不是符合模块的功能要求，使用的工具是synopsys的VCS。仿真通过之后，就可以把模块提交上去了给上层负责管理顶层模块的高级数字IC工程师了。有兴趣的话，可以自己综合一下自己负责维护的模块。

3、顶层模块集成（top level integration）

　　底层的的模块写完之后，开始进行模块集成，新模块跟复用的旧模块集成，I/O，时钟等模块的基础，把系统集成起来，构成整个系统后，就完成了系统模块的集成。

4、顶层功能模块验证（top level verification）

　　顶层模块集成完毕后，检测集成之后模块是否还能正常工作，验证功能是否正确，各项指标是否完好等等。这里，数字IC验证工程师就可以放大招了。验证使用VCS进行。验证是一门杂活哇，各种方法学UVM之类的，还是我们硅农的小模块验证比较好。

5、逻辑综合（logic synthesis）

　　逻辑综合就是通过EDA工具把顶层的HDL模块，在一定的约束情况下，映射到制造厂家标准单元库元件的门级电路的过程。通过这个步骤，从HDL代码，得到了门级网表，也就是得到了电路。具体的有关综合的知识将在后文联合synopsys的综合工具design compiler进行记载。

6、形式验证（formal verification）

　　形式验证，就是对设计过程中不同阶段的输出结果进行逻辑功能一致性的对比，根据电路的结构，判断两个设计在逻辑功能上是否对等。有关形式验证的知识将在后文中记载。

7、静态时序分析（static time analysis,STA）

　　静态时序分析，就是通过EDA工具，提取电路中所以路径的延迟信息进行分析，计算出信号在路径上的延时，检查时序是否满足设定的时序约束要求。静态时序分析将在后文中结合synopsys的PT工具进行记载。

8、可测性设计插入（design for test,DFT）

　　可测性设计是指：在进行电路的前端设计时，就预先规划、设计出如何在样片中进行电路的测试方案和办法，并通过逻辑综合过程完成芯片内部专用测试结构的插入，一遍在芯片形成后能按照预先制定的方案进行相应的电路功能测试的一种设计方法。也就是进行可测性设计，就是在原有的电路中插入专门测试的电路（插入电路）。

 ====================================================================================================================================================================

上面的部分基本前端设计的部分，是我后面内容主要涉及的内容，后面的主要是后端设计的部分，这后端设计就是专业名词特别多，而且还中英互联，很少让人讨厌。所以后端的部分知识按照常规来介绍了

 ====================================================================================================================================================================

9、版图物理规划（floor-plan）

　　这一步骤主要是通过对EDA工具进行输入标准单元库、标准I/O库、综合后的网表、各种约束文件等，规划好让EDA工具完成各模块的位置摆放、电源网络的设定、I/O信号出口位置、同时确定面积、封装、工艺、噪声、负载能力等参数。

10、功耗分析（power analysis）

　　在完成版图物理规划后，需要进行功耗分析。功耗分析可以确定电源引脚的位置和电源线的宽度是否满足要求。对整个版图进功耗分析，即要进行动态功耗分析跟静态功耗分析，找出主要的功耗单元或者模块，以供优化。

11、单元布局与优化（placement & optimistic）

　　根据floor-plan中的布局规划，摆放网表中调用的所以标准单元，EDA工具自动对时序约束、布线面积、布线拥堵等综合考虑标准单元的摆放，从而依靠EDA工具完成电路的布局设计跟优化。

　　EDA主要进行自动对floor-plan的具体工作的标准单元实现：确定各功能模块的位置和整个芯片的尺寸；确定I/O buffer 的位置，定义电源和地PAD的位置；定义各种物理的组、区域或模块，对大的宏单元进行放置；设计整个供电网络，基于电势降和电迁移进行拓扑优化；通过布局调整、约束修改、属性添加、密度、高速信号分析等手段达到优化的目的。

12、时钟树综合（clock tree synthesis，CTS）

　　要了解时钟树综合，那么就得中断什么是时钟树。时钟树就是分布在芯片内部的的寄存器跟数字的驱动电流构成的一种树状结构的电路。时钟树综合就是EDA工具按照约束，插入buffer，使时钟的源头（时钟根节点）到达各个需要时钟驱动的器件（各叶子节点，如触发器）的时间基本一致的过程。时钟树综合通常使用EDA工具自动进行。

13、布线（routing）

　　布线就是完成模块、节点的相互连线。EDA工具可以分成全局布线和详细布线。一般情况下先使用EDA工具布线，然后在人工干预的情况下局部自动或者手工进行连接一些比较关键地连线，进行修复连接上的问题和时序约束上的问题。注意，关键路劲跟时钟上的连接线要尽量最先连接，以免绕线，导致时序问题。

14、信号完整性分析（signal competition analysis）

　　信号完整性分析是通常是进行分析噪声。随着器件尺寸的下降，器件的供电电压、噪声容限均下降。也就是说，也许由于某一根导线可能电阻过大，带来的压降过大，导致器件的供电电压达不到而不能正常工作等等的一系列问题。对这些问题进行分析，是信号完整分析的一部分。

15、寄生参数提取（parasitic extraction）

　　根据布线完成得版图提前RC（电阻电容）参数文件。对EDA工具输入相应的工艺参数（厂家提供）后，EDA工具根据这些参数和版图实际几何形体的面积计算出RC值，然后通过存储从而提取出RC参数。提取出来的RC参数，可以直接用于静态时序分析，也可以在计算出相应的路径延时时，用于反标功能后仿真。

16、后仿真（post-layout simulation）

　　后仿真也叫门级仿真、时序仿真、带反标的仿真。它是通过采用外部激励和布局布线后产生的标准延时文件（*.sdf），对布局布线后的门级电路网表进行功能和时序验证，来检验门级电路是否符合功能要求。

17、工程更改命令（engineering change order,ECO）

在设计的最后阶段发现个别路劲有时序问题或者逻辑错误时，通过芯片内部专门留下的寄存器跟组合逻辑，对设计部分进行必要的小范围的修改和重新连线。

ECO在是在网表上做文章，在非必须的情况下（如时间充足，人员充足），不要进行ECO。

18、物理验证（physical verification）

　　物理验证主要是一个对版图的设计结果是否预定要求而进行的验证过程。

　　首先是通过DRC（design rule check，设计规则检查）对版图设计中的约束违规情况进行检查，以保证各层版图都符合设计的要求。然后是进行LVS（layout vs. Schematic，版图网表与电路原理图比较），进行版图网表跟原始电路图的一致性对比检查，即通过版图寄生参数提取工具得到一个有版图寄生参数的电路图，将它跟原理电路图进行比较，以确保版图设计与原要求的电路图的逻辑功能一致性。

　　此外还有一些需要进行ERC，即电气规则检查。这里不详述了。

我所知道流程大概就是这样了，参考文献：

　　　　　　　　《Soc设计方法与实现（第二版）》

　　　　　　　　《EDA与集成电路工程实践》

　　　　　　　　《数字IC系统设计》

　　　　　　　　《数字集成电路设计与技术》