TimeQuest Timing Analyzer report for ReShynth
Fri Jan 21 22:39:14 2011
Quartus II Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'pclk'
 13. Setup: 'Serck'
 14. Setup: 'cnnegensgbg[0]'
 15. Setup: 'InputLayer:ILE|TimingManager:timemanager|Sig_En'
 16. Setup: 'clkdivider:clkdivider0|t_count[0]'
 17. Setup: 'clk'
 18. Hold: 'clk'
 19. Hold: 'Serck'
 20. Hold: 'cnnegensgbg[0]'
 21. Hold: 'InputLayer:ILE|TimingManager:timemanager|Sig_En'
 22. Hold: 'clkdivider:clkdivider0|t_count[0]'
 23. Hold: 'pclk'
 24. Recovery: 'VSYNC'
 25. Removal: 'VSYNC'
 26. Minimum Pulse Width: 'Serck'
 27. Minimum Pulse Width: 'VSYNC'
 28. Minimum Pulse Width: 'clk'
 29. Minimum Pulse Width: 'pclk'
 30. Minimum Pulse Width: 'InputLayer:ILE|TimingManager:timemanager|Sig_En'
 31. Minimum Pulse Width: 'clkdivider:clkdivider0|t_count[0]'
 32. Minimum Pulse Width: 'cnnegensgbg[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name      ; ReShynth                                         ;
; Device Family      ; MAX II                                           ;
; Device Name        ; EPM570T100C5                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ReShynth.sdc  ; OK     ; Fri Jan 21 22:39:13 2011 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+
; Clock Name                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                             ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+
; clk                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                             ;
; clkdivider:clkdivider0|t_count[0]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdivider:clkdivider0|t_count[0] }               ;
; cnnegensgbg[0]                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cnnegensgbg[0] }                                  ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { InputLayer:ILE|TimingManager:timemanager|Sig_En } ;
; pclk                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pclk }                                            ;
; Serck                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Serck }                                           ;
; VSYNC                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VSYNC }                                           ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Fmax Summary                                                                          ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 122.56 MHz ; 122.56 MHz      ; pclk                                            ;      ;
; 168.92 MHz ; 168.92 MHz      ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;      ;
; 175.99 MHz ; 175.99 MHz      ; Serck                                           ;      ;
; 226.71 MHz ; 226.71 MHz      ; cnnegensgbg[0]                                  ;      ;
; 455.79 MHz ; 455.79 MHz      ; clkdivider:clkdivider0|t_count[0]               ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Setup Summary                                                            ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pclk                                            ; -7.159 ; -68.759       ;
; Serck                                           ; -4.682 ; -64.154       ;
; cnnegensgbg[0]                                  ; -3.411 ; -26.415       ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -3.251 ; -28.738       ;
; clkdivider:clkdivider0|t_count[0]               ; -1.194 ; -1.194        ;
; clk                                             ; 4.216  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Hold Summary                                                             ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk                                             ; -4.270 ; -4.270        ;
; Serck                                           ; -3.261 ; -8.297        ;
; cnnegensgbg[0]                                  ; -2.281 ; -21.044       ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -2.130 ; -7.664        ;
; clkdivider:clkdivider0|t_count[0]               ; 1.640  ; 0.000         ;
; pclk                                            ; 2.033  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; VSYNC ; -7.000 ; -52.220       ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; VSYNC ; 3.402 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                              ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; Serck                                           ; -2.289 ; -2.289        ;
; VSYNC                                           ; -2.289 ; -2.289        ;
; clk                                             ; -2.289 ; -2.289        ;
; pclk                                            ; -2.289 ; -2.289        ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.234  ; 0.000         ;
; clkdivider:clkdivider0|t_count[0]               ; 0.234  ; 0.000         ;
; cnnegensgbg[0]                                  ; 0.234  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'pclk'                                                                                                                                                                     ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -7.159 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.826      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -6.796 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 7.463      ;
; -4.328 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; pclk         ; pclk        ; 1.000        ; 0.000      ; 4.995      ;
; -3.935 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; pclk         ; pclk        ; 1.000        ; 0.000      ; 4.602      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.609 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.568      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.393 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 1.000        ; 2.292      ; 6.352      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.363 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.878      ;
; -3.231 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.898      ;
; -3.231 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.898      ;
; -3.231 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.898      ;
; -3.231 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.898      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.207 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.722      ;
; -3.198 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.865      ;
; -3.198 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.865      ;
; -3.198 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.865      ;
; -3.198 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.865      ;
; -3.108 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.775      ;
; -3.108 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.775      ;
; -3.108 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.775      ;
; -3.108 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.775      ;
; -3.046 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.713      ;
; -3.046 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.713      ;
; -3.046 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.713      ;
; -3.046 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.713      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -3.035 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.550      ;
; -2.986 ; InputLayer:ILE|TimingManager:timemanager|foo[5]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.653      ;
; -2.864 ; InputLayer:ILE|TimingManager:timemanager|foo[6]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.531      ;
; -2.863 ; InputLayer:ILE|TimingManager:timemanager|foo[5]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.530      ;
; -2.764 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.431      ;
; -2.741 ; InputLayer:ILE|TimingManager:timemanager|foo[6]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.408      ;
; -2.740 ; InputLayer:ILE|TimingManager:timemanager|foo[5]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.407      ;
; -2.731 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.398      ;
; -2.641 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.308      ;
; -2.641 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.308      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.615 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 1.000        ; 2.848      ; 6.130      ;
; -2.519 ; InputLayer:ILE|TimingManager:timemanager|foo[7]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 1.000        ; 0.000      ; 3.186      ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'Serck'                                                                                                                                                                                           ;
+--------+--------------------------------------------------+-------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                             ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -4.682 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.349      ;
; -4.682 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[11]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.349      ;
; -4.680 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.347      ;
; -4.677 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.344      ;
; -4.542 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.209      ;
; -4.542 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[11]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.209      ;
; -4.540 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.207      ;
; -4.537 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.204      ;
; -4.457 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.124      ;
; -4.450 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.117      ;
; -4.373 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.040      ;
; -4.373 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[11]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.040      ;
; -4.371 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.038      ;
; -4.368 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 5.035      ;
; -4.317 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.984      ;
; -4.310 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.977      ;
; -4.280 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.947      ;
; -4.208 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.875      ;
; -4.207 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.874      ;
; -4.176 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.843      ;
; -4.148 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.815      ;
; -4.141 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.808      ;
; -4.068 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.735      ;
; -4.067 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.734      ;
; -3.987 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.654      ;
; -3.972 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.639      ;
; -3.972 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[11]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.639      ;
; -3.970 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.637      ;
; -3.967 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.634      ;
; -3.899 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.566      ;
; -3.898 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.565      ;
; -3.847 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.514      ;
; -3.804 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|ShftCount[2] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.471      ;
; -3.747 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.414      ;
; -3.740 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.407      ;
; -3.700 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|ShftCount[2] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.367      ;
; -3.678 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.345      ;
; -3.573 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.240      ;
; -3.515 ; transmittr:transmitter|Datareg[3]                ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.182      ;
; -3.498 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.165      ;
; -3.497 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.164      ;
; -3.433 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.100      ;
; -3.333 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 4.000      ;
; -3.316 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.983      ;
; -3.277 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.944      ;
; -3.264 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.931      ;
; -3.176 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.843      ;
; -3.007 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.674      ;
; -2.988 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.655      ;
; -2.863 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.530      ;
; -2.848 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.515      ;
; -2.767 ; transmittr:transmitter|Datareg[9]                ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.434      ;
; -2.756 ; transmittr:transmitter|Datareg[4]                ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.423      ;
; -2.708 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.375      ;
; -2.606 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.273      ;
; -2.573 ; transmittr:transmitter|Datareg[2]                ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.240      ;
; -2.539 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.206      ;
; -2.368 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|ShftCount[0] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 3.035      ;
; -2.275 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|ShftCount[3] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.942      ;
; -2.171 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|ShftCount[3] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.838      ;
; -2.157 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|ShftCount[3] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.824      ;
; -2.156 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|ShftCount[2] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.823      ;
; -2.138 ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.805      ;
; -1.903 ; transmittr:transmitter|Datareg[1]                ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.570      ;
; -1.825 ; transmittr:transmitter|Datareg[10]               ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.492      ;
; -1.819 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|ShftCount[2] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.486      ;
; -1.816 ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|ShftCount[3] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.483      ;
; -1.784 ; transmittr:transmitter|Datareg[6]                ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.451      ;
; -1.780 ; transmittr:transmitter|Datareg[8]                ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.447      ;
; -1.776 ; transmittr:transmitter|Endflg                    ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.443      ;
; -1.775 ; transmittr:transmitter|Datareg[7]                ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.442      ;
; -1.675 ; transmittr:transmitter|Datareg[5]                ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.342      ;
; -1.660 ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|ShftCount[1] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.327      ;
; -1.496 ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|ShftCount[1] ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.163      ;
; -1.465 ; transmittr:transmitter|Datareg[11]               ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 1.000        ; 0.000      ; 2.132      ;
; -0.917 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[4]  ; transmittr:transmitter|Datareg[1]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 3.551      ;
; -0.415 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[8]  ; transmittr:transmitter|Datareg[2]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 3.049      ;
; 0.201  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[3]  ; transmittr:transmitter|Datareg[9]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 2.433      ;
; 0.302  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[7]  ; transmittr:transmitter|Datareg[10]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 2.332      ;
; 0.331  ; VSYNC                                            ; transmittr:transmitter|Datareg[0]   ; VSYNC                                           ; Serck       ; 0.500        ; 6.280      ; 6.116      ;
; 0.496  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[11] ; transmittr:transmitter|Datareg[11]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 2.138      ;
; 0.499  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[1]  ; transmittr:transmitter|Datareg[3]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 2.135      ;
; 0.503  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[2]  ; transmittr:transmitter|Datareg[6]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 2.131      ;
; 0.752  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[5]  ; transmittr:transmitter|Datareg[4]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 1.882      ;
; 0.752  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[6]  ; transmittr:transmitter|Datareg[7]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 1.882      ;
; 0.753  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[10] ; transmittr:transmitter|Datareg[8]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 1.881      ;
; 0.758  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[9]  ; transmittr:transmitter|Datareg[5]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 2.467      ; 1.876      ;
; 0.831  ; VSYNC                                            ; transmittr:transmitter|Datareg[0]   ; VSYNC                                           ; Serck       ; 1.000        ; 6.280      ; 6.116      ;
; 3.206  ; InputLayer:ILE|TimingManager:timemanager|Sig_En  ; transmittr:transmitter|ShftCount[3] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 6.280      ; 3.617      ;
; 3.207  ; InputLayer:ILE|TimingManager:timemanager|Sig_En  ; transmittr:transmitter|ShftCount[2] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.500        ; 6.280      ; 3.616      ;
; 3.706  ; InputLayer:ILE|TimingManager:timemanager|Sig_En  ; transmittr:transmitter|ShftCount[3] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 1.000        ; 6.280      ; 3.617      ;
; 3.707  ; InputLayer:ILE|TimingManager:timemanager|Sig_En  ; transmittr:transmitter|ShftCount[2] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 1.000        ; 6.280      ; 3.616      ;
+--------+--------------------------------------------------+-------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'cnnegensgbg[0]'                                                                                                                                                                       ;
+--------+--------------------------------------------------+-----------------------+-------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node               ; Launch Clock                                    ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------+-------------------------------------------------+----------------+--------------+------------+------------+
; -3.411 ; Condholdbg                                       ; PixPararegbg[9]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 4.078      ;
; -3.411 ; Condholdbg                                       ; PixPararegbg[10]~reg0 ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 4.078      ;
; -3.411 ; Condholdbg                                       ; PixPararegbg[11]~reg0 ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 4.078      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[0]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[1]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[2]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[3]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[4]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[5]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[6]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[7]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; -1.798 ; Condholdbg                                       ; PixPararegbg[8]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 1.000        ; 0.000      ; 2.465      ;
; 1.267  ; VSYNC                                            ; PixPararegbg[0]~reg0  ; VSYNC                                           ; cnnegensgbg[0] ; 0.500        ; 8.402      ; 7.302      ;
; 1.442  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[8]  ; PixPararegbg[2]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 3.314      ;
; 1.767  ; VSYNC                                            ; PixPararegbg[0]~reg0  ; VSYNC                                           ; cnnegensgbg[0] ; 1.000        ; 8.402      ; 7.302      ;
; 2.021  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[11] ; PixPararegbg[11]~reg0 ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.735      ;
; 2.031  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[4]  ; PixPararegbg[1]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.725      ;
; 2.054  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[7]  ; PixPararegbg[10]~reg0 ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.702      ;
; 2.057  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[1]  ; PixPararegbg[3]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.699      ;
; 2.155  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[3]  ; PixPararegbg[9]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.601      ;
; 2.466  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[2]  ; PixPararegbg[6]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.290      ;
; 2.468  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[10] ; PixPararegbg[8]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.288      ;
; 2.488  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[9]  ; PixPararegbg[5]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.268      ;
; 2.720  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[5]  ; PixPararegbg[4]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.036      ;
; 2.727  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[6]  ; PixPararegbg[7]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; 0.500        ; 4.589      ; 2.029      ;
+--------+--------------------------------------------------+-----------------------+-------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'InputLayer:ILE|TimingManager:timemanager|Sig_En'                                                                                                                                                                                                ;
+--------+------------------------------------------------+--------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -3.251 ; cnnegensgbg[1]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.918      ;
; -3.251 ; cnnegensgbg[1]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.918      ;
; -3.251 ; cnnegensgbg[1]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.918      ;
; -3.208 ; cnnegensgbg[3]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.875      ;
; -3.208 ; cnnegensgbg[3]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.875      ;
; -3.208 ; cnnegensgbg[3]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.875      ;
; -3.118 ; cnnegensgbg[2]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.785      ;
; -3.118 ; cnnegensgbg[2]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.785      ;
; -3.118 ; cnnegensgbg[2]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.785      ;
; -3.064 ; cnnegensgbg[4]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.731      ;
; -3.064 ; cnnegensgbg[4]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.731      ;
; -3.064 ; cnnegensgbg[4]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.731      ;
; -2.893 ; cnnegensgbg[5]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.560      ;
; -2.784 ; cnnegensgbg[1]                                 ; cnnegensgbg[4]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.451      ;
; -2.772 ; cnnegensgbg[6]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.439      ;
; -2.770 ; cnnegensgbg[5]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.437      ;
; -2.741 ; cnnegensgbg[3]                                 ; cnnegensgbg[4]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.408      ;
; -2.661 ; cnnegensgbg[1]                                 ; cnnegensgbg[3]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.328      ;
; -2.651 ; cnnegensgbg[2]                                 ; cnnegensgbg[4]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.318      ;
; -2.538 ; cnnegensgbg[1]                                 ; cnnegensgbg[2]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.205      ;
; -2.528 ; cnnegensgbg[2]                                 ; cnnegensgbg[3]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 3.195      ;
; -2.460 ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[1] ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[9]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 0.000      ; 2.627      ;
; -2.420 ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[2] ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[10] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 0.000      ; 2.587      ;
; -1.816 ; cnnegensgbg[6]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 2.483      ;
; -1.814 ; cnnegensgbg[5]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 2.481      ;
; -1.804 ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[3] ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[11] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 0.000      ; 1.971      ;
; -1.803 ; cnnegensgbg[4]                                 ; cnnegensgbg[4]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 2.470      ;
; -1.785 ; cnnegensgbg[3]                                 ; cnnegensgbg[3]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 2.452      ;
; -1.691 ; cnnegensgbg[1]                                 ; cnnegensgbg[1]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 2.358      ;
; -1.681 ; cnnegensgbg[2]                                 ; cnnegensgbg[2]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 2.348      ;
; -1.681 ; cnnegensgbg[7]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 2.348      ;
; -1.433 ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[0] ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[8]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 0.000      ; 1.600      ;
; -1.194 ; TEST3~reg0                                     ; TEST3~reg0                                       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 0.000      ; 1.861      ;
; 0.217  ; cnnegensgbg[0]                                 ; cnnegensgbg[7]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 3.813      ; 4.139      ;
; 0.217  ; cnnegensgbg[0]                                 ; cnnegensgbg[6]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 3.813      ; 4.139      ;
; 0.217  ; cnnegensgbg[0]                                 ; cnnegensgbg[5]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 3.813      ; 4.139      ;
; 0.684  ; cnnegensgbg[0]                                 ; cnnegensgbg[4]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 3.813      ; 3.672      ;
; 0.717  ; cnnegensgbg[0]                                 ; cnnegensgbg[7]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 3.813      ; 4.139      ;
; 0.717  ; cnnegensgbg[0]                                 ; cnnegensgbg[6]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 3.813      ; 4.139      ;
; 0.717  ; cnnegensgbg[0]                                 ; cnnegensgbg[5]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 3.813      ; 4.139      ;
; 0.807  ; cnnegensgbg[0]                                 ; cnnegensgbg[3]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 3.813      ; 3.549      ;
; 0.930  ; cnnegensgbg[0]                                 ; cnnegensgbg[2]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 3.813      ; 3.426      ;
; 1.184  ; cnnegensgbg[0]                                 ; cnnegensgbg[4]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 3.813      ; 3.672      ;
; 1.307  ; cnnegensgbg[0]                                 ; cnnegensgbg[3]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 3.813      ; 3.549      ;
; 1.430  ; cnnegensgbg[0]                                 ; cnnegensgbg[2]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 3.813      ; 3.426      ;
; 1.886  ; cnnegensgbg[0]                                 ; cnnegensgbg[1]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 3.813      ; 2.470      ;
; 2.076  ; cnnegensgbg[0]                                 ; cnnegensgbg[0]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.500        ; 3.813      ; 2.280      ;
; 2.386  ; cnnegensgbg[0]                                 ; cnnegensgbg[1]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 3.813      ; 2.470      ;
; 2.576  ; cnnegensgbg[0]                                 ; cnnegensgbg[0]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.000        ; 3.813      ; 2.280      ;
+--------+------------------------------------------------+--------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clkdivider:clkdivider0|t_count[0]'                                                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -1.194 ; clkdivider:clkdivider0|t_count[1] ; clkdivider:clkdivider0|t_count[1] ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; 1.000        ; 0.000      ; 1.861      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                             ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 4.216 ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; clk         ; 0.500        ; 5.811      ; 2.138      ;
; 4.716 ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; clk         ; 1.000        ; 5.811      ; 2.138      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -4.270 ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; clk         ; 0.000        ; 5.811      ; 2.138      ;
; -3.770 ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; clk         ; -0.500       ; 5.811      ; 2.138      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'Serck'                                                                                                                                                                                            ;
+--------+--------------------------------------------------+-------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                             ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -3.261 ; InputLayer:ILE|TimingManager:timemanager|Sig_En  ; transmittr:transmitter|ShftCount[2] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.000        ; 6.280      ; 3.616      ;
; -3.260 ; InputLayer:ILE|TimingManager:timemanager|Sig_En  ; transmittr:transmitter|ShftCount[3] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; 0.000        ; 6.280      ; 3.617      ;
; -2.761 ; InputLayer:ILE|TimingManager:timemanager|Sig_En  ; transmittr:transmitter|ShftCount[2] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 6.280      ; 3.616      ;
; -2.760 ; InputLayer:ILE|TimingManager:timemanager|Sig_En  ; transmittr:transmitter|ShftCount[3] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 6.280      ; 3.617      ;
; -0.385 ; VSYNC                                            ; transmittr:transmitter|Datareg[0]   ; VSYNC                                           ; Serck       ; 0.000        ; 6.280      ; 6.116      ;
; -0.312 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[9]  ; transmittr:transmitter|Datareg[5]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 1.876      ;
; -0.307 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[10] ; transmittr:transmitter|Datareg[8]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 1.881      ;
; -0.306 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[5]  ; transmittr:transmitter|Datareg[4]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 1.882      ;
; -0.306 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[6]  ; transmittr:transmitter|Datareg[7]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 1.882      ;
; -0.057 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[2]  ; transmittr:transmitter|Datareg[6]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 2.131      ;
; -0.053 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[1]  ; transmittr:transmitter|Datareg[3]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 2.135      ;
; -0.050 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[11] ; transmittr:transmitter|Datareg[11]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 2.138      ;
; 0.115  ; VSYNC                                            ; transmittr:transmitter|Datareg[0]   ; VSYNC                                           ; Serck       ; -0.500       ; 6.280      ; 6.116      ;
; 0.144  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[7]  ; transmittr:transmitter|Datareg[10]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 2.332      ;
; 0.245  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[3]  ; transmittr:transmitter|Datareg[9]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 2.433      ;
; 0.861  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[8]  ; transmittr:transmitter|Datareg[2]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 3.049      ;
; 1.363  ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[4]  ; transmittr:transmitter|Datareg[1]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck       ; -0.500       ; 2.467      ; 3.551      ;
; 1.911  ; transmittr:transmitter|Datareg[11]               ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.132      ;
; 1.942  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|ShftCount[1] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.163      ;
; 2.106  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|ShftCount[1] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.327      ;
; 2.121  ; transmittr:transmitter|Datareg[5]                ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.342      ;
; 2.221  ; transmittr:transmitter|Datareg[7]                ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.442      ;
; 2.222  ; transmittr:transmitter|Endflg                    ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.443      ;
; 2.226  ; transmittr:transmitter|Datareg[8]                ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.447      ;
; 2.230  ; transmittr:transmitter|Datareg[6]                ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.451      ;
; 2.262  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|ShftCount[3] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.483      ;
; 2.265  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|ShftCount[2] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.486      ;
; 2.271  ; transmittr:transmitter|Datareg[10]               ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.492      ;
; 2.349  ; transmittr:transmitter|Datareg[1]                ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.570      ;
; 2.584  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.805      ;
; 2.602  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|ShftCount[2] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.823      ;
; 2.603  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|ShftCount[3] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.824      ;
; 2.617  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|ShftCount[3] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.838      ;
; 2.721  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|ShftCount[3] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 2.942      ;
; 2.814  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|ShftCount[0] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.035      ;
; 2.985  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.206      ;
; 3.019  ; transmittr:transmitter|Datareg[2]                ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.240      ;
; 3.052  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.273      ;
; 3.154  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.375      ;
; 3.202  ; transmittr:transmitter|Datareg[4]                ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.423      ;
; 3.213  ; transmittr:transmitter|Datareg[9]                ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.434      ;
; 3.294  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[0]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.515      ;
; 3.305  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.526      ;
; 3.309  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.530      ;
; 3.453  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.674      ;
; 3.622  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.843      ;
; 3.706  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.927      ;
; 3.710  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.931      ;
; 3.723  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.944      ;
; 3.762  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[1]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 3.983      ;
; 3.875  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.096      ;
; 3.879  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.100      ;
; 3.943  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.164      ;
; 3.944  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.165      ;
; 3.961  ; transmittr:transmitter|Datareg[3]                ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.182      ;
; 4.015  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Endflg       ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.236      ;
; 4.019  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[2]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.240      ;
; 4.124  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.345      ;
; 4.146  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|ShftCount[2] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.367      ;
; 4.186  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.407      ;
; 4.193  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.414      ;
; 4.250  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|ShftCount[2] ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.471      ;
; 4.293  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.514      ;
; 4.344  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.565      ;
; 4.345  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.566      ;
; 4.413  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.634      ;
; 4.416  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.637      ;
; 4.418  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.639      ;
; 4.418  ; transmittr:transmitter|ShftCount[2]              ; transmittr:transmitter|Datareg[11]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.639      ;
; 4.433  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[6]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.654      ;
; 4.513  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.734      ;
; 4.514  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.735      ;
; 4.587  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.808      ;
; 4.594  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.815      ;
; 4.653  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[8]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.874      ;
; 4.654  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[4]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.875      ;
; 4.756  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.977      ;
; 4.763  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 4.984      ;
; 4.814  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.035      ;
; 4.817  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.038      ;
; 4.819  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.040      ;
; 4.819  ; transmittr:transmitter|ShftCount[3]              ; transmittr:transmitter|Datareg[11]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.040      ;
; 4.896  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[5]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.117      ;
; 4.903  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[7]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.124      ;
; 4.983  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.204      ;
; 4.986  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.207      ;
; 4.988  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.209      ;
; 4.988  ; transmittr:transmitter|ShftCount[0]              ; transmittr:transmitter|Datareg[11]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.209      ;
; 5.123  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[3]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.344      ;
; 5.126  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[10]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.347      ;
; 5.128  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[9]   ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.349      ;
; 5.128  ; transmittr:transmitter|ShftCount[1]              ; transmittr:transmitter|Datareg[11]  ; Serck                                           ; Serck       ; 0.000        ; 0.000      ; 5.349      ;
+--------+--------------------------------------------------+-------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'cnnegensgbg[0]'                                                                                                                                                                        ;
+--------+--------------------------------------------------+-----------------------+-------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node               ; Launch Clock                                    ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------+-------------------------------------------------+----------------+--------------+------------+------------+
; -2.281 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[6]  ; PixPararegbg[7]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.029      ;
; -2.274 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[5]  ; PixPararegbg[4]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.036      ;
; -2.042 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[9]  ; PixPararegbg[5]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.268      ;
; -2.022 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[10] ; PixPararegbg[8]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.288      ;
; -2.020 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[2]  ; PixPararegbg[6]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.290      ;
; -1.709 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[3]  ; PixPararegbg[9]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.601      ;
; -1.611 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[1]  ; PixPararegbg[3]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.699      ;
; -1.608 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[7]  ; PixPararegbg[10]~reg0 ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.702      ;
; -1.585 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[4]  ; PixPararegbg[1]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.725      ;
; -1.575 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[11] ; PixPararegbg[11]~reg0 ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 2.735      ;
; -1.321 ; VSYNC                                            ; PixPararegbg[0]~reg0  ; VSYNC                                           ; cnnegensgbg[0] ; 0.000        ; 8.402      ; 7.302      ;
; -0.996 ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[8]  ; PixPararegbg[2]~reg0  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0] ; -0.500       ; 4.589      ; 3.314      ;
; -0.821 ; VSYNC                                            ; PixPararegbg[0]~reg0  ; VSYNC                                           ; cnnegensgbg[0] ; -0.500       ; 8.402      ; 7.302      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[0]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[1]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[2]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[3]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[4]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[5]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[6]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[7]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 2.244  ; Condholdbg                                       ; PixPararegbg[8]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 2.465      ;
; 3.857  ; Condholdbg                                       ; PixPararegbg[9]~reg0  ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 4.078      ;
; 3.857  ; Condholdbg                                       ; PixPararegbg[10]~reg0 ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 4.078      ;
; 3.857  ; Condholdbg                                       ; PixPararegbg[11]~reg0 ; cnnegensgbg[0]                                  ; cnnegensgbg[0] ; 0.000        ; 0.000      ; 4.078      ;
+--------+--------------------------------------------------+-----------------------+-------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'InputLayer:ILE|TimingManager:timemanager|Sig_En'                                                                                                                                                                                                 ;
+--------+------------------------------------------------+--------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.130 ; cnnegensgbg[0]                                 ; cnnegensgbg[0]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 3.813      ; 2.280      ;
; -1.940 ; cnnegensgbg[0]                                 ; cnnegensgbg[1]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 3.813      ; 2.470      ;
; -1.630 ; cnnegensgbg[0]                                 ; cnnegensgbg[0]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 3.813      ; 2.280      ;
; -1.440 ; cnnegensgbg[0]                                 ; cnnegensgbg[1]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 3.813      ; 2.470      ;
; -1.000 ; cnnegensgbg[0]                                 ; cnnegensgbg[2]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 3.813      ; 3.410      ;
; -0.889 ; cnnegensgbg[0]                                 ; cnnegensgbg[3]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 3.813      ; 3.521      ;
; -0.778 ; cnnegensgbg[0]                                 ; cnnegensgbg[4]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 3.813      ; 3.632      ;
; -0.500 ; cnnegensgbg[0]                                 ; cnnegensgbg[2]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 3.813      ; 3.410      ;
; -0.389 ; cnnegensgbg[0]                                 ; cnnegensgbg[3]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 3.813      ; 3.521      ;
; -0.309 ; cnnegensgbg[0]                                 ; cnnegensgbg[7]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 3.813      ; 4.101      ;
; -0.309 ; cnnegensgbg[0]                                 ; cnnegensgbg[6]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 3.813      ; 4.101      ;
; -0.309 ; cnnegensgbg[0]                                 ; cnnegensgbg[5]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 3.813      ; 4.101      ;
; -0.278 ; cnnegensgbg[0]                                 ; cnnegensgbg[4]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 3.813      ; 3.632      ;
; 0.191  ; cnnegensgbg[0]                                 ; cnnegensgbg[7]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 3.813      ; 4.101      ;
; 0.191  ; cnnegensgbg[0]                                 ; cnnegensgbg[6]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 3.813      ; 4.101      ;
; 0.191  ; cnnegensgbg[0]                                 ; cnnegensgbg[5]                                   ; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 3.813      ; 4.101      ;
; 1.640  ; TEST3~reg0                                     ; TEST3~reg0                                       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 1.861      ;
; 1.879  ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[0] ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[8]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 0.000      ; 1.600      ;
; 2.127  ; cnnegensgbg[2]                                 ; cnnegensgbg[2]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 2.348      ;
; 2.127  ; cnnegensgbg[7]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 2.348      ;
; 2.137  ; cnnegensgbg[1]                                 ; cnnegensgbg[1]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 2.358      ;
; 2.231  ; cnnegensgbg[3]                                 ; cnnegensgbg[3]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 2.452      ;
; 2.249  ; cnnegensgbg[4]                                 ; cnnegensgbg[4]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 2.470      ;
; 2.250  ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[3] ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[11] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 0.000      ; 1.971      ;
; 2.260  ; cnnegensgbg[5]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 2.481      ;
; 2.262  ; cnnegensgbg[6]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 2.483      ;
; 2.866  ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[2] ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[10] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 0.000      ; 2.587      ;
; 2.906  ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[1] ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[9]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -0.500       ; 0.000      ; 2.627      ;
; 2.959  ; cnnegensgbg[2]                                 ; cnnegensgbg[3]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.180      ;
; 2.969  ; cnnegensgbg[1]                                 ; cnnegensgbg[2]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.190      ;
; 3.070  ; cnnegensgbg[2]                                 ; cnnegensgbg[4]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.291      ;
; 3.080  ; cnnegensgbg[1]                                 ; cnnegensgbg[3]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.301      ;
; 3.171  ; cnnegensgbg[3]                                 ; cnnegensgbg[4]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.392      ;
; 3.191  ; cnnegensgbg[1]                                 ; cnnegensgbg[4]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.412      ;
; 3.200  ; cnnegensgbg[5]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.421      ;
; 3.202  ; cnnegensgbg[6]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.423      ;
; 3.311  ; cnnegensgbg[5]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.532      ;
; 3.510  ; cnnegensgbg[4]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.731      ;
; 3.510  ; cnnegensgbg[4]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.731      ;
; 3.510  ; cnnegensgbg[4]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.731      ;
; 3.539  ; cnnegensgbg[2]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.760      ;
; 3.539  ; cnnegensgbg[2]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.760      ;
; 3.539  ; cnnegensgbg[2]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.760      ;
; 3.640  ; cnnegensgbg[3]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.861      ;
; 3.640  ; cnnegensgbg[3]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.861      ;
; 3.640  ; cnnegensgbg[3]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.861      ;
; 3.660  ; cnnegensgbg[1]                                 ; cnnegensgbg[7]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.881      ;
; 3.660  ; cnnegensgbg[1]                                 ; cnnegensgbg[6]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.881      ;
; 3.660  ; cnnegensgbg[1]                                 ; cnnegensgbg[5]                                   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0.000        ; 0.000      ; 3.881      ;
+--------+------------------------------------------------+--------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clkdivider:clkdivider0|t_count[0]'                                                                                                                                                      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 1.640 ; clkdivider:clkdivider0|t_count[1] ; clkdivider:clkdivider0|t_count[1] ; clkdivider:clkdivider0|t_count[0] ; clkdivider:clkdivider0|t_count[0] ; 0.000        ; 0.000      ; 1.861      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'pclk'                                                                                                                                                                     ;
+-------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.033 ; InputLayer:ILE|TimingManager:timemanager|foo[8]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.254      ;
; 2.117 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.338      ;
; 2.118 ; InputLayer:ILE|TimingManager:timemanager|foo[7]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.339      ;
; 2.221 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.442      ;
; 2.230 ; InputLayer:ILE|TimingManager:timemanager|foo[5]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; InputLayer:ILE|TimingManager:timemanager|foo[6]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.452      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.348 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.417      ;
; 2.537 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 2.758      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.538 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.607      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.717 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 5.786      ;
; 2.949 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.170      ;
; 2.950 ; InputLayer:ILE|TimingManager:timemanager|foo[7]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.171      ;
; 3.060 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.281      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.061 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.130      ;
; 3.161 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.382      ;
; 3.170 ; InputLayer:ILE|TimingManager:timemanager|foo[5]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; InputLayer:ILE|TimingManager:timemanager|foo[6]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.392      ;
; 3.171 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.392      ;
; 3.281 ; InputLayer:ILE|TimingManager:timemanager|foo[5]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.502      ;
; 3.282 ; InputLayer:ILE|TimingManager:timemanager|foo[6]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.503      ;
; 3.369 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.590      ;
; 3.392 ; InputLayer:ILE|TimingManager:timemanager|foo[5]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.613      ;
; 3.480 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.701      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.481 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.550      ;
; 3.492 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; InputLayer:ILE|TimingManager:timemanager|foo[4]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.713      ;
; 3.529 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; InputLayer:ILE|TimingManager:timemanager|foo[2]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.750      ;
; 3.591 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.812      ;
; 3.630 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; InputLayer:ILE|TimingManager:timemanager|foo[3]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.851      ;
; 3.640 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; InputLayer:ILE|TimingManager:timemanager|foo[1]  ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.861      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[3] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[2] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.653 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|foo[1] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.722      ;
; 3.702 ; InputLayer:ILE|TimingManager:timemanager|foo[0]  ; InputLayer:ILE|TimingManager:timemanager|foo[4] ; pclk         ; pclk        ; 0.000        ; 0.000      ; 3.923      ;
; 3.809 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[0] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.878      ;
; 3.809 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[8] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.878      ;
; 3.809 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[7] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.878      ;
; 3.809 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[6] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.878      ;
; 3.809 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|foo[5] ; VSYNC        ; pclk        ; 0.000        ; 2.848      ; 6.878      ;
+-------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'VSYNC'                                                                                                                                                                  ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.000 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 1.000        ; -0.556     ; 7.111      ;
; -6.904 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 7.571      ;
; -6.625 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 1.000        ; -0.556     ; 6.736      ;
; -6.594 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 7.261      ;
; -6.564 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 7.231      ;
; -6.529 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 7.196      ;
; -6.514 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 7.181      ;
; -6.299 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.966      ;
; -6.297 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 1.000        ; -0.556     ; 6.408      ;
; -6.219 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.886      ;
; -6.216 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[2] ; VSYNC        ; VSYNC       ; 1.000        ; -0.556     ; 6.327      ;
; -6.201 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.868      ;
; -6.189 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.856      ;
; -6.139 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.806      ;
; -5.891 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.558      ;
; -5.861 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.528      ;
; -5.811 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.478      ;
; -5.810 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[2] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.477      ;
; -5.751 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 1.000        ; -0.556     ; 5.862      ;
; -5.697 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[0] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.364      ;
; -5.631 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[3] ; VSYNC        ; VSYNC       ; 1.000        ; -0.556     ; 5.742      ;
; -5.596 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.263      ;
; -5.345 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.012      ;
; -5.333 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 6.000      ;
; -5.315 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.982      ;
; -5.265 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.932      ;
; -5.237 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.556      ; 6.460      ;
; -5.225 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[3] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.892      ;
; -5.207 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.874      ;
; -5.145 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[3] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.812      ;
; -5.104 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.771      ;
; -5.031 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[2] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.698      ;
; -4.999 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.666      ;
; -4.985 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.652      ;
; -4.956 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.623      ;
; -4.927 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.556      ; 6.150      ;
; -4.914 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.556      ; 6.137      ;
; -4.897 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.556      ; 6.120      ;
; -4.847 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.556      ; 6.070      ;
; -4.632 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.556      ; 5.855      ;
; -4.439 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[3] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 5.106      ;
; -4.263 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.556      ; 5.486      ;
; -3.670 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[1] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 4.337      ;
; -3.321 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[1] ; VSYNC        ; VSYNC       ; 1.000        ; 0.556      ; 4.544      ;
; -2.956 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 1.000        ; 0.000      ; 3.623      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'VSYNC'                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.402 ; InputLayer:ILE|TimingManager:timemanager|line[8] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 3.623      ;
; 3.767 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[1] ; VSYNC        ; VSYNC       ; 0.000        ; 0.556      ; 4.544      ;
; 4.116 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[1] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 4.337      ;
; 4.682 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.556      ; 5.459      ;
; 4.885 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[3] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.106      ;
; 5.078 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.556      ; 5.855      ;
; 5.256 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.556      ; 6.033      ;
; 5.317 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.556      ; 6.094      ;
; 5.324 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.556      ; 6.101      ;
; 5.344 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.556      ; 6.121      ;
; 5.402 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.623      ;
; 5.431 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.652      ;
; 5.445 ; InputLayer:ILE|TimingManager:timemanager|line[7] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.666      ;
; 5.477 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[2] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.698      ;
; 5.535 ; InputLayer:ILE|TimingManager:timemanager|line[6] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.756      ;
; 5.576 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[3] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.797      ;
; 5.644 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[3] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.865      ;
; 5.653 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.874      ;
; 5.670 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.556      ; 6.447      ;
; 5.684 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.905      ;
; 5.729 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[8] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.950      ;
; 5.745 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.966      ;
; 5.752 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 5.973      ;
; 6.042 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.263      ;
; 6.049 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[3] ; VSYNC        ; VSYNC       ; 0.000        ; -0.556     ; 5.714      ;
; 6.143 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[0] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.364      ;
; 6.157 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[4] ; VSYNC        ; VSYNC       ; 0.000        ; -0.556     ; 5.822      ;
; 6.220 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.441      ;
; 6.241 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[2] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.462      ;
; 6.281 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.502      ;
; 6.288 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.509      ;
; 6.546 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.767      ;
; 6.607 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.828      ;
; 6.614 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.835      ;
; 6.634 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.855      ;
; 6.646 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[2] ; VSYNC        ; VSYNC       ; 0.000        ; -0.556     ; 6.311      ;
; 6.693 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[7] ; VSYNC        ; VSYNC       ; 0.000        ; -0.556     ; 6.358      ;
; 6.745 ; InputLayer:ILE|TimingManager:timemanager|line[5] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 6.966      ;
; 6.923 ; InputLayer:ILE|TimingManager:timemanager|line[2] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 7.144      ;
; 6.960 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 7.181      ;
; 6.984 ; InputLayer:ILE|TimingManager:timemanager|line[3] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 7.205      ;
; 6.991 ; InputLayer:ILE|TimingManager:timemanager|line[0] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 7.212      ;
; 7.019 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[5] ; VSYNC        ; VSYNC       ; 0.000        ; -0.556     ; 6.684      ;
; 7.337 ; InputLayer:ILE|TimingManager:timemanager|line[4] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 0.000        ; 0.000      ; 7.558      ;
; 7.396 ; InputLayer:ILE|TimingManager:timemanager|line[1] ; InputLayer:ILE|TimingManager:timemanager|line[6] ; VSYNC        ; VSYNC       ; 0.000        ; -0.556     ; 7.061      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'Serck'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; Serck ; Rise       ; Serck                               ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[0]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[0]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[10]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[10]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[11]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[11]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[1]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[1]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[2]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[2]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[3]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[3]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[4]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[4]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[5]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[5]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[6]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[6]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[7]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[7]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[8]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[8]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Datareg[9]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Datareg[9]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|Endflg       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|Endflg       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|ShftCount[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|ShftCount[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|ShftCount[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|ShftCount[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|ShftCount[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|ShftCount[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; Serck ; Rise       ; transmittr:transmitter|ShftCount[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; Serck ; Rise       ; transmittr:transmitter|ShftCount[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; Serck|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; Serck|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Datareg[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Datareg[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|Endflg|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|Endflg|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|ShftCount[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|ShftCount[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|ShftCount[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|ShftCount[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|ShftCount[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|ShftCount[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Serck ; Rise       ; transmitter|ShftCount[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Serck ; Rise       ; transmitter|ShftCount[3]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'VSYNC'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; VSYNC ; Rise       ; VSYNC                                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[8] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; VSYNC ; Rise       ; InputLayer:ILE|TimingManager:timemanager|line[8] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; ILE|timemanager|line[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; ILE|timemanager|line[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VSYNC ; Rise       ; VSYNC|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VSYNC ; Rise       ; VSYNC|combout                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; clkdivider:clkdivider0|t_count[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; clkdivider:clkdivider0|t_count[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkdivider0|t_count[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkdivider0|t_count[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pclk'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; pclk  ; Rise       ; pclk                                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[8] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; pclk  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|foo[8] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|Sig_En|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|Sig_En|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; ILE|timemanager|foo[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; ILE|timemanager|foo[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pclk  ; Rise       ; pclk|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pclk  ; Rise       ; pclk|combout                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'InputLayer:ILE|TimingManager:timemanager|Sig_En'                                                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[10] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[10] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[11] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[11] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[8]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[8]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[9]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; InputLayer:ILE|Dtacutcmmit:DataCommit|popdta[9]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[0]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[0]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[1]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[1]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[2]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[2]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[3]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; InputLayer:ILE|Dtacutcmmit:DataCommit|redpx[3]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; TEST3~reg0                                       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; TEST3~reg0                                       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[0]                                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[0]                                   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[1]                                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[1]                                   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[2]                                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[2]                                   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[3]                                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[3]                                   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[4]                                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[4]                                   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[5]                                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[5]                                   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[6]                                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[6]                                   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[7]                                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Fall       ; cnnegensgbg[7]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[10]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[10]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[11]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[11]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[1]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[1]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[2]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[2]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[3]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[3]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[4]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[4]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[5]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[5]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[6]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[6]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[7]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[7]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[8]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[8]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[9]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|popdta[9]|clk                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|redpx[0]|clk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|redpx[0]|clk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|redpx[1]|clk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|redpx[1]|clk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|redpx[2]|clk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|redpx[2]|clk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|redpx[3]|clk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|DataCommit|redpx[3]|clk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|timemanager|Sig_En|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; ILE|timemanager|Sig_En|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; TEST3~reg0|clk                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; TEST3~reg0|clk                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[0]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[0]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[1]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[1]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[2]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[2]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[3]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[3]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[4]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[4]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[5]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[5]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[6]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[6]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[7]|clk                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Rise       ; cnnegensgbg[7]|clk                               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clkdivider:clkdivider0|t_count[0]'                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clkdivider:clkdivider0|t_count[0] ; Rise       ; clkdivider:clkdivider0|t_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clkdivider:clkdivider0|t_count[0] ; Rise       ; clkdivider:clkdivider0|t_count[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; clkdivider:clkdivider0|t_count[0] ; Rise       ; clkdivider0|t_count[0]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; clkdivider:clkdivider0|t_count[0] ; Rise       ; clkdivider0|t_count[0]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; clkdivider:clkdivider0|t_count[0] ; Rise       ; clkdivider0|t_count[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; clkdivider:clkdivider0|t_count[0] ; Rise       ; clkdivider0|t_count[1]|clk        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'cnnegensgbg[0]'                                                                              ;
+-------+--------------+----------------+------------------+----------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------------+------------+---------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; Condholdbg                ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; Condholdbg                ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[0]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[0]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[10]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[10]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[11]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[11]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[1]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[1]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[2]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[2]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[3]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[3]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[4]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[4]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[5]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[5]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[6]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[6]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[7]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[7]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[8]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[8]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[9]~reg0      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[9]~reg0      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; Condholdbg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; Condholdbg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; Equal0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; Equal0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; Equal0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; Equal0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; Equal0~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; Equal0~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; Equal0~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; Equal0~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[0]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[0]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[10]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[10]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[11]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[11]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[1]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[1]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[2]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[2]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[3]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[3]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[4]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[4]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[5]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[5]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[6]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[6]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[7]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[7]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[8]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[8]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; PixPararegbg[9]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; PixPararegbg[9]~reg0|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cnnegensgbg[0] ; Rise       ; cnnegensgbg[0]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cnnegensgbg[0] ; Rise       ; cnnegensgbg[0]|regout     ;
+-------+--------------+----------------+------------------+----------------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                    ;
+-------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; pixdata[*]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.702  ; 2.702  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[0] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.555  ; 1.555  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[1] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.702  ; 2.702  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[2] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.029  ; 2.029  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[3] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.560  ; 2.560  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; pixdata[*]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.630  ; 2.630  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[1] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.401  ; 2.401  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[2] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.337  ; 2.337  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[3] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.630  ; 2.630  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[4] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1.764  ; 1.764  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[5] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.017  ; 2.017  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[6] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.594  ; 2.594  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[7] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 2.300  ; 2.300  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; VSYNC       ; Serck                                           ; 0.169  ; 0.169  ; Rise       ; Serck                                           ;
; VSYNC       ; cnnegensgbg[0]                                  ; -0.767 ; -0.767 ; Rise       ; cnnegensgbg[0]                                  ;
; HREF        ; pclk                                            ; 5.085  ; 5.085  ; Rise       ; pclk                                            ;
+-------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                     ;
+-------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; pixdata[*]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.001 ; -1.001 ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[0] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.001 ; -1.001 ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[1] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -2.148 ; -2.148 ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[2] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.475 ; -1.475 ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[3] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -2.006 ; -2.006 ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; pixdata[*]  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.210 ; -1.210 ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[1] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.847 ; -1.847 ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[2] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.783 ; -1.783 ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[3] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -2.076 ; -2.076 ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[4] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.210 ; -1.210 ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[5] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.463 ; -1.463 ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[6] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -2.040 ; -2.040 ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  pixdata[7] ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; -1.746 ; -1.746 ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; VSYNC       ; Serck                                           ; 0.385  ; 0.385  ; Rise       ; Serck                                           ;
; VSYNC       ; cnnegensgbg[0]                                  ; 1.321  ; 1.321  ; Rise       ; cnnegensgbg[0]                                  ;
; HREF        ; pclk                                            ; -0.762 ; -0.762 ; Rise       ; pclk                                            ;
+-------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                ;
+-------------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port         ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; TEST3             ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.137  ; 9.137  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; enasg             ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 6.429  ;        ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; PixParaBus[*]     ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.610  ; 9.610  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[1]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.205  ; 9.205  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[2]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.481  ; 8.481  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[3]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.610  ; 9.610  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[4]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.285  ; 9.285  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[5]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.127  ; 9.127  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[6]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.594  ; 9.594  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[7]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.219  ; 9.219  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[8]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.563  ; 8.563  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[9]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.391  ; 8.391  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[10]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.405  ; 8.405  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[11]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.391  ; 8.391  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; enasg             ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;        ; 6.429  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; Serot             ; Serck                                           ; 15.425 ; 15.425 ; Rise       ; Serck                                           ;
; Serot             ; Serck                                           ; 11.126 ; 11.126 ; Fall       ; Serck                                           ;
; NVSYNCbg          ; VSYNC                                           ; 4.847  ; 4.847  ; Rise       ; VSYNC                                           ;
; PixParaBus[*]     ; VSYNC                                           ; 8.637  ; 8.637  ; Rise       ; VSYNC                                           ;
;  PixParaBus[0]    ; VSYNC                                           ; 8.637  ; 8.637  ; Rise       ; VSYNC                                           ;
; TEST2             ; VSYNC                                           ; 14.503 ; 14.503 ; Rise       ; VSYNC                                           ;
; NVSYNCbg          ; VSYNC                                           ; 4.847  ; 4.847  ; Fall       ; VSYNC                                           ;
; PixParaBus[*]     ; VSYNC                                           ; 8.637  ; 8.637  ; Fall       ; VSYNC                                           ;
;  PixParaBus[0]    ; VSYNC                                           ; 8.637  ; 8.637  ; Fall       ; VSYNC                                           ;
; xclk              ; clkdivider:clkdivider0|t_count[0]               ; 8.454  ; 8.454  ; Rise       ; clkdivider:clkdivider0|t_count[0]               ;
; PixPararegbg[*]   ; cnnegensgbg[0]                                  ; 15.056 ; 15.056 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[0]  ; cnnegensgbg[0]                                  ; 14.382 ; 14.382 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[1]  ; cnnegensgbg[0]                                  ; 14.544 ; 14.544 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[2]  ; cnnegensgbg[0]                                  ; 15.056 ; 15.056 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[3]  ; cnnegensgbg[0]                                  ; 14.983 ; 14.983 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[4]  ; cnnegensgbg[0]                                  ; 13.579 ; 13.579 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[5]  ; cnnegensgbg[0]                                  ; 13.701 ; 13.701 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[6]  ; cnnegensgbg[0]                                  ; 13.037 ; 13.037 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[7]  ; cnnegensgbg[0]                                  ; 13.056 ; 13.056 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[8]  ; cnnegensgbg[0]                                  ; 13.053 ; 13.053 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[9]  ; cnnegensgbg[0]                                  ; 13.895 ; 13.895 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[10] ; cnnegensgbg[0]                                  ; 13.350 ; 13.350 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[11] ; cnnegensgbg[0]                                  ; 13.220 ; 13.220 ; Rise       ; cnnegensgbg[0]                                  ;
+-------------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                        ;
+-------------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port         ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; TEST3             ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.137  ; 9.137  ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; enasg             ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 6.429  ;        ; Rise       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; PixParaBus[*]     ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.391  ; 8.391  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[1]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.205  ; 9.205  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[2]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.481  ; 8.481  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[3]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.610  ; 9.610  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[4]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.285  ; 9.285  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[5]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.127  ; 9.127  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[6]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.594  ; 9.594  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[7]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 9.219  ; 9.219  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[8]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.563  ; 8.563  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[9]    ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.391  ; 8.391  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[10]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.405  ; 8.405  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
;  PixParaBus[11]   ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 8.391  ; 8.391  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; enasg             ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;        ; 6.429  ; Fall       ; InputLayer:ILE|TimingManager:timemanager|Sig_En ;
; Serot             ; Serck                                           ; 11.126 ; 11.126 ; Rise       ; Serck                                           ;
; Serot             ; Serck                                           ; 11.126 ; 11.126 ; Fall       ; Serck                                           ;
; NVSYNCbg          ; VSYNC                                           ; 4.847  ; 4.847  ; Rise       ; VSYNC                                           ;
; PixParaBus[*]     ; VSYNC                                           ; 8.637  ; 8.637  ; Rise       ; VSYNC                                           ;
;  PixParaBus[0]    ; VSYNC                                           ; 8.637  ; 8.637  ; Rise       ; VSYNC                                           ;
; TEST2             ; VSYNC                                           ; 11.277 ; 11.277 ; Rise       ; VSYNC                                           ;
; NVSYNCbg          ; VSYNC                                           ; 4.847  ; 4.847  ; Fall       ; VSYNC                                           ;
; PixParaBus[*]     ; VSYNC                                           ; 8.637  ; 8.637  ; Fall       ; VSYNC                                           ;
;  PixParaBus[0]    ; VSYNC                                           ; 8.637  ; 8.637  ; Fall       ; VSYNC                                           ;
; xclk              ; clkdivider:clkdivider0|t_count[0]               ; 8.454  ; 8.454  ; Rise       ; clkdivider:clkdivider0|t_count[0]               ;
; PixPararegbg[*]   ; cnnegensgbg[0]                                  ; 13.037 ; 13.037 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[0]  ; cnnegensgbg[0]                                  ; 14.382 ; 14.382 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[1]  ; cnnegensgbg[0]                                  ; 14.544 ; 14.544 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[2]  ; cnnegensgbg[0]                                  ; 15.056 ; 15.056 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[3]  ; cnnegensgbg[0]                                  ; 14.983 ; 14.983 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[4]  ; cnnegensgbg[0]                                  ; 13.579 ; 13.579 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[5]  ; cnnegensgbg[0]                                  ; 13.701 ; 13.701 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[6]  ; cnnegensgbg[0]                                  ; 13.037 ; 13.037 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[7]  ; cnnegensgbg[0]                                  ; 13.056 ; 13.056 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[8]  ; cnnegensgbg[0]                                  ; 13.053 ; 13.053 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[9]  ; cnnegensgbg[0]                                  ; 13.895 ; 13.895 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[10] ; cnnegensgbg[0]                                  ; 13.350 ; 13.350 ; Rise       ; cnnegensgbg[0]                                  ;
;  PixPararegbg[11] ; cnnegensgbg[0]                                  ; 13.220 ; 13.220 ; Rise       ; cnnegensgbg[0]                                  ;
+-------------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; HREF       ; NREFbg      ; 6.533 ;    ;    ; 6.533 ;
; pixdata[1] ; nData       ; 8.546 ;    ;    ; 8.546 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; HREF       ; NREFbg      ; 6.533 ;    ;    ; 6.533 ;
; pixdata[1] ; nData       ; 8.546 ;    ;    ; 8.546 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clkdivider:clkdivider0|t_count[0]               ; clk                                             ; 1        ; 1        ; 0        ; 0        ;
; clkdivider:clkdivider0|t_count[0]               ; clkdivider:clkdivider0|t_count[0]               ; 1        ; 0        ; 0        ; 0        ;
; cnnegensgbg[0]                                  ; cnnegensgbg[0]                                  ; 12       ; 0        ; 0        ; 0        ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0]                                  ; 0        ; 11       ; 0        ; 0        ;
; VSYNC                                           ; cnnegensgbg[0]                                  ; 1        ; 1        ; 0        ; 0        ;
; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0        ; 0        ; 14       ; 14       ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1        ; 0        ; 4        ; 46       ;
; pclk                                            ; pclk                                            ; 97       ; 0        ; 0        ; 0        ;
; VSYNC                                           ; pclk                                            ; 81       ; 0        ; 0        ; 0        ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck                                           ; 2        ; 13       ; 0        ; 0        ;
; Serck                                           ; Serck                                           ; 79       ; 0        ; 0        ; 0        ;
; VSYNC                                           ; Serck                                           ; 1        ; 1        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clkdivider:clkdivider0|t_count[0]               ; clk                                             ; 1        ; 1        ; 0        ; 0        ;
; clkdivider:clkdivider0|t_count[0]               ; clkdivider:clkdivider0|t_count[0]               ; 1        ; 0        ; 0        ; 0        ;
; cnnegensgbg[0]                                  ; cnnegensgbg[0]                                  ; 12       ; 0        ; 0        ; 0        ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; cnnegensgbg[0]                                  ; 0        ; 11       ; 0        ; 0        ;
; VSYNC                                           ; cnnegensgbg[0]                                  ; 1        ; 1        ; 0        ; 0        ;
; cnnegensgbg[0]                                  ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 0        ; 0        ; 14       ; 14       ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; InputLayer:ILE|TimingManager:timemanager|Sig_En ; 1        ; 0        ; 4        ; 46       ;
; pclk                                            ; pclk                                            ; 97       ; 0        ; 0        ; 0        ;
; VSYNC                                           ; pclk                                            ; 81       ; 0        ; 0        ; 0        ;
; InputLayer:ILE|TimingManager:timemanager|Sig_En ; Serck                                           ; 2        ; 13       ; 0        ; 0        ;
; Serck                                           ; Serck                                           ; 79       ; 0        ; 0        ; 0        ;
; VSYNC                                           ; Serck                                           ; 1        ; 1        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; VSYNC      ; VSYNC    ; 77       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; VSYNC      ; VSYNC    ; 77       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Fri Jan 21 22:39:12 2011
Info: Command: quartus_sta ReShynth -c ReShynth
Info: qsta_default_script.tcl version: #1
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Reading SDC File: 'ReShynth.sdc'
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Serck Serck
    Info: create_clock -period 1.000 -name clkdivider:clkdivider0|t_count[0] clkdivider:clkdivider0|t_count[0]
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name InputLayer:ILE|TimingManager:timemanager|Sig_En InputLayer:ILE|TimingManager:timemanager|Sig_En
    Info: create_clock -period 1.000 -name pclk pclk
    Info: create_clock -period 1.000 -name cnnegensgbg[0] cnnegensgbg[0]
    Info: create_clock -period 1.000 -name VSYNC VSYNC
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -7.159
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.159       -68.759 pclk 
    Info:    -4.682       -64.154 Serck 
    Info:    -3.411       -26.415 cnnegensgbg[0] 
    Info:    -3.251       -28.738 InputLayer:ILE|TimingManager:timemanager|Sig_En 
    Info:    -1.194        -1.194 clkdivider:clkdivider0|t_count[0] 
    Info:     4.216         0.000 clk 
Info: Worst-case hold slack is -4.270
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.270        -4.270 clk 
    Info:    -3.261        -8.297 Serck 
    Info:    -2.281       -21.044 cnnegensgbg[0] 
    Info:    -2.130        -7.664 InputLayer:ILE|TimingManager:timemanager|Sig_En 
    Info:     1.640         0.000 clkdivider:clkdivider0|t_count[0] 
    Info:     2.033         0.000 pclk 
Info: Worst-case recovery slack is -7.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.000       -52.220 VSYNC 
Info: Worst-case removal slack is 3.402
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.402         0.000 VSYNC 
Info: Worst-case minimum pulse width slack is -2.289
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.289        -2.289 Serck 
    Info:    -2.289        -2.289 VSYNC 
    Info:    -2.289        -2.289 clk 
    Info:    -2.289        -2.289 pclk 
    Info:     0.234         0.000 InputLayer:ILE|TimingManager:timemanager|Sig_En 
    Info:     0.234         0.000 clkdivider:clkdivider0|t_count[0] 
    Info:     0.234         0.000 cnnegensgbg[0] 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 176 megabytes
    Info: Processing ended: Fri Jan 21 22:39:14 2011
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


