
## 参考设计

- Xilinx乘法器ip核

采用了4个`DSP48`fpga运算单元，在项目后期可以有效节省板上的LUT空间资源，在最终版本的项目中分别实例化了一个无符号数乘法器和一个有符号数乘法器，按照符号信号对结果进行二选一。

此外，我们还自己制作了一个基4-Booth部分积生成以及3:2Wallace树的乘法器，可以在$5ns$(ip核的一半)左右完成乘法计算，但是在后期上板综合的时候由于布线因素以及bypass网络的压力，总是时间代价过大，被搁置在源码中。