<?xml version="1.0" encoding="utf-8"?><?xml-stylesheet type="text/xsl" href="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xsl"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/">
  <channel>
    <atom:link href="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml" rel="self" type="application/rss+xml"/>
    <title>一生一芯</title>
    <link>https://oscc-ysyx-web-project.github.io/ysyx-website/</link>
    <description>一生一芯的官方网站</description>
    <language>zh-CN</language>
    <pubDate>Tue, 27 Jun 2023 12:21:11 GMT</pubDate>
    <lastBuildDate>Tue, 27 Jun 2023 12:21:11 GMT</lastBuildDate>
    <generator>vuepress-plugin-feed2</generator>
    <docs>https://validator.w3.org/feed/docs/rss2.html</docs>
    <copyright>Copyright by Miao Yuyang</copyright>
    <image>
      <title>一生一芯</title>
      <url>https://oscc-ysyx-web-project.github.io/ysyx-website/logo.png</url>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/</link>
    </image>
    <item>
      <title>高校推荐</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/other/job-university.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/other/job-university.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">高校推荐</source>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Mon, 26 Jun 2023 06:34:09 GMT</pubDate>
    </item>
    <item>
      <title>报名需知</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/other/signup-notice.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/other/signup-notice.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">报名需知</source>
      <description>报名流程 报名参与“一生一芯”计划其实非常简单，只需依次完成上图中的4个步骤即可。 1、了解计划 在正式报名参加“一生一芯”计划之前，请大家先阅读网站中的《项目概述》 (/ysyx-website/project/project-intro.html)部分（对于之前从别的渠道了解“一生一芯”计划的同学，建议也从头到尾阅读一遍，毕竟官方发布的信息是最准确...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Mon, 26 Jun 2023 06:34:09 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 报名流程</h2>
<p>报名参与“一生一芯”计划其实非常简单，只需依次完成上图中的4个步骤即可。</p>
<h3> 1、了解计划</h3>
<p><strong>在正式报名参加“一生一芯”计划之前，请大家先阅读网站中的<a href="/ysyx-website/project/project-intro.html" target="blank">《项目概述》</a>部分</strong>（对于之前从别的渠道了解“一生一芯”计划的同学，建议也从头到尾阅读一遍，毕竟官方发布的信息是最准确的），文章从不同的角度对“一生一芯”计划进行了全面且详细的阐述，可以让同学们在正式报名前对“一生一芯”计划有一个基本的认识，并消除一些因信息不对称所产生的误解。如果你愿意花费几分钟时间去阅读项目概述，并在深思熟虑之后依然决定报名参加“一生一芯”计划的话，那恭喜起你，你已经有半只脚踏入了处理器芯片学习的大门，那么就让我们赶快跳转到下一步吧。</p>
<p>除了网站中的《项目概述》之外，<strong>我们还提供了以下资料供大家了解“一生一芯”计划</strong>。总之，“一生一芯”致力于培养芯片设计人才，包括体系结构设计、RTL开发、SoC集成验证和后端物理设计等。所有对芯片设计感兴趣的同学（在校或已毕业），都欢迎随时报名参加“一生一芯”。</p>
]]></content:encoded>
    </item>
    <item>
      <title>团队招聘</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/other/job-team/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/other/job-team/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">团队招聘</source>
      <description>团队简介 开源芯片社区（OSCC）由中科院计算所，北京开源芯片研究院，深圳鹏程实验室等共同打造，致力于成为国内外开源处理器芯片领域的拓荒者和领导者。面向指令集架构开源免费的发展趋势，不断推进开源设计验证平台与处理器芯片底层相关技术的演化和革新，打通从处理器芯片前端设计到SoC设计再到后端版图设计的开发全流程，并与广大爱好者和高校企业携手建设覆盖基础理论...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Mon, 26 Jun 2023 06:34:09 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 团队简介</h2>
<p>开源芯片社区（OSCC）由中科院计算所，北京开源芯片研究院，深圳鹏程实验室等共同打造，致力于成为国内外开源处理器芯片领域的拓荒者和领导者。面向指令集架构开源免费的发展趋势，不断推进开源设计验证平台与处理器芯片底层相关技术的演化和革新，打通从处理器芯片前端设计到SoC设计再到后端版图设计的开发全流程，并与广大爱好者和高校企业携手建设覆盖基础理论和创新应用的开源软硬件生态系统。此外，作为处理器芯片人才培养的重要基地，开源芯片社区下属的"一生一芯"计划将持续优化教学培养体系，让更多感兴趣的学生有机会能够带着自己设计的芯片毕业，将有利推动处理器芯片在国内的普及和发展。</p>
<h2> 核心理念</h2>
<p>我们始终认为<strong>重大领域的突破靠的不仅是技术的积累，更重要的是始终保持一颗对技术的热爱之心</strong>。如果你对处理器芯片相关技术非常感兴趣，有着不达目的绝不善罢甘休的决心和意志，且同时愿意和他人分享自己的创新想法和成果，那你就是我们一直在努力寻找的人。<strong>我们不看重你的学校是985或211还是双非，也不看你的所学专业和综测排名，只要你的技术水平和发展潜力能通过我们设立的选拔机制，就能获得与国内优秀学生一起追逐梦想的宝贵机会</strong>。在这里你收获的内容包括但不限于：大大拓宽自己的学术视野，探索更多前沿的处理器芯片技术；有机会与团队成员一起实现某个有意思的想法；锤炼面对困难时的心理素质以及独立解决问题的能力。</p>
<h2> 招聘内容</h2>
<ul>
<li><a href="./job-submit">申请方法</a></li>
<li><a href="./job-objects">实习岗位</a></li>
</ul>
<h2> 注意事项 ❤️❤</h2>
<ul>
<li>我们长期开放实习生岗位，欢迎加入我们。</li>
<li>此页面用于共享和跟踪“一生一芯”项目组的实习和招聘信息，会保持长期更新。</li>
</ul>
<div class="language-text line-numbers-mode" data-ext="text"><div class="line-numbers" aria-hidden="true"><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div><div class="line-number"></div></div></div>]]></content:encoded>
    </item>
    <item>
      <title>实习岗位</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/other/job-team/job-objects.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/other/job-team/job-objects.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">实习岗位</source>
      <description>01 高性能开源模拟器设计实习生 工作内容 为Nutshell处理器 (https://github.com/OSCPU/NutShell)开发时钟周期精确处理器模型，撰写开发文档，参与果壳后续维护，编写和重构一生一芯TLB、MMU、BPU等相关部件讲义。; 为Boom处理器 (https://github.com/chipsalliance/rock...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Mon, 26 Jun 2023 06:34:09 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 01 高性能开源模拟器设计实习生</h2>
<p><strong>工作内容</strong></p>
<ul>
<li>为<a href="https://github.com/OSCPU/NutShell" target="_blank" rel="noopener noreferrer">Nutshell处理器</a>开发时钟周期精确处理器模型，撰写开发文档，参与果壳后续维护，编写和重构一生一芯TLB、MMU、BPU等相关部件讲义。</li>
<li>为<a href="https://github.com/chipsalliance/rocket-chip" target="_blank" rel="noopener noreferrer">Boom处理器</a>开发时钟周期精确处理器模型，撰写开发文档，编写一生一芯乱序处理器讲义。</li>
<li>为玄铁系列处理器开发时钟周期精确处理器模型，将工业级代码设计思想写入一生一芯讲义。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>CS/EE专业在读本科或研究生（含博士/硕士），可以在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉CPU微架构、gem5模拟器、SystemC的同学优先。</li>
<li>参与过“一生一芯”计划且完成A线的同学优先。</li>
<li>熟悉modern c++且具有面向对象编程思想，掌握c++相关调试技巧。</li>
<li>能熟练看波形对RTL代码进行debug并熟练使用进行git协作开发，有良好的代码注释习惯。</li>
<li>实习期至少12个月以上。</li>
</ul>
<h2> 02 开源处理器核移植实习生</h2>
<p><strong>工作内容</strong></p>
<ul>
<li>阅读开源处理器核源代码，如BOOM，Rocket-chip等现有开源处理器，阅读过程中添加注释。</li>
<li>一生一芯SoC片上总线协议是AXI4-Full，需要把开源核都改成AXI4总线。</li>
<li>接入一生一芯iverilog-soc，在仿真环境中，通过所有测试集。</li>
<li>撰写相关文档，要求内容详实，来介绍将开源处理器核接入一生一芯SoC，学习和解决问题的过程。</li>
<li>配合后端老师完成VCS仿真和DC综合，根据返回报告，清除相应warning和bug。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），支持在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉AXI4-Full和AXI4-Lite总线协议。</li>
<li>熟悉Verilog，System Verilog，Chisel，Spinal等多种语言者优先。</li>
<li>熟悉CPU微架构，熟悉计算机体系结构者优先。</li>
<li>参与过"一生一芯"计划者优先。</li>
</ul>
<h2> 03 开源IP设计实习生（数字方向）</h2>
<p><strong>工作内容</strong></p>
<ul>
<li>使用Systemverilog的可综合语法实现接口IP的设计，开发和维护工作（VGA，PS/2，I2C，I2S，SPI，UART等）。</li>
<li>根据SoC架构设计需求，实现高性能IP的设计和开发工作（SDRAM，DDR1，DDR2，USB HOST，AMBA片上互联网络等）。</li>
<li>搭建简易Testbench对IP进行基础功能验证。</li>
<li>使用AXI/APB作为IP的总线接口，接入一生一芯的SoC。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），支持在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉AXI4-Full和APB4协议。</li>
<li>有IP开发经验者优先，熟悉计算机体系结构者优先。</li>
<li>会使用UVM搭建通用验证平台者优先。</li>
<li>参加过"一生一芯"计划者优先。</li>
</ul>
<h2> 04 IP/SoC验证实习生（数字方向）</h2>
<p><strong>工作内容</strong></p>
<ul>
<li>参与一生一芯项目组开源IP的验证，根据规格进行功能分解，搭建验证环境并编写测试用例。</li>
<li>根据SoC架构设计需求，参与制定SoC完整验证方案，协助架构和后端团队开展SoC功能和性能分析。</li>
<li>参与搭建IP/SoC规范化验证流程，并完善相关技术文档。</li>
<li>跟踪国内外新的IC验证技术和开源框架发展，尝试使用Cocotb探索一生一芯SoC开源验证方案。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），需要线下实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉System Verilog语言，了解UVM验证方法学，能熟练使用Makefile，Python和系统Shell进行脚本编程。</li>
<li>熟悉常见标准IP的协议，具有处理器或IP实际验证经验的优先。</li>
<li>熟练使用vcs，nc-verilog，modelsim等仿真工具，以及PLI，DPI编程接口的优先。</li>
</ul>
<h2> 05 SoC架构设计实习生（数字方向）</h2>
<p><strong>工作内容</strong></p>
<ul>
<li>参与不同规格一生一芯流片用SoC的需求分析，架构演进以及功能集成设计。</li>
<li>开发、维护并改进流片用SoC仿真框架（iverilog/verilator/vcs）。</li>
<li>协助开源处理器核接入到SoC仿真环境，参与SoC子部件的预综合，为后端团队提供PPA优化参考。</li>
<li>完成SoC子部件（总线，时钟，复位，调试模块）的代码开发、集成和功能仿真，能在FPGA上搭建完整的SoC验证环境，并持续优化。</li>
<li>参与SoC仿真用CI/CD平台维护工作，并协助后端团队解决代码接入的问题。</li>
<li>支持验证和硬件工程师对芯片的bringup和底层软件驱动调试工作。</li>
<li>跟踪国内外开源SoC架构设计的前沿进展，参与一生一芯流片用SoC生成器项目的设计和开发。</li>
<li>学习并探索全开源逻辑综合工具链（Yosys+abc）的使用，并接入到一生一芯/iEDA后端工具链中。</li>
<li>负责SoC架构设计文档的编写和改进。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），需要线下实习，待遇面议（实习）。</li>
<li>电子、信息工程、通讯、计算机、自动化，或其他相关专业硕士学历，类别不限（学术/工程硕士均可，校招）。</li>
<li>在数字设计和验证方面有2~3年或以上的工作经验（社招）。</li>
<li>理解一生一芯项目的发展愿景，并认可开源技术在芯片设计领域的应用。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟练掌握Verilog或SystemVerilog语言，数字电路设计原理，SoC数字集成和FPGA逻辑设计相关知识，有良好的代码设计规范。</li>
<li>熟悉AMBA系列总线（AXI/AHB/APB）和各个常见标准外设（SPI/I2C/GPIO）的协议，具有系统架构分析和优化能力（性能，功耗，面积）。</li>
<li>能熟练使用各种EDA设计和验证工具，具备前后端协同开发和静态时序分析经验，有实际工程流片经历。</li>
</ul>
<p><strong>加分选项</strong></p>
<ul>
<li>具有良好的计算机体系结构知识，熟悉RV32/64指令集和微架构设计。</li>
<li>熟练使用Python/Bash/Perl/Tcl等脚本语言。</li>
<li>参与过多个复杂IP的设计或者验证，比如DDR，USB HOST，PCIE，ETHERNET，总线互联网络等。</li>
<li>有带队或者培养新人经验。</li>
</ul>
<h2> 06 后端物理设计实习生</h2>
<p><strong>工作内容</strong></p>
<ul>
<li>负责一生一芯以及开源iEDA流片项目的后端物理设计，负责芯片项目从NETLIST到GDSII的后端物理实现。</li>
<li>参与后端团队的SoC芯片架构探索，能协同前端团队优化芯片的PPA。</li>
<li>跟踪国内外各开源EDA工具（OpenRoad/SiliconCompiler/OpenTimer等）的进度并形成报告，能持续优化开源iEDA的Flow。</li>
<li>参与后端项目设计开发流程规范的搭建，并进行持续优化。</li>
<li>参与后端项目的流程化管理，能详细地对项目进度、质量以及风险进行管控。</li>
<li>编写和完善开源iEDA的流程文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），需要线下实习，待遇面议（实习）。</li>
<li>微电子，集成电路及电子工程相关专业，或其他相关专业硕士学历，类别不限（学术/工程硕士均可，校招）。</li>
<li>具有2~3年或以上的大型SoC后端设计经验，至少在40nm及以下的工艺节点有2款芯片的成功tapeout经验，具有28nm及以下制程的相关经验者优先（社招）。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>有良好的数字电路以及半导体知识基础，对数字后端流程有基本的认识，了解SoC前后端设计流程，具有丰富的综合、STA和timing fix经验。</li>
<li>精通STA Flow和Formal Flow，熟悉Synopsys/Cadence等公司专业的综合、STA工具，并熟练掌握UNIX/LINUX操作系统及Python/shell/Tcl等脚本语言。</li>
</ul>
<p><strong>加分选项</strong></p>
<ul>
<li>有良好的脚本阅读和开发能力（Python、Tcl和后端Flow），阅读或者开发过大型Python项目。</li>
<li>能熟练使用主流商业数字后端EDA工具或者有过28nm及以下制程实际流片经验的优先。</li>
<li>具有高速电路物理设计经验，了解或者使用过开源后端EDA工具的优先。</li>
<li>有带队或者培养新人经验。</li>
</ul>
<h2> 07 PCB板卡设计实习生</h2>
<p><strong>工作内容</strong></p>
<ul>
<li>负责一生一芯项目批量用PCB板卡的设计和投板。</li>
<li>负责开源EDA流片项目PCB板卡的设计和投板。</li>
<li>编写和完善板卡设计文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），可以在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>能熟练使用任意一款工具（Altium Designer/Allegro/LCEDA/KiCAD/PADS/Eagle）进行板卡设计。</li>
<li>能独立完成原理图的设计、BOM选型和管理、原理图和PCB封装库制作、PCB板布局布线。</li>
<li>具备基本的数字电路Layout经验，熟悉常见信号的布线规则。能依照信号类型正确设置DRC参数，能在保证高质量布局布线的基础上优化设计。</li>
<li>有高速信号、高密度器件Layout经验的优先，投递简历时请附上自己之前设计的板卡原理图和布局布线截屏或者链接。</li>
<li>使用立创LCEDA或者KiCAD进行设计的优先。</li>
<li>参加过电子设计比赛的优先，熟悉PCB、拼版制作要求、物料管理和SMT工艺流程的优先。</li>
</ul>
<h2> 08 嵌入式软件实习生</h2>
<p><strong>工作内容</strong></p>
<ul>
<li>负责一生一芯和开源iEDA板卡的硬件以及软件调试，协助后端团队完成SoC硅后验证。</li>
<li>参与设计、开发和维护板卡的BSP。</li>
<li>负责编写和完善板卡调试和流程文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），可以在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>有嵌入式板卡调试经验，有良好的C语言基础，能独立完成板卡的硬件调试，能快速准确地定位问题。</li>
<li>熟悉RV32/64指令集和RISCV工具链的优先，熟悉QEMU并在RV32/64上有过Linux移植经验的优先。</li>
<li>参与过“一生一芯”计划以及熟悉南大AM运行环境的优先。</li>
</ul>
<h2> 09 Web前端开发实习生</h2>
<p><strong>工作内容</strong>：</p>
<ul>
<li>参与开源芯片社区<a href="https://oscc.cc" target="_blank" rel="noopener noreferrer">OSCC</a>及其下属各个子项目前端页面的开发工作。</li>
<li>制订并实现满足前后端数据传输需求的Web接口规范。</li>
<li>负责编写Web前端开发规范、流程与总结文档。</li>
</ul>
<p><strong>投递要求</strong>：</p>
<ul>
<li>掌握最基本的HTML/CSS/JavaScript/TypeScript。</li>
<li>掌握前端开发框架Vue全家桶（Vue3+Vite+Vue Router+Vuex/Pinia）。</li>
<li>掌握ECMAScript 6新特性（如箭头函数、Promise异步等）。</li>
<li>掌握界面响应式布局的原理与实现，有UI设计相关的知识或经验。</li>
<li>掌握AJAX/AXIOS数据请求响应原理与使用。</li>
<li>了解Event Loop、Web Assembly、PWA、Canvas/WebGL等技术。</li>
<li>了解Electron或Tauri等跨平台应用框架。</li>
<li>能够使用Git进行版本控制，了解并愿意遵循GitHub风格的协同开发模式。</li>
<li>先前参与过Web前端项目开发的优先。</li>
<li>对Web前端页面如何与传统软件相融合有自己想法的优先。</li>
</ul>
<h2> 10 Web后端开发实习生</h2>
<p><strong>工作内容</strong>：</p>
<ul>
<li>参与开源芯片社区<a href="https://oscc.cc" target="_blank" rel="noopener noreferrer">OSCC</a>及其下属各个子项目后端逻辑的开发工作。</li>
<li>设计并搭建一个安全可靠的网站后端架构，用于抵挡恶意攻击并满足用户高并发访问需求。</li>
<li>根据文档创建数据库表并设计合理的表间关系，保证数据增删改查效率的最大化。</li>
<li>负责编写Web后端开发规范、流程与总结文档。</li>
</ul>
<p><strong>投递要求</strong>：</p>
<ul>
<li>掌握基本的计算机网络原理，熟悉TCP/IP、HTTP(S)等协议的概念与用法。</li>
<li>掌握GET、POST等常用数据请求响应的原理与用法。</li>
<li>掌握GNU/Linux环境下的基本操作。</li>
<li>掌握常用后端开发框架的使用方法（如Express、SSH、SSM等）。</li>
<li>掌握Apache/Nginx反向代理按需配置，能够维护网站部署环境的长期安全运行。</li>
<li>掌握MySQL/Oracle/MongoDB或其他任意一款数据库的用法。</li>
<li>掌握基本的数据结构（如列表、映射）和算法知识。</li>
<li>掌握后端语言的特性与用法。</li>
<li>熟悉服务器日常配置与维护（如DNS配置、内网穿透等）。</li>
<li>能够使用Git进行版本控制，了解并愿意遵循GitHub风格的协同开发模式。</li>
<li>有使用任意后端语言或框架进行实际网站开发的经历，且愿意学习并使用<code>Nodejs</code>+<code>Express</code>+<code>MongoDB</code>开发项目的优先。</li>
</ul>
<h2> 11 Web开源工具链实习生</h2>
<p><strong>工作内容</strong>：</p>
<ul>
<li>参与开源IP设计、开源SoC生成、开源EDA等Web平台的前后端开发工作（主要偏向前端）。</li>
<li>与IP/Soc以及物理后端实习生一起讨论制订各平台的发展方向，满足用户的使用需求。</li>
<li>负责编写Web平台开发规范、流程与总结文档。</li>
</ul>
<p><strong>投递要求</strong>：</p>
<ul>
<li>满足<a href="#9-web%E5%89%8D%E7%AB%AF%E5%BC%80%E5%8F%91%E5%AE%9E%E4%B9%A0%E7%94%9F">《Web前端开发实习生》</a>岗位<strong>投递要求</strong>中的所有内容。</li>
<li>满足<a href="#10-web%E5%90%8E%E7%AB%AF%E5%BC%80%E5%8F%91%E5%AE%9E%E4%B9%A0%E7%94%9F">《Web后端开发实习生》</a>岗位<strong>投递要求</strong>中的部分内容（只需了解Web基本知识、数据库、后端开发框架即可）。</li>
<li>了解Web跨平台开发、容器虚拟化、云端大数据等技术。</li>
<li>了解现有云端平台（如腾讯文档、立创EDA）所使用的一些关键技术。</li>
<li>对处理器芯片感兴趣，课上或课下学习过一定的数字电路或体系结构知识。</li>
<li>具备良好的自学能力，能够独立学习并解决一些跟处理器芯片相关的技术问题。</li>
<li>对嵌入式开发感兴趣，曾做过单片机应用开发或绘制过PCB电路板的优先。</li>
<li>参与过“一生一芯”计划的优先。</li>
</ul>
<h2> 12 学习成长追踪小组实习生</h2>
<p><strong>工作内容</strong>：</p>
<ul>
<li>联系并对接所需追踪学员，协商追踪小组与学员沟通的具体时间和形式。</li>
<li>完成日常会议预定及会议安排梳理的工作。</li>
<li>整理、归纳收集到的基本追踪信息材料。</li>
</ul>
<p><strong>投递要求</strong>：</p>
<ul>
<li>有良好的沟通能力及团队合作能力。</li>
<li>现阶段在北京学习，并接受每月1～2次线下会面工作的在读本科生或研究生。</li>
<li>有“一生一芯”项目学习经历的同学优先。</li>
</ul>
]]></content:encoded>
    </item>
    <item>
      <title>申请方法</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/other/job-team/job-submit.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/other/job-team/job-submit.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">申请方法</source>
      <description>向该邮箱 (mailto:opensource-talents@bosc.ac.cn)发送您的岗位申请，具体要求如下： 在邮件标题处注明【岗位编号-姓名-手机号码-学校】（兼职实习的小伙伴可以用 &amp;quot;兼职&amp;quot; 取代 &amp;quot;学校&amp;quot;）。; 在邮件正文处编写第一部分内容：必包含【实现意向】（线上还是线下）、【起始时间】、【实习时长】。; 在邮件正文处编写第二部分内容...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Mon, 26 Jun 2023 06:34:09 GMT</pubDate>
      <content:encoded><![CDATA[<p>向<a href="mailto:opensource-talents@bosc.ac.cn">该邮箱</a>发送您的岗位申请，具体要求如下：</p>
<ul>
<li>在邮件标题处注明【岗位编号-姓名-手机号码-学校】（兼职实习的小伙伴可以用 "兼职" 取代 "学校"）。</li>
<li>在邮件正文处编写第一部分内容：必包含【实现意向】（线上还是线下）、【起始时间】、【实习时长】。</li>
<li>在邮件正文处编写第二部分内容：必包含【自我介绍】、【岗位认识】等内容（不超过400字）。</li>
<li>发送时邮件须附带个人简历，没有PDF格式简历的邮件不保证会收到回复。</li>
</ul>
]]></content:encoded>
    </item>
    <item>
      <title>常见问题</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/project/project-faq.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/project/project-faq.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">常见问题</source>
      <description>报名条件 加入“一生一芯”需要具备哪些条件？ 零基础即可加入，不论年级、专业和学校；在校生和已毕业都可以报名学习；; 如果具备计算机或电路方面的基础知识，那当然更好，但并不强制，因为“一生一芯”的预学习和B阶段也会安排相关的学习内容；; 在关键节点上指引大家，但并不会手把手教学。比如，讲义告诉大家掌握Verilog，会推荐教程，但是并不会安排课堂教学，...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Mon, 26 Jun 2023 06:03:03 GMT</pubDate>
      <content:encoded><![CDATA[<details class="hint-container details"><summary>报名条件</summary>
<p><strong>加入“一生一芯”需要具备哪些条件？</strong></p>
<ul>
<li>零基础即可加入，不论年级、专业和学校；在校生和已毕业都可以报名学习；</li>
<li>如果具备计算机或电路方面的基础知识，那当然更好，但并不强制，因为“一生一芯”的预学习和B阶段也会安排相关的学习内容；</li>
<li>在关键节点上指引大家，但并不会手把手教学。比如，讲义告诉大家掌握Verilog，会推荐教程，但是并不会安排课堂教学，因为这方面教材和在线课程已经很多。</li>
</ul>
<p><strong>非在校生是否可以参加？</strong></p>
<ul>
<li>可以参加学习流程，但无法免费流片（现有经费仅可用于支持国内在校生流片）；</li>
<li>刚毕业或已毕业但即将入学的同学，视为在校生（比如<code>9月</code>开学，或毕业的<code>8.31</code>前）。</li>
</ul>
<p><strong>参加需要收费吗？</strong></p>
<ul>
<li>“一生一芯”是一个公益性质的学习项目，报名和学习是免费的，但目前仅支持在校学生免费流片，具体可参考相关条目。</li>
</ul>
<p><strong>参加“一生一芯”，是否还可以参加其他比赛？</strong></p>
<ul>
<li>“一生一芯”注重的是人才培养，不与任何比赛冲突，大家参与“一生一芯”写的代码，可以拿去参加比赛。如果获奖，非常希望大家能在致谢中，<code>cite</code>一下“一生一芯”，扩大“一生一芯”的影响力，吸引更多的赞助，从而支持更多的同学进行流片。</li>
</ul>
<p><strong>是否可以组队参加？</strong></p>
<ul>
<li>不可以，“一生一芯”是培养性项目，我们希望大家都能获得最大程度的训练；</li>
<li>大家完成培养，进入社区，或者<code>Sig小组</code>以及<code>开源IP</code>项目，自然就可以跟其他同学组队了。</li>
</ul>
<p><strong>报名就可以参加吗？还是要面试筛选？</strong></p>
<ul>
<li>可以随时参加但是有一个预学习阶段，该阶段让大家想清楚自己是否真的想要参加一生一芯。</li>
</ul>
<p><strong>国外高校的在校生最终可以进行流片吗？</strong></p>
<ul>
<li>不支持国外的同学免费流片。经费赞助有限制要求。</li>
</ul>
<p><strong>可以付费流片吗？</strong></p>
<ul>
<li>付费流片的细节还未定，最后会公布。</li>
</ul>
<p><strong>这一期没学完下一期还可以参加吗？</strong></p>
<ul>
<li>可以。</li>
</ul>
<p><strong>参与过往期还可以参加新的一期吗？</strong></p>
<ul>
<li>可以的。</li>
</ul>
<p><strong>高中生可以参加吗？</strong></p>
<ul>
<li>可以尝试。但建议还是以学习为主。</li>
</ul>
</details>
<details class="hint-container details"><summary>报名流程</summary>
<p><strong>如何报名？</strong></p>
<ul>
<li>请根据<a href="https://ysyx.oscc.cc" target="_blank" rel="noopener noreferrer">官网</a>中的指示进行报名。</li>
</ul>
<p><strong>报名是否有截止日期？</strong></p>
<ul>
<li>没有，随时可以。</li>
</ul>
<p><strong>指导老师如何填写？</strong></p>
<ul>
<li>可以空白。</li>
</ul>
<p><strong>简历大概写什么？</strong></p>
<ul>
<li>课程，项目等信息都可以写，类似工作简历即可。</li>
</ul>
<p><strong>提交的简历会被公开吗？</strong></p>
<ul>
<li>简历不会被公开，但是学习记录以及提交的代码是会被公开的，但可以隐藏不想公开的信息，比如名字。</li>
</ul>
<p><strong>报名了怎么看是否被录取？</strong></p>
<ul>
<li>填完问卷之后就可以开始预学习，预学习之后再填一个预学习答辩申请表，之后就有助教联系答辩事宜，具体请参考官网上的学习流程。</li>
</ul>
</details>
<details class="hint-container details"><summary>流片指标</summary>
<p><strong>流片需要符合哪些条件？</strong></p>
<ul>
<li>达到指标，通过答辩，即可进入流片，会尽量安排最近一批次班车（涉及拼片）；</li>
<li>原创性和提升性，代码是自己写的，且参与“一生一芯”有较大提升（或社区服务）；</li>
<li>流片只支持在校生（应届毕业<code>8.31</code>前提交）；已毕业可付费流片（视乎面积，具体政策待定）；</li>
<li>回馈社区：通过答辩获得流片，建议参加社区服务（助教和“一生一芯”的开源项目等）。</li>
</ul>
<p><strong>是否达到流片标准就一定可以流片？</strong></p>
<ul>
<li>不一定。达到流片标准是最基础要求，还需评审通过后方可流片；</li>
<li>极端情况下，如果达到流片标准的数量大幅高于预期，拟评审后择优流片；</li>
<li>关于流片名额和班车等，项目组承诺<code>Best effort</code>，但并不做确定性保证（目前看来问题不大）。</li>
</ul>
<p><strong>是否可以提高指标？</strong></p>
<ul>
<li>可以，我们鼓励同学们冲刺更高指标。</li>
</ul>
<p><strong>是否可以降低指标？</strong></p>
<ul>
<li>流片指标不会降低，没有达成流片指标者不能进入流片。</li>
</ul>
<p><strong>是否可以基于现有开源芯片项目修改后提交？</strong></p>
<ul>
<li>不可以，“一生一芯”是一个学习项目，每一行代码必须都是自己写的才行。</li>
</ul>
<p><strong>参加“一生一芯”的名额，以及流片的名额？</strong></p>
<ul>
<li>参加“一生一芯”的名额，目前没有限制，且随到随学。极端情况下，受限于支撑团队的规模，我们会结合报名人数和助教团队的状况，综合考虑后确定。</li>
</ul>
<p><strong>前端六个月做完就可以流片了吗？</strong></p>
<ul>
<li>看是否完成A阶段的内容。不是看时间长短。</li>
</ul>
</details>
<details class="hint-container details"><summary>学习过程</summary>
<p><strong>学习方式是什么样的？</strong></p>
<ul>
<li>以远程参加为主，部分同学会被邀请到现场来做助教（可报名）；</li>
<li>每周一次会议，查看进展并答疑；</li>
<li>同学们需要每<code>1~3</code>天记录一次学习过程，便于我们指导和跟踪大家工作过程；</li>
<li>大家需要保持<code>Git commit</code>，<code>Git log</code>也是我们跟踪大家学习过程的重要依据。</li>
</ul>
<p><strong>参与“一生一芯”期间，是否可以中间暂停一段时间后再继续？</strong></p>
<ul>
<li>可以，大家可以根据自己的知识基础和时间，适当调整计划；但需要事先声明和请假。</li>
</ul>
<p><strong>是否一定要每周汇报，并按每 1~3 天更新一次工作记录？</strong></p>
<ul>
<li>对于能力较好，可冲刺更高指标的同学，可以自己安排；</li>
<li>对于能力较弱，需要提升的同学，还是请按照如上节奏推进；</li>
<li>此外，<code>Git log</code>，无论对于哪些同学，都是需要的。</li>
</ul>
<p><strong>每周的会议是什么形式？需要花时间准备 PPT 吗？</strong></p>
<ul>
<li>简要准备即可，主要准备进度记录。</li>
</ul>
<p><strong>学习跟不上怎么办？</strong></p>
<ul>
<li>一生一芯提供的<code>Schedule</code>，只是提供了一个参考的时间区段。大家可以根据自己的基础能力和可分配的时间，逐步推进就好。我们依旧会安排指导。</li>
</ul>
<p><strong>答疑可以指导哪些问题？</strong></p>
<ul>
<li>会指明方向，告诉大家思路。比如告诉大家需要用<code>Git</code>，但是不会教<code>Git</code>；</li>
<li>希望大家先主动探索，不到万不得已情况（<code>Bug</code>卡了一礼拜没进展），不会指导太细；</li>
<li>很多材料课本上和网上都有，大家只要花一些时间去搜索和实践，是可以自己解决的；</li>
<li>主动探索和动手实践的能力，才是整个“一生一芯”计划培养的核心。</li>
</ul>
<p><strong>每周大概投入多少时间？</strong></p>
<ul>
<li>很难一概而论，每个人的基础是不同的。可以先参加预学习尝试一下。</li>
</ul>
<p><strong>如果被误判作弊怎么办？</strong></p>
<ul>
<li>判断是否作弊的依据是大家日常提交的工作记录，以及<code>Git log</code>；</li>
<li>如果误判，可向项目组提起申诉，我们会组织二轮专家评审来确定。</li>
</ul>
<p><strong>预学习答辩是什么形式？</strong></p>
<ul>
<li>简单聊一聊，主要是了解大家预学习阶段的完成情况以及对项目的热情度等。</li>
</ul>
<p><strong>预学习时间最长限制是多少？</strong></p>
<ul>
<li>学习时间没有限制。只是流片有时间节点。</li>
</ul>
<p><strong>推荐教程是英文还是中文？</strong></p>
<ul>
<li>一般是英文。</li>
</ul>
</details>
<details class="hint-container details"><summary>芯片实现</summary>
<p><strong>“一生一芯”一定要使用 Chisel 吗？</strong></p>
<ul>
<li>不要求一定使用<code>Chisel</code>，大家可以自己选定语言；但建议有<code>Verilog</code>基础的同学选用<code>Chisel</code>；</li>
<li>项目组会主要就<code>Chisel</code>和<code>Verilog</code>的问题给大家答疑；</li>
<li>我们在参考资料里给大家推荐了<code>Chisel</code>的学习资料；</li>
<li><code>VHDL</code>暂时还不支持，多语言的话，<code>SoC</code>集成的时候也会复杂一些。</li>
</ul>
<p><strong>“一生一芯” 一定要基于 RISC-V？</strong></p>
<ul>
<li>是的，<code>RV64</code>。</li>
</ul>
<p><strong>是否可以加 Cache？</strong></p>
<ul>
<li>可以，并且流片指标中需要。但有规格限制，讲义中会跟大家讲。</li>
</ul>
<p><strong>SoC后端是统一的交给某个同学做还是每个人都能做？</strong></p>
<ul>
<li>后端物理设计相关的工作是线下开展，感兴趣的同学可以联系助教。</li>
</ul>
<p><strong>一人设计一个芯片是从前端到后端吗？</strong></p>
<ul>
<li>主要是前端，后端涉及到 license，目前无法对每个同学都开放。</li>
</ul>
</details>
<details class="hint-container details"><summary>其他杂项</summary>
<p><strong>回放会放在B站上吗？</strong></p>
<ul>
<li>有的。B站上有<a href="https://space.bilibili.com/2107852263" target="_blank" rel="noopener noreferrer">官方视频号</a>。</li>
</ul>
<p><strong>Chisel之父要如何加？</strong></p>
<ul>
<li>这是<a href="https://github.com/sequencer" target="_blank" rel="noopener noreferrer">GitHub主页</a>。</li>
</ul>
<p><strong>请问“敬畏芯片”具体是指什么？</strong></p>
<ul>
<li>希望大家抱着认真严谨负责的态度来对待项目。</li>
</ul>
<p><strong>往届代码在哪里看？</strong></p>
<ul>
<li>不建议同学们看往届代码。</li>
</ul>
</details>
]]></content:encoded>
    </item>
    <item>
      <title>团队招聘</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/job/job-team.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/job/job-team.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">团队招聘</source>
      <description>团队介绍 我们团队由中科院计算所，北京开源芯片研究院，深圳鹏程实验室以及部分高校的老师学生等共同组建而成，致力于成为国内外开源处理器芯片领域的拓荒者和领导者。面向指令集架构开源免费的发展趋势，不断推进开源设计验证平台与处理器芯片底层相关技术的演化和革新，打通从处理器芯片前端设计到SoC设计再到后端版图设计的开发全流程，并与广大爱好者和高校企业携手建设覆...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Sun, 25 Jun 2023 09:12:20 GMT</pubDate>
      <content:encoded><![CDATA[<h3> </h3>
<p>我们团队由中科院计算所，北京开源芯片研究院，深圳鹏程实验室以及部分高校的老师学生等共同组建而成，致力于成为国内外开源处理器芯片领域的拓荒者和领导者。面向指令集架构开源免费的发展趋势，不断推进开源设计验证平台与处理器芯片底层相关技术的演化和革新，打通从处理器芯片前端设计到SoC设计再到后端版图设计的开发全流程，并与广大爱好者和高校企业携手建设覆盖基础理论和创新应用的开源软硬件生态系统。此外，作为处理器芯片人才培养的重要基地，开源芯片社区下属的"一生一芯"计划将持续优化教学培养体系，让更多感兴趣的学生有机会能够带着自己设计的芯片毕业，将有利推动处理器芯片在国内的普及和发展。</p>
<h3> </h3>
<p>我们始终认为<strong>重大领域的突破靠的不仅是技术的积累，更重要的是始终保持一颗对技术的热爱之心</strong>。如果你对处理器芯片相关技术非常感兴趣，有着不达目的绝不善罢甘休的决心和意志，且同时愿意和他人分享自己的创新想法和成果，那你就是我们一直在努力寻找的人。<strong>我们不看重你的学校是985或211还是双非，也不看你的所学专业和综测排名，只要你的技术水平和发展潜力能通过我们设立的选拔机制，就能获得与国内优秀学生一起追逐梦想的宝贵机会</strong>。在这里你收获的内容包括但不限于：大大拓宽自己的学术视野，探索更多前沿的处理器芯片技术；有机会与团队成员一起实现某个有意思的想法；锤炼面对困难时的心理素质以及独立解决问题的能力。</p>
<h3> </h3>
<ul>
<li>邮箱：opensource-talents@bosc.ac.cn。</li>
</ul>
<h3> </h3>
<ul>
<li>认可开源理念，参与过开源项目优先，参加过“一生一芯”优先。</li>
<li>有专长的同学，支持提议和开辟新项目，比如开个新IP等。</li>
<li>基础好，喜欢学习钻研。</li>
<li>北京（开芯院、计算所），深圳（鹏城），上海（处理器中心）。</li>
<li>一般要求1年以上；部分岗位支持线上实习（具体岗位具体看）。</li>
<li>本科（200-300元），硕士（300-400元），博士（400-500元）。</li>
<li>住宿补助每月1500元。</li>
</ul>
<h3> </h3>
<ul>
<li>暑期夏令营
<ul>
<li>本科、硕士。</li>
<li>正在学习“一生一芯”。</li>
<li>北京开芯院、上海处理器中心。</li>
</ul>
</li>
<li>实习生
<ul>
<li>本科、硕士、博士。</li>
<li>基础扎实，参加过“一生一芯”。</li>
<li>在某一技术领域有自己的强项。</li>
</ul>
</li>
<li>校招
<ul>
<li>本科、硕士、博士皆可，基础好，不挑活儿，喜欢学习钻研。</li>
<li>北京开源芯片研究院、中科院计算所。</li>
</ul>
</li>
<li>保研/考研
<ul>
<li>中科院计算所（包云岗老师及其团队）。</li>
<li>上海科技大学（计算所联培）、深圳大学（蔡晔老师团队）。</li>
<li>另有数位老师委托推荐。</li>
</ul>
</li>
<li>申博
<ul>
<li>鹏城国家实验室（与国科大等11校招收联培博士）。</li>
</ul>
</li>
</ul>
<h3> </h3>
<ul>
<li>芯片方向
<ul>
<li>项目：香山、“一生一芯”、开源IP。</li>
<li>岗位：高级体系结构设计、RTL开发、IC验证、SoC设计、IC后端、PCB等。</li>
</ul>
</li>
<li>软件方向
<ul>
<li>项目：开源EDA、芯片设计云平台。</li>
<li>岗位：算法设计、C++开发、高性能计算、云原生、运维系统、Web前后端。</li>
</ul>
</li>
<li>交叉方向
<ul>
<li>项目：暂无。</li>
<li>岗位：模拟器（体系结构和C++）、RTL仿真器（芯片设计和高性能计算）、项目助理（芯片+EDA+沟通协调，可以培养）。</li>
</ul>
</li>
</ul>
<h3> </h3>
<div class="hint-container tip">
<p class="hint-container-title">进行中：长期有效的招聘活动</p>
<ul>
<li><strong>招聘类型</strong>
<ul>
<li>2023/2024校招。</li>
</ul>
</li>
<li><strong>简历收集</strong>
<ul>
<li>简历命名为【学校-年级-姓名-意向方向】，发送到【opensource-talents@bosc.ac.cn】。</li>
</ul>
</li>
<li><strong>面试安排</strong>
<ul>
<li>接收到邮件后会及时安排面试。</li>
</ul>
</li>
</ul>
</div>
<details class="hint-container details"><summary>已结束：2023-06暑期招生招聘</summary>
<ul>
<li><strong>招聘类型</strong>
<ul>
<li>2023暑期夏令营。</li>
<li>2023实习生。</li>
<li>2024保研/考研。</li>
<li>2024申博。</li>
</ul>
</li>
<li><strong>简历收集（6月11日到18日）</strong>
<ul>
<li>6月11日-6月18日。简历命名为【学校-年级-姓名-意向方向】，发送到【opensource-talents@bosc.ac.cn】，意向方向可以是自己想参加的岗位或者项目组，亦可注明“申请保研或考博”。</li>
</ul>
</li>
<li><strong>面试安排（6月13日到20日）</strong>
<ul>
<li>6月13日左右安排第一波面试，后续每2日安排一波面试，以免大家等太久。</li>
</ul>
</li>
</ul>
</details>
<h3> </h3>
<h4> 01 高性能开源模拟器设计实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>为<a href="https://github.com/OSCPU/NutShell" target="_blank" rel="noopener noreferrer">Nutshell处理器</a>开发时钟周期精确处理器模型，撰写开发文档，参与果壳后续维护，编写和重构一生一芯TLB、MMU、BPU等相关部件讲义。</li>
<li>为<a href="https://github.com/chipsalliance/rocket-chip" target="_blank" rel="noopener noreferrer">Boom处理器</a>开发时钟周期精确处理器模型，撰写开发文档，编写一生一芯乱序处理器讲义。</li>
<li>为玄铁系列处理器开发时钟周期精确处理器模型，将工业级代码设计思想写入一生一芯讲义。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>CS/EE专业在读本科或研究生（含博士/硕士），可以在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉CPU微架构、gem5模拟器、SystemC的同学优先。</li>
<li>参与过“一生一芯”计划且完成A线的同学优先。</li>
<li>熟悉modern c++且具有面向对象编程思想，掌握c++相关调试技巧。</li>
<li>能熟练看波形对RTL代码进行debug并熟练使用进行git协作开发，有良好的代码注释习惯。</li>
<li>实习期至少12个月以上。</li>
</ul>
<h4> 02 开源处理器核移植实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>阅读开源处理器核源代码，如BOOM，Rocket-chip等现有开源处理器，阅读过程中添加注释。</li>
<li>一生一芯SoC片上总线协议是AXI4-Full，需要把开源核都改成AXI4总线。</li>
<li>接入一生一芯iverilog-soc，在仿真环境中，通过所有测试集。</li>
<li>撰写相关文档，要求内容详实，来介绍将开源处理器核接入一生一芯SoC，学习和解决问题的过程。</li>
<li>配合后端老师完成VCS仿真和DC综合，根据返回报告，清除相应warning和bug。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），支持在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉AXI4-Full和AXI4-Lite总线协议。</li>
<li>熟悉Verilog，System Verilog，Chisel，Spinal等多种语言者优先。</li>
<li>熟悉CPU微架构，熟悉计算机体系结构者优先。</li>
<li>参与过"一生一芯"计划者优先。</li>
</ul>
<h4> 03 开源IP设计实习生（数字方向）</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>使用Systemverilog的可综合语法实现接口IP的设计，开发和维护工作（VGA，PS/2，I2C，I2S，SPI，UART等）。</li>
<li>根据SoC架构设计需求，实现高性能IP的设计和开发工作（SDRAM，DDR1，DDR2，USB HOST，AMBA片上互联网络等）。</li>
<li>搭建简易Testbench对IP进行基础功能验证。</li>
<li>使用AXI/APB作为IP的总线接口，接入一生一芯的SoC。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），支持在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉AXI4-Full和APB4协议。</li>
<li>有IP开发经验者优先，熟悉计算机体系结构者优先。</li>
<li>会使用UVM搭建通用验证平台者优先。</li>
<li>参加过"一生一芯"计划者优先。</li>
</ul>
<h4> 04 IP/SoC验证实习生（数字方向）</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>参与一生一芯项目组开源IP的验证，根据规格进行功能分解，搭建验证环境并编写测试用例。</li>
<li>根据SoC架构设计需求，参与制定SoC完整验证方案，协助架构和后端团队开展SoC功能和性能分析。</li>
<li>参与搭建IP/SoC规范化验证流程，并完善相关技术文档。</li>
<li>跟踪国内外新的IC验证技术和开源框架发展，尝试使用Cocotb探索一生一芯SoC开源验证方案。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），需要线下实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉System Verilog语言，了解UVM验证方法学，能熟练使用Makefile，Python和系统Shell进行脚本编程。</li>
<li>熟悉常见标准IP的协议，具有处理器或IP实际验证经验的优先。</li>
<li>熟练使用vcs，nc-verilog，modelsim等仿真工具，以及PLI，DPI编程接口的优先。</li>
</ul>
<h4> 05 SoC架构设计实习生（数字方向）</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>参与不同规格一生一芯流片用SoC的需求分析，架构演进以及功能集成设计。</li>
<li>开发、维护并改进流片用SoC仿真框架（iverilog/verilator/vcs）。</li>
<li>协助开源处理器核接入到SoC仿真环境，参与SoC子部件的预综合，为后端团队提供PPA优化参考。</li>
<li>完成SoC子部件（总线，时钟，复位，调试模块）的代码开发、集成和功能仿真，能在FPGA上搭建完整的SoC验证环境，并持续优化。</li>
<li>参与SoC仿真用CI/CD平台维护工作，并协助后端团队解决代码接入的问题。</li>
<li>支持验证和硬件工程师对芯片的bringup和底层软件驱动调试工作。</li>
<li>跟踪国内外开源SoC架构设计的前沿进展，参与一生一芯流片用SoC生成器项目的设计和开发。</li>
<li>学习并探索全开源逻辑综合工具链（Yosys+abc）的使用，并接入到一生一芯/iEDA后端工具链中。</li>
<li>负责SoC架构设计文档的编写和改进。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），需要线下实习，待遇面议（实习）。</li>
<li>电子、信息工程、通讯、计算机、自动化，或其他相关专业硕士学历，类别不限（学术/工程硕士均可，校招）。</li>
<li>在数字设计和验证方面有2~3年或以上的工作经验（社招）。</li>
<li>理解一生一芯项目的发展愿景，并认可开源技术在芯片设计领域的应用。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟练掌握Verilog或SystemVerilog语言，数字电路设计原理，SoC数字集成和FPGA逻辑设计相关知识，有良好的代码设计规范。</li>
<li>熟悉AMBA系列总线（AXI/AHB/APB）和各个常见标准外设（SPI/I2C/GPIO）的协议，具有系统架构分析和优化能力（性能，功耗，面积）。</li>
<li>能熟练使用各种EDA设计和验证工具，具备前后端协同开发和静态时序分析经验，有实际工程流片经历。</li>
</ul>
<p><strong>加分选项</strong></p>
<ul>
<li>具有良好的计算机体系结构知识，熟悉RV32/64指令集和微架构设计。</li>
<li>熟练使用Python/Bash/Perl/Tcl等脚本语言。</li>
<li>参与过多个复杂IP的设计或者验证，比如DDR，USB HOST，PCIE，ETHERNET，总线互联网络等。</li>
<li>有带队或者培养新人经验。</li>
</ul>
<h4> 06 后端物理设计实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>负责一生一芯以及开源iEDA流片项目的后端物理设计，负责芯片项目从NETLIST到GDSII的后端物理实现。</li>
<li>参与后端团队的SoC芯片架构探索，能协同前端团队优化芯片的PPA。</li>
<li>跟踪国内外各开源EDA工具（OpenRoad/SiliconCompiler/OpenTimer等）的进度并形成报告，能持续优化开源iEDA的Flow。</li>
<li>参与后端项目设计开发流程规范的搭建，并进行持续优化。</li>
<li>参与后端项目的流程化管理，能详细地对项目进度、质量以及风险进行管控。</li>
<li>编写和完善开源iEDA的流程文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），需要线下实习，待遇面议（实习）。</li>
<li>微电子，集成电路及电子工程相关专业，或其他相关专业硕士学历，类别不限（学术/工程硕士均可，校招）。</li>
<li>具有2~3年或以上的大型SoC后端设计经验，至少在40nm及以下的工艺节点有2款芯片的成功tapeout经验，具有28nm及以下制程的相关经验者优先（社招）。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>有良好的数字电路以及半导体知识基础，对数字后端流程有基本的认识，了解SoC前后端设计流程，具有丰富的综合、STA和timing fix经验。</li>
<li>精通STA Flow和Formal Flow，熟悉Synopsys/Cadence等公司专业的综合、STA工具，并熟练掌握UNIX/LINUX操作系统及Python/shell/Tcl等脚本语言。</li>
</ul>
<p><strong>加分选项</strong></p>
<ul>
<li>有良好的脚本阅读和开发能力（Python、Tcl和后端Flow），阅读或者开发过大型Python项目。</li>
<li>能熟练使用主流商业数字后端EDA工具或者有过28nm及以下制程实际流片经验的优先。</li>
<li>具有高速电路物理设计经验，了解或者使用过开源后端EDA工具的优先。</li>
<li>有带队或者培养新人经验。</li>
</ul>
<h4> 07 PCB板卡设计实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>负责一生一芯项目批量用PCB板卡的设计和投板。</li>
<li>负责开源EDA流片项目PCB板卡的设计和投板。</li>
<li>编写和完善板卡设计文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），可以在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>能熟练使用任意一款工具（Altium Designer/Allegro/LCEDA/KiCAD/PADS/Eagle）进行板卡设计。</li>
<li>能独立完成原理图的设计、BOM选型和管理、原理图和PCB封装库制作、PCB板布局布线。</li>
<li>具备基本的数字电路Layout经验，熟悉常见信号的布线规则。能依照信号类型正确设置DRC参数，能在保证高质量布局布线的基础上优化设计。</li>
<li>有高速信号、高密度器件Layout经验的优先，投递简历时请附上自己之前设计的板卡原理图和布局布线截屏或者链接。</li>
<li>使用立创LCEDA或者KiCAD进行设计的优先。</li>
<li>参加过电子设计比赛的优先，熟悉PCB、拼版制作要求、物料管理和SMT工艺流程的优先。</li>
</ul>
<h4> 08 嵌入式软件实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>负责一生一芯和开源iEDA板卡的硬件以及软件调试，协助后端团队完成SoC硅后验证。</li>
<li>参与设计、开发和维护板卡的BSP。</li>
<li>负责编写和完善板卡调试和流程文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>在读本科或研究生（含博士/硕士），可以在线实习，待遇面议。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>有嵌入式板卡调试经验，有良好的C语言基础，能独立完成板卡的硬件调试，能快速准确地定位问题。</li>
<li>熟悉RV32/64指令集和RISCV工具链的优先，熟悉QEMU并在RV32/64上有过Linux移植经验的优先。</li>
<li>参与过“一生一芯”计划以及熟悉南大AM运行环境的优先。</li>
</ul>
<h4> 09 Web前端开发实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>参与开源芯片社区<a href="https://oscc.cc" target="_blank" rel="noopener noreferrer">OSCC</a>及其下属各个子项目前端页面的开发工作。</li>
<li>制订并实现满足前后端数据传输需求的Web接口规范。</li>
<li>负责编写Web前端开发规范、流程与总结文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>掌握最基本的HTML/CSS/JavaScript/TypeScript。</li>
<li>掌握前端开发框架Vue全家桶（Vue3+Vite+Vue Router+Vuex/Pinia）。</li>
<li>掌握ECMAScript 6新特性（如箭头函数、Promise异步等）。</li>
<li>掌握界面响应式布局的原理与实现，有UI设计相关的知识或经验。</li>
<li>掌握AJAX/AXIOS数据请求响应原理与使用。</li>
<li>了解Event Loop、Web Assembly、PWA、Canvas/WebGL等技术。</li>
<li>了解Electron或Tauri等跨平台应用框架。</li>
<li>能够使用Git进行版本控制，了解并愿意遵循GitHub风格的协同开发模式。</li>
<li>先前参与过Web前端项目开发的优先。</li>
<li>对Web前端页面如何与传统软件相融合有自己想法的优先。</li>
</ul>
<h4> 10 Web后端开发实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>参与开源芯片社区<a href="https://oscc.cc" target="_blank" rel="noopener noreferrer">OSCC</a>及其下属各个子项目后端逻辑的开发工作。</li>
<li>设计并搭建一个安全可靠的网站后端架构，用于抵挡恶意攻击并满足用户高并发访问需求。</li>
<li>根据文档创建数据库表并设计合理的表间关系，保证数据增删改查效率的最大化。</li>
<li>负责编写Web后端开发规范、流程与总结文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>掌握基本的计算机网络原理，熟悉TCP/IP、HTTP(S)等协议的概念与用法。</li>
<li>掌握GET、POST等常用数据请求响应的原理与用法。</li>
<li>掌握GNU/Linux环境下的基本操作。</li>
<li>掌握常用后端开发框架的使用方法（如Express、SSH、SSM等）。</li>
<li>掌握Apache/Nginx反向代理按需配置，能够维护网站部署环境的长期安全运行。</li>
<li>掌握MySQL/Oracle/MongoDB或其他任意一款数据库的用法。</li>
<li>掌握基本的数据结构（如列表、映射）和算法知识。</li>
<li>掌握后端语言的特性与用法。</li>
<li>熟悉服务器日常配置与维护（如DNS配置、内网穿透等）。</li>
<li>能够使用Git进行版本控制，了解并愿意遵循GitHub风格的协同开发模式。</li>
<li>有使用任意后端语言或框架进行实际网站开发的经历，且愿意学习并使用<code>Nodejs</code>+<code>Express</code>+<code>MongoDB</code>开发项目的优先。</li>
</ul>
<h4> 11 Web开源工具链实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>参与开源IP设计、开源SoC生成、开源EDA等Web平台的前后端开发工作（主要偏向前端）。</li>
<li>与IP/Soc以及物理后端实习生一起讨论制订各平台的发展方向，满足用户的使用需求。</li>
<li>负责编写Web平台开发规范、流程与总结文档。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>满足<a href="#9-web%E5%89%8D%E7%AB%AF%E5%BC%80%E5%8F%91%E5%AE%9E%E4%B9%A0%E7%94%9F">《Web前端开发实习生》</a>岗位<strong>投递要求</strong>中的所有内容。</li>
<li>满足<a href="#10-web%E5%90%8E%E7%AB%AF%E5%BC%80%E5%8F%91%E5%AE%9E%E4%B9%A0%E7%94%9F">《Web后端开发实习生》</a>岗位<strong>投递要求</strong>中的部分内容（只需了解Web基本知识、数据库、后端开发框架即可）。</li>
<li>了解Web跨平台开发、容器虚拟化、云端大数据等技术。</li>
<li>了解现有云端平台（如腾讯文档、立创EDA）所使用的一些关键技术。</li>
<li>对处理器芯片感兴趣，课上或课下学习过一定的数字电路或体系结构知识。</li>
<li>具备良好的自学能力，能够独立学习并解决一些跟处理器芯片相关的技术问题。</li>
<li>对嵌入式开发感兴趣，曾做过单片机应用开发或绘制过PCB电路板的优先。</li>
<li>参与过“一生一芯”计划的优先。</li>
</ul>
<h4> 12 学习成长追踪小组实习生</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>联系并对接所需追踪学员，协商追踪小组与学员沟通的具体时间和形式。</li>
<li>完成日常会议预定及会议安排梳理的工作。</li>
<li>整理、归纳收集到的基本追踪信息材料。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>有良好的沟通能力及团队合作能力。</li>
<li>现阶段在北京学习，并接受每月1～2次线下会面工作的在读本科生或研究生。</li>
<li>有“一生一芯”项目学习经历的同学优先。</li>
</ul>
<h4> 13 项目助理</h4>
<p><strong>工作内容</strong></p>
<ul>
<li>负责协调和管理各个项目组的进度，定期安排组会进行讨论并形成纪要文件。</li>
<li>负责每个项目组的设备采购、入账和报销等工作。</li>
<li>协助整理、归纳项目组遇到的技术问题和解决方案。</li>
</ul>
<p><strong>投递要求</strong></p>
<ul>
<li>具备芯片和EDA相关的基础知识。</li>
<li>语言表达和组织管理能力强，大学里有社团组织经验的优先。</li>
<li>做事认真负责。</li>
</ul>
]]></content:encoded>
    </item>
    <item>
      <title>成果展示</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/achieve/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/achieve/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">成果展示</source>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Sat, 17 Jun 2023 07:57:37 GMT</pubDate>
    </item>
    <item>
      <title>推荐&amp;招聘</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/job/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/job/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">推荐&amp;招聘</source>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Sat, 17 Jun 2023 07:57:37 GMT</pubDate>
    </item>
    <item>
      <title>关于项目</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/project/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/project/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">关于项目</source>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Sat, 17 Jun 2023 07:57:37 GMT</pubDate>
    </item>
    <item>
      <title>报名参与</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/signup/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/signup/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">报名参与</source>
      <description>报名流程 报名参与“一生一芯”计划其实非常简单，只需依次完成上图中的4个步骤即可。 1、了解计划 在正式报名参加“一生一芯”计划之前，请大家先阅读网站中的《项目概述》 (/ysyx-website/project/project-intro.html)部分（对于之前从别的渠道了解“一生一芯”计划的同学，建议也从头到尾阅读一遍，毕竟官方发布的信息是最准确...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Sat, 17 Jun 2023 07:57:37 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 报名流程</h2>
<p>报名参与“一生一芯”计划其实非常简单，只需依次完成上图中的4个步骤即可。</p>
<h3> 1、了解计划</h3>
<p><strong>在正式报名参加“一生一芯”计划之前，请大家先阅读网站中的<a href="/ysyx-website/project/project-intro.html" target="blank">《项目概述》</a>部分</strong>（对于之前从别的渠道了解“一生一芯”计划的同学，建议也从头到尾阅读一遍，毕竟官方发布的信息是最准确的），文章从不同的角度对“一生一芯”计划进行了全面且详细的阐述，可以让同学们在正式报名前对“一生一芯”计划有一个基本的认识，并消除一些因信息不对称所产生的误解。如果你愿意花费几分钟时间去阅读项目概述，并在深思熟虑之后依然决定报名参加“一生一芯”计划的话，那恭喜起你，你已经有半只脚踏入了处理器芯片学习的大门，那么就让我们赶快跳转到下一步吧。</p>
<p>除了网站中的《项目概述》之外，<strong>我们还提供了以下资料供大家了解“一生一芯”计划</strong>。总之，“一生一芯”致力于培养芯片设计人才，包括体系结构设计、RTL开发、SoC集成验证和后端物理设计等。所有对芯片设计感兴趣的同学（在校或已毕业），都欢迎随时报名参加“一生一芯”。</p>
]]></content:encoded>
    </item>
    <item>
      <title>官方板卡</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/board/official/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/board/official/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">官方板卡</source>
      <description>板卡简介 本页面为星空单板计算机的 开发文档 首页。星空(StarrySky)系列 单板计算机(Single Board Computer, SBC) (https://en.wikipedia.org/wiki/Single-board_computer) 是2023年3月份 一生一芯项目组 (https://ysyx.oscc.cc/) 在吸收前期...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Sat, 17 Jun 2023 06:15:09 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 板卡简介</h2>
<p>本页面为星空单板计算机的 <strong>开发文档</strong> 首页。星空(StarrySky)系列 <a href="https://en.wikipedia.org/wiki/Single-board_computer" target="_blank" rel="noopener noreferrer">单板计算机(Single Board Computer, SBC)</a> 是2023年3月份 <a href="https://ysyx.oscc.cc/" target="_blank" rel="noopener noreferrer">一生一芯项目组</a> 在吸收前期多款测试板卡的设计经验后，专门规划设计的一款基于 <strong>一生一芯流片SoC</strong> 的官方板卡，用于评估和展示一生一芯SoC的丰富外设应用。项目组独立完成了星空系列单板计算机的硬件设计，生产管理，教程编写和包装视觉设计。短期目标希望能够依托每年2~3次一生一芯SoC的流片持续打磨星空系列板卡的软硬件系统，为开源社区提供一款稳定，易于开发的软件测试平台，长期目标是希望围绕星空系列化板卡构建轻量化的软硬件生态系统，并探索其在科研流片领域的丰富应用场景。</p>
<!-- 一张图片，可以是规划图 -->
<h2> 视觉概念</h2>
<h3> 板卡设计</h3>
<p>为了保证星空系列开发板整体视觉上的一致性，项目组规范板卡设计上统一使用<strong>黑色阻焊油墨+白色字符丝印+沉金焊盘</strong>的工艺。并约束板卡机械尺寸为<strong>130mmX110mm</strong>。考虑到功能性和冗余度，星空系列开发板会<strong>一直搭载FPGA核心板(SoM)</strong>，一方面是为了通过ChipLink接口扩展外设功能，为SoC板卡提供最基本的访存能力，同时为下一代一生一芯SoC的FPGA原型验证提供支持。</p>
<h3> 板卡名字</h3>
<p>为了满足本系列开发板的对外宣传需要，项目组精心选择了本系列板卡的正式名字。为了能够更有效率地筛选出符合条件的名字，项目组从下面几个方面对板卡的正式名字进行选择：</p>
<ul>
<li>名字需要遵循国家法律和道德的约束。</li>
<li>名字不会造成歧义，并且不会联想到特定个人或群体。</li>
<li>符合板卡的自身定位和特征，并且不与市场上现有公开售卖的板卡名字重复。</li>
<li>中英文名字能相互对应，简短，并且易懂，易于传播，方便对外宣传。</li>
<li>名字需要具有一定的故事性和可形象化性。</li>
</ul>
<p>项目组依照上述要求对板卡名字进行了多次头脑风暴，得到的符合条件的候选板卡名字列表：</p>
<div class="name_table_center">
<table>
<thead>
<tr>
<th style="text-align:center">中文</th>
<th style="text-align:center">英文</th>
<th style="text-align:left">寓意</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center">流星/彗星/天穹/星辰/星宿/星河/星云/星空</td>
<td style="text-align:center">FlashStar/Galaxy/Nebula/StarrySky</td>
<td style="text-align:left">流星的寓意代表着命运的转变。流星的出现往往伴随着大气层内的摩擦和摩擦产生的电离效应，所以人们常常将流星看做是一种崭新的开始。对于那些遭受挫折、陷入低谷的人来说，流星意味着一种新的机会，一个全新的开始，带来新的生命、新的希望和机遇。因此，流星被视为一个令人激动的象征，为许多追求成功的人打开了新的大门。其次，流星的寓意也带有一定的警示。因为流星在短暂燃烧的过程中释放出的能量非常强大，类似于一场短暂的爆炸，这也说明了人在自己人生的某个时间点上，可能会经历重重困难和不幸的打击。因此，流星的象征意义也提醒着我们，一定要珍惜眼前的一切，以积极的心态来面对环境的变化和一些突发的难题。尤其是在事业上，要将此种能量转换为自己前进的动力，提高自己的竞争力和抵御力</td>
</tr>
<tr>
<td style="text-align:center">算器/珠算</td>
<td style="text-align:center">Abacus</td>
<td style="text-align:left">算盘大不盈尺却凝结着中华先人高超的数学智慧，是我国古代商业活动中最重要的计算工具，它制作简单、操作方便，可以解决各种复杂的运算，甚至可以开多平方。国内外都有类似的工具</td>
</tr>
<tr>
<td style="text-align:center">仙人掌</td>
<td style="text-align:center">Cactus</td>
<td style="text-align:left">相信在很多人心中，仙人掌象征的是坚强。在荒无人烟中的沙漠随处可见，是沙漠中难得一见的绿色。它像我们展现了生命的顽强，不仅可以生长在沙漠中，开出来的花朵还能在风吹日晒中绽放，所以，仙人掌代表了坚强的涵义</td>
</tr>
<tr>
<td style="text-align:center">向日葵</td>
<td style="text-align:center">SunFlower/Helianthus</td>
<td style="text-align:left">向日葵的花序总是随着太阳转动，一生向着光明生长，给人一种十分励志的感觉，可以象征着信念、光辉、高傲、沉默的爱等含义</td>
</tr>
<tr>
<td style="text-align:center">矩阵</td>
<td style="text-align:center">Matrix</td>
<td style="text-align:left">Matrix是一套复杂的模拟系统程序，它是由具有人工智能的机器建立的，模拟了人类以前的世界，用以控制人类。在Matrix中出现的人物，可以看作是具有人类意识特征的程序</td>
</tr>
<tr>
<td style="text-align:center">奇异果</td>
<td style="text-align:center">Kivi Pi</td>
<td style="text-align:left">猕猴桃简介因猕猴喜食，故名猕猴桃，也有说法是因为果皮覆毛，貌似猕猴而得名，是一种品质鲜嫩，营养丰富，风味鲜美的水果。类似树莓派的那种命名</td>
</tr>
</tbody>
</table>
</div>
<p>经过多轮讨论，并分别从命名含义、功效性、情感性等多个方面进行筛选，项目组最终确定选用 <strong>星空</strong> 作为板卡的正式名字。选用 <strong>星空</strong> 不仅仅是因为其很好地符合上面提出的所有要求，更是因为 <strong>星空</strong> 向我们展示了一个广阔，深邃而神秘的未知空间，并忠实地映射着宇宙间生命的涌动，生根，发芽，开花，结果的全过程。隐喻着科学探索的神秘和无穷尽，需要我们一点一点地发现它的美。另外星空还是灵动和恬静两种意象的辩证统一，在星空中点缀的些许繁星，如同镶嵌在星月中的颗颗钻石，在黯淡中散发着微光，展示出一幅 <strong>“星月满空琼草青”</strong> 的画卷，这是静的一面；而划过天际的流星，宛如一条条轻盈的丝带，纤纤起舞着，钻进无人的夜空，这是动的一面。在星空下，人们可以肆意畅想未来，可以尽情释放内心的压抑。星空完美展示了科幻和浪漫感，给人带来了希望。</p>
<h3> 包装设计</h3>
<p>在设计包装整体视觉效果时，项目组充分考虑到了功能性和美术性。首先确定设计风格是现代简约geek风，使用白色打底以清晰展示底部众多支持单位的logo，正面设计有主标题+副标题，图案和众多支持单位的logo，为主功能面。底面则为板卡的DXF线稿图，在设计过程中参考了苹果和大疆白底色产品包装的风格：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/package-intro.png" alt="星空开发板盒型刀版设计" tabindex="0" loading="lazy"><figcaption>星空开发板盒型刀版设计</figcaption></figure>
<p>包装正面上使用 <strong>星空+分割线+StarrySky+阿拉伯数字</strong> 来展示主标题，使用 <strong>“搭载学生自制CPU的RV64单板计算机”</strong> 作为副标题。包装正面左上角为一生一芯项目的logo和标语，右上角为一生一芯项目官网地址二维码。底部水平放置所有支持单位的logo。包装主标题右侧设计有以星空背景为主体的几何图案，几何图案选取星空中常见天文现象作为设计元素：</p>
<ul>
<li>星宿</li>
<li>卫星</li>
<li>星轨和流星雨</li>
</ul>
<p>由以上设计元素组成的几何图案的含义如下：</p>
<ul>
<li>使用点表征过孔(狭义)和星星(广义)，使用线类比芯片和PCB中的过孔(狭义)和行星轨迹(广义)，展示一种“点-&gt;线”的连接(动静变化)。</li>
<li>图案中设计有北斗七星(星宿，群体，静态)和恒星+卫星双星系统(卫星，群体，静态)。并通过线联系在一起，宛若流星(个体，动态)。而众多流星汇聚一起构成流星雨(群体，动态)，而流星雨恰好是夜晚星空中最浪漫而美丽的景象。</li>
</ul>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/package-3d.png" alt="星空开发板盒型3D渲染" tabindex="0" loading="lazy"><figcaption>星空开发板盒型3D渲染</figcaption></figure>
<p>另外在包装设计上还解决了印刷过程中的丢色，模糊等问题，并确定了制造工艺，其具体制造参数如下：</p>
<ul>
<li>盒型：后开带锁扣扣底</li>
<li>内尺寸：135X37X105 mm</li>
<li>外尺寸：136X38X107 mm</li>
<li>制造尺寸：135.6X37.6X106.1 mm</li>
<li>材质：350g白卡纸，厚度0.5mm，亚膜工艺</li>
<li>印刷：数码喷墨打印</li>
</ul>
<h2> 版本约定</h2>
<p>目前星空开发板的硬件版本命名方式采用：<strong>星空+V主版本号.副版本号</strong> 这种格式。其中<strong>主版本号</strong>的变更表示所搭载的一生一芯SoC存在<strong>代次间</strong>的变化，比如SoC架构的演进或者是制程工艺的提升等。而<strong>副版本号</strong>的变更则表示板卡硬件外设的修改。</p>
<!-- 开发进度图 -->
<h2> 板卡型号</h2>
<p>下面展示了所有板卡的 <strong>开发文档</strong> 页面，可以点击下面卡片中的 <em><strong>详细信息</strong></em> 跳转到特定板卡的页面。</p>
]]></content:encoded>
      <enclosure url="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/package-intro.png" type="image/png"/>
    </item>
    <item>
      <title>文档</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/board/official/boards/board-1/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/board/official/boards/board-1/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">文档</source>
      <description>开发入门 开箱检查 同学们收到板卡后，请先按照下面的列表检查板卡和配件是否齐全： 板卡包装盒 x1; 开发板+FPGA核心板 (使用网格防静电袋包装); 耗材 (使用硬质防静电袋包装); 正方形晶振 x2; W25Q128JVSIQ x2; Type-C USB线缆 x1; FPGA JTAG烧写器和线缆 x1; 包装所有内容可以见下图： 包装中配发的...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Sat, 17 Jun 2023 06:15:09 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 开发入门</h2>
<h3> 开箱检查</h3>
<p>同学们收到板卡后，请先按照下面的列表检查板卡和配件是否齐全：</p>
<ul>
<li>板卡包装盒 x1</li>
<li>开发板+FPGA核心板 <strong>(使用网格防静电袋包装)</strong></li>
<li>耗材 <strong>(使用硬质防静电袋包装)</strong>
<ul>
<li>正方形晶振 x2</li>
<li>W25Q128JVSIQ x2</li>
</ul>
</li>
<li>Type-C USB线缆 x1</li>
<li>FPGA JTAG烧写器和线缆 x1</li>
</ul>
<p>包装所有内容可以见下图：</p>
<div class="hint-container info">
<p class="hint-container-title">相关信息</p>
<p>包装中配发的Type-C USB线缆可能对于某些同学来说不够长，可以选用更长线材长度的Type-C线，但是需要自行确认Type-C线材的质量符合板卡的通信和供电能力。</p>
</div>
<h3> 板卡介绍</h3>
<p>主要介绍，先放一张图，然后依照图序分别展开介绍每个功能外设。可以参考正点原子的文档。</p>
<ul>
<li>尺寸</li>
</ul>
<p>板卡正面.png</p>
<p>板卡反面.png</p>
<h3> 上电测试</h3>
<div class="hint-container warning">
<p class="hint-container-title">调试注意事项</p>
<p>请同学们在实际操作板卡前仔细阅读并确认下面各个注意事项内容，尤其是之前没有嵌入式调试经历的同学，请务必遵守下面的各注意事项：</p>
<ul>
<li>接触板卡和其他物料前请确认双手已经保持干燥。</li>
<li>接触板卡之前，先找一个金属物体摸一下，以释放人体上可能带有的静电。</li>
<li>拿取板卡时，请拿电路板的板边，而不要捏着芯片，以防止人体多余的静电传导到芯片上。</li>
<li>使用Type-C线缆供电时，请优先使用PC的USB3.0接口，以尽可能保证供电稳定。</li>
<li>板卡上有电源选择开关和滑动开关，上电前请确认它们都被正确拨动到某一侧，而非中间位置。</li>
<li>SoC板卡和FPGA核心板不要在带电情况下插接，以防止这种非正确的热插拔操作导致的栓锁效应，损坏芯片。</li>
<li>微动拨码开关不要在带电情况下拨动。</li>
<li>电源一经接通，若观察到有如冒烟、异常气味、放电的声光、元器件发烫等异常现象时，尤其当听到“滋滋滋”的<strong>噪声啸叫</strong>时，请立即<strong>切断电源</strong>。</li>
</ul>
</div>
<div class="hint-container info">
<p class="hint-container-title">噪声啸叫</p>
<p>噪声啸叫英文为Acoustic Noise，常分为电感啸叫和电容啸叫。其中电感啸叫最常见，电感啸叫多是由于未正确选择器件参数，负载不稳定或轻载过载等导致的，而<strong>负载不稳定</strong>往往是主因，这意味着板卡上某个地方可能存在短路。</p>
</div>
<ul>
<li>硬件操作</li>
</ul>
<p>首先，同学们需要从<strong>网格防静电袋</strong>中拿出板卡，并从<strong>硬质防静电袋</strong>中取出一个25MHz的晶振，然后将晶振按照正确方向插入到三期板卡的晶振插座中。晶振管脚要比插座的插槽深度要长一些，当发现用手插入晶振时稍用力已无法再进一步插入后即可，插入的方向见下图：</p>
<p>晶振正确插入时方向.png</p>
<p>晶振正确插入时深度.png</p>
<div class="hint-container warning">
<p class="hint-container-title">注意</p>
<ul>
<li>不要将晶振的方向插反了，<strong>这个上电前同学们需要再确认下</strong>。</li>
<li>可以用手直接取出和插拔晶振，但是要注意手尽量不要触碰到晶振的管脚。</li>
<li>推荐通过抓住晶振的金属外壳来取出和插拔晶振。</li>
</ul>
</div>
<p>晶振正确插入后，硬件上还需要使用微动拨码开关正确设置SoC芯片的工作状态，具体来说需要两步：</p>
<ul>
<li>使能PLL输出，选择PLL输出核时钟的频率。</li>
<li>选通特定学号的处理器核。</li>
</ul>
<p>在做三期SoC的后端集成时，我们给每个同学的核都分配了一个序号，可以通过这个序号选通到同学们自己的核。首选请同学们先打开 <a href="https://oscc-ysyx-web-project.github.io/ysyx-website/board/official/" target="_blank" rel="noopener noreferrer">三期处理器核序号和学号对应表</a>，然后按照自己的学号来查找核序号是多少，比如学号为<code>ysyx_210000</code>的核序号为<code>1</code>。</p>
<p>现在解释下拨码开关的每个位的定义和功能，板卡上共有两个拨码开关，左边的拨码开关有4位拨码，是用来<strong>设置时钟输出状态的</strong>。右边的拨码开关有6位拨码，是用来<strong>设置核选通状态的</strong>。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/dip-switch-1.png" alt="拨码开关位功能定义" tabindex="0" loading="lazy"><figcaption>拨码开关位功能定义</figcaption></figure>
<p>4位拨码开关功能定义(从左到右)：</p>
<ul>
<li>PLL时钟使能位(1位)</li>
<li>PLL输出时钟频率选择位(3位)</li>
</ul>
<p>6位拨码开关功能定义(从左到右)：</p>
<ul>
<li>未定义(1位)</li>
<li>处理器核选择位(5位)</li>
</ul>
<div class="hint-container warning">
<p class="hint-container-title">注意</p>
<p>6位拨码开关的最高位 <strong>(左边数第一个)</strong> 没有定义功能。</p>
</div>
<p>拨码开关设置分成两部分，第一部分是设置PLL时钟使能位和PLL输出核的时钟频率，我们建议<strong>先将PLL输出核时钟频率设置成25MHz，并先从低频率开始测试</strong>。当同学们的核能够在25MHz核时钟下跑通我们提供的所有测试程序后，可以再去尝试逐步提高处理器核时钟频率。现在介绍下拨码开关位和SoC上信号的对应关系，其中三期SoC的RCG(全局时钟复位模块)如下图所示：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/rcg-intro.png" alt="三期SoC的RCG模块" tabindex="0" loading="lazy"><figcaption>三期SoC的RCG模块</figcaption></figure>
<p>其中拨码开关的PLL时钟使能位对应于上图左上角红框中的<code>clk_sel</code>，当使能该位后，处理器核时钟<code>clk_core</code>使用PLL的输出时钟，此时需要将拨码开关上的PLL时钟使能位设置为<code>ON</code>。失能该位时，<code>clk_core</code>直接使用外部晶振时钟，此时需要将拨码开关上的PLL时钟使能位设置为<code>OFF</code>。PLL输出时钟频率选择位对应于上图左上角红框中的<code>pll_cfg[2:0]</code>，用于设置PLL输出时钟的频率，也就是处理器核时钟频率。<strong>拨码开关位和PLL输出核时钟频率对应</strong>关系如下表格所示：</p>
<div class="freq_table_center">
<table>
<thead>
<tr>
<th style="text-align:center">PLL输出时钟频率选择位(0表示OFF档位, 1表示ON档位)</th>
<th style="text-align:center">处理器核时钟频率</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center">3'b000</td>
<td style="text-align:center">25MHz</td>
</tr>
<tr>
<td style="text-align:center">3'b001</td>
<td style="text-align:center">50MHz</td>
</tr>
<tr>
<td style="text-align:center">3'b010</td>
<td style="text-align:center">100MHz</td>
</tr>
<tr>
<td style="text-align:center">3'b011</td>
<td style="text-align:center">150MHz</td>
</tr>
<tr>
<td style="text-align:center">3'b100</td>
<td style="text-align:center">200MHz</td>
</tr>
<tr>
<td style="text-align:center">3'b101</td>
<td style="text-align:center">250MHz</td>
</tr>
<tr>
<td style="text-align:center">3'b110</td>
<td style="text-align:center">300MHz</td>
</tr>
<tr>
<td style="text-align:center">3'b111</td>
<td style="text-align:center">350MHz</td>
</tr>
</tbody>
</table>
</div>
<p>比如当PLL输出位拨码调整到<code>OFF-OFF-OFF</code>时，表示此时PLL输出核时钟频率为25MHz，事实上 <em><strong>拨码开关位功能定义</strong></em> 一图中的时钟设置就恰好是25MHz。</p>
<div class="hint-container tip">
<p class="hint-container-title">提示</p>
<p>上面 <em><strong>拨码开关位和核时钟频率对应表</strong></em> 中拨PLL输出时钟频率选择位<strong>设置的最低位对应于板子上拨码开关的4号位</strong>。所以如果要将PLL输出时钟频率倍频到200MHz，则需要将PLL输出时钟选择位拨码调整到ON-OFF-OFF(对应拨码开关的2位-3位-4位)，如下图所示：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/dip-switch-2.png" alt="使能PLL并将PLL倍频到200MHz的拨码开关设置" tabindex="0" loading="lazy"><figcaption>使能PLL并将PLL倍频到200MHz的拨码开关设置</figcaption></figure>
</div>
<div class="hint-container tip">
<p class="hint-container-title">提示</p>
<ul>
<li>拨码开关上面<strong>如果</strong>带有<strong>黄色防尘薄膜</strong>，需要先撕下来。</li>
<li>板卡上的机械开关选用的是 1.27mm 间距的微动拨码开关。这种开关每一位拨码比较小，直接用手不好拨动，可以使用镊子，曲别针等带尖头的物品拨动，<strong>当使用尖头物品请注意使用安全</strong>。</li>
</ul>
</div>
<p>拨码开关设置的第二部分是选通自己的处理器核，一生一芯三期将多个同学们的核集成到一个SoC中，并使用外部信号线的高低电平来选通不同的核，该外部信号线由拨码开关上的<strong>处理器核选择位</strong>实现，<strong>处理器核选择位</strong>对应于下面三期SoC架构图中左边红框中的<code>core_dip[4:0]</code>：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/soc-intro.png" alt="三期SoC架构图" tabindex="0" loading="lazy"><figcaption>三期SoC架构图</figcaption></figure>
<p>处理器核选择位的拨码仍然采用的是<strong>正逻辑</strong>。结合下图例子更方便理解，比如同学们要选择序号为3的核，此时拨码开关应该设置成下图中的样子：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/dip-switch-3.png" alt="拨码开关与序号对应关系" tabindex="0" loading="lazy"><figcaption>拨码开关与序号对应关系</figcaption></figure>
<p>选通核的五位拨码开关从左到右<strong>位权</strong>依次为<code>16, 8, 4, 2, 1</code>。这样选择序号为<code>1</code>的核，则其对应的编码为<code>5'b00001</code>。由于是<strong>正逻辑</strong>，所以对应拨码位设置从左到右依次为<code>OFF-OFF-OFF-OFF-ON</code>。如果要选择序号为<code>6</code>的核，则其对应的编码为<code>5'b00110</code>，对应拨码位设置从左到右依次为<code>OFF-OFF-ON-ON-OFF</code>。</p>
<p>再举个完整拨码开关设置的例子，比如要选择核序号为<code>7</code>的核进行测试，并希望处理器核时钟工作在25MHz，则拨码开关的设置应如下图所示：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/dip-switch-4.png" alt="使能PLL，PLL输出核时钟为25MHz，选择核序号为7的拨码开关设置" tabindex="0" loading="lazy"><figcaption>使能PLL，PLL输出核时钟为25MHz，选择核序号为7的拨码开关设置</figcaption></figure>
<div class="hint-container danger">
<p class="hint-container-title">拨码开关切换</p>
<ul>
<li>拨码开关也需要和滑动开关一样上电前被正确拨动到某一侧，而非中间位置（机械死区），以防止拨码状态电平的不稳定。</li>
<li>不要带电拨动拨码开关，带电操作可能会导致板卡电源网络出现较大的浪涌电流，影响板卡的工作稳定性，甚至会烧坏板卡。</li>
</ul>
</div>
<p>至此已经介绍完所有的硬件操作内容，下面蒋介绍软件工具的使用。板卡在发放给同学们前已经提前烧录好了测试程序，可以用来检测板卡和SoC芯片是否能够正常工作，文档以下均采用 <strong>Win11专业版</strong> 作为软件测试平台。</p>
<ul>
<li>安装串口驱动</li>
</ul>
<p>我们三期板卡上用的串口芯片是CP2102，所以需要提前在电脑上安装CP2102串口的驱动，否则电脑无法识别出CP2102的串口。如果大家电脑上已经安装过该驱动，则不需要再次安装。具体检查方法如下：</p>
<p>同学们先将配件中的 Type-C USB 线缆的一头插入到SoC板卡的 <strong><code>VBUS1</code></strong> 口中，另一头插入到电脑的 USB 口中，确认滑动开关 <strong><code>SW1</code></strong> 和 <strong><code>SW2</code></strong> 拨动到了上侧，而 <strong><code>HFP-MODE</code></strong> 拨动到了右侧：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/uart-1.png" alt="滑动开关设置" tabindex="0" loading="lazy"><figcaption>滑动开关设置</figcaption></figure>
<p>然后按下 <strong><code>PWR</code></strong> 自锁开关给板卡供电，当正确供电时，板卡上 <strong><code>SW2</code></strong> 上侧的红色 <strong><code>LED</code></strong>  会被点亮：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/uart-2.png" alt="给板卡供电" tabindex="0" loading="lazy"><figcaption>给板卡供电</figcaption></figure>
<p>接着 <em><strong>WIN+X</strong></em> 组合键，在弹出的选项中点击 <em><strong>设备管理器</strong></em> 选项，如果 <em><strong>设备管理器---&gt;端口(COM和LPT)</strong></em> 中显示类似下图中带有 <code>CP210x</code> 字样的端口图标，则说明串口驱动已经安装成功，不需要再安装 CP2102 驱动：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-1.png" alt="设备管理器显示CP2102端口" tabindex="0" loading="lazy"><figcaption>设备管理器显示CP2102端口</figcaption></figure>
<div class="hint-container tip">
<p class="hint-container-title">提示</p>
<p>上图端口图标后圆括号中的 <strong><code>COMx</code></strong> 后接着的数字不一定是图中的 <strong><code>15</code></strong>，这个是电脑自动分配的，对测试没有影响。</p>
</div>
<p>如果在 <em><strong>其他设备</strong></em> 选项中出现类似下图中的黄色叹号图标，则说明电脑没有安装过CP2102的驱动，需要使用我们提供的软件包安装相应的CP2102驱动：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-2.png" alt="在其他设备中出现黄色叹号" tabindex="0" loading="lazy"><figcaption>在其他设备中出现黄色叹号</figcaption></figure>
<p>CP2102驱动的具体安装方法如下：同学们需要先进入 <code>ysyx3_pcb_software/cp2102 driver</code> 目录中，然后双击 <code>CP2102xVCPInstaller_x64.exe</code> 来安装64位驱动。同学们的电脑如果只支持32位的话，则双击 <code>CP2102xVCPInstaller_x86.exe</code> 来安装32位驱动：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-3.png" alt="安装CP2102驱动程序" tabindex="0" loading="lazy"><figcaption>安装CP2102驱动程序</figcaption></figure>
<p>之后按照安装程序引导界面来安装驱动。当驱动安装完成后，再次使用前面介绍的方法打开设备管理器，如果在 <em><strong>端口(COM和LPT)</strong></em> 中显示出CP2102的端口号，则说明驱动安装成功。</p>
<details class="hint-container details"><summary>CP2102 设备识别问题</summary>
<p>如果在 <em><strong>其他设备</strong></em> 选项中显示 <strong>Verifone USB to Printer</strong> 或者 <strong>Verifone USB to Modem</strong> ，则说明电脑已经安装过CP2102的驱动，但是没有被成功识别出来：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-prb-1.png" alt="CP2102设备识别问题" tabindex="0" loading="lazy"><figcaption>CP2102设备识别问题</figcaption></figure>
<p>此时需要更新下驱动，具体方法如下：</p>
<ul>
<li>右键 <strong>Verifone USB to Printer</strong> 或者 <strong>Verifone USB to Modem</strong> 并点击更新驱动选项：</li>
</ul>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-prb-2.png" alt="右键点击更新驱动" tabindex="0" loading="lazy"><figcaption>右键点击更新驱动</figcaption></figure>
<ul>
<li>然后在弹出的窗口中点击 <em><strong>让我从计算机上的可用驱动程序程序列表中选取</strong></em> ：</li>
</ul>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-prb-3.png" alt="从电脑上选取驱动程序" tabindex="0" loading="lazy"><figcaption>从电脑上选取驱动程序</figcaption></figure>
<ul>
<li>在弹出的窗口中，选择显示 <em><strong>所有设备</strong></em> ，并点击 <em><strong>下一页</strong></em> ：</li>
</ul>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-prb-4.png" alt="选择设备类型" tabindex="0" loading="lazy"><figcaption>选择设备类型</figcaption></figure>
<ul>
<li>在弹出的窗口的左边设备列表中选择 <em><strong>Silicon Labs</strong></em> ，然后在右边详细列表中选择第一个，然后点击 <em><strong>下一页</strong></em> ：</li>
</ul>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-prb-5.png" alt="选择驱动程序" tabindex="0" loading="lazy"><figcaption>选择驱动程序</figcaption></figure>
<ul>
<li>在弹出的警告框中，点击 <em><strong>是</strong></em> ：</li>
</ul>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/cp2102-prb-6.png" alt="更新驱动" tabindex="0" loading="lazy"><figcaption>更新驱动</figcaption></figure>
<p>这样重新插入 USB 线缆后，就可以在设备管理器中显示出端口号了。</p>
</details>
<ul>
<li>安装串口调试软件</li>
</ul>
<p>当电脑能够成功识别出 CP2102 端口号后，需要使用串口调试软件来和板卡进行通信。目前市场上常用的串口调试软件有很多，比如Minicom、MobaXterm、Xshell、SecureCRT、Cutecom和WindTerm 等等，<strong>本文档选择的串口调试软件是MobaXterm</strong>。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/mobaxterm-intro-1.png" alt="MobaXterm软件" tabindex="0" loading="lazy"><figcaption>MobaXterm软件</figcaption></figure>
<p>MobaXterm是一款面向Window平台的，支持 SSH、X11、VNC、FTP和SERIAL等多种协议的强大终端工具。可以访问 <a href="https://mobaxterm.mobatek.net/" target="_blank" rel="noopener noreferrer">MobaXterm的官网</a> 获得更加详细的信息。</p>
<div class="hint-container info">
<p class="hint-container-title">串口调试软件选择</p>
<p>推荐同学们使用MobaXterm软件，但是同学们也可以自行选择其他串口调试软件使用。</p>
</div>
<p>首先，同学们需要访问MobaXterm的<a href="https://putty.org/" target="_blank" rel="noopener noreferrer">官网</a> 并下载符合自己电脑版本的安装包，并按照指引成功安装完MobaXterm。当安装完MobaXterm后，打开该软件，会显示类似下图的界面：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/mobaxterm-intro-2.png" alt="MobaXterm软件" tabindex="0" loading="lazy"><figcaption>MobaXterm软件</figcaption></figure>
<p>然后需要按照下图创建一个串口会话(Serial Session)，具体步骤如下：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/mobaxterm-intro-3.png" alt="新建串口会话" tabindex="0" loading="lazy"><figcaption>新建串口会话</figcaption></figure>
<ol>
<li>点击MobaXterm工具栏第一个的 <em><strong>Session</strong></em>。</li>
<li>然后在弹出的窗口中选择 <em><strong>Serial</strong></em>。</li>
<li>在 <em><strong>Basic Serial settings</strong></em> 中的 <em><strong>Serial port</strong></em> 下拉框中选择前面识别出的带有 <em><strong>Silicon Labs CP210x USB to UART xxx</strong></em> 字样的串口。</li>
<li>在 <em><strong>Speed(bps)</strong></em> 下拉框中设置波特率为 <em><strong>115200</strong></em>。</li>
<li>在下面 <em><strong>Advanced Serial settings</strong></em> 的确认参数为：
<ol>
<li><em><strong>Data bits:</strong></em> 8</li>
<li><em><strong>Stop bits:</strong></em> 1</li>
<li><em><strong>Parity:</strong></em> None</li>
<li><em><strong>Flow control:</strong></em> None</li>
</ol>
</li>
</ol>
<p>将板卡用Type-C线缆和电脑相连，然后使用上面介绍的方法打开已经配置过的串口Session，如果没问题，则会打开黑色背景的窗口：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/mobaxterm-intro-3-1.png" alt="正确打开串口Session" tabindex="0" loading="lazy"><figcaption>正确打开串口Session</figcaption></figure>
<p>至此串口Session配置完成，但为了能够<strong>在窗口中正确地显示换行</strong>，还需要对会话进行设置，具体步骤如下图所示：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/mobaxterm-intro-4.png" alt="修改串口换行显示1" tabindex="0" loading="lazy"><figcaption>修改串口换行显示1</figcaption></figure>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/mobaxterm-intro-5.png" alt="修改串口换行显示2" tabindex="0" loading="lazy"><figcaption>修改串口换行显示2</figcaption></figure>
<ol>
<li>在打开的窗口中任意地方鼠标右击，在弹出的选项中点击 <em><strong>Change terminal settings...</strong></em> 。</li>
<li>然后在弹出的窗口中勾选 <em><strong>Implicit CR in every LF</strong></em> 复选框。</li>
</ol>
<div class="hint-container tip">
<p class="hint-container-title">Implicit CR in every LF 选项含义</p>
<p>由于我们板卡上的测试程序是使用 <strong><code>"\n"(LF)</code></strong> 进行换行的，但是Win下换行格式是 <strong><code>"\r\n"(CR LF)</code></strong> ，所以需要设置PuTTY在每次接收到 <strong><code>"\n"(LF)</code></strong> 时在其前面隐式添加 <strong><code>"\r"(CR)</code></strong> ，这样才能在 Win 下正确地显示换行。这个选项与 Win，Linux 和 Mac 系统下对换行的处理方式不同有关，感兴趣的同学们可以自行上网了解相关内容。</p>
</div>
<p>当能够正确使用MobaXterm打开串口Session后，请先按动电源开关 <strong><code>PWR</code></strong> 以关闭电源，然后确认FPGA核心板的启动模式选择拨码开关 <strong><code>FPGA-BOOT</code></strong> 拨到了 <strong><code>FLASH</code></strong> 档位，表示此时FPGA核心板从自己板载的Flash中加载硬件系统，因为FPGA板卡在发给同学们之前已经将访存必须的FPGA侧的硬件系统固化在了核心板板载的Flash上，所以需要将档位设置到 <strong><code>FLASH</code></strong>。具体档位含义在拨码开关右侧的白色丝印上：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/uart-3.png" alt="FPGA核心板启动模式设置" tabindex="0" loading="lazy"><figcaption>FPGA核心板启动模式设置</figcaption></figure>
<ul>
<li>板卡复位
确认完FPGA启动模式后，按照上面介绍的步骤启动板卡电源，并正确打开串口Session窗口。然后按动开关 <strong><code>CORE-RESET</code></strong> 对SoC板卡执行一次复位：</li>
</ul>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/uart-4.png" alt="按动复位开关执行SoC复位" tabindex="0" loading="lazy"><figcaption>按动复位开关执行SoC复位</figcaption></figure>
<div class="hint-container warning">
<p class="hint-container-title">复位功能注意事项</p>
<ul>
<li>由于SoC板卡上没有<strong>上电自动复位电路</strong>，所以需要同学们在板卡上电后按动复位开关执行<strong>一次手动复位</strong>。</li>
<li>复位信号是通过机械开关产生的，<strong>没有设计去抖电路</strong>，而且FPGA核心板侧复位<strong>异步于</strong>SoC板卡侧复位，如果SoC板卡的复位在FPGA核心板复位之前完成，则会由于访存请求得不到响应而卡死，现象是串口只输出 <code>Loading program size ...</code> 。<strong>此时只需再次按动板卡上的复位开关即可</strong>。</li>
<li>复位开关的按动时间可以长一些，以产生稳定的低电平复位信号。</li>
</ul>
</div>
<p>当复位开关被按下后，如果一切设置都正确，串口会打印出Rt-Thread测试程序的加载和执行过程。串口打印出 <strong><code>msh /&gt;</code></strong> 之后会停止，并开始接受用户的输入。同学们可以直接使用键盘在窗口中键入命令。比如输入 <strong><code>help</code></strong> 会打印Rt-Thread支持的命令，输入 <strong><code>list_timer</code></strong> 则会打印Rt-Thread正在运行中的所有定时器。和其他shell一样，<strong><code>msh</code></strong> 在键入命令时也是支持 <strong><code>tab</code></strong> 补全的：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/rtthread.png" alt="运行RT-Thread测试程序" tabindex="0" loading="lazy"><figcaption>运行RT-Thread测试程序</figcaption></figure>
<p>至此，板卡的硬件测试完成，下面将更加详细地介绍板卡。</p>
<div class="hint-container info">
<p class="hint-container-title">板卡或者耗材损坏/缺失/丢失怎么办？</p>
<ul>
<li>每个板卡在发放给学生前都会进行硬件和软件测试，若自快递签收后一周内，板卡，FPGA损坏，或者耗材有缺失，可以联系项目组更换。</li>
<li>项目组会在板卡中额外提供若干耗材 (晶振和Flash)，若消耗完毕或丢失，项目组可提供参考网购链接，由同学们自行购买。</li>
</ul>
</div>
<div class="hint-container info">
<p class="hint-container-title">安装/拆卸FPGA核心板</p>
<p>本SoC配套的FPGA核心板是一种 <a href="https://en.wikipedia.org/wiki/System_on_module" target="_blank" rel="noopener noreferrer">SoM(System on Module)</a>，采用的是SODIMM 204P接口(DDR3兼容标准接口)。这种接口常用于笔记本电脑内存模组，默认FPGA核心板已经插入到插槽中，一般不需要拆卸，如果确有需要，需要同学们自己操作，具体方法如下：</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/sodimm-1.png" alt="安装FPGA核心板" tabindex="0" loading="lazy"><figcaption>安装FPGA核心板</figcaption></figure>
<p>安装FPGA核心板时把FPGA核心板以30度倾角插入到插槽中，<strong>并确保所有金手指插入的深度都一致</strong>，然后两手同时抓住两边往下按，直到两边被压到插槽的<strong>固定簧片</strong>之下，听到“卡塔”一声就可以了。拆卸核心板过程则相反，轻轻向两侧拨动固定簧片，FPGA核心板会自动弹起，然后向外取出即可。</p>
</div>
<div class="hint-container danger">
<p class="hint-container-title">Custom Title</p>
<p>A custom danger container with <code>code</code>, <a href="#demo">link</a>.</p>
<div class="language-javascript line-numbers-mode" data-ext="js"><div class="line-numbers" aria-hidden="true"><div class="line-number"></div></div></div></div>
<h3> 硬件设计</h3>
<div class="hint-container info">
<p class="hint-container-title">设计约束</p>
</div>
<div class="hint-container info">
<p class="hint-container-title">设计插曲</p>
</div>
<h3> 程序烧写和测试</h3>
<h3> FPGA板卡外设</h3>
<h2> 其他资源</h2>
<p>对接PPT内容，你可以从这里获得。</p>
<h3> 硅后测试</h3>
<h2> 文档勘误与致谢</h2>
<p>项目组鼓励和欢迎同学们对本文档提出宝贵的意见和反馈，目前项目组使用 <a href="https://github.com/oscc-ysyx-web-project/ysyx-website/issues" target="_blank" rel="noopener noreferrer">Github issue</a> 来追踪这些反馈，本文档致力于遵守开源软件开发中公认的最佳实践，所以当你觉得有提出的必要时，请大胆地发起issue吧！😄</p>
<h3> 致谢列表</h3>
<ul>
<li>感谢粟金伦同学在测试板卡时发现的板卡插接深度不够可能导致板卡信号断路问题，现在已经补充到相关注意事项中。</li>
<li>感谢粟金伦同学建议使用 PuTTY/MobaXterm 软件来做板卡测试流程演示用的串口上位机软件，本文档已经使用 MobaXterm 重写了有关章节。</li>
</ul>
]]></content:encoded>
      <enclosure url="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/board/dip-switch-1.png" type="image/png"/>
    </item>
    <item>
      <title>内容2</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/board/official/boards/board-2/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/board/official/boards/board-2/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">内容2</source>
      <description>二级标题 三级标题 四级标题</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Sat, 17 Jun 2023 06:15:09 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 二级标题</h2>
<h3> 三级标题</h3>
<h4> 四级标题</h4>
]]></content:encoded>
    </item>
    <item>
      <title>学生成果</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/achieve/achieve-student.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/achieve/achieve-student.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">学生成果</source>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Fri, 16 Jun 2023 11:41:37 GMT</pubDate>
    </item>
    <item>
      <title>助教团队</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/achieve/achieve-teacher.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/achieve/achieve-teacher.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">助教团队</source>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Fri, 16 Jun 2023 11:41:37 GMT</pubDate>
    </item>
    <item>
      <title>联系我们</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/contact/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/contact/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">联系我们</source>
      <description>线下地址：北京开源芯片研究院; 交流合作：opensource-talents@bosc.ac.cn; 问题反馈：miaoyuyang@ict.ac.cn; 交流渠道 微信公众号 B站视频号 | :---::---:| | [qrcode-container] { display: block; border-radius: 5px; overflow...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Fri, 16 Jun 2023 11:41:37 GMT</pubDate>
      <content:encoded><![CDATA[<ul>
<li>线下地址：北京开源芯片研究院</li>
<li>交流合作：opensource-talents@bosc.ac.cn</li>
<li>问题反馈：miaoyuyang@ict.ac.cn</li>
</ul>
<div class="hint-container info">
<p class="hint-container-title">交流渠道</p>
<blockquote>
<table>
<thead>
<tr>
<th style="text-align:center">微信公众号</th>
<th style="text-align:center">B站视频号</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center"><a qrcode-container="" :href="qrcodeWeChat" target="_blank"></a></td>
<td style="text-align:center"><a qrcode-container="" :href="qrcodeBiliBili" target="_blank"></a></td>
</tr>
</tbody>
</table>
</blockquote>
</div>
]]></content:encoded>
    </item>
    <item>
      <title>企业委托</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/job/job-company.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/job/job-company.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">企业委托</source>
      <description>北京开源芯片研究院 企业介绍 近年来，RISC-V快速发展，已经成为当前国际科技竞争的焦点。为提升我国集成电路设计水平，建设与国际开源社区对接的技术平台，北京市和中科院高度重视RISC-V发展，组织国内一批行业龙头企业和顶尖科研单位于2021年12月6日发起成立北京开源芯片研究院。研究院以开源开放凝聚产业发展共识，以协同创新激发应用牵引潜力，着力推进R...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Fri, 16 Jun 2023 11:41:37 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 北京开源芯片研究院</h2>
<h3> </h3>
<p>近年来，RISC-V快速发展，已经成为当前国际科技竞争的焦点。为提升我国集成电路设计水平，建设与国际开源社区对接的技术平台，北京市和中科院高度重视RISC-V发展，组织国内一批行业龙头企业和顶尖科研单位于2021年12月6日发起成立北京开源芯片研究院。研究院以开源开放凝聚产业发展共识，以协同创新激发应用牵引潜力，着力推进RISC-V创新链和产业链的加速融合，加速科技创新成果产业化落地，加快打造全球领先的RISC-V产业生态。</p>
<table>
<thead>
<tr>
<th style="text-align:center">招聘优势</th>
<th style="text-align:center">具体内容</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center">基础保障</td>
<td style="text-align:center">五险一金、带薪年假、带薪病假、定期体检</td>
</tr>
<tr>
<td style="text-align:center">技能提升</td>
<td style="text-align:center">岗位培训、专家讲座、开芯沙龙、行业交流</td>
</tr>
<tr>
<td style="text-align:center">福利待遇</td>
<td style="text-align:center">加班补助、节日福利、生日福利、团建活动</td>
</tr>
<tr>
<td style="text-align:center">能量补充</td>
<td style="text-align:center">工作午餐、各种零食</td>
</tr>
<tr>
<td style="text-align:center">人文关怀</td>
<td style="text-align:center">免费工装、团队周边</td>
</tr>
</tbody>
</table>
<h3> </h3>
<ul>
<li>邮箱：hr@bosc.ac.cn或qinlin@bosc.ac.cn。</li>
<li>电话：010-62685701/5702。</li>
<li>地址：北京市海淀区草桥七号院。</li>
</ul>
<h3> </h3>
<ul>
<li>2024-2025届/计算机与电子信息及相关专业/硕士及以上学历（优秀者可放宽至本科）。计算机体系结构和微电子等专业以及对RISC-V有所了解的同学、参与过“一生一芯”计划的同学优先。</li>
<li>每周到岗3天及以上，可连续实习6个月及以上。</li>
</ul>
<h3> </h3>
<h4> 01 CPU前端设计验证</h4>
<p><strong>岗位职责</strong></p>
<ul>
<li>使用Chisel/Verilog语言进行CPU的开发。</li>
<li>负责使用前沿领域技术对模块级进行设计和性能分析。</li>
<li>协助验证工程师进行系统级仿真验证、覆盖率分析、FPGA验证、芯片调试。</li>
<li>参与芯片架构设计和Spec定义。</li>
<li>负责设计文档的撰写。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>理工科学生，研究院提供CPU设计/验证以及前后端协同开发等相关知识的培训。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉CPU微体系结构者优先。</li>
<li>熟悉Chisel、Scala、Java、Verilog、SystemVerilog或UVM者优先。</li>
</ul>
<p><strong>备注信息</strong></p>
<ul>
<li>参与过“一生一芯”计划者优先。实习期至少六个月。</li>
</ul>
<h4> 02 CPU物理设计</h4>
<p><strong>岗位职责</strong></p>
<ul>
<li>完成先进工艺下（7nm/5nm）高性能RISC-V处理器核的物理设计。</li>
<li>负责完成从数字网表到GDS的相关数字后端工作，并参与版图规划。</li>
<li>完成布局布线，低功耗设计，EM及电压降分析。</li>
<li>完成静态时序分析，功耗分析，信号完整性分析。</li>
<li>完成物理验证，如DRC、ERC、LVS等。</li>
<li>协同前端人员完成STA、功耗分析、SI分析，并优化时序、功耗、面积。</li>
<li>负责设计文档的撰写。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>硕士及以上学历。</li>
<li>具备良好的半导体器件、电路、信号处理等专业知识储备。</li>
<li>熟悉使用后端EDA工具软件（如Innovus、Synopsys Design Compiler、IC Compiler等），熟悉后端设计流程。</li>
<li>熟悉UNIX、LINUX操作系统，熟悉Shell、Tcl、Perl等编程语言。</li>
<li>有高性能处理器核物理设计经验者优先。</li>
<li>有动态电路、CAM和多端口RAM设计经验者优先。</li>
<li>有ARM A76级别以上处理器核物理设计经验者优先。</li>
<li>具备较好的沟通、学习能力，具有团队合作精神。</li>
</ul>
<p><strong>备注信息</strong></p>
<ul>
<li>无。</li>
</ul>
<h4> 03 IC前端设计验证</h4>
<p><strong>岗位职责</strong></p>
<ul>
<li>参与制定SoC芯片规格，根据总体设计要求进行模块详细设计。</li>
<li>根据模块规格要求，与软件确定软硬件划分，完成数字电路模块详细设计。负责所设计模块基本功能验证。</li>
<li>参与高性能RISC-V处理器核、DDR、PCIe、GPU、媒体编解码、GMAC等关键IP核的开发工作。</li>
<li>负责前端设计工作，包括电路综合、时序检查、形式验证等。</li>
<li>负责对模块集成、验证、测试和调试。</li>
<li>承担所做工作的流程规范建设。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>硕士及以上学历。</li>
<li>具备良好的计算机体系结构等专业知识储备，熟悉处理器架构。</li>
<li>熟练掌握Verilog语言，可编写Testbench进行模块及系统级验证。</li>
<li>熟悉Chisel，或具备Chisel开发经验者更佳。</li>
<li>熟悉UNIX、LINUX操作系统，熟悉Shell、Tcl、Perl等编程语言。</li>
<li>具备较好的沟通、学习能力，具有团队合作精神。</li>
</ul>
<p><strong>备注信息</strong></p>
<ul>
<li>无。</li>
</ul>
<h4> 04 IC物理设计</h4>
<p><strong>岗位职责</strong></p>
<ul>
<li>负责完成从数字网表到GDS的相关数字后端工作，并参与版图规划。</li>
<li>完成布局布线，低功耗设计，EM及电压降分析。</li>
<li>完成静态时序分析，功耗分析，信号完整性分析。</li>
<li>完成物理验证，如DRC、ERC、LVS等。</li>
<li>协同前端人员完成STA、功耗分析、SI分析，并优化时序、功耗、面积。</li>
<li>负责设计文档的撰写。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>理工科学生：提供IC设计/验证以及前后端协同开发等知识的培训。</li>
<li>具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。</li>
<li>熟悉CPU微体系结构者优先。</li>
<li>熟悉Chisel、Scala、Java、Verilog、SystemVerilog或UVM者优先。</li>
</ul>
<p><strong>备注信息</strong></p>
<ul>
<li>参与过“一生一芯”计划者优先。</li>
<li>实习期至少六个月。</li>
</ul>
<h4> 05 DDR控制器设计</h4>
<p><strong>岗位职责</strong></p>
<ul>
<li>确定DDR子系统的关键指标。</li>
<li>项目初期，评估DDR子系统的性能，参与芯片总线架构设计与实现。</li>
<li>负责DDR子系统的相关设计和集成工作。</li>
<li>撰写DDR4等控制器的微架构/设计文档，开发RTL代码，支持验证工作。</li>
<li>指导和协助DDR的物理实现，支持DDR在FPGA系统的调试。</li>
<li>负责芯片回片之后的相关调试。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>深入了解DDR/AXI/DFI/APB/AHB等协议，理解DDR发展趋势。</li>
<li>熟悉DDR的硬件结构、实现和验证。</li>
<li>至少掌握System Verilog、Verilog和Chisel一种语言。</li>
<li>熟悉芯片设计流程，熟悉综合、时序分析、低功耗、形式验证和异步时钟检查。</li>
<li>良好的英文阅读能力。</li>
<li>积极进取，愿意接受挑战。</li>
</ul>
<p><strong>备注信息</strong></p>
<ul>
<li>有DDR子系统的研发、回片调试和成功量产的经验着优先。</li>
<li>实习生可以放宽条件。</li>
</ul>
<h4> 06 编译器设计</h4>
<p><strong>岗位职责</strong></p>
<ul>
<li>参与编译器相关软件的设计和实现。</li>
<li>分析和开发基准测试和测试应用程序。</li>
<li>设计文档、测试文档及其他相关文档的编写和维护技能和经验。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>计算机科学、自动化、电子与信息、数学等理工类相关专业本科及以上学历。</li>
<li>具有较强的责任心和学习能力，工作态度积极，敢于迎接挑战。</li>
<li>具有C/C++编程经验，有一定算法和数据结构基础。</li>
<li>了解计算机体系结构、操作系统和编译优化。</li>
<li>了解开发、测试、交付和维护生产质量的软件。</li>
<li>拥有开源软件开发经验、为开源项目做过贡献以及与开源社区有合作经验者优先。</li>
</ul>
<p><strong>备注信息</strong></p>
<ul>
<li>无。</li>
</ul>
<h4> 07 C++开发</h4>
<p><strong>岗位职责</strong>
给香山开源处理器搭建性能模拟器、进行设计空间探索。工作内容包括并不限于以下：</p>
<ul>
<li>参与高性能RISC-V CPU架构研发。</li>
<li>参与性能分析与调优。</li>
<li>与RTL开发工程师协调架构的具体实现、性能对齐。</li>
<li>负责设计文档的撰写。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>计算机科学与技术等相关专业本科及以上学历，计算机组成原理、操作系统、体系结构等课程基础扎实。</li>
<li>熟练运用C++，Debug能力优秀。</li>
<li>能熟练使用搜索引擎、技术文档，从StackOverflow、Mailing list、社区Issue里面寻找解决问题的方法。</li>
<li>能够熟练的阅读英文论文。</li>
<li>具有良好的团队合作意识，较强的沟通能力，以及敬业和钻研精神。</li>
</ul>
<p><strong>备注信息</strong></p>
<p>满足基本条件时，具备以下能力将优先录取：</p>
<ul>
<li>有操作系统、编译器或CPU模拟器开发经验（比如完成MIT-828、改Linux kernel、完成Toy级编译器、基于LLVM/Clang做项目、修改GEM5、修改QEMU）。</li>
<li>有性能调优的经验：比如程序热点分析、系统瓶颈分析。</li>
<li>有给流行的开源项目贡献代码的经验。</li>
<li>没有CPU体系结构探索方面的经验也没关系，我们有丰富的CPU模拟器开发经验和体系结构探索经验，有专门的培训流程帮助非体系结构背景的候选人掌握相关知识。</li>
</ul>
<h2> 上海合见工业软件集团有限公司</h2>
<h3> </h3>
<p>上海合见工业软件集团有限公司（简称“合见工软”）作为自主创新的高性能工业软件及解决方案提供商，以EDA（电子设计自动化，Electronic Design Automation）领域为首先突破方向，致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题，并成为他们值得信赖的合作伙伴。</p>
<h3> </h3>
<ul>
<li>邮箱：opensource-talents@bosc.ac.cn（<strong>投递注明【合见】</strong>）。</li>
</ul>
<h3> </h3>
<ul>
<li>实习生待遇：300左右/天，具体薪资根据不同的入职城市浮动。</li>
<li>转正待遇：优秀的应届实习生可转正，年薪35w左右。</li>
</ul>
<h3> </h3>
<h4> 01 RISC-V处理器模型工程师</h4>
<p><strong>岗位职责</strong></p>
<ul>
<li>负责公司虚拟原型产品RISC-V处理器模型（指令集精确）的开发，测试，及相关工具链适配工作。</li>
<li>具体工作方向根据实习生个人情况再进行细分。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>学历要求：硕士及以上。</li>
<li>熟悉RISC-V指令集及主流RISC-V 处理器IP架构。</li>
<li>熟悉指令集仿真器及实现。</li>
<li>熟悉RISC-V相关工具链及应用。</li>
<li>熟悉处理器功能模型建模经验优先。</li>
</ul>
<p><strong>工作地点</strong></p>
<ul>
<li>上海、杭州。</li>
</ul>
<h2> 中国电信研究院云计算技术研究中心</h2>
<h3> </h3>
<p>“云计算”作为新一代信息技术被国家“十二五”规划列入重点扶植的战略新兴产业，中国电信对此十分重视，制定了“业务驱动、积极稳妥、内外并举、降本增效”的总体云计算发展策略并据此成立了“中国电信云计算研究中心”。中国电信云计算研究中心全面负责中国电信云计算发展战略和市场态势研究工作，负责中国电信云计算前瞻技术跟踪研究、设备验证定制、技术规范制定、产品研发以及有关试点和现场试验的技术研究和支撑工作。</p>
<h3> </h3>
<ul>
<li>邮箱：opensource-talents@bosc.ac.cn（<strong>投递注明【电信】</strong>）。</li>
</ul>
<h3> </h3>
<ul>
<li>实习月薪3500元左右，无住宿。</li>
<li>支持线上。</li>
</ul>
<h3> </h3>
<h4> 01 开源处理器（实习生/工程师）</h4>
<p><strong>岗位职责</strong></p>
<ul>
<li>参与香山处理器开源项目的开发工作，与团队成员紧密合作，参与技术讨论和评审，提供技术支持和解决方案。</li>
<li>参与对RISC-V处理器的性能评测。</li>
<li>参与香山处理器的相关文档编写和维护。</li>
<li>参与输出RISC-V知识产权（专利、论文）。</li>
<li>参与RISC-V开源社区的活动。</li>
</ul>
<p><strong>岗位要求</strong></p>
<ul>
<li>硕士或博士学位，计算机、电子专业或相关领域优先考虑。</li>
<li>参与过香山处理器开源项目或一生一芯项目的优先。</li>
<li>熟悉RISC-V架构和指令集，有相关的研究或项目经验者优先。</li>
<li>熟悉开源开发流程和工具，有开源项目的贡献经验者优先。</li>
</ul>
<p><strong>工作地点</strong></p>
<ul>
<li>北京</li>
</ul>
]]></content:encoded>
    </item>
    <item>
      <title>往期回顾</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/project/project-intro-past.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/project/project-intro-past.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">往期回顾</source>
      <description>第一期 2019年8月27日，中国科学院大学的5位2016级本科生与教学团队在包云岗老师的办公室里开了一次气氛轻松但意义重大的动员大会，会上讨论制订了处理器芯片总体设计方案，确定了技术路线、基础平台、开发环境、流片工艺等内容，至此第一期“一生一芯”计划正式启动。随后在4个月高强度的开发过程中，5位同学在教学团队的带领下负责实现处理器芯片各个核心功能模块...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Fri, 16 Jun 2023 11:41:37 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 第一期</h2>
<p>2019年8月27日，中国科学院大学的5位2016级本科生与教学团队在包云岗老师的办公室里开了一次气氛轻松但意义重大的动员大会，会上讨论制订了处理器芯片总体设计方案，确定了技术路线、基础平台、开发环境、流片工艺等内容，至此<strong>第一期“一生一芯”计划正式启动</strong>。随后在4个月高强度的开发过程中，5位同学在教学团队的带领下负责实现处理器芯片各个核心功能模块，尽管很多专业知识是课堂上没有介绍过的，但是学生们通过查阅资料独立解决了开发中所遇到的各种问题。最终经过学生们和教学团队的共同努力，第一期“一生一芯”处理器芯片顺利被点亮，<strong>能够成功运行GNU/Linux操作系统并在终端中打印国科大的Logo</strong>。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-process-1.1.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-process-1.2.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<h2> 第二期</h2>
<p>第二期“一生一芯”计划于2020年秋季正式启动，<strong>学生组成不再仅限于中国科学院大学的在校本科生</strong>，而是成功吸引了来自浙江大学、南京大学、西北工业大学、哈尔滨工业大学（深圳）等高校的共11名优秀同学的报名加入。除参与计划人数增加以外，第二期“一生一芯”教学团队的人员配置也得到了进一步升级，计算所和浙大2位老师加入教学团队，6位2016级国科大本科生担任助教（包括第一期“一生一芯”计划的5位同学以及1位负责FPGA仿真平台的同学），为本期同学在关键开发节点提供技术指导。最终经过几个月的独立开发与调试验证，<strong>11名同学全部完成了处理器核设计并进行了流片</strong>。</p>
<h2> 第三期</h2>
<p>第三期“一生一芯”计划于2021年7月7日正式启动，力求把处理器芯片设计人才培养与开源处理器芯片生态构建结合起来，<strong>培养既掌握处理器芯片架构设计领域知识，又具备处理器芯片设计制造全流程经验的专业人才</strong>。第三期报名人数总计为760人，参加学生覆盖168所国内外高校（含国外30所）。从学生的角度统计，在报名人数中，在校生共625人，占比82%；同时较多已毕业的学生也对处理器芯片设计感兴趣。在校生中，本硕博各年级均有分布，其中本科生占比44%，硕士生占比50%，硕博士占比6%。从年级细分来看，报名最多的五个年级分别是：研一（27%），大三（23%），研二（14%），大二（11%），大四（7%）。从报名数据上看，<strong>第三期“一生一芯”计划已正式进入到跨区域大规模人才培训阶段</strong>。</p>
<p>为了应对大规模人才培养所带来的人力成本上的巨大挑战，项目组<strong>首次尝试建立了一套“让学生指导学生”的教学流程</strong>。讲座答疑、进度检查、SoC集成验证和后端物理设计等内容全部由学生们独立完成，工程师仅在最后阶段参与芯片后端的检视工作并提出改进的建议，这不仅从根本上解决了师资力量供需不平衡的问题，同时也培养了一批技术水平出色且心理素质过硬的助教团队，为后续推动“一生一芯“计划向前发展奠定了坚实的基础。前端助教共计27人，主要负责准备讲义和其他辅助材料，组织报告和答疑，并跟进学生的学习情况；SoC团队共计4人，主要负责收集学生提交的处理器代码并进行SoC集成和集成后的验证工作；IC后端团队共5人，主要负责芯片的物理设计，生成可流片的GDSII版图。在上述流程的支撑下，本期流片学生人数达到了50余人。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-process-3.1.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-process-3.2.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-process-3.3.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<h2> 第四期</h2>
<p>在汲取参与第三期计划各同学所总结的宝贵经验之后，项目团队对第四期“一生一芯”计划的目标进行了梳理，明确了“一生一芯”计划的三步走战略，第一步是打破教育资源不平衡的壁垒，让那些对处理器芯片设计非常感兴趣的双非高校学生也能有机会参与到处理器芯片全流程学习中来，这对提升我国高校处理器芯片教育的普及有着非常重要且积极的意义；第二步是突破传统课程的边界，融合EE和CS的全栈人才培养。<strong>第四期“一生一芯”计划的核心是要构建一套软硬件协同设计理念并将其贯穿到整个处理器芯片教学流程中</strong>，让学生们不仅明白如何用代码设计处理器芯片，还要了解处理器芯片是如何被制作出来的，即处理器芯片从设计到制造全流程；第三步是鼓励参加过计划的同学进入软硬件开源社区，努力攻克我国目前亟需解决的各个卡脖子领域，最终通过关键领域的重大突破来吸引更多学生参与到“一生一芯”计划的学习中，从而实现一个良性的正向循环。</p>
<p>第四期“一生一芯”报名人数为1753人，覆盖国内外共328所高校，报名人数相较上期增长130.0%，高校覆盖增长率为95.2%，说明随着第三期“一生一芯”计划的开展，有更多的学生认可教学团队提出的大规模人才培养方案，教学规模开始逐步扩大。第四期“一生一芯”计划分为四个培养阶段，其中学习到B阶段的总计98人，学习到A阶段的总计101人，通过答辩完成流片的总计16人，持续学习人数总计215人，在提升学习难度的情况下，本期持续学习人数与上期基本保持持平，而且随着学习阶段的深入，本科生和研究生的人数并没有出现明显的一边倒情况，这说明<strong>无论是刚接触专业知识的零基础学生，还是已经从事相关领域研究工作的学者，都能很好地适应“一生一芯”所提供的培养方案</strong>。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-process-4.1.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<h2> 第五期</h2>
<p>未完待续</p>
]]></content:encoded>
      <enclosure url="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-process-1.1.jpg" type="image/jpeg"/>
    </item>
    <item>
      <title>项目概述</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/project/project-intro.html</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/project/project-intro.html</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">项目概述</source>
      <description>背景现状 我国计算机专业当前所面临的较为突出的人才培养问题，主要体现在计算机应用开发人员数量相对饱和，而底层软硬件研发人才匮乏，特别是计算机处理器芯片设计人才严重不足。经统计，2008到2017十年间的ISCA（体系结构顶级会议）论文的第一作者，有20%为中国国籍（美国本土为25%）。但与之相对，这些作者中有85%选择在美国就业，仅有4%在中国就业。大...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Fri, 16 Jun 2023 11:41:37 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 背景现状</h2>
<p>我国计算机专业当前所面临的较为突出的人才培养问题，主要体现在计算机应用开发人员数量相对饱和，而底层软硬件研发人才匮乏，<strong>特别是计算机处理器芯片设计人才严重不足</strong>。经统计，2008到2017十年间的ISCA（体系结构顶级会议）论文的第一作者，有20%为中国国籍（美国本土为25%）。但与之相对，<strong>这些作者中有85%选择在美国就业，仅有4%在中国就业</strong>。大量学生到国外学习处理器芯片设计，毕业后留在美国工作。中美两国在高水平处理器芯片人才方面的差距，固然与过去多年中国处理器芯片的产业环境有关，但同时也与国内高校的处理器芯片人才培养方式密切相关。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-background-1.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<p>我国正在经历的处理器芯片设计人才危机直接导致国内IT人才结构失衡，使得中国庞大的IT产业建立在国外软硬件系统平台之上，很多关键技术被国外“卡脖子”，国家安全受到威胁。若要解决这个问题，<strong>就必须立足国家当前面临的紧迫问题和未来战略需求，超前布局处理器芯片这一关键领域紧缺人才的培养，创新培养模式</strong>。然而，由于高端处理器芯片设计和生产成本不断增加，相关技术难度不断加大，所以目前只有极少数条件较好的大学和科研机构能够从事这方面的研究并培养少量人才。这远不能满足国家对该领域高端人才的迫切需求。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-background-2.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<p>针对上述情况，中国科学院大学（简称“国科大”）计算机科学与技术学院立足已有的理论课堂与实验教学，联合中国科学院计算技术研究所（简称“计算所”）的科研工程支撑团队，于2019年8月启动了“一生一芯”开源处理器芯片教学流片实践项目计划，<strong>至此形成了计算机系统方向理论课、实验研讨课与实践项目的有机衔接和贯通式实践训练</strong>。</p>
<div class="hint-container info">
<p class="hint-container-title">扩展资料</p>
<p>20世纪80年代，全美上千所大学中只有不到100位教授和学生从事半导体相关的研究。为此，美国国防部高级研究计划署 (DARPA) 在1981年启动MOSIS 项目，资助大学开展处理器芯片研究，并提供流片服务，通过MPW模式大幅降低处理器芯片设计门槛。40余年来，MOSIS为大学和研究机构流了60000多款处理器芯片，培养了数十万名学生。由此可见，降低处理器芯片设计门槛，可大幅促进处理器芯片技术发展，同时提高人才培养效率。</p>
</div>
<h2> 目标理念</h2>
<p>为解决当前处理器芯片“卡脖子”问题，并面向未来计算机系统领域拔尖人才需求，<strong>“一生一芯”教学团队提出“计算机系统能力3.0”处理器芯片人才培养目标</strong>。即以开源处理器芯片为切入点，以处理器芯片敏捷开发方法为实验手段，将计算机科学（CS）与电子信息工程（EE）专业课程进行贯通式设计，突出科教融合与产学研融合特色，理论与实践并重，通过教学流片计划实现硅上处理器芯片教学，培养计算机系统领域全栈式拔尖人才。</p>
<p>“一生一芯”的核心理念，<strong>简单来说就是“让一个学生可以带着自己设计的一颗处理器芯片毕业”</strong>，希望能通过理论与实践并重的教学机制来降低处理器芯片设计门槛，让更多的学生能够全流程的参与到处理器芯片设计的每一个环节中。</p>
<p>“公益性”是“一生一芯"的重要属性。“一生一芯”报名和学习是免费的，在校生和已毕业的都可以来参加“一生一芯”的学习，但是因为经费有限，免费流片只针对在校生。只要对处理器芯片学习有浓厚的兴趣，想在处理器芯片方向发展的同学，零基础都可以加入，<strong>不论年级，专业和学校，都可以来报名</strong>。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-goal.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<div class="hint-container info">
<p class="hint-container-title">扩展资料</p>
<p>“计算机系统能力3.0”处理器芯片人才培养的理念是用开源技术、做开源处理器芯片、育处理器芯片人才。具体来讲，为培养具有计算机系统能力的“卡脖子”处理器芯片人才，贯通计算机（CS）本科阶段系统方向核心课程与实践内容，包括组成原理、体系结构、操作系统、编译等软硬件课程，并延展至电子信息（EE）专业，包括片上系统SoC与处理器芯片后端设计等课程。基于开源软硬件生态形成处理器芯片人才培养体系，探索“硅上做教学”。即学生自行设计处理器芯片，提交版图文件至处理器芯片代工厂（Foundry）进行流片，并在回片后进行测试调试和运行操作系统。</p>
</div>
<h2> 项目亮点</h2>
<p>在战略层面，“一生一芯”计划主要有三个目标。<strong>第一，打破教育资源不平衡的壁垒</strong>。让所有对处理器芯片设计感兴趣的学生，无论学校、年级、专业和基础，都有机会参与到处理器芯片的学习中，这对提升我国高校处理器芯片教育的普及有着非常重要且积极的意义。<strong>第二，突破传统课程的边界，尝试构建融合EE和CS的全栈人才培养方案。</strong>“一生一芯”计划的核心是构建一套软硬件协同、并打通前后端全链条的处理器芯片教学流程，让学生不仅懂得如何用代码设计处理器芯片，而且要理解程序如何在自己设计的处理器芯片上运行，同时还要了解处理器芯片的代码如何转变成可流片版图。<strong>第三，鼓励参加计划的学生进入软硬件开源社区和企业，努力攻克我国目前亟需解决的各个卡脖子领域</strong>。同时也将这些领域的成果沉淀到教学方案中，吸引更多学生参与“一生一芯”计划，实现良性的正向循环。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-total-1.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<p>在教学层面，“一生一芯”计划<strong>首先是坡度低</strong>。项目团队按照处理器芯片教学的难度将培训流程划分为多个阶段，其中预学习阶段的引入将提升零基础学生的学习积极性，从而使他们能够相对平滑地过渡到处理器芯片的正式学习中，而且每个阶段均设置了相应的游戏运行目标，增加趣味性的同时也能激励学生去不断探索设计和实现功能更强大的处理器芯片。<strong>第二是高标准</strong>。不仅要求学生理解软件程序是如何一步步在硬件电路上运行的，还要锻炼学生独立解决未知问题的能力，助教只提供对关键节点的引导，鼓励主动探索找到问题的解决方案。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-total-2.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<h2> 学习路线</h2>
<p>如下图所示，“一生一芯”计划的学习路线是非常明确的，每个阶段都有对应的任务需要大家完成（图中的任务完成时间仅供参考）。目前报名参与“一生一芯”计划的同学需要完成从【填写报名问卷】到【代码调试考核】之间的所有任务，从<strong>第六期</strong>开始我们会邀请一些学生在理解掌握已有教学内容的基础上，参与到全新的<strong>处理器后端</strong>（即图中的【接入SoC】、【后端物理设计】、【板卡基础测试】和【板卡系统调试】等阶段）环节的学习中，希望未来每位“一生一芯”计划的毕业学员都能成为既精通处理器前端设计，又掌握处理器后端知识和用法的复合型创新人才。</p>
<figure><img src="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-route.jpg" alt="" tabindex="0" loading="lazy"><figcaption></figcaption></figure>
<h2> 预期收获</h2>
<h3> 物质奖励</h3>
<ul>
<li><strong>各种礼包</strong>：凡是参与第六期“一生一芯”计划报名的同学（在第六期临近启动前报名参与的同学也在范围内），在完成入学仪式后都会免费收到一份大礼包，里面会包含“一生一芯”专属文化衫、徽章、背包等纪念品。完成最终流片答辩的同学，还会收到一个毕业大礼包，里面的东西就会更加精美且更具有意义。</li>
<li><strong>认证证书</strong>：从第六期开始，“一生一芯”计划会按照实现的难易程度从低到高分提供若干个等级认证的选择，同学们需要在学习过程中自主选择最终要完成哪一个等级的任务。待所有任务都完成后，同学们可向线上助教申请认证考核（考核内容与选择的等级相关，具体内容随后公布），考核通过即会得到由“一生一芯”项目组提供的官方认证证书，该证书包含能力水平认证等级以及助教评语，具有很高的参考价值。</li>
</ul>
<h3> 推荐名额</h3>
<ul>
<li><strong>考研保研</strong>：“一生一芯”计划优秀学员（能力必须达到A等级）或者为开源芯片社区做出突出贡献的在校学生，可以得到“一生一芯”项目组团队老师的考研和保研名额。</li>
<li><strong>实习推荐</strong>：完成“一生一芯”计划学员（能力必须达到A等级）并且认同开源芯片理念的在校学生，有机会成为“一生一芯”线下助教并就某一个领域进行深入研究。</li>
</ul>
<h3> 能力提升</h3>
<ul>
<li><strong>技术水平</strong>：软硬件相结合的能力。</li>
<li><strong>科研能力</strong>：独立解决问题的能力、发掘研究方向的能力、探索未知领域的能力。</li>
<li><strong>心理素质</strong>：大家在学习的过程中会遇到各种各样的问题，伴随而来的可能还会有相当程度的挫败感和焦虑感，这些是每一期学员或多或少都会经历的。因此“一生一芯”计划在培养学生们的技术水平和科研能力之外，更重要的是教会大家如何用一种平常心去对待这些问题：<strong>当我们去做难度大且有意义的事情时，不好解决的问题必然是客观存在的，当然解决问题的方法也是一定存在的</strong>。既然问题和解决方法都始终存在，我们何必殚精竭虑地自怨自艾呢？取而代之的是，我们应该放平心态且对自己充满自信，努力从一次次失败中总结经验。通过几次正向反馈，大家不仅能收获满满的成就感，心理素质也会得到很好的锤炼。</li>
</ul>
]]></content:encoded>
      <enclosure url="https://raw.githubusercontent.com/oscc-ysyx-web-project/ysyx-website-resources/main/images/project-intro-background-1.jpg" type="image/jpeg"/>
    </item>
    <item>
      <title>兴趣小组</title>
      <link>https://oscc-ysyx-web-project.github.io/ysyx-website/sig/</link>
      <guid>https://oscc-ysyx-web-project.github.io/ysyx-website/sig/</guid>
      <source url="https://oscc-ysyx-web-project.github.io/ysyx-website/rss.xml">兴趣小组</source>
      <description>高性能体系结构模拟器 高性能RTL仿真器 开源IP组件 课程与资料翻译 小组简介 英文：Translation Of Courses and Materials; 简称：TOCM SIG; 口号：努力成为RISC-V生态本土化发展的核心贡献者之一; 组长：缪宇飏（myyerrol）; 成员：苗金标、栗金伦、段震伟、倪仁涛、曹勋、杨海帆、曹世洋、刘汉章、...</description>
      <author>myyerrol@126.com (Miao Yuyang)</author>
      <pubDate>Fri, 16 Jun 2023 11:41:37 GMT</pubDate>
      <content:encoded><![CDATA[<h2> 高性能体系结构模拟器</h2>
<!-- ### 小组简介
- 英文：High Performance Architecture Simulator
- 简称：HPAS SIG -->
<h2> 高性能RTL仿真器</h2>
<!--
### 小组简介
- 英文：High Performance RTL Simulator
- 简称：HPRS SIG -->
<h2> 开源IP组件</h2>
<!-- ### 小组简介
- 英文：Open Source IP Components
- 简称：OSIP SIG -->
<h2> 课程与资料翻译</h2>
<h3> 小组简介</h3>
<ul>
<li><strong>英文</strong>：Translation Of Courses and Materials</li>
<li><strong>简称</strong>：TOCM SIG</li>
<li><strong>口号</strong>：<strong>努力成为RISC-V生态本土化发展的核心贡献者之一</strong></li>
<li><strong>组长</strong>：缪宇飏（myyerrol）</li>
<li><strong>成员</strong>：苗金标、栗金伦、段震伟、倪仁涛、曹勋、杨海帆、曹世洋、刘汉章、魏人、吴佳宾、陈璐、烟雨松、赵树钰、王翩、唐德宇</li>
<li><strong>介绍</strong>：主要负责将国外优秀的RISC-V课程与资料翻译成中文，让国内的开源芯片爱好者能够接触到最前沿的文档资料。TOCM小组成员全部由参加过“一生一芯”计划的学生和助教组成，内部根据翻译阶段不同又划分为<strong>翻译小组</strong>、<strong>审校小组</strong>和<strong>校对小组</strong>。其中翻译小组负责对文章内容进行初步翻译，保证整体内容的一致性和正确性；审校小组则在翻译小组的基础上对文章中是否存在错翻、漏翻、未遵循术语库和记忆库、语句不通顺等情况进行审查，并给出详细的修改建议；校对小组由1-2名助教组成，重点关注审校小组的修改建议以及文章中的标点符号等格式内容，确保最终翻译成品的质量符合要求。</li>
</ul>
<h3> 当前任务</h3>
<div class="hint-container info">
<p class="hint-container-title">RISC-V国际基金会认证课程翻译</p>
<ul>
<li>时间：2023-06-08至2023-08-08</li>
<li>成员：苗金标、栗金伦、段震伟、倪仁涛、曹勋、杨海帆、曹世洋、刘汉章、魏人、吴佳宾、陈璐、烟雨松、赵树钰、王翩、唐德宇、缪宇飏</li>
<li>要求：负责将RISC-V国际基金会认证课程翻译成中文，并保证翻译后文章的语义和格式尽可能与原文保持一致。</li>
</ul>
</div>
]]></content:encoded>
    </item>
  </channel>
</rss>