Timing Analyzer report for fifo_sync_ctrl4
Thu Dec 19 16:44:42 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; fifo_sync_ctrl4                                         ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C6                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-12        ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 440.53 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.270 ; -12.199            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -13.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                         ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.270 ; r_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.202      ;
; -1.270 ; r_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.202      ;
; -1.270 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.202      ;
; -1.270 ; r_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.202      ;
; -1.251 ; r_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; r_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.183      ;
; -1.251 ; r_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.183      ;
; -1.244 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.176      ;
; -1.244 ; r_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.176      ;
; -1.244 ; r_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.176      ;
; -1.244 ; r_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.176      ;
; -1.238 ; r_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.170      ;
; -1.238 ; r_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.170      ;
; -1.238 ; r_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.170      ;
; -1.238 ; r_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.170      ;
; -1.228 ; r_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.160      ;
; -1.228 ; r_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.160      ;
; -1.228 ; r_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.160      ;
; -1.228 ; r_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.160      ;
; -1.214 ; r_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.146      ;
; -1.214 ; r_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.146      ;
; -1.214 ; r_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.146      ;
; -1.214 ; r_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.146      ;
; -1.199 ; r_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.131      ;
; -1.199 ; r_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.131      ;
; -1.199 ; r_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.131      ;
; -1.199 ; r_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.131      ;
; -1.188 ; w_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.120      ;
; -1.188 ; w_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.120      ;
; -1.188 ; w_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.120      ;
; -1.188 ; w_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.120      ;
; -1.170 ; r_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.102      ;
; -1.170 ; r_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.102      ;
; -1.170 ; r_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.102      ;
; -1.170 ; r_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.102      ;
; -1.164 ; w_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.095      ;
; -1.164 ; w_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.095      ;
; -1.164 ; w_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.095      ;
; -1.164 ; w_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.095      ;
; -1.162 ; r_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.093      ;
; -1.159 ; w_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.091      ;
; -1.159 ; w_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.091      ;
; -1.159 ; w_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.091      ;
; -1.159 ; w_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.091      ;
; -1.154 ; r_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.085      ;
; -1.136 ; r_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.067      ;
; -1.135 ; w_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; w_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; w_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; w_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.133 ; w_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.065      ;
; -1.133 ; w_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.065      ;
; -1.133 ; w_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.065      ;
; -1.133 ; w_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.065      ;
; -1.112 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.043      ;
; -1.106 ; w_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.038      ;
; -1.106 ; w_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.038      ;
; -1.106 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.038      ;
; -1.106 ; w_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.038      ;
; -1.101 ; w_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.032      ;
; -1.098 ; w_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.030      ;
; -1.098 ; w_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.030      ;
; -1.098 ; w_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.030      ;
; -1.098 ; w_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.030      ;
; -1.092 ; w_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.024      ;
; -1.092 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.024      ;
; -1.092 ; w_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.024      ;
; -1.092 ; w_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.024      ;
; -1.077 ; w_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.007      ;
; -1.056 ; r_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.988      ;
; -1.056 ; r_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.988      ;
; -1.056 ; r_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.988      ;
; -1.056 ; r_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.988      ;
; -1.046 ; w_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.977      ;
; -1.027 ; r_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.959      ;
; -1.027 ; r_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.959      ;
; -1.027 ; r_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.959      ;
; -1.027 ; r_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.959      ;
; -1.005 ; r_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.937      ;
; -0.996 ; w_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.928      ;
; -0.996 ; w_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.928      ;
; -0.996 ; w_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.928      ;
; -0.996 ; w_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.928      ;
; -0.995 ; r_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.927      ;
; -0.990 ; w_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.921      ;
; -0.986 ; r_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.918      ;
; -0.969 ; w_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.901      ;
; -0.969 ; w_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.901      ;
; -0.969 ; w_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.901      ;
; -0.969 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.901      ;
; -0.969 ; r_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.900      ;
; -0.927 ; r_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.859      ;
; -0.916 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.848      ;
; -0.909 ; w_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.840      ;
; -0.892 ; w_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.823      ;
; -0.863 ; w_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.795      ;
; -0.849 ; w_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.781      ;
; -0.784 ; r_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.716      ;
; -0.729 ; w_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.661      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                         ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; r_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; w_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.391 ; w_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.611      ;
; 0.574 ; r_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.794      ;
; 0.578 ; w_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; w_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.580 ; r_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.800      ;
; 0.589 ; r_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.809      ;
; 0.711 ; r_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.931      ;
; 0.727 ; w_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.947      ;
; 0.730 ; w_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.950      ;
; 0.768 ; r_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.989      ;
; 0.853 ; w_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.073      ;
; 0.866 ; w_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.086      ;
; 0.867 ; r_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.087      ;
; 0.867 ; r_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.087      ;
; 0.869 ; r_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.089      ;
; 0.963 ; w_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.183      ;
; 0.979 ; r_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.199      ;
; 0.985 ; r_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.205      ;
; 1.004 ; w_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.224      ;
; 1.005 ; w_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.225      ;
; 1.006 ; w_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.226      ;
; 1.007 ; w_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.227      ;
; 1.042 ; r_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.263      ;
; 1.044 ; r_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.265      ;
; 1.095 ; r_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.315      ;
; 1.116 ; w_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.336      ;
; 1.117 ; w_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.337      ;
; 1.154 ; r_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.375      ;
; 1.290 ; w_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.511      ;
; 1.345 ; r_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.567      ;
; 1.354 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.575      ;
; 1.369 ; r_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.590      ;
; 1.389 ; w_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.610      ;
; 1.394 ; w_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.615      ;
; 1.441 ; w_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.661      ;
; 1.462 ; r_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.683      ;
; 1.472 ; r_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.693      ;
; 1.499 ; r_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.720      ;
; 1.505 ; w_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.725      ;
; 1.520 ; w_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.740      ;
; 1.520 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.740      ;
; 1.545 ; w_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.765      ;
; 1.580 ; w_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.800      ;
; 1.613 ; r_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.833      ;
; 1.623 ; r_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.843      ;
; 1.630 ; r_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.850      ;
; 1.636 ; w_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.856      ;
; 1.636 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.856      ;
; 1.676 ; w_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.896      ;
; 1.676 ; w_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.896      ;
; 1.676 ; w_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.896      ;
; 1.676 ; w_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.896      ;
; 1.691 ; r_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.912      ;
; 1.691 ; r_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.912      ;
; 1.691 ; r_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.912      ;
; 1.691 ; r_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.912      ;
; 1.715 ; r_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.935      ;
; 1.715 ; r_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.935      ;
; 1.715 ; r_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.935      ;
; 1.715 ; r_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.935      ;
; 1.735 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.955      ;
; 1.735 ; w_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.955      ;
; 1.735 ; w_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.955      ;
; 1.736 ; w_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.956      ;
; 1.736 ; w_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.956      ;
; 1.736 ; w_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.956      ;
; 1.736 ; w_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.956      ;
; 1.740 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.960      ;
; 1.740 ; w_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.960      ;
; 1.740 ; w_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.960      ;
; 1.740 ; w_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.960      ;
; 1.740 ; w_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.960      ;
; 1.780 ; w_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.000      ;
; 1.780 ; w_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.000      ;
; 1.780 ; w_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.000      ;
; 1.780 ; w_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.000      ;
; 1.808 ; r_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.028      ;
; 1.808 ; r_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.028      ;
; 1.808 ; r_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.028      ;
; 1.808 ; r_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.028      ;
; 1.815 ; w_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.035      ;
; 1.815 ; w_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.035      ;
; 1.815 ; w_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.035      ;
; 1.815 ; w_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.035      ;
; 1.818 ; r_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.038      ;
; 1.818 ; r_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.038      ;
; 1.818 ; r_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.038      ;
; 1.818 ; r_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.038      ;
; 1.845 ; r_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.065      ;
; 1.845 ; r_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.065      ;
; 1.845 ; r_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.065      ;
; 1.845 ; r_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.065      ;
; 1.846 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.066      ;
; 1.846 ; r_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.066      ;
; 1.846 ; r_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.066      ;
; 1.848 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.068      ;
; 1.858 ; r_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.078      ;
; 1.858 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.078      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 489.0 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.045 ; -9.974            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -13.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.045 ; r_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.983      ;
; -1.045 ; r_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.983      ;
; -1.045 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.983      ;
; -1.045 ; r_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.983      ;
; -1.025 ; r_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.963      ;
; -1.025 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.963      ;
; -1.025 ; r_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.963      ;
; -1.025 ; r_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.963      ;
; -1.021 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.959      ;
; -1.021 ; r_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.959      ;
; -1.021 ; r_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.959      ;
; -1.021 ; r_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.959      ;
; -1.013 ; r_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.951      ;
; -1.013 ; r_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.951      ;
; -1.013 ; r_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.951      ;
; -1.013 ; r_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.951      ;
; -1.009 ; r_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.947      ;
; -1.009 ; r_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.947      ;
; -1.009 ; r_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.947      ;
; -1.009 ; r_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.947      ;
; -0.991 ; r_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.929      ;
; -0.991 ; r_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.929      ;
; -0.991 ; r_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.929      ;
; -0.991 ; r_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.929      ;
; -0.978 ; r_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.978 ; r_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.978 ; r_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.978 ; r_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.968 ; w_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.906      ;
; -0.968 ; w_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.906      ;
; -0.968 ; w_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.906      ;
; -0.968 ; w_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.906      ;
; -0.954 ; w_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.891      ;
; -0.954 ; w_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.891      ;
; -0.954 ; w_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.891      ;
; -0.954 ; w_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.891      ;
; -0.950 ; r_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.888      ;
; -0.950 ; r_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.888      ;
; -0.950 ; r_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.888      ;
; -0.950 ; r_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.888      ;
; -0.944 ; r_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.882      ;
; -0.940 ; w_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.878      ;
; -0.940 ; w_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.878      ;
; -0.940 ; w_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.878      ;
; -0.940 ; w_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.878      ;
; -0.937 ; r_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.875      ;
; -0.927 ; w_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.865      ;
; -0.927 ; w_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.865      ;
; -0.927 ; w_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.865      ;
; -0.927 ; w_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.865      ;
; -0.926 ; w_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.863      ;
; -0.926 ; w_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.863      ;
; -0.926 ; w_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.863      ;
; -0.926 ; w_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.863      ;
; -0.913 ; r_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.851      ;
; -0.905 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.843      ;
; -0.901 ; w_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.839      ;
; -0.901 ; w_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.839      ;
; -0.901 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.839      ;
; -0.901 ; w_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.839      ;
; -0.895 ; w_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.833      ;
; -0.885 ; w_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.823      ;
; -0.885 ; w_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.823      ;
; -0.885 ; w_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.823      ;
; -0.885 ; w_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.823      ;
; -0.881 ; w_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.818      ;
; -0.877 ; w_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.815      ;
; -0.877 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.815      ;
; -0.877 ; w_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.815      ;
; -0.877 ; w_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.815      ;
; -0.854 ; w_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.792      ;
; -0.845 ; r_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.783      ;
; -0.845 ; r_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.783      ;
; -0.845 ; r_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.783      ;
; -0.845 ; r_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.783      ;
; -0.817 ; r_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.755      ;
; -0.817 ; r_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.755      ;
; -0.817 ; r_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.755      ;
; -0.817 ; r_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.755      ;
; -0.801 ; w_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.739      ;
; -0.801 ; w_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.739      ;
; -0.801 ; w_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.739      ;
; -0.801 ; w_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.739      ;
; -0.798 ; r_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.737      ;
; -0.791 ; r_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.730      ;
; -0.782 ; w_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.720      ;
; -0.776 ; r_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.715      ;
; -0.775 ; w_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.713      ;
; -0.775 ; w_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.713      ;
; -0.775 ; w_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.713      ;
; -0.775 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.713      ;
; -0.772 ; r_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.710      ;
; -0.735 ; r_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.674      ;
; -0.728 ; w_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.666      ;
; -0.725 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.664      ;
; -0.711 ; w_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.649      ;
; -0.686 ; w_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.625      ;
; -0.662 ; w_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.601      ;
; -0.602 ; r_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.541      ;
; -0.560 ; w_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.499      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                          ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; r_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; w_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.348 ; w_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.549      ;
; 0.511 ; r_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.712      ;
; 0.518 ; w_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.519 ; r_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.519 ; w_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.529 ; r_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.730      ;
; 0.651 ; r_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.852      ;
; 0.665 ; w_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.866      ;
; 0.668 ; w_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.868      ;
; 0.707 ; r_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.908      ;
; 0.764 ; w_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.767 ; w_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.968      ;
; 0.768 ; r_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.768 ; r_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.775 ; r_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.853 ; w_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.054      ;
; 0.864 ; r_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.065      ;
; 0.896 ; r_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.097      ;
; 0.903 ; w_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.103      ;
; 0.904 ; w_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.105      ;
; 0.910 ; w_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.110      ;
; 0.911 ; w_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.112      ;
; 0.942 ; r_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.143      ;
; 0.949 ; r_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.150      ;
; 0.985 ; r_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.186      ;
; 0.999 ; w_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.199      ;
; 1.000 ; w_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.201      ;
; 1.038 ; r_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.239      ;
; 1.148 ; w_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.350      ;
; 1.206 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.408      ;
; 1.209 ; r_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.411      ;
; 1.218 ; r_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.420      ;
; 1.239 ; w_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.441      ;
; 1.240 ; w_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.442      ;
; 1.287 ; w_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.488      ;
; 1.299 ; r_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.501      ;
; 1.308 ; r_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.510      ;
; 1.336 ; r_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.538      ;
; 1.345 ; w_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.546      ;
; 1.357 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.558      ;
; 1.377 ; w_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.578      ;
; 1.378 ; w_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.579      ;
; 1.428 ; w_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.628      ;
; 1.438 ; r_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.639      ;
; 1.447 ; r_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.648      ;
; 1.471 ; r_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.672      ;
; 1.479 ; w_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.680      ;
; 1.479 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.680      ;
; 1.514 ; w_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.715      ;
; 1.514 ; w_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.715      ;
; 1.514 ; w_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.715      ;
; 1.514 ; w_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.715      ;
; 1.540 ; r_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.741      ;
; 1.540 ; r_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.741      ;
; 1.540 ; r_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.741      ;
; 1.540 ; r_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.741      ;
; 1.549 ; r_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.750      ;
; 1.549 ; r_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.750      ;
; 1.549 ; r_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.750      ;
; 1.549 ; r_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.750      ;
; 1.568 ; w_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.769      ;
; 1.568 ; w_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.769      ;
; 1.568 ; w_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.769      ;
; 1.568 ; w_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.769      ;
; 1.570 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.771      ;
; 1.571 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.772      ;
; 1.571 ; w_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.772      ;
; 1.571 ; w_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.772      ;
; 1.572 ; w_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.773      ;
; 1.572 ; w_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.773      ;
; 1.572 ; w_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.773      ;
; 1.572 ; w_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.773      ;
; 1.605 ; w_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.806      ;
; 1.605 ; w_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.806      ;
; 1.605 ; w_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.806      ;
; 1.605 ; w_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.806      ;
; 1.630 ; r_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.831      ;
; 1.630 ; r_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.831      ;
; 1.630 ; r_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.831      ;
; 1.630 ; r_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.831      ;
; 1.639 ; r_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.840      ;
; 1.639 ; r_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.840      ;
; 1.639 ; r_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.840      ;
; 1.639 ; r_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.840      ;
; 1.655 ; w_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.855      ;
; 1.655 ; w_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.855      ;
; 1.655 ; w_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.855      ;
; 1.655 ; w_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.855      ;
; 1.664 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.865      ;
; 1.664 ; r_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.865      ;
; 1.664 ; r_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.865      ;
; 1.665 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.866      ;
; 1.667 ; r_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.868      ;
; 1.667 ; r_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.868      ;
; 1.667 ; r_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.868      ;
; 1.667 ; r_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.868      ;
; 1.674 ; r_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.875      ;
; 1.674 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.875      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.265 ; -2.391            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -13.640                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.265 ; r_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; r_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; r_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.256 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; r_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; r_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; r_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.249 ; r_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; r_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; r_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.199      ;
; -0.246 ; r_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.196      ;
; -0.246 ; r_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.196      ;
; -0.246 ; r_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.196      ;
; -0.246 ; r_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.196      ;
; -0.240 ; r_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; r_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; r_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; r_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.190      ;
; -0.224 ; r_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; r_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; r_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; r_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.174      ;
; -0.220 ; r_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.170      ;
; -0.215 ; r_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; r_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; r_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; r_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.165      ;
; -0.211 ; r_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.161      ;
; -0.205 ; w_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.155      ;
; -0.205 ; w_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.155      ;
; -0.205 ; w_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.155      ;
; -0.205 ; w_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.155      ;
; -0.204 ; r_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.154      ;
; -0.201 ; r_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.151      ;
; -0.201 ; r_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.151      ;
; -0.201 ; r_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.151      ;
; -0.201 ; r_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.151      ;
; -0.194 ; w_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; w_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; w_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; w_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.144      ;
; -0.191 ; w_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.141      ;
; -0.191 ; w_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.141      ;
; -0.191 ; w_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.141      ;
; -0.191 ; w_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.141      ;
; -0.180 ; w_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.130      ;
; -0.180 ; w_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.130      ;
; -0.180 ; w_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.130      ;
; -0.180 ; w_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.130      ;
; -0.172 ; w_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.122      ;
; -0.172 ; w_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.122      ;
; -0.172 ; w_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.122      ;
; -0.172 ; w_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.122      ;
; -0.168 ; w_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; w_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; w_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; w_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.162 ; w_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.112      ;
; -0.162 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.112      ;
; -0.162 ; w_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.112      ;
; -0.162 ; w_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.112      ;
; -0.156 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.106      ;
; -0.154 ; w_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.104      ;
; -0.154 ; w_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.104      ;
; -0.154 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.104      ;
; -0.154 ; w_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.104      ;
; -0.146 ; w_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.096      ;
; -0.136 ; r_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; r_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; r_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; r_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.135 ; w_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.085      ;
; -0.127 ; r_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.077      ;
; -0.127 ; w_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.077      ;
; -0.122 ; r_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; r_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; r_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; r_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.111 ; r_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.061      ;
; -0.109 ; w_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.059      ;
; -0.108 ; r_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.058      ;
; -0.100 ; w_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; w_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; w_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; w_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.050      ;
; -0.088 ; r_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.038      ;
; -0.082 ; w_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.032      ;
; -0.082 ; w_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.032      ;
; -0.082 ; w_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.032      ;
; -0.082 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.032      ;
; -0.063 ; r_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.013      ;
; -0.055 ; w_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.005      ;
; -0.053 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.003      ;
; -0.042 ; w_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.992      ;
; -0.024 ; w_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.974      ;
; -0.016 ; w_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.966      ;
; 0.006  ; r_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.944      ;
; 0.038  ; w_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                          ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; r_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; w_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.204 ; w_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.304 ; r_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.309 ; r_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; w_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; w_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.315 ; r_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.375 ; r_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.384 ; w_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.505      ;
; 0.385 ; w_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.506      ;
; 0.404 ; r_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.525      ;
; 0.460 ; w_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.467 ; w_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; r_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; r_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; r_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.523 ; w_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; r_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.534 ; r_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.655      ;
; 0.537 ; w_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.537 ; w_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.540 ; w_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.661      ;
; 0.540 ; w_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.661      ;
; 0.556 ; r_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.677      ;
; 0.559 ; r_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.680      ;
; 0.587 ; r_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.603 ; w_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.603 ; w_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.622 ; r_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.743      ;
; 0.692 ; w_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.813      ;
; 0.719 ; r_ptr_reg[0] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.840      ;
; 0.744 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.865      ;
; 0.746 ; w_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.867      ;
; 0.753 ; r_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.874      ;
; 0.757 ; w_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.878      ;
; 0.781 ; w_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.902      ;
; 0.798 ; w_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.919      ;
; 0.802 ; r_ptr_reg[2] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.923      ;
; 0.809 ; r_ptr_reg[3] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.930      ;
; 0.823 ; r_ptr_reg[4] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.944      ;
; 0.833 ; w_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.954      ;
; 0.835 ; w_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.956      ;
; 0.843 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.964      ;
; 0.855 ; w_ptr_reg[0] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.976      ;
; 0.864 ; r_ptr_reg[4] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.985      ;
; 0.882 ; w_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.003      ;
; 0.882 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.003      ;
; 0.893 ; r_ptr_reg[2] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.014      ;
; 0.900 ; r_ptr_reg[3] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.021      ;
; 0.903 ; r_ptr_reg[0] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.024      ;
; 0.903 ; r_ptr_reg[0] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.024      ;
; 0.903 ; r_ptr_reg[0] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.024      ;
; 0.903 ; r_ptr_reg[0] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.024      ;
; 0.907 ; w_ptr_reg[3] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.028      ;
; 0.907 ; w_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.028      ;
; 0.907 ; w_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.028      ;
; 0.907 ; w_ptr_reg[3] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.028      ;
; 0.929 ; w_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.050      ;
; 0.929 ; w_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.050      ;
; 0.929 ; w_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.050      ;
; 0.929 ; w_ptr_reg[4] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.050      ;
; 0.931 ; r_ptr_reg[1] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.052      ;
; 0.931 ; r_ptr_reg[1] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.052      ;
; 0.931 ; r_ptr_reg[1] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.052      ;
; 0.931 ; r_ptr_reg[1] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.052      ;
; 0.935 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.056      ;
; 0.935 ; w_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.056      ;
; 0.935 ; w_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.056      ;
; 0.941 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.062      ;
; 0.948 ; w_ptr_reg[1] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.069      ;
; 0.948 ; w_ptr_reg[1] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.069      ;
; 0.948 ; w_ptr_reg[1] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.069      ;
; 0.948 ; w_ptr_reg[1] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.069      ;
; 0.966 ; w_ptr_reg[2] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.087      ;
; 0.966 ; w_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.087      ;
; 0.966 ; w_ptr_reg[2] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.087      ;
; 0.966 ; w_ptr_reg[2] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.087      ;
; 0.980 ; r_ptr_reg[2] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.101      ;
; 0.980 ; r_ptr_reg[2] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.101      ;
; 0.980 ; r_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.101      ;
; 0.980 ; r_ptr_reg[2] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.101      ;
; 0.980 ; w_ptr_reg[0] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.101      ;
; 0.980 ; w_ptr_reg[0] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.101      ;
; 0.980 ; w_ptr_reg[0] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.101      ;
; 0.980 ; w_ptr_reg[0] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.101      ;
; 0.987 ; r_ptr_reg[3] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.108      ;
; 0.987 ; r_ptr_reg[3] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.108      ;
; 0.987 ; r_ptr_reg[3] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.108      ;
; 0.987 ; r_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.108      ;
; 0.995 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.116      ;
; 0.995 ; r_ptr_reg[4] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.116      ;
; 0.995 ; r_ptr_reg[4] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.116      ;
; 1.001 ; r_ptr_reg[4] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.122      ;
; 1.001 ; r_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.122      ;
; 1.001 ; r_ptr_reg[4] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.122      ;
; 1.001 ; r_ptr_reg[4] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.122      ;
; 1.005 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.126      ;
; 1.012 ; r_ptr_reg[3] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.133      ;
; 1.012 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.133      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.270  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.270  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -12.199 ; 0.0   ; 0.0      ; 0.0     ; -13.64              ;
;  clk             ; -12.199 ; 0.000 ; N/A      ; N/A     ; -13.640             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; full          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; empty         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; w_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; w_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; r_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; r_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; r_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; r_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; r_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; r_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 130      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 130      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rd         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rd         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Thu Dec 19 16:44:41 2024
Info: Command: quartus_sta fifo_sync_ctrl4 -c fifo_sync_ctrl4
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo_sync_ctrl4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.270             -12.199 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.045
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.045              -9.974 clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.265              -2.391 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.640 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 560 megabytes
    Info: Processing ended: Thu Dec 19 16:44:42 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


