TimeQuest Timing Analyzer report for Time_Watch
Sun Nov 20 22:26:01 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cp'
 12. Slow Model Setup: 'Divider:U1|fout2'
 13. Slow Model Hold: 'cp'
 14. Slow Model Hold: 'Divider:U1|fout2'
 15. Slow Model Minimum Pulse Width: 'cp'
 16. Slow Model Minimum Pulse Width: 'Divider:U1|fout2'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'cp'
 25. Fast Model Setup: 'Divider:U1|fout2'
 26. Fast Model Hold: 'cp'
 27. Fast Model Hold: 'Divider:U1|fout2'
 28. Fast Model Minimum Pulse Width: 'cp'
 29. Fast Model Minimum Pulse Width: 'Divider:U1|fout2'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; Time_Watch                                          ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C8Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; cp               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cp }               ;
; Divider:U1|fout2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider:U1|fout2 } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                 ;
+------------+-----------------+------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                  ;
+------------+-----------------+------------------+-------------------------------------------------------+
; 238.55 MHz ; 238.55 MHz      ; cp               ;                                                       ;
; 691.09 MHz ; 402.58 MHz      ; Divider:U1|fout2 ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -3.192 ; -35.560       ;
; Divider:U1|fout2 ; -0.447 ; -0.858        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -2.621 ; -2.621        ;
; Divider:U1|fout2 ; 0.499  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -1.941 ; -27.169       ;
; Divider:U1|fout2 ; -0.742 ; -4.452        ;
+------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cp'                                                                                                       ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.192 ; Divider:U1|count2[2]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.232      ;
; -3.110 ; Divider:U1|count2[2]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.150      ;
; -3.103 ; Divider:U1|count2[2]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.143      ;
; -3.091 ; Divider:U1|count2[0]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.131      ;
; -3.014 ; Divider:U1|count2[1]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.054      ;
; -3.009 ; Divider:U1|count2[0]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.049      ;
; -3.002 ; Divider:U1|count2[0]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.042      ;
; -2.978 ; Divider:U1|count2[5]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.018      ;
; -2.940 ; Divider:U1|count2[2]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.980      ;
; -2.932 ; Divider:U1|count2[1]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.972      ;
; -2.925 ; Divider:U1|count2[1]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.965      ;
; -2.896 ; Divider:U1|count2[5]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.936      ;
; -2.895 ; Divider:U1|count2[11] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.935      ;
; -2.894 ; Divider:U1|count2[11] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.934      ;
; -2.890 ; Divider:U1|count2[11] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.930      ;
; -2.890 ; Divider:U1|count2[11] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.930      ;
; -2.889 ; Divider:U1|count2[3]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.929      ;
; -2.889 ; Divider:U1|count2[5]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.929      ;
; -2.888 ; Divider:U1|count2[11] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.928      ;
; -2.839 ; Divider:U1|count2[0]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.879      ;
; -2.807 ; Divider:U1|count2[3]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.847      ;
; -2.800 ; Divider:U1|count2[3]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.840      ;
; -2.772 ; Divider:U1|count2[2]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.812      ;
; -2.762 ; Divider:U1|count2[1]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.802      ;
; -2.753 ; Divider:U1|count2[4]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.793      ;
; -2.726 ; Divider:U1|count2[5]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.766      ;
; -2.671 ; Divider:U1|count2[4]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.711      ;
; -2.671 ; Divider:U1|count2[0]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.711      ;
; -2.664 ; Divider:U1|count2[4]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.704      ;
; -2.637 ; Divider:U1|count2[3]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.677      ;
; -2.631 ; Divider:U1|count2[6]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.671      ;
; -2.594 ; Divider:U1|count2[1]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.634      ;
; -2.587 ; Divider:U1|count2[11] ; Divider:U1|fout2      ; cp           ; cp          ; 1.000        ; 0.000      ; 3.627      ;
; -2.584 ; Divider:U1|count2[11] ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.624      ;
; -2.582 ; Divider:U1|count2[11] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.622      ;
; -2.558 ; Divider:U1|count2[5]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.598      ;
; -2.549 ; Divider:U1|count2[6]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.589      ;
; -2.542 ; Divider:U1|count2[6]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.582      ;
; -2.501 ; Divider:U1|count2[7]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.541      ;
; -2.501 ; Divider:U1|count2[4]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.541      ;
; -2.479 ; Divider:U1|count2[10] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.519      ;
; -2.469 ; Divider:U1|count2[3]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.509      ;
; -2.433 ; Divider:U1|count2[8]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.473      ;
; -2.432 ; Divider:U1|count2[8]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.472      ;
; -2.431 ; Divider:U1|count2[10] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.471      ;
; -2.430 ; Divider:U1|count2[10] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.470      ;
; -2.428 ; Divider:U1|count2[8]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.468      ;
; -2.428 ; Divider:U1|count2[8]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.468      ;
; -2.426 ; Divider:U1|count2[10] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.466      ;
; -2.426 ; Divider:U1|count2[10] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.466      ;
; -2.426 ; Divider:U1|count2[8]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.466      ;
; -2.424 ; Divider:U1|count2[10] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.464      ;
; -2.419 ; Divider:U1|count2[7]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.459      ;
; -2.412 ; Divider:U1|count2[7]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.452      ;
; -2.403 ; Divider:U1|count2[2]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.443      ;
; -2.379 ; Divider:U1|count2[6]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.419      ;
; -2.370 ; Divider:U1|count2[15] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.410      ;
; -2.369 ; Divider:U1|count2[15] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.409      ;
; -2.365 ; Divider:U1|count2[15] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.405      ;
; -2.365 ; Divider:U1|count2[15] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.405      ;
; -2.363 ; Divider:U1|count2[15] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.403      ;
; -2.348 ; Divider:U1|count2[14] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.388      ;
; -2.347 ; Divider:U1|count2[14] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.387      ;
; -2.346 ; Divider:U1|count2[8]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.386      ;
; -2.343 ; Divider:U1|count2[14] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.383      ;
; -2.343 ; Divider:U1|count2[14] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.383      ;
; -2.341 ; Divider:U1|count2[14] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.381      ;
; -2.333 ; Divider:U1|count2[4]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.373      ;
; -2.302 ; Divider:U1|count2[0]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.342      ;
; -2.294 ; Divider:U1|count2[13] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.334      ;
; -2.293 ; Divider:U1|count2[13] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.333      ;
; -2.289 ; Divider:U1|count2[1]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.329      ;
; -2.289 ; Divider:U1|count2[13] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.329      ;
; -2.289 ; Divider:U1|count2[13] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.329      ;
; -2.287 ; Divider:U1|count2[13] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.327      ;
; -2.282 ; Divider:U1|count2[4]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.322      ;
; -2.272 ; Divider:U1|count2[12] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.312      ;
; -2.263 ; Divider:U1|count2[9]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.303      ;
; -2.262 ; Divider:U1|count2[9]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.302      ;
; -2.258 ; Divider:U1|count2[9]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.298      ;
; -2.258 ; Divider:U1|count2[9]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.298      ;
; -2.256 ; Divider:U1|count2[9]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.296      ;
; -2.249 ; Divider:U1|count2[7]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.289      ;
; -2.245 ; Divider:U1|count2[7]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.285      ;
; -2.243 ; Divider:U1|count2[7]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.283      ;
; -2.225 ; Divider:U1|count2[1]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.265      ;
; -2.223 ; Divider:U1|count2[9]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.263      ;
; -2.211 ; Divider:U1|count2[6]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.251      ;
; -2.190 ; Divider:U1|count2[12] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.230      ;
; -2.183 ; Divider:U1|count2[12] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.223      ;
; -2.158 ; Divider:U1|count2[6]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.198      ;
; -2.155 ; Divider:U1|count2[5]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.195      ;
; -2.125 ; Divider:U1|count2[8]  ; Divider:U1|fout2      ; cp           ; cp          ; 1.000        ; 0.000      ; 3.165      ;
; -2.123 ; Divider:U1|count2[10] ; Divider:U1|fout2      ; cp           ; cp          ; 1.000        ; 0.000      ; 3.163      ;
; -2.122 ; Divider:U1|count2[8]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.162      ;
; -2.120 ; Divider:U1|count2[10] ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.160      ;
; -2.100 ; Divider:U1|count2[3]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.140      ;
; -2.062 ; Divider:U1|count2[15] ; Divider:U1|fout2      ; cp           ; cp          ; 1.000        ; 0.000      ; 3.102      ;
; -2.059 ; Divider:U1|count2[15] ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 3.099      ;
; -2.057 ; Divider:U1|count2[15] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 3.097      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Divider:U1|fout2'                                                                                      ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; -0.447 ; Tube:U3|tube[0] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 1.487      ;
; -0.390 ; Tube:U3|tube[2] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 1.430      ;
; -0.021 ; Tube:U3|tube[0] ; Tube:U3|tube[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 1.061      ;
; -0.021 ; Tube:U3|tube[1] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 1.061      ;
; -0.020 ; Tube:U3|tube[1] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 1.060      ;
; 0.235  ; Tube:U3|tube[2] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Tube:U3|tube[0] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Tube:U3|tube[1] ; Tube:U3|tube[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.805      ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cp'                                                                                                            ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+
; -2.621 ; Divider:U1|fout2      ; Divider:U1|fout2      ; Divider:U1|fout2 ; cp          ; 0.000        ; 2.816      ; 0.805      ;
; -2.121 ; Divider:U1|fout2      ; Divider:U1|fout2      ; Divider:U1|fout2 ; cp          ; -0.500       ; 2.816      ; 0.805      ;
; 1.167  ; Divider:U1|count2[0]  ; Divider:U1|count2[0]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.473      ;
; 1.172  ; Divider:U1|count2[4]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; Divider:U1|count2[7]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.478      ;
; 1.175  ; Divider:U1|count2[1]  ; Divider:U1|count2[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.481      ;
; 1.176  ; Divider:U1|count2[9]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; Divider:U1|count2[11] ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.212  ; Divider:U1|count2[8]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.518      ;
; 1.221  ; Divider:U1|count2[3]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.527      ;
; 1.221  ; Divider:U1|count2[6]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.527      ;
; 1.645  ; Divider:U1|count2[0]  ; Divider:U1|count2[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.951      ;
; 1.692  ; Divider:U1|count2[8]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.998      ;
; 1.701  ; Divider:U1|count2[3]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.007      ;
; 1.701  ; Divider:U1|count2[6]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.007      ;
; 1.737  ; Divider:U1|count2[4]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.043      ;
; 1.740  ; Divider:U1|count2[1]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.046      ;
; 1.741  ; Divider:U1|count2[9]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.047      ;
; 1.761  ; Divider:U1|count2[7]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.067      ;
; 1.817  ; Divider:U1|count2[0]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.123      ;
; 1.823  ; Divider:U1|count2[4]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.129      ;
; 1.826  ; Divider:U1|count2[1]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.132      ;
; 1.847  ; Divider:U1|count2[7]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.153      ;
; 1.850  ; Divider:U1|count2[15] ; Divider:U1|count2[15] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.156      ;
; 1.864  ; Divider:U1|count2[8]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.170      ;
; 1.873  ; Divider:U1|count2[3]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.179      ;
; 1.891  ; Divider:U1|count2[6]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.197      ;
; 1.903  ; Divider:U1|count2[0]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.209      ;
; 1.918  ; Divider:U1|count2[2]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.224      ;
; 1.959  ; Divider:U1|count2[3]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.265      ;
; 1.962  ; Divider:U1|count2[5]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.268      ;
; 1.977  ; Divider:U1|count2[6]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.283      ;
; 1.997  ; Divider:U1|count2[10] ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.303      ;
; 1.998  ; Divider:U1|count2[1]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.304      ;
; 2.004  ; Divider:U1|count2[2]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.310      ;
; 2.013  ; Divider:U1|count2[4]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.319      ;
; 2.019  ; Divider:U1|count2[7]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.325      ;
; 2.048  ; Divider:U1|count2[5]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.354      ;
; 2.075  ; Divider:U1|count2[0]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.381      ;
; 2.084  ; Divider:U1|count2[1]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.390      ;
; 2.099  ; Divider:U1|count2[4]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.405      ;
; 2.149  ; Divider:U1|count2[3]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.455      ;
; 2.149  ; Divider:U1|count2[6]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.455      ;
; 2.161  ; Divider:U1|count2[0]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.467      ;
; 2.176  ; Divider:U1|count2[2]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.482      ;
; 2.235  ; Divider:U1|count2[3]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.541      ;
; 2.237  ; Divider:U1|count2[3]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.543      ;
; 2.238  ; Divider:U1|count2[5]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.544      ;
; 2.239  ; Divider:U1|count2[3]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.545      ;
; 2.242  ; Divider:U1|count2[3]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 2.548      ;
; 2.262  ; Divider:U1|count2[2]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.568      ;
; 2.268  ; Divider:U1|count2[2]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.574      ;
; 2.270  ; Divider:U1|count2[2]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.576      ;
; 2.271  ; Divider:U1|count2[4]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.577      ;
; 2.273  ; Divider:U1|count2[2]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 2.579      ;
; 2.274  ; Divider:U1|count2[1]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.580      ;
; 2.316  ; Divider:U1|count2[2]  ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.622      ;
; 2.324  ; Divider:U1|count2[5]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.630      ;
; 2.324  ; Divider:U1|count2[12] ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.630      ;
; 2.326  ; Divider:U1|count2[12] ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.632      ;
; 2.329  ; Divider:U1|count2[12] ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 2.635      ;
; 2.351  ; Divider:U1|count2[0]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.657      ;
; 2.360  ; Divider:U1|count2[1]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.666      ;
; 2.361  ; Divider:U1|count2[12] ; Divider:U1|count2[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.667      ;
; 2.392  ; Divider:U1|count2[14] ; Divider:U1|count2[14] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.698      ;
; 2.399  ; Divider:U1|count2[10] ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.705      ;
; 2.403  ; Divider:U1|count2[0]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.709      ;
; 2.405  ; Divider:U1|count2[0]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.711      ;
; 2.407  ; Divider:U1|count2[3]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.713      ;
; 2.408  ; Divider:U1|count2[0]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 2.714      ;
; 2.437  ; Divider:U1|count2[0]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.743      ;
; 2.452  ; Divider:U1|count2[2]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.758      ;
; 2.474  ; Divider:U1|count2[13] ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.780      ;
; 2.496  ; Divider:U1|count2[5]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.802      ;
; 2.530  ; Divider:U1|count2[5]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.836      ;
; 2.532  ; Divider:U1|count2[1]  ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.838      ;
; 2.532  ; Divider:U1|count2[1]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.838      ;
; 2.534  ; Divider:U1|count2[11] ; Divider:U1|count2[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.840      ;
; 2.537  ; Divider:U1|count2[9]  ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.843      ;
; 2.538  ; Divider:U1|count2[2]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.844      ;
; 2.543  ; Divider:U1|count2[3]  ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.849      ;
; 2.545  ; Divider:U1|count2[3]  ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.851      ;
; 2.545  ; Divider:U1|count2[3]  ; Divider:U1|count2[14] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.851      ;
; 2.549  ; Divider:U1|count2[3]  ; Divider:U1|count2[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.855      ;
; 2.550  ; Divider:U1|count2[3]  ; Divider:U1|count2[15] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.856      ;
; 2.574  ; Divider:U1|count2[2]  ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.880      ;
; 2.576  ; Divider:U1|count2[2]  ; Divider:U1|count2[14] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.882      ;
; 2.580  ; Divider:U1|count2[2]  ; Divider:U1|count2[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.886      ;
; 2.581  ; Divider:U1|count2[5]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.887      ;
; 2.581  ; Divider:U1|count2[2]  ; Divider:U1|count2[15] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.887      ;
; 2.584  ; Divider:U1|count2[6]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.890      ;
; 2.586  ; Divider:U1|count2[5]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 2.892      ;
; 2.586  ; Divider:U1|count2[6]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.892      ;
; 2.589  ; Divider:U1|count2[6]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 2.895      ;
; 2.609  ; Divider:U1|count2[0]  ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.915      ;
; 2.609  ; Divider:U1|count2[0]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.915      ;
; 2.630  ; Divider:U1|count2[12] ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.936      ;
; 2.632  ; Divider:U1|count2[12] ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.938      ;
; 2.632  ; Divider:U1|count2[12] ; Divider:U1|count2[14] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.938      ;
; 2.637  ; Divider:U1|count2[12] ; Divider:U1|count2[15] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.943      ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Divider:U1|fout2'                                                                                      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.499 ; Tube:U3|tube[0] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tube:U3|tube[1] ; Tube:U3|tube[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tube:U3|tube[2] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.805      ;
; 0.754 ; Tube:U3|tube[1] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; Tube:U3|tube[1] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; Tube:U3|tube[0] ; Tube:U3|tube[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 1.061      ;
; 1.124 ; Tube:U3|tube[2] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 1.430      ;
; 1.181 ; Tube:U3|tube[0] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 1.487      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cp'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; cp    ; Rise       ; cp                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|fout2      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|fout2      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|fout2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|fout2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; cp|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; cp|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; cp~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; cp~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; cp~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; cp~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Divider:U1|fout2'                                                                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U1|fout2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U1|fout2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U1|fout2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U1|fout2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U1|fout2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U1|fout2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U3|tube[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U3|tube[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U3|tube[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U3|tube[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U3|tube[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U3|tube[2]|clk            ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; LED_Bit[*]  ; Divider:U1|fout2 ; 10.018 ; 10.018 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[0] ; Divider:U1|fout2 ; 9.593  ; 9.593  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[1] ; Divider:U1|fout2 ; 9.914  ; 9.914  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[2] ; Divider:U1|fout2 ; 10.018 ; 10.018 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[3] ; Divider:U1|fout2 ; 9.815  ; 9.815  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[4] ; Divider:U1|fout2 ; 8.611  ; 8.611  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[5] ; Divider:U1|fout2 ; 8.612  ; 8.612  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[6] ; Divider:U1|fout2 ; 8.664  ; 8.664  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[7] ; Divider:U1|fout2 ; 8.642  ; 8.642  ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; LED_Bit[*]  ; Divider:U1|fout2 ; 8.233 ; 8.233 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[0] ; Divider:U1|fout2 ; 9.264 ; 9.264 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[1] ; Divider:U1|fout2 ; 9.505 ; 9.505 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[2] ; Divider:U1|fout2 ; 9.678 ; 9.678 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[3] ; Divider:U1|fout2 ; 9.399 ; 9.399 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[4] ; Divider:U1|fout2 ; 8.319 ; 8.319 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[5] ; Divider:U1|fout2 ; 8.245 ; 8.245 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[6] ; Divider:U1|fout2 ; 8.250 ; 8.250 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[7] ; Divider:U1|fout2 ; 8.233 ; 8.233 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+-------+-------+------------+------------------+


+-------------------------------------------+
; Fast Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -0.434 ; -2.397        ;
; Divider:U1|fout2 ; 0.517  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -1.394 ; -1.394        ;
; Divider:U1|fout2 ; 0.215  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -1.380 ; -18.380       ;
; Divider:U1|fout2 ; -0.500 ; -3.000        ;
+------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cp'                                                                                                       ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.434 ; Divider:U1|count2[2]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.466      ;
; -0.419 ; Divider:U1|count2[2]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.451      ;
; -0.416 ; Divider:U1|count2[0]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.448      ;
; -0.401 ; Divider:U1|count2[0]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.433      ;
; -0.391 ; Divider:U1|count2[2]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.423      ;
; -0.385 ; Divider:U1|count2[1]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.417      ;
; -0.373 ; Divider:U1|count2[0]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.405      ;
; -0.370 ; Divider:U1|count2[1]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.402      ;
; -0.342 ; Divider:U1|count2[1]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.374      ;
; -0.332 ; Divider:U1|count2[5]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.364      ;
; -0.327 ; Divider:U1|count2[3]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.359      ;
; -0.324 ; Divider:U1|count2[2]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.356      ;
; -0.317 ; Divider:U1|count2[5]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.349      ;
; -0.312 ; Divider:U1|count2[3]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.344      ;
; -0.306 ; Divider:U1|count2[0]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.338      ;
; -0.289 ; Divider:U1|count2[5]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.321      ;
; -0.284 ; Divider:U1|count2[3]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.316      ;
; -0.279 ; Divider:U1|count2[4]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.311      ;
; -0.275 ; Divider:U1|count2[1]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.307      ;
; -0.264 ; Divider:U1|count2[4]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.296      ;
; -0.258 ; Divider:U1|count2[11] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.290      ;
; -0.257 ; Divider:U1|count2[2]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.289      ;
; -0.257 ; Divider:U1|count2[11] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.289      ;
; -0.253 ; Divider:U1|count2[11] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.285      ;
; -0.253 ; Divider:U1|count2[11] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.285      ;
; -0.251 ; Divider:U1|count2[11] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.283      ;
; -0.239 ; Divider:U1|count2[0]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.271      ;
; -0.236 ; Divider:U1|count2[4]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.268      ;
; -0.222 ; Divider:U1|count2[6]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.254      ;
; -0.222 ; Divider:U1|count2[5]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.254      ;
; -0.217 ; Divider:U1|count2[3]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.249      ;
; -0.208 ; Divider:U1|count2[1]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.240      ;
; -0.207 ; Divider:U1|count2[6]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.239      ;
; -0.179 ; Divider:U1|count2[6]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.211      ;
; -0.170 ; Divider:U1|count2[7]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.202      ;
; -0.169 ; Divider:U1|count2[4]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.201      ;
; -0.155 ; Divider:U1|count2[7]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.187      ;
; -0.155 ; Divider:U1|count2[5]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.187      ;
; -0.150 ; Divider:U1|count2[3]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.182      ;
; -0.140 ; Divider:U1|count2[11] ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.172      ;
; -0.139 ; Divider:U1|count2[11] ; Divider:U1|fout2      ; cp           ; cp          ; 1.000        ; 0.000      ; 1.171      ;
; -0.138 ; Divider:U1|count2[11] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.170      ;
; -0.127 ; Divider:U1|count2[7]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.159      ;
; -0.117 ; Divider:U1|count2[15] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.149      ;
; -0.116 ; Divider:U1|count2[15] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.148      ;
; -0.114 ; Divider:U1|count2[7]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.146      ;
; -0.113 ; Divider:U1|count2[10] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; Divider:U1|count2[8]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.145      ;
; -0.112 ; Divider:U1|count2[6]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.144      ;
; -0.112 ; Divider:U1|count2[10] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.144      ;
; -0.112 ; Divider:U1|count2[8]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.144      ;
; -0.112 ; Divider:U1|count2[15] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.144      ;
; -0.112 ; Divider:U1|count2[15] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.144      ;
; -0.110 ; Divider:U1|count2[7]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; Divider:U1|count2[15] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.142      ;
; -0.108 ; Divider:U1|count2[10] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; Divider:U1|count2[8]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; Divider:U1|count2[10] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; Divider:U1|count2[8]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; Divider:U1|count2[7]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.140      ;
; -0.106 ; Divider:U1|count2[10] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; Divider:U1|count2[8]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.138      ;
; -0.104 ; Divider:U1|count2[10] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.136      ;
; -0.102 ; Divider:U1|count2[4]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.134      ;
; -0.102 ; Divider:U1|count2[14] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.134      ;
; -0.101 ; Divider:U1|count2[14] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.133      ;
; -0.097 ; Divider:U1|count2[2]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.129      ;
; -0.097 ; Divider:U1|count2[14] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.129      ;
; -0.097 ; Divider:U1|count2[14] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.129      ;
; -0.095 ; Divider:U1|count2[14] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.127      ;
; -0.090 ; Divider:U1|count2[8]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.122      ;
; -0.086 ; Divider:U1|count2[13] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.118      ;
; -0.085 ; Divider:U1|count2[13] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.117      ;
; -0.081 ; Divider:U1|count2[13] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; Divider:U1|count2[13] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.113      ;
; -0.079 ; Divider:U1|count2[13] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; Divider:U1|count2[0]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.111      ;
; -0.074 ; Divider:U1|count2[4]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.106      ;
; -0.064 ; Divider:U1|count2[9]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.096      ;
; -0.063 ; Divider:U1|count2[9]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.095      ;
; -0.059 ; Divider:U1|count2[9]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; Divider:U1|count2[9]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.091      ;
; -0.057 ; Divider:U1|count2[9]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.089      ;
; -0.052 ; Divider:U1|count2[1]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.084      ;
; -0.048 ; Divider:U1|count2[6]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.080      ;
; -0.048 ; Divider:U1|count2[1]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.080      ;
; -0.047 ; Divider:U1|count2[9]  ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; Divider:U1|count2[5]  ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.079      ;
; -0.046 ; Divider:U1|count2[6]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.078      ;
; -0.040 ; Divider:U1|count2[2]  ; Divider:U1|count2[11] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.072      ;
; -0.027 ; Divider:U1|count2[12] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.059      ;
; -0.022 ; Divider:U1|count2[0]  ; Divider:U1|count2[11] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.054      ;
; -0.012 ; Divider:U1|count2[12] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.044      ;
; 0.001  ; Divider:U1|count2[15] ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.031      ;
; 0.002  ; Divider:U1|count2[15] ; Divider:U1|fout2      ; cp           ; cp          ; 1.000        ; 0.000      ; 1.030      ;
; 0.003  ; Divider:U1|count2[7]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; Divider:U1|count2[15] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.029      ;
; 0.004  ; Divider:U1|count2[7]  ; Divider:U1|fout2      ; cp           ; cp          ; 1.000        ; 0.000      ; 1.028      ;
; 0.005  ; Divider:U1|count2[10] ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.027      ;
; 0.005  ; Divider:U1|count2[8]  ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; 0.000      ; 1.027      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Divider:U1|fout2'                                                                                     ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.517 ; Tube:U3|tube[0] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.515      ;
; 0.522 ; Tube:U3|tube[2] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.510      ;
; 0.635 ; Tube:U3|tube[0] ; Tube:U3|tube[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; Tube:U3|tube[1] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.396      ;
; 0.637 ; Tube:U3|tube[1] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; Tube:U3|tube[2] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Tube:U3|tube[0] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Tube:U3|tube[1] ; Tube:U3|tube[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cp'                                                                                                            ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+
; -1.394 ; Divider:U1|fout2      ; Divider:U1|fout2      ; Divider:U1|fout2 ; cp          ; 0.000        ; 1.468      ; 0.367      ;
; -0.894 ; Divider:U1|fout2      ; Divider:U1|fout2      ; Divider:U1|fout2 ; cp          ; -0.500       ; 1.468      ; 0.367      ;
; 0.355  ; Divider:U1|count2[0]  ; Divider:U1|count2[0]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.507      ;
; 0.358  ; Divider:U1|count2[4]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Divider:U1|count2[7]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Divider:U1|count2[1]  ; Divider:U1|count2[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; Divider:U1|count2[9]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count2[11] ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.366  ; Divider:U1|count2[8]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; Divider:U1|count2[3]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Divider:U1|count2[6]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.521      ;
; 0.493  ; Divider:U1|count2[0]  ; Divider:U1|count2[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.645      ;
; 0.506  ; Divider:U1|count2[8]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.658      ;
; 0.509  ; Divider:U1|count2[3]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Divider:U1|count2[6]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.661      ;
; 0.531  ; Divider:U1|count2[4]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Divider:U1|count2[1]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; Divider:U1|count2[9]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.685      ;
; 0.551  ; Divider:U1|count2[7]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.703      ;
; 0.563  ; Divider:U1|count2[0]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.715      ;
; 0.566  ; Divider:U1|count2[4]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; Divider:U1|count2[15] ; Divider:U1|count2[15] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; Divider:U1|count2[1]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.719      ;
; 0.576  ; Divider:U1|count2[8]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.728      ;
; 0.579  ; Divider:U1|count2[3]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; Divider:U1|count2[2]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.733      ;
; 0.584  ; Divider:U1|count2[5]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.736      ;
; 0.586  ; Divider:U1|count2[7]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.738      ;
; 0.590  ; Divider:U1|count2[10] ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.742      ;
; 0.598  ; Divider:U1|count2[0]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.750      ;
; 0.603  ; Divider:U1|count2[6]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.755      ;
; 0.614  ; Divider:U1|count2[3]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; Divider:U1|count2[2]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.768      ;
; 0.619  ; Divider:U1|count2[5]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.771      ;
; 0.637  ; Divider:U1|count2[1]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.789      ;
; 0.638  ; Divider:U1|count2[6]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.790      ;
; 0.656  ; Divider:U1|count2[7]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.808      ;
; 0.660  ; Divider:U1|count2[4]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.812      ;
; 0.668  ; Divider:U1|count2[0]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.820      ;
; 0.672  ; Divider:U1|count2[1]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.824      ;
; 0.682  ; Divider:U1|count2[3]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.834      ;
; 0.683  ; Divider:U1|count2[3]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 0.835      ;
; 0.684  ; Divider:U1|count2[3]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.836      ;
; 0.686  ; Divider:U1|count2[2]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.838      ;
; 0.691  ; Divider:U1|count2[2]  ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.843      ;
; 0.694  ; Divider:U1|count2[12] ; Divider:U1|count2[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.846      ;
; 0.695  ; Divider:U1|count2[4]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.847      ;
; 0.699  ; Divider:U1|count2[14] ; Divider:U1|count2[14] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.851      ;
; 0.702  ; Divider:U1|count2[10] ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.854      ;
; 0.703  ; Divider:U1|count2[0]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.855      ;
; 0.708  ; Divider:U1|count2[6]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.860      ;
; 0.708  ; Divider:U1|count2[3]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.860      ;
; 0.713  ; Divider:U1|count2[5]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.865      ;
; 0.718  ; Divider:U1|count2[2]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.870      ;
; 0.719  ; Divider:U1|count2[2]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 0.871      ;
; 0.720  ; Divider:U1|count2[2]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.872      ;
; 0.721  ; Divider:U1|count2[2]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.873      ;
; 0.723  ; Divider:U1|count2[12] ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.875      ;
; 0.724  ; Divider:U1|count2[12] ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 0.876      ;
; 0.725  ; Divider:U1|count2[12] ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.877      ;
; 0.743  ; Divider:U1|count2[3]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.895      ;
; 0.747  ; Divider:U1|count2[1]  ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.899      ;
; 0.747  ; Divider:U1|count2[11] ; Divider:U1|count2[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.899      ;
; 0.748  ; Divider:U1|count2[5]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.900      ;
; 0.750  ; Divider:U1|count2[9]  ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.902      ;
; 0.755  ; Divider:U1|count2[0]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.907      ;
; 0.756  ; Divider:U1|count2[0]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 0.908      ;
; 0.757  ; Divider:U1|count2[0]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.909      ;
; 0.761  ; Divider:U1|count2[13] ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.913      ;
; 0.765  ; Divider:U1|count2[4]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.917      ;
; 0.766  ; Divider:U1|count2[1]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.918      ;
; 0.772  ; Divider:U1|count2[5]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.924      ;
; 0.778  ; Divider:U1|count2[0]  ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.930      ;
; 0.793  ; Divider:U1|count2[8]  ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.945      ;
; 0.795  ; Divider:U1|count2[3]  ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.947      ;
; 0.797  ; Divider:U1|count2[3]  ; Divider:U1|count2[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.949      ;
; 0.797  ; Divider:U1|count2[3]  ; Divider:U1|count2[14] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.949      ;
; 0.797  ; Divider:U1|count2[0]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.949      ;
; 0.801  ; Divider:U1|count2[3]  ; Divider:U1|count2[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.953      ;
; 0.801  ; Divider:U1|count2[1]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.953      ;
; 0.802  ; Divider:U1|count2[3]  ; Divider:U1|count2[15] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.954      ;
; 0.812  ; Divider:U1|count2[5]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.964      ;
; 0.813  ; Divider:U1|count2[5]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 0.965      ;
; 0.813  ; Divider:U1|count2[3]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.965      ;
; 0.813  ; Divider:U1|count2[6]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.965      ;
; 0.814  ; Divider:U1|count2[11] ; Divider:U1|count2[14] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.966      ;
; 0.814  ; Divider:U1|count2[6]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 0.966      ;
; 0.815  ; Divider:U1|count2[2]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.967      ;
; 0.815  ; Divider:U1|count2[6]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.967      ;
; 0.817  ; Divider:U1|count2[1]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.969      ;
; 0.817  ; Divider:U1|count2[9]  ; Divider:U1|count2[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.969      ;
; 0.818  ; Divider:U1|count2[1]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; Divider:U1|count2[5]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.970      ;
; 0.819  ; Divider:U1|count2[1]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.971      ;
; 0.822  ; Divider:U1|count2[4]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.974      ;
; 0.823  ; Divider:U1|count2[13] ; Divider:U1|count2[14] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.975      ;
; 0.824  ; Divider:U1|count2[9]  ; Divider:U1|count2[13] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.976      ;
; 0.825  ; Divider:U1|count2[9]  ; Divider:U1|fout2      ; cp               ; cp          ; 0.000        ; 0.000      ; 0.977      ;
; 0.826  ; Divider:U1|count2[9]  ; Divider:U1|count2[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.978      ;
; 0.831  ; Divider:U1|count2[2]  ; Divider:U1|count2[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.983      ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Divider:U1|fout2'                                                                                      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; Tube:U3|tube[0] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Tube:U3|tube[1] ; Tube:U3|tube[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Tube:U3|tube[2] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; Tube:U3|tube[1] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Tube:U3|tube[1] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Tube:U3|tube[0] ; Tube:U3|tube[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.397      ;
; 0.358 ; Tube:U3|tube[2] ; Tube:U3|tube[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.510      ;
; 0.363 ; Tube:U3|tube[0] ; Tube:U3|tube[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.515      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cp'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; cp    ; Rise       ; cp                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|fout2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|fout2      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|count2[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|count2[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; U1|fout2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; U1|fout2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; cp|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; cp|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; cp~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; cp~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cp    ; Rise       ; cp~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cp    ; Rise       ; cp~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Divider:U1|fout2'                                                                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Tube:U3|tube[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U1|fout2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U1|fout2|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U1|fout2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U1|fout2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U1|fout2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U1|fout2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U3|tube[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U3|tube[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U3|tube[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U3|tube[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U3|tube[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U3|tube[2]|clk            ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; LED_Bit[*]  ; Divider:U1|fout2 ; 4.250 ; 4.250 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[0] ; Divider:U1|fout2 ; 4.089 ; 4.089 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[1] ; Divider:U1|fout2 ; 4.132 ; 4.132 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[2] ; Divider:U1|fout2 ; 4.250 ; 4.250 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[3] ; Divider:U1|fout2 ; 4.193 ; 4.193 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[4] ; Divider:U1|fout2 ; 3.801 ; 3.801 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[5] ; Divider:U1|fout2 ; 3.773 ; 3.773 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[6] ; Divider:U1|fout2 ; 3.776 ; 3.776 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[7] ; Divider:U1|fout2 ; 3.753 ; 3.753 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; LED_Bit[*]  ; Divider:U1|fout2 ; 3.652 ; 3.652 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[0] ; Divider:U1|fout2 ; 3.972 ; 3.972 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[1] ; Divider:U1|fout2 ; 4.019 ; 4.019 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[2] ; Divider:U1|fout2 ; 4.128 ; 4.128 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[3] ; Divider:U1|fout2 ; 4.075 ; 4.075 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[4] ; Divider:U1|fout2 ; 3.680 ; 3.680 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[5] ; Divider:U1|fout2 ; 3.652 ; 3.652 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[6] ; Divider:U1|fout2 ; 3.682 ; 3.682 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[7] ; Divider:U1|fout2 ; 3.662 ; 3.662 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+-------------------+---------+--------+----------+---------+---------------------+
; Clock             ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -3.192  ; -2.621 ; N/A      ; N/A     ; -1.941              ;
;  Divider:U1|fout2 ; -0.447  ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  cp               ; -3.192  ; -2.621 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS   ; -36.418 ; -2.621 ; 0.0      ; 0.0     ; -31.621             ;
;  Divider:U1|fout2 ; -0.858  ; 0.000  ; N/A      ; N/A     ; -4.452              ;
;  cp               ; -35.560 ; -2.621 ; N/A      ; N/A     ; -27.169             ;
+-------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; LED_Bit[*]  ; Divider:U1|fout2 ; 10.018 ; 10.018 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[0] ; Divider:U1|fout2 ; 9.593  ; 9.593  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[1] ; Divider:U1|fout2 ; 9.914  ; 9.914  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[2] ; Divider:U1|fout2 ; 10.018 ; 10.018 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[3] ; Divider:U1|fout2 ; 9.815  ; 9.815  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[4] ; Divider:U1|fout2 ; 8.611  ; 8.611  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[5] ; Divider:U1|fout2 ; 8.612  ; 8.612  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[6] ; Divider:U1|fout2 ; 8.664  ; 8.664  ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[7] ; Divider:U1|fout2 ; 8.642  ; 8.642  ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; LED_Bit[*]  ; Divider:U1|fout2 ; 3.652 ; 3.652 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[0] ; Divider:U1|fout2 ; 3.972 ; 3.972 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[1] ; Divider:U1|fout2 ; 4.019 ; 4.019 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[2] ; Divider:U1|fout2 ; 4.128 ; 4.128 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[3] ; Divider:U1|fout2 ; 4.075 ; 4.075 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[4] ; Divider:U1|fout2 ; 3.680 ; 3.680 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[5] ; Divider:U1|fout2 ; 3.652 ; 3.652 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[6] ; Divider:U1|fout2 ; 3.682 ; 3.682 ; Rise       ; Divider:U1|fout2 ;
;  LED_Bit[7] ; Divider:U1|fout2 ; 3.662 ; 3.662 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; cp               ; cp               ; 264      ; 0        ; 0        ; 0        ;
; Divider:U1|fout2 ; cp               ; 1        ; 1        ; 0        ; 0        ;
; Divider:U1|fout2 ; Divider:U1|fout2 ; 8        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; cp               ; cp               ; 264      ; 0        ; 0        ; 0        ;
; Divider:U1|fout2 ; cp               ; 1        ; 1        ; 0        ; 0        ;
; Divider:U1|fout2 ; Divider:U1|fout2 ; 8        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sun Nov 20 22:26:01 2022
Info: Command: quartus_sta Time_Watch -c Time_Watch
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Time_Watch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cp cp
    Info (332105): create_clock -period 1.000 -name Divider:U1|fout2 Divider:U1|fout2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.192       -35.560 cp 
    Info (332119):    -0.447        -0.858 Divider:U1|fout2 
Info (332146): Worst-case hold slack is -2.621
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.621        -2.621 cp 
    Info (332119):     0.499         0.000 Divider:U1|fout2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -27.169 cp 
    Info (332119):    -0.742        -4.452 Divider:U1|fout2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.434        -2.397 cp 
    Info (332119):     0.517         0.000 Divider:U1|fout2 
Info (332146): Worst-case hold slack is -1.394
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.394        -1.394 cp 
    Info (332119):     0.215         0.000 Divider:U1|fout2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -18.380 cp 
    Info (332119):    -0.500        -3.000 Divider:U1|fout2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4574 megabytes
    Info: Processing ended: Sun Nov 20 22:26:01 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


