Fitter report for pcie_top
Tue Jan 21 11:17:43 2014
Quartus II Version 10.1 Build 153 11/29/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. GXB Receiver Summary
 19. GXB Receiver Channel
 20. GXB Transmitter Summary
 21. GXB Transmitter Channel
 22. Output Pin Default Load For Reported TCO
 23. PCI Express Hard-IP Blocks
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. Interconnect Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 21 11:17:43 2014     ;
; Quartus II Version                 ; 10.1 Build 153 11/29/2010 SJ Full Version ;
; Revision Name                      ; pcie_top                                  ;
; Top-level Entity Name              ; pcie_top                                  ;
; Family                             ; Cyclone IV GX                             ;
; Device                             ; EP4CGX150CF23I7                           ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 1,101 / 149,760 ( < 1 % )                 ;
;     Total combinational functions  ; 892 / 149,760 ( < 1 % )                   ;
;     Dedicated logic registers      ; 766 / 149,760 ( < 1 % )                   ;
; Total registers                    ; 0                                         ;
; Total pins                         ; 13 / 287 ( 5 % )                          ;
; Total virtual pins                 ; 10                                        ;
; Total memory bits                  ; 146,688 / 6,635,520 ( 2 % )               ;
; Embedded Multiplier 9-bit elements ; 0 / 720 ( 0 % )                           ;
; Total GXB Receiver Channel PCS     ; 1 / 4 ( 25 % )                            ;
; Total GXB Receiver Channel PMA     ; 1 / 4 ( 25 % )                            ;
; Total GXB Transmitter Channel PCS  ; 1 / 4 ( 25 % )                            ;
; Total GXB Transmitter Channel PMA  ; 1 / 4 ( 25 % )                            ;
; Total PLLs                         ; 1 / 6 ( 17 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150CF23I7                       ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+--------------------+--------------------------------------+
; Pin Name           ; Reason                               ;
+--------------------+--------------------------------------+
; L0_led             ; Missing drive strength and slew rate ;
; alive_led          ; Missing drive strength and slew rate ;
; comp_led           ; Missing drive strength and slew rate ;
; reconfig_alive_led ; Missing drive strength and slew rate ;
+--------------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1890 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1890 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1873    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 17      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/VirtualShare/MAVIm-3/Cyclone/OUTPUT/pcie_top.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                         ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,101 / 149,760 ( < 1 % )                                                                                                                                                               ;
;     -- Combinational with no register       ; 335                                                                                                                                                                                     ;
;     -- Register only                        ; 209                                                                                                                                                                                     ;
;     -- Combinational with a register        ; 557                                                                                                                                                                                     ;
;                                             ;                                                                                                                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                                                         ;
;     -- 4 input functions                    ; 368                                                                                                                                                                                     ;
;     -- 3 input functions                    ; 207                                                                                                                                                                                     ;
;     -- <=2 input functions                  ; 317                                                                                                                                                                                     ;
;     -- Register only                        ; 209                                                                                                                                                                                     ;
;                                             ;                                                                                                                                                                                         ;
; Logic elements by mode                      ;                                                                                                                                                                                         ;
;     -- normal mode                          ; 697                                                                                                                                                                                     ;
;     -- arithmetic mode                      ; 195                                                                                                                                                                                     ;
;                                             ;                                                                                                                                                                                         ;
; Total registers*                            ; 766 / 151,096 ( < 1 % )                                                                                                                                                                 ;
;     -- Dedicated logic registers            ; 766 / 149,760 ( < 1 % )                                                                                                                                                                 ;
;     -- I/O registers                        ; 0 / 1,336 ( 0 % )                                                                                                                                                                       ;
;                                             ;                                                                                                                                                                                         ;
; Total LABs:  partially or completely used   ; 113 / 9,360 ( 1 % )                                                                                                                                                                     ;
; User inserted logic elements                ; 0                                                                                                                                                                                       ;
; Virtual pins                                ; 10                                                                                                                                                                                      ;
; I/O pins                                    ; 13 / 287 ( 5 % )                                                                                                                                                                        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                                                                                                                          ;
;     -- Dedicated input pins                 ; 2 / 17 ( 12 % )                                                                                                                                                                         ;
; Global signals                              ; 5                                                                                                                                                                                       ;
; M9Ks                                        ; 20 / 720 ( 3 % )                                                                                                                                                                        ;
; Total block memory bits                     ; 146,688 / 6,635,520 ( 2 % )                                                                                                                                                             ;
; Total block memory implementation bits      ; 184,320 / 6,635,520 ( 3 % )                                                                                                                                                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )                                                                                                                                                                         ;
; PLLs                                        ; 1 / 6 ( 17 % )                                                                                                                                                                          ;
; Global clocks                               ; 5 / 30 ( 17 % )                                                                                                                                                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                                                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                                                           ;
; GXB Receiver channel PCSs                   ; 1 / 4 ( 25 % )                                                                                                                                                                          ;
; GXB Receiver channel PMAs                   ; 1 / 4 ( 25 % )                                                                                                                                                                          ;
; GXB Transmitter channel PCSs                ; 1 / 4 ( 25 % )                                                                                                                                                                          ;
; GXB Transmitter channel PMAs                ; 1 / 4 ( 25 % )                                                                                                                                                                          ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                                                                                                                                                                           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                                                                                                                                                            ;
; Peak interconnect usage (total/H/V)         ; 15% / 13% / 18%                                                                                                                                                                         ;
; Maximum fan-out node                        ; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit_quadresetout[0] ;
; Maximum fan-out                             ; 1166                                                                                                                                                                                    ;
; Highest non-global fan-out signal           ; ~GND                                                                                                                                                                                    ;
; Highest non-global fan-out                  ; 83                                                                                                                                                                                      ;
; Total fan-out                               ; 6168                                                                                                                                                                                    ;
; Average fan-out                             ; 3.23                                                                                                                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 1101 / 149760 ( < 1 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 335                     ; 0                              ;
;     -- Register only                        ; 209                     ; 0                              ;
;     -- Combinational with a register        ; 557                     ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 368                     ; 0                              ;
;     -- 3 input functions                    ; 207                     ; 0                              ;
;     -- <=2 input functions                  ; 317                     ; 0                              ;
;     -- Register only                        ; 209                     ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 697                     ; 0                              ;
;     -- arithmetic mode                      ; 195                     ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 766                     ; 0                              ;
;     -- Dedicated logic registers            ; 766 / 149760 ( < 1 % )  ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 112 / 9360 ( 1 % )      ; 0 / 9360 ( 0 % )               ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 10                      ; 0                              ;
; I/O pins                                    ; 13                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )         ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 146688                  ; 0                              ;
; Total RAM block bits                        ; 184320                  ; 0                              ;
; PLL                                         ; 0 / 6 ( 0 % )           ; 1 / 6 ( 16 % )                 ;
; M9K                                         ; 20 / 720 ( 2 % )        ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 4 / 38 ( 10 % )         ; 1 / 38 ( 2 % )                 ;
; GXB Central control unit                    ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
; Calibration block                           ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
; GXB Receiver channel PCS                    ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; GXB Receiver channel PMA                    ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PCS                 ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PMA                 ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; PCI Express hard IP                         ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 710                     ; 87                             ;
;     -- Registered Input Connections         ; 605                     ; 0                              ;
;     -- Output Connections                   ; 87                      ; 710                            ;
;     -- Registered Output Connections        ; 74                      ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 6281                    ; 3223                           ;
;     -- Registered Connections               ; 3376                    ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 0                       ; 797                            ;
;     -- hard_block:auto_generated_inst       ; 797                     ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 6                       ; 87                             ;
;     -- Output Ports                         ; 14                      ; 204                            ;
;     -- Bidir Ports                          ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 7                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 102                            ;
+---------------------------------------------+-------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; local_rstn_ext ; G6    ; 8        ; 12           ; 91           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; pcie_rstn      ; AA16  ; 4        ; 86           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; reconfig_clk   ; L21   ; 6        ; 117          ; 46           ; 0            ; 201                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ;
; refclk         ; M11   ; 3A       ; 57           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; refclk(n)      ; N11   ; 3A       ; 57           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; rx_in0         ; Y2    ; QL0      ; 0            ; 16           ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; rx_in0(n)      ; Y1    ; QL0      ; 0            ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; L0_led             ; AA4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; alive_led          ; E5    ; 8        ; 21           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; comp_led           ; AB3   ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; reconfig_alive_led ; AB6   ; 3        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; tx_out0            ; V2    ; QL0      ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; tx_out0(n)         ; V1    ; QL0      ; 0            ; 16           ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; P4       ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; R5       ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; P5       ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; T6       ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; U5       ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; R8       ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AA4      ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; L0_led              ; Dual Purpose Pin          ;
; AB3      ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; comp_led            ; Dual Purpose Pin          ;
; G6       ; DIFFIO_T4p, DATA3     ; Use as regular IO        ; local_rstn_ext      ; Dual Purpose Pin          ;
; K4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; D1       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; J4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; D3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; H4       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; D2       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+------------------------------------------------------------------------------+
; I/O Bank Usage                                                               ;
+----------+-----------------+---------------+--------------+------------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-----------------+---------------+--------------+------------------+
; QL1      ; 0 / 0 ( -- )    ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % ) ; --            ; --           ; --               ;
; 3        ; 3 / 44 ( 7 % )  ; 2.5V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 3A       ; 2 / 2 ( 100 % ) ; --            ; --           ; 2.5V             ;
; 4        ; 1 / 43 ( 2 % )  ; 3.3V          ; --           ; --               ;
; 5        ; 0 / 41 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 1 / 43 ( 2 % )  ; 3.3V          ; --           ; --               ;
; 7        ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 2 / 44 ( 5 % )  ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 0 ( -- )    ; --            ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % ) ; 2.5V          ; --           ; --               ;
+----------+-----------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 445        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 385        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A21      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 39         ; 3        ; L0_led                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 126        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 167        ; 4        ; pcie_rstn                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 40         ; 3        ; comp_led                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 83         ; 3        ; reconfig_alive_led                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B20      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C2       ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C22      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D2       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D4       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 519        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 517        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 480        ; 8        ; alive_led                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ; 516        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F20      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F22      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G4       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 518        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 491        ; 8        ; local_rstn_ext                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G7       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G14      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G17      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H4       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H17      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H20      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; J5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J19      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; K5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K19      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ; 275        ; 6        ; reconfig_clk                                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M8       ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ; 124        ; 3A       ; refclk                                                ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N8       ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 125        ; 3A       ; refclk(n)                                             ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N19      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P4       ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P14      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P20      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R8       ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R19      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T11      ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U5       ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U14      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U20      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 29         ; QL0      ; tx_out0(n)                                            ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V2       ; 28         ; QL0      ; tx_out0                                               ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V13      ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V17      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 31         ; QL0      ; rx_in0(n)                                             ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y2       ; 30         ; QL0      ; rx_in0                                                ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y3       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                               ;
+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1                                                                                            ;
; PLL type                      ; MPLL                                                                                                                                                                                                      ;
; PLL mode                      ; No compensation                                                                                                                                                                                           ;
; Compensate clock              ; --                                                                                                                                                                                                        ;
; Compensated input/output pins ; --                                                                                                                                                                                                        ;
; Switchover type               ; --                                                                                                                                                                                                        ;
; Input frequency 0             ; 100.0 MHz                                                                                                                                                                                                 ;
; Input frequency 1             ; --                                                                                                                                                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                                                  ;
; Nominal VCO frequency         ; 1250.0 MHz                                                                                                                                                                                                ;
; VCO post scale                ; --                                                                                                                                                                                                        ;
; VCO frequency control         ; Auto                                                                                                                                                                                                      ;
; VCO phase shift step          ; 100 ps                                                                                                                                                                                                    ;
; VCO multiply                  ; --                                                                                                                                                                                                        ;
; VCO divide                    ; --                                                                                                                                                                                                        ;
; DPA multiply                  ; 25                                                                                                                                                                                                        ;
; DPA divide                    ; 2                                                                                                                                                                                                         ;
; DPA divider counter value     ; 1                                                                                                                                                                                                         ;
; Freq min lock                 ; 48.02 MHz                                                                                                                                                                                                 ;
; Freq max lock                 ; 128.01 MHz                                                                                                                                                                                                ;
; M VCO Tap                     ; 0                                                                                                                                                                                                         ;
; M Initial                     ; 1                                                                                                                                                                                                         ;
; M value                       ; 25                                                                                                                                                                                                        ;
; N value                       ; 2                                                                                                                                                                                                         ;
; Charge pump current           ; setting 1                                                                                                                                                                                                 ;
; Loop filter resistance        ; setting 27                                                                                                                                                                                                ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                 ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                                                        ;
; Bandwidth type                ; Medium                                                                                                                                                                                                    ;
; Real time reconfigurable      ; Off                                                                                                                                                                                                       ;
; Scan chain MIF file           ; --                                                                                                                                                                                                        ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                       ;
; PLL location                  ; PLL_5                                                                                                                                                                                                     ;
; Inclk0 signal                 ; refclk                                                                                                                                                                                                    ;
; Inclk1 signal                 ; --                                                                                                                                                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                             ;
; Inclk1 signal type            ; --                                                                                                                                                                                                        ;
+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------+
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0] ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1] ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2] ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; GXB Receiver Summary                                                                   ;
+--------------+----------------+---------------------+----------------------------------+
; Name         ; Base Data Rate ; Effective Data Rate ; Receiver Channel Location        ;
+--------------+----------------+---------------------+----------------------------------+
; rx_in0~input ; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
+--------------+----------------+---------------------+----------------------------------+


+--------------------------------------------------------------------+
; GXB Receiver Channel                                               ;
+---------------------------------+----------------------------------+
; Name                            ; rx_in0~input                     ;
+---------------------------------+----------------------------------+
; Protocol                        ; pcie                             ;
; Channel Number                  ; 0                                ;
; Logical Channel Number          ; 0                                ;
; Channel Width                   ; 8                                ;
; Base Data Rate                  ; 2500.0 Mbps                      ;
; Effective Data Rate             ; 2500.0 Mbps                      ;
; Run Length                      ; 40                               ;
; Rate Matcher                    ; Enabled                          ;
; Word Aligner Mode               ; Sync State Machine               ;
; Word Alignment Pattern          ; 0101111100                       ;
; Bad Pattern Count for Sync Loss ; 17                               ;
; Patterns to Reduce Error Count  ; 16                               ;
; Number of Patterns Until Sync   ; 4                                ;
; PPM Selection                   ; 8                                ;
; Low Latency PCS Mode Enable     ; Off                              ;
; 8B10B Mode                      ; normal                           ;
; Byte Deserializer               ; Off                              ;
; Deserialization Factor          ; 10                               ;
; Byte Ordering Mode              ; none                             ;
; Receiver Channel Location       ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
; CMU Location                    ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable                 ; On                               ;
; Channel Bonding                 ; none                             ;
; Equalizer DC Gain               ; 3                                ;
; Core Clock Frequency            ; 250.0 MHz                        ;
; Core Clock Source               ;                                  ;
; VCM                             ; 0.82V                            ;
+---------------------------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                  ;
+----------------+----------------+---------------------+----------------------------------+
; Name           ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location     ;
+----------------+----------------+---------------------+----------------------------------+
; tx_out0~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
+----------------+----------------+---------------------+----------------------------------+


+-----------------------------------------------------------------+
; GXB Transmitter Channel                                         ;
+------------------------------+----------------------------------+
; Name                         ; tx_out0~output                   ;
+------------------------------+----------------------------------+
; Channel Number               ; 0                                ;
; Logical Channel Number       ; 0                                ;
; Channel Width                ; 8                                ;
; Base Data Rate               ; 2500.0 Mbps                      ;
; Effective Data Rate          ; 2500.0 Mbps                      ;
; Transmit Protocol            ; pcie                             ;
; Voltage Output Differential  ; 4                                ;
; 8B10B Mode                   ; normal                           ;
; Byte Serializer              ; Off                              ;
; Serialization Factor         ; 10                               ;
; Transmitter Channel Location ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
; CMU Location                 ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable              ; On                               ;
; Channel Bonding              ; none                             ;
; Polarity Inversion           ; Off                              ;
; Bit Reversal                 ; Off                              ;
; Preemphasis First Post Tap   ; 1                                ;
; Core Clock Frequency         ; 250.0 MHz                        ;
; Core Clock Source            ;                                  ;
; VCM                          ; 0.65V                            ;
+------------------------------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; HCSL                             ; 0 pF  ; Not Available                      ;
; 3.3-V PCML                       ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 2.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.2-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.4-V PCML                       ; 0 pF  ; Not Available                      ;
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                                                     ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y16_N5                                                                                                                                                   ;
; Protocol Spec            ; 2.0                                                                                                                                                                 ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                                                            ;
; Link Width               ; 1                                                                                                                                                                   ;
; Max Payload Size (bytes) ; 256                                                                                                                                                                 ;
; Virtual Channels         ; 1                                                                                                                                                                   ;
; BAR Registers            ;                                                                                                                                                                     ;
;  BAR0 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR0 Size               ; 28 bits                                                                                                                                                             ;
;  BAR1 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR1 Size               ; 0 bits                                                                                                                                                              ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR2 Size               ; 0 bits                                                                                                                                                              ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR3 Size               ; 0 bits                                                                                                                                                              ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR4 Size               ; 0 bits                                                                                                                                                              ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                                                             ;
;  BAR5 Size               ; 0 bits                                                                                                                                                              ;
; BAR I/O                  ; 32BIT                                                                                                                                                               ;
; BAR Prefetch             ; 32                                                                                                                                                                  ;
; Device ID                ; 0xe001                                                                                                                                                              ;
; Subsystem ID             ; 0xe001                                                                                                                                                              ;
; Revision ID              ; 0x1                                                                                                                                                                 ;
; Vendor ID                ; 0x1172                                                                                                                                                              ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                                                              ;
; Class Code               ; 0xff0000                                                                                                                                                            ;
; Link Port Number         ; 0x1                                                                                                                                                                 ;
; Tags Supported           ; 32                                                                                                                                                                  ;
; Completion Timeout       ; NONE                                                                                                                                                                ;
; MSI Messages             ; 1                                                                                                                                                                   ;
; MSI-X                    ; No                                                                                                                                                                  ;
;  MSI-X Table Size        ; 0x0                                                                                                                                                                 ;
;  MSI-X Offset            ; 0x0                                                                                                                                                                 ;
;  MSI-X BAR               ; 0                                                                                                                                                                   ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                                                 ;
;  MSI-X PBA BAR           ; 0                                                                                                                                                                   ;
; Advanced Error Reporting ; No                                                                                                                                                                  ;
; ECRC Check               ; No                                                                                                                                                                  ;
; ECRC Generation          ; No                                                                                                                                                                  ;
; ECRC Forwarding          ; No                                                                                                                                                                  ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                                                 ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                               ; Library Name ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pcie_top                                                                               ; 1101 (15)   ; 766 (12)                  ; 0 (0)         ; 146688      ; 20   ; 0            ; 0       ; 0         ; 0         ; 13   ; 10           ; 335 (3)      ; 209 (7)           ; 557 (5)          ; |pcie_top                                                                                                                                                                                                                         ;              ;
;    |lpm_counter:alive_led_cnt|                                                          ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (0)           ; |pcie_top|lpm_counter:alive_led_cnt                                                                                                                                                                                               ;              ;
;       |cntr_blg:auto_generated|                                                         ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (26)          ; |pcie_top|lpm_counter:alive_led_cnt|cntr_blg:auto_generated                                                                                                                                                                       ;              ;
;    |lpm_counter:reconfig_alive_led_cnt|                                                 ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (0)           ; |pcie_top|lpm_counter:reconfig_alive_led_cnt                                                                                                                                                                                      ;              ;
;       |cntr_clg:auto_generated|                                                         ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |pcie_top|lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated                                                                                                                                                              ;              ;
;    |pcie_wrapper:pcie_wrapper_inc|                                                      ; 1033 (547)  ; 701 (386)                 ; 0 (0)         ; 15616       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 332 (161)    ; 202 (170)         ; 499 (215)        ; |pcie_top|pcie_wrapper:pcie_wrapper_inc                                                                                                                                                                                           ;              ;
;       |pcie_core:pcie_core_component|                                                   ; 89 (0)      ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (0)       ; 9 (0)             ; 48 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component                                                                                                                                                             ;              ;
;          |altpcie_rs_serdes:rs_serdes|                                                  ; 86 (86)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 46 (46)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes                                                                                                                                 ;              ;
;          |pcie_core_core:wrapper|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper                                                                                                                                      ;              ;
;             |altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst                                                                                         ;              ;
;          |pcie_core_serdes:serdes|                                                      ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes                                                                                                                                     ;              ;
;             |pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component| ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component                                                           ;              ;
;                |altpll:pll0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0                                               ;              ;
;                   |altpll_nn81:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated                    ;              ;
;       |prefetch_fifo:prefetch_fifo_component|                                           ; 48 (0)      ; 27 (0)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 28 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component                                                                                                                                                     ;              ;
;          |scfifo:scfifo_component|                                                      ; 48 (0)      ; 27 (0)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 28 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component                                                                                                                             ;              ;
;             |scfifo_psb1:auto_generated|                                                ; 48 (3)      ; 27 (1)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (2)       ; 0 (0)             ; 28 (1)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated                                                                                                  ;              ;
;                |a_dpfifo_pp81:dpfifo|                                                   ; 45 (28)     ; 26 (12)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 27 (13)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo                                                                             ;              ;
;                   |altsyncram_t2g1:FIFOram|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|altsyncram_t2g1:FIFOram                                                     ;              ;
;                   |cntr_6s7:usedw_counter|                                              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_6s7:usedw_counter                                                      ;              ;
;                   |cntr_prb:rd_ptr_msb|                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_prb:rd_ptr_msb                                                         ;              ;
;                   |cntr_qrb:wr_ptr|                                                     ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_qrb:wr_ptr                                                             ;              ;
;       |reconfig:reconfig_component|                                                     ; 309 (0)     ; 196 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (0)      ; 23 (0)            ; 173 (0)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component                                                                                                                                                               ;              ;
;          |reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|  ; 309 (50)    ; 196 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (38)     ; 23 (0)            ; 173 (12)         ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component                                                                                   ;              ;
;             |alt_cal_c3gxb:calibration_c3gxb|                                           ; 124 (124)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)      ; 8 (8)             ; 69 (69)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb                                                   ;              ;
;             |reconfig_alt_dprio_v5k:dprio|                                              ; 136 (128)   ; 108 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (26)      ; 15 (15)           ; 93 (87)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio                                                      ;              ;
;                |lpm_compare:pre_amble_cmpr|                                             ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr                           ;              ;
;                   |cmpr_cgi:auto_generated|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_cgi:auto_generated   ;              ;
;                |lpm_counter:state_mc_counter|                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter                         ;              ;
;                   |cntr_9co:auto_generated|                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated ;              ;
;       |req_fifo:req_fifo_component|                                                     ; 41 (0)      ; 35 (0)                    ; 0 (0)         ; 13568       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component                                                                                                                                                               ;              ;
;          |scfifo:scfifo_component|                                                      ; 41 (0)      ; 35 (0)                    ; 0 (0)         ; 13568       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component                                                                                                                                       ;              ;
;             |scfifo_8891:auto_generated|                                                ; 41 (0)      ; 35 (0)                    ; 0 (0)         ; 13568       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated                                                                                                            ;              ;
;                |a_dpfifo_fe91:dpfifo|                                                   ; 41 (18)     ; 35 (12)                   ; 0 (0)         ; 13568       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 35 (12)          ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo                                                                                       ;              ;
;                   |altsyncram_79g1:FIFOram|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13568       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram                                                               ;              ;
;                   |cntr_9s7:usedw_counter|                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter                                                                ;              ;
;                   |cntr_srb:rd_ptr_msb|                                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_srb:rd_ptr_msb                                                                   ;              ;
;                   |cntr_trb:wr_ptr|                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pcie_top|pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr                                                                       ;              ;
;    |test_ram:pcie_ram_dt_0|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|test_ram:pcie_ram_dt_0                                                                                                                                                                                                  ;              ;
;       |altsyncram:altsyncram_component|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|test_ram:pcie_ram_dt_0|altsyncram:altsyncram_component                                                                                                                                                                  ;              ;
;          |altsyncram_h8k2:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|test_ram:pcie_ram_dt_0|altsyncram:altsyncram_component|altsyncram_h8k2:auto_generated                                                                                                                                   ;              ;
;    |test_ram:pcie_ram_dt_1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|test_ram:pcie_ram_dt_1                                                                                                                                                                                                  ;              ;
;       |altsyncram:altsyncram_component|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|test_ram:pcie_ram_dt_1|altsyncram:altsyncram_component                                                                                                                                                                  ;              ;
;          |altsyncram_h8k2:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_top|test_ram:pcie_ram_dt_1|altsyncram:altsyncram_component|altsyncram_h8k2:auto_generated                                                                                                                                   ;              ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; L0_led             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alive_led          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; comp_led           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reconfig_alive_led ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_out0            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; local_rstn_ext     ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; pcie_rstn          ; Input    ; (6) 2480 ps   ; --            ; --                    ; --  ; --   ;
; refclk             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; reconfig_clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rx_in0             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; tx_out0(n)         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; refclk(n)          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rx_in0(n)          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; local_rstn_ext                                    ;                   ;         ;
;      - any_rstn                                   ; 0                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|process_15~0 ; 0                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|npor_pll     ; 0                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|crst0~2      ; 0                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|app_rstn0~2  ; 0                 ; 6       ;
; pcie_rstn                                         ;                   ;         ;
;      - any_rstn                                   ; 0                 ; 6       ;
;      - pcie_wrapper:pcie_wrapper_inc|npor_pll     ; 0                 ; 6       ;
; refclk                                            ;                   ;         ;
; reconfig_clk                                      ;                   ;         ;
; rx_in0                                            ;                   ;         ;
; refclk(n)                                         ;                   ;         ;
; rx_in0(n)                                         ;                   ;         ;
+---------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; any_rstn                                                                                                                                                                                 ; LCCOMB_X64_Y2_N24  ; 70      ; Async. clear                          ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|any_rstn_rr                                                                                                                                                ; FF_X5_Y33_N1       ; 24      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|app_rstn                                                                                                                                                   ; FF_X2_Y33_N11      ; 353     ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[2]~3                                                                                                                                              ; LCCOMB_X8_Y33_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[1]~3                                                                                                                                              ; LCCOMB_X8_Y33_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|cal_blk_clk                                                                                                                                                ; FF_X1_Y16_N1       ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[11]~0                                                                                                                                         ; LCCOMB_X4_Y36_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|last_be_reg[2]~0                                                                                                                                           ; LCCOMB_X4_Y36_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[1]~13                                                                                                                                           ; LCCOMB_X4_Y34_N22  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[1]~14                                                                                                                                           ; LCCOMB_X5_Y34_N6   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|npor_pll                                                                                                                                                   ; LCCOMB_X64_Y2_N2   ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK26           ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                        ; FF_X3_Y27_N9       ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                  ; FF_X3_Y27_N17      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                    ; LCCOMB_X3_Y26_N10  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                             ; PCIEHIP_X0_Y16_N5  ; 588     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_6s7:usedw_counter|_~0                   ; LCCOMB_X8_Y30_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_prb:rd_ptr_msb|_~0                      ; LCCOMB_X8_Y30_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_qrb:wr_ptr|_~0                          ; LCCOMB_X8_Y30_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|pulse_ram_output~2                           ; LCCOMB_X8_Y30_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|rd_ptr_lsb~1                                 ; LCCOMB_X8_Y30_N20  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_wrreq_trg_trg                                                                                                                                     ; FF_X9_Y31_N23      ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|process_15~0                                                                                                                                               ; LCCOMB_X1_Y33_N26  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|process_4~0                                                                                                                                                ; LCCOMB_X4_Y31_N16  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~11            ; LCCOMB_X57_Y57_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~1       ; LCCOMB_X57_Y58_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1         ; LCCOMB_X57_Y57_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[0]~14      ; LCCOMB_X57_Y57_N22 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0    ; LCCOMB_X55_Y58_N4  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV       ; FF_X61_Y58_N11     ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|busy~0                ; LCCOMB_X55_Y58_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_data_input_state~2 ; LCCOMB_X55_Y58_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[2]~2                                                                                                                                          ; LCCOMB_X4_Y37_N30  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|_~5                                                    ; LCCOMB_X10_Y30_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|_~6                                                    ; LCCOMB_X10_Y30_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo_rdreq~0                                                                                                                                           ; LCCOMB_X9_Y31_N26  ; 55      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_length_reg[9]~1                                                                                                                                        ; LCCOMB_X4_Y36_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|req_write_ena_reg                                                                                                                                          ; FF_X9_Y35_N17      ; 23      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_desc_reg                                                                                                                                            ; FF_X4_Y36_N23      ; 81      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_H2                                                                                                                                        ; FF_X9_Y29_N17      ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_data_transmit                                                                                                                             ; FF_X8_Y28_N1       ; 60      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|three_DWord_reg~0                                                                                                                                          ; LCCOMB_X4_Y36_N26  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tl_cfg_add_trg_trg_trg                                                                                                                                     ; FF_X1_Y26_N7       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[1]~10                                                                                                                                 ; LCCOMB_X9_Y28_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~9                                                                                                                                  ; LCCOMB_X9_Y28_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_0_reg[21]~2                                                                                                                                     ; LCCOMB_X8_Y29_N6   ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_1_reg[13]~3                                                                                                                                     ; LCCOMB_X8_Y29_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_reg                                                                                                                                                 ; FF_X9_Y35_N19      ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_reg                                                                                                                                                 ; FF_X4_Y36_N25      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[6]~14                                                                                                                                       ; LCCOMB_X4_Y36_N30  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reconfig_clk                                                                                                                                                                             ; PIN_L21            ; 200     ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; refclk                                                                                                                                                                                   ; PIN_M11            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                         ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; any_rstn                                                                                                                                     ; LCCOMB_X64_Y2_N24 ; 70      ; 0                                    ; Global Clock         ; GCLK29           ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|app_rstn                                                                                                       ; FF_X2_Y33_N11     ; 353     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|npor_pll                                                                                                       ; LCCOMB_X64_Y2_N2  ; 2       ; 0                                    ; Global Clock         ; GCLK26           ; --                        ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out ; PCIEHIP_X0_Y16_N5 ; 588     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; reconfig_clk                                                                                                                                 ; PIN_L21           ; 200     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                                                                                                                       ; 83      ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_desc_reg                                                                                                                                                                                              ; 81      ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_reg[11]~0                                                                                                                                                                                           ; 64      ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_data_transmit                                                                                                                                                                               ; 60      ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_H2                                                                                                                                                                                          ; 56      ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo_rdreq~0                                                                                                                                                                                             ; 55      ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_0_reg[21]~2                                                                                                                                                                                       ; 54      ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                          ; 52      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated|counter_reg_bit[5] ; 47      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated|counter_reg_bit[0] ; 45      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_cgi:auto_generated|aeb_int~0            ; 44      ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.st_H1_H0                                                                                                                                                                                       ; 39      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_cgi:auto_generated|aeb_int~1            ; 30      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                 ; 30      ;
; pcie_wrapper:pcie_wrapper_inc|three_DWord_reg~0                                                                                                                                                                                            ; 26      ;
; pcie_wrapper:pcie_wrapper_inc|three_DWord_reg                                                                                                                                                                                              ; 26      ;
; pcie_wrapper:pcie_wrapper_inc|req_write_ena_reg                                                                                                                                                                                            ; 25      ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                    ; 25      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                      ; 24      ;
; pcie_wrapper:pcie_wrapper_inc|any_rstn_rr                                                                                                                                                                                                  ; 24      ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_1_reg[23]~5                                                                                                                                                                                       ; 23      ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                          ; 22      ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                      ; 21      ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_ready_trg                                                                                                                                                                                              ; 21      ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_valid0                                                                                                                                                                                                 ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~1                                                         ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_wrreq_trg_trg                                                                                                                                                                                       ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[13]                                                                                                                                                                                          ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[12]                                                                                                                                                                                          ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[11]                                                                                                                                                                                          ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[10]                                                                                                                                                                                          ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[9]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[8]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[7]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[6]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[5]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[4]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|read_addr_count[3]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[13]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[12]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[11]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[10]                                                                                                                                                                                           ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[9]                                                                                                                                                                                            ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[8]                                                                                                                                                                                            ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[7]                                                                                                                                                                                            ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[6]                                                                                                                                                                                            ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[5]                                                                                                                                                                                            ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[4]                                                                                                                                                                                            ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[3]                                                                                                                                                                                            ; 17      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_data_input_state~2                                                   ; 16      ;
; pcie_wrapper:pcie_wrapper_inc|req_length_reg[9]~1                                                                                                                                                                                          ; 16      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|busy~0                                                                  ; 16      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[4]                                                         ; 15      ;
; pcie_wrapper:pcie_wrapper_inc|first_dt_reg                                                                                                                                                                                                 ; 15      ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_0_reg[21]~0                                                                                                                                                                                       ; 15      ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[2]~2                                                                                                                                                                                            ; 14      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0                                                      ; 14      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                           ; 14      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                         ; 13      ;
; pcie_wrapper:pcie_wrapper_inc|tl_cfg_add_trg_trg_trg                                                                                                                                                                                       ; 13      ;
; pcie_wrapper:pcie_wrapper_inc|Equal1~2                                                                                                                                                                                                     ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[1]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[2]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[3]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[4]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[5]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[6]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[7]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[8]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[9]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[10]                                                                                 ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[11]                                                                                 ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]                                                                                  ; 12      ;
; pcie_wrapper:pcie_wrapper_inc|process_4~0                                                                                                                                                                                                  ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[6]~14                                                                                                                                                                                         ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[2]                                                                                                                                                                                            ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|process_15~0                                                                                                                                                                                                 ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_reg                                                                                                                                                                                                   ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|tx_transfer_active_trg                                                                                                                                                                                       ; 11      ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_reg                                                                                                                                                                                                   ; 10      ;
; pcie_wrapper:pcie_wrapper_inc|process_2~7                                                                                                                                                                                                  ; 10      ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[30]                                                                                                                                                                                              ; 10      ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~19                                                ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[1]~14                                                                                                                                                                                             ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[1]~13                                                                                                                                                                                             ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|process_2~6                                                                                                                                                                                                  ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|process_2~5                                                                                                                                                                                                  ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_1_reg[13]~3                                                                                                                                                                                       ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_1_reg[13]~0                                                                                                                                                                                       ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|empty_dff                                                                                                ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[29]                                                                          ; 9       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1                                                           ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[0]~14                                                        ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|last_be_reg[2]~0                                                                                                                                                                                             ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|four_DWord_reg                                                                                                                                                                                               ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|length_next~2                                                                                                                                                                                                ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|_~6                                                                                                      ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                      ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|pulse_ram_output~1                                                                             ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|pulse_ram_output~0                                                                             ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~9                                                                                                                                                                                    ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~8                                                                                                                                                                                    ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_rdreq_reg                                                                                                                                                                                           ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                    ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|serdes_rst_state~5                                                                                                                                 ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|empty_dff                                                                                      ; 8       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector46~1                                                         ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|_~5                                                                                                      ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_eop0                                                                                                                                                                                                   ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_WR                                                ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                            ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|pulse_ram_output~2                                                                             ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|serdes_rst_state~4                                                                                                                                 ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                            ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|lane_act[3]                                                                                                ; 7       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal3~0                                                             ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                        ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[2]                                                    ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector15~0                                                         ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|process_2~8                                                                                                                                                                                                  ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector17~0                                                         ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD                                                ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|read                                                                 ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_tx_reg.idle                                                                                                                                                                                           ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[9]                                                                                                                                                                                      ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; 6       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[41]                                                                          ; 6       ;
; local_rstn_ext~input                                                                                                                                                                                                                       ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~11                                                              ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.TEST_INPUT                                                     ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_qrb:wr_ptr|_~0                                                                            ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_6s7:usedw_counter|_~0                                                                     ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|req_length_reg[9]~0                                                                                                                                                                                          ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[2]~0                                                                                                                                                                                                ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[2]                                                                                                                                                                                               ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WRITE                                                    ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                     ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|usedw_is_1_dff                                                                                 ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_sync_r                                                                                                                          ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|process_8~0                                                                                                                                                                                                  ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_0_reg[7]                                                                                                                                                                                          ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|end_of_transfer_packet_reg                                                                                                                                                                                   ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[38]                                                                          ; 5       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~49                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~45                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~41                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~37                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~33                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~29                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~25                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~21                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~17                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[0]~24                                                                                                                                                                                              ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[3]~23                                                                                                                                                                                              ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[3]                                                         ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[2]                                                         ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[1]                                                         ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[0]                                                         ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                                                      ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[1]~3                                                                                                                                                                                                ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[1]~1                                                                                                                                                                                                ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[2]~3                                                                                                                                                                                                ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[0]~14                                                                                                                                                                                              ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|process_2~9                                                                                                                                                                                                  ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                              ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.TESTBUS_SET                                                    ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_prb:rd_ptr_msb|_~0                                                                        ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[9]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[8]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[7]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[6]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[5]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[4]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[3]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[1]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[0]                                                                                                                                                                                               ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[34]                                                                                                                                                                                              ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal5~2                                                             ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[0]                                                                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[1]                                                                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[2]                                                                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|rd_ptr_lsb                                                                                     ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|wrreq_delaya[1]                                                                                ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|usedw_is_2_dff                                                                                 ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                 ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0                                                                                                                                        ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~6                                                                                                                                                                                    ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|process_8~1                                                                                                                                                                                                  ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|Selector65~0                                                                                                                                                                                                 ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_valid_next~1                                                                                                                                                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[3]                                                                                                                                                                                      ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[4]                                                                                                                                                                                      ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[2]                                                                                                                                                                                      ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated|counter_reg_bit[4] ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|crst                                                                                                                                                                                                         ; 4       ;
; any_rstn                                                                                                                                                                                                                                   ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[0]                                                                                                                                                                                                ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[6]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                           ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[30]                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[31]                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[32]                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[33]                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[34]                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[35]                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[36]                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[37]                                                                          ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|w_cent_unit_dpriodisableout1w[0]                                             ; 4       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[11]                                                   ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[12]                                                   ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[13]                                                   ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[14]                                                   ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[0]                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal1~2                                                             ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                     ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[1]~4                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[1]                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal1~0                                                             ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_next~3                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|process_2~10                                                                                                                                                                                                 ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[39]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_next~5                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[29]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[2]                                                                                                                            ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                          ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[13]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[45]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[12]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[44]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[43]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[42]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[41]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[40]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[38]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[37]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[36]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[35]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[33]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[32]                                                                                                                                                                                              ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_next~2                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|rd_req_first_dt_reg                                                                                                                                                                                          ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|ram_read_address[7]~7                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|ram_read_address[6]~6                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|ram_read_address[5]~5                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|ram_read_address[4]~4                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|ram_read_address[3]~3                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|ram_read_address[2]~2                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|ram_read_address[1]~1                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|ram_read_address[0]~0                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|rd_ptr_lsb                                                                                               ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr|counter_reg_bit[7]                                                                       ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr|counter_reg_bit[6]                                                                       ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr|counter_reg_bit[5]                                                                       ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr|counter_reg_bit[4]                                                                       ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr|counter_reg_bit[3]                                                                       ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr|counter_reg_bit[2]                                                                       ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr|counter_reg_bit[1]                                                                       ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_trb:wr_ptr|counter_reg_bit[0]                                                                       ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|Equal5~3                                                                                                                                                                                                     ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|exits_r                                                                                                                                                                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~5                                                                                                                                                                                    ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|Selector8~2                                                                                                                                                                                                  ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_valid_next~0                                                                                                                                                                                           ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]                                                                                                                                                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[6]                                                                                                                                                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[7]                                                                                                                                                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[8]                                                                                                                                                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_sop_reg                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[1]                                                           ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[6]                                                           ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[5]                                                           ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[1]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[2]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[3]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[4]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[5]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[6]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[7]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[8]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[9]                                                                                                                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|dffe_nae                                                                                                            ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3]                                                         ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[2]                                                         ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[1]                                                         ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[0]                                                         ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]                                                             ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[3]                                                             ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[2]                                                             ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[1]                                                             ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[0]                                                             ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_6s7:usedw_counter|counter_reg_bit[2]                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_6s7:usedw_counter|counter_reg_bit[3]                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_6s7:usedw_counter|counter_reg_bit[4]                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_6s7:usedw_counter|counter_reg_bit[1]                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|cntr_6s7:usedw_counter|counter_reg_bit[0]                                                      ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[3]                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[2]                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|lane_act[2]                                                                                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|locked                                ; 3       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~13                                                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~9                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~5                                                                                ; 2       ;
; pcie_rstn~input                                                                                                                                                                                                                            ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[3]                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[4]                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[5]                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[7]                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[8]                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[9]                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[10]                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[10]                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[15]                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[1]                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[17]                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[18]                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[21]                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[6]                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[8]                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[24]                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_locked_sync_r[0]                                                                                                                            ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[25]                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal2~1                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[1]~11                                                                                                                                                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal2~0                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|Equal3~0                                                                                                                                                                                                     ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[1]~2                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_next~2                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|first_be_reg[3]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|last_be_reg[3]                                                                                                                                                                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|first_be_reg[2]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|last_be_reg[2]                                                                                                                                                                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|first_be_reg[1]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|last_be_reg[1]                                                                                                                                                                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_transfer_active_trg_dff                                                                                                                                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[2]~2                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|first_be_reg[0]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|last_be_reg[0]                                                                                                                                                                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[2]~0                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[13]~13                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[12]~12                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[11]~11                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[11]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[10]~10                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[10]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[9]~9                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[8]~8                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[7]~7                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_wrreq                                                                                                                                                                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal0~3                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                                                     ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                            ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal0~2                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal0~1                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal0~0                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[3]                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[2]                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[1]                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[0]                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[63]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[62]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[61]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[60]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[59]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[58]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[57]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[3]                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[56]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[55]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[22]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[54]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[21]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[53]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[20]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[52]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[51]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[50]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[49]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[2]                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[48]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[47]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[46]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[1]                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[6]~6                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[5]~5                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[4]~4                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|TLP_Addr[3]~3                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[0]                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[1]~10                                                                                                                                                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_write_ena_next~0                                                                                                                                                                                         ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[24]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[25]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[26]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[27]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[28]                                                                                                                                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                                                       ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|Equal2~1                                                                                                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[0]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[1]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[2]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[3]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[4]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[5]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[6]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[7]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[8]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[9]                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[10]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[11]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[12]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[13]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[14]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[15]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[16]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[17]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[18]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer[19]                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|serdes_rst_state.STROBE_TXPLL_LOCKED_SD_CNT~1                                                                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_transfer_active_trg~0                                                                                                                                                                                     ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|usedw_will_be_1~0                                                                                        ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|_~3                                                                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter|counter_reg_bit[0]                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter|counter_reg_bit[2]                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter|counter_reg_bit[3]                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter|counter_reg_bit[1]                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter|counter_reg_bit[4]                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter|counter_reg_bit[5]                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter|counter_reg_bit[6]                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_9s7:usedw_counter|counter_reg_bit[7]                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|_~0                                                                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|usedw_is_0_dff                                                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|usedw_is_1_dff                                                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|ram_read_address[4]~4                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|low_addressa[4]                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|ram_read_address[3]~3                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|low_addressa[3]                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|ram_read_address[2]~2                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|low_addressa[2]                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|ram_read_address[1]~1                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|low_addressa[1]                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|ram_read_address[0]~0                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|low_addressa[0]                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|app_rstn0                                                                                                                                                                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[1]~10                                                                                                                                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|Selector7~0                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|usedw_will_be_0~2                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|usedw_will_be_1~1                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|usedw_is_0_dff                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|usedw_will_be_2~3                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|usedw_will_be_2~1                                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|_~0                                                                                            ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_srb:rd_ptr_msb|counter_reg_bit[6]                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_srb:rd_ptr_msb|counter_reg_bit[5]                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_srb:rd_ptr_msb|counter_reg_bit[4]                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_srb:rd_ptr_msb|counter_reg_bit[3]                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_srb:rd_ptr_msb|counter_reg_bit[2]                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_srb:rd_ptr_msb|counter_reg_bit[1]                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|cntr_srb:rd_ptr_msb|counter_reg_bit[0]                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|serdes_rst_state.STROBE_TXPLL_LOCKED_SD_CNT~0                                                                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|state_mc_reg[1]~0                                                       ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated|counter_reg_bit[1] ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated|counter_reg_bit[2] ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated|counter_reg_bit[3] ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|cal_blk_clk                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_data_0_reg[21]~1                                                                                                                                                                                       ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~4                                                                                                                                                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~3                                                                                                                                                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|Selector8~0                                                                                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~1                                                                                                                                                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[5]~0                                                                                                                                                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|crst0                                                                                                                                                                                                        ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]                                                              ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                   ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_st_valid_reg                                                                                                                                                                                              ; 2       ;
; lpm_counter:reconfig_alive_led_cnt|cntr_clg:auto_generated|counter_reg_bit[26]                                                                                                                                                             ; 2       ;
; lane_active_led_trg[3]~2                                                                                                                                                                                                                   ; 2       ;
; lpm_counter:alive_led_cnt|cntr_blg:auto_generated|counter_reg_bit[25]                                                                                                                                                                      ; 2       ;
; _~0                                                                                                                                                                                                                                        ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|Add0~0                                                                                                                                                                                                       ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[4]                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[3]                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[0]                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[2]                                                           ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[6]                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[5]                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[4]                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[3]                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[2]                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[1]                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[0]                                                                                                                                  ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[9]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[8]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[10]                                                                                                                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[7]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[6]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[5]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[4]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[3]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[2]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[1]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|rsnt_cntn[0]                                                                                                                                                                                                 ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[42]                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[43]                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[44]                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|q_b[45]                                                                          ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[0]                                                                                                                                                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|tx_packet_length_reg[1]                                                                                                                                                                                      ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_transmit_pcs0_hiptxclkout                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|txdetectrxout[0]                                                             ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit_quadresetout[0]                                                    ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|powerdown[1]                                                                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|powerdown[0]                                                                                               ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[4]                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[1]                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[0]                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|lane_act[1]                                                                                                ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|tx_localrefclk[0]                                                            ; 2       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_locked_r[0]~feeder                                                                                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|arst_r[0]~feeder                                                                                                                                   ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|any_rstn_r~feeder                                                                                                                                                                                            ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~48                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~47                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~46                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~44                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~43                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~42                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~40                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~39                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~38                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~36                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~35                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~34                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~32                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~31                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~30                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~28                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~27                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~26                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~24                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~23                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~22                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~20                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~19                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~18                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~16                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~15                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~14                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~12                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~11                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~10                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~8                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~7                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~6                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~4                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~3                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]~2                                                                                ; 1       ;
; rx_in0~input                                                                                                                                                                                                                               ; 1       ;
; reconfig_clk~input                                                                                                                                                                                                                         ; 1       ;
; refclk~input                                                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6_wirecell                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[0]~20                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]~0                                                                                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[2]~1                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|address_pres_reg[11]~0                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|three_DWord_reg~1                                                                                                                                                                                            ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|l2_exit_r~0                                                                                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|hotrst_exit_r~0                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dlup_exit_r~0                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|rd_ptr_lsb~0                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|cal_blk_clk~0                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]~0                                                            ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[0]~5                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|length_next~9                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|process_2~11                                                                                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_next~7                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|app_rstn0~2                                                                                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|usedw_will_be_0~3                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|crst0~2                                                                                                                                                                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector44~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector67~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[0]                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~35                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector43~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~34                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[0]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector66~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[1]                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~34                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[0]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~33                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[0]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[1]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector65~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[2]                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~33                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[1]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~32                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[1]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[2]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector64~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~32                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[2]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~31                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[2]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[3]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector63~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~31                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[3]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~30                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[3]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[4]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector62~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~30                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[4]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~29                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[4]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[5]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector61~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|in_data_shift_reg[6]                                                    ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~29                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[5]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~28                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[5]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[6]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector60~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~28                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[6]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~27                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[6]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[7]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector59~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~27                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[7]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~26                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[7]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[8]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector58~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~26                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[8]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~25                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[8]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[9]                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector57~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~25                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[9]                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~24                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[9]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[10]                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector56~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[3]                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~24                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~23                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~23                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[10]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[11]                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector55~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[4]                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~22                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[11]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~22                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[11]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[12]                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector54~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[5]                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~21                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[12]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~21                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[12]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[13]                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector53~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[6]                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~20                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[13]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~20                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[13]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[14]                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector52~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~19                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[14]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~18                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[14]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dataout[15]                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~18                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[15]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~17                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[15]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~17                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[16]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~19                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[0]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~16                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[16]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~16                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[17]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~18                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~17                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~15                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~14                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~15                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~14                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~16                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[2]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~13                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[18]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~13                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[19]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~15                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~14                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~12                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~12                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[20]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~13                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~12                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~11                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~11                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~10                                                       ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~11                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[5]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~10                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[21]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_locked_r[0]                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~9                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[22]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~10                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~9                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~9                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[22]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rr[0]                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~8                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[23]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~8                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~8                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_locked_sync_r[0]~0                                                                                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rrr[0]                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~7                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[24]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~7                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~6                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector50~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~7                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~6                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked~0                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~6                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~5                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~5                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[9]                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector17~2                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector17~1                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~5                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[25]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|tx_transfer_active_trg_dff_dff~0                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[0]                                                                                                                            ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~4                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[26]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~4                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[10]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector0~1                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector0~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~15                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~14                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~13                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~12                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~10                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~0                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector18~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Equal1~1                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector12~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~4                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[26]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[13]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[12]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[11]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[10]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[9]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[8]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|req_addr_reg[7]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|length_next~8                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|length_next~7                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|length_next~6                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|length_next~5                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|length_next~4                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|length_reg[1]~12                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[2]~35                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|dffe_nae~2                                                                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|dffe_nae~1                                                                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|dffe_nae~0                                                                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|tx_transfer_active_trg_dff_dff_dff~0                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|tx_transfer_active_trg_dff_dff                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector51~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[1]                                                                                                                            ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~3                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[27]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~3                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[11]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector49~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector47~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_data_input_state~1                                                   ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector48~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector32~1                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector32~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state~26                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector13~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector42~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~3                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[27]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_next[3]~7                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_next[3]~6                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|tl_cfg_add_trg_trg~0                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|tl_cfg_add_trg                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_next[2]~5                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_next[2]~4                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_next[1]~3                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_next[1]~2                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_next[0]~1                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_reg[1]~0                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_1_next[0]~0                                                                                                                                                                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_next~5                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_next~4                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_next~3                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_next~1                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_1_next~0                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[31]~31                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[31]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[30]~30                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[29]~29                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[28]~28                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[27]~27                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[26]~26                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[25]~25                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[3]~22                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[3]~21                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[24]~24                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[23]~23                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[23]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[22]~22                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[21]~21                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[20]~20                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[19]~19                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[19]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[18]~18                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[18]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[17]~17                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[17]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[2]~20                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[2]~19                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[16]~16                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[16]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[15]~15                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[15]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[14]~14                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rx_st_data0[14]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[13]~13                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[12]~12                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[11]~11                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[10]~10                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[9]~9                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[1]~18                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[1]~17                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[8]~8                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[7]~7                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[6]~6                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[5]~5                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[4]~4                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[3]~3                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[2]~2                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[1]~1                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[0]~16                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_next[0]~15                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|Equal1~1                                                                                                                                                                                                     ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|Equal1~0                                                                                                                                                                                                     ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|be_0_reg[2]~1                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|write_addr_reg[6]~13                                                                                                                                                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_0_next[0]~0                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_next~6                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_next~4                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|wren_0_next~3                                                                                                                                                                                                ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|tx_transfer_active_trg_dff_dff_dff                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_desc_next~1                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|st_TLP_desc_next~0                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|first_dt_next~1                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|first_dt_next~0                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rd_req_first_dt_reg~1                                                                                                                                                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|rd_req_first_dt_reg~0                                                                                                                                                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE~0                                                     ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector1~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector2~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector3~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector4~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector5~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector6~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector7~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector8~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector9~0                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector10~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector19~1                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector19~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|pll_locked_r[0]                                                                                                                                    ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt~2                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt~1                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt~0                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~19                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~18                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~17                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~16                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~15                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~14                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~13                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~12                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~11                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~10                                                                                                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~9                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~8                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~7                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~6                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~5                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~4                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~3                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~2                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~1                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|waitstate_timer~0                                                                                                                                  ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|Selector4~0                                                                                                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]                                                                                                                          ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg~2                                                        ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|addr_shift_reg[28]                                                      ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg~2                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|rd_out_data_shift_reg[12]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector16~1                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector16~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector14~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector21~1                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector21~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector46~2                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector46~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector15~1                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state~25                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector20~1                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector20~0                                                         ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg~2                                                 ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|reconfig:reconfig_component|reconfig_alt_c3gxb_reconfig_1801:reconfig_alt_c3gxb_reconfig_1801_component|reconfig_alt_dprio_v5k:dprio|wr_out_data_shift_reg[28]                                               ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[31]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[30]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[29]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[28]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[27]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[26]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[25]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[24]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[23]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[22]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[21]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[20]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[19]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|tl_cfg_add_trg_trg                                                                                                                                                                                           ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[18]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[17]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[16]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[15]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[14]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[13]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[12]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[11]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[10]                                                                                                                                                                                             ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[9]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[8]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[7]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[6]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[5]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[4]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[3]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[2]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[1]                                                                                                                                                                                              ; 1       ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[0]                                                                                                                                                                                              ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------+
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_psb1:auto_generated|a_dpfifo_pp81:dpfifo|altsyncram_t2g1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 64           ; 32           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 32                          ; 64                          ; 32                          ; 64                          ; 2048                ; 2    ; None ; M9K_X7_Y31_N0, M9K_X7_Y30_N0                                                                                                ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_8891:auto_generated|a_dpfifo_fe91:dpfifo|altsyncram_79g1:FIFOram|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 103          ; 256          ; 103          ; yes                    ; no                      ; yes                    ; yes                     ; 26368 ; 256                         ; 53                          ; 256                         ; 53                          ; 13568               ; 2    ; None ; M9K_X7_Y29_N0, M9K_X7_Y28_N0                                                                                                ;
; test_ram:pcie_ram_dt_0|altsyncram:altsyncram_component|altsyncram_h8k2:auto_generated|ALTSYNCRAM                                                                               ; M9K  ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X23_Y31_N0, M9K_X23_Y38_N0, M9K_X7_Y32_N0, M9K_X7_Y34_N0, M9K_X23_Y35_N0, M9K_X7_Y39_N0, M9K_X23_Y37_N0, M9K_X23_Y36_N0 ;
; test_ram:pcie_ram_dt_1|altsyncram:altsyncram_component|altsyncram_h8k2:auto_generated|ALTSYNCRAM                                                                               ; M9K  ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X7_Y36_N0, M9K_X7_Y33_N0, M9K_X23_Y34_N0, M9K_X23_Y33_N0, M9K_X7_Y37_N0, M9K_X7_Y38_N0, M9K_X23_Y32_N0, M9K_X7_Y35_N0   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------+
; Interconnect Usage Summary                                    ;
+-----------------------------------+---------------------------+
; Interconnect Resource Type        ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 1,905 / 445,464 ( < 1 % ) ;
; C16 interconnects                 ; 34 / 12,402 ( < 1 % )     ;
; C4 interconnects                  ; 1,112 / 263,952 ( < 1 % ) ;
; Direct links                      ; 235 / 445,464 ( < 1 % )   ;
; GXB block output buffers          ; 101 / 3,600 ( 3 % )       ;
; Global clocks                     ; 5 / 30 ( 17 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 561 / 149,760 ( < 1 % )   ;
; R24 interconnects                 ; 76 / 12,690 ( < 1 % )     ;
; R4 interconnects                  ; 1,429 / 370,260 ( < 1 % ) ;
+-----------------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.83) ; Number of LABs  (Total = 113) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 30                            ;
; 2                                          ; 4                             ;
; 3                                          ; 3                             ;
; 4                                          ; 2                             ;
; 5                                          ; 2                             ;
; 6                                          ; 1                             ;
; 7                                          ; 0                             ;
; 8                                          ; 5                             ;
; 9                                          ; 2                             ;
; 10                                         ; 2                             ;
; 11                                         ; 1                             ;
; 12                                         ; 2                             ;
; 13                                         ; 3                             ;
; 14                                         ; 3                             ;
; 15                                         ; 2                             ;
; 16                                         ; 51                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.96) ; Number of LABs  (Total = 113) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 63                            ;
; 1 Clock                            ; 106                           ;
; 1 Clock enable                     ; 23                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 10                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.22) ; Number of LABs  (Total = 113) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 6                             ;
; 2                                            ; 25                            ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 0                             ;
; 14                                           ; 0                             ;
; 15                                           ; 0                             ;
; 16                                           ; 5                             ;
; 17                                           ; 3                             ;
; 18                                           ; 5                             ;
; 19                                           ; 1                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 3                             ;
; 23                                           ; 5                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 6                             ;
; 27                                           ; 6                             ;
; 28                                           ; 10                            ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 5                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.73) ; Number of LABs  (Total = 113) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 32                            ;
; 2                                               ; 6                             ;
; 3                                               ; 5                             ;
; 4                                               ; 5                             ;
; 5                                               ; 4                             ;
; 6                                               ; 6                             ;
; 7                                               ; 2                             ;
; 8                                               ; 9                             ;
; 9                                               ; 5                             ;
; 10                                              ; 5                             ;
; 11                                              ; 3                             ;
; 12                                              ; 5                             ;
; 13                                              ; 7                             ;
; 14                                              ; 1                             ;
; 15                                              ; 4                             ;
; 16                                              ; 8                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.12) ; Number of LABs  (Total = 113) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 18                            ;
; 3                                            ; 13                            ;
; 4                                            ; 7                             ;
; 5                                            ; 7                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 0                             ;
; 11                                           ; 4                             ;
; 12                                           ; 8                             ;
; 13                                           ; 4                             ;
; 14                                           ; 1                             ;
; 15                                           ; 3                             ;
; 16                                           ; 3                             ;
; 17                                           ; 2                             ;
; 18                                           ; 1                             ;
; 19                                           ; 4                             ;
; 20                                           ; 3                             ;
; 21                                           ; 1                             ;
; 22                                           ; 4                             ;
; 23                                           ; 0                             ;
; 24                                           ; 4                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
; 34                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 9            ; 0            ; 9            ; 0            ; 0            ; 13        ; 9            ; 0            ; 13        ; 13        ; 0            ; 8            ; 0            ; 0            ; 3            ; 0            ; 8            ; 3            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 10           ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 13           ; 4            ; 13           ; 13           ; 0         ; 4            ; 13           ; 0         ; 0         ; 13           ; 5            ; 13           ; 13           ; 10           ; 13           ; 5            ; 10           ; 13           ; 13           ; 13           ; 5            ; 13           ; 13           ; 13           ; 13           ; 13           ; 0         ; 3            ; 13           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; L0_led             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; alive_led          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; comp_led           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; reconfig_alive_led ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; tx_out0            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; local_rstn_ext     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_rstn          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; refclk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; reconfig_clk       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx_in0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; tx_out0(n)         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; refclk(n)          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; rx_in0(n)          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                      ; Destination Clock(s)                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.832             ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                              ;
+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                ; Destination Register                                                                                                  ; Delay Added in ns ;
+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[28] ; test_ram:pcie_ram_dt_1|altsyncram:altsyncram_component|altsyncram_h8k2:auto_generated|ram_block1a28~porta_datain_reg0 ; 0.208             ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[29] ; test_ram:pcie_ram_dt_1|altsyncram:altsyncram_component|altsyncram_h8k2:auto_generated|ram_block1a29~porta_datain_reg0 ; 0.208             ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[30] ; test_ram:pcie_ram_dt_1|altsyncram:altsyncram_component|altsyncram_h8k2:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.208             ;
; pcie_wrapper:pcie_wrapper_inc|dt_ram_1_reg[31] ; test_ram:pcie_ram_dt_1|altsyncram:altsyncram_component|altsyncram_h8k2:auto_generated|ram_block1a31~porta_datain_reg0 ; 0.208             ;
+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 153 11/29/2010 SJ Full Version
    Info: Processing started: Tue Jan 21 11:17:05 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pcie_top -c pcie_top
Info: Only one processor detected - disabling parallel compilation
Info: Selected device EP4CGX150CF23I7 for design "pcie_top"
Info: Low junction temperature is -40 degrees C
Info: High junction temperature is 100 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CGX75CF23C7 is compatible
    Info: Device EP4CGX75CF23I7 is compatible
    Info: Device EP4CGX50CF23C7 is compatible
    Info: Device EP4CGX50CF23I7 is compatible
    Info: Device EP4CGX30CF23C7 is compatible
    Info: Device EP4CGX30CF23I7 is compatible
    Info: Device EP4CGX150CF23C7 is compatible
    Info: Device EP4CGX110CF23C7 is compatible
    Info: Device EP4CGX110CF23I7 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location K4
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_NCSO~ is reserved at location J4
    Info: Pin ~ALTERA_DCLK~ is reserved at location D3
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 3 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "tx_out0" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx_out0(n)"
    Warning: Pin "refclk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "refclk(n)"
    Warning: Pin "rx_in0" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx_in0(n)"
Critical Warning: No exact pin location assignment(s) for 4 pins of 10 total pins
    Info: Pin L0_led not assigned to an exact location on the device
    Info: Pin comp_led not assigned to an exact location on the device
    Info: Pin reconfig_alive_led not assigned to an exact location on the device
    Info: Pin local_rstn_ext not assigned to an exact location on the device
Info: Input frequency of fixedclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be 125.0 MHz
Info: Clock input frequency of GXB Calibration block atom "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info: Input frequency of dpclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info: GXB Quad Optimizer operation is complete
Info: Current transceiver placement
    Info: QUAD_SIDE_LEFT
        Info: PCIEHIP_X0_Y16_N5            pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip
        Info: CALIBRATIONBLOCK_X0_Y1_N5    pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cal_blk0
        Info: PLL_1                        
        Info: PLL_5                        pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1
        Info: PLL_6                        
        Info: Atoms placed to IOBANK_QL0
            Info: CMU_X0_Y28_N6                pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0
            Info: Regular Channel 0
                Info: PIN_Y2                       rx_in0
                Info: PIN_Y2                       rx_in0~input
                Info: RXPMA_X0_Y16_N6              pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0
                Info: RXPCS_X0_Y16_N8              pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0
                Info: TXPCS_X0_Y16_N9              pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0
                Info: TXPMA_X0_Y16_N7              pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0
                Info: PIN_V2                       tx_out0
                Info: PIN_V2                       tx_out0~output
            Info: Regular Channel 1
                Info: PIN_T2                       
                Info: PIN_T2                       
                Info: RXPMA_X0_Y22_N6              
                Info: RXPCS_X0_Y22_N8              
                Info: TXPCS_X0_Y22_N9              
                Info: TXPMA_X0_Y22_N7              
                Info: PIN_P2                       
                Info: PIN_P2                       
Info: Input frequency of fixedclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be 125.0 MHz
Info: Clock input frequency of GXB Calibration block atom "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info: Input frequency of dpclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info: Implemented PLL "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type
    Info: Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'PCIE_CORE/pcie_core.sdc'
Warning: Ignored filter at pcie_core.sdc(5): *hssi_pcie_hip|testin[*] could not be matched with a pin
Warning: Ignored set_false_path at pcie_core.sdc(5): Argument <to> is an empty collection
    Info: set_false_path -to [get_pins -hierarchical {*hssi_pcie_hip|testin[*]} ]
Warning: Ignored filter at pcie_core.sdc(7): *|pcie_core:*map|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path at pcie_core.sdc(7): Argument <to> is not an object ID
    Info: set_false_path -to {*|pcie_core:*map|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]}
Warning: Ignored filter at pcie_core.sdc(27): *|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr could not be matched with a keeper
Warning: Ignored set_multicycle_path at pcie_core.sdc(27): Argument <from> is an empty collection
    Info: set_multicycle_path -start -setup -from [get_keepers {*|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr}] $tl_cfg_ctl_wr_setup
Warning: Ignored filter at pcie_core.sdc(31): *|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr could not be matched with a keeper
Warning: Ignored set_multicycle_path at pcie_core.sdc(31): Argument <from> is an empty collection
    Info: set_multicycle_path -start -setup -from [get_keepers {*|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr}] $tl_cfg_sts_wr_setup
Warning: Ignored filter at pcie_core.sdc(32): *|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*] could not be matched with a keeper
Warning: Ignored set_multicycle_path at pcie_core.sdc(32): Argument <from> is an empty collection
    Info: set_multicycle_path -end -setup -from [get_keepers {*|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] [expr $tl_cfg_sts_wr_setup + 2]
Warning: Ignored set_multicycle_path at pcie_core.sdc(33): Argument <from> is an empty collection
    Info: set_multicycle_path -end -hold -from [get_keepers {*|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] 3
Info: Reading SDC File: 'pcie_top.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 20.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]} -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout} -divide_by 2 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout} {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk} -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}
    Info: create_generated_clock -source {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk} -divide_by 5 -duty_cycle 50.00 -name {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout} {pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout}
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0|dpclk  to: pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: Cell: pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info: From: pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[12]
    Info: From: pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {reconfig_clk}] -rise_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {reconfig_clk}] -fall_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {reconfig_clk}] -rise_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {reconfig_clk}] -fall_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {reconfig_clk}] -rise_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {reconfig_clk}] -fall_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {reconfig_clk}] -rise_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {reconfig_clk}] -fall_to [get_clocks {pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.030
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 10 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    0.800 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]
    Info:    0.800 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout
    Info:    4.000 pcie_wrapper_inc|pcie_core_component|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout
    Info:    8.000 pcie_wrapper_inc|pcie_core_component|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout
    Info:   20.000 reconfig_clk
    Info:   10.000       refclk
Info: Automatically promoted node pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node reconfig_clk~input (placed in PIN L21 (CLKIO7, DIFFCLK_3p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_fixedclk[0]
Info: Automatically promoted node pcie_wrapper:pcie_wrapper_inc|app_rstn 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node any_rstn 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip
Info: Automatically promoted node pcie_wrapper:pcie_wrapper_inc|npor_pll 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 1 input, 3 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info: I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info: I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  43 pins available
        Info: I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info: Input frequency of fixedclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be 125.0 MHz
Info: Clock input frequency of GXB Calibration block atom "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info: Input frequency of dpclk for the GXB Central Control Unit "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info: Fitter preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X0_Y23 to location X10_Y33
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: 2 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin pcie_rstn uses I/O standard 3.3-V LVTTL at AA16
    Info: Pin reconfig_clk uses I/O standard 3.3-V LVCMOS at L21
Info: Generated suppressed messages file Z:/VirtualShare/MAVIm-3/Cyclone/OUTPUT/pcie_top.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 496 megabytes
    Info: Processing ended: Tue Jan 21 11:17:44 2014
    Info: Elapsed time: 00:00:39
    Info: Total CPU time (on all processors): 00:00:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/VirtualShare/MAVIm-3/Cyclone/OUTPUT/pcie_top.fit.smsg.


