Fitter report for DE1_SoC_CAMERA
Mon Apr 28 23:51:21 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Optimized GXB Elements
 19. I/O Assignment Warnings
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Apr 28 23:51:21 2025           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; DE1_SoC_CAMERA                                  ;
; Top-level Entity Name           ; DE1_SoC_CAMERA                                  ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 5,859 / 32,070 ( 18 % )                         ;
; Total registers                 ; 9612                                            ;
; Total pins                      ; 226 / 457 ( 49 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 3,146,036 / 4,065,280 ( 77 % )                  ;
; Total RAM Blocks                ; 388 / 397 ( 98 % )                              ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.19        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processor 3            ;   2.4%      ;
;     Processor 4            ;   2.3%      ;
;     Processor 5            ;   2.1%      ;
;     Processor 6            ;   2.0%      ;
;     Processor 7            ;   2.0%      ;
;     Processor 8            ;   2.0%      ;
;     Processor 9            ;   1.9%      ;
;     Processor 10           ;   1.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                                                                                                             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                                                                                                                                                                             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK2_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; D5M_PIXLCLK~inputCLKENA0                                                                                                                                                                                                                                                                                                                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; KEY[3]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Reset_Delay:u_reset|oRST_1~CLKENA0                                                                                                                                                                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[3]                                                                                                                                                                                                                                                                     ; Merged     ; Placement                                         ; Fitter Periphery Placement ; DIVCLK    ;                ; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                                                                                                                                                                                               ; DIVCLK           ;                       ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; OUTCLK    ;                ; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                                                                                                                       ; OUTCLK           ;                       ;
; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD_COUNTER[0]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD_COUNTER[2]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD_COUNTER[4]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; I2C_CCD_Config:u_i2c|LUT_INDEX[0]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_CCD_Config:u_i2c|LUT_INDEX[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u_i2c|LUT_INDEX[3]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_CCD_Config:u_i2c|LUT_INDEX[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u_i2c|combo_cnt[1]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_CCD_Config:u_i2c|combo_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u_i2c|combo_cnt[20]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_CCD_Config:u_i2c|combo_cnt[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[1]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[2]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[2]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[4]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[4]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[7]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[7]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[9]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[9]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|k_color_1[2]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|k_color_1[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|k_color_2[2]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|k_color_2[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_0[11]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_0[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_0[13]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_0[13]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_0[15]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_0[15]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_0[16]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_0[16]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_1[11]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_1[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_1[12]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_1[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_1[17]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_1[17]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[11]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[12]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[14]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[14]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[16]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[16]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_0[11]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_0[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_0[12]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_0[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_0[14]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_0[14]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_0[16]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_0[16]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_1[11]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_1[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_1[12]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_1[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_1[15]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_1[15]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_1[16]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_1[16]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_2[11]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_2[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_2[13]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_2[13]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_2[15]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_2[15]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_2[16]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_y_2[16]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_0[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_0[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_1[2]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_1[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_1[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_1[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_2[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_2[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_2[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_2[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_2[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_2[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_2[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|x_2[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|y_0[1]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|y_0[1]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|y_0[3]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|y_0[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|y_1[3]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|y_1[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|y_2[0]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|y_2[0]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|angle_rdy                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|angle_rdy~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|angle_final[4]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|angle_final[4]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|angle_final[5]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|angle_final[5]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|angle_final[7]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|angle_final[7]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|state.IDLE                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|state.IDLE~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|x_k[2]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|x_k[2]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|y_k[2]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|y_k[2]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|y_k[3]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|y_k[3]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|y_k[5]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|y_k[5]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|y_k[9]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|y_k[9]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[1]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[2]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[4]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[6]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[7]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|x_cordic[7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|y_cordic[0]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|y_cordic[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|angle_rdy                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|angle_rdy~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|angle_final[4]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|angle_final[4]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|angle_final[9]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|angle_final[9]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|x_k[2]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|x_k[2]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|x_k[6]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|x_k[6]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|y_k[9]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|y_k[9]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|x_cordic[1]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|x_cordic[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|x_cordic[2]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|x_cordic[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|y_cordic[0]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|y_cordic[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|y_cordic[8]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|y_cordic[8]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[4]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[4]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[5]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[5]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[6]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[6]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[7]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[7]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|state.IDLE                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|state.IDLE~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|x_k[0]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|x_k[0]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|x_k[2]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|x_k[2]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|y_k[3]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|y_k[3]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|y_k[9]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|y_k[9]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|x_cordic[0]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|x_cordic[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|x_cordic[3]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|x_cordic[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|y_cordic[3]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|y_cordic[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|y_cordic[5]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|y_cordic[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|y_cordic[6]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|y_cordic[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic_start                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic_start~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|counter:iCOUNTER|k[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|counter:iCOUNTER|k[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|counter:iCOUNTER|k[2]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|counter:iCOUNTER|k[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|count[0]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|count[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|count[6]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|count[6]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|j[3]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|j[3]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|queue[0][4]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|queue[0][4]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|queue[2][1]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|queue[2][1]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|queue[2][4]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|queue[2][4]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|read_ptr[0]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|read_ptr[0]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|read_ptr[1]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|read_ptr[1]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][2]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][2]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][6]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][6]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][10]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][10]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][12]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][12]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][16]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][16]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][18]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][18]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][19]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][19]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][20]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[0][20]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[2][0]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[2][0]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][0]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][0]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][1]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][4]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][4]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][5]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][5]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][9]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][9]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][11]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][11]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][14]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][14]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][18]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][18]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][28]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg|sreg[3][28]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|state.IDLE                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|state.IDLE~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|state.INCR                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|state.INCR~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[0]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[1]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[3]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[4]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[6]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[6]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[7]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[7]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|nxt_inp[9]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|nxt_inp[9]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|count[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|count[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|queue[0][3]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|queue[0][3]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|queue[1][1]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|queue[1][1]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|queue[2][0]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|queue[2][0]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|read_ptr[0]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|read_ptr[0]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][0]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][0]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][3]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][3]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][18]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][18]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][19]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][19]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][21]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[0][21]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[2][0]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[2][0]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[2][5]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[2][5]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[2][9]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[2][9]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[2][13]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[2][13]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[3][4]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[3][4]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[3][15]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[3][15]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[3][25]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg|sreg[3][25]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|state.DONE                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|state.DONE~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|state.INCR                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|state.INCR~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|count[1]                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|count[5]                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|count[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|count[0]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|count[0]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|count[1]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|count[1]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|queue[1][4]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|queue[1][4]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|queue[1][7]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|queue[1][7]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|queue[2][3]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|queue[2][3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|queue[2][6]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|queue[2][6]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[0][3]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[0][3]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[0][4]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[0][4]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[0][22]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[0][22]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[2][0]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[2][0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[2][26]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[2][26]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][0]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][4]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][4]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][5]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][5]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][12]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][12]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][22]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][22]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][27]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg|sreg[3][27]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|state.IDLE                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|state.IDLE~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|index[1]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|index[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|index[3]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|index[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|index[4]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|index[4]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|o_data_temp[6]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|o_data_temp[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|index[1]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|index[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|index[2]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|index[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|index[3]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|index[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|o_data_temp[6]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|o_data_temp[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index[3]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index[4]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index[8]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index[8]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|o_data_temp[3]                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|o_data_temp[3]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|o_data_temp[8]                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|o_data_temp[8]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|ptr[3]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|ptr[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|angle_out[8]                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|angle_out[8]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|ptr[1]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|ptr[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|ptr[6]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|ptr[6]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|angle_out[8]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|angle_out[8]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|ptr[1]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|ptr[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|ptr[2]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|ptr[2]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; RAW2RGB:u_raw2rgb|mDATAd_0[8]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|mDATAd_0[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; RAW2RGB:u_raw2rgb|mDATAd_1[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|mDATAd_1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; RAW2RGB:u_raw2rgb|mDATAd_1[10]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|mDATAd_1[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; RAW2RGB:u_raw2rgb|mDVAL                                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAW2RGB:u_raw2rgb|mDVAL~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Reset_Delay:u_reset|Cont[1]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u_reset|Cont[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Reset_Delay:u_reset|Cont[6]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u_reset|Cont[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Reset_Delay:u_reset|Cont[7]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u_reset|Cont[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Reset_Delay:u_reset|Cont[10]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u_reset|Cont[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Reset_Delay:u_reset|Cont[16]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u_reset|Cont[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Reset_Delay:u_reset|Cont[24]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u_reset|Cont[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Sdram_Control:u_sdram|ST[0]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|ST[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Sdram_Control:u_sdram|ST[1]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|ST[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Sdram_Control:u_sdram|ST[2]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|ST[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Sdram_Control:u_sdram|ST[4]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|ST[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Sdram_Control:u_sdram|ST[6]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|ST[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a9                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a9~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[1]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[1]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[7]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[7]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[7]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[9]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[0]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[1]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[3]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[4]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[5]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[7]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[9]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a9                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a9~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a9                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a9~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[1]                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[1]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[4]                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[4]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[3]                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[3]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u_sdram|command:u_command|do_precharge                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|command:u_command|do_precharge~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|command:u_command|do_reada                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|command:u_command|do_reada~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Sdram_Control:u_sdram|command:u_command|do_writea                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|command:u_command|do_writea~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control:u_sdram|command:u_command|ex_write                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|command:u_command|ex_write~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Sdram_Control:u_sdram|control_interface:u_control_interface|timer[0]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|control_interface:u_control_interface|timer[0]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|control_interface:u_control_interface|timer[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|control_interface:u_control_interface|timer[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u_sdram|mWR                                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|mWR~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u_sdram|rRD1_ADDR[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD1_ADDR[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rRD1_ADDR[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD1_ADDR[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rRD1_ADDR[11]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD1_ADDR[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rRD1_ADDR[12]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD1_ADDR[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rRD1_ADDR[15]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD1_ADDR[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rRD1_ADDR[16]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD1_ADDR[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rRD1_ADDR[20]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD1_ADDR[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rRD2_ADDR[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD2_ADDR[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rRD2_ADDR[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD2_ADDR[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rRD2_ADDR[8]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD2_ADDR[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rRD2_ADDR[10]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD2_ADDR[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rRD2_ADDR[14]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rRD2_ADDR[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rWR1_ADDR[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR1_ADDR[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rWR1_ADDR[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR1_ADDR[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rWR1_ADDR[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR1_ADDR[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rWR1_ADDR[11]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR1_ADDR[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rWR1_ADDR[15]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR1_ADDR[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rWR1_ADDR[16]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR1_ADDR[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rWR1_ADDR[18]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR1_ADDR[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u_sdram|rWR2_ADDR[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR2_ADDR[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Sdram_Control:u_sdram|rWR2_ADDR[17]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u_sdram|rWR2_ADDR[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; VGA_Controller:u_vga|H_Cont[1]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u_vga|H_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; VGA_Controller:u_vga|H_Cont[9]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u_vga|H_Cont[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; VGA_Controller:u_vga|V_Cont[2]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u_vga|V_Cont[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; VGA_Controller:u_vga|V_Cont[3]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u_vga|V_Cont[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; VGA_Controller:u_vga|V_Cont[8]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u_vga|V_Cont[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|out_address_reg_a[2]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|out_address_reg_a[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|out_address_reg_a[4]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|out_address_reg_a[4]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; ref_index[4]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ref_index[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; rom_addr[15]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_addr[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; score_vga[12]                                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_vga[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_transition:transition_detector_setup_bits|dffs[61]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_transition:transition_detector_setup_bits|dffs[61]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_transition:transition_detector_setup_bits|dffs[70]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_transition:transition_detector_setup_bits|dffs[70]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~DUPLICATE                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_h9i:auto_generated|counter_reg_bit[0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_h9i:auto_generated|counter_reg_bit[0]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]~DUPLICATE                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]~DUPLICATE                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; splash_div[12]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; splash_div[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; splash_div[21]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; splash_div[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; splash_div[22]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; splash_div[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; splash_div[23]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; splash_div[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; uart_tx:u_uart_tx|state.DATA_BITS                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tx:u_uart_tx|state.DATA_BITS~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; uart_tx:u_uart_tx|tick_cnt[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tx:u_uart_tx|tick_cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; uart_tx:u_uart_tx|tick_cnt[15]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tx:u_uart_tx|tick_cnt[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; uart_tx:u_uart_tx|tick_cnt[17]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tx:u_uart_tx|tick_cnt[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                   ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value                   ; Ignored Source ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+
; Location     ;                ;              ; USB_B2_CLK          ; PIN_AF4                         ; QSF Assignment ;
; Location     ;                ;              ; USB_B2_DATA[0]      ; PIN_AH4                         ; QSF Assignment ;
; Location     ;                ;              ; USB_B2_DATA[1]      ; PIN_AH3                         ; QSF Assignment ;
; Location     ;                ;              ; USB_B2_DATA[2]      ; PIN_AJ2                         ; QSF Assignment ;
; Location     ;                ;              ; USB_B2_DATA[3]      ; PIN_AJ1                         ; QSF Assignment ;
; Location     ;                ;              ; USB_B2_DATA[4]      ; PIN_AH2                         ; QSF Assignment ;
; Location     ;                ;              ; USB_B2_DATA[5]      ; PIN_AG3                         ; QSF Assignment ;
; Location     ;                ;              ; USB_B2_DATA[6]      ; PIN_AG2                         ; QSF Assignment ;
; Location     ;                ;              ; USB_B2_DATA[7]      ; PIN_AG1                         ; QSF Assignment ;
; Location     ;                ;              ; USB_EMPTY           ; PIN_AF5                         ; QSF Assignment ;
; Location     ;                ;              ; USB_FULL            ; PIN_AG5                         ; QSF Assignment ;
; Location     ;                ;              ; USB_OE_N            ; PIN_AF6                         ; QSF Assignment ;
; Location     ;                ;              ; USB_RD_N            ; PIN_AG6                         ; QSF Assignment ;
; Location     ;                ;              ; USB_RESET_N         ; PIN_AG7                         ; QSF Assignment ;
; Location     ;                ;              ; USB_SCL             ; PIN_AG8                         ; QSF Assignment ;
; Location     ;                ;              ; USB_SDA             ; PIN_AF8                         ; QSF Assignment ;
; Location     ;                ;              ; USB_WR_N            ; PIN_AH5                         ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[10]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[11]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[12]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[13]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[14]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[3]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[4]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[5]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[6]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[7]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[8]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ADDR[9]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_BA[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_BA[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_BA[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_CAS_N      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_CKE        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_CK_N       ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_CK_P       ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_CS_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DM[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DM[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DM[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DM[3]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQS_N[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQS_N[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQS_N[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQS_N[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQS_P[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQS_P[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQS_P[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQS_P[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[10]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[11]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[12]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[13]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[14]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[15]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[16]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[17]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[18]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[19]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[20]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[21]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[22]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[23]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[24]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[25]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[26]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[27]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[28]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[29]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[30]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[31]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[3]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[4]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[5]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[6]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[7]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[8]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_DQ[9]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_ODT        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_RAS_N      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_RESET_N    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_RZQ        ; 1.5 V                           ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_DDR3_WE_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_FLASH_DATA[0]   ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_FLASH_DATA[1]   ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_FLASH_DATA[2]   ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_FLASH_DATA[3]   ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_FLASH_DCLK      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_FLASH_NCSO      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_I2C2_SCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_I2C2_SDAT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_I2C_CONTROL     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_KEY             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_LED             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SD_CLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SD_CMD          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_UART_RX         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_UART_TX         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_DIR         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_NXT         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; HPS_USB_STP         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_CLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_DATA[0]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_DATA[1]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_DATA[2]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_DATA[3]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_DATA[4]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_DATA[5]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_DATA[6]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_B2_DATA[7]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_EMPTY           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_FULL            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_OE_N            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_RD_N            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_RESET_N         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_SCL             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_SDA             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; DE1_SoC_CAMERA ;              ; USB_WR_N            ; 3.3-V LVTTL                     ; QSF Assignment ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 15528 ) ; 0.00 % ( 0 / 15528 )       ; 0.00 % ( 0 / 15528 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 15528 ) ; 0.00 % ( 0 / 15528 )       ; 0.00 % ( 0 / 15528 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13616 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 183 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1702 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 27 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/DE1_SoC_CAMERA.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,859 / 32,070        ; 18 %  ;
; ALMs needed [=A-B+C]                                        ; 5,859                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,372 / 32,070        ; 20 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,068                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,777                 ;       ;
;         [c] ALMs used for registers                         ; 3,527                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 590 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 77 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 60                    ;       ;
;         [c] Due to LAB input limits                         ; 17                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 814 / 3,207           ; 25 %  ;
;     -- Logic LABs                                           ; 814                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,119                 ;       ;
;     -- 7 input functions                                    ; 38                    ;       ;
;     -- 6 input functions                                    ; 1,045                 ;       ;
;     -- 5 input functions                                    ; 810                   ;       ;
;     -- 4 input functions                                    ; 1,129                 ;       ;
;     -- <=3 input functions                                  ; 2,097                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 6,104                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 9,612                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 9,189 / 64,140        ; 14 %  ;
;         -- Secondary logic registers                        ; 423 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 9,297                 ;       ;
;         -- Routing optimization registers                   ; 315                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 226 / 457             ; 49 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 388 / 397             ; 98 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 3,146,036 / 4,065,280 ; 77 %  ;
; Total block memory implementation bits                      ; 3,973,120 / 4,065,280 ; 98 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 8                     ;       ;
;     -- Global clocks                                        ; 8 / 16                ; 50 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.4% / 5.5% / 5.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.6% / 26.3% / 23.5% ;       ;
; Maximum fan-out                                             ; 7838                  ;       ;
; Highest non-global fan-out                                  ; 2995                  ;       ;
; Total fan-out                                               ; 77521                 ;       ;
; Average fan-out                                             ; 3.56                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5481 / 32070 ( 17 % ) ; 58 / 32070 ( < 1 % ) ; 321 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5481                  ; 58                   ; 321                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5671 / 32070 ( 18 % ) ; 74 / 32070 ( < 1 % ) ; 630 / 32070 ( 2 % )            ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 892                   ; 23                   ; 154                            ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1678                  ; 28                   ; 72                             ; 0                              ;
;         [c] ALMs used for registers                         ; 3101                  ; 23                   ; 404                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 267 / 32070 ( < 1 % ) ; 16 / 32070 ( < 1 % ) ; 309 / 32070 ( < 1 % )          ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 77 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 60                    ; 0                    ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 17                    ; 0                    ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 731 / 3207 ( 23 % )   ; 10 / 3207 ( < 1 % )  ; 88 / 3207 ( 3 % )              ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 731                   ; 10                   ; 88                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 4598                  ; 93                   ; 428                            ; 0                              ;
;     -- 7 input functions                                    ; 37                    ; 1                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 964                   ; 12                   ; 69                             ; 0                              ;
;     -- 5 input functions                                    ; 734                   ; 25                   ; 51                             ; 0                              ;
;     -- 4 input functions                                    ; 1083                  ; 19                   ; 27                             ; 0                              ;
;     -- <=3 input functions                                  ; 1780                  ; 36                   ; 281                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 5648                  ; 20                   ; 436                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 7985 / 64140 ( 12 % ) ; 90 / 64140 ( < 1 % ) ; 1114 / 64140 ( 2 % )           ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 337 / 64140 ( < 1 % ) ; 2 / 64140 ( < 1 % )  ; 84 / 64140 ( < 1 % )           ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 8020                  ; 90                   ; 1187                           ; 0                              ;
;         -- Routing optimization registers                   ; 302                   ; 2                    ; 11                             ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 222                   ; 0                    ; 0                              ; 4                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 3134644               ; 0                    ; 11392                          ; 0                              ;
; Total block memory implementation bits                      ; 3942400               ; 0                    ; 30720                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 385 / 397 ( 96 % )    ; 0 / 397 ( 0 % )      ; 3 / 397 ( < 1 % )              ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 4 / 116 ( 3 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ; 4 / 116 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )                 ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 8376                  ; 135                  ; 1738                           ; 2                              ;
;     -- Registered Input Connections                         ; 8314                  ; 101                  ; 1275                           ; 0                              ;
;     -- Output Connections                                   ; 346                   ; 224                  ; 34                             ; 9647                           ;
;     -- Registered Output Connections                        ; 272                   ; 224                  ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 71705                 ; 905                  ; 5642                           ; 9724                           ;
;     -- Registered Connections                               ; 40840                 ; 698                  ; 3475                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Top                                                  ; 124                   ; 0                    ; 283                            ; 8315                           ;
;     -- sld_hub:auto_hub                                     ; 0                     ; 20                   ; 215                            ; 124                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 283                   ; 215                  ; 64                             ; 1210                           ;
;     -- hard_block:auto_generated_inst                       ; 8315                  ; 124                  ; 1210                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 51                    ; 45                   ; 264                            ; 9                              ;
;     -- Output Ports                                         ; 202                   ; 62                   ; 122                            ; 15                             ;
;     -- Bidir Ports                                          ; 62                    ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 63                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 108                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 15                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 4                              ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 18                             ; 3                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 29                   ; 110                            ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT    ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT  ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50   ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 67                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50   ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50   ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50    ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 7839                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[0]    ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[10]   ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[11]   ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[1]    ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[2]    ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[3]    ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[4]    ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[5]    ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[6]    ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[7]    ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[8]    ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_D[9]    ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_FVAL    ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_LVAL    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_PIXLCLK ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 260                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D5M_STROBE  ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRDA_RXD    ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]      ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]      ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]      ; W15   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]      ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 307                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]       ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]       ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]       ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]       ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]       ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]       ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]       ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]       ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]       ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]       ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_CLK27    ; H15   ; 8A       ; 40           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[0]  ; D2    ; 8A       ; 12           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[1]  ; B1    ; 8A       ; 16           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[2]  ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[3]  ; B2    ; 8A       ; 16           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[4]  ; D1    ; 8A       ; 6            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[5]  ; E1    ; 8A       ; 6            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[6]  ; C2    ; 8A       ; 12           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[7]  ; B3    ; 8A       ; 14           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_HS       ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_VS       ; A3    ; 8A       ; 24           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_DIN       ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D5M_RESET_N   ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D5M_SCLK      ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D5M_TRIGGER   ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D5M_XCLKIN    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FAN_CTRL      ; AA12  ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD      ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------+
; ADC_CS_N      ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; AUD_ADCLRCK   ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; AUD_BCLK      ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; AUD_DACLRCK   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; D5M_SDATA     ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SDO            ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u_sdram|command:u_command|OE (inverted) ;
; FPGA_I2C_SDAT ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[0]     ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[10]    ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[11]    ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[12]    ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[13]    ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[14]    ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[15]    ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[16]    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[17]    ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[18]    ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[19]    ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[1]     ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[20]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[21]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[22]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[23]    ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[24]    ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[25]    ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[26]    ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[27]    ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[28]    ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[29]    ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[2]     ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[30]    ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[31]    ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[32]    ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[33]    ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[34]    ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[35]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[3]     ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[4]     ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[5]     ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[6]     ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[7]     ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[8]     ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; GPIO_0[9]     ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; PS2_CLK       ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; PS2_CLK2      ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; PS2_DAT       ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
; PS2_DAT2      ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 15 / 32 ( 47 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 65 / 80 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 50 / 80 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; TD_VS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; TD_HS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; FAN_CTRL                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; D5M_D[11]                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; IRDA_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; D5M_PIXLCLK                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; IRDA_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; D5M_D[10]                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; D5M_D[9]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; D5M_D[8]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; D5M_D[7]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; D5M_D[6]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; D5M_D[5]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; D5M_SDATA                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; D5M_D[4]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; D5M_D[3]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; D5M_D[2]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; D5M_TRIGGER                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; D5M_D[1]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; ADC_CS_N                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; D5M_LVAL                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; D5M_STROBE                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; D5M_RESET_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; D5M_D[0]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; ADC_DIN                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; D5M_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; D5M_FVAL                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; D5M_XCLKIN                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; TD_RESET_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; TD_CLK27                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                       ; Removed Component                                                                                        ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+
; PLL Output Counters                                                                                       ;                                                                                                          ;
;  sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                                                                                                          ;
;   --                                                                                                      ; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER ;
; Clock enable blocks                                                                                       ;                                                                                                          ;
;  sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0             ;                                                                                                          ;
;   --                                                                                                      ; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0             ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; D5M_RESET_N   ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; D5M_SCLK      ; Missing drive strength and slew rate ;
; D5M_XCLKIN    ; Missing drive strength and slew rate ;
; ADC_DIN       ; Missing drive strength and slew rate ;
; ADC_SCLK      ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; FAN_CTRL      ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; IRDA_TXD      ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; TD_RESET_N    ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; D5M_TRIGGER   ; Missing drive strength and slew rate ;
; GPIO_0[0]     ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; D5M_SDATA     ; Missing drive strength and slew rate ;
; GPIO_0[1]     ; Missing drive strength and slew rate ;
; GPIO_0[2]     ; Missing drive strength and slew rate ;
; GPIO_0[3]     ; Missing drive strength and slew rate ;
; GPIO_0[4]     ; Missing drive strength and slew rate ;
; GPIO_0[5]     ; Missing drive strength and slew rate ;
; GPIO_0[6]     ; Missing drive strength and slew rate ;
; GPIO_0[7]     ; Missing drive strength and slew rate ;
; GPIO_0[8]     ; Missing drive strength and slew rate ;
; GPIO_0[9]     ; Missing drive strength and slew rate ;
; GPIO_0[10]    ; Missing drive strength and slew rate ;
; GPIO_0[11]    ; Missing drive strength and slew rate ;
; GPIO_0[12]    ; Missing drive strength and slew rate ;
; GPIO_0[13]    ; Missing drive strength and slew rate ;
; GPIO_0[14]    ; Missing drive strength and slew rate ;
; GPIO_0[15]    ; Missing drive strength and slew rate ;
; GPIO_0[16]    ; Missing drive strength and slew rate ;
; GPIO_0[17]    ; Missing drive strength and slew rate ;
; GPIO_0[18]    ; Missing drive strength and slew rate ;
; GPIO_0[19]    ; Missing drive strength and slew rate ;
; GPIO_0[20]    ; Missing drive strength and slew rate ;
; GPIO_0[21]    ; Missing drive strength and slew rate ;
; GPIO_0[22]    ; Missing drive strength and slew rate ;
; GPIO_0[23]    ; Missing drive strength and slew rate ;
; GPIO_0[24]    ; Missing drive strength and slew rate ;
; GPIO_0[25]    ; Missing drive strength and slew rate ;
; GPIO_0[26]    ; Missing drive strength and slew rate ;
; GPIO_0[27]    ; Missing drive strength and slew rate ;
; GPIO_0[28]    ; Missing drive strength and slew rate ;
; GPIO_0[29]    ; Missing drive strength and slew rate ;
; GPIO_0[30]    ; Missing drive strength and slew rate ;
; GPIO_0[31]    ; Missing drive strength and slew rate ;
; GPIO_0[32]    ; Missing drive strength and slew rate ;
; GPIO_0[33]    ; Missing drive strength and slew rate ;
; GPIO_0[34]    ; Missing drive strength and slew rate ;
; GPIO_0[35]    ; Missing drive strength and slew rate ;
; ADC_CS_N      ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                     ;                           ;
+---------------------------------------------------------------------------------------------------------------------+---------------------------+
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                     ; Integer PLL               ;
;     -- PLL Location                                                                                                 ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                      ; none                      ;
;     -- PLL Bandwidth                                                                                                ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                      ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                                    ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                   ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                            ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                           ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                            ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                            ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                                   ; On                        ;
;     -- PLL Fractional Division                                                                                      ; N/A                       ;
;     -- M Counter                                                                                                    ; 12                        ;
;     -- N Counter                                                                                                    ; 2                         ;
;     -- IOPLL Self RST                                                                                               ; Off                       ;
;     -- PLL Refclk Select                                                                                            ;                           ;
;             -- PLL Refclk Select Location                                                                           ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                   ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                   ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                      ; N/A                       ;
;             -- CORECLKIN source                                                                                     ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                   ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                    ; N/A                       ;
;             -- RXIQCLKIN source                                                                                     ; N/A                       ;
;             -- CLKIN(0) source                                                                                      ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                      ; N/A                       ;
;             -- CLKIN(2) source                                                                                      ; N/A                       ;
;             -- CLKIN(3) source                                                                                      ; N/A                       ;
;     -- PLL Output Counter                                                                                           ;                           ;
;         -- sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                               ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                ; PLLOUTPUTCOUNTER_X0_Y6_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                               ; On                        ;
;             -- Duty Cycle                                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                                            ; 3                         ;
;             -- C Counter PH Mux PRST                                                                                ; 0                         ;
;             -- C Counter PRST                                                                                       ; 1                         ;
;         -- sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                               ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                               ; On                        ;
;             -- Duty Cycle                                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                                          ; 270.000000 degrees        ;
;             -- C Counter                                                                                            ; 3                         ;
;             -- C Counter PH Mux PRST                                                                                ; 2                         ;
;             -- C Counter PRST                                                                                       ; 3                         ;
;         -- sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                               ; 25.0 MHz                  ;
;             -- Output Clock Location                                                                                ; PLLOUTPUTCOUNTER_X0_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                               ; Off                       ;
;             -- Duty Cycle                                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                                            ; 12                        ;
;             -- C Counter PH Mux PRST                                                                                ; 0                         ;
;             -- C Counter PRST                                                                                       ; 1                         ;
;                                                                                                                     ;                           ;
+---------------------------------------------------------------------------------------------------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                        ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |DE1_SoC_CAMERA                                                                                                                         ; 5859.0 (97.8)        ; 6371.5 (114.5)                   ; 588.5 (16.7)                                      ; 76.0 (0.0)                       ; 0.0 (0.0)            ; 5119 (174)          ; 9612 (157)                ; 0 (0)         ; 3146036           ; 388   ; 0          ; 226  ; 0            ; |DE1_SoC_CAMERA                                                                                                                                                                                                                                                                                                                                            ; DE1_SoC_CAMERA                    ; work         ;
;    |CCD_Capture:u_capture|                                                                                                              ; 22.9 (22.9)          ; 28.0 (28.0)                      ; 5.8 (5.8)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 34 (34)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|CCD_Capture:u_capture                                                                                                                                                                                                                                                                                                                      ; CCD_Capture                       ; work         ;
;    |I2C_CCD_Config:u_i2c|                                                                                                               ; 119.5 (84.5)         ; 123.5 (86.5)                     ; 4.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (142)           ; 140 (99)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|I2C_CCD_Config:u_i2c                                                                                                                                                                                                                                                                                                                       ; I2C_CCD_Config                    ; work         ;
;       |I2C_Controller:u0|                                                                                                               ; 35.0 (35.0)          ; 37.0 (37.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|I2C_CCD_Config:u_i2c|I2C_Controller:u0                                                                                                                                                                                                                                                                                                     ; I2C_Controller                    ; work         ;
;    |RAW2RGB:u_raw2rgb|                                                                                                                  ; 4547.5 (45.8)        ; 4606.2 (52.3)                    ; 126.2 (6.5)                                       ; 67.5 (0.0)                       ; 0.0 (0.0)            ; 3086 (64)           ; 7020 (76)                 ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb                                                                                                                                                                                                                                                                                                                          ; RAW2RGB                           ; work         ;
;       |Line_Buffer1:uLinebuf|                                                                                                           ; 7.5 (0.0)            ; 8.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf                                                                                                                                                                                                                                                                                                    ; Line_Buffer1                      ; work         ;
;          |altshift_taps:ALTSHIFT_TAPS_component|                                                                                        ; 7.5 (0.0)            ; 8.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                              ; altshift_taps                     ; work         ;
;             |shift_taps_lv51:auto_generated|                                                                                            ; 7.5 (0.0)            ; 8.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated                                                                                                                                                                                                                               ; shift_taps_lv51                   ; work         ;
;                |altsyncram_jug1:altsyncram2|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|altsyncram_jug1:altsyncram2                                                                                                                                                                                                   ; altsyncram_jug1                   ; work         ;
;                |cntr_7of:cntr1|                                                                                                         ; 7.5 (6.5)            ; 8.5 (7.0)                        ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (13)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1                                                                                                                                                                                                                ; cntr_7of                          ; work         ;
;                   |cmpr_qac:cmpr4|                                                                                                      ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|cmpr_qac:cmpr4                                                                                                                                                                                                 ; cmpr_qac                          ; work         ;
;       |happy_feet:happy_feet_inst|                                                                                                      ; 4494.2 (0.7)         ; 4545.3 (1.5)                     ; 118.7 (0.8)                                       ; 67.5 (0.0)                       ; 0.0 (0.0)            ; 3007 (1)            ; 6928 (3)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst                                                                                                                                                                                                                                                                                               ; happy_feet                        ; work         ;
;          |LUT:iLUT|                                                                                                                     ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|LUT:iLUT                                                                                                                                                                                                                                                                                      ; LUT                               ; work         ;
;          |cluster:iCLUSTER|                                                                                                             ; 231.5 (231.5)        ; 246.2 (246.2)                    ; 14.7 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 410 (410)           ; 261 (261)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER                                                                                                                                                                                                                                                                              ; cluster                           ; work         ;
;          |cordic:iCORDIC_LL|                                                                                                            ; 68.5 (13.3)          ; 73.7 (16.0)                      ; 5.2 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (21)            ; 81 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL                                                                                                                                                                                                                                                                             ; cordic                            ; work         ;
;             |cordic_iteration:iCORDIC_ITERATION|                                                                                        ; 55.2 (55.2)          ; 57.7 (57.7)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION                                                                                                                                                                                                                                          ; cordic_iteration                  ; work         ;
;          |cordic:iCORDIC_LR|                                                                                                            ; 67.5 (11.3)          ; 69.8 (15.8)                      ; 2.3 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (21)            ; 75 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR                                                                                                                                                                                                                                                                             ; cordic                            ; work         ;
;             |cordic_iteration:iCORDIC_ITERATION|                                                                                        ; 54.0 (54.0)          ; 54.0 (54.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION                                                                                                                                                                                                                                          ; cordic_iteration                  ; work         ;
;          |cordic:iCORDIC_U|                                                                                                             ; 69.8 (11.3)          ; 70.9 (16.0)                      ; 1.1 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (21)            ; 79 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U                                                                                                                                                                                                                                                                              ; cordic                            ; work         ;
;             |cordic_iteration:iCORDIC_ITERATION|                                                                                        ; 54.9 (54.9)          ; 54.9 (54.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION                                                                                                                                                                                                                                           ; cordic_iteration                  ; work         ;
;          |counter:iCOUNTER|                                                                                                             ; 3.3 (3.3)            ; 4.2 (4.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|counter:iCOUNTER                                                                                                                                                                                                                                                                              ; counter                           ; work         ;
;          |dtw:iDTW_LL|                                                                                                                  ; 234.3 (175.4)        ; 241.0 (176.0)                    ; 9.7 (3.4)                                         ; 3.0 (2.8)                        ; 0.0 (0.0)            ; 378 (336)           ; 268 (81)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL                                                                                                                                                                                                                                                                                   ; dtw                               ; work         ;
;             |shift_register:fifo|                                                                                                       ; 20.2 (20.2)          ; 22.7 (22.7)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo                                                                                                                                                                                                                                                               ; shift_register                    ; work         ;
;             |shift_register_dtw:shift_reg|                                                                                              ; 38.7 (38.7)          ; 42.3 (42.3)                      ; 3.7 (3.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register_dtw:shift_reg                                                                                                                                                                                                                                                      ; shift_register_dtw                ; work         ;
;          |dtw:iDTW_LR|                                                                                                                  ; 234.2 (174.3)        ; 241.7 (177.4)                    ; 10.2 (5.9)                                        ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 378 (336)           ; 266 (85)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR                                                                                                                                                                                                                                                                                   ; dtw                               ; work         ;
;             |shift_register:fifo|                                                                                                       ; 20.3 (20.3)          ; 22.5 (22.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo                                                                                                                                                                                                                                                               ; shift_register                    ; work         ;
;             |shift_register_dtw:shift_reg|                                                                                              ; 39.6 (39.6)          ; 41.7 (41.7)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register_dtw:shift_reg                                                                                                                                                                                                                                                      ; shift_register_dtw                ; work         ;
;          |dtw:iDTW_U|                                                                                                                   ; 230.7 (170.3)        ; 245.2 (177.9)                    ; 16.5 (9.6)                                        ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 378 (336)           ; 260 (79)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U                                                                                                                                                                                                                                                                                    ; dtw                               ; work         ;
;             |shift_register:fifo|                                                                                                       ; 21.0 (21.0)          ; 24.2 (24.2)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo                                                                                                                                                                                                                                                                ; shift_register                    ; work         ;
;             |shift_register_dtw:shift_reg|                                                                                              ; 39.3 (39.3)          ; 43.1 (43.1)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register_dtw:shift_reg                                                                                                                                                                                                                                                       ; shift_register_dtw                ; work         ;
;          |fifo:iFIFO_LL|                                                                                                                ; 543.7 (543.7)        ; 553.0 (553.0)                    ; 10.0 (10.0)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 185 (185)           ; 926 (926)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL                                                                                                                                                                                                                                                                                 ; fifo                              ; work         ;
;          |fifo:iFIFO_LR|                                                                                                                ; 549.4 (549.4)        ; 550.8 (550.8)                    ; 9.2 (9.2)                                         ; 7.8 (7.8)                        ; 0.0 (0.0)            ; 185 (185)           ; 926 (926)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR                                                                                                                                                                                                                                                                                 ; fifo                              ; work         ;
;          |fifo:iFIFO_U|                                                                                                                 ; 553.0 (553.0)        ; 551.0 (551.0)                    ; 8.5 (8.5)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 185 (185)           ; 928 (928)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U                                                                                                                                                                                                                                                                                  ; fifo                              ; work         ;
;          |label_unit:iLABEL|                                                                                                            ; 67.8 (67.8)          ; 71.9 (71.9)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|label_unit:iLABEL                                                                                                                                                                                                                                                                             ; label_unit                        ; work         ;
;          |score:iSCORE|                                                                                                                 ; 16.3 (16.3)          ; 16.5 (16.5)                      ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 33 (33)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE                                                                                                                                                                                                                                                                                  ; score                             ; work         ;
;          |shifter:iSHIFTER_LL|                                                                                                          ; 549.7 (549.7)        ; 533.5 (533.5)                    ; 7.3 (7.3)                                         ; 23.5 (23.5)                      ; 0.0 (0.0)            ; 151 (151)           ; 918 (918)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL                                                                                                                                                                                                                                                                           ; shifter                           ; work         ;
;          |shifter:iSHIFTER_LR|                                                                                                          ; 538.2 (538.2)        ; 535.3 (535.3)                    ; 9.2 (9.2)                                         ; 12.0 (12.0)                      ; 0.0 (0.0)            ; 151 (151)           ; 920 (920)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR                                                                                                                                                                                                                                                                           ; shifter                           ; work         ;
;          |shifter:iSHIFTER_U|                                                                                                           ; 531.5 (531.5)        ; 536.3 (536.3)                    ; 9.8 (9.8)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 151 (151)           ; 920 (920)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U                                                                                                                                                                                                                                                                            ; shifter                           ; work         ;
;    |Reset_Delay:u_reset|                                                                                                                ; 26.3 (26.3)          ; 27.3 (27.3)                      ; 1.8 (1.8)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 48 (48)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Reset_Delay:u_reset                                                                                                                                                                                                                                                                                                                        ; Reset_Delay                       ; work         ;
;    |SEG7_LUT_6:u_seg7|                                                                                                                  ; 20.8 (0.0)           ; 21.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|SEG7_LUT_6:u_seg7                                                                                                                                                                                                                                                                                                                          ; SEG7_LUT_6                        ; work         ;
;       |SEG7_LUT:u0|                                                                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|SEG7_LUT_6:u_seg7|SEG7_LUT:u0                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                          ; work         ;
;       |SEG7_LUT:u1|                                                                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|SEG7_LUT_6:u_seg7|SEG7_LUT:u1                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                          ; work         ;
;       |SEG7_LUT:u2|                                                                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|SEG7_LUT_6:u_seg7|SEG7_LUT:u2                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                          ; work         ;
;       |SEG7_LUT:u3|                                                                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|SEG7_LUT_6:u_seg7|SEG7_LUT:u3                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                          ; work         ;
;       |SEG7_LUT:u4|                                                                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|SEG7_LUT_6:u_seg7|SEG7_LUT:u4                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                          ; work         ;
;       |SEG7_LUT:u5|                                                                                                                     ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|SEG7_LUT_6:u_seg7|SEG7_LUT:u5                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                          ; work         ;
;    |Sdram_Control:u_sdram|                                                                                                              ; 377.2 (127.2)        ; 478.0 (145.0)                    ; 100.8 (17.8)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 631 (218)           ; 801 (184)                 ; 0 (0)         ; 28672             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram                                                                                                                                                                                                                                                                                                                      ; Sdram_Control                     ; work         ;
;       |Sdram_RD_FIFO:u_read1_fifo|                                                                                                      ; 42.6 (0.0)           ; 63.4 (0.0)                       ; 20.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 128 (0)                   ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                                                                                                                                                                           ; Sdram_RD_FIFO                     ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 42.6 (0.0)           ; 63.4 (0.0)                       ; 20.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 128 (0)                   ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                         ; dcfifo_mixed_widths               ; work         ;
;             |dcfifo_ahp1:auto_generated|                                                                                                ; 42.6 (7.8)           ; 63.4 (18.1)                      ; 20.8 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (14)             ; 128 (34)                  ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated                                                                                                                                                                                                              ; dcfifo_ahp1                       ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin|                                                                                        ; 2.0 (2.0)            ; 2.8 (2.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                                                                                                                                                                              ; a_gray2bin_oab                    ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin|                                                                                        ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                                                                                                                                                                              ; a_gray2bin_oab                    ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                                                                                            ; 8.8 (8.8)            ; 9.2 (9.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                                                                                  ; a_graycounter_jdc                 ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                                                                                            ; 9.9 (9.9)            ; 10.8 (10.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                                                                                  ; a_graycounter_nv6                 ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                                                                                             ; 3.3 (0.0)            ; 7.0 (0.0)                        ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                   ; alt_synch_pipe_apl                ; work         ;
;                   |dffpipe_re9:dffpipe5|                                                                                                ; 3.3 (3.3)            ; 7.0 (7.0)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_re9:dffpipe5                                                                                                                                                              ; dffpipe_re9                       ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                                                                                             ; 1.1 (0.0)            ; 5.2 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                   ; alt_synch_pipe_bpl                ; work         ;
;                   |dffpipe_se9:dffpipe8|                                                                                                ; 1.1 (1.1)            ; 5.2 (5.2)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_se9:dffpipe8                                                                                                                                                              ; dffpipe_se9                       ; work         ;
;                |altsyncram_86d1:fifo_ram|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|altsyncram_86d1:fifo_ram                                                                                                                                                                                     ; altsyncram_86d1                   ; work         ;
;                |cmpr_906:rdempty_eq_comp|                                                                                               ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                                                                     ; cmpr_906                          ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                                                                                ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                                                                      ; cmpr_906                          ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                                                     ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                           ; dffpipe_oe9                       ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                                                     ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                           ; dffpipe_oe9                       ; work         ;
;       |Sdram_RD_FIFO:u_read2_fifo|                                                                                                      ; 43.9 (0.0)           ; 60.6 (0.0)                       ; 16.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 130 (0)                   ; 0 (0)         ; 5632              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo                                                                                                                                                                                                                                                                                           ; Sdram_RD_FIFO                     ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 43.9 (0.0)           ; 60.6 (0.0)                       ; 16.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 130 (0)                   ; 0 (0)         ; 5632              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                         ; dcfifo_mixed_widths               ; work         ;
;             |dcfifo_ahp1:auto_generated|                                                                                                ; 43.9 (7.7)           ; 60.6 (18.1)                      ; 16.7 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (14)             ; 130 (37)                  ; 0 (0)         ; 5632              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated                                                                                                                                                                                                              ; dcfifo_ahp1                       ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin|                                                                                        ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                                                                                                                                                                              ; a_gray2bin_oab                    ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin|                                                                                        ; 2.1 (2.1)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                                                                                                                                                                              ; a_gray2bin_oab                    ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                                                                                            ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                                                                                  ; a_graycounter_jdc                 ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                                                                                            ; 9.7 (9.7)            ; 10.9 (10.9)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                                                                                  ; a_graycounter_nv6                 ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                                                                                             ; 2.7 (0.0)            ; 5.7 (0.0)                        ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                   ; alt_synch_pipe_apl                ; work         ;
;                   |dffpipe_re9:dffpipe5|                                                                                                ; 2.7 (2.7)            ; 5.7 (5.7)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_re9:dffpipe5                                                                                                                                                              ; dffpipe_re9                       ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                                                                                             ; 3.1 (0.0)            ; 4.9 (0.0)                        ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                   ; alt_synch_pipe_bpl                ; work         ;
;                   |dffpipe_se9:dffpipe8|                                                                                                ; 3.1 (3.1)            ; 4.9 (4.9)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_se9:dffpipe8                                                                                                                                                              ; dffpipe_se9                       ; work         ;
;                |altsyncram_86d1:fifo_ram|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5632              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|altsyncram_86d1:fifo_ram                                                                                                                                                                                     ; altsyncram_86d1                   ; work         ;
;                |cmpr_906:rdempty_eq_comp|                                                                                               ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                                                                     ; cmpr_906                          ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                                                                                ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                                                                      ; cmpr_906                          ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                                                     ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                           ; dffpipe_oe9                       ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                                                     ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                           ; dffpipe_oe9                       ; work         ;
;       |Sdram_WR_FIFO:u_write1_fifo|                                                                                                     ; 46.7 (0.0)           ; 65.5 (0.0)                       ; 18.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 123 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo                                                                                                                                                                                                                                                                                          ; Sdram_WR_FIFO                     ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 46.7 (0.0)           ; 65.5 (0.0)                       ; 18.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 123 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                        ; dcfifo_mixed_widths               ; work         ;
;             |dcfifo_ngp1:auto_generated|                                                                                                ; 46.7 (8.1)           ; 65.5 (18.1)                      ; 18.8 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (14)             ; 123 (32)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated                                                                                                                                                                                                             ; dcfifo_ngp1                       ; work         ;
;                |a_gray2bin_oab:rdptr_g_gray2bin|                                                                                        ; 2.0 (2.0)            ; 2.6 (2.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_gray2bin_oab:rdptr_g_gray2bin                                                                                                                                                                             ; a_gray2bin_oab                    ; work         ;
;                |a_gray2bin_oab:rs_dgwp_gray2bin|                                                                                        ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_gray2bin_oab:rs_dgwp_gray2bin                                                                                                                                                                             ; a_gray2bin_oab                    ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                                                                                            ; 10.7 (10.7)          ; 12.0 (12.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                                                                                 ; a_graycounter_jdc                 ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                                                                                            ; 9.5 (9.5)            ; 10.2 (10.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                                                                                 ; a_graycounter_nv6                 ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                                                                                             ; 3.9 (0.0)            ; 4.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                  ; alt_synch_pipe_8pl                ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                                               ; 3.9 (3.9)            ; 4.8 (4.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                            ; dffpipe_pe9                       ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                                                                                             ; 2.7 (0.0)            ; 7.0 (0.0)                        ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                                                                  ; alt_synch_pipe_9pl                ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                                               ; 2.7 (2.7)            ; 7.0 (7.0)                        ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                            ; dffpipe_qe9                       ; work         ;
;                |altsyncram_86d1:fifo_ram|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram                                                                                                                                                                                    ; altsyncram_86d1                   ; work         ;
;                |cmpr_906:rdempty_eq_comp|                                                                                               ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                                                                    ; cmpr_906                          ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                                                                                ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                                                                     ; cmpr_906                          ; work         ;
;                |dffpipe_oe9:rs_brp|                                                                                                     ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                          ; dffpipe_oe9                       ; work         ;
;                |dffpipe_oe9:rs_bwp|                                                                                                     ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                          ; dffpipe_oe9                       ; work         ;
;       |Sdram_WR_FIFO:u_write2_fifo|                                                                                                     ; 45.2 (0.0)           ; 66.7 (0.0)                       ; 21.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 122 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo                                                                                                                                                                                                                                                                                          ; Sdram_WR_FIFO                     ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 45.2 (0.0)           ; 66.7 (0.0)                       ; 21.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 122 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                        ; dcfifo_mixed_widths               ; work         ;
;             |dcfifo_ngp1:auto_generated|                                                                                                ; 45.2 (8.5)           ; 66.7 (18.3)                      ; 21.5 (9.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (14)             ; 122 (31)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated                                                                                                                                                                                                             ; dcfifo_ngp1                       ; work         ;
;                |a_gray2bin_oab:rdptr_g_gray2bin|                                                                                        ; 2.0 (2.0)            ; 2.8 (2.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_gray2bin_oab:rdptr_g_gray2bin                                                                                                                                                                             ; a_gray2bin_oab                    ; work         ;
;                |a_gray2bin_oab:rs_dgwp_gray2bin|                                                                                        ; 2.0 (2.0)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_gray2bin_oab:rs_dgwp_gray2bin                                                                                                                                                                             ; a_gray2bin_oab                    ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                                                                                            ; 11.0 (11.0)          ; 11.7 (11.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                                                                                 ; a_graycounter_jdc                 ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                                                                                            ; 9.8 (9.8)            ; 10.9 (10.9)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                                                                                 ; a_graycounter_nv6                 ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                                                                                             ; 1.9 (0.0)            ; 5.3 (0.0)                        ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                  ; alt_synch_pipe_8pl                ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                                               ; 1.9 (1.9)            ; 5.3 (5.3)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                            ; dffpipe_pe9                       ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                                                                                             ; 1.9 (0.0)            ; 6.8 (0.0)                        ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                                                                  ; alt_synch_pipe_9pl                ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                                               ; 1.9 (1.9)            ; 6.8 (6.8)                        ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                            ; dffpipe_qe9                       ; work         ;
;                |altsyncram_86d1:fifo_ram|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram                                                                                                                                                                                    ; altsyncram_86d1                   ; work         ;
;                |cmpr_906:rdempty_eq_comp|                                                                                               ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                                                                    ; cmpr_906                          ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                                                                                ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                                                                     ; cmpr_906                          ; work         ;
;                |dffpipe_oe9:rs_brp|                                                                                                     ; 2.0 (2.0)            ; 2.6 (2.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                          ; dffpipe_oe9                       ; work         ;
;                |dffpipe_oe9:rs_bwp|                                                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                          ; dffpipe_oe9                       ; work         ;
;       |command:u_command|                                                                                                               ; 31.1 (31.1)          ; 32.4 (32.4)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|command:u_command                                                                                                                                                                                                                                                                                                    ; command                           ; work         ;
;       |control_interface:u_control_interface|                                                                                           ; 40.6 (40.6)          ; 44.4 (44.4)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|Sdram_Control:u_sdram|control_interface:u_control_interface                                                                                                                                                                                                                                                                                ; control_interface                 ; work         ;
;    |VGA_Controller:u_vga|                                                                                                               ; 51.5 (51.5)          ; 53.0 (53.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|VGA_Controller:u_vga                                                                                                                                                                                                                                                                                                                       ; VGA_Controller                    ; work         ;
;    |angles_ll:rom_ll|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_ll:rom_ll                                                                                                                                                                                                                                                                                                                           ; angles_ll                         ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_ll:rom_ll|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;          |altsyncram_3mh1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_ll:rom_ll|altsyncram:altsyncram_component|altsyncram_3mh1:auto_generated                                                                                                                                                                                                                                                            ; altsyncram_3mh1                   ; work         ;
;    |angles_lr:rom_lr|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_lr:rom_lr                                                                                                                                                                                                                                                                                                                           ; angles_lr                         ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_lr:rom_lr|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;          |altsyncram_9mh1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_lr:rom_lr|altsyncram:altsyncram_component|altsyncram_9mh1:auto_generated                                                                                                                                                                                                                                                            ; altsyncram_9mh1                   ; work         ;
;    |angles_u:rom_u|                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_u:rom_u                                                                                                                                                                                                                                                                                                                             ; angles_u                          ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_u:rom_u|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;          |altsyncram_0jh1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1100              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|angles_u:rom_u|altsyncram:altsyncram_component|altsyncram_0jh1:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_0jh1                   ; work         ;
;    |end_screen_1star:rom_e1|                                                                                                            ; 13.0 (0.0)           ; 12.7 (0.0)                       ; 0.3 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_1star:rom_e1                                                                                                                                                                                                                                                                                                                    ; end_screen_1star                  ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 13.0 (0.0)           ; 12.7 (0.0)                       ; 0.3 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_1star:rom_e1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;          |altsyncram_fgi1:auto_generated|                                                                                               ; 13.0 (0.0)           ; 12.7 (0.0)                       ; 0.3 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_1star:rom_e1|altsyncram:altsyncram_component|altsyncram_fgi1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_fgi1                   ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 13.0 (13.0)          ; 12.7 (12.7)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_1star:rom_e1|altsyncram:altsyncram_component|altsyncram_fgi1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                        ; mux_chb                           ; work         ;
;    |end_screen_2star:rom_e2|                                                                                                            ; 13.2 (0.0)           ; 13.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_2star:rom_e2                                                                                                                                                                                                                                                                                                                    ; end_screen_2star                  ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 13.2 (0.0)           ; 13.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_2star:rom_e2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;          |altsyncram_ggi1:auto_generated|                                                                                               ; 13.2 (0.0)           ; 13.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_2star:rom_e2|altsyncram:altsyncram_component|altsyncram_ggi1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_ggi1                   ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 13.2 (13.2)          ; 13.0 (13.0)                      ; 0.5 (0.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_2star:rom_e2|altsyncram:altsyncram_component|altsyncram_ggi1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                        ; mux_chb                           ; work         ;
;    |end_screen_3star:rom_e3|                                                                                                            ; 31.1 (0.0)           ; 33.5 (0.0)                       ; 3.5 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_3star:rom_e3                                                                                                                                                                                                                                                                                                                    ; end_screen_3star                  ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 31.1 (0.0)           ; 33.5 (0.0)                       ; 3.5 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_3star:rom_e3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;          |altsyncram_hgi1:auto_generated|                                                                                               ; 31.1 (0.0)           ; 33.5 (0.0)                       ; 3.5 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_hgi1                   ; work         ;
;             |decode_s2a:rden_decode|                                                                                                    ; 17.2 (17.2)          ; 19.5 (19.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode                                                                                                                                                                                                                              ; decode_s2a                        ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 13.9 (13.9)          ; 14.0 (14.0)                      ; 1.2 (1.2)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                        ; mux_chb                           ; work         ;
;    |end_screen_4star:rom_e4|                                                                                                            ; 10.4 (0.0)           ; 11.2 (0.0)                       ; 1.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_4star:rom_e4                                                                                                                                                                                                                                                                                                                    ; end_screen_4star                  ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 10.4 (0.0)           ; 11.2 (0.0)                       ; 1.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_4star:rom_e4|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;          |altsyncram_igi1:auto_generated|                                                                                               ; 10.4 (0.0)           ; 11.2 (0.0)                       ; 1.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_4star:rom_e4|altsyncram:altsyncram_component|altsyncram_igi1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_igi1                   ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 10.4 (10.4)          ; 11.2 (11.2)                      ; 1.5 (1.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_4star:rom_e4|altsyncram:altsyncram_component|altsyncram_igi1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                        ; mux_chb                           ; work         ;
;    |end_screen_5star:rom_e5|                                                                                                            ; 18.6 (0.0)           ; 20.7 (0.0)                       ; 3.2 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 14 (0)                    ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_5star:rom_e5                                                                                                                                                                                                                                                                                                                    ; end_screen_5star                  ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 18.6 (0.0)           ; 20.7 (0.0)                       ; 3.2 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 14 (0)                    ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_5star:rom_e5|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;          |altsyncram_jgi1:auto_generated|                                                                                               ; 18.6 (3.3)           ; 20.7 (5.3)                       ; 3.2 (2.3)                                         ; 1.1 (0.3)                        ; 0.0 (0.0)            ; 19 (0)              ; 14 (14)                   ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_jgi1                   ; work         ;
;             |decode_s2a:rden_decode|                                                                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|decode_s2a:rden_decode                                                                                                                                                                                                                              ; decode_s2a                        ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 11.8 (11.8)          ; 11.8 (11.8)                      ; 0.8 (0.8)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                        ; mux_chb                           ; work         ;
;    |lpm_divide:Mod0|                                                                                                                    ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                            ; lpm_divide                        ; work         ;
;       |lpm_divide_g3m:auto_generated|                                                                                                   ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|lpm_divide:Mod0|lpm_divide_g3m:auto_generated                                                                                                                                                                                                                                                                                              ; lpm_divide_g3m                    ; work         ;
;          |sign_div_unsign_jlh:divider|                                                                                                  ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|lpm_divide:Mod0|lpm_divide_g3m:auto_generated|sign_div_unsign_jlh:divider                                                                                                                                                                                                                                                                  ; sign_div_unsign_jlh               ; work         ;
;             |alt_u_div_cve:divider|                                                                                                     ; 30.5 (30.5)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|lpm_divide:Mod0|lpm_divide_g3m:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_cve:divider                                                                                                                                                                                                                                            ; alt_u_div_cve                     ; work         ;
;    |sdram_pll:u_pll|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sdram_pll:u_pll                                                                                                                                                                                                                                                                                                                            ; sdram_pll                         ; sdram_pll    ;
;       |sdram_pll_0002:sdram_pll_inst|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst                                                                                                                                                                                                                                                                                              ; sdram_pll_0002                    ; sdram_pll    ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                      ; altera_pll                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 58.0 (0.5)           ; 72.5 (0.5)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (1)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 57.5 (0.0)           ; 72.0 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 57.5 (0.0)           ; 72.0 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 57.5 (0.8)           ; 72.0 (2.8)                       ; 14.5 (2.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (1)              ; 92 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 56.8 (0.0)           ; 69.2 (0.0)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 56.8 (37.8)          ; 69.2 (47.1)                      ; 12.5 (9.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (57)             ; 87 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.2 (8.2)            ; 9.7 (9.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 12.5 (12.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 320.5 (-0.1)         ; 628.5 (45.7)                     ; 308.0 (45.8)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 428 (2)             ; 1198 (107)                ; 0 (0)         ; 11392             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 320.6 (0.0)          ; 582.8 (0.0)                      ; 262.2 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 426 (0)             ; 1091 (0)                  ; 0 (0)         ; 11392             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 320.6 (50.3)         ; 582.8 (207.9)                    ; 262.2 (157.6)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 426 (67)            ; 1091 (426)                ; 0 (0)         ; 11392             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 8.5 (7.8)            ; 21.8 (21.0)                      ; 13.3 (13.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                   ; decode_vnf                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11392             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_8c84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11392             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8c84:auto_generated                                                                                                                                                 ; altsyncram_8c84                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; -0.8 (-0.8)          ; 2.2 (2.2)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 10.5 (10.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 3.8 (3.8)            ; 6.3 (6.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 32.1 (32.1)          ; 37.6 (37.6)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 118.6 (1.0)          ; 193.0 (1.8)                      ; 74.4 (0.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 221 (2)             ; 386 (4)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize|                                                      ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize                                                                                                                                  ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:\storage_transition:transition_detector_setup_bits|                                                        ; 0.8 (0.8)            ; 37.0 (37.0)                      ; 36.2 (36.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_transition:transition_detector_setup_bits                                                                                                                                    ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; -1.0 (-1.0)          ; 1.7 (1.7)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 11.3 (0.0)           ; 44.7 (0.0)                       ; 33.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 1.2 (1.2)            ; 24.0 (24.0)                      ; 22.8 (22.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 10.1 (0.0)           ; 20.7 (0.0)                       ; 10.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 0.4 (0.4)            ; 1.1 (1.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 5.8 (3.3)            ; 6.5 (3.5)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 12 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;                |sld_transition_detector:\storage_transition:transition_detector|                                                        ; 100.9 (12.5)         ; 101.0 (13.3)                     ; 0.1 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 195 (19)            ; 176 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector                                                                                                                                    ; sld_transition_detector           ; work         ;
;                   |sld_transition_detect:\td:0:td|                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:0:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:10:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:10:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:11:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:11:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:12:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:12:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:13:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:13:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:14:td|                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:14:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:15:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:15:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:16:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:16:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:17:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:17:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:18:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:18:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:19:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:19:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:1:td|                                                                                      ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:1:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:20:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:20:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:21:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:21:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:22:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:22:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:23:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:23:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:24:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:24:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:25:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:25:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:26:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:26:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:27:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:27:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:28:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:28:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:29:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:29:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:2:td|                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:2:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:30:td|                                                                                     ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:30:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:31:td|                                                                                     ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:31:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:32:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:32:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:33:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:33:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:34:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:34:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:35:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:35:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:36:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:36:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:37:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:37:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:38:td|                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:38:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:39:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:39:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:3:td|                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:3:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:40:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:40:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:41:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:41:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:42:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:42:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:43:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:43:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:44:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:44:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:45:td|                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:45:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:46:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:46:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:47:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:47:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:48:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:48:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:49:td|                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:49:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:4:td|                                                                                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:4:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:50:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:50:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:51:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:51:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:52:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:52:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:53:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:53:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:54:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:54:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:55:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:55:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:56:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:56:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:57:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:57:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:58:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:58:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:59:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:59:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:5:td|                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:5:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:60:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:60:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:61:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:61:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:62:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:62:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:63:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:63:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:64:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:64:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:65:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:65:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:66:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:66:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:67:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:67:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:68:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:68:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:69:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:69:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:6:td|                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:6:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:70:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:70:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:71:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:71:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:72:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:72:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:73:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:73:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:74:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:74:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:75:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:75:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:76:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:76:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:77:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:77:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:78:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:78:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:79:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:79:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:7:td|                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:7:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:80:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:80:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:81:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:81:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:82:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:82:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:83:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:83:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:84:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:84:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:85:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:85:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:86:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:86:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:87:td|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:87:td                                                                                                    ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:8:td|                                                                                      ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:8:td                                                                                                     ; sld_transition_detect             ; work         ;
;                   |sld_transition_detect:\td:9:td|                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:9:td                                                                                                     ; sld_transition_detect             ; work         ;
;             |sld_gap_detector:\stp_non_zero_ram_gen:gap_detect_on:gap_detector|                                                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_gap_detector:\stp_non_zero_ram_gen:gap_detect_on:gap_detector                                                                                                                                                              ; sld_gap_detector                  ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 84.8 (6.3)           ; 88.8 (6.8)                       ; 4.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (12)             ; 141 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_h9i:auto_generated|                                                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_h9i:auto_generated                                                             ; cntr_h9i                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 3.5 (0.0)            ; 7.0 (0.0)                        ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_4vi:auto_generated|                                                                                             ; 3.5 (3.5)            ; 7.0 (7.0)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated                                                                                      ; cntr_4vi                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_09i:auto_generated|                                                                                             ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                            ; cntr_09i                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                               ; cntr_kri                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 7.3 (7.3)            ; 7.5 (7.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 44.5 (44.5)          ; 44.5 (44.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 13.3 (13.3)          ; 13.8 (13.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |start_screen:rom_spl1|                                                                                                              ; 13.2 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen:rom_spl1                                                                                                                                                                                                                                                                                                                      ; start_screen                      ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 13.2 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen:rom_spl1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;          |altsyncram_s5i1:auto_generated|                                                                                               ; 13.2 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_s5i1                   ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 13.2 (13.2)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                          ; mux_chb                           ; work         ;
;    |start_screen_1:rom_1|                                                                                                               ; 13.9 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_1:rom_1                                                                                                                                                                                                                                                                                                                       ; start_screen_1                    ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 13.9 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_1:rom_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;          |altsyncram_cai1:auto_generated|                                                                                               ; 13.9 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_1:rom_1|altsyncram:altsyncram_component|altsyncram_cai1:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_cai1                   ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 13.9 (13.9)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_1:rom_1|altsyncram:altsyncram_component|altsyncram_cai1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                           ; mux_chb                           ; work         ;
;    |start_screen_2:rom_2|                                                                                                               ; 14.1 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_2:rom_2                                                                                                                                                                                                                                                                                                                       ; start_screen_2                    ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 14.1 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_2:rom_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;          |altsyncram_dai1:auto_generated|                                                                                               ; 14.1 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_2:rom_2|altsyncram:altsyncram_component|altsyncram_dai1:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_dai1                   ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 14.1 (14.1)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_2:rom_2|altsyncram:altsyncram_component|altsyncram_dai1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                           ; mux_chb                           ; work         ;
;    |start_screen_3:rom_3|                                                                                                               ; 13.9 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_3:rom_3                                                                                                                                                                                                                                                                                                                       ; start_screen_3                    ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 13.9 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_3:rom_3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;          |altsyncram_eai1:auto_generated|                                                                                               ; 13.9 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_3:rom_3|altsyncram:altsyncram_component|altsyncram_eai1:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_eai1                   ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 13.9 (13.9)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_3:rom_3|altsyncram:altsyncram_component|altsyncram_eai1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                           ; mux_chb                           ; work         ;
;    |start_screen_second:rom_spl2|                                                                                                       ; 13.1 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_second:rom_spl2                                                                                                                                                                                                                                                                                                               ; start_screen_second               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 13.1 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_second:rom_spl2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                               ; altsyncram                        ; work         ;
;          |altsyncram_nsi1:auto_generated|                                                                                               ; 13.1 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 307200            ; 37    ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_second:rom_spl2|altsyncram:altsyncram_component|altsyncram_nsi1:auto_generated                                                                                                                                                                                                                                                ; altsyncram_nsi1                   ; work         ;
;             |mux_chb:mux2|                                                                                                              ; 13.1 (13.1)          ; 13.0 (13.0)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|start_screen_second:rom_spl2|altsyncram:altsyncram_component|altsyncram_nsi1:auto_generated|mux_chb:mux2                                                                                                                                                                                                                                   ; mux_chb                           ; work         ;
;    |uart_tx:u_uart_tx|                                                                                                                  ; 31.0 (31.0)          ; 31.5 (31.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_CAMERA|uart_tx:u_uart_tx                                                                                                                                                                                                                                                                                                                          ; uart_tx                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D5M_RESET_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D5M_SCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D5M_XCLKIN    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DIN       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FAN_CTRL      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_CLK27      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_HS         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_VS         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D5M_STROBE    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_TRIGGER   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D5M_SDATA     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CS_N      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D5M_PIXLCLK   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; (0)  ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_FVAL      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_LVAL      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[7]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[9]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[10]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[11]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D5M_D[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_DOUT                                                                                                                                                                                                                                                         ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                                                                       ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                                                                                        ;                   ;         ;
; CLOCK4_50                                                                                                                                                                                                                                                        ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                                                                                         ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                                            ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                                            ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                            ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                                            ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                                            ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                                            ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                                            ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                                            ;                   ;         ;
; TD_CLK27                                                                                                                                                                                                                                                         ;                   ;         ;
; TD_DATA[0]                                                                                                                                                                                                                                                       ;                   ;         ;
; TD_DATA[1]                                                                                                                                                                                                                                                       ;                   ;         ;
; TD_DATA[2]                                                                                                                                                                                                                                                       ;                   ;         ;
; TD_DATA[3]                                                                                                                                                                                                                                                       ;                   ;         ;
; TD_DATA[4]                                                                                                                                                                                                                                                       ;                   ;         ;
; TD_DATA[5]                                                                                                                                                                                                                                                       ;                   ;         ;
; TD_DATA[6]                                                                                                                                                                                                                                                       ;                   ;         ;
; TD_DATA[7]                                                                                                                                                                                                                                                       ;                   ;         ;
; TD_HS                                                                                                                                                                                                                                                            ;                   ;         ;
; TD_VS                                                                                                                                                                                                                                                            ;                   ;         ;
; D5M_STROBE                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[2]                                                                                                                                                                                                                         ; 0                 ; 0       ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[3]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[4]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[5]                                                                                                                                                                                                                         ; 1                 ; 0       ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[6]~feeder                                                                                                                                                                                                                  ; 1                 ; 0       ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[7]                                                                                                                                                                                                                         ; 1                 ; 0       ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[8]~feeder                                                                                                                                                                                                                  ; 1                 ; 0       ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[9]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[10]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[11]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[12]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[13]~feeder                                                                                                                                                                                                                 ; 1                 ; 0       ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u_sdram|mDATAOUT[14]                                                                                                                                                                                                                        ; 0                 ; 0       ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                      ;                   ;         ;
; D5M_SDATA                                                                                                                                                                                                                                                        ;                   ;         ;
;      - I2C_CCD_Config:u_i2c|I2C_Controller:u0|Selector5~1                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|I2C_Controller:u0|ACK2~0                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|I2C_Controller:u0|ACK3~0                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|I2C_Controller:u0|Selector2~1                                                                                                                                                                                                        ; 1                 ; 0       ;
; GPIO_0[1]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                                                                                                       ;                   ;         ;
; ADC_CS_N                                                                                                                                                                                                                                                         ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                      ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                                                                         ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                                                                                      ;                   ;         ;
; FPGA_I2C_SDAT                                                                                                                                                                                                                                                    ;                   ;         ;
; PS2_CLK                                                                                                                                                                                                                                                          ;                   ;         ;
; PS2_CLK2                                                                                                                                                                                                                                                         ;                   ;         ;
; PS2_DAT                                                                                                                                                                                                                                                          ;                   ;         ;
; PS2_DAT2                                                                                                                                                                                                                                                         ;                   ;         ;
; D5M_PIXLCLK                                                                                                                                                                                                                                                      ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:1:td|transition_found~0 ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:1:td|previous~0         ; 0                 ; 0       ;
; CLOCK_50                                                                                                                                                                                                                                                         ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - Sdram_Control:u_sdram|command:u_command|SA[3]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA[2]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA[1]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA[0]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA[7]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA[6]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA[5]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA[4]                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA[10]                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|RAS_N                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|CAS_N                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|WE_N                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|CS_N[0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|BA~0                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|BA~1                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA~8                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA~9                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|SA~11                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|oe4                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CCD_Capture:u_capture|mSTART~0                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u_sdram|command:u_command|CKE~feeder                                                                                                                                                                                                        ; 1                 ; 0       ;
; CLOCK2_50                                                                                                                                                                                                                                                        ;                   ;         ;
;      - I2C_CCD_Config:u_i2c|mI2C_CTRL_CLK                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:0:td|transition_found~0 ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_transition_detector:\storage_transition:transition_detector|sld_transition_detect:\td:0:td|previous~0         ; 1                 ; 7       ;
; KEY[0]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - Selector0~1                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - Selector1~1                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CCD_Capture:u_capture|mSTART~0                                                                                                                                                                                                                            ; 1                 ; 0       ;
; D5M_FVAL                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_FVAL                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; KEY[2]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - CCD_Capture:u_capture|mSTART~0                                                                                                                                                                                                                            ; 0                 ; 0       ;
; D5M_LVAL                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_LVAL~feeder                                                                                                                                                                                                                                          ; 1                 ; 0       ;
; D5M_D[2]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[2]~feeder                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; D5M_D[3]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[3]                                                                                                                                                                                                                                              ; 1                 ; 0       ;
; D5M_D[4]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[4]                                                                                                                                                                                                                                              ; 1                 ; 0       ;
; D5M_D[5]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[5]~feeder                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; D5M_D[6]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[6]                                                                                                                                                                                                                                              ; 1                 ; 0       ;
; D5M_D[7]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[7]~feeder                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; D5M_D[8]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[8]~feeder                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; D5M_D[9]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[9]~feeder                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; KEY[1]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - I2C_CCD_Config:u_i2c|iexposure_adj_delay[0]                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|always1~0                                                                                                                                                                                                                            ; 0                 ; 0       ;
; D5M_D[0]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[0]                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; D5M_D[10]                                                                                                                                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[10]~feeder                                                                                                                                                                                                                                      ; 0                 ; 0       ;
; D5M_D[11]                                                                                                                                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[11]                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; D5M_D[1]                                                                                                                                                                                                                                                         ;                   ;         ;
;      - rCCD_DATA[1]                                                                                                                                                                                                                                              ; 1                 ; 0       ;
; SW[9]                                                                                                                                                                                                                                                            ;                   ;         ;
;      - I2C_CCD_Config:u_i2c|Mux21~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux19~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux18~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux22~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux23~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux17~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux12~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux15~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux14~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux13~0                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Mux12~4                                                                                                                                                                                                                              ; 0                 ; 0       ;
; SW[0]                                                                                                                                                                                                                                                            ;                   ;         ;
;      - I2C_CCD_Config:u_i2c|Add1~49                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~65                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~61                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~57                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~53                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~41                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~37                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~25                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~17                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~13                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~9                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~1                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~33                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~29                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~21                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|Add1~5                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|senosr_exposure_temp[17]~0                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|senosr_exposure~2                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2C_CCD_Config:u_i2c|senosr_exposure~5                                                                                                                                                                                                                    ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                  ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u_capture|X_Cont[3]~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y6_N3         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u_capture|X_Cont[3]~1                                                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y5_N54        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u_capture|Y_Cont[7]~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y6_N6         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u_capture|mCCD_FVAL                                                                                                                                                                                                                                                                                                                            ; FF_X30_Y11_N26            ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u_capture|oDVAL                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y5_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                  ; PIN_AA16                  ; 63      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                  ; PIN_AA16                  ; 5       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14                  ; 7838    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; D5M_PIXLCLK                                                                                                                                                                                                                                                                                                                                                ; PIN_AB17                  ; 257     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Equal0~4                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X24_Y9_N6         ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Equal1~5                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y13_N48      ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Equal2~2                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y13_N6       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD[23]~3                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y4_N30        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD_COUNTER[5]~2                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y4_N0        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|LUT_INDEX[4]                                                                                                                                                                                                                                                                                                                          ; FF_X29_Y4_N2              ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|LUT_INDEX[5]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X29_Y4_N21        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|LessThan0~4                                                                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y4_N48        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|always1~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y4_N45        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|i2c_reset                                                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y4_N27        ; 45      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|iexposure_adj_delay[3]                                                                                                                                                                                                                                                                                                                ; FF_X29_Y4_N26             ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                                         ; FF_X30_Y4_N53             ; 78      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|mI2C_DATA[23]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X29_Y4_N57        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u_i2c|senosr_exposure_temp[17]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y3_N9         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                                     ; PIN_Y16                   ; 286     ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                                     ; PIN_Y16                   ; 22      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|Equal0~2                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y16_N18       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|cntr_7of:cntr1|cout_actual                                                                                                                                                                                                                    ; MLABCELL_X25_Y5_N48       ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|fill                                                                                                                                                                                                                                                                                                                                     ; FF_X42_Y16_N14            ; 2995    ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|always6~0                                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y8_N42        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|done                                                                                                                                                                                                                                                                                         ; FF_X36_Y8_N14             ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|frame_end                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y6_N18        ; 256     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|k_color_0[12]~4                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y6_N54        ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|k_color_1[12]~4                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y6_N42        ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cluster:iCLUSTER|sum_x_2[12]~3                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y6_N12        ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|comb~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X75_Y17_N27       ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|Selector1~0                                                                                                                                                                                                                                              ; MLABCELL_X47_Y7_N3        ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|angle_final[3]~1                                                                                                                                                                                                                                         ; MLABCELL_X47_Y7_N0        ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LL|cordic_iteration:iCORDIC_ITERATION|state.DONE                                                                                                                                                                                                                                               ; FF_X47_Y7_N32             ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|Selector1~0                                                                                                                                                                                                                                              ; MLABCELL_X47_Y7_N57       ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|angle_final[0]~1                                                                                                                                                                                                                                         ; MLABCELL_X47_Y7_N6        ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_LR|cordic_iteration:iCORDIC_ITERATION|state.DONE                                                                                                                                                                                                                                               ; FF_X47_Y7_N29             ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|Selector1~0                                                                                                                                                                                                                                               ; MLABCELL_X47_Y7_N33       ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|angle_final[0]~1                                                                                                                                                                                                                                          ; MLABCELL_X47_Y7_N18       ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|cordic:iCORDIC_U|cordic_iteration:iCORDIC_ITERATION|state.DONE                                                                                                                                                                                                                                                ; FF_X47_Y7_N53             ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|comb~1                                                                                                                                                                                                                                                                                            ; LABCELL_X71_Y17_N54       ; 138     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|count[2]~0                                                                                                                                                                                                                                                                                        ; LABCELL_X66_Y17_N30       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|count[2]~3                                                                                                                                                                                                                                                                                        ; LABCELL_X66_Y17_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|i[7]~0                                                                                                                                                                                                                                                                                            ; LABCELL_X64_Y17_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|j[0]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X64_Y17_N24       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|Equal0~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y17_N21       ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|shift_register:fifo|always1~0                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y17_N48       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|state.COMPUTE                                                                                                                                                                                                                                                                                     ; FF_X65_Y17_N8             ; 54      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LL|write_fifo                                                                                                                                                                                                                                                                                        ; FF_X55_Y17_N44            ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|comb~1                                                                                                                                                                                                                                                                                            ; LABCELL_X70_Y14_N36       ; 132     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[2]~0                                                                                                                                                                                                                                                                                        ; LABCELL_X68_Y13_N54       ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|count[2]~3                                                                                                                                                                                                                                                                                        ; LABCELL_X70_Y14_N24       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|i[7]~0                                                                                                                                                                                                                                                                                            ; LABCELL_X68_Y14_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|j[0]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X68_Y14_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|Equal0~0                                                                                                                                                                                                                                                                      ; LABCELL_X70_Y14_N42       ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|shift_register:fifo|always1~0                                                                                                                                                                                                                                                                     ; LABCELL_X70_Y14_N54       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|state.COMPUTE                                                                                                                                                                                                                                                                                     ; FF_X71_Y13_N44            ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_LR|write_fifo                                                                                                                                                                                                                                                                                        ; FF_X68_Y12_N26            ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|comb~1                                                                                                                                                                                                                                                                                             ; LABCELL_X85_Y18_N36       ; 131     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|count[2]~0                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y17_N54      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|count[2]~3                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y17_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|i[7]~0                                                                                                                                                                                                                                                                                             ; LABCELL_X73_Y17_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|j[0]~1                                                                                                                                                                                                                                                                                             ; LABCELL_X73_Y17_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|Equal0~0                                                                                                                                                                                                                                                                       ; MLABCELL_X72_Y17_N36      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|shift_register:fifo|always1~0                                                                                                                                                                                                                                                                      ; MLABCELL_X72_Y17_N0       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|state.COMPUTE                                                                                                                                                                                                                                                                                      ; FF_X72_Y17_N56            ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|dtw:iDTW_U|write_fifo                                                                                                                                                                                                                                                                                         ; FF_X72_Y17_N26            ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X64_Y14_N9        ; 901     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|index~0                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y17_N18       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|o_data_temp[9]~0                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y17_N12       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[0][9]~4                                                                                                                                                                                                                                                                                   ; LABCELL_X63_Y17_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[10][9]~25                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y14_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[11][9]~27                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y14_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[12][9]~29                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y16_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[13][9]~31                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y16_N36      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[14][9]~33                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y17_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[15][9]~34                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y17_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[16][9]~36                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y17_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[17][9]~38                                                                                                                                                                                                                                                                                 ; MLABCELL_X65_Y15_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[18][9]~40                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y15_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[19][9]~42                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y14_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[1][9]~6                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y15_N12      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[20][9]~44                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y16_N12      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[21][9]~46                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y16_N39      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[22][9]~48                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y17_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[23][9]~50                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y17_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[24][9]~52                                                                                                                                                                                                                                                                                 ; MLABCELL_X65_Y15_N3       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[25][9]~54                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y15_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[26][9]~56                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y14_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[27][9]~58                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y14_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[28][9]~60                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y14_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[29][9]~62                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y13_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[2][9]~8                                                                                                                                                                                                                                                                                   ; LABCELL_X63_Y17_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[30][9]~64                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y17_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[31][9]~66                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y14_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[32][9]~69                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y17_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[33][9]~72                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y14_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[34][9]~74                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y17_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[35][9]~76                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y14_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[36][9]~78                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y17_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[37][9]~79                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y15_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[38][9]~81                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y15_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[39][9]~82                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y15_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[3][9]~10                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y14_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[40][9]~84                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y17_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[41][9]~86                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y18_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[42][9]~88                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y14_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[43][9]~90                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y18_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[44][9]~92                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y17_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[45][9]~94                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y18_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[46][9]~96                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y18_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[47][9]~97                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y18_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[48][9]~98                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y17_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[49][9]~100                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y18_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[4][9]~12                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y17_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[50][9]~101                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y14_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[51][9]~103                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y18_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[52][9]~104                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y17_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[53][9]~106                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y13_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[54][9]~107                                                                                                                                                                                                                                                                                ; LABCELL_X56_Y18_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[55][9]~109                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y18_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[56][9]~110                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y17_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[57][9]~112                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y18_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[58][9]~115                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y17_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[59][9]~116                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y18_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[5][9]~15                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[60][9]~117                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y17_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[61][9]~118                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y18_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[62][9]~120                                                                                                                                                                                                                                                                                ; LABCELL_X56_Y19_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[63][9]~121                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y18_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[64][9]~123                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y17_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[65][9]~125                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y14_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[66][9]~126                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y15_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[67][9]~128                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y14_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[68][9]~129                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y18_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[69][9]~131                                                                                                                                                                                                                                                                                ; MLABCELL_X65_Y15_N24      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[6][9]~17                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y17_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[70][9]~132                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y17_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[71][9]~134                                                                                                                                                                                                                                                                                ; LABCELL_X64_Y14_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[72][9]~136                                                                                                                                                                                                                                                                                ; MLABCELL_X65_Y14_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[73][9]~138                                                                                                                                                                                                                                                                                ; LABCELL_X64_Y14_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[74][9]~140                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y14_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[75][9]~142                                                                                                                                                                                                                                                                                ; MLABCELL_X65_Y14_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[76][9]~144                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y13_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[77][9]~146                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y13_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[78][9]~147                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y17_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[79][9]~148                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y17_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[7][9]~19                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[80][9]~149                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y17_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[81][9]~151                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y14_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[82][9]~153                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y14_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[83][9]~155                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y14_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[84][9]~157                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y13_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[85][9]~159                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y13_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[86][9]~161                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y17_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[87][9]~163                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y17_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[88][9]~165                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y14_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[89][9]~167                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y14_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[8][9]~21                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y15_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|queue[9][9]~23                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y15_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|always0~0                                                                                                                                                                                                                                                                                       ; LABCELL_X67_Y7_N42        ; 901     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|index~0                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y13_N24       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|o_data_temp[9]~0                                                                                                                                                                                                                                                                                ; LABCELL_X68_Y13_N15       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[0][9]~4                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y9_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[10][9]~25                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y11_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[11][9]~27                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y11_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[12][9]~29                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[13][9]~31                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[14][9]~33                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[15][9]~34                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[16][9]~36                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y10_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[17][9]~38                                                                                                                                                                                                                                                                                 ; LABCELL_X68_Y9_N9         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[18][9]~40                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y11_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[19][9]~42                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y9_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[1][9]~6                                                                                                                                                                                                                                                                                   ; LABCELL_X68_Y9_N18        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[20][9]~44                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y9_N6         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[21][9]~46                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y9_N9         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[22][9]~48                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y8_N51        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[23][9]~50                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y8_N48        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[24][9]~52                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y9_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[25][9]~54                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y9_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[26][9]~56                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y9_N57        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[27][9]~58                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y11_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[28][9]~60                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y8_N57        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[29][9]~62                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y8_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[2][9]~8                                                                                                                                                                                                                                                                                   ; LABCELL_X60_Y10_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[30][9]~64                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y8_N18        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[31][9]~66                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y8_N21        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[32][9]~69                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y9_N33        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[33][9]~72                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[34][9]~74                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y9_N57        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[35][9]~76                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y10_N9       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[36][9]~78                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y10_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[37][9]~79                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y7_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[38][9]~81                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y9_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[39][9]~82                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y7_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[3][9]~10                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y9_N15        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[40][9]~84                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y10_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[41][9]~86                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y8_N18        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[42][9]~88                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y11_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[43][9]~90                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[44][9]~92                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y10_N24      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[45][9]~94                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[46][9]~96                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y10_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[47][9]~97                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[48][9]~98                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y10_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[49][9]~100                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y10_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[4][9]~12                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y10_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[50][9]~101                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y11_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[51][9]~103                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N51      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[52][9]~104                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N27      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[53][9]~106                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[54][9]~107                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N57      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[55][9]~109                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y10_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[56][9]~110                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[57][9]~112                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[58][9]~115                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y9_N48        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[59][9]~116                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[5][9]~15                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y8_N18        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[60][9]~117                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[61][9]~118                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[62][9]~120                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y9_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[63][9]~121                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y9_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[64][9]~123                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[65][9]~125                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y9_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[66][9]~126                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[67][9]~128                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y11_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[68][9]~129                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[69][9]~131                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y9_N6         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[6][9]~17                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y8_N0         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[70][9]~132                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y8_N3         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[71][9]~134                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y9_N24        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[72][9]~136                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y11_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[73][9]~138                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y11_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[74][9]~140                                                                                                                                                                                                                                                                                ; MLABCELL_X65_Y11_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[75][9]~142                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y11_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[76][9]~144                                                                                                                                                                                                                                                                                ; MLABCELL_X65_Y10_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[77][9]~146                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y10_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[78][9]~147                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y10_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[79][9]~148                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y10_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[7][9]~19                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y11_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[80][9]~149                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[81][9]~151                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[82][9]~153                                                                                                                                                                                                                                                                                ; LABCELL_X64_Y8_N42        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[83][9]~155                                                                                                                                                                                                                                                                                ; LABCELL_X64_Y8_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[84][9]~157                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y10_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[85][9]~159                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y10_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[86][9]~161                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y6_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[87][9]~163                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y6_N42        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[88][9]~165                                                                                                                                                                                                                                                                                ; MLABCELL_X65_Y9_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[89][9]~167                                                                                                                                                                                                                                                                                ; MLABCELL_X65_Y9_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[8][9]~21                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y9_N21        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|queue[9][9]~23                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y9_N6         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|always0~0                                                                                                                                                                                                                                                                                        ; LABCELL_X77_Y5_N39        ; 901     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|index~0                                                                                                                                                                                                                                                                                          ; LABCELL_X77_Y10_N54       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|o_data_temp[9]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y10_N12       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[0][9]~4                                                                                                                                                                                                                                                                                    ; LABCELL_X77_Y9_N42        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[10][9]~25                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y7_N48        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[11][9]~27                                                                                                                                                                                                                                                                                  ; MLABCELL_X82_Y6_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[12][9]~29                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y7_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[13][9]~31                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y7_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[14][9]~33                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y9_N48        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[15][9]~34                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y9_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[16][9]~36                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y9_N36        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[17][9]~38                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y7_N51        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[18][9]~40                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y8_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[19][9]~42                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y8_N24        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[1][9]~6                                                                                                                                                                                                                                                                                    ; MLABCELL_X78_Y12_N48      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[20][9]~44                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y8_N42        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[21][9]~46                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y11_N27      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[22][9]~48                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y8_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[23][9]~50                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y8_N15        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[24][9]~52                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y11_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[25][9]~54                                                                                                                                                                                                                                                                                  ; MLABCELL_X82_Y6_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[26][9]~56                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y7_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[27][9]~58                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y7_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[28][9]~60                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y8_N30        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[29][9]~62                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y8_N33        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[2][9]~8                                                                                                                                                                                                                                                                                    ; LABCELL_X77_Y9_N36        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[30][9]~64                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y11_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[31][9]~66                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y11_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[32][9]~69                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y9_N51        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[33][9]~72                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y11_N21      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[34][9]~74                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y9_N15        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[35][9]~76                                                                                                                                                                                                                                                                                  ; MLABCELL_X82_Y9_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[36][9]~78                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y9_N9         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[37][9]~79                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y10_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[38][9]~81                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y9_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[39][9]~82                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y11_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[3][9]~10                                                                                                                                                                                                                                                                                   ; LABCELL_X77_Y9_N18        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[40][9]~84                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y11_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[41][9]~86                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y5_N6         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[42][9]~88                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y5_N48        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[43][9]~90                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y5_N42        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[44][9]~92                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y6_N15        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[45][9]~94                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y8_N36        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[46][9]~96                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y6_N42        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[47][9]~97                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y9_N6         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[48][9]~98                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y9_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[49][9]~100                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y5_N27        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[4][9]~12                                                                                                                                                                                                                                                                                   ; LABCELL_X77_Y9_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[50][9]~101                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y5_N51        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[51][9]~103                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y5_N21        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[52][9]~104                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y6_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[53][9]~106                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y8_N21        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[54][9]~107                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y6_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[55][9]~109                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y5_N33        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[56][9]~110                                                                                                                                                                                                                                                                                 ; LABCELL_X73_Y11_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[57][9]~112                                                                                                                                                                                                                                                                                 ; LABCELL_X75_Y6_N24        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[58][9]~115                                                                                                                                                                                                                                                                                 ; LABCELL_X75_Y7_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[59][9]~116                                                                                                                                                                                                                                                                                 ; LABCELL_X75_Y6_N18        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[5][9]~15                                                                                                                                                                                                                                                                                   ; MLABCELL_X78_Y7_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[60][9]~117                                                                                                                                                                                                                                                                                 ; LABCELL_X74_Y9_N57        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[61][9]~118                                                                                                                                                                                                                                                                                 ; LABCELL_X75_Y6_N27        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[62][9]~120                                                                                                                                                                                                                                                                                 ; LABCELL_X75_Y7_N33        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[63][9]~121                                                                                                                                                                                                                                                                                 ; LABCELL_X75_Y6_N21        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[64][9]~123                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y9_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[65][9]~125                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y12_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[66][9]~126                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y9_N33        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[67][9]~128                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y10_N48      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[68][9]~129                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y9_N15        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[69][9]~131                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y10_N24      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[6][9]~17                                                                                                                                                                                                                                                                                   ; LABCELL_X77_Y9_N39        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[70][9]~132                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y9_N30        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[71][9]~134                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y10_N33      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[72][9]~136                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y12_N3       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[73][9]~138                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y10_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[74][9]~140                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y10_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[75][9]~142                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y10_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[76][9]~144                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y6_N30        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[77][9]~146                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y6_N33        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[78][9]~147                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y9_N51        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[79][9]~148                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y9_N57        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[7][9]~19                                                                                                                                                                                                                                                                                   ; MLABCELL_X78_Y7_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[80][9]~149                                                                                                                                                                                                                                                                                 ; LABCELL_X74_Y9_N39        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[81][9]~151                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y12_N51      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[82][9]~153                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y11_N36      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[83][9]~155                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y11_N39      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[84][9]~157                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y6_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[85][9]~159                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y6_N57        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[86][9]~161                                                                                                                                                                                                                                                                                 ; LABCELL_X75_Y6_N9         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[87][9]~163                                                                                                                                                                                                                                                                                 ; MLABCELL_X82_Y9_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[88][9]~165                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y11_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[89][9]~167                                                                                                                                                                                                                                                                                 ; LABCELL_X75_Y6_N6         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[8][9]~21                                                                                                                                                                                                                                                                                   ; LABCELL_X79_Y7_N36        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|queue[9][9]~23                                                                                                                                                                                                                                                                                   ; LABCELL_X79_Y7_N39        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|label_unit:iLABEL|x_ll[9]                                                                                                                                                                                                                                                                                     ; FF_X36_Y6_N56             ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|label_unit:iLABEL|x_lr[9]                                                                                                                                                                                                                                                                                     ; FF_X36_Y6_N20             ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|label_unit:iLABEL|x_u[9]                                                                                                                                                                                                                                                                                      ; FF_X36_Y6_N50             ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|done                                                                                                                                                                                                                                                                                             ; FF_X77_Y15_N38            ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|angle_out[9]~0                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|ptr~1                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y12_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~0                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y12_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~1                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y12_N12      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~10                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y12_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~11                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y12_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~12                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y11_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~13                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y11_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~14                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y11_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~15                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y11_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~16                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y11_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~17                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y11_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~18                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y13_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~19                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y13_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~2                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y14_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~20                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y13_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~21                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y13_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~22                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y14_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~23                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y14_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~24                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y14_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~25                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y14_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~26                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y14_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~27                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y14_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~28                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y16_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~29                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y16_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~3                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y14_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~30                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y16_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~31                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y16_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~32                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y12_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~33                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y12_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~34                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y15_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~35                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y15_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~36                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y15_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~37                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y15_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~38                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y15_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~39                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y11_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~4                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y16_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~40                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y11_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~41                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y11_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~42                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y11_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~43                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y11_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~44                                                                                                                                                                                                                                                                              ; LABCELL_X53_Y13_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~45                                                                                                                                                                                                                                                                              ; LABCELL_X53_Y13_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~46                                                                                                                                                                                                                                                                              ; LABCELL_X53_Y13_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~47                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y13_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~48                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y13_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~49                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y13_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~5                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y16_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~50                                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y11_N51      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~51                                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y11_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~52                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y11_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~53                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y11_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~54                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y11_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~55                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y11_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~56                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y11_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~57                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y11_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~58                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y11_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~59                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y11_N57      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~6                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y11_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~60                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y11_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~61                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y11_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~62                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y12_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~63                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y12_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~64                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y12_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~65                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y12_N57      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~66                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y12_N48      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~67                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y12_N51      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~68                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y14_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~69                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y14_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~7                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y11_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~70                                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y16_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~71                                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y16_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~72                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y16_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~73                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y16_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~74                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y13_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~75                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y13_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~76                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y15_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~77                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y15_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~78                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y12_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~79                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y12_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~8                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y12_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~80                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y14_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~81                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y14_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~82                                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y14_N57      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~83                                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y14_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~84                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y14_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~85                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y14_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~86                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y14_N51      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~87                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y14_N39      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~88                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y14_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~89                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y16_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LL|shift_reg~9                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y12_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|angle_out[9]~0                                                                                                                                                                                                                                                                            ; LABCELL_X68_Y12_N30       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|ptr~1                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y16_N24       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~0                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y13_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~1                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y13_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~10                                                                                                                                                                                                                                                                              ; MLABCELL_X34_Y16_N18      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~11                                                                                                                                                                                                                                                                              ; MLABCELL_X34_Y16_N21      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~12                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y13_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~13                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y13_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~14                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N48      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~15                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~16                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N24      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~17                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N21      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~18                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y17_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~19                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y17_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~2                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y14_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~20                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y17_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~21                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y17_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~22                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y15_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~23                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y15_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~24                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y14_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~25                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y14_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~26                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y15_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~27                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y15_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~28                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y16_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~29                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y16_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~3                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y14_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~30                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y15_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~31                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y15_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~32                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y15_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~33                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y15_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~34                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y15_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~35                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y15_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~36                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y15_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~37                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y15_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~38                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y14_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~39                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y14_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~4                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y16_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~40                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y16_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~41                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y16_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~42                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y14_N39      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~43                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y14_N36      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~44                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y14_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~45                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y14_N57      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~46                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y14_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~47                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y14_N33      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~48                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y14_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~49                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y14_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~5                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y16_N9       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~50                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y14_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~51                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y14_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~52                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y18_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~53                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y18_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~54                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y19_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~55                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y19_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~56                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~57                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N33      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~58                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~59                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~6                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y14_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~60                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y18_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~61                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y18_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~62                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y14_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~63                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y14_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~64                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y17_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~65                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y17_N33      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~66                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y15_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~67                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y15_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~68                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N36      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~69                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N39      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~7                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y14_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~70                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y16_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~71                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y16_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~72                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y16_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~73                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y16_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~74                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y16_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~75                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y16_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~76                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y16_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~77                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y16_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~78                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y16_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~79                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y16_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~8                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y16_N48      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~80                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~81                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N9       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~82                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y13_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~83                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y13_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~84                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y13_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~85                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y13_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~86                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y13_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~87                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y13_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~88                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y16_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~89                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y16_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_LR|shift_reg~9                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y16_N51      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|angle_out[9]~0                                                                                                                                                                                                                                                                             ; MLABCELL_X72_Y17_N30      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|ptr~1                                                                                                                                                                                                                                                                                      ; MLABCELL_X47_Y22_N27      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~0                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y21_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~1                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y21_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~10                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y19_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~11                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~12                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~13                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~14                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y20_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~15                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y20_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~16                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y20_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~17                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y20_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~18                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~19                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~2                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y22_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~20                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~21                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~22                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y22_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~23                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y22_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~24                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y21_N33      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~25                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y21_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~26                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y21_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~27                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y21_N9       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~28                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y18_N24      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~29                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y18_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~3                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y22_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~30                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y20_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~31                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y20_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~32                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~33                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~34                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y20_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~35                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y20_N33       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~36                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y21_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~37                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y21_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~38                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~39                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~4                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y22_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~40                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~41                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y20_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~42                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y19_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~43                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y19_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~44                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y19_N39      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~45                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y19_N36      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~46                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y19_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~47                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y19_N57      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~48                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y18_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~49                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y18_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~5                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y22_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~50                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y19_N48      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~51                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y19_N51      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~52                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y18_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~53                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y17_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~54                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y17_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~55                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y17_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~56                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y17_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~57                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y17_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~58                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y17_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~59                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y17_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~6                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y20_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~60                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y18_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~61                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y18_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~62                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y17_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~63                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y17_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~64                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y17_N36      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~65                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y17_N57      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~66                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y17_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~67                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y17_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~68                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y17_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~69                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y17_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~7                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y20_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~70                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y17_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~71                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y17_N12      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~72                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y18_N33      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~73                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y18_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~74                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y18_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~75                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y18_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~76                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y18_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~77                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y18_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~78                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y19_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~79                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y19_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~8                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y22_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~80                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y19_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~81                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y19_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~82                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y17_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~83                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y17_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~84                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y19_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~85                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y19_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~86                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y18_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~87                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y18_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~88                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y21_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~89                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y21_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|shifter:iSHIFTER_U|shift_reg~9                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y22_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u_reset|Equal0~7                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y11_N30       ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u_reset|LessThan2~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y11_N57       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u_reset|oRST_0                                                                                                                                                                                                                                                                                                                                 ; FF_X27_Y11_N53            ; 512     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u_reset|oRST_1                                                                                                                                                                                                                                                                                                                                 ; FF_X30_Y11_N37            ; 4305    ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Reset_Delay:u_reset|oRST_2                                                                                                                                                                                                                                                                                                                                 ; FF_X30_Y11_N56            ; 306     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|CMD[1]~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X18_Y4_N27        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Equal0~1                                                                                                                                                                                                                                                                                                                             ; LABCELL_X23_Y2_N48        ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|LessThan1~4                                                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y3_N48        ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|LessThan2~6                                                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y5_N30        ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|LessThan3~4                                                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y3_N12        ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|LessThan4~6                                                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y3_N6         ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|ST[7]~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y4_N48        ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|ST[7]~2                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y4_N24        ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|valid_rdreq                                                                                                                                                                                                                  ; LABCELL_X10_Y11_N15       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|valid_wrreq                                                                                                                                                                                                                  ; LABCELL_X13_Y11_N24       ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|valid_rdreq                                                                                                                                                                                                                  ; MLABCELL_X15_Y11_N0       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|valid_wrreq                                                                                                                                                                                                                  ; MLABCELL_X15_Y10_N27      ; 22      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|valid_rdreq~1                                                                                                                                                                                                               ; LABCELL_X11_Y5_N24        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                               ; LABCELL_X16_Y5_N57        ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|valid_rdreq~1                                                                                                                                                                                                               ; LABCELL_X9_Y2_N12         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                               ; LABCELL_X10_Y1_N57        ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|WR_MASK[0]~6                                                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y6_N24        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|WR_MASK[0]~9                                                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y6_N18        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|always2~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y6_N6         ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|always2~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X12_Y6_N45        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|always2~2                                                                                                                                                                                                                                                                                                                            ; LABCELL_X12_Y6_N42        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|always2~3                                                                                                                                                                                                                                                                                                                            ; LABCELL_X12_Y6_N48        ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|command:u_command|OE                                                                                                                                                                                                                                                                                                                 ; FF_X22_Y1_N14             ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|command:u_command|REF_ACK                                                                                                                                                                                                                                                                                                            ; FF_X23_Y1_N2              ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|command:u_command|do_load_mode                                                                                                                                                                                                                                                                                                       ; FF_X22_Y2_N50             ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|command:u_command|rp_shift[1]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y3_N0         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|control_interface:u_control_interface|INIT_REQ                                                                                                                                                                                                                                                                                       ; FF_X23_Y3_N59             ; 43      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|control_interface:u_control_interface|LessThan0~2                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y3_N54        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u_sdram|mRD~1                                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y6_N27        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u_vga|Equal0~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y15_N48       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u_vga|LessThan7~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X22_Y15_N48       ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u_vga|LessThan9~1                                                                                                                                                                                                                                                                                                                           ; LABCELL_X24_Y15_N51       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u_vga|mVGA_R~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y15_N42       ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3             ; 514     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3             ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; always12~0                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y13_N21      ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; always2~2                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y17_N54       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always3~0                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y9_N42        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode255w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N48      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode272w[3]~0                                                                                                                                                                                                                             ; MLABCELL_X39_Y26_N12      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode282w[3]~0                                                                                                                                                                                                                             ; MLABCELL_X39_Y24_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode292w[3]~0                                                                                                                                                                                                                             ; MLABCELL_X39_Y26_N9       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode302w[3]~0                                                                                                                                                                                                                             ; MLABCELL_X39_Y24_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode312w[3]~0                                                                                                                                                                                                                             ; MLABCELL_X39_Y26_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode322w[3]~0                                                                                                                                                                                                                             ; MLABCELL_X39_Y26_N18      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode332w[3]~0                                                                                                                                                                                                                             ; MLABCELL_X39_Y26_N39      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode356w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode367w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N3       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode377w[3]                                                                                                                                                                                                                               ; LABCELL_X42_Y27_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode387w[3]                                                                                                                                                                                                                               ; LABCELL_X45_Y27_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode397w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N21      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode407w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode417w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N51      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode427w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N42      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode450w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N33      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode461w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N33      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode471w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode481w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N24      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode491w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N24      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode501w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N18      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode511w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode521w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N9       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode544w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode555w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N21      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode565w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N48      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode575w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N39      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode585w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N3       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode595w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N36      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode605w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|decode_s2a:rden_decode|w_anode615w[3]                                                                                                                                                                                                                               ; LABCELL_X45_Y27_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|decode_s2a:rden_decode|w_anode638w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N15      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|decode_s2a:rden_decode|w_anode649w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N54      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|decode_s2a:rden_decode|w_anode659w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|decode_s2a:rden_decode|w_anode669w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N36      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|decode_s2a:rden_decode|w_anode679w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N27      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|decode_s2a:rden_decode|w_anode689w[3]                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N12      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_cnt[0]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X23_Y14_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rCCD_LVAL                                                                                                                                                                                                                                                                                                                                                  ; FF_X70_Y1_N17             ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                       ; PLLOUTPUTCOUNTER_X0_Y6_N1 ; 591     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                                                                                                                                                                                       ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 669     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y3_N2               ; 27      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X2_Y2_N27         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y2_N0          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X2_Y3_N12         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X3_Y2_N17              ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X3_Y2_N20              ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X2_Y2_N54         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~0                             ; LABCELL_X1_Y3_N18         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X2_Y2_N45         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; MLABCELL_X3_Y3_N6         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X2_Y2_N15         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y3_N41              ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y3_N37              ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y3_N56              ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y3_N57         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X1_Y3_N8               ; 56      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y3_N15         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; MLABCELL_X8_Y4_N21        ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; MLABCELL_X8_Y4_N15        ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X6_Y4_N35              ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X9_Y5_N4               ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; LABCELL_X1_Y1_N21         ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; LABCELL_X7_Y7_N42         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; LABCELL_X2_Y5_N0          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X2_Y5_N30         ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X1_Y1_N2               ; 337     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; MLABCELL_X3_Y4_N33        ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~1                                                                                                                                                                                              ; LABCELL_X2_Y5_N36         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]~1                                                                                                                                                                                        ; MLABCELL_X8_Y6_N42        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; LABCELL_X7_Y7_N6          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]~0                                                                                                                                                                            ; LABCELL_X7_Y7_N18         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_1~1                                                                                                                                                                                         ; LABCELL_X7_Y7_N27         ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; LABCELL_X9_Y7_N9          ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; MLABCELL_X3_Y4_N27        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; LABCELL_X4_Y1_N24         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_h9i:auto_generated|cout_actual                                                                 ; LABCELL_X7_Y1_N15         ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                                                                                ; MLABCELL_X3_Y4_N42        ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; MLABCELL_X6_Y2_N24        ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; LABCELL_X7_Y1_N3          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; MLABCELL_X6_Y1_N39        ; 88      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; LABCELL_X4_Y1_N30         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; LABCELL_X4_Y1_N45         ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; LABCELL_X2_Y4_N54         ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; MLABCELL_X3_Y4_N30        ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                                                             ; LABCELL_X1_Y1_N3          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~1                                                                                                                                                                                                        ; LABCELL_X1_Y1_N57         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; LABCELL_X4_Y4_N30         ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]~0                                                                                                                                                                                                                           ; LABCELL_X2_Y5_N12         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; LABCELL_X2_Y4_N12         ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; LABCELL_X1_Y4_N57         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; LABCELL_X1_Y1_N54         ; 173     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_tx:u_uart_tx|tick_cnt[6]~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y10_N24       ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_tx:u_uart_tx|tick_cnt[6]~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y10_N51       ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                            ; PIN_AA16                  ; 63      ; Global Clock         ; GCLK0            ; --                        ;
; CLOCK_50                                                                             ; PIN_AF14                  ; 7838    ; Global Clock         ; GCLK6            ; --                        ;
; D5M_PIXLCLK                                                                          ; PIN_AB17                  ; 257     ; Global Clock         ; GCLK1            ; --                        ;
; KEY[3]                                                                               ; PIN_Y16                   ; 286     ; Global Clock         ; GCLK3            ; --                        ;
; Reset_Delay:u_reset|oRST_1                                                           ; FF_X30_Y11_N37            ; 4305    ; Global Clock         ; GCLK2            ; --                        ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y6_N1 ; 591     ; Global Clock         ; GCLK7            ; --                        ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 1       ; Global Clock         ; GCLK5            ; --                        ;
; sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 669     ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                ;
+----------------------------------------------------------------------+---------+
; Name                                                                 ; Fan-Out ;
+----------------------------------------------------------------------+---------+
; RAW2RGB:u_raw2rgb|fill                                               ; 2995    ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_U|always0~0  ; 901     ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LL|always0~0 ; 901     ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|fifo:iFIFO_LR|always0~0 ; 901     ;
; altera_internal_jtag~TCKUTAP                                         ; 514     ;
; Reset_Delay:u_reset|oRST_0                                           ; 512     ;
+----------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                  ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; RAW2RGB:u_raw2rgb|Line_Buffer1:uLinebuf|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_lv51:auto_generated|altsyncram_jug1:altsyncram2|ALTSYNCRAM                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672  ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 5           ; 0     ; None                    ; M10K_X26_Y5_N0, M10K_X26_Y7_N0, M10K_X26_Y3_N0, M10K_X26_Y6_N0, M10K_X26_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|altsyncram_86d1:fifo_ram|ALTSYNCRAM                                     ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1           ; 0     ; None                    ; M10K_X14_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|altsyncram_86d1:fifo_ram|ALTSYNCRAM                                     ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 11                          ; 512                         ; 11                          ; 5632                ; 1           ; 0     ; None                    ; M10K_X14_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram|ALTSYNCRAM                                    ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                    ; M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram|ALTSYNCRAM                                    ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                    ; M10K_X14_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; angles_ll:rom_ll|altsyncram:altsyncram_component|altsyncram_3mh1:auto_generated|ALTSYNCRAM                                                                                                            ; M10K block ; ROM              ; Single Clock ; 110          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1100   ; 110                         ; 10                          ; --                          ; --                          ; 1100                ; 1           ; 0     ; angles_ll.mif           ; M10K_X38_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM          ;
; angles_lr:rom_lr|altsyncram:altsyncram_component|altsyncram_9mh1:auto_generated|ALTSYNCRAM                                                                                                            ; M10K block ; ROM              ; Single Clock ; 110          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1100   ; 110                         ; 10                          ; --                          ; --                          ; 1100                ; 1           ; 0     ; angles_lr.mif           ; M10K_X38_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM          ;
; angles_u:rom_u|altsyncram:altsyncram_component|altsyncram_0jh1:auto_generated|ALTSYNCRAM                                                                                                              ; M10K block ; ROM              ; Single Clock ; 110          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1100   ; 110                         ; 10                          ; --                          ; --                          ; 1100                ; 1           ; 0     ; angles_u.mif            ; M10K_X38_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM          ;
; end_screen_1star:rom_e1|altsyncram:altsyncram_component|altsyncram_fgi1:auto_generated|ALTSYNCRAM                                                                                                     ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; end_screen_1star.mif    ; M10K_X14_Y41_N0, M10K_X38_Y1_N0, M10K_X41_Y9_N0, M10K_X38_Y9_N0, M10K_X76_Y4_N0, M10K_X76_Y14_N0, M10K_X58_Y16_N0, M10K_X69_Y6_N0, M10K_X69_Y16_N0, M10K_X49_Y14_N0, M10K_X26_Y12_N0, M10K_X76_Y3_N0, M10K_X26_Y24_N0, M10K_X69_Y2_N0, M10K_X49_Y24_N0, M10K_X14_Y12_N0, M10K_X38_Y47_N0, M10K_X41_Y49_N0, M10K_X14_Y32_N0, M10K_X41_Y35_N0, M10K_X14_Y50_N0, M10K_X49_Y40_N0, M10K_X49_Y48_N0, M10K_X41_Y30_N0, M10K_X14_Y45_N0, M10K_X5_Y46_N0, M10K_X38_Y36_N0, M10K_X38_Y46_N0, M10K_X41_Y32_N0, M10K_X26_Y40_N0, M10K_X41_Y45_N0, M10K_X41_Y42_N0, M10K_X14_Y42_N0, M10K_X14_Y30_N0, M10K_X69_Y18_N0, M10K_X76_Y23_N0, M10K_X69_Y26_N0, M10K_X38_Y28_N0    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; end_screen_2star:rom_e2|altsyncram:altsyncram_component|altsyncram_ggi1:auto_generated|ALTSYNCRAM                                                                                                     ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; end_screen_2star.mif    ; M10K_X38_Y14_N0, M10K_X76_Y11_N0, M10K_X26_Y9_N0, M10K_X49_Y22_N0, M10K_X41_Y4_N0, M10K_X76_Y8_N0, M10K_X26_Y16_N0, M10K_X58_Y4_N0, M10K_X49_Y11_N0, M10K_X69_Y22_N0, M10K_X49_Y39_N0, M10K_X76_Y21_N0, M10K_X14_Y7_N0, M10K_X49_Y2_N0, M10K_X49_Y15_N0, M10K_X41_Y8_N0, M10K_X5_Y48_N0, M10K_X26_Y29_N0, M10K_X14_Y9_N0, M10K_X5_Y14_N0, M10K_X14_Y24_N0, M10K_X76_Y1_N0, M10K_X38_Y43_N0, M10K_X26_Y21_N0, M10K_X38_Y44_N0, M10K_X38_Y32_N0, M10K_X69_Y35_N0, M10K_X5_Y1_N0, M10K_X26_Y27_N0, M10K_X69_Y33_N0, M10K_X5_Y49_N0, M10K_X5_Y41_N0, M10K_X14_Y27_N0, M10K_X5_Y7_N0, M10K_X26_Y11_N0, M10K_X14_Y43_N0, M10K_X26_Y23_N0, M10K_X38_Y5_N0              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; end_screen_3star:rom_e3|altsyncram:altsyncram_component|altsyncram_hgi1:auto_generated|ALTSYNCRAM                                                                                                     ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; end_screen_3star.mif    ; M10K_X38_Y41_N0, M10K_X69_Y9_N0, M10K_X41_Y23_N0, M10K_X38_Y23_N0, M10K_X38_Y25_N0, M10K_X49_Y9_N0, M10K_X41_Y13_N0, M10K_X69_Y11_N0, M10K_X58_Y11_N0, M10K_X5_Y11_N0, M10K_X41_Y19_N0, M10K_X38_Y3_N0, M10K_X14_Y16_N0, M10K_X58_Y20_N0, M10K_X14_Y18_N0, M10K_X49_Y6_N0, M10K_X26_Y39_N0, M10K_X76_Y35_N0, M10K_X38_Y27_N0, M10K_X26_Y41_N0, M10K_X69_Y34_N0, M10K_X58_Y1_N0, M10K_X38_Y39_N0, M10K_X49_Y31_N0, M10K_X38_Y19_N0, M10K_X58_Y29_N0, M10K_X41_Y33_N0, M10K_X49_Y25_N0, M10K_X58_Y30_N0, M10K_X69_Y27_N0, M10K_X58_Y2_N0, M10K_X5_Y34_N0, M10K_X14_Y37_N0, M10K_X26_Y42_N0, M10K_X5_Y13_N0, M10K_X5_Y43_N0, M10K_X41_Y3_N0, M10K_X69_Y26_N0       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; end_screen_4star:rom_e4|altsyncram:altsyncram_component|altsyncram_igi1:auto_generated|ALTSYNCRAM                                                                                                     ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; end_screen_4star.mif    ; M10K_X58_Y28_N0, M10K_X49_Y4_N0, M10K_X69_Y28_N0, M10K_X26_Y30_N0, M10K_X41_Y31_N0, M10K_X38_Y29_N0, M10K_X38_Y22_N0, M10K_X26_Y32_N0, M10K_X49_Y50_N0, M10K_X49_Y49_N0, M10K_X69_Y31_N0, M10K_X5_Y45_N0, M10K_X26_Y47_N0, M10K_X41_Y51_N0, M10K_X41_Y26_N0, M10K_X69_Y25_N0, M10K_X49_Y12_N0, M10K_X76_Y5_N0, M10K_X41_Y6_N0, M10K_X69_Y1_N0, M10K_X38_Y18_N0, M10K_X76_Y2_N0, M10K_X38_Y49_N0, M10K_X26_Y38_N0, M10K_X14_Y26_N0, M10K_X26_Y20_N0, M10K_X41_Y27_N0, M10K_X41_Y43_N0, M10K_X38_Y31_N0, M10K_X58_Y27_N0, M10K_X76_Y12_N0, M10K_X26_Y13_N0, M10K_X58_Y26_N0, M10K_X49_Y13_N0, M10K_X76_Y16_N0, M10K_X58_Y13_N0, M10K_X41_Y14_N0, M10K_X49_Y16_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; end_screen_5star:rom_e5|altsyncram:altsyncram_component|altsyncram_jgi1:auto_generated|ALTSYNCRAM                                                                                                     ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; end_screen_5star.mif    ; M10K_X49_Y32_N0, M10K_X49_Y28_N0, M10K_X49_Y30_N0, M10K_X41_Y29_N0, M10K_X69_Y5_N0, M10K_X41_Y31_N0, M10K_X38_Y13_N0, M10K_X69_Y32_N0, M10K_X41_Y38_N0, M10K_X58_Y35_N0, M10K_X41_Y39_N0, M10K_X26_Y45_N0, M10K_X14_Y35_N0, M10K_X41_Y52_N0, M10K_X76_Y30_N0, M10K_X69_Y12_N0, M10K_X49_Y26_N0, M10K_X14_Y25_N0, M10K_X58_Y6_N0, M10K_X26_Y1_N0, M10K_X41_Y16_N0, M10K_X76_Y18_N0, M10K_X38_Y38_N0, M10K_X58_Y14_N0, M10K_X5_Y38_N0, M10K_X26_Y26_N0, M10K_X38_Y35_N0, M10K_X26_Y43_N0, M10K_X14_Y31_N0, M10K_X49_Y46_N0, M10K_X76_Y24_N0, M10K_X38_Y6_N0, M10K_X14_Y14_N0, M10K_X26_Y18_N0, M10K_X14_Y33_N0, M10K_X58_Y17_N0, M10K_X49_Y36_N0, M10K_X26_Y25_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8c84:auto_generated|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 128          ; 89           ; 128          ; 89           ; yes                    ; no                      ; yes                    ; no                      ; 11392  ; 128                         ; 89                          ; 128                         ; 89                          ; 11392               ; 3           ; 0     ; None                    ; M10K_X5_Y3_N0, M10K_X5_Y5_N0, M10K_X5_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ALTSYNCRAM                                                                                                       ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; start_screen.mif        ; M10K_X38_Y21_N0, M10K_X14_Y19_N0, M10K_X38_Y7_N0, M10K_X5_Y36_N0, M10K_X5_Y39_N0, M10K_X14_Y15_N0, M10K_X26_Y36_N0, M10K_X76_Y36_N0, M10K_X26_Y46_N0, M10K_X41_Y46_N0, M10K_X69_Y36_N0, M10K_X49_Y38_N0, M10K_X41_Y44_N0, M10K_X41_Y40_N0, M10K_X5_Y9_N0, M10K_X38_Y30_N0, M10K_X38_Y51_N0, M10K_X38_Y4_N0, M10K_X49_Y42_N0, M10K_X76_Y33_N0, M10K_X41_Y36_N0, M10K_X49_Y45_N0, M10K_X49_Y35_N0, M10K_X76_Y31_N0, M10K_X58_Y15_N0, M10K_X14_Y8_N0, M10K_X38_Y15_N0, M10K_X41_Y17_N0, M10K_X69_Y8_N0, M10K_X58_Y10_N0, M10K_X26_Y22_N0, M10K_X5_Y35_N0, M10K_X41_Y7_N0, M10K_X14_Y21_N0, M10K_X49_Y10_N0, M10K_X69_Y15_N0, M10K_X76_Y9_N0, M10K_X69_Y14_N0       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; start_screen_1:rom_1|altsyncram:altsyncram_component|altsyncram_cai1:auto_generated|ALTSYNCRAM                                                                                                        ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; start_screen_1.mif      ; M10K_X5_Y40_N0, M10K_X41_Y1_N0, M10K_X14_Y36_N0, M10K_X49_Y8_N0, M10K_X76_Y15_N0, M10K_X69_Y13_N0, M10K_X76_Y13_N0, M10K_X69_Y10_N0, M10K_X58_Y18_N0, M10K_X76_Y19_N0, M10K_X5_Y2_N0, M10K_X69_Y24_N0, M10K_X14_Y20_N0, M10K_X69_Y19_N0, M10K_X58_Y24_N0, M10K_X41_Y12_N0, M10K_X14_Y48_N0, M10K_X26_Y50_N0, M10K_X14_Y46_N0, M10K_X38_Y48_N0, M10K_X14_Y38_N0, M10K_X41_Y37_N0, M10K_X14_Y39_N0, M10K_X26_Y34_N0, M10K_X14_Y34_N0, M10K_X38_Y50_N0, M10K_X38_Y34_N0, M10K_X49_Y52_N0, M10K_X41_Y20_N0, M10K_X38_Y20_N0, M10K_X38_Y16_N0, M10K_X26_Y19_N0, M10K_X76_Y27_N0, M10K_X5_Y42_N0, M10K_X38_Y12_N0, M10K_X38_Y42_N0, M10K_X41_Y18_N0, M10K_X38_Y21_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; start_screen_2:rom_2|altsyncram:altsyncram_component|altsyncram_dai1:auto_generated|ALTSYNCRAM                                                                                                        ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; start_screen_2.mif      ; M10K_X26_Y23_N0, M10K_X26_Y14_N0, M10K_X76_Y10_N0, M10K_X41_Y22_N0, M10K_X38_Y10_N0, M10K_X41_Y34_N0, M10K_X49_Y33_N0, M10K_X38_Y37_N0, M10K_X49_Y18_N0, M10K_X41_Y21_N0, M10K_X58_Y9_N0, M10K_X49_Y41_N0, M10K_X38_Y2_N0, M10K_X26_Y10_N0, M10K_X69_Y4_N0, M10K_X26_Y15_N0, M10K_X26_Y2_N0, M10K_X26_Y37_N0, M10K_X38_Y33_N0, M10K_X26_Y33_N0, M10K_X5_Y33_N0, M10K_X76_Y34_N0, M10K_X76_Y22_N0, M10K_X49_Y27_N0, M10K_X49_Y29_N0, M10K_X26_Y31_N0, M10K_X5_Y47_N0, M10K_X38_Y45_N0, M10K_X26_Y35_N0, M10K_X26_Y49_N0, M10K_X69_Y23_N0, M10K_X14_Y4_N0, M10K_X38_Y26_N0, M10K_X5_Y37_N0, M10K_X26_Y8_N0, M10K_X14_Y3_N0, M10K_X14_Y23_N0, M10K_X14_Y22_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; start_screen_3:rom_3|altsyncram:altsyncram_component|altsyncram_eai1:auto_generated|ALTSYNCRAM                                                                                                        ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; start_screen_3.mif      ; M10K_X49_Y17_N0, M10K_X76_Y25_N0, M10K_X14_Y17_N0, M10K_X41_Y11_N0, M10K_X76_Y7_N0, M10K_X69_Y21_N0, M10K_X26_Y17_N0, M10K_X58_Y7_N0, M10K_X49_Y20_N0, M10K_X76_Y26_N0, M10K_X5_Y6_N0, M10K_X58_Y8_N0, M10K_X14_Y6_N0, M10K_X41_Y5_N0, M10K_X14_Y13_N0, M10K_X49_Y5_N0, M10K_X41_Y48_N0, M10K_X58_Y32_N0, M10K_X26_Y28_N0, M10K_X58_Y36_N0, M10K_X76_Y28_N0, M10K_X58_Y12_N0, M10K_X49_Y47_N0, M10K_X76_Y32_N0, M10K_X14_Y44_N0, M10K_X41_Y47_N0, M10K_X49_Y34_N0, M10K_X26_Y48_N0, M10K_X14_Y29_N0, M10K_X41_Y25_N0, M10K_X5_Y8_N0, M10K_X49_Y44_N0, M10K_X69_Y29_N0, M10K_X49_Y43_N0, M10K_X69_Y30_N0, M10K_X76_Y29_N0, M10K_X41_Y24_N0, M10K_X49_Y3_N0       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; start_screen_second:rom_spl2|altsyncram:altsyncram_component|altsyncram_nsi1:auto_generated|ALTSYNCRAM                                                                                                ; M10K block ; ROM              ; Single Clock ; 307200       ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 307200 ; 307200                      ; 1                           ; --                          ; --                          ; 307200              ; 38          ; 0     ; start_screen_second.mif ; M10K_X41_Y10_N0, M10K_X69_Y3_N0, M10K_X58_Y34_N0, M10K_X14_Y40_N0, M10K_X38_Y8_N0, M10K_X5_Y44_N0, M10K_X14_Y47_N0, M10K_X5_Y32_N0, M10K_X14_Y49_N0, M10K_X38_Y40_N0, M10K_X58_Y31_N0, M10K_X26_Y44_N0, M10K_X69_Y20_N0, M10K_X5_Y10_N0, M10K_X41_Y50_N0, M10K_X41_Y28_N0, M10K_X14_Y52_N0, M10K_X58_Y22_N0, M10K_X58_Y33_N0, M10K_X58_Y23_N0, M10K_X14_Y28_N0, M10K_X58_Y21_N0, M10K_X49_Y23_N0, M10K_X69_Y17_N0, M10K_X38_Y11_N0, M10K_X49_Y19_N0, M10K_X58_Y5_N0, M10K_X69_Y7_N0, M10K_X58_Y19_N0, M10K_X49_Y21_N0, M10K_X58_Y25_N0, M10K_X41_Y41_N0, M10K_X41_Y15_N0, M10K_X38_Y24_N0, M10K_X58_Y3_N0, M10K_X76_Y20_N0, M10K_X49_Y7_N0, M10K_X41_Y24_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 20,921 / 289,320 ( 7 % )  ;
; C12 interconnects                           ; 303 / 13,420 ( 2 % )      ;
; C2 interconnects                            ; 5,377 / 119,108 ( 5 % )   ;
; C4 interconnects                            ; 3,744 / 56,300 ( 7 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,215 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 8 / 16 ( 50 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 5,604 / 84,580 ( 7 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 534 / 12,676 ( 4 % )      ;
; R14/C12 interconnect drivers                ; 728 / 20,720 ( 4 % )      ;
; R3 interconnects                            ; 7,613 / 130,992 ( 6 % )   ;
; R6 interconnects                            ; 12,435 / 266,960 ( 5 % )  ;
; Spine clocks                                ; 35 / 360 ( 10 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 226          ; 0            ; 226          ; 0            ; 0            ; 230       ; 226          ; 0            ; 230       ; 230       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 230          ; 4            ; 230          ; 230          ; 0         ; 4            ; 230          ; 0         ; 0         ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 185          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_RESET_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_XCLKIN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DOUT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FAN_CTRL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_CLK27            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_HS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_RESET_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_VS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_STROBE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_TRIGGER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_SDATA           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_PIXLCLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_FVAL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_LVAL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D5M_D[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                          ;
+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                      ; Destination Clock(s)                                                        ; Delay Added in ns ;
+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                                  ; altera_reserved_tck                                                         ; 433.0             ;
; CLOCK_50                                                                             ; u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 422.3             ;
; CLOCK_50                                                                             ; CLOCK_50                                                                    ; 230.5             ;
; u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk          ; u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 94.7              ;
; CLOCK_50,u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 94.1              ;
; CLOCK_50                                                                             ; u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 91.3              ;
; u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk          ; u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 73.1              ;
+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                    ; Destination Register                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[30]                                ; score_vga[30]                                                                                                                                                                            ; 5.983             ;
; frame_index[0]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.891             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[2]                                 ; score_vga[2]                                                                                                                                                                             ; 5.644             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[0]                                 ; score_vga[0]                                                                                                                                                                             ; 5.642             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[1]                                 ; score_vga[1]                                                                                                                                                                             ; 5.627             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[5]                                 ; score_vga[5]                                                                                                                                                                             ; 5.618             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[3]                                 ; score_vga[3]                                                                                                                                                                             ; 5.616             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[24]                                ; score_vga[24]                                                                                                                                                                            ; 5.608             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[26]                                ; score_vga[26]                                                                                                                                                                            ; 5.604             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[20]                                ; score_vga[20]                                                                                                                                                                            ; 5.598             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[27]                                ; score_vga[27]                                                                                                                                                                            ; 5.583             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[25]                                ; score_vga[25]                                                                                                                                                                            ; 5.580             ;
; frame_index[2]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.579             ;
; frame_index[1]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.579             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[21]                                ; score_vga[21]                                                                                                                                                                            ; 5.572             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[22]                                ; score_vga[22]                                                                                                                                                                            ; 5.553             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[23]                                ; score_vga[23]                                                                                                                                                                            ; 5.550             ;
; frame_index[9]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.547             ;
; frame_index[6]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.545             ;
; Reset_Delay:u_reset|oRST_2                                                                         ; splash_div[11]                                                                                                                                                                           ; 5.506             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|done                                     ; score_vga[30]                                                                                                                                                                            ; 5.496             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[6]                                 ; score_vga[6]                                                                                                                                                                             ; 5.472             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[7]                                 ; score_vga[7]                                                                                                                                                                             ; 5.472             ;
; frame_index[8]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.458             ;
; frame_index[7]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.453             ;
; frame_index[5]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.440             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[31]                                ; score_vga[31]                                                                                                                                                                            ; 5.427             ;
; frame_index[3]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.398             ;
; frame_index[4]                                                                                     ; fsm_state.S_END                                                                                                                                                                          ; 5.391             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[11]                                ; score_vga[11]                                                                                                                                                                            ; 5.372             ;
; Reset_Delay:u_reset|oRST_0                                                                         ; Sdram_Control:u_sdram|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|altsyncram_86d1:fifo_ram|ram_block11a12~portb_address_reg0 ; 5.354             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[13]                                ; score_vga[13]                                                                                                                                                                            ; 5.348             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[12]                                ; score_vga[12]                                                                                                                                                                            ; 5.338             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[9]                                 ; score_vga[9]                                                                                                                                                                             ; 5.331             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[8]                                 ; score_vga[8]                                                                                                                                                                             ; 5.331             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[28]                                ; score_vga[28]                                                                                                                                                                            ; 5.318             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[4]                                 ; score_vga[4]                                                                                                                                                                             ; 5.305             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[10]                                ; score_vga[10]                                                                                                                                                                            ; 5.251             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[29]                                ; score_vga[29]                                                                                                                                                                            ; 5.247             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[17]                                ; score_vga[17]                                                                                                                                                                            ; 5.238             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[15]                                ; score_vga[15]                                                                                                                                                                            ; 5.236             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[16]                                ; score_vga[16]                                                                                                                                                                            ; 5.225             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[14]                                ; score_vga[14]                                                                                                                                                                            ; 5.170             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[19]                                ; score_vga[19]                                                                                                                                                                            ; 5.163             ;
; RAW2RGB:u_raw2rgb|happy_feet:happy_feet_inst|score:iSCORE|score[18]                                ; score_vga[18]                                                                                                                                                                            ; 5.094             ;
; splash_sel                                                                                         ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 4.955             ;
; uart_tx:u_uart_tx|tick_cnt[31]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[30]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[29]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[28]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[27]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[26]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[24]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[23]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[22]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[21]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[20]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[19]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[18]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[17]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[16]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[15]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[14]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[13]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[12]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[11]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[10]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[9]                                                                      ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[8]                                                                      ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[7]                                                                      ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[6]                                                                      ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[5]                                                                      ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[4]                                                                      ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[3]                                                                      ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|state.IDLE                                                                       ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_start                                                                                         ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|tick_cnt[25]                                                                     ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; uart_tx:u_uart_tx|state.STOP_BIT                                                                   ; uart_tx:u_uart_tx|tick_cnt[0]                                                                                                                                                            ; 3.510             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a34 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a35 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a32 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a33 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a37 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a36 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a0  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a4  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a8  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a12 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a1  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a5  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a9  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a13 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a2  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a6  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a10 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a14 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a3  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a7  ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a11 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
; start_screen:rom_spl1|altsyncram:altsyncram_component|altsyncram_s5i1:auto_generated|ram_block1a15 ; VGA_Controller:u_vga|oVGA_R[8]                                                                                                                                                           ; 3.437             ;
+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SoC_CAMERA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 577 fanout uses global clock CLKCTRL_G7
    Info (11162): sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G5
    Info (11162): sdram_pll:u_pll|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 669 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 5 clocks (5 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 7767 fanout uses global clock CLKCTRL_G6
    Info (11162): Reset_Delay:u_reset|oRST_1~CLKENA0 with 4127 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): D5M_PIXLCLK~inputCLKENA0 with 289 fanout uses global clock CLKCTRL_G1
    Info (11162): CLOCK2_50~inputCLKENA0 with 61 fanout uses global clock CLKCTRL_G0
    Info (11162): KEY[3]~inputCLKENA0 with 247 fanout uses global clock CLKCTRL_G3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_ahp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_ngp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE1_SoC_CAMERA.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u_pll|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -phase 270.00 -duty_cycle 50.00 -name {u_pll|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {u_pll|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: D5M_PIXLCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Sdram_Control:u_sdram|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|delayed_wrptr_g[7] is being clocked by D5M_PIXLCLK
Warning (332060): Node: I2C_CCD_Config:u_i2c|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2C_CCD_Config:u_i2c|I2C_Controller:u0|SD_COUNTER[0] is being clocked by I2C_CCD_Config:u_i2c|mI2C_CTRL_CLK
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u_pll|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 u_pll|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   10.000 u_pll|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   40.000 u_pll|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "USB_B2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_EMPTY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_FULL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_WR_N" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:37
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 14.49 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:16
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 45 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[0] has a permanently enabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 53
    Info (169065): Pin ADC_CS_N has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 13
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 20
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 21
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 23
    Info (169065): Pin FPGA_I2C_SDAT has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 50
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 79
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 80
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 81
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/de1_soc_camera.v Line: 82
Info (144001): Generated suppressed messages file C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/DE1_SoC_CAMERA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 7583 megabytes
    Info: Processing ended: Mon Apr 28 23:51:23 2025
    Info: Elapsed time: 00:04:06
    Info: Total CPU time (on all processors): 00:18:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/parid/Downloads/Just_Dance 6/Just_Dance/DE1_SoC_CAMERA.fit.smsg.


