TimeQuest Timing Analyzer report for RESDMAC
Tue Jan  3 15:48:11 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. SDC File List
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'n/a'
 12. Slow Model Setup: 'sclk'
 13. Slow Model Hold: 'n/a'
 14. Slow Model Hold: 'sclk'
 15. Slow Model Recovery: 'sclk'
 16. Slow Model Removal: 'sclk'
 17. Slow Model Minimum Pulse Width: 'sclk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'n/a'
 34. Fast Model Setup: 'sclk'
 35. Fast Model Hold: 'n/a'
 36. Fast Model Hold: 'sclk'
 37. Fast Model Recovery: 'sclk'
 38. Fast Model Removal: 'sclk'
 39. Fast Model Minimum Pulse Width: 'sclk'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Tue Jan  3 15:48:10 2023 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; sclk       ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 51.12 MHz ; 51.12 MHz       ; sclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; n/a   ; -3.891 ; -3.891        ;
; sclk  ; 10.220 ; 0.000         ;
+-------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; n/a   ; -31.417 ; -31.417       ;
; sclk  ; 0.499   ; 0.000         ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 17.332 ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 21.337 ; 0.000         ;
+-------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; sclk  ; 18.758 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -3.891 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 8.891      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                              ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 10.220 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.057     ; 9.763      ;
; 10.514 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.057     ; 9.469      ;
; 11.613 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 8.423      ;
; 11.907 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 8.129      ;
; 12.051 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 7.985      ;
; 12.235 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 7.801      ;
; 12.238 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.042     ; 7.760      ;
; 12.422 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.042     ; 7.576      ;
; 12.468 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 7.568      ;
; 12.615 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 7.421      ;
; 12.719 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.042     ; 7.279      ;
; 12.903 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.042     ; 7.095      ;
; 12.947 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 7.089      ;
; 13.094 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 6.942      ;
; 13.116 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; -0.004     ; 6.920      ;
; 13.300 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; -0.004     ; 6.736      ;
; 13.384 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 6.652      ;
; 13.450 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.042     ; 6.548      ;
; 13.568 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 6.468      ;
; 13.747 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.042     ; 6.251      ;
; 13.929 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.042     ; 6.069      ;
; 14.226 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.042     ; 5.772      ;
; 14.479 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 5.557      ;
; 14.627 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; -0.004     ; 5.409      ;
; 14.663 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 5.373      ;
; 14.673 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; -0.004     ; 5.363      ;
; 14.897 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; 0.278      ; 5.421      ;
; 15.106 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; -0.004     ; 4.930      ;
; 15.152 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; -0.004     ; 4.884      ;
; 15.376 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; 0.278      ; 4.942      ;
; 15.669 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 4.367      ;
; 15.771 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 4.265      ;
; 15.944 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.000      ; 4.096      ;
; 16.423 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.000      ; 3.617      ;
; 16.886 ; CPU_SM:u_CPU_SM|PDS        ; DS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.024      ; 3.178      ;
; 16.940 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 3.096      ;
; 17.059 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CCPUREQ ; sclk         ; sclk        ; 20.000       ; 0.011      ; 2.992      ;
; 17.059 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CDREQ_  ; sclk         ; sclk        ; 20.000       ; 0.011      ; 2.992      ;
; 17.124 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.912      ;
; 18.109 ; CPU_SM:u_CPU_SM|PAS        ; AS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.000      ; 1.931      ;
; 18.405 ; CPU_SM:u_CPU_SM|PLHW       ; LHW                       ; sclk         ; sclk        ; 20.000       ; 0.309      ; 1.944      ;
; 18.544 ; CPU_SM:u_CPU_SM|PLLW       ; LLW                       ; sclk         ; sclk        ; 20.000       ; 0.309      ; 1.805      ;
; 28.852 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.053     ; 11.135     ;
; 28.887 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.057     ; 11.096     ;
; 28.987 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.053     ; 11.000     ;
; 29.155 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.053     ; 10.832     ;
; 29.283 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.053     ; 10.704     ;
; 29.466 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 10.574     ;
; 29.504 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 10.498     ;
; 29.582 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.053     ; 10.405     ;
; 29.598 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 10.442     ;
; 29.636 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 10.366     ;
; 29.791 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 10.249     ;
; 29.829 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 10.173     ;
; 29.985 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 10.017     ;
; 30.105 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.053     ; 9.882      ;
; 30.117 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 9.885      ;
; 30.125 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.915      ;
; 30.163 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 9.839      ;
; 30.245 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.795      ;
; 30.310 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 9.692      ;
; 30.380 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.660      ;
; 30.438 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.602      ;
; 30.548 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.492      ;
; 30.644 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 9.358      ;
; 30.676 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.364      ;
; 30.767 ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.029     ; 9.244      ;
; 30.903 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 9.133      ;
; 30.975 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.065      ;
; 31.167 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.873      ;
; 31.203 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.837      ;
; 31.205 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.831      ;
; 31.239 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.029     ; 8.772      ;
; 31.305 ; CPU_SM:u_CPU_SM|DMAENA     ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.029     ; 8.706      ;
; 31.385 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.655      ;
; 31.406 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.634      ;
; 31.414 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.626      ;
; 31.440 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.025     ; 8.575      ;
; 31.515 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.038     ; 8.487      ;
; 31.534 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.506      ;
; 31.560 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.480      ;
; 31.571 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.465      ;
; 31.617 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.423      ;
; 31.651 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.025     ; 8.364      ;
; 31.658 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.378      ;
; 31.677 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.363      ;
; 31.713 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.038     ; 8.289      ;
; 31.715 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.325      ;
; 31.748 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.292      ;
; 31.777 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.259      ;
; 31.807 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.038     ; 8.195      ;
; 31.836 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.204      ;
; 31.857 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.183      ;
; 31.866 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.174      ;
; 31.870 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.025     ; 8.145      ;
; 31.959 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.081      ;
; 31.989 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.038     ; 8.013      ;
; 32.077 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.038     ; 7.925      ;
; 32.121 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.919      ;
; 32.134 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.906      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -31.417 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 8.583      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.745 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.051      ;
; 0.985 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.291      ;
; 1.209 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.515      ;
; 1.231 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.537      ;
; 1.231 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.537      ;
; 1.285 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.591      ;
; 1.368 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.674      ;
; 1.370 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.676      ;
; 1.563 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 1.877      ;
; 1.571 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.103     ; 1.774      ;
; 1.670 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.008      ; 1.984      ;
; 1.788 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 2.102      ;
; 1.790 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.096      ;
; 1.792 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.098      ;
; 1.793 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.099      ;
; 1.818 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.004      ; 2.128      ;
; 1.855 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 2.169      ;
; 1.928 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.103     ; 2.131      ;
; 1.955 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|BGACK                                                 ; sclk         ; sclk        ; 0.000        ; -0.053     ; 2.208      ;
; 1.965 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.271      ;
; 1.983 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 2.297      ;
; 1.988 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.294      ;
; 2.027 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.382      ; 2.715      ;
; 2.034 ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.001     ; 2.339      ;
; 2.062 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.382      ; 2.750      ;
; 2.104 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.410      ;
; 2.121 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.103     ; 2.324      ;
; 2.132 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.008      ; 2.446      ;
; 2.229 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.382      ; 2.917      ;
; 2.238 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.004      ; 2.548      ;
; 2.315 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.004      ; 2.625      ;
; 2.355 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.661      ;
; 2.358 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.008      ; 2.672      ;
; 2.379 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.685      ;
; 2.452 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.008      ; 2.766      ;
; 2.465 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.771      ;
; 2.475 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.781      ;
; 2.517 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.823      ;
; 2.584 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.003      ; 2.893      ;
; 2.586 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.003      ; 2.895      ;
; 2.621 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.927      ;
; 2.624 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.008      ; 2.938      ;
; 2.630 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.103     ; 2.833      ;
; 2.662 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.025     ; 2.943      ;
; 2.683 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.001     ; 2.988      ;
; 2.686 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; 0.330      ; 3.322      ;
; 2.700 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk         ; sclk        ; 0.000        ; -0.038     ; 2.968      ;
; 2.719 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.025      ;
; 2.725 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.031      ;
; 2.729 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.035      ;
; 2.745 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.051      ;
; 2.752 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.382      ; 3.440      ;
; 2.790 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.096      ;
; 2.793 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.099      ;
; 2.799 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.103     ; 3.002      ;
; 2.826 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.132      ;
; 2.830 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.136      ;
; 2.862 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; 0.004      ; 3.172      ;
; 2.868 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|PDS                                                   ; sclk         ; sclk        ; 0.000        ; -0.038     ; 3.136      ;
; 2.899 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.205      ;
; 2.912 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; 0.004      ; 3.222      ;
; 2.918 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.224      ;
; 2.927 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.025     ; 3.208      ;
; 2.935 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.241      ;
; 2.943 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.257      ;
; 2.943 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.025     ; 3.224      ;
; 2.956 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                            ; CPU_SM:u_CPU_SM|BGACK                                                 ; sclk         ; sclk        ; 0.000        ; -0.057     ; 3.205      ;
; 2.960 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.266      ;
; 2.967 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.281      ;
; 2.969 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.283      ;
; 2.984 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.290      ;
; 2.985 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; sclk         ; sclk        ; 0.000        ; -0.117     ; 3.174      ;
; 3.010 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.324      ;
; 3.014 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.328      ;
; 3.023 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.004      ; 3.333      ;
; 3.024 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; -0.008     ; 3.322      ;
; 3.054 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.360      ;
; 3.065 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.003      ; 3.374      ;
; 3.089 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk         ; sclk        ; 0.000        ; -0.038     ; 3.357      ;
; 3.103 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.409      ;
; 3.104 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCNO                                                 ; sclk         ; sclk        ; 0.000        ; 0.282      ; 3.692      ;
; 3.120 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; 0.330      ; 3.756      ;
; 3.148 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.454      ;
; 3.174 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.488      ;
; 3.194 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.508      ;
; 3.196 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.510      ;
; 3.202 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.508      ;
; 3.216 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.530      ;
; 3.219 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; -0.008     ; 3.517      ;
; 3.248 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.025     ; 3.529      ;
; 3.252 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCNO                                                 ; sclk         ; sclk        ; 0.000        ; 0.282      ; 3.840      ;
; 3.253 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.567      ;
; 3.257 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.008      ; 3.571      ;
; 3.267 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.573      ;
; 3.269 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; sclk         ; sclk        ; 0.000        ; -0.117     ; 3.458      ;
; 3.328 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PDS                                                   ; sclk         ; sclk        ; 0.000        ; -0.038     ; 3.596      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sclk'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 17.332 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.711      ;
; 17.332 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.711      ;
; 17.332 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.711      ;
; 17.332 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.711      ;
; 17.332 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; 20.000       ; 0.003      ; 2.711      ;
; 17.362 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 20.000       ; 0.025      ; 2.703      ;
; 17.362 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 20.000       ; 0.025      ; 2.703      ;
; 17.362 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 20.000       ; 0.025      ; 2.703      ;
; 17.362 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 20.000       ; 0.025      ; 2.703      ;
; 17.362 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 20.000       ; 0.025      ; 2.703      ;
; 18.397 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; 20.000       ; 0.000      ; 1.643      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sclk'                                                                                                            ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 21.337 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; -20.000      ; 0.000      ; 1.643      ;
; 22.372 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; -20.000      ; 0.025      ; 2.703      ;
; 22.372 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; -20.000      ; 0.025      ; 2.703      ;
; 22.372 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; -20.000      ; 0.025      ; 2.703      ;
; 22.372 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; -20.000      ; 0.025      ; 2.703      ;
; 22.372 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; -20.000      ; 0.025      ; 2.703      ;
; 22.402 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.711      ;
; 22.402 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.711      ;
; 22.402 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.711      ;
; 22.402 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.711      ;
; 22.402 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; -20.000      ; 0.003      ; 2.711      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LHW                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LLW                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 5.277  ; 5.277  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 5.277  ; 5.277  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 8.237  ; 8.237  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 6.120  ; 6.120  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 14.330 ; 14.330 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.138  ; 0.138  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 4.503  ; 4.503  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 1.235  ; 1.235  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 1.221  ; 1.221  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 13.677 ; 13.677 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 12.103 ; 12.103 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 13.677 ; 13.677 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 14.527 ; 14.527 ; Rise       ; sclk            ;
; _AS        ; sclk       ; 6.264  ; 6.264  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 3.213  ; 3.213  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.329  ; 5.329  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.232  ; 4.232  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.329  ; 5.329  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 5.489  ; 5.489  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -5.011 ; -5.011 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -5.011 ; -5.011 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -6.566 ; -6.566 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -5.179 ; -5.179 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -6.966 ; -6.966 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.128  ; 0.128  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -4.237 ; -4.237 ; Rise       ; sclk            ;
; _CS        ; sclk       ; -0.969 ; -0.969 ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.711  ; 0.711  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -4.418 ; -4.418 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -4.418 ; -4.418 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -6.067 ; -6.067 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -6.291 ; -6.291 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -4.999 ; -4.999 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -2.021 ; -2.021 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -3.966 ; -3.966 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -3.966 ; -3.966 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -5.063 ; -5.063 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -5.223 ; -5.223 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 13.213 ; 13.213 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 11.241 ; 11.241 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.429 ; 11.429 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.350 ; 10.350 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.432 ; 11.432 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.534 ; 10.534 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 12.921 ; 12.921 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 11.374 ; 11.374 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 12.813 ; 12.813 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 11.526 ; 11.526 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.617 ; 11.617 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 11.118 ; 11.118 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.742 ; 11.742 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.732 ; 10.732 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.348 ; 11.348 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.384 ; 11.384 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.940  ; 9.940  ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 13.213 ; 13.213 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 12.042 ; 12.042 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 12.263 ; 12.263 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 12.266 ; 12.266 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 11.922 ; 11.922 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 12.184 ; 12.184 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 11.603 ; 11.603 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 12.434 ; 12.434 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 12.318 ; 12.318 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 11.614 ; 11.614 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 11.664 ; 11.664 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 11.691 ; 11.691 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 11.975 ; 11.975 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 11.982 ; 11.982 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 11.619 ; 11.619 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 11.789 ; 11.789 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.477  ; 9.477  ; Rise       ; sclk            ;
; PDATA_OE_   ; sclk       ; 10.904 ; 10.904 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 15.120 ; 15.120 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 13.760 ; 13.760 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 13.939 ; 13.939 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 14.902 ; 14.902 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 15.120 ; 15.120 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 14.344 ; 14.344 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 14.438 ; 14.438 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 14.367 ; 14.367 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 13.346 ; 13.346 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.661  ; 7.661  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.399  ; 7.399  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 8.807  ; 8.807  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.145  ; 9.145  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 9.448  ; 9.448  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.476  ; 9.476  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 11.010 ; 11.010 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 9.451  ; 9.451  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 9.254  ; 9.254  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.562 ; 11.562 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.345 ; 11.345 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.244  ; 7.244  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 8.055  ; 8.055  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 8.839  ; 8.839  ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.735 ; 10.735 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.314 ; 11.314 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.237 ; 10.237 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.320 ; 11.320 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.659  ; 9.659  ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 11.362 ; 11.362 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 9.815  ; 9.815  ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 11.037 ; 11.037 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.149 ; 10.149 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.575 ; 11.575 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.177 ; 10.177 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.718 ; 11.718 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 9.830  ; 9.830  ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 10.450 ; 10.450 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.378 ; 11.378 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.908  ; 9.908  ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 10.928 ; 10.928 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 9.701  ; 9.701  ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.418 ; 10.418 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 9.922  ; 9.922  ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 8.839  ; 8.839  ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 9.677  ; 9.677  ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.573  ; 9.573  ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 10.545 ; 10.545 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 10.361 ; 10.361 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 11.030 ; 11.030 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 10.708 ; 10.708 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 10.761 ; 10.761 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 10.744 ; 10.744 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 10.770 ; 10.770 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 11.037 ; 11.037 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 11.206 ; 11.206 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.477  ; 9.477  ; Rise       ; sclk            ;
; PDATA_OE_   ; sclk       ; 9.826  ; 9.826  ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 9.407  ; 9.407  ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 9.407  ; 9.407  ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 10.378 ; 10.378 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 11.068 ; 11.068 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 12.125 ; 12.125 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 10.680 ; 10.680 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 10.495 ; 10.495 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.888 ; 10.888 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 10.840 ; 10.840 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.661  ; 7.661  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.399  ; 7.399  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 8.807  ; 8.807  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.145  ; 9.145  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 9.448  ; 9.448  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.476  ; 9.476  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 11.010 ; 11.010 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 9.451  ; 9.451  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 9.254  ; 9.254  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.562 ; 11.562 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.345 ; 11.345 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.244  ; 7.244  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 8.055  ; 8.055  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 11.382 ;        ;        ; 11.382 ;
; ADDR[2]    ; DATA[1]     ; 14.555 ; 14.555 ; 14.555 ; 14.555 ;
; ADDR[2]    ; DATA[2]     ; 12.078 ; 15.365 ; 15.365 ; 12.078 ;
; ADDR[2]    ; DATA[4]     ; 12.050 ; 12.050 ; 12.050 ; 12.050 ;
; ADDR[2]    ; DATA[5]     ; 13.227 ;        ;        ; 13.227 ;
; ADDR[2]    ; DATA[6]     ; 11.682 ;        ;        ; 11.682 ;
; ADDR[2]    ; DATA[7]     ; 12.904 ;        ;        ; 12.904 ;
; ADDR[2]    ; DATA[8]     ;        ; 11.748 ; 11.748 ;        ;
; ADDR[2]    ; DATA_OE_    ; 8.691  ;        ;        ; 8.691  ;
; ADDR[3]    ; DATA[0]     ; 10.718 ; 11.111 ; 11.111 ; 10.718 ;
; ADDR[3]    ; DATA[1]     ; 14.699 ; 14.699 ; 14.699 ; 14.699 ;
; ADDR[3]    ; DATA[2]     ; 13.381 ; 14.701 ; 14.701 ; 13.381 ;
; ADDR[3]    ; DATA[4]     ; 12.194 ; 12.194 ; 12.194 ; 12.194 ;
; ADDR[3]    ; DATA[5]     ; 12.563 ; 12.956 ; 12.956 ; 12.563 ;
; ADDR[3]    ; DATA[6]     ; 11.018 ; 11.411 ; 11.411 ; 11.018 ;
; ADDR[3]    ; DATA[7]     ; 12.240 ; 12.633 ; 12.633 ; 12.240 ;
; ADDR[3]    ; DATA[8]     ; 11.892 ;        ;        ; 11.892 ;
; ADDR[3]    ; DATA_OE_    ; 8.843  ;        ;        ; 8.843  ;
; ADDR[3]    ; PD_PORT[0]  ; 8.841  ; 8.841  ; 8.841  ; 8.841  ;
; ADDR[3]    ; PD_PORT[1]  ; 9.643  ; 9.643  ; 9.643  ; 9.643  ;
; ADDR[3]    ; PD_PORT[2]  ; 10.562 ; 10.562 ; 10.562 ; 10.562 ;
; ADDR[3]    ; PD_PORT[3]  ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; ADDR[3]    ; PD_PORT[4]  ; 10.325 ; 10.325 ; 10.325 ; 10.325 ;
; ADDR[3]    ; PD_PORT[5]  ; 11.006 ; 11.006 ; 11.006 ; 11.006 ;
; ADDR[3]    ; PD_PORT[6]  ; 10.897 ; 10.897 ; 10.897 ; 10.897 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.864 ; 10.864 ; 10.864 ; 10.864 ;
; ADDR[4]    ; DATA[0]     ; 15.707 ;        ;        ; 15.707 ;
; ADDR[4]    ; DATA[1]     ; 19.295 ; 19.295 ; 19.295 ; 19.295 ;
; ADDR[4]    ; DATA[2]     ;        ; 19.030 ; 19.030 ;        ;
; ADDR[4]    ; DATA[4]     ; 16.790 ; 16.790 ; 16.790 ; 16.790 ;
; ADDR[4]    ; DATA[5]     ; 17.552 ;        ;        ; 17.552 ;
; ADDR[4]    ; DATA[6]     ; 16.007 ;        ;        ; 16.007 ;
; ADDR[4]    ; DATA[7]     ; 17.229 ;        ;        ; 17.229 ;
; ADDR[4]    ; DATA[8]     ;        ; 16.488 ; 16.488 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 13.440 ; 13.440 ;        ;
; ADDR[5]    ; DATA[0]     ; 16.369 ; 15.974 ; 15.974 ; 16.369 ;
; ADDR[5]    ; DATA[1]     ; 19.957 ; 19.957 ; 19.957 ; 19.957 ;
; ADDR[5]    ; DATA[2]     ; 19.957 ; 18.639 ; 18.639 ; 19.957 ;
; ADDR[5]    ; DATA[4]     ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; ADDR[5]    ; DATA[5]     ; 18.214 ; 17.819 ; 17.819 ; 18.214 ;
; ADDR[5]    ; DATA[6]     ; 16.669 ; 16.274 ; 16.274 ; 16.669 ;
; ADDR[5]    ; DATA[7]     ; 17.891 ; 17.496 ; 17.496 ; 17.891 ;
; ADDR[5]    ; DATA[8]     ;        ; 17.150 ; 17.150 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 14.093 ; 14.093 ;        ;
; ADDR[6]    ; DATA[0]     ; 16.338 ; 15.943 ; 15.943 ; 16.338 ;
; ADDR[6]    ; DATA[1]     ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; ADDR[6]    ; DATA[2]     ; 19.926 ; 18.608 ; 18.608 ; 19.926 ;
; ADDR[6]    ; DATA[4]     ; 17.421 ; 17.421 ; 17.421 ; 17.421 ;
; ADDR[6]    ; DATA[5]     ; 18.183 ; 17.788 ; 17.788 ; 18.183 ;
; ADDR[6]    ; DATA[6]     ; 16.638 ; 16.243 ; 16.243 ; 16.638 ;
; ADDR[6]    ; DATA[7]     ; 17.860 ; 17.465 ; 17.465 ; 17.860 ;
; ADDR[6]    ; DATA[8]     ;        ; 17.119 ; 17.119 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 14.062 ; 14.062 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.579 ;        ;        ; 13.579 ;
; DATA[1]    ; PD_PORT[1]  ; 14.599 ;        ;        ; 14.599 ;
; DATA[2]    ; PD_PORT[2]  ; 14.899 ;        ;        ; 14.899 ;
; DATA[3]    ; PD_PORT[3]  ; 16.542 ;        ;        ; 16.542 ;
; DATA[4]    ; PD_PORT[4]  ; 15.111 ;        ;        ; 15.111 ;
; DATA[5]    ; PD_PORT[5]  ; 17.640 ;        ;        ; 17.640 ;
; DATA[6]    ; PD_PORT[6]  ; 14.689 ;        ;        ; 14.689 ;
; DATA[7]    ; PD_PORT[7]  ; 15.637 ;        ;        ; 15.637 ;
; INTA       ; _INT        ;        ; 14.242 ; 14.242 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 12.736 ;        ;        ; 12.736 ;
; PD_PORT[1] ; PD_PORT[1]  ; 12.791 ;        ;        ; 12.791 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.158 ;        ;        ; 15.158 ;
; PD_PORT[3] ; PD_PORT[3]  ; 15.571 ;        ;        ; 15.571 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.725 ;        ;        ; 14.725 ;
; PD_PORT[5] ; PD_PORT[5]  ; 14.386 ;        ;        ; 14.386 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.282 ;        ;        ; 15.282 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.225 ;        ;        ; 14.225 ;
; R_W        ; DATA[0]     ; 9.775  ; 14.556 ; 14.556 ; 9.775  ;
; R_W        ; DATA[1]     ; 17.585 ; 17.585 ; 17.585 ; 17.585 ;
; R_W        ; DATA[2]     ; 17.077 ; 13.758 ; 13.758 ; 17.077 ;
; R_W        ; DATA[4]     ; 15.080 ; 15.080 ; 15.080 ; 15.080 ;
; R_W        ; DATA[5]     ; 11.620 ; 16.401 ; 16.401 ; 11.620 ;
; R_W        ; DATA[6]     ; 10.075 ; 14.856 ; 14.856 ; 10.075 ;
; R_W        ; DATA[7]     ; 11.297 ; 16.078 ; 16.078 ; 11.297 ;
; R_W        ; DATA[8]     ; 15.345 ;        ;        ; 15.345 ;
; R_W        ; _LED_RD     ;        ; 15.448 ; 15.448 ;        ;
; R_W        ; _LED_WR     ; 15.263 ;        ;        ; 15.263 ;
; _AS        ; DATA[0]     ; 11.145 ; 10.750 ; 10.750 ; 11.145 ;
; _AS        ; DATA[1]     ; 14.733 ; 14.733 ; 14.733 ; 14.733 ;
; _AS        ; DATA[2]     ; 14.733 ; 13.415 ; 13.415 ; 14.733 ;
; _AS        ; DATA[4]     ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; _AS        ; DATA[5]     ; 12.990 ; 12.595 ; 12.595 ; 12.990 ;
; _AS        ; DATA[6]     ; 11.445 ; 11.050 ; 11.050 ; 11.445 ;
; _AS        ; DATA[7]     ; 12.667 ; 12.272 ; 12.272 ; 12.667 ;
; _AS        ; DATA[8]     ;        ; 11.926 ; 11.926 ;        ;
; _AS        ; DATA_OE_    ; 12.500 ; 8.869  ; 8.869  ; 12.500 ;
; _AS        ; _LED_RD     ; 15.166 ;        ;        ; 15.166 ;
; _AS        ; _LED_WR     ; 14.970 ;        ;        ; 14.970 ;
; _CS        ; DATA[0]     ; 11.167 ; 10.772 ; 10.772 ; 11.167 ;
; _CS        ; DATA[1]     ; 14.755 ; 14.755 ; 14.755 ; 14.755 ;
; _CS        ; DATA[2]     ; 14.755 ; 13.437 ; 13.437 ; 14.755 ;
; _CS        ; DATA[4]     ; 12.250 ; 12.250 ; 12.250 ; 12.250 ;
; _CS        ; DATA[5]     ; 13.012 ; 12.617 ; 12.617 ; 13.012 ;
; _CS        ; DATA[6]     ; 11.467 ; 11.072 ; 11.072 ; 11.467 ;
; _CS        ; DATA[7]     ; 12.689 ; 12.294 ; 12.294 ; 12.689 ;
; _CS        ; DATA[8]     ;        ; 11.948 ; 11.948 ;        ;
; _CS        ; DATA_OE_    ; 8.583  ; 8.891  ; 8.891  ; 8.583  ;
; _CS        ; _LED_RD     ; 12.115 ;        ;        ; 12.115 ;
; _CS        ; _LED_WR     ; 11.919 ;        ;        ; 11.919 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 10.967 ;        ;        ; 10.967 ;
; ADDR[2]    ; DATA[1]     ; 13.609 ; 14.555 ; 14.555 ; 13.609 ;
; ADDR[2]    ; DATA[2]     ; 12.078 ; 13.237 ; 13.237 ; 12.078 ;
; ADDR[2]    ; DATA[4]     ; 11.415 ; 12.050 ; 12.050 ; 11.415 ;
; ADDR[2]    ; DATA[5]     ; 12.812 ;        ;        ; 12.812 ;
; ADDR[2]    ; DATA[6]     ; 11.267 ;        ;        ; 11.267 ;
; ADDR[2]    ; DATA[7]     ; 12.489 ;        ;        ; 12.489 ;
; ADDR[2]    ; DATA[8]     ;        ; 11.748 ; 11.748 ;        ;
; ADDR[2]    ; DATA_OE_    ; 8.691  ;        ;        ; 8.691  ;
; ADDR[3]    ; DATA[0]     ; 10.718 ; 11.111 ; 11.111 ; 10.718 ;
; ADDR[3]    ; DATA[1]     ; 12.945 ; 14.699 ; 14.699 ; 12.945 ;
; ADDR[3]    ; DATA[2]     ; 13.381 ; 11.408 ; 11.408 ; 13.381 ;
; ADDR[3]    ; DATA[4]     ; 10.751 ; 12.194 ; 12.194 ; 10.751 ;
; ADDR[3]    ; DATA[5]     ; 12.563 ; 12.956 ; 12.956 ; 12.563 ;
; ADDR[3]    ; DATA[6]     ; 11.018 ; 11.411 ; 11.411 ; 11.018 ;
; ADDR[3]    ; DATA[7]     ; 12.240 ; 12.633 ; 12.633 ; 12.240 ;
; ADDR[3]    ; DATA[8]     ; 11.892 ;        ;        ; 11.892 ;
; ADDR[3]    ; DATA_OE_    ; 8.843  ;        ;        ; 8.843  ;
; ADDR[3]    ; PD_PORT[0]  ; 8.841  ; 8.841  ; 8.841  ; 8.841  ;
; ADDR[3]    ; PD_PORT[1]  ; 9.643  ; 9.643  ; 9.643  ; 9.643  ;
; ADDR[3]    ; PD_PORT[2]  ; 10.562 ; 10.562 ; 10.562 ; 10.562 ;
; ADDR[3]    ; PD_PORT[3]  ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; ADDR[3]    ; PD_PORT[4]  ; 10.325 ; 10.325 ; 10.325 ; 10.325 ;
; ADDR[3]    ; PD_PORT[5]  ; 11.006 ; 11.006 ; 11.006 ; 11.006 ;
; ADDR[3]    ; PD_PORT[6]  ; 10.897 ; 10.897 ; 10.897 ; 10.897 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.864 ; 10.864 ; 10.864 ; 10.864 ;
; ADDR[4]    ; DATA[0]     ; 15.047 ;        ;        ; 15.047 ;
; ADDR[4]    ; DATA[1]     ; 17.274 ; 19.295 ; 19.295 ; 17.274 ;
; ADDR[4]    ; DATA[2]     ;        ; 16.212 ; 16.212 ;        ;
; ADDR[4]    ; DATA[4]     ; 15.080 ; 16.790 ; 16.790 ; 15.080 ;
; ADDR[4]    ; DATA[5]     ; 16.892 ;        ;        ; 16.892 ;
; ADDR[4]    ; DATA[6]     ; 15.347 ;        ;        ; 15.347 ;
; ADDR[4]    ; DATA[7]     ; 16.569 ;        ;        ; 16.569 ;
; ADDR[4]    ; DATA[8]     ;        ; 16.488 ; 16.488 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 13.440 ; 13.440 ;        ;
; ADDR[5]    ; DATA[0]     ; 16.369 ; 15.974 ; 15.974 ; 16.369 ;
; ADDR[5]    ; DATA[1]     ; 19.957 ; 18.201 ; 18.201 ; 19.957 ;
; ADDR[5]    ; DATA[2]     ; 19.957 ; 17.900 ; 17.900 ; 19.957 ;
; ADDR[5]    ; DATA[4]     ; 17.452 ; 16.007 ; 16.007 ; 17.452 ;
; ADDR[5]    ; DATA[5]     ; 18.214 ; 17.819 ; 17.819 ; 18.214 ;
; ADDR[5]    ; DATA[6]     ; 16.669 ; 16.274 ; 16.274 ; 16.669 ;
; ADDR[5]    ; DATA[7]     ; 17.891 ; 17.496 ; 17.496 ; 17.891 ;
; ADDR[5]    ; DATA[8]     ;        ; 17.150 ; 17.150 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 14.093 ; 14.093 ;        ;
; ADDR[6]    ; DATA[0]     ; 16.338 ; 15.943 ; 15.943 ; 16.338 ;
; ADDR[6]    ; DATA[1]     ; 19.926 ; 18.170 ; 18.170 ; 19.926 ;
; ADDR[6]    ; DATA[2]     ; 19.926 ; 17.869 ; 17.869 ; 19.926 ;
; ADDR[6]    ; DATA[4]     ; 17.421 ; 15.976 ; 15.976 ; 17.421 ;
; ADDR[6]    ; DATA[5]     ; 18.183 ; 17.788 ; 17.788 ; 18.183 ;
; ADDR[6]    ; DATA[6]     ; 16.638 ; 16.243 ; 16.243 ; 16.638 ;
; ADDR[6]    ; DATA[7]     ; 17.860 ; 17.465 ; 17.465 ; 17.860 ;
; ADDR[6]    ; DATA[8]     ;        ; 17.119 ; 17.119 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 14.062 ; 14.062 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.579 ;        ;        ; 13.579 ;
; DATA[1]    ; PD_PORT[1]  ; 14.599 ;        ;        ; 14.599 ;
; DATA[2]    ; PD_PORT[2]  ; 14.899 ;        ;        ; 14.899 ;
; DATA[3]    ; PD_PORT[3]  ; 16.542 ;        ;        ; 16.542 ;
; DATA[4]    ; PD_PORT[4]  ; 15.111 ;        ;        ; 15.111 ;
; DATA[5]    ; PD_PORT[5]  ; 17.640 ;        ;        ; 17.640 ;
; DATA[6]    ; PD_PORT[6]  ; 14.689 ;        ;        ; 14.689 ;
; DATA[7]    ; PD_PORT[7]  ; 15.637 ;        ;        ; 15.637 ;
; INTA       ; _INT        ;        ; 14.242 ; 14.242 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 12.736 ;        ;        ; 12.736 ;
; PD_PORT[1] ; PD_PORT[1]  ; 12.791 ;        ;        ; 12.791 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.158 ;        ;        ; 15.158 ;
; PD_PORT[3] ; PD_PORT[3]  ; 15.571 ;        ;        ; 15.571 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.725 ;        ;        ; 14.725 ;
; PD_PORT[5] ; PD_PORT[5]  ; 14.386 ;        ;        ; 14.386 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.282 ;        ;        ; 15.282 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.225 ;        ;        ; 14.225 ;
; R_W        ; DATA[0]     ; 9.775  ; 14.556 ; 14.556 ; 9.775  ;
; R_W        ; DATA[1]     ; 12.002 ; 17.585 ; 17.585 ; 12.002 ;
; R_W        ; DATA[2]     ; 16.267 ; 13.758 ; 13.758 ; 16.267 ;
; R_W        ; DATA[4]     ; 9.808  ; 15.080 ; 15.080 ; 9.808  ;
; R_W        ; DATA[5]     ; 11.620 ; 16.401 ; 16.401 ; 11.620 ;
; R_W        ; DATA[6]     ; 10.075 ; 14.856 ; 14.856 ; 10.075 ;
; R_W        ; DATA[7]     ; 11.297 ; 16.078 ; 16.078 ; 11.297 ;
; R_W        ; DATA[8]     ; 15.345 ;        ;        ; 15.345 ;
; R_W        ; _LED_RD     ;        ; 15.448 ; 15.448 ;        ;
; R_W        ; _LED_WR     ; 15.263 ;        ;        ; 15.263 ;
; _AS        ; DATA[0]     ; 11.145 ; 10.750 ; 10.750 ; 11.145 ;
; _AS        ; DATA[1]     ; 14.733 ; 12.977 ; 12.977 ; 14.733 ;
; _AS        ; DATA[2]     ; 14.733 ; 12.676 ; 12.676 ; 14.733 ;
; _AS        ; DATA[4]     ; 12.228 ; 10.783 ; 10.783 ; 12.228 ;
; _AS        ; DATA[5]     ; 12.990 ; 12.595 ; 12.595 ; 12.990 ;
; _AS        ; DATA[6]     ; 11.445 ; 11.050 ; 11.050 ; 11.445 ;
; _AS        ; DATA[7]     ; 12.667 ; 12.272 ; 12.272 ; 12.667 ;
; _AS        ; DATA[8]     ;        ; 11.926 ; 11.926 ;        ;
; _AS        ; DATA_OE_    ; 12.500 ; 8.869  ; 8.869  ; 12.500 ;
; _AS        ; _LED_RD     ; 15.166 ;        ;        ; 15.166 ;
; _AS        ; _LED_WR     ; 14.970 ;        ;        ; 14.970 ;
; _CS        ; DATA[0]     ; 11.167 ; 10.772 ; 10.772 ; 11.167 ;
; _CS        ; DATA[1]     ; 14.755 ; 12.999 ; 12.999 ; 14.755 ;
; _CS        ; DATA[2]     ; 14.755 ; 12.698 ; 12.698 ; 14.755 ;
; _CS        ; DATA[4]     ; 12.250 ; 10.805 ; 10.805 ; 12.250 ;
; _CS        ; DATA[5]     ; 13.012 ; 12.617 ; 12.617 ; 13.012 ;
; _CS        ; DATA[6]     ; 11.467 ; 11.072 ; 11.072 ; 11.467 ;
; _CS        ; DATA[7]     ; 12.689 ; 12.294 ; 12.294 ; 12.689 ;
; _CS        ; DATA[8]     ;        ; 11.948 ; 11.948 ;        ;
; _CS        ; DATA_OE_    ; 8.583  ; 8.891  ; 8.891  ; 8.583  ;
; _CS        ; _LED_RD     ; 12.115 ;        ;        ; 12.115 ;
; _CS        ; _LED_WR     ; 11.919 ;        ;        ; 11.919 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 9.232  ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.151 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 12.406 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.532 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 12.406 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.542 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 12.405 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.571 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 12.405 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.571 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 12.416 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 11.234 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 12.426 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 11.234 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 12.436 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 13.274 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.571 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 11.689 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 10.175 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.353 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 10.341 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 9.239  ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 10.175 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.239  ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 10.185 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 9.253  ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 9.232  ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 9.243  ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 9.232  ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 9.243  ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 9.323  ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 9.323  ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 10.356 ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 10.502 ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 11.311 ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 10.502 ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 13.336 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 12.084 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 12.491 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 12.803 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 13.709 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 12.803 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.439  ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.208  ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.208  ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.254  ;      ; Rise       ; sclk            ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 8.408  ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 9.327  ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.582 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 9.708  ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.582 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.718  ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 11.581 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 9.747  ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 11.581 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 9.747  ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.592 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.410 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.602 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.410 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.612 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 12.450 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.747  ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 10.865 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 9.351  ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 9.529  ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 9.517  ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 8.415  ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 9.351  ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 8.415  ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 9.361  ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 8.429  ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 8.408  ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 8.419  ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 8.408  ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 8.419  ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 8.499  ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 8.499  ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 9.532  ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 9.965  ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 10.774 ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.965  ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 12.799 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 11.547 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 11.954 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 12.266 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 13.172 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 12.266 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.439  ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.208  ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.208  ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.254  ;      ; Rise       ; sclk            ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 9.232     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.151    ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 12.406    ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.532    ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 12.406    ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.542    ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 12.405    ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.571    ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 12.405    ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.571    ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 12.416    ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 11.234    ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 12.426    ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 11.234    ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 12.436    ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 13.274    ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.571    ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 11.689    ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 10.175    ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.353    ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 10.341    ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 9.239     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 10.175    ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.239     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 10.185    ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 9.253     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 9.232     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 9.243     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 9.232     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 9.243     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 9.323     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 9.323     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 10.356    ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 10.502    ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 11.311    ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 10.502    ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 13.336    ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 12.084    ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 12.491    ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 12.803    ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 13.709    ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 12.803    ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.439     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.208     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.208     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.254     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 8.408     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 9.327     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.582    ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 9.708     ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.582    ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.718     ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 11.581    ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 9.747     ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 11.581    ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 9.747     ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.592    ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.410    ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.602    ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.410    ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.612    ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 12.450    ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.747     ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 10.865    ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 9.351     ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 9.529     ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 9.517     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 8.415     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 9.351     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 8.415     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 9.361     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 8.429     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 8.408     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 8.419     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 8.408     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 8.419     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 8.499     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 8.499     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 9.532     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 9.965     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 10.774    ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.965     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 12.799    ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 11.547    ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 11.954    ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 12.266    ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 13.172    ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 12.266    ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.439     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.208     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.208     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.254     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; n/a   ; 1.470  ; 0.000         ;
; sclk  ; 16.702 ; 0.000         ;
+-------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; n/a   ; -36.551 ; -36.551       ;
; sclk  ; 0.215   ; 0.000         ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 18.745 ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 20.583 ; 0.000         ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; sclk  ; 19.000 ; 0.000                 ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'n/a'                                                                            ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 1.470 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 3.530      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                              ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 16.702 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.268     ; 3.062      ;
; 16.829 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.268     ; 2.935      ;
; 17.350 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.678      ;
; 17.419 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.270     ; 2.343      ;
; 17.474 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.270     ; 2.288      ;
; 17.477 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.551      ;
; 17.518 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.510      ;
; 17.550 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.270     ; 2.212      ;
; 17.573 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.455      ;
; 17.605 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.270     ; 2.157      ;
; 17.679 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.349      ;
; 17.714 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.314      ;
; 17.751 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.270     ; 2.011      ;
; 17.792 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.236      ;
; 17.827 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.201      ;
; 17.829 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.270     ; 1.933      ;
; 17.864 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.270     ; 1.898      ;
; 17.892 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; -0.005     ; 2.135      ;
; 17.924 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.104      ;
; 17.942 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.270     ; 1.820      ;
; 17.947 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; -0.005     ; 2.080      ;
; 17.979 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.049      ;
; 18.153 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; -0.181     ; 1.698      ;
; 18.266 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; -0.181     ; 1.585      ;
; 18.290 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 1.738      ;
; 18.307 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; -0.005     ; 1.720      ;
; 18.345 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 1.683      ;
; 18.364 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; -0.005     ; 1.663      ;
; 18.420 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; -0.005     ; 1.607      ;
; 18.477 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; -0.005     ; 1.550      ;
; 18.619 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 1.409      ;
; 18.705 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 1.323      ;
; 18.741 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.000      ; 1.291      ;
; 18.854 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.000      ; 1.178      ;
; 18.945 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CCPUREQ ; sclk         ; sclk        ; 20.000       ; 0.011      ; 1.098      ;
; 18.945 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CDREQ_  ; sclk         ; sclk        ; 20.000       ; 0.011      ; 1.098      ;
; 19.033 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 0.995      ;
; 19.088 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; -0.004     ; 0.940      ;
; 19.155 ; CPU_SM:u_CPU_SM|PLHW       ; LHW                       ; sclk         ; sclk        ; 20.000       ; -0.160     ; 0.717      ;
; 19.163 ; CPU_SM:u_CPU_SM|PDS        ; DS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.252      ; 1.121      ;
; 19.235 ; CPU_SM:u_CPU_SM|PLLW       ; LLW                       ; sclk         ; sclk        ; 20.000       ; -0.160     ; 0.637      ;
; 19.337 ; CPU_SM:u_CPU_SM|PAS        ; AS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.012      ; 0.707      ;
; 36.310 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.268     ; 3.454      ;
; 36.311 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.264     ; 3.457      ;
; 36.347 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.264     ; 3.421      ;
; 36.405 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.264     ; 3.363      ;
; 36.424 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.264     ; 3.344      ;
; 36.465 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.264     ; 3.303      ;
; 36.574 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 3.192      ;
; 36.586 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 3.180      ;
; 36.646 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.264     ; 3.122      ;
; 36.675 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 3.091      ;
; 36.705 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 3.061      ;
; 36.717 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 3.049      ;
; 36.738 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.294      ;
; 36.750 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.282      ;
; 36.767 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.999      ;
; 36.806 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.960      ;
; 36.839 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.193      ;
; 36.898 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.868      ;
; 36.931 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.101      ;
; 36.959 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.073      ;
; 36.995 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.037      ;
; 37.004 ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 2.789      ;
; 37.029 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 3.003      ;
; 37.053 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.979      ;
; 37.072 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.960      ;
; 37.113 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.919      ;
; 37.126 ; CPU_SM:u_CPU_SM|DMAENA     ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 2.667      ;
; 37.139 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.627      ;
; 37.162 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.866      ;
; 37.206 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.822      ;
; 37.206 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.560      ;
; 37.211 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.555      ;
; 37.230 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.028     ; 2.774      ;
; 37.231 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.801      ;
; 37.268 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.498      ;
; 37.275 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.757      ;
; 37.278 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.488      ;
; 37.299 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.024     ; 2.709      ;
; 37.304 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.728      ;
; 37.325 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.707      ;
; 37.334 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.698      ;
; 37.335 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.431      ;
; 37.342 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.424      ;
; 37.351 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.681      ;
; 37.357 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.675      ;
; 37.368 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.664      ;
; 37.369 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.663      ;
; 37.374 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.392      ;
; 37.375 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.024     ; 2.633      ;
; 37.378 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.654      ;
; 37.388 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.378      ;
; 37.402 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STOPFLUSH ; sclk         ; sclk        ; 40.000       ; -0.024     ; 2.606      ;
; 37.404 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.624      ;
; 37.407 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.266     ; 2.359      ;
; 37.408 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.620      ;
; 37.429 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.603      ;
; 37.436 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.592      ;
; 37.446 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; -0.001     ; 2.585      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -36.551 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 3.449      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.393      ;
; 0.250 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.640      ;
; 0.291 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.681      ;
; 0.323 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.713      ;
; 0.329 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.234      ; 0.718      ;
; 0.375 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.765      ;
; 0.376 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.529      ;
; 0.402 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.554      ;
; 0.415 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.805      ;
; 0.445 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.234      ; 0.831      ;
; 0.452 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.605      ;
; 0.458 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.848      ;
; 0.471 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.234      ; 0.857      ;
; 0.483 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.027     ; 0.608      ;
; 0.502 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.892      ;
; 0.555 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.945      ;
; 0.559 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.711      ;
; 0.571 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.724      ;
; 0.589 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.741      ;
; 0.595 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.985      ;
; 0.609 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.027     ; 0.734      ;
; 0.642 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.118      ; 0.912      ;
; 0.644 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.027     ; 0.769      ;
; 0.647 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.037      ;
; 0.651 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.803      ;
; 0.663 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.053      ;
; 0.663 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.815      ;
; 0.664 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.054      ;
; 0.666 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.118      ; 0.936      ;
; 0.668 ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.001      ; 0.821      ;
; 0.671 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.061      ;
; 0.673 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.059      ;
; 0.677 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.118      ; 0.947      ;
; 0.702 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.854      ;
; 0.712 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.102      ;
; 0.717 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.107      ;
; 0.718 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.108      ;
; 0.718 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.870      ;
; 0.727 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.117      ;
; 0.732 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.884      ;
; 0.751 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.903      ;
; 0.763 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.153      ;
; 0.772 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.162      ;
; 0.783 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.935      ;
; 0.790 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; -0.001     ; 0.941      ;
; 0.790 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.180      ;
; 0.803 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.193      ;
; 0.806 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.192      ;
; 0.817 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.969      ;
; 0.830 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.220      ;
; 0.831 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; 0.118      ; 1.101      ;
; 0.841 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.993      ;
; 0.844 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.996      ;
; 0.845 ; CPU_SM:u_CPU_SM|BGRANT_                                               ; CPU_SM:u_CPU_SM|BGACK                                                 ; sclk         ; sclk        ; 0.000        ; -0.264     ; 0.733      ;
; 0.854 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.001      ; 1.007      ;
; 0.857 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.008      ;
; 0.863 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.015      ;
; 0.865 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; 0.091      ; 1.108      ;
; 0.867 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; 0.004      ; 1.023      ;
; 0.872 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.024      ;
; 0.873 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.024      ;
; 0.874 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.026      ;
; 0.878 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; 0.004      ; 1.034      ;
; 0.882 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.272      ;
; 0.885 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.027     ; 1.010      ;
; 0.889 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.040      ;
; 0.897 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.027     ; 1.022      ;
; 0.901 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.052      ;
; 0.901 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.053      ;
; 0.905 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.024     ; 1.033      ;
; 0.908 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.059      ;
; 0.924 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.076      ;
; 0.924 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.024     ; 1.052      ;
; 0.950 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.024     ; 1.078      ;
; 0.951 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; 0.091      ; 1.194      ;
; 0.956 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.346      ;
; 0.964 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.115      ;
; 0.973 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.125      ;
; 0.987 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.139      ;
; 0.994 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.146      ;
; 1.004 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.155      ;
; 1.020 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.171      ;
; 1.026 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.416      ;
; 1.042 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.091      ; 1.285      ;
; 1.051 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; -0.227     ; 0.976      ;
; 1.052 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; -0.227     ; 0.977      ;
; 1.052 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; 0.091      ; 1.295      ;
; 1.053 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.205      ;
; 1.053 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.205      ;
; 1.061 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.091      ; 1.304      ;
; 1.065 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.217      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sclk'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 18.745 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; 20.000       ; -0.227     ; 1.060      ;
; 18.745 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; 20.000       ; -0.227     ; 1.060      ;
; 18.745 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; 20.000       ; -0.227     ; 1.060      ;
; 18.745 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; 20.000       ; -0.227     ; 1.060      ;
; 18.745 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; 20.000       ; -0.227     ; 1.060      ;
; 18.997 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 20.000       ; 0.024      ; 1.059      ;
; 18.997 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 20.000       ; 0.024      ; 1.059      ;
; 18.997 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 20.000       ; 0.024      ; 1.059      ;
; 18.997 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 20.000       ; 0.024      ; 1.059      ;
; 18.997 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 20.000       ; 0.024      ; 1.059      ;
; 19.297 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; 20.000       ; 0.000      ; 0.735      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sclk'                                                                                                            ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 20.583 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; -20.000      ; 0.000      ; 0.735      ;
; 20.883 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; -20.000      ; 0.024      ; 1.059      ;
; 20.883 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; -20.000      ; 0.024      ; 1.059      ;
; 20.883 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; -20.000      ; 0.024      ; 1.059      ;
; 20.883 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; -20.000      ; 0.024      ; 1.059      ;
; 20.883 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; -20.000      ; 0.024      ; 1.059      ;
; 21.135 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; -20.000      ; -0.227     ; 1.060      ;
; 21.135 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; -20.000      ; -0.227     ; 1.060      ;
; 21.135 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; -20.000      ; -0.227     ; 1.060      ;
; 21.135 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; -20.000      ; -0.227     ; 1.060      ;
; 21.135 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; -20.000      ; -0.227     ; 1.060      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LHW                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LLW                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 2.367  ; 2.367  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 2.367  ; 2.367  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 3.506  ; 3.506  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 2.534  ; 2.534  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 5.453  ; 5.453  ; Rise       ; sclk            ;
; _BG        ; sclk       ; -0.274 ; -0.274 ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 2.057  ; 2.057  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.050  ; 0.050  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; -0.033 ; -0.033 ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.146  ; 5.146  ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.620  ; 4.620  ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.146  ; 5.146  ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 5.477  ; 5.477  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 2.857  ; 2.857  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 0.922  ; 0.922  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 2.379  ; 2.379  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 1.986  ; 1.986  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 2.379  ; 2.379  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 2.502  ; 2.502  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -2.247 ; -2.247 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -2.247 ; -2.247 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -2.713 ; -2.713 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.273 ; -2.273 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -2.878 ; -2.878 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.394  ; 0.394  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -1.937 ; -1.937 ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.070  ; 0.070  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.648  ; 0.648  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -1.970 ; -1.970 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -1.970 ; -1.970 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.529 ; -2.529 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -2.655 ; -2.655 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.450 ; -2.450 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -0.506 ; -0.506 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -1.866 ; -1.866 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -1.866 ; -1.866 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.259 ; -2.259 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -2.382 ; -2.382 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 5.322 ; 5.322 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.716 ; 4.716 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.769 ; 4.769 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.443 ; 4.443 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.778 ; 4.778 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.502 ; 4.502 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 5.248 ; 5.248 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.784 ; 4.784 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 5.298 ; 5.298 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.810 ; 4.810 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.879 ; 4.879 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.669 ; 4.669 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.880 ; 4.880 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.552 ; 4.552 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.794 ; 4.794 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.789 ; 4.789 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.335 ; 4.335 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 5.322 ; 5.322 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.947 ; 4.947 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 5.028 ; 5.028 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.938 ; 4.938 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 4.870 ; 4.870 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 5.037 ; 5.037 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 4.795 ; 4.795 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 5.091 ; 5.091 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.978 ; 4.978 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.760 ; 4.760 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.727 ; 4.727 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.747 ; 4.747 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.813 ; 4.813 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.830 ; 4.830 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.761 ; 4.761 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.881 ; 4.881 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.038 ; 4.038 ; Rise       ; sclk            ;
; PDATA_OE_   ; sclk       ; 4.346 ; 4.346 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 5.803 ; 5.803 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 5.293 ; 5.293 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 5.417 ; 5.417 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 5.798 ; 5.798 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 5.803 ; 5.803 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 5.575 ; 5.575 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 5.564 ; 5.564 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 5.636 ; 5.636 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 5.246 ; 5.246 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.595 ; 3.595 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.277 ; 3.277 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 3.950 ; 3.950 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.053 ; 4.053 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 3.884 ; 3.884 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.037 ; 4.037 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.408 ; 4.408 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 4.135 ; 4.135 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.831 ; 3.831 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.468 ; 4.468 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.440 ; 4.440 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.220 ; 3.220 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.717 ; 3.717 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.865 ; 3.865 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.595 ; 4.595 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.735 ; 4.735 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.411 ; 4.411 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.746 ; 4.746 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.238 ; 4.238 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.739 ; 4.739 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.272 ; 4.272 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.739 ; 4.739 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.356 ; 4.356 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.830 ; 4.830 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.379 ; 4.379 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.855 ; 4.855 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.283 ; 4.283 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.529 ; 4.529 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.763 ; 4.763 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.297 ; 4.297 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.616 ; 4.616 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.217 ; 4.217 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.392 ; 4.392 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.204 ; 4.204 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.865 ; 3.865 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.204 ; 4.204 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 4.095 ; 4.095 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.491 ; 4.491 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.340 ; 4.340 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.597 ; 4.597 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.463 ; 4.463 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.501 ; 4.501 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.455 ; 4.455 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.480 ; 4.480 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.598 ; 4.598 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.718 ; 4.718 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.038 ; 4.038 ; Rise       ; sclk            ;
; PDATA_OE_   ; sclk       ; 4.290 ; 4.290 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.079 ; 4.079 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.079 ; 4.079 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.401 ; 4.401 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.651 ; 4.651 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.927 ; 4.927 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.495 ; 4.495 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.408 ; 4.408 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.604 ; 4.604 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.526 ; 4.526 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.595 ; 3.595 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.277 ; 3.277 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 3.950 ; 3.950 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.053 ; 4.053 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 3.884 ; 3.884 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.037 ; 4.037 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.408 ; 4.408 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 4.135 ; 4.135 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.831 ; 3.831 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.468 ; 4.468 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.440 ; 4.440 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.220 ; 3.220 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.717 ; 3.717 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.360 ;       ;       ; 4.360 ;
; ADDR[2]    ; DATA[1]     ; 5.273 ; 5.273 ; 5.273 ; 5.273 ;
; ADDR[2]    ; DATA[2]     ; 4.538 ; 5.543 ; 5.543 ; 4.538 ;
; ADDR[2]    ; DATA[4]     ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; ADDR[2]    ; DATA[5]     ; 4.920 ;       ;       ; 4.920 ;
; ADDR[2]    ; DATA[6]     ; 4.456 ;       ;       ; 4.456 ;
; ADDR[2]    ; DATA[7]     ; 4.921 ;       ;       ; 4.921 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.443 ; 4.443 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.525 ;       ;       ; 3.525 ;
; ADDR[3]    ; DATA[0]     ; 4.133 ; 4.261 ; 4.261 ; 4.133 ;
; ADDR[3]    ; DATA[1]     ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; ADDR[3]    ; DATA[2]     ; 4.919 ; 5.316 ; 5.316 ; 4.919 ;
; ADDR[3]    ; DATA[4]     ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; ADDR[3]    ; DATA[5]     ; 4.693 ; 4.821 ; 4.821 ; 4.693 ;
; ADDR[3]    ; DATA[6]     ; 4.229 ; 4.357 ; 4.357 ; 4.229 ;
; ADDR[3]    ; DATA[7]     ; 4.694 ; 4.822 ; 4.822 ; 4.694 ;
; ADDR[3]    ; DATA[8]     ; 4.499 ;       ;       ; 4.499 ;
; ADDR[3]    ; DATA_OE_    ; 3.554 ;       ;       ; 3.554 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.483 ; 3.483 ; 3.483 ; 3.483 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.295 ; 4.295 ; 4.295 ; 4.295 ;
; ADDR[3]    ; PD_PORT[4]  ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.112 ; 4.112 ; 4.112 ; 4.112 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.178 ; 4.178 ; 4.178 ; 4.178 ;
; ADDR[3]    ; PD_PORT[7]  ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; ADDR[4]    ; DATA[0]     ; 6.789 ;       ;       ; 6.789 ;
; ADDR[4]    ; DATA[1]     ; 7.857 ; 7.857 ; 7.857 ; 7.857 ;
; ADDR[4]    ; DATA[2]     ;       ; 7.777 ; 7.777 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.093 ; 7.093 ; 7.093 ; 7.093 ;
; ADDR[4]    ; DATA[5]     ; 7.349 ;       ;       ; 7.349 ;
; ADDR[4]    ; DATA[6]     ; 6.885 ;       ;       ; 6.885 ;
; ADDR[4]    ; DATA[7]     ; 7.350 ;       ;       ; 7.350 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.027 ; 7.027 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.085 ; 6.085 ;       ;
; ADDR[5]    ; DATA[0]     ; 6.983 ; 6.885 ; 6.885 ; 6.983 ;
; ADDR[5]    ; DATA[1]     ; 8.051 ; 8.051 ; 8.051 ; 8.051 ;
; ADDR[5]    ; DATA[2]     ; 8.068 ; 7.641 ; 7.641 ; 8.068 ;
; ADDR[5]    ; DATA[4]     ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; ADDR[5]    ; DATA[5]     ; 7.543 ; 7.445 ; 7.445 ; 7.543 ;
; ADDR[5]    ; DATA[6]     ; 7.079 ; 6.981 ; 6.981 ; 7.079 ;
; ADDR[5]    ; DATA[7]     ; 7.544 ; 7.446 ; 7.446 ; 7.544 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.221 ; 7.221 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.275 ; 6.275 ;       ;
; ADDR[6]    ; DATA[0]     ; 6.936 ; 6.838 ; 6.838 ; 6.936 ;
; ADDR[6]    ; DATA[1]     ; 8.004 ; 8.004 ; 8.004 ; 8.004 ;
; ADDR[6]    ; DATA[2]     ; 8.021 ; 7.594 ; 7.594 ; 8.021 ;
; ADDR[6]    ; DATA[4]     ; 7.240 ; 7.240 ; 7.240 ; 7.240 ;
; ADDR[6]    ; DATA[5]     ; 7.496 ; 7.398 ; 7.398 ; 7.496 ;
; ADDR[6]    ; DATA[6]     ; 7.032 ; 6.934 ; 6.934 ; 7.032 ;
; ADDR[6]    ; DATA[7]     ; 7.497 ; 7.399 ; 7.399 ; 7.497 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.174 ; 7.174 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.228 ; 6.228 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.986 ;       ;       ; 5.986 ;
; DATA[1]    ; PD_PORT[1]  ; 6.352 ;       ;       ; 6.352 ;
; DATA[2]    ; PD_PORT[2]  ; 6.432 ;       ;       ; 6.432 ;
; DATA[3]    ; PD_PORT[3]  ; 7.007 ;       ;       ; 7.007 ;
; DATA[4]    ; PD_PORT[4]  ; 6.451 ;       ;       ; 6.451 ;
; DATA[5]    ; PD_PORT[5]  ; 7.205 ;       ;       ; 7.205 ;
; DATA[6]    ; PD_PORT[6]  ; 6.380 ;       ;       ; 6.380 ;
; DATA[7]    ; PD_PORT[7]  ; 6.670 ;       ;       ; 6.670 ;
; INTA       ; _INT        ;       ; 6.300 ; 6.300 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 5.683 ;       ;       ; 5.683 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.736 ;       ;       ; 5.736 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.602 ;       ;       ; 6.602 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.701 ;       ;       ; 6.701 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.410 ;       ;       ; 6.410 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.220 ;       ;       ; 6.220 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.612 ;       ;       ; 6.612 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.206 ;       ;       ; 6.206 ;
; R_W        ; DATA[0]     ; 3.894 ; 6.435 ; 6.435 ; 3.894 ;
; R_W        ; DATA[1]     ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; R_W        ; DATA[2]     ; 7.181 ; 5.077 ; 5.077 ; 7.181 ;
; R_W        ; DATA[4]     ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; R_W        ; DATA[5]     ; 4.454 ; 6.995 ; 6.995 ; 4.454 ;
; R_W        ; DATA[6]     ; 3.990 ; 6.531 ; 6.531 ; 3.990 ;
; R_W        ; DATA[7]     ; 4.455 ; 6.996 ; 6.996 ; 4.455 ;
; R_W        ; DATA[8]     ; 6.652 ;       ;       ; 6.652 ;
; R_W        ; _LED_RD     ;       ; 6.635 ; 6.635 ;       ;
; R_W        ; _LED_WR     ; 6.607 ;       ;       ; 6.607 ;
; _AS        ; DATA[0]     ; 4.265 ; 4.167 ; 4.167 ; 4.265 ;
; _AS        ; DATA[1]     ; 5.333 ; 5.333 ; 5.333 ; 5.333 ;
; _AS        ; DATA[2]     ; 5.350 ; 4.923 ; 4.923 ; 5.350 ;
; _AS        ; DATA[4]     ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; _AS        ; DATA[5]     ; 4.825 ; 4.727 ; 4.727 ; 4.825 ;
; _AS        ; DATA[6]     ; 4.361 ; 4.263 ; 4.263 ; 4.361 ;
; _AS        ; DATA[7]     ; 4.826 ; 4.728 ; 4.728 ; 4.826 ;
; _AS        ; DATA[8]     ;       ; 4.503 ; 4.503 ;       ;
; _AS        ; DATA_OE_    ; 5.696 ; 3.557 ; 3.557 ; 5.696 ;
; _AS        ; _LED_RD     ; 6.449 ;       ;       ; 6.449 ;
; _AS        ; _LED_WR     ; 6.415 ;       ;       ; 6.415 ;
; _CS        ; DATA[0]     ; 4.238 ; 4.140 ; 4.140 ; 4.238 ;
; _CS        ; DATA[1]     ; 5.306 ; 5.306 ; 5.306 ; 5.306 ;
; _CS        ; DATA[2]     ; 5.323 ; 4.896 ; 4.896 ; 5.323 ;
; _CS        ; DATA[4]     ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; _CS        ; DATA[5]     ; 4.798 ; 4.700 ; 4.700 ; 4.798 ;
; _CS        ; DATA[6]     ; 4.334 ; 4.236 ; 4.236 ; 4.334 ;
; _CS        ; DATA[7]     ; 4.799 ; 4.701 ; 4.701 ; 4.799 ;
; _CS        ; DATA[8]     ;       ; 4.476 ; 4.476 ;       ;
; _CS        ; DATA_OE_    ; 3.449 ; 3.530 ; 3.530 ; 3.449 ;
; _CS        ; _LED_RD     ; 4.514 ;       ;       ; 4.514 ;
; _CS        ; _LED_WR     ; 4.480 ;       ;       ; 4.480 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.205 ;       ;       ; 4.205 ;
; ADDR[2]    ; DATA[1]     ; 5.037 ; 5.273 ; 5.273 ; 5.037 ;
; ADDR[2]    ; DATA[2]     ; 4.538 ; 4.863 ; 4.863 ; 4.538 ;
; ADDR[2]    ; DATA[4]     ; 4.361 ; 4.509 ; 4.509 ; 4.361 ;
; ADDR[2]    ; DATA[5]     ; 4.765 ;       ;       ; 4.765 ;
; ADDR[2]    ; DATA[6]     ; 4.301 ;       ;       ; 4.301 ;
; ADDR[2]    ; DATA[7]     ; 4.766 ;       ;       ; 4.766 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.443 ; 4.443 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.525 ;       ;       ; 3.525 ;
; ADDR[3]    ; DATA[0]     ; 4.133 ; 4.261 ; 4.261 ; 4.133 ;
; ADDR[3]    ; DATA[1]     ; 4.810 ; 5.329 ; 5.329 ; 4.810 ;
; ADDR[3]    ; DATA[2]     ; 4.919 ; 4.309 ; 4.309 ; 4.919 ;
; ADDR[3]    ; DATA[4]     ; 4.134 ; 4.565 ; 4.565 ; 4.134 ;
; ADDR[3]    ; DATA[5]     ; 4.693 ; 4.821 ; 4.821 ; 4.693 ;
; ADDR[3]    ; DATA[6]     ; 4.229 ; 4.357 ; 4.357 ; 4.229 ;
; ADDR[3]    ; DATA[7]     ; 4.694 ; 4.822 ; 4.822 ; 4.694 ;
; ADDR[3]    ; DATA[8]     ; 4.499 ;       ;       ; 4.499 ;
; ADDR[3]    ; DATA_OE_    ; 3.554 ;       ;       ; 3.554 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.483 ; 3.483 ; 3.483 ; 3.483 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.295 ; 4.295 ; 4.295 ; 4.295 ;
; ADDR[3]    ; PD_PORT[4]  ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.112 ; 4.112 ; 4.112 ; 4.112 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.178 ; 4.178 ; 4.178 ; 4.178 ;
; ADDR[3]    ; PD_PORT[7]  ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; ADDR[4]    ; DATA[0]     ; 6.594 ;       ;       ; 6.594 ;
; ADDR[4]    ; DATA[1]     ; 7.271 ; 7.857 ; 7.857 ; 7.271 ;
; ADDR[4]    ; DATA[2]     ;       ; 6.911 ; 6.911 ;       ;
; ADDR[4]    ; DATA[4]     ; 6.595 ; 7.093 ; 7.093 ; 6.595 ;
; ADDR[4]    ; DATA[5]     ; 7.154 ;       ;       ; 7.154 ;
; ADDR[4]    ; DATA[6]     ; 6.690 ;       ;       ; 6.690 ;
; ADDR[4]    ; DATA[7]     ; 7.155 ;       ;       ; 7.155 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.027 ; 7.027 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.085 ; 6.085 ;       ;
; ADDR[5]    ; DATA[0]     ; 6.983 ; 6.885 ; 6.885 ; 6.983 ;
; ADDR[5]    ; DATA[1]     ; 8.051 ; 7.562 ; 7.562 ; 8.051 ;
; ADDR[5]    ; DATA[2]     ; 8.068 ; 7.409 ; 7.409 ; 8.068 ;
; ADDR[5]    ; DATA[4]     ; 7.287 ; 6.886 ; 6.886 ; 7.287 ;
; ADDR[5]    ; DATA[5]     ; 7.543 ; 7.445 ; 7.445 ; 7.543 ;
; ADDR[5]    ; DATA[6]     ; 7.079 ; 6.981 ; 6.981 ; 7.079 ;
; ADDR[5]    ; DATA[7]     ; 7.544 ; 7.446 ; 7.446 ; 7.544 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.221 ; 7.221 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.275 ; 6.275 ;       ;
; ADDR[6]    ; DATA[0]     ; 6.936 ; 6.838 ; 6.838 ; 6.936 ;
; ADDR[6]    ; DATA[1]     ; 8.004 ; 7.515 ; 7.515 ; 8.004 ;
; ADDR[6]    ; DATA[2]     ; 8.021 ; 7.362 ; 7.362 ; 8.021 ;
; ADDR[6]    ; DATA[4]     ; 7.240 ; 6.839 ; 6.839 ; 7.240 ;
; ADDR[6]    ; DATA[5]     ; 7.496 ; 7.398 ; 7.398 ; 7.496 ;
; ADDR[6]    ; DATA[6]     ; 7.032 ; 6.934 ; 6.934 ; 7.032 ;
; ADDR[6]    ; DATA[7]     ; 7.497 ; 7.399 ; 7.399 ; 7.497 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.174 ; 7.174 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.228 ; 6.228 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.986 ;       ;       ; 5.986 ;
; DATA[1]    ; PD_PORT[1]  ; 6.352 ;       ;       ; 6.352 ;
; DATA[2]    ; PD_PORT[2]  ; 6.432 ;       ;       ; 6.432 ;
; DATA[3]    ; PD_PORT[3]  ; 7.007 ;       ;       ; 7.007 ;
; DATA[4]    ; PD_PORT[4]  ; 6.451 ;       ;       ; 6.451 ;
; DATA[5]    ; PD_PORT[5]  ; 7.205 ;       ;       ; 7.205 ;
; DATA[6]    ; PD_PORT[6]  ; 6.380 ;       ;       ; 6.380 ;
; DATA[7]    ; PD_PORT[7]  ; 6.670 ;       ;       ; 6.670 ;
; INTA       ; _INT        ;       ; 6.300 ; 6.300 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 5.683 ;       ;       ; 5.683 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.736 ;       ;       ; 5.736 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.602 ;       ;       ; 6.602 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.701 ;       ;       ; 6.701 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.410 ;       ;       ; 6.410 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.220 ;       ;       ; 6.220 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.612 ;       ;       ; 6.612 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.206 ;       ;       ; 6.206 ;
; R_W        ; DATA[0]     ; 3.894 ; 6.435 ; 6.435 ; 3.894 ;
; R_W        ; DATA[1]     ; 4.571 ; 7.362 ; 7.362 ; 4.571 ;
; R_W        ; DATA[2]     ; 6.952 ; 5.077 ; 5.077 ; 6.952 ;
; R_W        ; DATA[4]     ; 3.895 ; 6.598 ; 6.598 ; 3.895 ;
; R_W        ; DATA[5]     ; 4.454 ; 6.995 ; 6.995 ; 4.454 ;
; R_W        ; DATA[6]     ; 3.990 ; 6.531 ; 6.531 ; 3.990 ;
; R_W        ; DATA[7]     ; 4.455 ; 6.996 ; 6.996 ; 4.455 ;
; R_W        ; DATA[8]     ; 6.652 ;       ;       ; 6.652 ;
; R_W        ; _LED_RD     ;       ; 6.635 ; 6.635 ;       ;
; R_W        ; _LED_WR     ; 6.607 ;       ;       ; 6.607 ;
; _AS        ; DATA[0]     ; 4.265 ; 4.167 ; 4.167 ; 4.265 ;
; _AS        ; DATA[1]     ; 5.333 ; 4.844 ; 4.844 ; 5.333 ;
; _AS        ; DATA[2]     ; 5.350 ; 4.691 ; 4.691 ; 5.350 ;
; _AS        ; DATA[4]     ; 4.569 ; 4.168 ; 4.168 ; 4.569 ;
; _AS        ; DATA[5]     ; 4.825 ; 4.727 ; 4.727 ; 4.825 ;
; _AS        ; DATA[6]     ; 4.361 ; 4.263 ; 4.263 ; 4.361 ;
; _AS        ; DATA[7]     ; 4.826 ; 4.728 ; 4.728 ; 4.826 ;
; _AS        ; DATA[8]     ;       ; 4.503 ; 4.503 ;       ;
; _AS        ; DATA_OE_    ; 5.696 ; 3.557 ; 3.557 ; 5.696 ;
; _AS        ; _LED_RD     ; 6.449 ;       ;       ; 6.449 ;
; _AS        ; _LED_WR     ; 6.415 ;       ;       ; 6.415 ;
; _CS        ; DATA[0]     ; 4.238 ; 4.140 ; 4.140 ; 4.238 ;
; _CS        ; DATA[1]     ; 5.306 ; 4.817 ; 4.817 ; 5.306 ;
; _CS        ; DATA[2]     ; 5.323 ; 4.664 ; 4.664 ; 5.323 ;
; _CS        ; DATA[4]     ; 4.542 ; 4.141 ; 4.141 ; 4.542 ;
; _CS        ; DATA[5]     ; 4.798 ; 4.700 ; 4.700 ; 4.798 ;
; _CS        ; DATA[6]     ; 4.334 ; 4.236 ; 4.236 ; 4.334 ;
; _CS        ; DATA[7]     ; 4.799 ; 4.701 ; 4.701 ; 4.799 ;
; _CS        ; DATA[8]     ;       ; 4.476 ; 4.476 ;       ;
; _CS        ; DATA_OE_    ; 3.449 ; 3.530 ; 3.530 ; 3.449 ;
; _CS        ; _LED_RD     ; 4.514 ;       ;       ; 4.514 ;
; _CS        ; _LED_WR     ; 4.480 ;       ;       ; 4.480 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.946 ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.332 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 5.036 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.450 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 5.036 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.460 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 5.036 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.478 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 5.036 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.478 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 5.044 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.654 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 5.054 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.654 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 5.064 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 5.352 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.478 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.825 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.352 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.311 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.299 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.946 ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.352 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.946 ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.362 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 3.960 ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 3.947 ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 3.950 ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 3.947 ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 3.950 ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.006 ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.006 ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.292 ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.403 ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.673 ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.403 ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 5.490 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.929 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 5.059 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 5.231 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 5.601 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 5.231 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.700 ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.206 ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.206 ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.592 ;      ; Rise       ; sclk            ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.485 ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 3.871 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.575 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 3.989 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.575 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 3.999 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.575 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.017 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.575 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.017 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.583 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.193 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.593 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.193 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.603 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.891 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.017 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.364 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 3.891 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 3.850 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 3.838 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.485 ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 3.891 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.485 ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 3.901 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 3.499 ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 3.486 ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 3.489 ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 3.486 ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 3.489 ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 3.545 ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 3.545 ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 3.831 ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.186 ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.456 ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.186 ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 5.273 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.712 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.842 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 5.014 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 5.384 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 5.014 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.700 ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.206 ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.206 ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.592 ;      ; Rise       ; sclk            ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.946     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.332     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 5.036     ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.450     ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 5.036     ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.460     ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 5.036     ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.478     ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 5.036     ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.478     ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 5.044     ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.654     ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 5.054     ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.654     ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 5.064     ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 5.352     ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.478     ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.825     ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.352     ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.311     ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.299     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.946     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.352     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.946     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.362     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 3.960     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 3.947     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 3.950     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 3.947     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 3.950     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.006     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.006     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.292     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.403     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.673     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.403     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 5.490     ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.929     ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 5.059     ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 5.231     ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 5.601     ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 5.231     ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.700     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.206     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.206     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.592     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.485     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 3.871     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.575     ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 3.989     ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.575     ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 3.999     ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.575     ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.017     ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.575     ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.017     ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.583     ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.193     ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.593     ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.193     ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.603     ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.891     ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.017     ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.364     ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 3.891     ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 3.850     ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 3.838     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.485     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 3.891     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.485     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 3.901     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 3.499     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 3.486     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 3.489     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 3.486     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 3.489     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 3.545     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 3.545     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 3.831     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.186     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.456     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.186     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 5.273     ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.712     ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.842     ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 5.014     ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 5.384     ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 5.014     ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.700     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.206     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.206     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.592     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+--------+---------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack ; -3.891 ; -36.551 ; 17.332   ; 20.583  ; 18.758              ;
;  n/a             ; -3.891 ; -36.551 ; N/A      ; N/A     ; N/A                 ;
;  sclk            ; 10.220 ; 0.215   ; 17.332   ; 20.583  ; 18.758              ;
; Design-wide TNS  ; -3.891 ; -36.551 ; 0.0      ; 0.0     ; 0.0                 ;
;  n/a             ; -3.891 ; -36.551 ; N/A      ; N/A     ; N/A                 ;
;  sclk            ; 0.000  ; 0.000   ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 5.277  ; 5.277  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 5.277  ; 5.277  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 8.237  ; 8.237  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 6.120  ; 6.120  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 14.330 ; 14.330 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.138  ; 0.138  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 4.503  ; 4.503  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 1.235  ; 1.235  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 1.221  ; 1.221  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 13.677 ; 13.677 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 12.103 ; 12.103 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 13.677 ; 13.677 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 14.527 ; 14.527 ; Rise       ; sclk            ;
; _AS        ; sclk       ; 6.264  ; 6.264  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 3.213  ; 3.213  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.329  ; 5.329  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.232  ; 4.232  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.329  ; 5.329  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 5.489  ; 5.489  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -2.247 ; -2.247 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -2.247 ; -2.247 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -2.713 ; -2.713 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.273 ; -2.273 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -2.878 ; -2.878 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.394  ; 0.394  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -1.937 ; -1.937 ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.070  ; 0.070  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.711  ; 0.711  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -1.970 ; -1.970 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -1.970 ; -1.970 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.529 ; -2.529 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -2.655 ; -2.655 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.450 ; -2.450 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -0.506 ; -0.506 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -1.866 ; -1.866 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -1.866 ; -1.866 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.259 ; -2.259 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -2.382 ; -2.382 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 13.213 ; 13.213 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 11.241 ; 11.241 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.429 ; 11.429 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.350 ; 10.350 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.432 ; 11.432 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.534 ; 10.534 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 12.921 ; 12.921 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 11.374 ; 11.374 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 12.813 ; 12.813 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 11.526 ; 11.526 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.617 ; 11.617 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 11.118 ; 11.118 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.742 ; 11.742 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.732 ; 10.732 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.348 ; 11.348 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.384 ; 11.384 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.940  ; 9.940  ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 13.213 ; 13.213 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 12.042 ; 12.042 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 12.263 ; 12.263 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 12.266 ; 12.266 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 11.922 ; 11.922 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 12.184 ; 12.184 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 11.603 ; 11.603 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 12.434 ; 12.434 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 12.318 ; 12.318 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 11.614 ; 11.614 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 11.664 ; 11.664 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 11.691 ; 11.691 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 11.975 ; 11.975 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 11.982 ; 11.982 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 11.619 ; 11.619 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 11.789 ; 11.789 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.477  ; 9.477  ; Rise       ; sclk            ;
; PDATA_OE_   ; sclk       ; 10.904 ; 10.904 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 15.120 ; 15.120 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 13.760 ; 13.760 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 13.939 ; 13.939 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 14.902 ; 14.902 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 15.120 ; 15.120 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 14.344 ; 14.344 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 14.438 ; 14.438 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 14.367 ; 14.367 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 13.346 ; 13.346 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.661  ; 7.661  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.399  ; 7.399  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 8.807  ; 8.807  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.145  ; 9.145  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 9.448  ; 9.448  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.476  ; 9.476  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 11.010 ; 11.010 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 9.451  ; 9.451  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 9.254  ; 9.254  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.562 ; 11.562 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.345 ; 11.345 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.244  ; 7.244  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 8.055  ; 8.055  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.865 ; 3.865 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.595 ; 4.595 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.735 ; 4.735 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.411 ; 4.411 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.746 ; 4.746 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.238 ; 4.238 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.739 ; 4.739 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.272 ; 4.272 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.739 ; 4.739 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.356 ; 4.356 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.830 ; 4.830 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.379 ; 4.379 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.855 ; 4.855 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.283 ; 4.283 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.529 ; 4.529 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.763 ; 4.763 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.297 ; 4.297 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.616 ; 4.616 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.217 ; 4.217 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.392 ; 4.392 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.204 ; 4.204 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.865 ; 3.865 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.204 ; 4.204 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 4.095 ; 4.095 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.491 ; 4.491 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.340 ; 4.340 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.597 ; 4.597 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.463 ; 4.463 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.501 ; 4.501 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.455 ; 4.455 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.480 ; 4.480 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.598 ; 4.598 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.718 ; 4.718 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.038 ; 4.038 ; Rise       ; sclk            ;
; PDATA_OE_   ; sclk       ; 4.290 ; 4.290 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.079 ; 4.079 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.079 ; 4.079 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.401 ; 4.401 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.651 ; 4.651 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.927 ; 4.927 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.495 ; 4.495 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.408 ; 4.408 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.604 ; 4.604 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.526 ; 4.526 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.595 ; 3.595 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.277 ; 3.277 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 3.950 ; 3.950 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.053 ; 4.053 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 3.884 ; 3.884 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.037 ; 4.037 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.408 ; 4.408 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 4.135 ; 4.135 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.831 ; 3.831 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.468 ; 4.468 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.440 ; 4.440 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.220 ; 3.220 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.717 ; 3.717 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 11.382 ;        ;        ; 11.382 ;
; ADDR[2]    ; DATA[1]     ; 14.555 ; 14.555 ; 14.555 ; 14.555 ;
; ADDR[2]    ; DATA[2]     ; 12.078 ; 15.365 ; 15.365 ; 12.078 ;
; ADDR[2]    ; DATA[4]     ; 12.050 ; 12.050 ; 12.050 ; 12.050 ;
; ADDR[2]    ; DATA[5]     ; 13.227 ;        ;        ; 13.227 ;
; ADDR[2]    ; DATA[6]     ; 11.682 ;        ;        ; 11.682 ;
; ADDR[2]    ; DATA[7]     ; 12.904 ;        ;        ; 12.904 ;
; ADDR[2]    ; DATA[8]     ;        ; 11.748 ; 11.748 ;        ;
; ADDR[2]    ; DATA_OE_    ; 8.691  ;        ;        ; 8.691  ;
; ADDR[3]    ; DATA[0]     ; 10.718 ; 11.111 ; 11.111 ; 10.718 ;
; ADDR[3]    ; DATA[1]     ; 14.699 ; 14.699 ; 14.699 ; 14.699 ;
; ADDR[3]    ; DATA[2]     ; 13.381 ; 14.701 ; 14.701 ; 13.381 ;
; ADDR[3]    ; DATA[4]     ; 12.194 ; 12.194 ; 12.194 ; 12.194 ;
; ADDR[3]    ; DATA[5]     ; 12.563 ; 12.956 ; 12.956 ; 12.563 ;
; ADDR[3]    ; DATA[6]     ; 11.018 ; 11.411 ; 11.411 ; 11.018 ;
; ADDR[3]    ; DATA[7]     ; 12.240 ; 12.633 ; 12.633 ; 12.240 ;
; ADDR[3]    ; DATA[8]     ; 11.892 ;        ;        ; 11.892 ;
; ADDR[3]    ; DATA_OE_    ; 8.843  ;        ;        ; 8.843  ;
; ADDR[3]    ; PD_PORT[0]  ; 8.841  ; 8.841  ; 8.841  ; 8.841  ;
; ADDR[3]    ; PD_PORT[1]  ; 9.643  ; 9.643  ; 9.643  ; 9.643  ;
; ADDR[3]    ; PD_PORT[2]  ; 10.562 ; 10.562 ; 10.562 ; 10.562 ;
; ADDR[3]    ; PD_PORT[3]  ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; ADDR[3]    ; PD_PORT[4]  ; 10.325 ; 10.325 ; 10.325 ; 10.325 ;
; ADDR[3]    ; PD_PORT[5]  ; 11.006 ; 11.006 ; 11.006 ; 11.006 ;
; ADDR[3]    ; PD_PORT[6]  ; 10.897 ; 10.897 ; 10.897 ; 10.897 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.864 ; 10.864 ; 10.864 ; 10.864 ;
; ADDR[4]    ; DATA[0]     ; 15.707 ;        ;        ; 15.707 ;
; ADDR[4]    ; DATA[1]     ; 19.295 ; 19.295 ; 19.295 ; 19.295 ;
; ADDR[4]    ; DATA[2]     ;        ; 19.030 ; 19.030 ;        ;
; ADDR[4]    ; DATA[4]     ; 16.790 ; 16.790 ; 16.790 ; 16.790 ;
; ADDR[4]    ; DATA[5]     ; 17.552 ;        ;        ; 17.552 ;
; ADDR[4]    ; DATA[6]     ; 16.007 ;        ;        ; 16.007 ;
; ADDR[4]    ; DATA[7]     ; 17.229 ;        ;        ; 17.229 ;
; ADDR[4]    ; DATA[8]     ;        ; 16.488 ; 16.488 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 13.440 ; 13.440 ;        ;
; ADDR[5]    ; DATA[0]     ; 16.369 ; 15.974 ; 15.974 ; 16.369 ;
; ADDR[5]    ; DATA[1]     ; 19.957 ; 19.957 ; 19.957 ; 19.957 ;
; ADDR[5]    ; DATA[2]     ; 19.957 ; 18.639 ; 18.639 ; 19.957 ;
; ADDR[5]    ; DATA[4]     ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; ADDR[5]    ; DATA[5]     ; 18.214 ; 17.819 ; 17.819 ; 18.214 ;
; ADDR[5]    ; DATA[6]     ; 16.669 ; 16.274 ; 16.274 ; 16.669 ;
; ADDR[5]    ; DATA[7]     ; 17.891 ; 17.496 ; 17.496 ; 17.891 ;
; ADDR[5]    ; DATA[8]     ;        ; 17.150 ; 17.150 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 14.093 ; 14.093 ;        ;
; ADDR[6]    ; DATA[0]     ; 16.338 ; 15.943 ; 15.943 ; 16.338 ;
; ADDR[6]    ; DATA[1]     ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; ADDR[6]    ; DATA[2]     ; 19.926 ; 18.608 ; 18.608 ; 19.926 ;
; ADDR[6]    ; DATA[4]     ; 17.421 ; 17.421 ; 17.421 ; 17.421 ;
; ADDR[6]    ; DATA[5]     ; 18.183 ; 17.788 ; 17.788 ; 18.183 ;
; ADDR[6]    ; DATA[6]     ; 16.638 ; 16.243 ; 16.243 ; 16.638 ;
; ADDR[6]    ; DATA[7]     ; 17.860 ; 17.465 ; 17.465 ; 17.860 ;
; ADDR[6]    ; DATA[8]     ;        ; 17.119 ; 17.119 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 14.062 ; 14.062 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.579 ;        ;        ; 13.579 ;
; DATA[1]    ; PD_PORT[1]  ; 14.599 ;        ;        ; 14.599 ;
; DATA[2]    ; PD_PORT[2]  ; 14.899 ;        ;        ; 14.899 ;
; DATA[3]    ; PD_PORT[3]  ; 16.542 ;        ;        ; 16.542 ;
; DATA[4]    ; PD_PORT[4]  ; 15.111 ;        ;        ; 15.111 ;
; DATA[5]    ; PD_PORT[5]  ; 17.640 ;        ;        ; 17.640 ;
; DATA[6]    ; PD_PORT[6]  ; 14.689 ;        ;        ; 14.689 ;
; DATA[7]    ; PD_PORT[7]  ; 15.637 ;        ;        ; 15.637 ;
; INTA       ; _INT        ;        ; 14.242 ; 14.242 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 12.736 ;        ;        ; 12.736 ;
; PD_PORT[1] ; PD_PORT[1]  ; 12.791 ;        ;        ; 12.791 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.158 ;        ;        ; 15.158 ;
; PD_PORT[3] ; PD_PORT[3]  ; 15.571 ;        ;        ; 15.571 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.725 ;        ;        ; 14.725 ;
; PD_PORT[5] ; PD_PORT[5]  ; 14.386 ;        ;        ; 14.386 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.282 ;        ;        ; 15.282 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.225 ;        ;        ; 14.225 ;
; R_W        ; DATA[0]     ; 9.775  ; 14.556 ; 14.556 ; 9.775  ;
; R_W        ; DATA[1]     ; 17.585 ; 17.585 ; 17.585 ; 17.585 ;
; R_W        ; DATA[2]     ; 17.077 ; 13.758 ; 13.758 ; 17.077 ;
; R_W        ; DATA[4]     ; 15.080 ; 15.080 ; 15.080 ; 15.080 ;
; R_W        ; DATA[5]     ; 11.620 ; 16.401 ; 16.401 ; 11.620 ;
; R_W        ; DATA[6]     ; 10.075 ; 14.856 ; 14.856 ; 10.075 ;
; R_W        ; DATA[7]     ; 11.297 ; 16.078 ; 16.078 ; 11.297 ;
; R_W        ; DATA[8]     ; 15.345 ;        ;        ; 15.345 ;
; R_W        ; _LED_RD     ;        ; 15.448 ; 15.448 ;        ;
; R_W        ; _LED_WR     ; 15.263 ;        ;        ; 15.263 ;
; _AS        ; DATA[0]     ; 11.145 ; 10.750 ; 10.750 ; 11.145 ;
; _AS        ; DATA[1]     ; 14.733 ; 14.733 ; 14.733 ; 14.733 ;
; _AS        ; DATA[2]     ; 14.733 ; 13.415 ; 13.415 ; 14.733 ;
; _AS        ; DATA[4]     ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; _AS        ; DATA[5]     ; 12.990 ; 12.595 ; 12.595 ; 12.990 ;
; _AS        ; DATA[6]     ; 11.445 ; 11.050 ; 11.050 ; 11.445 ;
; _AS        ; DATA[7]     ; 12.667 ; 12.272 ; 12.272 ; 12.667 ;
; _AS        ; DATA[8]     ;        ; 11.926 ; 11.926 ;        ;
; _AS        ; DATA_OE_    ; 12.500 ; 8.869  ; 8.869  ; 12.500 ;
; _AS        ; _LED_RD     ; 15.166 ;        ;        ; 15.166 ;
; _AS        ; _LED_WR     ; 14.970 ;        ;        ; 14.970 ;
; _CS        ; DATA[0]     ; 11.167 ; 10.772 ; 10.772 ; 11.167 ;
; _CS        ; DATA[1]     ; 14.755 ; 14.755 ; 14.755 ; 14.755 ;
; _CS        ; DATA[2]     ; 14.755 ; 13.437 ; 13.437 ; 14.755 ;
; _CS        ; DATA[4]     ; 12.250 ; 12.250 ; 12.250 ; 12.250 ;
; _CS        ; DATA[5]     ; 13.012 ; 12.617 ; 12.617 ; 13.012 ;
; _CS        ; DATA[6]     ; 11.467 ; 11.072 ; 11.072 ; 11.467 ;
; _CS        ; DATA[7]     ; 12.689 ; 12.294 ; 12.294 ; 12.689 ;
; _CS        ; DATA[8]     ;        ; 11.948 ; 11.948 ;        ;
; _CS        ; DATA_OE_    ; 8.583  ; 8.891  ; 8.891  ; 8.583  ;
; _CS        ; _LED_RD     ; 12.115 ;        ;        ; 12.115 ;
; _CS        ; _LED_WR     ; 11.919 ;        ;        ; 11.919 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.205 ;       ;       ; 4.205 ;
; ADDR[2]    ; DATA[1]     ; 5.037 ; 5.273 ; 5.273 ; 5.037 ;
; ADDR[2]    ; DATA[2]     ; 4.538 ; 4.863 ; 4.863 ; 4.538 ;
; ADDR[2]    ; DATA[4]     ; 4.361 ; 4.509 ; 4.509 ; 4.361 ;
; ADDR[2]    ; DATA[5]     ; 4.765 ;       ;       ; 4.765 ;
; ADDR[2]    ; DATA[6]     ; 4.301 ;       ;       ; 4.301 ;
; ADDR[2]    ; DATA[7]     ; 4.766 ;       ;       ; 4.766 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.443 ; 4.443 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.525 ;       ;       ; 3.525 ;
; ADDR[3]    ; DATA[0]     ; 4.133 ; 4.261 ; 4.261 ; 4.133 ;
; ADDR[3]    ; DATA[1]     ; 4.810 ; 5.329 ; 5.329 ; 4.810 ;
; ADDR[3]    ; DATA[2]     ; 4.919 ; 4.309 ; 4.309 ; 4.919 ;
; ADDR[3]    ; DATA[4]     ; 4.134 ; 4.565 ; 4.565 ; 4.134 ;
; ADDR[3]    ; DATA[5]     ; 4.693 ; 4.821 ; 4.821 ; 4.693 ;
; ADDR[3]    ; DATA[6]     ; 4.229 ; 4.357 ; 4.357 ; 4.229 ;
; ADDR[3]    ; DATA[7]     ; 4.694 ; 4.822 ; 4.822 ; 4.694 ;
; ADDR[3]    ; DATA[8]     ; 4.499 ;       ;       ; 4.499 ;
; ADDR[3]    ; DATA_OE_    ; 3.554 ;       ;       ; 3.554 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.483 ; 3.483 ; 3.483 ; 3.483 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.295 ; 4.295 ; 4.295 ; 4.295 ;
; ADDR[3]    ; PD_PORT[4]  ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.112 ; 4.112 ; 4.112 ; 4.112 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.178 ; 4.178 ; 4.178 ; 4.178 ;
; ADDR[3]    ; PD_PORT[7]  ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; ADDR[4]    ; DATA[0]     ; 6.594 ;       ;       ; 6.594 ;
; ADDR[4]    ; DATA[1]     ; 7.271 ; 7.857 ; 7.857 ; 7.271 ;
; ADDR[4]    ; DATA[2]     ;       ; 6.911 ; 6.911 ;       ;
; ADDR[4]    ; DATA[4]     ; 6.595 ; 7.093 ; 7.093 ; 6.595 ;
; ADDR[4]    ; DATA[5]     ; 7.154 ;       ;       ; 7.154 ;
; ADDR[4]    ; DATA[6]     ; 6.690 ;       ;       ; 6.690 ;
; ADDR[4]    ; DATA[7]     ; 7.155 ;       ;       ; 7.155 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.027 ; 7.027 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.085 ; 6.085 ;       ;
; ADDR[5]    ; DATA[0]     ; 6.983 ; 6.885 ; 6.885 ; 6.983 ;
; ADDR[5]    ; DATA[1]     ; 8.051 ; 7.562 ; 7.562 ; 8.051 ;
; ADDR[5]    ; DATA[2]     ; 8.068 ; 7.409 ; 7.409 ; 8.068 ;
; ADDR[5]    ; DATA[4]     ; 7.287 ; 6.886 ; 6.886 ; 7.287 ;
; ADDR[5]    ; DATA[5]     ; 7.543 ; 7.445 ; 7.445 ; 7.543 ;
; ADDR[5]    ; DATA[6]     ; 7.079 ; 6.981 ; 6.981 ; 7.079 ;
; ADDR[5]    ; DATA[7]     ; 7.544 ; 7.446 ; 7.446 ; 7.544 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.221 ; 7.221 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.275 ; 6.275 ;       ;
; ADDR[6]    ; DATA[0]     ; 6.936 ; 6.838 ; 6.838 ; 6.936 ;
; ADDR[6]    ; DATA[1]     ; 8.004 ; 7.515 ; 7.515 ; 8.004 ;
; ADDR[6]    ; DATA[2]     ; 8.021 ; 7.362 ; 7.362 ; 8.021 ;
; ADDR[6]    ; DATA[4]     ; 7.240 ; 6.839 ; 6.839 ; 7.240 ;
; ADDR[6]    ; DATA[5]     ; 7.496 ; 7.398 ; 7.398 ; 7.496 ;
; ADDR[6]    ; DATA[6]     ; 7.032 ; 6.934 ; 6.934 ; 7.032 ;
; ADDR[6]    ; DATA[7]     ; 7.497 ; 7.399 ; 7.399 ; 7.497 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.174 ; 7.174 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.228 ; 6.228 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.986 ;       ;       ; 5.986 ;
; DATA[1]    ; PD_PORT[1]  ; 6.352 ;       ;       ; 6.352 ;
; DATA[2]    ; PD_PORT[2]  ; 6.432 ;       ;       ; 6.432 ;
; DATA[3]    ; PD_PORT[3]  ; 7.007 ;       ;       ; 7.007 ;
; DATA[4]    ; PD_PORT[4]  ; 6.451 ;       ;       ; 6.451 ;
; DATA[5]    ; PD_PORT[5]  ; 7.205 ;       ;       ; 7.205 ;
; DATA[6]    ; PD_PORT[6]  ; 6.380 ;       ;       ; 6.380 ;
; DATA[7]    ; PD_PORT[7]  ; 6.670 ;       ;       ; 6.670 ;
; INTA       ; _INT        ;       ; 6.300 ; 6.300 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 5.683 ;       ;       ; 5.683 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.736 ;       ;       ; 5.736 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.602 ;       ;       ; 6.602 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.701 ;       ;       ; 6.701 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.410 ;       ;       ; 6.410 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.220 ;       ;       ; 6.220 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.612 ;       ;       ; 6.612 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.206 ;       ;       ; 6.206 ;
; R_W        ; DATA[0]     ; 3.894 ; 6.435 ; 6.435 ; 3.894 ;
; R_W        ; DATA[1]     ; 4.571 ; 7.362 ; 7.362 ; 4.571 ;
; R_W        ; DATA[2]     ; 6.952 ; 5.077 ; 5.077 ; 6.952 ;
; R_W        ; DATA[4]     ; 3.895 ; 6.598 ; 6.598 ; 3.895 ;
; R_W        ; DATA[5]     ; 4.454 ; 6.995 ; 6.995 ; 4.454 ;
; R_W        ; DATA[6]     ; 3.990 ; 6.531 ; 6.531 ; 3.990 ;
; R_W        ; DATA[7]     ; 4.455 ; 6.996 ; 6.996 ; 4.455 ;
; R_W        ; DATA[8]     ; 6.652 ;       ;       ; 6.652 ;
; R_W        ; _LED_RD     ;       ; 6.635 ; 6.635 ;       ;
; R_W        ; _LED_WR     ; 6.607 ;       ;       ; 6.607 ;
; _AS        ; DATA[0]     ; 4.265 ; 4.167 ; 4.167 ; 4.265 ;
; _AS        ; DATA[1]     ; 5.333 ; 4.844 ; 4.844 ; 5.333 ;
; _AS        ; DATA[2]     ; 5.350 ; 4.691 ; 4.691 ; 5.350 ;
; _AS        ; DATA[4]     ; 4.569 ; 4.168 ; 4.168 ; 4.569 ;
; _AS        ; DATA[5]     ; 4.825 ; 4.727 ; 4.727 ; 4.825 ;
; _AS        ; DATA[6]     ; 4.361 ; 4.263 ; 4.263 ; 4.361 ;
; _AS        ; DATA[7]     ; 4.826 ; 4.728 ; 4.728 ; 4.826 ;
; _AS        ; DATA[8]     ;       ; 4.503 ; 4.503 ;       ;
; _AS        ; DATA_OE_    ; 5.696 ; 3.557 ; 3.557 ; 5.696 ;
; _AS        ; _LED_RD     ; 6.449 ;       ;       ; 6.449 ;
; _AS        ; _LED_WR     ; 6.415 ;       ;       ; 6.415 ;
; _CS        ; DATA[0]     ; 4.238 ; 4.140 ; 4.140 ; 4.238 ;
; _CS        ; DATA[1]     ; 5.306 ; 4.817 ; 4.817 ; 5.306 ;
; _CS        ; DATA[2]     ; 5.323 ; 4.664 ; 4.664 ; 5.323 ;
; _CS        ; DATA[4]     ; 4.542 ; 4.141 ; 4.141 ; 4.542 ;
; _CS        ; DATA[5]     ; 4.798 ; 4.700 ; 4.700 ; 4.798 ;
; _CS        ; DATA[6]     ; 4.334 ; 4.236 ; 4.236 ; 4.334 ;
; _CS        ; DATA[7]     ; 4.799 ; 4.701 ; 4.701 ; 4.799 ;
; _CS        ; DATA[8]     ;       ; 4.476 ; 4.476 ;       ;
; _CS        ; DATA_OE_    ; 3.449 ; 3.530 ; 3.530 ; 3.449 ;
; _CS        ; _LED_RD     ; 4.514 ;       ;       ; 4.514 ;
; _CS        ; _LED_WR     ; 4.480 ;       ;       ; 4.480 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 2057     ; 142      ; 4        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 2057     ; 142      ; 4        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 0        ; 11       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 0        ; 11       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 14    ; 14   ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 795   ; 795  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 676   ; 676  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan  3 15:48:09 2023
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PDS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.891
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.891        -3.891 n/a 
    Info (332119):    10.220         0.000 sclk 
Info (332146): Worst-case hold slack is -31.417
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -31.417       -31.417 n/a 
    Info (332119):     0.499         0.000 sclk 
Info (332146): Worst-case recovery slack is 17.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.332         0.000 sclk 
Info (332146): Worst-case removal slack is 21.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    21.337         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 18.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.758         0.000 sclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PDS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 1.470
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.470         0.000 n/a 
    Info (332119):    16.702         0.000 sclk 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -36.551
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -36.551       -36.551 n/a 
    Info (332119):     0.215         0.000 sclk 
Info (332146): Worst-case recovery slack is 18.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.745         0.000 sclk 
Info (332146): Worst-case removal slack is 20.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    20.583         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 19.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.000         0.000 sclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Tue Jan  3 15:48:10 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


