Reading OpenROAD database at '/home/camila/my_designs/unic-cass/unic-cass-ihp-uart-alu/constraints/runs/RUN_2025-09-09_21-56-49/42-openroad-resizertimingpostgrt/top.odb'…
Reading library file at '/home/camila/.volare/volare/sky130/versions/0fe599b2afb6708d281543108caf8310912f54af/sky130A/libs.ref/sky130_fd_sc_hd/lib/sky130_fd_sc_hd__tt_025C_1v80.lib'…
Reading design constraints file at '/nix/store/ss2cw3sxbrwwx9jl0rrppbw4kgcmgi2n-python3-3.11.9-env/lib/python3.11/site-packages/openlane/scripts/base.sdc'…
[WARNING STA-0366] port 'clk' not found.
[INFO] Using clock clk…
[INFO] Setting output delay to: 20
[INFO] Setting input delay to: 20
[WARNING STA-0366] port 'clk' not found.
[INFO] Setting load to: 0.033442
[INFO] Setting clock uncertainty to: 0.15
[INFO] Setting clock transition to: 0.1499999999999999944488848768742172978818416595458984375
[WARNING STA-0419] transition time can not be specified for virtual clocks.
[INFO] Setting timing derate to: 5%
[WARNING STA-0450] virtual clock clk can not be propagated.
[INFO] Setting RC values…
%OL_CREATE_REPORT min.rpt

===========================================================================
report_checks -path_delay min (Hold)
============================================================================
======================= nom_tt_025C_1v80 Corner ===================================

No paths found.

%OL_END_REPORT
%OL_CREATE_REPORT max.rpt

===========================================================================
report_checks -path_delay max (Setup)
============================================================================
======================= nom_tt_025C_1v80 Corner ===================================

No paths found.

%OL_END_REPORT
%OL_CREATE_REPORT checks.rpt

===========================================================================
report_checks -unconstrained
===========================================================================
======================= nom_tt_025C_1v80 Corner ===================================

Startpoint: i_uartRx (input port clocked by clk)
Endpoint: uartUnit.fifoRX._141_ (rising edge-triggered flip-flop)
Path Group: unconstrained
Path Type: max

Fanout         Cap        Slew       Delay        Time   Description
---------------------------------------------------------------------------------------------
                                 20.000000   20.000000 ^ input external delay
     1    0.003350    0.022112    0.012257   20.012257 ^ i_uartRx (in)
                                                         i_uartRx (net)
                      0.022112    0.000000   20.012257 ^ input3/A (sky130_fd_sc_hd__dlymetal6s2s_1)
     5    0.017545    0.191970    0.184320   20.196577 ^ input3/X (sky130_fd_sc_hd__dlymetal6s2s_1)
                                                         net3 (net)
                      0.191972    0.000593   20.197170 ^ uartUnit.uartRxUnit._093_/A (sky130_fd_sc_hd__and2_2)
     6    0.021693    0.122985    0.244540   20.441711 ^ uartUnit.uartRxUnit._093_/X (sky130_fd_sc_hd__and2_2)
                                                         uartUnit.fifoRX.i_write_fifo (net)
                      0.122991    0.000989   20.442701 ^ uartUnit.fifoRX._067_/A (sky130_fd_sc_hd__inv_2)
     5    0.013762    0.049280    0.070560   20.513262 v uartUnit.fifoRX._067_/Y (sky130_fd_sc_hd__inv_2)
                                                         uartUnit.fifoRX._044_ (net)
                      0.049280    0.000199   20.513460 v uartUnit.fifoRX._076_/B (sky130_fd_sc_hd__nor2_1)
     4    0.013519    0.253745    0.214705   20.728165 ^ uartUnit.fifoRX._076_/Y (sky130_fd_sc_hd__nor2_1)
                                                         uartUnit.fifoRX._045_ (net)
                      0.253745    0.000414   20.728579 ^ uartUnit.fifoRX._077_/B (sky130_fd_sc_hd__and3b_4)
     8    0.042560    0.161791    0.334092   21.062670 ^ uartUnit.fifoRX._077_/X (sky130_fd_sc_hd__and3b_4)
                                                         uartUnit.fifoRX._046_ (net)
                      0.161810    0.001814   21.064484 ^ uartUnit.fifoRX._083_/S (sky130_fd_sc_hd__mux2_1)
     1    0.003662    0.060282    0.343118   21.407602 v uartUnit.fifoRX._083_/X (sky130_fd_sc_hd__mux2_1)
                                                         uartUnit.fifoRX._007_ (net)
                      0.060282    0.000128   21.407730 v uartUnit.fifoRX._141_/D (sky130_fd_sc_hd__dfxtp_1)
                                             21.407730   data arrival time
---------------------------------------------------------------------------------------------
(Path is unconstrained)




===========================================================================
report_checks --slack_max -0.01
============================================================================
======================= nom_tt_025C_1v80 Corner ===================================

No paths found.


===========================================================================
 report_check_types -max_slew -max_cap -max_fanout -violators
============================================================================
======================= nom_tt_025C_1v80 Corner ===================================



===========================================================================
report_parasitic_annotation -report_unannotated
============================================================================
Found 0 unannotated drivers.
Found 0 partially unannotated drivers.

===========================================================================
max slew violation count 0
Writing metric design__max_slew_violation__count__corner:nom_tt_025C_1v80: 0
max fanout violation count 0
Writing metric design__max_fanout_violation__count__corner:nom_tt_025C_1v80: 0
max cap violation count 0
Writing metric design__max_cap_violation__count__corner:nom_tt_025C_1v80: 0
============================================================================

===========================================================================
check_setup -verbose -unconstrained_endpoints -multiple_clock -no_clock -no_input_delay -loops -generated_clocks
===========================================================================
Warning: There are 166 unclocked register/latch pins.
  alu_uart_interfaceUnit._188_/CLK
  alu_uart_interfaceUnit._189_/CLK
  alu_uart_interfaceUnit._190_/CLK
  alu_uart_interfaceUnit._191_/CLK
  alu_uart_interfaceUnit._192_/CLK
  alu_uart_interfaceUnit._193_/CLK
  alu_uart_interfaceUnit._194_/CLK
  alu_uart_interfaceUnit._195_/CLK
  alu_uart_interfaceUnit._196_/CLK
  alu_uart_interfaceUnit._197_/CLK
  alu_uart_interfaceUnit._198_/CLK
  alu_uart_interfaceUnit._199_/CLK
  alu_uart_interfaceUnit._200_/CLK
  alu_uart_interfaceUnit._201_/CLK
  alu_uart_interfaceUnit._202_/CLK
  alu_uart_interfaceUnit._203_/CLK
  alu_uart_interfaceUnit._204_/CLK
  alu_uart_interfaceUnit._205_/CLK
  alu_uart_interfaceUnit._206_/CLK
  alu_uart_interfaceUnit._207_/CLK
  alu_uart_interfaceUnit._208_/CLK
  alu_uart_interfaceUnit._209_/CLK
  alu_uart_interfaceUnit._210_/CLK
  alu_uart_interfaceUnit._211_/CLK
  alu_uart_interfaceUnit._212_/CLK
  alu_uart_interfaceUnit._213_/CLK
  alu_uart_interfaceUnit._214_/CLK
  alu_uart_interfaceUnit._215_/CLK
  alu_uart_interfaceUnit._216_/CLK
  alu_uart_interfaceUnit._217_/CLK
  alu_uart_interfaceUnit._218_/CLK
  alu_uart_interfaceUnit._219_/CLK
  alu_uart_interfaceUnit._220_/CLK
  alu_uart_interfaceUnit._221_/CLK
  alu_uart_interfaceUnit._222_/CLK
  alu_uart_interfaceUnit._223_/CLK
  alu_uart_interfaceUnit._224_/CLK
  alu_uart_interfaceUnit._225_/CLK
  uartUnit.baud_rateUnit._61_/CLK
  uartUnit.baud_rateUnit._62_/CLK
  uartUnit.baud_rateUnit._63_/CLK
  uartUnit.baud_rateUnit._64_/CLK
  uartUnit.baud_rateUnit._65_/CLK
  uartUnit.baud_rateUnit._66_/CLK
  uartUnit.baud_rateUnit._67_/CLK
  uartUnit.baud_rateUnit._68_/CLK
  uartUnit.baud_rateUnit._69_/CLK
  uartUnit.fifoRX._136_/CLK
  uartUnit.fifoRX._137_/CLK
  uartUnit.fifoRX._138_/CLK
  uartUnit.fifoRX._139_/CLK
  uartUnit.fifoRX._140_/CLK
  uartUnit.fifoRX._141_/CLK
  uartUnit.fifoRX._142_/CLK
  uartUnit.fifoRX._143_/CLK
  uartUnit.fifoRX._144_/CLK
  uartUnit.fifoRX._145_/CLK
  uartUnit.fifoRX._146_/CLK
  uartUnit.fifoRX._147_/CLK
  uartUnit.fifoRX._148_/CLK
  uartUnit.fifoRX._149_/CLK
  uartUnit.fifoRX._150_/CLK
  uartUnit.fifoRX._151_/CLK
  uartUnit.fifoRX._152_/CLK
  uartUnit.fifoRX._153_/CLK
  uartUnit.fifoRX._154_/CLK
  uartUnit.fifoRX._155_/CLK
  uartUnit.fifoRX._156_/CLK
  uartUnit.fifoRX._157_/CLK
  uartUnit.fifoRX._158_/CLK
  uartUnit.fifoRX._159_/CLK
  uartUnit.fifoRX._160_/CLK
  uartUnit.fifoRX._161_/CLK
  uartUnit.fifoRX._162_/CLK
  uartUnit.fifoRX._163_/CLK
  uartUnit.fifoRX._164_/CLK
  uartUnit.fifoRX._165_/CLK
  uartUnit.fifoRX._166_/CLK
  uartUnit.fifoRX._167_/CLK
  uartUnit.fifoRX._168_/CLK
  uartUnit.fifoRX._169_/CLK
  uartUnit.fifoRX._170_/CLK
  uartUnit.fifoRX._171_/CLK
  uartUnit.fifoRX._172_/CLK
  uartUnit.fifoRX._173_/CLK
  uartUnit.fifoRX._174_/CLK
  uartUnit.fifoRX._175_/CLK
  uartUnit.fifoTX._136_/CLK
  uartUnit.fifoTX._137_/CLK
  uartUnit.fifoTX._138_/CLK
  uartUnit.fifoTX._139_/CLK
  uartUnit.fifoTX._140_/CLK
  uartUnit.fifoTX._141_/CLK
  uartUnit.fifoTX._142_/CLK
  uartUnit.fifoTX._143_/CLK
  uartUnit.fifoTX._144_/CLK
  uartUnit.fifoTX._145_/CLK
  uartUnit.fifoTX._146_/CLK
  uartUnit.fifoTX._147_/CLK
  uartUnit.fifoTX._148_/CLK
  uartUnit.fifoTX._149_/CLK
  uartUnit.fifoTX._150_/CLK
  uartUnit.fifoTX._151_/CLK
  uartUnit.fifoTX._152_/CLK
  uartUnit.fifoTX._153_/CLK
  uartUnit.fifoTX._154_/CLK
  uartUnit.fifoTX._155_/CLK
  uartUnit.fifoTX._156_/CLK
  uartUnit.fifoTX._157_/CLK
  uartUnit.fifoTX._158_/CLK
  uartUnit.fifoTX._159_/CLK
  uartUnit.fifoTX._160_/CLK
  uartUnit.fifoTX._161_/CLK
  uartUnit.fifoTX._162_/CLK
  uartUnit.fifoTX._163_/CLK
  uartUnit.fifoTX._164_/CLK
  uartUnit.fifoTX._165_/CLK
  uartUnit.fifoTX._166_/CLK
  uartUnit.fifoTX._167_/CLK
  uartUnit.fifoTX._168_/CLK
  uartUnit.fifoTX._169_/CLK
  uartUnit.fifoTX._170_/CLK
  uartUnit.fifoTX._171_/CLK
  uartUnit.fifoTX._172_/CLK
  uartUnit.fifoTX._173_/CLK
  uartUnit.fifoTX._174_/CLK
  uartUnit.fifoTX._175_/CLK
  uartUnit.uartRxUnit._137_/CLK
  uartUnit.uartRxUnit._138_/CLK
  uartUnit.uartRxUnit._139_/CLK
  uartUnit.uartRxUnit._140_/CLK
  uartUnit.uartRxUnit._141_/CLK
  uartUnit.uartRxUnit._142_/CLK
  uartUnit.uartRxUnit._143_/CLK
  uartUnit.uartRxUnit._144_/CLK
  uartUnit.uartRxUnit._145_/CLK
  uartUnit.uartRxUnit._146_/CLK
  uartUnit.uartRxUnit._147_/CLK
  uartUnit.uartRxUnit._148_/CLK
  uartUnit.uartRxUnit._149_/CLK
  uartUnit.uartRxUnit._150_/CLK
  uartUnit.uartRxUnit._151_/CLK
  uartUnit.uartRxUnit._152_/CLK
  uartUnit.uartRxUnit._153_/CLK
  uartUnit.uartRxUnit._154_/CLK
  uartUnit.uartRxUnit._155_/CLK
  uartUnit.uartTxUnit._155_/CLK
  uartUnit.uartTxUnit._156_/CLK
  uartUnit.uartTxUnit._157_/CLK
  uartUnit.uartTxUnit._158_/CLK
  uartUnit.uartTxUnit._159_/CLK
  uartUnit.uartTxUnit._160_/CLK
  uartUnit.uartTxUnit._161_/CLK
  uartUnit.uartTxUnit._162_/CLK
  uartUnit.uartTxUnit._163_/CLK
  uartUnit.uartTxUnit._164_/CLK
  uartUnit.uartTxUnit._165_/CLK
  uartUnit.uartTxUnit._166_/CLK
  uartUnit.uartTxUnit._167_/CLK
  uartUnit.uartTxUnit._168_/CLK
  uartUnit.uartTxUnit._169_/CLK
  uartUnit.uartTxUnit._170_/CLK
  uartUnit.uartTxUnit._171_/CLK
  uartUnit.uartTxUnit._172_/CLK
  uartUnit.uartTxUnit._173_/CLK
  uartUnit.uartTxUnit._174_/CLK
Warning: There are 167 unconstrained endpoints.
  o_uartTx
  alu_uart_interfaceUnit._188_/D
  alu_uart_interfaceUnit._189_/D
  alu_uart_interfaceUnit._190_/D
  alu_uart_interfaceUnit._191_/D
  alu_uart_interfaceUnit._192_/D
  alu_uart_interfaceUnit._193_/D
  alu_uart_interfaceUnit._194_/D
  alu_uart_interfaceUnit._195_/D
  alu_uart_interfaceUnit._196_/D
  alu_uart_interfaceUnit._197_/D
  alu_uart_interfaceUnit._198_/D
  alu_uart_interfaceUnit._199_/D
  alu_uart_interfaceUnit._200_/D
  alu_uart_interfaceUnit._201_/D
  alu_uart_interfaceUnit._202_/D
  alu_uart_interfaceUnit._203_/D
  alu_uart_interfaceUnit._204_/D
  alu_uart_interfaceUnit._205_/D
  alu_uart_interfaceUnit._206_/D
  alu_uart_interfaceUnit._207_/D
  alu_uart_interfaceUnit._208_/D
  alu_uart_interfaceUnit._209_/D
  alu_uart_interfaceUnit._210_/D
  alu_uart_interfaceUnit._211_/D
  alu_uart_interfaceUnit._212_/D
  alu_uart_interfaceUnit._213_/D
  alu_uart_interfaceUnit._214_/D
  alu_uart_interfaceUnit._215_/D
  alu_uart_interfaceUnit._216_/D
  alu_uart_interfaceUnit._217_/D
  alu_uart_interfaceUnit._218_/D
  alu_uart_interfaceUnit._219_/D
  alu_uart_interfaceUnit._220_/D
  alu_uart_interfaceUnit._221_/D
  alu_uart_interfaceUnit._222_/D
  alu_uart_interfaceUnit._223_/D
  alu_uart_interfaceUnit._224_/D
  alu_uart_interfaceUnit._225_/D
  uartUnit.baud_rateUnit._61_/D
  uartUnit.baud_rateUnit._62_/D
  uartUnit.baud_rateUnit._63_/D
  uartUnit.baud_rateUnit._64_/D
  uartUnit.baud_rateUnit._65_/D
  uartUnit.baud_rateUnit._66_/D
  uartUnit.baud_rateUnit._67_/D
  uartUnit.baud_rateUnit._68_/D
  uartUnit.baud_rateUnit._69_/D
  uartUnit.fifoRX._136_/D
  uartUnit.fifoRX._137_/D
  uartUnit.fifoRX._138_/D
  uartUnit.fifoRX._139_/D
  uartUnit.fifoRX._140_/D
  uartUnit.fifoRX._141_/D
  uartUnit.fifoRX._142_/D
  uartUnit.fifoRX._143_/D
  uartUnit.fifoRX._144_/D
  uartUnit.fifoRX._145_/D
  uartUnit.fifoRX._146_/D
  uartUnit.fifoRX._147_/D
  uartUnit.fifoRX._148_/D
  uartUnit.fifoRX._149_/D
  uartUnit.fifoRX._150_/D
  uartUnit.fifoRX._151_/D
  uartUnit.fifoRX._152_/D
  uartUnit.fifoRX._153_/D
  uartUnit.fifoRX._154_/D
  uartUnit.fifoRX._155_/D
  uartUnit.fifoRX._156_/D
  uartUnit.fifoRX._157_/D
  uartUnit.fifoRX._158_/D
  uartUnit.fifoRX._159_/D
  uartUnit.fifoRX._160_/D
  uartUnit.fifoRX._161_/D
  uartUnit.fifoRX._162_/D
  uartUnit.fifoRX._163_/D
  uartUnit.fifoRX._164_/D
  uartUnit.fifoRX._165_/D
  uartUnit.fifoRX._166_/D
  uartUnit.fifoRX._167_/D
  uartUnit.fifoRX._168_/D
  uartUnit.fifoRX._169_/D
  uartUnit.fifoRX._170_/D
  uartUnit.fifoRX._171_/D
  uartUnit.fifoRX._172_/D
  uartUnit.fifoRX._173_/D
  uartUnit.fifoRX._174_/D
  uartUnit.fifoRX._175_/D
  uartUnit.fifoTX._136_/D
  uartUnit.fifoTX._137_/D
  uartUnit.fifoTX._138_/D
  uartUnit.fifoTX._139_/D
  uartUnit.fifoTX._140_/D
  uartUnit.fifoTX._141_/D
  uartUnit.fifoTX._142_/D
  uartUnit.fifoTX._143_/D
  uartUnit.fifoTX._144_/D
  uartUnit.fifoTX._145_/D
  uartUnit.fifoTX._146_/D
  uartUnit.fifoTX._147_/D
  uartUnit.fifoTX._148_/D
  uartUnit.fifoTX._149_/D
  uartUnit.fifoTX._150_/D
  uartUnit.fifoTX._151_/D
  uartUnit.fifoTX._152_/D
  uartUnit.fifoTX._153_/D
  uartUnit.fifoTX._154_/D
  uartUnit.fifoTX._155_/D
  uartUnit.fifoTX._156_/D
  uartUnit.fifoTX._157_/D
  uartUnit.fifoTX._158_/D
  uartUnit.fifoTX._159_/D
  uartUnit.fifoTX._160_/D
  uartUnit.fifoTX._161_/D
  uartUnit.fifoTX._162_/D
  uartUnit.fifoTX._163_/D
  uartUnit.fifoTX._164_/D
  uartUnit.fifoTX._165_/D
  uartUnit.fifoTX._166_/D
  uartUnit.fifoTX._167_/D
  uartUnit.fifoTX._168_/D
  uartUnit.fifoTX._169_/D
  uartUnit.fifoTX._170_/D
  uartUnit.fifoTX._171_/D
  uartUnit.fifoTX._172_/D
  uartUnit.fifoTX._173_/D
  uartUnit.fifoTX._174_/D
  uartUnit.fifoTX._175_/D
  uartUnit.uartRxUnit._137_/D
  uartUnit.uartRxUnit._138_/D
  uartUnit.uartRxUnit._139_/D
  uartUnit.uartRxUnit._140_/D
  uartUnit.uartRxUnit._141_/D
  uartUnit.uartRxUnit._142_/D
  uartUnit.uartRxUnit._143_/D
  uartUnit.uartRxUnit._144_/D
  uartUnit.uartRxUnit._145_/D
  uartUnit.uartRxUnit._146_/D
  uartUnit.uartRxUnit._147_/D
  uartUnit.uartRxUnit._148_/D
  uartUnit.uartRxUnit._149_/D
  uartUnit.uartRxUnit._150_/D
  uartUnit.uartRxUnit._151_/D
  uartUnit.uartRxUnit._152_/D
  uartUnit.uartRxUnit._153_/D
  uartUnit.uartRxUnit._154_/D
  uartUnit.uartRxUnit._155_/D
  uartUnit.uartTxUnit._155_/D
  uartUnit.uartTxUnit._156_/D
  uartUnit.uartTxUnit._157_/D
  uartUnit.uartTxUnit._158_/D
  uartUnit.uartTxUnit._159_/D
  uartUnit.uartTxUnit._160_/D
  uartUnit.uartTxUnit._161_/D
  uartUnit.uartTxUnit._162_/D
  uartUnit.uartTxUnit._163_/D
  uartUnit.uartTxUnit._164_/D
  uartUnit.uartTxUnit._165_/D
  uartUnit.uartTxUnit._166_/D
  uartUnit.uartTxUnit._167_/D
  uartUnit.uartTxUnit._168_/D
  uartUnit.uartTxUnit._169_/D
  uartUnit.uartTxUnit._170_/D
  uartUnit.uartTxUnit._171_/D
  uartUnit.uartTxUnit._172_/D
  uartUnit.uartTxUnit._173_/D
  uartUnit.uartTxUnit._174_/D
%OL_END_REPORT
%OL_CREATE_REPORT power.rpt

===========================================================================
 report_power
============================================================================
======================= nom_tt_025C_1v80 Corner ===================================

Group                    Internal    Switching      Leakage        Total
                            Power        Power        Power        Power (Watts)
------------------------------------------------------------------------
Sequential           3.810966e-06 6.798944e-07 1.349806e-09 4.492210e-06  59.6%
Combinational        1.131192e-06 1.908201e-06 2.995602e-09 3.042389e-06  40.4%
Clock                0.000000e+00 0.000000e+00 3.175238e-10 3.175238e-10   0.0%
Macro                0.000000e+00 0.000000e+00 0.000000e+00 0.000000e+00   0.0%
Pad                  0.000000e+00 0.000000e+00 0.000000e+00 0.000000e+00   0.0%
------------------------------------------------------------------------
Total                4.942158e-06 2.588095e-06 4.662930e-09 7.534916e-06 100.0%
                            65.6%        34.3%         0.1%
Writing metric power__internal__total: 4.942157829646021e-6
Writing metric power__switching__total: 2.588095185274142e-6
Writing metric power__leakage__total: 4.66293004208751e-9
Writing metric power__total: 7.534916221629828e-6

%OL_END_REPORT
%OL_CREATE_REPORT skew.min.rpt

===========================================================================
Clock Skew (Hold)
============================================================================
Writing metric clock__skew__worst_hold__corner:nom_tt_025C_1v80: 0.0
======================= nom_tt_025C_1v80 Corner ===================================

Clock clk
No launch/capture paths found.

%OL_END_REPORT
%OL_CREATE_REPORT skew.max.rpt

===========================================================================
Clock Skew (Setup)
============================================================================
Writing metric clock__skew__worst_setup__corner:nom_tt_025C_1v80: 0.0
======================= nom_tt_025C_1v80 Corner ===================================

Clock clk
No launch/capture paths found.

%OL_END_REPORT
%OL_CREATE_REPORT ws.min.rpt

===========================================================================
Worst Slack (Hold)
============================================================================
Writing metric timing__hold__ws__corner:nom_tt_025C_1v80: 1.0000000433293989e+39
nom_tt_025C_1v80: 1.0000000433293989e+39
%OL_END_REPORT
%OL_CREATE_REPORT ws.max.rpt

===========================================================================
Worst Slack (Setup)
============================================================================
Writing metric timing__setup__ws__corner:nom_tt_025C_1v80: 1.0000000433293989e+39
nom_tt_025C_1v80: 1.0000000433293989e+39
%OL_END_REPORT
%OL_CREATE_REPORT tns.min.rpt

===========================================================================
Total Negative Slack (Hold)
============================================================================
Writing metric timing__hold__tns__corner:nom_tt_025C_1v80: 0.0
nom_tt_025C_1v80: 0.0
%OL_END_REPORT
%OL_CREATE_REPORT tns.max.rpt

===========================================================================
Total Negative Slack (Setup)
============================================================================
Writing metric timing__setup__tns__corner:nom_tt_025C_1v80: 0.0
nom_tt_025C_1v80: 0.0
%OL_END_REPORT
%OL_CREATE_REPORT wns.min.rpt

===========================================================================
Worst Negative Slack (Hold)
============================================================================
Writing metric timing__hold__wns__corner:nom_tt_025C_1v80: 0
nom_tt_025C_1v80: 0
%OL_END_REPORT
%OL_CREATE_REPORT wns.max.rpt

===========================================================================
Worst Negative Slack (Setup)
============================================================================
Writing metric timing__setup__wns__corner:nom_tt_025C_1v80: 0.0
nom_tt_025C_1v80: 0.0
%OL_END_REPORT
%OL_CREATE_REPORT violator_list.rpt

===========================================================================
Violator List
============================================================================
Writing metric timing__hold_vio__count__corner:nom_tt_025C_1v80: 0
Writing metric timing__hold_r2r__ws__corner:nom_tt_025C_1v80: 1e30
Writing metric timing__hold_r2r_vio__count__corner:nom_tt_025C_1v80: 0
Writing metric timing__setup_vio__count__corner:nom_tt_025C_1v80: 0
Writing metric timing__setup_r2r__ws__corner:nom_tt_025C_1v80: 1e30
Writing metric timing__setup_r2r_vio__count__corner:nom_tt_025C_1v80: 0
%OL_END_REPORT
%OL_CREATE_REPORT unpropagated.rpt
clk
%OL_END_REPORT
%OL_CREATE_REPORT clock.rpt
Clock: clk
Sources: 
Generated: no
Virtual: yes
Propagated: no
Period: 100.000000

===========================================================================
report_clock_properties
============================================================================
Clock                   Period          Waveform
----------------------------------------------------
clk                 100.000000    0.000000 50.000000

===========================================================================
report_clock_latency
============================================================================
Clock clk
rise -> rise
    min     max
0.000000 0.000000 source latency
20.468094         network latency uartUnit.uartRxUnit._155_/CLK
        20.880123 network latency uartUnit.fifoTX._146_/CLK
---------------
20.468094 20.880123 latency
        0.412030 skew

rise -> fall
    min     max
0.000000 0.000000 source latency
20.404711         network latency uartUnit.uartRxUnit._155_/CLK
        20.763187 network latency uartUnit.fifoTX._146_/CLK
---------------
20.404711 20.763187 latency
        0.358476 skew



===========================================================================
report_clock_min_period
============================================================================
clk period_min = 0.00 fmax = inf
%OL_END_REPORT
