
下面介绍PCIe SSD在PCIe协议层面导致性能损耗的因素。

# Encode和Decode

这个就是我们通常说的 8/10转换（Gen3 是 128/130，但是道理一样），简单来说就是对数据重新编码，从而保证链路上实际传输的时候“1”和“0”的总体比例相当，且不要过多连续的“1”或“0”。

同时把时钟信息嵌入数据流，避免高频时钟信号产生EMI的问题。

Gen1 或者 Gen2，正常的 1 个 Byte 数据，经过 8bit/10bit 转换在实际物理链路上传输的时候就变成了10 bit，也就是一个Symbol, 8bit/10bit转换会带来20%的性能损耗。

对 Gen3，由于是128/130编码，这部分性能损耗可以忽略。

# TLP Packet Overhead

**PCIe SSD** 通过 **MemWr** 或者 **CplD** 这两种 TLP 与主机**传输数据**，从图 5-68 中可以看出，整个 TLP 里 Payload 是有效的传输 Data，而 PCIe 协议在外面穿了一层又一层的衣服，Transaction Layer（事务层或传输层）、Link Layer（链路层）和PHY（物理层）分别在数据包（Payload）外增加了不少东西。PCIe必须靠这些东西来保证传输的可靠性。

PCIe 2.0 TLP格式:



`Transaction Layer`: TLP Header、ECRC; Data Link Layer: Sequence、LCRC; PHY Layer: Start、End 这些七七八八的加起来，大概每个 TLP 会带来 `20～30 Byte` 的额外开销。