<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:39.1339</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.09.29</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0141471</applicationNumber><claimCount>6</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치의 제조 방법</inventionTitle><inventionTitleEng>METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.10.21</openDate><openNumber>10-2025-0151271</openNumber><originalApplicationDate>2024.10.21</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-0143925</originalApplicationNumber><originalExaminationRequestDate>2025.09.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020240143925</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 반도체 장치의 제조 공정에 사용하는 마스크 수를 삭감한다. 또한, 포토리소그래피 공정 수를 삭감한다. 기판 위에 제 1 도전막을 형성하고, 제 1 도전막 위에 제 1 절연막을 형성하고, 제 1 절연막 위에 반도체막을 형성하고, 반도체막의 적어도 일부를 에칭하여 채널 영역을 포함한 반도체막을 형성하고, 채널 영역을 포함한 반도체막 위에 제 2 절연막을 형성하고, 제 2 절연막 위에 마스크를 형성하고, 제 2 절연막 중 채널 영역을 포함한 반도체막과 중첩되며 마스크와 중첩되지 않는 제 1 부분을 제거함과 동시에, 제 1 절연막 및 제 2 절연막 중 마스크 및 채널 영역을 포함한 반도체막과 중첩되지 않는 제 2 부분을 제거하는 제 1 공정을 수행하고, 제 1 공정 후에 마스크를 제거하고, 제 2 절연막의 적어도 일부 위에 채널 영역을 포함한 반도체막에 전기적으로 접속되는 제 2 도전막을 형성한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 발광 장치로서,기판 위의 제 1 도전막 및 제 2 도전막;상기 제 1 도전막 위의 영역 및 상기 제 2 도전막 위의 영역을 가지는 제 1 절연막;상기 제 1 절연막 위의 영역을 가지는 제 1 산화물 반도체막;상기 제 1 절연막 위의 영역을 가지는 제 2 산화물 반도체막;상기 제 1 산화물 반도체막 위의 영역 및 상기 제 2 산화물 반도체막 위의 영역을 가지는 제 2 절연막;상기 제 2 절연막 위의 영역을 가지는 제 3 도전막;상기 제 2 절연막 위의 영역을 가지는 제 4 도전막;상기 제 3 도전막 위의 영역 및 상기 제 4 도전막 위의 영역을 가지는 제 3 절연막;상기 제 3 절연막 위의 영역을 가지는 제 4 절연막;상기 제 4 절연막 위의 영역을 가지는 제 5 도전막; 및상기 제 5 도전막 위의 영역을 가지는 제 5 절연막을 가지고,상기 제 1 산화물 반도체막은 In, Ga, 및 Zn을 가지고,상기 제 2 산화물 반도체막은 In, Ga, 및 Zn을 가지고,상기 제 1 산화물 반도체막은 제 1 화소에 제공되고,상기 제 2 산화물 반도체막은 상기 제 1 화소와는 다른 영역에 제공되고,상기 제 1 화소는 유기 EL 소자를 가지고,상기 제 2 절연막은 상기 제 1 산화물 반도체막의 상면에 접하는 영역, 상기 제 1 산화물 반도체막의 측면에 접하는 영역, 상기 제 2 산화물 반도체막의 상면에 접하는 영역, 및 상기 제 2 산화물 반도체막의 측면에 접하는 영역을 가지고,상기 제 3 도전막은 상기 제 2 절연막에 제공된 제 1 개구에서 상기 제 2 산화물 반도체막의 상면에 접하는 영역과, 상기 제 1 절연막 및 상기 제 2 절연막에 제공된 제 2 개구에서 상기 제 1 도전막의 상면에 접하는 영역을 가지고,상기 제 4 도전막은 상기 제 2 절연막에 제공된 제 3 개구에서 상기 제 1 산화물 반도체막의 상면에 접하는 영역을 가지고,상기 제 5 도전막은 상기 제 1 산화물 반도체막과 중첩되는 영역과, 상기 제 2 산화물 반도체막과 중첩되는 영역을 가지고,상기 제 5 도전막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 5 절연막은 제 4 개구를 가지고,상기 제 5 절연막은 상기 제 4 절연막에 접하는 영역을 가지는, 발광 장치.</claim></claimInfo><claimInfo><claim>2. 발광 장치로서,제 1 도전막 및 제 2 도전막;상기 제 1 도전막 위의 영역 및 상기 제 2 도전막 위의 영역을 가지는 제 1 절연막;상기 제 1 절연막 위의 영역을 가지는 제 1 산화물 반도체막;상기 제 1 절연막 위의 영역을 가지는 제 2 산화물 반도체막;상기 제 1 산화물 반도체막 위의 영역 및 상기 제 2 산화물 반도체막 위의 영역을 가지는 제 2 절연막;상기 제 2 절연막 위의 영역을 가지는 제 3 도전막;상기 제 2 절연막 위의 영역을 가지는 제 4 도전막;상기 제 3 도전막 위의 영역 및 상기 제 4 도전막 위의 영역을 가지는 제 3 절연막;상기 제 3 절연막 위의 영역을 가지는 제 4 절연막;상기 제 4 절연막 위의 영역을 가지는 제 5 도전막; 및상기 제 5 도전막 위의 영역을 가지는 제 5 절연막을 가지고,상기 제 1 산화물 반도체막은 In을 가지고,상기 제 2 산화물 반도체막은 In을 가지고,상기 제 1 산화물 반도체막은 제 1 화소에 제공되고,상기 제 2 산화물 반도체막은 상기 제 1 화소와는 다른 영역에 제공되고,상기 제 1 화소는 유기 EL 소자를 가지고,상기 제 2 절연막은 상기 제 1 산화물 반도체막의 상면에 접하는 영역, 상기 제 1 산화물 반도체막의 측면에 접하는 영역, 상기 제 2 산화물 반도체막의 상면에 접하는 영역, 및 상기 제 2 산화물 반도체막의 측면에 접하는 영역을 가지고,상기 제 3 도전막은 상기 제 2 절연막에 제공된 제 1 개구에서 상기 제 2 산화물 반도체막의 상면에 접하는 영역과, 상기 제 1 절연막 및 상기 제 2 절연막에 제공된 제 2 개구에서 상기 제 1 도전막의 상면에 접하는 영역을 가지고,상기 제 4 도전막은 상기 제 2 절연막에 제공된 제 3 개구에서 상기 제 1 산화물 반도체막의 상면에 접하는 영역을 가지고,상기 제 5 도전막은 상기 제 1 산화물 반도체막과 중첩되는 영역과, 상기 제 2 산화물 반도체막과 중첩되는 영역을 가지고,상기 제 5 도전막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 5 절연막은 제 4 개구를 가지고,상기 제 5 절연막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 5 도전막은 투광성을 가지는 재료를 가지는, 발광 장치.</claim></claimInfo><claimInfo><claim>3. 발광 장치로서,제 1 도전막 및 제 2 도전막;상기 제 1 도전막 위의 영역 및 상기 제 2 도전막 위의 영역을 가지는 제 1 절연막;상기 제 1 절연막 위의 영역을 가지는 제 1 산화물 반도체막;상기 제 1 절연막 위의 영역을 가지는 제 2 산화물 반도체막;상기 제 1 산화물 반도체막 위의 영역 및 상기 제 2 산화물 반도체막 위의 영역을 가지는 제 2 절연막;상기 제 2 절연막 위의 영역을 가지는 제 3 도전막;상기 제 2 절연막 위의 영역을 가지는 제 4 도전막;상기 제 3 도전막 위의 영역 및 상기 제 4 도전막 위의 영역을 가지는 제 3 절연막;상기 제 3 절연막 위의 영역을 가지는 제 4 절연막;상기 제 4 절연막 위의 영역을 가지는 제 5 도전막; 및상기 제 5 도전막 위의 영역을 가지는 제 5 절연막을 가지고,상기 제 1 산화물 반도체막은 In, Ga, 및 Zn을 가지고,상기 제 2 산화물 반도체막은 In, Ga, 및 Zn을 가지고,상기 제 1 산화물 반도체막은 제 1 화소에 제공되고,상기 제 2 산화물 반도체막은 상기 제 1 화소와는 다른 영역에 제공되고,상기 제 1 화소는 유기 EL 소자를 가지고,상기 제 2 절연막은 상기 제 1 산화물 반도체막의 상면에 접하는 영역, 상기 제 1 산화물 반도체막의 측면에 접하는 영역, 상기 제 2 산화물 반도체막의 상면에 접하는 영역, 및 상기 제 2 산화물 반도체막의 측면에 접하는 영역을 가지고,상기 제 3 도전막은 상기 제 2 절연막에 제공된 제 1 개구에서 상기 제 2 산화물 반도체막의 상면에 접하는 영역과, 상기 제 1 절연막 및 상기 제 2 절연막에 제공된 제 2 개구에서 상기 제 1 도전막의 상면에 접하는 영역을 가지고,상기 제 4 도전막은 상기 제 2 절연막에 제공된 제 3 개구에서 상기 제 1 산화물 반도체막의 상면에 접하는 영역을 가지고,상기 제 5 도전막은 상기 제 1 산화물 반도체막과 중첩되는 영역과, 상기 제 2 산화물 반도체막과 중첩되는 영역을 가지고,상기 제 5 도전막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 5 절연막은 제 4 개구를 가지고,상기 제 5 절연막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 1 산화물 반도체막은 상기 제 2 도전막과 중첩되는 영역을 가지고,상기 제 2 산화물 반도체막은 상기 제 1 도전막과 중첩되는 영역을 가지는, 발광 장치.</claim></claimInfo><claimInfo><claim>4. 발광 장치로서,제 1 도전막 및 제 2 도전막;상기 제 1 도전막 위의 영역 및 상기 제 2 도전막 위의 영역을 가지는 제 1 절연막;상기 제 1 절연막 위의 영역을 가지는 제 1 산화물 반도체막;상기 제 1 절연막 위의 영역을 가지는 제 2 산화물 반도체막;상기 제 1 산화물 반도체막 위의 영역 및 상기 제 2 산화물 반도체막 위의 영역을 가지는 제 2 절연막;상기 제 2 절연막 위의 영역을 가지는 제 3 도전막;상기 제 2 절연막 위의 영역을 가지는 제 4 도전막;상기 제 3 도전막 위의 영역 및 상기 제 4 도전막 위의 영역을 가지는 제 3 절연막;상기 제 3 절연막 위의 영역을 가지는 제 4 절연막;상기 제 4 절연막 위의 영역을 가지는 제 5 도전막; 및상기 제 5 도전막 위의 영역을 가지는 제 5 절연막을 가지고,상기 제 1 산화물 반도체막은 In, Ga, 및 Zn을 가지고,상기 제 2 산화물 반도체막은 In, Ga, 및 Zn을 가지고,상기 제 1 산화물 반도체막은 제 1 화소에 제공되고,상기 제 2 산화물 반도체막은 상기 제 1 화소와는 다른 영역에 제공되고,상기 제 1 화소는 유기 EL 소자를 가지고,상기 제 2 절연막은 상기 제 1 산화물 반도체막의 상면에 접하는 영역, 상기 제 1 산화물 반도체막의 측면에 접하는 영역, 상기 제 2 산화물 반도체막의 상면에 접하는 영역, 및 상기 제 2 산화물 반도체막의 측면에 접하는 영역을 가지고,상기 제 3 도전막은 상기 제 2 절연막에 제공된 제 1 개구에서 상기 제 2 산화물 반도체막의 상면에 접하는 영역과, 상기 제 1 절연막 및 상기 제 2 절연막에 제공된 제 2 개구에서 상기 제 1 도전막의 상면에 접하는 영역을 가지고,상기 제 4 도전막은 상기 제 2 절연막에 제공된 제 3 개구에서 상기 제 1 산화물 반도체막의 상면에 접하는 영역을 가지고,상기 제 5 도전막은 상기 제 1 산화물 반도체막과 중첩되는 영역과, 상기 제 2 산화물 반도체막과 중첩되는 영역을 가지고,상기 제 5 도전막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 5 절연막은 제 4 개구를 가지고,상기 제 5 절연막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 4 개구는 상기 제 3 도전막과 상기 제 4 도전막과 같은 도전막으로 이루어지는 제 6 도전막과 중첩되는 영역을 가지는, 발광 장치.</claim></claimInfo><claimInfo><claim>5. 발광 장치로서,제 1 도전막 및 제 2 도전막;상기 제 1 도전막 위의 영역 및 상기 제 2 도전막 위의 영역을 가지는 제 1 절연막;상기 제 1 절연막 위의 영역을 가지는 제 1 산화물 반도체막;상기 제 1 절연막 위의 영역을 가지는 제 2 산화물 반도체막;상기 제 1 산화물 반도체막 위의 영역 및 상기 제 2 산화물 반도체막 위의 영역을 가지는 제 2 절연막;상기 제 2 절연막 위의 영역을 가지는 제 3 도전막;상기 제 2 절연막 위의 영역을 가지는 제 4 도전막;상기 제 3 도전막 위의 영역 및 상기 제 4 도전막 위의 영역을 가지는 제 3 절연막;상기 제 3 절연막 위의 영역을 가지는 제 4 절연막;상기 제 4 절연막 위의 영역을 가지는 제 5 도전막; 및상기 제 5 도전막 위의 영역을 가지는 제 5 절연막을 가지고,상기 제 1 산화물 반도체막은 In, Ga, 및 Zn을 가지고,상기 제 2 산화물 반도체막은 In, Ga, 및 Zn을 가지고,상기 제 1 산화물 반도체막은 제 1 화소에 제공되고,상기 제 2 산화물 반도체막은 상기 제 1 화소와는 다른 영역에 제공되고,상기 제 1 화소는 유기 EL 소자를 가지고,상기 제 2 절연막은 상기 제 1 산화물 반도체막의 상면에 접하는 영역, 상기 제 1 산화물 반도체막의 측면에 접하는 영역, 상기 제 2 산화물 반도체막의 상면에 접하는 영역, 및 상기 제 2 산화물 반도체막의 측면에 접하는 영역을 가지고,상기 제 3 도전막은 상기 제 2 절연막에 제공된 제 1 개구에서 상기 제 2 산화물 반도체막의 상면에 접하는 영역과, 상기 제 1 절연막 및 상기 제 2 절연막에 제공된 제 2 개구에서 상기 제 1 도전막의 상면에 접하는 영역을 가지고,상기 제 4 도전막은 상기 제 2 절연막에 제공된 제 3 개구에서 상기 제 1 산화물 반도체막의 상면에 접하는 영역을 가지고,상기 제 5 도전막은 상기 제 1 산화물 반도체막과 중첩되는 영역과, 상기 제 2 산화물 반도체막과 중첩되는 영역을 가지고,상기 제 5 도전막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 5 절연막은 제 4 개구를 가지고,상기 제 5 절연막은 상기 제 4 절연막에 접하는 영역을 가지고,상기 제 1 산화물 반도체막은 상기 제 2 도전막과 중첩되는 영역을 가지고,상기 제 2 산화물 반도체막은 상기 제 1 도전막과 중첩되는 영역을 가지고,상기 제 2 도전막은 제 1 트랜지스터의 게이트 전극으로서 기능을 가지는 영역을 가지는, 발광 장치.</claim></claimInfo><claimInfo><claim>6. 발광 장치로서,제 1 도전막;상기 제 1 도전막 위의 영역을 가지는 제 1 절연막;상기 제 1 절연막 위의 영역을 가지는 제 1 산화물 반도체막;상기 제 1 절연막 위의 영역을 가지는 제 2 산화물 반도체막;상기 제 1 산화물 반도체막 위의 영역 및 상기 제 2 산화물 반도체막 위의 영역을 가지는 제 2 절연막;상기 제 2 절연막 위의 영역을 가지는 제 2 도전막;상기 제 2 절연막 위의 영역을 가지는 제 3 도전막;상기 제 2 도전막 위의 영역 및 상기 제 3 도전막 위의 영역을 가지는 제 3 절연막;상기 제 3 절연막 위의 영역을 가지는 제 4 절연막;상기 제 4 절연막 위의 영역을 가지는 제 4 도전막; 및상기 제 4 도전막 위의 영역을 가지는 제 5 절연막을 가지는, 발광 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>KASAHARA, Takahiro</engName><name>카사하라 타카히로</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2013.04.04</priorityApplicationDate><priorityApplicationNumber>JP-P-2013-078908</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>1-1-2025-1110943-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250141471.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937e31a9d38214751603f3d70225fd3417506fc5a37101203ebd3a92e5f2a3a17f7ad9f63fbade7ec812305750b7be2f2f482603b0aa505d9e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf247b5c78e370b4b94586a638aaef274f3c675b016a64c03d372db9ed2e9871b2ba08797948487a70c5f81e9a4270161a77a2f5a4adce3e49</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>