# ULA (Unidade L√≥gica e Aritm√©tica) de 5x4 bits em Verilog

## üìñ Vis√£o Geral

Este projeto implementa uma Unidade L√≥gica e Aritm√©tica (ULA) completa em Verilog, projetada para a placa de desenvolvimento DE10Lite. A ULA √© capaz de realizar diversas opera√ß√µes aritm√©ticas e l√≥gicas em dois operandos de entrada, exibindo os resultados em displays de 7 segmentos e o status da opera√ß√£o atrav√©s de LEDs.

O sistema √© controlado por chaves (SW) e bot√µes (KEY) na placa, permitindo ao usu√°rio selecionar os operandos e a opera√ß√£o desejada de forma interativa.

## üèóÔ∏è Estrutura do Projeto

O projeto √© organizado em m√≥dulos Verilog, onde cada arquivo `.v` representa um componente espec√≠fico do circuito. A compila√ß√£o e a configura√ß√£o do projeto s√£o gerenciadas por arquivos do Quartus (`.qpf`, `.qsf`).

```
/
|-- ULA_TOP.v                   # M√≥dulo principal que conecta todos os componentes
|-- somador_subtrator_4bits.v   # M√≥dulo para soma e subtra√ß√£o
|-- mutiplicacao_5x4.v          # M√≥dulo de multiplica√ß√£o
|-- divisao_5por4.v             # M√≥dulo de divis√£o
|-- unidade_and_4bits.v         # M√≥dulo para opera√ß√£o AND
|-- unidade_or_4bits.v          # M√≥dulo para opera√ß√£o OR
|-- unidade_xor_5x4.v           # M√≥dulo para opera√ß√£o XOR
|-- mux_8_para_1_8bits.v        # Multiplexador para selecionar o resultado da opera√ß√£o
|-- bin_to_bcd_8bit_v2.v        # Conversor de bin√°rio para BCD
|-- decodificador_7seg.v        # Decodificador para displays de 7 segmentos
|-- operacao_7seg.v             # M√≥dulo para exibir a opera√ß√£o selecionada
|-- soma_cin_a.v                # M√≥dulo auxiliar para somar carry-in ao operando 'a'
|-- flag_*.v                    # M√≥dulos para controle das flags (Zero, Erro, Carry Out, Overflow)
|-- PBL1.qpf                    # Arquivo de Projeto do Quartus
|-- PBL1.qsf                    # Arquivo de Configura√ß√µes do Quartus
|-- /output_files/              # Diret√≥rio com os arquivos de sa√≠da da compila√ß√£o
|-- /db/                        # Banco de dados do Quartus
|-- /simulation/                # Arquivos de simula√ß√£o
`-- README.md                   # Este arquivo
```

## üìê Arquitetura da ULA

O cora√ß√£o do projeto √© o m√≥dulo `ULA_TOP.v`, que instancia e interconecta todos os outros componentes. O fluxo de dados segue os seguintes passos:

1.  **Entrada de Dados**: Os operandos e o seletor de opera√ß√£o s√£o definidos pelas chaves e bot√µes da placa.
2.  **Processamento**: Todas as opera√ß√µes (soma, subtra√ß√£o, AND, etc.) s√£o executadas em paralelo por seus respectivos m√≥dulos.
3.  **Sele√ß√£o**: Um multiplexador de 8 para 1 (`mux_8_para_1_8bits`) seleciona o resultado da opera√ß√£o correta com base nos sinais do seletor.
4.  **Convers√£o e Exibi√ß√£o**: O resultado final, em bin√°rio, √© convertido para BCD (`bin_to_bcd_8bit_v2`) e, em seguida, decodificado (`decodificador_7seg`) para ser exibido nos displays de 7 segmentos.
5.  **Sinaliza√ß√£o (Flags)**: M√≥dulos espec√≠ficos analisam o resultado e as entradas para acender os LEDs de status (flags).

### Entradas

As entradas s√£o mapeadas a partir das chaves `SW` e dos bot√µes `KEY` da placa:

  * **Operando `a` (4 bits)**: `SW[3:0]`
  * **Operando `b` (4 bits)**: `SW[7:4]`
  * **Carry-in (1 bit)**: `SW[8]` (usado na soma)
  * **Seletor de Opera√ß√£o (3 bits)**: `{KEY[1], KEY[0], SW[9]}` (com os bot√µes KEY invertidos)

### Opera√ß√µes Suportadas

A ULA seleciona a opera√ß√£o com base na combina√ß√£o de `{KEY[1], KEY[0], SW[9]}`:

| Seletor (`S`) | Opera√ß√£o | M√≥dulo Utilizado |
| :-----------: | :--- | :--- |
| `000` | Soma A+B | `somador_subtrator_4bits` |
| `001` | Subtra√ß√£o A-B | `subtrator_5x4bits_v2` |
| `010` | A AND B | `unidade_and_4bits` |
| `011` | A OR B | `unidade_or_4bits` |
| `100` | Multiplica√ß√£o A\*B | `mutiplicacao_5x4` |
| `101` | A XOR B | `unidade_xor_5x4` |
| `110` | Divis√£o A/B | `divisao_5por4` |
| `111` | N√£o utilizado | (Sa√≠da em 0) |

### Sa√≠das e Flags

Os resultados e o status s√£o exibidos nos perif√©ricos da placa:

  * **`HEX2`, `HEX1`, `HEX0`**: Exibem o resultado da opera√ß√£o (centena, dezena e unidade).
  * **`HEX5`**: Exibe um caractere que representa a opera√ß√£o selecionada.
  * **`LEDR9` (Flag de Erro)**: Acende se ocorrer uma divis√£o por zero ou se o resultado da subtra√ß√£o for negativo.
  * **`LEDR8` (Flag de Zero)**: Acende se o resultado da opera√ß√£o for igual a zero.
  * **`LEDR7` (Flag de Carry Out)**: Acende se a opera√ß√£o de soma gerar um carry de sa√≠da.
  * **`LEDR6` (Flag de Overflow)**: Constantemente no valor 0, n√£o acende no nosso projeto.

## üß© Descri√ß√£o dos M√≥dulos

  * **`ULA_TOP`**: M√≥dulo principal que integra toda a l√≥gica do projeto.
  * **`soma_cin_a`**: Prepara o operando `a` para opera√ß√µes de 5 bits, somando-o com o `carry_in_switch`.
  * **`somador_subtrator_4bits`**: Realiza soma e subtra√ß√£o de 4 bits. No projeto, √© usado exclusivamente para a soma A+B.
  * **`subtrator_5x4bits_v2`**: Realiza a subtra√ß√£o de um operando de 5 bits por um de 4 bits. Usado para a opera√ß√£o A-B.
  * **`unidade_and_4bits`, `unidade_or_4bits`, `unidade_xor_5x4`**: M√≥dulos que executam as opera√ß√µes l√≥gicas bit a bit.
  * **`mutiplicacao_5x4`**: Multiplica os operandos `a` (5 bits) e `b` (4 bits), gerando um resultado de at√© 8 bits.
  * **`divisao_5por4`**: Divide o operando `a` (5 bits) por `b` (4 bits).
  * **`mux_8_para_1_8bits`**: Componente crucial que direciona o resultado de uma das oito opera√ß√µes para a sa√≠da final da ULA, com base no seletor de 3 bits.
  * **`bin_to_bcd_8bit_v2`**: Converte o resultado bin√°rio de 8 bits da ULA em tr√™s d√≠gitos BCD (centena, dezena, unidade) para exibi√ß√£o.
  * **`decodificador_7seg`**: Converte um d√≠gito BCD de 4 bits para os 7 sinais necess√°rios para acender um display de 7 segmentos.
  * **`operacao_7seg`**: Decodifica o seletor de 3 bits para exibir no `HEX5` um s√≠mbolo representando a opera√ß√£o atual.
  * **`flag_zero`, `flag_error`, `flag_cout`, `flag_ov`**: M√≥dulos respons√°veis por implementar a l√≥gica de sinaliza√ß√£o das flags de status nos LEDs.
