$date
	Fri Sep 20 15:55:12 2019
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module alu_testbench $end
$var wire 32 ! out_data [31:0] $end
$var reg 32 " a [31:0] $end
$var reg 32 # b [31:0] $end
$var reg 1 $ fi $end
$var reg 3 % sel [2:0] $end
$scope module tu $end
$var wire 32 & a [31:0] $end
$var wire 32 ' b [31:0] $end
$var wire 32 ( out_data [31:0] $end
$var wire 3 ) sel [2:0] $end
$var reg 33 * carry [32:0] $end
$var reg 32 + out [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b1000 +
bx *
b0 )
b1000 (
b11111111111111111111111111111110 '
b1010 &
b0 %
0$
b11111111111111111111111111111110 #
b1010 "
b1000 !
$end
#1
b0 *
b11111111111111111111111111111111 !
b11111111111111111111111111111111 (
b11111111111111111111111111111111 +
b1 "
b1 &
b1 %
b1 )
#2
b1100 !
b1100 (
b1100 +
b11111111111111111111111111111110 #
b11111111111111111111111111111110 '
b1010 "
b1010 &
b10 %
b10 )
#3
b11111111111111111111111111111101 !
b11111111111111111111111111111101 (
b11111111111111111111111111111101 +
b1 #
b1 '
b11111111111111111111111111111110 "
b11111111111111111111111111111110 &
b11 %
b11 )
#4
b0 !
b0 (
b0 +
b0 "
b0 &
b100 %
b100 )
#5
b1 !
b1 (
b1 +
b101 %
b101 )
#6
b1111111111111111111111111111110 !
b1111111111111111111111111111110 (
b1111111111111111111111111111110 +
b11111111111111111111111111111100 "
b11111111111111111111111111111100 &
b110 %
b110 )
#7
b10 !
b10 (
b10 +
b100 "
b100 &
b111 %
b111 )
#8
