# BUPT数电作业
## 北邮数电实验作业(2025-2026学年)的Verilog代码
1.为了方便迁移上传的.txt复制粘贴，注意更改顶层模块名为项目文件名即可(由于verilog综合后的硬件与外部建立映射的接口是顶层模块的接口)  
2.引脚配置文件为Debouncer.cvs 如何导入参见下文  
3.部分实验仅仅要求综合后的电路，因此不需要配置引脚  

### 导入引脚配置的方法
顶部工具栏中找到 Assignments >> Import Assignments >>选中Debouncer.cvs文件 >>OK  
![导入引脚配置](./import_assignments.png)  

