
// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
//                       /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****

// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
//                       /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****

// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
//                       /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****

// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
//                       /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
$RTL_ROOT/macro/bhvr/ram/Xilinx_SRAM1R1W_32X32768/blk_mem_gen_v8_4.v
$RTL_ROOT/macro/bhvr/ram/Xilinx_SRAM1R1W_32X32768/Xilinx_SRAM1R1W_32X32768.v
// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// pulp_common_cells     /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
+incdir+$RTL_ROOT/soc/dip_pulp_common_cells
+incdir+$RTL_ROOT/soc/dip_pulp_common_cells/include
+incdir+$RTL_ROOT/soc/dip_pulp_common_cells/include/common_cells
//- include/common_cells/registers.svh : {is_include_file : true, include_path : include}
//- include/common_cells/assertions.svh : {is_include_file : true, include_path : include}
//$RTL_ROOT/soc/dip_pulp_common_cells/include/common_cells/registers.svh
//$RTL_ROOT/soc/dip_pulp_common_cells/include/common_cells/assertions.svh
$RTL_ROOT/soc/dip_pulp_common_cells/src/binary_to_gray.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cb_filter_pkg.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cc_onehot.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cf_math_pkg.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/clk_int_div.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/credit_counter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/delta_counter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/ecc_pkg.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/edge_propagator_tx.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/exp_backoff.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/fifo_v3.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/gray_to_binary.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/isochronous_4phase_handshake.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/isochronous_spill_register.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/lfsr.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/lfsr_16bit.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/lfsr_8bit.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/multiaddr_decode.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/mv_filter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/onehot_to_bin.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/plru_tree.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/passthrough_stream_fifo.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/popcount.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/rr_arb_tree.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/rstgen_bypass.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/serial_deglitch.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/shift_reg.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/shift_reg_gated.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/spill_register_flushable.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_demux.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_filter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_fork.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_intf.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_join.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_join_dynamic.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_mux.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_throttle.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/sub_per_hash.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/sync.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/sync_wedge.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/unread.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/read.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cdc_reset_ctrlr_pkg.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/addr_decode_dync.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cdc_2phase.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cdc_4phase.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cb_filter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cdc_fifo_2phase.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/counter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/ecc_decode.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/ecc_encode.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/edge_detect.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/lzc.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/max_counter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/rstgen.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/spill_register.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_delay.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_fifo.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_fork_dynamic.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/clk_mux_glitch_free.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/addr_decode.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/addr_decode_napot.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cdc_reset_ctrlr.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cdc_fifo_gray.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/fall_through_register.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/id_queue.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_to_mem.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_arbiter_flushable.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_fifo_optimal_wrap.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_register.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_xbar.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cdc_fifo_gray_clearable.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/cdc_2phase_clearable.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/mem_to_banks_detailed.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_arbiter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/stream_omega_net.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/mem_to_banks.sv

// ****************************************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// pulp_common_cells_Deprecated modules   /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// **************************************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/clock_divider_counter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/clk_div.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/find_first_one.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/generic_LFSR_8bit.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/generic_fifo.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/prioarbiter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/pulp_sync.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/pulp_sync_wedge.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/rrarbiter.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/clock_divider.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/fifo_v2.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/deprecated/fifo_v1.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/edge_propagator_ack.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/edge_propagator.sv
$RTL_ROOT/soc/dip_pulp_common_cells/src/edge_propagator_rx.sv

// **********************************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// pulp_common_verification         /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// ********************************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
//CAPI=2:
//# Level 0
$RTL_ROOT/soc/dip_pulp_common_verification/src/clk_rst_gen.sv
$RTL_ROOT/soc/dip_pulp_common_verification/src/rand_id_queue.sv
$RTL_ROOT/soc/dip_pulp_common_verification/src/rand_stream_mst.sv
$RTL_ROOT/soc/dip_pulp_common_verification/src/rand_synch_holdable_driver.sv
$RTL_ROOT/soc/dip_pulp_common_verification/src/rand_verif_pkg.sv
$RTL_ROOT/soc/dip_pulp_common_verification/src/signal_highlighter.sv
$RTL_ROOT/soc/dip_pulp_common_verification/src/sim_timeout.sv
$RTL_ROOT/soc/dip_pulp_common_verification/src/stream_watchdog.sv
//# Level 1
$RTL_ROOT/soc/dip_pulp_common_verification/src/rand_synch_driver.sv
//# Level 2
$RTL_ROOT/soc/dip_pulp_common_verification/src/rand_stream_slv.sv


// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// pulp_axi              /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
+incdir+$RTL_ROOT/soc/dip_pulp_common_cells
+incdir+$RTL_ROOT/soc/dip_pulp_common_cells/include
+incdir+$RTL_ROOT/soc/dip_pulp_common_cells/include/common_cells
+incdir+$RTL_ROOT/soc/dip_pulp_axi
+incdir+$RTL_ROOT/soc/dip_pulp_axi/include
+incdir+$RTL_ROOT/soc/dip_pulp_axi/include/axi
//- include/axi/assign.svh :  {is_include_file : true, include_path : include}
//      - include/axi/typedef.svh :  {is_include_file : true, include_path : include}
$RTL_ROOT/soc/dip_pulp_axi/src/axi_pkg.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_intf.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_atop_filter.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_burst_splitter_gran.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_burst_unwrap.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_bus_compare.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_cdc_dst.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_cdc_src.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_cut.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_delayer.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_demux_simple.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_dw_downsizer.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_dw_upsizer.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_fifo.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_fifo_delay_dyn.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_id_remap.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_id_prepend.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_inval_filter.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_isolate.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_join.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_demux.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_dw_converter.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_from_mem.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_join.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_lfsr.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_mailbox.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_mux.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_regs.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_to_apb.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_to_axi.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_modify_address.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_mux.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_rw_join.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_rw_split.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_serializer.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_slave_compare.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_throttle.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_to_detailed_mem.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_burst_splitter.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_cdc.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_demux.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_err_slv.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_dw_converter.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_from_mem.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_id_serialize.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lfsr.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_multicut.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_to_axi_lite.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_to_mem.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_zero_mem.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_interleaved_xbar.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_iw_converter.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_lite_xbar.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_xbar_unmuxed.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_to_mem_banked.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_to_mem_interleaved.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_to_mem_split.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_chan_compare.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_dumper.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_sim_mem.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_test.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_xbar.sv
$RTL_ROOT/soc/dip_pulp_axi/src/axi_xp.sv

// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// picorv32              /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
$RTL_ROOT/soc/dip_picorv32/picorv32_define.sv
$RTL_ROOT/soc/dip_picorv32/picorv32_regs.sv
$RTL_ROOT/soc/dip_picorv32/picorv32_pcpi_mul.sv
$RTL_ROOT/soc/dip_picorv32/picorv32_pcpi_fast_mul.sv
$RTL_ROOT/soc/dip_picorv32/picorv32_pcpi_div.sv
$RTL_ROOT/soc/dip_picorv32/picorv32_axi.sv
$RTL_ROOT/soc/dip_picorv32/picorv32_axi_adapter.sv
$RTL_ROOT/soc/dip_picorv32/picorv32_wb.sv
$RTL_ROOT/soc/dip_picorv32/picorv32.sv
// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// picorv32 test         /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
+incdir+$ROOT/sim
+incdir+$ROOT/sim/sim_picorv32
+incdir+$RTL_ROOT
+incdir+$RTL_ROOT/sim_model
+incdir+$RTL_ROOT/sim_model/mdl_picorv32
$RTL_ROOT/sim_model/mdl_picorv32/axi4_memory_bhv.sv

// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// sync_fifo             /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
$RTL_ROOT/soc/dip_sync_fifo/sync_fifo.v

// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// rdy_ack_handshake     /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
$RTL_ROOT/soc/dip_rdy_ack/rdy_ack_handshake.v
$RTL_ROOT/soc/dip_rdy_ack/alu.v
$RTL_ROOT/soc/dip_rdy_ack/alu_cop.v

// ***********************/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**\**\****/**/**
// soc_top               /**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/****\**\**/**/***
// *********************/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/******\**\/**/****
+incdir+$RTL_ROOT/share
+incdir+$RTL_ROOT/soc/soc_top/rtl
+incdir+$RTL_ROOT/soc/soc_top/rtl/include

$RTL_ROOT/share/tb_clk_gen.v
$RTL_ROOT/soc/soc_top/mst_imp_r_ch.sv
$RTL_ROOT/soc/soc_top/mst_imp_w_ch.sv
$RTL_ROOT/soc/soc_top/axi_lite_memory.sv
//$RTL_ROOT/soc/soc_top/soc_top.sv
$RTL_ROOT/soc/soc_top/picorv_x_pulp_soc.sv

