集成电路设计的可制造性评分方法、装置、介质及设备 本发明提供集成电路设计的可制造性评分方法、装置、介质及设备，通过设计评分规则确定由各电路分析大项及其权重分值、各电路分析子项及其权重分值所构成的评分关系式；分析待测电路的各所述电路分析子项的可制造性，从而得到各所述电路分析子项的分析结果；将各所述分析结果相应地代入所述评分关系式中进行计算，从而得到所述待测电路的可制造性评分，并予以显示。本发明能够提供了比较标准、通用且合理的用于评价集成电路设计的可制造性的机制。另外，本发明除了作为设计优劣的评价依据，还可以扩展应用于可靠性分析、热分析、应力分析等多种领域的评分中。
