Este repositorio contiene los archivos asociados al flujo completo de desarrollo del sistema propuesto.

Se incluyen códigos en Python para la generación de las muestras utilizadas durante el entrenamiento, así como scripts en Python correspondientes al entrenamiento y validación del modelo de inteligencia artificial.

Asimismo, se proveen los archivos HDL (VHDL y Verilog) generados para la implementación del IP core en FPGA, los cuales constituyen el acelerador hardware resultante del flujo de síntesis.
