Simulator report for proc
Wed Jan 06 20:13:58 2016
Quartus II 64-Bit Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 363 nodes    ;
; Simulation Coverage         ;      18.51 % ;
; Total Number of Transitions ; 1499         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C70F896C6 ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Timing     ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      18.51 % ;
; Total nodes checked                                 ; 363          ;
; Total output ports checked                          ; 362          ;
; Total output ports with complete 1/0-value coverage ; 67           ;
; Total output ports with no 1/0-value coverage       ; 245          ;
; Total output ports with no 1-value coverage         ; 292          ;
; Total output ports with no 0-value coverage         ; 248          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                          ;
+-----------------------------------------+-----------------------------------------+------------------+
; Node Name                               ; Output Port Name                        ; Output Port Type ;
+-----------------------------------------+-----------------------------------------+------------------+
; |proc|upcount:Tstep|Count[0]            ; |proc|upcount:Tstep|Count[0]            ; regout           ;
; |proc|DINOUT~28                         ; |proc|DINOUT~28                         ; combout          ;
; |proc|upcount:Tstep|Count[1]            ; |proc|upcount:Tstep|Count[1]            ; regout           ;
; |proc|regnl:reg_ir|Q[7]                 ; |proc|regnl:reg_ir|Q[7]                 ; regout           ;
; |proc|Mux57~79                          ; |proc|Mux57~79                          ; combout          ;
; |proc|IRIN~23                           ; |proc|IRIN~23                           ; combout          ;
; |proc|IRIN~24                           ; |proc|IRIN~24                           ; combout          ;
; |proc|upcount:Tstep|Count~60            ; |proc|upcount:Tstep|Count~60            ; combout          ;
; |proc|regnl:reg_ir|Q[6]                 ; |proc|regnl:reg_ir|Q[6]                 ; regout           ;
; |proc|DINOUT~29                         ; |proc|DINOUT~29                         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[0]~5189         ; |proc|mux:MUX1|BUSWIRES[0]~5189         ; combout          ;
; |proc|regn:reg_7|Q[0]                   ; |proc|regn:reg_7|Q[0]                   ; regout           ;
; |proc|regnl:reg_ir|Q[0]                 ; |proc|regnl:reg_ir|Q[0]                 ; regout           ;
; |proc|regnl:reg_ir|Q[3]                 ; |proc|regnl:reg_ir|Q[3]                 ; regout           ;
; |proc|ROUT[4]~701                       ; |proc|ROUT[4]~701                       ; combout          ;
; |proc|ROUT[0]~702                       ; |proc|ROUT[0]~702                       ; combout          ;
; |proc|ROUT[0]~703                       ; |proc|ROUT[0]~703                       ; combout          ;
; |proc|ROUT[6]~704                       ; |proc|ROUT[6]~704                       ; combout          ;
; |proc|ROUT[6]~705                       ; |proc|ROUT[6]~705                       ; combout          ;
; |proc|ROUT[6]~706                       ; |proc|ROUT[6]~706                       ; combout          ;
; |proc|ROUT[5]~708                       ; |proc|ROUT[5]~708                       ; combout          ;
; |proc|ROUT[5]~709                       ; |proc|ROUT[5]~709                       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5191         ; |proc|mux:MUX1|BUSWIRES[1]~5191         ; combout          ;
; |proc|ROUT[2]~712                       ; |proc|ROUT[2]~712                       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5198         ; |proc|mux:MUX1|BUSWIRES[1]~5198         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[0]~5200         ; |proc|mux:MUX1|BUSWIRES[0]~5200         ; combout          ;
; |proc|ROUT[7]~716                       ; |proc|ROUT[7]~716                       ; combout          ;
; |proc|ROUT[7]~717                       ; |proc|ROUT[7]~717                       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[0]~5201         ; |proc|mux:MUX1|BUSWIRES[0]~5201         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[0]~5202         ; |proc|mux:MUX1|BUSWIRES[0]~5202         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[0]~5203         ; |proc|mux:MUX1|BUSWIRES[0]~5203         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5206        ; |proc|mux:MUX1|BUSWIRES[15]~5206        ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5207        ; |proc|mux:MUX1|BUSWIRES[15]~5207        ; combout          ;
; |proc|regn:reg_7|Q[2]                   ; |proc|regn:reg_7|Q[2]                   ; regout           ;
; |proc|mux:MUX1|BUSWIRES[2]~5216         ; |proc|mux:MUX1|BUSWIRES[2]~5216         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[2]~5217         ; |proc|mux:MUX1|BUSWIRES[2]~5217         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[2]~5218         ; |proc|mux:MUX1|BUSWIRES[2]~5218         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[2]~5219         ; |proc|mux:MUX1|BUSWIRES[2]~5219         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[4]~5228         ; |proc|mux:MUX1|BUSWIRES[4]~5228         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[6]~5240         ; |proc|mux:MUX1|BUSWIRES[6]~5240         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[8]~5252         ; |proc|mux:MUX1|BUSWIRES[8]~5252         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[9]~5258         ; |proc|mux:MUX1|BUSWIRES[9]~5258         ; combout          ;
; |proc|mux:MUX1|BUSWIRES[13]~5285        ; |proc|mux:MUX1|BUSWIRES[13]~5285        ; combout          ;
; |proc|RIN[1]~273                        ; |proc|RIN[1]~273                        ; combout          ;
; |proc|RIN[7]~274                        ; |proc|RIN[7]~274                        ; combout          ;
; |proc|RIN[6]~275                        ; |proc|RIN[6]~275                        ; combout          ;
; |proc|mux:MUX1|BUSWIRES[0]              ; |proc|mux:MUX1|BUSWIRES[0]              ; combout          ;
; |proc|mux:MUX1|BUSWIRES[2]              ; |proc|mux:MUX1|BUSWIRES[2]              ; combout          ;
; |proc|mux:MUX1|BUSWIRES[13]             ; |proc|mux:MUX1|BUSWIRES[13]             ; combout          ;
; |proc|Done                              ; |proc|Done                              ; padio            ;
; |proc|BusWires[0]                       ; |proc|BusWires[0]                       ; padio            ;
; |proc|BusWires[2]                       ; |proc|BusWires[2]                       ; padio            ;
; |proc|BusWires[13]                      ; |proc|BusWires[13]                      ; padio            ;
; |proc|Clock                             ; |proc|Clock~corein                      ; combout          ;
; |proc|DIN[14]                           ; |proc|DIN[14]~corein                    ; combout          ;
; |proc|DIN[0]                            ; |proc|DIN[0]~corein                     ; combout          ;
; |proc|DIN[2]                            ; |proc|DIN[2]~corein                     ; combout          ;
; |proc|DIN[7]                            ; |proc|DIN[7]~corein                     ; combout          ;
; |proc|DIN[10]                           ; |proc|DIN[10]~corein                    ; combout          ;
; |proc|DIN[13]                           ; |proc|DIN[13]~corein                    ; combout          ;
; |proc|Clock~clkctrl                     ; |proc|Clock~clkctrl                     ; outclk           ;
; |proc|mux:MUX1|BUSWIRES[15]~5207clkctrl ; |proc|mux:MUX1|BUSWIRES[15]~5207clkctrl ; outclk           ;
; |proc|regn:reg_2|Q[0]~feeder            ; |proc|regn:reg_2|Q[0]~feeder            ; combout          ;
; |proc|regn:reg_6|Q[0]~feeder            ; |proc|regn:reg_6|Q[0]~feeder            ; combout          ;
; |proc|regn:reg_6|Q[2]~feeder            ; |proc|regn:reg_6|Q[2]~feeder            ; combout          ;
; |proc|regn:reg_2|Q[2]~feeder            ; |proc|regn:reg_2|Q[2]~feeder            ; combout          ;
; |proc|regn:reg_6|Q[13]~feeder           ; |proc|regn:reg_6|Q[13]~feeder           ; combout          ;
+-----------------------------------------+-----------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                               ;
+----------------------------------+----------------------------------+------------------+
; Node Name                        ; Output Port Name                 ; Output Port Type ;
+----------------------------------+----------------------------------+------------------+
; |proc|regnl:reg_ir|Q[8]          ; |proc|regnl:reg_ir|Q[8]          ; regout           ;
; |proc|regnl:reg_ir|Q[5]          ; |proc|regnl:reg_ir|Q[5]          ; regout           ;
; |proc|regnl:reg_ir|Q[4]          ; |proc|regnl:reg_ir|Q[4]          ; regout           ;
; |proc|regnl:reg_ir|Q[1]          ; |proc|regnl:reg_ir|Q[1]          ; regout           ;
; |proc|regnl:reg_ir|Q[2]          ; |proc|regnl:reg_ir|Q[2]          ; regout           ;
; |proc|ROUT[4]~707                ; |proc|ROUT[4]~707                ; combout          ;
; |proc|RIN[4]~270                 ; |proc|RIN[4]~270                 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5190  ; |proc|mux:MUX1|BUSWIRES[1]~5190  ; combout          ;
; |proc|ROUT[4]~710                ; |proc|ROUT[4]~710                ; combout          ;
; |proc|ROUT[4]~711                ; |proc|ROUT[4]~711                ; combout          ;
; |proc|regn:reg_3|Q[0]            ; |proc|regn:reg_3|Q[0]            ; regout           ;
; |proc|RIN[3]~271                 ; |proc|RIN[3]~271                 ; combout          ;
; |proc|ROUT[2]~713                ; |proc|ROUT[2]~713                ; combout          ;
; |proc|ROUT[3]~714                ; |proc|ROUT[3]~714                ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5192  ; |proc|mux:MUX1|BUSWIRES[1]~5192  ; combout          ;
; |proc|RIN[1]~272                 ; |proc|RIN[1]~272                 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5193 ; |proc|mux:MUX1|BUSWIRES[15]~5193 ; combout          ;
; |proc|ROUT[1]~715                ; |proc|ROUT[1]~715                ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5194  ; |proc|mux:MUX1|BUSWIRES[1]~5194  ; combout          ;
; |proc|regn:reg_0|Q[0]            ; |proc|regn:reg_0|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5195  ; |proc|mux:MUX1|BUSWIRES[1]~5195  ; combout          ;
; |proc|regn:reg_2|Q[0]            ; |proc|regn:reg_2|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[0]~5196  ; |proc|mux:MUX1|BUSWIRES[0]~5196  ; combout          ;
; |proc|regn:reg_1|Q[0]            ; |proc|regn:reg_1|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[0]~5197  ; |proc|mux:MUX1|BUSWIRES[0]~5197  ; combout          ;
; |proc|regn:reg_5|Q[0]            ; |proc|regn:reg_5|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[0]~5199  ; |proc|mux:MUX1|BUSWIRES[0]~5199  ; combout          ;
; |proc|regn:reg_4|Q[0]            ; |proc|regn:reg_4|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5204 ; |proc|mux:MUX1|BUSWIRES[15]~5204 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5205 ; |proc|mux:MUX1|BUSWIRES[15]~5205 ; combout          ;
; |proc|regn:reg_7|Q[1]            ; |proc|regn:reg_7|Q[1]            ; regout           ;
; |proc|regn:reg_0|Q[1]            ; |proc|regn:reg_0|Q[1]            ; regout           ;
; |proc|regn:reg_3|Q[1]            ; |proc|regn:reg_3|Q[1]            ; regout           ;
; |proc|regn:reg_2|Q[1]            ; |proc|regn:reg_2|Q[1]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5208  ; |proc|mux:MUX1|BUSWIRES[1]~5208  ; combout          ;
; |proc|regn:reg_1|Q[1]            ; |proc|regn:reg_1|Q[1]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5209  ; |proc|mux:MUX1|BUSWIRES[1]~5209  ; combout          ;
; |proc|regn:reg_6|Q[1]            ; |proc|regn:reg_6|Q[1]            ; regout           ;
; |proc|regn:reg_5|Q[1]            ; |proc|regn:reg_5|Q[1]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5210  ; |proc|mux:MUX1|BUSWIRES[1]~5210  ; combout          ;
; |proc|regn:reg_4|Q[1]            ; |proc|regn:reg_4|Q[1]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5211  ; |proc|mux:MUX1|BUSWIRES[1]~5211  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5212  ; |proc|mux:MUX1|BUSWIRES[1]~5212  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5213  ; |proc|mux:MUX1|BUSWIRES[1]~5213  ; combout          ;
; |proc|regn:reg_3|Q[2]            ; |proc|regn:reg_3|Q[2]            ; regout           ;
; |proc|regn:reg_0|Q[2]            ; |proc|regn:reg_0|Q[2]            ; regout           ;
; |proc|regn:reg_2|Q[2]            ; |proc|regn:reg_2|Q[2]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[2]~5214  ; |proc|mux:MUX1|BUSWIRES[2]~5214  ; combout          ;
; |proc|regn:reg_1|Q[2]            ; |proc|regn:reg_1|Q[2]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[2]~5215  ; |proc|mux:MUX1|BUSWIRES[2]~5215  ; combout          ;
; |proc|regn:reg_5|Q[2]            ; |proc|regn:reg_5|Q[2]            ; regout           ;
; |proc|regn:reg_4|Q[2]            ; |proc|regn:reg_4|Q[2]            ; regout           ;
; |proc|regn:reg_7|Q[3]            ; |proc|regn:reg_7|Q[3]            ; regout           ;
; |proc|regn:reg_0|Q[3]            ; |proc|regn:reg_0|Q[3]            ; regout           ;
; |proc|regn:reg_3|Q[3]            ; |proc|regn:reg_3|Q[3]            ; regout           ;
; |proc|regn:reg_2|Q[3]            ; |proc|regn:reg_2|Q[3]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[3]~5220  ; |proc|mux:MUX1|BUSWIRES[3]~5220  ; combout          ;
; |proc|regn:reg_1|Q[3]            ; |proc|regn:reg_1|Q[3]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[3]~5221  ; |proc|mux:MUX1|BUSWIRES[3]~5221  ; combout          ;
; |proc|regn:reg_6|Q[3]            ; |proc|regn:reg_6|Q[3]            ; regout           ;
; |proc|regn:reg_5|Q[3]            ; |proc|regn:reg_5|Q[3]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[3]~5222  ; |proc|mux:MUX1|BUSWIRES[3]~5222  ; combout          ;
; |proc|regn:reg_4|Q[3]            ; |proc|regn:reg_4|Q[3]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[3]~5223  ; |proc|mux:MUX1|BUSWIRES[3]~5223  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[3]~5224  ; |proc|mux:MUX1|BUSWIRES[3]~5224  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[3]~5225  ; |proc|mux:MUX1|BUSWIRES[3]~5225  ; combout          ;
; |proc|regn:reg_7|Q[4]            ; |proc|regn:reg_7|Q[4]            ; regout           ;
; |proc|regn:reg_6|Q[4]            ; |proc|regn:reg_6|Q[4]            ; regout           ;
; |proc|regn:reg_3|Q[4]            ; |proc|regn:reg_3|Q[4]            ; regout           ;
; |proc|regn:reg_0|Q[4]            ; |proc|regn:reg_0|Q[4]            ; regout           ;
; |proc|regn:reg_2|Q[4]            ; |proc|regn:reg_2|Q[4]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[4]~5226  ; |proc|mux:MUX1|BUSWIRES[4]~5226  ; combout          ;
; |proc|regn:reg_1|Q[4]            ; |proc|regn:reg_1|Q[4]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[4]~5227  ; |proc|mux:MUX1|BUSWIRES[4]~5227  ; combout          ;
; |proc|regn:reg_5|Q[4]            ; |proc|regn:reg_5|Q[4]            ; regout           ;
; |proc|regn:reg_4|Q[4]            ; |proc|regn:reg_4|Q[4]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[4]~5229  ; |proc|mux:MUX1|BUSWIRES[4]~5229  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[4]~5230  ; |proc|mux:MUX1|BUSWIRES[4]~5230  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[4]~5231  ; |proc|mux:MUX1|BUSWIRES[4]~5231  ; combout          ;
; |proc|regn:reg_7|Q[5]            ; |proc|regn:reg_7|Q[5]            ; regout           ;
; |proc|regn:reg_0|Q[5]            ; |proc|regn:reg_0|Q[5]            ; regout           ;
; |proc|regn:reg_3|Q[5]            ; |proc|regn:reg_3|Q[5]            ; regout           ;
; |proc|regn:reg_2|Q[5]            ; |proc|regn:reg_2|Q[5]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[5]~5232  ; |proc|mux:MUX1|BUSWIRES[5]~5232  ; combout          ;
; |proc|regn:reg_1|Q[5]            ; |proc|regn:reg_1|Q[5]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[5]~5233  ; |proc|mux:MUX1|BUSWIRES[5]~5233  ; combout          ;
; |proc|regn:reg_6|Q[5]            ; |proc|regn:reg_6|Q[5]            ; regout           ;
; |proc|regn:reg_5|Q[5]            ; |proc|regn:reg_5|Q[5]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[5]~5234  ; |proc|mux:MUX1|BUSWIRES[5]~5234  ; combout          ;
; |proc|regn:reg_4|Q[5]            ; |proc|regn:reg_4|Q[5]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[5]~5235  ; |proc|mux:MUX1|BUSWIRES[5]~5235  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[5]~5236  ; |proc|mux:MUX1|BUSWIRES[5]~5236  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[5]~5237  ; |proc|mux:MUX1|BUSWIRES[5]~5237  ; combout          ;
; |proc|regn:reg_7|Q[6]            ; |proc|regn:reg_7|Q[6]            ; regout           ;
; |proc|regn:reg_6|Q[6]            ; |proc|regn:reg_6|Q[6]            ; regout           ;
; |proc|regn:reg_3|Q[6]            ; |proc|regn:reg_3|Q[6]            ; regout           ;
; |proc|regn:reg_0|Q[6]            ; |proc|regn:reg_0|Q[6]            ; regout           ;
; |proc|regn:reg_2|Q[6]            ; |proc|regn:reg_2|Q[6]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[6]~5238  ; |proc|mux:MUX1|BUSWIRES[6]~5238  ; combout          ;
; |proc|regn:reg_1|Q[6]            ; |proc|regn:reg_1|Q[6]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[6]~5239  ; |proc|mux:MUX1|BUSWIRES[6]~5239  ; combout          ;
; |proc|regn:reg_5|Q[6]            ; |proc|regn:reg_5|Q[6]            ; regout           ;
; |proc|regn:reg_4|Q[6]            ; |proc|regn:reg_4|Q[6]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[6]~5241  ; |proc|mux:MUX1|BUSWIRES[6]~5241  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[6]~5242  ; |proc|mux:MUX1|BUSWIRES[6]~5242  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[6]~5243  ; |proc|mux:MUX1|BUSWIRES[6]~5243  ; combout          ;
; |proc|regn:reg_7|Q[7]            ; |proc|regn:reg_7|Q[7]            ; regout           ;
; |proc|regn:reg_0|Q[7]            ; |proc|regn:reg_0|Q[7]            ; regout           ;
; |proc|regn:reg_3|Q[7]            ; |proc|regn:reg_3|Q[7]            ; regout           ;
; |proc|regn:reg_2|Q[7]            ; |proc|regn:reg_2|Q[7]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[7]~5244  ; |proc|mux:MUX1|BUSWIRES[7]~5244  ; combout          ;
; |proc|regn:reg_1|Q[7]            ; |proc|regn:reg_1|Q[7]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[7]~5245  ; |proc|mux:MUX1|BUSWIRES[7]~5245  ; combout          ;
; |proc|regn:reg_6|Q[7]            ; |proc|regn:reg_6|Q[7]            ; regout           ;
; |proc|regn:reg_5|Q[7]            ; |proc|regn:reg_5|Q[7]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[7]~5246  ; |proc|mux:MUX1|BUSWIRES[7]~5246  ; combout          ;
; |proc|regn:reg_4|Q[7]            ; |proc|regn:reg_4|Q[7]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[7]~5247  ; |proc|mux:MUX1|BUSWIRES[7]~5247  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[7]~5248  ; |proc|mux:MUX1|BUSWIRES[7]~5248  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[7]~5249  ; |proc|mux:MUX1|BUSWIRES[7]~5249  ; combout          ;
; |proc|regn:reg_7|Q[8]            ; |proc|regn:reg_7|Q[8]            ; regout           ;
; |proc|regn:reg_6|Q[8]            ; |proc|regn:reg_6|Q[8]            ; regout           ;
; |proc|regn:reg_3|Q[8]            ; |proc|regn:reg_3|Q[8]            ; regout           ;
; |proc|regn:reg_0|Q[8]            ; |proc|regn:reg_0|Q[8]            ; regout           ;
; |proc|regn:reg_2|Q[8]            ; |proc|regn:reg_2|Q[8]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[8]~5250  ; |proc|mux:MUX1|BUSWIRES[8]~5250  ; combout          ;
; |proc|regn:reg_1|Q[8]            ; |proc|regn:reg_1|Q[8]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[8]~5251  ; |proc|mux:MUX1|BUSWIRES[8]~5251  ; combout          ;
; |proc|regn:reg_5|Q[8]            ; |proc|regn:reg_5|Q[8]            ; regout           ;
; |proc|regn:reg_4|Q[8]            ; |proc|regn:reg_4|Q[8]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[8]~5253  ; |proc|mux:MUX1|BUSWIRES[8]~5253  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[8]~5254  ; |proc|mux:MUX1|BUSWIRES[8]~5254  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[8]~5255  ; |proc|mux:MUX1|BUSWIRES[8]~5255  ; combout          ;
; |proc|regn:reg_7|Q[9]            ; |proc|regn:reg_7|Q[9]            ; regout           ;
; |proc|regn:reg_0|Q[9]            ; |proc|regn:reg_0|Q[9]            ; regout           ;
; |proc|regn:reg_3|Q[9]            ; |proc|regn:reg_3|Q[9]            ; regout           ;
; |proc|regn:reg_2|Q[9]            ; |proc|regn:reg_2|Q[9]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[9]~5256  ; |proc|mux:MUX1|BUSWIRES[9]~5256  ; combout          ;
; |proc|regn:reg_1|Q[9]            ; |proc|regn:reg_1|Q[9]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[9]~5257  ; |proc|mux:MUX1|BUSWIRES[9]~5257  ; combout          ;
; |proc|regn:reg_6|Q[9]            ; |proc|regn:reg_6|Q[9]            ; regout           ;
; |proc|regn:reg_5|Q[9]            ; |proc|regn:reg_5|Q[9]            ; regout           ;
; |proc|regn:reg_4|Q[9]            ; |proc|regn:reg_4|Q[9]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[9]~5259  ; |proc|mux:MUX1|BUSWIRES[9]~5259  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[9]~5260  ; |proc|mux:MUX1|BUSWIRES[9]~5260  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[9]~5261  ; |proc|mux:MUX1|BUSWIRES[9]~5261  ; combout          ;
; |proc|regn:reg_7|Q[10]           ; |proc|regn:reg_7|Q[10]           ; regout           ;
; |proc|regn:reg_6|Q[10]           ; |proc|regn:reg_6|Q[10]           ; regout           ;
; |proc|regn:reg_3|Q[10]           ; |proc|regn:reg_3|Q[10]           ; regout           ;
; |proc|regn:reg_0|Q[10]           ; |proc|regn:reg_0|Q[10]           ; regout           ;
; |proc|regn:reg_2|Q[10]           ; |proc|regn:reg_2|Q[10]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[10]~5262 ; |proc|mux:MUX1|BUSWIRES[10]~5262 ; combout          ;
; |proc|regn:reg_1|Q[10]           ; |proc|regn:reg_1|Q[10]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[10]~5263 ; |proc|mux:MUX1|BUSWIRES[10]~5263 ; combout          ;
; |proc|regn:reg_5|Q[10]           ; |proc|regn:reg_5|Q[10]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[10]~5264 ; |proc|mux:MUX1|BUSWIRES[10]~5264 ; combout          ;
; |proc|regn:reg_4|Q[10]           ; |proc|regn:reg_4|Q[10]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[10]~5265 ; |proc|mux:MUX1|BUSWIRES[10]~5265 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[10]~5266 ; |proc|mux:MUX1|BUSWIRES[10]~5266 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[10]~5267 ; |proc|mux:MUX1|BUSWIRES[10]~5267 ; combout          ;
; |proc|regn:reg_7|Q[11]           ; |proc|regn:reg_7|Q[11]           ; regout           ;
; |proc|regn:reg_0|Q[11]           ; |proc|regn:reg_0|Q[11]           ; regout           ;
; |proc|regn:reg_3|Q[11]           ; |proc|regn:reg_3|Q[11]           ; regout           ;
; |proc|regn:reg_2|Q[11]           ; |proc|regn:reg_2|Q[11]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[11]~5268 ; |proc|mux:MUX1|BUSWIRES[11]~5268 ; combout          ;
; |proc|regn:reg_1|Q[11]           ; |proc|regn:reg_1|Q[11]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[11]~5269 ; |proc|mux:MUX1|BUSWIRES[11]~5269 ; combout          ;
; |proc|regn:reg_6|Q[11]           ; |proc|regn:reg_6|Q[11]           ; regout           ;
; |proc|regn:reg_5|Q[11]           ; |proc|regn:reg_5|Q[11]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[11]~5270 ; |proc|mux:MUX1|BUSWIRES[11]~5270 ; combout          ;
; |proc|regn:reg_4|Q[11]           ; |proc|regn:reg_4|Q[11]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[11]~5271 ; |proc|mux:MUX1|BUSWIRES[11]~5271 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[11]~5272 ; |proc|mux:MUX1|BUSWIRES[11]~5272 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[11]~5273 ; |proc|mux:MUX1|BUSWIRES[11]~5273 ; combout          ;
; |proc|regn:reg_7|Q[12]           ; |proc|regn:reg_7|Q[12]           ; regout           ;
; |proc|regn:reg_6|Q[12]           ; |proc|regn:reg_6|Q[12]           ; regout           ;
; |proc|regn:reg_3|Q[12]           ; |proc|regn:reg_3|Q[12]           ; regout           ;
; |proc|regn:reg_0|Q[12]           ; |proc|regn:reg_0|Q[12]           ; regout           ;
; |proc|regn:reg_2|Q[12]           ; |proc|regn:reg_2|Q[12]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[12]~5274 ; |proc|mux:MUX1|BUSWIRES[12]~5274 ; combout          ;
; |proc|regn:reg_1|Q[12]           ; |proc|regn:reg_1|Q[12]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[12]~5275 ; |proc|mux:MUX1|BUSWIRES[12]~5275 ; combout          ;
; |proc|regn:reg_5|Q[12]           ; |proc|regn:reg_5|Q[12]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[12]~5276 ; |proc|mux:MUX1|BUSWIRES[12]~5276 ; combout          ;
; |proc|regn:reg_4|Q[12]           ; |proc|regn:reg_4|Q[12]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[12]~5277 ; |proc|mux:MUX1|BUSWIRES[12]~5277 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[12]~5278 ; |proc|mux:MUX1|BUSWIRES[12]~5278 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[12]~5279 ; |proc|mux:MUX1|BUSWIRES[12]~5279 ; combout          ;
; |proc|regn:reg_7|Q[13]           ; |proc|regn:reg_7|Q[13]           ; regout           ;
; |proc|regn:reg_0|Q[13]           ; |proc|regn:reg_0|Q[13]           ; regout           ;
; |proc|regn:reg_3|Q[13]           ; |proc|regn:reg_3|Q[13]           ; regout           ;
; |proc|regn:reg_2|Q[13]           ; |proc|regn:reg_2|Q[13]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[13]~5280 ; |proc|mux:MUX1|BUSWIRES[13]~5280 ; combout          ;
; |proc|regn:reg_1|Q[13]           ; |proc|regn:reg_1|Q[13]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[13]~5281 ; |proc|mux:MUX1|BUSWIRES[13]~5281 ; combout          ;
; |proc|regn:reg_6|Q[13]           ; |proc|regn:reg_6|Q[13]           ; regout           ;
; |proc|regn:reg_5|Q[13]           ; |proc|regn:reg_5|Q[13]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[13]~5282 ; |proc|mux:MUX1|BUSWIRES[13]~5282 ; combout          ;
; |proc|regn:reg_4|Q[13]           ; |proc|regn:reg_4|Q[13]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[13]~5283 ; |proc|mux:MUX1|BUSWIRES[13]~5283 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[13]~5284 ; |proc|mux:MUX1|BUSWIRES[13]~5284 ; combout          ;
; |proc|regn:reg_7|Q[14]           ; |proc|regn:reg_7|Q[14]           ; regout           ;
; |proc|regn:reg_6|Q[14]           ; |proc|regn:reg_6|Q[14]           ; regout           ;
; |proc|regn:reg_3|Q[14]           ; |proc|regn:reg_3|Q[14]           ; regout           ;
; |proc|regn:reg_0|Q[14]           ; |proc|regn:reg_0|Q[14]           ; regout           ;
; |proc|regn:reg_2|Q[14]           ; |proc|regn:reg_2|Q[14]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[14]~5286 ; |proc|mux:MUX1|BUSWIRES[14]~5286 ; combout          ;
; |proc|regn:reg_1|Q[14]           ; |proc|regn:reg_1|Q[14]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[14]~5287 ; |proc|mux:MUX1|BUSWIRES[14]~5287 ; combout          ;
; |proc|regn:reg_5|Q[14]           ; |proc|regn:reg_5|Q[14]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[14]~5288 ; |proc|mux:MUX1|BUSWIRES[14]~5288 ; combout          ;
; |proc|regn:reg_4|Q[14]           ; |proc|regn:reg_4|Q[14]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[14]~5289 ; |proc|mux:MUX1|BUSWIRES[14]~5289 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[14]~5290 ; |proc|mux:MUX1|BUSWIRES[14]~5290 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[14]~5291 ; |proc|mux:MUX1|BUSWIRES[14]~5291 ; combout          ;
; |proc|regn:reg_7|Q[15]           ; |proc|regn:reg_7|Q[15]           ; regout           ;
; |proc|regn:reg_0|Q[15]           ; |proc|regn:reg_0|Q[15]           ; regout           ;
; |proc|regn:reg_3|Q[15]           ; |proc|regn:reg_3|Q[15]           ; regout           ;
; |proc|regn:reg_2|Q[15]           ; |proc|regn:reg_2|Q[15]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5292 ; |proc|mux:MUX1|BUSWIRES[15]~5292 ; combout          ;
; |proc|regn:reg_1|Q[15]           ; |proc|regn:reg_1|Q[15]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5293 ; |proc|mux:MUX1|BUSWIRES[15]~5293 ; combout          ;
; |proc|regn:reg_6|Q[15]           ; |proc|regn:reg_6|Q[15]           ; regout           ;
; |proc|regn:reg_5|Q[15]           ; |proc|regn:reg_5|Q[15]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5294 ; |proc|mux:MUX1|BUSWIRES[15]~5294 ; combout          ;
; |proc|regn:reg_4|Q[15]           ; |proc|regn:reg_4|Q[15]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5295 ; |proc|mux:MUX1|BUSWIRES[15]~5295 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5296 ; |proc|mux:MUX1|BUSWIRES[15]~5296 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5297 ; |proc|mux:MUX1|BUSWIRES[15]~5297 ; combout          ;
; |proc|RIN[3]~276                 ; |proc|RIN[3]~276                 ; combout          ;
; |proc|RIN[0]~277                 ; |proc|RIN[0]~277                 ; combout          ;
; |proc|RIN[2]~278                 ; |proc|RIN[2]~278                 ; combout          ;
; |proc|RIN[1]~279                 ; |proc|RIN[1]~279                 ; combout          ;
; |proc|RIN[5]~280                 ; |proc|RIN[5]~280                 ; combout          ;
; |proc|RIN[4]~281                 ; |proc|RIN[4]~281                 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]       ; |proc|mux:MUX1|BUSWIRES[1]       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[3]       ; |proc|mux:MUX1|BUSWIRES[3]       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[4]       ; |proc|mux:MUX1|BUSWIRES[4]       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[5]       ; |proc|mux:MUX1|BUSWIRES[5]       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[6]       ; |proc|mux:MUX1|BUSWIRES[6]       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[7]       ; |proc|mux:MUX1|BUSWIRES[7]       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[8]       ; |proc|mux:MUX1|BUSWIRES[8]       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[9]       ; |proc|mux:MUX1|BUSWIRES[9]       ; combout          ;
; |proc|mux:MUX1|BUSWIRES[10]      ; |proc|mux:MUX1|BUSWIRES[10]      ; combout          ;
; |proc|mux:MUX1|BUSWIRES[11]      ; |proc|mux:MUX1|BUSWIRES[11]      ; combout          ;
; |proc|mux:MUX1|BUSWIRES[12]      ; |proc|mux:MUX1|BUSWIRES[12]      ; combout          ;
; |proc|mux:MUX1|BUSWIRES[14]      ; |proc|mux:MUX1|BUSWIRES[14]      ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]      ; |proc|mux:MUX1|BUSWIRES[15]      ; combout          ;
; |proc|BusWires[1]                ; |proc|BusWires[1]                ; padio            ;
; |proc|BusWires[3]                ; |proc|BusWires[3]                ; padio            ;
; |proc|BusWires[4]                ; |proc|BusWires[4]                ; padio            ;
; |proc|BusWires[5]                ; |proc|BusWires[5]                ; padio            ;
; |proc|BusWires[6]                ; |proc|BusWires[6]                ; padio            ;
; |proc|BusWires[7]                ; |proc|BusWires[7]                ; padio            ;
; |proc|BusWires[8]                ; |proc|BusWires[8]                ; padio            ;
; |proc|BusWires[9]                ; |proc|BusWires[9]                ; padio            ;
; |proc|BusWires[10]               ; |proc|BusWires[10]               ; padio            ;
; |proc|BusWires[11]               ; |proc|BusWires[11]               ; padio            ;
; |proc|BusWires[12]               ; |proc|BusWires[12]               ; padio            ;
; |proc|BusWires[14]               ; |proc|BusWires[14]               ; padio            ;
; |proc|BusWires[15]               ; |proc|BusWires[15]               ; padio            ;
; |proc|DIN[15]                    ; |proc|DIN[15]~corein             ; combout          ;
; |proc|DIN[1]                     ; |proc|DIN[1]~corein              ; combout          ;
; |proc|DIN[3]                     ; |proc|DIN[3]~corein              ; combout          ;
; |proc|DIN[4]                     ; |proc|DIN[4]~corein              ; combout          ;
; |proc|DIN[5]                     ; |proc|DIN[5]~corein              ; combout          ;
; |proc|DIN[6]                     ; |proc|DIN[6]~corein              ; combout          ;
; |proc|DIN[8]                     ; |proc|DIN[8]~corein              ; combout          ;
; |proc|DIN[9]                     ; |proc|DIN[9]~corein              ; combout          ;
; |proc|DIN[11]                    ; |proc|DIN[11]~corein             ; combout          ;
; |proc|DIN[12]                    ; |proc|DIN[12]~corein             ; combout          ;
; |proc|regn:reg_6|Q[1]~feeder     ; |proc|regn:reg_6|Q[1]~feeder     ; combout          ;
; |proc|regn:reg_0|Q[1]~feeder     ; |proc|regn:reg_0|Q[1]~feeder     ; combout          ;
; |proc|regn:reg_3|Q[1]~feeder     ; |proc|regn:reg_3|Q[1]~feeder     ; combout          ;
; |proc|regn:reg_3|Q[3]~feeder     ; |proc|regn:reg_3|Q[3]~feeder     ; combout          ;
; |proc|regn:reg_1|Q[3]~feeder     ; |proc|regn:reg_1|Q[3]~feeder     ; combout          ;
; |proc|regn:reg_6|Q[3]~feeder     ; |proc|regn:reg_6|Q[3]~feeder     ; combout          ;
; |proc|regn:reg_0|Q[4]~feeder     ; |proc|regn:reg_0|Q[4]~feeder     ; combout          ;
; |proc|regn:reg_6|Q[4]~feeder     ; |proc|regn:reg_6|Q[4]~feeder     ; combout          ;
; |proc|regn:reg_3|Q[4]~feeder     ; |proc|regn:reg_3|Q[4]~feeder     ; combout          ;
; |proc|regn:reg_6|Q[5]~feeder     ; |proc|regn:reg_6|Q[5]~feeder     ; combout          ;
; |proc|regn:reg_1|Q[5]~feeder     ; |proc|regn:reg_1|Q[5]~feeder     ; combout          ;
; |proc|regn:reg_3|Q[5]~feeder     ; |proc|regn:reg_3|Q[5]~feeder     ; combout          ;
; |proc|regn:reg_0|Q[8]~feeder     ; |proc|regn:reg_0|Q[8]~feeder     ; combout          ;
; |proc|regn:reg_4|Q[8]~feeder     ; |proc|regn:reg_4|Q[8]~feeder     ; combout          ;
; |proc|regn:reg_6|Q[9]~feeder     ; |proc|regn:reg_6|Q[9]~feeder     ; combout          ;
; |proc|regn:reg_2|Q[10]~feeder    ; |proc|regn:reg_2|Q[10]~feeder    ; combout          ;
; |proc|regn:reg_3|Q[11]~feeder    ; |proc|regn:reg_3|Q[11]~feeder    ; combout          ;
; |proc|regn:reg_2|Q[12]~feeder    ; |proc|regn:reg_2|Q[12]~feeder    ; combout          ;
; |proc|regn:reg_2|Q[14]~feeder    ; |proc|regn:reg_2|Q[14]~feeder    ; combout          ;
; |proc|regn:reg_4|Q[14]~feeder    ; |proc|regn:reg_4|Q[14]~feeder    ; combout          ;
; |proc|regn:reg_0|Q[15]~feeder    ; |proc|regn:reg_0|Q[15]~feeder    ; combout          ;
+----------------------------------+----------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                               ;
+----------------------------------+----------------------------------+------------------+
; Node Name                        ; Output Port Name                 ; Output Port Type ;
+----------------------------------+----------------------------------+------------------+
; |proc|regnl:reg_ir|Q[8]          ; |proc|regnl:reg_ir|Q[8]          ; regout           ;
; |proc|regn:reg_6|Q[0]            ; |proc|regn:reg_6|Q[0]            ; regout           ;
; |proc|regnl:reg_ir|Q[5]          ; |proc|regnl:reg_ir|Q[5]          ; regout           ;
; |proc|regnl:reg_ir|Q[4]          ; |proc|regnl:reg_ir|Q[4]          ; regout           ;
; |proc|regnl:reg_ir|Q[1]          ; |proc|regnl:reg_ir|Q[1]          ; regout           ;
; |proc|regnl:reg_ir|Q[2]          ; |proc|regnl:reg_ir|Q[2]          ; regout           ;
; |proc|ROUT[4]~707                ; |proc|ROUT[4]~707                ; combout          ;
; |proc|RIN[4]~270                 ; |proc|RIN[4]~270                 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5190  ; |proc|mux:MUX1|BUSWIRES[1]~5190  ; combout          ;
; |proc|ROUT[4]~710                ; |proc|ROUT[4]~710                ; combout          ;
; |proc|ROUT[4]~711                ; |proc|ROUT[4]~711                ; combout          ;
; |proc|regn:reg_3|Q[0]            ; |proc|regn:reg_3|Q[0]            ; regout           ;
; |proc|RIN[3]~271                 ; |proc|RIN[3]~271                 ; combout          ;
; |proc|ROUT[2]~713                ; |proc|ROUT[2]~713                ; combout          ;
; |proc|ROUT[3]~714                ; |proc|ROUT[3]~714                ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5192  ; |proc|mux:MUX1|BUSWIRES[1]~5192  ; combout          ;
; |proc|RIN[1]~272                 ; |proc|RIN[1]~272                 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5193 ; |proc|mux:MUX1|BUSWIRES[15]~5193 ; combout          ;
; |proc|ROUT[1]~715                ; |proc|ROUT[1]~715                ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5194  ; |proc|mux:MUX1|BUSWIRES[1]~5194  ; combout          ;
; |proc|regn:reg_0|Q[0]            ; |proc|regn:reg_0|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5195  ; |proc|mux:MUX1|BUSWIRES[1]~5195  ; combout          ;
; |proc|regn:reg_2|Q[0]            ; |proc|regn:reg_2|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[0]~5196  ; |proc|mux:MUX1|BUSWIRES[0]~5196  ; combout          ;
; |proc|regn:reg_1|Q[0]            ; |proc|regn:reg_1|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[0]~5197  ; |proc|mux:MUX1|BUSWIRES[0]~5197  ; combout          ;
; |proc|regn:reg_5|Q[0]            ; |proc|regn:reg_5|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[0]~5199  ; |proc|mux:MUX1|BUSWIRES[0]~5199  ; combout          ;
; |proc|regn:reg_4|Q[0]            ; |proc|regn:reg_4|Q[0]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5204 ; |proc|mux:MUX1|BUSWIRES[15]~5204 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5205 ; |proc|mux:MUX1|BUSWIRES[15]~5205 ; combout          ;
; |proc|regn:reg_7|Q[1]            ; |proc|regn:reg_7|Q[1]            ; regout           ;
; |proc|regn:reg_0|Q[1]            ; |proc|regn:reg_0|Q[1]            ; regout           ;
; |proc|regn:reg_3|Q[1]            ; |proc|regn:reg_3|Q[1]            ; regout           ;
; |proc|regn:reg_2|Q[1]            ; |proc|regn:reg_2|Q[1]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5208  ; |proc|mux:MUX1|BUSWIRES[1]~5208  ; combout          ;
; |proc|regn:reg_1|Q[1]            ; |proc|regn:reg_1|Q[1]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5209  ; |proc|mux:MUX1|BUSWIRES[1]~5209  ; combout          ;
; |proc|regn:reg_6|Q[1]            ; |proc|regn:reg_6|Q[1]            ; regout           ;
; |proc|regn:reg_5|Q[1]            ; |proc|regn:reg_5|Q[1]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5210  ; |proc|mux:MUX1|BUSWIRES[1]~5210  ; combout          ;
; |proc|regn:reg_4|Q[1]            ; |proc|regn:reg_4|Q[1]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[1]~5211  ; |proc|mux:MUX1|BUSWIRES[1]~5211  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5212  ; |proc|mux:MUX1|BUSWIRES[1]~5212  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[1]~5213  ; |proc|mux:MUX1|BUSWIRES[1]~5213  ; combout          ;
; |proc|regn:reg_6|Q[2]            ; |proc|regn:reg_6|Q[2]            ; regout           ;
; |proc|regn:reg_3|Q[2]            ; |proc|regn:reg_3|Q[2]            ; regout           ;
; |proc|regn:reg_0|Q[2]            ; |proc|regn:reg_0|Q[2]            ; regout           ;
; |proc|regn:reg_2|Q[2]            ; |proc|regn:reg_2|Q[2]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[2]~5214  ; |proc|mux:MUX1|BUSWIRES[2]~5214  ; combout          ;
; |proc|regn:reg_1|Q[2]            ; |proc|regn:reg_1|Q[2]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[2]~5215  ; |proc|mux:MUX1|BUSWIRES[2]~5215  ; combout          ;
; |proc|regn:reg_5|Q[2]            ; |proc|regn:reg_5|Q[2]            ; regout           ;
; |proc|regn:reg_4|Q[2]            ; |proc|regn:reg_4|Q[2]            ; regout           ;
; |proc|regn:reg_7|Q[3]            ; |proc|regn:reg_7|Q[3]            ; regout           ;
; |proc|regn:reg_0|Q[3]            ; |proc|regn:reg_0|Q[3]            ; regout           ;
; |proc|regn:reg_3|Q[3]            ; |proc|regn:reg_3|Q[3]            ; regout           ;
; |proc|regn:reg_2|Q[3]            ; |proc|regn:reg_2|Q[3]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[3]~5220  ; |proc|mux:MUX1|BUSWIRES[3]~5220  ; combout          ;
; |proc|regn:reg_1|Q[3]            ; |proc|regn:reg_1|Q[3]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[3]~5221  ; |proc|mux:MUX1|BUSWIRES[3]~5221  ; combout          ;
; |proc|regn:reg_6|Q[3]            ; |proc|regn:reg_6|Q[3]            ; regout           ;
; |proc|regn:reg_5|Q[3]            ; |proc|regn:reg_5|Q[3]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[3]~5222  ; |proc|mux:MUX1|BUSWIRES[3]~5222  ; combout          ;
; |proc|regn:reg_4|Q[3]            ; |proc|regn:reg_4|Q[3]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[3]~5223  ; |proc|mux:MUX1|BUSWIRES[3]~5223  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[3]~5224  ; |proc|mux:MUX1|BUSWIRES[3]~5224  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[3]~5225  ; |proc|mux:MUX1|BUSWIRES[3]~5225  ; combout          ;
; |proc|regn:reg_7|Q[4]            ; |proc|regn:reg_7|Q[4]            ; regout           ;
; |proc|regn:reg_6|Q[4]            ; |proc|regn:reg_6|Q[4]            ; regout           ;
; |proc|regn:reg_3|Q[4]            ; |proc|regn:reg_3|Q[4]            ; regout           ;
; |proc|regn:reg_0|Q[4]            ; |proc|regn:reg_0|Q[4]            ; regout           ;
; |proc|regn:reg_2|Q[4]            ; |proc|regn:reg_2|Q[4]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[4]~5226  ; |proc|mux:MUX1|BUSWIRES[4]~5226  ; combout          ;
; |proc|regn:reg_1|Q[4]            ; |proc|regn:reg_1|Q[4]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[4]~5227  ; |proc|mux:MUX1|BUSWIRES[4]~5227  ; combout          ;
; |proc|regn:reg_5|Q[4]            ; |proc|regn:reg_5|Q[4]            ; regout           ;
; |proc|regn:reg_4|Q[4]            ; |proc|regn:reg_4|Q[4]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[4]~5229  ; |proc|mux:MUX1|BUSWIRES[4]~5229  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[4]~5230  ; |proc|mux:MUX1|BUSWIRES[4]~5230  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[4]~5231  ; |proc|mux:MUX1|BUSWIRES[4]~5231  ; combout          ;
; |proc|regn:reg_7|Q[5]            ; |proc|regn:reg_7|Q[5]            ; regout           ;
; |proc|regn:reg_0|Q[5]            ; |proc|regn:reg_0|Q[5]            ; regout           ;
; |proc|regn:reg_3|Q[5]            ; |proc|regn:reg_3|Q[5]            ; regout           ;
; |proc|regn:reg_2|Q[5]            ; |proc|regn:reg_2|Q[5]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[5]~5232  ; |proc|mux:MUX1|BUSWIRES[5]~5232  ; combout          ;
; |proc|regn:reg_1|Q[5]            ; |proc|regn:reg_1|Q[5]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[5]~5233  ; |proc|mux:MUX1|BUSWIRES[5]~5233  ; combout          ;
; |proc|regn:reg_6|Q[5]            ; |proc|regn:reg_6|Q[5]            ; regout           ;
; |proc|regn:reg_5|Q[5]            ; |proc|regn:reg_5|Q[5]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[5]~5234  ; |proc|mux:MUX1|BUSWIRES[5]~5234  ; combout          ;
; |proc|regn:reg_4|Q[5]            ; |proc|regn:reg_4|Q[5]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[5]~5235  ; |proc|mux:MUX1|BUSWIRES[5]~5235  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[5]~5236  ; |proc|mux:MUX1|BUSWIRES[5]~5236  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[5]~5237  ; |proc|mux:MUX1|BUSWIRES[5]~5237  ; combout          ;
; |proc|regn:reg_7|Q[6]            ; |proc|regn:reg_7|Q[6]            ; regout           ;
; |proc|regn:reg_6|Q[6]            ; |proc|regn:reg_6|Q[6]            ; regout           ;
; |proc|regn:reg_3|Q[6]            ; |proc|regn:reg_3|Q[6]            ; regout           ;
; |proc|regn:reg_0|Q[6]            ; |proc|regn:reg_0|Q[6]            ; regout           ;
; |proc|regn:reg_2|Q[6]            ; |proc|regn:reg_2|Q[6]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[6]~5238  ; |proc|mux:MUX1|BUSWIRES[6]~5238  ; combout          ;
; |proc|regn:reg_1|Q[6]            ; |proc|regn:reg_1|Q[6]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[6]~5239  ; |proc|mux:MUX1|BUSWIRES[6]~5239  ; combout          ;
; |proc|regn:reg_5|Q[6]            ; |proc|regn:reg_5|Q[6]            ; regout           ;
; |proc|regn:reg_4|Q[6]            ; |proc|regn:reg_4|Q[6]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[6]~5241  ; |proc|mux:MUX1|BUSWIRES[6]~5241  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[6]~5242  ; |proc|mux:MUX1|BUSWIRES[6]~5242  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[6]~5243  ; |proc|mux:MUX1|BUSWIRES[6]~5243  ; combout          ;
; |proc|regn:reg_7|Q[7]            ; |proc|regn:reg_7|Q[7]            ; regout           ;
; |proc|regn:reg_0|Q[7]            ; |proc|regn:reg_0|Q[7]            ; regout           ;
; |proc|regn:reg_3|Q[7]            ; |proc|regn:reg_3|Q[7]            ; regout           ;
; |proc|regn:reg_2|Q[7]            ; |proc|regn:reg_2|Q[7]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[7]~5244  ; |proc|mux:MUX1|BUSWIRES[7]~5244  ; combout          ;
; |proc|regn:reg_1|Q[7]            ; |proc|regn:reg_1|Q[7]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[7]~5245  ; |proc|mux:MUX1|BUSWIRES[7]~5245  ; combout          ;
; |proc|regn:reg_6|Q[7]            ; |proc|regn:reg_6|Q[7]            ; regout           ;
; |proc|regn:reg_5|Q[7]            ; |proc|regn:reg_5|Q[7]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[7]~5246  ; |proc|mux:MUX1|BUSWIRES[7]~5246  ; combout          ;
; |proc|regn:reg_4|Q[7]            ; |proc|regn:reg_4|Q[7]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[7]~5247  ; |proc|mux:MUX1|BUSWIRES[7]~5247  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[7]~5248  ; |proc|mux:MUX1|BUSWIRES[7]~5248  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[7]~5249  ; |proc|mux:MUX1|BUSWIRES[7]~5249  ; combout          ;
; |proc|regn:reg_7|Q[8]            ; |proc|regn:reg_7|Q[8]            ; regout           ;
; |proc|regn:reg_6|Q[8]            ; |proc|regn:reg_6|Q[8]            ; regout           ;
; |proc|regn:reg_3|Q[8]            ; |proc|regn:reg_3|Q[8]            ; regout           ;
; |proc|regn:reg_0|Q[8]            ; |proc|regn:reg_0|Q[8]            ; regout           ;
; |proc|regn:reg_2|Q[8]            ; |proc|regn:reg_2|Q[8]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[8]~5250  ; |proc|mux:MUX1|BUSWIRES[8]~5250  ; combout          ;
; |proc|regn:reg_1|Q[8]            ; |proc|regn:reg_1|Q[8]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[8]~5251  ; |proc|mux:MUX1|BUSWIRES[8]~5251  ; combout          ;
; |proc|regn:reg_5|Q[8]            ; |proc|regn:reg_5|Q[8]            ; regout           ;
; |proc|regn:reg_4|Q[8]            ; |proc|regn:reg_4|Q[8]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[8]~5253  ; |proc|mux:MUX1|BUSWIRES[8]~5253  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[8]~5254  ; |proc|mux:MUX1|BUSWIRES[8]~5254  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[8]~5255  ; |proc|mux:MUX1|BUSWIRES[8]~5255  ; combout          ;
; |proc|regn:reg_7|Q[9]            ; |proc|regn:reg_7|Q[9]            ; regout           ;
; |proc|regn:reg_0|Q[9]            ; |proc|regn:reg_0|Q[9]            ; regout           ;
; |proc|regn:reg_3|Q[9]            ; |proc|regn:reg_3|Q[9]            ; regout           ;
; |proc|regn:reg_2|Q[9]            ; |proc|regn:reg_2|Q[9]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[9]~5256  ; |proc|mux:MUX1|BUSWIRES[9]~5256  ; combout          ;
; |proc|regn:reg_1|Q[9]            ; |proc|regn:reg_1|Q[9]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[9]~5257  ; |proc|mux:MUX1|BUSWIRES[9]~5257  ; combout          ;
; |proc|regn:reg_6|Q[9]            ; |proc|regn:reg_6|Q[9]            ; regout           ;
; |proc|regn:reg_5|Q[9]            ; |proc|regn:reg_5|Q[9]            ; regout           ;
; |proc|regn:reg_4|Q[9]            ; |proc|regn:reg_4|Q[9]            ; regout           ;
; |proc|mux:MUX1|BUSWIRES[9]~5259  ; |proc|mux:MUX1|BUSWIRES[9]~5259  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[9]~5260  ; |proc|mux:MUX1|BUSWIRES[9]~5260  ; combout          ;
; |proc|mux:MUX1|BUSWIRES[9]~5261  ; |proc|mux:MUX1|BUSWIRES[9]~5261  ; combout          ;
; |proc|regn:reg_7|Q[10]           ; |proc|regn:reg_7|Q[10]           ; regout           ;
; |proc|regn:reg_6|Q[10]           ; |proc|regn:reg_6|Q[10]           ; regout           ;
; |proc|regn:reg_3|Q[10]           ; |proc|regn:reg_3|Q[10]           ; regout           ;
; |proc|regn:reg_0|Q[10]           ; |proc|regn:reg_0|Q[10]           ; regout           ;
; |proc|regn:reg_2|Q[10]           ; |proc|regn:reg_2|Q[10]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[10]~5262 ; |proc|mux:MUX1|BUSWIRES[10]~5262 ; combout          ;
; |proc|regn:reg_1|Q[10]           ; |proc|regn:reg_1|Q[10]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[10]~5263 ; |proc|mux:MUX1|BUSWIRES[10]~5263 ; combout          ;
; |proc|regn:reg_5|Q[10]           ; |proc|regn:reg_5|Q[10]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[10]~5264 ; |proc|mux:MUX1|BUSWIRES[10]~5264 ; combout          ;
; |proc|regn:reg_4|Q[10]           ; |proc|regn:reg_4|Q[10]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[10]~5265 ; |proc|mux:MUX1|BUSWIRES[10]~5265 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[10]~5266 ; |proc|mux:MUX1|BUSWIRES[10]~5266 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[10]~5267 ; |proc|mux:MUX1|BUSWIRES[10]~5267 ; combout          ;
; |proc|regn:reg_7|Q[11]           ; |proc|regn:reg_7|Q[11]           ; regout           ;
; |proc|regn:reg_0|Q[11]           ; |proc|regn:reg_0|Q[11]           ; regout           ;
; |proc|regn:reg_3|Q[11]           ; |proc|regn:reg_3|Q[11]           ; regout           ;
; |proc|regn:reg_2|Q[11]           ; |proc|regn:reg_2|Q[11]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[11]~5268 ; |proc|mux:MUX1|BUSWIRES[11]~5268 ; combout          ;
; |proc|regn:reg_1|Q[11]           ; |proc|regn:reg_1|Q[11]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[11]~5269 ; |proc|mux:MUX1|BUSWIRES[11]~5269 ; combout          ;
; |proc|regn:reg_6|Q[11]           ; |proc|regn:reg_6|Q[11]           ; regout           ;
; |proc|regn:reg_5|Q[11]           ; |proc|regn:reg_5|Q[11]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[11]~5270 ; |proc|mux:MUX1|BUSWIRES[11]~5270 ; combout          ;
; |proc|regn:reg_4|Q[11]           ; |proc|regn:reg_4|Q[11]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[11]~5271 ; |proc|mux:MUX1|BUSWIRES[11]~5271 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[11]~5272 ; |proc|mux:MUX1|BUSWIRES[11]~5272 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[11]~5273 ; |proc|mux:MUX1|BUSWIRES[11]~5273 ; combout          ;
; |proc|regn:reg_7|Q[12]           ; |proc|regn:reg_7|Q[12]           ; regout           ;
; |proc|regn:reg_6|Q[12]           ; |proc|regn:reg_6|Q[12]           ; regout           ;
; |proc|regn:reg_3|Q[12]           ; |proc|regn:reg_3|Q[12]           ; regout           ;
; |proc|regn:reg_0|Q[12]           ; |proc|regn:reg_0|Q[12]           ; regout           ;
; |proc|regn:reg_2|Q[12]           ; |proc|regn:reg_2|Q[12]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[12]~5274 ; |proc|mux:MUX1|BUSWIRES[12]~5274 ; combout          ;
; |proc|regn:reg_1|Q[12]           ; |proc|regn:reg_1|Q[12]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[12]~5275 ; |proc|mux:MUX1|BUSWIRES[12]~5275 ; combout          ;
; |proc|regn:reg_5|Q[12]           ; |proc|regn:reg_5|Q[12]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[12]~5276 ; |proc|mux:MUX1|BUSWIRES[12]~5276 ; combout          ;
; |proc|regn:reg_4|Q[12]           ; |proc|regn:reg_4|Q[12]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[12]~5277 ; |proc|mux:MUX1|BUSWIRES[12]~5277 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[12]~5278 ; |proc|mux:MUX1|BUSWIRES[12]~5278 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[12]~5279 ; |proc|mux:MUX1|BUSWIRES[12]~5279 ; combout          ;
; |proc|regn:reg_7|Q[13]           ; |proc|regn:reg_7|Q[13]           ; regout           ;
; |proc|regn:reg_0|Q[13]           ; |proc|regn:reg_0|Q[13]           ; regout           ;
; |proc|regn:reg_3|Q[13]           ; |proc|regn:reg_3|Q[13]           ; regout           ;
; |proc|regn:reg_2|Q[13]           ; |proc|regn:reg_2|Q[13]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[13]~5280 ; |proc|mux:MUX1|BUSWIRES[13]~5280 ; combout          ;
; |proc|regn:reg_1|Q[13]           ; |proc|regn:reg_1|Q[13]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[13]~5281 ; |proc|mux:MUX1|BUSWIRES[13]~5281 ; combout          ;
; |proc|regn:reg_6|Q[13]           ; |proc|regn:reg_6|Q[13]           ; regout           ;
; |proc|regn:reg_5|Q[13]           ; |proc|regn:reg_5|Q[13]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[13]~5282 ; |proc|mux:MUX1|BUSWIRES[13]~5282 ; combout          ;
; |proc|regn:reg_4|Q[13]           ; |proc|regn:reg_4|Q[13]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[13]~5283 ; |proc|mux:MUX1|BUSWIRES[13]~5283 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[13]~5284 ; |proc|mux:MUX1|BUSWIRES[13]~5284 ; combout          ;
; |proc|regn:reg_7|Q[14]           ; |proc|regn:reg_7|Q[14]           ; regout           ;
; |proc|regn:reg_6|Q[14]           ; |proc|regn:reg_6|Q[14]           ; regout           ;
; |proc|regn:reg_3|Q[14]           ; |proc|regn:reg_3|Q[14]           ; regout           ;
; |proc|regn:reg_0|Q[14]           ; |proc|regn:reg_0|Q[14]           ; regout           ;
; |proc|regn:reg_2|Q[14]           ; |proc|regn:reg_2|Q[14]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[14]~5286 ; |proc|mux:MUX1|BUSWIRES[14]~5286 ; combout          ;
; |proc|regn:reg_1|Q[14]           ; |proc|regn:reg_1|Q[14]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[14]~5287 ; |proc|mux:MUX1|BUSWIRES[14]~5287 ; combout          ;
; |proc|regn:reg_5|Q[14]           ; |proc|regn:reg_5|Q[14]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[14]~5288 ; |proc|mux:MUX1|BUSWIRES[14]~5288 ; combout          ;
; |proc|regn:reg_4|Q[14]           ; |proc|regn:reg_4|Q[14]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[14]~5289 ; |proc|mux:MUX1|BUSWIRES[14]~5289 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[14]~5290 ; |proc|mux:MUX1|BUSWIRES[14]~5290 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[14]~5291 ; |proc|mux:MUX1|BUSWIRES[14]~5291 ; combout          ;
; |proc|regn:reg_7|Q[15]           ; |proc|regn:reg_7|Q[15]           ; regout           ;
; |proc|regn:reg_0|Q[15]           ; |proc|regn:reg_0|Q[15]           ; regout           ;
; |proc|regn:reg_3|Q[15]           ; |proc|regn:reg_3|Q[15]           ; regout           ;
; |proc|regn:reg_2|Q[15]           ; |proc|regn:reg_2|Q[15]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5292 ; |proc|mux:MUX1|BUSWIRES[15]~5292 ; combout          ;
; |proc|regn:reg_1|Q[15]           ; |proc|regn:reg_1|Q[15]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5293 ; |proc|mux:MUX1|BUSWIRES[15]~5293 ; combout          ;
; |proc|regn:reg_6|Q[15]           ; |proc|regn:reg_6|Q[15]           ; regout           ;
; |proc|regn:reg_5|Q[15]           ; |proc|regn:reg_5|Q[15]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5294 ; |proc|mux:MUX1|BUSWIRES[15]~5294 ; combout          ;
; |proc|regn:reg_4|Q[15]           ; |proc|regn:reg_4|Q[15]           ; regout           ;
; |proc|mux:MUX1|BUSWIRES[15]~5295 ; |proc|mux:MUX1|BUSWIRES[15]~5295 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5296 ; |proc|mux:MUX1|BUSWIRES[15]~5296 ; combout          ;
; |proc|mux:MUX1|BUSWIRES[15]~5297 ; |proc|mux:MUX1|BUSWIRES[15]~5297 ; combout          ;
; |proc|RIN[3]~276                 ; |proc|RIN[3]~276                 ; combout          ;
; |proc|RIN[0]~277                 ; |proc|RIN[0]~277                 ; combout          ;
; |proc|RIN[2]~278                 ; |proc|RIN[2]~278                 ; combout          ;
; |proc|RIN[1]~279                 ; |proc|RIN[1]~279                 ; combout          ;
; |proc|RIN[5]~280                 ; |proc|RIN[5]~280                 ; combout          ;
; |proc|RIN[4]~281                 ; |proc|RIN[4]~281                 ; combout          ;
; |proc|Resetn                     ; |proc|Resetn~corein              ; combout          ;
; |proc|DIN[15]                    ; |proc|DIN[15]~corein             ; combout          ;
; |proc|DIN[1]                     ; |proc|DIN[1]~corein              ; combout          ;
; |proc|DIN[3]                     ; |proc|DIN[3]~corein              ; combout          ;
; |proc|DIN[4]                     ; |proc|DIN[4]~corein              ; combout          ;
; |proc|DIN[5]                     ; |proc|DIN[5]~corein              ; combout          ;
; |proc|DIN[6]                     ; |proc|DIN[6]~corein              ; combout          ;
; |proc|DIN[8]                     ; |proc|DIN[8]~corein              ; combout          ;
; |proc|DIN[9]                     ; |proc|DIN[9]~corein              ; combout          ;
; |proc|DIN[11]                    ; |proc|DIN[11]~corein             ; combout          ;
; |proc|DIN[12]                    ; |proc|DIN[12]~corein             ; combout          ;
+----------------------------------+----------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Wed Jan 06 20:12:30 2016
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off proc -c proc
Info: Using vector source file "C:/Users/c/Desktop/proc1/proc.vwf"
Warning: Compiler packed, optimized or synthesized away node "ROUT[7]". Ignored vector source file node.
Warning: Compiler packed, optimized or synthesized away node "ROUT[6]". Ignored vector source file node.
Warning: Compiler packed, optimized or synthesized away node "ROUT[5]". Ignored vector source file node.
Warning: Compiler packed, optimized or synthesized away node "ROUT[4]". Ignored vector source file node.
Warning: Compiler packed, optimized or synthesized away node "ROUT[3]". Ignored vector source file node.
Warning: Compiler packed, optimized or synthesized away node "ROUT[2]". Ignored vector source file node.
Warning: Compiler packed, optimized or synthesized away node "ROUT[1]". Ignored vector source file node.
Warning: Compiler packed, optimized or synthesized away node "ROUT[0]". Ignored vector source file node.
Warning: Ignored node in vector source file. Can't find corresponding node name "DINOUT~33" in design.
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      18.51 %
Info: Number of transitions in simulation is 1499
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 204 megabytes
    Info: Processing ended: Wed Jan 06 20:13:58 2016
    Info: Elapsed time: 00:01:28
    Info: Total CPU time (on all processors): 00:00:00


