# 1.3 GAA構造：完全ゲート包囲による短チャネル制御の極限へ

## 概要

GAA（Gate-All-Around）Multi-Nanosheet FETは、FinFETの後継として開発された**全ゲート包囲型**のトランジスタである。チャネルとなる**ナノシート（Nanosheet）**を完全に包み込むようにゲートが形成されるため、**より優れた電界制御性**と**短チャネル耐性**を実現できる。

本節では、GAAの構造原理、製造特徴、およびFinFETとの相違点を解説する。

---

## 1.3.1 GAA Multi-Nanosheet FETの構造原理

- **ナノシート構造**：
  - エピタキシャル技術を用いて、Si/SiGeを交互に積層
  - 選択的なSiGeエッチングにより、Siナノシートを**空間に浮かせた状態**で形成

- **ゲート構成**：
  - ナノシートを**4面（全面）からゲートが包囲**
  - ゲート絶縁膜（例：HfO₂）＋メタルゲートをコンフォーマルに成膜

- **複数シート構成**：
  - 通常3〜5枚のナノシートを積層し、並列動作させることで電流駆動力を確保

> 💡 GAAは、構造上、FinFETと比べてより高密度・高制御のデバイススケーリングが可能。

---

## 1.3.2 FinFETとの相違点

| 比較項目     | FinFET                      | GAA                             |
|--------------|-----------------------------|----------------------------------|
| ゲート包囲面 | 3面（両側＋上面）           | 4面（完全包囲）                 |
| チャネル構造 | Fin（縦構造）               | Nanosheet（横積層構造）         |
| 短チャネル制御 | 良好（DIBL ~70 mV/V）       | 優秀（DIBL ~50 mV/V以下）       |
| オフリーク電流 | 数nA/µm                     | より低い（完全ゲート支配）       |
| ゲート容量   | 大きめ（3面接触）           | 更に大（4面接触＋多層構造）     |

---

## 1.3.3 GAAの製造プロセス上の特徴

- **Si/SiGeスーパーラティスの形成**：
  - 超高精度のエピタキシャル成長（厚さ誤差 < 1 nm）

- **犠牲層選択エッチング**：
  - SiGeを選択的にエッチングすることでナノシートを解放（release）
  - ドライエッチ（HCl系など）で高選択比を確保

- **ゲート形成の困難さ**：
  - 空洞（ナノシート下部）内に対して均一なゲート材料の成膜が必要
  - Conformal ALD（原子層堆積法）が中心技術

- **ストレスエンジニアリング**：
  - ナノシートに直接ストレスを印加することでキャリア移動度を向上

> 🔍 詳細な工程は [`appendixf1_02_gaaflow.md`](./appendixf1_02_gaaflow.md) を参照のこと。

---

## 1.3.4 設計への影響とPDKの注意点

- **シート数と設計単位**：
  - Fin数の代わりに**シート数**が離散化された設計単位となる
  - 「3シート標準セル」「4シート強ドライブセル」などが用意される

- **寄生容量とRC制御**：
  - 完全包囲構造によりゲート-チャネル間容量が増大
  - RC抽出時の3Dモデル精度が要求される（特にBEOLとの結合）

- **レイアウト制限**：
  - リリース工程に伴い、**サポート構造の配置**や**空洞内への残留**に配慮が必要

---

## 1.3.5 今後の展望

| 観点 | GAA構造の可能性 |
|------|----------------|
| スケーリング限界 | FinFETより小さなLch（例：10nm未満）に対応可能 |
| CFET構造との融合 | N型とP型のナノシートを上下に重ねるVertical CFETへ発展中 |
| 3D-IC対応性 | 薄型・高密度構造により3D実装との親和性が高い |

---

## 図版（予定）

- `images/gaa_stack_structure.png`：Si/SiGe積層構造
- `images/gaa_gate_all_around.png`：ゲート全包囲断面図
- `images/gaa_release_process.png`：空洞形成プロセス模式図

---

## まとめ

GAA Multi-Nanosheet FETは、FinFETが持つ制御性とスケーリング限界を更に押し広げる構造であり、2nm以降の世代で標準的に導入されつつある。設計自由度や寄生要素管理、製造困難性は高いものの、完全ゲート包囲による特性の優位性が今後のSoC設計の鍵を握る。

次節では、FinFETとGAAを設計・物理・電気的観点から比較する。
