Fitter report for rv32i
Wed Jun 05 10:05:46 2024
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 05 10:05:46 2024      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; rv32i                                      ;
; Top-level Entity Name              ; rv32i                                      ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,531 / 114,480 ( 2 % )                    ;
;     Total combinational functions  ; 2,391 / 114,480 ( 2 % )                    ;
;     Dedicated logic registers      ; 610 / 114,480 ( < 1 % )                    ;
; Total registers                    ; 610                                        ;
; Total pins                         ; 62 / 529 ( 12 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.92        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  51.4%      ;
;     Processors 5-6         ;  18.9%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; LCD_RW      ; Missing drive strength and slew rate ;
; LCD_EN      ; Missing drive strength and slew rate ;
; LCD_RS      ; Missing drive strength and slew rate ;
; LCD_DATA[7] ; Missing drive strength and slew rate ;
; LCD_DATA[6] ; Missing drive strength and slew rate ;
; LCD_DATA[5] ; Missing drive strength and slew rate ;
; LCD_DATA[4] ; Missing drive strength and slew rate ;
; LCD_DATA[3] ; Missing drive strength and slew rate ;
; LCD_DATA[2] ; Missing drive strength and slew rate ;
; LCD_DATA[1] ; Missing drive strength and slew rate ;
; LCD_DATA[0] ; Missing drive strength and slew rate ;
; mem0[31]    ; Missing drive strength and slew rate ;
; mem0[30]    ; Missing drive strength and slew rate ;
; mem0[29]    ; Missing drive strength and slew rate ;
; mem0[28]    ; Missing drive strength and slew rate ;
; mem0[27]    ; Missing drive strength and slew rate ;
; mem0[26]    ; Missing drive strength and slew rate ;
; mem0[25]    ; Missing drive strength and slew rate ;
; mem0[24]    ; Missing drive strength and slew rate ;
; mem0[23]    ; Missing drive strength and slew rate ;
; mem0[22]    ; Missing drive strength and slew rate ;
; mem0[21]    ; Missing drive strength and slew rate ;
; mem0[20]    ; Missing drive strength and slew rate ;
; mem0[19]    ; Missing drive strength and slew rate ;
; mem0[18]    ; Missing drive strength and slew rate ;
; mem0[17]    ; Missing drive strength and slew rate ;
; mem0[16]    ; Missing drive strength and slew rate ;
; mem0[15]    ; Missing drive strength and slew rate ;
; mem0[14]    ; Missing drive strength and slew rate ;
; mem0[13]    ; Missing drive strength and slew rate ;
; mem0[12]    ; Missing drive strength and slew rate ;
; mem0[11]    ; Missing drive strength and slew rate ;
; mem0[10]    ; Missing drive strength and slew rate ;
; mem0[9]     ; Missing drive strength and slew rate ;
; mem0[8]     ; Missing drive strength and slew rate ;
; mem0[7]     ; Missing drive strength and slew rate ;
; mem0[6]     ; Missing drive strength and slew rate ;
; mem0[5]     ; Missing drive strength and slew rate ;
; mem0[4]     ; Missing drive strength and slew rate ;
; mem0[3]     ; Missing drive strength and slew rate ;
; mem0[2]     ; Missing drive strength and slew rate ;
; mem0[1]     ; Missing drive strength and slew rate ;
; mem0[0]     ; Missing drive strength and slew rate ;
; segA[6]     ; Missing drive strength and slew rate ;
; segA[5]     ; Missing drive strength and slew rate ;
; segA[4]     ; Missing drive strength and slew rate ;
; segA[3]     ; Missing drive strength and slew rate ;
; segA[2]     ; Missing drive strength and slew rate ;
; segA[1]     ; Missing drive strength and slew rate ;
; segA[0]     ; Missing drive strength and slew rate ;
; segB[6]     ; Missing drive strength and slew rate ;
; segB[5]     ; Missing drive strength and slew rate ;
; segB[4]     ; Missing drive strength and slew rate ;
; segB[3]     ; Missing drive strength and slew rate ;
; segB[2]     ; Missing drive strength and slew rate ;
; segB[1]     ; Missing drive strength and slew rate ;
; segB[0]     ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3140 ) ; 0.00 % ( 0 / 3140 )        ; 0.00 % ( 0 / 3140 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3140 ) ; 0.00 % ( 0 / 3140 )        ; 0.00 % ( 0 / 3140 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3130 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/Desktop/test/rv32i/output_files/rv32i.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,531 / 114,480 ( 2 % ) ;
;     -- Combinational with no register       ; 1921                    ;
;     -- Register only                        ; 140                     ;
;     -- Combinational with a register        ; 470                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1136                    ;
;     -- 3 input functions                    ; 668                     ;
;     -- <=2 input functions                  ; 587                     ;
;     -- Register only                        ; 140                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1921                    ;
;     -- arithmetic mode                      ; 470                     ;
;                                             ;                         ;
; Total registers*                            ; 610 / 117,053 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 610 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 190 / 7,155 ( 3 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 62 / 529 ( 12 % )       ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 1.2% / 1.1% / 1.4%      ;
; Peak interconnect usage (total/H/V)         ; 27.2% / 25.9% / 29.1%   ;
; Maximum fan-out                             ; 474                     ;
; Highest non-global fan-out                  ; 161                     ;
; Total fan-out                               ; 9732                    ;
; Average fan-out                             ; 2.97                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 2531 / 114480 ( 2 % )  ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1921                   ; 0                              ;
;     -- Register only                        ; 140                    ; 0                              ;
;     -- Combinational with a register        ; 470                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 1136                   ; 0                              ;
;     -- 3 input functions                    ; 668                    ; 0                              ;
;     -- <=2 input functions                  ; 587                    ; 0                              ;
;     -- Register only                        ; 140                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 1921                   ; 0                              ;
;     -- arithmetic mode                      ; 470                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 610                    ; 0                              ;
;     -- Dedicated logic registers            ; 610 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 190 / 7155 ( 3 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 62                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 9727                   ; 5                              ;
;     -- Registered Connections               ; 1597                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 5                      ; 0                              ;
;     -- Output Ports                         ; 57                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; Y2    ; 2        ; 0            ; 36           ; 14           ; 128                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key     ; M23   ; 6        ; 115          ; 40           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; mode[0] ; AB28  ; 5        ; 115          ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; mode[1] ; AC28  ; 5        ; 115          ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; res     ; R24   ; 5        ; 115          ; 35           ; 21           ; 161                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_DATA[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN      ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS      ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW      ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[0]     ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[10]    ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[11]    ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[12]    ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[13]    ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[14]    ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[15]    ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[16]    ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[17]    ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[18]    ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[19]    ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[1]     ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[20]    ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[21]    ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[22]    ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[23]    ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[24]    ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[25]    ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[26]    ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[27]    ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[28]    ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[29]    ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[2]     ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[30]    ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[31]    ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[3]     ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[4]     ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[5]     ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[6]     ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[7]     ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[8]     ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem0[9]     ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segA[0]     ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segA[1]     ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segA[2]     ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segA[3]     ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segA[4]     ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segA[5]     ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segA[6]     ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segB[0]     ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segB[1]     ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segB[2]     ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segB[3]     ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segB[4]     ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segB[5]     ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segB[6]     ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 13 / 71 ( 18 % ) ; 2.5V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 6 / 58 ( 10 % )  ; 2.5V          ; --           ;
; 7        ; 28 / 72 ( 39 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; segB[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; segA[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; segA[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; segA[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; segA[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; segA[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; segA[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; mode[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; segA[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; mode[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; segB[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; segB[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; segB[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; segB[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; segB[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; segB[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; mem0[29]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; mem0[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; mem0[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; mem0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; mem0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; mem0[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; mem0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; mem0[22]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; mem0[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; mem0[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; mem0[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; mem0[30]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; mem0[23]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; mem0[24]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; mem0[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; mem0[31]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; mem0[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; mem0[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; mem0[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; mem0[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; mem0[19]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; mem0[21]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; mem0[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; mem0[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; mem0[25]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; mem0[18]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; mem0[20]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; mem0[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; mem0[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; mem0[26]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; mem0[27]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; mem0[28]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; key                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; res                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                  ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; |rv32i                                    ; 2531 (0)    ; 610 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 62   ; 0            ; 1921 (0)     ; 140 (0)           ; 470 (0)          ; |rv32i                                                                                                               ; work         ;
;    |MUX2to1_32bit:inst5|                  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 6 (6)            ; |rv32i|MUX2to1_32bit:inst5                                                                                           ; work         ;
;    |MUX2to1_32bit:inst6|                  ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 2 (2)            ; |rv32i|MUX2to1_32bit:inst6                                                                                           ; work         ;
;    |MUX4to1_32bit:inst9|                  ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 17 (17)          ; |rv32i|MUX4to1_32bit:inst9                                                                                           ; work         ;
;    |alu:inst8|                            ; 425 (425)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 409 (409)    ; 0 (0)             ; 16 (16)          ; |rv32i|alu:inst8                                                                                                     ; work         ;
;    |debonce:inst2|                        ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |rv32i|debonce:inst2                                                                                                 ; work         ;
;    |decoder:inst4|                        ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 5 (5)            ; |rv32i|decoder:inst4                                                                                                 ; work         ;
;    |dm_control:inst12|                    ; 411 (148)   ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (143)    ; 112 (0)           ; 144 (98)         ; |rv32i|dm_control:inst12                                                                                             ; work         ;
;       |mem:mem_U|                         ; 268 (268)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 112 (112)         ; 144 (144)        ; |rv32i|dm_control:inst12|mem:mem_U                                                                                   ; work         ;
;    |instr_memory:inst11|                  ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 1 (1)            ; |rv32i|instr_memory:inst11                                                                                           ; work         ;
;    |pc:inst|                              ; 72 (72)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 62 (62)          ; |rv32i|pc:inst                                                                                                       ; work         ;
;    |regshow:inst14|                       ; 393 (372)   ; 110 (97)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (274)    ; 0 (0)             ; 111 (98)         ; |rv32i|regshow:inst14                                                                                                ; work         ;
;       |LCD_Controller:u0|                 ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 13 (13)          ; |rv32i|regshow:inst14|LCD_Controller:u0                                                                              ; work         ;
;    |regster:inst3|                        ; 371 (371)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (209)    ; 28 (28)           ; 134 (134)        ; |rv32i|regster:inst3                                                                                                 ; work         ;
;    |showpc:inst10|                        ; 701 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 699 (0)      ; 0 (0)             ; 2 (0)            ; |rv32i|showpc:inst10                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 2 (0)            ; |rv32i|showpc:inst10|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_uim:auto_generated|  ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 2 (0)            ; |rv32i|showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated                                                   ; work         ;
;             |sign_div_unsign_mlh:divider| ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 2 (0)            ; |rv32i|showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider                       ; work         ;
;                |alt_u_div_07f:divider|    ; 342 (342)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (340)    ; 0 (0)             ; 2 (2)            ; |rv32i|showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 345 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 345 (0)      ; 0 (0)             ; 0 (0)            ; |rv32i|showpc:inst10|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_1bm:auto_generated|  ; 345 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 345 (0)      ; 0 (0)             ; 0 (0)            ; |rv32i|showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_mlh:divider| ; 345 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 345 (0)      ; 0 (0)             ; 0 (0)            ; |rv32i|showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider                       ; work         ;
;                |alt_u_div_07f:divider|    ; 345 (345)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 345 (345)    ; 0 (0)             ; 0 (0)            ; |rv32i|showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider ; work         ;
;       |segdec:segAA|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |rv32i|showpc:inst10|segdec:segAA                                                                                    ; work         ;
;       |segdec:segBB|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |rv32i|showpc:inst10|segdec:segBB                                                                                    ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[31]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[30]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[29]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[28]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[27]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[26]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[25]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[24]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[23]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[22]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[21]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[20]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[19]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[18]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[17]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem0[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segA[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segA[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segA[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segA[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segA[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segA[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segA[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segB[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segB[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segB[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segB[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segB[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segB[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segB[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; res         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mode[1]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mode[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; clk                                        ;                   ;         ;
; res                                        ;                   ;         ;
;      - pc:inst|pc[0]                       ; 1                 ; 6       ;
;      - pc:inst|pc[1]                       ; 1                 ; 6       ;
;      - pc:inst|pc[2]                       ; 1                 ; 6       ;
;      - pc:inst|pc[3]                       ; 1                 ; 6       ;
;      - pc:inst|pc[4]                       ; 1                 ; 6       ;
;      - pc:inst|pc[5]                       ; 1                 ; 6       ;
;      - pc:inst|pc[6]                       ; 1                 ; 6       ;
;      - pc:inst|pc[7]                       ; 1                 ; 6       ;
;      - pc:inst|pc[8]                       ; 1                 ; 6       ;
;      - pc:inst|pc[9]                       ; 1                 ; 6       ;
;      - pc:inst|pc[10]                      ; 1                 ; 6       ;
;      - pc:inst|pc[11]                      ; 1                 ; 6       ;
;      - pc:inst|pc[12]                      ; 1                 ; 6       ;
;      - pc:inst|pc[13]                      ; 1                 ; 6       ;
;      - pc:inst|pc[14]                      ; 1                 ; 6       ;
;      - pc:inst|pc[15]                      ; 1                 ; 6       ;
;      - pc:inst|pc[16]                      ; 1                 ; 6       ;
;      - pc:inst|pc[17]                      ; 1                 ; 6       ;
;      - pc:inst|pc[18]                      ; 1                 ; 6       ;
;      - pc:inst|pc[19]                      ; 1                 ; 6       ;
;      - pc:inst|pc[20]                      ; 1                 ; 6       ;
;      - pc:inst|pc[21]                      ; 1                 ; 6       ;
;      - pc:inst|pc[22]                      ; 1                 ; 6       ;
;      - pc:inst|pc[23]                      ; 1                 ; 6       ;
;      - pc:inst|pc[24]                      ; 1                 ; 6       ;
;      - pc:inst|pc[25]                      ; 1                 ; 6       ;
;      - pc:inst|pc[26]                      ; 1                 ; 6       ;
;      - pc:inst|pc[27]                      ; 1                 ; 6       ;
;      - pc:inst|pc[28]                      ; 1                 ; 6       ;
;      - pc:inst|pc[29]                      ; 1                 ; 6       ;
;      - pc:inst|pc[30]                      ; 1                 ; 6       ;
;      - pc:inst|pc[31]                      ; 1                 ; 6       ;
;      - pc:inst|pc_next[31]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[30]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[29]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[28]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[27]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[26]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[25]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[24]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[23]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[22]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[21]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[20]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[19]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[18]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[17]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[16]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[15]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[14]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[13]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[12]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[11]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[10]                 ; 1                 ; 6       ;
;      - pc:inst|pc_next[9]                  ; 1                 ; 6       ;
;      - pc:inst|pc_next[8]                  ; 1                 ; 6       ;
;      - pc:inst|pc_next[7]                  ; 1                 ; 6       ;
;      - pc:inst|pc_next[6]                  ; 1                 ; 6       ;
;      - pc:inst|pc_next[5]                  ; 1                 ; 6       ;
;      - pc:inst|pc_next[4]                  ; 1                 ; 6       ;
;      - pc:inst|pc_next[3]                  ; 1                 ; 6       ;
;      - pc:inst|pc_next[2]                  ; 1                 ; 6       ;
;      - regshow:inst14|Cont[0]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[1]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[2]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[3]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[4]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[5]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[6]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[7]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[8]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[9]              ; 1                 ; 6       ;
;      - regshow:inst14|Cont[10]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[11]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[12]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[13]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[14]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[15]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[16]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[17]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[18]             ; 1                 ; 6       ;
;      - regshow:inst14|Cont[19]             ; 1                 ; 6       ;
;      - regshow:inst14|ress~0               ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA~11          ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA~13          ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA[3]~14       ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA[3]~17       ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA[3]~40       ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA~45          ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA~46          ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA~51          ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA~106         ; 1                 ; 6       ;
;      - regster:inst3|regfile~1262          ; 1                 ; 6       ;
;      - regster:inst3|regfile~1265          ; 1                 ; 6       ;
;      - regster:inst3|regfile~1266          ; 1                 ; 6       ;
;      - regshow:inst14|Cont[16]~54          ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA[3]~109      ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[31]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[30]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[29]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[28]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[27]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[26]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[25]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[24]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[23]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[22]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[21]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[20]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[19]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[18]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[17]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[16]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[15]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[14]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[13]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[12]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[11]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[10]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[9]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[8]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[7]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[6]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[5]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[4]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[3]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[2]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[1]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_in_buff[0]   ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[1]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[0]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[2]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[3]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[4]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[31] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[10] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[9]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[8]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[5]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[6]  ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[22] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[21] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[20] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[30] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[29] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[28] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[27] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[26] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[25] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[16] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[17] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[12] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[19] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[18] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[13] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[14] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[15] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[24] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[23] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[11] ; 1                 ; 6       ;
;      - dm_control:inst12|data_out_buff[7]  ; 1                 ; 6       ;
; mode[1]                                    ;                   ;         ;
;      - regshow:inst14|LUT_DATA[3]~9        ; 1                 ; 6       ;
;      - regshow:inst14|LUT_DATA[3]~109      ; 1                 ; 6       ;
; mode[0]                                    ;                   ;         ;
;      - regshow:inst14|LUT_DATA[3]~9        ; 0                 ; 6       ;
;      - regshow:inst14|LUT_DATA[3]~109      ; 0                 ; 6       ;
; key                                        ;                   ;         ;
;      - debonce:inst2|keyout~0              ; 1                 ; 6       ;
;      - debonce:inst2|count[2]~0            ; 1                 ; 6       ;
;      - debonce:inst2|count[0]~1            ; 1                 ; 6       ;
;      - debonce:inst2|count[1]~2            ; 1                 ; 6       ;
+--------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                   ;
+-----------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                                     ; PIN_Y2             ; 128     ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; debonce:inst2|div[18]                   ; FF_X74_Y44_N17     ; 4       ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; debonce:inst2|keyout                    ; FF_X57_Y59_N5      ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; debonce:inst2|keyout                    ; FF_X57_Y59_N5      ; 474     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; decoder:inst4|Decoder0~4                ; LCCOMB_X58_Y47_N10 ; 64      ; Latch enable              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; decoder:inst4|WideOr16~0                ; LCCOMB_X58_Y45_N20 ; 138     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dm_control:inst12|mem:mem_U|Decoder0~1  ; LCCOMB_X61_Y47_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dm_control:inst12|mem:mem_U|Decoder0~3  ; LCCOMB_X65_Y50_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dm_control:inst12|mem:mem_U|Decoder0~4  ; LCCOMB_X59_Y49_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dm_control:inst12|mem:mem_U|Decoder0~5  ; LCCOMB_X61_Y50_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dm_control:inst12|mem:mem_U|Decoder0~6  ; LCCOMB_X61_Y47_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dm_control:inst12|mem:mem_U|Decoder0~7  ; LCCOMB_X61_Y47_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dm_control:inst12|mem:mem_U|Decoder0~8  ; LCCOMB_X61_Y47_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dm_control:inst12|mem:mem_U|Decoder0~9  ; LCCOMB_X61_Y47_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|Cont1[7]~54              ; LCCOMB_X49_Y47_N2  ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|Cont[16]~54              ; LCCOMB_X72_Y52_N0  ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|LCD_Controller:u0|mStart ; FF_X50_Y46_N1      ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|LUT_INDEX[0]~20          ; LCCOMB_X52_Y44_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|div[24]                  ; FF_X75_Y44_N23     ; 23      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|mDLY[16]~58              ; LCCOMB_X49_Y44_N20 ; 18      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|mDLY[16]~59              ; LCCOMB_X49_Y45_N2  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|mLCD_DATA[0]~10          ; LCCOMB_X50_Y44_N28 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|mLCD_ST~22               ; LCCOMB_X52_Y44_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regshow:inst14|resa                     ; LCCOMB_X49_Y46_N20 ; 23      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; regster:inst3|regfile~1263              ; LCCOMB_X58_Y43_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regster:inst3|regfile~1264              ; LCCOMB_X58_Y43_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regster:inst3|regfile~1265              ; LCCOMB_X58_Y43_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regster:inst3|regfile~1267              ; LCCOMB_X58_Y44_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regster:inst3|regfile~1268              ; LCCOMB_X58_Y43_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; res                                     ; PIN_R24            ; 161     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+--------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                      ; PIN_Y2             ; 128     ; 29                                   ; Global Clock         ; GCLK4            ; --                        ;
; debonce:inst2|div[18]    ; FF_X74_Y44_N17     ; 4       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; debonce:inst2|keyout     ; FF_X57_Y59_N5      ; 474     ; 290                                  ; Global Clock         ; GCLK10           ; --                        ;
; decoder:inst4|Decoder0~4 ; LCCOMB_X58_Y47_N10 ; 64      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; res~input                                                                                                                                ; 161     ;
; decoder:inst4|WideOr16~0                                                                                                                 ; 138     ;
; alu:inst8|Selector28~6                                                                                                                   ; 106     ;
; alu:inst8|Selector29~5                                                                                                                   ; 106     ;
; decoder:inst4|WideOr1~0                                                                                                                  ; 82      ;
; decoder:inst4|ra2[1]~4                                                                                                                   ; 69      ;
; instr_memory:inst11|Mux13~2                                                                                                              ; 68      ;
; regshow:inst14|LUT_INDEX[1]                                                                                                              ; 66      ;
; alu:inst8|Selector24~10                                                                                                                  ; 65      ;
; regster:inst3|rs2[30]~1                                                                                                                  ; 65      ;
; regshow:inst14|LUT_INDEX[0]                                                                                                              ; 64      ;
; decoder:inst4|ra2[2]~5                                                                                                                   ; 62      ;
; decoder:inst4|ra2[0]~3                                                                                                                   ; 57      ;
; MUX2to1_32bit:inst6|f[1]~197                                                                                                             ; 54      ;
; decoder:inst4|ra1[3]~0                                                                                                                   ; 53      ;
; MUX2to1_32bit:inst6|f[0]~218                                                                                                             ; 52      ;
; decoder:inst4|doe~0                                                                                                                      ; 52      ;
; decoder:inst4|dmop[1]~0                                                                                                                  ; 49      ;
; MUX2to1_32bit:inst6|f[2]~200                                                                                                             ; 48      ;
; pc:inst|pc[6]                                                                                                                            ; 48      ;
; pc:inst|pc[5]                                                                                                                            ; 47      ;
; instr_memory:inst11|Mux31~0                                                                                                              ; 45      ;
; decoder:inst4|ra2[3]~2                                                                                                                   ; 43      ;
; regster:inst3|always1~0                                                                                                                  ; 41      ;
; regshow:inst14|LUT_INDEX[2]                                                                                                              ; 41      ;
; pc:inst|pc[4]                                                                                                                            ; 39      ;
; pc:inst|pc[2]                                                                                                                            ; 39      ;
; alu:inst8|Selector27~5                                                                                                                   ; 37      ;
; decoder:inst4|doe~1                                                                                                                      ; 35      ;
; pc:inst|pc[3]                                                                                                                            ; 35      ;
; regshow:inst14|LUT_INDEX[4]                                                                                                              ; 33      ;
; dm_control:inst12|mem:mem_U|Decoder0~9                                                                                                   ; 32      ;
; dm_control:inst12|mem:mem_U|Decoder0~8                                                                                                   ; 32      ;
; dm_control:inst12|mem:mem_U|Decoder0~7                                                                                                   ; 32      ;
; dm_control:inst12|mem:mem_U|Decoder0~6                                                                                                   ; 32      ;
; dm_control:inst12|mem:mem_U|Decoder0~5                                                                                                   ; 32      ;
; dm_control:inst12|mem:mem_U|Decoder0~4                                                                                                   ; 32      ;
; dm_control:inst12|mem:mem_U|Decoder0~3                                                                                                   ; 32      ;
; regster:inst3|regfile~1268                                                                                                               ; 32      ;
; regster:inst3|regfile~1267                                                                                                               ; 32      ;
; regster:inst3|regfile~1265                                                                                                               ; 32      ;
; regster:inst3|regfile~1264                                                                                                               ; 32      ;
; regster:inst3|regfile~1263                                                                                                               ; 32      ;
; dm_control:inst12|mem:mem_U|Decoder0~1                                                                                                   ; 32      ;
; decoder:inst4|Selector26~0                                                                                                               ; 32      ;
; MUX2to1_32bit:inst6|f[17]                                                                                                                ; 31      ;
; MUX2to1_32bit:inst6|f[20]~219                                                                                                            ; 31      ;
; MUX2to1_32bit:inst6|f[3]~203                                                                                                             ; 30      ;
; instr_memory:inst11|Mux28~0                                                                                                              ; 28      ;
; instr_memory:inst11|Mux26~1                                                                                                              ; 28      ;
; MUX2to1_32bit:inst6|f[3]~194                                                                                                             ; 26      ;
; decoder:inst4|Selector28~0                                                                                                               ; 25      ;
; regshow:inst14|resa                                                                                                                      ; 23      ;
; regshow:inst14|div[24]                                                                                                                   ; 23      ;
; regshow:inst14|Cont[16]~54                                                                                                               ; 20      ;
; regshow:inst14|Cont1[7]~54                                                                                                               ; 20      ;
; regshow:inst14|LUT_INDEX[3]                                                                                                              ; 20      ;
; regshow:inst14|mDLY[16]~59                                                                                                               ; 18      ;
; regshow:inst14|mDLY[16]~58                                                                                                               ; 18      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_27_result_int[5]~8 ; 17      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_26_result_int[5]~8 ; 17      ;
; MUX2to1_32bit:inst6|f[30]                                                                                                                ; 16      ;
; dm_control:inst12|Mux39~1                                                                                                                ; 16      ;
; dm_control:inst12|Mux25~1                                                                                                                ; 16      ;
; decoder:inst4|Selector28~1                                                                                                               ; 16      ;
; regster:inst3|regfile~1063                                                                                                               ; 16      ;
; regshow:inst14|ress                                                                                                                      ; 16      ;
; regshow:inst14|ressauto                                                                                                                  ; 16      ;
; regshow:inst14|LUT_INDEX[5]                                                                                                              ; 16      ;
; instr_memory:inst11|Mux26~2                                                                                                              ; 15      ;
; MUX2to1_32bit:inst6|f[4]~205                                                                                                             ; 15      ;
; instr_memory:inst11|Mux27~1                                                                                                              ; 15      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_28_result_int[5]~8 ; 15      ;
; alu:inst8|Selector24~3                                                                                                                   ; 14      ;
; decoder:inst4|WideOr3~0                                                                                                                  ; 13      ;
; regshow:inst14|LCD_Controller:u0|mStart                                                                                                  ; 12      ;
; alu:inst8|Selector0~14                                                                                                                   ; 11      ;
; alu:inst8|Selector0~15                                                                                                                   ; 10      ;
; alu:inst8|Selector0~10                                                                                                                   ; 10      ;
; pc:inst|pc[7]                                                                                                                            ; 10      ;
; pc:inst|pc[28]                                                                                                                           ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; dm_control:inst12|data_in_buff[0]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[1]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[2]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[3]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[4]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[5]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[6]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[7]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[8]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[9]                                                                                                        ; 9       ;
; dm_control:inst12|data_in_buff[10]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[11]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[12]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[13]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[14]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[15]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[16]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[17]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[18]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[19]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[20]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[21]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[22]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[23]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[24]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[25]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[26]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[27]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[28]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[29]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[30]                                                                                                       ; 9       ;
; dm_control:inst12|data_in_buff[31]                                                                                                       ; 9       ;
; regshow:inst14|mLCD_DATA[0]~10                                                                                                           ; 9       ;
; decoder:inst4|dmop[0]~1                                                                                                                  ; 9       ;
; dm_control:inst12|mem:mem_U|Mux24~4                                                                                                      ; 9       ;
; alu:inst8|ShiftLeft0~14                                                                                                                  ; 9       ;
; MUX2to1_32bit:inst5|f[1]~0                                                                                                               ; 9       ;
; pc:inst|pc[8]                                                                                                                            ; 9       ;
; pc:inst|pc[9]                                                                                                                            ; 9       ;
; pc:inst|pc[10]                                                                                                                           ; 9       ;
; pc:inst|pc[11]                                                                                                                           ; 9       ;
; pc:inst|pc[12]                                                                                                                           ; 9       ;
; pc:inst|pc[13]                                                                                                                           ; 9       ;
; pc:inst|pc[14]                                                                                                                           ; 9       ;
; pc:inst|pc[15]                                                                                                                           ; 9       ;
; pc:inst|pc[16]                                                                                                                           ; 9       ;
; pc:inst|pc[17]                                                                                                                           ; 9       ;
; pc:inst|pc[18]                                                                                                                           ; 9       ;
; pc:inst|pc[19]                                                                                                                           ; 9       ;
; pc:inst|pc[20]                                                                                                                           ; 9       ;
; pc:inst|pc[21]                                                                                                                           ; 9       ;
; pc:inst|pc[22]                                                                                                                           ; 9       ;
; pc:inst|pc[23]                                                                                                                           ; 9       ;
; pc:inst|pc[24]                                                                                                                           ; 9       ;
; pc:inst|pc[25]                                                                                                                           ; 9       ;
; pc:inst|pc[26]                                                                                                                           ; 9       ;
; pc:inst|pc[27]                                                                                                                           ; 9       ;
; regster:inst3|regfile~1271                                                                                                               ; 8       ;
; dm_control:inst12|WideOr1~0                                                                                                              ; 8       ;
; dm_control:inst12|Mux21~0                                                                                                                ; 8       ;
; dm_control:inst12|Mux16~0                                                                                                                ; 8       ;
; regshow:inst14|LUT_DATA[3]~9                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[7]~31                                                                                                              ; 8       ;
; MUX2to1_32bit:inst5|f[8]~30                                                                                                              ; 8       ;
; MUX2to1_32bit:inst5|f[9]~29                                                                                                              ; 8       ;
; MUX2to1_32bit:inst5|f[10]~28                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[11]~27                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[12]~26                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[13]~25                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[14]~24                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[15]~23                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[16]~22                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[18]~20                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[19]~19                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[21]~17                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[22]~16                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[24]~14                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[25]~13                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[26]~12                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[27]~11                                                                                                             ; 8       ;
; MUX2to1_32bit:inst5|f[29]~9                                                                                                              ; 8       ;
; MUX2to1_32bit:inst5|f[30]~8                                                                                                              ; 8       ;
; MUX2to1_32bit:inst5|f[5]~6                                                                                                               ; 8       ;
; MUX2to1_32bit:inst5|f[6]~5                                                                                                               ; 8       ;
; MUX2to1_32bit:inst5|f[4]~3                                                                                                               ; 8       ;
; MUX2to1_32bit:inst5|f[3]~2                                                                                                               ; 8       ;
; MUX2to1_32bit:inst5|f[2]~1                                                                                                               ; 8       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_28_result_int[5]~8 ; 8       ;
; MUX2to1_32bit:inst6|f[5]~221                                                                                                             ; 7       ;
; regshow:inst14|LUT_DATA[3]~24                                                                                                            ; 7       ;
; regshow:inst14|LUT_DATA[3]~21                                                                                                            ; 7       ;
; regshow:inst14|LUT_DATA[3]~17                                                                                                            ; 7       ;
; regster:inst3|rs1[7]~42                                                                                                                  ; 7       ;
; MUX2to1_32bit:inst5|f[17]~21                                                                                                             ; 7       ;
; MUX2to1_32bit:inst5|f[20]~18                                                                                                             ; 7       ;
; MUX2to1_32bit:inst5|f[23]~15                                                                                                             ; 7       ;
; MUX2to1_32bit:inst5|f[28]~10                                                                                                             ; 7       ;
; MUX2to1_32bit:inst5|f[31]~7                                                                                                              ; 7       ;
; MUX2to1_32bit:inst6|f[7]~214                                                                                                             ; 7       ;
; instr_memory:inst11|Mux9~1                                                                                                               ; 7       ;
; instr_memory:inst11|Mux24~0                                                                                                              ; 7       ;
; regshow:inst14|LCD_Controller:u0|ST.10                                                                                                   ; 7       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[148]~416          ; 7       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[147]~415          ; 7       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[146]~414          ; 7       ;
; pc:inst|pc[29]                                                                                                                           ; 7       ;
; pc:inst|pc[30]                                                                                                                           ; 7       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_29_result_int[5]~8 ; 7       ;
; MUX2to1_32bit:inst6|f[25]                                                                                                                ; 6       ;
; MUX2to1_32bit:inst6|f[26]                                                                                                                ; 6       ;
; regshow:inst14|LUT_DATA[3]~109                                                                                                           ; 6       ;
; regster:inst3|rs1[3]~43                                                                                                                  ; 6       ;
; regshow:inst14|LUT_INDEX[0]~20                                                                                                           ; 6       ;
; MUX2to1_32bit:inst6|f[1]~215                                                                                                             ; 6       ;
; regshow:inst14|LessThan0~3                                                                                                               ; 6       ;
; decoder:inst4|WideOr2~0                                                                                                                  ; 6       ;
; regshow:inst14|LUT_DATA[3]~20                                                                                                            ; 6       ;
; regshow:inst14|LUT_DATA[3]~14                                                                                                            ; 6       ;
; regshow:inst14|LUT_DATA[3]~10                                                                                                            ; 6       ;
; regshow:inst14|LCD_Controller:u0|Cont[4]                                                                                                 ; 6       ;
; alu:inst8|Selector24~6                                                                                                                   ; 6       ;
; alu:inst8|Selector24~5                                                                                                                   ; 6       ;
; regster:inst3|rs1[15]~37                                                                                                                 ; 6       ;
; regster:inst3|rs1[19]~34                                                                                                                 ; 6       ;
; regster:inst3|rs1[27]~29                                                                                                                 ; 6       ;
; regster:inst3|rs1[31]~26                                                                                                                 ; 6       ;
; regster:inst3|rs1[5]~25                                                                                                                  ; 6       ;
; regster:inst3|regfile~1198                                                                                                               ; 6       ;
; MUX2to1_32bit:inst6|f[14]                                                                                                                ; 6       ;
; MUX2to1_32bit:inst6|f[19]                                                                                                                ; 6       ;
; MUX2to1_32bit:inst6|f[16]                                                                                                                ; 6       ;
; MUX2to1_32bit:inst6|f[6]~210                                                                                                             ; 6       ;
; regster:inst3|regfile~1118                                                                                                               ; 6       ;
; MUX2to1_32bit:inst6|f[8]~209                                                                                                             ; 6       ;
; MUX2to1_32bit:inst6|f[9]~208                                                                                                             ; 6       ;
; MUX2to1_32bit:inst6|f[10]~207                                                                                                            ; 6       ;
; MUX2to1_32bit:inst6|f[31]~206                                                                                                            ; 6       ;
; MUX2to1_32bit:inst5|f[0]~4                                                                                                               ; 6       ;
; instr_memory:inst11|Mux8~1                                                                                                               ; 6       ;
; instr_memory:inst11|Mux8~0                                                                                                               ; 6       ;
; instr_memory:inst11|Mux26~0                                                                                                              ; 6       ;
; MUX4to1_32bit:inst9|Mux24~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux20~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux8~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux7~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux16~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux17~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux18~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux13~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux12~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux19~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux14~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux15~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux6~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux5~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux4~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux3~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux2~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux1~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux11~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux10~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux9~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux25~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux26~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux23~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux22~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux21~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux0~1                                                                                                               ; 5       ;
; MUX4to1_32bit:inst9|Mux27~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux28~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux29~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux31~1                                                                                                              ; 5       ;
; MUX4to1_32bit:inst9|Mux30~1                                                                                                              ; 5       ;
; regshow:inst14|mLCD_ST.000001                                                                                                            ; 5       ;
; regster:inst3|rs1[9]~41                                                                                                                  ; 5       ;
; regster:inst3|rs1[10]~40                                                                                                                 ; 5       ;
; regster:inst3|rs1[13]~38                                                                                                                 ; 5       ;
; regster:inst3|rs1[18]~35                                                                                                                 ; 5       ;
; regster:inst3|rs1[21]~33                                                                                                                 ; 5       ;
; regster:inst3|rs1[22]~32                                                                                                                 ; 5       ;
; regster:inst3|rs1[25]~30                                                                                                                 ; 5       ;
; regster:inst3|rs1[28]~28                                                                                                                 ; 5       ;
; regster:inst3|rs1[30]~27                                                                                                                 ; 5       ;
; regster:inst3|rs2[14]~28                                                                                                                 ; 5       ;
; regster:inst3|rs2[19]~25                                                                                                                 ; 5       ;
; regster:inst3|rs2[16]~22                                                                                                                 ; 5       ;
; regster:inst3|regfile~1114                                                                                                               ; 5       ;
; regster:inst3|regfile~1096                                                                                                               ; 5       ;
; regster:inst3|regfile~1088                                                                                                               ; 5       ;
; regster:inst3|regfile~1079                                                                                                               ; 5       ;
; regster:inst3|rs1[1]~23                                                                                                                  ; 5       ;
; alu:inst8|ShiftLeft0~6                                                                                                                   ; 5       ;
; regster:inst3|rs1[0]~22                                                                                                                  ; 5       ;
; regster:inst3|regfile~1059                                                                                                               ; 5       ;
; instr_memory:inst11|Mux27~0                                                                                                              ; 5       ;
; regshow:inst14|LUT_DATA~8                                                                                                                ; 5       ;
; pc:inst|pc[31]                                                                                                                           ; 5       ;
; key~input                                                                                                                                ; 4       ;
; alu:inst8|Selector25~3                                                                                                                   ; 4       ;
; regster:inst3|rs1[2]~44                                                                                                                  ; 4       ;
; alu:inst8|Selector4~9                                                                                                                    ; 4       ;
; MUX2to1_32bit:inst6|f[1]~217                                                                                                             ; 4       ;
; MUX2to1_32bit:inst6|f[1]~216                                                                                                             ; 4       ;
; regshow:inst14|LCD_Controller:u0|Selector5~0                                                                                             ; 4       ;
; regshow:inst14|LCD_Controller:u0|Selector2~1                                                                                             ; 4       ;
; dm_control:inst12|mem:mem_U|Decoder0~2                                                                                                   ; 4       ;
; debonce:inst2|count[1]                                                                                                                   ; 4       ;
; debonce:inst2|count[0]                                                                                                                   ; 4       ;
; debonce:inst2|count[2]                                                                                                                   ; 4       ;
; regster:inst3|rs2[31]~42                                                                                                                 ; 4       ;
; regster:inst3|rs2[11]~41                                                                                                                 ; 4       ;
; regster:inst3|rs2[10]~40                                                                                                                 ; 4       ;
; regster:inst3|rs2[9]~39                                                                                                                  ; 4       ;
; regster:inst3|rs2[8]~38                                                                                                                  ; 4       ;
; regshow:inst14|LUT_DATA[3]~40                                                                                                            ; 4       ;
; regshow:inst14|mLCD_ST.000010                                                                                                            ; 4       ;
; regshow:inst14|LCD_Controller:u0|oDone                                                                                                   ; 4       ;
; regshow:inst14|mLCD_Start                                                                                                                ; 4       ;
; alu:inst8|Selector24~4                                                                                                                   ; 4       ;
; alu:inst8|Selector28~5                                                                                                                   ; 4       ;
; alu:inst8|ShiftRight0~0                                                                                                                  ; 4       ;
; regster:inst3|regfile~1244                                                                                                               ; 4       ;
; regster:inst3|rs1[12]~39                                                                                                                 ; 4       ;
; regster:inst3|regfile~1239                                                                                                               ; 4       ;
; regster:inst3|rs1[16]~36                                                                                                                 ; 4       ;
; regster:inst3|regfile~1232                                                                                                               ; 4       ;
; regster:inst3|regfile~1220                                                                                                               ; 4       ;
; regster:inst3|rs1[24]~31                                                                                                                 ; 4       ;
; regster:inst3|regfile~1215                                                                                                               ; 4       ;
; regster:inst3|regfile~1208                                                                                                               ; 4       ;
; alu:inst8|ShiftLeft0~25                                                                                                                  ; 4       ;
; dm_control:inst12|mem:mem_U|Decoder0~0                                                                                                   ; 4       ;
; alu:inst8|Selector26                                                                                                                     ; 4       ;
; alu:inst8|ShiftLeft0~19                                                                                                                  ; 4       ;
; alu:inst8|ShiftLeft0~15                                                                                                                  ; 4       ;
; regster:inst3|regfile~1201                                                                                                               ; 4       ;
; regster:inst3|rs2[23]~34                                                                                                                 ; 4       ;
; regster:inst3|rs2[24]~33                                                                                                                 ; 4       ;
; regster:inst3|rs2[15]~29                                                                                                                 ; 4       ;
; regster:inst3|rs2[13]~27                                                                                                                 ; 4       ;
; regster:inst3|rs2[18]~26                                                                                                                 ; 4       ;
; regster:inst3|rs2[12]~24                                                                                                                 ; 4       ;
; regster:inst3|rs2[17]~23                                                                                                                 ; 4       ;
; regster:inst3|rs2[25]~21                                                                                                                 ; 4       ;
; regster:inst3|regfile~1148                                                                                                               ; 4       ;
; regster:inst3|rs2[26]~20                                                                                                                 ; 4       ;
; regster:inst3|regfile~1144                                                                                                               ; 4       ;
; regster:inst3|rs2[27]~19                                                                                                                 ; 4       ;
; regster:inst3|regfile~1140                                                                                                               ; 4       ;
; regster:inst3|rs2[28]~18                                                                                                                 ; 4       ;
; regster:inst3|rs2[29]~14                                                                                                                 ; 4       ;
; regster:inst3|regfile~1135                                                                                                               ; 4       ;
; regster:inst3|rs2[30]~13                                                                                                                 ; 4       ;
; regster:inst3|regfile~1131                                                                                                               ; 4       ;
; regster:inst3|rs2[20]~12                                                                                                                 ; 4       ;
; regster:inst3|rs2[21]~8                                                                                                                  ; 4       ;
; regster:inst3|rs2[22]~7                                                                                                                  ; 4       ;
; regster:inst3|regfile~1105                                                                                                               ; 4       ;
; regster:inst3|regfile~1101                                                                                                               ; 4       ;
; regster:inst3|rs2[4]~6                                                                                                                   ; 4       ;
; regster:inst3|rs2[3]~5                                                                                                                   ; 4       ;
; regster:inst3|rs2[2]~4                                                                                                                   ; 4       ;
; regster:inst3|rs1[4]~24                                                                                                                  ; 4       ;
; regster:inst3|rs2[1]~2                                                                                                                   ; 4       ;
; instr_memory:inst11|Mux10~1                                                                                                              ; 4       ;
; instr_memory:inst11|Mux10~0                                                                                                              ; 4       ;
; debonce:inst2|keyout                                                                                                                     ; 4       ;
; regshow:inst14|LCD_Controller:u0|ST.00                                                                                                   ; 4       ;
; regshow:inst14|LCD_Controller:u0|ST.01                                                                                                   ; 4       ;
; MUX2to1_32bit:inst6|f[16]~220                                                                                                            ; 3       ;
; regster:inst3|rs1[6]~53                                                                                                                  ; 3       ;
; regster:inst3|rs1[17]~52                                                                                                                 ; 3       ;
; regster:inst3|rs1[14]~51                                                                                                                 ; 3       ;
; regster:inst3|rs1[11]~50                                                                                                                 ; 3       ;
; regster:inst3|rs1[8]~49                                                                                                                  ; 3       ;
; regster:inst3|rs1[26]~48                                                                                                                 ; 3       ;
; regster:inst3|rs1[23]~47                                                                                                                 ; 3       ;
; regster:inst3|rs1[20]~46                                                                                                                 ; 3       ;
; regster:inst3|rs1[29]~45                                                                                                                 ; 3       ;
; debonce:inst2|div[1]                                                                                                                     ; 3       ;
; dm_control:inst12|mem:mem_U|Mux16~4                                                                                                      ; 3       ;
; decoder:inst4|wa[3]~0                                                                                                                    ; 3       ;
; decoder:inst4|WideOr15~0                                                                                                                 ; 3       ;
; regster:inst3|rs2[7]~37                                                                                                                  ; 3       ;
; regster:inst3|rs2[6]~36                                                                                                                  ; 3       ;
; regster:inst3|rs2[5]~35                                                                                                                  ; 3       ;
; regshow:inst14|LUT_DATA~34                                                                                                               ; 3       ;
; regshow:inst14|LUT_DATA~19                                                                                                               ; 3       ;
; regshow:inst14|LessThan1~5                                                                                                               ; 3       ;
; regshow:inst14|mLCD_ST.000011                                                                                                            ; 3       ;
; regshow:inst14|LCD_Controller:u0|ST.11                                                                                                   ; 3       ;
; alu:inst8|ShiftLeft0~39                                                                                                                  ; 3       ;
; alu:inst8|Selector0~7                                                                                                                    ; 3       ;
; alu:inst8|ShiftLeft0~17                                                                                                                  ; 3       ;
; regster:inst3|regfile~1194                                                                                                               ; 3       ;
; regster:inst3|regfile~1190                                                                                                               ; 3       ;
; regster:inst3|regfile~1185                                                                                                               ; 3       ;
; regster:inst3|regfile~1181                                                                                                               ; 3       ;
; regster:inst3|regfile~1177                                                                                                               ; 3       ;
; regster:inst3|regfile~1173                                                                                                               ; 3       ;
; regster:inst3|regfile~274                                                                                                                ; 3       ;
; regster:inst3|regfile~1169                                                                                                               ; 3       ;
; regster:inst3|regfile~1158                                                                                                               ; 3       ;
; regster:inst3|regfile~286                                                                                                                ; 3       ;
; regster:inst3|regfile~1126                                                                                                               ; 3       ;
; regster:inst3|regfile~1122                                                                                                               ; 3       ;
; alu:inst8|Selector24~2                                                                                                                   ; 3       ;
; regster:inst3|regfile~1071                                                                                                               ; 3       ;
; regster:inst3|rs2[0]~3                                                                                                                   ; 3       ;
; pc:inst|pc[0]                                                                                                                            ; 3       ;
; instr_memory:inst11|Mux11~0                                                                                                              ; 3       ;
; instr_memory:inst11|Mux9~0                                                                                                               ; 3       ;
; instr_memory:inst11|Mux7~2                                                                                                               ; 3       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|add_sub_29_result_int[5]~8 ; 3       ;
; mode[0]~input                                                                                                                            ; 2       ;
; mode[1]~input                                                                                                                            ; 2       ;
; dm_control:inst12|data_out_buff[7]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[11]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[23]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[24]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[15]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[14]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[13]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[18]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[19]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[12]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[17]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[16]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[25]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[26]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[27]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[28]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[29]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[30]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[20]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[21]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[22]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[6]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[5]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[8]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[9]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[10]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[31]                                                                                                      ; 2       ;
; dm_control:inst12|data_out_buff[4]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[3]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[2]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[0]                                                                                                       ; 2       ;
; dm_control:inst12|data_out_buff[1]                                                                                                       ; 2       ;
; decoder:inst4|Decoder0~4                                                                                                                 ; 2       ;
; alu:inst8|Selector3~11                                                                                                                   ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[137]~462          ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[132]~461          ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[127]~460          ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[122]~459          ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[117]~458          ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[112]~457          ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[107]~456          ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[102]~455          ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[97]~454           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[92]~453           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[87]~452           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[82]~451           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[77]~450           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[72]~449           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[67]~448           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[62]~447           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[57]~446           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[52]~445           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[47]~444           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[42]~443           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[37]~442           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[32]~441           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[27]~440           ; 2       ;
; showpc:inst10|lpm_divide:Div0|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[22]~439           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[142]~466          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[137]~465          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[132]~464          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[127]~463          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[122]~462          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[117]~461          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[112]~460          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[107]~459          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[102]~458          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[97]~457           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[92]~456           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[87]~455           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[82]~454           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[77]~453           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[72]~452           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[67]~451           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[62]~450           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[57]~449           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[52]~448           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[47]~447           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[42]~446           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[37]~445           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[32]~444           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[27]~443           ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[22]~442           ; 2       ;
; alu:inst8|Selector31~6                                                                                                                   ; 2       ;
; alu:inst8|Selector23~5                                                                                                                   ; 2       ;
; alu:inst8|Selector22~5                                                                                                                   ; 2       ;
; alu:inst8|Selector21~5                                                                                                                   ; 2       ;
; alu:inst8|Selector20~5                                                                                                                   ; 2       ;
; alu:inst8|Selector19~5                                                                                                                   ; 2       ;
; alu:inst8|Selector18~5                                                                                                                   ; 2       ;
; alu:inst8|Selector17~5                                                                                                                   ; 2       ;
; alu:inst8|Selector16~5                                                                                                                   ; 2       ;
; alu:inst8|Selector15~6                                                                                                                   ; 2       ;
; alu:inst8|Selector13~6                                                                                                                   ; 2       ;
; alu:inst8|Selector12~6                                                                                                                   ; 2       ;
; alu:inst8|Selector10~6                                                                                                                   ; 2       ;
; alu:inst8|Selector9~6                                                                                                                    ; 2       ;
; alu:inst8|Selector7~7                                                                                                                    ; 2       ;
; alu:inst8|Selector6~7                                                                                                                    ; 2       ;
; alu:inst8|Selector5~7                                                                                                                    ; 2       ;
; alu:inst8|Selector4~10                                                                                                                   ; 2       ;
; alu:inst8|res~8                                                                                                                          ; 2       ;
; alu:inst8|Selector0~16                                                                                                                   ; 2       ;
; alu:inst8|ShiftLeft0~102                                                                                                                 ; 2       ;
; alu:inst8|ShiftLeft0~101                                                                                                                 ; 2       ;
; dm_control:inst12|mem:mem_U|Mux24~3                                                                                                      ; 2       ;
; dm_control:inst12|mem:mem_U|Mux24~1                                                                                                      ; 2       ;
; regshow:inst14|mLCD_ST~22                                                                                                                ; 2       ;
; regshow:inst14|mLCD_ST~21                                                                                                                ; 2       ;
; regshow:inst14|LCD_Controller:u0|Cont[0]                                                                                                 ; 2       ;
; regshow:inst14|LCD_Controller:u0|Cont[1]                                                                                                 ; 2       ;
; regshow:inst14|LCD_Controller:u0|Cont[2]                                                                                                 ; 2       ;
; regshow:inst14|LCD_Controller:u0|Cont[3]                                                                                                 ; 2       ;
; dm_control:inst12|mem:mem_U|Mux23~4                                                                                                      ; 2       ;
; dm_control:inst12|mem:mem_U|Mux22~4                                                                                                      ; 2       ;
; dm_control:inst12|mem:mem_U|Mux21~4                                                                                                      ; 2       ;
; dm_control:inst12|mem:mem_U|Mux20~4                                                                                                      ; 2       ;
; dm_control:inst12|mem:mem_U|Mux19~4                                                                                                      ; 2       ;
; dm_control:inst12|mem:mem_U|Mux18~4                                                                                                      ; 2       ;
; dm_control:inst12|mem:mem_U|Mux17~4                                                                                                      ; 2       ;
; dm_control:inst12|Mux39~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux38~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux37~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux36~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux35~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux34~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux33~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux32~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux31~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux30~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux29~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux28~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux27~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux26~0                                                                                                                ; 2       ;
; dm_control:inst12|Mux25~0                                                                                                                ; 2       ;
; regster:inst3|regfile~1266                                                                                                               ; 2       ;
; regster:inst3|regfile~1262                                                                                                               ; 2       ;
; regster:inst3|regfile~1261                                                                                                               ; 2       ;
; alu:inst8|Selector30~4                                                                                                                   ; 2       ;
; dm_control:inst12|Mux24~0                                                                                                                ; 2       ;
; regshow:inst14|LUT_DATA~46                                                                                                               ; 2       ;
; regshow:inst14|Mux1~16                                                                                                                   ; 2       ;
; regshow:inst14|Mux1~14                                                                                                                   ; 2       ;
; regshow:inst14|Mux1~8                                                                                                                    ; 2       ;
; regshow:inst14|Mux1~7                                                                                                                    ; 2       ;
; regshow:inst14|Mux1~6                                                                                                                    ; 2       ;
; regshow:inst14|Mux1~5                                                                                                                    ; 2       ;
; regshow:inst14|WideOr12~0                                                                                                                ; 2       ;
; regshow:inst14|WideOr16~0                                                                                                                ; 2       ;
; regshow:inst14|LUT_DATA~26                                                                                                               ; 2       ;
; regshow:inst14|WideOr8~0                                                                                                                 ; 2       ;
; regshow:inst14|LUT_DATA~23                                                                                                               ; 2       ;
; regshow:inst14|LUT_DATA~22                                                                                                               ; 2       ;
; regshow:inst14|LUT_DATA~16                                                                                                               ; 2       ;
; regshow:inst14|WideOr36~0                                                                                                                ; 2       ;
; regshow:inst14|mLCD_ST~19                                                                                                                ; 2       ;
; regshow:inst14|mLCD_ST~18                                                                                                                ; 2       ;
; regshow:inst14|LCD_Controller:u0|preStart                                                                                                ; 2       ;
; regshow:inst14|Equal1~5                                                                                                                  ; 2       ;
; regshow:inst14|Equal1~0                                                                                                                  ; 2       ;
; regshow:inst14|Equal2~6                                                                                                                  ; 2       ;
; pc:inst|pc~32                                                                                                                            ; 2       ;
; pc:inst|pc~31                                                                                                                            ; 2       ;
; pc:inst|pc~30                                                                                                                            ; 2       ;
; pc:inst|pc~29                                                                                                                            ; 2       ;
; alu:inst8|Selector24                                                                                                                     ; 2       ;
; pc:inst|pc~28                                                                                                                            ; 2       ;
; pc:inst|pc~27                                                                                                                            ; 2       ;
; pc:inst|pc~26                                                                                                                            ; 2       ;
; pc:inst|pc~25                                                                                                                            ; 2       ;
; pc:inst|pc~24                                                                                                                            ; 2       ;
; pc:inst|pc~23                                                                                                                            ; 2       ;
; pc:inst|pc~22                                                                                                                            ; 2       ;
; pc:inst|pc~21                                                                                                                            ; 2       ;
; pc:inst|pc~20                                                                                                                            ; 2       ;
; alu:inst8|ShiftLeft0~100                                                                                                                 ; 2       ;
; pc:inst|pc~19                                                                                                                            ; 2       ;
; alu:inst8|Selector14~2                                                                                                                   ; 2       ;
; pc:inst|pc~18                                                                                                                            ; 2       ;
; pc:inst|pc~17                                                                                                                            ; 2       ;
; pc:inst|pc~16                                                                                                                            ; 2       ;
; alu:inst8|Selector11~2                                                                                                                   ; 2       ;
; pc:inst|pc~15                                                                                                                            ; 2       ;
; pc:inst|pc~14                                                                                                                            ; 2       ;
; pc:inst|pc~13                                                                                                                            ; 2       ;
; alu:inst8|Selector8~2                                                                                                                    ; 2       ;
; alu:inst8|ShiftLeft0~99                                                                                                                  ; 2       ;
; pc:inst|pc~12                                                                                                                            ; 2       ;
; alu:inst8|ShiftLeft0~98                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~97                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~95                                                                                                                  ; 2       ;
; pc:inst|pc~11                                                                                                                            ; 2       ;
; alu:inst8|ShiftLeft0~94                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~93                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~92                                                                                                                  ; 2       ;
; pc:inst|pc~10                                                                                                                            ; 2       ;
; alu:inst8|ShiftLeft0~91                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~90                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~89                                                                                                                  ; 2       ;
; pc:inst|pc~9                                                                                                                             ; 2       ;
; alu:inst8|ShiftLeft0~88                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~87                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~86                                                                                                                  ; 2       ;
; pc:inst|pc~8                                                                                                                             ; 2       ;
; alu:inst8|Selector3~9                                                                                                                    ; 2       ;
; alu:inst8|ShiftLeft0~85                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~84                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~83                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~82                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~81                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~80                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~79                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~78                                                                                                                  ; 2       ;
; pc:inst|pc~6                                                                                                                             ; 2       ;
; alu:inst8|Selector2~5                                                                                                                    ; 2       ;
; alu:inst8|Selector3~4                                                                                                                    ; 2       ;
; alu:inst8|ShiftLeft0~77                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~76                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~75                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~74                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~73                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~72                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~71                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~70                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~69                                                                                                                  ; 2       ;
; pc:inst|pc~5                                                                                                                             ; 2       ;
; alu:inst8|Selector1~7                                                                                                                    ; 2       ;
; alu:inst8|ShiftLeft0~68                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~67                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~66                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~65                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~64                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~63                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~62                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~61                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~59                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~58                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~57                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~56                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~55                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~54                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~53                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~52                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~51                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~50                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~49                                                                                                                  ; 2       ;
; alu:inst8|Selector1~2                                                                                                                    ; 2       ;
; pc:inst|pc~4                                                                                                                             ; 2       ;
; alu:inst8|ShiftLeft0~48                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~47                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~46                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~45                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~44                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~43                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~42                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~41                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~38                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~37                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~36                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~35                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~34                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~33                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~32                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~31                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~30                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~29                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~28                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~27                                                                                                                  ; 2       ;
; regster:inst3|regfile~1251                                                                                                               ; 2       ;
; regster:inst3|regfile~1250                                                                                                               ; 2       ;
; regster:inst3|regfile~1249                                                                                                               ; 2       ;
; regster:inst3|regfile~1247                                                                                                               ; 2       ;
; regster:inst3|regfile~1246                                                                                                               ; 2       ;
; regster:inst3|regfile~1241                                                                                                               ; 2       ;
; regster:inst3|regfile~1240                                                                                                               ; 2       ;
; regster:inst3|regfile~1230                                                                                                               ; 2       ;
; regster:inst3|regfile~1227                                                                                                               ; 2       ;
; regster:inst3|regfile~1226                                                                                                               ; 2       ;
; regster:inst3|regfile~1225                                                                                                               ; 2       ;
; regster:inst3|regfile~1223                                                                                                               ; 2       ;
; regster:inst3|regfile~1222                                                                                                               ; 2       ;
; regster:inst3|regfile~1217                                                                                                               ; 2       ;
; regster:inst3|regfile~1216                                                                                                               ; 2       ;
; regster:inst3|regfile~1206                                                                                                               ; 2       ;
; pc:inst|pc~3                                                                                                                             ; 2       ;
; pc:inst|pc~2                                                                                                                             ; 2       ;
; alu:inst8|ShiftLeft0~26                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~24                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~23                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~22                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~21                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~20                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~18                                                                                                                  ; 2       ;
; alu:inst8|ShiftLeft0~16                                                                                                                  ; 2       ;
; regster:inst3|regfile~1203                                                                                                               ; 2       ;
; regster:inst3|regfile~1202                                                                                                               ; 2       ;
; regster:inst3|regfile~423                                                                                                                ; 2       ;
; regster:inst3|regfile~167                                                                                                                ; 2       ;
; regster:inst3|regfile~1196                                                                                                               ; 2       ;
; regster:inst3|regfile~263                                                                                                                ; 2       ;
; regster:inst3|regfile~427                                                                                                                ; 2       ;
; regster:inst3|regfile~171                                                                                                                ; 2       ;
; regster:inst3|regfile~1192                                                                                                               ; 2       ;
; regster:inst3|regfile~267                                                                                                                ; 2       ;
; regster:inst3|regfile~439                                                                                                                ; 2       ;
; regster:inst3|regfile~1188                                                                                                               ; 2       ;
; regster:inst3|regfile~279                                                                                                                ; 2       ;
; regster:inst3|regfile~183                                                                                                                ; 2       ;
; regster:inst3|rs2[24]~30                                                                                                                 ; 2       ;
; regster:inst3|regfile~280                                                                                                                ; 2       ;
; regster:inst3|regfile~440                                                                                                                ; 2       ;
; regster:inst3|regfile~184                                                                                                                ; 2       ;
; regster:inst3|regfile~431                                                                                                                ; 2       ;
; regster:inst3|regfile~1183                                                                                                               ; 2       ;
; regster:inst3|regfile~271                                                                                                                ; 2       ;
; regster:inst3|regfile~175                                                                                                                ; 2       ;
; regster:inst3|regfile~270                                                                                                                ; 2       ;
; regster:inst3|regfile~430                                                                                                                ; 2       ;
; regster:inst3|regfile~174                                                                                                                ; 2       ;
; regster:inst3|regfile~429                                                                                                                ; 2       ;
; regster:inst3|regfile~173                                                                                                                ; 2       ;
; regster:inst3|regfile~1175                                                                                                               ; 2       ;
; regster:inst3|regfile~269                                                                                                                ; 2       ;
; regster:inst3|regfile~434                                                                                                                ; 2       ;
; regster:inst3|regfile~178                                                                                                                ; 2       ;
; regster:inst3|regfile~435                                                                                                                ; 2       ;
; regster:inst3|regfile~179                                                                                                                ; 2       ;
; regster:inst3|regfile~275                                                                                                                ; 2       ;
; regster:inst3|regfile~268                                                                                                                ; 2       ;
; regster:inst3|regfile~428                                                                                                                ; 2       ;
; regster:inst3|regfile~172                                                                                                                ; 2       ;
; regster:inst3|regfile~433                                                                                                                ; 2       ;
; regster:inst3|regfile~177                                                                                                                ; 2       ;
; regster:inst3|regfile~1156                                                                                                               ; 2       ;
; regster:inst3|regfile~273                                                                                                                ; 2       ;
; regster:inst3|regfile~272                                                                                                                ; 2       ;
; regster:inst3|regfile~432                                                                                                                ; 2       ;
; regster:inst3|regfile~176                                                                                                                ; 2       ;
; regster:inst3|regfile~441                                                                                                                ; 2       ;
; regster:inst3|regfile~185                                                                                                                ; 2       ;
; regster:inst3|regfile~1146                                                                                                               ; 2       ;
; regster:inst3|regfile~281                                                                                                                ; 2       ;
; regster:inst3|regfile~282                                                                                                                ; 2       ;
; regster:inst3|regfile~442                                                                                                                ; 2       ;
; regster:inst3|regfile~186                                                                                                                ; 2       ;
; regster:inst3|regfile~443                                                                                                                ; 2       ;
; regster:inst3|regfile~1138                                                                                                               ; 2       ;
; regster:inst3|regfile~283                                                                                                                ; 2       ;
; regster:inst3|regfile~187                                                                                                                ; 2       ;
; regster:inst3|rs2[28]~15                                                                                                                 ; 2       ;
; regster:inst3|regfile~284                                                                                                                ; 2       ;
; regster:inst3|regfile~444                                                                                                                ; 2       ;
; regster:inst3|regfile~188                                                                                                                ; 2       ;
; regster:inst3|regfile~445                                                                                                                ; 2       ;
; regster:inst3|regfile~189                                                                                                                ; 2       ;
; regster:inst3|regfile~1133                                                                                                               ; 2       ;
; regster:inst3|regfile~285                                                                                                                ; 2       ;
; regster:inst3|regfile~446                                                                                                                ; 2       ;
; regster:inst3|regfile~190                                                                                                                ; 2       ;
; regster:inst3|rs2[20]~9                                                                                                                  ; 2       ;
; regster:inst3|regfile~276                                                                                                                ; 2       ;
; regster:inst3|regfile~436                                                                                                                ; 2       ;
; regster:inst3|regfile~180                                                                                                                ; 2       ;
; regster:inst3|regfile~437                                                                                                                ; 2       ;
; regster:inst3|regfile~181                                                                                                                ; 2       ;
; regster:inst3|regfile~1124                                                                                                               ; 2       ;
; regster:inst3|regfile~277                                                                                                                ; 2       ;
; regster:inst3|regfile~278                                                                                                                ; 2       ;
; regster:inst3|regfile~438                                                                                                                ; 2       ;
; regster:inst3|regfile~182                                                                                                                ; 2       ;
; regster:inst3|regfile~422                                                                                                                ; 2       ;
; regster:inst3|regfile~1116                                                                                                               ; 2       ;
; regster:inst3|regfile~262                                                                                                                ; 2       ;
; regster:inst3|regfile~166                                                                                                                ; 2       ;
; regster:inst3|regfile~261                                                                                                                ; 2       ;
; regster:inst3|regfile~421                                                                                                                ; 2       ;
; regster:inst3|regfile~165                                                                                                                ; 2       ;
; regster:inst3|regfile~1109                                                                                                               ; 2       ;
; regster:inst3|regfile~264                                                                                                                ; 2       ;
; regster:inst3|regfile~424                                                                                                                ; 2       ;
; regster:inst3|regfile~168                                                                                                                ; 2       ;
; regster:inst3|regfile~425                                                                                                                ; 2       ;
; regster:inst3|regfile~1103                                                                                                               ; 2       ;
; regster:inst3|regfile~265                                                                                                                ; 2       ;
; regster:inst3|regfile~169                                                                                                                ; 2       ;
; regster:inst3|regfile~266                                                                                                                ; 2       ;
; regster:inst3|regfile~426                                                                                                                ; 2       ;
; regster:inst3|regfile~170                                                                                                                ; 2       ;
; regster:inst3|regfile~287                                                                                                                ; 2       ;
; regster:inst3|regfile~447                                                                                                                ; 2       ;
; regster:inst3|regfile~191                                                                                                                ; 2       ;
; regster:inst3|regfile~1092                                                                                                               ; 2       ;
; regster:inst3|regfile~1090                                                                                                               ; 2       ;
; regster:inst3|regfile~1085                                                                                                               ; 2       ;
; instr_memory:inst11|Mux21~0                                                                                                              ; 2       ;
; alu:inst8|ShiftLeft0~10                                                                                                                  ; 2       ;
; MUX2to1_32bit:inst6|f[2]~198                                                                                                             ; 2       ;
; alu:inst8|ShiftLeft0~9                                                                                                                   ; 2       ;
; alu:inst8|ShiftLeft0~8                                                                                                                   ; 2       ;
; regster:inst3|regfile~260                                                                                                                ; 2       ;
; regster:inst3|regfile~420                                                                                                                ; 2       ;
; regster:inst3|regfile~164                                                                                                                ; 2       ;
; regster:inst3|regfile~1072                                                                                                               ; 2       ;
; regster:inst3|regfile~419                                                                                                                ; 2       ;
; regster:inst3|regfile~163                                                                                                                ; 2       ;
; regster:inst3|regfile~259                                                                                                                ; 2       ;
; alu:inst8|ShiftLeft0~7                                                                                                                   ; 2       ;
; regster:inst3|regfile~418                                                                                                                ; 2       ;
; regster:inst3|regfile~162                                                                                                                ; 2       ;
; regster:inst3|regfile~258                                                                                                                ; 2       ;
; regster:inst3|regfile~1070                                                                                                               ; 2       ;
; regster:inst3|regfile~1069                                                                                                               ; 2       ;
; pc:inst|pc[1]                                                                                                                            ; 2       ;
; regster:inst3|regfile~1067                                                                                                               ; 2       ;
; regster:inst3|regfile~1062                                                                                                               ; 2       ;
; regster:inst3|regfile~256                                                                                                                ; 2       ;
; regster:inst3|regfile~416                                                                                                                ; 2       ;
; regster:inst3|regfile~160                                                                                                                ; 2       ;
; instr_memory:inst11|Mux13~1                                                                                                              ; 2       ;
; instr_memory:inst11|Mux13~0                                                                                                              ; 2       ;
; regster:inst3|regfile~417                                                                                                                ; 2       ;
; regster:inst3|regfile~257                                                                                                                ; 2       ;
; regster:inst3|regfile~161                                                                                                                ; 2       ;
; instr_memory:inst11|Mux7~1                                                                                                               ; 2       ;
; instr_memory:inst11|Mux7~0                                                                                                               ; 2       ;
; regshow:inst14|LessThan0~2                                                                                                               ; 2       ;
; regshow:inst14|mLCD_ST.000000                                                                                                            ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[141]~413          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[141]~412          ; 2       ;
; showpc:inst10|lpm_divide:Mod0|lpm_divide_1bm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider|StageOut[142]~411          ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][0]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][1]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][2]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][3]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][4]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][5]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][6]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][7]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][8]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][9]                                                                                                    ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][10]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][11]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][12]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][13]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][14]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][15]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][16]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][17]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][18]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][19]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][20]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][21]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][22]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][23]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][24]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][25]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][26]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][27]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][28]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][29]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][30]                                                                                                   ; 2       ;
; dm_control:inst12|mem:mem_U|mem[0][31]                                                                                                   ; 2       ;
; regshow:inst14|LCD_Controller:u0|LCD_EN                                                                                                  ; 2       ;
; debonce:inst2|div[2]                                                                                                                     ; 2       ;
; debonce:inst2|div[3]                                                                                                                     ; 2       ;
; debonce:inst2|div[4]                                                                                                                     ; 2       ;
; debonce:inst2|div[5]                                                                                                                     ; 2       ;
; debonce:inst2|div[6]                                                                                                                     ; 2       ;
; debonce:inst2|div[7]                                                                                                                     ; 2       ;
; debonce:inst2|div[8]                                                                                                                     ; 2       ;
; debonce:inst2|div[9]                                                                                                                     ; 2       ;
; debonce:inst2|div[10]                                                                                                                    ; 2       ;
; debonce:inst2|div[11]                                                                                                                    ; 2       ;
; debonce:inst2|div[12]                                                                                                                    ; 2       ;
; debonce:inst2|div[13]                                                                                                                    ; 2       ;
; debonce:inst2|div[14]                                                                                                                    ; 2       ;
; debonce:inst2|div[15]                                                                                                                    ; 2       ;
; debonce:inst2|div[16]                                                                                                                    ; 2       ;
; debonce:inst2|div[17]                                                                                                                    ; 2       ;
; regshow:inst14|mDLY[17]                                                                                                                  ; 2       ;
; regshow:inst14|mDLY[16]                                                                                                                  ; 2       ;
; regshow:inst14|mDLY[15]                                                                                                                  ; 2       ;
; regshow:inst14|mDLY[14]                                                                                                                  ; 2       ;
; regshow:inst14|mDLY[13]                                                                                                                  ; 2       ;
; regshow:inst14|mDLY[12]                                                                                                                  ; 2       ;
; regshow:inst14|mDLY[11]                                                                                                                  ; 2       ;
; regshow:inst14|mDLY[10]                                                                                                                  ; 2       ;
; regshow:inst14|mDLY[9]                                                                                                                   ; 2       ;
; regshow:inst14|mDLY[8]                                                                                                                   ; 2       ;
; regshow:inst14|mDLY[7]                                                                                                                   ; 2       ;
; regshow:inst14|mDLY[6]                                                                                                                   ; 2       ;
; regshow:inst14|mDLY[5]                                                                                                                   ; 2       ;
; regshow:inst14|mDLY[4]                                                                                                                   ; 2       ;
; regshow:inst14|mDLY[3]                                                                                                                   ; 2       ;
; regshow:inst14|mDLY[2]                                                                                                                   ; 2       ;
; regshow:inst14|mDLY[1]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[15]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[14]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[13]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[12]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[11]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[10]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[9]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[8]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[7]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[6]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[5]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[4]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[3]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[2]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[1]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[0]                                                                                                                   ; 2       ;
; regshow:inst14|Cont[19]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[18]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[17]                                                                                                                  ; 2       ;
; regshow:inst14|Cont[16]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[15]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[14]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[13]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[12]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[11]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[10]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[9]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[8]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[7]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[6]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[5]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[4]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[3]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[2]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[1]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[0]                                                                                                                  ; 2       ;
; regshow:inst14|Cont1[19]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[18]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[17]                                                                                                                 ; 2       ;
; regshow:inst14|Cont1[16]                                                                                                                 ; 2       ;
; pc:inst|pc_next[4]                                                                                                                       ; 2       ;
; pc:inst|pc_next[5]                                                                                                                       ; 2       ;
; pc:inst|pc_next[6]                                                                                                                       ; 2       ;
; pc:inst|pc_next[7]                                                                                                                       ; 2       ;
; pc:inst|pc_next[8]                                                                                                                       ; 2       ;
; pc:inst|pc_next[9]                                                                                                                       ; 2       ;
; pc:inst|pc_next[10]                                                                                                                      ; 2       ;
; pc:inst|pc_next[11]                                                                                                                      ; 2       ;
; pc:inst|pc_next[12]                                                                                                                      ; 2       ;
; pc:inst|pc_next[13]                                                                                                                      ; 2       ;
; pc:inst|pc_next[14]                                                                                                                      ; 2       ;
; pc:inst|pc_next[15]                                                                                                                      ; 2       ;
; pc:inst|pc_next[16]                                                                                                                      ; 2       ;
; pc:inst|pc_next[17]                                                                                                                      ; 2       ;
; pc:inst|pc_next[18]                                                                                                                      ; 2       ;
; pc:inst|pc_next[19]                                                                                                                      ; 2       ;
; pc:inst|pc_next[20]                                                                                                                      ; 2       ;
; pc:inst|pc_next[21]                                                                                                                      ; 2       ;
; pc:inst|pc_next[22]                                                                                                                      ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,948 / 342,891 ( 1 % ) ;
; C16 interconnects     ; 151 / 10,120 ( 1 % )    ;
; C4 interconnects      ; 2,698 / 209,544 ( 1 % ) ;
; Direct links          ; 522 / 342,891 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 1,301 / 119,088 ( 1 % ) ;
; R24 interconnects     ; 144 / 9,963 ( 1 % )     ;
; R4 interconnects      ; 2,925 / 289,782 ( 1 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 190) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 6                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 13                            ;
; 13                                          ; 15                            ;
; 14                                          ; 12                            ;
; 15                                          ; 10                            ;
; 16                                          ; 102                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.16) ; Number of LABs  (Total = 190) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 19                            ;
; 1 Clock                            ; 110                           ;
; 1 Clock enable                     ; 28                            ;
; 1 Sync. clear                      ; 5                             ;
; 2 Clock enables                    ; 57                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.83) ; Number of LABs  (Total = 190) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 9                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 1                             ;
; 11                                           ; 13                            ;
; 12                                           ; 12                            ;
; 13                                           ; 9                             ;
; 14                                           ; 10                            ;
; 15                                           ; 13                            ;
; 16                                           ; 16                            ;
; 17                                           ; 11                            ;
; 18                                           ; 10                            ;
; 19                                           ; 17                            ;
; 20                                           ; 8                             ;
; 21                                           ; 11                            ;
; 22                                           ; 10                            ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.98) ; Number of LABs  (Total = 190) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 15                            ;
; 2                                               ; 10                            ;
; 3                                               ; 4                             ;
; 4                                               ; 9                             ;
; 5                                               ; 6                             ;
; 6                                               ; 32                            ;
; 7                                               ; 17                            ;
; 8                                               ; 24                            ;
; 9                                               ; 9                             ;
; 10                                              ; 14                            ;
; 11                                              ; 5                             ;
; 12                                              ; 11                            ;
; 13                                              ; 7                             ;
; 14                                              ; 8                             ;
; 15                                              ; 1                             ;
; 16                                              ; 7                             ;
; 17                                              ; 5                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.93) ; Number of LABs  (Total = 190) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 0                             ;
; 4                                            ; 6                             ;
; 5                                            ; 1                             ;
; 6                                            ; 9                             ;
; 7                                            ; 3                             ;
; 8                                            ; 24                            ;
; 9                                            ; 12                            ;
; 10                                           ; 12                            ;
; 11                                           ; 4                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 0                             ;
; 17                                           ; 4                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 2                             ;
; 21                                           ; 6                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 3                             ;
; 27                                           ; 4                             ;
; 28                                           ; 7                             ;
; 29                                           ; 6                             ;
; 30                                           ; 6                             ;
; 31                                           ; 2                             ;
; 32                                           ; 6                             ;
; 33                                           ; 8                             ;
; 34                                           ; 1                             ;
; 35                                           ; 5                             ;
; 36                                           ; 4                             ;
; 37                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 62        ; 0            ; 62        ; 0            ; 0            ; 62        ; 62        ; 0            ; 62        ; 62        ; 0            ; 57           ; 0            ; 0            ; 5            ; 0            ; 57           ; 5            ; 0            ; 0            ; 0            ; 57           ; 0            ; 0            ; 0            ; 0            ; 0            ; 62        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 62           ; 0         ; 62           ; 62           ; 0         ; 0         ; 62           ; 0         ; 0         ; 62           ; 5            ; 62           ; 62           ; 57           ; 62           ; 5            ; 57           ; 62           ; 62           ; 62           ; 5            ; 62           ; 62           ; 62           ; 62           ; 62           ; 0         ; 62           ; 62           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LCD_RW             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[31]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[30]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[29]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[28]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[27]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[26]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[25]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[24]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[23]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[22]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[21]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[20]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[19]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[18]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segA[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segA[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segA[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segA[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segA[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segA[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segA[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segB[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segB[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segB[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segB[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segB[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segB[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segB[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mode[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mode[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                               ;
+-----------------------------------------------+---------------------------------------------------------+-------------------+
; Source Clock(s)                               ; Destination Clock(s)                                    ; Delay Added in ns ;
+-----------------------------------------------+---------------------------------------------------------+-------------------+
; debonce:inst2|keyout                          ; pc:inst|pc[2]                                           ; 460.0             ;
; debonce:inst2|keyout                          ; debonce:inst2|keyout                                    ; 301.6             ;
; debonce:inst2|keyout                          ; debonce:inst2|keyout,pc:inst|pc[2],debonce:inst2|keyout ; 66.1              ;
; debonce:inst2|keyout                          ; clk                                                     ; 27.3              ;
; debonce:inst2|keyout                          ; clk,pc:inst|pc[2]                                       ; 24.7              ;
; debonce:inst2|keyout,I/O,debonce:inst2|keyout ; debonce:inst2|keyout                                    ; 17.7              ;
+-----------------------------------------------+---------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                      ;
+---------------------------+------------------------------------+-------------------+
; Source Register           ; Destination Register               ; Delay Added in ns ;
+---------------------------+------------------------------------+-------------------+
; pc:inst|pc[2]             ; dm_control:inst12|data_in_buff[4]  ; 4.653             ;
; pc:inst|pc[4]             ; dm_control:inst12|data_out_buff[4] ; 4.615             ;
; pc:inst|pc[3]             ; dm_control:inst12|data_out_buff[4] ; 4.615             ;
; pc:inst|pc[5]             ; dm_control:inst12|data_out_buff[4] ; 4.615             ;
; pc:inst|pc[6]             ; dm_control:inst12|data_in_buff[24] ; 4.393             ;
; debonce:inst2|div[18]     ; debonce:inst2|div[18]              ; 3.847             ;
; regster:inst3|regfile~451 ; dm_control:inst12|data_in_buff[3]  ; 3.846             ;
; regster:inst3|regfile~419 ; dm_control:inst12|data_in_buff[3]  ; 3.846             ;
; regster:inst3|regfile~194 ; dm_control:inst12|data_in_buff[2]  ; 3.766             ;
; regster:inst3|regfile~450 ; dm_control:inst12|data_in_buff[2]  ; 3.766             ;
; regster:inst3|regfile~259 ; dm_control:inst12|data_in_buff[3]  ; 3.748             ;
; regster:inst3|regfile~195 ; dm_control:inst12|data_in_buff[3]  ; 3.748             ;
; regster:inst3|regfile~163 ; dm_control:inst12|data_in_buff[3]  ; 3.748             ;
; regster:inst3|regfile~162 ; dm_control:inst12|data_in_buff[2]  ; 3.689             ;
; regster:inst3|regfile~418 ; dm_control:inst12|data_in_buff[2]  ; 3.689             ;
; regster:inst3|regfile~258 ; dm_control:inst12|data_in_buff[2]  ; 3.689             ;
; regster:inst3|regfile~260 ; dm_control:inst12|data_in_buff[4]  ; 3.570             ;
; regster:inst3|regfile~208 ; dm_control:inst12|data_in_buff[16] ; 3.529             ;
; regster:inst3|regfile~464 ; dm_control:inst12|data_in_buff[16] ; 3.529             ;
; regster:inst3|regfile~432 ; dm_control:inst12|data_in_buff[16] ; 3.529             ;
; regster:inst3|regfile~176 ; dm_control:inst12|data_in_buff[16] ; 3.529             ;
; regster:inst3|regfile~272 ; dm_control:inst12|data_in_buff[16] ; 3.529             ;
; regster:inst3|regfile~196 ; dm_control:inst12|data_in_buff[4]  ; 3.515             ;
; regster:inst3|regfile~164 ; dm_control:inst12|data_in_buff[4]  ; 3.515             ;
; regster:inst3|regfile~420 ; dm_control:inst12|data_in_buff[4]  ; 3.515             ;
; regster:inst3|regfile~452 ; dm_control:inst12|data_in_buff[4]  ; 3.515             ;
; regster:inst3|regfile~280 ; dm_control:inst12|data_in_buff[24] ; 3.504             ;
; regster:inst3|regfile~270 ; dm_control:inst12|data_in_buff[14] ; 3.490             ;
; regster:inst3|regfile~174 ; dm_control:inst12|data_in_buff[14] ; 3.489             ;
; regster:inst3|regfile~430 ; dm_control:inst12|data_in_buff[14] ; 3.489             ;
; regster:inst3|regfile~206 ; dm_control:inst12|data_in_buff[14] ; 3.443             ;
; regster:inst3|regfile~462 ; dm_control:inst12|data_in_buff[14] ; 3.443             ;
; regster:inst3|regfile~263 ; dm_control:inst12|data_in_buff[7]  ; 3.408             ;
; regster:inst3|regfile~184 ; dm_control:inst12|data_in_buff[24] ; 3.385             ;
; regster:inst3|regfile~440 ; dm_control:inst12|data_in_buff[24] ; 3.385             ;
; regster:inst3|regfile~216 ; dm_control:inst12|data_in_buff[24] ; 3.385             ;
; regster:inst3|regfile~472 ; dm_control:inst12|data_in_buff[24] ; 3.385             ;
; regster:inst3|regfile~199 ; dm_control:inst12|data_in_buff[7]  ; 3.379             ;
; regster:inst3|regfile~167 ; dm_control:inst12|data_in_buff[7]  ; 3.379             ;
; regster:inst3|regfile~423 ; dm_control:inst12|data_in_buff[7]  ; 3.379             ;
; regster:inst3|regfile~455 ; dm_control:inst12|data_in_buff[7]  ; 3.379             ;
; regster:inst3|regfile~197 ; dm_control:inst12|data_in_buff[5]  ; 3.374             ;
; regster:inst3|regfile~453 ; dm_control:inst12|data_in_buff[5]  ; 3.374             ;
; regster:inst3|regfile~165 ; dm_control:inst12|data_in_buff[5]  ; 3.374             ;
; regster:inst3|regfile~421 ; dm_control:inst12|data_in_buff[5]  ; 3.374             ;
; regster:inst3|regfile~261 ; dm_control:inst12|data_in_buff[5]  ; 3.374             ;
; regster:inst3|regfile~273 ; dm_control:inst12|data_in_buff[17] ; 3.345             ;
; regster:inst3|regfile~221 ; dm_control:inst12|data_in_buff[29] ; 3.342             ;
; regster:inst3|regfile~477 ; dm_control:inst12|data_in_buff[29] ; 3.342             ;
; regster:inst3|regfile~188 ; dm_control:inst12|data_in_buff[28] ; 3.338             ;
; regster:inst3|regfile~444 ; dm_control:inst12|data_in_buff[28] ; 3.338             ;
; regster:inst3|regfile~284 ; dm_control:inst12|data_in_buff[28] ; 3.334             ;
; regster:inst3|regfile~220 ; dm_control:inst12|data_in_buff[28] ; 3.321             ;
; regster:inst3|regfile~476 ; dm_control:inst12|data_in_buff[28] ; 3.321             ;
; regster:inst3|regfile~178 ; dm_control:inst12|data_in_buff[18] ; 3.312             ;
; regster:inst3|regfile~434 ; dm_control:inst12|data_in_buff[18] ; 3.312             ;
; regster:inst3|regfile~192 ; dm_control:inst12|data_in_buff[0]  ; 3.280             ;
; regster:inst3|regfile~448 ; dm_control:inst12|data_in_buff[0]  ; 3.280             ;
; regster:inst3|regfile~160 ; dm_control:inst12|data_in_buff[0]  ; 3.280             ;
; regster:inst3|regfile~416 ; dm_control:inst12|data_in_buff[0]  ; 3.280             ;
; regster:inst3|regfile~256 ; dm_control:inst12|data_in_buff[0]  ; 3.280             ;
; regster:inst3|regfile~285 ; dm_control:inst12|data_in_buff[29] ; 3.262             ;
; regster:inst3|regfile~189 ; dm_control:inst12|data_in_buff[29] ; 3.262             ;
; regster:inst3|regfile~445 ; dm_control:inst12|data_in_buff[29] ; 3.262             ;
; regster:inst3|regfile~222 ; dm_control:inst12|data_in_buff[30] ; 3.247             ;
; regster:inst3|regfile~478 ; dm_control:inst12|data_in_buff[30] ; 3.247             ;
; regster:inst3|regfile~190 ; dm_control:inst12|data_in_buff[30] ; 3.247             ;
; regster:inst3|regfile~446 ; dm_control:inst12|data_in_buff[30] ; 3.247             ;
; regster:inst3|regfile~286 ; dm_control:inst12|data_in_buff[30] ; 3.247             ;
; regster:inst3|regfile~274 ; dm_control:inst12|data_in_buff[18] ; 3.227             ;
; regster:inst3|regfile~177 ; dm_control:inst12|data_in_buff[17] ; 3.223             ;
; regster:inst3|regfile~209 ; dm_control:inst12|data_in_buff[17] ; 3.223             ;
; regster:inst3|regfile~465 ; dm_control:inst12|data_in_buff[17] ; 3.223             ;
; regster:inst3|regfile~433 ; dm_control:inst12|data_in_buff[17] ; 3.223             ;
; regster:inst3|regfile~219 ; dm_control:inst12|data_in_buff[27] ; 3.209             ;
; regster:inst3|regfile~475 ; dm_control:inst12|data_in_buff[27] ; 3.209             ;
; regster:inst3|regfile~191 ; dm_control:inst12|data_in_buff[31] ; 3.153             ;
; regster:inst3|regfile~447 ; dm_control:inst12|data_in_buff[31] ; 3.153             ;
; regster:inst3|regfile~266 ; dm_control:inst12|data_in_buff[10] ; 3.122             ;
; regster:inst3|regfile~170 ; dm_control:inst12|data_in_buff[10] ; 3.110             ;
; regster:inst3|regfile~426 ; dm_control:inst12|data_in_buff[10] ; 3.110             ;
; regster:inst3|regfile~210 ; dm_control:inst12|data_in_buff[18] ; 3.109             ;
; regster:inst3|regfile~466 ; dm_control:inst12|data_in_buff[18] ; 3.109             ;
; regster:inst3|regfile~283 ; dm_control:inst12|data_in_buff[27] ; 3.102             ;
; regster:inst3|regfile~187 ; dm_control:inst12|data_in_buff[27] ; 3.075             ;
; regster:inst3|regfile~443 ; dm_control:inst12|data_in_buff[27] ; 3.075             ;
; regster:inst3|regfile~202 ; dm_control:inst12|data_in_buff[10] ; 3.062             ;
; regster:inst3|regfile~458 ; dm_control:inst12|data_in_buff[10] ; 3.062             ;
; regster:inst3|regfile~223 ; dm_control:inst12|data_in_buff[31] ; 3.061             ;
; regster:inst3|regfile~479 ; dm_control:inst12|data_in_buff[31] ; 3.061             ;
; regster:inst3|regfile~287 ; dm_control:inst12|data_in_buff[31] ; 3.061             ;
; regster:inst3|regfile~211 ; dm_control:inst12|data_in_buff[19] ; 2.982             ;
; regster:inst3|regfile~179 ; dm_control:inst12|data_in_buff[19] ; 2.982             ;
; regster:inst3|regfile~435 ; dm_control:inst12|data_in_buff[19] ; 2.982             ;
; regster:inst3|regfile~275 ; dm_control:inst12|data_in_buff[19] ; 2.982             ;
; regster:inst3|regfile~467 ; dm_control:inst12|data_in_buff[19] ; 2.982             ;
; regster:inst3|regfile~182 ; dm_control:inst12|data_in_buff[22] ; 2.952             ;
; regster:inst3|regfile~438 ; dm_control:inst12|data_in_buff[22] ; 2.952             ;
; regster:inst3|regfile~257 ; dm_control:inst12|data_in_buff[1]  ; 2.909             ;
; regster:inst3|regfile~193 ; dm_control:inst12|data_in_buff[1]  ; 2.894             ;
+---------------------------+------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "rv32i"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rv32i.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst4|Decoder0~2  from: dataa  to: combout
    Info (332098): Cell: inst4|Decoder0~3  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node debonce:inst2|keyout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pc:inst|pc[3]
        Info (176357): Destination node pc:inst|pc[4]
        Info (176357): Destination node pc:inst|pc[5]
        Info (176357): Destination node pc:inst|pc[6]
Info (176353): Automatically promoted node decoder:inst4|Decoder0~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dm_control:inst12|mem:mem_U|Decoder0~0
        Info (176357): Destination node dm_control:inst12|mem:mem_U|Decoder0~2
Info (176353): Automatically promoted node debonce:inst2|div[18] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node debonce:inst2|div[18]~49
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/user/Desktop/test/rv32i/output_files/rv32i.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5955 megabytes
    Info: Processing ended: Wed Jun 05 10:05:46 2024
    Info: Elapsed time: 00:00:38
    Info: Total CPU time (on all processors): 00:00:57


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/user/Desktop/test/rv32i/output_files/rv32i.fit.smsg.


