**Proiect VHDL - Multiplexer 8:1 utilizand case**

Acest proiect implementeaza un multiplexer 8:1 in VHDL, utilizand un case pentru a selecta una dintre cele patru intrari pe baza a doua semnale de selectie

![image](https://github.com/user-attachments/assets/01deba8c-ceb8-43c7-a950-a7c576e51089)
