+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; pll_sample_inst|altpll_component|auto_generated                                                  ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_sample_inst                                                                                  ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_module_inst|altpll_component|auto_generated                                                  ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_module_inst                                                                                  ; 1     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_module                                                                                   ; 82    ; 4              ; 31           ; 4              ; 38     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_module|tx_module|parity_module                                                              ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_module|tx_module                                                                            ; 52    ; 0              ; 3            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_module                                                                                      ; 78    ; 27             ; 5            ; 27             ; 44     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|decimal_converter                                                                 ; 34    ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|divider_module_inst|LPM_DIVIDE_component|auto_generated|divider|divider|add_sub_1 ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|divider_module_inst|LPM_DIVIDE_component|auto_generated|divider|divider|add_sub_0 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|divider_module_inst|LPM_DIVIDE_component|auto_generated|divider|divider           ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|divider_module_inst|LPM_DIVIDE_component|auto_generated|divider                   ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|divider_module_inst|LPM_DIVIDE_component|auto_generated                           ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|divider_module_inst                                                               ; 64    ; 124            ; 0            ; 124            ; 64     ; 124             ; 124           ; 124             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|multiplier_module_inst|lpm_mult_component|auto_generated                          ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module|multiplier_module_inst                                                            ; 64    ; 125            ; 0            ; 125            ; 64     ; 125             ; 125           ; 125             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_module                                                                                   ; 39    ; 3              ; 33           ; 3              ; 85     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
