# MZ-80K 回路図解説

## CPU

・CPU(U46 Z80)のバスバッファはU36,U37 LS241 x2、アドレスバッファはU44,U45 LS244 x2。  
・制御信号もU35 LS244でバッファ。  
・CLK入力はレベルを合わせるため330Ωでプルアップ。  
・メモリWAITは未使用。  
・* NMI は未使用。  
・* INT はTIMER(U18 8253)のOUT2(を反転したもの)に接続。  
・マニュアルリセットはU31 74121によるワンショット。0.7CR = 0.7x0.01ux15k = 0.1ms。一部機種(K2Eなど)では省略。  
※CPUに直接接続されている信号は * INT 程度でかなりガードされている印象。  

## メモリ
### RAM
・DRAM 8個 x3ブロックで最大48KB、基本は16KB。  
・RAMブロックのうち最初のRAM1ブロックは16KB(4116 x8)、RAM2,RAM3ブロックは4KB(4027 x8)または16KB(4116 x8)の選択式。  
・* CASはU54E,U54DのLS04 2段に加えて100pFを使用し信号を少し遅らせている。  
### RAMSEL
・U50 LS244はM-ROMの出力とDRAMのDoutを受けてデータバスに接続。DRAMのDinはデータバスに直結。  
・U55B LS74出力のS1はDRAMの上位/下位アドレス切り替え。  
・RSEL1,2,3および* RAS1,2,3はCS1ジャンパでRAMブロックの範囲を16KBまたは4KBで選択する。  

※* CASをドライブするU54D LS04の負荷は重いのではないか？  
※U54E LS04とU54D LS04の間に100pFを入れてもよかったのでは  
