互補金氧半靜電防護元件電路之分析和設計
Analysis and Design of CMOS ESD Devices and Circuits
計畫編號：NSC95-2221-E-231-037
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日
主持人：黃至堯清雲科技大學電子工程系所
一、中文摘要
靜電放電電流負荷在靜電防護金氧
半場效電晶體通道寬度上的分佈經常是不
均勻的；金氧半電晶體的基座接點擴散區若
是與源極擴散區短路，則其靜電防護能力下
降甚多，這些情況下基底電阻皆扮演關鍵性
的角色。而浮接陽極/陰極的矽控整流器有
良好鎖定防護的效用，同時又維持相當高的
靜電臨界電壓。本計劃將在金氧半場效電晶
體方面探討基底/井接觸短路/置入源極擴
散區、及基底電阻在靜電電流不均勻分佈扮
演的角色和機制成因議題；在矽控整流器方
面探討浮接陽極或陰極內在崩潰特性及機
制議題。將利用計算機輔助製程技術設計的
元件晶格溫度熱電模擬進行深入分析研
討，擴充至類三維空間或者是水平方向之俯
視佈局的模擬功能，並採用混合元件電路模
式以包含元件本身和其週邊等效電路，重現
區域元件電路在實際條件下的行為和特
性，以處理靜電放電三維空間效應。然後基
於模擬分析結果設計元件電路佈局，送晶片
代工製作測試鍵，據以進行實驗測量、故障
分析，並輔以模擬探討，評估各式各樣條件
之優劣勝敗，以驗證假設成因的正確與否，
最終發展出良好靜電防護效果的元件電路。
英文摘要
Usually ESD discharge current is
distributed nonuniformly along the channel
width in a MOSFET. When its substrate
pickup diffusion region is shorted (butted) to
the source diffusion region, its ESD protection
capability is reduced significantly. The
substrate resistance plays a critical role in
these cases. As for a silicon-controlled rectifier
(SCR), it exhibits excellent latchup immunity
and also maintains a quite high ESD threshold
voltage when its anode/cathode is floating. In
the part of MOSFET’s, this project will study
the following issues: (1) substrate/well pickup
butting on / inserted into the source diffusion
region, (2) the role and mechanism which the
substrate resistance may play in nonuniform
ESD current distribution. As to SCR’s, this
project will study the internal breakdown
property and mechanism of a floating anode
/cathode structure. This research will mainly
utilize electrothermal simulation with device
lattice temperature in technology computer
-aided design. The simulation will extend its
quasi-three-dimensional or horizontal top-view
layout capability, and also device-circuit
mixed mode to integrate a device structure
itself and its peripheral equivalent circuits.
These abilities can reproduce the behaviors
and properties of a device/circuit region under
the real ESD environment, thus to deal with
ESD three- dimensional effect. After that,
based on the simulation result, the device
/circuit testkey layout design will be carried
out and foundried for measurement and failure
analysis. The simulation will further used to
help analyze and evaluate the various
experiment condition results, also to verify the
validity of the assumptions. At last, good ESD
protection devices/circuits will be developed
according to the above research.
二、計畫的緣由與目的
現今台灣兩兆雙星產業之一的半導體
產業，技術水準已邁入深次微米乃至奈米的
領域，積體電路中元件尺寸及絕緣層厚度日
益縮小，但是外界自然環境中靜電量並未減
少，必然使得靜電放電防護能力持續下降。
所以靜電放電 (Electrostatic Discharge /
ESD)、電性過壓 (Electrical Overstress / EOS)
問題目前是電子零組件首要的可靠性問題
[1][2][3][6][10][13][14]。敝人在業界服
務時，從事次微米互補金氧半及高電壓製程
產品之可靠性研發，深深體會這種問題的嚴
重性，幾乎任何積體電路產品都飽受靜電放
Fig. 3
Fig. 4
點在於以切斷主要電流傳輸路徑的方式來
防止鎖定，其他方法則是以控制主要電流路
徑的旁路並聯裝置來防止鎖定，如基座電
阻、外接並聯元件電路等。目前為止學術界
只有矽控整流器的各式各樣衍生型態發
表，浮接陽極矽控整流器為全世界首創作
法。目前這種方式的內在詳細機制尚未明
瞭，亟待深入探討了解。未來的方向首先將
先探討其確實的運作機制，隨後以這種概念
的方式為基礎，開發具備輔助切換浮接陽極
或陰極的電路單元，達到正常操作時防止鎖
定、而在靜電放電時維持良好靜電防護效果
之終極目標。
本研究計劃將就上述各項問題進行
的研究，以金氧半場效電晶體及矽控整流器
兩種元件為目標詳加了解探討，並開發新式
靜電保護元件電路單元。主要研究手段之一
將利用計算機輔助製程技術設計的元件晶
格溫度熱電模擬 (TCAD electrothermal
simulation with lattice temperature) 進行深入
分析研討。前期國科會專題研究計畫之技術
經驗及執行成果的累積，已經在這方面建立
紮實的模擬設計基礎。元件晶格溫度熱電模
擬除了三大偏微分方程式：電壓偏微分方程
式 (poisson’s equation)、電子、電洞電流偏
微 分 方 程 式 (electron/hole current flow
equation)，另外再考慮了熱流偏微分方程式
(heat flow equation)，同時耦合求解電壓、電
子電洞濃度、溫度之值。計算機輔助設計自
動化技術可以節省實驗成本開銷、減少嘗試
錯誤時間，加快產品開發量產上市的時程，
為未來必然的發展趨勢。但是目前產業開發
設計新式靜電保護電路依然用傳統嘗試錯
誤方式，這方面設計自動化技術在當今實用
上仍然付之闕如，亟待相關技術的發展。這
其中晶格溫度熱電模擬目前仍然是尚未成
熟的領域，在晶格溫度達到 1000℃時，半
導體內的相關物理材料基本模式及參數尚
未驗證準確。標準的三維空間分佈模擬非常
困難進行和耗費時間，所以現階段並不切實
際。而且元件在崩潰驟回狀態時處在正回饋
的高度不穩定狀態，所以是相當困難的課
題，值得持續投入鑽研。本研究擬運用前期
國科會專題計畫建立之模擬軟體內建相關
物理材料基本模式及參數，擴充至類三維空
間 (quasi-three dimension) [15] 或者是水平
方向之俯視佈局 (horizontal top-view layout)
[28] 的模擬功能，並採用混合元件電路模式
(mixed device-circuit mode)，可以包含元件本
身和其週邊等效電路，重現區域元件電路在
實際靜電放電條件下的行為和特性，以處理
三維空間效應，計算元件或積體電路局部結
構內在詳細崩潰驟回特性 (breakdown /
snapback)，找出控制變因和驗證確實的機
制。這種模擬方式具有相當的潛力，未來將
廣泛推廣至實際積體電路上任何元件、電路
組合的靜電放電、電性過壓特性應用，因此
非常值得學術界投入研究。
三、研究方法及成果
基底短路接觸結構的議題方面，在
0.18um 製程技術中，GGNMOS 元件的實驗
TLPG I-V 曲線為首要的模擬目標，如圖 5
（a）所示，圖中外部串聯10Ω基底電阻Rsub
視為二維結構中本身的內含電阻，代表實際
NMOS 結構中 p+接觸環所環繞主動區中有效
電阻值實際分佈情形。在曲線模擬上，是由
TCAD 工具對實驗的 GGNMOS I-V 曲線作
模擬校對動作以確保模擬的準確性，在調校
之後會得到一組模擬參數，再利用此參數針
對基底短路接觸的元件結構模擬高電壓電
流崩潰特性。圖 5（b）為基底接觸短路 NMOS
的模擬結構，其基底接觸的擴散區現在與源
極端擴散區連結在一起。藉由電熱元件模擬
算出圖 6（a）中所顯示 GGNMOS 的電性調
結構，（b）短路結構。電流流向放大圖示。
圖 7（c）
圖 7（d）
圖 7 電流流向放大圖示（c）閘極接地
結構，（d）短路結構。
圖 7（c）為二維 GGNMOS 結構上整個電流
走向，圖 7（d）同樣為二維短路結構上整個
電流走向情形。GGNMOS 結構閘極－汲極
邊緣匯集了大量電流，也對應到熱點所發生
區域。當短路結構二次崩潰發生時，電流卻
流至汲極接面的底端，也對應於熱點上所發
生區域。而此現象是相當不同於一般
GGNMOS，且可以清楚指出電流是由汲極端
底部通過了源極底端，最終匯集在短路接觸
的區域。所以短路 NMOS 的寄生雙載子行
為明顯的比 GGNMOS 而要來的弱，這也意
味 Rsub 在短路結構上是比 GGNMOS 結構
要小。
圖 8 (a)
圖 8 (b)
Fig.8 (a) and (b) show the simulated I-V curve
comparison for lateral SCR and floating anode SCR
respectively.
在浮接陽極矽控整流器方面，圖 8（a）
為實際模擬標準矽控整流器的I-V曲線與實
驗曲線比較，圖 8(b) 浮接陽極矽控整流器
為實際模擬的 I-V 曲線與實驗曲線比較，元
件模擬數據配合實驗結果非常良好。
結構
圖 9(a)
圖 9(b)
Fig. 9(a) and (b) show the lattice temperature
distribution for lateral SCR and floating anode SCR at
second breakdown point respectively.
圖 9（a）和（b）為矽控整流器和浮接
陽極矽控整流器分別在二次崩潰電流時二
維温度分佈比較。標準矽控整流器熱點發生
在 P+陽極，而浮接陽極矽控整流器則發生在
