- FET의 종류는 많지만 증폭회로로서의 개념은 같다.

## FET의 기본 회로 형식
![image](https://github.com/user-attachments/assets/0d92b73a-2b68-4e59-995d-584c762f1a90)
![image](https://github.com/user-attachments/assets/066e542e-ffab-4a58-892e-6c7887700459)

- FET는 3개 단자중 어떤것을 공통단자, 즉 접지 단자로 하는가에 따라 세종류의 기본 증폭 회로 형식이 가능하다.

- 소스 접지 방식에 경우는 소스를 공통단자로 해서 게이트에 신호를 입력하고 드레인에 증폭된 신호를 꺼내는 회로 형식으로 소스 접지회로라고 한다.
- 드레인 접지 방식에 경우는 게이트에 입력신호를 가해, 소스로부터 출력신호를 꺼내는 회로이고 드레인 공통의 접지단자로 되어 있지 않은 것처럼 보이나 신호에 대해 보면 단락된다. 드레인 접지회로라고 불린다.
- 게이트 접지 방식같은경우는 게이트가 직류 전원 $V_{GG}$를 통해 신호에 대해 접지되고 있고, 입력은 소스로 들어오며, 출력은 드레인으로부터 꺼내진다.

## FET의 바이어스 회로 
![image](https://github.com/user-attachments/assets/0c1d3d18-f997-4506-a886-f28db47846df)
![image](https://github.com/user-attachments/assets/d288f16e-2fa8-445d-a79a-7f58d27c672e)

- 위 그림은 소스 접지 회로로부터 입력신호를 0으로 하여 직류 바이어스에 대한 회로를 나타낸 것이다.
- 위 그래프는 MOSFET의 $I_D - V_{DS}$ 특성을 나타낸 그림이다.
- 위 회로에서 드레인 소스간 전압 $V_{DS}$와 드레인 전류 $I_D$의 사이에는 다음 식이 성립한다. <br> $V_{DS} = V_{DD}-R_LI_D$
- 위 식을 해당 그래프에 표시하면 직선 AB가 된다. 이 직선의 기울기는 $-\frac{1}{R_L}$이고 이 직선을 부하선이라고 한다.

- FET의 $V_{DS}$ 및 $I_D$는 입력신호에 대응해 부하선 상을 변화한다.
- 위 그림의 중앙점 $Q$가 바이어스 점이 된다.
- 바이어스에 필요한 $V_{GSQ}$를 독립한 전원으로 실현하려면 전류용으로 $V_{DD}$와 $V_{GSQ}$의 두개의 전원이 필요하게 된다.

![image](https://github.com/user-attachments/assets/523a6f26-ab94-4c75-948a-6f13c34c6579)

- 위는 저항 $R_1$과 $R_2$를 이용해 $V_{DD}$로부터 $V_{GSQ}$를 만드는 회로이다.
- FET 게이트에는 전류가 흐르지 않으므로 $R_1$과 $R_2$의 직렬 저항에 흐르는 전류 $I_A$는 <br>$I_A = \frac{V_{DD}}{R_1 + R_2}$가 되고 $V_{GSQ}$는 $R_2$의 전압이므로 <br>$V_{GSQ} = R_2I_A = \frac{R_2}{R_1 + R_2}V_{DD} = \frac{V_{DD}}{\frac{R_1}{R_2}+1}$가 된다.

# 소스 접지 증폭회로
![image](https://github.com/user-attachments/assets/e8160112-65b8-4c85-9739-bc280c98f157)

- 위는 E-MOSFET의 증폭회로(소스 접지)이다.
- 위 회로는 바이어스 회로를 설명할때 쓰인 회로에 입력신호를 넣은 것이다.
  - 입력신호를 넣은 경우 게이트에 직접 신호원을 접속하면 신호원에는 직류 전류가 흐르고 설정한 바이어스가 변하게 된다.
  - 직류 바이어스에 영향을 주지 않고 교류 신호 전류는 흘리는 콘덴서를 사용해야한다.
- 콘덴서
  - $C_1$은 입력신호는 그대로 통하나 게이트의 바이어스 전압에는 영향을 미치지 않도록 접속된다.
  - $C_2$는 출력전압으로 부터 직류성분을 없애고 교류 신호성분만을 꺼내기 위한 콘덴서 이다.
- 신호의 주파수에 대한 콘덴서의 리엑턴스가 충분히 적으면 위 회로는 아래 회로가 된다.
![image](https://github.com/user-attachments/assets/40fdfacc-5c00-4909-a35f-7f15aef47de5)

- 콘덴서는 단락되고 전류전원도 단락된다. 그리고 FET는 등가회로로 치환된다. 저항 $R_1$은 변환전에 회로에서 알수 있듯 $V_{DD}$를 통해 공통선에 접속됨으로 $R_2$와 $R_1$은 교류등가회로에서는 병렬접속으로 된다.

- 파라미터
  - 입력 임피던스 $R_i = \frac{v_1}{i_1}$
    - FET 게이트에는 전류가 흐르지 않으므로 입력 임피던스는 $R_i = \frac{v_1}{i_1} = R_1//R_2 = \frac{R_1R_2}{R_1+R_2}$가 된다.
  - 전압이득 $A_v = v_2/v_1$
    - 출력전압 $v_2$를 입력전압 $v_1$의 고나계로써 나타내면 $A_v$가 구해지므로 $v_2$를 우선 계산한다.
    - $R_1$의 양끝의 전압은 부호를 생각해서 $v_2 = -R_Lg_mv_{gs}$<br> $v_{gs} = v_1$<br> 마지막으로 다 합치면 <br> $A_v = \frac{v_2}{v_1}=-g_mR_L$
  - 출력 임피던스 FET의 종류는 많지만 증폭회로로서의 개념은 같다.

## FET의 기본 회로 형식
![image](https://github.com/user-attachments/assets/0d92b73a-2b68-4e59-995d-584c762f1a90)
![image](https://github.com/user-attachments/assets/066e542e-ffab-4a58-892e-6c7887700459)

- FET는 3개 단자중 어떤것을 공통단자, 즉 접지 단자로 하는가에 따라 세종류의 기본 증폭 회로 형식이 가능하다.

- 소스 접지 방식에 경우는 소스를 공통단자로 해서 게이트에 신호를 입력하고 드레인에 증폭된 신호를 꺼내는 회로 형식으로 소스 접지회로라고 한다.
- 드레인 접지 방식에 경우는 게이트에 입력신호를 가해, 소스로부터 출력신호를 꺼내는 회로이고 드레인 공통의 접지단자로 되어 있지 않은 것처럼 보이나 신호에 대해 보면 단락된다. 드레인 접지회로라고 불린다.
- 게이트 접지 방식같은경우는 게이트가 직류 전원 $V_{GG}$를 통해 신호에 대해 접지되고 있고, 입력은 소스로 들어오며, 출력은 드레인으로부터 꺼내진다.

## FET의 바이어스 회로 
![image](https://github.com/user-attachments/assets/0c1d3d18-f997-4506-a886-f28db47846df)
![image](https://github.com/user-attachments/assets/d288f16e-2fa8-445d-a79a-7f58d27c672e)

- 위 그림은 소스 접지 회로로부터 입력신호를 0으로 하여 직류 바이어스에 대한 회로를 나타낸 것이다.
- 위 그래프는 MOSFET의 $I_D - V_{DS}$ 특성을 나타낸 그림이다.
- 위 회로에서 드레인 소스간 전압 $V_{DS}$와 드레인 전류 $I_D$의 사이에는 다음 식이 성립한다. <br> $V_{DS} = V_{DD}-R_LI_D$
- 위 식을 해당 그래프에 표시하면 직선 AB가 된다. 이 직선의 기울기는 $-\frac{1}{R_L}$이고 이 직선을 부하선이라고 한다.

- FET의 $V_{DS}$ 및 $I_D$는 입력신호에 대응해 부하선 상을 변화한다.
- 위 그림의 중앙점 $Q$가 바이어스 점이 된다.
- 바이어스에 필요한 $V_{GSQ}$를 독립한 전원으로 실현하려면 전류용으로 $V_{DD}$와 $V_{GSQ}$의 두개의 전원이 필요하게 된다.

![image](https://github.com/user-attachments/assets/523a6f26-ab94-4c75-948a-6f13c34c6579)

- 위는 저항 $R_1$과 $R_2$를 이용해 $V_{DD}$로부터 $V_{GSQ}$를 만드는 회로이다.
- FET 게이트에는 전류가 흐르지 않으므로 $R_1$과 $R_2$의 직렬 저항에 흐르는 전류 $I_A$는 <br>$I_A = \frac{V_{DD}}{R_1 + R_2}$가 되고 $V_{GSQ}$는 $R_2$의 전압이므로 <br>$V_{GSQ} = R_2I_A = \frac{R_2}{R_1 + R_2}V_{DD} = \frac{V_{DD}}{\frac{R_1}{R_2}+1}$가 된다.

# 소스 접지 증폭회로
![image](https://github.com/user-attachments/assets/e8160112-65b8-4c85-9739-bc280c98f157)

- 위는 E-MOSFET의 증폭회로(소스 접지)이다.
- 위 회로는 바이어스 회로를 설명할때 쓰인 회로에 입력신호를 넣은 것이다.
  - 입력신호를 넣은 경우 게이트에 직접 신호원을 접속하면 신호원에는 직류 전류가 흐르고 설정한 바이어스가 변하게 된다.
  - 직류 바이어스에 영향을 주지 않고 교류 신호 전류는 흘리는 콘덴서를 사용해야한다.
- 콘덴서
  - $C_1$은 입력신호는 그대로 통하나 게이트의 바이어스 전압에는 영향을 미치지 않도록 접속된다.
  - $C_2$는 출력전압으로 부터 직류성분을 없애고 교류 신호성분만을 꺼내기 위한 콘덴서 이다.
- 신호의 주파수에 대한 콘덴서의 리엑턴스가 충분히 적으면 위 회로는 아래 회로가 된다.<br>
![image](https://github.com/user-attachments/assets/40fdfacc-5c00-4909-a35f-7f15aef47de5)

- 콘덴서는 단락되고 전류전원도 단락된다. 그리고 FET는 등가회로로 치환된다. 저항 $R_1$은 변환전에 회로에서 알수 있듯 $V_{DD}$를 통해 공통선에 접속됨으로 $R_2$와 $R_1$은 교류등가회로에서는 병렬접속으로 된다.

- 파라미터
  - 입력 임피던스 $R_i = \frac{v_1}{i_1}$
    - FET 게이트에는 전류가 흐르지 않으므로 입력 임피던스는 $R_i = \frac{v_1}{i_1} = R_1//R_2 = \frac{R_1R_2}{R_1+R_2}$가 된다.
  - 전압이득 $A_v = v_2/v_1$
    - 출력전압 $v_2$를 입력전압 $v_1$의 고나계로써 나타내면 $A_v$가 구해지므로 $v_2$를 우선 계산한다.
    - $R_1$의 양끝의 전압은 부호를 생각해서 $v_2 = -R_Lg_mv_{gs}$<br> $v_{gs} = v_1$<br> 마지막으로 다 합치면 <br> $A_v = \frac{v_2}{v_1}=-g_mR_L$
  - 출력 임피던스 $R_0 = v_2'/i_2'$

![image](https://github.com/user-attachments/assets/59fc5fcc-ad2c-4629-b396-3bcb6b9e9322)

  - 위는 출력 임피던스를 계산하기위한 등가회로이다.
  - 출력임피던스는 입력전압을 0으로 하고 출력단자에 전압 $v_2'$를 가해 그때 흐르는 전류 $i_2'$를 구하여 계산된다.
  - 입력전압을 0을로 하면 당연히 $v_{GS}$도 0으로 되고 제어전류원에는 전류가 흐르지 않는다.
  - 고로 $i_2' = 0$ => $R_0 = \frac{v_2'}{i_2'} = ∞$가 되게 된다.
  - 출력단자에는 병렬로 드레인 저항 $r_d$가 들어오기때문에 출력임피던스는 $R_0 = r_d$가 된다.


# 드레인 접지 증폭회로
