TimeQuest Timing Analyzer report for SPI_protos
Wed May 01 12:51:28 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 's_ss_clk'
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Setup: 's_rx_req'
 14. Slow 1200mV 85C Model Hold: 's_rx_req'
 15. Slow 1200mV 85C Model Hold: 's_ss_clk'
 16. Slow 1200mV 85C Model Hold: 'i_clk'
 17. Slow 1200mV 85C Model Recovery: 's_ss_clk'
 18. Slow 1200mV 85C Model Recovery: 's_rx_req'
 19. Slow 1200mV 85C Model Recovery: 's_reset_n'
 20. Slow 1200mV 85C Model Removal: 's_rx_req'
 21. Slow 1200mV 85C Model Removal: 's_reset_n'
 22. Slow 1200mV 85C Model Removal: 's_ss_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 's_ss_clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 's_reset_n'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 's_rx_req'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 's_ss_clk'
 45. Slow 1200mV 0C Model Setup: 'i_clk'
 46. Slow 1200mV 0C Model Setup: 's_rx_req'
 47. Slow 1200mV 0C Model Hold: 's_ss_clk'
 48. Slow 1200mV 0C Model Hold: 's_rx_req'
 49. Slow 1200mV 0C Model Hold: 'i_clk'
 50. Slow 1200mV 0C Model Recovery: 's_ss_clk'
 51. Slow 1200mV 0C Model Recovery: 's_rx_req'
 52. Slow 1200mV 0C Model Recovery: 's_reset_n'
 53. Slow 1200mV 0C Model Removal: 's_rx_req'
 54. Slow 1200mV 0C Model Removal: 's_reset_n'
 55. Slow 1200mV 0C Model Removal: 's_ss_clk'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 's_ss_clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 's_reset_n'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 's_rx_req'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Output Enable Times
 67. Minimum Output Enable Times
 68. Output Disable Times
 69. Minimum Output Disable Times
 70. Slow 1200mV 0C Model Metastability Report
 71. Fast 1200mV 0C Model Setup Summary
 72. Fast 1200mV 0C Model Hold Summary
 73. Fast 1200mV 0C Model Recovery Summary
 74. Fast 1200mV 0C Model Removal Summary
 75. Fast 1200mV 0C Model Minimum Pulse Width Summary
 76. Fast 1200mV 0C Model Setup: 's_ss_clk'
 77. Fast 1200mV 0C Model Setup: 'i_clk'
 78. Fast 1200mV 0C Model Setup: 's_rx_req'
 79. Fast 1200mV 0C Model Hold: 's_rx_req'
 80. Fast 1200mV 0C Model Hold: 's_ss_clk'
 81. Fast 1200mV 0C Model Hold: 'i_clk'
 82. Fast 1200mV 0C Model Recovery: 's_ss_clk'
 83. Fast 1200mV 0C Model Recovery: 's_rx_req'
 84. Fast 1200mV 0C Model Recovery: 's_reset_n'
 85. Fast 1200mV 0C Model Removal: 's_rx_req'
 86. Fast 1200mV 0C Model Removal: 's_reset_n'
 87. Fast 1200mV 0C Model Removal: 's_ss_clk'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 's_ss_clk'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 's_reset_n'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 's_rx_req'
 92. Setup Times
 93. Hold Times
 94. Clock to Output Times
 95. Minimum Clock to Output Times
 96. Propagation Delay
 97. Minimum Propagation Delay
 98. Output Enable Times
 99. Minimum Output Enable Times
100. Output Disable Times
101. Minimum Output Disable Times
102. Fast 1200mV 0C Model Metastability Report
103. Multicorner Timing Analysis Summary
104. Setup Times
105. Hold Times
106. Clock to Output Times
107. Minimum Clock to Output Times
108. Propagation Delay
109. Minimum Propagation Delay
110. Board Trace Model Assignments
111. Input Transition Times
112. Slow Corner Signal Integrity Metrics
113. Fast Corner Signal Integrity Metrics
114. Setup Transfers
115. Hold Transfers
116. Recovery Transfers
117. Removal Transfers
118. Report TCCS
119. Report RSKM
120. Unconstrained Paths
121. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SPI_protos                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }     ;
; s_reset_n  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { s_reset_n } ;
; s_rx_req   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { s_rx_req }  ;
; s_ss_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { s_ss_clk }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 202.92 MHz ; 202.92 MHz      ; s_ss_clk   ;                                                               ;
; 450.05 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; s_ss_clk ; -2.467 ; -33.264         ;
; i_clk    ; -1.882 ; -38.800         ;
; s_rx_req ; -0.169 ; -0.866          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; s_rx_req ; -0.087 ; -0.484         ;
; s_ss_clk ; -0.054 ; -0.108         ;
; i_clk    ; 0.358  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; s_ss_clk  ; -0.331 ; -6.962            ;
; s_rx_req  ; 0.101  ; 0.000             ;
; s_reset_n ; 0.174  ; 0.000             ;
+-----------+--------+-------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-----------+--------+------------------+
; Clock     ; Slack  ; End Point TNS    ;
+-----------+--------+------------------+
; s_rx_req  ; -0.490 ; -3.666           ;
; s_reset_n ; -0.410 ; -3.011           ;
; s_ss_clk  ; -0.137 ; -0.142           ;
+-----------+--------+------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; i_clk     ; -3.000 ; -49.000                      ;
; s_ss_clk  ; -3.000 ; -43.000                      ;
; s_reset_n ; -3.000 ; -3.000                       ;
; s_rx_req  ; -3.000 ; -3.000                       ;
+-----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 's_ss_clk'                                                                                     ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.467 ; s_tx_buf[4]~16       ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.592     ; 1.360      ;
; -2.458 ; s_tx_buf[6]~6        ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.593     ; 1.350      ;
; -2.457 ; s_tx_buf[5]~11       ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.595     ; 1.347      ;
; -2.397 ; s_bit_cnt[7]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.391      ;
; -2.397 ; s_bit_cnt[7]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.391      ;
; -2.397 ; s_bit_cnt[7]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.391      ;
; -2.395 ; s_bit_cnt[6]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.389      ;
; -2.395 ; s_bit_cnt[6]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.389      ;
; -2.395 ; s_bit_cnt[6]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.389      ;
; -2.297 ; s_tx_buf[7]~1        ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.571     ; 1.211      ;
; -2.279 ; s_tx_buf[3]~21       ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.578     ; 1.186      ;
; -2.273 ; s_tx_buf[0]~36       ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.576     ; 1.182      ;
; -2.273 ; s_tx_buf[1]~31       ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.577     ; 1.181      ;
; -2.269 ; s_tx_buf[2]~26       ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.569     ; 1.185      ;
; -2.243 ; s_tx_buf[7]~1        ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.396     ; 1.332      ;
; -2.198 ; s_bit_cnt[7]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.172      ; 3.385      ;
; -2.196 ; s_bit_cnt[6]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.172      ; 3.383      ;
; -2.159 ; s_bit_cnt[16]        ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.153      ;
; -2.159 ; s_bit_cnt[16]        ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.153      ;
; -2.159 ; s_bit_cnt[16]        ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.153      ;
; -2.109 ; s_bit_cnt[5]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.103      ;
; -2.109 ; s_bit_cnt[5]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.103      ;
; -2.109 ; s_bit_cnt[5]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.021     ; 3.103      ;
; -2.105 ; s_bit_cnt[10]        ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.076     ; 3.044      ;
; -2.073 ; s_bit_cnt[7]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.085      ;
; -2.073 ; s_bit_cnt[7]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.085      ;
; -2.073 ; s_bit_cnt[7]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.085      ;
; -2.073 ; s_bit_cnt[7]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.085      ;
; -2.073 ; s_bit_cnt[7]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.085      ;
; -2.071 ; s_bit_cnt[6]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.083      ;
; -2.071 ; s_bit_cnt[6]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.083      ;
; -2.071 ; s_bit_cnt[6]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.083      ;
; -2.071 ; s_bit_cnt[6]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.083      ;
; -2.071 ; s_bit_cnt[6]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 3.083      ;
; -2.067 ; s_tx_buf[4]~16       ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.574     ; 0.978      ;
; -2.051 ; s_bit_cnt[1]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 3.042      ;
; -2.051 ; s_bit_cnt[1]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 3.042      ;
; -2.051 ; s_bit_cnt[1]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 3.042      ;
; -2.044 ; s_bit_cnt[3]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 3.035      ;
; -2.044 ; s_bit_cnt[3]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 3.035      ;
; -2.044 ; s_bit_cnt[3]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 3.035      ;
; -1.964 ; s_rd_add             ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.257     ; 2.222      ;
; -1.964 ; s_rd_add             ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.257     ; 2.222      ;
; -1.964 ; s_rd_add             ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.257     ; 2.222      ;
; -1.960 ; s_bit_cnt[16]        ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.172      ; 3.147      ;
; -1.946 ; s_tx_buf[2]~26       ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.569     ; 0.862      ;
; -1.922 ; s_bit_cnt[7]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.043     ; 2.894      ;
; -1.920 ; s_bit_cnt[6]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.043     ; 2.892      ;
; -1.916 ; s_bit_cnt[5]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.172      ; 3.103      ;
; -1.916 ; s_tx_buf[7]~1        ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.589     ; 0.812      ;
; -1.887 ; s_bit_cnt[9]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.172      ; 3.074      ;
; -1.882 ; s_bit_cnt[4]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 2.873      ;
; -1.882 ; s_bit_cnt[4]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 2.873      ;
; -1.882 ; s_bit_cnt[4]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 2.873      ;
; -1.835 ; s_bit_cnt[16]        ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.847      ;
; -1.835 ; s_bit_cnt[16]        ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.847      ;
; -1.835 ; s_bit_cnt[16]        ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.847      ;
; -1.835 ; s_bit_cnt[16]        ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.847      ;
; -1.835 ; s_bit_cnt[16]        ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.847      ;
; -1.829 ; s_bit_cnt[10]        ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.291     ; 2.553      ;
; -1.822 ; s_tx_buf[3]~21       ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.578     ; 0.729      ;
; -1.813 ; s_tx_buf[0]~36       ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.576     ; 0.722      ;
; -1.812 ; s_tx_buf[1]~31       ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.577     ; 0.720      ;
; -1.796 ; s_bit_cnt[5]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.808      ;
; -1.796 ; s_bit_cnt[5]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.808      ;
; -1.796 ; s_bit_cnt[5]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.808      ;
; -1.796 ; s_bit_cnt[5]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.808      ;
; -1.796 ; s_bit_cnt[5]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.003     ; 2.808      ;
; -1.796 ; s_bit_cnt[2]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 2.787      ;
; -1.796 ; s_bit_cnt[2]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 2.787      ;
; -1.796 ; s_bit_cnt[2]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 2.787      ;
; -1.781 ; s_rd_add             ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.049     ; 2.247      ;
; -1.772 ; s_rrdy~reg0_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.363     ; 1.924      ;
; -1.743 ; s_roe~reg0_emulated  ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.346     ; 1.912      ;
; -1.736 ; s_bit_cnt[1]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.182      ; 2.933      ;
; -1.729 ; s_bit_cnt[3]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.182      ; 2.926      ;
; -1.724 ; s_bit_cnt[8]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.172      ; 2.911      ;
; -1.714 ; s_bit_cnt[1]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.736      ;
; -1.714 ; s_bit_cnt[1]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.736      ;
; -1.714 ; s_bit_cnt[1]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.736      ;
; -1.714 ; s_bit_cnt[1]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.736      ;
; -1.714 ; s_bit_cnt[1]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.736      ;
; -1.714 ; s_wr_add             ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.053     ; 2.676      ;
; -1.707 ; s_bit_cnt[3]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.729      ;
; -1.707 ; s_bit_cnt[3]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.729      ;
; -1.707 ; s_bit_cnt[3]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.729      ;
; -1.707 ; s_bit_cnt[3]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.729      ;
; -1.707 ; s_bit_cnt[3]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.007      ; 2.729      ;
; -1.684 ; s_bit_cnt[16]        ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.043     ; 2.656      ;
; -1.642 ; s_trdy~reg0_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.103     ; 2.054      ;
; -1.637 ; s_bit_cnt[5]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.043     ; 2.609      ;
; -1.625 ; s_rd_add             ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.224     ; 1.916      ;
; -1.625 ; s_rd_add             ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.224     ; 1.916      ;
; -1.625 ; s_rd_add             ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.224     ; 1.916      ;
; -1.625 ; s_rd_add             ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.224     ; 1.916      ;
; -1.625 ; s_rd_add             ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.224     ; 1.916      ;
; -1.608 ; s_bit_cnt[9]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.043     ; 2.580      ;
; -1.567 ; s_bit_cnt[4]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.182      ; 2.764      ;
; -1.566 ; s_bit_cnt[0]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 2.557      ;
; -1.566 ; s_bit_cnt[0]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.024     ; 2.557      ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                           ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.882 ; s_rx_data[0]          ; r_tx_data[0]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.786     ; 0.571      ;
; -1.557 ; s_rx_data[7]          ; r_tx_data[7]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.465     ; 0.567      ;
; -1.519 ; s_rx_data[6]          ; r_tx_data[6]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.434     ; 0.560      ;
; -1.406 ; s_rx_data[2]          ; r_tx_data[2]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.458     ; 0.423      ;
; -1.405 ; s_rx_data[1]          ; r_tx_data[1]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.457     ; 0.423      ;
; -1.402 ; s_rx_data[4]          ; r_tx_data[4]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.455     ; 0.422      ;
; -1.399 ; s_rx_data[3]          ; r_tx_data[3]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.458     ; 0.416      ;
; -1.397 ; s_rx_data[5]          ; r_tx_data[5]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.457     ; 0.415      ;
; -1.222 ; r_counter_clock[1]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.156      ;
; -1.222 ; r_counter_clock[1]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.156      ;
; -1.222 ; r_counter_clock[1]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.156      ;
; -1.222 ; r_counter_clock[1]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.156      ;
; -1.222 ; r_counter_clock[1]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.156      ;
; -1.222 ; r_counter_clock[1]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.156      ;
; -1.222 ; r_counter_clock[1]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.156      ;
; -1.222 ; r_counter_clock[1]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.156      ;
; -1.202 ; r_counter_clock[4]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.136      ;
; -1.202 ; r_counter_clock[4]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.136      ;
; -1.202 ; r_counter_clock[4]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.136      ;
; -1.202 ; r_counter_clock[4]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.136      ;
; -1.202 ; r_counter_clock[4]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.136      ;
; -1.202 ; r_counter_clock[4]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.136      ;
; -1.202 ; r_counter_clock[4]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.136      ;
; -1.202 ; r_counter_clock[4]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.136      ;
; -1.111 ; r_counter_clock[0]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; r_counter_clock[0]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; r_counter_clock[0]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; r_counter_clock[0]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; r_counter_clock[0]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; r_counter_clock[0]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; r_counter_clock[0]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.045      ;
; -1.111 ; r_counter_clock[0]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.045      ;
; -0.954 ; r_counter_clock[5]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.888      ;
; -0.954 ; r_counter_clock[5]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.888      ;
; -0.954 ; r_counter_clock[5]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.888      ;
; -0.954 ; r_counter_clock[5]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.888      ;
; -0.954 ; r_counter_clock[5]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.888      ;
; -0.954 ; r_counter_clock[5]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.888      ;
; -0.954 ; r_counter_clock[5]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.888      ;
; -0.954 ; r_counter_clock[5]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.888      ;
; -0.945 ; r_sclk_fall           ; r_tx_data[0]            ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.869      ;
; -0.930 ; r_counter_clock[7]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; r_counter_clock[7]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; r_counter_clock[7]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; r_counter_clock[7]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; r_counter_clock[7]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; r_counter_clock[7]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; r_counter_clock[7]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; r_counter_clock[7]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.864      ;
; -0.928 ; r_counter_clock[3]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.862      ;
; -0.928 ; r_counter_clock[3]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.862      ;
; -0.928 ; r_counter_clock[3]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.862      ;
; -0.928 ; r_counter_clock[3]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.862      ;
; -0.928 ; r_counter_clock[3]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.862      ;
; -0.928 ; r_counter_clock[3]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.862      ;
; -0.928 ; r_counter_clock[3]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.862      ;
; -0.928 ; r_counter_clock[3]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.862      ;
; -0.908 ; r_st_present.ST_END   ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.250      ; 2.153      ;
; -0.873 ; r_rx_data[7]          ; o_data_parallel[7]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 1.467      ;
; -0.863 ; r_sclk_rise           ; r_counter_data[0]       ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.787      ;
; -0.862 ; r_sclk_rise           ; r_counter_data[1]       ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.786      ;
; -0.841 ; r_counter_clock[7]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.775      ;
; -0.838 ; r_sclk_rise           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.762      ;
; -0.834 ; r_counter_data[1]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 1.747      ;
; -0.827 ; r_counter_clock_ena   ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; r_counter_clock_ena   ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; r_counter_clock_ena   ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; r_counter_clock_ena   ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; r_counter_clock_ena   ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; r_counter_clock_ena   ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; r_counter_clock_ena   ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.761      ;
; -0.827 ; r_counter_clock_ena   ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.761      ;
; -0.822 ; r_counter_clock[5]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.756      ;
; -0.813 ; r_sclk_fall           ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.250      ; 2.058      ;
; -0.784 ; r_sclk_rise           ; r_tx_data[0]            ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.708      ;
; -0.741 ; r_sclk_fall           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.665      ;
; -0.735 ; r_rx_data[2]          ; o_data_parallel[2]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 1.329      ;
; -0.729 ; r_rx_data[3]          ; o_data_parallel[3]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 1.323      ;
; -0.717 ; r_counter_data[1]     ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 1.630      ;
; -0.716 ; r_sclk_rise           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.640      ;
; -0.713 ; r_st_present.ST_TX_RX ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.250      ; 1.958      ;
; -0.712 ; r_counter_clock[2]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.646      ;
; -0.712 ; r_counter_clock[2]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.646      ;
; -0.712 ; r_counter_clock[2]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.646      ;
; -0.712 ; r_counter_clock[2]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.646      ;
; -0.712 ; r_counter_clock[2]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.646      ;
; -0.712 ; r_counter_clock[2]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.646      ;
; -0.712 ; r_counter_clock[2]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.646      ;
; -0.712 ; r_counter_clock[2]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.646      ;
; -0.707 ; r_sclk_rise           ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.640      ;
; -0.706 ; r_counter_data[0]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 1.619      ;
; -0.690 ; r_counter_clock_ena   ; r_sclk_fall             ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.624      ;
; -0.677 ; r_counter_clock[7]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.611      ;
; -0.673 ; r_st_present.ST_END   ; r_tx_data[6]            ; i_clk        ; i_clk       ; 1.000        ; 0.280      ; 1.948      ;
; -0.673 ; r_st_present.ST_END   ; r_tx_data[5]            ; i_clk        ; i_clk       ; 1.000        ; 0.280      ; 1.948      ;
; -0.673 ; r_st_present.ST_END   ; r_tx_data[4]            ; i_clk        ; i_clk       ; 1.000        ; 0.280      ; 1.948      ;
; -0.673 ; r_st_present.ST_END   ; r_tx_data[3]            ; i_clk        ; i_clk       ; 1.000        ; 0.280      ; 1.948      ;
; -0.673 ; r_st_present.ST_END   ; r_tx_data[2]            ; i_clk        ; i_clk       ; 1.000        ; 0.280      ; 1.948      ;
; -0.673 ; r_st_present.ST_END   ; r_tx_data[1]            ; i_clk        ; i_clk       ; 1.000        ; 0.280      ; 1.948      ;
; -0.672 ; r_sclk_fall           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.596      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 's_rx_req'                                                                   ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.169 ; s_rx_buf[1] ; s_rx_data[1] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.860      ; 1.220      ;
; -0.155 ; s_rx_buf[2] ; s_rx_data[2] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.861      ; 1.182      ;
; -0.117 ; s_rx_buf[7] ; s_rx_data[7] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.785      ; 1.111      ;
; -0.109 ; s_rx_buf[0] ; s_rx_data[0] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.786      ; 1.107      ;
; -0.092 ; s_rx_buf[5] ; s_rx_data[5] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.860      ; 1.189      ;
; -0.082 ; s_rx_buf[3] ; s_rx_data[3] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.861      ; 1.192      ;
; -0.077 ; s_rx_buf[6] ; s_rx_data[6] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.784      ; 1.068      ;
; -0.065 ; s_rx_buf[4] ; s_rx_data[4] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.858      ; 1.164      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 's_rx_req'                                                                    ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.087 ; s_rx_buf[4] ; s_rx_data[4] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 1.112      ; 1.055      ;
; -0.085 ; s_rx_buf[6] ; s_rx_data[6] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 1.039      ; 0.984      ;
; -0.076 ; s_rx_buf[2] ; s_rx_data[2] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 1.115      ; 1.069      ;
; -0.054 ; s_rx_buf[3] ; s_rx_data[3] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 1.115      ; 1.091      ;
; -0.054 ; s_rx_buf[5] ; s_rx_data[5] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 1.114      ; 1.090      ;
; -0.050 ; s_rx_buf[0] ; s_rx_data[0] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 1.040      ; 1.020      ;
; -0.043 ; s_rx_buf[7] ; s_rx_data[7] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 1.040      ; 1.027      ;
; -0.035 ; s_rx_buf[1] ; s_rx_data[1] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 1.114      ; 1.109      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 's_ss_clk'                                                                                       ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.054 ; s_reset_n             ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 2.930      ;
; -0.019 ; s_reset_n             ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 2.965      ;
; -0.018 ; s_reset_n             ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 2.966      ;
; -0.017 ; s_reset_n             ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 2.967      ;
; 0.071  ; s_reset_n             ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.778      ; 3.036      ;
; 0.074  ; s_reset_n             ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.778      ; 3.039      ;
; 0.088  ; s_reset_n             ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.979      ; 3.254      ;
; 0.145  ; s_reset_n             ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.778      ; 3.110      ;
; 0.197  ; s_reset_n             ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 3.181      ;
; 0.216  ; s_reset_n             ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.986      ; 3.389      ;
; 0.226  ; s_reset_n             ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.254      ; 3.667      ;
; 0.283  ; s_rx_req              ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.000        ; 3.271      ; 3.741      ;
; 0.303  ; s_reset_n             ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.271      ; 3.761      ;
; 0.348  ; s_rx_req              ; s_roe~reg0_emulated   ; s_rx_req     ; s_ss_clk    ; 0.000        ; 3.254      ; 3.789      ;
; 0.380  ; s_rx_req              ; s_miso~reg0           ; s_rx_req     ; s_ss_clk    ; 0.000        ; 2.979      ; 3.546      ;
; 0.381  ; s_rd_add              ; s_rd_add              ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_wr_add              ; s_wr_add              ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_rx_buf[7]           ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_rx_buf[6]           ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_rx_buf[5]           ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_rx_buf[4]           ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_rx_buf[3]           ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_rx_buf[2]           ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_rx_buf[1]           ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; s_rx_buf[0]           ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.396  ; s_bit_cnt[5]          ; s_bit_cnt[6]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 0.593      ;
; 0.403  ; s_bit_cnt[6]          ; s_bit_cnt[7]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 0.600      ;
; 0.408  ; s_bit_cnt[0]          ; s_bit_cnt[1]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 0.609      ;
; 0.417  ; s_bit_cnt[2]          ; s_bit_cnt[3]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 0.618      ;
; 0.418  ; s_bit_cnt[14]         ; s_bit_cnt[15]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 0.615      ;
; 0.421  ; s_bit_cnt[1]          ; s_bit_cnt[2]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 0.622      ;
; 0.541  ; s_bit_cnt[15]         ; s_bit_cnt[16]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 0.738      ;
; 0.543  ; s_bit_cnt[3]          ; s_bit_cnt[4]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 0.744      ;
; 0.557  ; s_reset_n             ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.986      ; 3.230      ;
; 0.558  ; s_bit_cnt[13]         ; s_bit_cnt[14]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 0.755      ;
; 0.558  ; s_bit_cnt[11]         ; s_bit_cnt[12]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 0.755      ;
; 0.574  ; s_reset_n             ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.254      ; 3.515      ;
; 0.620  ; s_bit_cnt[9]          ; s_bit_cnt[10]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.357      ; 1.134      ;
; 0.640  ; s_reset_n             ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.271      ; 3.598      ;
; 0.642  ; s_wr_add              ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.043      ; 0.842      ;
; 0.642  ; s_wr_add              ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.043      ; 0.842      ;
; 0.642  ; s_wr_add              ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.043      ; 0.842      ;
; 0.654  ; s_rx_req              ; s_roe~reg0_emulated   ; s_rx_req     ; s_ss_clk    ; -0.500       ; 3.254      ; 3.595      ;
; 0.655  ; s_rx_req              ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; -0.500       ; 3.271      ; 3.613      ;
; 0.690  ; s_bit_cnt[8]          ; s_bit_cnt[9]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 0.887      ;
; 0.699  ; s_bit_cnt[7]          ; s_bit_cnt[8]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 0.896      ;
; 0.738  ; s_reset_n             ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.979      ; 3.404      ;
; 0.762  ; s_reset_n             ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.246      ;
; 0.793  ; s_reset_n             ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.277      ;
; 0.795  ; s_reset_n             ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.279      ;
; 0.802  ; s_reset_n             ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.286      ;
; 0.812  ; s_bit_cnt[2]          ; s_rd_add              ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.293      ; 0.762      ;
; 0.867  ; s_wr_add              ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 1.029      ;
; 0.871  ; s_wr_add              ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 1.033      ;
; 0.872  ; s_wr_add              ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 1.034      ;
; 0.872  ; s_wr_add              ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 1.034      ;
; 0.873  ; s_wr_add              ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 1.035      ;
; 0.895  ; s_bit_cnt[9]          ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.322      ; 0.874      ;
; 0.902  ; s_reset_n             ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.778      ; 3.367      ;
; 0.907  ; s_reset_n             ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.778      ; 3.372      ;
; 0.917  ; s_reset_n             ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.778      ; 3.382      ;
; 0.924  ; s_bit_cnt[14]         ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.526      ; 1.107      ;
; 0.932  ; s_bit_cnt[9]          ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.580      ; 1.169      ;
; 0.939  ; s_bit_cnt[12]         ; s_bit_cnt[13]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.040      ; 1.136      ;
; 0.949  ; s_bit_cnt[16]         ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.580      ; 1.186      ;
; 0.962  ; s_bit_cnt[13]         ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.526      ; 1.145      ;
; 0.966  ; s_bit_cnt[12]         ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.526      ; 1.149      ;
; 0.975  ; s_reset_n             ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.459      ;
; 0.977  ; s_bit_cnt[15]         ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.526      ; 1.160      ;
; 0.987  ; s_bit_cnt[1]          ; s_wr_add              ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.567      ; 1.211      ;
; 1.018  ; s_rx_req              ; s_miso~reg0           ; s_rx_req     ; s_ss_clk    ; -0.500       ; 2.979      ; 3.684      ;
; 1.033  ; s_bit_cnt[10]         ; s_bit_cnt[11]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; -0.176     ; 1.014      ;
; 1.079  ; s_bit_cnt[11]         ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.526      ; 1.262      ;
; 1.082  ; s_bit_cnt[10]         ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.336      ; 1.075      ;
; 1.082  ; s_bit_cnt[11]         ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.628      ; 1.367      ;
; 1.188  ; s_tx_buf[2]~_emulated ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 1.389      ;
; 1.194  ; s_bit_cnt[16]         ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.628      ; 1.479      ;
; 1.212  ; s_bit_cnt[10]         ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.319      ; 1.188      ;
; 1.213  ; s_tx_buf[3]~_emulated ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 1.414      ;
; 1.213  ; s_tx_buf[1]~_emulated ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 1.414      ;
; 1.214  ; s_tx_buf[0]~_emulated ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 1.415      ;
; 1.245  ; s_wr_add              ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.153      ; 1.555      ;
; 1.282  ; s_tx_buf[6]~_emulated ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.041      ; 1.480      ;
; 1.287  ; s_tx_buf[5]~_emulated ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.041      ; 1.485      ;
; 1.292  ; s_bit_cnt[16]         ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.322      ; 1.271      ;
; 1.327  ; s_bit_cnt[16]         ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.645      ; 1.629      ;
; 1.401  ; s_bit_cnt[9]          ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.352      ; 1.910      ;
; 1.465  ; s_bit_cnt[4]          ; s_bit_cnt[5]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.072      ; 1.694      ;
; 1.488  ; s_bit_cnt[8]          ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.352      ; 1.997      ;
; 1.505  ; s_tx_buf[7]~_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.277      ; 1.939      ;
; 1.514  ; s_wr_add              ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.170      ; 1.841      ;
; 1.555  ; s_trdy~reg0_emulated  ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.051      ; 1.763      ;
; 1.580  ; s_wr_add              ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; -0.115     ; 1.622      ;
; 1.582  ; s_rd_add              ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.118      ; 1.857      ;
; 1.595  ; s_tx_buf[7]~_emulated ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.095      ; 1.847      ;
; 1.600  ; s_rrdy~reg0_emulated  ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.052      ; 1.809      ;
; 1.622  ; s_rrdy~reg0_emulated  ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.045      ; 1.824      ;
; 1.656  ; s_tx_buf[4]~_emulated ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.058      ; 1.871      ;
; 1.670  ; s_rd_add              ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.086      ; 1.413      ;
; 1.807  ; s_roe~reg0_emulated   ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.061      ; 2.025      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                           ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; r_st_present.ST_RESET ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; r_st_present.ST_TX_RX ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; o_mosi~reg0           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; o_sclk~reg0           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; r_counter_data[2]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; r_counter_data[0]     ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; r_counter_data[1]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.383 ; r_rx_data[1]          ; r_rx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 0.615      ;
; 0.398 ; r_counter_clock[7]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.616      ;
; 0.464 ; r_tx_data[4]          ; r_tx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.077      ; 0.698      ;
; 0.464 ; r_tx_data[2]          ; r_tx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.077      ; 0.698      ;
; 0.464 ; r_tx_data[1]          ; r_tx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.077      ; 0.698      ;
; 0.465 ; r_tx_data[3]          ; r_tx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.077      ; 0.699      ;
; 0.483 ; r_tx_data[0]          ; r_tx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.428      ; 1.068      ;
; 0.486 ; r_rx_data[3]          ; r_rx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 0.718      ;
; 0.524 ; r_rx_data[4]          ; r_rx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 0.756      ;
; 0.553 ; r_rx_data[5]          ; r_rx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 0.785      ;
; 0.560 ; r_counter_clock[4]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; r_counter_clock[3]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; r_counter_clock[1]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.780      ;
; 0.567 ; r_counter_clock[5]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.785      ;
; 0.579 ; r_counter_clock[6]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.797      ;
; 0.583 ; r_counter_clock[2]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.801      ;
; 0.584 ; r_counter_clock[0]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.802      ;
; 0.599 ; r_st_present.ST_END   ; o_tx_end~reg0           ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.818      ;
; 0.600 ; r_tx_data[5]          ; r_tx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.077      ; 0.834      ;
; 0.601 ; r_st_present.ST_END   ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.820      ;
; 0.634 ; r_counter_data[0]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.852      ;
; 0.644 ; r_rx_data[0]          ; r_rx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 0.876      ;
; 0.667 ; r_counter_clock[6]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.886      ;
; 0.689 ; r_st_present.ST_RESET ; r_tx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.449      ; 1.295      ;
; 0.690 ; r_st_present.ST_RESET ; r_tx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.449      ; 1.296      ;
; 0.693 ; r_st_present.ST_RESET ; r_tx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.449      ; 1.299      ;
; 0.693 ; r_st_present.ST_RESET ; r_tx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.449      ; 1.299      ;
; 0.693 ; r_st_present.ST_RESET ; r_tx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.449      ; 1.299      ;
; 0.694 ; r_st_present.ST_RESET ; r_tx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.449      ; 1.300      ;
; 0.696 ; r_st_present.ST_RESET ; r_tx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.417      ; 1.270      ;
; 0.704 ; r_tx_start            ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.923      ;
; 0.708 ; r_tx_start            ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.927      ;
; 0.720 ; r_counter_clock_ena   ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.939      ;
; 0.720 ; r_sclk_rise           ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.939      ;
; 0.723 ; r_counter_data[0]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.941      ;
; 0.748 ; r_counter_clock[6]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 0.967      ;
; 0.822 ; r_counter_data[1]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.040      ;
; 0.835 ; r_counter_clock[3]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.053      ;
; 0.836 ; r_counter_clock[1]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.054      ;
; 0.837 ; r_st_present.ST_RESET ; r_counter_clock_ena     ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.055      ;
; 0.841 ; r_counter_clock[5]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.059      ;
; 0.844 ; r_counter_clock[3]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.063      ;
; 0.846 ; r_counter_clock[3]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.065      ;
; 0.848 ; r_counter_clock[4]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.066      ;
; 0.850 ; r_counter_clock[4]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; r_counter_clock[0]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; r_counter_clock[0]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.071      ;
; 0.862 ; r_tx_data[6]          ; r_tx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.064      ;
; 0.862 ; r_sclk_fall           ; o_tx_end~reg0           ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.081      ;
; 0.867 ; r_counter_clock[6]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.085      ;
; 0.870 ; r_counter_clock[2]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.088      ;
; 0.872 ; r_counter_clock[2]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.090      ;
; 0.873 ; r_counter_data[2]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.091      ;
; 0.874 ; r_counter_data[2]     ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.092      ;
; 0.880 ; r_st_present.ST_TX_RX ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.099      ;
; 0.910 ; r_rx_data[6]          ; r_rx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 1.142      ;
; 0.922 ; r_st_present.ST_RESET ; o_ss~reg0               ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.161      ;
; 0.926 ; r_st_present.ST_TX_RX ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.165      ;
; 0.927 ; r_sclk_rise           ; r_rx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.484      ;
; 0.927 ; r_sclk_rise           ; r_rx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.484      ;
; 0.927 ; r_sclk_rise           ; r_rx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.484      ;
; 0.927 ; r_sclk_rise           ; r_rx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.484      ;
; 0.927 ; r_sclk_rise           ; r_rx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.484      ;
; 0.927 ; r_sclk_rise           ; r_rx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.484      ;
; 0.927 ; r_sclk_rise           ; r_rx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.484      ;
; 0.927 ; r_sclk_rise           ; r_rx_data[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.484      ;
; 0.945 ; r_counter_clock[3]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.163      ;
; 0.946 ; r_counter_clock[1]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.164      ;
; 0.947 ; r_counter_clock[3]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.165      ;
; 0.948 ; r_counter_clock[1]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.166      ;
; 0.951 ; r_counter_clock[5]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.169      ;
; 0.956 ; r_counter_clock[0]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; r_st_present.ST_END   ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.196      ;
; 0.957 ; r_counter_clock[0]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.176      ;
; 0.959 ; r_st_present.ST_END   ; o_sclk~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.198      ;
; 0.960 ; r_counter_clock[4]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.178      ;
; 0.963 ; r_counter_clock[0]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.181      ;
; 0.965 ; r_counter_clock[0]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.183      ;
; 0.971 ; r_tx_data[0]          ; r_tx_data[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.189      ;
; 0.982 ; r_counter_clock[2]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.200      ;
; 0.984 ; r_counter_clock[2]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.202      ;
; 0.985 ; r_tx_data[7]          ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; -0.260     ; 0.882      ;
; 0.990 ; r_rx_data[5]          ; o_data_parallel[5]~reg0 ; i_clk        ; i_clk       ; 0.000        ; -0.264     ; 0.883      ;
; 0.994 ; r_counter_clock[5]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.213      ;
; 0.999 ; r_sclk_fall           ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.218      ;
; 1.001 ; r_counter_data[2]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.229      ;
; 1.001 ; r_st_present.ST_RESET ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.220      ;
; 1.019 ; r_st_present.ST_TX_RX ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.258      ;
; 1.020 ; r_st_present.ST_TX_RX ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.259      ;
; 1.022 ; r_sclk_rise           ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.261      ;
; 1.023 ; r_st_present.ST_TX_RX ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.262      ;
; 1.027 ; r_sclk_rise           ; r_tx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.449      ; 1.633      ;
; 1.027 ; r_sclk_rise           ; r_tx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.449      ; 1.633      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 's_ss_clk'                                                                       ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.331 ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.621      ; 3.437      ;
; -0.331 ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.621      ; 3.437      ;
; -0.331 ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.621      ; 3.437      ;
; -0.331 ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.621      ; 3.437      ;
; -0.331 ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.621      ; 3.437      ;
; -0.310 ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.672      ; 3.467      ;
; -0.310 ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.672      ; 3.467      ;
; -0.310 ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.672      ; 3.467      ;
; -0.295 ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.650      ; 3.430      ;
; -0.263 ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.690      ; 3.438      ;
; -0.263 ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.690      ; 3.438      ;
; -0.263 ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.690      ; 3.438      ;
; -0.263 ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.690      ; 3.438      ;
; -0.263 ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.690      ; 3.438      ;
; -0.239 ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.239 ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.608      ; 3.332      ;
; -0.081 ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.135      ; 3.701      ;
; -0.057 ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.151      ; 3.693      ;
; 0.030  ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.869      ; 3.324      ;
; 0.048  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.500        ; 3.151      ; 3.588      ;
; 0.070  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.877      ; 3.292      ;
; 0.222  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.034      ; 3.297      ;
; 0.222  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.034      ; 3.297      ;
; 0.222  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.034      ; 3.297      ;
; 0.222  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.034      ; 3.297      ;
; 0.222  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.034      ; 3.297      ;
; 0.249  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.086      ; 3.322      ;
; 0.249  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.086      ; 3.322      ;
; 0.249  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 3.086      ; 3.322      ;
; 0.258  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.135      ; 3.862      ;
; 0.286  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.621      ; 3.320      ;
; 0.286  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.621      ; 3.320      ;
; 0.286  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.621      ; 3.320      ;
; 0.286  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.621      ; 3.320      ;
; 0.286  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.621      ; 3.320      ;
; 0.301  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 1.000        ; 3.151      ; 3.835      ;
; 0.311  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.650      ; 3.324      ;
; 0.366  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.672      ; 3.291      ;
; 0.366  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.672      ; 3.291      ;
; 0.366  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.672      ; 3.291      ;
; 0.394  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.394  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.608      ; 3.199      ;
; 0.400  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.151      ; 3.736      ;
; 0.401  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.690      ; 3.274      ;
; 0.401  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.690      ; 3.274      ;
; 0.401  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.690      ; 3.274      ;
; 0.401  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.690      ; 3.274      ;
; 0.401  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.690      ; 3.274      ;
; 0.477  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.086      ; 3.594      ;
; 0.477  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.086      ; 3.594      ;
; 0.477  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.086      ; 3.594      ;
; 0.498  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.877      ; 3.364      ;
; 0.531  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.034      ; 3.488      ;
; 0.531  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.034      ; 3.488      ;
; 0.531  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.034      ; 3.488      ;
; 0.531  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.034      ; 3.488      ;
; 0.531  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 3.034      ; 3.488      ;
; 0.665  ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.869      ; 3.189      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 's_rx_req'                                                             ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.101 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 0.500        ; 4.010      ; 3.565      ;
; 0.148 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.987      ; 3.536      ;
; 0.150 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.988      ; 3.537      ;
; 0.155 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.989      ; 3.536      ;
; 0.164 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 0.500        ; 4.009      ; 3.526      ;
; 0.211 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 0.500        ; 4.007      ; 3.527      ;
; 0.221 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 1.000        ; 4.010      ; 3.945      ;
; 0.256 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 0.500        ; 4.009      ; 3.480      ;
; 0.257 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 1.000        ; 4.009      ; 3.933      ;
; 0.269 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 0.500        ; 4.010      ; 3.480      ;
; 0.286 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.988      ; 3.901      ;
; 0.293 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.989      ; 3.898      ;
; 0.294 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.987      ; 3.890      ;
; 0.306 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 1.000        ; 4.007      ; 3.932      ;
; 0.397 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 1.000        ; 4.009      ; 3.839      ;
; 0.407 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 1.000        ; 4.010      ; 3.842      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 's_reset_n'                                                              ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 0.500        ; 4.116      ; 3.679      ;
; 0.176 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 0.500        ; 4.120      ; 3.669      ;
; 0.183 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 0.500        ; 4.115      ; 3.676      ;
; 0.195 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 0.500        ; 4.121      ; 3.670      ;
; 0.201 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 0.500        ; 4.122      ; 3.670      ;
; 0.213 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 0.500        ; 4.124      ; 3.642      ;
; 0.223 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 0.500        ; 4.122      ; 3.643      ;
; 0.224 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 0.500        ; 4.122      ; 3.644      ;
; 0.305 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 1.000        ; 4.120      ; 4.040      ;
; 0.308 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 1.000        ; 4.116      ; 4.045      ;
; 0.315 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 1.000        ; 4.115      ; 4.044      ;
; 0.321 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 1.000        ; 4.121      ; 4.044      ;
; 0.327 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 1.000        ; 4.122      ; 4.044      ;
; 0.362 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 1.000        ; 4.124      ; 3.993      ;
; 0.371 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 1.000        ; 4.122      ; 3.995      ;
; 0.375 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 1.000        ; 4.122      ; 3.993      ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 's_rx_req'                                                               ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.490 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 0.000        ; 4.125      ; 3.675      ;
; -0.481 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 0.000        ; 4.126      ; 3.685      ;
; -0.479 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 0.000        ; 4.126      ; 3.687      ;
; -0.478 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 0.000        ; 4.148      ; 3.710      ;
; -0.476 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 0.000        ; 4.149      ; 3.713      ;
; -0.426 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 0.000        ; 4.148      ; 3.762      ;
; -0.424 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 0.000        ; 4.146      ; 3.762      ;
; -0.412 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 0.000        ; 4.149      ; 3.777      ;
; -0.335 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; -0.500       ; 4.148      ; 3.353      ;
; -0.333 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; -0.500       ; 4.146      ; 3.353      ;
; -0.331 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; -0.500       ; 4.149      ; 3.358      ;
; -0.330 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; -0.500       ; 4.148      ; 3.358      ;
; -0.301 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; -0.500       ; 4.126      ; 3.365      ;
; -0.299 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; -0.500       ; 4.126      ; 3.367      ;
; -0.299 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; -0.500       ; 4.125      ; 3.366      ;
; -0.296 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; -0.500       ; 4.149      ; 3.393      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 's_reset_n'                                                                ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -0.410 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 0.000        ; 4.268      ; 3.858      ;
; -0.410 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 0.000        ; 4.267      ; 3.857      ;
; -0.406 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 0.000        ; 4.266      ; 3.860      ;
; -0.361 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 0.000        ; 4.264      ; 3.903      ;
; -0.360 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 0.000        ; 4.267      ; 3.907      ;
; -0.358 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 0.000        ; 4.265      ; 3.907      ;
; -0.354 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 0.000        ; 4.261      ; 3.907      ;
; -0.352 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 0.000        ; 4.259      ; 3.907      ;
; -0.274 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; -0.500       ; 4.268      ; 3.514      ;
; -0.272 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; -0.500       ; 4.266      ; 3.514      ;
; -0.271 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; -0.500       ; 4.267      ; 3.516      ;
; -0.246 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; -0.500       ; 4.267      ; 3.541      ;
; -0.245 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; -0.500       ; 4.265      ; 3.540      ;
; -0.245 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; -0.500       ; 4.264      ; 3.539      ;
; -0.233 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; -0.500       ; 4.259      ; 3.546      ;
; -0.232 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; -0.500       ; 4.261      ; 3.549      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 's_ss_clk'                                                                        ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.137 ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.984      ; 3.034      ;
; -0.001 ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.149      ; 3.335      ;
; -0.001 ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.149      ; 3.335      ;
; -0.001 ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.149      ; 3.335      ;
; -0.001 ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.149      ; 3.335      ;
; -0.001 ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.149      ; 3.335      ;
; 0.029  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.986      ; 3.202      ;
; 0.045  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.203      ; 3.435      ;
; 0.045  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.203      ; 3.435      ;
; 0.045  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.203      ; 3.435      ;
; 0.098  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 3.082      ;
; 0.098  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 3.082      ;
; 0.098  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 3.082      ;
; 0.098  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 3.082      ;
; 0.098  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.797      ; 3.082      ;
; 0.125  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.271      ; 3.583      ;
; 0.144  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.712      ; 3.043      ;
; 0.144  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.778      ; 3.109      ;
; 0.144  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.778      ; 3.109      ;
; 0.144  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.778      ; 3.109      ;
; 0.193  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.000        ; 3.271      ; 3.651      ;
; 0.220  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.756      ; 3.163      ;
; 0.247  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.726      ; 3.160      ;
; 0.247  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.726      ; 3.160      ;
; 0.247  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.726      ; 3.160      ;
; 0.247  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.726      ; 3.160      ;
; 0.247  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.726      ; 3.160      ;
; 0.273  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.203      ; 3.163      ;
; 0.273  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.203      ; 3.163      ;
; 0.273  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.203      ; 3.163      ;
; 0.288  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.254      ; 3.729      ;
; 0.304  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.149      ; 3.140      ;
; 0.304  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.149      ; 3.140      ;
; 0.304  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.149      ; 3.140      ;
; 0.304  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.149      ; 3.140      ;
; 0.304  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.149      ; 3.140      ;
; 0.432  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.986      ; 3.105      ;
; 0.477  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; -0.500       ; 3.271      ; 3.435      ;
; 0.509  ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.984      ; 3.180      ;
; 0.550  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.271      ; 3.508      ;
; 0.621  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.254      ; 3.562      ;
; 0.742  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.226      ;
; 0.742  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.226      ;
; 0.742  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.226      ;
; 0.742  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.226      ;
; 0.742  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.797      ; 3.226      ;
; 0.778  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.778      ; 3.243      ;
; 0.778  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.778      ; 3.243      ;
; 0.778  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.778      ; 3.243      ;
; 0.787  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.787  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.712      ; 3.186      ;
; 0.838  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.756      ; 3.281      ;
; 0.875  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.726      ; 3.288      ;
; 0.875  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.726      ; 3.288      ;
; 0.875  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.726      ; 3.288      ;
; 0.875  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.726      ; 3.288      ;
; 0.875  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.726      ; 3.288      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_clk ; Rise       ; i_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_mosi~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_sclk~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_ss~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_tx_end~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock_ena     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_sclk_fall             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_sclk_rise             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_END     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_RESET   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_TX_RX   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_start              ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[1]            ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[2]            ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[3]            ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[4]            ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[5]            ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[6]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[0]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[1]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[2]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[3]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[4]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[5]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[6]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[7]            ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[0]~reg0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[1]~reg0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[2]~reg0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[3]~reg0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[4]~reg0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[5]~reg0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[6]~reg0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[7]~reg0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[0]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[1]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[2]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[3]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[4]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[5]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[6]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[7]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock_ena     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_start              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_mosi~reg0             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_sclk~reg0             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_ss~reg0               ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_tx_end~reg0           ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[0]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[1]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[2]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_sclk_fall             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_sclk_rise             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_END     ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_RESET   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_TX_RX   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[0]            ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[7]            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[1]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[2]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[3]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[4]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[5]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[6]|clk        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; i_clk~input|o           ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 's_ss_clk'                                                         ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_ss_clk ; Rise       ; s_ss_clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_wr_add                  ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rrdy~reg0_emulated      ;
; 0.041  ; 0.257        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_roe~reg0_emulated       ;
; 0.051  ; 0.267        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[0]               ;
; 0.051  ; 0.267        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[6]               ;
; 0.051  ; 0.267        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[7]               ;
; 0.051  ; 0.267        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_trdy~reg0_emulated      ;
; 0.051  ; 0.267        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_wr_add                  ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[1]               ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[2]               ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[3]               ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[4]               ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[5]               ;
; 0.059  ; 0.243        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated     ;
; 0.059  ; 0.243        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated     ;
; 0.059  ; 0.243        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated     ;
; 0.059  ; 0.243        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated     ;
; 0.059  ; 0.243        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated     ;
; 0.065  ; 0.281        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rd_add                  ;
; 0.072  ; 0.256        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[0]              ;
; 0.072  ; 0.256        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[1]              ;
; 0.072  ; 0.256        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[2]              ;
; 0.072  ; 0.256        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[3]              ;
; 0.072  ; 0.256        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[4]              ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated     ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated     ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated     ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[10]             ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~en                 ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~reg0               ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[11]             ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[12]             ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[13]             ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[14]             ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[15]             ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[16]             ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[5]              ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[6]              ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[7]              ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[8]              ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[9]              ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated|clk ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated|clk ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated|clk ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated|clk ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated|clk ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[0]|clk          ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[1]|clk          ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[2]|clk          ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[3]|clk          ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[4]|clk          ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated|clk ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated|clk ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated|clk ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rrdy~reg0_emulated|clk  ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_roe~reg0_emulated|clk   ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[10]|clk         ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~en|clk             ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~reg0|clk           ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rx_buf[0]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 's_reset_n'                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_reset_n ; Rise       ; s_reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_reset_n~input|o              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~36|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[3]~21|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[6]~6|datad            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[1]~31|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[4]~16|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[5]~11|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[2]~26|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[7]~1|datad            ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43|combout         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|inclk[0] ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|outclk   ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[0]~36                 ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[3]~21                 ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[6]~6                  ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[1]~31                 ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[4]~16                 ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[5]~11                 ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[2]~26                 ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[7]~1                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_reset_n~input|i              ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[2]~26                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[7]~1                  ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[0]~36                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[1]~31                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[3]~21                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[4]~16                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[5]~11                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[6]~6                  ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|inclk[0] ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43|combout         ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[2]~26|datad           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[7]~1|datad            ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~36|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[1]~31|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[3]~21|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[4]~16|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[5]~11|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[6]~6|datad            ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_reset_n~input|o              ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 's_rx_req'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_rx_req ; Rise       ; s_rx_req                    ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[1]|datad          ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[2]|datad          ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[3]|datad          ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[4]|datad          ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[5]|datad          ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[7]|datad          ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[0]|datad          ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[6]|datad          ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[1]                ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[2]                ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[3]                ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[4]                ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[5]                ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4clkctrl|inclk[0] ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4clkctrl|outclk   ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[7]                ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[0]                ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[6]                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_req~input|o            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_req~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_req~input|i            ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4|combout         ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_req~input|o            ;
; 0.673  ; 0.673        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[6]                ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[0]                ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[7]                ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4clkctrl|inclk[0] ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4clkctrl|outclk   ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[1]                ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[2]                ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[3]                ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[4]                ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[5]                ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[6]|datad          ;
; 0.694  ; 0.694        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[0]|datad          ;
; 0.694  ; 0.694        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[7]|datad          ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[1]|datad          ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[2]|datad          ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[3]|datad          ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[4]|datad          ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[5]|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_miso             ; i_clk      ; 2.129 ; 2.706 ; Rise       ; i_clk           ;
; i_tx_start         ; i_clk      ; 1.256 ; 1.667 ; Rise       ; i_clk           ;
; s_tx_load_data[*]  ; s_reset_n  ; 0.873 ; 1.294 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[0] ; s_reset_n  ; 0.381 ; 0.818 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[1] ; s_reset_n  ; 0.709 ; 1.132 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[2] ; s_reset_n  ; 0.668 ; 1.084 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[3] ; s_reset_n  ; 0.423 ; 0.859 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[4] ; s_reset_n  ; 0.445 ; 0.875 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[5] ; s_reset_n  ; 0.873 ; 1.294 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[6] ; s_reset_n  ; 0.678 ; 1.117 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[7] ; s_reset_n  ; 0.432 ; 0.858 ; Fall       ; s_reset_n       ;
; s_reset_n          ; s_ss_clk   ; 0.926 ; 1.119 ; Rise       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.819 ; 0.944 ; Rise       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; 4.464 ; 4.926 ; Rise       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; 4.205 ; 4.607 ; Rise       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; 2.899 ; 3.300 ; Rise       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; 2.647 ; 3.089 ; Rise       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; 3.463 ; 3.928 ; Rise       ; s_ss_clk        ;
; s_tx_load_data[*]  ; s_ss_clk   ; 2.082 ; 2.580 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[0] ; s_ss_clk   ; 1.656 ; 2.097 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[1] ; s_ss_clk   ; 1.908 ; 2.350 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[2] ; s_ss_clk   ; 1.453 ; 1.901 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[3] ; s_ss_clk   ; 1.639 ; 2.097 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[4] ; s_ss_clk   ; 1.775 ; 2.295 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[5] ; s_ss_clk   ; 2.082 ; 2.580 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[6] ; s_ss_clk   ; 2.028 ; 2.559 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[7] ; s_ss_clk   ; 1.662 ; 2.108 ; Rise       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; 1.772 ; 1.891 ; Rise       ; s_ss_clk        ;
; s_mosi             ; s_ss_clk   ; 3.113 ; 3.702 ; Fall       ; s_ss_clk        ;
; s_reset_n          ; s_ss_clk   ; 0.650 ; 0.858 ; Fall       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.710 ; 0.792 ; Fall       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; 4.363 ; 4.802 ; Fall       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; 4.104 ; 4.483 ; Fall       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; 2.982 ; 3.351 ; Fall       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; 2.495 ; 2.980 ; Fall       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; 3.339 ; 3.827 ; Fall       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; 1.648 ; 1.790 ; Fall       ; s_ss_clk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_miso             ; i_clk      ; -1.717 ; -2.278 ; Rise       ; i_clk           ;
; i_tx_start         ; i_clk      ; -0.893 ; -1.285 ; Rise       ; i_clk           ;
; s_tx_load_data[*]  ; s_reset_n  ; 0.646  ; 0.230  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[0] ; s_reset_n  ; 0.646  ; 0.230  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[1] ; s_reset_n  ; 0.330  ; -0.073 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[2] ; s_reset_n  ; 0.371  ; -0.026 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[3] ; s_reset_n  ; 0.614  ; 0.200  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[4] ; s_reset_n  ; 0.599  ; 0.190  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[5] ; s_reset_n  ; 0.169  ; -0.232 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[6] ; s_reset_n  ; 0.360  ; -0.058 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[7] ; s_reset_n  ; 0.604  ; 0.199  ; Fall       ; s_reset_n       ;
; s_reset_n          ; s_ss_clk   ; 0.024  ; -0.268 ; Rise       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; -0.410 ; -0.548 ; Rise       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; -2.955 ; -3.489 ; Rise       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; -2.692 ; -3.155 ; Rise       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; -2.420 ; -2.797 ; Rise       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; -2.175 ; -2.593 ; Rise       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; -2.498 ; -2.905 ; Rise       ; s_ss_clk        ;
; s_tx_load_data[*]  ; s_ss_clk   ; -0.998 ; -1.433 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[0] ; s_ss_clk   ; -1.194 ; -1.622 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[1] ; s_ss_clk   ; -1.435 ; -1.864 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[2] ; s_ss_clk   ; -0.998 ; -1.433 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[3] ; s_ss_clk   ; -1.179 ; -1.622 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[4] ; s_ss_clk   ; -1.276 ; -1.746 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[5] ; s_ss_clk   ; -1.575 ; -2.019 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[6] ; s_ss_clk   ; -1.517 ; -1.997 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[7] ; s_ss_clk   ; -1.109 ; -1.570 ; Rise       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; -1.049 ; -1.120 ; Rise       ; s_ss_clk        ;
; s_mosi             ; s_ss_clk   ; -1.300 ; -1.882 ; Fall       ; s_ss_clk        ;
; s_reset_n          ; s_ss_clk   ; -0.087 ; -0.246 ; Fall       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; -0.184 ; -0.313 ; Fall       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; -2.941 ; -3.477 ; Fall       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; -2.678 ; -3.143 ; Fall       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; -2.406 ; -2.785 ; Fall       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; -1.940 ; -2.367 ; Fall       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; -2.420 ; -2.850 ; Fall       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; -1.162 ; -1.304 ; Fall       ; s_ss_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; o_data_parallel[*]  ; i_clk      ; 5.442 ; 5.408 ; Rise       ; i_clk           ;
;  o_data_parallel[0] ; i_clk      ; 5.400 ; 5.357 ; Rise       ; i_clk           ;
;  o_data_parallel[1] ; i_clk      ; 5.173 ; 5.147 ; Rise       ; i_clk           ;
;  o_data_parallel[2] ; i_clk      ; 5.162 ; 5.139 ; Rise       ; i_clk           ;
;  o_data_parallel[3] ; i_clk      ; 5.219 ; 5.194 ; Rise       ; i_clk           ;
;  o_data_parallel[4] ; i_clk      ; 5.205 ; 5.181 ; Rise       ; i_clk           ;
;  o_data_parallel[5] ; i_clk      ; 5.369 ; 5.335 ; Rise       ; i_clk           ;
;  o_data_parallel[6] ; i_clk      ; 5.442 ; 5.408 ; Rise       ; i_clk           ;
;  o_data_parallel[7] ; i_clk      ; 5.208 ; 5.188 ; Rise       ; i_clk           ;
; o_mosi              ; i_clk      ; 6.951 ; 6.917 ; Rise       ; i_clk           ;
; o_sclk              ; i_clk      ; 6.377 ; 6.270 ; Rise       ; i_clk           ;
; o_ss                ; i_clk      ; 6.738 ; 6.735 ; Rise       ; i_clk           ;
; o_tx_end            ; i_clk      ; 5.484 ; 5.462 ; Rise       ; i_clk           ;
; s_roe               ; s_reset_n  ; 5.248 ; 5.332 ; Rise       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.322 ; 5.380 ; Rise       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.956 ; 5.016 ; Rise       ; s_reset_n       ;
; s_roe               ; s_reset_n  ; 5.248 ; 5.332 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.322 ; 5.380 ; Fall       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.956 ; 5.016 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_rx_req   ; 5.464 ; 5.232 ; Rise       ; s_rx_req        ;
; s_rrdy              ; s_rx_req   ; 5.464 ; 5.232 ; Fall       ; s_rx_req        ;
; s_miso              ; s_ss_clk   ; 6.785 ; 6.834 ; Rise       ; s_ss_clk        ;
; s_roe               ; s_ss_clk   ; 7.034 ; 6.952 ; Fall       ; s_ss_clk        ;
; s_rrdy              ; s_ss_clk   ; 6.809 ; 6.728 ; Fall       ; s_ss_clk        ;
; s_trdy              ; s_ss_clk   ; 6.494 ; 6.413 ; Fall       ; s_ss_clk        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; o_data_parallel[*]  ; i_clk      ; 5.059 ; 5.035 ; Rise       ; i_clk           ;
;  o_data_parallel[0] ; i_clk      ; 5.288 ; 5.245 ; Rise       ; i_clk           ;
;  o_data_parallel[1] ; i_clk      ; 5.071 ; 5.043 ; Rise       ; i_clk           ;
;  o_data_parallel[2] ; i_clk      ; 5.059 ; 5.035 ; Rise       ; i_clk           ;
;  o_data_parallel[3] ; i_clk      ; 5.114 ; 5.088 ; Rise       ; i_clk           ;
;  o_data_parallel[4] ; i_clk      ; 5.101 ; 5.077 ; Rise       ; i_clk           ;
;  o_data_parallel[5] ; i_clk      ; 5.259 ; 5.224 ; Rise       ; i_clk           ;
;  o_data_parallel[6] ; i_clk      ; 5.329 ; 5.294 ; Rise       ; i_clk           ;
;  o_data_parallel[7] ; i_clk      ; 5.104 ; 5.084 ; Rise       ; i_clk           ;
; o_mosi              ; i_clk      ; 6.775 ; 6.745 ; Rise       ; i_clk           ;
; o_sclk              ; i_clk      ; 6.224 ; 6.123 ; Rise       ; i_clk           ;
; o_ss                ; i_clk      ; 6.571 ; 6.570 ; Rise       ; i_clk           ;
; o_tx_end            ; i_clk      ; 5.368 ; 5.345 ; Rise       ; i_clk           ;
; s_roe               ; s_reset_n  ; 5.140 ; 5.224 ; Rise       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.212 ; 5.270 ; Rise       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.860 ; 4.922 ; Rise       ; s_reset_n       ;
; s_roe               ; s_reset_n  ; 5.140 ; 5.224 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.212 ; 5.270 ; Fall       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.860 ; 4.922 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_rx_req   ; 5.355 ; 5.122 ; Rise       ; s_rx_req        ;
; s_rrdy              ; s_rx_req   ; 5.355 ; 5.122 ; Fall       ; s_rx_req        ;
; s_miso              ; s_ss_clk   ; 6.611 ; 6.656 ; Rise       ; s_ss_clk        ;
; s_roe               ; s_ss_clk   ; 6.790 ; 6.717 ; Fall       ; s_ss_clk        ;
; s_rrdy              ; s_ss_clk   ; 6.574 ; 6.502 ; Fall       ; s_ss_clk        ;
; s_trdy              ; s_ss_clk   ; 6.270 ; 6.199 ; Fall       ; s_ss_clk        ;
+---------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; s_ss_n           ; s_roe       ; 8.266 ; 8.579 ; 9.201 ; 8.725 ;
; s_ss_n           ; s_rrdy      ; 8.361 ; 8.627 ; 9.235 ; 8.796 ;
; s_ss_n           ; s_trdy      ; 8.601 ; 8.717 ; 9.280 ; 9.071 ;
; s_st_load_en     ; s_roe       ; 8.007 ; 8.320 ; 8.882 ; 8.406 ;
; s_st_load_en     ; s_rrdy      ; 8.102 ; 8.258 ; 8.777 ; 8.477 ;
; s_st_load_en     ; s_trdy      ; 8.132 ; 8.458 ; 8.961 ; 8.501 ;
; s_st_load_s_roe  ; s_roe       ; 7.647 ;       ;       ; 7.968 ;
; s_st_load_s_rrdy ; s_rrdy      ; 7.167 ;       ;       ; 7.502 ;
; s_st_load_s_trdy ; s_trdy      ; 7.817 ;       ;       ; 8.181 ;
; s_tx_load_en     ; s_trdy      ; 6.126 ;       ;       ; 6.144 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; s_ss_n           ; s_roe       ; 7.977 ; 8.322 ; 8.917 ; 8.445 ;
; s_ss_n           ; s_rrdy      ; 8.066 ; 8.274 ; 8.841 ; 8.511 ;
; s_ss_n           ; s_trdy      ; 8.263 ; 8.464 ; 9.012 ; 8.716 ;
; s_st_load_en     ; s_roe       ; 7.714 ; 8.059 ; 8.583 ; 8.111 ;
; s_st_load_en     ; s_rrdy      ; 7.803 ; 8.011 ; 8.507 ; 8.177 ;
; s_st_load_en     ; s_trdy      ; 7.849 ; 7.813 ; 8.257 ; 8.232 ;
; s_st_load_s_roe  ; s_roe       ; 7.442 ;       ;       ; 7.753 ;
; s_st_load_s_rrdy ; s_rrdy      ; 6.982 ;       ;       ; 7.305 ;
; s_st_load_s_trdy ; s_trdy      ; 7.193 ;       ;       ; 7.526 ;
; s_tx_load_en     ; s_trdy      ; 5.935 ;       ;       ; 5.980 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 6.755 ; 6.755 ; Rise       ; s_ss_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 6.403 ; 6.403 ; Rise       ; s_ss_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 6.733     ; 6.824     ; Rise       ; s_ss_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 6.470     ; 6.478     ; Rise       ; s_ss_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 224.92 MHz ; 224.92 MHz      ; s_ss_clk   ;                                                               ;
; 499.75 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; s_ss_clk ; -2.100 ; -27.877        ;
; i_clk    ; -1.627 ; -30.415        ;
; s_rx_req ; -0.078 ; -0.203         ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; s_ss_clk ; -0.130 ; -0.418        ;
; s_rx_req ; -0.010 ; -0.022        ;
; i_clk    ; 0.312  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-----------+--------+------------------+
; Clock     ; Slack  ; End Point TNS    ;
+-----------+--------+------------------+
; s_ss_clk  ; -0.219 ; -3.951           ;
; s_rx_req  ; 0.111  ; 0.000            ;
; s_reset_n ; 0.173  ; 0.000            ;
+-----------+--------+------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-----------+--------+-----------------+
; Clock     ; Slack  ; End Point TNS   ;
+-----------+--------+-----------------+
; s_rx_req  ; -0.441 ; -3.371          ;
; s_reset_n ; -0.374 ; -2.708          ;
; s_ss_clk  ; -0.175 ; -0.259          ;
+-----------+--------+-----------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; i_clk     ; -3.000 ; -49.000                     ;
; s_ss_clk  ; -3.000 ; -43.000                     ;
; s_reset_n ; -3.000 ; -3.000                      ;
; s_rx_req  ; -3.000 ; -3.000                      ;
+-----------+--------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 's_ss_clk'                                                                                      ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.100 ; s_bit_cnt[7]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 3.093      ;
; -2.100 ; s_bit_cnt[7]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 3.093      ;
; -2.100 ; s_bit_cnt[7]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 3.093      ;
; -2.097 ; s_bit_cnt[6]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 3.090      ;
; -2.097 ; s_bit_cnt[6]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 3.090      ;
; -2.097 ; s_bit_cnt[6]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 3.090      ;
; -2.075 ; s_tx_buf[4]~16       ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.353     ; 1.207      ;
; -2.067 ; s_tx_buf[6]~6        ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.354     ; 1.198      ;
; -2.066 ; s_tx_buf[5]~11       ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.355     ; 1.196      ;
; -1.939 ; s_tx_buf[7]~1        ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.323     ; 1.101      ;
; -1.925 ; s_tx_buf[0]~36       ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.328     ; 1.082      ;
; -1.925 ; s_tx_buf[3]~21       ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.331     ; 1.079      ;
; -1.924 ; s_tx_buf[1]~31       ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.329     ; 1.080      ;
; -1.915 ; s_bit_cnt[7]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.158      ; 3.088      ;
; -1.913 ; s_tx_buf[2]~26       ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.322     ; 1.076      ;
; -1.912 ; s_bit_cnt[6]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.158      ; 3.085      ;
; -1.892 ; s_bit_cnt[16]        ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 2.885      ;
; -1.892 ; s_bit_cnt[16]        ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 2.885      ;
; -1.892 ; s_bit_cnt[16]        ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 2.885      ;
; -1.875 ; s_tx_buf[7]~1        ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.169     ; 1.191      ;
; -1.848 ; s_bit_cnt[10]        ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.076     ; 2.787      ;
; -1.794 ; s_bit_cnt[5]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 2.787      ;
; -1.794 ; s_bit_cnt[5]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 2.787      ;
; -1.794 ; s_bit_cnt[5]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.022     ; 2.787      ;
; -1.791 ; s_bit_cnt[7]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.810      ;
; -1.791 ; s_bit_cnt[7]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.810      ;
; -1.791 ; s_bit_cnt[7]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.810      ;
; -1.791 ; s_bit_cnt[7]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.810      ;
; -1.791 ; s_bit_cnt[7]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.810      ;
; -1.788 ; s_bit_cnt[6]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.807      ;
; -1.788 ; s_bit_cnt[6]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.807      ;
; -1.788 ; s_bit_cnt[6]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.807      ;
; -1.788 ; s_bit_cnt[6]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.807      ;
; -1.788 ; s_bit_cnt[6]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.807      ;
; -1.782 ; s_bit_cnt[1]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.771      ;
; -1.782 ; s_bit_cnt[1]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.771      ;
; -1.782 ; s_bit_cnt[1]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.771      ;
; -1.775 ; s_bit_cnt[3]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.764      ;
; -1.775 ; s_bit_cnt[3]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.764      ;
; -1.775 ; s_bit_cnt[3]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.764      ;
; -1.723 ; s_rd_add             ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.208     ; 2.030      ;
; -1.723 ; s_rd_add             ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.208     ; 2.030      ;
; -1.723 ; s_rd_add             ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.208     ; 2.030      ;
; -1.723 ; s_tx_buf[4]~16       ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.327     ; 0.881      ;
; -1.707 ; s_bit_cnt[16]        ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.158      ; 2.880      ;
; -1.654 ; s_bit_cnt[7]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.044     ; 2.625      ;
; -1.651 ; s_bit_cnt[6]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.044     ; 2.622      ;
; -1.640 ; s_bit_cnt[4]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.629      ;
; -1.640 ; s_bit_cnt[4]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.629      ;
; -1.640 ; s_bit_cnt[4]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.629      ;
; -1.614 ; s_bit_cnt[9]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.158      ; 2.787      ;
; -1.609 ; s_bit_cnt[5]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.158      ; 2.782      ;
; -1.607 ; s_tx_buf[7]~1        ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.349     ; 0.743      ;
; -1.600 ; s_tx_buf[2]~26       ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.322     ; 0.763      ;
; -1.587 ; s_bit_cnt[10]        ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.278     ; 2.324      ;
; -1.583 ; s_bit_cnt[16]        ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.602      ;
; -1.583 ; s_bit_cnt[16]        ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.602      ;
; -1.583 ; s_bit_cnt[16]        ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.602      ;
; -1.583 ; s_bit_cnt[16]        ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.602      ;
; -1.583 ; s_bit_cnt[16]        ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.602      ;
; -1.559 ; s_bit_cnt[2]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.548      ;
; -1.559 ; s_bit_cnt[2]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.548      ;
; -1.559 ; s_bit_cnt[2]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.026     ; 2.548      ;
; -1.543 ; s_rd_add             ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.014     ; 2.044      ;
; -1.523 ; s_roe~reg0_emulated  ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.280     ; 1.758      ;
; -1.511 ; s_rrdy~reg0_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.295     ; 1.731      ;
; -1.492 ; s_tx_buf[3]~21       ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.331     ; 0.646      ;
; -1.491 ; s_bit_cnt[5]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.510      ;
; -1.491 ; s_bit_cnt[5]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.510      ;
; -1.491 ; s_bit_cnt[5]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.510      ;
; -1.491 ; s_bit_cnt[5]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.510      ;
; -1.491 ; s_bit_cnt[5]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.004      ; 2.510      ;
; -1.489 ; s_bit_cnt[1]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.167      ; 2.671      ;
; -1.482 ; s_bit_cnt[3]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.167      ; 2.664      ;
; -1.481 ; s_tx_buf[0]~36       ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.328     ; 0.638      ;
; -1.480 ; s_tx_buf[1]~31       ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.329     ; 0.636      ;
; -1.467 ; s_bit_cnt[8]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.158      ; 2.640      ;
; -1.460 ; s_bit_cnt[1]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.488      ;
; -1.460 ; s_bit_cnt[1]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.488      ;
; -1.460 ; s_bit_cnt[1]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.488      ;
; -1.460 ; s_bit_cnt[1]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.488      ;
; -1.460 ; s_bit_cnt[1]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.488      ;
; -1.453 ; s_bit_cnt[3]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.481      ;
; -1.453 ; s_bit_cnt[3]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.481      ;
; -1.453 ; s_bit_cnt[3]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.481      ;
; -1.453 ; s_bit_cnt[3]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.481      ;
; -1.453 ; s_bit_cnt[3]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.481      ;
; -1.446 ; s_bit_cnt[16]        ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.044     ; 2.417      ;
; -1.444 ; s_wr_add             ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.041     ; 2.418      ;
; -1.419 ; s_trdy~reg0_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.059     ; 1.875      ;
; -1.400 ; s_rd_add             ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.168     ; 1.747      ;
; -1.400 ; s_rd_add             ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.168     ; 1.747      ;
; -1.400 ; s_rd_add             ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.168     ; 1.747      ;
; -1.400 ; s_rd_add             ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.168     ; 1.747      ;
; -1.400 ; s_rd_add             ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.168     ; 1.747      ;
; -1.369 ; s_bit_cnt[5]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.044     ; 2.340      ;
; -1.353 ; s_bit_cnt[9]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.044     ; 2.324      ;
; -1.347 ; s_bit_cnt[4]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.167      ; 2.529      ;
; -1.318 ; s_bit_cnt[4]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.346      ;
; -1.318 ; s_bit_cnt[4]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.013      ; 2.346      ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                            ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.627 ; s_rx_data[0]          ; r_tx_data[0]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.589     ; 0.513      ;
; -1.340 ; s_rx_data[7]          ; r_tx_data[7]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.303     ; 0.512      ;
; -1.303 ; s_rx_data[6]          ; r_tx_data[6]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.273     ; 0.505      ;
; -1.193 ; s_rx_data[2]          ; r_tx_data[2]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.294     ; 0.374      ;
; -1.192 ; s_rx_data[1]          ; r_tx_data[1]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.293     ; 0.374      ;
; -1.189 ; s_rx_data[4]          ; r_tx_data[4]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.291     ; 0.373      ;
; -1.186 ; s_rx_data[3]          ; r_tx_data[3]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.294     ; 0.367      ;
; -1.186 ; s_rx_data[5]          ; r_tx_data[5]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.293     ; 0.368      ;
; -1.001 ; r_counter_clock[1]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.941      ;
; -1.001 ; r_counter_clock[1]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.941      ;
; -1.001 ; r_counter_clock[1]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.941      ;
; -1.001 ; r_counter_clock[1]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.941      ;
; -1.001 ; r_counter_clock[1]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.941      ;
; -1.001 ; r_counter_clock[1]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.941      ;
; -1.001 ; r_counter_clock[1]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.941      ;
; -1.001 ; r_counter_clock[1]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.941      ;
; -0.983 ; r_counter_clock[4]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.923      ;
; -0.983 ; r_counter_clock[4]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.923      ;
; -0.983 ; r_counter_clock[4]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.923      ;
; -0.983 ; r_counter_clock[4]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.923      ;
; -0.983 ; r_counter_clock[4]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.923      ;
; -0.983 ; r_counter_clock[4]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.923      ;
; -0.983 ; r_counter_clock[4]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.923      ;
; -0.983 ; r_counter_clock[4]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.923      ;
; -0.906 ; r_counter_clock[0]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; r_counter_clock[0]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; r_counter_clock[0]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; r_counter_clock[0]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; r_counter_clock[0]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; r_counter_clock[0]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; r_counter_clock[0]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; r_counter_clock[0]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.846      ;
; -0.756 ; r_counter_clock[5]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.696      ;
; -0.756 ; r_counter_clock[5]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.696      ;
; -0.756 ; r_counter_clock[5]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.696      ;
; -0.756 ; r_counter_clock[5]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.696      ;
; -0.756 ; r_counter_clock[5]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.696      ;
; -0.756 ; r_counter_clock[5]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.696      ;
; -0.756 ; r_counter_clock[5]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.696      ;
; -0.756 ; r_counter_clock[5]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.696      ;
; -0.746 ; r_counter_clock[7]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.686      ;
; -0.746 ; r_counter_clock[7]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.686      ;
; -0.746 ; r_counter_clock[7]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.686      ;
; -0.746 ; r_counter_clock[7]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.686      ;
; -0.746 ; r_counter_clock[7]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.686      ;
; -0.746 ; r_counter_clock[7]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.686      ;
; -0.746 ; r_counter_clock[7]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.686      ;
; -0.746 ; r_counter_clock[7]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.686      ;
; -0.745 ; r_sclk_fall           ; r_tx_data[0]            ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.677      ;
; -0.738 ; r_counter_clock[3]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.678      ;
; -0.738 ; r_counter_clock[3]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.678      ;
; -0.738 ; r_counter_clock[3]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.678      ;
; -0.738 ; r_counter_clock[3]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.678      ;
; -0.738 ; r_counter_clock[3]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.678      ;
; -0.738 ; r_counter_clock[3]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.678      ;
; -0.738 ; r_counter_clock[3]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.678      ;
; -0.738 ; r_counter_clock[3]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.678      ;
; -0.737 ; r_st_present.ST_END   ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.222      ; 1.954      ;
; -0.682 ; r_rx_data[7]          ; o_data_parallel[7]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.363     ; 1.314      ;
; -0.662 ; r_counter_clock[7]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.602      ;
; -0.657 ; r_sclk_rise           ; r_counter_data[0]       ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.589      ;
; -0.656 ; r_sclk_rise           ; r_counter_data[1]       ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.588      ;
; -0.648 ; r_sclk_fall           ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.222      ; 1.865      ;
; -0.640 ; r_counter_clock_ena   ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; r_counter_clock_ena   ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; r_counter_clock_ena   ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; r_counter_clock_ena   ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; r_counter_clock_ena   ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; r_counter_clock_ena   ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; r_counter_clock_ena   ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.580      ;
; -0.640 ; r_counter_clock_ena   ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.580      ;
; -0.632 ; r_sclk_rise           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.564      ;
; -0.629 ; r_counter_data[1]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 1.551      ;
; -0.629 ; r_counter_clock[5]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.569      ;
; -0.598 ; r_sclk_rise           ; r_tx_data[0]            ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.530      ;
; -0.570 ; r_st_present.ST_TX_RX ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.222      ; 1.787      ;
; -0.565 ; r_sclk_fall           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.497      ;
; -0.556 ; r_rx_data[2]          ; o_data_parallel[2]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.363     ; 1.188      ;
; -0.553 ; r_counter_clock[2]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.493      ;
; -0.553 ; r_counter_clock[2]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.493      ;
; -0.553 ; r_counter_clock[2]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.493      ;
; -0.553 ; r_counter_clock[2]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.493      ;
; -0.553 ; r_counter_clock[2]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.493      ;
; -0.553 ; r_counter_clock[2]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.493      ;
; -0.553 ; r_counter_clock[2]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.493      ;
; -0.553 ; r_counter_clock[2]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.493      ;
; -0.548 ; r_rx_data[3]          ; o_data_parallel[3]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.363     ; 1.180      ;
; -0.531 ; r_sclk_rise           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.463      ;
; -0.518 ; r_sclk_rise           ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.458      ;
; -0.517 ; r_counter_data[1]     ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 1.439      ;
; -0.515 ; r_st_present.ST_END   ; r_tx_data[6]            ; i_clk        ; i_clk       ; 1.000        ; 0.251      ; 1.761      ;
; -0.515 ; r_st_present.ST_END   ; r_tx_data[5]            ; i_clk        ; i_clk       ; 1.000        ; 0.251      ; 1.761      ;
; -0.515 ; r_st_present.ST_END   ; r_tx_data[4]            ; i_clk        ; i_clk       ; 1.000        ; 0.251      ; 1.761      ;
; -0.515 ; r_st_present.ST_END   ; r_tx_data[3]            ; i_clk        ; i_clk       ; 1.000        ; 0.251      ; 1.761      ;
; -0.515 ; r_st_present.ST_END   ; r_tx_data[2]            ; i_clk        ; i_clk       ; 1.000        ; 0.251      ; 1.761      ;
; -0.515 ; r_st_present.ST_END   ; r_tx_data[1]            ; i_clk        ; i_clk       ; 1.000        ; 0.251      ; 1.761      ;
; -0.512 ; r_sclk_fall           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.444      ;
; -0.511 ; r_counter_clock[7]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.451      ;
; -0.510 ; r_counter_data[0]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 1.432      ;
; -0.503 ; r_st_present.ST_TX_RX ; r_counter_data[0]       ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.435      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 's_rx_req'                                                                    ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.078 ; s_rx_buf[1] ; s_rx_data[1] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.734      ; 1.079      ;
; -0.066 ; s_rx_buf[2] ; s_rx_data[2] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.735      ; 1.046      ;
; -0.030 ; s_rx_buf[7] ; s_rx_data[7] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.669      ; 0.989      ;
; -0.021 ; s_rx_buf[0] ; s_rx_data[0] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.669      ; 0.982      ;
; -0.006 ; s_rx_buf[5] ; s_rx_data[5] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.734      ; 1.054      ;
; -0.002 ; s_rx_buf[3] ; s_rx_data[3] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.735      ; 1.056      ;
; 0.004  ; s_rx_buf[6] ; s_rx_data[6] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.668      ; 0.952      ;
; 0.010  ; s_rx_buf[4] ; s_rx_data[4] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.732      ; 1.032      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 's_ss_clk'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.130 ; s_reset_n             ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.682      ;
; -0.098 ; s_reset_n             ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.714      ;
; -0.090 ; s_reset_n             ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.722      ;
; -0.087 ; s_reset_n             ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.725      ;
; -0.008 ; s_reset_n             ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.611      ; 2.777      ;
; -0.005 ; s_reset_n             ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.611      ; 2.780      ;
; 0.037  ; s_reset_n             ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.799      ; 3.010      ;
; 0.055  ; s_reset_n             ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.611      ; 2.840      ;
; 0.105  ; s_reset_n             ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.917      ;
; 0.177  ; s_reset_n             ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.768      ; 3.119      ;
; 0.183  ; s_reset_n             ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.013      ; 3.370      ;
; 0.257  ; s_reset_n             ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.028      ; 3.459      ;
; 0.263  ; s_rx_req              ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.000        ; 3.028      ; 3.465      ;
; 0.302  ; s_rx_req              ; s_miso~reg0           ; s_rx_req     ; s_ss_clk    ; 0.000        ; 2.799      ; 3.275      ;
; 0.324  ; s_rx_req              ; s_roe~reg0_emulated   ; s_rx_req     ; s_ss_clk    ; 0.000        ; 3.013      ; 3.511      ;
; 0.333  ; s_rd_add              ; s_rd_add              ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_wr_add              ; s_wr_add              ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_rx_buf[7]           ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_rx_buf[6]           ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_rx_buf[5]           ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_rx_buf[4]           ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_rx_buf[3]           ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_rx_buf[2]           ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_rx_buf[1]           ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; s_rx_buf[0]           ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.360  ; s_bit_cnt[5]          ; s_bit_cnt[6]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 0.539      ;
; 0.364  ; s_bit_cnt[0]          ; s_bit_cnt[1]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 0.546      ;
; 0.366  ; s_bit_cnt[6]          ; s_bit_cnt[7]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 0.545      ;
; 0.379  ; s_bit_cnt[14]         ; s_bit_cnt[15]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 0.558      ;
; 0.379  ; s_bit_cnt[2]          ; s_bit_cnt[3]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 0.561      ;
; 0.381  ; s_bit_cnt[1]          ; s_bit_cnt[2]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 0.563      ;
; 0.491  ; s_bit_cnt[3]          ; s_bit_cnt[4]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 0.673      ;
; 0.502  ; s_bit_cnt[15]         ; s_bit_cnt[16]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 0.681      ;
; 0.503  ; s_bit_cnt[13]         ; s_bit_cnt[14]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 0.682      ;
; 0.504  ; s_bit_cnt[11]         ; s_bit_cnt[12]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 0.683      ;
; 0.563  ; s_reset_n             ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.768      ; 3.005      ;
; 0.571  ; s_bit_cnt[9]          ; s_bit_cnt[10]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.334      ; 1.049      ;
; 0.576  ; s_wr_add              ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 0.758      ;
; 0.576  ; s_wr_add              ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 0.758      ;
; 0.576  ; s_wr_add              ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 0.758      ;
; 0.583  ; s_reset_n             ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.013      ; 3.270      ;
; 0.624  ; s_bit_cnt[8]          ; s_bit_cnt[9]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 0.803      ;
; 0.628  ; s_reset_n             ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.940      ;
; 0.633  ; s_rx_req              ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; -0.500       ; 3.028      ; 3.335      ;
; 0.634  ; s_rx_req              ; s_roe~reg0_emulated   ; s_rx_req     ; s_ss_clk    ; -0.500       ; 3.013      ; 3.321      ;
; 0.640  ; s_bit_cnt[7]          ; s_bit_cnt[8]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 0.819      ;
; 0.648  ; s_reset_n             ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.028      ; 3.350      ;
; 0.651  ; s_reset_n             ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.799      ; 3.124      ;
; 0.658  ; s_reset_n             ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.970      ;
; 0.660  ; s_reset_n             ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.972      ;
; 0.668  ; s_reset_n             ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.980      ;
; 0.775  ; s_reset_n             ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.611      ; 3.060      ;
; 0.785  ; s_reset_n             ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.611      ; 3.070      ;
; 0.791  ; s_wr_add              ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 0.940      ;
; 0.792  ; s_wr_add              ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 0.941      ;
; 0.796  ; s_wr_add              ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 0.945      ;
; 0.796  ; s_wr_add              ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 0.945      ;
; 0.796  ; s_wr_add              ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.005      ; 0.945      ;
; 0.811  ; s_bit_cnt[2]          ; s_rd_add              ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.236      ; 0.691      ;
; 0.824  ; s_reset_n             ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.611      ; 3.109      ;
; 0.834  ; s_reset_n             ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 3.146      ;
; 0.850  ; s_bit_cnt[12]         ; s_bit_cnt[13]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.035      ; 1.029      ;
; 0.881  ; s_bit_cnt[9]          ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.259      ; 0.784      ;
; 0.923  ; s_bit_cnt[14]         ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.442      ; 1.009      ;
; 0.932  ; s_bit_cnt[9]          ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.489      ; 1.065      ;
; 0.945  ; s_rx_req              ; s_miso~reg0           ; s_rx_req     ; s_ss_clk    ; -0.500       ; 2.799      ; 3.418      ;
; 0.946  ; s_bit_cnt[16]         ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.489      ; 1.079      ;
; 0.960  ; s_bit_cnt[12]         ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.442      ; 1.046      ;
; 0.961  ; s_bit_cnt[10]         ; s_bit_cnt[11]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; -0.169     ; 0.936      ;
; 0.961  ; s_bit_cnt[13]         ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.442      ; 1.047      ;
; 0.970  ; s_bit_cnt[15]         ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.442      ; 1.056      ;
; 0.989  ; s_bit_cnt[1]          ; s_wr_add              ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.476      ; 1.109      ;
; 1.064  ; s_tx_buf[2]~_emulated ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 1.247      ;
; 1.066  ; s_bit_cnt[11]         ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.539      ; 1.249      ;
; 1.071  ; s_bit_cnt[10]         ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.261      ; 0.976      ;
; 1.071  ; s_bit_cnt[11]         ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.442      ; 1.157      ;
; 1.078  ; s_tx_buf[3]~_emulated ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 1.261      ;
; 1.080  ; s_tx_buf[0]~_emulated ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 1.263      ;
; 1.082  ; s_tx_buf[1]~_emulated ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.039      ; 1.265      ;
; 1.129  ; s_wr_add              ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.142      ; 1.415      ;
; 1.140  ; s_bit_cnt[16]         ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.539      ; 1.323      ;
; 1.157  ; s_tx_buf[6]~_emulated ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 1.339      ;
; 1.161  ; s_tx_buf[5]~_emulated ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 1.343      ;
; 1.182  ; s_bit_cnt[10]         ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.243      ; 1.069      ;
; 1.248  ; s_bit_cnt[16]         ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.259      ; 1.151      ;
; 1.270  ; s_bit_cnt[9]          ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.323      ; 1.737      ;
; 1.297  ; s_bit_cnt[16]         ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.554      ; 1.495      ;
; 1.347  ; s_bit_cnt[4]          ; s_bit_cnt[5]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.064      ; 1.555      ;
; 1.350  ; s_bit_cnt[8]          ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.323      ; 1.817      ;
; 1.378  ; s_tx_buf[7]~_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.258      ; 1.780      ;
; 1.378  ; s_wr_add              ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.157      ; 1.679      ;
; 1.413  ; s_trdy~reg0_emulated  ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.046      ; 1.603      ;
; 1.432  ; s_tx_buf[7]~_emulated ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.097      ; 1.673      ;
; 1.434  ; s_wr_add              ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; -0.103     ; 1.475      ;
; 1.447  ; s_rd_add              ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.101      ; 1.692      ;
; 1.456  ; s_rrdy~reg0_emulated  ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 1.638      ;
; 1.462  ; s_rrdy~reg0_emulated  ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 1.650      ;
; 1.514  ; s_tx_buf[4]~_emulated ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 1.702      ;
; 1.547  ; s_rd_add              ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.108      ; 1.299      ;
; 1.622  ; s_roe~reg0_emulated   ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.053      ; 1.819      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 's_rx_req'                                                                     ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.010 ; s_rx_buf[4] ; s_rx_data[4] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.952      ; 0.972      ;
; -0.009 ; s_rx_buf[6] ; s_rx_data[6] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.888      ; 0.909      ;
; -0.003 ; s_rx_buf[2] ; s_rx_data[2] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.955      ; 0.982      ;
; 0.013  ; s_rx_buf[3] ; s_rx_data[3] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.955      ; 0.998      ;
; 0.014  ; s_rx_buf[5] ; s_rx_data[5] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.954      ; 0.998      ;
; 0.015  ; s_rx_buf[0] ; s_rx_data[0] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.890      ; 0.935      ;
; 0.025  ; s_rx_buf[7] ; s_rx_data[7] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.889      ; 0.944      ;
; 0.032  ; s_rx_buf[1] ; s_rx_data[1] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.954      ; 1.016      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                            ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; o_mosi~reg0           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; o_sclk~reg0           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_counter_data[2]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_counter_data[0]     ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_counter_data[1]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_st_present.ST_RESET ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_st_present.ST_TX_RX ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.347 ; r_rx_data[1]          ; r_rx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.067      ; 0.558      ;
; 0.352 ; r_counter_clock[7]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.551      ;
; 0.419 ; r_tx_data[1]          ; r_tx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.068      ; 0.631      ;
; 0.420 ; r_tx_data[4]          ; r_tx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.068      ; 0.632      ;
; 0.420 ; r_tx_data[3]          ; r_tx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.068      ; 0.632      ;
; 0.420 ; r_tx_data[2]          ; r_tx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.068      ; 0.632      ;
; 0.438 ; r_rx_data[3]          ; r_rx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.067      ; 0.649      ;
; 0.455 ; r_tx_data[0]          ; r_tx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.382      ; 0.981      ;
; 0.473 ; r_rx_data[4]          ; r_rx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.067      ; 0.684      ;
; 0.502 ; r_counter_clock[4]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; r_counter_clock[1]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; r_counter_clock[3]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.703      ;
; 0.508 ; r_counter_clock[5]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.707      ;
; 0.513 ; r_rx_data[5]          ; r_rx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.067      ; 0.724      ;
; 0.518 ; r_counter_clock[6]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.717      ;
; 0.522 ; r_counter_clock[0]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.721      ;
; 0.524 ; r_counter_clock[2]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.723      ;
; 0.550 ; r_st_present.ST_END   ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.749      ;
; 0.553 ; r_st_present.ST_END   ; o_tx_end~reg0           ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.752      ;
; 0.555 ; r_tx_data[5]          ; r_tx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.068      ; 0.767      ;
; 0.568 ; r_counter_data[0]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.767      ;
; 0.592 ; r_rx_data[0]          ; r_rx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.067      ; 0.803      ;
; 0.609 ; r_counter_clock[6]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.808      ;
; 0.628 ; r_st_present.ST_RESET ; r_tx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.172      ;
; 0.629 ; r_st_present.ST_RESET ; r_tx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.173      ;
; 0.632 ; r_st_present.ST_RESET ; r_tx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.176      ;
; 0.632 ; r_st_present.ST_RESET ; r_tx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.176      ;
; 0.632 ; r_st_present.ST_RESET ; r_tx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.176      ;
; 0.633 ; r_st_present.ST_RESET ; r_tx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.400      ; 1.177      ;
; 0.634 ; r_st_present.ST_RESET ; r_tx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.370      ; 1.148      ;
; 0.641 ; r_tx_start            ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.840      ;
; 0.645 ; r_tx_start            ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.844      ;
; 0.655 ; r_counter_data[0]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.854      ;
; 0.655 ; r_sclk_rise           ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.854      ;
; 0.656 ; r_counter_clock_ena   ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.855      ;
; 0.682 ; r_counter_clock[6]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.881      ;
; 0.744 ; r_counter_data[1]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.943      ;
; 0.748 ; r_counter_clock[1]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; r_counter_clock[3]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.948      ;
; 0.751 ; r_counter_clock[4]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.950      ;
; 0.753 ; r_counter_clock[5]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; r_counter_clock[3]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; r_counter_clock[0]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; r_counter_clock[3]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.954      ;
; 0.758 ; r_counter_clock[4]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.957      ;
; 0.762 ; r_counter_clock[0]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.961      ;
; 0.767 ; r_counter_clock[6]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.966      ;
; 0.772 ; r_st_present.ST_RESET ; r_counter_clock_ena     ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; r_counter_clock[2]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.972      ;
; 0.780 ; r_counter_clock[2]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.979      ;
; 0.783 ; r_counter_data[2]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.982      ;
; 0.784 ; r_counter_data[2]     ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.983      ;
; 0.785 ; r_sclk_fall           ; o_tx_end~reg0           ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.984      ;
; 0.794 ; r_tx_data[6]          ; r_tx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.976      ;
; 0.794 ; r_st_present.ST_TX_RX ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.993      ;
; 0.836 ; r_rx_data[6]          ; r_rx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.067      ; 1.047      ;
; 0.836 ; r_st_present.ST_RESET ; o_ss~reg0               ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.053      ;
; 0.837 ; r_counter_clock[1]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.036      ;
; 0.838 ; r_counter_clock[3]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.037      ;
; 0.839 ; r_sclk_rise           ; r_rx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.362      ; 1.345      ;
; 0.839 ; r_sclk_rise           ; r_rx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.362      ; 1.345      ;
; 0.839 ; r_sclk_rise           ; r_rx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.362      ; 1.345      ;
; 0.839 ; r_sclk_rise           ; r_rx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.362      ; 1.345      ;
; 0.839 ; r_sclk_rise           ; r_rx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.362      ; 1.345      ;
; 0.839 ; r_sclk_rise           ; r_rx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.362      ; 1.345      ;
; 0.839 ; r_sclk_rise           ; r_rx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.362      ; 1.345      ;
; 0.839 ; r_sclk_rise           ; r_rx_data[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.362      ; 1.345      ;
; 0.842 ; r_counter_clock[5]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.041      ;
; 0.844 ; r_counter_clock[1]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; r_counter_clock[3]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.044      ;
; 0.847 ; r_counter_clock[4]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.046      ;
; 0.848 ; r_st_present.ST_TX_RX ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.065      ;
; 0.851 ; r_counter_clock[0]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.050      ;
; 0.858 ; r_counter_clock[0]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.057      ;
; 0.869 ; r_counter_clock[2]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.068      ;
; 0.870 ; r_st_present.ST_END   ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.087      ;
; 0.872 ; r_st_present.ST_END   ; o_sclk~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.089      ;
; 0.872 ; r_counter_clock[0]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.071      ;
; 0.873 ; r_counter_clock[0]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.072      ;
; 0.874 ; r_tx_data[0]          ; r_tx_data[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.073      ;
; 0.876 ; r_counter_clock[2]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.075      ;
; 0.883 ; r_tx_data[7]          ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; -0.230     ; 0.797      ;
; 0.904 ; r_counter_clock[5]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.103      ;
; 0.907 ; r_sclk_fall           ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.106      ;
; 0.908 ; r_rx_data[5]          ; o_data_parallel[5]~reg0 ; i_clk        ; i_clk       ; 0.000        ; -0.240     ; 0.812      ;
; 0.912 ; r_st_present.ST_RESET ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.111      ;
; 0.925 ; r_counter_data[2]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.132      ;
; 0.925 ; r_st_present.ST_TX_RX ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.142      ;
; 0.925 ; r_st_present.ST_TX_RX ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.142      ;
; 0.927 ; r_sclk_rise           ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.144      ;
; 0.928 ; r_st_present.ST_TX_RX ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.145      ;
; 0.931 ; r_st_present.ST_RESET ; r_tx_data[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 1.148      ;
; 0.933 ; r_counter_clock[1]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.132      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 's_ss_clk'                                                                        ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.219 ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.473      ; 3.177      ;
; -0.219 ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.473      ; 3.177      ;
; -0.219 ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.473      ; 3.177      ;
; -0.219 ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.473      ; 3.177      ;
; -0.219 ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.473      ; 3.177      ;
; -0.196 ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.515      ; 3.196      ;
; -0.196 ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.515      ; 3.196      ;
; -0.196 ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.515      ; 3.196      ;
; -0.192 ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.493      ; 3.170      ;
; -0.130 ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.130 ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.460      ; 3.075      ;
; -0.127 ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.541      ; 3.153      ;
; -0.127 ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.541      ; 3.153      ;
; -0.127 ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.541      ; 3.153      ;
; -0.127 ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.541      ; 3.153      ;
; -0.127 ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.541      ; 3.153      ;
; -0.011 ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.908      ; 3.404      ;
; 0.008  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.923      ; 3.400      ;
; 0.078  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.500        ; 2.923      ; 3.330      ;
; 0.114  ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.706      ; 3.077      ;
; 0.124  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.673      ; 3.034      ;
; 0.212  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.813      ; 3.086      ;
; 0.212  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.813      ; 3.086      ;
; 0.212  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.813      ; 3.086      ;
; 0.212  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.813      ; 3.086      ;
; 0.212  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.813      ; 3.086      ;
; 0.307  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.859      ; 3.037      ;
; 0.307  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.859      ; 3.037      ;
; 0.307  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.859      ; 3.037      ;
; 0.312  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.908      ; 3.581      ;
; 0.399  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 1.000        ; 2.923      ; 3.509      ;
; 0.408  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.473      ; 3.050      ;
; 0.408  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.473      ; 3.050      ;
; 0.408  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.473      ; 3.050      ;
; 0.408  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.473      ; 3.050      ;
; 0.408  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.473      ; 3.050      ;
; 0.424  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.493      ; 3.054      ;
; 0.435  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.515      ; 3.065      ;
; 0.435  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.515      ; 3.065      ;
; 0.435  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.515      ; 3.065      ;
; 0.457  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.923      ; 3.451      ;
; 0.478  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.541      ; 3.048      ;
; 0.478  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.541      ; 3.048      ;
; 0.478  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.541      ; 3.048      ;
; 0.478  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.541      ; 3.048      ;
; 0.478  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.541      ; 3.048      ;
; 0.500  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.500  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.460      ; 2.945      ;
; 0.550  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.673      ; 3.108      ;
; 0.566  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.813      ; 3.232      ;
; 0.566  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.813      ; 3.232      ;
; 0.566  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.813      ; 3.232      ;
; 0.566  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.813      ; 3.232      ;
; 0.566  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.813      ; 3.232      ;
; 0.602  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.859      ; 3.242      ;
; 0.602  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.859      ; 3.242      ;
; 0.602  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.859      ; 3.242      ;
; 0.749  ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.706      ; 2.942      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 's_rx_req'                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.111 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.649      ; 3.273      ;
; 0.167 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.629      ; 3.240      ;
; 0.173 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.630      ; 3.237      ;
; 0.175 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.648      ; 3.230      ;
; 0.177 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.630      ; 3.235      ;
; 0.216 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.646      ; 3.230      ;
; 0.260 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.648      ; 3.192      ;
; 0.266 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 0.500        ; 3.649      ; 3.192      ;
; 0.308 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.649      ; 3.576      ;
; 0.355 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.648      ; 3.550      ;
; 0.370 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.630      ; 3.540      ;
; 0.374 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.629      ; 3.533      ;
; 0.374 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.630      ; 3.538      ;
; 0.396 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.646      ; 3.550      ;
; 0.468 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.648      ; 3.484      ;
; 0.472 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 1.000        ; 3.649      ; 3.486      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 's_reset_n'                                                               ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 0.500        ; 3.741      ; 3.377      ;
; 0.179 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 0.500        ; 3.740      ; 3.375      ;
; 0.188 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 0.500        ; 3.745      ; 3.361      ;
; 0.198 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 0.500        ; 3.746      ; 3.363      ;
; 0.203 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 0.500        ; 3.747      ; 3.364      ;
; 0.222 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 0.500        ; 3.748      ; 3.334      ;
; 0.227 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 0.500        ; 3.746      ; 3.334      ;
; 0.228 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 0.500        ; 3.747      ; 3.336      ;
; 0.377 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 1.000        ; 3.741      ; 3.673      ;
; 0.382 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 1.000        ; 3.740      ; 3.672      ;
; 0.387 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 1.000        ; 3.745      ; 3.662      ;
; 0.395 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 1.000        ; 3.746      ; 3.666      ;
; 0.401 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 1.000        ; 3.747      ; 3.666      ;
; 0.441 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 1.000        ; 3.748      ; 3.615      ;
; 0.445 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 1.000        ; 3.746      ; 3.616      ;
; 0.450 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 1.000        ; 3.747      ; 3.614      ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 's_rx_req'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.441 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 0.000        ; 3.747      ; 3.346      ;
; -0.439 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 0.000        ; 3.749      ; 3.350      ;
; -0.436 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 0.000        ; 3.748      ; 3.352      ;
; -0.435 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 0.000        ; 3.767      ; 3.372      ;
; -0.434 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 0.000        ; 3.768      ; 3.374      ;
; -0.405 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 0.000        ; 3.767      ; 3.402      ;
; -0.404 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 0.000        ; 3.765      ; 3.401      ;
; -0.377 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 0.000        ; 3.768      ; 3.431      ;
; -0.232 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; -0.500       ; 3.767      ; 3.075      ;
; -0.230 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; -0.500       ; 3.765      ; 3.075      ;
; -0.222 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; -0.500       ; 3.767      ; 3.085      ;
; -0.222 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; -0.500       ; 3.768      ; 3.086      ;
; -0.201 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; -0.500       ; 3.749      ; 3.088      ;
; -0.198 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; -0.500       ; 3.748      ; 3.090      ;
; -0.196 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; -0.500       ; 3.747      ; 3.091      ;
; -0.189 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; -0.500       ; 3.768      ; 3.119      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 's_reset_n'                                                                 ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -0.374 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 0.000        ; 3.872      ; 3.498      ;
; -0.373 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 0.000        ; 3.870      ; 3.497      ;
; -0.370 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 0.000        ; 3.869      ; 3.499      ;
; -0.325 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 0.000        ; 3.868      ; 3.543      ;
; -0.323 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 0.000        ; 3.870      ; 3.547      ;
; -0.322 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 0.000        ; 3.869      ; 3.547      ;
; -0.311 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 0.000        ; 3.864      ; 3.553      ;
; -0.310 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 0.000        ; 3.863      ; 3.553      ;
; -0.170 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; -0.500       ; 3.872      ; 3.222      ;
; -0.167 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; -0.500       ; 3.870      ; 3.223      ;
; -0.167 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; -0.500       ; 3.869      ; 3.222      ;
; -0.140 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; -0.500       ; 3.869      ; 3.249      ;
; -0.140 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; -0.500       ; 3.868      ; 3.248      ;
; -0.139 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; -0.500       ; 3.870      ; 3.251      ;
; -0.122 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; -0.500       ; 3.863      ; 3.261      ;
; -0.121 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; -0.500       ; 3.864      ; 3.263      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 's_ss_clk'                                                                         ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.175 ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.810      ; 2.809      ;
; -0.028 ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.961      ; 3.107      ;
; -0.028 ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.961      ; 3.107      ;
; -0.028 ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.961      ; 3.107      ;
; 0.011  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.914      ; 3.099      ;
; 0.011  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.914      ; 3.099      ;
; 0.011  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.914      ; 3.099      ;
; 0.011  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.914      ; 3.099      ;
; 0.011  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.914      ; 3.099      ;
; 0.020  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.768      ; 2.962      ;
; 0.039  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.851      ;
; 0.039  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.851      ;
; 0.039  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.851      ;
; 0.039  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.851      ;
; 0.039  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.638      ; 2.851      ;
; 0.084  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.084  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.553      ; 2.811      ;
; 0.108  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.611      ; 2.893      ;
; 0.108  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.611      ; 2.893      ;
; 0.108  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.611      ; 2.893      ;
; 0.109  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.028      ; 3.311      ;
; 0.146  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.000        ; 3.028      ; 3.348      ;
; 0.154  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.588      ; 2.916      ;
; 0.171  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.567      ; 2.912      ;
; 0.171  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.567      ; 2.912      ;
; 0.171  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.567      ; 2.912      ;
; 0.171  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.567      ; 2.912      ;
; 0.171  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.567      ; 2.912      ;
; 0.262  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.961      ; 2.897      ;
; 0.262  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.961      ; 2.897      ;
; 0.262  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.961      ; 2.897      ;
; 0.272  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.000        ; 3.013      ; 3.459      ;
; 0.355  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.914      ; 2.943      ;
; 0.355  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.914      ; 2.943      ;
; 0.355  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.914      ; 2.943      ;
; 0.355  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.914      ; 2.943      ;
; 0.355  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.914      ; 2.943      ;
; 0.422  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.768      ; 2.864      ;
; 0.466  ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.810      ; 2.950      ;
; 0.485  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; -0.500       ; 3.028      ; 3.187      ;
; 0.531  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.028      ; 3.233      ;
; 0.591  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; -0.500       ; 3.013      ; 3.278      ;
; 0.676  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.988      ;
; 0.676  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.988      ;
; 0.676  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.988      ;
; 0.676  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.988      ;
; 0.676  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.638      ; 2.988      ;
; 0.720  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.611      ; 3.005      ;
; 0.720  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.611      ; 3.005      ;
; 0.720  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.611      ; 3.005      ;
; 0.721  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.721  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.553      ; 2.948      ;
; 0.777  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.588      ; 3.039      ;
; 0.805  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.567      ; 3.046      ;
; 0.805  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.567      ; 3.046      ;
; 0.805  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.567      ; 3.046      ;
; 0.805  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.567      ; 3.046      ;
; 0.805  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.567      ; 3.046      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_clk ; Rise       ; i_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_mosi~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_sclk~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_ss~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_tx_end~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock_ena     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_sclk_fall             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_sclk_rise             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_END     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_RESET   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_TX_RX   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_start              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[1]            ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[2]            ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[3]            ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[4]            ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[5]            ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[6]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[0]~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[1]~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[2]~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[3]~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[4]~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[5]~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[6]~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[7]~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_mosi~reg0             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_sclk~reg0             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_ss~reg0               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_tx_end~reg0           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[0]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[1]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[2]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[3]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[4]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[5]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[6]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[7]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock_ena     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[0]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[1]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[2]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_sclk_fall             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_sclk_rise             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_END     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_RESET   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_TX_RX   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[0]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_start              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[7]            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[0]            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[1]            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[2]            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[3]            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[4]            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[5]            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[6]            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[7]            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[1]|clk        ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[2]|clk        ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[3]|clk        ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[4]|clk        ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[5]|clk        ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[6]|clk        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; i_clk~input|o           ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 's_ss_clk'                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_ss_clk ; Rise       ; s_ss_clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_wr_add                  ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rrdy~reg0_emulated      ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_roe~reg0_emulated       ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_trdy~reg0_emulated      ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rd_add                  ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[0]               ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[6]               ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[7]               ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_wr_add                  ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated     ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated     ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated     ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated     ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated     ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[1]               ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[2]               ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[3]               ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[4]               ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[5]               ;
; 0.128  ; 0.312        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated     ;
; 0.128  ; 0.312        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated     ;
; 0.128  ; 0.312        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated     ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[0]              ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[1]              ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[2]              ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[3]              ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[4]              ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~en                 ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[10]             ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~reg0               ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[11]             ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[12]             ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[13]             ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[14]             ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[15]             ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[16]             ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[5]              ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[6]              ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[7]              ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[8]              ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[9]              ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated|clk ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated|clk ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated|clk ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated|clk ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated|clk ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated|clk ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated|clk ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated|clk ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[0]|clk          ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[1]|clk          ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[2]|clk          ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[3]|clk          ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[4]|clk          ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~en|clk             ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rrdy~reg0_emulated|clk  ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_roe~reg0_emulated|clk   ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[10]|clk         ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rd_add|clk              ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_trdy~reg0_emulated|clk  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 's_reset_n'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_reset_n ; Rise       ; s_reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_reset_n~input|o              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43|datad           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43|combout         ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[4]~16|datad           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[5]~11|datad           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[6]~6|datad            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~36|datad           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[1]~31|datad           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[3]~21|datad           ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[2]~26|datad           ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[7]~1|datad            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|inclk[0] ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|outclk   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[4]~16                 ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[5]~11                 ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[6]~6                  ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[0]~36                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[1]~31                 ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[3]~21                 ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[2]~26                 ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[7]~1                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_reset_n~input|i              ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[7]~1                  ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[0]~36                 ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[1]~31                 ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[2]~26                 ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[3]~21                 ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[4]~16                 ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[5]~11                 ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[6]~6                  ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|outclk   ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[7]~1|datad            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~36|datad           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[1]~31|datad           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[2]~26|datad           ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[3]~21|datad           ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[4]~16|datad           ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[5]~11|datad           ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[6]~6|datad            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43|combout         ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_reset_n~input|o              ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 's_rx_req'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_rx_req ; Rise       ; s_rx_req                    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_req~input|o            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[1]|datad          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[2]|datad          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[3]|datad          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[4]|datad          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[5]|datad          ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[6]|datad          ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[7]|datad          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[0]|datad          ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4clkctrl|inclk[0] ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4clkctrl|outclk   ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4|datad           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[1]                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[2]                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[3]                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[4]                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[5]                ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[6]                ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[7]                ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[0]                ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_req~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_req~input|i            ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4|combout         ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[0]                ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[6]                ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[7]                ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[1]                ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[2]                ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[3]                ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[4]                ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[5]                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4|datad           ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4clkctrl|inclk[0] ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4clkctrl|outclk   ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[0]|datad          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[6]|datad          ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[7]|datad          ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[1]|datad          ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[2]|datad          ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[3]|datad          ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[4]|datad          ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[5]|datad          ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_req~input|o            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_miso             ; i_clk      ; 1.852 ; 2.315 ; Rise       ; i_clk           ;
; i_tx_start         ; i_clk      ; 1.025 ; 1.369 ; Rise       ; i_clk           ;
; s_tx_load_data[*]  ; s_reset_n  ; 0.725 ; 1.057 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[0] ; s_reset_n  ; 0.263 ; 0.633 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[1] ; s_reset_n  ; 0.565 ; 0.912 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[2] ; s_reset_n  ; 0.528 ; 0.867 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[3] ; s_reset_n  ; 0.311 ; 0.661 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[4] ; s_reset_n  ; 0.314 ; 0.681 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[5] ; s_reset_n  ; 0.725 ; 1.057 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[6] ; s_reset_n  ; 0.545 ; 0.902 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[7] ; s_reset_n  ; 0.312 ; 0.668 ; Fall       ; s_reset_n       ;
; s_reset_n          ; s_ss_clk   ; 0.814 ; 0.932 ; Rise       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.699 ; 0.832 ; Rise       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; 3.885 ; 4.284 ; Rise       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; 3.626 ; 3.990 ; Rise       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; 2.498 ; 2.771 ; Rise       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; 2.248 ; 2.578 ; Rise       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; 3.030 ; 3.320 ; Rise       ; s_ss_clk        ;
; s_tx_load_data[*]  ; s_ss_clk   ; 1.727 ; 2.130 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[0] ; s_ss_clk   ; 1.334 ; 1.693 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[1] ; s_ss_clk   ; 1.569 ; 1.920 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[2] ; s_ss_clk   ; 1.136 ; 1.517 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[3] ; s_ss_clk   ; 1.323 ; 1.688 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[4] ; s_ss_clk   ; 1.441 ; 1.875 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[5] ; s_ss_clk   ; 1.727 ; 2.130 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[6] ; s_ss_clk   ; 1.683 ; 2.113 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[7] ; s_ss_clk   ; 1.330 ; 1.702 ; Rise       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; 1.592 ; 1.670 ; Rise       ; s_ss_clk        ;
; s_mosi             ; s_ss_clk   ; 2.707 ; 3.187 ; Fall       ; s_ss_clk        ;
; s_reset_n          ; s_ss_clk   ; 0.614 ; 0.746 ; Fall       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.625 ; 0.723 ; Fall       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; 3.834 ; 4.173 ; Fall       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; 3.575 ; 3.879 ; Fall       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; 2.586 ; 2.864 ; Fall       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; 2.139 ; 2.504 ; Fall       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; 2.919 ; 3.269 ; Fall       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; 1.481 ; 1.619 ; Fall       ; s_ss_clk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_miso             ; i_clk      ; -1.487 ; -1.938 ; Rise       ; i_clk           ;
; i_tx_start         ; i_clk      ; -0.705 ; -1.035 ; Rise       ; i_clk           ;
; s_tx_load_data[*]  ; s_reset_n  ; 0.651  ; 0.298  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[0] ; s_reset_n  ; 0.651  ; 0.298  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[1] ; s_reset_n  ; 0.359  ; 0.028  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[2] ; s_reset_n  ; 0.398  ; 0.074  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[3] ; s_reset_n  ; 0.609  ; 0.275  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[4] ; s_reset_n  ; 0.609  ; 0.259  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[5] ; s_reset_n  ; 0.203  ; -0.114 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[6] ; s_reset_n  ; 0.380  ; 0.039  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[7] ; s_reset_n  ; 0.610  ; 0.270  ; Fall       ; s_reset_n       ;
; s_reset_n          ; s_ss_clk   ; 0.100  ; -0.158 ; Rise       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; -0.332 ; -0.475 ; Rise       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; -2.566 ; -2.940 ; Rise       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; -2.303 ; -2.632 ; Rise       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; -2.066 ; -2.332 ; Rise       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; -1.825 ; -2.142 ; Rise       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; -2.142 ; -2.418 ; Rise       ; s_ss_clk        ;
; s_tx_load_data[*]  ; s_ss_clk   ; -0.733 ; -1.099 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[0] ; s_ss_clk   ; -0.923 ; -1.268 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[1] ; s_ss_clk   ; -1.149 ; -1.486 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[2] ; s_ss_clk   ; -0.733 ; -1.099 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[3] ; s_ss_clk   ; -0.913 ; -1.264 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[4] ; s_ss_clk   ; -0.994 ; -1.396 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[5] ; s_ss_clk   ; -1.275 ; -1.639 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[6] ; s_ss_clk   ; -1.226 ; -1.619 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[7] ; s_ss_clk   ; -0.852 ; -1.223 ; Rise       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; -0.893 ; -1.000 ; Rise       ; s_ss_clk        ;
; s_mosi             ; s_ss_clk   ; -1.085 ; -1.539 ; Fall       ; s_ss_clk        ;
; s_reset_n          ; s_ss_clk   ; -0.093 ; -0.207 ; Fall       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; -0.163 ; -0.293 ; Fall       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; -2.571 ; -2.972 ; Fall       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; -2.308 ; -2.664 ; Fall       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; -2.071 ; -2.364 ; Fall       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; -1.643 ; -1.973 ; Fall       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; -2.081 ; -2.416 ; Fall       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; -1.040 ; -1.190 ; Fall       ; s_ss_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; o_data_parallel[*]  ; i_clk      ; 5.188 ; 5.114 ; Rise       ; i_clk           ;
;  o_data_parallel[0] ; i_clk      ; 5.146 ; 5.070 ; Rise       ; i_clk           ;
;  o_data_parallel[1] ; i_clk      ; 4.933 ; 4.885 ; Rise       ; i_clk           ;
;  o_data_parallel[2] ; i_clk      ; 4.914 ; 4.869 ; Rise       ; i_clk           ;
;  o_data_parallel[3] ; i_clk      ; 4.970 ; 4.921 ; Rise       ; i_clk           ;
;  o_data_parallel[4] ; i_clk      ; 4.962 ; 4.916 ; Rise       ; i_clk           ;
;  o_data_parallel[5] ; i_clk      ; 5.115 ; 5.049 ; Rise       ; i_clk           ;
;  o_data_parallel[6] ; i_clk      ; 5.188 ; 5.114 ; Rise       ; i_clk           ;
;  o_data_parallel[7] ; i_clk      ; 4.959 ; 4.917 ; Rise       ; i_clk           ;
; o_mosi              ; i_clk      ; 6.509 ; 6.547 ; Rise       ; i_clk           ;
; o_sclk              ; i_clk      ; 5.981 ; 5.952 ; Rise       ; i_clk           ;
; o_ss                ; i_clk      ; 6.285 ; 6.379 ; Rise       ; i_clk           ;
; o_tx_end            ; i_clk      ; 5.215 ; 5.167 ; Rise       ; i_clk           ;
; s_roe               ; s_reset_n  ; 5.045 ; 5.078 ; Rise       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.114 ; 5.122 ; Rise       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.773 ; 4.794 ; Rise       ; s_reset_n       ;
; s_roe               ; s_reset_n  ; 5.045 ; 5.078 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.114 ; 5.122 ; Fall       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.773 ; 4.794 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_rx_req   ; 5.223 ; 5.001 ; Rise       ; s_rx_req        ;
; s_rrdy              ; s_rx_req   ; 5.223 ; 5.001 ; Fall       ; s_rx_req        ;
; s_miso              ; s_ss_clk   ; 6.478 ; 6.457 ; Rise       ; s_ss_clk        ;
; s_roe               ; s_ss_clk   ; 6.647 ; 6.541 ; Fall       ; s_ss_clk        ;
; s_rrdy              ; s_ss_clk   ; 6.440 ; 6.335 ; Fall       ; s_ss_clk        ;
; s_trdy              ; s_ss_clk   ; 6.149 ; 6.052 ; Fall       ; s_ss_clk        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; o_data_parallel[*]  ; i_clk      ; 4.821 ; 4.776 ; Rise       ; i_clk           ;
;  o_data_parallel[0] ; i_clk      ; 5.045 ; 4.969 ; Rise       ; i_clk           ;
;  o_data_parallel[1] ; i_clk      ; 4.840 ; 4.792 ; Rise       ; i_clk           ;
;  o_data_parallel[2] ; i_clk      ; 4.821 ; 4.776 ; Rise       ; i_clk           ;
;  o_data_parallel[3] ; i_clk      ; 4.876 ; 4.827 ; Rise       ; i_clk           ;
;  o_data_parallel[4] ; i_clk      ; 4.869 ; 4.822 ; Rise       ; i_clk           ;
;  o_data_parallel[5] ; i_clk      ; 5.016 ; 4.950 ; Rise       ; i_clk           ;
;  o_data_parallel[6] ; i_clk      ; 5.086 ; 5.013 ; Rise       ; i_clk           ;
;  o_data_parallel[7] ; i_clk      ; 4.866 ; 4.824 ; Rise       ; i_clk           ;
; o_mosi              ; i_clk      ; 6.352 ; 6.391 ; Rise       ; i_clk           ;
; o_sclk              ; i_clk      ; 5.845 ; 5.819 ; Rise       ; i_clk           ;
; o_ss                ; i_clk      ; 6.137 ; 6.228 ; Rise       ; i_clk           ;
; o_tx_end            ; i_clk      ; 5.112 ; 5.064 ; Rise       ; i_clk           ;
; s_roe               ; s_reset_n  ; 4.946 ; 4.981 ; Rise       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.014 ; 5.025 ; Rise       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.686 ; 4.711 ; Rise       ; s_reset_n       ;
; s_roe               ; s_reset_n  ; 4.946 ; 4.981 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.014 ; 5.025 ; Fall       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.686 ; 4.711 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_rx_req   ; 5.129 ; 4.901 ; Rise       ; s_rx_req        ;
; s_rrdy              ; s_rx_req   ; 5.129 ; 4.901 ; Fall       ; s_rx_req        ;
; s_miso              ; s_ss_clk   ; 6.318 ; 6.296 ; Rise       ; s_ss_clk        ;
; s_roe               ; s_ss_clk   ; 6.435 ; 6.338 ; Fall       ; s_ss_clk        ;
; s_rrdy              ; s_ss_clk   ; 6.237 ; 6.141 ; Fall       ; s_ss_clk        ;
; s_trdy              ; s_ss_clk   ; 5.957 ; 5.869 ; Fall       ; s_ss_clk        ;
+---------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; s_ss_n           ; s_roe       ; 7.661 ; 7.912 ; 8.443 ; 7.983 ;
; s_ss_n           ; s_rrdy      ; 7.766 ; 7.962 ; 8.470 ; 8.044 ;
; s_ss_n           ; s_trdy      ; 7.970 ; 8.057 ; 8.500 ; 8.286 ;
; s_st_load_en     ; s_roe       ; 7.402 ; 7.653 ; 8.149 ; 7.689 ;
; s_st_load_en     ; s_rrdy      ; 7.507 ; 7.606 ; 8.047 ; 7.750 ;
; s_st_load_en     ; s_trdy      ; 7.518 ; 7.798 ; 8.206 ; 7.768 ;
; s_st_load_s_roe  ; s_roe       ; 7.084 ;       ;       ; 7.317 ;
; s_st_load_s_rrdy ; s_rrdy      ; 6.639 ;       ;       ; 6.880 ;
; s_st_load_s_trdy ; s_trdy      ; 7.246 ;       ;       ; 7.492 ;
; s_tx_load_en     ; s_trdy      ; 5.808 ;       ;       ; 5.842 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; s_ss_n           ; s_roe       ; 7.404 ; 7.684 ; 8.198 ; 7.740 ;
; s_ss_n           ; s_rrdy      ; 7.503 ; 7.651 ; 8.122 ; 7.798 ;
; s_ss_n           ; s_trdy      ; 7.671 ; 7.835 ; 8.270 ; 7.973 ;
; s_st_load_en     ; s_roe       ; 7.141 ; 7.421 ; 7.890 ; 7.432 ;
; s_st_load_en     ; s_rrdy      ; 7.240 ; 7.388 ; 7.814 ; 7.490 ;
; s_st_load_en     ; s_trdy      ; 7.268 ; 7.186 ; 7.601 ; 7.534 ;
; s_st_load_s_roe  ; s_roe       ; 6.904 ;       ;       ; 7.132 ;
; s_st_load_s_rrdy ; s_rrdy      ; 6.479 ;       ;       ; 6.711 ;
; s_st_load_s_trdy ; s_trdy      ; 6.674 ;       ;       ; 6.920 ;
; s_tx_load_en     ; s_trdy      ; 5.633 ;       ;       ; 5.694 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 6.380 ; 6.382 ; Rise       ; s_ss_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 5.838 ; 5.838 ; Rise       ; s_ss_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 6.402     ; 6.402     ; Rise       ; s_ss_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 5.856     ; 5.957     ; Rise       ; s_ss_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; s_ss_clk ; -1.565 ; -15.883        ;
; i_clk    ; -1.213 ; -10.000        ;
; s_rx_req ; 0.313  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; s_rx_req ; -0.087 ; -0.596        ;
; s_ss_clk ; -0.068 ; -0.284        ;
; i_clk    ; 0.187  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-----------+--------+------------------+
; Clock     ; Slack  ; End Point TNS    ;
+-----------+--------+------------------+
; s_ss_clk  ; -0.312 ; -6.389           ;
; s_rx_req  ; 0.539  ; 0.000            ;
; s_reset_n ; 0.574  ; 0.000            ;
+-----------+--------+------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-----------+--------+-----------------+
; Clock     ; Slack  ; End Point TNS   ;
+-----------+--------+-----------------+
; s_rx_req  ; -0.381 ; -2.968          ;
; s_reset_n ; -0.346 ; -2.478          ;
; s_ss_clk  ; -0.119 ; -0.759          ;
+-----------+--------+-----------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; s_ss_clk  ; -3.000 ; -52.971                     ;
; i_clk     ; -3.000 ; -51.900                     ;
; s_reset_n ; -3.000 ; -3.000                      ;
; s_rx_req  ; -3.000 ; -3.000                      ;
+-----------+--------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 's_ss_clk'                                                                                      ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.565 ; s_tx_buf[5]~11       ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.292     ; 0.750      ;
; -1.563 ; s_tx_buf[4]~16       ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.290     ; 0.750      ;
; -1.559 ; s_tx_buf[6]~6        ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.291     ; 0.745      ;
; -1.462 ; s_tx_buf[7]~1        ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.267     ; 0.672      ;
; -1.450 ; s_tx_buf[0]~36       ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.269     ; 0.658      ;
; -1.450 ; s_tx_buf[1]~31       ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.270     ; 0.657      ;
; -1.450 ; s_tx_buf[3]~21       ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.272     ; 0.655      ;
; -1.449 ; s_tx_buf[2]~26       ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.266     ; 0.660      ;
; -1.447 ; s_tx_buf[7]~1        ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.184     ; 0.740      ;
; -1.361 ; s_tx_buf[4]~16       ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.269     ; 0.569      ;
; -1.297 ; s_tx_buf[7]~1        ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.288     ; 0.486      ;
; -1.273 ; s_tx_buf[2]~26       ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.266     ; 0.484      ;
; -1.235 ; s_rd_add             ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.523     ; 1.219      ;
; -1.235 ; s_rd_add             ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.523     ; 1.219      ;
; -1.235 ; s_rd_add             ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.523     ; 1.219      ;
; -1.198 ; s_tx_buf[3]~21       ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.272     ; 0.403      ;
; -1.195 ; s_tx_buf[0]~36       ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.269     ; 0.403      ;
; -1.194 ; s_tx_buf[1]~31       ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.270     ; 0.401      ;
; -1.182 ; s_rrdy~reg0_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.626     ; 1.063      ;
; -1.169 ; s_roe~reg0_emulated  ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.616     ; 1.060      ;
; -1.145 ; s_rd_add             ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.409     ; 1.243      ;
; -1.110 ; s_trdy~reg0_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.467     ; 1.150      ;
; -1.050 ; s_tx_buf[5]~11       ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.292     ; 0.235      ;
; -1.047 ; s_tx_buf[6]~6        ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; -1.291     ; 0.233      ;
; -1.023 ; s_rd_add             ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.492     ; 1.038      ;
; -1.023 ; s_rd_add             ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.492     ; 1.038      ;
; -1.023 ; s_rd_add             ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.492     ; 1.038      ;
; -1.023 ; s_rd_add             ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.492     ; 1.038      ;
; -1.023 ; s_rd_add             ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.492     ; 1.038      ;
; -0.987 ; s_rd_add             ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 0.500        ; -0.528     ; 0.966      ;
; -0.936 ; s_bit_cnt[7]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.925      ;
; -0.936 ; s_bit_cnt[7]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.925      ;
; -0.936 ; s_bit_cnt[7]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.925      ;
; -0.930 ; s_bit_cnt[6]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.919      ;
; -0.930 ; s_bit_cnt[6]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.919      ;
; -0.930 ; s_bit_cnt[6]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.919      ;
; -0.804 ; s_bit_cnt[7]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.086      ; 1.897      ;
; -0.801 ; s_bit_cnt[5]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.790      ;
; -0.801 ; s_bit_cnt[16]        ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.790      ;
; -0.801 ; s_bit_cnt[5]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.790      ;
; -0.801 ; s_bit_cnt[16]        ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.790      ;
; -0.801 ; s_bit_cnt[5]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.790      ;
; -0.801 ; s_bit_cnt[16]        ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.018     ; 1.790      ;
; -0.798 ; s_bit_cnt[6]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.086      ; 1.891      ;
; -0.795 ; s_bit_cnt[10]        ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.051     ; 1.751      ;
; -0.725 ; s_bit_cnt[7]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.735      ;
; -0.725 ; s_bit_cnt[7]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.735      ;
; -0.725 ; s_bit_cnt[7]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.735      ;
; -0.725 ; s_bit_cnt[7]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.735      ;
; -0.725 ; s_bit_cnt[7]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.735      ;
; -0.719 ; s_bit_cnt[6]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.729      ;
; -0.719 ; s_bit_cnt[6]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.729      ;
; -0.719 ; s_bit_cnt[6]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.729      ;
; -0.719 ; s_bit_cnt[6]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.729      ;
; -0.719 ; s_bit_cnt[6]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.729      ;
; -0.698 ; s_bit_cnt[1]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.690      ;
; -0.698 ; s_bit_cnt[1]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.690      ;
; -0.698 ; s_bit_cnt[1]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.690      ;
; -0.691 ; s_bit_cnt[3]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.683      ;
; -0.691 ; s_bit_cnt[3]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.683      ;
; -0.691 ; s_bit_cnt[3]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.683      ;
; -0.669 ; s_bit_cnt[5]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.086      ; 1.762      ;
; -0.669 ; s_bit_cnt[16]        ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.086      ; 1.762      ;
; -0.658 ; s_bit_cnt[9]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.086      ; 1.751      ;
; -0.622 ; s_bit_cnt[7]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.039     ; 1.590      ;
; -0.616 ; s_bit_cnt[6]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.039     ; 1.584      ;
; -0.613 ; s_bit_cnt[10]        ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.176     ; 1.444      ;
; -0.608 ; s_bit_cnt[4]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.600      ;
; -0.608 ; s_bit_cnt[4]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.600      ;
; -0.608 ; s_bit_cnt[4]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.600      ;
; -0.590 ; s_bit_cnt[5]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[16]        ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[5]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[16]        ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[5]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[16]        ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[5]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[16]        ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[5]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.590 ; s_bit_cnt[16]        ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.003      ; 1.600      ;
; -0.569 ; s_bit_cnt[8]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.086      ; 1.662      ;
; -0.558 ; s_bit_cnt[2]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.550      ;
; -0.558 ; s_bit_cnt[2]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.550      ;
; -0.558 ; s_bit_cnt[2]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.550      ;
; -0.552 ; s_wr_add             ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.034     ; 1.525      ;
; -0.510 ; s_bit_cnt[1]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.098      ; 1.615      ;
; -0.503 ; s_bit_cnt[3]         ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.098      ; 1.608      ;
; -0.492 ; s_reset_n            ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.505      ; 2.474      ;
; -0.487 ; s_bit_cnt[5]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.039     ; 1.455      ;
; -0.487 ; s_bit_cnt[16]        ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.039     ; 1.455      ;
; -0.484 ; s_reset_n            ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.505      ; 2.466      ;
; -0.482 ; s_bit_cnt[0]         ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.474      ;
; -0.482 ; s_bit_cnt[0]         ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.474      ;
; -0.482 ; s_bit_cnt[0]         ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.015     ; 1.474      ;
; -0.478 ; s_bit_cnt[1]         ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.015      ; 1.500      ;
; -0.478 ; s_bit_cnt[1]         ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.015      ; 1.500      ;
; -0.478 ; s_bit_cnt[1]         ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.015      ; 1.500      ;
; -0.478 ; s_bit_cnt[1]         ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.015      ; 1.500      ;
; -0.478 ; s_bit_cnt[1]         ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 1.000        ; 0.015      ; 1.500      ;
; -0.476 ; s_bit_cnt[9]         ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 1.000        ; -0.039     ; 1.444      ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                            ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.213 ; s_rx_data[0]          ; r_tx_data[0]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.357     ; 0.323      ;
; -1.037 ; s_rx_data[7]          ; r_tx_data[7]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.184     ; 0.320      ;
; -1.014 ; s_rx_data[6]          ; r_tx_data[6]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.166     ; 0.315      ;
; -0.948 ; s_rx_data[2]          ; r_tx_data[2]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.181     ; 0.234      ;
; -0.947 ; s_rx_data[1]          ; r_tx_data[1]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.180     ; 0.234      ;
; -0.945 ; s_rx_data[3]          ; r_tx_data[3]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.181     ; 0.231      ;
; -0.943 ; s_rx_data[4]          ; r_tx_data[4]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.178     ; 0.232      ;
; -0.943 ; s_rx_data[5]          ; r_tx_data[5]            ; s_rx_req     ; i_clk       ; 0.500        ; -1.180     ; 0.230      ;
; -0.211 ; r_counter_clock[1]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.163      ;
; -0.211 ; r_counter_clock[1]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.163      ;
; -0.211 ; r_counter_clock[1]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.163      ;
; -0.211 ; r_counter_clock[1]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.163      ;
; -0.211 ; r_counter_clock[1]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.163      ;
; -0.211 ; r_counter_clock[1]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.163      ;
; -0.211 ; r_counter_clock[1]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.163      ;
; -0.211 ; r_counter_clock[1]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.163      ;
; -0.203 ; r_counter_clock[4]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; r_counter_clock[4]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; r_counter_clock[4]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; r_counter_clock[4]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; r_counter_clock[4]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; r_counter_clock[4]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; r_counter_clock[4]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; r_counter_clock[4]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.155      ;
; -0.147 ; r_counter_clock[0]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.099      ;
; -0.147 ; r_counter_clock[0]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.099      ;
; -0.147 ; r_counter_clock[0]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.099      ;
; -0.147 ; r_counter_clock[0]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.099      ;
; -0.147 ; r_counter_clock[0]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.099      ;
; -0.147 ; r_counter_clock[0]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.099      ;
; -0.147 ; r_counter_clock[0]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.099      ;
; -0.147 ; r_counter_clock[0]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.099      ;
; -0.112 ; r_sclk_fall           ; r_tx_data[0]            ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.057      ;
; -0.070 ; r_rx_data[7]          ; o_data_parallel[7]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.219     ; 0.838      ;
; -0.069 ; r_sclk_rise           ; r_counter_data[0]       ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.014      ;
; -0.069 ; r_counter_clock[5]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; r_counter_clock[5]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; r_counter_clock[5]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; r_counter_clock[5]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; r_counter_clock[5]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; r_counter_clock[5]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; r_counter_clock[5]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; r_counter_clock[5]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 1.021      ;
; -0.067 ; r_sclk_rise           ; r_counter_data[1]       ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.012      ;
; -0.065 ; r_st_present.ST_END   ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.130      ; 1.182      ;
; -0.048 ; r_sclk_fall           ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.130      ; 1.165      ;
; -0.048 ; r_sclk_rise           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 0.993      ;
; -0.043 ; r_counter_clock[7]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; r_counter_clock[7]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; r_counter_clock[7]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; r_counter_clock[7]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; r_counter_clock[7]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; r_counter_clock[7]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; r_counter_clock[7]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.995      ;
; -0.043 ; r_counter_clock[7]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.995      ;
; -0.041 ; r_counter_clock[3]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; r_counter_clock[3]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; r_counter_clock[3]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; r_counter_clock[3]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; r_counter_clock[3]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; r_counter_clock[3]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; r_counter_clock[3]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; r_counter_clock[3]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.993      ;
; -0.039 ; r_counter_data[1]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 0.977      ;
; -0.023 ; r_counter_clock[5]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.975      ;
; -0.010 ; r_counter_clock_ena   ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.962      ;
; -0.010 ; r_counter_clock_ena   ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.962      ;
; -0.010 ; r_counter_clock_ena   ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.962      ;
; -0.010 ; r_counter_clock_ena   ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.962      ;
; -0.010 ; r_counter_clock_ena   ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.962      ;
; -0.010 ; r_counter_clock_ena   ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.962      ;
; -0.010 ; r_counter_clock_ena   ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.962      ;
; -0.010 ; r_counter_clock_ena   ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.962      ;
; -0.006 ; r_rx_data[2]          ; o_data_parallel[2]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.219     ; 0.774      ;
; -0.004 ; r_sclk_rise           ; r_tx_data[0]            ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 0.949      ;
; 0.001  ; r_sclk_fall           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 0.944      ;
; 0.009  ; r_counter_clock[7]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.943      ;
; 0.013  ; r_rx_data[3]          ; o_data_parallel[3]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.219     ; 0.755      ;
; 0.024  ; r_counter_data[1]     ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 0.914      ;
; 0.025  ; r_sclk_rise           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 0.920      ;
; 0.029  ; r_counter_data[0]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 0.909      ;
; 0.034  ; r_sclk_rise           ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.918      ;
; 0.038  ; r_rx_data[2]          ; r_rx_data[3]            ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 0.907      ;
; 0.044  ; r_sclk_fall           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 0.901      ;
; 0.045  ; r_counter_clock_ena   ; r_sclk_fall             ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.907      ;
; 0.048  ; r_st_present.ST_TX_RX ; r_counter_data[0]       ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 0.897      ;
; 0.050  ; r_st_present.ST_TX_RX ; r_counter_data[1]       ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 0.895      ;
; 0.054  ; r_counter_clock[2]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.898      ;
; 0.057  ; r_st_present.ST_TX_RX ; r_tx_data[7]            ; i_clk        ; i_clk       ; 1.000        ; 0.130      ; 1.060      ;
; 0.063  ; r_st_present.ST_END   ; r_tx_data[6]            ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.071      ;
; 0.063  ; r_st_present.ST_END   ; r_tx_data[5]            ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.071      ;
; 0.063  ; r_st_present.ST_END   ; r_tx_data[4]            ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.071      ;
; 0.063  ; r_st_present.ST_END   ; r_tx_data[3]            ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.071      ;
; 0.063  ; r_st_present.ST_END   ; r_tx_data[2]            ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.071      ;
; 0.063  ; r_st_present.ST_END   ; r_tx_data[1]            ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.071      ;
; 0.078  ; r_counter_clock[2]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.874      ;
; 0.078  ; r_counter_clock[2]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.874      ;
; 0.078  ; r_counter_clock[2]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.874      ;
; 0.078  ; r_counter_clock[2]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.874      ;
; 0.078  ; r_counter_clock[2]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.874      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 's_rx_req'                                                                   ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; s_rx_buf[1] ; s_rx_data[1] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.464      ; 0.683      ;
; 0.321 ; s_rx_buf[2] ; s_rx_data[2] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.465      ; 0.660      ;
; 0.342 ; s_rx_buf[7] ; s_rx_data[7] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.419      ; 0.623      ;
; 0.353 ; s_rx_buf[0] ; s_rx_data[0] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.420      ; 0.615      ;
; 0.356 ; s_rx_buf[5] ; s_rx_data[5] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.464      ; 0.673      ;
; 0.363 ; s_rx_buf[3] ; s_rx_data[3] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.465      ; 0.671      ;
; 0.371 ; s_rx_buf[6] ; s_rx_data[6] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.418      ; 0.594      ;
; 0.379 ; s_rx_buf[4] ; s_rx_data[4] ; s_ss_clk     ; s_rx_req    ; 1.000        ; 0.463      ; 0.649      ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 's_rx_req'                                                                     ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.087 ; s_rx_buf[4] ; s_rx_data[4] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.614      ; 0.557      ;
; -0.083 ; s_rx_buf[6] ; s_rx_data[6] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.571      ; 0.518      ;
; -0.078 ; s_rx_buf[2] ; s_rx_data[2] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.617      ; 0.569      ;
; -0.074 ; s_rx_buf[5] ; s_rx_data[5] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.616      ; 0.572      ;
; -0.070 ; s_rx_buf[0] ; s_rx_data[0] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.573      ; 0.533      ;
; -0.070 ; s_rx_buf[3] ; s_rx_data[3] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.617      ; 0.577      ;
; -0.068 ; s_rx_buf[7] ; s_rx_data[7] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.572      ; 0.534      ;
; -0.066 ; s_rx_buf[1] ; s_rx_data[1] ; s_ss_clk     ; s_rx_req    ; 0.000        ; 0.616      ; 0.580      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 's_ss_clk'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.068 ; s_reset_n             ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.634      ;
; -0.053 ; s_reset_n             ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.649      ;
; -0.052 ; s_reset_n             ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.650      ;
; -0.049 ; s_reset_n             ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.653      ;
; -0.044 ; s_reset_n             ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.674      ; 1.744      ;
; -0.010 ; s_reset_n             ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.086      ; 2.190      ;
; -0.008 ; s_rx_req              ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.000        ; 2.262      ; 2.368      ;
; 0.020  ; s_reset_n             ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.566      ; 1.700      ;
; 0.021  ; s_reset_n             ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.566      ; 1.701      ;
; 0.026  ; s_reset_n             ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.252      ; 2.392      ;
; 0.029  ; s_rx_req              ; s_roe~reg0_emulated   ; s_rx_req     ; s_ss_clk    ; 0.000        ; 2.252      ; 2.395      ;
; 0.038  ; s_reset_n             ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.262      ; 2.414      ;
; 0.043  ; s_reset_n             ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.086      ; 1.743      ;
; 0.044  ; s_reset_n             ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.252      ; 1.910      ;
; 0.057  ; s_reset_n             ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.759      ;
; 0.061  ; s_reset_n             ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.566      ; 1.741      ;
; 0.073  ; s_reset_n             ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.262      ; 1.949      ;
; 0.108  ; s_rx_req              ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; -0.500       ; 2.262      ; 1.984      ;
; 0.125  ; s_rx_req              ; s_roe~reg0_emulated   ; s_rx_req     ; s_ss_clk    ; -0.500       ; 2.252      ; 1.991      ;
; 0.152  ; s_rx_req              ; s_miso~reg0           ; s_rx_req     ; s_ss_clk    ; 0.000        ; 1.674      ; 1.940      ;
; 0.199  ; s_rd_add              ; s_rd_add              ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_wr_add              ; s_wr_add              ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_rx_buf[7]           ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_rx_buf[6]           ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_rx_buf[5]           ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_rx_buf[4]           ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_rx_buf[3]           ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_rx_buf[2]           ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_rx_buf[1]           ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; s_rx_buf[0]           ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.208  ; s_bit_cnt[5]          ; s_bit_cnt[6]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.315      ;
; 0.214  ; s_bit_cnt[6]          ; s_bit_cnt[7]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.321      ;
; 0.221  ; s_bit_cnt[14]         ; s_bit_cnt[15]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.328      ;
; 0.221  ; s_bit_cnt[2]          ; s_bit_cnt[3]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.328      ;
; 0.222  ; s_bit_cnt[0]          ; s_bit_cnt[1]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.329      ;
; 0.225  ; s_bit_cnt[1]          ; s_bit_cnt[2]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.332      ;
; 0.275  ; s_bit_cnt[2]          ; s_rd_add              ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.539      ; 0.398      ;
; 0.279  ; s_bit_cnt[15]         ; s_bit_cnt[16]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.386      ;
; 0.288  ; s_bit_cnt[3]          ; s_bit_cnt[4]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.395      ;
; 0.291  ; s_bit_cnt[11]         ; s_bit_cnt[12]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.292  ; s_bit_cnt[13]         ; s_bit_cnt[14]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.301  ; s_bit_cnt[14]         ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.703      ; 0.588      ;
; 0.302  ; s_bit_cnt[9]          ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.579      ; 0.465      ;
; 0.302  ; s_bit_cnt[9]          ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.736      ; 0.622      ;
; 0.308  ; s_bit_cnt[16]         ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.736      ; 0.628      ;
; 0.312  ; s_bit_cnt[9]          ; s_bit_cnt[10]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.201      ; 0.597      ;
; 0.318  ; s_bit_cnt[12]         ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.703      ; 0.605      ;
; 0.319  ; s_bit_cnt[13]         ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.703      ; 0.606      ;
; 0.325  ; s_bit_cnt[15]         ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.703      ; 0.612      ;
; 0.331  ; s_bit_cnt[1]          ; s_wr_add              ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.732      ; 0.647      ;
; 0.343  ; s_wr_add              ; s_rx_buf[0]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.028      ; 0.455      ;
; 0.343  ; s_wr_add              ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.028      ; 0.455      ;
; 0.345  ; s_wr_add              ; s_rx_buf[7]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.028      ; 0.457      ;
; 0.356  ; s_bit_cnt[8]          ; s_bit_cnt[9]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.463      ;
; 0.361  ; s_bit_cnt[7]          ; s_bit_cnt[8]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.468      ;
; 0.370  ; s_bit_cnt[11]         ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.767      ; 0.721      ;
; 0.384  ; s_bit_cnt[10]         ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.602      ; 0.570      ;
; 0.406  ; s_bit_cnt[11]         ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.703      ; 0.693      ;
; 0.454  ; s_bit_cnt[10]         ; s_rx_buf[6]           ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.590      ; 0.628      ;
; 0.458  ; s_wr_add              ; s_rx_buf[4]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.004      ; 0.546      ;
; 0.464  ; s_wr_add              ; s_rx_buf[1]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.004      ; 0.552      ;
; 0.464  ; s_wr_add              ; s_rx_buf[3]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.004      ; 0.552      ;
; 0.465  ; s_wr_add              ; s_rx_buf[2]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.004      ; 0.553      ;
; 0.465  ; s_wr_add              ; s_rx_buf[5]           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.004      ; 0.553      ;
; 0.473  ; s_bit_cnt[16]         ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.767      ; 0.824      ;
; 0.480  ; s_bit_cnt[12]         ; s_bit_cnt[13]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.587      ;
; 0.510  ; s_bit_cnt[16]         ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.777      ; 0.871      ;
; 0.522  ; s_bit_cnt[16]         ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; -0.500       ; 0.579      ; 0.685      ;
; 0.552  ; s_bit_cnt[10]         ; s_bit_cnt[11]         ; s_ss_clk     ; s_ss_clk    ; 0.000        ; -0.098     ; 0.538      ;
; 0.634  ; s_tx_buf[2]~_emulated ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.741      ;
; 0.637  ; s_tx_buf[1]~_emulated ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.744      ;
; 0.638  ; s_tx_buf[3]~_emulated ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.745      ;
; 0.639  ; s_tx_buf[0]~_emulated ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.023      ; 0.746      ;
; 0.652  ; s_wr_add              ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.096      ; 0.832      ;
; 0.682  ; s_tx_buf[6]~_emulated ; s_tx_buf[7]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.790      ;
; 0.684  ; s_tx_buf[5]~_emulated ; s_tx_buf[6]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.024      ; 0.792      ;
; 0.746  ; s_bit_cnt[9]          ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.188      ; 1.018      ;
; 0.778  ; s_bit_cnt[4]          ; s_bit_cnt[5]          ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.044      ; 0.906      ;
; 0.795  ; s_tx_buf[7]~_emulated ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.151      ; 1.030      ;
; 0.797  ; s_bit_cnt[8]          ; s_miso~reg0           ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.188      ; 1.069      ;
; 0.801  ; s_wr_add              ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.106      ; 0.991      ;
; 0.817  ; s_trdy~reg0_emulated  ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.033      ; 0.934      ;
; 0.821  ; s_rd_add              ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.097      ; 1.002      ;
; 0.827  ; s_tx_buf[7]~_emulated ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.065      ; 0.976      ;
; 0.845  ; s_wr_add              ; s_trdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; -0.070     ; 0.859      ;
; 0.851  ; s_rrdy~reg0_emulated  ; s_rrdy~reg0_emulated  ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.032      ; 0.967      ;
; 0.882  ; s_rrdy~reg0_emulated  ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.028      ; 0.994      ;
; 0.901  ; s_tx_buf[4]~_emulated ; s_tx_buf[5]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.022      ; 1.007      ;
; 0.924  ; s_reset_n             ; s_miso~reg0           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.674      ; 2.212      ;
; 0.950  ; s_reset_n             ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.152      ;
; 0.967  ; s_roe~reg0_emulated   ; s_roe~reg0_emulated   ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.038      ; 1.089      ;
; 0.972  ; s_reset_n             ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.174      ;
; 0.974  ; s_reset_n             ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.176      ;
; 0.981  ; s_reset_n             ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.183      ;
; 1.001  ; s_bit_cnt[0]          ; s_miso~en             ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.037      ; 1.122      ;
; 1.031  ; s_bit_cnt[0]          ; s_tx_buf[4]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.082      ; 1.197      ;
; 1.031  ; s_bit_cnt[0]          ; s_tx_buf[3]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.082      ; 1.197      ;
; 1.031  ; s_bit_cnt[0]          ; s_tx_buf[2]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.082      ; 1.197      ;
; 1.031  ; s_bit_cnt[0]          ; s_tx_buf[1]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.082      ; 1.197      ;
; 1.031  ; s_bit_cnt[0]          ; s_tx_buf[0]~_emulated ; s_ss_clk     ; s_ss_clk    ; 0.000        ; 0.082      ; 1.197      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                            ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; o_mosi~reg0           ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; o_sclk~reg0           ; o_sclk~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_counter_data[2]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_counter_data[0]     ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_counter_data[1]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; r_st_present.ST_RESET ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; r_st_present.ST_TX_RX ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.202 ; r_rx_data[1]          ; r_rx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.328      ;
; 0.209 ; r_counter_clock[7]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.328      ;
; 0.246 ; r_tx_data[4]          ; r_tx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.043      ; 0.373      ;
; 0.246 ; r_tx_data[2]          ; r_tx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.043      ; 0.373      ;
; 0.247 ; r_tx_data[1]          ; r_tx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.043      ; 0.374      ;
; 0.248 ; r_tx_data[3]          ; r_tx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.043      ; 0.375      ;
; 0.249 ; r_tx_data[0]          ; r_tx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.232      ; 0.565      ;
; 0.259 ; r_rx_data[3]          ; r_rx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.385      ;
; 0.274 ; r_rx_data[4]          ; r_rx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.400      ;
; 0.293 ; r_rx_data[5]          ; r_rx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.419      ;
; 0.300 ; r_counter_clock[1]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; r_counter_clock[3]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; r_counter_clock[4]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.420      ;
; 0.304 ; r_counter_clock[5]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.423      ;
; 0.311 ; r_counter_clock[6]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; r_counter_clock[2]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; r_tx_data[5]          ; r_tx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.043      ; 0.440      ;
; 0.313 ; r_counter_clock[0]    ; r_counter_clock[0]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.432      ;
; 0.317 ; r_st_present.ST_END   ; o_tx_end~reg0           ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.436      ;
; 0.325 ; r_st_present.ST_END   ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.444      ;
; 0.343 ; r_counter_data[0]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.463      ;
; 0.343 ; r_rx_data[0]          ; r_rx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.469      ;
; 0.346 ; r_counter_clock[6]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.465      ;
; 0.360 ; r_st_present.ST_RESET ; r_tx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.689      ;
; 0.364 ; r_st_present.ST_RESET ; r_tx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.693      ;
; 0.365 ; r_st_present.ST_RESET ; r_tx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.677      ;
; 0.366 ; r_st_present.ST_RESET ; r_tx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.695      ;
; 0.366 ; r_st_present.ST_RESET ; r_tx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.695      ;
; 0.367 ; r_st_present.ST_RESET ; r_tx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.696      ;
; 0.367 ; r_st_present.ST_RESET ; r_tx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.696      ;
; 0.371 ; r_tx_start            ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.490      ;
; 0.374 ; r_tx_start            ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.493      ;
; 0.378 ; r_sclk_rise           ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.497      ;
; 0.379 ; r_counter_data[0]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.499      ;
; 0.381 ; r_counter_clock_ena   ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.500      ;
; 0.394 ; r_counter_clock[6]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.513      ;
; 0.435 ; r_counter_data[1]     ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.555      ;
; 0.439 ; r_st_present.ST_RESET ; r_counter_clock_ena     ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.558      ;
; 0.445 ; r_sclk_fall           ; o_tx_end~reg0           ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.564      ;
; 0.449 ; r_counter_clock[3]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.568      ;
; 0.449 ; r_counter_clock[1]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.568      ;
; 0.451 ; r_tx_data[6]          ; r_tx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.561      ;
; 0.453 ; r_counter_clock[5]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.572      ;
; 0.459 ; r_counter_clock[4]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; r_counter_clock[0]    ; r_counter_clock[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.579      ;
; 0.462 ; r_counter_clock[4]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.581      ;
; 0.463 ; r_counter_clock[0]    ; r_counter_clock[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.582      ;
; 0.465 ; r_counter_data[2]     ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; r_counter_data[2]     ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; r_counter_clock[3]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; r_st_present.ST_TX_RX ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; r_counter_clock[6]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; r_counter_clock[2]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; r_counter_clock[3]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.589      ;
; 0.473 ; r_counter_clock[2]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.592      ;
; 0.481 ; r_rx_data[6]          ; r_rx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.607      ;
; 0.481 ; r_st_present.ST_RESET ; o_ss~reg0               ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.614      ;
; 0.495 ; r_sclk_rise           ; r_rx_data[7]            ; i_clk        ; i_clk       ; 0.000        ; 0.218      ; 0.797      ;
; 0.495 ; r_sclk_rise           ; r_rx_data[6]            ; i_clk        ; i_clk       ; 0.000        ; 0.218      ; 0.797      ;
; 0.495 ; r_sclk_rise           ; r_rx_data[5]            ; i_clk        ; i_clk       ; 0.000        ; 0.218      ; 0.797      ;
; 0.495 ; r_sclk_rise           ; r_rx_data[4]            ; i_clk        ; i_clk       ; 0.000        ; 0.218      ; 0.797      ;
; 0.495 ; r_sclk_rise           ; r_rx_data[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.218      ; 0.797      ;
; 0.495 ; r_sclk_rise           ; r_rx_data[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.218      ; 0.797      ;
; 0.495 ; r_sclk_rise           ; r_rx_data[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.218      ; 0.797      ;
; 0.495 ; r_sclk_rise           ; r_rx_data[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.218      ; 0.797      ;
; 0.497 ; r_st_present.ST_TX_RX ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.630      ;
; 0.500 ; r_counter_clock[0]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.619      ;
; 0.502 ; r_counter_clock[0]    ; r_sclk_rise             ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.621      ;
; 0.512 ; r_counter_clock[3]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.631      ;
; 0.512 ; r_counter_clock[1]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.631      ;
; 0.514 ; r_st_present.ST_END   ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.647      ;
; 0.515 ; r_counter_clock[3]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.634      ;
; 0.515 ; r_counter_clock[1]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.634      ;
; 0.516 ; r_st_present.ST_END   ; o_sclk~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.649      ;
; 0.516 ; r_counter_clock[5]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.635      ;
; 0.518 ; r_sclk_fall           ; r_st_present.ST_RESET   ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.637      ;
; 0.520 ; r_tx_data[0]          ; r_tx_data[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; r_tx_data[7]          ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; -0.136     ; 0.469      ;
; 0.521 ; r_rx_data[5]          ; o_data_parallel[5]~reg0 ; i_clk        ; i_clk       ; 0.000        ; -0.141     ; 0.464      ;
; 0.525 ; r_counter_clock[4]    ; r_counter_clock[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; r_counter_data[2]     ; r_st_present.ST_END     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; r_counter_clock[0]    ; r_counter_clock[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.645      ;
; 0.528 ; r_counter_clock[5]    ; r_sclk_fall             ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.647      ;
; 0.529 ; r_counter_clock[0]    ; r_counter_clock[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.648      ;
; 0.536 ; r_counter_clock[2]    ; r_counter_clock[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.655      ;
; 0.539 ; r_counter_clock[2]    ; r_counter_clock[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.658      ;
; 0.540 ; r_st_present.ST_RESET ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.659      ;
; 0.544 ; r_st_present.ST_RESET ; r_tx_data[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.677      ;
; 0.547 ; r_st_present.ST_TX_RX ; r_counter_data[1]       ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.680      ;
; 0.548 ; r_st_present.ST_TX_RX ; o_mosi~reg0             ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.681      ;
; 0.551 ; r_sclk_rise           ; r_counter_data[2]       ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.684      ;
; 0.552 ; r_st_present.ST_TX_RX ; r_counter_data[0]       ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.685      ;
; 0.560 ; r_counter_data[2]     ; r_st_present.ST_TX_RX   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.686      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 's_ss_clk'                                                                        ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.312 ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.505      ; 2.294      ;
; -0.312 ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.505      ; 2.294      ;
; -0.312 ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.505      ; 2.294      ;
; -0.283 ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.479      ; 2.239      ;
; -0.283 ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.479      ; 2.239      ;
; -0.283 ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.479      ; 2.239      ;
; -0.283 ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.479      ; 2.239      ;
; -0.283 ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.479      ; 2.239      ;
; -0.276 ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.484      ; 2.237      ;
; -0.259 ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.526      ; 2.262      ;
; -0.259 ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.526      ; 2.262      ;
; -0.259 ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.526      ; 2.262      ;
; -0.259 ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.526      ; 2.262      ;
; -0.259 ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.526      ; 2.262      ;
; -0.218 ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.218 ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.475      ; 2.170      ;
; -0.069 ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 0.500        ; 1.621      ; 2.167      ;
; 0.574  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.177      ; 2.080      ;
; 0.600  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.484      ; 1.861      ;
; 0.602  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.479      ; 1.854      ;
; 0.602  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.479      ; 1.854      ;
; 0.602  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.479      ; 1.854      ;
; 0.602  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.479      ; 1.854      ;
; 0.602  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.479      ; 1.854      ;
; 0.613  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.187      ; 2.051      ;
; 0.643  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.505      ; 1.839      ;
; 0.643  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.505      ; 1.839      ;
; 0.643  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.505      ; 1.839      ;
; 0.666  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.018      ; 1.829      ;
; 0.676  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.676  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.475      ; 1.776      ;
; 0.694  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 1.000        ; 2.187      ; 2.470      ;
; 0.696  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.526      ; 1.807      ;
; 0.696  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.526      ; 1.807      ;
; 0.696  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.526      ; 1.807      ;
; 0.696  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.526      ; 1.807      ;
; 0.696  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.526      ; 1.807      ;
; 0.702  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.500        ; 2.187      ; 1.962      ;
; 0.708  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.116      ; 2.385      ;
; 0.708  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.116      ; 2.385      ;
; 0.708  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.116      ; 2.385      ;
; 0.708  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.116      ; 2.385      ;
; 0.708  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.116      ; 2.385      ;
; 0.734  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.177      ; 2.420      ;
; 0.744  ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.116      ; 1.849      ;
; 0.744  ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.116      ; 1.849      ;
; 0.744  ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.116      ; 1.849      ;
; 0.744  ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.116      ; 1.849      ;
; 0.744  ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.116      ; 1.849      ;
; 0.749  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.147      ; 2.375      ;
; 0.749  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.147      ; 2.375      ;
; 0.749  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.147      ; 2.375      ;
; 0.765  ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.147      ; 1.859      ;
; 0.765  ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.147      ; 1.859      ;
; 0.765  ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 0.500        ; 2.147      ; 1.859      ;
; 0.770  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.187      ; 2.394      ;
; 0.818  ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 1.000        ; 1.621      ; 1.780      ;
; 0.821  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 1.000        ; 2.018      ; 2.174      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 's_rx_req'                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.539 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 1.000        ; 2.652      ; 2.619      ;
; 0.558 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 1.000        ; 2.651      ; 2.615      ;
; 0.589 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 1.000        ; 2.650      ; 2.616      ;
; 0.592 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 1.000        ; 2.638      ; 2.583      ;
; 0.593 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 1.000        ; 2.639      ; 2.582      ;
; 0.597 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 1.000        ; 2.640      ; 2.581      ;
; 0.627 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 1.000        ; 2.651      ; 2.579      ;
; 0.629 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 1.000        ; 2.652      ; 2.582      ;
; 0.632 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 0.500        ; 2.652      ; 2.026      ;
; 0.684 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 0.500        ; 2.651      ; 1.989      ;
; 0.697 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 0.500        ; 2.638      ; 1.978      ;
; 0.701 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 0.500        ; 2.639      ; 1.974      ;
; 0.704 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 0.500        ; 2.640      ; 1.974      ;
; 0.716 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 0.500        ; 2.650      ; 1.989      ;
; 0.732 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 0.500        ; 2.651      ; 1.974      ;
; 0.735 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 0.500        ; 2.652      ; 1.976      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 's_reset_n'                                                               ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; 0.574 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 1.000        ; 2.708      ; 2.700      ;
; 0.574 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 1.000        ; 2.710      ; 2.698      ;
; 0.579 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 1.000        ; 2.707      ; 2.699      ;
; 0.580 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 1.000        ; 2.711      ; 2.701      ;
; 0.583 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 1.000        ; 2.712      ; 2.702      ;
; 0.619 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 1.000        ; 2.710      ; 2.660      ;
; 0.620 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 1.000        ; 2.713      ; 2.659      ;
; 0.625 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 1.000        ; 2.711      ; 2.658      ;
; 0.674 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 0.500        ; 2.710      ; 2.098      ;
; 0.678 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 0.500        ; 2.708      ; 2.096      ;
; 0.680 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 0.500        ; 2.711      ; 2.101      ;
; 0.683 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 0.500        ; 2.712      ; 2.102      ;
; 0.685 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 0.500        ; 2.707      ; 2.093      ;
; 0.736 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 0.500        ; 2.713      ; 2.043      ;
; 0.736 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 0.500        ; 2.710      ; 2.043      ;
; 0.740 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 0.500        ; 2.711      ; 2.043      ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 's_rx_req'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.381 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; -0.500       ; 2.720      ; 1.879      ;
; -0.380 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; -0.500       ; 2.719      ; 1.879      ;
; -0.380 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; -0.500       ; 2.732      ; 1.892      ;
; -0.378 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; -0.500       ; 2.730      ; 1.892      ;
; -0.375 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; -0.500       ; 2.718      ; 1.883      ;
; -0.365 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; -0.500       ; 2.732      ; 1.907      ;
; -0.365 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; -0.500       ; 2.733      ; 1.908      ;
; -0.344 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; -0.500       ; 2.733      ; 1.929      ;
; -0.301 ; s_reset_n ; s_rx_data[6] ; s_reset_n    ; s_rx_req    ; 0.000        ; 2.718      ; 2.457      ;
; -0.300 ; s_reset_n ; s_rx_data[0] ; s_reset_n    ; s_rx_req    ; 0.000        ; 2.720      ; 2.460      ;
; -0.299 ; s_reset_n ; s_rx_data[7] ; s_reset_n    ; s_rx_req    ; 0.000        ; 2.719      ; 2.460      ;
; -0.270 ; s_reset_n ; s_rx_data[5] ; s_reset_n    ; s_rx_req    ; 0.000        ; 2.732      ; 2.502      ;
; -0.268 ; s_reset_n ; s_rx_data[3] ; s_reset_n    ; s_rx_req    ; 0.000        ; 2.733      ; 2.505      ;
; -0.255 ; s_reset_n ; s_rx_data[1] ; s_reset_n    ; s_rx_req    ; 0.000        ; 2.732      ; 2.517      ;
; -0.252 ; s_reset_n ; s_rx_data[4] ; s_reset_n    ; s_rx_req    ; 0.000        ; 2.730      ; 2.518      ;
; -0.251 ; s_reset_n ; s_rx_data[2] ; s_reset_n    ; s_rx_req    ; 0.000        ; 2.733      ; 2.522      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 's_reset_n'                                                                 ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -0.346 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; -0.500       ; 2.798      ; 1.972      ;
; -0.343 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; -0.500       ; 2.796      ; 1.973      ;
; -0.343 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; -0.500       ; 2.795      ; 1.972      ;
; -0.291 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; -0.500       ; 2.792      ; 2.021      ;
; -0.290 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; -0.500       ; 2.795      ; 2.025      ;
; -0.289 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; -0.500       ; 2.793      ; 2.024      ;
; -0.288 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; -0.500       ; 2.796      ; 2.028      ;
; -0.288 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; -0.500       ; 2.797      ; 2.029      ;
; -0.219 ; s_reset_n ; s_tx_buf[3]~21 ; s_reset_n    ; s_reset_n   ; 0.000        ; 2.798      ; 2.579      ;
; -0.218 ; s_reset_n ; s_tx_buf[1]~31 ; s_reset_n    ; s_reset_n   ; 0.000        ; 2.796      ; 2.578      ;
; -0.214 ; s_reset_n ; s_tx_buf[0]~36 ; s_reset_n    ; s_reset_n   ; 0.000        ; 2.795      ; 2.581      ;
; -0.178 ; s_reset_n ; s_tx_buf[4]~16 ; s_reset_n    ; s_reset_n   ; 0.000        ; 2.795      ; 2.617      ;
; -0.176 ; s_reset_n ; s_tx_buf[6]~6  ; s_reset_n    ; s_reset_n   ; 0.000        ; 2.796      ; 2.620      ;
; -0.176 ; s_reset_n ; s_tx_buf[5]~11 ; s_reset_n    ; s_reset_n   ; 0.000        ; 2.797      ; 2.621      ;
; -0.175 ; s_reset_n ; s_tx_buf[2]~26 ; s_reset_n    ; s_reset_n   ; 0.000        ; 2.792      ; 2.617      ;
; -0.174 ; s_reset_n ; s_tx_buf[7]~1  ; s_reset_n    ; s_reset_n   ; 0.000        ; 2.793      ; 2.619      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 's_ss_clk'                                                                         ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.119 ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.086      ; 2.081      ;
; -0.113 ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.687      ; 1.688      ;
; -0.069 ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.220      ; 1.765      ;
; -0.069 ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.220      ; 1.765      ;
; -0.069 ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.220      ; 1.765      ;
; -0.069 ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.262      ; 2.307      ;
; -0.053 ; s_reset_n ; s_rx_buf[7]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.220      ; 2.281      ;
; -0.053 ; s_reset_n ; s_rx_buf[6]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.220      ; 2.281      ;
; -0.053 ; s_reset_n ; s_rx_buf[0]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.220      ; 2.281      ;
; -0.046 ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.187      ; 1.755      ;
; -0.046 ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.187      ; 1.755      ;
; -0.046 ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.187      ; 1.755      ;
; -0.046 ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.187      ; 1.755      ;
; -0.046 ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.187      ; 1.755      ;
; -0.021 ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.252      ; 2.345      ;
; -0.011 ; s_reset_n ; s_rx_buf[5]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.187      ; 2.290      ;
; -0.011 ; s_reset_n ; s_rx_buf[4]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.187      ; 2.290      ;
; -0.011 ; s_reset_n ; s_rx_buf[3]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.187      ; 2.290      ;
; -0.011 ; s_reset_n ; s_rx_buf[2]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.187      ; 2.290      ;
; -0.011 ; s_reset_n ; s_rx_buf[1]           ; s_reset_n    ; s_ss_clk    ; 0.000        ; 2.187      ; 2.290      ;
; -0.010 ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; 0.000        ; 2.262      ; 2.366      ;
; 0.001  ; s_rx_req  ; s_rrdy~reg0_emulated  ; s_rx_req     ; s_ss_clk    ; -0.500       ; 2.262      ; 1.877      ;
; 0.014  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.716      ;
; 0.014  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.716      ;
; 0.014  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.716      ;
; 0.014  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.716      ;
; 0.014  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.588      ; 1.716      ;
; 0.024  ; s_reset_n ; s_trdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.086      ; 1.724      ;
; 0.037  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.037  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.534      ; 1.685      ;
; 0.066  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.566      ; 1.746      ;
; 0.066  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.566      ; 1.746      ;
; 0.066  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.566      ; 1.746      ;
; 0.071  ; s_reset_n ; s_rrdy~reg0_emulated  ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.262      ; 1.947      ;
; 0.108  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.538      ; 1.760      ;
; 0.108  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.538      ; 1.760      ;
; 0.108  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.538      ; 1.760      ;
; 0.108  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.538      ; 1.760      ;
; 0.108  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.538      ; 1.760      ;
; 0.109  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; 0.000        ; 1.543      ; 1.766      ;
; 0.134  ; s_reset_n ; s_roe~reg0_emulated   ; s_reset_n    ; s_ss_clk    ; -0.500       ; 2.252      ; 2.000      ;
; 0.783  ; s_reset_n ; s_bit_cnt[10]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.687      ; 2.084      ;
; 0.905  ; s_reset_n ; s_tx_buf[0]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.107      ;
; 0.905  ; s_reset_n ; s_tx_buf[1]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.107      ;
; 0.905  ; s_reset_n ; s_tx_buf[2]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.107      ;
; 0.905  ; s_reset_n ; s_tx_buf[3]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.107      ;
; 0.905  ; s_reset_n ; s_tx_buf[4]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.588      ; 2.107      ;
; 0.938  ; s_reset_n ; s_bit_cnt[5]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[6]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[7]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[8]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[9]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[11]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[12]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[13]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[14]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[15]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.938  ; s_reset_n ; s_bit_cnt[16]         ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.534      ; 2.086      ;
; 0.954  ; s_reset_n ; s_tx_buf[5]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.566      ; 2.134      ;
; 0.954  ; s_reset_n ; s_tx_buf[6]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.566      ; 2.134      ;
; 0.954  ; s_reset_n ; s_tx_buf[7]~_emulated ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.566      ; 2.134      ;
; 0.994  ; s_reset_n ; s_miso~en             ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.543      ; 2.151      ;
; 1.000  ; s_reset_n ; s_bit_cnt[0]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.538      ; 2.152      ;
; 1.000  ; s_reset_n ; s_bit_cnt[1]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.538      ; 2.152      ;
; 1.000  ; s_reset_n ; s_bit_cnt[2]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.538      ; 2.152      ;
; 1.000  ; s_reset_n ; s_bit_cnt[3]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.538      ; 2.152      ;
; 1.000  ; s_reset_n ; s_bit_cnt[4]          ; s_reset_n    ; s_ss_clk    ; -0.500       ; 1.538      ; 2.152      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 's_ss_clk'                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_ss_clk ; Rise       ; s_ss_clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; s_ss_clk ; Fall       ; s_wr_add                  ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rrdy~reg0_emulated      ;
; -0.267 ; -0.051       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_roe~reg0_emulated       ;
; -0.262 ; -0.046       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[0]               ;
; -0.262 ; -0.046       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[6]               ;
; -0.262 ; -0.046       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[7]               ;
; -0.262 ; -0.046       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_wr_add                  ;
; -0.253 ; -0.037       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[1]               ;
; -0.253 ; -0.037       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[2]               ;
; -0.253 ; -0.037       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[3]               ;
; -0.253 ; -0.037       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[4]               ;
; -0.253 ; -0.037       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rx_buf[5]               ;
; -0.245 ; -0.029       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_trdy~reg0_emulated      ;
; -0.225 ; -0.009       ; 0.216          ; High Pulse Width ; s_ss_clk ; Fall       ; s_rd_add                  ;
; -0.222 ; -0.038       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~reg0               ;
; -0.220 ; -0.036       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[10]             ;
; -0.220 ; -0.036       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated     ;
; -0.220 ; -0.036       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated     ;
; -0.220 ; -0.036       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated     ;
; -0.215 ; -0.031       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated     ;
; -0.215 ; -0.031       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated     ;
; -0.215 ; -0.031       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated     ;
; -0.215 ; -0.031       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated     ;
; -0.215 ; -0.031       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated     ;
; -0.199 ; -0.015       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~en                 ;
; -0.198 ; -0.014       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[0]              ;
; -0.198 ; -0.014       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[1]              ;
; -0.198 ; -0.014       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[2]              ;
; -0.198 ; -0.014       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[3]              ;
; -0.198 ; -0.014       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[4]              ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[11]             ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[12]             ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[13]             ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[14]             ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[15]             ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[16]             ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[5]              ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[6]              ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[7]              ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[8]              ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[9]              ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rrdy~reg0_emulated|clk  ;
; -0.046 ; -0.046       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_roe~reg0_emulated|clk   ;
; -0.042 ; -0.042       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_miso~reg0|clk           ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rx_buf[0]|clk           ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rx_buf[6]|clk           ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rx_buf[7]|clk           ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_wr_add|clk              ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_bit_cnt[10]|clk         ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[5]~_emulated|clk ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[6]~_emulated|clk ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[7]~_emulated|clk ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[0]~_emulated|clk ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[1]~_emulated|clk ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[2]~_emulated|clk ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[3]~_emulated|clk ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_tx_buf[4]~_emulated|clk ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rx_buf[1]|clk           ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rx_buf[2]|clk           ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; s_ss_clk ; Rise       ; s_rx_buf[3]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_clk ; Rise       ; i_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_data_parallel[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_mosi~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_sclk~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_ss~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; o_tx_end~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_clock_ena     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_counter_data[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_rx_data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_sclk_fall             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_sclk_rise             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_END     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_RESET   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_st_present.ST_TX_RX   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_clk ; Rise       ; r_tx_start              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[1]            ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[2]            ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[3]            ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[4]            ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[5]            ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[6]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[0]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[1]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[2]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[3]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[4]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[5]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[6]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[7]            ;
; -0.070 ; 0.114        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[7]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[0]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[1]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[2]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[3]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[4]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[5]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[6]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_data_parallel[7]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_mosi~reg0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_sclk~reg0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_ss~reg0               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; o_tx_end~reg0           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[0]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[1]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[2]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[3]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[4]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[5]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[6]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock[7]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_clock_ena     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[0]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[1]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_counter_data[2]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_sclk_fall             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_sclk_rise             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_END     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_RESET   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_st_present.ST_TX_RX   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[0]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_start              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[1]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[2]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[3]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[4]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[5]|clk        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_tx_data[6]|clk        ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; i_clk ; Rise       ; r_rx_data[0]|clk        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 's_reset_n'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_reset_n ; Rise       ; s_reset_n                      ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[4]~16|datad           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[5]~11|datad           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[6]~6|datad            ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[1]~31|datad           ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[3]~21|datad           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~36|datad           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[2]~26|datad           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[7]~1|datad            ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[4]~16                 ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[5]~11                 ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[6]~6                  ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[1]~31                 ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[3]~21                 ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[0]~36                 ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[2]~26                 ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; s_reset_n ; Fall       ; s_tx_buf[7]~1                  ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|inclk[0] ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|outclk   ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43|datad           ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_tx_buf[0]~43|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Rise       ; s_reset_n~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_reset_n~input|o              ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43|combout         ;
; 0.921  ; 0.921        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43|datad           ;
; 0.957  ; 0.957        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|inclk[0] ;
; 0.957  ; 0.957        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~43clkctrl|outclk   ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[7]~1                  ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[0]~36                 ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[1]~31                 ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[2]~26                 ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[3]~21                 ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[4]~16                 ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[5]~11                 ;
; 0.984  ; 0.984        ; 0.000          ; Low Pulse Width  ; s_reset_n ; Fall       ; s_tx_buf[6]~6                  ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[7]~1|datad            ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[0]~36|datad           ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[1]~31|datad           ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[2]~26|datad           ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[3]~21|datad           ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[4]~16|datad           ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[5]~11|datad           ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; s_reset_n ; Rise       ; s_tx_buf[6]~6|datad            ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 's_rx_req'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_rx_req ; Rise       ; s_rx_req                    ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[1]|datad          ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[2]|datad          ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[3]|datad          ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[4]|datad          ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[5]|datad          ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[0]|datad          ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[6]|datad          ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_data[7]|datad          ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[1]                ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[2]                ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[3]                ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[4]                ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[5]                ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[0]                ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[6]                ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; s_rx_req ; Fall       ; s_rx_data[7]                ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4clkctrl|inclk[0] ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4clkctrl|outclk   ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4|datad           ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; process_1~4|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_req~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_req~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Rise       ; s_rx_req~input|i            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_req~input|o            ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4|combout         ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4|datad           ;
; 0.951  ; 0.951        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4clkctrl|inclk[0] ;
; 0.951  ; 0.951        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; process_1~4clkctrl|outclk   ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[0]                ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[6]                ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[7]                ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[1]                ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[2]                ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[3]                ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[5]                ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; s_rx_req ; Fall       ; s_rx_data[4]                ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[0]|datad          ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[6]|datad          ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[7]|datad          ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[1]|datad          ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[2]|datad          ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[3]|datad          ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[5]|datad          ;
; 0.983  ; 0.983        ; 0.000          ; High Pulse Width ; s_rx_req ; Rise       ; s_rx_data[4]|datad          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------------+------------+--------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+-------+------------+-----------------+
; i_miso             ; i_clk      ; 1.217  ; 1.924 ; Rise       ; i_clk           ;
; i_tx_start         ; i_clk      ; 0.669  ; 1.241 ; Rise       ; i_clk           ;
; s_tx_load_data[*]  ; s_reset_n  ; 0.114  ; 0.741 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[0] ; s_reset_n  ; -0.155 ; 0.430 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[1] ; s_reset_n  ; 0.020  ; 0.638 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[2] ; s_reset_n  ; -0.017 ; 0.580 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[3] ; s_reset_n  ; -0.121 ; 0.464 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[4] ; s_reset_n  ; -0.112 ; 0.476 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[5] ; s_reset_n  ; 0.114  ; 0.741 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[6] ; s_reset_n  ; 0.021  ; 0.636 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[7] ; s_reset_n  ; -0.133 ; 0.452 ; Fall       ; s_reset_n       ;
; s_reset_n          ; s_ss_clk   ; 0.443  ; 0.962 ; Rise       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.407  ; 0.783 ; Rise       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; 2.526  ; 3.199 ; Rise       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; 2.351  ; 2.952 ; Rise       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; 1.597  ; 2.249 ; Rise       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; 1.461  ; 2.088 ; Rise       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; 1.909  ; 2.614 ; Rise       ; s_ss_clk        ;
; s_tx_load_data[*]  ; s_ss_clk   ; 1.177  ; 1.854 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[0] ; s_ss_clk   ; 0.926  ; 1.538 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[1] ; s_ss_clk   ; 1.066  ; 1.709 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[2] ; s_ss_clk   ; 0.817  ; 1.414 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[3] ; s_ss_clk   ; 0.934  ; 1.544 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[4] ; s_ss_clk   ; 1.020  ; 1.664 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[5] ; s_ss_clk   ; 1.177  ; 1.854 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[6] ; s_ss_clk   ; 1.163  ; 1.836 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[7] ; s_ss_clk   ; 0.928  ; 1.541 ; Rise       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; 0.993  ; 1.384 ; Rise       ; s_ss_clk        ;
; s_mosi             ; s_ss_clk   ; 1.441  ; 2.130 ; Fall       ; s_ss_clk        ;
; s_reset_n          ; s_ss_clk   ; -0.124 ; 0.374 ; Fall       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; -0.058 ; 0.295 ; Fall       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; 2.054  ; 2.732 ; Fall       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; 1.879  ; 2.485 ; Fall       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; 1.240  ; 1.902 ; Fall       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; 0.973  ; 1.623 ; Fall       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; 1.442  ; 2.142 ; Fall       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; 0.516  ; 0.911 ; Fall       ; s_ss_clk        ;
+--------------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_miso             ; i_clk      ; -0.986 ; -1.679 ; Rise       ; i_clk           ;
; i_tx_start         ; i_clk      ; -0.467 ; -1.024 ; Rise       ; i_clk           ;
; s_tx_load_data[*]  ; s_reset_n  ; 0.732  ; 0.164  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[0] ; s_reset_n  ; 0.732  ; 0.164  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[1] ; s_reset_n  ; 0.561  ; -0.039 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[2] ; s_reset_n  ; 0.597  ; 0.018  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[3] ; s_reset_n  ; 0.700  ; 0.136  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[4] ; s_reset_n  ; 0.695  ; 0.128  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[5] ; s_reset_n  ; 0.469  ; -0.138 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[6] ; s_reset_n  ; 0.562  ; -0.035 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[7] ; s_reset_n  ; 0.713  ; 0.146  ; Fall       ; s_reset_n       ;
; s_reset_n          ; s_ss_clk   ; 0.038  ; -0.454 ; Rise       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; -0.182 ; -0.567 ; Rise       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; -1.653 ; -2.440 ; Rise       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; -1.479 ; -2.184 ; Rise       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; -1.332 ; -1.968 ; Rise       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; -1.200 ; -1.811 ; Rise       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; -1.395 ; -2.032 ; Rise       ; s_ss_clk        ;
; s_tx_load_data[*]  ; s_ss_clk   ; -0.560 ; -1.152 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[0] ; s_ss_clk   ; -0.664 ; -1.272 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[1] ; s_ss_clk   ; -0.799 ; -1.438 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[2] ; s_ss_clk   ; -0.560 ; -1.152 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[3] ; s_ss_clk   ; -0.673 ; -1.279 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[4] ; s_ss_clk   ; -0.743 ; -1.358 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[5] ; s_ss_clk   ; -0.897 ; -1.535 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[6] ; s_ss_clk   ; -0.880 ; -1.522 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[7] ; s_ss_clk   ; -0.635 ; -1.254 ; Rise       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; -0.599 ; -0.930 ; Rise       ; s_ss_clk        ;
; s_mosi             ; s_ss_clk   ; -0.403 ; -1.106 ; Fall       ; s_ss_clk        ;
; s_reset_n          ; s_ss_clk   ; 0.427  ; -0.020 ; Fall       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.362  ; -0.022 ; Fall       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; -1.241 ; -2.042 ; Fall       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; -1.067 ; -1.786 ; Fall       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; -0.920 ; -1.570 ; Fall       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; -0.655 ; -1.267 ; Fall       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; -0.945 ; -1.575 ; Fall       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; -0.240 ; -0.636 ; Fall       ; s_ss_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; o_data_parallel[*]  ; i_clk      ; 3.224 ; 3.273 ; Rise       ; i_clk           ;
;  o_data_parallel[0] ; i_clk      ; 3.187 ; 3.230 ; Rise       ; i_clk           ;
;  o_data_parallel[1] ; i_clk      ; 3.074 ; 3.104 ; Rise       ; i_clk           ;
;  o_data_parallel[2] ; i_clk      ; 3.053 ; 3.086 ; Rise       ; i_clk           ;
;  o_data_parallel[3] ; i_clk      ; 3.096 ; 3.130 ; Rise       ; i_clk           ;
;  o_data_parallel[4] ; i_clk      ; 3.095 ; 3.128 ; Rise       ; i_clk           ;
;  o_data_parallel[5] ; i_clk      ; 3.177 ; 3.221 ; Rise       ; i_clk           ;
;  o_data_parallel[6] ; i_clk      ; 3.224 ; 3.273 ; Rise       ; i_clk           ;
;  o_data_parallel[7] ; i_clk      ; 3.098 ; 3.131 ; Rise       ; i_clk           ;
; o_mosi              ; i_clk      ; 4.223 ; 4.066 ; Rise       ; i_clk           ;
; o_sclk              ; i_clk      ; 3.872 ; 3.740 ; Rise       ; i_clk           ;
; o_ss                ; i_clk      ; 4.084 ; 3.942 ; Rise       ; i_clk           ;
; o_tx_end            ; i_clk      ; 3.250 ; 3.303 ; Rise       ; i_clk           ;
; s_roe               ; s_reset_n  ; 3.039 ; 3.500 ; Rise       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 3.081 ; 3.527 ; Rise       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 2.884 ; 3.308 ; Rise       ; s_reset_n       ;
; s_roe               ; s_reset_n  ; 3.039 ; 3.500 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 3.081 ; 3.527 ; Fall       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 2.884 ; 3.308 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_rx_req   ; 3.500 ; 3.095 ; Rise       ; s_rx_req        ;
; s_rrdy              ; s_rx_req   ; 3.500 ; 3.095 ; Fall       ; s_rx_req        ;
; s_miso              ; s_ss_clk   ; 3.955 ; 4.080 ; Rise       ; s_ss_clk        ;
; s_roe               ; s_ss_clk   ; 4.484 ; 4.523 ; Fall       ; s_ss_clk        ;
; s_rrdy              ; s_ss_clk   ; 4.368 ; 4.397 ; Fall       ; s_ss_clk        ;
; s_trdy              ; s_ss_clk   ; 4.175 ; 4.195 ; Fall       ; s_ss_clk        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; o_data_parallel[*]  ; i_clk      ; 2.994 ; 3.025 ; Rise       ; i_clk           ;
;  o_data_parallel[0] ; i_clk      ; 3.123 ; 3.164 ; Rise       ; i_clk           ;
;  o_data_parallel[1] ; i_clk      ; 3.015 ; 3.043 ; Rise       ; i_clk           ;
;  o_data_parallel[2] ; i_clk      ; 2.994 ; 3.025 ; Rise       ; i_clk           ;
;  o_data_parallel[3] ; i_clk      ; 3.036 ; 3.068 ; Rise       ; i_clk           ;
;  o_data_parallel[4] ; i_clk      ; 3.036 ; 3.067 ; Rise       ; i_clk           ;
;  o_data_parallel[5] ; i_clk      ; 3.114 ; 3.156 ; Rise       ; i_clk           ;
;  o_data_parallel[6] ; i_clk      ; 3.160 ; 3.207 ; Rise       ; i_clk           ;
;  o_data_parallel[7] ; i_clk      ; 3.038 ; 3.070 ; Rise       ; i_clk           ;
; o_mosi              ; i_clk      ; 4.117 ; 3.967 ; Rise       ; i_clk           ;
; o_sclk              ; i_clk      ; 3.780 ; 3.653 ; Rise       ; i_clk           ;
; o_ss                ; i_clk      ; 3.983 ; 3.847 ; Rise       ; i_clk           ;
; o_tx_end            ; i_clk      ; 3.184 ; 3.234 ; Rise       ; i_clk           ;
; s_roe               ; s_reset_n  ; 2.980 ; 3.437 ; Rise       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 3.021 ; 3.463 ; Rise       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 2.832 ; 3.254 ; Rise       ; s_reset_n       ;
; s_roe               ; s_reset_n  ; 2.980 ; 3.437 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 3.021 ; 3.463 ; Fall       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 2.832 ; 3.254 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_rx_req   ; 3.440 ; 3.033 ; Rise       ; s_rx_req        ;
; s_rrdy              ; s_rx_req   ; 3.440 ; 3.033 ; Fall       ; s_rx_req        ;
; s_miso              ; s_ss_clk   ; 3.857 ; 3.976 ; Rise       ; s_ss_clk        ;
; s_roe               ; s_ss_clk   ; 4.336 ; 4.381 ; Fall       ; s_ss_clk        ;
; s_rrdy              ; s_ss_clk   ; 4.226 ; 4.261 ; Fall       ; s_ss_clk        ;
; s_trdy              ; s_ss_clk   ; 4.041 ; 4.067 ; Fall       ; s_ss_clk        ;
+---------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; s_ss_n           ; s_roe       ; 4.810 ; 5.057 ; 5.760 ; 5.582 ;
; s_ss_n           ; s_rrdy      ; 4.855 ; 5.064 ; 5.791 ; 5.637 ;
; s_ss_n           ; s_trdy      ; 4.982 ; 5.101 ; 5.822 ; 5.771 ;
; s_st_load_en     ; s_roe       ; 4.635 ; 4.882 ; 5.513 ; 5.335 ;
; s_st_load_en     ; s_rrdy      ; 4.680 ; 4.836 ; 5.464 ; 5.390 ;
; s_st_load_en     ; s_trdy      ; 4.690 ; 4.926 ; 5.575 ; 5.385 ;
; s_st_load_s_roe  ; s_roe       ; 4.441 ;       ;       ; 5.076 ;
; s_st_load_s_rrdy ; s_rrdy      ; 4.178 ;       ;       ; 4.776 ;
; s_st_load_s_trdy ; s_trdy      ; 4.532 ;       ;       ; 5.189 ;
; s_tx_load_en     ; s_trdy      ; 3.606 ;       ;       ; 3.958 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; s_ss_n           ; s_roe       ; 4.647 ; 4.912 ; 5.591 ; 5.423 ;
; s_ss_n           ; s_rrdy      ; 4.691 ; 4.875 ; 5.563 ; 5.473 ;
; s_ss_n           ; s_trdy      ; 4.794 ; 4.960 ; 5.667 ; 5.570 ;
; s_st_load_en     ; s_roe       ; 4.473 ; 4.738 ; 5.335 ; 5.167 ;
; s_st_load_en     ; s_rrdy      ; 4.517 ; 4.701 ; 5.307 ; 5.217 ;
; s_st_load_en     ; s_trdy      ; 4.534 ; 4.617 ; 5.146 ; 5.235 ;
; s_st_load_s_roe  ; s_roe       ; 4.326 ;       ;       ; 4.951 ;
; s_st_load_s_rrdy ; s_rrdy      ; 4.073 ;       ;       ; 4.662 ;
; s_st_load_s_trdy ; s_trdy      ; 4.204 ;       ;       ; 4.809 ;
; s_tx_load_en     ; s_trdy      ; 3.499 ;       ;       ; 3.870 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 4.697 ; 4.694 ; Rise       ; s_ss_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 3.762 ; 3.762 ; Rise       ; s_ss_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 4.843     ; 4.843     ; Rise       ; s_ss_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; s_miso    ; s_ss_clk   ; 3.902     ; 3.968     ; Rise       ; s_ss_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.467  ; -0.130 ; -0.331   ; -0.490  ; -3.000              ;
;  i_clk           ; -1.882  ; 0.187  ; N/A      ; N/A     ; -3.000              ;
;  s_reset_n       ; N/A     ; N/A    ; 0.173    ; -0.410  ; -3.000              ;
;  s_rx_req        ; -0.169  ; -0.087 ; 0.101    ; -0.490  ; -3.000              ;
;  s_ss_clk        ; -2.467  ; -0.130 ; -0.331   ; -0.175  ; -3.000              ;
; Design-wide TNS  ; -72.93  ; -0.88  ; -6.962   ; -6.819  ; -110.871            ;
;  i_clk           ; -38.800 ; 0.000  ; N/A      ; N/A     ; -51.900             ;
;  s_reset_n       ; N/A     ; N/A    ; 0.000    ; -3.011  ; -3.000              ;
;  s_rx_req        ; -0.866  ; -0.596 ; 0.000    ; -3.666  ; -3.000              ;
;  s_ss_clk        ; -33.264 ; -0.418 ; -6.962   ; -0.759  ; -52.971             ;
+------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_miso             ; i_clk      ; 2.129 ; 2.706 ; Rise       ; i_clk           ;
; i_tx_start         ; i_clk      ; 1.256 ; 1.667 ; Rise       ; i_clk           ;
; s_tx_load_data[*]  ; s_reset_n  ; 0.873 ; 1.294 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[0] ; s_reset_n  ; 0.381 ; 0.818 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[1] ; s_reset_n  ; 0.709 ; 1.132 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[2] ; s_reset_n  ; 0.668 ; 1.084 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[3] ; s_reset_n  ; 0.423 ; 0.859 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[4] ; s_reset_n  ; 0.445 ; 0.875 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[5] ; s_reset_n  ; 0.873 ; 1.294 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[6] ; s_reset_n  ; 0.678 ; 1.117 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[7] ; s_reset_n  ; 0.432 ; 0.858 ; Fall       ; s_reset_n       ;
; s_reset_n          ; s_ss_clk   ; 0.926 ; 1.119 ; Rise       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.819 ; 0.944 ; Rise       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; 4.464 ; 4.926 ; Rise       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; 4.205 ; 4.607 ; Rise       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; 2.899 ; 3.300 ; Rise       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; 2.647 ; 3.089 ; Rise       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; 3.463 ; 3.928 ; Rise       ; s_ss_clk        ;
; s_tx_load_data[*]  ; s_ss_clk   ; 2.082 ; 2.580 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[0] ; s_ss_clk   ; 1.656 ; 2.097 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[1] ; s_ss_clk   ; 1.908 ; 2.350 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[2] ; s_ss_clk   ; 1.453 ; 1.901 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[3] ; s_ss_clk   ; 1.639 ; 2.097 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[4] ; s_ss_clk   ; 1.775 ; 2.295 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[5] ; s_ss_clk   ; 2.082 ; 2.580 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[6] ; s_ss_clk   ; 2.028 ; 2.559 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[7] ; s_ss_clk   ; 1.662 ; 2.108 ; Rise       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; 1.772 ; 1.891 ; Rise       ; s_ss_clk        ;
; s_mosi             ; s_ss_clk   ; 3.113 ; 3.702 ; Fall       ; s_ss_clk        ;
; s_reset_n          ; s_ss_clk   ; 0.650 ; 0.858 ; Fall       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.710 ; 0.792 ; Fall       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; 4.363 ; 4.802 ; Fall       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; 4.104 ; 4.483 ; Fall       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; 2.982 ; 3.351 ; Fall       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; 2.495 ; 2.980 ; Fall       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; 3.339 ; 3.827 ; Fall       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; 1.648 ; 1.790 ; Fall       ; s_ss_clk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_miso             ; i_clk      ; -0.986 ; -1.679 ; Rise       ; i_clk           ;
; i_tx_start         ; i_clk      ; -0.467 ; -1.024 ; Rise       ; i_clk           ;
; s_tx_load_data[*]  ; s_reset_n  ; 0.732  ; 0.298  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[0] ; s_reset_n  ; 0.732  ; 0.298  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[1] ; s_reset_n  ; 0.561  ; 0.028  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[2] ; s_reset_n  ; 0.597  ; 0.074  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[3] ; s_reset_n  ; 0.700  ; 0.275  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[4] ; s_reset_n  ; 0.695  ; 0.259  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[5] ; s_reset_n  ; 0.469  ; -0.114 ; Fall       ; s_reset_n       ;
;  s_tx_load_data[6] ; s_reset_n  ; 0.562  ; 0.039  ; Fall       ; s_reset_n       ;
;  s_tx_load_data[7] ; s_reset_n  ; 0.713  ; 0.270  ; Fall       ; s_reset_n       ;
; s_reset_n          ; s_ss_clk   ; 0.100  ; -0.158 ; Rise       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; -0.182 ; -0.475 ; Rise       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; -1.653 ; -2.440 ; Rise       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; -1.479 ; -2.184 ; Rise       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; -1.332 ; -1.968 ; Rise       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; -1.200 ; -1.811 ; Rise       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; -1.395 ; -2.032 ; Rise       ; s_ss_clk        ;
; s_tx_load_data[*]  ; s_ss_clk   ; -0.560 ; -1.099 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[0] ; s_ss_clk   ; -0.664 ; -1.268 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[1] ; s_ss_clk   ; -0.799 ; -1.438 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[2] ; s_ss_clk   ; -0.560 ; -1.099 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[3] ; s_ss_clk   ; -0.673 ; -1.264 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[4] ; s_ss_clk   ; -0.743 ; -1.358 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[5] ; s_ss_clk   ; -0.897 ; -1.535 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[6] ; s_ss_clk   ; -0.880 ; -1.522 ; Rise       ; s_ss_clk        ;
;  s_tx_load_data[7] ; s_ss_clk   ; -0.635 ; -1.223 ; Rise       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; -0.599 ; -0.930 ; Rise       ; s_ss_clk        ;
; s_mosi             ; s_ss_clk   ; -0.403 ; -1.106 ; Fall       ; s_ss_clk        ;
; s_reset_n          ; s_ss_clk   ; 0.427  ; -0.020 ; Fall       ; s_ss_clk        ;
; s_rx_req           ; s_ss_clk   ; 0.362  ; -0.022 ; Fall       ; s_ss_clk        ;
; s_ss_n             ; s_ss_clk   ; -1.241 ; -2.042 ; Fall       ; s_ss_clk        ;
; s_st_load_en       ; s_ss_clk   ; -1.067 ; -1.786 ; Fall       ; s_ss_clk        ;
; s_st_load_s_roe    ; s_ss_clk   ; -0.920 ; -1.570 ; Fall       ; s_ss_clk        ;
; s_st_load_s_rrdy   ; s_ss_clk   ; -0.655 ; -1.267 ; Fall       ; s_ss_clk        ;
; s_st_load_s_trdy   ; s_ss_clk   ; -0.945 ; -1.575 ; Fall       ; s_ss_clk        ;
; s_tx_load_en       ; s_ss_clk   ; -0.240 ; -0.636 ; Fall       ; s_ss_clk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; o_data_parallel[*]  ; i_clk      ; 5.442 ; 5.408 ; Rise       ; i_clk           ;
;  o_data_parallel[0] ; i_clk      ; 5.400 ; 5.357 ; Rise       ; i_clk           ;
;  o_data_parallel[1] ; i_clk      ; 5.173 ; 5.147 ; Rise       ; i_clk           ;
;  o_data_parallel[2] ; i_clk      ; 5.162 ; 5.139 ; Rise       ; i_clk           ;
;  o_data_parallel[3] ; i_clk      ; 5.219 ; 5.194 ; Rise       ; i_clk           ;
;  o_data_parallel[4] ; i_clk      ; 5.205 ; 5.181 ; Rise       ; i_clk           ;
;  o_data_parallel[5] ; i_clk      ; 5.369 ; 5.335 ; Rise       ; i_clk           ;
;  o_data_parallel[6] ; i_clk      ; 5.442 ; 5.408 ; Rise       ; i_clk           ;
;  o_data_parallel[7] ; i_clk      ; 5.208 ; 5.188 ; Rise       ; i_clk           ;
; o_mosi              ; i_clk      ; 6.951 ; 6.917 ; Rise       ; i_clk           ;
; o_sclk              ; i_clk      ; 6.377 ; 6.270 ; Rise       ; i_clk           ;
; o_ss                ; i_clk      ; 6.738 ; 6.735 ; Rise       ; i_clk           ;
; o_tx_end            ; i_clk      ; 5.484 ; 5.462 ; Rise       ; i_clk           ;
; s_roe               ; s_reset_n  ; 5.248 ; 5.332 ; Rise       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.322 ; 5.380 ; Rise       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.956 ; 5.016 ; Rise       ; s_reset_n       ;
; s_roe               ; s_reset_n  ; 5.248 ; 5.332 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 5.322 ; 5.380 ; Fall       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 4.956 ; 5.016 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_rx_req   ; 5.464 ; 5.232 ; Rise       ; s_rx_req        ;
; s_rrdy              ; s_rx_req   ; 5.464 ; 5.232 ; Fall       ; s_rx_req        ;
; s_miso              ; s_ss_clk   ; 6.785 ; 6.834 ; Rise       ; s_ss_clk        ;
; s_roe               ; s_ss_clk   ; 7.034 ; 6.952 ; Fall       ; s_ss_clk        ;
; s_rrdy              ; s_ss_clk   ; 6.809 ; 6.728 ; Fall       ; s_ss_clk        ;
; s_trdy              ; s_ss_clk   ; 6.494 ; 6.413 ; Fall       ; s_ss_clk        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; o_data_parallel[*]  ; i_clk      ; 2.994 ; 3.025 ; Rise       ; i_clk           ;
;  o_data_parallel[0] ; i_clk      ; 3.123 ; 3.164 ; Rise       ; i_clk           ;
;  o_data_parallel[1] ; i_clk      ; 3.015 ; 3.043 ; Rise       ; i_clk           ;
;  o_data_parallel[2] ; i_clk      ; 2.994 ; 3.025 ; Rise       ; i_clk           ;
;  o_data_parallel[3] ; i_clk      ; 3.036 ; 3.068 ; Rise       ; i_clk           ;
;  o_data_parallel[4] ; i_clk      ; 3.036 ; 3.067 ; Rise       ; i_clk           ;
;  o_data_parallel[5] ; i_clk      ; 3.114 ; 3.156 ; Rise       ; i_clk           ;
;  o_data_parallel[6] ; i_clk      ; 3.160 ; 3.207 ; Rise       ; i_clk           ;
;  o_data_parallel[7] ; i_clk      ; 3.038 ; 3.070 ; Rise       ; i_clk           ;
; o_mosi              ; i_clk      ; 4.117 ; 3.967 ; Rise       ; i_clk           ;
; o_sclk              ; i_clk      ; 3.780 ; 3.653 ; Rise       ; i_clk           ;
; o_ss                ; i_clk      ; 3.983 ; 3.847 ; Rise       ; i_clk           ;
; o_tx_end            ; i_clk      ; 3.184 ; 3.234 ; Rise       ; i_clk           ;
; s_roe               ; s_reset_n  ; 2.980 ; 3.437 ; Rise       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 3.021 ; 3.463 ; Rise       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 2.832 ; 3.254 ; Rise       ; s_reset_n       ;
; s_roe               ; s_reset_n  ; 2.980 ; 3.437 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_reset_n  ; 3.021 ; 3.463 ; Fall       ; s_reset_n       ;
; s_trdy              ; s_reset_n  ; 2.832 ; 3.254 ; Fall       ; s_reset_n       ;
; s_rrdy              ; s_rx_req   ; 3.440 ; 3.033 ; Rise       ; s_rx_req        ;
; s_rrdy              ; s_rx_req   ; 3.440 ; 3.033 ; Fall       ; s_rx_req        ;
; s_miso              ; s_ss_clk   ; 3.857 ; 3.976 ; Rise       ; s_ss_clk        ;
; s_roe               ; s_ss_clk   ; 4.336 ; 4.381 ; Fall       ; s_ss_clk        ;
; s_rrdy              ; s_ss_clk   ; 4.226 ; 4.261 ; Fall       ; s_ss_clk        ;
; s_trdy              ; s_ss_clk   ; 4.041 ; 4.067 ; Fall       ; s_ss_clk        ;
+---------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; s_ss_n           ; s_roe       ; 8.266 ; 8.579 ; 9.201 ; 8.725 ;
; s_ss_n           ; s_rrdy      ; 8.361 ; 8.627 ; 9.235 ; 8.796 ;
; s_ss_n           ; s_trdy      ; 8.601 ; 8.717 ; 9.280 ; 9.071 ;
; s_st_load_en     ; s_roe       ; 8.007 ; 8.320 ; 8.882 ; 8.406 ;
; s_st_load_en     ; s_rrdy      ; 8.102 ; 8.258 ; 8.777 ; 8.477 ;
; s_st_load_en     ; s_trdy      ; 8.132 ; 8.458 ; 8.961 ; 8.501 ;
; s_st_load_s_roe  ; s_roe       ; 7.647 ;       ;       ; 7.968 ;
; s_st_load_s_rrdy ; s_rrdy      ; 7.167 ;       ;       ; 7.502 ;
; s_st_load_s_trdy ; s_trdy      ; 7.817 ;       ;       ; 8.181 ;
; s_tx_load_en     ; s_trdy      ; 6.126 ;       ;       ; 6.144 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; s_ss_n           ; s_roe       ; 4.647 ; 4.912 ; 5.591 ; 5.423 ;
; s_ss_n           ; s_rrdy      ; 4.691 ; 4.875 ; 5.563 ; 5.473 ;
; s_ss_n           ; s_trdy      ; 4.794 ; 4.960 ; 5.667 ; 5.570 ;
; s_st_load_en     ; s_roe       ; 4.473 ; 4.738 ; 5.335 ; 5.167 ;
; s_st_load_en     ; s_rrdy      ; 4.517 ; 4.701 ; 5.307 ; 5.217 ;
; s_st_load_en     ; s_trdy      ; 4.534 ; 4.617 ; 5.146 ; 5.235 ;
; s_st_load_s_roe  ; s_roe       ; 4.326 ;       ;       ; 4.951 ;
; s_st_load_s_rrdy ; s_rrdy      ; 4.073 ;       ;       ; 4.662 ;
; s_st_load_s_trdy ; s_trdy      ; 4.204 ;       ;       ; 4.809 ;
; s_tx_load_en     ; s_trdy      ; 3.499 ;       ;       ; 3.870 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; s_trdy             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_rrdy             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_roe              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_miso             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_end           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_parallel[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_parallel[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_parallel[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_parallel[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_parallel[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_parallel[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_parallel[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_parallel[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sclk             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ss               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_mosi             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rstb                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_mosi                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_ss_clk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_ss_n                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_st_load_s_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_en            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_st_load_en            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_reset_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_rx_req                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_st_load_s_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_st_load_s_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_miso                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_tx_start              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_tx_load_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_trdy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; s_rrdy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; s_roe              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; s_miso             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_end           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_sclk             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ss               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_mosi             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_trdy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; s_rrdy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; s_roe              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; s_miso             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_end           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data_parallel[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_sclk             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ss               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_mosi             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 267      ; 0        ; 0        ; 0        ;
; s_rx_req   ; i_clk    ; 0        ; 8        ; 0        ; 0        ;
; s_ss_clk   ; s_rx_req ; 0        ; 0        ; 0        ; 8        ;
; s_reset_n  ; s_ss_clk ; 21       ; 38       ; 4        ; 4        ;
; s_rx_req   ; s_ss_clk ; 1        ; 1        ; 2        ; 2        ;
; s_ss_clk   ; s_ss_clk ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 267      ; 0        ; 0        ; 0        ;
; s_rx_req   ; i_clk    ; 0        ; 8        ; 0        ; 0        ;
; s_ss_clk   ; s_rx_req ; 0        ; 0        ; 0        ; 8        ;
; s_reset_n  ; s_ss_clk ; 21       ; 38       ; 4        ; 4        ;
; s_rx_req   ; s_ss_clk ; 1        ; 1        ; 2        ; 2        ;
; s_ss_clk   ; s_ss_clk ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; s_reset_n  ; s_reset_n ; 0        ; 0        ; 8        ; 8        ;
; s_reset_n  ; s_rx_req  ; 0        ; 0        ; 8        ; 8        ;
; s_reset_n  ; s_ss_clk  ; 34       ; 34       ; 11       ; 11       ;
; s_rx_req   ; s_ss_clk  ; 0        ; 0        ; 1        ; 1        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; s_reset_n  ; s_reset_n ; 0        ; 0        ; 8        ; 8        ;
; s_reset_n  ; s_rx_req  ; 0        ; 0        ; 8        ; 8        ;
; s_reset_n  ; s_ss_clk  ; 34       ; 34       ; 11       ; 11       ;
; s_rx_req   ; s_ss_clk  ; 0        ; 0        ; 1        ; 1        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 153   ; 153  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 01 12:51:21 2019
Info: Command: quartus_sta SPI_protos -c SPI_protos
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_protos.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name s_ss_clk s_ss_clk
    Info (332105): create_clock -period 1.000 -name s_reset_n s_reset_n
    Info (332105): create_clock -period 1.000 -name s_rx_req s_rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.467
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.467             -33.264 s_ss_clk 
    Info (332119):    -1.882             -38.800 i_clk 
    Info (332119):    -0.169              -0.866 s_rx_req 
Info (332146): Worst-case hold slack is -0.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.087              -0.484 s_rx_req 
    Info (332119):    -0.054              -0.108 s_ss_clk 
    Info (332119):     0.358               0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.331
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.331              -6.962 s_ss_clk 
    Info (332119):     0.101               0.000 s_rx_req 
    Info (332119):     0.174               0.000 s_reset_n 
Info (332146): Worst-case removal slack is -0.490
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.490              -3.666 s_rx_req 
    Info (332119):    -0.410              -3.011 s_reset_n 
    Info (332119):    -0.137              -0.142 s_ss_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.000 i_clk 
    Info (332119):    -3.000             -43.000 s_ss_clk 
    Info (332119):    -3.000              -3.000 s_reset_n 
    Info (332119):    -3.000              -3.000 s_rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.100
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.100             -27.877 s_ss_clk 
    Info (332119):    -1.627             -30.415 i_clk 
    Info (332119):    -0.078              -0.203 s_rx_req 
Info (332146): Worst-case hold slack is -0.130
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.130              -0.418 s_ss_clk 
    Info (332119):    -0.010              -0.022 s_rx_req 
    Info (332119):     0.312               0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.219              -3.951 s_ss_clk 
    Info (332119):     0.111               0.000 s_rx_req 
    Info (332119):     0.173               0.000 s_reset_n 
Info (332146): Worst-case removal slack is -0.441
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.441              -3.371 s_rx_req 
    Info (332119):    -0.374              -2.708 s_reset_n 
    Info (332119):    -0.175              -0.259 s_ss_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.000 i_clk 
    Info (332119):    -3.000             -43.000 s_ss_clk 
    Info (332119):    -3.000              -3.000 s_reset_n 
    Info (332119):    -3.000              -3.000 s_rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.565
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.565             -15.883 s_ss_clk 
    Info (332119):    -1.213             -10.000 i_clk 
    Info (332119):     0.313               0.000 s_rx_req 
Info (332146): Worst-case hold slack is -0.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.087              -0.596 s_rx_req 
    Info (332119):    -0.068              -0.284 s_ss_clk 
    Info (332119):     0.187               0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.312              -6.389 s_ss_clk 
    Info (332119):     0.539               0.000 s_rx_req 
    Info (332119):     0.574               0.000 s_reset_n 
Info (332146): Worst-case removal slack is -0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.381              -2.968 s_rx_req 
    Info (332119):    -0.346              -2.478 s_reset_n 
    Info (332119):    -0.119              -0.759 s_ss_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.971 s_ss_clk 
    Info (332119):    -3.000             -51.900 i_clk 
    Info (332119):    -3.000              -3.000 s_reset_n 
    Info (332119):    -3.000              -3.000 s_rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 492 megabytes
    Info: Processing ended: Wed May 01 12:51:28 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


