# Guﾃｭa de Procedimientos: Implementaciﾃｳn de Compuertas Lﾃｳgicas

**Fecha:** 19 de octubre de 2025  
**Bitﾃ｡cora:** 1.1.2  
**Proyecto:** 8-Bits Processor  

---

## ｪｸ ESPAﾃ前L

## Procedimiento 1: Fundamentos Teﾃｳricos de Compuertas Lﾃｳgicas
Las compuertas lﾃｳgicas son los bloques fundamentales de los circuitos digitales. Realizan operaciones booleanas bﾃ｡sicas que son esenciales para el procesamiento de datos en sistemas digitales. En este proyecto, implementaremos las tres compuertas lﾃｳgicas bﾃ｡sicas: AND, OR y NOT. Basada en la lﾃｳgica matemﾃ｡tica de Boole, cada compuerta tiene una funciﾃｳn especﾃｭfica definida por su tabla de verdad.

### Compuertas Implementadas

#### 1. Compuerta AND
- **Funciﾃｳn:** Retorna 1 solo cuando ambas entradas son 1
- **Tabla de verdad:**
  ```
  A | B | A AND B
  0 | 0 |    0
  0 | 1 |    0
  1 | 0 |    0
  1 | 1 |    1
  ```

#### 2. Compuerta OR
- **Funciﾃｳn:** Retorna 1 cuando al menos una entrada es 1
- **Tabla de verdad:**
  ```
  A | B | A OR B
  0 | 0 |   0
  0 | 1 |   1
  1 | 0 |   1
  1 | 1 |   1
  ```

#### 3. Compuerta NOT
- **Funciﾃｳn:** Invierte el valor de entrada
- **Tabla de verdad:**
  ```
  A | NOT A
  0 |   1
  1 |   0
  ```

## Procedimiento 2: Simulaciﾃｳn en Tinkercad

### Circuito AND - Compuerta Y
La compuerta AND se implementa utilizando transistores NPN en configuraciﾃｳn en serie, donde ambos transistores deben estar en estado ON para que el LED se encienda.

**迫 Simulaciﾃｳn Interactiva:**
<div class="embed-simulation">
<iframe src="https://www.tinkercad.com/embed/gLxxwnVH0Df-and?editbtn=1" frameborder="0" marginwidth="0" marginheight="0" allowfullscreen></iframe>
</div>

**Cﾃ｡lculos para resistencias:**
- **Resistencia las bases de los transistores:**
  - R_base = (V_baterﾃｭa - V_BE) / I_B
  - R_base = (9V - 0.7V) / 0.01A = 830ﾎｩ (usar valor comercial cercano: 1kﾎｩ)

**Materiales Necesarios:**
- 2x Interruptores (Switch) como entradas A y B
- 2x Transistor NPN (uno para cada entrada)
- 2x Resistencias de 1kﾎｩ (bases de transistores)
- 1x Resistencia de 350ﾎｩ limitadora de corriente del LED
- 1x LED como indicador de salida
- Conexiones en serie para simular operaciﾃｳn AND

**Configuraciﾃｳn de los transistores (NPN):**
- Transistor 1: Base > Resistencia A 1kﾎｩ > Interruptor A
- Transistor 2: Base > Resistencia B 1kﾎｩ > Interruptor B
- Emisor de transistor 1 > Colector de transistor 2
- Emisor de transistor 2 > Tierra (GND)
- Colector de transistor 1 > Resistencia de 350ﾎｩ

**Configuraciﾃｳn del LED:**
- ﾃ］odo del LED > VCC Baterﾃｭa (9V)
- Cﾃ｡todo del LED > Resistencia de 350ﾎｩ > Colector del transistor 1

**Configuraciﾃｳn de los controles:**
- Interruptor A > resistencia de 1kﾎｩ > Base del transistor 1
- Interruptor B > resistencia de 1kﾎｩ > Base del transistor 2

**Funcionamiento:**
- **Ambos switches OFF:** LED apagado (0 AND 0 = 0)
- **Un switch ON:** LED apagado (1 AND 0 = 0 ﾃｳ 0 AND 1 = 0)
- **Ambos switches ON:** LED encendido (1 AND 1 = 1)
- **ﾂｿPor quﾃｩ funciona?:** Solo cuando ambos interruptores estﾃ｡n encendidos, ya que es un circuito en serie. Si el transistor 1 no permite que fluya la energﾃｭa, esta no llega al transistor 2, pero si el transistor 2 estﾃ｡ apagado tampoco permite que la energﾃｭa fluya hacia GND. Solo cuando ambos transistores se activan (ON) la corriente puede fluir a travﾃｩs de ellos hacia tierra (GND), encendiendo el LED.

### Circuito OR - Compuerta O
La compuerta OR se implementa utilizando transistores NPN en configuraciﾃｳn en paralelo, donde cualquiera de los transistores puede estar en estado ON para que el LED se encienda.

**迫 Simulaciﾃｳn Interactiva:**
<div class="embed-simulation">
<iframe src="https://www.tinkercad.com/embed/cm3geL9L1aG-or?editbtn=1" frameborder="0" marginwidth="0" marginheight="0" allowfullscreen></iframe>
</div>

**Cﾃ｡lculos para resistencias:**
- **Resistencia las bases de los transistores:**
  - R_base = (V_baterﾃｭa - V_BE) / I_B
  - R_base = (9V - 0.7V) / 0.01A = 830ﾎｩ (usar valor comercial cercano: 1kﾎｩ)

**Materiales Necesarios:**
- 2x Interruptores (Switch) como entradas A y B
- 2x Transistor NPN (uno para cada entrada)
- 2x Resistencias de 1kﾎｩ (bases de transistores)
- 1x Resistencia de 350ﾎｩ limitadora de corriente del LED
- 1x LED como indicador de salida
- Conexiones en paralelo para simular operaciﾃｳn OR

**Configuraciﾃｳn de los transistores (NPN):**
- Transistor 1: Base > Resistencia A 1kﾎｩ > Interruptor A
- Transistor 2: Base > Resistencia B 1kﾎｩ > Interruptor B
- Emisor de transistor 1 > Tierra (GND)
- Emisor de transistor 2 > Tierra (GND)
- Colector de transistor 1 > Resistencia de 350ﾎｩ
- Colector de transistor 2 > Resistencia de 350ﾎｩ (compartida)

**Configuraciﾃｳn del LED:**
- ﾃ］odo del LED > VCC Baterﾃｭa (9V)
- Cﾃ｡todo del LED > Resistencia de 350ﾎｩ > Colectores de los transistores (conexiﾃｳn paralela)

**Configuraciﾃｳn de los controles:**
- Interruptor A > resistencia de 1kﾎｩ > Base del transistor 1
- Interruptor B > resistencia de 1kﾎｩ > Base del transistor 2

**Funcionamiento:**
- **Ambos switches OFF:** LED apagado (0 OR 0 = 0)
- **Un switch ON:** LED encendido (1 OR 0 = 1 ﾃｳ 0 OR 1 = 1)
- **Ambos switches ON:** LED encendido (1 OR 1 = 1)
- **ﾂｿPor quﾃｩ funciona?:** Cuando ambos interruptores estﾃ｡n apagados, ambos transistores estﾃ｡n en estado OFF, impidiendo que la corriente fluya a travﾃｩs del LED, manteniﾃｩndolo apagado. Cuando cualquiera de los interruptores estﾃ｡ encendido, el transistor correspondiente se activa (ON), haciendo que la corriente pueda fluir a travﾃｩs de ﾃｩl hacia GND, permitiendo que encienda el LED.

### Circuito NOT - Compuerta NO
La compuerta NOT se implementa utilizando un transistor NPN en configuraciﾃｳn inversora, donde el transistor funciona como un interruptor que invierte la seﾃｱal de entrada.

**迫 Simulaciﾃｳn Interactiva:**
<div class="embed-simulation">
<iframe src="https://www.tinkercad.com/embed/aQ5fxvKhfP8-not?editbtn=1" frameborder="0" marginwidth="0" marginheight="0" allowfullscreen></iframe>
</div>

**Cﾃ｡lculos para resistencias:**
- **Resistencia de la base del transistor:**
  - R_base = (V_baterﾃｭa - V_BE) / I_B
  - R_base = (9V - 0.7V) / 0.01A = 830ﾎｩ (usar valor comercial cercano: 1kﾎｩ)
- **Resistencia pull-up del LED:**
  - R_pullup = (V_baterﾃｭa - V_LED) / I_LED
  - R_pullup = (9V - 2V) / 0.02A = 350ﾎｩ

**Materiales Necesarios:**
- 1x Interruptor (Switch) como entrada A
- 1x Transistor NPN configurado como inversor
- 1x Resistencia de 1kﾎｩ (base del transistor)
- 1x Resistencia de 350ﾎｩ (pull-up del LED)
- 1x LED como indicador de salida
- Configuraciﾃｳn inversora: LED encendido cuando entrada estﾃ｡ desactivada

**Configuraciﾃｳn del transistor (NPN):**
- Transistor: Base > Resistencia 1kﾎｩ > Interruptor A
- Emisor del transistor > Tierra (GND)
- Colector del transistor > Cﾃ｡todo del LED

**Configuraciﾃｳn del LED:**
- ﾃ］odo del LED > Resistencia de 350ﾎｩ > VCC Baterﾃｭa (9V)
- Cﾃ｡todo del LED > Colector del transistor

**Configuraciﾃｳn del control:**
- Interruptor A > resistencia de 1kﾎｩ > Base del transistor

**Funcionamiento:**
- **Switch OFF:** LED encendido (NOT 0 = 1) - Transistor OFF, corriente fluye por LED
- **Switch ON:** LED apagado (NOT 1 = 0) - Transistor ON, corriente desviada a tierra
- **ﾂｿPor quﾃｩ funciona?:** Basﾃ｡ndonos en el hecho de que la energﾃｭa fluye por el camino de menor resistencia. Cuando el interruptor estﾃ｡ apagado, el transistor estﾃ｡ en estado OFF, permitiendo que la corriente fluya a travﾃｩs del LED, encendiﾃｩndolo. Cuando el interruptor estﾃ｡ encendido, el transistor se activa (ON), creando un camino directo a tierra (GND) y desviando la corriente del LED, apagﾃ｡ndolo.

## Procedimiento 3: Anﾃ｡lisis de los Experimentos

#### 1. Validaciﾃｳn de Tablas de Verdad
笨 **AND:** Comportamiento verificado - Solo se activa con ambas entradas en 1  
笨 **OR:** Comportamiento verificado - Se activa con cualquier entrada en 1  
笨 **NOT:** Comportamiento verificado - Invierte la entrada correctamente

#### 2. Consideraciones de Hardware
- **Corriente del LED:** Calculada segﾃｺn las resistencias especﾃｭficas de cada circuito
- **Configuraciﾃｳn de transistores:** Transistores NPN utilizados como switches digitales
- **Resistencias de base:** Resistencias de 1kﾎｩ para limitar la corriente de base y proteger los transistores
- **Alimentaciﾃｳn:** Baterﾃｭa de 9V utilizada para el suministro de energﾃｭa principal

#### 3. Correspondencia Hardware-Software
- **Estados binarios:** La representaciﾃｳn fﾃｭsica (LED ON/OFF) corresponde al software (1/0)
- **Lﾃｳgica booleana:** Los circuitos fﾃｭsicos implementan las mismas operaciones que el cﾃｳdigo
- **Escalabilidad:** Principios aplicables a circuitos integrados mﾃ｡s complejos

## Procedimiento 4: Implementaciﾃｳn en JavaScript

### Archivo Principal (logicGates.js)

La implementaciﾃｳn real del repositorio utiliza la funciﾃｳn de normalizaciﾃｳn `bit` y exporta las tres compuertas bﾃ｡sicas en `logicGates/logicGates.js`.

```javascript
import { bit } from '../bit/bit.js';

export function AND(input1, input2) {
    const normalizedInput1 = bit(input1);
    const normalizedInput2 = bit(input2);
    return bit(normalizedInput1 && normalizedInput2);
}

export function OR(input1, input2) {
    const normalizedInput1 = bit(input1);
    const normalizedInput2 = bit(input2);
    return bit(normalizedInput1 || normalizedInput2);
}

export function NOT(input) {
    const normalizedInput = bit(input);
    return bit(!normalizedInput);
}

const logicGates = {
    AND,
    OR,
    NOT
};

export default logicGates;
```

### Archivo de Pruebas (`test/logicGatesTest.js`)

El archivo de pruebas real se encuentra en `test/logicGatesTest.js` y usa los helpers de visualizaciﾃｳn en `test/visualizeLogic/visualizer.js`. Importa `../logicGates/logicGates.js` y muestra los resultados de cada compuerta usando emojis.

Esto coincide con el archivo de pruebas presente en el workspace (`/test/logicGatesTest.js`).

## Procedimiento 5: Caracterﾃｭsticas de la Implementaciﾃｳn

### 1. Diseﾃｱo Modular
- **Exportaciﾃｳn individual:** Cada compuerta se exporta como funciﾃｳn independiente
- **Exportaciﾃｳn por defecto:** Objeto `logicGates` contiene todas las funciones
- **Reutilizaciﾃｳn:** Las compuertas pueden usar otras compuertas

### 2. Normalizaciﾃｳn Binaria
- **Entrada flexible:** Acepta valores truthy/falsy de JavaScript
- **Salida consistente:** Siempre retorna explﾃｭcitamente 0 o 1
- **Comportamiento predecible:** Conversiﾃｳn automﾃ｡tica a valores binarios

### 3. Sistema de Pruebas Integral
- **Cobertura completa:** Todas las combinaciones de entrada probadas
- **Visualizaciﾃｳn clara:** Emojis (泯=1, 笞ｫ=0) para fﾃ｡cil comprensiﾃｳn
- **Composiciﾃｳn de compuertas:** NOT utiliza resultados de AND para demostrar interoperabilidad

## Resultados de Ejecuciﾃｳn

### Pruebas AND
```
The result of AND between 笞ｫ and 笞ｫ is: 笞ｫ
The result of AND between 笞ｫ and 泯 is: 笞ｫ
The result of AND between 泯 and 笞ｫ is: 笞ｫ
The result of AND between 泯 and 泯 is: 泯
```

### Pruebas OR
```
The result of OR between 笞ｫ and 笞ｫ is: 笞ｫ
The result of OR between 笞ｫ and 泯 is: 泯
The result of OR between 泯 and 笞ｫ is: 泯
The result of OR between 泯 and 泯 is: 泯
```

### Pruebas NOT
```
The result of NOT logic 笞ｫ is: 泯
The result of NOT logic 泯 is: 笞ｫ
```

## Anﾃ｡lisis Tﾃｩcnico

### 1. Consistencia con ﾃ〕gebra Booleana
笨 **AND:** Implementa correctamente la multiplicaciﾃｳn lﾃｳgica  
笨 **OR:** Implementa correctamente la suma lﾃｳgica  
笨 **NOT:** Implementa correctamente la negaciﾃｳn lﾃｳgica  

### 2. Optimizaciﾃｳn de Cﾃｳdigo
- **Operadores ternarios:** Uso eficiente del operador `? :` para conversiﾃｳn binaria
- **Operadores lﾃｳgicos nativos:** Aprovecha los operadores `&&` y `||` de JavaScript
- **Estructura limpia:** Separaciﾃｳn clara entre lﾃｳgica y presentaciﾃｳn

### 3. Escalabilidad
- **Base sﾃｳlida:** Compuertas fundamentales para circuitos complejos
- **Extensibilidad:** Fﾃ｡cil adiciﾃｳn de compuertas derivadas (NAND, NOR, etc.)
- **Modularidad:** Importaciﾃｳn selectiva segﾃｺn necesidades del proyecto

## Aplicaciones en el Procesador de 8 Bits

### 1. Unidad Aritmﾃｩtico-Lﾃｳgica (ALU)
- **AND/OR:** Operaciones lﾃｳgicas bit a bit
- **NOT:** Complemento, negaciﾃｳn de datos

### 2. Circuitos de Control
- **AND:** Habilitaciﾃｳn condicional de seﾃｱales
- **OR:** Multiplexado de seﾃｱales de control
- **NOT:** Inversiﾃｳn de seﾃｱales de control

### 3. Registro y Memoria
- **AND/OR:** Mﾃ｡scaras de bits, selecciﾃｳn de datos

## Conclusiones

### 1. Implementaciﾃｳn Exitosa
Las tres compuertas lﾃｳgicas fundamentales han sido implementadas correctamente con comportamiento que coincide exactamente con las tablas de verdad estﾃ｡ndar.

### 2. Calidad del Cﾃｳdigo
- **Legibilidad:** Cﾃｳdigo claro y bien documentado
- **Mantenibilidad:** Estructura modular facilita modificaciones
- **Testabilidad:** Sistema de pruebas completo y visual

### 3. Preparaciﾃｳn para Integraciﾃｳn
Las compuertas estﾃ｡n listas para ser utilizadas en componentes mﾃ｡s complejos del procesador de 8 bits, proporcionando la base lﾃｳgica fundamental.

### 4. Innovaciones Educativas
- **Visualizaciﾃｳn mejorada:** Los emojis facilitan la comprensiﾃｳn de estados binarios
- **Pruebas exhaustivas:** Cobertura completa de todos los casos de uso

## Acciones de Seguimiento

### Completadas 笨
1. **Implementaciﾃｳn de compuertas bﾃ｡sicas:** AND, OR, NOT funcionales
2. **Sistema de pruebas:** Cobertura completa con visualizaciﾃｳn
3. **Estructura modular:** Exportaciﾃｳn individual y en conjunto
4. **Documentaciﾃｳn:** Tablas de verdad y anﾃ｡lisis tﾃｩcnico completo
5. **Validaciﾃｳn:** Todas las pruebas pasan correctamente

---
**Estado:** 笨 Implementaciﾃｳn completada y validada | **Archivo de pruebas:** `logicGatesTest.js` | **Prﾃｳxima revisiﾃｳn:** Integraciﾃｳn con ALU y circuitos combinacionales

---

