+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; LPC|rst_controller|alt_rst_req_sync_uq1                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|rst_controller|alt_rst_sync_uq1                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|rst_controller                                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter_004|error_adapter_0                                                                         ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter_004                                                                                         ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter_003|error_adapter_0                                                                         ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter_003                                                                                         ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter_002|error_adapter_0                                                                         ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter_002                                                                                         ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                         ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter_001                                                                                         ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                             ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|avalon_st_adapter                                                                                             ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_cmd_width_adapter                                                                              ; 120   ; 3              ; 0            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_cmd_width_adapter                                                                                 ; 120   ; 3              ; 0            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_cmd_width_adapter                                                          ; 120   ; 3              ; 0            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_cmd_width_adapter                                                         ; 120   ; 3              ; 0            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_cmd_width_adapter                                                               ; 120   ; 3              ; 0            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_rsp_width_adapter|uncompressor                                                                 ; 46    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_rsp_width_adapter                                                                              ; 102   ; 3              ; 0            ; 3              ; 115    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_rsp_width_adapter|uncompressor                                                                    ; 46    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_rsp_width_adapter                                                                                 ; 102   ; 3              ; 0            ; 3              ; 115    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_rsp_width_adapter|uncompressor                                             ; 46    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_rsp_width_adapter                                                          ; 102   ; 3              ; 0            ; 3              ; 115    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_rsp_width_adapter|uncompressor                                            ; 46    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_rsp_width_adapter                                                         ; 102   ; 3              ; 0            ; 3              ; 115    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_rsp_width_adapter|uncompressor                                                  ; 46    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_rsp_width_adapter                                                               ; 102   ; 3              ; 0            ; 3              ; 115    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|rsp_mux|arb|adder                                                                                             ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|rsp_mux|arb                                                                                                   ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|rsp_mux                                                                                                       ; 573   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|rsp_demux_004                                                                                                 ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|rsp_demux_003                                                                                                 ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|rsp_demux_002                                                                                                 ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|rsp_demux_001                                                                                                 ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|rsp_demux                                                                                                     ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|cmd_mux_004                                                                                                   ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|cmd_mux_003                                                                                                   ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|cmd_mux_002                                                                                                   ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|cmd_mux_001                                                                                                   ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|cmd_mux                                                                                                       ; 117   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|cmd_demux                                                                                                     ; 125   ; 25             ; 2            ; 25             ; 571    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                      ; 99    ; 3              ; 5            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_burst_adapter                                                                                  ; 99    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                         ; 99    ; 3              ; 5            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_burst_adapter                                                                                     ; 99    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter  ; 99    ; 3              ; 5            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_burst_adapter                                                              ; 99    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 99    ; 3              ; 5            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_burst_adapter                                                             ; 99    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter       ; 99    ; 3              ; 5            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_burst_adapter                                                                   ; 99    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|jtag_master_master_limiter                                                                                    ; 232   ; 0              ; 0            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_005|the_default_decode                                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_005                                                                                                    ; 94    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_004|the_default_decode                                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_004                                                                                                    ; 94    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_003|the_default_decode                                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_003                                                                                                    ; 94    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_002|the_default_decode                                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_002                                                                                                    ; 94    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_001|the_default_decode                                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router_001                                                                                                    ; 94    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router|the_default_decode                                                                                     ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|router                                                                                                        ; 112   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_agent_rsp_fifo                                                                                 ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_agent|uncompressor                                                                             ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_agent                                                                                          ; 234   ; 22             ; 26           ; 22             ; 261    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_agent_rsp_fifo                                                                                    ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_agent|uncompressor                                                                                ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_agent                                                                                             ; 234   ; 22             ; 26           ; 22             ; 261    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_agent_rsp_fifo                                                             ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_agent|uncompressor                                                         ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_agent                                                                      ; 234   ; 22             ; 26           ; 22             ; 261    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_agent_rsp_fifo                                                            ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_agent|uncompressor                                                        ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_agent                                                                     ; 234   ; 22             ; 26           ; 22             ; 261    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_agent_rsp_fifo                                                                  ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_agent|uncompressor                                                              ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_agent                                                                           ; 234   ; 22             ; 26           ; 22             ; 261    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|jtag_master_master_agent                                                                                      ; 192   ; 35             ; 83           ; 35             ; 144    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|read_memory_s1_translator                                                                                     ; 80    ; 7              ; 19           ; 7              ; 52     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|sink_ram_s1_translator                                                                                        ; 80    ; 7              ; 19           ; 7              ; 52     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_read_master_avalon_mm_control_translator                                                                 ; 80    ; 6              ; 29           ; 6              ; 39     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|ddr3_write_master_avalon_mm_control_translator                                                                ; 80    ; 6              ; 29           ; 6              ; 39     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|lpcenc_0_avalon_control_slave_translator                                                                      ; 80    ; 6              ; 30           ; 6              ; 38     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2|jtag_master_master_translator                                                                                 ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_2                                                                                                               ; 153   ; 0              ; 1            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_1|read_memory_s2_translator                                                                                     ; 65    ; 7              ; 4            ; 7              ; 52     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_1|ddr3_read_master_ddr3_avalon_master_translator                                                                ; 66    ; 33             ; 2            ; 33             ; 59     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_1                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_0|sink_ram_s2_translator                                                                                        ; 65    ; 7              ; 4            ; 7              ; 52     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_0|ddr3_write_master_ddr3_avalon_master_translator                                                               ; 66    ; 17             ; 2            ; 17             ; 42     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|mm_interconnect_0                                                                                                               ; 51    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|sink_ram|the_altsyncram|auto_generated                                                                                          ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|sink_ram                                                                                                                        ; 74    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|read_memory|the_altsyncram|auto_generated                                                                                       ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|read_memory                                                                                                                     ; 74    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|ddr3_write_master                                                                                                               ; 42    ; 0              ; 2            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|ddr3_read_master                                                                                                                ; 41    ; 0              ; 2            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|freq_est                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|dualportram                                                                                                            ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|pk                                                                                                                     ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|LDR|cu                                                                                                                 ; 723   ; 0              ; 165          ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|LDR|rc                                                                                                                 ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|LDR|numden                                                                                                             ; 531   ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|LDR|div|div                                                                                                            ; 136   ; 0              ; 3            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|LDR|div                                                                                                                ; 67    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|LDR                                                                                                                    ; 179   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0|corr                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcenc_0                                                                                                                        ; 40    ; 0              ; 0            ; 0              ; 210    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcdec_0|LFSR                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcdec_0|pulsegen                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcdec_0|synthfilt                                                                                                              ; 195   ; 0              ; 16           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|lpcdec_0                                                                                                                        ; 212   ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|rst_controller|alt_rst_req_sync_uq1                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|rst_controller|alt_rst_sync_uq1                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|rst_controller                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|p2b_adapter                                                                                                         ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|b2p_adapter                                                                                                         ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|transacto|p2m                                                                                                       ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|transacto                                                                                                           ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|p2b                                                                                                                 ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|b2p                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|fifo                                                                                                                ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|timing_adt                                                                                                          ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                            ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                              ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                              ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                               ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                            ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                           ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master|node                                                                               ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master|jtag_phy_embedded_in_jtag_master                                                                                    ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC|jtag_master                                                                                                                     ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPC                                                                                                                                 ; 247   ; 16             ; 0            ; 16             ; 230    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
