`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 09.01.2021 20:06:13
// Design Name: 
// Module Name: ders4
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module ders4(
    input clk,reset,sm_i,
    output sm_o
    );
    
    reg[1:0] state, state_next;
    
    
     
endmodule
