---
title: "形式验证相关术语梳理"
date: 2022-06-29T11:20:09+08:00
author: ""
slug: "glossary"
---

- [ABC](/glossary/abc) ABC 是一个开源的综合验证系统。
- [AIGs](/glossary/aigs) And-Inverter Graphs，对RTL电路设计做处理后的一种网络表示形式。
- [ASIC](/glossary/asic) Application Specific Integrated Circuits，专用集成电路。
<!-- - [BDD/OBDD](/glossary/bddobdd) binary decision diagram，二叉决策图/有序二叉决策图，它是一种表示布尔函数的高效方法。
- [BMC](/glossary/bmc) bounded model checking，有界模型检验。
- [CEC](/glossary/cec) combinational equivalence checking），组合等价性检查。
- [CNF](/glossary/cnf) conjunctive normal form，合取范式的简称。
- [CTL](/glossary/ctl) Compute Tree Logic，是计算树逻辑。
- [DUT](/glossary/dut) design under test，待测设计。
- [FPGA](/glossary/fpga) Field Programmable Gate Array，现场可编程门阵列。
- [FSM](/glossary/fsm) Finite State Machine，有限状态机,
- [HDL](/glossary/hdl) Hardware Description Language，硬件描述语言。
- [LTL](/glossary/ltl) Linear Temporal Logic，线性时态逻辑。
- [LUT](/glossary/lut) Look-up table 查找表，一个可编程逻辑组件，可以实现 最多固定数量输入的任意布尔函数。
- [PI](/glossary/pi) Primary input，顶层输入。
- [PO](/glossary/rtl) Primary output，顶层输出
- [RTL](/glossary/rtl) Register Transfer Level，寄存器传输级。
- [SAT/SMT](/glossary/satsmt) Satisifiability，SAT问题是布尔可满足性问题的缩写。
- [SEC](/glossary/sec) sequential equivalence checking），时序等价性检查
- [STA](/glossary/sta) Static Timing Analysis 静态时序分析，数字IC设计流程中的重要环节。
- [SVA](/glossary/sva) system verilog硬件描述语言的断言语言。
- [Tapout](/glossary/tapout) 流片，将最终的版图文件送到工艺厂去生产。
- [Theorem proving](/glossary/theoremproving) 定理证明，形式验证的一种。
- [Unbounded proof](/glossary/unboundedproof) 无界证明
- [VCD](/glossary/vcd) value change dump，一个通用的波形文件格式。
- [VCS](/glossary/vcs) synopsys公司的数字前端仿真工具。
- [VHDL](/glossary/vhdl) VHSIC Hardware Description Language，一种硬件描述语言。
- [Verilog](/glossary/verilog) Verilog HDL（简称 Verilog ）是一种硬件描述语言。
- [Vivado](/glossary/vivado) Vivado设计套件，是 FPGA 厂商赛灵思公司发布的集成设计环境。
- [async circuit](/glossary/asynccircuit) 异步电路。
- [bit-level model](/glossary/bit-levelmodel) rtl电路设计的一种位级表示。
- [combinational feedback loops](/glossary/combinationalfeedbackloops) 组合反馈回路
- [elaborate](/glossary/elaborate) 阐述，是综合里的翻译步骤的一部分。
- [flatten](/glossary/flatten) 扁平化，将设计中的中间变量和结构转换掉。
- [hierarchy](/glossary/hierarchy) 设计电路的层次化/结构化结构
- [k-induction](/glossary/k-induction) k 归纳法。
- [liveness property](/glossary/livenessproperty) BMC的活力属性。
- [model checking/checker](/glossary/modelchecker) 模型检测（model checking）是形式化验证方法的一种。
- [netlist](/glossary/netlist) 网表，用于描述电路元件相互之间连接关系。
- [non-resettable flops](/glossary/non-resettableflops) 可复位的 flops（寄存器）。
- [primitive](/glossary/primitive) 基元，指的是电路的基本元件。
- [safety property](/glossary/safetyproperty) BMC的安全属性。
- [solver](/glossary/solver) solver一般指求解器，指的是具体的code，也就是算法和框架的具体实现。
- [spin/re-spin](/glossary/spin) Spin是一款开源的模型验证系统。
- [sync circuit](/glossary/synccircuit) 同步电路。
- [synthesis](/glossary/synthesis) 综合，从高抽象级转换到低抽象级的过程。
- [synthesizable design](/glossary/synthesizabledesign) 可综合设计。
- [techmapping](/glossary/techmapping) 工艺映射，将逻辑图或网表转化成可以用工艺实现的新的图或网表的过程。
- [word-level model](/glossary/word-levelmodel) rtl电路设计的一种字级表示 -->