<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:28.1328</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.02.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-7026023</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS</inventionTitleEng><openDate>2021.10.15</openDate><openNumber>10-2021-0125004</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.01.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2021.08.17</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/419</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/54</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 7/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/048</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 적은 소비 전력으로 적화 연산(product-sum operation)을 할 수 있는 반도체 장치를 제공한다. 제 1 회로, 제 2 회로를 가지는 반도체 장치로서, 제 1 회로는 제 1 유지부와 제 1 트랜지스터를 가지고, 제 2 회로는 제 2 유지부와 제 2 트랜지스터를 가진다. 제 1 회로, 제 2 회로는 각각 제 1 입력 배선, 제 2 입력 배선, 제 1 배선, 및 제 2 배선에 전기적으로 접속된다. 제 1 유지부는 제 1 트랜지스터에 흐르는 제 1 전류를 유지하는 기능을 가지고, 제 2 유지부는 제 2 트랜지스터에 흐르는 제 2 전류를 유지하는 기능을 가진다. 또한 제 1 전류, 제 2 전류는 제 1 데이터에 따라 결정된다. 제 1 입력 배선, 제 2 입력 배선에 제 2 데이터에 따른 전위가 입력됨으로써, 제 1 회로는 제 1 배선 및 제 2 배선 중 한쪽에 전류를 출력하고, 제 2 회로는 제 1 배선 및 제 2 배선 중 다른 쪽에 전류를 출력한다. 제 1 회로, 제 2 회로가 제 1 배선 또는 제 2 배선에 출력하는 전류량은 제 1 데이터와 제 2 데이터에 따라 결정된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.08.20</internationOpenDate><internationOpenNumber>WO2020165685</internationOpenNumber><internationalApplicationDate>2020.02.03</internationalApplicationDate><internationalApplicationNumber>PCT/IB2020/050821</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1 회로와 제 2 회로를 가지는 반도체 장치로서,상기 제 1 회로는 제 1 유지부와 제 1 구동 트랜지스터를 가지고,상기 제 2 회로는 제 2 유지부와 제 2 구동 트랜지스터를 가지고,상기 제 1 회로는 제 1 입력 배선, 제 2 입력 배선, 제 1 배선, 및 제 2 배선에 전기적으로 접속되고,상기 제 2 회로는 상기 제 1 입력 배선, 상기 제 2 입력 배선, 상기 제 1 배선, 및 상기 제 2 배선에 전기적으로 접속되고,상기 제 1 유지부는 상기 제 1 배선으로부터 상기 제 1 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 1 전류에 따른 제 1 전위를 유지하는 기능을 가지고,상기 제 2 유지부는 상기 제 2 배선으로부터 상기 제 2 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 2 전류에 따른 제 2 전위를 유지하는 기능을 가지고,상기 제 1 구동 트랜지스터는 상기 제 1 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 1 전위에 따른 상기 제 1 전류를 흘리는 기능을 가지고,상기 제 2 구동 트랜지스터는 상기 제 2 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 2 전위에 따른 상기 제 2 전류를 흘리는 기능을 가지고,상기 제 1 회로는상기 제 1 입력 배선에 제 1 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 2 회로는상기 제 1 입력 배선에 상기 제 1 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 1 전류, 상기 제 2 전류는 각각 제 1 데이터에 따른 전류량을 가지고,상기 제 1 입력 배선, 상기 제 2 입력 배선의 각각에 입력되는 상기 제 1 레벨 전위, 상기 제 2 레벨 전위는 제 2 데이터에 따라 결정되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 회로와 제 2 회로를 가지는 반도체 장치로서,상기 제 1 회로는 제 1 유지부와 제 1 구동 트랜지스터를 가지고,상기 제 2 회로는 제 2 유지부와 제 2 구동 트랜지스터를 가지고,상기 제 1 회로는 제 1 입력 배선, 제 2 입력 배선, 제 1 배선, 및 제 2 배선에 전기적으로 접속되고,상기 제 2 회로는 상기 제 1 입력 배선, 상기 제 2 입력 배선, 상기 제 1 배선, 및 상기 제 2 배선에 전기적으로 접속되고,상기 제 1 유지부는 상기 제 1 배선으로부터 상기 제 1 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 1 전류에 따른 제 1 전위를 유지하는 기능을 가지고,상기 제 2 유지부는 상기 제 2 배선으로부터 상기 제 2 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 2 전류에 따른 제 2 전위를 유지하는 기능을 가지고,상기 제 1 구동 트랜지스터는 상기 제 1 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 1 전위에 따른 상기 제 1 전류를 흘리는 기능을 가지고,상기 제 2 구동 트랜지스터는 상기 제 2 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 2 전위에 따른 상기 제 2 전류를 흘리는 기능을 가지고,상기 제 1 회로는제 1 기간에 상기 제 1 입력 배선에 제 1 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 2 회로는상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 1 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 1 전류, 상기 제 2 전류는 각각 제 1 데이터에 따른 전류량을 가지고,상기 제 1 입력 배선, 상기 제 2 입력 배선의 각각에 입력되는 상기 제 1 레벨 전위, 상기 제 2 레벨 전위, 및 상기 제 1 기간의 길이는 제 2 데이터에 따라 결정되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제 1 기간은 제 2 기간과 제 3 기간을 가지고,상기 제 1 입력 배선은 상기 제 2 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 2 입력 배선은 상기 제 2 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 출력하는 기능을 가지고,상기 제 1 입력 배선은 상기 제 3 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 2 입력 배선은 상기 제 3 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 출력하는 기능을 가지고,상기 제 3 기간의 길이는 상기 제 2 기간의 길이의 2배인, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 1 용량 소자를 가지고,상기 제 2 회로는 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 제 2 용량 소자를 가지고,상기 제 1 유지부는 제 1 트랜지스터와 제 1 용량 소자를 가지고,상기 제 2 유지부는 제 4 트랜지스터와 제 2 용량 소자를 가지고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 1 용량 소자의 제 1 단자와 상기 제 1 구동 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 트랜지스터의 제 2 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 1 구동 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 제 1 단자와 상기 제 3 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 1 입력 배선에 전기적으로 접속되고,상기 제 3 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 3 트랜지스터의 게이트는 상기 제 2 입력 배선에 전기적으로 접속되고,상기 제 4 트랜지스터의 제 1 단자는 상기 제 2 용량 소자의 제 1 단자와 상기 제 2 구동 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 4 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 2 구동 트랜지스터의 제 1 단자는 상기 제 5 트랜지스터의 제 1 단자와 상기 제 6 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 5 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 5 트랜지스터의 게이트는 상기 제 1 입력 배선에 전기적으로 접속되고,상기 제 6 트랜지스터의 제 2 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 6 트랜지스터의 게이트는 상기 제 2 입력 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 1 회로는 제 7 트랜지스터를 가지고,상기 제 2 회로는 제 8 트랜지스터를 가지고,상기 제 7 트랜지스터의 제 1 단자는 상기 제 1 구동 트랜지스터의 제 1 단자와, 상기 제 2 트랜지스터의 제 1 단자와, 상기 제 3 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 7 트랜지스터의 제 2 단자는 상기 제 1 트랜지스터의 제 1 단자 및 제 2 단자 중 한쪽에 전기적으로 접속되고,상기 제 8 트랜지스터의 제 1 단자는 상기 제 2 구동 트랜지스터의 제 1 단자와, 상기 제 5 트랜지스터의 제 1 단자와, 상기 제 6 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 8 트랜지스터의 제 2 단자는 상기 제 4 트랜지스터의 제 1 단자 및 제 2 단자 중 한쪽에 전기적으로 접속되고,상기 제 1 트랜지스터의 게이트는 상기 제 4 트랜지스터의 게이트와, 상기 제 7 트랜지스터의 게이트와, 상기 제 8 트랜지스터의 게이트에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 1 용량 소자를 가지고,상기 제 2 회로는 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 제 2 용량 소자를 가지고,상기 제 1 유지부는 제 1 트랜지스터와 제 1 용량 소자를 가지고,상기 제 2 유지부는 제 4 트랜지스터와 제 2 용량 소자를 가지고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 1 용량 소자의 제 1 단자와 상기 제 1 구동 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 구동 트랜지스터의 제 1 단자는 상기 제 1 트랜지스터의 제 2 단자와, 상기 제 2 트랜지스터의 제 1 단자와, 상기 제 3 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 1 입력 배선에 전기적으로 접속되고,상기 제 3 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 3 트랜지스터의 게이트는 상기 제 2 입력 배선에 전기적으로 접속되고,상기 제 4 트랜지스터의 제 1 단자는 상기 제 2 용량 소자의 제 1 단자와 상기 제 2 구동 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 2 구동 트랜지스터의 제 1 단자는 상기 제 4 트랜지스터의 제 2 단자와, 상기 제 5 트랜지스터의 제 1 단자와, 상기 제 6 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 5 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 5 트랜지스터의 게이트는 상기 제 1 입력 배선에 전기적으로 접속되고,상기 제 6 트랜지스터의 제 2 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 6 트랜지스터의 게이트는 상기 제 2 입력 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 회로는 제 3 유지부와 제 3 구동 트랜지스터를 가지고,상기 제 2 회로는 제 4 유지부와 제 4 구동 트랜지스터를 가지고,상기 제 1 회로는 제 3 배선에 전기적으로 접속되고,상기 제 2 회로는 상기 제 3 배선에 전기적으로 접속되고,상기 제 3 유지부는 상기 제 1 배선으로부터 상기 제 3 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 3 전류에 따른 제 3 전위를 유지하는 기능을 가지고,상기 제 4 유지부는 상기 제 2 배선으로부터 상기 제 4 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 4 전류에 따른 제 4 전위를 유지하는 기능을 가지고,상기 제 3 구동 트랜지스터는 상기 제 3 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 3 전위에 따른 상기 제 3 전류를 흘리는 기능을 가지고,상기 제 4 구동 트랜지스터는 상기 제 4 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 4 전위에 따른 상기 제 4 전류를 흘리는 기능을 가지고,상기 제 3 배선에 입력되는 신호에 따라 상기 제 1 배선 및 상기 제 2 배선 중 한쪽에 흐르는 상기 제 1 전류를 상기 제 3 전류로 전환하고 또한 상기 제 1 배선 및 상기 제 2 배선 중 다른 쪽에 흐르는 상기 제 2 전류를 상기 제 4 전류로 전환하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,제 3 회로와, 제 4 회로와, 제 5 회로를 가지고,상기 제 3 회로는상기 제 1 배선을 통하여 상기 제 1 회로에 상기 제 1 데이터에 따른 상기 제 1 전류를 공급하는 기능과,상기 제 2 배선을 통하여 상기 제 2 회로에 상기 제 1 데이터에 따른 상기 제 2 전류를 공급하는 기능을 가지고,상기 제 4 회로는상기 제 2 데이터에 따라 상기 제 1 입력 배선에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 입력하는 기능과,상기 제 2 데이터에 따라 상기 제 2 입력 배선에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 입력하는 기능을 가지고,상기 제 5 회로는 상기 제 1 배선 및 상기 제 2 배선의 각각으로부터 흐르는 전류를 비교하여 상기 제 5 회로의 출력 단자로부터 상기 제 1 데이터와 상기 제 2 데이터의 곱에 따른 전위를 출력하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 회로와 제 2 회로를 가지는 반도체 장치로서,상기 제 1 회로는 제 1 유지부와, 제 1 구동 트랜지스터와, 제 3 구동 트랜지스터를 가지고,상기 제 2 회로는 제 2 유지부와, 제 2 구동 트랜지스터와, 제 4 구동 트랜지스터를 가지고,상기 제 1 회로는 제 1 입력 배선, 제 2 입력 배선, 제 3 입력 배선, 제 4 입력 배선, 제 1 배선, 및 제 2 배선에 전기적으로 접속되고,상기 제 2 회로는 상기 제 1 입력 배선, 상기 제 2 입력 배선, 상기 제 3 입력 배선, 상기 제 4 입력 배선, 상기 제 1 배선, 및 상기 제 2 배선에 전기적으로 접속되고,상기 제 1 유지부는 상기 제 1 배선으로부터 상기 제 1 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 1 전류에 따른 제 1 전위를 유지하는 기능을 가지고,상기 제 2 유지부는 상기 제 2 배선으로부터 상기 제 2 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 2 전류에 따른 제 2 전위를 유지하는 기능을 가지고,상기 제 1 구동 트랜지스터는 상기 제 1 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 1 전위에 따른 상기 제 1 전류를 흘리는 기능을 가지고,상기 제 2 구동 트랜지스터는 상기 제 2 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 2 전위에 따른 상기 제 2 전류를 흘리는 기능을 가지고,상기 제 3 구동 트랜지스터는 상기 제 3 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 1 전위에 따른 상기 제 3 전류를 흘리는 기능을 가지고,상기 제 4 구동 트랜지스터는 상기 제 4 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 2 전위에 따른 상기 제 4 전류를 흘리는 기능을 가지고,상기 제 1 회로는상기 제 1 입력 배선에 제 1 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능과,상기 제 3 입력 배선에 상기 제 1 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 3 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 3 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 3 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 3 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 3 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 2 회로는상기 제 1 입력 배선에 상기 제 1 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능과,상기 제 3 입력 배선에 상기 제 1 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 4 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 3 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 4 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 3 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 4 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 1 전류, 상기 제 2 전류, 상기 제 3 전류, 상기 제 4 전류는 각각 제 1 데이터에 따른 전류량을 가지고,상기 제 1 입력 배선, 상기 제 2 입력 배선, 상기 제 3 입력 배선, 상기 제 4 입력 배선의 각각에 입력되는 상기 제 1 레벨 전위, 상기 제 2 레벨 전위는 제 2 데이터에 따라 결정되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 회로와 제 2 회로를 가지는 반도체 장치로서,상기 제 1 회로는 제 1 유지부와, 제 1 구동 트랜지스터와, 제 3 구동 트랜지스터를 가지고,상기 제 2 회로는 제 2 유지부와, 제 2 구동 트랜지스터와, 제 4 구동 트랜지스터를 가지고,상기 제 1 회로는 제 1 입력 배선, 제 2 입력 배선, 제 3 입력 배선, 제 4 입력 배선, 제 1 배선, 및 제 2 배선에 전기적으로 접속되고,상기 제 2 회로는 상기 제 1 입력 배선, 상기 제 2 입력 배선, 상기 제 3 입력 배선, 상기 제 4 입력 배선, 상기 제 1 배선, 및 상기 제 2 배선에 전기적으로 접속되고,상기 제 1 유지부는 상기 제 1 배선으로부터 상기 제 1 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 1 전류에 따른 제 1 전위를 유지하는 기능을 가지고,상기 제 2 유지부는 상기 제 2 배선으로부터 상기 제 2 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 2 전류에 따른 제 2 전위를 유지하는 기능을 가지고,상기 제 1 구동 트랜지스터는 상기 제 1 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 1 전위에 따른 상기 제 1 전류를 흘리는 기능을 가지고,상기 제 2 구동 트랜지스터는 상기 제 2 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 2 전위에 따른 상기 제 2 전류를 흘리는 기능을 가지고,상기 제 3 구동 트랜지스터는 상기 제 3 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 1 전위에 따른 상기 제 3 전류를 흘리는 기능을 가지고,상기 제 4 구동 트랜지스터는 상기 제 4 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 2 전위에 따른 상기 제 4 전류를 흘리는 기능을 가지고,상기 제 1 회로는제 1 기간에 상기 제 1 입력 배선에 제 1 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능과,제 1 기간에 상기 제 3 입력 배선에 상기 제 1 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 3 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 3 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 3 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 3 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 3 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 2 회로는상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 1 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 2 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능과,상기 제 1 기간에 상기 제 3 입력 배선에 상기 제 1 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 4 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 3 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 4 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 3 입력 배선에 상기 제 2 레벨 전위가 입력되고 또한 상기 제 4 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 4 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 1 전류, 상기 제 2 전류, 상기 제 3 전류, 상기 제 4 전류는 각각 제 1 데이터에 따른 전류량을 가지고,상기 제 1 입력 배선, 상기 제 2 입력 배선, 상기 제 3 입력 배선, 상기 제 4 입력 배선의 각각에 입력되는 상기 제 1 레벨 전위, 상기 제 2 레벨 전위, 및 상기 제 1 기간의 길이는 제 2 데이터에 따라 결정되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제 1 기간은 제 2 기간과 제 3 기간을 가지고,상기 제 1 입력 배선은 상기 제 2 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 2 입력 배선은 상기 제 2 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 3 입력 배선은 상기 제 2 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 4 입력 배선은 상기 제 2 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 1 입력 배선은 상기 제 3 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 2 입력 배선은 상기 제 3 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 3 입력 배선은 상기 제 3 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 4 입력 배선은 상기 제 3 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 3 기간의 길이는 상기 제 2 기간의 길이의 2배인, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,제 3 회로와, 제 4 회로와, 제 5 회로를 가지고,상기 제 3 회로는상기 제 1 배선을 통하여 상기 제 1 회로에 상기 제 1 데이터에 따른 상기 제 1 전류를 공급하는 기능과,상기 제 2 배선을 통하여 상기 제 2 회로에 상기 제 1 데이터에 따른 상기 제 2 전류를 공급하는 기능을 가지고,상기 제 4 회로는상기 제 1 입력 배선에, 상기 제 2 데이터에 따라 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 입력하는 기능과,상기 제 2 입력 배선에, 상기 제 2 데이터에 따라 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 입력하는 기능과,상기 제 3 입력 배선에, 상기 제 2 데이터에 따라 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 입력하는 기능과,상기 제 4 입력 배선에, 상기 제 2 데이터에 따라 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 입력하는 기능을 가지고,상기 제 5 회로는 상기 제 1 배선 및 상기 제 2 배선의 각각으로부터 흐르는 전류를 비교하여 상기 제 5 회로의 출력 단자로부터 상기 제 1 데이터와 상기 제 2 데이터의 곱에 따른 전위를 출력하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 1 회로와 제 2 회로를 가지는 반도체 장치로서,상기 제 1 회로는 제 1 유지부와 제 1 구동 트랜지스터를 가지고,상기 제 2 회로는 제 2 유지부와 제 2 구동 트랜지스터를 가지고,상기 제 1 회로는 제 1 입력 배선 및 제 1 배선에 전기적으로 접속되고,상기 제 2 회로는 상기 제 1 입력 배선 및 제 2 배선에 전기적으로 접속되고,상기 제 1 유지부는 상기 제 1 배선으로부터 상기 제 1 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 1 전류에 따른 제 1 전위를 유지하는 기능을 가지고,상기 제 2 유지부는 상기 제 2 배선으로부터 상기 제 2 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 2 전류에 따른 제 2 전위를 유지하는 기능을 가지고,상기 제 1 구동 트랜지스터는 상기 제 1 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 1 전위에 따른 상기 제 1 전류를 흘리는 기능을 가지고,상기 제 2 구동 트랜지스터는 상기 제 2 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 2 전위에 따른 상기 제 2 전류를 흘리는 기능을 가지고,상기 제 1 회로는상기 제 1 입력 배선에 제 1 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선에 출력하지 않는 기능을 가지고,상기 제 2 회로는상기 제 1 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 1 전류, 상기 제 2 전류는 각각 제 1 데이터에 따른 전류량을 가지고,상기 제 1 입력 배선, 상기 제 2 입력 배선의 각각에 입력되는 상기 제 1 레벨 전위, 상기 제 2 레벨 전위는 제 2 데이터에 따라 결정되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 1 회로와 제 2 회로를 가지는 반도체 장치로서,상기 제 1 회로는 제 1 유지부와 제 1 구동 트랜지스터를 가지고,상기 제 2 회로는 제 2 유지부와 제 2 구동 트랜지스터를 가지고,상기 제 1 회로는 제 1 입력 배선 및 제 1 배선에 전기적으로 접속되고,상기 제 2 회로는 상기 제 1 입력 배선 및 제 2 배선에 전기적으로 접속되고,상기 제 1 유지부는 상기 제 1 배선으로부터 상기 제 1 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 1 전류에 따른 제 1 전위를 유지하는 기능을 가지고,상기 제 2 유지부는 상기 제 2 배선으로부터 상기 제 2 구동 트랜지스터의 소스-드레인 사이에 흐르는 제 2 전류에 따른 제 2 전위를 유지하는 기능을 가지고,상기 제 1 구동 트랜지스터는 상기 제 1 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 1 전위에 따른 상기 제 1 전류를 흘리는 기능을 가지고,상기 제 2 구동 트랜지스터는 상기 제 2 구동 트랜지스터의 소스-드레인 사이에서, 유지된 상기 제 2 전위에 따른 상기 제 2 전류를 흘리는 기능을 가지고,상기 제 1 회로는제 1 기간에 상기 제 1 입력 배선에 제 1 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 제 2 레벨 전위가 입력되었을 때 상기 제 1 전류를 상기 제 1 배선에 출력하지 않는 기능을 가지고,상기 제 2 회로는상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 1 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 기간에 상기 제 1 입력 배선에 상기 제 2 레벨 전위가 입력되었을 때 상기 제 2 전류를 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 1 전류, 상기 제 2 전류는 각각 제 1 데이터에 따른 전류량을 가지고,상기 제 1 입력 배선, 상기 제 2 입력 배선의 각각에 입력되는 상기 제 1 레벨 전위, 상기 제 2 레벨 전위는 제 2 데이터에 따라 결정되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 제 1 기간은 제 2 기간과 제 3 기간을 가지고,상기 제 1 입력 배선은 상기 제 2 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 1 입력 배선은 상기 제 3 기간에서 상기 제 1 회로 및 상기 제 2 회로의 양쪽에 상기 제 1 레벨 전위 또는 상기 제 2 레벨 전위를 인가하는 기능을 가지고,상기 제 3 기간의 길이는 상기 제 2 기간의 길이의 2배인, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,상기 제 1 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량 소자를 가지고,상기 제 2 회로는 제 4 트랜지스터와, 제 5 트랜지스터와, 제 2 용량 소자를 가지고,상기 제 1 유지부는 제 1 트랜지스터와 제 1 용량 소자를 가지고,상기 제 2 유지부는 제 4 트랜지스터와 제 2 용량 소자를 가지고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 1 용량 소자의 제 1 단자와 상기 제 1 구동 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 1 트랜지스터의 제 2 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 1 구동 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 1 배선에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트는 상기 제 1 입력 배선에 전기적으로 접속되고,상기 제 4 트랜지스터의 제 1 단자는 상기 제 2 용량 소자의 제 1 단자와 상기 제 2 구동 트랜지스터의 게이트에 전기적으로 접속되고,상기 제 4 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 2 구동 트랜지스터의 제 1 단자는 상기 제 5 트랜지스터의 제 1 단자에 전기적으로 접속되고,상기 제 5 트랜지스터의 제 2 단자는 상기 제 2 배선에 전기적으로 접속되고,상기 제 5 트랜지스터의 게이트는 상기 제 1 입력 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 전자 기기로서,제 1 항 내지 제 16 항 중 어느 한 항에 따른 반도체 장치와 하우징을 가지고,상기 반도체 장치에 의하여 신경망의 연산을 수행하는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KIMURA, Hajime</engName><name>기무라 하지메</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KUROKAWA, Yoshiyuki</engName><name>구로카와 요시유키</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2019.02.15</priorityApplicationDate><priorityApplicationNumber>JP-P-2019-025723</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2021.08.17</receiptDate><receiptNumber>1-1-2021-0943709-87</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2021.09.16</receiptDate><receiptNumber>1-5-2021-0146898-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.01.26</receiptDate><receiptNumber>1-1-2023-0093885-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.01.26</receiptDate><receiptNumber>1-1-2023-0093886-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2023.02.28</receiptDate><receiptNumber>1-1-2023-0236621-43</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>9-5-2025-0513740-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.07.11</receiptDate><receiptNumber>1-1-2025-0783322-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Extension of Designated Period</documentEngName><documentName>지정기간연장 관련 안내서</documentName><receiptDate>2025.07.17</receiptDate><receiptNumber>1-5-2025-0120415-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.11.07</receiptDate><receiptNumber>1-1-2025-1246689-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName> </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.11.07</receiptDate><receiptNumber>1-1-2025-1246688-73</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020217026023.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e1be20d17a7f1dc6a51c965c7a9a92aca51c84203e71817eb3ed2ebb0bb830d5948fb899d2b6d780c50ca7f936ab4dee1b782cc971ce5022</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7cff19ad0e88654b65ec0de746b4326246e3556fc56924478a76bf06ea4ca1074774dff70a84059d0ef35d6b115967a9a394e4870be32d0d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>