   1                             		.file	"r_gpio_rx.c"
   2                             		.section P,"ax"
   3                             	.Ltext0:
   4                             		.section	.text.R_GPIO_PortWrite,"ax",@progbits
   5                             		.global	_R_GPIO_PortWrite
   7                             	_R_GPIO_PortWrite:
   8                             	.LVL0:
   9                             	.LFB3:
  10                             		.file 1 "../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c"
   1:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
   2:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * DISCLAIMER
   3:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * This software is supplied by Renesas Electronics Corporation and is only intended for use with Re
   4:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * other uses are authorized. This software is owned by Renesas Electronics Corporation and is prote
   5:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * applicable laws, including copyright laws. 
   6:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES REGARDING
   7:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF 
   8:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY DISCLAIM
   9:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS ELECTRONICS CORPORATION NOR ANY OF ITS AF
  10:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * SHALL BE LIABLE FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES FOR ANY RE
  11:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * SOFTWARE, EVEN IF RENESAS OR ITS AFFILIATES HAVE BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
  12:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Renesas reserves the right, without notice, to make changes to this software and to discontinue t
  13:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * this software. By using this software, you agree to the additional terms and conditions found by 
  14:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * following link:
  15:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * http://www.renesas.com/disclaimer 
  16:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *
  17:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Copyright (C) 2013-2023 Renesas Electronics Corporation. All rights reserved.
  18:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  19:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
  20:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * File Name    : r_gpio_rx.c
  21:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Description  : General Purpose Input/Output driver for RX MCUs.
  22:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  23:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
  24:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * History : DD.MM.YYYY Version Description
  25:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 17.07.2013 1.00    First Release
  26:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 21.11.2014 1.40    Added support for RX113
  27:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 02.09.2015 1.50    Added support for RX71M
  28:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         :                    Modified R_GPIO_PinControl to accept GPIO_CMD_DSCR_ENABLE/_DISABLE c
  29:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 01.10.2016 2.10    Added support for RX65N
  30:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         :                    Modified R_GPIO_PinControl to accept GPIO_CMD_DSCR2_ENABLE/_DISABLE 
  31:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 19.12.2016 2.20    Added support for RX24U, RX24T(512KB)
  32:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 21.07.2017 2.30    Added support for RX65N-2M, RX130-512KB.
  33:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 28.09.2018 2.40    Added support for RX66T.
  34:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                              Update according to GSCE Code Checker
  35:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 01.02.2019 2.50    Added support for RX72T, RX65N-64pin
  36:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                              Update according to GSCE Code Checker
  37:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 20.05.2019 3.00    Added support for GNUC and ICCRX.
  38:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 28.06.2019 3.10    Added support RX23W
  39:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 15.08.2019 3.20    Added support RX72M
  40:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 25.11.2019 3.30    Added support RX13T
  41:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                              Modified comment of API function to Doxygen style.
  42:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 30.12.2019 3.40    Added support RX72N, RX66N.
  43:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 15.04.2021 4.10    Updated Doxygen comment.
  44:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 11.11.2021 4.30    Update according to GSCE Code Checker 6.00
  45:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 07.04.2023 4.90    Fixed to comply with GSCE Coding Standards Rev.6.5.0
  46:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *         : 29.05.2023 5.00    Fixed to comply with GSCE Coding Standards Rev.6.5.0
  47:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  48:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  49:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
  50:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** Includes   <System Includes> , "Project Includes"
  51:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  52:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /* Includes board and MCU related header files. */
  53:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #include "platform.h"
  54:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /* Public interface header file for this package. */
  55:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #include "r_gpio_rx_if.h"
  56:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /* Configuration for this package. */
  57:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #include "r_gpio_rx_config.h"
  58:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  59:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
  60:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Macro definitions
  61:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  62:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  63:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
  64:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Typedef definitions
  65:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  66:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /* Different pin output options. */
  67:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** typedef enum
  68:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
  69:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     GPIO_PIN_OUT_CMOS              = 0,
  70:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     GPIO_PIN_OUT_OPEN_DRAIN_N_CHAN = 1,
  71:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     GPIO_PIN_OUT_OPEN_DRAIN_P_CHAN = 2
  72:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } gpio_pin_output_t;
  73:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  74:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
  75:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Private global variables and functions
  76:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  77:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** uint8_t volatile * gpio_port_addr_get (uint8_t volatile * base_addr, uint16_t index);
  78:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** bool               gpio_pin_function_check (uint8_t const * check_array, uint8_t port_number, uint8
  79:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** void               gpio_set_output_type (gpio_port_pin_t pin, gpio_pin_output_t out_type);
  80:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  81:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
  82:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Export global variables
  83:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  84:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
  85:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     extern const uint8_t g_gpio_open_drain_n_support[];
  86:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     extern const uint8_t g_gpio_open_drain_p_support[];
  87:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     extern const uint8_t g_gpio_pull_up_support[];
  88:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     #if defined (GPIO_DSCR_IS_SUPPORTED)
  89:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         extern const uint8_t g_gpio_dscr_support[];
  90:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     #endif
  91:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     #if defined (GPIO_DSCR2_IS_SUPPORTED)
  92:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         extern const uint8_t g_gpio_dscr2_support[];
  93:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     #endif
  94:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
  95:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  96:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
  97:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: R_GPIO_PortWrite
  98:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
  99:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @brief This function writes the levels of all pins on a port.
 100:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] port -  Which port to write to. See Section 2.10.1, Ports.
 101:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] value - The value to write to the port. Each bit corresponds to a pin on the port (e.g
 102:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * will be written to pin 0 on supplied port)
 103:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @details The input value will be written to the specified port. Each bit in the value parameter c
 104:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * on the port. For example, bit 7 of write value corresponds to pin 7, bit 6 corresponds to pin 6, 
 105:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @note In the interest of performance, this function does not automatically check for non-existent
 106:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * port-wide write function is called. It is up to the user’s application to insure that only vali
 107:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *
 108:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** */
 109:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** void R_GPIO_PortWrite(gpio_port_t port, uint8_t value)
 110:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
  11                             		.loc 1 110 1 view -0
 111:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * podr;
  12                             		.loc 1 111 5 view .LVU1
 112:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 113:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* PODR register addresses are incremental in memory starting with PORT0.PODR. Even if a port i
 114:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      * on this MCU, the address is reserved. */
 115:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Get register address. */
 116:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     podr = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_OUTPUT, (uint16_t)port);
  13                             		.loc 1 116 5 view .LVU2
  14                             	.LBB48:
  15                             	.LBI48:
 117:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 118:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Write to the selected port. */
 119:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     *podr = value;
 120:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PortWrite */
 121:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 122:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 123:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: R_GPIO_PortRead
 124:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 125:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @brief This function reads the levels of all pins on a port.
 126:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] port - Which port to read. See Section 2.10.1, Ports.
 127:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @return The value of the port.
 128:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @details The specified port will be read, and the levels for all the pins will be returned. Each 
 129:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * value corresponds to a pin on the port. For example, bit 7 of read value corresponds to pin 7, bi
 130:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * pin 6, and so forth.
 131:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** */
 132:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** uint8_t R_GPIO_PortRead(gpio_port_t port)
 133:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 134:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* PIDR register addresses are incremental in memory starting with PORT0.PIDR. Even if a port i
 135:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      * on this MCU, the address is reserved. */
 136:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 137:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Read the selected port. */
 138:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     return (*gpio_port_addr_get(GPIO_PRV_BASE_ADDR_INPUT, (uint16_t)port));
 139:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PortRead */
 140:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 141:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 142:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: R_GPIO_PortDirectionSet
 143:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 144:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @brief This function sets multiple pins on a port to inputs or outputs at once.
 145:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] port - Which port to use. See Section 2.10.1, Ports.
 146:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] dir - Which direction to use. See Section 2.10.5, Pin Direction.
 147:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] mask - Mask of which pins to change. 1 = set direction, 0 = do not change.
 148:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @details Multiple pins on a port can be set to inputs or outputs at once. Each bit in the mask pa
 149:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * to a pin on the port. For example, bit 7 of mask corresponds to pin 7, bit 6 corresponds to pin 6
 150:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * If a bit is set to 1 then the corresponding pin will be changed to an input or output as specifie
 151:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * parameter. If a bit is set to 0 then the direction of the pin will not be changed.
 152:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @note This function does not allow the user to specify the use of special modes such as input pul
 153:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * open-drain outputs. To enable these modes use the R_GPIO_PinControl() function.
 154:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** */
 155:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** void R_GPIO_PortDirectionSet(gpio_port_t port, gpio_dir_t dir, uint8_t mask)
 156:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 157:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * pdr;
 158:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 159:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* PDR register addresses are incremental in memory starting with PORT0.PDR. Even if a port is 
 160:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      * on this MCU, the address is reserved. */
 161:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Get register address. */
 162:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     pdr = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_DIRECTION, (uint16_t)port);
 163:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 164:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Write to the selected register. & or | based on direction. */
 165:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     if (GPIO_DIRECTION_INPUT == dir)
 166:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 167:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Set value to port */
 168:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         *pdr = (uint8_t)((*pdr) & (~mask));
 169:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 170:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     else
 171:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 172:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Set value to port */
 173:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         *pdr = (uint8_t)((*pdr) | mask);
 174:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 175:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PortDirectionSet */
 176:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 177:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 178:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: R_GPIO_PinWrite
 179:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 180:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @brief This function sets the level of a pin.
 181:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] pin - Which pin to use. See Section 2.10.2, Pins.
 182:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] level - What level to set the pin to.
 183:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @details Pins can either be set as high (‘1’) or low (‘0’).
 184:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** */
 185:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** void R_GPIO_PinWrite(gpio_port_pin_t pin, gpio_level_t level)
 186:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 187:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * podr;
 188:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 189:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* PODR register addresses are incremental in memory starting with PORT0.PODR. Even if a port i
 190:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      * on this MCU, the address is reserved. */
 191:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Get register address. */
 192:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     podr = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_OUTPUT, (uint16_t)pin);
 193:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 194:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Write to the selected bit. & or | based on direction. */
 195:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     if (GPIO_LEVEL_LOW == level)
 196:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 197:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Set value to port */
 198:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         *podr = (uint8_t)((*podr) & (~(1 << (pin & 0x00FFu))));
 199:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 200:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     else
 201:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 202:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Set value to port */
 203:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         *podr = (uint8_t)((*podr) | (1 << (pin & 0x00FFu)));
 204:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 205:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PinWrite */
 206:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 207:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 208:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: R_GPIO_PinRead
 209:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 210:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @brief This function reads the level of a pin.
 211:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] pin - Which pin to use. See Section 2.10.2, Pins.
 212:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @return The level of the specified pin.
 213:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @details The specified pin will be read and the level returned.
 214:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** */
 215:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** gpio_level_t R_GPIO_PinRead(gpio_port_pin_t pin)
 216:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 217:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * pidr;
 218:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 219:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* PIDR register addresses are incremental in memory starting with PORT0.PODR. Even if a port i
 220:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      * on this MCU, the address is reserved. */
 221:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Get register address. */
 222:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     pidr = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_INPUT, (uint16_t)pin);
 223:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 224:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Mask to get the individual bit. */
 225:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     if (((*pidr) & (1 << (pin & 0x00FFu))) != 0)
 226:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 227:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         return GPIO_LEVEL_HIGH;
 228:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 229:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     else
 230:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 231:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         return GPIO_LEVEL_LOW;
 232:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 233:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PinRead */
 234:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 235:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 236:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: R_GPIO_PinDirectionSet
 237:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 238:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @brief This function sets the direction (input/output) of a pin.
 239:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] pin - Which pin to use. See Section 2.10.2, Pins.
 240:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] dir - Which direction to use for this pin. See Section 2.10.5, Pin Direction.
 241:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @details This function sets pins as inputs or outputs. For enabling other settings such as open-d
 242:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * internal pull-ups see the R_GPIO_PinControl() function.
 243:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** */
 244:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** void R_GPIO_PinDirectionSet(gpio_port_pin_t pin, gpio_dir_t dir)
 245:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 246:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * pdr;
 247:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 248:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* PDR register addresses are incremental in memory starting with PORT0.PDR. Even if a port is 
 249:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      * on this MCU, the address is reserved. */
 250:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Get register address. */
 251:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     pdr = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_DIRECTION, (uint16_t)pin);
 252:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 253:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Write to the selected bit. & or | based on direction. */
 254:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     if (GPIO_DIRECTION_INPUT == dir)
 255:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 256:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Casting port address to uint8_t type
 257:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****          * and set value to port address */
 258:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         *pdr = (uint8_t)((*pdr) & (~(1 << (pin & 0x00FFu))));
 259:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 260:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     else
 261:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 262:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Casting port address to uint8_t type
 263:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****          * and set value to port address */
 264:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         *pdr = (uint8_t)((*pdr) | (1 << (pin & 0x00FFu)));
 265:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 266:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PinDirectionSet */
 267:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 268:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 269:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: R_GPIO_PinControl
 270:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 271:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @brief This function allows the user to control various settings of a pin.
 272:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] pin -Which pin to use. See Section 2.10.2, Pins
 273:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @param[in] cmd - Which command to execute for this pin. See Section 2.10.6, Control Commands for 
 274:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @retval [GPIO_SUCCESS]            Successful; pin modified as specified by command.
 275:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @retval [GPIO_ERR_INVALID_MODE]   Error; this pin does not support the specified option.
 276:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @retval [GPIO_ERR_INVALID_CMD]    Error; the input command is not supported.
 277:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @details Depending on the MCU, pins have various settings that can be configured other than the d
 278:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * output level. Some examples include enabling open-drain outputs, internal pull-ups, and changing 
 279:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * levels. These features vary per chip which means that the options for this function will also var
 280:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @note User should not configure the DSCR bit corresponding to a pin whose drive capacity is fixed
 281:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * GPIO_ERR_INVALID_MODE would be returned.
 282:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** */
 283:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** gpio_err_t R_GPIO_PinControl(gpio_port_pin_t pin, gpio_cmd_t cmd)
 284:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 285:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     gpio_err_t         err;
 286:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * addr;
 287:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t            pin_number;
 288:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 289:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 290:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t port_number;
 291:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 292:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Get port number */
 293:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     port_number = (uint8_t)(pin >> 8);
 294:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 295:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     err = GPIO_SUCCESS;
 297:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 298:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Get pin number */
 299:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     pin_number = (uint8_t)(pin & 0x00FFu);
 300:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 301:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     switch (cmd)
 302:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 303:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 304:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if defined (GPIO_DSCR_IS_SUPPORTED)
 305:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_DSCR_ENABLE:
 306:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 307:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 308:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             if (false == gpio_pin_function_check(&g_gpio_dscr_support[0], port_number, pin_number))
 309:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 310:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 err = GPIO_ERR_INVALID_MODE;
 311:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 312:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             }
 313:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 314:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get pin's address */
 315:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             addr = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_DSCR, (uint16_t)pin);
 316:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 317:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get value at pin's address */
 318:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             *addr = (uint8_t)((*addr) | (1 << pin_number));
 319:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 320:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 321:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_DSCR_DISABLE:
 322:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 323:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 324:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             if (false == gpio_pin_function_check(&g_gpio_dscr_support[0], port_number, pin_number))
 325:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 326:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 err = GPIO_ERR_INVALID_MODE;
 327:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 328:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             }
 329:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 330:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get pin's address */
 331:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             addr   = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_DSCR, (uint16_t)pin);
 332:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 333:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get value at pin's address */
 334:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             *addr   = (uint8_t)((*addr) & (~(1 << pin_number)));
 335:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 336:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 337:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif /* defined GPIO_DSCR_IS_SUPPORTED */
 338:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if defined (GPIO_DSCR2_IS_SUPPORTED)
 339:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_DSCR2_ENABLE:
 340:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 341:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 342:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             if (false == gpio_pin_function_check(&g_gpio_dscr2_support[0], port_number, pin_number)
 343:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 344:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 err = GPIO_ERR_INVALID_MODE;
 345:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 346:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             }
 347:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 348:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get pin's address */
 349:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             addr   = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_DSCR2, (uint16_t)pin);
 350:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 351:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Set value to pin */
 352:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             *addr   = (uint8_t)((*addr) | (1 << pin_number));
 353:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 354:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 355:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 356:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_DSCR2_DISABLE:
 357:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 358:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 359:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             if (false == gpio_pin_function_check(&g_gpio_dscr2_support[0], port_number, pin_number)
 360:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 361:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 err = GPIO_ERR_INVALID_MODE;
 362:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 363:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             }
 364:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 365:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get pin's address */
 366:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             addr   = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_DSCR2, (uint16_t)pin);
 367:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 368:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Set value to pin */
 369:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             *addr   = (uint8_t)((*addr) & (~(1 << pin_number)));
 370:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 371:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 372:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif /* defined GPIO_DSCR2_IS_SUPPORTED */
 373:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_ASSIGN_TO_GPIO:
 374:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 375:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get pin's address */
 376:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             addr   = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_MODE, (uint16_t)pin);
 377:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 378:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Set value to pin */
 379:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             *addr  = (uint8_t)((*addr) & (~(1 << pin_number)));
 380:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 381:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 382:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 383:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_ASSIGN_TO_PERIPHERAL:
 384:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 385:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get pin's address */
 386:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             addr   = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_MODE, (uint16_t)pin);
 387:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 388:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Set value to pin */
 389:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             *addr  = (uint8_t)((*addr) | (1 << pin_number));
 390:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 391:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 392:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 393:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_IN_PULL_UP_DISABLE:
 394:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 395:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 396:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             if (false == gpio_pin_function_check(&g_gpio_pull_up_support[0], port_number, pin_numbe
 397:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 398:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 err = GPIO_ERR_INVALID_MODE;
 399:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 400:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             }
 401:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 402:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get pin's address */
 403:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             addr   = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_PULL_UP, (uint16_t)pin);
 404:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 405:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Set value to pin */
 406:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             *addr  = (uint8_t)((*addr) & (~(1 << pin_number)));
 407:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 408:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 409:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 410:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_IN_PULL_UP_ENABLE:
 411:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 412:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 413:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             if (false == gpio_pin_function_check(&g_gpio_pull_up_support[0], port_number, pin_numbe
 414:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 415:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 err = GPIO_ERR_INVALID_MODE;
 416:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 417:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             }
 418:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 419:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Get pin's address */
 420:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             addr   = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_PULL_UP, (uint16_t)pin);
 421:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 422:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             /* Set value to pin */
 423:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             *addr  = (uint8_t)((*addr) | (1 << pin_number));
 424:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 425:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 426:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 427:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_OUT_CMOS:
 428:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 429:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             gpio_set_output_type(pin, GPIO_PIN_OUT_CMOS);
 430:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 431:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 432:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 433:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 434:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_OUT_OPEN_DRAIN_N_CHAN:
 435:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 436:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 437:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             if (false == gpio_pin_function_check(&g_gpio_open_drain_n_support[0], port_number, pin_
 438:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 439:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 err = GPIO_ERR_INVALID_MODE;
 440:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 441:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             }
 442:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 443:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 444:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             gpio_set_output_type(pin, GPIO_PIN_OUT_OPEN_DRAIN_N_CHAN);
 445:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 446:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 447:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 448:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         case GPIO_CMD_OUT_OPEN_DRAIN_P_CHAN:
 449:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 450:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 451:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             if (false == gpio_pin_function_check(&g_gpio_open_drain_p_support[0], port_number, pin_
 452:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 453:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 err = GPIO_ERR_INVALID_MODE;
 454:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 455:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             }
 456:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 457:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             gpio_set_output_type(pin, GPIO_PIN_OUT_OPEN_DRAIN_P_CHAN);
 458:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 459:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 460:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 461:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 462:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         default:
 463:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         {
 464:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             err = GPIO_ERR_INVALID_CMD;
 465:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 466:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 467:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 468:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 469:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     return err;
 470:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PinControl */
 471:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 472:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 473:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: R_GPIO_GetVersion
 474:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 475:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @brief Returns the current version of this API.
 476:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @return  Version of this API.
 477:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * @details This function will return the version of the currently running API. The version number i
 478:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * the top 2 bytes are the major version number and the bottom 2 bytes are the minor version number.
 479:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Version 4.25 would be returned as 0x00040019.
 480:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** */
 481:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** uint32_t R_GPIO_GetVersion(void)
 482:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 483:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* These version macros are defined in r_gpio_rx_if.h. */
 484:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     return ((((uint32_t)GPIO_RX_VERSION_MAJOR) << 16) | (uint32_t)GPIO_RX_VERSION_MINOR);
 485:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_GetVersion */
 486:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 487:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 488:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: gpio_port_addr_get
 489:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Description  : Get the address for a port register based on a base port register address.
 490:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Arguments    : base_addr -
 491:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    First port register of this type (e.g. &PORT0.PODR.BYTE)
 492:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                index -
 493:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    Index off the base. (e.g. for PORT4 it would be 0x0400)
 494:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Return Value : Address of the register that was requested
 495:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 496:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 497:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** R_BSP_PRAGMA_INLINE (gpio_port_addr_get)
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** uint8_t volatile * gpio_port_addr_get(uint8_t volatile * base_addr, uint16_t index)
  16                             		.loc 1 498 20 view .LVU3
  17                             	.LBB49:
 499:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 500:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Add port number to 'index' to correct register. */
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     return (uint8_t volatile *)((((uint32_t)index >> 8) & 0x000000FFuL) + (uint32_t)base_addr);
  18                             		.loc 1 501 5 view .LVU4
  19                             		.loc 1 501 57 is_stmt 0 view .LVU5
  20 0000 5F 11                   		movu.W	r1, r1
  21                             	.LVL1:
  22                             		.loc 1 501 57 view .LVU6
  23 0002 68 81                   		shlr	#8, r1
  24                             	.LVL2:
  25                             		.loc 1 501 73 view .LVU7
  26 0004 73 11 20 C0 08          		add	#0x8c020, r1
  27                             	.LVL3:
  28                             		.loc 1 501 73 view .LVU8
  29                             	.LBE49:
  30                             	.LBE48:
 119:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PortWrite */
  31                             		.loc 1 119 5 is_stmt 1 view .LVU9
 119:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PortWrite */
  32                             		.loc 1 119 11 is_stmt 0 view .LVU10
  33 0009 C3 12                   		mov.B	r2, [r1]
 120:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  34                             		.loc 1 120 1 view .LVU11
  35 000b 02                      		rts
  36                             	.LFE3:
  38                             		.section	.text.R_GPIO_PortRead,"ax",@progbits
  39                             		.global	_R_GPIO_PortRead
  41                             	_R_GPIO_PortRead:
  42                             	.LVL4:
  43                             	.LFB4:
 133:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* PIDR register addresses are incremental in memory starting with PORT0.PIDR. Even if a port i
  44                             		.loc 1 133 1 is_stmt 1 view -0
 138:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PortRead */
  45                             		.loc 1 138 5 view .LVU13
  46                             	.LBB50:
  47                             	.LBI50:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
  48                             		.loc 1 498 20 view .LVU14
  49                             	.LBB51:
  50                             		.loc 1 501 5 view .LVU15
  51                             		.loc 1 501 57 is_stmt 0 view .LVU16
  52 0000 5F 11                   		movu.W	r1, r1
  53                             	.LVL5:
  54                             		.loc 1 501 57 view .LVU17
  55 0002 68 81                   		shlr	#8, r1
  56                             	.LVL6:
  57                             		.loc 1 501 73 view .LVU18
  58 0004 73 11 40 C0 08          		add	#0x8c040, r1
  59                             	.LVL7:
  60                             		.loc 1 501 73 view .LVU19
  61                             	.LBE51:
  62                             	.LBE50:
 138:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PortRead */
  63                             		.loc 1 138 13 view .LVU20
  64 0009 CC 11                   		mov.B	[r1], r1
 139:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  65                             		.loc 1 139 1 view .LVU21
  66 000b 5B 11                   		movu.B	r1, r1
  67 000d 02                      		rts
  68                             	.LFE4:
  70                             		.section	.text.R_GPIO_PortDirectionSet,"ax",@progbits
  71                             		.global	_R_GPIO_PortDirectionSet
  73                             	_R_GPIO_PortDirectionSet:
  74                             	.LVL8:
  75                             	.LFB5:
 156:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * pdr;
  76                             		.loc 1 156 1 is_stmt 1 view -0
 157:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  77                             		.loc 1 157 5 view .LVU23
 162:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
  78                             		.loc 1 162 5 view .LVU24
  79                             	.LBB52:
  80                             	.LBI52:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
  81                             		.loc 1 498 20 view .LVU25
  82                             	.LBB53:
  83                             		.loc 1 501 5 view .LVU26
  84                             		.loc 1 501 57 is_stmt 0 view .LVU27
  85 0000 5F 11                   		movu.W	r1, r1
  86                             	.LVL9:
  87                             		.loc 1 501 57 view .LVU28
  88 0002 68 81                   		shlr	#8, r1
  89                             	.LVL10:
  90                             		.loc 1 501 73 view .LVU29
  91 0004 73 11 00 C0 08          		add	#0x8c000, r1
  92                             	.LVL11:
  93                             		.loc 1 501 73 view .LVU30
  94                             	.LBE53:
  95                             	.LBE52:
 165:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
  96                             		.loc 1 165 5 is_stmt 1 view .LVU31
 165:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
  97                             		.loc 1 165 8 is_stmt 0 view .LVU32
  98 0009 61 02                   		cmp	#0, r2
  99 000b 1A                      		bne	.L4
 168:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 100                             		.loc 1 168 9 is_stmt 1 view .LVU33
 168:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 101                             		.loc 1 168 27 is_stmt 0 view .LVU34
 102 000c CC 15                   		mov.B	[r1], r5
 168:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 103                             		.loc 1 168 33 view .LVU35
 104 000e 7E 03                   		not	r3
 105                             	.LVL12:
 168:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 106                             		.loc 1 168 33 view .LVU36
 107 0010 53 53                   		and	r5, r3
 168:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 108                             		.loc 1 168 14 view .LVU37
 109 0012 C3 13                   		mov.B	r3, [r1]
 110 0014 02                      		rts
 111                             	.LVL13:
 112                             	.L4:
 173:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 113                             		.loc 1 173 9 is_stmt 1 view .LVU38
 173:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 114                             		.loc 1 173 27 is_stmt 0 view .LVU39
 115 0015 CC 15                   		mov.B	[r1], r5
 173:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 116                             		.loc 1 173 16 view .LVU40
 117 0017 57 53                   		or	r5, r3
 118                             	.LVL14:
 173:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 119                             		.loc 1 173 14 view .LVU41
 120 0019 C3 13                   		mov.B	r3, [r1]
 175:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 121                             		.loc 1 175 1 view .LVU42
 122 001b 02                      		rts
 123                             	.LFE5:
 125                             		.section	.text.R_GPIO_PinWrite,"ax",@progbits
 126                             		.global	_R_GPIO_PinWrite
 128                             	_R_GPIO_PinWrite:
 129                             	.LVL15:
 130                             	.LFB6:
 186:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * podr;
 131                             		.loc 1 186 1 is_stmt 1 view -0
 187:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 132                             		.loc 1 187 5 view .LVU44
 192:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 133                             		.loc 1 192 5 view .LVU45
 134                             	.LBB54:
 135                             	.LBI54:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 136                             		.loc 1 498 20 view .LVU46
 137                             	.LBB55:
 138                             		.loc 1 501 5 view .LVU47
 139                             		.loc 1 501 57 is_stmt 0 view .LVU48
 140 0000 5F 15                   		movu.W	r1, r5
 141 0002 68 85                   		shlr	#8, r5
 142                             		.loc 1 501 73 view .LVU49
 143 0004 73 55 20 C0 08          		add	#0x8c020, r5
 144                             	.LVL16:
 145                             		.loc 1 501 73 view .LVU50
 146                             	.LBE55:
 147                             	.LBE54:
 195:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 148                             		.loc 1 195 5 is_stmt 1 view .LVU51
 195:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 149                             		.loc 1 195 8 is_stmt 0 view .LVU52
 150 0009 61 02                   		cmp	#0, r2
 151 000b 21 14                   		bne	.L7
 198:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 152                             		.loc 1 198 9 is_stmt 1 view .LVU53
 198:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 153                             		.loc 1 198 28 is_stmt 0 view .LVU54
 154 000d CC 53                   		mov.B	[r5], r3
 198:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 155                             		.loc 1 198 50 view .LVU55
 156 000f 76 21 FF 00             		and #0xff, r1
 157                             	.LVL17:
 198:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 158                             		.loc 1 198 42 view .LVU56
 159 0013 66 14                   		mov.L	#1, r4
 160 0015 FD 62 14                		shll	r1, r4
 198:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 161                             		.loc 1 198 35 view .LVU57
 162 0018 7E 04                   		not	r4
 163 001a 53 34                   		and	r3, r4
 198:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 164                             		.loc 1 198 15 view .LVU58
 165 001c C3 54                   		mov.B	r4, [r5]
 166 001e 02                      		rts
 167                             	.LVL18:
 168                             	.L7:
 203:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 169                             		.loc 1 203 9 is_stmt 1 view .LVU59
 203:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 170                             		.loc 1 203 48 is_stmt 0 view .LVU60
 171 001f 76 21 FF 00             		and #0xff, r1
 172                             	.LVL19:
 203:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 173                             		.loc 1 203 35 view .LVU61
 174 0023 FC 60 51                		bset	r1, [r5].B
 205:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 175                             		.loc 1 205 1 view .LVU62
 176 0026 02                      		rts
 177                             	.LFE6:
 179                             		.section	.text.R_GPIO_PinRead,"ax",@progbits
 180                             		.global	_R_GPIO_PinRead
 182                             	_R_GPIO_PinRead:
 183                             	.LVL20:
 184                             	.LFB7:
 216:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * pidr;
 185                             		.loc 1 216 1 is_stmt 1 view -0
 217:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 186                             		.loc 1 217 5 view .LVU64
 222:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 187                             		.loc 1 222 5 view .LVU65
 188                             	.LBB56:
 189                             	.LBI56:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 190                             		.loc 1 498 20 view .LVU66
 191                             	.LBB57:
 192                             		.loc 1 501 5 view .LVU67
 193                             		.loc 1 501 57 is_stmt 0 view .LVU68
 194 0000 5F 15                   		movu.W	r1, r5
 195 0002 68 85                   		shlr	#8, r5
 196                             		.loc 1 501 73 view .LVU69
 197 0004 73 55 40 C0 08          		add	#0x8c040, r5
 198                             	.LVL21:
 199                             		.loc 1 501 73 view .LVU70
 200                             	.LBE57:
 201                             	.LBE56:
 225:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 202                             		.loc 1 225 5 is_stmt 1 view .LVU71
 225:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 203                             		.loc 1 225 11 is_stmt 0 view .LVU72
 204 0009 CC 55                   		mov.B	[r5], r5
 205                             	.LVL22:
 225:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 206                             		.loc 1 225 11 view .LVU73
 207 000b 5B 55                   		movu.B	r5, r5
 225:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 208                             		.loc 1 225 31 view .LVU74
 209 000d 76 21 FF 00             		and #0xff, r1
 210                             	.LVL23:
 225:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 211                             		.loc 1 225 44 view .LVU75
 212 0011 FD 61 15                		shar	r1, r5
 225:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 213                             		.loc 1 225 8 view .LVU76
 214 0014 FD 74 C5 01             		tst	#1, r5
 215 0018 14                      		beq	.L11
 227:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 216                             		.loc 1 227 16 view .LVU77
 217 0019 66 11                   		mov.L	#1, r1
 218 001b 02                      		rts
 219                             	.L11:
 231:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 220                             		.loc 1 231 16 view .LVU78
 221 001c 66 01                   		mov.L	#0, r1
 233:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 222                             		.loc 1 233 1 view .LVU79
 223 001e 02                      		rts
 224                             	.LFE7:
 226                             		.section	.text.R_GPIO_PinDirectionSet,"ax",@progbits
 227                             		.global	_R_GPIO_PinDirectionSet
 229                             	_R_GPIO_PinDirectionSet:
 230                             	.LVL24:
 231                             	.LFB8:
 245:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * pdr;
 232                             		.loc 1 245 1 is_stmt 1 view -0
 246:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 233                             		.loc 1 246 5 view .LVU81
 251:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 234                             		.loc 1 251 5 view .LVU82
 235                             	.LBB58:
 236                             	.LBI58:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 237                             		.loc 1 498 20 view .LVU83
 238                             	.LBB59:
 239                             		.loc 1 501 5 view .LVU84
 240                             		.loc 1 501 57 is_stmt 0 view .LVU85
 241 0000 5F 15                   		movu.W	r1, r5
 242 0002 68 85                   		shlr	#8, r5
 243                             		.loc 1 501 73 view .LVU86
 244 0004 73 55 00 C0 08          		add	#0x8c000, r5
 245                             	.LVL25:
 246                             		.loc 1 501 73 view .LVU87
 247                             	.LBE59:
 248                             	.LBE58:
 254:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 249                             		.loc 1 254 5 is_stmt 1 view .LVU88
 254:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 250                             		.loc 1 254 8 is_stmt 0 view .LVU89
 251 0009 61 02                   		cmp	#0, r2
 252 000b 21 14                   		bne	.L13
 258:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 253                             		.loc 1 258 9 is_stmt 1 view .LVU90
 258:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 254                             		.loc 1 258 27 is_stmt 0 view .LVU91
 255 000d CC 53                   		mov.B	[r5], r3
 258:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 256                             		.loc 1 258 48 view .LVU92
 257 000f 76 21 FF 00             		and #0xff, r1
 258                             	.LVL26:
 258:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 259                             		.loc 1 258 40 view .LVU93
 260 0013 66 14                   		mov.L	#1, r4
 261 0015 FD 62 14                		shll	r1, r4
 258:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 262                             		.loc 1 258 33 view .LVU94
 263 0018 7E 04                   		not	r4
 264 001a 53 34                   		and	r3, r4
 258:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 265                             		.loc 1 258 14 view .LVU95
 266 001c C3 54                   		mov.B	r4, [r5]
 267 001e 02                      		rts
 268                             	.LVL27:
 269                             	.L13:
 264:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 270                             		.loc 1 264 9 is_stmt 1 view .LVU96
 264:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 271                             		.loc 1 264 46 is_stmt 0 view .LVU97
 272 001f 76 21 FF 00             		and #0xff, r1
 273                             	.LVL28:
 264:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 274                             		.loc 1 264 33 view .LVU98
 275 0023 FC 60 51                		bset	r1, [r5].B
 266:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 276                             		.loc 1 266 1 view .LVU99
 277 0026 02                      		rts
 278                             	.LFE8:
 280                             		.section	.text.R_GPIO_GetVersion,"ax",@progbits
 281                             		.global	_R_GPIO_GetVersion
 283                             	_R_GPIO_GetVersion:
 284                             	.LFB10:
 482:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* These version macros are defined in r_gpio_rx_if.h. */
 285                             		.loc 1 482 1 is_stmt 1 view -0
 484:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_GetVersion */
 286                             		.loc 1 484 5 view .LVU101
 485:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 287                             		.loc 1 485 1 is_stmt 0 view .LVU102
 288 0000 FB 1E 00 00 05          		mov.L	#0x50000, r1
 289 0005 02                      		rts
 290                             	.LFE10:
 292                             		.section	.text.gpio_port_addr_get,"ax",@progbits
 293                             		.global	_gpio_port_addr_get
 295                             	_gpio_port_addr_get:
 296                             	.LVL29:
 297                             	.LFB11:
 499:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Add port number to 'index' to correct register. */
 298                             		.loc 1 499 1 is_stmt 1 view -0
 299                             		.loc 1 501 5 view .LVU104
 300                             		.loc 1 501 57 is_stmt 0 view .LVU105
 301 0000 5F 22                   		movu.W	r2, r2
 302                             		.loc 1 501 57 view .LVU106
 303 0002 68 82                   		shlr	#8, r2
 304                             	.LVL30:
 502:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 305                             		.loc 1 502 1 view .LVU107
 306 0004 4B 21                   		add	r2, r1
 307                             	.LVL31:
 308                             		.loc 1 502 1 view .LVU108
 309 0006 02                      		rts
 310                             	.LFE11:
 312                             		.section	.text.gpio_pin_function_check,"ax",@progbits
 313                             		.global	_gpio_pin_function_check
 315                             	_gpio_pin_function_check:
 316                             	.LVL32:
 317                             	.LFB12:
 503:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 504:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #if (GPIO_CFG_PARAM_CHECKING_ENABLE == 1)
 505:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 506:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: gpio_pin_function_check
 507:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Description  : Checks to see if a pin supports a certain function.
 508:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Arguments    : check_array -
 509:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    Which support array to use.
 510:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                port_number -
 511:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    Which port to use.
 512:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                pin_number -
 513:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    Which pin to use.
 514:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Return Value : true -
 515:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    Functionality is supported on this pin.
 516:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                false -
 517:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    Functionality is not supported on this pin.
 518:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 519:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** R_BSP_PRAGMA_INLINE (gpio_pin_function_check)
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** bool gpio_pin_function_check(uint8_t const * check_array, uint8_t port_number, uint8_t pin_number)
 521:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 318                             		.loc 1 521 1 is_stmt 1 view -0
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     if ((check_array[port_number] & (1 << pin_number)) != 0)
 319                             		.loc 1 522 5 view .LVU110
 320                             		.loc 1 522 21 is_stmt 0 view .LVU111
 321 0000 5B 22                   		movu.B	r2, r2
 322                             		.loc 1 522 21 view .LVU112
 323 0002 FE C2 15                		movu.B	[r2,r1], r5
 324                             		.loc 1 522 56 view .LVU113
 325 0005 5B 33                   		movu.B	r3, r3
 326                             		.loc 1 522 56 view .LVU114
 327 0007 FD 61 35                		shar	r3, r5
 328                             		.loc 1 522 8 view .LVU115
 329 000a FD 74 C5 01             		tst	#1, r5
 330 000e 16                      		beq	.L19
 523:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 524:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         return true;
 331                             		.loc 1 524 16 view .LVU116
 332 000f 66 11                   		mov	#1, r1
 333                             	.LVL33:
 334                             	.L18:
 525:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 526:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     else
 527:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 528:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         return false;
 529:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 530:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_pin_function_check */
 335                             		.loc 1 530 1 view .LVU117
 336 0011 64 11                   		and #1, r1
 337 0013 02                      		rts
 338                             	.LVL34:
 339                             	.L19:
 528:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 340                             		.loc 1 528 16 view .LVU118
 341 0014 66 01                   		mov	#0, r1
 342                             	.LVL35:
 528:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 343                             		.loc 1 528 16 view .LVU119
 344 0016 2E FB                   		bra	.L18
 345                             	.LFE12:
 347                             		.section	.text.gpio_set_output_type,"ax",@progbits
 348                             		.global	_gpio_set_output_type
 350                             	_gpio_set_output_type:
 351                             	.LVL36:
 352                             	.LFB13:
 531:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 532:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 533:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** /**************************************************************************************************
 534:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Function Name: gpio_set_output_type
 535:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Description  : Configures pin output type (e.g. CMOS, open-drain)
 536:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Arguments    : pin -
 537:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    Which pin to change output type for
 538:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                out_type -
 539:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** *                    What output type to use for this pin
 540:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** * Return Value : None
 541:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** ***************************************************************************************************
 542:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** void gpio_set_output_type(gpio_port_pin_t pin, gpio_pin_output_t out_type)
 543:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 353                             		.loc 1 543 1 is_stmt 1 view -0
 544:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * addr;
 354                             		.loc 1 544 5 view .LVU121
 545:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t            pin_number;
 355                             		.loc 1 545 5 view .LVU122
 546:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t            bit_offset;
 356                             		.loc 1 546 5 view .LVU123
 547:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 548:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Get pin number */
 549:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     pin_number = (uint8_t)(pin & 0x00FFu);
 357                             		.loc 1 549 5 view .LVU124
 550:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 551:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* 'pin' is multiplied by 2 because the ODR0 and ODR1 registers are staggered. This means that 
 552:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      * and PORT1.ODR0 are separated by 2 bytes instead of 1 as with the other port registers. */
 553:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     addr   = gpio_port_addr_get(GPIO_PRV_BASE_ADDR_OUT_TYPE, (uint16_t)(((uint16_t)pin) *2));
 358                             		.loc 1 553 5 view .LVU125
 359                             		.loc 1 553 14 is_stmt 0 view .LVU126
 360 0000 FF 25 11                		add	r1, r1, r5
 361                             	.LVL37:
 362                             	.LBB60:
 363                             	.LBI60:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 364                             		.loc 1 498 20 is_stmt 1 view .LVU127
 365                             	.LBB61:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 366                             		.loc 1 501 5 view .LVU128
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 367                             		.loc 1 501 57 is_stmt 0 view .LVU129
 368 0003 5F 55                   		movu.W	r5, r5
 369                             	.LVL38:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 370                             		.loc 1 501 57 view .LVU130
 371 0005 68 85                   		shlr	#8, r5
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 372                             		.loc 1 501 73 view .LVU131
 373 0007 73 55 80 C0 08          		add	#0x8c080, r5
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 374                             		.loc 1 501 12 view .LVU132
 375 000c EF 54                   		mov.L	r5, r4
 376                             	.LVL39:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 377                             		.loc 1 501 12 view .LVU133
 378                             	.LBE61:
 379                             	.LBE60:
 554:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 555:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* ODR bit fields are 2-bits a piece. This means bits 0-3 are in the 1st byte (ODR0) and bits 4
 556:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      * the 2nd byte (ODR1).
 557:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****      */
 558:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     if (pin_number > 3)
 380                             		.loc 1 558 5 is_stmt 1 view .LVU134
 381                             		.loc 1 558 8 is_stmt 0 view .LVU135
 382 000e 5B 13                   		movu.B	r1, r3
 383 0010 61 33                   		cmp	#3, r3
 384 0012 25 27                   		bleu	.L21
 559:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 560:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Bit field is in ODR1. Increment address by 1 for ODR1 register for this port. */
 561:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         addr += 1;
 385                             		.loc 1 561 9 is_stmt 1 view .LVU136
 386                             		.loc 1 561 14 is_stmt 0 view .LVU137
 387 0014 71 54 01                		add	#1, r5, r4
 388                             	.LVL40:
 562:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 563:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Subtract 4 from pin number since pins 4-7 are stored in ODR1 which is an 8-bit register.
 564:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****          * Multiple pin number by 2 since each pin is represented by 2 bits.
 565:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****          */
 566:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         bit_offset = (uint8_t)((pin_number - 4) *2);
 389                             		.loc 1 566 9 is_stmt 1 view .LVU138
 390                             		.loc 1 566 22 is_stmt 0 view .LVU139
 391 0017 71 11 7C                		add	#0x7c, r1
 392                             	.LVL41:
 393                             		.loc 1 566 20 view .LVU140
 394 001a 4B 11                   		add	r1, r1
 395                             	.LVL42:
 396                             	.L22:
 567:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 568:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     else
 569:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 570:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         /* Multiple pin number by 2 since each pin is represented by 2 bits. */
 571:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         bit_offset = (uint8_t)(pin_number *2);
 572:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 573:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 574:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Clear the bits we intend to change. */
 575:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     *addr = (uint8_t)((*addr) & (~(3 << bit_offset)));
 397                             		.loc 1 575 5 is_stmt 1 view .LVU141
 398                             		.loc 1 575 24 is_stmt 0 view .LVU142
 399 001c CC 43                   		mov.B	[r4], r3
 400                             		.loc 1 575 38 view .LVU143
 401 001e 5B 11                   		movu.B	r1, r1
 402                             		.loc 1 575 38 view .LVU144
 403 0020 66 35                   		mov.L	#3, r5
 404 0022 FD 62 15                		shll	r1, r5
 405                             		.loc 1 575 31 view .LVU145
 406 0025 7E 05                   		not	r5
 407 0027 53 35                   		and	r3, r5
 408                             		.loc 1 575 11 view .LVU146
 409 0029 C3 45                   		mov.B	r5, [r4]
 576:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 577:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     /* Set the bits again if needed. */
 578:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     *addr = (uint8_t)((*addr) | (((uint8_t)out_type) << bit_offset));
 410                             		.loc 1 578 5 is_stmt 1 view .LVU147
 411                             		.loc 1 578 24 is_stmt 0 view .LVU148
 412 002b CC 45                   		mov.B	[r4], r5
 413                             		.loc 1 578 35 view .LVU149
 414 002d 76 22 FF 00             		and #0xff, r2
 415                             	.LVL43:
 416                             		.loc 1 578 54 view .LVU150
 417 0031 FD 62 12                		shll	r1, r2
 418                             		.loc 1 578 31 view .LVU151
 419 0034 57 52                   		or	r5, r2
 420                             		.loc 1 578 11 view .LVU152
 421 0036 C3 42                   		mov.B	r2, [r4]
 579:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_set_output_type */
 422                             		.loc 1 579 1 view .LVU153
 423 0038 02                      		rts
 424                             	.LVL44:
 425                             	.L21:
 571:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 426                             		.loc 1 571 9 is_stmt 1 view .LVU154
 571:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 427                             		.loc 1 571 20 is_stmt 0 view .LVU155
 428 0039 4B 11                   		add	r1, r1
 429                             	.LVL45:
 571:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     }
 430                             		.loc 1 571 20 view .LVU156
 431 003b 2E E1                   		bra	.L22
 432                             	.LFE13:
 434                             		.section	.text.R_GPIO_PinControl,"ax",@progbits
 435                             		.global	_R_GPIO_PinControl
 437                             	_R_GPIO_PinControl:
 438                             	.LVL46:
 439                             	.LFB9:
 284:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     gpio_err_t         err;
 440                             		.loc 1 284 1 is_stmt 1 view -0
 284:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     gpio_err_t         err;
 441                             		.loc 1 284 1 is_stmt 0 view .LVU158
 442 0000 7E A7                   		push.l	r7
 443                             	.LCFI0:
 285:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t volatile * addr;
 444                             		.loc 1 285 5 is_stmt 1 view .LVU159
 286:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     uint8_t            pin_number;
 445                             		.loc 1 286 5 view .LVU160
 287:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 446                             		.loc 1 287 5 view .LVU161
 290:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 447                             		.loc 1 290 5 view .LVU162
 293:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 448                             		.loc 1 293 5 view .LVU163
 293:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** #endif
 449                             		.loc 1 293 33 is_stmt 0 view .LVU164
 450 0002 FD 88 15                		shlr	#8, r1, r5
 451                             	.LVL47:
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 452                             		.loc 1 296 5 is_stmt 1 view .LVU165
 299:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 453                             		.loc 1 299 5 view .LVU166
 301:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 454                             		.loc 1 301 5 view .LVU167
 455 0005 61 52                   		cmp	#5, r2
 456 0007 3A 85 01                		beq	.L24
 457 000a 25 4C                   		bleu	.L48
 458 000c 61 82                   		cmp	#8, r2
 459 000e 3A FB 00                		beq	.L33
 460 0011 25 05 38 BE 00          		bgtu	.L34
 461 0016 61 62                   		cmp	#6, r2
 462 0018 3A 55 01                		beq	.L35
 463 001b 61 72                   		cmp	#7, r2
 464 001d 3B B0 00                		bne	.L49
 324:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 465                             		.loc 1 324 13 view .LVU168
 466                             	.LVL48:
 467                             	.LBB62:
 468                             	.LBI62:
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 469                             		.loc 1 520 6 view .LVU169
 470                             	.LBB63:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 471                             		.loc 1 522 5 view .LVU170
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 472                             		.loc 1 522 21 is_stmt 0 view .LVU171
 473 0020 76 25 FF 00             		and #0xff, r5
 474                             	.LVL49:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 475                             		.loc 1 522 21 view .LVU172
 476 0024 FB 72 00 00 00 00       		mov.L	#_g_gpio_dscr_support, r7
 477 002a FE C5 77                		movu.B	[r5,r7], r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 478                             		.loc 1 522 56 view .LVU173
 479 002d 75 44 FF                		mov.L	#0xff, r4
 480 0030 53 14                   		and	r1, r4
 481 0032 FD 61 47                		shar	r4, r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 482                             		.loc 1 522 8 view .LVU174
 483 0035 FD 74 C7 01             		tst	#1, r7
 484 0039 3A D5 01                		beq	.L40
 485                             	.LVL50:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 486                             		.loc 1 522 8 view .LVU175
 487                             	.LBE63:
 488                             	.LBE62:
 331:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 489                             		.loc 1 331 13 is_stmt 1 view .LVU176
 490                             	.LBB64:
 491                             	.LBI64:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 492                             		.loc 1 498 20 view .LVU177
 493                             	.LBB65:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 494                             		.loc 1 501 5 view .LVU178
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 495                             		.loc 1 501 57 is_stmt 0 view .LVU179
 496 003c 5F 15                   		movu.W	r1, r5
 497 003e 68 85                   		shlr	#8, r5
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 498                             		.loc 1 501 73 view .LVU180
 499 0040 73 55 E0 C0 08          		add	#0x8c0e0, r5
 500                             	.LVL51:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 501                             		.loc 1 501 73 view .LVU181
 502                             	.LBE65:
 503                             	.LBE64:
 334:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 504                             		.loc 1 334 13 is_stmt 1 view .LVU182
 334:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 505                             		.loc 1 334 34 is_stmt 0 view .LVU183
 506 0045 CC 53                   		mov.B	[r5], r3
 334:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 507                             		.loc 1 334 48 view .LVU184
 508 0047 66 17                   		mov.L	#1, r7
 509 0049 FD 62 47                		shll	r4, r7
 334:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 510                             		.loc 1 334 41 view .LVU185
 511 004c 7E 07                   		not	r7
 512 004e 53 37                   		and	r3, r7
 334:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 513                             		.loc 1 334 21 view .LVU186
 514 0050 C3 57                   		mov.B	r7, [r5]
 335:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 515                             		.loc 1 335 13 is_stmt 1 view .LVU187
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 516                             		.loc 1 296 9 is_stmt 0 view .LVU188
 517 0052 66 01                   		mov.L	#0, r1
 518                             	.LVL52:
 335:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 519                             		.loc 1 335 13 view .LVU189
 520 0054 2E 3C                   		bra	.L23
 521                             	.LVL53:
 522                             	.L48:
 335:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 523                             		.loc 1 335 13 view .LVU190
 524 0056 EF 27                   		mov.L	r2, r7
 301:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 525                             		.loc 1 301 5 view .LVU191
 526 0058 61 22                   		cmp	#2, r2
 527 005a 3A 89 01                		beq	.L26
 301:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 528                             		.loc 1 301 5 view .LVU192
 529 005d 24 36                   		bgtu	.L27
 530 005f 61 02                   		cmp	#0, r2
 531 0061 3A 77 01                		beq	.L28
 532 0064 61 12                   		cmp	#1, r2
 533 0066 21 27                   		bne	.L50
 437:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 534                             		.loc 1 437 13 is_stmt 1 view .LVU193
 535                             	.LVL54:
 536                             	.LBB66:
 537                             	.LBI66:
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 538                             		.loc 1 520 6 view .LVU194
 539                             	.LBB67:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 540                             		.loc 1 522 5 view .LVU195
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 541                             		.loc 1 522 21 is_stmt 0 view .LVU196
 542 0068 76 25 FF 00             		and #0xff, r5
 543                             	.LVL55:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 544                             		.loc 1 522 21 view .LVU197
 545 006c FB 42 00 00 00 00       		mov.L	#_g_gpio_open_drain_n_support, r4
 546 0072 FE C5 45                		movu.B	[r5,r4], r5
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 547                             		.loc 1 522 56 view .LVU198
 548 0075 75 44 FF                		mov.L	#0xff, r4
 549 0078 53 14                   		and	r1, r4
 550 007a FD 61 45                		shar	r4, r5
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 551                             		.loc 1 522 8 view .LVU199
 552 007d FD 74 C5 01             		tst	#1, r5
 553 0081 3A A6 01                		beq	.L45
 554                             	.LVL56:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 555                             		.loc 1 522 8 view .LVU200
 556                             	.LBE67:
 557                             	.LBE66:
 444:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 558                             		.loc 1 444 13 is_stmt 1 view .LVU201
 559 0084 66 12                   		mov.L	#1, r2
 560                             	.LVL57:
 444:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 561                             		.loc 1 444 13 is_stmt 0 view .LVU202
 562 0086 05 00 00 00             		bsr	_gpio_set_output_type
 563                             	.LVL58:
 446:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 564                             		.loc 1 446 13 is_stmt 1 view .LVU203
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 565                             		.loc 1 296 9 is_stmt 0 view .LVU204
 566 008a 66 01                   		mov.L	#0, r1
 446:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 567                             		.loc 1 446 13 view .LVU205
 568 008c 0C                      		bra	.L23
 569                             	.LVL59:
 570                             	.L50:
 464:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 571                             		.loc 1 464 17 view .LVU206
 572 008d 66 21                   		mov.L	#2, r1
 573                             	.LVL60:
 574 008f 03                      		.balign 8,3,2
 575                             	.L23:
 470:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 576                             		.loc 1 470 1 view .LVU207
 577 0090 3F 77 01                		rtsd	#4, r7-r7
 578                             	.LVL61:
 579                             	.L27:
 301:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 580                             		.loc 1 301 5 view .LVU208
 581 0093 61 32                   		cmp	#3, r2
 582 0095 3A 0C 01                		beq	.L31
 583 0098 61 42                   		cmp	#4, r2
 584 009a 21 2F                   		bne	.L51
 413:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 585                             		.loc 1 413 13 is_stmt 1 view .LVU209
 586                             	.LVL62:
 587                             	.LBB68:
 588                             	.LBI68:
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 589                             		.loc 1 520 6 view .LVU210
 590                             	.LBB69:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 591                             		.loc 1 522 5 view .LVU211
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 592                             		.loc 1 522 21 is_stmt 0 view .LVU212
 593 009c 76 25 FF 00             		and #0xff, r5
 594                             	.LVL63:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 595                             		.loc 1 522 21 view .LVU213
 596 00a0 FB 72 00 00 00 00       		mov.L	#_g_gpio_pull_up_support, r7
 597 00a6 FE C5 77                		movu.B	[r5,r7], r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 598                             		.loc 1 522 56 view .LVU214
 599 00a9 75 45 FF                		mov.L	#0xff, r5
 600 00ac 53 15                   		and	r1, r5
 601 00ae FD 61 57                		shar	r5, r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 602                             		.loc 1 522 8 view .LVU215
 603 00b1 FD 74 C7 01             		tst	#1, r7
 604 00b5 3A 6D 01                		beq	.L44
 605                             	.LVL64:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 606                             		.loc 1 522 8 view .LVU216
 607                             	.LBE69:
 608                             	.LBE68:
 420:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 609                             		.loc 1 420 13 is_stmt 1 view .LVU217
 610                             	.LBB70:
 611                             	.LBI70:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 612                             		.loc 1 498 20 view .LVU218
 613                             	.LBB71:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 614                             		.loc 1 501 5 view .LVU219
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 615                             		.loc 1 501 57 is_stmt 0 view .LVU220
 616 00b8 5F 11                   		movu.W	r1, r1
 617                             	.LVL65:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 618                             		.loc 1 501 57 view .LVU221
 619 00ba FD 88 17                		shlr	#8, r1, r7
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 620                             		.loc 1 501 73 view .LVU222
 621 00bd 73 77 C0 C0 08          		add	#0x8c0c0, r7
 622                             	.LVL66:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 623                             		.loc 1 501 73 view .LVU223
 624                             	.LBE71:
 625                             	.LBE70:
 423:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 626                             		.loc 1 423 13 is_stmt 1 view .LVU224
 423:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 627                             		.loc 1 423 40 is_stmt 0 view .LVU225
 628 00c2 FC 60 75                		bset	r5, [r7].B
 424:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 629                             		.loc 1 424 13 is_stmt 1 view .LVU226
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 630                             		.loc 1 296 9 is_stmt 0 view .LVU227
 631 00c5 66 01                   		mov.L	#0, r1
 424:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 632                             		.loc 1 424 13 view .LVU228
 633 00c7 2E C9                   		bra	.L23
 634                             	.LVL67:
 635                             	.L51:
 464:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 636                             		.loc 1 464 17 view .LVU229
 637 00c9 66 21                   		mov.L	#2, r1
 638                             	.LVL68:
 464:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 639                             		.loc 1 464 17 view .LVU230
 640 00cb 2E C5                   		bra	.L23
 641                             	.LVL69:
 642                             	.L49:
 464:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 643                             		.loc 1 464 17 view .LVU231
 644 00cd 66 21                   		mov.L	#2, r1
 645                             	.LVL70:
 464:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 646                             		.loc 1 464 17 view .LVU232
 647 00cf 2E C1                   		bra	.L23
 648                             	.LVL71:
 649                             	.L34:
 301:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 650                             		.loc 1 301 5 view .LVU233
 651 00d1 61 92                   		cmp	#9, r2
 652 00d3 20 63                   		beq	.L37
 653 00d5 61 A2                   		cmp	#10, r2
 654 00d7 21 2E                   		bne	.L52
 342:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 655                             		.loc 1 342 13 is_stmt 1 view .LVU234
 656                             	.LVL72:
 657                             	.LBB72:
 658                             	.LBI72:
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 659                             		.loc 1 520 6 view .LVU235
 660                             	.LBB73:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 661                             		.loc 1 522 5 view .LVU236
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 662                             		.loc 1 522 21 is_stmt 0 view .LVU237
 663 00d9 76 25 FF 00             		and #0xff, r5
 664                             	.LVL73:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 665                             		.loc 1 522 21 view .LVU238
 666 00dd FB 72 00 00 00 00       		mov.L	#_g_gpio_dscr2_support, r7
 667 00e3 FE C5 77                		movu.B	[r5,r7], r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 668                             		.loc 1 522 56 view .LVU239
 669 00e6 75 45 FF                		mov.L	#0xff, r5
 670 00e9 53 15                   		and	r1, r5
 671 00eb FD 61 57                		shar	r5, r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 672                             		.loc 1 522 8 view .LVU240
 673 00ee FD 74 C7 01             		tst	#1, r7
 674 00f2 3A 21 01                		beq	.L41
 675                             	.LVL74:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 676                             		.loc 1 522 8 view .LVU241
 677                             	.LBE73:
 678                             	.LBE72:
 349:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 679                             		.loc 1 349 13 is_stmt 1 view .LVU242
 680                             	.LBB74:
 681                             	.LBI74:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 682                             		.loc 1 498 20 view .LVU243
 683                             	.LBB75:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 684                             		.loc 1 501 5 view .LVU244
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 685                             		.loc 1 501 57 is_stmt 0 view .LVU245
 686 00f5 5F 17                   		movu.W	r1, r7
 687 00f7 68 87                   		shlr	#8, r7
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 688                             		.loc 1 501 73 view .LVU246
 689 00f9 73 77 28 C1 08          		add	#0x8c128, r7
 690                             	.LVL75:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 691                             		.loc 1 501 73 view .LVU247
 692                             	.LBE75:
 693                             	.LBE74:
 352:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 694                             		.loc 1 352 13 is_stmt 1 view .LVU248
 352:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 695                             		.loc 1 352 41 is_stmt 0 view .LVU249
 696 00fe FC 60 75                		bset	r5, [r7].B
 353:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 697                             		.loc 1 353 13 is_stmt 1 view .LVU250
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 698                             		.loc 1 296 9 is_stmt 0 view .LVU251
 699 0101 66 01                   		mov.L	#0, r1
 700                             	.LVL76:
 353:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 701                             		.loc 1 353 13 view .LVU252
 702 0103 2E 8D                   		bra	.L23
 703                             	.LVL77:
 704                             	.L52:
 464:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 705                             		.loc 1 464 17 view .LVU253
 706 0105 66 21                   		mov.L	#2, r1
 707                             	.LVL78:
 464:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 708                             		.loc 1 464 17 view .LVU254
 709 0107 2E 89                   		bra	.L23
 710                             	.LVL79:
 711                             	.L33:
 308:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 712                             		.loc 1 308 13 is_stmt 1 view .LVU255
 713                             	.LBB76:
 714                             	.LBI76:
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 715                             		.loc 1 520 6 view .LVU256
 716                             	.LBB77:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 717                             		.loc 1 522 5 view .LVU257
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 718                             		.loc 1 522 21 is_stmt 0 view .LVU258
 719 0109 76 25 FF 00             		and #0xff, r5
 720                             	.LVL80:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 721                             		.loc 1 522 21 view .LVU259
 722 010d FB 72 00 00 00 00       		mov.L	#_g_gpio_dscr_support, r7
 723 0113 FE C5 77                		movu.B	[r5,r7], r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 724                             		.loc 1 522 56 view .LVU260
 725 0116 75 45 FF                		mov.L	#0xff, r5
 726 0119 53 15                   		and	r1, r5
 727 011b FD 61 57                		shar	r5, r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 728                             		.loc 1 522 8 view .LVU261
 729 011e FD 74 C7 01             		tst	#1, r7
 730 0122 3A E7 00                		beq	.L39
 731                             	.LVL81:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 732                             		.loc 1 522 8 view .LVU262
 733                             	.LBE77:
 734                             	.LBE76:
 315:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 735                             		.loc 1 315 13 is_stmt 1 view .LVU263
 736                             	.LBB78:
 737                             	.LBI78:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 738                             		.loc 1 498 20 view .LVU264
 739                             	.LBB79:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 740                             		.loc 1 501 5 view .LVU265
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 741                             		.loc 1 501 57 is_stmt 0 view .LVU266
 742 0125 5F 17                   		movu.W	r1, r7
 743 0127 68 87                   		shlr	#8, r7
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 744                             		.loc 1 501 73 view .LVU267
 745 0129 73 77 E0 C0 08          		add	#0x8c0e0, r7
 746                             	.LVL82:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 747                             		.loc 1 501 73 view .LVU268
 748                             	.LBE79:
 749                             	.LBE78:
 318:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 750                             		.loc 1 318 13 is_stmt 1 view .LVU269
 318:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 751                             		.loc 1 318 39 is_stmt 0 view .LVU270
 752 012e FC 60 75                		bset	r5, [r7].B
 319:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 753                             		.loc 1 319 13 is_stmt 1 view .LVU271
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 754                             		.loc 1 296 9 is_stmt 0 view .LVU272
 755 0131 66 01                   		mov.L	#0, r1
 756                             	.LVL83:
 319:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 757                             		.loc 1 319 13 view .LVU273
 758 0133 38 5D FF                		bra	.L23
 759                             	.LVL84:
 760                             	.L37:
 359:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 761                             		.loc 1 359 13 is_stmt 1 view .LVU274
 762                             	.LBB80:
 763                             	.LBI80:
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 764                             		.loc 1 520 6 view .LVU275
 765                             	.LBB81:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 766                             		.loc 1 522 5 view .LVU276
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 767                             		.loc 1 522 21 is_stmt 0 view .LVU277
 768 0136 76 25 FF 00             		and #0xff, r5
 769                             	.LVL85:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 770                             		.loc 1 522 21 view .LVU278
 771 013a FB 72 00 00 00 00       		mov.L	#_g_gpio_dscr2_support, r7
 772 0140 FE C5 77                		movu.B	[r5,r7], r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 773                             		.loc 1 522 56 view .LVU279
 774 0143 75 44 FF                		mov.L	#0xff, r4
 775 0146 53 14                   		and	r1, r4
 776 0148 FD 61 47                		shar	r4, r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 777                             		.loc 1 522 8 view .LVU280
 778 014b FD 74 C7 01             		tst	#1, r7
 779 014f 3A C9 00                		beq	.L42
 780                             	.LVL86:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 781                             		.loc 1 522 8 view .LVU281
 782                             	.LBE81:
 783                             	.LBE80:
 366:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 784                             		.loc 1 366 13 is_stmt 1 view .LVU282
 785                             	.LBB82:
 786                             	.LBI82:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 787                             		.loc 1 498 20 view .LVU283
 788                             	.LBB83:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 789                             		.loc 1 501 5 view .LVU284
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 790                             		.loc 1 501 57 is_stmt 0 view .LVU285
 791 0152 5F 15                   		movu.W	r1, r5
 792 0154 68 85                   		shlr	#8, r5
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 793                             		.loc 1 501 73 view .LVU286
 794 0156 73 55 28 C1 08          		add	#0x8c128, r5
 795                             	.LVL87:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 796                             		.loc 1 501 73 view .LVU287
 797                             	.LBE83:
 798                             	.LBE82:
 369:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 799                             		.loc 1 369 13 is_stmt 1 view .LVU288
 369:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 800                             		.loc 1 369 34 is_stmt 0 view .LVU289
 801 015b CC 53                   		mov.B	[r5], r3
 369:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 802                             		.loc 1 369 48 view .LVU290
 803 015d 66 17                   		mov.L	#1, r7
 804 015f FD 62 47                		shll	r4, r7
 369:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 805                             		.loc 1 369 41 view .LVU291
 806 0162 7E 07                   		not	r7
 807 0164 53 37                   		and	r3, r7
 369:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 808                             		.loc 1 369 21 view .LVU292
 809 0166 C3 57                   		mov.B	r7, [r5]
 370:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 810                             		.loc 1 370 13 is_stmt 1 view .LVU293
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 811                             		.loc 1 296 9 is_stmt 0 view .LVU294
 812 0168 66 01                   		mov.L	#0, r1
 813                             	.LVL88:
 370:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 814                             		.loc 1 370 13 view .LVU295
 815 016a 38 26 FF                		bra	.L23
 816                             	.LVL89:
 817                             	.L35:
 376:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 818                             		.loc 1 376 13 is_stmt 1 view .LVU296
 819                             	.LBB84:
 820                             	.LBI84:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 821                             		.loc 1 498 20 view .LVU297
 822                             	.LBB85:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 823                             		.loc 1 501 5 view .LVU298
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 824                             		.loc 1 501 57 is_stmt 0 view .LVU299
 825 016d 5F 15                   		movu.W	r1, r5
 826                             	.LVL90:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 827                             		.loc 1 501 57 view .LVU300
 828 016f 68 85                   		shlr	#8, r5
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 829                             		.loc 1 501 73 view .LVU301
 830 0171 73 55 60 C0 08          		add	#0x8c060, r5
 831                             	.LVL91:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 832                             		.loc 1 501 73 view .LVU302
 833                             	.LBE85:
 834                             	.LBE84:
 379:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 835                             		.loc 1 379 13 is_stmt 1 view .LVU303
 379:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 836                             		.loc 1 379 33 is_stmt 0 view .LVU304
 837 0176 CC 54                   		mov.B	[r5], r4
 379:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 838                             		.loc 1 379 47 view .LVU305
 839 0178 76 21 FF 00             		and #0xff, r1
 840                             	.LVL92:
 379:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 841                             		.loc 1 379 47 view .LVU306
 842 017c 66 17                   		mov.L	#1, r7
 843 017e FD 62 17                		shll	r1, r7
 379:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 844                             		.loc 1 379 40 view .LVU307
 845 0181 7E 07                   		not	r7
 846 0183 53 47                   		and	r4, r7
 379:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 847                             		.loc 1 379 20 view .LVU308
 848 0185 C3 57                   		mov.B	r7, [r5]
 380:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 849                             		.loc 1 380 13 is_stmt 1 view .LVU309
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 850                             		.loc 1 296 9 is_stmt 0 view .LVU310
 851 0187 66 01                   		mov.L	#0, r1
 380:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 852                             		.loc 1 380 13 view .LVU311
 853 0189 38 07 FF                		bra	.L23
 854                             	.LVL93:
 855                             	.L24:
 386:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 856                             		.loc 1 386 13 is_stmt 1 view .LVU312
 857                             	.LBB86:
 858                             	.LBI86:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 859                             		.loc 1 498 20 view .LVU313
 860                             	.LBB87:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 861                             		.loc 1 501 5 view .LVU314
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 862                             		.loc 1 501 57 is_stmt 0 view .LVU315
 863 018c 5F 17                   		movu.W	r1, r7
 864 018e 68 87                   		shlr	#8, r7
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 865                             		.loc 1 501 73 view .LVU316
 866 0190 73 77 60 C0 08          		add	#0x8c060, r7
 867                             	.LVL94:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 868                             		.loc 1 501 73 view .LVU317
 869                             	.LBE87:
 870                             	.LBE86:
 389:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 871                             		.loc 1 389 13 is_stmt 1 view .LVU318
 389:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 872                             		.loc 1 389 45 is_stmt 0 view .LVU319
 873 0195 76 21 FF 00             		and #0xff, r1
 874                             	.LVL95:
 389:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 875                             		.loc 1 389 40 view .LVU320
 876 0199 FC 60 71                		bset	r1, [r7].B
 390:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 877                             		.loc 1 390 13 is_stmt 1 view .LVU321
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 878                             		.loc 1 296 9 is_stmt 0 view .LVU322
 879 019c 66 01                   		mov.L	#0, r1
 390:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 880                             		.loc 1 390 13 view .LVU323
 881 019e 38 F2 FE                		bra	.L23
 882                             	.LVL96:
 883                             	.L31:
 396:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 884                             		.loc 1 396 13 is_stmt 1 view .LVU324
 885                             	.LBB88:
 886                             	.LBI88:
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 887                             		.loc 1 520 6 view .LVU325
 888                             	.LBB89:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 889                             		.loc 1 522 5 view .LVU326
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 890                             		.loc 1 522 21 is_stmt 0 view .LVU327
 891 01a1 76 25 FF 00             		and #0xff, r5
 892                             	.LVL97:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 893                             		.loc 1 522 21 view .LVU328
 894 01a5 FB 72 00 00 00 00       		mov.L	#_g_gpio_pull_up_support, r7
 895 01ab FE C5 77                		movu.B	[r5,r7], r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 896                             		.loc 1 522 56 view .LVU329
 897 01ae 75 44 FF                		mov.L	#0xff, r4
 898 01b1 53 14                   		and	r1, r4
 899 01b3 FD 61 47                		shar	r4, r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 900                             		.loc 1 522 8 view .LVU330
 901 01b6 FD 74 C7 01             		tst	#1, r7
 902 01ba 20 63                   		beq	.L43
 903                             	.LVL98:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 904                             		.loc 1 522 8 view .LVU331
 905                             	.LBE89:
 906                             	.LBE88:
 403:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 907                             		.loc 1 403 13 is_stmt 1 view .LVU332
 908                             	.LBB90:
 909                             	.LBI90:
 498:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 910                             		.loc 1 498 20 view .LVU333
 911                             	.LBB91:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 912                             		.loc 1 501 5 view .LVU334
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 913                             		.loc 1 501 57 is_stmt 0 view .LVU335
 914 01bc 5F 11                   		movu.W	r1, r1
 915                             	.LVL99:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 916                             		.loc 1 501 57 view .LVU336
 917 01be FD 88 15                		shlr	#8, r1, r5
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 918                             		.loc 1 501 73 view .LVU337
 919 01c1 73 55 C0 C0 08          		add	#0x8c0c0, r5
 920                             	.LVL100:
 501:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function gpio_port_addr_get */
 921                             		.loc 1 501 73 view .LVU338
 922                             	.LBE91:
 923                             	.LBE90:
 406:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 924                             		.loc 1 406 13 is_stmt 1 view .LVU339
 406:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 925                             		.loc 1 406 33 is_stmt 0 view .LVU340
 926 01c6 CC 53                   		mov.B	[r5], r3
 406:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 927                             		.loc 1 406 47 view .LVU341
 928 01c8 66 17                   		mov.L	#1, r7
 929 01ca FD 62 47                		shll	r4, r7
 406:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 930                             		.loc 1 406 40 view .LVU342
 931 01cd 7E 07                   		not	r7
 932 01cf 53 37                   		and	r3, r7
 406:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             break;
 933                             		.loc 1 406 20 view .LVU343
 934 01d1 C3 57                   		mov.B	r7, [r5]
 407:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 935                             		.loc 1 407 13 is_stmt 1 view .LVU344
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 936                             		.loc 1 296 9 is_stmt 0 view .LVU345
 937 01d3 66 01                   		mov.L	#0, r1
 407:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 938                             		.loc 1 407 13 view .LVU346
 939 01d5 38 BB FE                		bra	.L23
 940                             	.LVL101:
 941                             	.L28:
 429:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 942                             		.loc 1 429 13 is_stmt 1 view .LVU347
 943 01d8 66 02                   		mov.L	#0, r2
 944                             	.LVL102:
 429:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 945                             		.loc 1 429 13 is_stmt 0 view .LVU348
 946 01da 05 00 00 00             		bsr	_gpio_set_output_type
 947                             	.LVL103:
 431:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 948                             		.loc 1 431 13 is_stmt 1 view .LVU349
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 949                             		.loc 1 296 9 is_stmt 0 view .LVU350
 950 01de EF 71                   		mov.L	r7, r1
 431:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 951                             		.loc 1 431 13 view .LVU351
 952 01e0 38 B0 FE                		bra	.L23
 953                             	.LVL104:
 954                             	.L26:
 451:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****             {
 955                             		.loc 1 451 13 is_stmt 1 view .LVU352
 956                             	.LBB92:
 957                             	.LBI92:
 520:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** {
 958                             		.loc 1 520 6 view .LVU353
 959                             	.LBB93:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 960                             		.loc 1 522 5 view .LVU354
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 961                             		.loc 1 522 21 is_stmt 0 view .LVU355
 962 01e3 76 25 FF 00             		and #0xff, r5
 963                             	.LVL105:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 964                             		.loc 1 522 21 view .LVU356
 965 01e7 FB 72 00 00 00 00       		mov.L	#_g_gpio_open_drain_p_support, r7
 966 01ed FE C5 77                		movu.B	[r5,r7], r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 967                             		.loc 1 522 56 view .LVU357
 968 01f0 75 45 FF                		mov.L	#0xff, r5
 969 01f3 53 15                   		and	r1, r5
 970 01f5 FD 61 57                		shar	r5, r7
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 971                             		.loc 1 522 8 view .LVU358
 972 01f8 FD 74 C7 01             		tst	#1, r7
 973 01fc 20 30                   		beq	.L46
 974                             	.LVL106:
 522:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****     {
 975                             		.loc 1 522 8 view .LVU359
 976                             	.LBE93:
 977                             	.LBE92:
 457:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 978                             		.loc 1 457 13 is_stmt 1 view .LVU360
 979 01fe 66 22                   		mov.L	#2, r2
 980                             	.LVL107:
 457:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 981                             		.loc 1 457 13 is_stmt 0 view .LVU361
 982 0200 05 00 00 00             		bsr	_gpio_set_output_type
 983                             	.LVL108:
 459:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 984                             		.loc 1 459 13 is_stmt 1 view .LVU362
 296:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** 
 985                             		.loc 1 296 9 is_stmt 0 view .LVU363
 986 0204 66 01                   		mov.L	#0, r1
 459:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****         }
 987                             		.loc 1 459 13 view .LVU364
 988 0206 38 8A FE                		bra	.L23
 989                             	.LVL109:
 990                             	.L39:
 310:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 991                             		.loc 1 310 21 view .LVU365
 992 0209 66 11                   		mov.L	#1, r1
 993                             	.LVL110:
 310:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 994                             		.loc 1 310 21 view .LVU366
 995 020b 38 85 FE                		bra	.L23
 996                             	.LVL111:
 997                             	.L40:
 326:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 998                             		.loc 1 326 21 view .LVU367
 999 020e 66 11                   		mov.L	#1, r1
 1000                             	.LVL112:
 326:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1001                             		.loc 1 326 21 view .LVU368
 1002 0210 38 80 FE                		bra	.L23
 1003                             	.LVL113:
 1004                             	.L41:
 344:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1005                             		.loc 1 344 21 view .LVU369
 1006 0213 66 11                   		mov.L	#1, r1
 1007                             	.LVL114:
 344:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1008                             		.loc 1 344 21 view .LVU370
 1009 0215 38 7B FE                		bra	.L23
 1010                             	.LVL115:
 1011                             	.L42:
 361:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1012                             		.loc 1 361 21 view .LVU371
 1013 0218 66 11                   		mov.L	#1, r1
 1014                             	.LVL116:
 361:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1015                             		.loc 1 361 21 view .LVU372
 1016 021a 38 76 FE                		bra	.L23
 1017                             	.LVL117:
 1018                             	.L43:
 398:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1019                             		.loc 1 398 21 view .LVU373
 1020 021d 66 11                   		mov.L	#1, r1
 1021                             	.LVL118:
 398:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1022                             		.loc 1 398 21 view .LVU374
 1023 021f 38 71 FE                		bra	.L23
 1024                             	.LVL119:
 1025                             	.L44:
 415:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1026                             		.loc 1 415 21 view .LVU375
 1027 0222 66 11                   		mov.L	#1, r1
 1028                             	.LVL120:
 415:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1029                             		.loc 1 415 21 view .LVU376
 1030 0224 38 6C FE                		bra	.L23
 1031                             	.LVL121:
 1032                             	.L45:
 439:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1033                             		.loc 1 439 21 view .LVU377
 1034 0227 EF 21                   		mov.L	r2, r1
 1035                             	.LVL122:
 439:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1036                             		.loc 1 439 21 view .LVU378
 1037 0229 38 67 FE                		bra	.L23
 1038                             	.LVL123:
 1039                             	.L46:
 453:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c ****                 break;
 1040                             		.loc 1 453 21 view .LVU379
 1041 022c 66 11                   		mov.L	#1, r1
 1042                             	.LVL124:
 469:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PinControl */
 1043                             		.loc 1 469 5 is_stmt 1 view .LVU380
 469:../src/smc_gen/r_gpio_rx/src/r_gpio_rx.c **** } /* End of function R_GPIO_PinControl */
 1044                             		.loc 1 469 12 is_stmt 0 view .LVU381
 1045 022e 38 62 FE                		bra	.L23
 1046                             	.LFE9:
 1160                             	.Letext0:
 1161                             		.file 2 "c:\\programdata\\gcc for renesas rx 8.3.0.202311-gnurx-elf\\rx-elf\\rx-elf\\rx-elf\\inclu
 1162                             		.file 3 "c:\\programdata\\gcc for renesas rx 8.3.0.202311-gnurx-elf\\rx-elf\\rx-elf\\rx-elf\\inclu
 1163                             		.file 4 "c:\\programdata\\gcc for renesas rx 8.3.0.202311-gnurx-elf\\rx-elf\\rx-elf\\lib\\gcc\\rx-
 1164                             		.file 5 "c:\\programdata\\gcc for renesas rx 8.3.0.202311-gnurx-elf\\rx-elf\\rx-elf\\rx-elf\\inclu
 1165                             		.file 6 "c:\\programdata\\gcc for renesas rx 8.3.0.202311-gnurx-elf\\rx-elf\\rx-elf\\rx-elf\\inclu
 1166                             		.file 7 "c:\\programdata\\gcc for renesas rx 8.3.0.202311-gnurx-elf\\rx-elf\\rx-elf\\rx-elf\\inclu
 1167                             		.file 8 "D:\\e2_studio\\workspace\\FULLMONI_WIDE\\Firmware\\src\\smc_gen\\r_bsp/mcu/all/r_rx_compi
 1168                             		.file 9 "D:\\e2_studio\\workspace\\FULLMONI_WIDE\\Firmware\\src\\smc_gen\\r_bsp/mcu/rx72n/register
 1169                             		.file 10 "D:\\e2_studio\\workspace\\FULLMONI_WIDE\\Firmware\\src\\smc_gen\\r_bsp/mcu/rx72n/mcu_loc
 1170                             		.file 11 "d:\\e2_studio\\workspace\\fullmoni_wide\\firmware\\src\\smc_gen\\r_gpio_rx\\src\\targets
 1171                             		.file 12 "D:\\e2_studio\\workspace\\FULLMONI_WIDE\\Firmware\\src\\smc_gen\\r_gpio_rx/r_gpio_rx_if.
