# Hardware Hacking: JTAG – отладка микроконтроллера

_Перевела @ZzzNein \(безграничную благодарность можно выразить здесь - \), проверила @N3M351DA._ [_Оригинальный текст_](https://www.blackhillsinfosec.com/jtag-micro-controller-debugging/) _- Реймонд Фелч, 23 августа 2019 г._

## Введение

Почти всю жизнь проработав инженером-разработчиком прошивок встраиваемых систем, я довольно быстро заинтересовался реверс-инжинирингом с помощью JTAG. Данный текст поможет больше узнать об этом абстрактном и поэтому зачастую игнорируемом векторе атаки.

_Информация из https://ru.wikipedia.org/wiki/JTAG_

**JTAG \(сокращение от** [**англ.**](https://ru.wikipedia.org/wiki/%D0%90%D0%BD%D0%B3%D0%BB%D0%B8%D0%B9%D1%81%D0%BA%D0%B8%D0%B9_%D1%8F%D0%B7%D1%8B%D0%BA) **Joint Test Action Group; произносится «джей-тáг»\) — название рабочей группы по разработке стандарта** [**IEEE**](https://ru.wikipedia.org/wiki/IEEE) **1149. Позднее это сокращение стало прочно ассоциироваться с разработанным этой группой специализированным аппаратным** [**интерфейсом**](https://ru.wikipedia.org/wiki/%D0%98%D0%BD%D1%82%D0%B5%D1%80%D1%84%D0%B5%D0%B9%D1%81) **на базе стандарта IEEE 1149.1. Официальное название стандарта Standard Test Access Port and Boundary-Scan Architecture. Интерфейс предназначен для подключения сложных цифровых микросхем или устройств уровня печатной платы к стандартной аппаратуре тестирования и отладки.**

**На текущий момент интерфейс стал промышленным стандартом. Практически все сколько-нибудь сложные цифровые микросхемы оснащаются этим интерфейсом для:**

**·         выходного контроля микросхем при производстве**

**·         тестирования собранных печатных плат**

**·         прошивки микросхем с памятью**

**·         отладочных работ при проектировании аппаратуры и программного обеспечения**

**Метод тестирования, реализованный в стандарте, получил название** [**Boundary Scan \(граничное сканирование\)**](https://ru.wikipedia.org/wiki/%D0%9F%D0%B5%D1%80%D0%B8%D1%84%D0%B5%D1%80%D0%B8%D0%B9%D0%BD%D0%BE%D0%B5_%D1%81%D0%BA%D0%B0%D0%BD%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5)**. Название отражает первоначальную идею процесса: в микросхеме выделяются функциональные блоки, входы которых можно отсоединить от остальной схемы, подать заданные комбинации сигналов и оценить состояние выходов каждого блока. Весь процесс производится специальными командами по интерфейсу JTAG, при этом никакого физического вмешательства не требуется. Разработан стандартный язык управления данным процессом — Boundary Scan Description Language \(BSDL\).**

**Стандарт предусматривает возможность подключения большого количества устройств \(микросхем\) через один физический порт \(разъем\).**

**Порт тестирования \(TAP — Test Access Port\) представляет собой четыре или пять выделенных выводов микросхемы: ТСК, TMS, TDI, TDO и \(опционально\) TRST.**  
  
__

