Fitter report for DE10_NANO_ADC
Tue Jan 28 13:44:40 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Jan 28 13:44:40 2020       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; DE10_NANO_ADC                               ;
; Top-level Entity Name           ; main                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,016 / 41,910 ( 7 % )                      ;
; Total registers                 ; 4308                                        ;
; Total pins                      ; 59 / 314 ( 19 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,368,512 / 5,662,720 ( 24 % )              ;
; Total RAM Blocks                ; 178 / 553 ( 32 % )                          ;
; Total DSP Blocks                ; 3 / 112 ( 3 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 3 / 6 ( 50 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; FPGA_CLK2_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_bht_module:DE10_NANO_QSYS_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_bht_module:DE10_NANO_QSYS_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[16]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[17]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[18]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[18]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[19]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[20]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[20]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[21]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[21]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[22]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[22]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[23]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[24]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[24]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[25]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[25]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[26]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[26]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[27]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[27]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[28]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[28]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[29]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[29]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[30]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[30]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[31]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_x|data_out[3]                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_x|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[1]                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[3]                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[4]                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[6]                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[7]                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[13]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|data_out[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar1_y|data_out[3]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar1_y|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar1_y|data_out[4]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar1_y|data_out[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar1_y|data_out[12]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar1_y|data_out[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar2_y|data_out[0]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar2_y|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rst1~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|packet_in_progress                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|packet_in_progress~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|saved_grant[1]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|saved_grant[1]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_ltc2308_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_ltc2308_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:enable_tone_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:enable_tone_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_mode_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_mode_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar2_y_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar2_y_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tone_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tone_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[58]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[58]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[59]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[59]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[59]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[59]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[98]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[98]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[58]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[58]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[59]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[59]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[98]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[98]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[58]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[58]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[98]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[98]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[98]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[98]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_ltc2308_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_ltc2308_slave_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_ltc2308_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_ltc2308_slave_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_x_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_x_s1_translator|av_readdata_pre[4]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_x_s1_translator|av_readdata_pre[15]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_x_s1_translator|av_readdata_pre[15]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_x_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_x_s1_translator|waitrequest_reset_override~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_y_s1_translator|av_readdata_pre[14]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_y_s1_translator|av_readdata_pre[14]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_y_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_y_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:enable_tone_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:enable_tone_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_mode_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_mode_s1_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_mode_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_mode_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_debug_mem_slave_translator|av_readdata_pre[13]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_debug_mem_slave_translator|av_readdata_pre[13]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[1]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[3]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[11]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[11]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[15]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|av_readdata_pre[15]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator|av_readdata_pre[8]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator|av_readdata_pre[12]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator|av_readdata_pre[12]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:score_1_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:score_1_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:score_2_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:score_2_s1_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tone_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tone_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|has_pending_responses                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|has_pending_responses~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_ctrl_mul_lsw~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_data_ram_ld_align_sign_bit                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_data_ram_ld_align_sign_bit~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_active                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_dp_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_need_extra_stall                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_need_extra_stall~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_rd_addr_cnt[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_rd_addr_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_rd_data_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wb_active                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wb_active~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wb_wr_active~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wr_data_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wr_data_cnt[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wr_data_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wr_data_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_xfer_rd_addr_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_xfer_rd_addr_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_xfer_wr_offset[1]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_xfer_wr_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_exc_any                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_exc_any~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_inst_result[17]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_inst_result[17]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_ld_align_sh8~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_baddr[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_baddr[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_baddr[9]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_baddr[9]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_baddr[12]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_baddr[12]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_byte_en[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_byte_en[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_pipe_flush                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_pipe_flush~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_st_data[17]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_st_data[17]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_valid_from_M                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_valid_from_M~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[35]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[35]~DUPLICATE    ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonAReg[2]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonAReg[2]~DUPLICATE                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonAReg[3]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonAReg[4]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[3]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[3]~DUPLICATE                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[4]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[4]~DUPLICATE                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[12]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[12]~DUPLICATE                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[17]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[17]~DUPLICATE                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|waitrequest                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|waitrequest~DUPLICATE                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|address[7]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|address[7]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|write                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|write~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_ctrl_a_not_src~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[2]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[7]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[15]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[16]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw_valid                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw_valid~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[1]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[6]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[8]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[9]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[11]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[14]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[15]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[17]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_bht_data[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_bht_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_ctrl_shift_rot_right~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[7]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[8]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_extra_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_iw[4]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_iw[5]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_pc[6]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_pc[7]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_pc[9]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[0]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[4]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[8]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[16]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[22]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[23]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[25]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[26]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[28]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src1[31]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[1]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[4]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[13]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[13]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[16]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[17]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[23]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_dst_regnum[3]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_dst_regnum[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_mem_baddr[9]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_mem_baddr[9]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_mem_byte_en[0]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_mem_byte_en[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_mem_byte_en[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_mem_byte_en[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_pc_plus_one[16]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_pc_plus_one[16]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_pipe_flush~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_rot_mask[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_rot_mask[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_rot_mask[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_rot_mask[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_rot_mask[5]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_rot_mask[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_rot_rn[4]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_st_data[2]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_st_data[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_st_data[4]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_st_data[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_st_data[7]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_st_data[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|W_debug_mode                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|W_debug_mode~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|W_wr_data[14]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|W_wr_data[14]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_line_field[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_line_field[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_line_field[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_line_field[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_line_field[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_line_field[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_line_field[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_line_field[4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_offset_field[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_offset_field[1]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_offset_field[2]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[0]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[1]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[2]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[2]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[3]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[4]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_tag_field[4]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_active                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_ap_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_dp_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_dp_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_tag[1]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_tag[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_tag[7]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_tag[7]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|d_read~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|d_write                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|d_write~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[26]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|i_read~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|data_out[2]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|data_out[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|data_out[3]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|data_out[5]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|data_out[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|data_out[6]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a1                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a3                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a4                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a6                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a6~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a7                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a8                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a8~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a2                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a3                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a5                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a6                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a6~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a8                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a9                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a9~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a10                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a10~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|wrptr_g[9]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|wrptr_g[10]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|wrptr_g[10]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|sdi_index[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|sdi_index[0]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|tick[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|tick[2]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|tick[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|tick[3]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|tick[8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|tick[8]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|write_pos[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|write_pos[1]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[9]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[11]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[6]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[10]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[11]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst_chain[2]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer_int_chain[2]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[0]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[1]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[2]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[3]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[2]                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[4]                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[0]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SCLO                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SCLO~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[3]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[5]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|counter_1200k[0]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|counter_1200k[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|counter_1200k[3]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|counter_1200k[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_read                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_read~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_write                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_write~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0010                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0010~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0100                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0100~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0111                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0111~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|all_c_cnt_done_q                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|all_c_cnt_done_q~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|bwctrl_changed                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|bwctrl_changed~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[0]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[0]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[1]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[3]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[3]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[4]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[4]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[11]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[11]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[12]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[12]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[13]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[13]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[3]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[3]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[4]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[4]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[5]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[5]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[7]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[7]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[8]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[8]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[9]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[9]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[10]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[10]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[12]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[12]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[13]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[13]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[14]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[14]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[15]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[15]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[16]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[16]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|current_read_state.READ                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|current_read_state.READ~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|current_state.WAIT_ON_LOCK                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|current_state.WAIT_ON_LOCK~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.FOUR                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.FOUR~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.THREE                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.THREE~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[2]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dps_changed                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dps_changed~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dsm_k_done_q                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dsm_k_done_q~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.DPS_CHANGED                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.DPS_CHANGED~DUPLICATE                                                                                                                                   ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[0]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[0]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[3]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[3]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[4]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[4]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[6]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[6]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[14]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[14]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[1]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[2]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[3]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[7]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[7]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[11]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[11]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|init_done_forever                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|init_done_forever~DUPLICATE                                                                                                                                               ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|slave_mode                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|slave_mode~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|pixel_x[1]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|pixel_x[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|pixel_x[3]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|pixel_x[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|pixel_x[10]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|pixel_x[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|m_virtual[8]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|m_virtual[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; demultiplexer:inst2|output_bcd[3]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; demultiplexer:inst2|output_bcd[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~DUPLICATE                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]~DUPLICATE                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                                         ;                  ;                       ;
; test_klok:inst1|count[1]                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; test_klok:inst1|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; test_klok:inst1|count[3]                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; test_klok:inst1|count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; test_klok:inst1|count[5]                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; test_klok:inst1|count[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; test_klok:inst1|count[7]                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; test_klok:inst1|count[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; test_klok:inst1|count[11]                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; test_klok:inst1|count[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; test_klok:inst1|count[13]                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; test_klok:inst1|count[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; test_klok:inst1|count[15]                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; test_klok:inst1|count[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; test_klok:inst1|count[17]                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; test_klok:inst1|count[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                ;
+---------------------------------------+----------------+--------------+-------------------------------------------+---------------------------------+------------------------------+
; Name                                  ; Ignored Entity ; Ignored From ; Ignored To                                ; Ignored Value                   ; Ignored Source               ;
+---------------------------------------+----------------+--------------+-------------------------------------------+---------------------------------+------------------------------+
; Location                              ;                ;              ; ARDUINO_IO[0]                             ; PIN_AG13                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[10]                            ; PIN_AF15                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[11]                            ; PIN_AG16                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[12]                            ; PIN_AH11                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[13]                            ; PIN_AH12                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[14]                            ; PIN_AH9                         ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[15]                            ; PIN_AG11                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[1]                             ; PIN_AF13                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[2]                             ; PIN_AG10                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[3]                             ; PIN_AG9                         ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[4]                             ; PIN_U14                         ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[5]                             ; PIN_U13                         ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[6]                             ; PIN_AG8                         ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[7]                             ; PIN_AH8                         ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_IO[8]                             ; PIN_AF17                        ; QSF Assignment               ;
; Location                              ;                ;              ; ARDUINO_RESET_N                           ; PIN_AH7                         ; QSF Assignment               ;
; Location                              ;                ;              ; FPGA_CLK3_50                              ; PIN_E11                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[0]                                 ; PIN_V12                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[10]                                ; PIN_AD5                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[11]                                ; PIN_AG14                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[12]                                ; PIN_AE23                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[13]                                ; PIN_AE6                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[14]                                ; PIN_AD23                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[15]                                ; PIN_AE24                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[16]                                ; PIN_D12                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[17]                                ; PIN_AD20                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[18]                                ; PIN_C12                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[19]                                ; PIN_AD17                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[1]                                 ; PIN_E8                          ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[20]                                ; PIN_AC23                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[21]                                ; PIN_AC22                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[22]                                ; PIN_Y19                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[23]                                ; PIN_AB23                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[24]                                ; PIN_AA19                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[25]                                ; PIN_W11                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[26]                                ; PIN_AA18                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[27]                                ; PIN_W14                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[28]                                ; PIN_Y18                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[29]                                ; PIN_Y17                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[2]                                 ; PIN_W12                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[30]                                ; PIN_AB25                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[31]                                ; PIN_AB26                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[32]                                ; PIN_Y11                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[33]                                ; PIN_AA26                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[34]                                ; PIN_AA13                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[35]                                ; PIN_AA11                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[3]                                 ; PIN_D11                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[4]                                 ; PIN_D8                          ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[5]                                 ; PIN_AH13                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[6]                                 ; PIN_AF7                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[7]                                 ; PIN_AH14                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[8]                                 ; PIN_AF4                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_0[9]                                 ; PIN_AH3                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[0]                                 ; PIN_Y15                         ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[10]                                ; PIN_AG25                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[11]                                ; PIN_AH26                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[12]                                ; PIN_AH24                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[13]                                ; PIN_AF25                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[14]                                ; PIN_AG23                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[15]                                ; PIN_AF23                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[16]                                ; PIN_AG24                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[17]                                ; PIN_AH22                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[18]                                ; PIN_AH21                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[19]                                ; PIN_AG21                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[1]                                 ; PIN_AC24                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[20]                                ; PIN_AH23                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[21]                                ; PIN_AA20                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[22]                                ; PIN_AF22                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[23]                                ; PIN_AE22                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[24]                                ; PIN_AG20                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[25]                                ; PIN_AF21                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[26]                                ; PIN_AG19                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[27]                                ; PIN_AH19                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[28]                                ; PIN_AG18                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[29]                                ; PIN_AH18                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[2]                                 ; PIN_AA15                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[30]                                ; PIN_AF18                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[31]                                ; PIN_AF20                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[32]                                ; PIN_AG15                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[33]                                ; PIN_AE20                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[34]                                ; PIN_AE19                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[35]                                ; PIN_AE17                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[3]                                 ; PIN_AD26                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[4]                                 ; PIN_AG28                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[5]                                 ; PIN_AF28                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[6]                                 ; PIN_AE25                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[7]                                 ; PIN_AF27                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[8]                                 ; PIN_AG26                        ; QSF Assignment               ;
; Location                              ;                ;              ; GPIO_1[9]                                 ; PIN_AH27                        ; QSF Assignment               ;
; Location                              ;                ;              ; HDMI_MCLK                                 ; PIN_U11                         ; QSF Assignment               ;
; Location                              ;                ;              ; LED[0]                                    ; PIN_W15                         ; QSF Assignment               ;
; Location                              ;                ;              ; LED[1]                                    ; PIN_AA24                        ; QSF Assignment               ;
; Location                              ;                ;              ; LED[2]                                    ; PIN_V16                         ; QSF Assignment               ;
; Location                              ;                ;              ; LED[3]                                    ; PIN_V15                         ; QSF Assignment               ;
; Location                              ;                ;              ; LED[4]                                    ; PIN_AF26                        ; QSF Assignment               ;
; Location                              ;                ;              ; LED[5]                                    ; PIN_AE26                        ; QSF Assignment               ;
; Location                              ;                ;              ; LED[6]                                    ; PIN_Y16                         ; QSF Assignment               ;
; Location                              ;                ;              ; LED[7]                                    ; PIN_AA23                        ; QSF Assignment               ;
; Unforce Merging of PLL Output Counter ; main           ;              ; *pll_0002*|altera_pll:altera_pll_i*|*     ; ON                              ; pll/pll/pll_0002.qip         ;
; PLL Compensation Mode                 ; main           ;              ; *sys_pll_0002*|altera_pll:altera_pll_i*|* ; NORMAL                          ; pll/sys_pll/sys_pll_0002.qip ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[0]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[10]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[11]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[12]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[13]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[14]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[1]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[2]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[3]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[4]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[5]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[6]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[7]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[8]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ADDR[9]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_BA[0]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_BA[1]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_BA[2]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_CAS_N                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_CKE                              ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_CK_N                             ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_CK_P                             ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_CS_N                             ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DM[0]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DM[1]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DM[2]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DM[3]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_N[0]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_N[0](n)                      ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_N[1]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_N[1](n)                      ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_N[2]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_N[2](n)                      ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_N[3]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_N[3](n)                      ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_P[0]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_P[0](n)                      ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_P[1]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_P[1](n)                      ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_P[2]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_P[2](n)                      ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_P[3]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQS_P[3](n)                      ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[0]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[10]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[11]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[12]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[13]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[14]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[15]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[16]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[17]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[18]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[19]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[1]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[20]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[21]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[22]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[23]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[24]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[25]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[26]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[27]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[28]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[29]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[2]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[30]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[31]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[3]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[4]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[5]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[6]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[7]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[8]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_DQ[9]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_ODT                              ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_RAS_N                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_RESET_N                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_RZQ                              ; 1.5 V                           ; QSF Assignment               ;
; I/O Standard                          ; main           ;              ; HPS_DDR3_WE_N                             ; SSTL-15 CLASS I                 ; QSF Assignment               ;
+---------------------------------------+----------------+--------------+-------------------------------------------+---------------------------------+------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9220 ) ; 0.00 % ( 0 / 9220 )        ; 0.00 % ( 0 / 9220 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9220 ) ; 0.00 % ( 0 / 9220 )        ; 0.00 % ( 0 / 9220 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8787 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 166 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 226 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 41 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Saxion/Final_Embedded_Systems/ADC_HDMI_potmeter_met_scherm_magistraal_met_pongbars_van_beide_ADC/ADC_van_stack/output_files/DE10_NANO_ADC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,016 / 41,910        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 3,016                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,621 / 41,910        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,144                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,669                 ;       ;
;         [c] ALMs used for registers                         ; 808                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 633 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 28 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 28                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 532 / 4,191           ; 13 %  ;
;     -- Logic LABs                                           ; 532                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,662                 ;       ;
;     -- 7 input functions                                    ; 50                    ;       ;
;     -- 6 input functions                                    ; 1,150                 ;       ;
;     -- 5 input functions                                    ; 966                   ;       ;
;     -- 4 input functions                                    ; 844                   ;       ;
;     -- <=3 input functions                                  ; 1,652                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 690                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,308                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,903 / 83,820        ; 5 %   ;
;         -- Secondary logic registers                        ; 405 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,955                 ;       ;
;         -- Routing optimization registers                   ; 353                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 59 / 314              ; 19 %  ;
;     -- Clock pins                                           ; 4 / 8                 ; 50 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 178 / 553             ; 32 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,368,512 / 5,662,720 ; 24 %  ;
; Total block memory implementation bits                      ; 1,822,720 / 5,662,720 ; 32 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 112               ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 3 / 6                 ; 50 %  ;
; Global signals                                              ; 10                    ;       ;
;     -- Global clocks                                        ; 7 / 16                ; 44 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.5% / 4.6% / 4.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 30.5% / 31.5% / 27.3% ;       ;
; Maximum fan-out                                             ; 2506                  ;       ;
; Highest non-global fan-out                                  ; 1402                  ;       ;
; Total fan-out                                               ; 39814                 ;       ;
; Average fan-out                                             ; 3.99                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2873 / 41910 ( 7 % )  ; 61 / 41910 ( < 1 % ) ; 83 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2873                  ; 61                   ; 83                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3451 / 41910 ( 8 % )  ; 78 / 41910 ( < 1 % ) ; 94 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1104                  ; 11                   ; 29                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1580                  ; 42                   ; 48                   ; 0                              ;
;         [c] ALMs used for registers                         ; 767                   ; 25                   ; 17                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 606 / 41910 ( 1 % )   ; 17 / 41910 ( < 1 % ) ; 11 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 28 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 28                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 510 / 4191 ( 12 % )   ; 17 / 4191 ( < 1 % )  ; 16 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 510                   ; 17                   ; 16                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 4433                  ; 94                   ; 135                  ; 0                              ;
;     -- 7 input functions                                    ; 47                    ; 3                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 1105                  ; 13                   ; 32                   ; 0                              ;
;     -- 5 input functions                                    ; 929                   ; 15                   ; 22                   ; 0                              ;
;     -- 4 input functions                                    ; 809                   ; 18                   ; 17                   ; 0                              ;
;     -- <=3 input functions                                  ; 1543                  ; 45                   ; 64                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 643                   ; 39                   ; 8                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 3740 / 83820 ( 4 % )  ; 72 / 83820 ( < 1 % ) ; 91 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 390 / 83820 ( < 1 % ) ; 9 / 83820 ( < 1 % )  ; 6 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 3792                  ; 72                   ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 338                   ; 9                    ; 6                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 54                    ; 0                    ; 0                    ; 5                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1368512               ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1822720               ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 178 / 553 ( 32 % )    ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 3 / 112 ( 2 % )       ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )      ; 7 / 116 ( 6 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )       ; 5 / 54 ( 9 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 4760                  ; 64                   ; 152                  ; 38                             ;
;     -- Registered Input Connections                         ; 4314                  ; 29                   ; 105                  ; 0                              ;
;     -- Output Connections                                   ; 51                    ; 5                    ; 239                  ; 4719                           ;
;     -- Registered Output Connections                        ; 7                     ; 3                    ; 239                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 40935                 ; 593                  ; 1085                 ; 4899                           ;
;     -- Registered Connections                               ; 19285                 ; 351                  ; 804                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 10                    ; 1                    ; 213                  ; 4587                           ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 37                   ; 31                             ;
;     -- sld_hub:auto_hub                                     ; 213                   ; 37                   ; 2                    ; 139                            ;
;     -- hard_block:auto_generated_inst                       ; 4587                  ; 31                   ; 139                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 63                    ; 11                   ; 87                   ; 45                             ;
;     -- Output Ports                                         ; 50                    ; 4                    ; 104                  ; 38                             ;
;     -- Bidir Ports                                          ; 5                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 2                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO      ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 872                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 524                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT  ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[2]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 49                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 25                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO10  ; AF15  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO11  ; AG16  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO12  ; AH11  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO13  ; AH12  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO2   ; AG10  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO3   ; AG9   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO4   ; U14   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO5   ; U13   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO6   ; AG8   ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO7   ; AH8   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ARDUINO_IO8   ; AF17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; clock         ; AE15  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------+
; HDMI_I2C_SCL ; U10   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO (inverted) ;
; HDMI_I2S     ; T13   ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
; HDMI_LRCLK   ; T11   ; 3B       ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
; HDMI_SCLK    ; T12   ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 25 / 32 ( 78 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 17 / 68 ( 25 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 7 ( 57 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; ADC_SDI                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; ADC_SDO                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; clock                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; ARDUINO_IO10                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; ARDUINO_IO8                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; ARDUINO_IO6                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ; 139        ; 4A             ; ARDUINO_IO3                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG10     ; 142        ; 4A             ; ARDUINO_IO2                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; ARDUINO_IO11                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; ARDUINO_IO7                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; ARDUINO_IO12                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH12     ; 150        ; 4A             ; ARDUINO_IO13                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; ADC_CONVST                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; ARDUINO_IO5                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ; 138        ; 4A             ; ARDUINO_IO4                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; ADC_SCK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; ADC_CONVST    ; Incomplete set of assignments ;
; ADC_SCK       ; Incomplete set of assignments ;
; ADC_SDI       ; Incomplete set of assignments ;
; HDMI_TX_CLK   ; Incomplete set of assignments ;
; HDMI_TX_D[23] ; Incomplete set of assignments ;
; HDMI_TX_D[22] ; Incomplete set of assignments ;
; HDMI_TX_D[21] ; Incomplete set of assignments ;
; HDMI_TX_D[20] ; Incomplete set of assignments ;
; HDMI_TX_D[19] ; Incomplete set of assignments ;
; HDMI_TX_D[18] ; Incomplete set of assignments ;
; HDMI_TX_D[17] ; Incomplete set of assignments ;
; HDMI_TX_D[16] ; Incomplete set of assignments ;
; HDMI_TX_D[6]  ; Incomplete set of assignments ;
; HDMI_TX_D[5]  ; Incomplete set of assignments ;
; HDMI_TX_D[4]  ; Incomplete set of assignments ;
; HDMI_TX_D[3]  ; Incomplete set of assignments ;
; HDMI_TX_D[2]  ; Incomplete set of assignments ;
; HDMI_TX_D[0]  ; Incomplete set of assignments ;
; clock         ; Incomplete set of assignments ;
; ARDUINO_IO13  ; Incomplete set of assignments ;
; ARDUINO_IO12  ; Incomplete set of assignments ;
; ARDUINO_IO11  ; Incomplete set of assignments ;
; ARDUINO_IO10  ; Incomplete set of assignments ;
; ARDUINO_IO2   ; Incomplete set of assignments ;
; ARDUINO_IO3   ; Incomplete set of assignments ;
; ARDUINO_IO4   ; Incomplete set of assignments ;
; ARDUINO_IO5   ; Incomplete set of assignments ;
; ARDUINO_IO6   ; Incomplete set of assignments ;
; ARDUINO_IO7   ; Incomplete set of assignments ;
; ARDUINO_IO8   ; Incomplete set of assignments ;
; HDMI_TX_DE    ; Incomplete set of assignments ;
; HDMI_TX_HS    ; Incomplete set of assignments ;
; HDMI_TX_VS    ; Incomplete set of assignments ;
; SW[3]         ; Incomplete set of assignments ;
; SW[2]         ; Incomplete set of assignments ;
; SW[1]         ; Incomplete set of assignments ;
; HDMI_TX_D[15] ; Incomplete set of assignments ;
; HDMI_TX_D[14] ; Incomplete set of assignments ;
; HDMI_TX_D[13] ; Incomplete set of assignments ;
; HDMI_TX_D[12] ; Incomplete set of assignments ;
; HDMI_TX_D[11] ; Incomplete set of assignments ;
; HDMI_TX_D[10] ; Incomplete set of assignments ;
; HDMI_TX_D[9]  ; Incomplete set of assignments ;
; HDMI_TX_D[8]  ; Incomplete set of assignments ;
; HDMI_TX_D[7]  ; Incomplete set of assignments ;
; HDMI_TX_D[1]  ; Incomplete set of assignments ;
; HDMI_I2C_SCL  ; Incomplete set of assignments ;
; HDMI_I2C_SDA  ; Incomplete set of assignments ;
; HDMI_I2S      ; Incomplete set of assignments ;
; HDMI_LRCLK    ; Incomplete set of assignments ;
; HDMI_SCLK     ; Incomplete set of assignments ;
; FPGA_CLK1_50  ; Incomplete set of assignments ;
; KEY[2]        ; Incomplete set of assignments ;
; FPGA_CLK2_50  ; Incomplete set of assignments ;
; KEY[1]        ; Incomplete set of assignments ;
; KEY[0]        ; Incomplete set of assignments ;
; SW[0]         ; Incomplete set of assignments ;
; HDMI_TX_INT   ; Incomplete set of assignments ;
; ADC_SDO       ; Incomplete set of assignments ;
; KEY[0]        ; Missing location assignment   ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                             ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                            ;
;     -- PLL Type                                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                              ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                              ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                    ; 810.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                   ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                    ; 37.037038 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                    ; 98.765432 MHz              ;
;     -- PLL Enable                                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                                            ; 81                         ;
;     -- N Counter                                                                                                                                            ; 5                          ;
;     -- PLL Refclk Select                                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                                   ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                              ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                   ;                            ;
;         -- DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                            ;
;             -- Output Clock Frequency                                                                                                                       ; 162.0 MHz                  ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                    ; 5                          ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                               ; 1                          ;
;                                                                                                                                                             ;                            ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                   ;                            ;
;     -- PLL Type                                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                                         ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                              ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                              ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                    ; 400.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                   ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                    ; 37.500000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                    ; 100.000000 MHz             ;
;     -- PLL Enable                                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                                            ; 16                         ;
;     -- N Counter                                                                                                                                            ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                                   ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                   ;                            ;
;         -- DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                    ;                            ;
;             -- Output Clock Frequency                                                                                                                       ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                    ; 4                          ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                               ; 1                          ;
;         -- DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                                    ;                            ;
;             -- Output Clock Frequency                                                                                                                       ; 40.0 MHz                   ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                    ; 10                         ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                               ; 1                          ;
;                                                                                                                                                             ;                            ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                  ;                            ;
;     -- PLL Type                                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                                              ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                              ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                            ; 100.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                    ; 482.352941 MHz             ;
;     -- PLL Operation Mode                                                                                                                                   ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                    ; 85.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                    ; 165.853658 MHz             ;
;     -- PLL Enable                                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                                            ; 82                         ;
;     -- N Counter                                                                                                                                            ; 17                         ;
;     -- PLL Refclk Select                                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                   ;                            ;
;         -- DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                   ;                            ;
;             -- Output Clock Frequency                                                                                                                       ; 1.199882 MHz               ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y8_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                    ; 402                        ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                               ; 1                          ;
;         -- DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                   ;                            ;
;             -- Output Clock Frequency                                                                                                                       ; 1.536155 MHz               ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                    ; 314                        ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                               ; 1                          ;
;                                                                                                                                                             ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+----------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Entity Name                                          ; Library Name   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+----------------+
; |main                                                                                                                                   ; 3016.0 (0.3)         ; 3620.5 (0.3)                     ; 632.0 (0.1)                                       ; 27.5 (0.0)                       ; 0.0 (0.0)            ; 4662 (1)            ; 4308 (0)                  ; 0 (0)         ; 1368512           ; 178   ; 3          ; 59   ; 0            ; |main                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; main                                                 ; work           ;
;    |BCD:inst7|                                                                                                                          ; 1.0 (1.0)            ; 2.5 (2.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|BCD:inst7                                                                                                                                                                                                                                                                                                                                                                                                                                         ; BCD                                                  ; work           ;
;    |BCD:inst9|                                                                                                                          ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|BCD:inst9                                                                                                                                                                                                                                                                                                                                                                                                                                         ; BCD                                                  ; work           ;
;    |DE10_NANO_QSYS:inst|                                                                                                                ; 1773.5 (0.0)         ; 2270.3 (0.0)                     ; 516.2 (0.0)                                       ; 19.5 (0.0)                       ; 0.0 (0.0)            ; 2692 (0)            ; 3352 (0)                  ; 0 (0)         ; 1368512           ; 178   ; 3          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst                                                                                                                                                                                                                                                                                                                                                                                                                               ; DE10_NANO_QSYS                                       ; de10_nano_qsys ;
;       |DE10_NANO_QSYS_bal_x:bal_x|                                                                                                      ; 7.4 (7.4)            ; 9.0 (9.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_x                                                                                                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_QSYS_bal_x                                 ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_bal_x:bal_y|                                                                                                      ; 7.2 (7.2)            ; 11.9 (11.9)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y                                                                                                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_QSYS_bal_x                                 ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_bal_x:pongbar1_y|                                                                                                 ; 8.6 (8.6)            ; 8.7 (8.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar1_y                                                                                                                                                                                                                                                                                                                                                                                               ; DE10_NANO_QSYS_bal_x                                 ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_bal_x:pongbar2_y|                                                                                                 ; 8.6 (8.6)            ; 10.0 (10.0)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar2_y                                                                                                                                                                                                                                                                                                                                                                                               ; DE10_NANO_QSYS_bal_x                                 ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_enable_tone:enable_tone|                                                                                          ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_enable_tone:enable_tone                                                                                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_QSYS_enable_tone                           ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_hdmi_mode:hdmi_mode|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_hdmi_mode:hdmi_mode                                                                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_QSYS_hdmi_mode                             ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_jtag_uart:jtag_uart|                                                                                              ; 58.6 (15.2)          ; 74.3 (17.3)                      ; 15.7 (2.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 116 (33)            ; 116 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_QSYS_jtag_uart                             ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|                                                      ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 26 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_QSYS_jtag_uart_scfifo_r                    ; DE10_NANO_QSYS ;
;             |scfifo:rfifo|                                                                                                              ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 26 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                       ; scfifo                                               ; work           ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 26 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                            ; scfifo_3291                                          ; work           ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 26 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                       ; a_dpfifo_5771                                        ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.1 (3.1)            ; 7.0 (4.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 14 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                               ; a_fefifo_7cf                                         ; work           ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                          ; cntr_vg7                                             ; work           ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                               ; altsyncram_7pu1                                      ; work           ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                 ; cntr_jgb                                             ; work           ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                       ; cntr_jgb                                             ; work           ;
;          |DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|                                                      ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_QSYS_jtag_uart_scfifo_w                    ; DE10_NANO_QSYS ;
;             |scfifo:wfifo|                                                                                                              ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                       ; scfifo                                               ; work           ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                            ; scfifo_3291                                          ; work           ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                       ; a_dpfifo_5771                                        ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.3 (3.2)            ; 6.3 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 11 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                               ; a_fefifo_7cf                                         ; work           ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                          ; cntr_vg7                                             ; work           ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                               ; altsyncram_7pu1                                      ; work           ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                 ; cntr_jgb                                             ; work           ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                       ; cntr_jgb                                             ; work           ;
;          |alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|                                                                 ; 19.1 (19.1)          ; 31.7 (31.7)                      ; 12.7 (12.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                               ; alt_jtag_atlantic                                    ; work           ;
;       |DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|                                                                              ; 493.0 (0.0)          ; 711.8 (0.0)                      ; 220.2 (0.0)                                       ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 732 (0)             ; 1172 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_QSYS_mm_interconnect_0                     ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_cmd_demux:cmd_demux|                                                                         ; 12.5 (12.5)          ; 13.4 (13.4)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                       ; DE10_NANO_QSYS_mm_interconnect_0_cmd_demux           ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                 ; 2.0 (2.0)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                               ; DE10_NANO_QSYS_mm_interconnect_0_cmd_demux_001       ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                     ; 18.4 (16.0)          ; 18.9 (16.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002         ; DE10_NANO_QSYS ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                             ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                     ; 23.2 (20.8)          ; 27.8 (25.7)                      ; 4.7 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (55)             ; 8 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002         ; DE10_NANO_QSYS ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                             ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_router:router|                                                                               ; 20.2 (20.2)          ; 24.3 (24.3)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                             ; DE10_NANO_QSYS_mm_interconnect_0_router              ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_router_001:router_001|                                                                       ; 1.1 (1.1)            ; 1.7 (1.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_QSYS_mm_interconnect_0_router_001          ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                                                                               ; DE10_NANO_QSYS_mm_interconnect_0_rsp_demux_002       ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_rsp_demux_002:rsp_demux_003|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_rsp_demux_002:rsp_demux_003                                                                                                                                                                                                                                                                                                               ; DE10_NANO_QSYS_mm_interconnect_0_rsp_demux_002       ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_rsp_mux:rsp_mux|                                                                             ; 46.0 (46.0)          ; 55.9 (55.9)                      ; 10.4 (10.4)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                           ; DE10_NANO_QSYS_mm_interconnect_0_rsp_mux             ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                     ; 4.4 (4.4)            ; 9.8 (9.8)                        ; 5.7 (5.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS_mm_interconnect_0_rsp_mux_001         ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:adc_ltc2308_slave_agent_rsp_fifo|                                                                       ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_ltc2308_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:bal_x_s1_agent_rdata_fifo|                                                                              ; 11.5 (11.5)          ; 16.4 (16.4)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:bal_x_s1_agent_rsp_fifo|                                                                                ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:bal_y_s1_agent_rdata_fifo|                                                                              ; 11.5 (11.5)          ; 16.9 (16.9)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:bal_y_s1_agent_rsp_fifo|                                                                                ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:enable_tone_s1_agent_rdata_fifo|                                                                        ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:enable_tone_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:enable_tone_s1_agent_rsp_fifo|                                                                          ; 3.5 (3.5)            ; 4.3 (4.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:enable_tone_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:hdmi_mode_s1_agent_rdata_fifo|                                                                          ; 5.7 (5.7)            ; 7.0 (7.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_mode_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:hdmi_mode_s1_agent_rsp_fifo|                                                                            ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_mode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 3.7 (3.7)            ; 4.2 (4.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:nios2_qsys_debug_mem_slave_agent_rsp_fifo|                                                              ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|                                                                       ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:pongbar1_y_s1_agent_rdata_fifo|                                                                         ; 12.3 (12.3)          ; 17.2 (17.2)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:pongbar1_y_s1_agent_rsp_fifo|                                                                           ; 4.3 (4.3)            ; 4.4 (4.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:pongbar2_y_s1_agent_rdata_fifo|                                                                         ; 11.5 (11.5)          ; 14.7 (14.7)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar2_y_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:pongbar2_y_s1_agent_rsp_fifo|                                                                           ; 4.1 (4.1)            ; 4.6 (4.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar2_y_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:score_1_s1_agent_rdata_fifo|                                                                            ; 6.8 (6.8)            ; 10.2 (10.2)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:score_1_s1_agent_rsp_fifo|                                                                              ; 4.1 (4.1)            ; 4.4 (4.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:score_2_s1_agent_rdata_fifo|                                                                            ; 6.3 (6.3)            ; 10.9 (10.9)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:score_2_s1_agent_rsp_fifo|                                                                              ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|                                                                                   ; 2.0 (2.0)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:tone_s1_agent_rdata_fifo|                                                                               ; 3.7 (3.7)            ; 4.7 (4.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tone_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_sc_fifo:tone_s1_agent_rsp_fifo|                                                                                 ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tone_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 5.1 (0.0)            ; 23.1 (0.0)                       ; 18.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 5.1 (3.9)            ; 23.1 (21.6)                      ; 18.0 (17.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 51 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 5.8 (0.0)            ; 23.7 (0.0)                       ; 17.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 5.8 (4.8)            ; 23.7 (22.6)                      ; 17.9 (17.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 52 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 3.8 (0.0)            ; 7.7 (0.0)                        ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 3.8 (2.7)            ; 7.7 (6.5)                        ; 4.0 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 22 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 5.3 (0.0)            ; 18.2 (0.0)                       ; 12.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 5.3 (4.2)            ; 18.2 (16.8)                      ; 12.8 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                         ; 4.5 (0.0)            ; 17.6 (0.0)                       ; 13.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 4.5 (3.5)            ; 17.6 (16.3)                      ; 13.1 (12.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                         ; 5.3 (0.0)            ; 25.3 (0.0)                       ; 20.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 5.3 (4.3)            ; 25.3 (24.2)                      ; 20.0 (19.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 52 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                                         ; 4.5 (0.0)            ; 23.3 (0.0)                       ; 18.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 4.5 (3.3)            ; 23.3 (22.2)                      ; 18.8 (18.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 52 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                                         ; 5.0 (0.0)            ; 8.2 (0.0)                        ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 5.0 (3.8)            ; 8.2 (7.1)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 21 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                                         ; 6.6 (0.0)            ; 8.5 (0.0)                        ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 6.6 (5.3)            ; 8.5 (7.3)                        ; 1.9 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 21 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                                         ; 14.1 (0.0)           ; 17.9 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 14.1 (13.5)          ; 17.9 (16.6)                      ; 3.8 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 41 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_010|                                                                         ; 13.0 (0.0)           ; 18.3 (0.0)                       ; 5.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 13.0 (12.5)          ; 18.3 (17.0)                      ; 5.4 (4.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 40 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_011|                                                                         ; 3.4 (0.0)            ; 5.0 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 3.4 (2.4)            ; 5.0 (3.5)                        ; 1.5 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_012|                                                                         ; 9.8 (0.0)            ; 10.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 9.8 (8.6)            ; 10.7 (9.7)                       ; 1.0 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 25 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_013|                                                                         ; 9.7 (0.0)            ; 12.5 (0.0)                       ; 2.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 9.7 (9.0)            ; 12.5 (10.8)                      ; 2.9 (1.8)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 25 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_014|                                                                         ; 12.7 (0.0)           ; 19.5 (0.0)                       ; 6.9 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 42 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 12.7 (12.2)          ; 19.5 (18.1)                      ; 6.9 (6.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 42 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_015|                                                                         ; 14.1 (0.0)           ; 18.9 (0.0)                       ; 4.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 14.1 (13.1)          ; 18.9 (17.1)                      ; 4.9 (4.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 41 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_016|                                                                         ; 4.5 (0.0)            ; 7.5 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 4.5 (3.8)            ; 7.5 (6.4)                        ; 3.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 16 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.1 (0.1)            ; 0.4 (0.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_017|                                                                         ; 1.7 (0.0)            ; 4.3 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 1.7 (1.0)            ; 4.3 (3.2)                        ; 2.7 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 11 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_NANO_QSYS ;
;          |altera_merlin_master_agent:nios2_qsys_data_master_agent|                                                                      ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_agent                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                           ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:bal_x_s1_agent|                                                                                     ; 1.2 (0.5)            ; 1.2 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:bal_x_s1_agent                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:bal_x_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                     ; altera_merlin_burst_uncompressor                     ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:bal_y_s1_agent|                                                                                     ; 1.2 (0.5)            ; 1.2 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:bal_y_s1_agent                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:bal_y_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                     ; altera_merlin_burst_uncompressor                     ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:enable_tone_s1_agent|                                                                               ; 1.2 (0.5)            ; 1.2 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:enable_tone_s1_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:enable_tone_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                     ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:hdmi_mode_s1_agent|                                                                                 ; 1.2 (0.5)            ; 1.2 (0.7)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hdmi_mode_s1_agent                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hdmi_mode_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                 ; altera_merlin_burst_uncompressor                     ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:nios2_qsys_debug_mem_slave_agent|                                                                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:onchip_memory2_s1_agent|                                                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_s1_agent                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:pongbar1_y_s1_agent|                                                                                ; 1.2 (0.5)            ; 1.2 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pongbar1_y_s1_agent                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pongbar1_y_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                ; altera_merlin_burst_uncompressor                     ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:pongbar2_y_s1_agent|                                                                                ; 1.2 (0.5)            ; 1.2 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pongbar2_y_s1_agent                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pongbar2_y_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                ; altera_merlin_burst_uncompressor                     ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:score_1_s1_agent|                                                                                   ; 1.2 (0.5)            ; 1.2 (0.7)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:score_1_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:score_1_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                     ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:score_2_s1_agent|                                                                                   ; 1.2 (0.5)            ; 1.5 (1.0)                        ; 0.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:score_2_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:score_2_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                     ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_agent|                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:adc_ltc2308_slave_translator|                                                                  ; 5.3 (5.3)            ; 6.8 (6.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_ltc2308_slave_translator                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:bal_x_s1_translator|                                                                           ; 7.8 (7.8)            ; 8.4 (8.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_x_s1_translator                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:bal_y_s1_translator|                                                                           ; 7.5 (7.5)            ; 7.8 (7.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bal_y_s1_translator                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:enable_tone_s1_translator|                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:enable_tone_s1_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:hdmi_mode_s1_translator|                                                                       ; 3.5 (3.5)            ; 5.5 (5.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_mode_s1_translator                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 7.4 (7.4)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:nios2_qsys_debug_mem_slave_translator|                                                         ; 3.9 (3.9)            ; 13.8 (13.8)                      ; 10.1 (10.1)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:onchip_memory2_s1_translator|                                                                  ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:pongbar1_y_s1_translator|                                                                      ; 7.1 (7.1)            ; 8.0 (8.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar1_y_s1_translator                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:pongbar2_y_s1_translator|                                                                      ; 7.1 (7.1)            ; 7.7 (7.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pongbar2_y_s1_translator                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:score_1_s1_translator|                                                                         ; 5.0 (5.0)            ; 5.3 (5.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:score_1_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:score_2_s1_translator|                                                                         ; 5.0 (5.0)            ; 6.1 (6.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:score_2_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:sw_s1_translator|                                                                              ; 5.0 (5.0)            ; 5.2 (5.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                           ; 3.3 (3.3)            ; 4.0 (4.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_slave_translator:tone_s1_translator|                                                                            ; 3.2 (3.2)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tone_s1_translator                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; DE10_NANO_QSYS ;
;          |altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|                                                                 ; 12.7 (12.7)          ; 14.1 (14.1)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter                                                                                                                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                        ; DE10_NANO_QSYS ;
;          |altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter|                                                          ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter                                                                                                                                                                                                                                                                                                        ; altera_merlin_traffic_limiter                        ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_nios2_qsys:nios2_qsys|                                                                                            ; 1020.4 (10.7)        ; 1209.8 (11.8)                    ; 206.8 (1.1)                                       ; 17.4 (0.0)                       ; 0.0 (0.0)            ; 1449 (1)            ; 1673 (43)                 ; 0 (0)         ; 62912             ; 13    ; 3          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys                                                                                                                                                                                                                                                                                                                                                                                          ; DE10_NANO_QSYS_nios2_qsys                            ; DE10_NANO_QSYS ;
;          |DE10_NANO_QSYS_nios2_qsys_cpu:cpu|                                                                                            ; 1009.7 (876.4)       ; 1198.0 (1036.4)                  ; 205.8 (176.5)                                     ; 17.4 (16.4)                      ; 0.0 (0.0)            ; 1448 (1268)         ; 1630 (1349)               ; 0 (0)         ; 62912             ; 13    ; 3          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu                                                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_QSYS_nios2_qsys_cpu                        ; DE10_NANO_QSYS ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_bht_module:DE10_NANO_QSYS_nios2_qsys_cpu_bht|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_bht_module:DE10_NANO_QSYS_nios2_qsys_cpu_bht                                                                                                                                                                                                                                                                             ; DE10_NANO_QSYS_nios2_qsys_cpu_bht_module             ; DE10_NANO_QSYS ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_bht_module:DE10_NANO_QSYS_nios2_qsys_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                   ; altsyncram                                           ; work           ;
;                   |altsyncram_pdj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_bht_module:DE10_NANO_QSYS_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated                                                                                                                                                                                                                    ; altsyncram_pdj1                                      ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_dc_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_data|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_data                                                                                                                                                                                                                                                                     ; DE10_NANO_QSYS_nios2_qsys_cpu_dc_data_module         ; DE10_NANO_QSYS ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                           ; work           ;
;                   |altsyncram_4kl1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated                                                                                                                                                                                                            ; altsyncram_4kl1                                      ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag                                                                                                                                                                                                                                                                       ; DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag_module          ; DE10_NANO_QSYS ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                             ; altsyncram                                           ; work           ;
;                   |altsyncram_5pi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5pi1:auto_generated                                                                                                                                                                                                              ; altsyncram_5pi1                                      ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim                                                                                                                                                                                                                                                                 ; DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim_module       ; DE10_NANO_QSYS ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; altsyncram                                           ; work           ;
;                   |altsyncram_baj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                                        ; altsyncram_baj1                                      ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_ic_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_data|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_ic_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_data                                                                                                                                                                                                                                                                     ; DE10_NANO_QSYS_nios2_qsys_cpu_ic_data_module         ; DE10_NANO_QSYS ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_ic_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                           ; work           ;
;                   |altsyncram_spj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_ic_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                            ; altsyncram_spj1                                      ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag                                                                                                                                                                                                                                                                       ; DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag_module          ; DE10_NANO_QSYS ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                             ; altsyncram                                           ; work           ;
;                   |altsyncram_tgj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_tgj1:auto_generated                                                                                                                                                                                                              ; altsyncram_tgj1                                      ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell                                                                                                                                                                                                                                                                    ; DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell              ; DE10_NANO_QSYS ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                 ; altera_mult_add                                      ; work           ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated                                                                                                                                                                                             ; altera_mult_add_37p2                                 ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; altera_mult_add_rtl                                  ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; ama_multiplier_function                              ; work           ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                 ; altera_mult_add                                      ; work           ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated                                                                                                                                                                                             ; altera_mult_add_37p2                                 ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; altera_mult_add_rtl                                  ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; ama_multiplier_function                              ; work           ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                 ; altera_mult_add                                      ; work           ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated                                                                                                                                                                                             ; altera_mult_add_37p2                                 ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; altera_mult_add_rtl                                  ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; ama_multiplier_function                              ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|                                       ; 133.3 (31.9)         ; 161.6 (32.2)                     ; 29.3 (0.4)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 180 (8)             ; 281 (82)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci                                                                                                                                                                                                                                                                    ; DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci              ; DE10_NANO_QSYS ;
;                |DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|                ; 38.2 (0.0)           ; 52.4 (0.0)                       ; 14.7 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 62 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper                                                                                                                                                            ; DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper    ; DE10_NANO_QSYS ;
;                   |DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk|               ; 4.7 (4.3)            ; 19.1 (17.8)                      ; 14.4 (13.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk                                                      ; DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk     ; DE10_NANO_QSYS ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                              ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0.2 (0.2)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                              ; work           ;
;                   |DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|                     ; 32.0 (30.9)          ; 32.3 (31.3)                      ; 0.8 (0.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 53 (53)             ; 48 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck                                                            ; DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck        ; DE10_NANO_QSYS ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                              ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                              ; work           ;
;                   |sld_virtual_jtag_basic:DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_phy|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_phy                                                                                       ; sld_virtual_jtag_basic                               ; work           ;
;                |DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg|                      ; 4.8 (4.8)            ; 5.7 (5.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg                                                                                                                                                                  ; DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg       ; DE10_NANO_QSYS ;
;                |DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break|                        ; 1.3 (1.3)            ; 13.6 (13.6)                      ; 12.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break                                                                                                                                                                    ; DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break        ; DE10_NANO_QSYS ;
;                |DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_debug:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_debug|                        ; 4.3 (4.3)            ; 5.8 (5.2)                        ; 1.4 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_debug:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_debug                                                                                                                                                                    ; DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_debug        ; DE10_NANO_QSYS ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_debug:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; altera_std_synchronizer                              ; work           ;
;                |DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|                              ; 52.4 (52.4)          ; 52.0 (52.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 93 (93)             ; 57 (57)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem                                                                                                                                                                          ; DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem           ; DE10_NANO_QSYS ;
;                   |DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram                                                                           ; DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram_module   ; DE10_NANO_QSYS ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                           ; work           ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                      ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a                                                                                                                                                                                                                                                     ; DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a_module ; DE10_NANO_QSYS ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work           ;
;                   |altsyncram_voi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                            ; altsyncram_voi1                                      ; work           ;
;             |DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b                                                                                                                                                                                                                                                     ; DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b_module ; DE10_NANO_QSYS ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work           ;
;                   |altsyncram_voi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                            ; altsyncram_voi1                                      ; work           ;
;       |DE10_NANO_QSYS_onchip_memory2:onchip_memory2|                                                                                    ; 49.8 (0.3)           ; 49.1 (0.3)                       ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 106 (2)             ; 3 (0)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2                                                                                                                                                                                                                                                                                                                                                                                  ; DE10_NANO_QSYS_onchip_memory2                        ; DE10_NANO_QSYS ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 49.5 (0.0)           ; 48.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 104 (0)             ; 3 (0)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                        ; altsyncram                                           ; work           ;
;             |altsyncram_btn1:auto_generated|                                                                                            ; 49.5 (0.8)           ; 48.7 (1.0)                       ; 0.0 (0.2)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 104 (0)             ; 3 (3)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated                                                                                                                                                                                                                                                                                                                         ; altsyncram_btn1                                      ; work           ;
;                |decode_ala:decode3|                                                                                                     ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated|decode_ala:decode3                                                                                                                                                                                                                                                                                                      ; decode_ala                                           ; work           ;
;                |mux_7hb:mux2|                                                                                                           ; 45.1 (45.1)          ; 44.4 (44.4)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 99 (99)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated|mux_7hb:mux2                                                                                                                                                                                                                                                                                                            ; mux_7hb                                              ; work           ;
;       |DE10_NANO_QSYS_pll_sys:pll_sys|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys                                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS_pll_sys                               ; DE10_NANO_QSYS ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                        ; altera_pll                                           ; work           ;
;       |DE10_NANO_QSYS_score_1:score_1|                                                                                                  ; 4.8 (4.8)            ; 5.9 (5.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_1                                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS_score_1                               ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_score_1:score_2|                                                                                                  ; 5.0 (5.0)            ; 7.5 (7.5)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2                                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS_score_1                               ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_sw:sw|                                                                                                            ; 6.5 (6.5)            ; 10.0 (10.0)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_sw:sw                                                                                                                                                                                                                                                                                                                                                                                                          ; DE10_NANO_QSYS_sw                                    ; DE10_NANO_QSYS ;
;       |DE10_NANO_QSYS_tone:tone|                                                                                                        ; 1.3 (1.3)            ; 2.3 (2.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|DE10_NANO_QSYS_tone:tone                                                                                                                                                                                                                                                                                                                                                                                                      ; DE10_NANO_QSYS_tone                                  ; DE10_NANO_QSYS ;
;       |adc_ltc2308_fifo:adc_ltc2308|                                                                                                    ; 91.9 (24.2)          ; 138.9 (34.6)                     ; 47.0 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 158 (43)            ; 229 (53)                  ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308                                                                                                                                                                                                                                                                                                                                                                                                  ; adc_ltc2308_fifo                                     ; DE10_NANO_QSYS ;
;          |adc_data_fifo:adc_data_fifo_inst|                                                                                             ; 34.6 (0.0)           ; 60.8 (0.0)                       ; 26.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 129 (0)                   ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst                                                                                                                                                                                                                                                                                                                                                                 ; adc_data_fifo                                        ; DE10_NANO_QSYS ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 34.6 (0.0)           ; 60.8 (0.0)                       ; 26.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 129 (0)                   ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                         ; dcfifo                                               ; work           ;
;                |dcfifo_s7q1:auto_generated|                                                                                             ; 34.6 (4.2)           ; 60.8 (16.0)                      ; 26.2 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (6)              ; 129 (38)                  ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated                                                                                                                                                                                                                                                                                                              ; dcfifo_s7q1                                          ; work           ;
;                   |a_graycounter_ldc:wrptr_g1p|                                                                                         ; 11.1 (11.1)          ; 11.8 (11.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p                                                                                                                                                                                                                                                                                  ; a_graycounter_ldc                                    ; work           ;
;                   |a_graycounter_pv6:rdptr_g1p|                                                                                         ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p                                                                                                                                                                                                                                                                                  ; a_graycounter_pv6                                    ; work           ;
;                   |alt_synch_pipe_apl:rs_dgwp|                                                                                          ; 2.0 (0.0)            ; 9.7 (0.0)                        ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                                                                                                                   ; alt_synch_pipe_apl                                   ; work           ;
;                      |dffpipe_re9:dffpipe12|                                                                                            ; 2.0 (2.0)            ; 9.7 (9.7)                        ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_re9:dffpipe12                                                                                                                                                                                                                                                             ; dffpipe_re9                                          ; work           ;
;                   |alt_synch_pipe_bpl:ws_dgrp|                                                                                          ; 2.3 (0.0)            ; 8.3 (0.0)                        ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                                                                                                                   ; alt_synch_pipe_bpl                                   ; work           ;
;                      |dffpipe_se9:dffpipe15|                                                                                            ; 2.3 (2.3)            ; 8.3 (8.3)                        ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_se9:dffpipe15                                                                                                                                                                                                                                                             ; dffpipe_se9                                          ; work           ;
;                   |altsyncram_91b1:fifo_ram|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|altsyncram_91b1:fifo_ram                                                                                                                                                                                                                                                                                     ; altsyncram_91b1                                      ; work           ;
;                   |cmpr_b06:rdempty_eq_comp|                                                                                            ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|cmpr_b06:rdempty_eq_comp                                                                                                                                                                                                                                                                                     ; cmpr_b06                                             ; work           ;
;                   |cmpr_b06:wrfull_eq_comp|                                                                                             ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|cmpr_b06:wrfull_eq_comp                                                                                                                                                                                                                                                                                      ; cmpr_b06                                             ; work           ;
;          |adc_ltc2308:adc_ltc2308_inst|                                                                                                 ; 33.2 (33.2)          ; 43.6 (43.6)                      ; 10.4 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst                                                                                                                                                                                                                                                                                                                                                                     ; adc_ltc2308                                          ; DE10_NANO_QSYS ;
;       |de10_nano_qsys_rst_controller:rst_controller|                                                                                    ; 3.0 (0.0)            ; 8.0 (0.0)                        ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                  ; de10_nano_qsys_rst_controller                        ; de10_nano_qsys ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3.0 (2.3)            ; 8.0 (5.0)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 17 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                           ; altera_reset_controller                              ; DE10_NANO_QSYS ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                            ; DE10_NANO_QSYS ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                            ; DE10_NANO_QSYS ;
;       |de10_nano_qsys_rst_controller_001:rst_controller_001|                                                                            ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_001:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                          ; de10_nano_qsys_rst_controller_001                    ; de10_nano_qsys ;
;          |altera_reset_controller:rst_controller_001|                                                                                   ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                              ; DE10_NANO_QSYS ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                            ; DE10_NANO_QSYS ;
;       |de10_nano_qsys_rst_controller_002:rst_controller_002|                                                                            ; 3.3 (0.0)            ; 8.3 (0.0)                        ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                          ; de10_nano_qsys_rst_controller_002                    ; de10_nano_qsys ;
;          |altera_reset_controller:rst_controller_002|                                                                                   ; 3.3 (3.2)            ; 8.3 (5.4)                        ; 4.9 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 17 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                              ; DE10_NANO_QSYS ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                            ; DE10_NANO_QSYS ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                            ; DE10_NANO_QSYS ;
;    |DE10_Nano_HDMI_TX:inst4|                                                                                                            ; 1051.2 (9.0)         ; 1128.6 (9.5)                     ; 85.3 (0.5)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 1658 (16)           ; 724 (16)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4                                                                                                                                                                                                                                                                                                                                                                                                                           ; DE10_Nano_HDMI_TX                                    ; work           ;
;       |AUDIO_IF:u_AVG|                                                                                                                  ; 27.0 (27.0)          ; 30.0 (30.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG                                                                                                                                                                                                                                                                                                                                                                                                            ; AUDIO_IF                                             ; work           ;
;       |I2C_HDMI_Config:u_I2C_HDMI_Config|                                                                                               ; 61.5 (27.0)          ; 67.0 (29.5)                      ; 5.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (49)            ; 74 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config                                                                                                                                                                                                                                                                                                                                                                                         ; I2C_HDMI_Config                                      ; work           ;
;          |I2C_Controller:u0|                                                                                                            ; 34.5 (0.0)           ; 37.5 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0                                                                                                                                                                                                                                                                                                                                                                       ; I2C_Controller                                       ; work           ;
;             |I2C_WRITE_WDATA:wrd|                                                                                                       ; 34.5 (34.5)          ; 37.5 (37.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                                                                                                                   ; I2C_WRITE_WDATA                                      ; work           ;
;       |sys_pll:u_sys_pll|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll                                                                                                                                                                                                                                                                                                                                                                                                         ; sys_pll                                              ; sys_pll        ;
;          |sys_pll_0002:sys_pll_inst|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst                                                                                                                                                                                                                                                                                                                                                                               ; sys_pll_0002                                         ; sys_pll        ;
;             |altera_pll:altera_pll_i|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                       ; altera_pll                                           ; work           ;
;       |vpg:u_vpg|                                                                                                                       ; 946.9 (2.7)          ; 1011.4 (2.8)                     ; 72.5 (0.2)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 1496 (9)            ; 592 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg                                                                                                                                                                                                                                                                                                                                                                                                                 ; vpg                                                  ; work           ;
;          |pll:u_pll|                                                                                                                    ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll                                                                                                                                                                                                                                                                                                                                                                                                       ; pll                                                  ; pll            ;
;             |pll_0002:pll_inst|                                                                                                         ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst                                                                                                                                                                                                                                                                                                                                                                                     ; pll_0002                                             ; pll            ;
;                |altera_pll:altera_pll_i|                                                                                                ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                             ; altera_pll                                           ; work           ;
;                   |altera_cyclonev_pll:cyclonev_pll|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                                                                                                                                                                                                                                            ; altera_cyclonev_pll                                  ; work           ;
;                      |altera_cyclonev_pll_base:fpll_0|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                                                                                                                                                                                                                                            ; altera_cyclonev_pll_base                             ; work           ;
;                   |dps_extra_kick:dps_extra_inst|                                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                                                                                                                                                                                                                                                                                               ; dps_extra_kick                                       ; work           ;
;          |pll_controller:u_pll_controller|                                                                                              ; 40.5 (40.5)          ; 42.2 (42.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller                                                                                                                                                                                                                                                                                                                                                                                 ; pll_controller                                       ; work           ;
;          |pll_reconfig:u_pll_reconfig|                                                                                                  ; 810.5 (0.0)          ; 868.5 (0.0)                      ; 66.0 (0.0)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 1256 (0)            ; 481 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig                                                                                                                                                                                                                                                                                                                                                                                     ; pll_reconfig                                         ; pll_reconfig   ;
;             |altera_pll_reconfig_top:pll_reconfig_inst|                                                                                 ; 810.5 (0.0)          ; 868.5 (0.0)                      ; 66.0 (0.0)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 1256 (0)            ; 481 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst                                                                                                                                                                                                                                                                                                                                           ; altera_pll_reconfig_top                              ; pll_reconfig   ;
;                |altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|                                    ; 810.5 (734.0)        ; 868.5 (790.3)                    ; 66.0 (63.6)                                       ; 8.0 (7.2)                        ; 0.0 (0.0)            ; 1256 (1130)         ; 481 (401)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                                                                                                                                                                                                                                       ; altera_pll_reconfig_core                             ; pll_reconfig   ;
;                   |dprio_mux:dprio_mux_inst|                                                                                            ; 17.4 (17.4)          ; 18.1 (18.1)                      ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst                                                                                                                                                                                                                              ; dprio_mux                                            ; pll_reconfig   ;
;                   |dyn_phase_shift:dyn_phase_shift_inst|                                                                                ; 41.1 (36.8)          ; 40.8 (36.4)                      ; 0.3 (0.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 69 (64)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst                                                                                                                                                                                                                  ; dyn_phase_shift                                      ; pll_reconfig   ;
;                      |generic_lcell_comb:lcell_cnt_sel_0|                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0                                                                                                                                                                               ; generic_lcell_comb                                   ; pll_reconfig   ;
;                      |generic_lcell_comb:lcell_cnt_sel_1|                                                                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1                                                                                                                                                                               ; generic_lcell_comb                                   ; pll_reconfig   ;
;                      |generic_lcell_comb:lcell_cnt_sel_2|                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2                                                                                                                                                                               ; generic_lcell_comb                                   ; pll_reconfig   ;
;                      |generic_lcell_comb:lcell_cnt_sel_3|                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3                                                                                                                                                                               ; generic_lcell_comb                                   ; pll_reconfig   ;
;                      |generic_lcell_comb:lcell_cnt_sel_4|                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4                                                                                                                                                                               ; generic_lcell_comb                                   ; pll_reconfig   ;
;                   |fpll_dprio_init:fpll_dprio_init_inst|                                                                                ; 5.5 (5.5)            ; 6.8 (6.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst                                                                                                                                                                                                                  ; fpll_dprio_init                                      ; pll_reconfig   ;
;                   |generic_lcell_comb:lcell_dprio_read|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_dprio_read                                                                                                                                                                                                                   ; generic_lcell_comb                                   ; pll_reconfig   ;
;                   |generic_lcell_comb:lcell_fpll_0_1|                                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1                                                                                                                                                                                                                     ; generic_lcell_comb                                   ; pll_reconfig   ;
;                   |self_reset:self_reset_inst|                                                                                          ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst                                                                                                                                                                                                                            ; self_reset                                           ; pll_reconfig   ;
;          |vga_generator:u_vga_generator|                                                                                                ; 89.7 (89.7)          ; 94.4 (94.4)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator                                                                                                                                                                                                                                                                                                                                                                                   ; vga_generator                                        ; work           ;
;       |vpg_mode:u_vpg_mode|                                                                                                             ; 6.8 (6.8)            ; 10.7 (10.7)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode                                                                                                                                                                                                                                                                                                                                                                                                       ; vpg_mode                                             ; work           ;
;    |bcd_7segment:inst3|                                                                                                                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|bcd_7segment:inst3                                                                                                                                                                                                                                                                                                                                                                                                                                ; bcd_7segment                                         ; work           ;
;    |demultiplexer:inst2|                                                                                                                ; 15.7 (15.7)          ; 17.8 (17.8)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|demultiplexer:inst2                                                                                                                                                                                                                                                                                                                                                                                                                               ; demultiplexer                                        ; work           ;
;    |pzdyqx:nabboc|                                                                                                                      ; 61.0 (0.0)           ; 77.5 (0.0)                       ; 16.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                     ; pzdyqx                                               ; work           ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 61.0 (6.5)           ; 77.5 (7.5)                       ; 16.5 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (12)             ; 81 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                        ; pzdyqx_impl                                          ; work           ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 27.5 (11.5)          ; 34.0 (15.2)                      ; 6.5 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                          ; GHVD5181                                             ; work           ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 16.0 (16.0)          ; 18.8 (18.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                        ; LQYT7093                                             ; work           ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 7.0 (7.0)            ; 7.5 (7.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                      ; KIFI3548                                             ; work           ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 10.8 (10.8)          ; 16.0 (16.0)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                      ; LQYT7093                                             ; work           ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 9.2 (9.2)            ; 12.5 (12.5)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                      ; PUDL0439                                             ; work           ;
;    |sld_hub:auto_hub|                                                                                                                   ; 82.5 (0.5)           ; 93.0 (0.5)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (1)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_hub                                              ; altera_sld     ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 82.0 (0.0)           ; 92.5 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                  ; alt_sld_fab_with_jtag_input                          ; altera_sld     ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 82.0 (0.0)           ; 92.5 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                               ; alt_sld_fab                                          ; alt_sld_fab    ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 82.0 (2.2)           ; 92.5 (3.7)                       ; 10.5 (1.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (1)             ; 97 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                           ; alt_sld_fab_alt_sld_fab                              ; alt_sld_fab    ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 79.8 (0.0)           ; 88.8 (0.0)                       ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                               ; alt_sld_fab_alt_sld_fab_sldfabric                    ; alt_sld_fab    ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 79.8 (56.1)          ; 88.8 (62.7)                      ; 9.0 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (95)            ; 90 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                  ; sld_jtag_hub                                         ; work           ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                          ; sld_rom_sr                                           ; work           ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 13.2 (13.2)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                        ; sld_shadow_jsm                                       ; altera_sld     ;
;    |test_klok:inst1|                                                                                                                    ; 23.5 (23.5)          ; 24.0 (24.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|test_klok:inst1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; test_klok                                            ; work           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clock         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO13  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO12  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO11  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO10  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO2   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO3   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO4   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO5   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO6   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO7   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO8   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK1_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDO       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[3]                                                                                                                                                                                                         ;                   ;         ;
; SW[2]                                                                                                                                                                                                         ;                   ;         ;
; SW[1]                                                                                                                                                                                                         ;                   ;         ;
; HDMI_I2C_SCL                                                                                                                                                                                                  ;                   ;         ;
; HDMI_I2C_SDA                                                                                                                                                                                                  ;                   ;         ;
;      - DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK~2                                                                                               ; 0                 ; 0       ;
; HDMI_I2S                                                                                                                                                                                                      ;                   ;         ;
; HDMI_LRCLK                                                                                                                                                                                                    ;                   ;         ;
; HDMI_SCLK                                                                                                                                                                                                     ;                   ;         ;
; FPGA_CLK1_50                                                                                                                                                                                                  ;                   ;         ;
;      - test_klok:inst1|tmp                                                                                                                                                                                    ; 0                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK                                                                                                                                ; 0                 ; 0       ;
; KEY[2]                                                                                                                                                                                                        ;                   ;         ;
;      - test_klok:inst1|tmp                                                                                                                                                                                    ; 1                 ; 0       ;
;      - test_klok:inst1|count[29]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[5]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[6]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[4]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[3]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[2]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[1]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[12]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[7]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[8]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[9]                                                                                                                                                                               ; 1                 ; 0       ;
;      - test_klok:inst1|count[10]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[31]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[30]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[11]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[28]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[27]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[26]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[25]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[24]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[23]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[22]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[21]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[20]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[19]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[18]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[17]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[16]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[15]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[14]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[13]                                                                                                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[0]                                                                                                                                                                               ; 1                 ; 0       ;
;      - DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out             ; 1                 ; 0       ;
;      - DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]              ; 1                 ; 0       ;
;      - DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|merged_reset~0                                                                     ; 1                 ; 0       ;
;      - DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]              ; 1                 ; 0       ;
;      - DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                              ; 1                 ; 0       ;
;      - test_klok:inst1|count[13]~DUPLICATE                                                                                                                                                                    ; 1                 ; 0       ;
;      - test_klok:inst1|count[17]~DUPLICATE                                                                                                                                                                    ; 1                 ; 0       ;
;      - test_klok:inst1|count[15]~DUPLICATE                                                                                                                                                                    ; 1                 ; 0       ;
;      - test_klok:inst1|count[11]~DUPLICATE                                                                                                                                                                    ; 1                 ; 0       ;
;      - test_klok:inst1|count[5]~DUPLICATE                                                                                                                                                                     ; 1                 ; 0       ;
;      - test_klok:inst1|count[3]~DUPLICATE                                                                                                                                                                     ; 1                 ; 0       ;
;      - test_klok:inst1|count[1]~DUPLICATE                                                                                                                                                                     ; 1                 ; 0       ;
;      - test_klok:inst1|count[7]~DUPLICATE                                                                                                                                                                     ; 1                 ; 0       ;
; FPGA_CLK2_50                                                                                                                                                                                                  ;                   ;         ;
; KEY[1]                                                                                                                                                                                                        ;                   ;         ;
;      - DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode[0]~1                                                                                                                                              ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode[1]~2                                                                                                                                              ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode[3]~5                                                                                                                                              ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|always0~1                                                                                                                                                  ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|pre_mode_button~0                                                                                                                                          ; 1                 ; 0       ;
; KEY[0]                                                                                                                                                                                                        ;                   ;         ;
;      - DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                             ; 0                 ; 0       ;
; SW[0]                                                                                                                                                                                                         ;                   ;         ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|lrclk                                                                                                                                                           ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|i2s[0]                                                                                                                                                          ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[0]                                                                                                                                                     ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[1]                                                                                                                                                     ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[2]                                                                                                                                                     ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[3]                                                                                                                                                     ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[4]                                                                                                                                                     ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[5]                                                                                                                                                     ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[0]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[1]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[2]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[3]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[6]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[5]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[4]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|sclk_Count[3]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|sclk_Count[2]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|sclk_Count[1]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|sclk_Count[0]                                                                                                                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[1]~DUPLICATE                                                                                                                                         ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[0]~DUPLICATE                                                                                                                                         ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[2]~DUPLICATE                                                                                                                                         ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|Data_Count[3]~DUPLICATE                                                                                                                                         ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[4]~DUPLICATE                                                                                                                                           ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[2]~DUPLICATE                                                                                                                                           ; 1                 ; 0       ;
; HDMI_TX_INT                                                                                                                                                                                                   ;                   ;         ;
;      - DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[4]~0                                                                                                                               ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[3]~1                                                                                                                               ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[0]~2                                                                                                                               ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[2]~3                                                                                                                               ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[1]~4                                                                                                                               ; 1                 ; 0       ;
; ADC_SDO                                                                                                                                                                                                       ;                   ;         ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[1]~0                                                                                                           ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[9]~1                                                                                                           ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[2]~2                                                                                                           ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[10]~3                                                                                                          ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[3]~4                                                                                                           ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[11]~5                                                                                                          ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[0]~6                                                                                                           ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[8]~7                                                                                                           ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[7]~8                                                                                                           ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[5]~9                                                                                                           ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[4]~10                                                                                                          ; 0                 ; 0       ;
;      - DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[6]~11                                                                                                          ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                ; Location                   ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_x|always0~1                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y6_N39        ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:bal_y|always0~1                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y6_N15         ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar1_y|always0~1                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X33_Y5_N42         ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_bal_x:pongbar2_y|always0~1                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y4_N33         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_enable_tone:enable_tone|always0~1                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y10_N6        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                             ; LABCELL_X19_Y7_N21         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                             ; MLABCELL_X21_Y7_N54        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|count[1]~0                                                                                                                                                                                                                                                                                      ; MLABCELL_X6_Y2_N57         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|jupdate~1                                                                                                                                                                                                                                                                                       ; MLABCELL_X6_Y3_N42         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y5_N51          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|read~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X6_Y3_N30         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y3_N33         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y7_N33         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                      ; FF_X40_Y7_N38              ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X24_Y7_N57         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X9_Y5_N48          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                       ; FF_X24_Y7_N50              ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X21_Y7_N45        ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; LABCELL_X30_Y13_N30        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y13_N24        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; LABCELL_X30_Y12_N54        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE10_NANO_QSYS_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                                                      ; LABCELL_X29_Y12_N24        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y8_N54         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y8_N21        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_x_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y7_N3          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y9_N48         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y9_N45         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bal_y_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y9_N54         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:enable_tone_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y10_N21        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_mode_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y7_N3         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_mode_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y7_N36         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_debug_mem_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                    ; LABCELL_X29_Y13_N36        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y12_N21        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y5_N42         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y5_N45         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar1_y_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y5_N0          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar2_y_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y6_N42         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar2_y_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y8_N57         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pongbar2_y_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y6_N0          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y10_N3         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y10_N39        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_1_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y10_N54        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y10_N33        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y10_N9         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:score_2_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y10_N36        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tone_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y8_N6         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tone_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X28_Y8_N39        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                                                                                               ; LABCELL_X31_Y6_N9          ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; LABCELL_X24_Y11_N54        ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; MLABCELL_X25_Y9_N21        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                                                                                               ; LABCELL_X35_Y10_N24        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; MLABCELL_X25_Y11_N39       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                                                                                               ; MLABCELL_X34_Y9_N21        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; MLABCELL_X25_Y10_N12       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                                                                                               ; LABCELL_X33_Y10_N3         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; MLABCELL_X25_Y11_N9        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                                                                                               ; LABCELL_X37_Y7_N51         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; MLABCELL_X25_Y8_N42        ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                                                                                               ; LABCELL_X33_Y7_N24         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; MLABCELL_X25_Y9_N42        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                                                                                               ; LABCELL_X27_Y10_N51        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; MLABCELL_X25_Y10_N51       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LABCELL_X30_Y5_N36         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LABCELL_X30_Y6_N6          ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LABCELL_X29_Y8_N27         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LABCELL_X36_Y10_N39        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; MLABCELL_X34_Y10_N24       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LABCELL_X35_Y8_N51         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LABCELL_X36_Y9_N6          ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; MLABCELL_X34_Y7_N57        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; MLABCELL_X28_Y10_N0        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                                                                                                   ; MLABCELL_X34_Y5_N36        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                     ; MLABCELL_X25_Y8_N24        ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y9_N0         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y10_N24       ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y12_N3        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_fill_dp_offset_en                                                                                                                                                                                                                                                                                                   ; LABCELL_X23_Y12_N0         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y10_N54        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y10_N51       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_wr_data_cnt[0]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y9_N3          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                               ; FF_X21_Y12_N5              ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                      ; FF_X13_Y14_N52             ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y16_N45       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_inst_result[31]~2                                                                                                                                                                                                                                                                                                      ; MLABCELL_X21_Y14_N42       ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                              ; FF_X22_Y15_N14             ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                              ; FF_X23_Y12_N26             ; 857     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y12_N21        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X22_Y11_N12        ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|Add10~1                                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y16_N33        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk|jxuir                  ; FF_X6_Y11_N38              ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; MLABCELL_X6_Y11_N15        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; MLABCELL_X6_Y8_N15         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk|take_action_ocimem_b   ; MLABCELL_X6_Y11_N30        ; 38      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X6_Y11_N8               ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[32]~19                    ; LABCELL_X1_Y6_N24          ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[37]~13                    ; LABCELL_X2_Y5_N6           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[5]~7                      ; MLABCELL_X3_Y6_N30         ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[5]~8                      ; MLABCELL_X3_Y6_N33         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr~17                        ; LABCELL_X1_Y6_N12          ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; LABCELL_X29_Y11_N27        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                               ; LABCELL_X29_Y11_N54        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break|break_readreg[5]~0                                                                                                                   ; MLABCELL_X6_Y11_N57        ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci_break|break_readreg[5]~1                                                                                                                   ; MLABCELL_X6_Y6_N48         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                               ; LABCELL_X7_Y8_N27          ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|MonDReg[31]~0                                                                                                                              ; MLABCELL_X6_Y6_N57         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|jtag_ram_rd~0                                                                                                                              ; MLABCELL_X6_Y11_N27        ; 18      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|ociram_reset_req                                                                                                                           ; LABCELL_X9_Y7_N51          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                             ; LABCELL_X29_Y11_N45        ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|address[8]                                                                                                                                                                                                                           ; FF_X37_Y13_N26             ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                                                      ; LABCELL_X10_Y13_N15        ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                   ; FF_X13_Y13_N23             ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                       ; LABCELL_X13_Y16_N12        ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                  ; FF_X10_Y13_N26             ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y9_N3          ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                              ; FF_X10_Y11_N53             ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_src2[7]~2                                                                                                                                                                                                                                                                                                              ; LABCELL_X17_Y11_N57        ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y10_N18       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|Equal313~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y10_N48        ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y9_N39         ; 176     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                   ; LABCELL_X12_Y11_N45        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_br_cond_taken_history[7]~0                                                                                                                                                                                                                                                                                             ; LABCELL_X13_Y11_N51        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_ctrl_dc_index_nowb_inv                                                                                                                                                                                                                                                                                                 ; FF_X22_Y14_N41             ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_ctrl_ld                                                                                                                                                                                                                                                                                                                ; FF_X17_Y16_N59             ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|M_exc_break~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y11_N36        ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X21_Y16_N9        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|d_address_offset_field[2]~2                                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y11_N48        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|dc_data_wr_port_en~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y12_N54        ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y12_N9         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y9_N0          ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y14_N48        ; 1401    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                       ; FF_X35_Y18_N40             ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y12_N27       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y16_N3        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y17_N21       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y16_N0        ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y17_N15       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[28]~0                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y9_N12         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated|decode_ala:decode3|w_anode1333w[3]                                                                                                                                                                                                                                                        ; LABCELL_X29_Y12_N30        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated|decode_ala:decode3|w_anode1350w[3]                                                                                                                                                                                                                                                        ; LABCELL_X29_Y12_N48        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated|decode_ala:decode3|w_anode1360w[3]                                                                                                                                                                                                                                                        ; LABCELL_X29_Y12_N36        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated|decode_ala:decode3|w_anode1370w[3]                                                                                                                                                                                                                                                        ; LABCELL_X29_Y12_N42        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated|decode_ala:decode3|w_anode1380w[3]                                                                                                                                                                                                                                                        ; LABCELL_X29_Y12_N39        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|wren~1                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X25_Y12_N57       ; 160     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 2498    ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 140     ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_1|always0~1                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y10_N9        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_score_1:score_2|always0~1                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y9_N3         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_sw:sw|always1~1                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y7_N15         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_tone:tone|always0~1                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y8_N0         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y4_N42         ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y2_N6         ; 21      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|LessThan0~1                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y3_N54        ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|clk_enable                                                                                                                                                                                                                                                                                                                            ; FF_X11_Y2_N5               ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|reset_n~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y2_N33         ; 41      ; Async. clear, Clock                                ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|sdi_index[0]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X11_Y2_N39         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_reset_n~0                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X13_Y5_N54         ; 152     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|always0~2                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y5_N21         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|config_first~0                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y2_N48         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[11]~1                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y5_N42         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_ch[0]~0                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y5_N48         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[11]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y5_N0          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|slave_read_data~0                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y5_N33         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|slave_read_status~0                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y5_N36         ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                 ; FF_X36_Y15_N17             ; 163     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                  ; FF_X34_Y14_N17             ; 202     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                              ; FF_X33_Y8_N56              ; 807     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y14_N15        ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                      ; FF_X27_Y7_N56              ; 370     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|LessThan1~1                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y9_N54         ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|lrclk                                                                                                                                                                                                                                                                                                                                                                        ; FF_X66_Y9_N17              ; 10      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]~4                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y4_N36         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[1]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X11_Y3_N3          ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[1]~1                                                                                                                                                                                                                                                                                                            ; LABCELL_X11_Y3_N54         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[3]                                                                                                                                                                                                                                                                                                                                              ; FF_X9_Y3_N44               ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|LessThan0~3                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y5_N54         ; 19      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                                                             ; FF_X10_Y3_N5               ; 56      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_DATA[7]~0                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X8_Y3_N6          ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|en_150                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X43_Y4_N53              ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                                                                                                                                                          ; FRACTIONALPLL_X0_Y1_N0     ; 147     ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y8_N1  ; 33      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y5_N1  ; 18      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|lock                                                                                                                                                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ; 74      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                                                                                                                                                                                                                    ; PLLOUTPUTCOUNTER_X89_Y8_N1 ; 71      ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[17]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y4_N42         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_write~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X37_Y5_N36         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|write_count[1]                                                                                                                                                                                                                                                                                                                                    ; FF_X37_Y5_N41              ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]~1                                                                                                                                                                                                       ; LABCELL_X74_Y3_N42         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~35                                                                                                                                                                                                      ; LABCELL_X80_Y2_N12         ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~36                                                                                                                                                                                                      ; LABCELL_X77_Y1_N51         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[6]~0                                                                                                                                                                                      ; LABCELL_X80_Y2_N45         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[5]~0                                                                                                                                                                                      ; LABCELL_X77_Y1_N12         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[10]~0                                                                                                                                                             ; LABCELL_X63_Y5_N57         ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[10]~1                                                                                                                                                             ; LABCELL_X63_Y5_N51         ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~0                                                                                                                                                          ; LABCELL_X63_Y4_N51         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~1                                                                                                                                                          ; LABCELL_X63_Y4_N54         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0                                                                                                                                                              ; MLABCELL_X78_Y6_N54        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                                                                                                                                                                           ; FF_X82_Y1_N44              ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[3]~0                                                                                                                                                                                 ; LABCELL_X64_Y3_N30         ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[3]~1                                                                                                                                                                                 ; LABCELL_X64_Y3_N57         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                                                                                                                                                                                        ; LABCELL_X64_Y3_N39         ; 342     ; Async. clear, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_bypass_en[3]~0                                                                                                                                                                                               ; LABCELL_X74_Y2_N6          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][3]~6                                                                                                                                                                                                   ; LABCELL_X74_Y2_N15         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[10][0]~1                                                                                                                                                                                                  ; LABCELL_X75_Y4_N30         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][2]~7                                                                                                                                                                                                  ; LABCELL_X74_Y7_N36         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[16][2]~0                                                                                                                                                                                                  ; LABCELL_X74_Y7_N12         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[1][3]~5                                                                                                                                                                                                   ; LABCELL_X74_Y2_N39         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[6][0]~4                                                                                                                                                                                                   ; LABCELL_X74_Y2_N57         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[8][1]~3                                                                                                                                                                                                   ; LABCELL_X75_Y4_N15         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][3]~2                                                                                                                                                                                                   ; LABCELL_X75_Y4_N45         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[11][2]~6                                                                                                                                                                                                  ; LABCELL_X75_Y4_N57         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[14][2]~1                                                                                                                                                                                                  ; LABCELL_X75_Y4_N24         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[15][1]~0                                                                                                                                                                                                  ; LABCELL_X74_Y7_N18         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[17][2]~7                                                                                                                                                                                                  ; LABCELL_X74_Y7_N30         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[2][2]~4                                                                                                                                                                                                   ; LABCELL_X74_Y2_N42         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[4][0]~3                                                                                                                                                                                                   ; LABCELL_X74_Y2_N36         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[5][0]~2                                                                                                                                                                                                   ; LABCELL_X74_Y2_N51         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][2]~5                                                                                                                                                                                                   ; LABCELL_X74_Y2_N9          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[12]~0                                                                                                                                                                                        ; LABCELL_X75_Y4_N6          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[0]~0                                                                                                                                                                                                   ; LABCELL_X66_Y4_N42         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[2]~0                                                                                                                                                                                                       ; LABCELL_X68_Y4_N0          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[1]~4                                                                                                                                                                                                        ; LABCELL_X68_Y4_N6          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[3]~7                                                                                                                                                                                                        ; LABCELL_X68_Y4_N9          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cp_current_value[1]~2                                                                                                                                                                                               ; LABCELL_X66_Y4_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[17]~0                                                                                                                                                                                                       ; LABCELL_X68_Y4_N3          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_hi[1]~0                                                                                                                                                                                                       ; LABCELL_X68_Y4_N57         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_bypass_en~0                                                                                                                                                                                                   ; LABCELL_X68_Y4_N30         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[2]~0                                                                                                                                                                                                     ; LABCELL_X68_Y4_N33         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|Equal0~6                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y5_N36         ; 27      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|Equal3~9                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y5_N36        ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|h_act_d                                                                                                                                                                                                                                                                                                                                             ; FF_X43_Y5_N22              ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|pixel_y[8]~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y5_N51         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|vga_generator:u_vga_generator|v_act_d                                                                                                                                                                                                                                                                                                                                             ; FF_X39_Y5_N40              ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode[0]~1                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X39_Y6_N42        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_V11                    ; 5       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_V11                    ; 868     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; FPGA_CLK2_50                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_Y13                    ; 523     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                                                                              ; PIN_AH17                   ; 49      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                                                                                                                                                                                                                                                                                                                                                               ; PIN_Y24                    ; 25      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X0_Y2_N3              ; 212     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X0_Y2_N3              ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; demultiplexer:inst2|output_bcd[3]~4                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X39_Y9_N57        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                                 ; LABCELL_X4_Y5_N42          ; 24      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                                 ; FF_X15_Y19_N56             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                                 ; FF_X15_Y19_N53             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                                 ; FF_X17_Y19_N56             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                                 ; FF_X17_Y19_N26             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                                 ; FF_X7_Y6_N38               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                                 ; FF_X7_Y6_N20               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                                 ; FF_X4_Y5_N8                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                                 ; FF_X3_Y5_N26               ; 22      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                              ; FF_X3_Y5_N14               ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y19_N54       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X6_Y4_N24         ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X6_Y4_N9          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                               ; FF_X2_Y4_N2                ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                              ; FF_X2_Y4_N59               ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X6_Y4_N33         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X3_Y1_N51         ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X2_Y4_N0           ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X2_Y4_N3           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X2_Y4_N33          ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                            ; FF_X3_Y2_N38               ; 69      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~5                                                                               ; LABCELL_X4_Y3_N27          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                 ; MLABCELL_X3_Y2_N51         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                    ; LABCELL_X2_Y2_N18          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                                                    ; LABCELL_X4_Y2_N36          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                                   ; LABCELL_X4_Y2_N9           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                                                                                      ; MLABCELL_X6_Y2_N36         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1                                                                       ; LABCELL_X4_Y3_N9           ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                                                                         ; LABCELL_X4_Y3_N42          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                               ; MLABCELL_X3_Y2_N39         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                             ; MLABCELL_X3_Y2_N57         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                                                                             ; MLABCELL_X3_Y2_N54         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                               ; LABCELL_X4_Y3_N21          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                          ; LABCELL_X4_Y3_N6           ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                 ; FF_X4_Y2_N17               ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                ; FF_X1_Y3_N59               ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                 ; FF_X1_Y3_N41               ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                 ; FF_X3_Y2_N53               ; 65      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                          ; MLABCELL_X3_Y3_N15         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                ; FF_X3_Y3_N50               ; 50      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                              ; LABCELL_X2_Y2_N42          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; test_klok:inst1|Equal0~6                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y3_N42         ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; test_klok:inst1|tmp                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y8_N23              ; 15      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                    ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|fboutclk_wire[0]                                                                             ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]                                                                               ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 2498    ; Global Clock         ; GCLK0            ; --                        ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[1]                                                                               ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 140     ; Global Clock         ; GCLK4            ; --                        ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0]                                                            ; FRACTIONALPLL_X0_Y1_N0     ; 1       ; Global Clock         ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                              ; PLLOUTPUTCOUNTER_X0_Y8_N1  ; 33      ; Global Clock         ; GCLK7            ; --                        ;
; DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                              ; PLLOUTPUTCOUNTER_X0_Y5_N1  ; 18      ; Global Clock         ; GCLK6            ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fboutclk_wire[0] ; FRACTIONALPLL_X89_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                        ; PLLOUTPUTCOUNTER_X89_Y8_N1 ; 71      ; Global Clock         ; GCLK5            ; --                        ;
; FPGA_CLK1_50                                                                                                                                                            ; PIN_V11                    ; 868     ; Global Clock         ; GCLK2            ; --                        ;
; FPGA_CLK2_50                                                                                                                                                            ; PIN_Y13                    ; 523     ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                           ; 1402    ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|A_mem_stall                                                                                                 ; 857     ;
; DE10_NANO_QSYS:inst|de10_nano_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 807     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_r:the_DE10_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                              ; M10K_X14_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|DE10_NANO_QSYS_jtag_uart_scfifo_w:the_DE10_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                              ; M10K_X5_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_bht_module:DE10_NANO_QSYS_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0     ; None                              ; M10K_X14_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None                              ; M10K_X26_Y11_N0, M10K_X26_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5pi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 11           ; 64           ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 704     ; 64                          ; 11                          ; 64                          ; 11                          ; 704                 ; 1           ; 0     ; None                              ; M10K_X26_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim_module:DE10_NANO_QSYS_nios2_qsys_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                              ; M10K_X14_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_ic_data_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                              ; M10K_X14_Y15_N0, M10K_X14_Y16_N0, M10K_X14_Y19_N0, M10K_X14_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag_module:DE10_NANO_QSYS_nios2_qsys_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_tgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                              ; M10K_X14_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_ocimem|DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_QSYS_nios2_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                              ; M10K_X5_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                              ; M10K_X14_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_QSYS_nios2_qsys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                              ; M10K_X14_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_btn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 40000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1280000 ; 40000                       ; 32                          ; --                          ; --                          ; 1280000             ; 160         ; 0     ; DE10_NANO_QSYS_onchip_memory2.hex ; M10K_X58_Y5_N0, M10K_X26_Y4_N0, M10K_X41_Y5_N0, M10K_X58_Y10_N0, M10K_X58_Y7_N0, M10K_X49_Y21_N0, M10K_X49_Y25_N0, M10K_X41_Y27_N0, M10K_X41_Y23_N0, M10K_X49_Y27_N0, M10K_X5_Y12_N0, M10K_X58_Y4_N0, M10K_X49_Y14_N0, M10K_X49_Y13_N0, M10K_X58_Y12_N0, M10K_X58_Y13_N0, M10K_X26_Y15_N0, M10K_X49_Y15_N0, M10K_X38_Y16_N0, M10K_X58_Y15_N0, M10K_X49_Y3_N0, M10K_X14_Y4_N0, M10K_X5_Y4_N0, M10K_X38_Y20_N0, M10K_X49_Y20_N0, M10K_X69_Y10_N0, M10K_X38_Y22_N0, M10K_X49_Y16_N0, M10K_X38_Y6_N0, M10K_X49_Y24_N0, M10K_X41_Y18_N0, M10K_X58_Y11_N0, M10K_X26_Y24_N0, M10K_X38_Y10_N0, M10K_X38_Y23_N0, M10K_X38_Y18_N0, M10K_X26_Y21_N0, M10K_X26_Y18_N0, M10K_X26_Y19_N0, M10K_X26_Y26_N0, M10K_X49_Y6_N0, M10K_X14_Y8_N0, M10K_X14_Y10_N0, M10K_X41_Y8_N0, M10K_X5_Y8_N0, M10K_X41_Y14_N0, M10K_X41_Y15_N0, M10K_X41_Y13_N0, M10K_X38_Y17_N0, M10K_X41_Y17_N0, M10K_X14_Y23_N0, M10K_X58_Y14_N0, M10K_X5_Y11_N0, M10K_X26_Y23_N0, M10K_X5_Y2_N0, M10K_X38_Y24_N0, M10K_X58_Y23_N0, M10K_X49_Y26_N0, M10K_X41_Y21_N0, M10K_X49_Y28_N0, M10K_X26_Y1_N0, M10K_X26_Y5_N0, M10K_X26_Y6_N0, M10K_X26_Y2_N0, M10K_X26_Y8_N0, M10K_X49_Y22_N0, M10K_X58_Y21_N0, M10K_X41_Y20_N0, M10K_X41_Y22_N0, M10K_X58_Y22_N0, M10K_X58_Y8_N0, M10K_X69_Y11_N0, M10K_X38_Y14_N0, M10K_X38_Y9_N0, M10K_X38_Y11_N0, M10K_X58_Y20_N0, M10K_X41_Y25_N0, M10K_X38_Y21_N0, M10K_X49_Y23_N0, M10K_X41_Y26_N0, M10K_X14_Y22_N0, M10K_X38_Y29_N0, M10K_X14_Y26_N0, M10K_X38_Y26_N0, M10K_X26_Y31_N0, M10K_X14_Y14_N0, M10K_X14_Y24_N0, M10K_X41_Y12_N0, M10K_X14_Y28_N0, M10K_X26_Y29_N0, M10K_X49_Y8_N0, M10K_X38_Y8_N0, M10K_X38_Y12_N0, M10K_X49_Y12_N0, M10K_X38_Y13_N0, M10K_X38_Y2_N0, M10K_X38_Y4_N0, M10K_X41_Y3_N0, M10K_X41_Y9_N0, M10K_X49_Y2_N0, M10K_X41_Y28_N0, M10K_X26_Y28_N0, M10K_X26_Y22_N0, M10K_X38_Y28_N0, M10K_X26_Y30_N0, M10K_X14_Y27_N0, M10K_X41_Y29_N0, M10K_X38_Y27_N0, M10K_X14_Y13_N0, M10K_X14_Y25_N0, M10K_X49_Y19_N0, M10K_X41_Y19_N0, M10K_X58_Y16_N0, M10K_X38_Y19_N0, M10K_X58_Y18_N0, M10K_X41_Y2_N0, M10K_X49_Y11_N0, M10K_X38_Y3_N0, M10K_X38_Y1_N0, M10K_X41_Y10_N0, M10K_X49_Y4_N0, M10K_X26_Y32_N0, M10K_X26_Y20_N0, M10K_X26_Y16_N0, M10K_X26_Y27_N0, M10K_X5_Y6_N0, M10K_X5_Y7_N0, M10K_X38_Y25_N0, M10K_X5_Y10_N0, M10K_X26_Y25_N0, M10K_X49_Y9_N0, M10K_X26_Y14_N0, M10K_X38_Y15_N0, M10K_X26_Y10_N0, M10K_X41_Y7_N0, M10K_X14_Y5_N0, M10K_X41_Y11_N0, M10K_X49_Y5_N0, M10K_X41_Y24_N0, M10K_X26_Y17_N0, M10K_X26_Y3_N0, M10K_X38_Y7_N0, M10K_X38_Y5_N0, M10K_X26_Y7_N0, M10K_X14_Y6_N0, M10K_X49_Y18_N0, M10K_X58_Y19_N0, M10K_X49_Y17_N0, M10K_X41_Y16_N0, M10K_X58_Y17_N0, M10K_X14_Y21_N0, M10K_X49_Y7_N0, M10K_X26_Y9_N0, M10K_X5_Y13_N0, M10K_X5_Y14_N0, M10K_X58_Y6_N0, M10K_X41_Y6_N0, M10K_X49_Y10_N0, M10K_X58_Y9_N0, M10K_X41_Y4_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|altsyncram_91b1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 12           ; 2048         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 24576   ; 2048                        ; 12                          ; 2048                        ; 12                          ; 24576               ; 3           ; 0     ; None                              ; M10K_X14_Y3_N0, M10K_X14_Y2_N0, M10K_X14_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                              ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell:the_DE10_NANO_QSYS_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 14,990 / 289,320 ( 5 % )  ;
; C12 interconnects                           ; 270 / 13,420 ( 2 % )      ;
; C2 interconnects                            ; 4,856 / 119,108 ( 4 % )   ;
; C4 interconnects                            ; 2,651 / 56,300 ( 5 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,061 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 7 / 16 ( 44 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,673 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 681 / 12,676 ( 5 % )      ;
; R14/C12 interconnect drivers                ; 779 / 20,720 ( 4 % )      ;
; R3 interconnects                            ; 6,215 / 130,992 ( 5 % )   ;
; R6 interconnects                            ; 9,710 / 266,960 ( 4 % )   ;
; Spine clocks                                ; 23 / 360 ( 6 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 58           ; 0            ; 58           ; 0            ; 0            ; 63        ; 58           ; 0            ; 63        ; 63        ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 1            ; 48           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 63           ; 5            ; 63           ; 63           ; 0         ; 5            ; 63           ; 0         ; 0         ; 63           ; 15           ; 63           ; 63           ; 63           ; 63           ; 15           ; 63           ; 63           ; 63           ; 62           ; 15           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ADC_CONVST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO13        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO12        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO11        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO10        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO2         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO3         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO4         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO5         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO6         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO7         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO8         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_DE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2S            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_LRCLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                  ; Destination Clock(s)                                                                               ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
; inst|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                              ; inst|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                ; 339.5             ;
; altera_reserved_tck                                                                              ; altera_reserved_tck                                                                                ; 280.8             ;
; inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk              ; FPGA_CLK2_50                                                                                       ; 173.0             ;
; FPGA_CLK1_50                                                                                     ; FPGA_CLK1_50                                                                                       ; 112.6             ;
; FPGA_CLK2_50                                                                                     ; FPGA_CLK2_50                                                                                       ; 32.6              ;
; inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk              ; FPGA_CLK2_50,inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 31.2              ;
; altera_reserved_tck,I/O                                                                          ; altera_reserved_tck                                                                                ; 21.7              ;
; inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk              ; FPGA_CLK1_50                                                                                       ; 20.7              ;
; inst|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                              ; inst|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                ; 18.9              ;
; FPGA_CLK2_50,inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; FPGA_CLK2_50                                                                                       ; 17.1              ;
+--------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Destination Register                                                                                                                                                                                                                                                                                                                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode[1]                                                                                                                                                                                                                                                                                                                                                                                             ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[9]                                                                                                                                                                                                                                                                                                           ; 5.969             ;
; DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode[3]                                                                                                                                                                                                                                                                                                                                                                                             ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[13]                                                                                                                                                                                                                                                                                                          ; 5.952             ;
; DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode[0]                                                                                                                                                                                                                                                                                                                                                                                             ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                                                                                                                                                           ; 5.926             ;
; DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode_change                                                                                                                                                                                                                                                                                                                                                                                         ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mode_change_d[0]                                                                                                                                                                                                                                                                                                            ; 5.924             ;
; DE10_Nano_HDMI_TX:inst4|vpg_mode:u_vpg_mode|vpg_mode[2]                                                                                                                                                                                                                                                                                                                                                                                             ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[13]                                                                                                                                                                                                                                                                                                          ; 5.922             ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|write_count[1]                                                                                                                                                                                                                                                                                                                                                                    ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                                                                                                                                                           ; 2.959             ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0010                                                                                                                                                                                                                                                                                                                                                                        ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                                                                                                                                                           ; 2.959             ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0011                                                                                                                                                                                                                                                                                                                                                                        ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                                                                                                                                                           ; 2.910             ;
; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|state.0001                                                                                                                                                                                                                                                                                                                                                                        ; DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[11]                                                                                                                                                                                                                                                                                                          ; 2.802             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[4]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.901             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[5]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.867             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[9]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.825             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[6]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.800             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[7]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.769             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[1]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.738             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[0]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.725             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[8]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.715             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[11]                                                                                                                                                                                                                                                                                                                                                                               ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.660             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[10]                                                                                                                                                                                                                                                                                                                                                                               ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.623             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[2]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.618             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[3]                                                                                                                                                                                                                                                                                                                                                                                ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.608             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_start                                                                                                                                                                                                                                                                                                                                                                                 ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|pre_measure_fifo_start                                                                                                                                                                                                                                                                                                                       ; 1.371             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[7]                                                                                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.354             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[6]                                                                                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.354             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[0]                                                                                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.294             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[1]                                                                                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.294             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[11]                                                                                                                                                                                                                                                                                                                                                                                  ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.274             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[10]                                                                                                                                                                                                                                                                                                                                                                                  ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.274             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[5]                                                                                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.254             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[4]                                                                                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.249             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[3]                                                                                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.243             ;
; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_count[2]                                                                                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_done                                                                                                                                                                                                                                                                                                                            ; 1.243             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                           ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.233             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                          ; 1.223             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                          ; 1.223             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                ; 1.217             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                 ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.213             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.213             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.213             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                ; 1.213             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                      ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.213             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                           ; 1.205             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                           ; 1.201             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                ; 1.197             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                           ; 1.196             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                                ; 1.192             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                          ; 1.188             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[7]                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[6]  ; 1.186             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                          ; 1.185             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                           ; 1.173             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[31]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[30] ; 1.172             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                           ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                           ; 1.163             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                           ; 1.163             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                           ; 1.163             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                                         ; 1.161             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                               ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                         ; 1.155             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                              ; 1.149             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                      ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                           ; 1.144             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                 ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[31] ; 1.141             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                                         ; 1.139             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                           ; 1.134             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                          ; 1.129             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                         ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                  ; 1.122             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                  ; 1.122             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                                                                                            ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                                                      ; 1.121             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                      ; 1.114             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                               ; 1.112             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                           ; 1.109             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[35] ; 1.099             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[0]  ; 1.099             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                               ; 1.093             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                               ; 1.085             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[19]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[18] ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[23]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[22] ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[2]                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[1]  ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[9]                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[8]  ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[11]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[10] ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[13]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[12] ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[6]                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[5]  ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[4]                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[3]  ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[27]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[26] ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[29]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[28] ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[17]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[16] ; 1.084             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[25]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[24] ; 1.081             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[3]                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[2]  ; 1.075             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[20]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[19] ; 1.074             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[28]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[27] ; 1.074             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[24]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[23] ; 1.074             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[26]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[25] ; 1.074             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[18]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[17] ; 1.074             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[5]                                                        ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[4]  ; 1.069             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[14]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[13] ; 1.069             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[12]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[11] ; 1.069             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[10]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[9]  ; 1.069             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[30]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[29] ; 1.067             ;
; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[22]                                                       ; DE10_NANO_QSYS:inst|DE10_NANO_QSYS_nios2_qsys:nios2_qsys|DE10_NANO_QSYS_nios2_qsys_cpu:cpu|DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_QSYS_nios2_qsys_cpu_nios2_oci|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_QSYS_nios2_qsys_cpu_debug_slave_tck|sr[21] ; 1.066             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "DE10_NANO_ADC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 59 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X89_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 5 clocks (5 global)
    Info (11162): DE10_Nano_HDMI_TX:inst4|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 68 fanout uses global clock CLKCTRL_G5
    Info (11162): DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2707 fanout uses global clock CLKCTRL_G0
    Info (11162): DE10_NANO_QSYS:inst|DE10_NANO_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 133 fanout uses global clock CLKCTRL_G4
    Info (11162): DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 30 fanout uses global clock CLKCTRL_G7
    Info (11162): DE10_Nano_HDMI_TX:inst4|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 14 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 786 fanout uses global clock CLKCTRL_G2
    Info (11162): FPGA_CLK2_50~inputCLKENA0 with 471 fanout uses global clock CLKCTRL_G3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_s7q1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe12|dffe13a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE10_NANO_QSYS/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE10_NANO_QSYS/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'DE10_NANO_QSYS/synthesis/submodules/DE10_NANO_QSYS_nios2_qsys_cpu.sdc'
Info (332104): Reading SDC File: 'DE10_NANO_ADC.sdc'
Warning (332174): Ignored filter at DE10_NANO_ADC.sdc(11): FPGA_CLK3_50 could not be matched with a port File: D:/Saxion/Final_Embedded_Systems/ADC_HDMI_potmeter_met_scherm_magistraal_met_pongbars_van_beide_ADC/ADC_van_stack/DE10_NANO_ADC.sdc Line: 11
Warning (332049): Ignored create_clock at DE10_NANO_ADC.sdc(11): Argument <targets> is an empty collection File: D:/Saxion/Final_Embedded_Systems/ADC_HDMI_potmeter_met_scherm_magistraal_met_pongbars_van_beide_ADC/ADC_van_stack/DE10_NANO_ADC.sdc Line: 11
    Info (332050): create_clock -period "50.0 MHz" [get_ports FPGA_CLK3_50] File: D:/Saxion/Final_Embedded_Systems/ADC_HDMI_potmeter_met_scherm_magistraal_met_pongbars_van_beide_ADC/ADC_van_stack/DE10_NANO_ADC.sdc Line: 11
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 5 -duty_cycle 50.00 -name {inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
    Info (332110): create_generated_clock -source {inst|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 8 -duty_cycle 50.00 -name {inst|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {inst|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {inst|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -duty_cycle 50.00 -name {inst|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {inst|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {inst|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 10 -duty_cycle 50.00 -name {inst|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {inst|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 17 -multiply_by 82 -duty_cycle 50.00 -name {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 402 -duty_cycle 50.00 -name {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 314 -duty_cycle 50.00 -name {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[1] is being clocked by DE10_Nano_HDMI_TX:inst4|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK
Warning (332060): Node: test_klok:inst1|tmp was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register demultiplexer:inst2|index[1] is being clocked by test_klok:inst1|tmp
Warning (332060): Node: DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|lrclk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|SIN_Cont[0] is being clocked by DE10_Nano_HDMI_TX:inst4|AUDIO_IF:u_AVG|lrclk
Warning (332060): Node: DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|pre_measure_start was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|config_cmd[3] is being clocked by DE10_NANO_QSYS:inst|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|pre_measure_start
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
    Info (332098): Cell: inst|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst|pll_sys|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 20.000 found on PLL node: inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):    4.146 inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111): 1666.829 inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111): 1301.951 inst4|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    6.172 inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    1.234 inst4|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):    2.500 inst|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 inst|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   25.000 inst|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ARDUINO_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_MCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[7]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:43
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:49
Info (11888): Total time spent on timing analysis during the Fitter is 30.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:35
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin HDMI_I2C_SCL has a permanently enabled output enable
    Info (169065): Pin HDMI_I2S has a permanently enabled output enable
    Info (169065): Pin HDMI_LRCLK has a permanently enabled output enable
    Info (169065): Pin HDMI_SCLK has a permanently enabled output enable
Info (144001): Generated suppressed messages file D:/Saxion/Final_Embedded_Systems/ADC_HDMI_potmeter_met_scherm_magistraal_met_pongbars_van_beide_ADC/ADC_van_stack/output_files/DE10_NANO_ADC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 118 warnings
    Info: Peak virtual memory: 6433 megabytes
    Info: Processing ended: Tue Jan 28 13:44:45 2020
    Info: Elapsed time: 00:04:08
    Info: Total CPU time (on all processors): 00:07:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Saxion/Final_Embedded_Systems/ADC_HDMI_potmeter_met_scherm_magistraal_met_pongbars_van_beide_ADC/ADC_van_stack/output_files/DE10_NANO_ADC.fit.smsg.


