TimeQuest Timing Analyzer report for LPM
Thu Oct 29 17:19:17 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock_51'
 12. Slow Model Setup: 'SW[17]'
 13. Slow Model Setup: 'clk_div:inst9|clock_100Hz'
 14. Slow Model Setup: 'Clock_50'
 15. Slow Model Setup: 'clk_div:inst9|clock_10Hz_reg'
 16. Slow Model Setup: 'clk_div:inst9|clock_10Khz_reg'
 17. Slow Model Setup: 'clk_div:inst9|clock_100Khz_reg'
 18. Slow Model Setup: 'clk_div:inst9|clock_1Mhz_reg'
 19. Slow Model Setup: 'clk_div:inst9|clock_100hz_reg'
 20. Slow Model Setup: 'clk_div:inst9|clock_1Khz_reg'
 21. Slow Model Hold: 'Clock_50'
 22. Slow Model Hold: 'SW[17]'
 23. Slow Model Hold: 'Clock_51'
 24. Slow Model Hold: 'clk_div:inst9|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:inst9|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:inst9|clock_10Hz_reg'
 27. Slow Model Hold: 'clk_div:inst9|clock_10Khz_reg'
 28. Slow Model Hold: 'clk_div:inst9|clock_1Khz_reg'
 29. Slow Model Hold: 'clk_div:inst9|clock_1Mhz_reg'
 30. Slow Model Hold: 'clk_div:inst9|clock_100Hz'
 31. Slow Model Minimum Pulse Width: 'SW[17]'
 32. Slow Model Minimum Pulse Width: 'Clock_51'
 33. Slow Model Minimum Pulse Width: 'Clock_50'
 34. Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_100Hz'
 35. Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_100Khz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_100hz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_10Hz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_10Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_1Khz_reg'
 40. Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_1Mhz_reg'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Fast Model Setup Summary
 48. Fast Model Hold Summary
 49. Fast Model Recovery Summary
 50. Fast Model Removal Summary
 51. Fast Model Minimum Pulse Width Summary
 52. Fast Model Setup: 'Clock_51'
 53. Fast Model Setup: 'SW[17]'
 54. Fast Model Setup: 'clk_div:inst9|clock_100Hz'
 55. Fast Model Setup: 'Clock_50'
 56. Fast Model Setup: 'clk_div:inst9|clock_10Hz_reg'
 57. Fast Model Setup: 'clk_div:inst9|clock_100Khz_reg'
 58. Fast Model Setup: 'clk_div:inst9|clock_10Khz_reg'
 59. Fast Model Setup: 'clk_div:inst9|clock_1Khz_reg'
 60. Fast Model Setup: 'clk_div:inst9|clock_1Mhz_reg'
 61. Fast Model Setup: 'clk_div:inst9|clock_100hz_reg'
 62. Fast Model Hold: 'Clock_50'
 63. Fast Model Hold: 'SW[17]'
 64. Fast Model Hold: 'Clock_51'
 65. Fast Model Hold: 'clk_div:inst9|clock_100Khz_reg'
 66. Fast Model Hold: 'clk_div:inst9|clock_100hz_reg'
 67. Fast Model Hold: 'clk_div:inst9|clock_10Hz_reg'
 68. Fast Model Hold: 'clk_div:inst9|clock_10Khz_reg'
 69. Fast Model Hold: 'clk_div:inst9|clock_1Khz_reg'
 70. Fast Model Hold: 'clk_div:inst9|clock_1Mhz_reg'
 71. Fast Model Hold: 'clk_div:inst9|clock_100Hz'
 72. Fast Model Minimum Pulse Width: 'SW[17]'
 73. Fast Model Minimum Pulse Width: 'Clock_51'
 74. Fast Model Minimum Pulse Width: 'Clock_50'
 75. Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_100Hz'
 76. Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_100Khz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_100hz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_10Hz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_10Khz_reg'
 80. Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_1Khz_reg'
 81. Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_1Mhz_reg'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Propagation Delay
 87. Minimum Propagation Delay
 88. Multicorner Timing Analysis Summary
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Progagation Delay
 94. Minimum Progagation Delay
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LPM                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk_div:inst9|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst9|clock_1Khz_reg }   ;
; clk_div:inst9|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst9|clock_1Mhz_reg }   ;
; clk_div:inst9|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst9|clock_10Hz_reg }   ;
; clk_div:inst9|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst9|clock_10Khz_reg }  ;
; clk_div:inst9|clock_100Hz      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst9|clock_100Hz }      ;
; clk_div:inst9|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst9|clock_100hz_reg }  ;
; clk_div:inst9|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst9|clock_100Khz_reg } ;
; Clock_50                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_50 }                       ;
; Clock_51                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_51 }                       ;
; SW[17]                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] }                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                       ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 82.97 MHz  ; 82.97 MHz       ; SW[17]                         ;                                                               ;
; 142.73 MHz ; 142.73 MHz      ; Clock_51                       ;                                                               ;
; 416.32 MHz ; 416.32 MHz      ; clk_div:inst9|clock_100Hz      ;                                                               ;
; 449.84 MHz ; 420.17 MHz      ; Clock_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 807.75 MHz ; 500.0 MHz       ; clk_div:inst9|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 827.13 MHz ; 500.0 MHz       ; clk_div:inst9|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 827.81 MHz ; 500.0 MHz       ; clk_div:inst9|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:inst9|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:inst9|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:inst9|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clock_51                       ; -8.186 ; -146.831      ;
; SW[17]                         ; -5.526 ; -4864.617     ;
; clk_div:inst9|clock_100Hz      ; -1.402 ; -1.946        ;
; Clock_50                       ; -1.223 ; -9.688        ;
; clk_div:inst9|clock_10Hz_reg   ; -0.238 ; -0.281        ;
; clk_div:inst9|clock_10Khz_reg  ; -0.209 ; -0.281        ;
; clk_div:inst9|clock_100Khz_reg ; -0.208 ; -0.256        ;
; clk_div:inst9|clock_1Mhz_reg   ; -0.070 ; -0.105        ;
; clk_div:inst9|clock_100hz_reg  ; -0.069 ; -0.137        ;
; clk_div:inst9|clock_1Khz_reg   ; -0.069 ; -0.107        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clock_50                       ; -1.823 ; -1.823        ;
; SW[17]                         ; -1.743 ; -70.096       ;
; Clock_51                       ; 0.391  ; 0.000         ;
; clk_div:inst9|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:inst9|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:inst9|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:inst9|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:inst9|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:inst9|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; clk_div:inst9|clock_100Hz      ; 0.523  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; SW[17]                         ; -2.000 ; -1787.680     ;
; Clock_51                       ; -1.380 ; -60.380       ;
; Clock_50                       ; -1.380 ; -18.380       ;
; clk_div:inst9|clock_100Hz      ; -0.500 ; -10.000       ;
; clk_div:inst9|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_51'                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.186 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.058     ; 6.664      ;
; -8.143 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.058     ; 6.621      ;
; -8.142 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -2.058     ; 6.620      ;
; -8.138 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -2.060     ; 6.614      ;
; -8.134 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -2.060     ; 6.610      ;
; -8.134 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -2.060     ; 6.610      ;
; -8.133 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -2.060     ; 6.609      ;
; -8.085 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.058     ; 6.563      ;
; -8.084 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.058     ; 6.562      ;
; -8.083 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -2.058     ; 6.561      ;
; -8.014 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -2.060     ; 6.490      ;
; -8.010 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -2.060     ; 6.486      ;
; -8.010 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -2.060     ; 6.486      ;
; -8.009 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -2.060     ; 6.485      ;
; -7.961 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 6.438      ;
; -7.941 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.037     ; 6.440      ;
; -7.937 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.037     ; 6.436      ;
; -7.918 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 6.395      ;
; -7.917 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 6.394      ;
; -7.913 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -2.061     ; 6.388      ;
; -7.909 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -2.061     ; 6.384      ;
; -7.909 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -2.061     ; 6.384      ;
; -7.908 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -2.061     ; 6.383      ;
; -7.818 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -2.037     ; 6.317      ;
; -7.707 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 6.184      ;
; -7.706 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 6.183      ;
; -7.705 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 6.182      ;
; -7.688 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.051     ; 6.173      ;
; -7.684 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.051     ; 6.169      ;
; -7.636 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -2.061     ; 6.111      ;
; -7.632 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -2.061     ; 6.107      ;
; -7.632 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -2.061     ; 6.107      ;
; -7.631 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -2.061     ; 6.106      ;
; -7.565 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -2.051     ; 6.050      ;
; -7.516 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -2.058     ; 6.494      ;
; -7.486 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.428      ;
; -7.485 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.427      ;
; -7.484 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.426      ;
; -7.473 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -2.058     ; 6.451      ;
; -7.472 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -2.058     ; 6.450      ;
; -7.468 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 1.000        ; -2.060     ; 6.444      ;
; -7.464 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 1.000        ; -2.060     ; 6.440      ;
; -7.464 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 1.000        ; -2.060     ; 6.440      ;
; -7.463 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 1.000        ; -2.060     ; 6.439      ;
; -7.415 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.355      ;
; -7.412 ; MEM_WB:inst16|D2_out[25]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -2.058     ; 6.390      ;
; -7.411 ; MEM_WB:inst16|D2_out[25]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -2.058     ; 6.389      ;
; -7.411 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.351      ;
; -7.411 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.351      ;
; -7.410 ; MEM_WB:inst16|D2_out[25]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -2.058     ; 6.388      ;
; -7.410 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.350      ;
; -7.399 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.341      ;
; -7.364 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]  ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.306      ;
; -7.363 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]  ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.305      ;
; -7.363 ; registerarray:inst2|data_out_debug[8]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.063     ; 5.836      ;
; -7.362 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]  ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.304      ;
; -7.357 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]  ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.299      ;
; -7.356 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.298      ;
; -7.355 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.297      ;
; -7.352 ; registerarray:inst2|data_out_debug[8]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.063     ; 5.825      ;
; -7.351 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.291      ;
; -7.347 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.287      ;
; -7.347 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.287      ;
; -7.346 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.286      ;
; -7.341 ; MEM_WB:inst16|D2_out[25]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 1.000        ; -2.060     ; 6.317      ;
; -7.337 ; MEM_WB:inst16|D2_out[25]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 1.000        ; -2.060     ; 6.313      ;
; -7.337 ; MEM_WB:inst16|D2_out[25]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 1.000        ; -2.060     ; 6.313      ;
; -7.336 ; MEM_WB:inst16|D2_out[25]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 1.000        ; -2.060     ; 6.312      ;
; -7.325 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -2.039     ; 5.822      ;
; -7.321 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -2.039     ; 5.818      ;
; -7.321 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -2.039     ; 5.818      ;
; -7.320 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -2.039     ; 5.817      ;
; -7.314 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]  ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.256      ;
; -7.313 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]  ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.255      ;
; -7.309 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]  ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.249      ;
; -7.308 ; registerarray:inst2|data_out_debug[28]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.040     ; 5.804      ;
; -7.305 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]  ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.245      ;
; -7.305 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]  ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.245      ;
; -7.304 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]  ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.244      ;
; -7.297 ; registerarray:inst2|data_out_debug[28]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.040     ; 5.793      ;
; -7.293 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]  ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.233      ;
; -7.289 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]  ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.229      ;
; -7.289 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]  ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.229      ;
; -7.288 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]  ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 1.000        ; -2.096     ; 6.228      ;
; -7.270 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.057     ; 5.749      ;
; -7.248 ; registerarray:inst2|data_out_debug[4]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.002     ; 5.782      ;
; -7.237 ; registerarray:inst2|data_out_debug[4]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.002     ; 5.771      ;
; -7.227 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.057     ; 5.706      ;
; -7.226 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -2.057     ; 5.705      ;
; -7.222 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 5.699      ;
; -7.218 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 5.695      ;
; -7.218 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 5.695      ;
; -7.217 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 5.694      ;
; -7.206 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[10] ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.148      ;
; -7.202 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[10] ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.144      ;
; -7.193 ; registerarray:inst2|data_out_debug[8]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -2.065     ; 5.664      ;
; -7.177 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 5.654      ;
; -7.176 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 5.653      ;
; -7.175 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -2.059     ; 5.652      ;
; -7.163 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[18] ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -2.094     ; 6.105      ;
+--------+---------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                                                   ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.526 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.042     ; 6.020      ;
; -5.399 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 5.947      ;
; -5.381 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.042     ; 5.875      ;
; -5.354 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.042     ; 5.848      ;
; -5.291 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.042     ; 5.785      ;
; -5.254 ; registerarray:inst2|regarray[1][24]  ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.029      ; 5.819      ;
; -5.240 ; registerarray:inst2|regarray[0][0]   ; registerarray:inst2|data_out_2[0]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.029      ; 5.805      ;
; -5.231 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 5.779      ;
; -5.224 ; registerarray:inst2|regarray[20][30] ; registerarray:inst2|data_out_debug[30] ; SW[17]       ; SW[17]      ; 0.500        ; -0.032     ; 5.728      ;
; -5.200 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[16]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 5.699      ;
; -5.191 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.026     ; 5.701      ;
; -5.189 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.028      ; 5.753      ;
; -5.188 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.009      ; 5.733      ;
; -5.182 ; registerarray:inst2|regarray[24][13] ; registerarray:inst2|data_out_1[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.048     ; 5.670      ;
; -5.173 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[5]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 5.709      ;
; -5.146 ; registerarray:inst2|regarray[0][12]  ; registerarray:inst2|data_out_debug[12] ; SW[17]       ; SW[17]      ; 0.500        ; 0.026      ; 5.708      ;
; -5.139 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.024      ; 5.699      ;
; -5.138 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 5.690      ;
; -5.137 ; registerarray:inst2|regarray[12][12] ; registerarray:inst2|data_out_debug[12] ; SW[17]       ; SW[17]      ; 0.500        ; 0.054      ; 5.727      ;
; -5.132 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[6]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.019     ; 5.649      ;
; -5.124 ; registerarray:inst2|regarray[1][27]  ; registerarray:inst2|data_out_2[27]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.013     ; 5.647      ;
; -5.122 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[27]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.003      ; 5.661      ;
; -5.121 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[19]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.028      ; 5.685      ;
; -5.120 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.029     ; 5.627      ;
; -5.120 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.042     ; 5.614      ;
; -5.117 ; registerarray:inst2|regarray[1][24]  ; registerarray:inst2|data_out_debug[24] ; SW[17]       ; SW[17]      ; 0.500        ; 0.018      ; 5.671      ;
; -5.115 ; registerarray:inst2|regarray[7][0]   ; registerarray:inst2|data_out_1[0]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.045     ; 5.606      ;
; -5.110 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[19]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.028      ; 5.674      ;
; -5.101 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[20]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.001     ; 5.636      ;
; -5.099 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 5.651      ;
; -5.097 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 5.655      ;
; -5.091 ; registerarray:inst2|regarray[6][5]   ; registerarray:inst2|data_out_debug[5]  ; SW[17]       ; SW[17]      ; 0.500        ; 0.032      ; 5.659      ;
; -5.087 ; registerarray:inst2|regarray[30][22] ; registerarray:inst2|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.021      ; 5.644      ;
; -5.085 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[17]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.014      ; 5.635      ;
; -5.084 ; registerarray:inst2|regarray[8][15]  ; registerarray:inst2|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.019     ; 5.601      ;
; -5.084 ; registerarray:inst2|regarray[2][0]   ; registerarray:inst2|data_out_2[0]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.029      ; 5.649      ;
; -5.080 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[17]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.014      ; 5.630      ;
; -5.078 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 5.629      ;
; -5.076 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 5.627      ;
; -5.070 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[14]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.042     ; 5.564      ;
; -5.066 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.042     ; 5.560      ;
; -5.062 ; registerarray:inst2|regarray[0][24]  ; registerarray:inst2|data_out_debug[24] ; SW[17]       ; SW[17]      ; 0.500        ; 0.049      ; 5.647      ;
; -5.059 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.009      ; 5.604      ;
; -5.058 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[6]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.019     ; 5.575      ;
; -5.052 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[29]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.028      ; 5.616      ;
; -5.052 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.014      ; 5.602      ;
; -5.045 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.006     ; 5.575      ;
; -5.036 ; registerarray:inst2|regarray[16][23] ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 5.588      ;
; -5.029 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[16]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 5.528      ;
; -5.021 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[3]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.032     ; 5.525      ;
; -5.017 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[8]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 5.569      ;
; -5.015 ; registerarray:inst2|regarray[20][19] ; registerarray:inst2|data_out_debug[19] ; SW[17]       ; SW[17]      ; 0.500        ; 0.018      ; 5.569      ;
; -5.015 ; registerarray:inst2|regarray[0][5]   ; registerarray:inst2|data_out_debug[5]  ; SW[17]       ; SW[17]      ; 0.500        ; 0.065      ; 5.616      ;
; -5.011 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 5.569      ;
; -5.003 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[27]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.003      ; 5.542      ;
; -5.001 ; registerarray:inst2|regarray[8][22]  ; registerarray:inst2|data_out_debug[22] ; SW[17]       ; SW[17]      ; 0.500        ; 0.017      ; 5.554      ;
; -4.983 ; registerarray:inst2|regarray[4][13]  ; registerarray:inst2|data_out_2[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.036     ; 5.483      ;
; -4.975 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[31]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.035     ; 5.476      ;
; -4.973 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[5]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 5.509      ;
; -4.973 ; registerarray:inst2|regarray[0][24]  ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.060      ; 5.569      ;
; -4.969 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[3]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.032     ; 5.473      ;
; -4.966 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[6]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.028     ; 5.474      ;
; -4.963 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[2]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.019     ; 5.480      ;
; -4.962 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.028      ; 5.526      ;
; -4.955 ; registerarray:inst2|regarray[12][24] ; registerarray:inst2|data_out_debug[24] ; SW[17]       ; SW[17]      ; 0.500        ; -0.010     ; 5.481      ;
; -4.952 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[28]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 5.504      ;
; -4.949 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.014      ; 5.499      ;
; -4.948 ; registerarray:inst2|regarray[6][17]  ; registerarray:inst2|data_out_1[17]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.003      ; 5.487      ;
; -4.946 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.028      ; 5.510      ;
; -4.946 ; registerarray:inst2|regarray[2][16]  ; registerarray:inst2|data_out_1[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 5.498      ;
; -4.944 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[20]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.001     ; 5.479      ;
; -4.935 ; registerarray:inst2|regarray[26][6]  ; registerarray:inst2|data_out_2[6]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.014     ; 5.457      ;
; -4.929 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.035     ; 5.430      ;
; -4.925 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.026     ; 5.435      ;
; -4.921 ; registerarray:inst2|regarray[10][22] ; registerarray:inst2|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.023      ; 5.480      ;
; -4.919 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.014     ; 5.441      ;
; -4.919 ; registerarray:inst2|regarray[23][22] ; registerarray:inst2|data_out_debug[22] ; SW[17]       ; SW[17]      ; 0.500        ; 0.017      ; 5.472      ;
; -4.918 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[20]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 5.454      ;
; -4.918 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.029     ; 5.425      ;
; -4.917 ; registerarray:inst2|regarray[8][7]   ; registerarray:inst2|data_out_debug[7]  ; SW[17]       ; SW[17]      ; 0.500        ; 0.027      ; 5.480      ;
; -4.917 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.024      ; 5.477      ;
; -4.914 ; registerarray:inst2|regarray[10][4]  ; registerarray:inst2|data_out_2[4]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.012     ; 5.438      ;
; -4.913 ; registerarray:inst2|regarray[0][18]  ; registerarray:inst2|data_out_2[18]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.006      ; 5.455      ;
; -4.912 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[25]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 5.470      ;
; -4.912 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[4]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.022     ; 5.426      ;
; -4.906 ; registerarray:inst2|regarray[20][16] ; registerarray:inst2|data_out_debug[16] ; SW[17]       ; SW[17]      ; 0.500        ; 0.008      ; 5.450      ;
; -4.906 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[31]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.035     ; 5.407      ;
; -4.904 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[29]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.028      ; 5.468      ;
; -4.900 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[2]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.019     ; 5.417      ;
; -4.898 ; registerarray:inst2|regarray[0][13]  ; registerarray:inst2|data_out_debug[13] ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 5.447      ;
; -4.898 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.014     ; 5.420      ;
; -4.898 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[18]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 5.434      ;
; -4.896 ; registerarray:inst2|regarray[11][3]  ; registerarray:inst2|data_out_2[3]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 5.395      ;
; -4.895 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[19]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.042     ; 5.389      ;
; -4.895 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.006     ; 5.425      ;
; -4.893 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.035     ; 5.394      ;
; -4.892 ; registerarray:inst2|regarray[11][20] ; registerarray:inst2|data_out_1[20]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 5.441      ;
; -4.888 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[21]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.001     ; 5.423      ;
; -4.887 ; registerarray:inst2|regarray[4][5]   ; registerarray:inst2|data_out_2[5]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.005     ; 5.418      ;
; -4.879 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[20]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 5.428      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst9|clock_100Hz'                                                                                                                        ;
+--------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.402 ; debounce:inst11|SHIFT_PB[0] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; -1.340     ; 1.098      ;
; -1.374 ; debounce:inst11|SHIFT_PB[2] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; -1.340     ; 1.070      ;
; -1.200 ; debounce:inst11|SHIFT_PB[1] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; -1.340     ; 0.896      ;
; -1.098 ; debounce:inst11|SHIFT_PB[3] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; -1.340     ; 0.794      ;
; -0.269 ; debounce:inst14|SHIFT_PB[3] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 1.305      ;
; -0.112 ; debounce:inst14|SHIFT_PB[1] ; debounce:inst14|SHIFT_PB[0]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 1.148      ;
; -0.094 ; debounce:inst11|SHIFT_PB[2] ; debounce:inst11|SHIFT_PB[1]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 1.130      ;
; -0.069 ; debounce:inst11|SHIFT_PB[3] ; debounce:inst11|SHIFT_PB[2]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 1.105      ;
; -0.023 ; debounce:inst14|SHIFT_PB[0] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 1.059      ;
; 0.045  ; debounce:inst11|SHIFT_PB[1] ; debounce:inst11|SHIFT_PB[0]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.991      ;
; 0.105  ; debounce:inst14|SHIFT_PB[3] ; debounce:inst14|SHIFT_PB[2]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.931      ;
; 0.105  ; debounce:inst14|SHIFT_PB[2] ; debounce:inst14|SHIFT_PB[1]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.931      ;
; 0.143  ; debounce:inst14|SHIFT_PB[2] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.893      ;
; 0.247  ; debounce:inst14|SHIFT_PB[1] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.789      ;
+--------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_50'                                                                                                                                     ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.223 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.259      ;
; -1.107 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.107 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.107 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.107 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.107 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.107 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.107 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.004 ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.040      ;
; -1.004 ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.040      ;
; -1.004 ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.040      ;
; -1.004 ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.040      ;
; -1.004 ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.040      ;
; -1.004 ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.040      ;
; -1.004 ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.040      ;
; -0.968 ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.004      ;
; -0.968 ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.004      ;
; -0.968 ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.004      ;
; -0.968 ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.004      ;
; -0.968 ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.004      ;
; -0.968 ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.004      ;
; -0.968 ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 2.004      ;
; -0.903 ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.939      ;
; -0.903 ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.939      ;
; -0.903 ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.939      ;
; -0.903 ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.939      ;
; -0.903 ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.939      ;
; -0.903 ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.939      ;
; -0.903 ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.939      ;
; -0.738 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.774      ;
; -0.710 ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.610 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.646      ;
; -0.567 ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.603      ;
; -0.567 ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.603      ;
; -0.567 ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.603      ;
; -0.567 ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.603      ;
; -0.567 ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.603      ;
; -0.567 ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.603      ;
; -0.567 ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.603      ;
; -0.439 ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.475      ;
; -0.430 ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.466      ;
; -0.389 ; clk_div:inst9|clock_1Hz_reg    ; clk_div:inst9|clock_1Hz        ; Clock_50                       ; Clock_50    ; 1.000        ; -0.502     ; 0.923      ;
; -0.081 ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.117      ;
; -0.048 ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.084      ;
; 0.225  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.811      ;
; 0.253  ; clk_div:inst9|clock_1Mhz_int   ; clk_div:inst9|clock_1Mhz_reg   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.783      ;
; 0.440  ; clk_div:inst9|clock_1Khz_int   ; clk_div:inst9|clock_1Khz_reg   ; clk_div:inst9|clock_10Khz_reg  ; Clock_50    ; 1.000        ; 0.326      ; 0.922      ;
; 0.472  ; clk_div:inst9|clock_10Khz_int  ; clk_div:inst9|clock_10Khz_reg  ; clk_div:inst9|clock_100Khz_reg ; Clock_50    ; 1.000        ; 0.358      ; 0.922      ;
; 0.597  ; clk_div:inst9|clock_1Hz_int    ; clk_div:inst9|clock_1Hz_reg    ; clk_div:inst9|clock_10Hz_reg   ; Clock_50    ; 1.000        ; 0.524      ; 0.963      ;
; 0.606  ; clk_div:inst9|clock_100hz_int  ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_1Khz_reg   ; Clock_50    ; 1.000        ; 0.363      ; 0.793      ;
; 0.623  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_1Mhz_reg   ; Clock_50    ; 1.000        ; 0.369      ; 0.782      ;
; 0.632  ; clk_div:inst9|clock_10Hz_int   ; clk_div:inst9|clock_10Hz_reg   ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 1.000        ; 0.388      ; 0.792      ;
; 2.093  ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 0.500        ; 2.680      ; 1.373      ;
; 2.593  ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 1.000        ; 2.680      ; 1.373      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst9|clock_10Hz_reg'                                                                                                                          ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.238 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.274      ;
; -0.043 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.043 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.079      ;
; 0.004  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.032      ;
; 0.228  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.228  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.232  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.247  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst9|clock_10Khz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.209 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.245      ;
; -0.055 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.052 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.088      ;
; -0.017 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.053      ;
; 0.218  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.225  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.379  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst9|clock_100Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.043 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.036 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.005 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.041      ;
; 0.230  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.239  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst9|clock_1Mhz_reg'                                                                                                                                ;
+--------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.035 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.029 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.065      ;
; 0.002  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.239  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst9|clock_100hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.028 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.003  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.066  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.236  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.236  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:inst9|clock_1Khz_reg'                                                                                                                              ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.038 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.074      ;
; -0.029 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.065      ;
; 0.003  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.235  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.236  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.239  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_50'                                                                                                                                      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.823 ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 0.000        ; 2.680      ; 1.373      ;
; -1.323 ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; -0.500       ; 2.680      ; 1.373      ;
; 0.138  ; clk_div:inst9|clock_10Hz_int   ; clk_div:inst9|clock_10Hz_reg   ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 0.000        ; 0.388      ; 0.792      ;
; 0.147  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_1Mhz_reg   ; Clock_50    ; 0.000        ; 0.369      ; 0.782      ;
; 0.164  ; clk_div:inst9|clock_100hz_int  ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_1Khz_reg   ; Clock_50    ; 0.000        ; 0.363      ; 0.793      ;
; 0.173  ; clk_div:inst9|clock_1Hz_int    ; clk_div:inst9|clock_1Hz_reg    ; clk_div:inst9|clock_10Hz_reg   ; Clock_50    ; 0.000        ; 0.524      ; 0.963      ;
; 0.298  ; clk_div:inst9|clock_10Khz_int  ; clk_div:inst9|clock_10Khz_reg  ; clk_div:inst9|clock_100Khz_reg ; Clock_50    ; 0.000        ; 0.358      ; 0.922      ;
; 0.330  ; clk_div:inst9|clock_1Khz_int   ; clk_div:inst9|clock_1Khz_reg   ; clk_div:inst9|clock_10Khz_reg  ; Clock_50    ; 0.000        ; 0.326      ; 0.922      ;
; 0.517  ; clk_div:inst9|clock_1Mhz_int   ; clk_div:inst9|clock_1Mhz_reg   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.541  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.545  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.811  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.818  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.844  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.847  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.850  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.850  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.851  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.117      ;
; 1.159  ; clk_div:inst9|clock_1Hz_reg    ; clk_div:inst9|clock_1Hz        ; Clock_50                       ; Clock_50    ; 0.000        ; -0.502     ; 0.923      ;
; 1.194  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.460      ;
; 1.200  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.466      ;
; 1.209  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.475      ;
; 1.230  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.233  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.499      ;
; 1.236  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.502      ;
; 1.236  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.502      ;
; 1.265  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.531      ;
; 1.288  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.554      ;
; 1.304  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.570      ;
; 1.307  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.573      ;
; 1.337  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.603      ;
; 1.337  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.603      ;
; 1.337  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.603      ;
; 1.337  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.603      ;
; 1.337  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.603      ;
; 1.359  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.625      ;
; 1.375  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.641      ;
; 1.380  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.646      ;
; 1.395  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.661      ;
; 1.430  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.696      ;
; 1.466  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.732      ;
; 1.466  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.732      ;
; 1.480  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.746      ;
; 1.480  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.746      ;
; 1.480  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.746      ;
; 1.480  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.746      ;
; 1.501  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.508  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.537  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.803      ;
; 1.537  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.803      ;
; 1.608  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.874      ;
; 1.608  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.874      ;
; 1.673  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.939      ;
; 1.673  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.939      ;
; 1.673  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.939      ;
; 1.673  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.939      ;
; 1.673  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.939      ;
; 1.673  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.939      ;
; 1.679  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.945      ;
; 1.738  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 2.004      ;
; 1.738  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 2.004      ;
; 1.774  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 2.040      ;
; 1.774  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 2.040      ;
; 1.774  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 2.040      ;
; 1.877  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 2.143      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                       ;
+--------+------------------------------+--------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                              ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.743 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][14]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 0.884      ;
; -1.255 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][4]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 1.343      ;
; -1.251 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][10]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 1.347      ;
; -1.240 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][31] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 1.387      ;
; -1.237 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][0]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.368      ; 1.397      ;
; -1.167 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[4][2]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 1.431      ;
; -1.127 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 1.500      ;
; -1.083 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[8][3]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 1.515      ;
; -1.023 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[10][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.357      ; 1.600      ;
; -1.019 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[21][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.357      ; 1.604      ;
; -0.970 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][19]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 1.657      ;
; -0.846 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][11] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 1.781      ;
; -0.839 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[27][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.366      ; 1.793      ;
; -0.836 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.366      ; 1.796      ;
; -0.787 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][0]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 1.839      ;
; -0.786 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[5][0]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 1.840      ;
; -0.738 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[14][21] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.363      ; 1.891      ;
; -0.715 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][27] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 1.912      ;
; -0.709 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][3]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 1.918      ;
; -0.708 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][5]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 1.890      ;
; -0.697 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][29] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.366      ; 1.935      ;
; -0.680 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[11][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.364      ; 1.950      ;
; -0.679 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[9][12]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.364      ; 1.951      ;
; -0.669 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][5]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 1.957      ;
; -0.655 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][16] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 1.972      ;
; -0.617 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[9][7]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 1.981      ;
; -0.569 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.363      ; 2.060      ;
; -0.542 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[2][1]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.345      ; 2.069      ;
; -0.508 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][19] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.339      ; 2.097      ;
; -0.492 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[26][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.368      ; 2.142      ;
; -0.485 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[13][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.364      ; 2.145      ;
; -0.460 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[21][30] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.331      ; 2.137      ;
; -0.457 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[2][6]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.345      ; 2.154      ;
; -0.456 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][6]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.345      ; 2.155      ;
; -0.456 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[28][14] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.344      ; 2.154      ;
; -0.455 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][6]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.345      ; 2.156      ;
; -0.455 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[14][6]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.345      ; 2.156      ;
; -0.444 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[28][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.344      ; 2.166      ;
; -0.442 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[16][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.344      ; 2.168      ;
; -0.435 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.363      ; 2.194      ;
; -0.427 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][9]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 2.171      ;
; -0.427 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][13]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 2.171      ;
; -0.427 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][28]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 2.171      ;
; -0.427 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][29]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 2.171      ;
; -0.427 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][30]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 2.171      ;
; -0.406 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][18]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.328      ; 2.188      ;
; -0.391 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][25] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.235      ;
; -0.389 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[19][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.336      ; 2.213      ;
; -0.388 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[27][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.336      ; 2.214      ;
; -0.382 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[11][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.344      ; 2.228      ;
; -0.381 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[24][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.365      ; 2.250      ;
; -0.378 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[20][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.365      ; 2.253      ;
; -0.367 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[5][5]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.328      ; 2.227      ;
; -0.367 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[5][19]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.328      ; 2.227      ;
; -0.367 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[5][21]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.328      ; 2.227      ;
; -0.359 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.341      ; 2.248      ;
; -0.354 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][11]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.352      ; 2.264      ;
; -0.354 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][15]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.352      ; 2.264      ;
; -0.354 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][17]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.352      ; 2.264      ;
; -0.354 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][23]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.352      ; 2.264      ;
; -0.354 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][25]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.352      ; 2.264      ;
; -0.345 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[3][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.339      ; 2.260      ;
; -0.343 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.339      ; 2.262      ;
; -0.337 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][0]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.361      ; 2.290      ;
; -0.327 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[13][6]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.318      ; 2.257      ;
; -0.326 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[21][21] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.368      ; 2.308      ;
; -0.323 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[3][6]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.318      ; 2.261      ;
; -0.322 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][1]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.304      ;
; -0.322 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.304      ;
; -0.322 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.304      ;
; -0.322 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][15] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.304      ;
; -0.322 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][20] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.304      ;
; -0.322 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][22] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.304      ;
; -0.322 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][23] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.304      ;
; -0.322 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][28] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.360      ; 2.304      ;
; -0.311 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[17][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.339      ; 2.294      ;
; -0.309 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][13]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 2.289      ;
; -0.302 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.367      ; 2.331      ;
; -0.299 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[2][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.367      ; 2.334      ;
; -0.298 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.356      ; 2.324      ;
; -0.296 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[25][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.340      ; 2.310      ;
; -0.296 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[21][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.340      ; 2.310      ;
; -0.283 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][14]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.329      ; 2.312      ;
; -0.275 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[17][18] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.331      ; 2.322      ;
; -0.272 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[29][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.326      ; 2.320      ;
; -0.272 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[25][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.326      ; 2.320      ;
; -0.271 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[13][29] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.364      ; 2.359      ;
; -0.268 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[30][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.342      ; 2.340      ;
; -0.258 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[26][29] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.368      ; 2.376      ;
; -0.255 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][4]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.332      ; 2.343      ;
; -0.250 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][16] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.346      ; 2.362      ;
; -0.247 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][17]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.363      ; 2.382      ;
; -0.247 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][17]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.363      ; 2.382      ;
; -0.245 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][14]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.337      ; 2.358      ;
; -0.244 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[2][14]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.337      ; 2.359      ;
; -0.242 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[3][8]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.365      ; 2.389      ;
; -0.242 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][8]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.365      ; 2.389      ;
; -0.240 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][18] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.339      ; 2.365      ;
; -0.238 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.364      ; 2.392      ;
; -0.238 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[14][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 2.364      ; 2.392      ;
+--------+------------------------------+--------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_51'                                                                                                                                                 ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|state.DROP_LCD_EN          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.RESET2        ; LCD_Display:inst18|next_command.RESET2        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.RESET3        ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.FUNC_SET      ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.DISPLAY_ON    ; LCD_Display:inst18|next_command.DISPLAY_ON    ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.MODE_SET      ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.LINE2         ; LCD_Display:inst18|next_command.LINE2         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|next_command.Print_String  ; LCD_Display:inst18|next_command.Print_String  ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|LCD_RS                     ; LCD_Display:inst18|LCD_RS                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|LCD_EN                     ; LCD_Display:inst18|LCD_EN                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; LCD_Display:inst18|state.DISPLAY_CLEAR        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.788      ;
; 0.524 ; LCD_Display:inst18|next_command.DISPLAY_ON    ; LCD_Display:inst18|state.DISPLAY_ON           ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; LCD_Display:inst18|state.RESET3               ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; LCD_Display:inst18|next_command.RETURN_HOME   ; LCD_Display:inst18|state.RETURN_HOME          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; LCD_Display:inst18|state.RESET2               ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; LCD_Display:inst18|next_command.Print_String  ; LCD_Display:inst18|state.Print_String         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.793      ;
; 0.534 ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; LCD_Display:inst18|CHAR_COUNT[4]              ; LCD_Display:inst18|CHAR_COUNT[4]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.801      ;
; 0.677 ; LCD_Display:inst18|next_command.FUNC_SET      ; LCD_Display:inst18|state.FUNC_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.943      ;
; 0.706 ; LCD_Display:inst18|state.DISPLAY_ON           ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; -0.002     ; 0.970      ;
; 0.707 ; LCD_Display:inst18|state.RETURN_HOME          ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.973      ;
; 0.710 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.RESET3               ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.976      ;
; 0.710 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.MODE_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.976      ;
; 0.715 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.RESET2               ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.981      ;
; 0.724 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|state.HOLD                 ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.990      ;
; 0.728 ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; LCD_Display:inst18|state.DISPLAY_OFF          ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 0.996      ;
; 0.758 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.RESET2        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.024      ;
; 0.761 ; LCD_Display:inst18|next_command.RESET2        ; LCD_Display:inst18|state.RESET2               ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.027      ;
; 0.763 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.031      ;
; 0.765 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.031      ;
; 0.766 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|LCD_EN                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.032      ;
; 0.766 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.FUNC_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.032      ;
; 0.788 ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.054      ;
; 0.796 ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; LCD_Display:inst18|next_command.RESET3        ; LCD_Display:inst18|state.RESET3               ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.065      ;
; 0.802 ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; LCD_Display:inst18|CHAR_COUNT[3]              ; LCD_Display:inst18|CHAR_COUNT[3]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; LCD_Display:inst18|state.Print_String         ; LCD_Display:inst18|LCD_RS                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; LCD_Display:inst18|state.DISPLAY_CLEAR        ; LCD_Display:inst18|next_command.DISPLAY_ON    ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; LCD_Display:inst18|state.LINE2                ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.080      ;
; 0.821 ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.087      ;
; 0.828 ; LCD_Display:inst18|next_command.LINE2         ; LCD_Display:inst18|state.LINE2                ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.094      ;
; 0.833 ; LCD_Display:inst18|next_command.MODE_SET      ; LCD_Display:inst18|state.MODE_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; LCD_Display:inst18|state.FUNC_SET             ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.104      ;
; 0.842 ; LCD_Display:inst18|state.DISPLAY_OFF          ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|LCD_EN                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.DROP_LCD_EN          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.118      ;
; 0.857 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.123      ;
; 0.858 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.RESET2        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.124      ;
; 0.881 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.147      ;
; 0.889 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.155      ;
; 0.889 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.155      ;
; 0.901 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.Print_String         ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 1.170      ;
; 0.912 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.RETURN_HOME          ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 1.181      ;
; 0.912 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.LINE2                ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 1.181      ;
; 0.990 ; LCD_Display:inst18|CHAR_COUNT[0]              ; LCD_Display:inst18|CHAR_COUNT[0]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.256      ;
; 1.004 ; LCD_Display:inst18|CHAR_COUNT[2]              ; LCD_Display:inst18|CHAR_COUNT[2]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.270      ;
; 1.011 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.DISPLAY_ON    ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.279      ;
; 1.031 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|LCD_RS                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 1.300      ;
; 1.050 ; LCD_Display:inst18|CHAR_COUNT[1]              ; LCD_Display:inst18|CHAR_COUNT[1]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.316      ;
; 1.068 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.DISPLAY_ON    ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.336      ;
; 1.087 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.LINE2         ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 1.356      ;
; 1.088 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|LCD_RS                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 1.357      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|state.DROP_LCD_EN          ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|state.HOLD                 ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|next_command.RESET2        ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|state.RESET2               ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|state.RESET3               ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|state.FUNC_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.127 ; LCD_Display:inst18|CLK_400HZ_Enable           ; LCD_Display:inst18|state.MODE_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 1.395      ;
; 1.179 ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.445      ;
; 1.181 ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.447      ;
; 1.185 ; LCD_Display:inst18|CHAR_COUNT[3]              ; LCD_Display:inst18|CHAR_COUNT[4]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 1.455      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst9|clock_100Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.540 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.775 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.041      ;
; 0.806 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.813 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.978 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst9|clock_100hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.704 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.767 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.798 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.838 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst9|clock_10Hz_reg'                                                                                                                          ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.538 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.542 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.766 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.032      ;
; 0.813 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 1.008 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.274      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst9|clock_10Khz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.545 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.787 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.053      ;
; 0.822 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.088      ;
; 0.825 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 0.979 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.245      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst9|clock_1Khz_reg'                                                                                                                              ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.767 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.799 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.065      ;
; 0.808 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.074      ;
; 0.839 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst9|clock_1Mhz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.768 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.799 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.065      ;
; 0.805 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.840 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:inst9|clock_100Hz'                                                                                                                        ;
+-------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.523 ; debounce:inst14|SHIFT_PB[1] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.789      ;
; 0.627 ; debounce:inst14|SHIFT_PB[2] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.893      ;
; 0.665 ; debounce:inst14|SHIFT_PB[3] ; debounce:inst14|SHIFT_PB[2]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.931      ;
; 0.665 ; debounce:inst14|SHIFT_PB[2] ; debounce:inst14|SHIFT_PB[1]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.931      ;
; 0.725 ; debounce:inst11|SHIFT_PB[1] ; debounce:inst11|SHIFT_PB[0]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.991      ;
; 0.793 ; debounce:inst14|SHIFT_PB[0] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 1.059      ;
; 0.839 ; debounce:inst11|SHIFT_PB[3] ; debounce:inst11|SHIFT_PB[2]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 1.105      ;
; 0.864 ; debounce:inst11|SHIFT_PB[2] ; debounce:inst11|SHIFT_PB[1]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 1.130      ;
; 0.882 ; debounce:inst14|SHIFT_PB[1] ; debounce:inst14|SHIFT_PB[0]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 1.148      ;
; 1.039 ; debounce:inst14|SHIFT_PB[3] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 1.305      ;
; 1.868 ; debounce:inst11|SHIFT_PB[3] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; -1.340     ; 0.794      ;
; 1.970 ; debounce:inst11|SHIFT_PB[1] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; -1.340     ; 0.896      ;
; 2.144 ; debounce:inst11|SHIFT_PB[2] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; -1.340     ; 1.070      ;
; 2.172 ; debounce:inst11|SHIFT_PB[0] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; -1.340     ; 1.098      ;
+-------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_51'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock_51 ; Rise       ; Clock_51                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_50'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock_50 ; Rise       ; Clock_50                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_100Hz      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_100Hz      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_100Khz_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_100Khz_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_100hz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_100hz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_10Hz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_10Hz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_10Khz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_10Khz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Hz        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Hz        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Hz_reg    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Hz_reg    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Khz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Khz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Mhz_int   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Mhz_int   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Mhz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Mhz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; Clock_50|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; Clock_50|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; Clock_50~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; Clock_50~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; Clock_50~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; Clock_50~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_100Hz|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_100Hz|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_100Khz_reg|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_100Khz_reg|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_100hz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_100hz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_10Hz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_10Hz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_10Khz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_10Khz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Hz_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Hz_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Hz|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Hz|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Khz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Khz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Mhz_int|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Mhz_int|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Mhz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Mhz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[6]|clk        ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_100Hz'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|pb_debounced       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|pb_debounced       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|pb_debounced       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|pb_debounced       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|pb_debounced|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|pb_debounced|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|pb_debounced|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|pb_debounced|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_100Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_100hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_10Hz_reg'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_10Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_1Khz_reg'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:inst9|clock_1Mhz_reg'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; SW[*]     ; Clock_51                  ; 10.887 ; 10.887 ; Rise       ; Clock_51                  ;
;  SW[0]    ; Clock_51                  ; 5.877  ; 5.877  ; Rise       ; Clock_51                  ;
;  SW[1]    ; Clock_51                  ; 6.946  ; 6.946  ; Rise       ; Clock_51                  ;
;  SW[2]    ; Clock_51                  ; 7.054  ; 7.054  ; Rise       ; Clock_51                  ;
;  SW[3]    ; Clock_51                  ; 6.389  ; 6.389  ; Rise       ; Clock_51                  ;
;  SW[4]    ; Clock_51                  ; 5.408  ; 5.408  ; Rise       ; Clock_51                  ;
;  SW[5]    ; Clock_51                  ; 4.748  ; 4.748  ; Rise       ; Clock_51                  ;
;  SW[6]    ; Clock_51                  ; 6.320  ; 6.320  ; Rise       ; Clock_51                  ;
;  SW[7]    ; Clock_51                  ; 5.635  ; 5.635  ; Rise       ; Clock_51                  ;
;  SW[8]    ; Clock_51                  ; 6.097  ; 6.097  ; Rise       ; Clock_51                  ;
;  SW[9]    ; Clock_51                  ; 5.043  ; 5.043  ; Rise       ; Clock_51                  ;
;  SW[10]   ; Clock_51                  ; 3.744  ; 3.744  ; Rise       ; Clock_51                  ;
;  SW[11]   ; Clock_51                  ; 4.342  ; 4.342  ; Rise       ; Clock_51                  ;
;  SW[12]   ; Clock_51                  ; 4.306  ; 4.306  ; Rise       ; Clock_51                  ;
;  SW[13]   ; Clock_51                  ; 8.705  ; 8.705  ; Rise       ; Clock_51                  ;
;  SW[14]   ; Clock_51                  ; 8.260  ; 8.260  ; Rise       ; Clock_51                  ;
;  SW[15]   ; Clock_51                  ; 10.858 ; 10.858 ; Rise       ; Clock_51                  ;
;  SW[16]   ; Clock_51                  ; 10.887 ; 10.887 ; Rise       ; Clock_51                  ;
; SW[*]     ; SW[17]                    ; -0.842 ; -0.842 ; Rise       ; SW[17]                    ;
;  SW[5]    ; SW[17]                    ; -1.014 ; -1.014 ; Rise       ; SW[17]                    ;
;  SW[6]    ; SW[17]                    ; -0.842 ; -0.842 ; Rise       ; SW[17]                    ;
;  SW[7]    ; SW[17]                    ; -1.021 ; -1.021 ; Rise       ; SW[17]                    ;
;  SW[8]    ; SW[17]                    ; -1.273 ; -1.273 ; Rise       ; SW[17]                    ;
;  SW[9]    ; SW[17]                    ; -1.388 ; -1.388 ; Rise       ; SW[17]                    ;
; SW[*]     ; SW[17]                    ; 5.293  ; 5.293  ; Fall       ; SW[17]                    ;
;  SW[0]    ; SW[17]                    ; 5.293  ; 5.293  ; Fall       ; SW[17]                    ;
;  SW[1]    ; SW[17]                    ; 5.061  ; 5.061  ; Fall       ; SW[17]                    ;
;  SW[2]    ; SW[17]                    ; 4.837  ; 4.837  ; Fall       ; SW[17]                    ;
;  SW[3]    ; SW[17]                    ; 4.655  ; 4.655  ; Fall       ; SW[17]                    ;
;  SW[4]    ; SW[17]                    ; 0.364  ; 0.364  ; Fall       ; SW[17]                    ;
; KEY[*]    ; clk_div:inst9|clock_100Hz ; 5.692  ; 5.692  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[0]   ; clk_div:inst9|clock_100Hz ; 5.692  ; 5.692  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[1]   ; clk_div:inst9|clock_100Hz ; 4.920  ; 4.920  ; Rise       ; clk_div:inst9|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; SW[*]     ; Clock_51                  ; -3.147 ; -3.147 ; Rise       ; Clock_51                  ;
;  SW[0]    ; Clock_51                  ; -5.280 ; -5.280 ; Rise       ; Clock_51                  ;
;  SW[1]    ; Clock_51                  ; -5.908 ; -5.908 ; Rise       ; Clock_51                  ;
;  SW[2]    ; Clock_51                  ; -6.203 ; -6.203 ; Rise       ; Clock_51                  ;
;  SW[3]    ; Clock_51                  ; -5.709 ; -5.709 ; Rise       ; Clock_51                  ;
;  SW[4]    ; Clock_51                  ; -4.811 ; -4.811 ; Rise       ; Clock_51                  ;
;  SW[5]    ; Clock_51                  ; -4.151 ; -4.151 ; Rise       ; Clock_51                  ;
;  SW[6]    ; Clock_51                  ; -5.282 ; -5.282 ; Rise       ; Clock_51                  ;
;  SW[7]    ; Clock_51                  ; -4.784 ; -4.784 ; Rise       ; Clock_51                  ;
;  SW[8]    ; Clock_51                  ; -5.417 ; -5.417 ; Rise       ; Clock_51                  ;
;  SW[9]    ; Clock_51                  ; -4.446 ; -4.446 ; Rise       ; Clock_51                  ;
;  SW[10]   ; Clock_51                  ; -3.147 ; -3.147 ; Rise       ; Clock_51                  ;
;  SW[11]   ; Clock_51                  ; -3.304 ; -3.304 ; Rise       ; Clock_51                  ;
;  SW[12]   ; Clock_51                  ; -3.455 ; -3.455 ; Rise       ; Clock_51                  ;
;  SW[13]   ; Clock_51                  ; -8.025 ; -8.025 ; Rise       ; Clock_51                  ;
;  SW[14]   ; Clock_51                  ; -7.663 ; -7.663 ; Rise       ; Clock_51                  ;
;  SW[15]   ; Clock_51                  ; -6.423 ; -6.423 ; Rise       ; Clock_51                  ;
;  SW[16]   ; Clock_51                  ; -6.806 ; -6.806 ; Rise       ; Clock_51                  ;
; SW[*]     ; SW[17]                    ; 1.657  ; 1.657  ; Rise       ; SW[17]                    ;
;  SW[5]    ; SW[17]                    ; 1.283  ; 1.283  ; Rise       ; SW[17]                    ;
;  SW[6]    ; SW[17]                    ; 1.111  ; 1.111  ; Rise       ; SW[17]                    ;
;  SW[7]    ; SW[17]                    ; 1.290  ; 1.290  ; Rise       ; SW[17]                    ;
;  SW[8]    ; SW[17]                    ; 1.542  ; 1.542  ; Rise       ; SW[17]                    ;
;  SW[9]    ; SW[17]                    ; 1.657  ; 1.657  ; Rise       ; SW[17]                    ;
; SW[*]     ; SW[17]                    ; 2.331  ; 2.331  ; Fall       ; SW[17]                    ;
;  SW[0]    ; SW[17]                    ; 0.328  ; 0.328  ; Fall       ; SW[17]                    ;
;  SW[1]    ; SW[17]                    ; 0.267  ; 0.267  ; Fall       ; SW[17]                    ;
;  SW[2]    ; SW[17]                    ; 0.569  ; 0.569  ; Fall       ; SW[17]                    ;
;  SW[3]    ; SW[17]                    ; 1.876  ; 1.876  ; Fall       ; SW[17]                    ;
;  SW[4]    ; SW[17]                    ; 2.331  ; 2.331  ; Fall       ; SW[17]                    ;
; KEY[*]    ; clk_div:inst9|clock_100Hz ; -4.690 ; -4.690 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[0]   ; clk_div:inst9|clock_100Hz ; -5.462 ; -5.462 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[1]   ; clk_div:inst9|clock_100Hz ; -4.690 ; -4.690 ; Rise       ; clk_div:inst9|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; LEDR[*]      ; Clock_50                  ; 8.545  ; 8.545  ; Rise       ; Clock_50                  ;
;  LEDR[0]     ; Clock_50                  ; 8.545  ; 8.545  ; Rise       ; Clock_50                  ;
; LCD_DATA[*]  ; Clock_51                  ; 8.742  ; 8.742  ; Rise       ; Clock_51                  ;
;  LCD_DATA[0] ; Clock_51                  ; 7.426  ; 7.426  ; Rise       ; Clock_51                  ;
;  LCD_DATA[1] ; Clock_51                  ; 7.972  ; 7.972  ; Rise       ; Clock_51                  ;
;  LCD_DATA[2] ; Clock_51                  ; 8.742  ; 8.742  ; Rise       ; Clock_51                  ;
;  LCD_DATA[3] ; Clock_51                  ; 8.266  ; 8.266  ; Rise       ; Clock_51                  ;
;  LCD_DATA[4] ; Clock_51                  ; 7.512  ; 7.512  ; Rise       ; Clock_51                  ;
;  LCD_DATA[5] ; Clock_51                  ; 7.794  ; 7.794  ; Rise       ; Clock_51                  ;
;  LCD_DATA[6] ; Clock_51                  ; 7.727  ; 7.727  ; Rise       ; Clock_51                  ;
;  LCD_DATA[7] ; Clock_51                  ; 7.934  ; 7.934  ; Rise       ; Clock_51                  ;
; LCD_EN       ; Clock_51                  ; 7.560  ; 7.560  ; Rise       ; Clock_51                  ;
; LCD_RS       ; Clock_51                  ; 7.530  ; 7.530  ; Rise       ; Clock_51                  ;
; HEX0[*]      ; SW[17]                    ; 11.859 ; 11.859 ; Rise       ; SW[17]                    ;
;  HEX0[0]     ; SW[17]                    ; 11.859 ; 11.859 ; Rise       ; SW[17]                    ;
;  HEX0[1]     ; SW[17]                    ; 11.808 ; 11.808 ; Rise       ; SW[17]                    ;
;  HEX0[2]     ; SW[17]                    ; 11.833 ; 11.833 ; Rise       ; SW[17]                    ;
;  HEX0[3]     ; SW[17]                    ; 11.592 ; 11.592 ; Rise       ; SW[17]                    ;
;  HEX0[4]     ; SW[17]                    ; 11.592 ; 11.592 ; Rise       ; SW[17]                    ;
;  HEX0[5]     ; SW[17]                    ; 11.558 ; 11.558 ; Rise       ; SW[17]                    ;
;  HEX0[6]     ; SW[17]                    ; 11.584 ; 11.584 ; Rise       ; SW[17]                    ;
; HEX1[*]      ; SW[17]                    ; 11.260 ; 11.260 ; Rise       ; SW[17]                    ;
;  HEX1[0]     ; SW[17]                    ; 10.971 ; 10.971 ; Rise       ; SW[17]                    ;
;  HEX1[1]     ; SW[17]                    ; 11.260 ; 11.260 ; Rise       ; SW[17]                    ;
;  HEX1[2]     ; SW[17]                    ; 10.589 ; 10.589 ; Rise       ; SW[17]                    ;
;  HEX1[3]     ; SW[17]                    ; 11.044 ; 11.044 ; Rise       ; SW[17]                    ;
;  HEX1[4]     ; SW[17]                    ; 10.603 ; 10.603 ; Rise       ; SW[17]                    ;
;  HEX1[5]     ; SW[17]                    ; 10.690 ; 10.690 ; Rise       ; SW[17]                    ;
;  HEX1[6]     ; SW[17]                    ; 10.839 ; 10.839 ; Rise       ; SW[17]                    ;
; HEX2[*]      ; SW[17]                    ; 11.112 ; 11.112 ; Rise       ; SW[17]                    ;
;  HEX2[0]     ; SW[17]                    ; 10.992 ; 10.992 ; Rise       ; SW[17]                    ;
;  HEX2[1]     ; SW[17]                    ; 11.112 ; 11.112 ; Rise       ; SW[17]                    ;
;  HEX2[2]     ; SW[17]                    ; 10.802 ; 10.802 ; Rise       ; SW[17]                    ;
;  HEX2[3]     ; SW[17]                    ; 10.557 ; 10.557 ; Rise       ; SW[17]                    ;
;  HEX2[4]     ; SW[17]                    ; 11.015 ; 11.015 ; Rise       ; SW[17]                    ;
;  HEX2[5]     ; SW[17]                    ; 10.739 ; 10.739 ; Rise       ; SW[17]                    ;
;  HEX2[6]     ; SW[17]                    ; 11.005 ; 11.005 ; Rise       ; SW[17]                    ;
; HEX3[*]      ; SW[17]                    ; 11.094 ; 11.094 ; Rise       ; SW[17]                    ;
;  HEX3[0]     ; SW[17]                    ; 10.106 ; 10.106 ; Rise       ; SW[17]                    ;
;  HEX3[1]     ; SW[17]                    ; 10.168 ; 10.168 ; Rise       ; SW[17]                    ;
;  HEX3[2]     ; SW[17]                    ; 10.515 ; 10.515 ; Rise       ; SW[17]                    ;
;  HEX3[3]     ; SW[17]                    ; 10.744 ; 10.744 ; Rise       ; SW[17]                    ;
;  HEX3[4]     ; SW[17]                    ; 11.094 ; 11.094 ; Rise       ; SW[17]                    ;
;  HEX3[5]     ; SW[17]                    ; 9.756  ; 9.756  ; Rise       ; SW[17]                    ;
;  HEX3[6]     ; SW[17]                    ; 10.657 ; 10.657 ; Rise       ; SW[17]                    ;
; HEX4[*]      ; SW[17]                    ; 12.845 ; 12.845 ; Rise       ; SW[17]                    ;
;  HEX4[0]     ; SW[17]                    ; 12.324 ; 12.324 ; Rise       ; SW[17]                    ;
;  HEX4[1]     ; SW[17]                    ; 12.845 ; 12.845 ; Rise       ; SW[17]                    ;
;  HEX4[2]     ; SW[17]                    ; 12.845 ; 12.845 ; Rise       ; SW[17]                    ;
;  HEX4[3]     ; SW[17]                    ; 12.172 ; 12.172 ; Rise       ; SW[17]                    ;
;  HEX4[4]     ; SW[17]                    ; 12.192 ; 12.192 ; Rise       ; SW[17]                    ;
;  HEX4[6]     ; SW[17]                    ; 10.876 ; 10.876 ; Rise       ; SW[17]                    ;
; HEX5[*]      ; SW[17]                    ; 12.507 ; 12.507 ; Rise       ; SW[17]                    ;
;  HEX5[0]     ; SW[17]                    ; 11.851 ; 11.851 ; Rise       ; SW[17]                    ;
;  HEX5[1]     ; SW[17]                    ; 11.793 ; 11.793 ; Rise       ; SW[17]                    ;
;  HEX5[2]     ; SW[17]                    ; 11.730 ; 11.730 ; Rise       ; SW[17]                    ;
;  HEX5[3]     ; SW[17]                    ; 12.292 ; 12.292 ; Rise       ; SW[17]                    ;
;  HEX5[4]     ; SW[17]                    ; 12.507 ; 12.507 ; Rise       ; SW[17]                    ;
;  HEX5[5]     ; SW[17]                    ; 11.927 ; 11.927 ; Rise       ; SW[17]                    ;
;  HEX5[6]     ; SW[17]                    ; 11.648 ; 11.648 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 8.079  ; 8.079  ; Rise       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 8.079  ; 8.079  ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 8.079  ; 8.079  ; Fall       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 8.079  ; 8.079  ; Fall       ; SW[17]                    ;
; LEDG[*]      ; clk_div:inst9|clock_100Hz ; 8.883  ; 8.883  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDG[0]     ; clk_div:inst9|clock_100Hz ; 8.883  ; 8.883  ; Rise       ; clk_div:inst9|clock_100Hz ;
; LEDR[*]      ; clk_div:inst9|clock_100Hz ; 9.460  ; 9.460  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDR[0]     ; clk_div:inst9|clock_100Hz ; 9.460  ; 9.460  ; Rise       ; clk_div:inst9|clock_100Hz ;
+--------------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; LEDR[*]      ; Clock_50                  ; 8.545  ; 8.545  ; Rise       ; Clock_50                  ;
;  LEDR[0]     ; Clock_50                  ; 8.545  ; 8.545  ; Rise       ; Clock_50                  ;
; LCD_DATA[*]  ; Clock_51                  ; 7.426  ; 7.426  ; Rise       ; Clock_51                  ;
;  LCD_DATA[0] ; Clock_51                  ; 7.426  ; 7.426  ; Rise       ; Clock_51                  ;
;  LCD_DATA[1] ; Clock_51                  ; 7.972  ; 7.972  ; Rise       ; Clock_51                  ;
;  LCD_DATA[2] ; Clock_51                  ; 8.742  ; 8.742  ; Rise       ; Clock_51                  ;
;  LCD_DATA[3] ; Clock_51                  ; 8.266  ; 8.266  ; Rise       ; Clock_51                  ;
;  LCD_DATA[4] ; Clock_51                  ; 7.512  ; 7.512  ; Rise       ; Clock_51                  ;
;  LCD_DATA[5] ; Clock_51                  ; 7.794  ; 7.794  ; Rise       ; Clock_51                  ;
;  LCD_DATA[6] ; Clock_51                  ; 7.727  ; 7.727  ; Rise       ; Clock_51                  ;
;  LCD_DATA[7] ; Clock_51                  ; 7.934  ; 7.934  ; Rise       ; Clock_51                  ;
; LCD_EN       ; Clock_51                  ; 7.560  ; 7.560  ; Rise       ; Clock_51                  ;
; LCD_RS       ; Clock_51                  ; 7.530  ; 7.530  ; Rise       ; Clock_51                  ;
; HEX0[*]      ; SW[17]                    ; 10.685 ; 10.685 ; Rise       ; SW[17]                    ;
;  HEX0[0]     ; SW[17]                    ; 10.970 ; 10.970 ; Rise       ; SW[17]                    ;
;  HEX0[1]     ; SW[17]                    ; 10.918 ; 10.918 ; Rise       ; SW[17]                    ;
;  HEX0[2]     ; SW[17]                    ; 10.943 ; 10.943 ; Rise       ; SW[17]                    ;
;  HEX0[3]     ; SW[17]                    ; 10.692 ; 10.692 ; Rise       ; SW[17]                    ;
;  HEX0[4]     ; SW[17]                    ; 10.697 ; 10.697 ; Rise       ; SW[17]                    ;
;  HEX0[5]     ; SW[17]                    ; 10.686 ; 10.686 ; Rise       ; SW[17]                    ;
;  HEX0[6]     ; SW[17]                    ; 10.685 ; 10.685 ; Rise       ; SW[17]                    ;
; HEX1[*]      ; SW[17]                    ; 10.270 ; 10.270 ; Rise       ; SW[17]                    ;
;  HEX1[0]     ; SW[17]                    ; 10.682 ; 10.682 ; Rise       ; SW[17]                    ;
;  HEX1[1]     ; SW[17]                    ; 10.944 ; 10.944 ; Rise       ; SW[17]                    ;
;  HEX1[2]     ; SW[17]                    ; 10.270 ; 10.270 ; Rise       ; SW[17]                    ;
;  HEX1[3]     ; SW[17]                    ; 10.727 ; 10.727 ; Rise       ; SW[17]                    ;
;  HEX1[4]     ; SW[17]                    ; 10.314 ; 10.314 ; Rise       ; SW[17]                    ;
;  HEX1[5]     ; SW[17]                    ; 10.394 ; 10.394 ; Rise       ; SW[17]                    ;
;  HEX1[6]     ; SW[17]                    ; 10.524 ; 10.524 ; Rise       ; SW[17]                    ;
; HEX2[*]      ; SW[17]                    ; 10.285 ; 10.285 ; Rise       ; SW[17]                    ;
;  HEX2[0]     ; SW[17]                    ; 10.720 ; 10.720 ; Rise       ; SW[17]                    ;
;  HEX2[1]     ; SW[17]                    ; 10.835 ; 10.835 ; Rise       ; SW[17]                    ;
;  HEX2[2]     ; SW[17]                    ; 10.530 ; 10.530 ; Rise       ; SW[17]                    ;
;  HEX2[3]     ; SW[17]                    ; 10.285 ; 10.285 ; Rise       ; SW[17]                    ;
;  HEX2[4]     ; SW[17]                    ; 10.739 ; 10.739 ; Rise       ; SW[17]                    ;
;  HEX2[5]     ; SW[17]                    ; 10.493 ; 10.493 ; Rise       ; SW[17]                    ;
;  HEX2[6]     ; SW[17]                    ; 10.733 ; 10.733 ; Rise       ; SW[17]                    ;
; HEX3[*]      ; SW[17]                    ; 9.449  ; 9.449  ; Rise       ; SW[17]                    ;
;  HEX3[0]     ; SW[17]                    ; 9.796  ; 9.796  ; Rise       ; SW[17]                    ;
;  HEX3[1]     ; SW[17]                    ; 9.859  ; 9.859  ; Rise       ; SW[17]                    ;
;  HEX3[2]     ; SW[17]                    ; 10.208 ; 10.208 ; Rise       ; SW[17]                    ;
;  HEX3[3]     ; SW[17]                    ; 10.437 ; 10.437 ; Rise       ; SW[17]                    ;
;  HEX3[4]     ; SW[17]                    ; 10.786 ; 10.786 ; Rise       ; SW[17]                    ;
;  HEX3[5]     ; SW[17]                    ; 9.449  ; 9.449  ; Rise       ; SW[17]                    ;
;  HEX3[6]     ; SW[17]                    ; 10.344 ; 10.344 ; Rise       ; SW[17]                    ;
; HEX4[*]      ; SW[17]                    ; 10.797 ; 10.797 ; Rise       ; SW[17]                    ;
;  HEX4[0]     ; SW[17]                    ; 12.042 ; 12.042 ; Rise       ; SW[17]                    ;
;  HEX4[1]     ; SW[17]                    ; 12.521 ; 12.521 ; Rise       ; SW[17]                    ;
;  HEX4[2]     ; SW[17]                    ; 12.521 ; 12.521 ; Rise       ; SW[17]                    ;
;  HEX4[3]     ; SW[17]                    ; 11.890 ; 11.890 ; Rise       ; SW[17]                    ;
;  HEX4[4]     ; SW[17]                    ; 11.910 ; 11.910 ; Rise       ; SW[17]                    ;
;  HEX4[6]     ; SW[17]                    ; 10.797 ; 10.797 ; Rise       ; SW[17]                    ;
; HEX5[*]      ; SW[17]                    ; 10.830 ; 10.830 ; Rise       ; SW[17]                    ;
;  HEX5[0]     ; SW[17]                    ; 10.926 ; 10.926 ; Rise       ; SW[17]                    ;
;  HEX5[1]     ; SW[17]                    ; 10.869 ; 10.869 ; Rise       ; SW[17]                    ;
;  HEX5[2]     ; SW[17]                    ; 10.830 ; 10.830 ; Rise       ; SW[17]                    ;
;  HEX5[3]     ; SW[17]                    ; 11.366 ; 11.366 ; Rise       ; SW[17]                    ;
;  HEX5[4]     ; SW[17]                    ; 11.584 ; 11.584 ; Rise       ; SW[17]                    ;
;  HEX5[5]     ; SW[17]                    ; 11.391 ; 11.391 ; Rise       ; SW[17]                    ;
;  HEX5[6]     ; SW[17]                    ; 11.111 ; 11.111 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 8.079  ; 8.079  ; Rise       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 8.079  ; 8.079  ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 8.079  ; 8.079  ; Fall       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 8.079  ; 8.079  ; Fall       ; SW[17]                    ;
; LEDG[*]      ; clk_div:inst9|clock_100Hz ; 8.883  ; 8.883  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDG[0]     ; clk_div:inst9|clock_100Hz ; 8.883  ; 8.883  ; Rise       ; clk_div:inst9|clock_100Hz ;
; LEDR[*]      ; clk_div:inst9|clock_100Hz ; 9.460  ; 9.460  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDR[0]     ; clk_div:inst9|clock_100Hz ; 9.460  ; 9.460  ; Rise       ; clk_div:inst9|clock_100Hz ;
+--------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX6[0]     ; 9.886  ; 9.886  ; 9.886  ; 9.886  ;
; SW[0]      ; HEX6[1]     ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; SW[0]      ; HEX6[2]     ;        ; 10.235 ; 10.235 ;        ;
; SW[0]      ; HEX6[3]     ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; SW[0]      ; HEX6[4]     ; 10.540 ;        ;        ; 10.540 ;
; SW[0]      ; HEX6[5]     ; 10.269 ;        ;        ; 10.269 ;
; SW[0]      ; HEX6[6]     ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; SW[1]      ; HEX6[0]     ; 9.924  ; 9.924  ; 9.924  ; 9.924  ;
; SW[1]      ; HEX6[1]     ; 10.295 ; 10.295 ; 10.295 ; 10.295 ;
; SW[1]      ; HEX6[2]     ; 10.298 ;        ;        ; 10.298 ;
; SW[1]      ; HEX6[3]     ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; SW[1]      ; HEX6[4]     ;        ; 10.554 ; 10.554 ;        ;
; SW[1]      ; HEX6[5]     ; 10.290 ; 10.290 ; 10.290 ; 10.290 ;
; SW[1]      ; HEX6[6]     ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; SW[2]      ; HEX6[0]     ; 10.153 ; 10.153 ; 10.153 ; 10.153 ;
; SW[2]      ; HEX6[1]     ; 10.522 ;        ;        ; 10.522 ;
; SW[2]      ; HEX6[2]     ; 10.527 ; 10.527 ; 10.527 ; 10.527 ;
; SW[2]      ; HEX6[3]     ; 10.575 ; 10.575 ; 10.575 ; 10.575 ;
; SW[2]      ; HEX6[4]     ; 10.794 ; 10.794 ; 10.794 ; 10.794 ;
; SW[2]      ; HEX6[5]     ; 10.522 ; 10.522 ; 10.522 ; 10.522 ;
; SW[2]      ; HEX6[6]     ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; SW[3]      ; HEX6[0]     ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; SW[3]      ; HEX6[1]     ; 9.651  ; 9.651  ; 9.651  ; 9.651  ;
; SW[3]      ; HEX6[2]     ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; SW[3]      ; HEX6[3]     ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; SW[3]      ; HEX6[4]     ;        ; 9.924  ; 9.924  ;        ;
; SW[3]      ; HEX6[5]     ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; SW[3]      ; HEX6[6]     ; 9.872  ; 9.872  ; 9.872  ; 9.872  ;
; SW[4]      ; HEX7[0]     ; 8.952  ;        ;        ; 8.952  ;
; SW[4]      ; HEX7[3]     ; 8.922  ;        ;        ; 8.922  ;
; SW[4]      ; HEX7[4]     ; 8.922  ;        ;        ; 8.922  ;
; SW[4]      ; HEX7[5]     ; 8.936  ;        ;        ; 8.936  ;
; SW[5]      ; HEX6[0]     ; 8.757  ; 8.757  ; 8.757  ; 8.757  ;
; SW[5]      ; HEX6[1]     ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; SW[5]      ; HEX6[2]     ;        ; 9.106  ; 9.106  ;        ;
; SW[5]      ; HEX6[3]     ; 9.177  ; 9.177  ; 9.177  ; 9.177  ;
; SW[5]      ; HEX6[4]     ; 9.411  ;        ;        ; 9.411  ;
; SW[5]      ; HEX6[5]     ; 9.140  ;        ;        ; 9.140  ;
; SW[5]      ; HEX6[6]     ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; SW[6]      ; HEX6[0]     ; 9.298  ; 9.298  ; 9.298  ; 9.298  ;
; SW[6]      ; HEX6[1]     ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; SW[6]      ; HEX6[2]     ; 9.672  ;        ;        ; 9.672  ;
; SW[6]      ; HEX6[3]     ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; SW[6]      ; HEX6[4]     ;        ; 9.928  ; 9.928  ;        ;
; SW[6]      ; HEX6[5]     ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; SW[6]      ; HEX6[6]     ; 9.882  ; 9.882  ; 9.882  ; 9.882  ;
; SW[7]      ; HEX6[0]     ; 8.734  ; 8.734  ; 8.734  ; 8.734  ;
; SW[7]      ; HEX6[1]     ; 9.103  ;        ;        ; 9.103  ;
; SW[7]      ; HEX6[2]     ; 9.108  ; 9.108  ; 9.108  ; 9.108  ;
; SW[7]      ; HEX6[3]     ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; SW[7]      ; HEX6[4]     ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; SW[7]      ; HEX6[5]     ; 9.103  ; 9.103  ; 9.103  ; 9.103  ;
; SW[7]      ; HEX6[6]     ; 9.322  ; 9.322  ; 9.322  ; 9.322  ;
; SW[8]      ; HEX6[0]     ; 8.989  ; 8.989  ; 8.989  ; 8.989  ;
; SW[8]      ; HEX6[1]     ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; SW[8]      ; HEX6[2]     ; 9.364  ; 9.364  ; 9.364  ; 9.364  ;
; SW[8]      ; HEX6[3]     ; 9.412  ; 9.412  ; 9.412  ; 9.412  ;
; SW[8]      ; HEX6[4]     ;        ; 9.632  ; 9.632  ;        ;
; SW[8]      ; HEX6[5]     ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; SW[8]      ; HEX6[6]     ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; SW[9]      ; HEX7[0]     ; 8.587  ;        ;        ; 8.587  ;
; SW[9]      ; HEX7[3]     ; 8.557  ;        ;        ; 8.557  ;
; SW[9]      ; HEX7[4]     ; 8.557  ;        ;        ; 8.557  ;
; SW[9]      ; HEX7[5]     ; 8.571  ;        ;        ; 8.571  ;
; SW[10]     ; HEX6[0]     ; 7.753  ; 7.753  ; 7.753  ; 7.753  ;
; SW[10]     ; HEX6[1]     ; 8.126  ; 8.126  ; 8.126  ; 8.126  ;
; SW[10]     ; HEX6[2]     ;        ; 8.102  ; 8.102  ;        ;
; SW[10]     ; HEX6[3]     ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; SW[10]     ; HEX6[4]     ; 8.407  ;        ;        ; 8.407  ;
; SW[10]     ; HEX6[5]     ; 8.136  ;        ;        ; 8.136  ;
; SW[10]     ; HEX6[6]     ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[11]     ; HEX6[0]     ; 7.320  ; 7.320  ; 7.320  ; 7.320  ;
; SW[11]     ; HEX6[1]     ; 7.691  ; 7.691  ; 7.691  ; 7.691  ;
; SW[11]     ; HEX6[2]     ; 7.694  ;        ;        ; 7.694  ;
; SW[11]     ; HEX6[3]     ; 7.742  ; 7.742  ; 7.742  ; 7.742  ;
; SW[11]     ; HEX6[4]     ;        ; 7.950  ; 7.950  ;        ;
; SW[11]     ; HEX6[5]     ; 7.686  ; 7.686  ; 7.686  ; 7.686  ;
; SW[11]     ; HEX6[6]     ; 7.904  ; 7.904  ; 7.904  ; 7.904  ;
; SW[12]     ; HEX6[0]     ; 7.405  ; 7.405  ; 7.405  ; 7.405  ;
; SW[12]     ; HEX6[1]     ; 7.774  ;        ;        ; 7.774  ;
; SW[12]     ; HEX6[2]     ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; SW[12]     ; HEX6[3]     ; 7.827  ; 7.827  ; 7.827  ; 7.827  ;
; SW[12]     ; HEX6[4]     ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; SW[12]     ; HEX6[5]     ; 7.774  ; 7.774  ; 7.774  ; 7.774  ;
; SW[12]     ; HEX6[6]     ; 7.993  ; 7.993  ; 7.993  ; 7.993  ;
; SW[13]     ; HEX6[0]     ; 11.597 ; 11.597 ; 11.597 ; 11.597 ;
; SW[13]     ; HEX6[1]     ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[13]     ; HEX6[2]     ; 11.972 ; 11.972 ; 11.972 ; 11.972 ;
; SW[13]     ; HEX6[3]     ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW[13]     ; HEX6[4]     ;        ; 12.240 ; 12.240 ;        ;
; SW[13]     ; HEX6[5]     ; 11.970 ; 11.970 ; 11.970 ; 11.970 ;
; SW[13]     ; HEX6[6]     ; 12.188 ; 12.188 ; 12.188 ; 12.188 ;
; SW[14]     ; HEX7[0]     ; 11.804 ;        ;        ; 11.804 ;
; SW[14]     ; HEX7[3]     ; 11.774 ;        ;        ; 11.774 ;
; SW[14]     ; HEX7[4]     ; 11.774 ;        ;        ; 11.774 ;
; SW[14]     ; HEX7[5]     ; 11.788 ;        ;        ; 11.788 ;
; SW[15]     ; HEX6[0]     ; 12.848 ; 12.848 ; 12.848 ; 12.848 ;
; SW[15]     ; HEX6[1]     ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; SW[15]     ; HEX6[2]     ; 13.222 ; 13.222 ; 13.222 ; 13.222 ;
; SW[15]     ; HEX6[3]     ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; SW[15]     ; HEX6[4]     ; 13.489 ; 13.489 ; 13.489 ; 13.489 ;
; SW[15]     ; HEX6[5]     ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; SW[15]     ; HEX6[6]     ; 13.436 ; 13.436 ; 13.436 ; 13.436 ;
; SW[15]     ; HEX7[0]     ; 12.486 ; 12.486 ; 12.486 ; 12.486 ;
; SW[15]     ; HEX7[3]     ; 12.456 ; 12.456 ; 12.456 ; 12.456 ;
; SW[15]     ; HEX7[4]     ; 12.456 ; 12.456 ; 12.456 ; 12.456 ;
; SW[15]     ; HEX7[5]     ; 12.470 ; 12.470 ; 12.470 ; 12.470 ;
; SW[16]     ; HEX6[0]     ; 13.005 ; 13.005 ; 13.005 ; 13.005 ;
; SW[16]     ; HEX6[1]     ; 13.375 ; 13.375 ; 13.375 ; 13.375 ;
; SW[16]     ; HEX6[2]     ; 13.380 ; 13.380 ; 13.380 ; 13.380 ;
; SW[16]     ; HEX6[3]     ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; SW[16]     ; HEX6[4]     ; 13.648 ; 13.536 ; 13.536 ; 13.648 ;
; SW[16]     ; HEX6[5]     ; 13.378 ; 13.378 ; 13.378 ; 13.378 ;
; SW[16]     ; HEX6[6]     ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; SW[16]     ; HEX7[0]     ; 11.942 ; 12.873 ; 12.873 ; 11.942 ;
; SW[16]     ; HEX7[3]     ; 11.912 ; 12.843 ; 12.843 ; 11.912 ;
; SW[16]     ; HEX7[4]     ; 11.912 ; 12.843 ; 12.843 ; 11.912 ;
; SW[16]     ; HEX7[5]     ; 11.926 ; 12.857 ; 12.857 ; 11.926 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX6[0]     ; 9.886  ; 9.886  ; 9.886  ; 9.886  ;
; SW[0]      ; HEX6[1]     ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; SW[0]      ; HEX6[2]     ;        ; 10.235 ; 10.235 ;        ;
; SW[0]      ; HEX6[3]     ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; SW[0]      ; HEX6[4]     ; 10.540 ;        ;        ; 10.540 ;
; SW[0]      ; HEX6[5]     ; 10.269 ;        ;        ; 10.269 ;
; SW[0]      ; HEX6[6]     ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; SW[1]      ; HEX6[0]     ; 9.924  ; 9.924  ; 9.924  ; 9.924  ;
; SW[1]      ; HEX6[1]     ; 10.295 ; 10.295 ; 10.295 ; 10.295 ;
; SW[1]      ; HEX6[2]     ; 10.298 ;        ;        ; 10.298 ;
; SW[1]      ; HEX6[3]     ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; SW[1]      ; HEX6[4]     ;        ; 10.554 ; 10.554 ;        ;
; SW[1]      ; HEX6[5]     ; 10.290 ; 10.290 ; 10.290 ; 10.290 ;
; SW[1]      ; HEX6[6]     ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; SW[2]      ; HEX6[0]     ; 10.153 ; 10.153 ; 10.153 ; 10.153 ;
; SW[2]      ; HEX6[1]     ; 10.522 ;        ;        ; 10.522 ;
; SW[2]      ; HEX6[2]     ; 10.527 ; 10.527 ; 10.527 ; 10.527 ;
; SW[2]      ; HEX6[3]     ; 10.575 ; 10.575 ; 10.575 ; 10.575 ;
; SW[2]      ; HEX6[4]     ; 10.794 ; 10.794 ; 10.794 ; 10.794 ;
; SW[2]      ; HEX6[5]     ; 10.522 ; 10.522 ; 10.522 ; 10.522 ;
; SW[2]      ; HEX6[6]     ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; SW[3]      ; HEX6[0]     ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; SW[3]      ; HEX6[1]     ; 9.651  ; 9.651  ; 9.651  ; 9.651  ;
; SW[3]      ; HEX6[2]     ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; SW[3]      ; HEX6[3]     ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; SW[3]      ; HEX6[4]     ;        ; 9.924  ; 9.924  ;        ;
; SW[3]      ; HEX6[5]     ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; SW[3]      ; HEX6[6]     ; 9.872  ; 9.872  ; 9.872  ; 9.872  ;
; SW[4]      ; HEX7[0]     ; 8.952  ;        ;        ; 8.952  ;
; SW[4]      ; HEX7[3]     ; 8.922  ;        ;        ; 8.922  ;
; SW[4]      ; HEX7[4]     ; 8.922  ;        ;        ; 8.922  ;
; SW[4]      ; HEX7[5]     ; 8.936  ;        ;        ; 8.936  ;
; SW[5]      ; HEX6[0]     ; 8.757  ; 8.757  ; 8.757  ; 8.757  ;
; SW[5]      ; HEX6[1]     ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; SW[5]      ; HEX6[2]     ;        ; 9.106  ; 9.106  ;        ;
; SW[5]      ; HEX6[3]     ; 9.177  ; 9.177  ; 9.177  ; 9.177  ;
; SW[5]      ; HEX6[4]     ; 9.411  ;        ;        ; 9.411  ;
; SW[5]      ; HEX6[5]     ; 9.140  ;        ;        ; 9.140  ;
; SW[5]      ; HEX6[6]     ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; SW[6]      ; HEX6[0]     ; 9.298  ; 9.298  ; 9.298  ; 9.298  ;
; SW[6]      ; HEX6[1]     ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; SW[6]      ; HEX6[2]     ; 9.672  ;        ;        ; 9.672  ;
; SW[6]      ; HEX6[3]     ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; SW[6]      ; HEX6[4]     ;        ; 9.928  ; 9.928  ;        ;
; SW[6]      ; HEX6[5]     ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; SW[6]      ; HEX6[6]     ; 9.882  ; 9.882  ; 9.882  ; 9.882  ;
; SW[7]      ; HEX6[0]     ; 8.734  ; 8.734  ; 8.734  ; 8.734  ;
; SW[7]      ; HEX6[1]     ; 9.103  ;        ;        ; 9.103  ;
; SW[7]      ; HEX6[2]     ; 9.108  ; 9.108  ; 9.108  ; 9.108  ;
; SW[7]      ; HEX6[3]     ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; SW[7]      ; HEX6[4]     ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; SW[7]      ; HEX6[5]     ; 9.103  ; 9.103  ; 9.103  ; 9.103  ;
; SW[7]      ; HEX6[6]     ; 9.322  ; 9.322  ; 9.322  ; 9.322  ;
; SW[8]      ; HEX6[0]     ; 8.989  ; 8.989  ; 8.989  ; 8.989  ;
; SW[8]      ; HEX6[1]     ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; SW[8]      ; HEX6[2]     ; 9.364  ; 9.364  ; 9.364  ; 9.364  ;
; SW[8]      ; HEX6[3]     ; 9.412  ; 9.412  ; 9.412  ; 9.412  ;
; SW[8]      ; HEX6[4]     ;        ; 9.632  ; 9.632  ;        ;
; SW[8]      ; HEX6[5]     ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; SW[8]      ; HEX6[6]     ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; SW[9]      ; HEX7[0]     ; 8.587  ;        ;        ; 8.587  ;
; SW[9]      ; HEX7[3]     ; 8.557  ;        ;        ; 8.557  ;
; SW[9]      ; HEX7[4]     ; 8.557  ;        ;        ; 8.557  ;
; SW[9]      ; HEX7[5]     ; 8.571  ;        ;        ; 8.571  ;
; SW[10]     ; HEX6[0]     ; 7.753  ; 7.753  ; 7.753  ; 7.753  ;
; SW[10]     ; HEX6[1]     ; 8.126  ; 8.126  ; 8.126  ; 8.126  ;
; SW[10]     ; HEX6[2]     ;        ; 8.102  ; 8.102  ;        ;
; SW[10]     ; HEX6[3]     ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; SW[10]     ; HEX6[4]     ; 8.407  ;        ;        ; 8.407  ;
; SW[10]     ; HEX6[5]     ; 8.136  ;        ;        ; 8.136  ;
; SW[10]     ; HEX6[6]     ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[11]     ; HEX6[0]     ; 7.320  ; 7.320  ; 7.320  ; 7.320  ;
; SW[11]     ; HEX6[1]     ; 7.691  ; 7.691  ; 7.691  ; 7.691  ;
; SW[11]     ; HEX6[2]     ; 7.694  ;        ;        ; 7.694  ;
; SW[11]     ; HEX6[3]     ; 7.742  ; 7.742  ; 7.742  ; 7.742  ;
; SW[11]     ; HEX6[4]     ;        ; 7.950  ; 7.950  ;        ;
; SW[11]     ; HEX6[5]     ; 7.686  ; 7.686  ; 7.686  ; 7.686  ;
; SW[11]     ; HEX6[6]     ; 7.904  ; 7.904  ; 7.904  ; 7.904  ;
; SW[12]     ; HEX6[0]     ; 7.405  ; 7.405  ; 7.405  ; 7.405  ;
; SW[12]     ; HEX6[1]     ; 7.774  ;        ;        ; 7.774  ;
; SW[12]     ; HEX6[2]     ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; SW[12]     ; HEX6[3]     ; 7.827  ; 7.827  ; 7.827  ; 7.827  ;
; SW[12]     ; HEX6[4]     ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; SW[12]     ; HEX6[5]     ; 7.774  ; 7.774  ; 7.774  ; 7.774  ;
; SW[12]     ; HEX6[6]     ; 7.993  ; 7.993  ; 7.993  ; 7.993  ;
; SW[13]     ; HEX6[0]     ; 11.597 ; 11.597 ; 11.597 ; 11.597 ;
; SW[13]     ; HEX6[1]     ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[13]     ; HEX6[2]     ; 11.972 ; 11.972 ; 11.972 ; 11.972 ;
; SW[13]     ; HEX6[3]     ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW[13]     ; HEX6[4]     ;        ; 12.240 ; 12.240 ;        ;
; SW[13]     ; HEX6[5]     ; 11.970 ; 11.970 ; 11.970 ; 11.970 ;
; SW[13]     ; HEX6[6]     ; 12.188 ; 12.188 ; 12.188 ; 12.188 ;
; SW[14]     ; HEX7[0]     ; 11.804 ;        ;        ; 11.804 ;
; SW[14]     ; HEX7[3]     ; 11.774 ;        ;        ; 11.774 ;
; SW[14]     ; HEX7[4]     ; 11.774 ;        ;        ; 11.774 ;
; SW[14]     ; HEX7[5]     ; 11.788 ;        ;        ; 11.788 ;
; SW[15]     ; HEX6[0]     ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; SW[15]     ; HEX6[1]     ; 12.976 ; 12.976 ; 12.976 ; 12.976 ;
; SW[15]     ; HEX6[2]     ; 12.952 ; 12.952 ; 12.952 ; 12.952 ;
; SW[15]     ; HEX6[3]     ; 13.023 ; 13.023 ; 13.023 ; 13.023 ;
; SW[15]     ; HEX6[4]     ; 13.257 ; 13.257 ; 13.257 ; 13.257 ;
; SW[15]     ; HEX6[5]     ; 12.986 ; 12.986 ; 12.986 ; 12.986 ;
; SW[15]     ; HEX6[6]     ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; SW[15]     ; HEX7[0]     ; 12.486 ; 12.486 ; 12.486 ; 12.486 ;
; SW[15]     ; HEX7[3]     ; 12.456 ; 12.456 ; 12.456 ; 12.456 ;
; SW[15]     ; HEX7[4]     ; 12.456 ; 12.456 ; 12.456 ; 12.456 ;
; SW[15]     ; HEX7[5]     ; 12.470 ; 12.470 ; 12.470 ; 12.470 ;
; SW[16]     ; HEX6[0]     ; 12.239 ; 12.239 ; 12.239 ; 12.239 ;
; SW[16]     ; HEX6[1]     ; 12.610 ; 12.610 ; 12.610 ; 12.610 ;
; SW[16]     ; HEX6[2]     ; 12.613 ; 12.714 ; 12.714 ; 12.613 ;
; SW[16]     ; HEX6[3]     ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; SW[16]     ; HEX6[4]     ; 13.019 ; 12.869 ; 12.869 ; 13.019 ;
; SW[16]     ; HEX6[5]     ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SW[16]     ; HEX6[6]     ; 12.823 ; 12.823 ; 12.823 ; 12.823 ;
; SW[16]     ; HEX7[0]     ; 11.942 ; 12.873 ; 12.873 ; 11.942 ;
; SW[16]     ; HEX7[3]     ; 11.912 ; 12.843 ; 12.843 ; 11.912 ;
; SW[16]     ; HEX7[4]     ; 11.912 ; 12.843 ; 12.843 ; 11.912 ;
; SW[16]     ; HEX7[5]     ; 11.926 ; 12.857 ; 12.857 ; 11.926 ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clock_51                       ; -3.355 ; -43.450       ;
; SW[17]                         ; -2.233 ; -1732.082     ;
; clk_div:inst9|clock_100Hz      ; -0.374 ; -0.374        ;
; Clock_50                       ; -0.083 ; -0.581        ;
; clk_div:inst9|clock_10Hz_reg   ; 0.432  ; 0.000         ;
; clk_div:inst9|clock_100Khz_reg ; 0.439  ; 0.000         ;
; clk_div:inst9|clock_10Khz_reg  ; 0.439  ; 0.000         ;
; clk_div:inst9|clock_1Khz_reg   ; 0.504  ; 0.000         ;
; clk_div:inst9|clock_1Mhz_reg   ; 0.504  ; 0.000         ;
; clk_div:inst9|clock_100hz_reg  ; 0.508  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clock_50                       ; -1.264 ; -1.311        ;
; SW[17]                         ; -0.900 ; -56.246       ;
; Clock_51                       ; 0.215  ; 0.000         ;
; clk_div:inst9|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:inst9|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:inst9|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:inst9|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:inst9|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:inst9|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; clk_div:inst9|clock_100Hz      ; 0.239  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; SW[17]                         ; -2.000 ; -1787.680     ;
; Clock_51                       ; -1.380 ; -60.380       ;
; Clock_50                       ; -1.380 ; -18.380       ;
; clk_div:inst9|clock_100Hz      ; -0.500 ; -10.000       ;
; clk_div:inst9|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:inst9|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_51'                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.355 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.898      ;
; -3.354 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.897      ;
; -3.352 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.895      ;
; -3.338 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.878      ;
; -3.336 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.876      ;
; -3.333 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.873      ;
; -3.333 ; registerarray:inst2|data_out_debug[19]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.873      ;
; -3.311 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.854      ;
; -3.310 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.853      ;
; -3.308 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.851      ;
; -3.292 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.832      ;
; -3.290 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.830      ;
; -3.287 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.827      ;
; -3.287 ; registerarray:inst2|data_out_debug[17]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.827      ;
; -3.276 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.970     ; 2.838      ;
; -3.262 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.970     ; 2.824      ;
; -3.245 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.787      ;
; -3.244 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.786      ;
; -3.242 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.784      ;
; -3.228 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.767      ;
; -3.226 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.765      ;
; -3.223 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.762      ;
; -3.223 ; registerarray:inst2|data_out_debug[3]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.762      ;
; -3.211 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.970     ; 2.773      ;
; -3.135 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.982     ; 2.685      ;
; -3.134 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.676      ;
; -3.133 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.675      ;
; -3.131 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.673      ;
; -3.121 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.982     ; 2.671      ;
; -3.115 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.654      ;
; -3.113 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.652      ;
; -3.110 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.649      ;
; -3.110 ; registerarray:inst2|data_out_debug[1]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.649      ;
; -3.070 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.982     ; 2.620      ;
; -3.027 ; registerarray:inst2|data_out_debug[8]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.994     ; 2.565      ;
; -3.021 ; registerarray:inst2|data_out_debug[8]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.994     ; 2.559      ;
; -3.014 ; registerarray:inst2|data_out_debug[4]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.940     ; 2.606      ;
; -3.008 ; registerarray:inst2|data_out_debug[4]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.940     ; 2.600      ;
; -3.005 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.973     ; 2.564      ;
; -3.003 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.973     ; 2.562      ;
; -3.000 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.973     ; 2.559      ;
; -3.000 ; registerarray:inst2|data_out_debug[18]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.973     ; 2.559      ;
; -2.984 ; registerarray:inst2|data_out_debug[28]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.972     ; 2.544      ;
; -2.978 ; registerarray:inst2|data_out_debug[28]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.972     ; 2.538      ;
; -2.956 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.987     ; 2.501      ;
; -2.956 ; registerarray:inst2|data_out_debug[8]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.997     ; 2.491      ;
; -2.955 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.987     ; 2.500      ;
; -2.953 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.987     ; 2.498      ;
; -2.943 ; registerarray:inst2|data_out_debug[4]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.943     ; 2.532      ;
; -2.939 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.481      ;
; -2.937 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.479      ;
; -2.934 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.476      ;
; -2.934 ; registerarray:inst2|data_out_debug[11]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.476      ;
; -2.926 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.468      ;
; -2.925 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.467      ;
; -2.923 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.990     ; 2.465      ;
; -2.913 ; registerarray:inst2|data_out_debug[28]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.975     ; 2.470      ;
; -2.907 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.446      ;
; -2.905 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.444      ;
; -2.902 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.441      ;
; -2.902 ; registerarray:inst2|data_out_debug[9]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.993     ; 2.441      ;
; -2.900 ; registerarray:inst2|data_out_debug[22]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.986     ; 2.446      ;
; -2.886 ; registerarray:inst2|data_out_debug[22]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.986     ; 2.432      ;
; -2.883 ; registerarray:inst2|data_out_debug[10]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.987     ; 2.428      ;
; -2.878 ; registerarray:inst2|data_out_debug[13]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.421      ;
; -2.877 ; registerarray:inst2|data_out_debug[13]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.420      ;
; -2.875 ; registerarray:inst2|data_out_debug[13]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.989     ; 2.418      ;
; -2.869 ; registerarray:inst2|data_out_debug[10]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.987     ; 2.414      ;
; -2.866 ; registerarray:inst2|data_out_debug[8]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.994     ; 2.404      ;
; -2.864 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.985     ; 2.411      ;
; -2.862 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.985     ; 2.409      ;
; -2.859 ; registerarray:inst2|data_out_debug[13]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.399      ;
; -2.859 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.985     ; 2.406      ;
; -2.859 ; registerarray:inst2|data_out_debug[2]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.985     ; 2.406      ;
; -2.857 ; registerarray:inst2|data_out_debug[13]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.397      ;
; -2.854 ; registerarray:inst2|data_out_debug[13]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.394      ;
; -2.854 ; registerarray:inst2|data_out_debug[13]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 0.500        ; -0.992     ; 2.394      ;
; -2.853 ; registerarray:inst2|data_out_debug[4]                                           ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.940     ; 2.445      ;
; -2.835 ; registerarray:inst2|data_out_debug[22]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.986     ; 2.381      ;
; -2.830 ; registerarray:inst2|data_out_debug[30]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.950     ; 2.412      ;
; -2.824 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -1.037     ; 2.819      ;
; -2.824 ; registerarray:inst2|data_out_debug[24]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.987     ; 2.369      ;
; -2.823 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -1.037     ; 2.818      ;
; -2.823 ; registerarray:inst2|data_out_debug[28]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.972     ; 2.383      ;
; -2.821 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -1.037     ; 2.816      ;
; -2.818 ; registerarray:inst2|data_out_debug[10]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 0.500        ; -0.987     ; 2.363      ;
; -2.818 ; registerarray:inst2|data_out_debug[24]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.987     ; 2.363      ;
; -2.816 ; registerarray:inst2|data_out_debug[30]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.950     ; 2.398      ;
; -2.805 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[4] ; SW[17]       ; Clock_51    ; 1.000        ; -1.040     ; 2.797      ;
; -2.803 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[0] ; SW[17]       ; Clock_51    ; 1.000        ; -1.040     ; 2.795      ;
; -2.800 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[6] ; SW[17]       ; Clock_51    ; 1.000        ; -1.040     ; 2.792      ;
; -2.800 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17] ; LCD_Display:inst18|DATA_BUS_VALUE[5] ; SW[17]       ; Clock_51    ; 1.000        ; -1.040     ; 2.792      ;
; -2.794 ; registerarray:inst2|data_out_debug[26]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 0.500        ; -0.971     ; 2.355      ;
; -2.780 ; registerarray:inst2|data_out_debug[26]                                          ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 0.500        ; -0.971     ; 2.341      ;
; -2.777 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -1.037     ; 2.772      ;
; -2.776 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -1.037     ; 2.771      ;
; -2.774 ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19] ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -1.037     ; 2.769      ;
; -2.771 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[3] ; SW[17]       ; Clock_51    ; 1.000        ; -0.989     ; 2.814      ;
; -2.770 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[2] ; SW[17]       ; Clock_51    ; 1.000        ; -0.989     ; 2.813      ;
; -2.768 ; MEM_WB:inst16|D2_out[27]                                                        ; LCD_Display:inst18|DATA_BUS_VALUE[1] ; SW[17]       ; Clock_51    ; 1.000        ; -0.989     ; 2.811      ;
+--------+---------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                                                   ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.233 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 2.728      ;
; -2.179 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 2.674      ;
; -2.167 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 2.662      ;
; -2.143 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 2.687      ;
; -2.142 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[5]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.674      ;
; -2.130 ; registerarray:inst2|regarray[1][24]  ; registerarray:inst2|data_out_debug[24] ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 2.674      ;
; -2.106 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 2.601      ;
; -2.082 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.008      ; 2.622      ;
; -2.076 ; registerarray:inst2|regarray[1][24]  ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.023      ; 2.631      ;
; -2.069 ; registerarray:inst2|regarray[20][30] ; registerarray:inst2|data_out_debug[30] ; SW[17]       ; SW[17]      ; 0.500        ; -0.030     ; 2.571      ;
; -2.068 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.025     ; 2.575      ;
; -2.066 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.611      ;
; -2.064 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[16]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.033     ; 2.563      ;
; -2.062 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.028     ; 2.566      ;
; -2.061 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 2.605      ;
; -2.058 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.612      ;
; -2.057 ; registerarray:inst2|regarray[7][0]   ; registerarray:inst2|data_out_1[0]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.039     ; 2.550      ;
; -2.056 ; registerarray:inst2|regarray[24][13] ; registerarray:inst2|data_out_1[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.043     ; 2.545      ;
; -2.049 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[6]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.018     ; 2.563      ;
; -2.049 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 2.544      ;
; -2.047 ; registerarray:inst2|regarray[12][12] ; registerarray:inst2|data_out_debug[12] ; SW[17]       ; SW[17]      ; 0.500        ; 0.048      ; 2.627      ;
; -2.044 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.589      ;
; -2.043 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[17]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.014      ; 2.589      ;
; -2.043 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.008      ; 2.583      ;
; -2.038 ; registerarray:inst2|regarray[30][22] ; registerarray:inst2|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.585      ;
; -2.029 ; registerarray:inst2|regarray[0][12]  ; registerarray:inst2|data_out_debug[12] ; SW[17]       ; SW[17]      ; 0.500        ; 0.024      ; 2.585      ;
; -2.028 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[20]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.560      ;
; -2.027 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 2.522      ;
; -2.022 ; registerarray:inst2|regarray[0][0]   ; registerarray:inst2|data_out_2[0]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.026      ; 2.580      ;
; -2.017 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.021      ; 2.570      ;
; -2.016 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[6]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.018     ; 2.530      ;
; -2.014 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[29]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.568      ;
; -2.014 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[5]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.546      ;
; -2.012 ; registerarray:inst2|regarray[7][13]  ; registerarray:inst2|data_out_debug[13] ; SW[17]       ; SW[17]      ; 0.500        ; 0.021      ; 2.565      ;
; -2.012 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[17]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.014      ; 2.558      ;
; -2.010 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.557      ;
; -2.004 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[3]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.027     ; 2.509      ;
; -2.004 ; registerarray:inst2|regarray[8][15]  ; registerarray:inst2|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.015     ; 2.521      ;
; -2.003 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[14]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 2.498      ;
; -2.003 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[3]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.027     ; 2.508      ;
; -1.999 ; registerarray:inst2|regarray[0][24]  ; registerarray:inst2|data_out_debug[24] ; SW[17]       ; SW[17]      ; 0.500        ; 0.041      ; 2.572      ;
; -1.998 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.545      ;
; -1.997 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.019      ; 2.548      ;
; -1.997 ; registerarray:inst2|regarray[8][7]   ; registerarray:inst2|data_out_debug[7]  ; SW[17]       ; SW[17]      ; 0.500        ; 0.025      ; 2.554      ;
; -1.997 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.028     ; 2.501      ;
; -1.995 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[19]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.549      ;
; -1.992 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[27]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.003      ; 2.527      ;
; -1.989 ; registerarray:inst2|regarray[4][13]  ; registerarray:inst2|data_out_2[13]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.031     ; 2.490      ;
; -1.989 ; registerarray:inst2|regarray[12][24] ; registerarray:inst2|data_out_debug[24] ; SW[17]       ; SW[17]      ; 0.500        ; -0.010     ; 2.511      ;
; -1.988 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[16]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.033     ; 2.487      ;
; -1.988 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[19]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.542      ;
; -1.986 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.007     ; 2.511      ;
; -1.982 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.019      ; 2.533      ;
; -1.981 ; registerarray:inst2|regarray[11][3]  ; registerarray:inst2|data_out_2[3]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.032     ; 2.481      ;
; -1.980 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[2]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.018     ; 2.494      ;
; -1.980 ; registerarray:inst2|regarray[10][11] ; registerarray:inst2|data_out_debug[11] ; SW[17]       ; SW[17]      ; 0.500        ; 0.037      ; 2.549      ;
; -1.977 ; registerarray:inst2|regarray[15][11] ; registerarray:inst2|data_out_debug[11] ; SW[17]       ; SW[17]      ; 0.500        ; -0.005     ; 2.504      ;
; -1.976 ; IF_ID:inst34|instr[19]               ; registerarray:inst2|data_out_2[4]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.023     ; 2.485      ;
; -1.975 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.013     ; 2.494      ;
; -1.973 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[8]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 2.521      ;
; -1.972 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.517      ;
; -1.971 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[30]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.518      ;
; -1.971 ; registerarray:inst2|regarray[26][6]  ; registerarray:inst2|data_out_2[6]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.013     ; 2.490      ;
; -1.970 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[1]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.031     ; 2.471      ;
; -1.970 ; registerarray:inst2|regarray[23][22] ; registerarray:inst2|data_out_debug[22] ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 2.514      ;
; -1.970 ; registerarray:inst2|regarray[20][19] ; registerarray:inst2|data_out_debug[19] ; SW[17]       ; SW[17]      ; 0.500        ; 0.014      ; 2.516      ;
; -1.969 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.013     ; 2.488      ;
; -1.962 ; registerarray:inst2|regarray[1][27]  ; registerarray:inst2|data_out_2[27]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.012     ; 2.482      ;
; -1.959 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[31]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.030     ; 2.461      ;
; -1.959 ; registerarray:inst2|regarray[8][22]  ; registerarray:inst2|data_out_debug[22] ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 2.507      ;
; -1.957 ; registerarray:inst2|regarray[0][13]  ; registerarray:inst2|data_out_debug[13] ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 2.501      ;
; -1.957 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[31]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.030     ; 2.459      ;
; -1.956 ; registerarray:inst2|regarray[2][0]   ; registerarray:inst2|data_out_2[0]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.026      ; 2.514      ;
; -1.956 ; registerarray:inst2|regarray[6][17]  ; registerarray:inst2|data_out_1[17]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.003      ; 2.491      ;
; -1.955 ; registerarray:inst2|regarray[10][13] ; registerarray:inst2|data_out_debug[13] ; SW[17]       ; SW[17]      ; 0.500        ; 0.017      ; 2.504      ;
; -1.954 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[6]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.024     ; 2.462      ;
; -1.954 ; IF_ID:inst34|instr[17]               ; registerarray:inst2|data_out_2[20]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.486      ;
; -1.954 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.508      ;
; -1.954 ; registerarray:inst2|regarray[11][20] ; registerarray:inst2|data_out_1[20]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.499      ;
; -1.953 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[16]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.507      ;
; -1.952 ; registerarray:inst2|regarray[12][13] ; registerarray:inst2|data_out_debug[13] ; SW[17]       ; SW[17]      ; 0.500        ; 0.043      ; 2.527      ;
; -1.950 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[27]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.003      ; 2.485      ;
; -1.949 ; registerarray:inst2|regarray[6][5]   ; registerarray:inst2|data_out_debug[5]  ; SW[17]       ; SW[17]      ; 0.500        ; 0.027      ; 2.508      ;
; -1.948 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[18]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.007     ; 2.473      ;
; -1.945 ; registerarray:inst2|regarray[16][23] ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.490      ;
; -1.944 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[24]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 2.492      ;
; -1.943 ; IF_ID:inst34|instr[24]               ; registerarray:inst2|data_out_1[25]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.020      ; 2.495      ;
; -1.942 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[12]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.043     ; 2.431      ;
; -1.942 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[29]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.496      ;
; -1.942 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[20]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.474      ;
; -1.942 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.487      ;
; -1.941 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[5]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 2.485      ;
; -1.941 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[5]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.018      ; 2.491      ;
; -1.940 ; IF_ID:inst34|instr[22]               ; registerarray:inst2|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.485      ;
; -1.939 ; IF_ID:inst34|instr[23]               ; registerarray:inst2|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.014      ; 2.485      ;
; -1.939 ; registerarray:inst2|regarray[22][13] ; registerarray:inst2|data_out_debug[13] ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.486      ;
; -1.938 ; IF_ID:inst34|instr[16]               ; registerarray:inst2|data_out_2[18]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.470      ;
; -1.938 ; registerarray:inst2|regarray[26][12] ; registerarray:inst2|data_out_1[12]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.029     ; 2.441      ;
; -1.936 ; IF_ID:inst34|instr[21]               ; registerarray:inst2|data_out_1[28]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 2.484      ;
; -1.935 ; IF_ID:inst34|instr[18]               ; registerarray:inst2|data_out_2[2]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.018     ; 2.449      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst9|clock_100Hz'                                                                                                                        ;
+--------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.374 ; debounce:inst11|SHIFT_PB[0] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; -0.882     ; 0.524      ;
; -0.363 ; debounce:inst11|SHIFT_PB[2] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; -0.882     ; 0.513      ;
; -0.296 ; debounce:inst11|SHIFT_PB[1] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; -0.882     ; 0.446      ;
; -0.244 ; debounce:inst11|SHIFT_PB[3] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; -0.882     ; 0.394      ;
; 0.417  ; debounce:inst14|SHIFT_PB[3] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.615      ;
; 0.450  ; debounce:inst14|SHIFT_PB[1] ; debounce:inst14|SHIFT_PB[0]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.582      ;
; 0.462  ; debounce:inst11|SHIFT_PB[2] ; debounce:inst11|SHIFT_PB[1]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.570      ;
; 0.465  ; debounce:inst11|SHIFT_PB[3] ; debounce:inst11|SHIFT_PB[2]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.567      ;
; 0.524  ; debounce:inst14|SHIFT_PB[0] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.508      ;
; 0.548  ; debounce:inst11|SHIFT_PB[1] ; debounce:inst11|SHIFT_PB[0]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.484      ;
; 0.551  ; debounce:inst14|SHIFT_PB[2] ; debounce:inst14|SHIFT_PB[1]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.481      ;
; 0.553  ; debounce:inst14|SHIFT_PB[3] ; debounce:inst14|SHIFT_PB[2]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.479      ;
; 0.584  ; debounce:inst14|SHIFT_PB[2] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.448      ;
; 0.641  ; debounce:inst14|SHIFT_PB[1] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 1.000        ; 0.000      ; 0.391      ;
+--------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_50'                                                                                                                                     ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.083 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.115      ;
; -0.028 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 1.060      ;
; 0.037  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.995      ;
; 0.037  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.995      ;
; 0.037  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.995      ;
; 0.037  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.995      ;
; 0.037  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.995      ;
; 0.037  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.995      ;
; 0.037  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.995      ;
; 0.058  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.974      ;
; 0.071  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.961      ;
; 0.095  ; clk_div:inst9|clock_1Hz_reg    ; clk_div:inst9|clock_1Hz        ; Clock_50                       ; Clock_50    ; 1.000        ; -0.461     ; 0.476      ;
; 0.153  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.879      ;
; 0.153  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.879      ;
; 0.153  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.879      ;
; 0.153  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.879      ;
; 0.153  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.879      ;
; 0.153  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.879      ;
; 0.153  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.879      ;
; 0.224  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.225  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.807      ;
; 0.284  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.748      ;
; 0.351  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.681      ;
; 0.358  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.674      ;
; 0.496  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.536      ;
; 0.508  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.524      ;
; 0.626  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.406      ;
; 0.642  ; clk_div:inst9|clock_1Mhz_int   ; clk_div:inst9|clock_1Mhz_reg   ; Clock_50                       ; Clock_50    ; 1.000        ; 0.000      ; 0.390      ;
; 0.783  ; clk_div:inst9|clock_1Khz_int   ; clk_div:inst9|clock_1Khz_reg   ; clk_div:inst9|clock_10Khz_reg  ; Clock_50    ; 1.000        ; 0.226      ; 0.475      ;
; 0.808  ; clk_div:inst9|clock_10Khz_int  ; clk_div:inst9|clock_10Khz_reg  ; clk_div:inst9|clock_100Khz_reg ; Clock_50    ; 1.000        ; 0.251      ; 0.475      ;
; 0.875  ; clk_div:inst9|clock_1Hz_int    ; clk_div:inst9|clock_1Hz_reg    ; clk_div:inst9|clock_10Hz_reg   ; Clock_50    ; 1.000        ; 0.313      ; 0.470      ;
; 0.885  ; clk_div:inst9|clock_100hz_int  ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_1Khz_reg   ; Clock_50    ; 1.000        ; 0.249      ; 0.396      ;
; 0.898  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_1Mhz_reg   ; Clock_50    ; 1.000        ; 0.255      ; 0.389      ;
; 0.904  ; clk_div:inst9|clock_10Hz_int   ; clk_div:inst9|clock_10Hz_reg   ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 1.000        ; 0.268      ; 0.396      ;
; 1.644  ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 0.500        ; 1.658      ; 0.687      ;
; 2.144  ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 1.000        ; 1.658      ; 0.687      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst9|clock_10Hz_reg'                                                                                                                         ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.512 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.630 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.640 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.392      ;
; 0.665 ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst9|clock_100Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.514 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.516 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.631 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.634 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst9|clock_10Khz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.506 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.625 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst9|clock_1Khz_reg'                                                                                                                             ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.515 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.521 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.521 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.632 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst9|clock_1Mhz_reg'                                                                                                                               ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.516 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.520 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.521 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.634 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:inst9|clock_100hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.521 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.521 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.561 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.632 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_50'                                                                                                                                      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.264 ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 0.000        ; 1.658      ; 0.687      ;
; -0.764 ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; -0.500       ; 1.658      ; 0.687      ;
; -0.024 ; clk_div:inst9|clock_10Hz_int   ; clk_div:inst9|clock_10Hz_reg   ; clk_div:inst9|clock_100hz_reg  ; Clock_50    ; 0.000        ; 0.268      ; 0.396      ;
; -0.018 ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_1Mhz_reg   ; Clock_50    ; 0.000        ; 0.255      ; 0.389      ;
; -0.005 ; clk_div:inst9|clock_100hz_int  ; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_1Khz_reg   ; Clock_50    ; 0.000        ; 0.249      ; 0.396      ;
; 0.005  ; clk_div:inst9|clock_1Hz_int    ; clk_div:inst9|clock_1Hz_reg    ; clk_div:inst9|clock_10Hz_reg   ; Clock_50    ; 0.000        ; 0.313      ; 0.470      ;
; 0.072  ; clk_div:inst9|clock_10Khz_int  ; clk_div:inst9|clock_10Khz_reg  ; clk_div:inst9|clock_100Khz_reg ; Clock_50    ; 0.000        ; 0.251      ; 0.475      ;
; 0.097  ; clk_div:inst9|clock_1Khz_int   ; clk_div:inst9|clock_1Khz_reg   ; clk_div:inst9|clock_10Khz_reg  ; Clock_50    ; 0.000        ; 0.226      ; 0.475      ;
; 0.238  ; clk_div:inst9|clock_1Mhz_int   ; clk_div:inst9|clock_1Mhz_reg   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.248  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.254  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.406      ;
; 0.365  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.372  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.377  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.384  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.503  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.517  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.522  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.674      ;
; 0.529  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.538  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.552  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.559  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.711      ;
; 0.587  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.594  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.746      ;
; 0.596  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.612  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.764      ;
; 0.629  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.781      ;
; 0.647  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.647  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.655  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|clock_1Mhz_int   ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.656  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.656  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.656  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.656  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.656  ; clk_div:inst9|count_1Mhz[5]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.664  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.682  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.682  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.717  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.717  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.727  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.879      ;
; 0.727  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.879      ;
; 0.727  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.879      ;
; 0.727  ; clk_div:inst9|count_1Mhz[4]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.879      ;
; 0.752  ; clk_div:inst9|count_1Mhz[0]    ; clk_div:inst9|count_1Mhz[6]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.785  ; clk_div:inst9|clock_1Hz_reg    ; clk_div:inst9|clock_1Hz        ; Clock_50                       ; Clock_50    ; 0.000        ; -0.461     ; 0.476      ;
; 0.809  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.809  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.809  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.809  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[3]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.809  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[4]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.809  ; clk_div:inst9|count_1Mhz[6]    ; clk_div:inst9|count_1Mhz[5]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.822  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.974      ;
; 0.822  ; clk_div:inst9|count_1Mhz[2]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.974      ;
; 0.843  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.995      ;
; 0.843  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[1]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.995      ;
; 0.843  ; clk_div:inst9|count_1Mhz[3]    ; clk_div:inst9|count_1Mhz[2]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 0.995      ;
; 0.908  ; clk_div:inst9|count_1Mhz[1]    ; clk_div:inst9|count_1Mhz[0]    ; Clock_50                       ; Clock_50    ; 0.000        ; 0.000      ; 1.060      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                       ;
+--------+------------------------------+--------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                              ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.900 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][14]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 0.446      ;
; -0.660 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][4]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 0.662      ;
; -0.659 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][0]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.200      ; 0.693      ;
; -0.658 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][31] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 0.688      ;
; -0.657 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][10]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 0.665      ;
; -0.634 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 0.712      ;
; -0.595 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[4][2]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 0.727      ;
; -0.575 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[8][3]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 0.747      ;
; -0.567 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[10][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.190      ; 0.775      ;
; -0.563 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[21][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.190      ; 0.779      ;
; -0.535 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][19]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 0.811      ;
; -0.502 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[27][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.198      ; 0.848      ;
; -0.499 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.198      ; 0.851      ;
; -0.495 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][11] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 0.851      ;
; -0.462 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][0]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 0.883      ;
; -0.461 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[5][0]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 0.884      ;
; -0.431 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[14][21] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.196      ; 0.917      ;
; -0.419 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][27] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 0.927      ;
; -0.415 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][29] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.198      ; 0.935      ;
; -0.408 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[11][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.197      ; 0.941      ;
; -0.408 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[9][12]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.197      ; 0.941      ;
; -0.403 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][5]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 0.919      ;
; -0.383 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][5]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 0.962      ;
; -0.376 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.196      ; 0.972      ;
; -0.375 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][16] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 0.971      ;
; -0.355 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][3]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 0.991      ;
; -0.324 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][19] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.176      ; 1.004      ;
; -0.317 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[13][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.197      ; 1.032      ;
; -0.315 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[26][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.200      ; 1.037      ;
; -0.304 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[2][1]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.027      ;
; -0.302 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[21][30] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.169      ; 1.019      ;
; -0.294 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.196      ; 1.054      ;
; -0.293 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[24][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.198      ; 1.057      ;
; -0.292 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[9][7]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 1.030      ;
; -0.292 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[20][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.198      ; 1.058      ;
; -0.292 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[28][14] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.039      ;
; -0.287 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[2][6]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.044      ;
; -0.287 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][6]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.044      ;
; -0.287 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[14][6]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.044      ;
; -0.286 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][6]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.045      ;
; -0.286 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][25] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.059      ;
; -0.285 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[11][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.046      ;
; -0.283 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][18]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.166      ; 1.035      ;
; -0.283 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[28][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.048      ;
; -0.281 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[16][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.050      ;
; -0.258 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[21][21] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.201      ; 1.095      ;
; -0.257 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][0]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.194      ; 1.089      ;
; -0.255 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[27][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.174      ; 1.071      ;
; -0.255 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[19][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.174      ; 1.071      ;
; -0.246 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.200      ; 1.106      ;
; -0.243 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[13][6]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.157      ; 1.066      ;
; -0.243 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[2][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.200      ; 1.109      ;
; -0.242 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[17][18] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.169      ; 1.079      ;
; -0.239 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[3][6]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.157      ; 1.070      ;
; -0.233 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.178      ; 1.097      ;
; -0.231 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[15][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.189      ; 1.110      ;
; -0.225 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][18] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.176      ; 1.103      ;
; -0.223 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][13]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 1.099      ;
; -0.222 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][14]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.165      ; 1.095      ;
; -0.222 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[13][29] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.197      ; 1.127      ;
; -0.220 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[3][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.176      ; 1.108      ;
; -0.219 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][13]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 1.103      ;
; -0.218 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[26][29] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.200      ; 1.134      ;
; -0.217 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][26]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.176      ; 1.111      ;
; -0.215 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][9]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 1.107      ;
; -0.215 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][28]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 1.107      ;
; -0.215 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][29]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 1.107      ;
; -0.215 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][30]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 1.107      ;
; -0.214 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[30][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.117      ;
; -0.210 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[7][17]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.196      ; 1.138      ;
; -0.209 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][8]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.198      ; 1.141      ;
; -0.209 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][17]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.196      ; 1.139      ;
; -0.208 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[3][8]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.198      ; 1.142      ;
; -0.205 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[31][16] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.181      ; 1.128      ;
; -0.205 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.197      ; 1.144      ;
; -0.204 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[14][26] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.197      ; 1.145      ;
; -0.203 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[17][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.176      ; 1.125      ;
; -0.201 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[28][13] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.179      ; 1.130      ;
; -0.200 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[10][30] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.190      ; 1.142      ;
; -0.198 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[6][4]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.170      ; 1.124      ;
; -0.193 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][11]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.185      ; 1.144      ;
; -0.193 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[25][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.178      ; 1.137      ;
; -0.193 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[21][12] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.178      ; 1.137      ;
; -0.193 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][15]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.185      ; 1.144      ;
; -0.193 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][17]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.185      ; 1.144      ;
; -0.193 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][23]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.185      ; 1.144      ;
; -0.193 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[0][25]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.185      ; 1.144      ;
; -0.192 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][1]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.153      ;
; -0.192 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.153      ;
; -0.192 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][9]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.153      ;
; -0.192 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][15] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.153      ;
; -0.192 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][20] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.153      ;
; -0.192 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][22] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.153      ;
; -0.192 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][23] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.153      ;
; -0.192 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[12][28] ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.193      ; 1.153      ;
; -0.189 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[5][5]   ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.166      ; 1.129      ;
; -0.189 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[5][19]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.166      ; 1.129      ;
; -0.189 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[5][21]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.166      ; 1.129      ;
; -0.181 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[11][8]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.174      ; 1.145      ;
; -0.181 ; debounce:inst14|pb_debounced ; registerarray:inst2|regarray[1][22]  ; clk_div:inst9|clock_100Hz ; SW[17]      ; 0.000        ; 1.197      ; 1.168      ;
+--------+------------------------------+--------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_51'                                                                                                                                                 ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|state.DROP_LCD_EN          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.RESET2        ; LCD_Display:inst18|next_command.RESET2        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.RESET3        ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.FUNC_SET      ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.DISPLAY_ON    ; LCD_Display:inst18|next_command.DISPLAY_ON    ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.MODE_SET      ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.LINE2         ; LCD_Display:inst18|next_command.LINE2         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|next_command.Print_String  ; LCD_Display:inst18|next_command.Print_String  ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|LCD_RS                     ; LCD_Display:inst18|LCD_RS                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|LCD_EN                     ; LCD_Display:inst18|LCD_EN                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; LCD_Display:inst18|state.DISPLAY_CLEAR        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; LCD_Display:inst18|next_command.DISPLAY_ON    ; LCD_Display:inst18|state.DISPLAY_ON           ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; LCD_Display:inst18|next_command.RETURN_HOME   ; LCD_Display:inst18|state.RETURN_HOME          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; LCD_Display:inst18|state.RESET3               ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; LCD_Display:inst18|CHAR_COUNT[4]              ; LCD_Display:inst18|CHAR_COUNT[4]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; LCD_Display:inst18|next_command.Print_String  ; LCD_Display:inst18|state.Print_String         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; LCD_Display:inst18|state.RESET2               ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.399      ;
; 0.322 ; LCD_Display:inst18|state.RETURN_HOME          ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.474      ;
; 0.331 ; LCD_Display:inst18|next_command.FUNC_SET      ; LCD_Display:inst18|state.FUNC_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.483      ;
; 0.334 ; LCD_Display:inst18|state.DISPLAY_ON           ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; -0.002     ; 0.484      ;
; 0.336 ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; LCD_Display:inst18|state.DISPLAY_OFF          ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 0.490      ;
; 0.348 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.RESET3               ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.500      ;
; 0.348 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.MODE_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.500      ;
; 0.349 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.RESET2        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.501      ;
; 0.352 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 0.506      ;
; 0.353 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.RESET2               ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.505      ;
; 0.354 ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.FUNC_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|LCD_EN                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; LCD_Display:inst18|CHAR_COUNT[3]              ; LCD_Display:inst18|CHAR_COUNT[3]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|state.HOLD                 ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; LCD_Display:inst18|state.Print_String         ; LCD_Display:inst18|LCD_RS                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; LCD_Display:inst18|next_command.RESET2        ; LCD_Display:inst18|state.RESET2               ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; LCD_Display:inst18|next_command.RESET3        ; LCD_Display:inst18|state.RESET3               ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; LCD_Display:inst18|state.DISPLAY_CLEAR        ; LCD_Display:inst18|next_command.DISPLAY_ON    ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; LCD_Display:inst18|state.LINE2                ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; LCD_Display:inst18|state.FUNC_SET             ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; LCD_Display:inst18|next_command.LINE2         ; LCD_Display:inst18|state.LINE2                ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; LCD_Display:inst18|state.DISPLAY_OFF          ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; LCD_Display:inst18|next_command.MODE_SET      ; LCD_Display:inst18|state.MODE_SET             ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.530      ;
; 0.386 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.DISPLAY_OFF   ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|LCD_EN                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.540      ;
; 0.391 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.543      ;
; 0.395 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.RESET2        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.547      ;
; 0.400 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.RESET3        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.552      ;
; 0.405 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.DROP_LCD_EN          ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.FUNC_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.MODE_SET      ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.558      ;
; 0.432 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.Print_String         ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 0.587      ;
; 0.441 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.LINE2                ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 0.596      ;
; 0.443 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|state.RETURN_HOME          ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 0.598      ;
; 0.445 ; LCD_Display:inst18|CHAR_COUNT[0]              ; LCD_Display:inst18|CHAR_COUNT[0]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.597      ;
; 0.451 ; LCD_Display:inst18|CHAR_COUNT[2]              ; LCD_Display:inst18|CHAR_COUNT[2]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.603      ;
; 0.464 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.DISPLAY_ON    ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 0.618      ;
; 0.467 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|LCD_RS                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 0.622      ;
; 0.471 ; LCD_Display:inst18|CHAR_COUNT[1]              ; LCD_Display:inst18|CHAR_COUNT[1]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.623      ;
; 0.481 ; LCD_Display:inst18|state.DROP_LCD_EN          ; LCD_Display:inst18|next_command.DISPLAY_ON    ; Clock_51     ; Clock_51    ; 0.000        ; 0.002      ; 0.635      ;
; 0.495 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|next_command.LINE2         ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 0.650      ;
; 0.495 ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; LCD_Display:inst18|state.HOLD                 ; LCD_Display:inst18|LCD_RS                     ; Clock_51     ; Clock_51    ; 0.000        ; 0.003      ; 0.651      ;
; 0.496 ; LCD_Display:inst18|CHAR_COUNT[3]              ; LCD_Display:inst18|CHAR_COUNT[4]              ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ; Clock_51     ; Clock_51    ; 0.000        ; 0.000      ; 0.670      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst9|clock_100Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[1]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.363 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|count_10Khz[2]  ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.441 ; clk_div:inst9|count_10Khz[0]  ; clk_div:inst9|clock_10Khz_int ; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst9|clock_100hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.319 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.359 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|count_10hz[0]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.371 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|count_10hz[2]  ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:inst9|count_10hz[1]  ; clk_div:inst9|clock_10Hz_int ; clk_div:inst9|clock_100hz_reg ; clk_div:inst9|clock_100hz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst9|clock_10Hz_reg'                                                                                                                          ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.392      ;
; 0.249 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.359 ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|count_1hz[2]  ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:inst9|count_1hz[0]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.448 ; clk_div:inst9|count_1hz[1]  ; clk_div:inst9|clock_1Hz_int ; clk_div:inst9|clock_10Hz_reg ; clk_div:inst9|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst9|clock_10Khz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.371 ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|count_1Khz[2]  ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_div:inst9|count_1Khz[1]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.441 ; clk_div:inst9|count_1Khz[0]  ; clk_div:inst9|clock_1Khz_int ; clk_div:inst9|clock_10Khz_reg ; clk_div:inst9|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst9|clock_1Khz_reg'                                                                                                                              ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.359 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.365 ; clk_div:inst9|count_100hz[0]  ; clk_div:inst9|count_100hz[2]  ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.376 ; clk_div:inst9|count_100hz[1]  ; clk_div:inst9|clock_100hz_int ; clk_div:inst9|clock_1Khz_reg ; clk_div:inst9|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst9|clock_1Mhz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.359 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; clk_div:inst9|count_100Khz[0]  ; clk_div:inst9|count_100Khz[2]  ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.376 ; clk_div:inst9|count_100Khz[1]  ; clk_div:inst9|clock_100Khz_int ; clk_div:inst9|clock_1Mhz_reg ; clk_div:inst9|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+--------------------------------+--------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:inst9|clock_100Hz'                                                                                                                        ;
+-------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.239 ; debounce:inst14|SHIFT_PB[1] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.391      ;
; 0.296 ; debounce:inst14|SHIFT_PB[2] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.448      ;
; 0.327 ; debounce:inst14|SHIFT_PB[3] ; debounce:inst14|SHIFT_PB[2]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; debounce:inst14|SHIFT_PB[2] ; debounce:inst14|SHIFT_PB[1]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; debounce:inst11|SHIFT_PB[1] ; debounce:inst11|SHIFT_PB[0]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.484      ;
; 0.356 ; debounce:inst14|SHIFT_PB[0] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.508      ;
; 0.415 ; debounce:inst11|SHIFT_PB[3] ; debounce:inst11|SHIFT_PB[2]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.567      ;
; 0.418 ; debounce:inst11|SHIFT_PB[2] ; debounce:inst11|SHIFT_PB[1]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.570      ;
; 0.430 ; debounce:inst14|SHIFT_PB[1] ; debounce:inst14|SHIFT_PB[0]  ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.582      ;
; 0.463 ; debounce:inst14|SHIFT_PB[3] ; debounce:inst14|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; 0.000      ; 0.615      ;
; 1.124 ; debounce:inst11|SHIFT_PB[3] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; -0.882     ; 0.394      ;
; 1.176 ; debounce:inst11|SHIFT_PB[1] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; -0.882     ; 0.446      ;
; 1.243 ; debounce:inst11|SHIFT_PB[2] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; -0.882     ; 0.513      ;
; 1.254 ; debounce:inst11|SHIFT_PB[0] ; debounce:inst11|pb_debounced ; clk_div:inst9|clock_100Hz ; clk_div:inst9|clock_100Hz ; 0.000        ; -0.882     ; 0.524      ;
+-------+-----------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ram:inst|altsyncram:altsyncram_component|altsyncram_5cc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_51'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock_51 ; Rise       ; Clock_51                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_51 ; Rise       ; LCD_Display:inst18|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_50'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock_50 ; Rise       ; Clock_50                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_100Hz      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_100Hz      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_100Khz_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_100Khz_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_100hz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_100hz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_10Hz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_10Hz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_10Khz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_10Khz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Hz        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Hz        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Hz_reg    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Hz_reg    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Khz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Khz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Mhz_int   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Mhz_int   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Mhz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|clock_1Mhz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; clk_div:inst9|count_1Mhz[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; Clock_50|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; Clock_50|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; Clock_50~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; Clock_50~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; Clock_50~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; Clock_50~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_100Hz|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_100Hz|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_100Khz_reg|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_100Khz_reg|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_100hz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_100hz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_10Hz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_10Hz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_10Khz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_10Khz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Hz_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Hz_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Hz|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Hz|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Khz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Khz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Mhz_int|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Mhz_int|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|clock_1Mhz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|clock_1Mhz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_50 ; Rise       ; inst9|count_1Mhz[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_50 ; Rise       ; inst9|count_1Mhz[6]|clk        ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_100Hz'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|SHIFT_PB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|pb_debounced       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst11|pb_debounced       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|SHIFT_PB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|pb_debounced       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; debounce:inst14|pb_debounced       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|SHIFT_PB[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|pb_debounced|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst11|pb_debounced|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|SHIFT_PB[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|pb_debounced|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst14|pb_debounced|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Hz ; Rise       ; inst9|clock_100Hz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_100Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; clk_div:inst9|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100Khz_reg ; Rise       ; inst9|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_100hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; clk_div:inst9|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_100hz_reg ; Rise       ; inst9|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_10Hz_reg'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; clk_div:inst9|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Hz_reg ; Rise       ; inst9|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_10Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; clk_div:inst9|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_10Khz_reg ; Rise       ; inst9|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_1Khz_reg'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; clk_div:inst9|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Khz_reg ; Rise       ; inst9|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:inst9|clock_1Mhz_reg'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; clk_div:inst9|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst9|clock_1Mhz_reg ; Rise       ; inst9|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; SW[*]     ; Clock_51                  ; 5.232  ; 5.232  ; Rise       ; Clock_51                  ;
;  SW[0]    ; Clock_51                  ; 2.314  ; 2.314  ; Rise       ; Clock_51                  ;
;  SW[1]    ; Clock_51                  ; 2.819  ; 2.819  ; Rise       ; Clock_51                  ;
;  SW[2]    ; Clock_51                  ; 2.866  ; 2.866  ; Rise       ; Clock_51                  ;
;  SW[3]    ; Clock_51                  ; 2.569  ; 2.569  ; Rise       ; Clock_51                  ;
;  SW[4]    ; Clock_51                  ; 2.186  ; 2.186  ; Rise       ; Clock_51                  ;
;  SW[5]    ; Clock_51                  ; 1.891  ; 1.891  ; Rise       ; Clock_51                  ;
;  SW[6]    ; Clock_51                  ; 2.451  ; 2.451  ; Rise       ; Clock_51                  ;
;  SW[7]    ; Clock_51                  ; 2.188  ; 2.188  ; Rise       ; Clock_51                  ;
;  SW[8]    ; Clock_51                  ; 2.423  ; 2.423  ; Rise       ; Clock_51                  ;
;  SW[9]    ; Clock_51                  ; 1.945  ; 1.945  ; Rise       ; Clock_51                  ;
;  SW[10]   ; Clock_51                  ; 1.319  ; 1.319  ; Rise       ; Clock_51                  ;
;  SW[11]   ; Clock_51                  ; 1.550  ; 1.550  ; Rise       ; Clock_51                  ;
;  SW[12]   ; Clock_51                  ; 1.539  ; 1.539  ; Rise       ; Clock_51                  ;
;  SW[13]   ; Clock_51                  ; 4.194  ; 4.194  ; Rise       ; Clock_51                  ;
;  SW[14]   ; Clock_51                  ; 4.055  ; 4.055  ; Rise       ; Clock_51                  ;
;  SW[15]   ; Clock_51                  ; 5.198  ; 5.198  ; Rise       ; Clock_51                  ;
;  SW[16]   ; Clock_51                  ; 5.232  ; 5.232  ; Rise       ; Clock_51                  ;
; SW[*]     ; SW[17]                    ; -0.694 ; -0.694 ; Rise       ; SW[17]                    ;
;  SW[5]    ; SW[17]                    ; -0.694 ; -0.694 ; Rise       ; SW[17]                    ;
;  SW[6]    ; SW[17]                    ; -0.746 ; -0.746 ; Rise       ; SW[17]                    ;
;  SW[7]    ; SW[17]                    ; -0.775 ; -0.775 ; Rise       ; SW[17]                    ;
;  SW[8]    ; SW[17]                    ; -0.858 ; -0.858 ; Rise       ; SW[17]                    ;
;  SW[9]    ; SW[17]                    ; -0.956 ; -0.956 ; Rise       ; SW[17]                    ;
; SW[*]     ; SW[17]                    ; 2.098  ; 2.098  ; Fall       ; SW[17]                    ;
;  SW[0]    ; SW[17]                    ; 2.098  ; 2.098  ; Fall       ; SW[17]                    ;
;  SW[1]    ; SW[17]                    ; 2.089  ; 2.089  ; Fall       ; SW[17]                    ;
;  SW[2]    ; SW[17]                    ; 1.892  ; 1.892  ; Fall       ; SW[17]                    ;
;  SW[3]    ; SW[17]                    ; 1.909  ; 1.909  ; Fall       ; SW[17]                    ;
;  SW[4]    ; SW[17]                    ; 0.024  ; 0.024  ; Fall       ; SW[17]                    ;
; KEY[*]    ; clk_div:inst9|clock_100Hz ; 3.050  ; 3.050  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[0]   ; clk_div:inst9|clock_100Hz ; 3.050  ; 3.050  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[1]   ; clk_div:inst9|clock_100Hz ; 2.715  ; 2.715  ; Rise       ; clk_div:inst9|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; SW[*]     ; Clock_51                  ; -1.038 ; -1.038 ; Rise       ; Clock_51                  ;
;  SW[0]    ; Clock_51                  ; -2.033 ; -2.033 ; Rise       ; Clock_51                  ;
;  SW[1]    ; Clock_51                  ; -2.354 ; -2.354 ; Rise       ; Clock_51                  ;
;  SW[2]    ; Clock_51                  ; -2.470 ; -2.470 ; Rise       ; Clock_51                  ;
;  SW[3]    ; Clock_51                  ; -2.251 ; -2.251 ; Rise       ; Clock_51                  ;
;  SW[4]    ; Clock_51                  ; -1.905 ; -1.905 ; Rise       ; Clock_51                  ;
;  SW[5]    ; Clock_51                  ; -1.610 ; -1.610 ; Rise       ; Clock_51                  ;
;  SW[6]    ; Clock_51                  ; -1.986 ; -1.986 ; Rise       ; Clock_51                  ;
;  SW[7]    ; Clock_51                  ; -1.792 ; -1.792 ; Rise       ; Clock_51                  ;
;  SW[8]    ; Clock_51                  ; -2.105 ; -2.105 ; Rise       ; Clock_51                  ;
;  SW[9]    ; Clock_51                  ; -1.664 ; -1.664 ; Rise       ; Clock_51                  ;
;  SW[10]   ; Clock_51                  ; -1.038 ; -1.038 ; Rise       ; Clock_51                  ;
;  SW[11]   ; Clock_51                  ; -1.085 ; -1.085 ; Rise       ; Clock_51                  ;
;  SW[12]   ; Clock_51                  ; -1.143 ; -1.143 ; Rise       ; Clock_51                  ;
;  SW[13]   ; Clock_51                  ; -3.876 ; -3.876 ; Rise       ; Clock_51                  ;
;  SW[14]   ; Clock_51                  ; -3.774 ; -3.774 ; Rise       ; Clock_51                  ;
;  SW[15]   ; Clock_51                  ; -3.250 ; -3.250 ; Rise       ; Clock_51                  ;
;  SW[16]   ; Clock_51                  ; -3.429 ; -3.429 ; Rise       ; Clock_51                  ;
; SW[*]     ; SW[17]                    ; 1.095  ; 1.095  ; Rise       ; SW[17]                    ;
;  SW[5]    ; SW[17]                    ; 0.833  ; 0.833  ; Rise       ; SW[17]                    ;
;  SW[6]    ; SW[17]                    ; 0.885  ; 0.885  ; Rise       ; SW[17]                    ;
;  SW[7]    ; SW[17]                    ; 0.914  ; 0.914  ; Rise       ; SW[17]                    ;
;  SW[8]    ; SW[17]                    ; 0.997  ; 0.997  ; Rise       ; SW[17]                    ;
;  SW[9]    ; SW[17]                    ; 1.095  ; 1.095  ; Rise       ; SW[17]                    ;
; SW[*]     ; SW[17]                    ; 1.399  ; 1.399  ; Fall       ; SW[17]                    ;
;  SW[0]    ; SW[17]                    ; 0.515  ; 0.515  ; Fall       ; SW[17]                    ;
;  SW[1]    ; SW[17]                    ; 0.439  ; 0.439  ; Fall       ; SW[17]                    ;
;  SW[2]    ; SW[17]                    ; 0.601  ; 0.601  ; Fall       ; SW[17]                    ;
;  SW[3]    ; SW[17]                    ; 1.207  ; 1.207  ; Fall       ; SW[17]                    ;
;  SW[4]    ; SW[17]                    ; 1.399  ; 1.399  ; Fall       ; SW[17]                    ;
; KEY[*]    ; clk_div:inst9|clock_100Hz ; -2.595 ; -2.595 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[0]   ; clk_div:inst9|clock_100Hz ; -2.930 ; -2.930 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[1]   ; clk_div:inst9|clock_100Hz ; -2.595 ; -2.595 ; Rise       ; clk_div:inst9|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; LEDR[*]      ; Clock_50                  ; 4.575 ; 4.575 ; Rise       ; Clock_50                  ;
;  LEDR[0]     ; Clock_50                  ; 4.575 ; 4.575 ; Rise       ; Clock_50                  ;
; LCD_DATA[*]  ; Clock_51                  ; 4.839 ; 4.839 ; Rise       ; Clock_51                  ;
;  LCD_DATA[0] ; Clock_51                  ; 4.091 ; 4.091 ; Rise       ; Clock_51                  ;
;  LCD_DATA[1] ; Clock_51                  ; 4.372 ; 4.372 ; Rise       ; Clock_51                  ;
;  LCD_DATA[2] ; Clock_51                  ; 4.839 ; 4.839 ; Rise       ; Clock_51                  ;
;  LCD_DATA[3] ; Clock_51                  ; 4.456 ; 4.456 ; Rise       ; Clock_51                  ;
;  LCD_DATA[4] ; Clock_51                  ; 4.113 ; 4.113 ; Rise       ; Clock_51                  ;
;  LCD_DATA[5] ; Clock_51                  ; 4.243 ; 4.243 ; Rise       ; Clock_51                  ;
;  LCD_DATA[6] ; Clock_51                  ; 4.238 ; 4.238 ; Rise       ; Clock_51                  ;
;  LCD_DATA[7] ; Clock_51                  ; 4.344 ; 4.344 ; Rise       ; Clock_51                  ;
; LCD_EN       ; Clock_51                  ; 4.144 ; 4.144 ; Rise       ; Clock_51                  ;
; LCD_RS       ; Clock_51                  ; 4.131 ; 4.131 ; Rise       ; Clock_51                  ;
; HEX0[*]      ; SW[17]                    ; 6.228 ; 6.228 ; Rise       ; SW[17]                    ;
;  HEX0[0]     ; SW[17]                    ; 6.228 ; 6.228 ; Rise       ; SW[17]                    ;
;  HEX0[1]     ; SW[17]                    ; 6.183 ; 6.183 ; Rise       ; SW[17]                    ;
;  HEX0[2]     ; SW[17]                    ; 6.202 ; 6.202 ; Rise       ; SW[17]                    ;
;  HEX0[3]     ; SW[17]                    ; 6.097 ; 6.097 ; Rise       ; SW[17]                    ;
;  HEX0[4]     ; SW[17]                    ; 6.096 ; 6.096 ; Rise       ; SW[17]                    ;
;  HEX0[5]     ; SW[17]                    ; 6.087 ; 6.087 ; Rise       ; SW[17]                    ;
;  HEX0[6]     ; SW[17]                    ; 6.089 ; 6.089 ; Rise       ; SW[17]                    ;
; HEX1[*]      ; SW[17]                    ; 5.913 ; 5.913 ; Rise       ; SW[17]                    ;
;  HEX1[0]     ; SW[17]                    ; 5.798 ; 5.798 ; Rise       ; SW[17]                    ;
;  HEX1[1]     ; SW[17]                    ; 5.913 ; 5.913 ; Rise       ; SW[17]                    ;
;  HEX1[2]     ; SW[17]                    ; 5.563 ; 5.563 ; Rise       ; SW[17]                    ;
;  HEX1[3]     ; SW[17]                    ; 5.760 ; 5.760 ; Rise       ; SW[17]                    ;
;  HEX1[4]     ; SW[17]                    ; 5.601 ; 5.601 ; Rise       ; SW[17]                    ;
;  HEX1[5]     ; SW[17]                    ; 5.611 ; 5.611 ; Rise       ; SW[17]                    ;
;  HEX1[6]     ; SW[17]                    ; 5.659 ; 5.659 ; Rise       ; SW[17]                    ;
; HEX2[*]      ; SW[17]                    ; 5.783 ; 5.783 ; Rise       ; SW[17]                    ;
;  HEX2[0]     ; SW[17]                    ; 5.732 ; 5.732 ; Rise       ; SW[17]                    ;
;  HEX2[1]     ; SW[17]                    ; 5.783 ; 5.783 ; Rise       ; SW[17]                    ;
;  HEX2[2]     ; SW[17]                    ; 5.692 ; 5.692 ; Rise       ; SW[17]                    ;
;  HEX2[3]     ; SW[17]                    ; 5.589 ; 5.589 ; Rise       ; SW[17]                    ;
;  HEX2[4]     ; SW[17]                    ; 5.740 ; 5.740 ; Rise       ; SW[17]                    ;
;  HEX2[5]     ; SW[17]                    ; 5.657 ; 5.657 ; Rise       ; SW[17]                    ;
;  HEX2[6]     ; SW[17]                    ; 5.741 ; 5.741 ; Rise       ; SW[17]                    ;
; HEX3[*]      ; SW[17]                    ; 5.858 ; 5.858 ; Rise       ; SW[17]                    ;
;  HEX3[0]     ; SW[17]                    ; 5.362 ; 5.362 ; Rise       ; SW[17]                    ;
;  HEX3[1]     ; SW[17]                    ; 5.391 ; 5.391 ; Rise       ; SW[17]                    ;
;  HEX3[2]     ; SW[17]                    ; 5.536 ; 5.536 ; Rise       ; SW[17]                    ;
;  HEX3[3]     ; SW[17]                    ; 5.606 ; 5.606 ; Rise       ; SW[17]                    ;
;  HEX3[4]     ; SW[17]                    ; 5.858 ; 5.858 ; Rise       ; SW[17]                    ;
;  HEX3[5]     ; SW[17]                    ; 5.187 ; 5.187 ; Rise       ; SW[17]                    ;
;  HEX3[6]     ; SW[17]                    ; 5.546 ; 5.546 ; Rise       ; SW[17]                    ;
; HEX4[*]      ; SW[17]                    ; 6.626 ; 6.626 ; Rise       ; SW[17]                    ;
;  HEX4[0]     ; SW[17]                    ; 6.414 ; 6.414 ; Rise       ; SW[17]                    ;
;  HEX4[1]     ; SW[17]                    ; 6.626 ; 6.626 ; Rise       ; SW[17]                    ;
;  HEX4[2]     ; SW[17]                    ; 6.626 ; 6.626 ; Rise       ; SW[17]                    ;
;  HEX4[3]     ; SW[17]                    ; 6.352 ; 6.352 ; Rise       ; SW[17]                    ;
;  HEX4[4]     ; SW[17]                    ; 6.372 ; 6.372 ; Rise       ; SW[17]                    ;
;  HEX4[6]     ; SW[17]                    ; 5.716 ; 5.716 ; Rise       ; SW[17]                    ;
; HEX5[*]      ; SW[17]                    ; 6.414 ; 6.414 ; Rise       ; SW[17]                    ;
;  HEX5[0]     ; SW[17]                    ; 6.168 ; 6.168 ; Rise       ; SW[17]                    ;
;  HEX5[1]     ; SW[17]                    ; 6.114 ; 6.114 ; Rise       ; SW[17]                    ;
;  HEX5[2]     ; SW[17]                    ; 6.100 ; 6.100 ; Rise       ; SW[17]                    ;
;  HEX5[3]     ; SW[17]                    ; 6.356 ; 6.356 ; Rise       ; SW[17]                    ;
;  HEX5[4]     ; SW[17]                    ; 6.414 ; 6.414 ; Rise       ; SW[17]                    ;
;  HEX5[5]     ; SW[17]                    ; 6.153 ; 6.153 ; Rise       ; SW[17]                    ;
;  HEX5[6]     ; SW[17]                    ; 6.037 ; 6.037 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 4.215 ; 4.215 ; Rise       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 4.215 ; 4.215 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 4.215 ; 4.215 ; Fall       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 4.215 ; 4.215 ; Fall       ; SW[17]                    ;
; LEDG[*]      ; clk_div:inst9|clock_100Hz ; 4.933 ; 4.933 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDG[0]     ; clk_div:inst9|clock_100Hz ; 4.933 ; 4.933 ; Rise       ; clk_div:inst9|clock_100Hz ;
; LEDR[*]      ; clk_div:inst9|clock_100Hz ; 4.949 ; 4.949 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDR[0]     ; clk_div:inst9|clock_100Hz ; 4.949 ; 4.949 ; Rise       ; clk_div:inst9|clock_100Hz ;
+--------------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; LEDR[*]      ; Clock_50                  ; 4.575 ; 4.575 ; Rise       ; Clock_50                  ;
;  LEDR[0]     ; Clock_50                  ; 4.575 ; 4.575 ; Rise       ; Clock_50                  ;
; LCD_DATA[*]  ; Clock_51                  ; 4.091 ; 4.091 ; Rise       ; Clock_51                  ;
;  LCD_DATA[0] ; Clock_51                  ; 4.091 ; 4.091 ; Rise       ; Clock_51                  ;
;  LCD_DATA[1] ; Clock_51                  ; 4.372 ; 4.372 ; Rise       ; Clock_51                  ;
;  LCD_DATA[2] ; Clock_51                  ; 4.839 ; 4.839 ; Rise       ; Clock_51                  ;
;  LCD_DATA[3] ; Clock_51                  ; 4.456 ; 4.456 ; Rise       ; Clock_51                  ;
;  LCD_DATA[4] ; Clock_51                  ; 4.113 ; 4.113 ; Rise       ; Clock_51                  ;
;  LCD_DATA[5] ; Clock_51                  ; 4.243 ; 4.243 ; Rise       ; Clock_51                  ;
;  LCD_DATA[6] ; Clock_51                  ; 4.238 ; 4.238 ; Rise       ; Clock_51                  ;
;  LCD_DATA[7] ; Clock_51                  ; 4.344 ; 4.344 ; Rise       ; Clock_51                  ;
; LCD_EN       ; Clock_51                  ; 4.144 ; 4.144 ; Rise       ; Clock_51                  ;
; LCD_RS       ; Clock_51                  ; 4.131 ; 4.131 ; Rise       ; Clock_51                  ;
; HEX0[*]      ; SW[17]                    ; 5.686 ; 5.686 ; Rise       ; SW[17]                    ;
;  HEX0[0]     ; SW[17]                    ; 5.834 ; 5.834 ; Rise       ; SW[17]                    ;
;  HEX0[1]     ; SW[17]                    ; 5.789 ; 5.789 ; Rise       ; SW[17]                    ;
;  HEX0[2]     ; SW[17]                    ; 5.810 ; 5.810 ; Rise       ; SW[17]                    ;
;  HEX0[3]     ; SW[17]                    ; 5.696 ; 5.696 ; Rise       ; SW[17]                    ;
;  HEX0[4]     ; SW[17]                    ; 5.697 ; 5.697 ; Rise       ; SW[17]                    ;
;  HEX0[5]     ; SW[17]                    ; 5.688 ; 5.688 ; Rise       ; SW[17]                    ;
;  HEX0[6]     ; SW[17]                    ; 5.686 ; 5.686 ; Rise       ; SW[17]                    ;
; HEX1[*]      ; SW[17]                    ; 5.432 ; 5.432 ; Rise       ; SW[17]                    ;
;  HEX1[0]     ; SW[17]                    ; 5.663 ; 5.663 ; Rise       ; SW[17]                    ;
;  HEX1[1]     ; SW[17]                    ; 5.784 ; 5.784 ; Rise       ; SW[17]                    ;
;  HEX1[2]     ; SW[17]                    ; 5.432 ; 5.432 ; Rise       ; SW[17]                    ;
;  HEX1[3]     ; SW[17]                    ; 5.632 ; 5.632 ; Rise       ; SW[17]                    ;
;  HEX1[4]     ; SW[17]                    ; 5.466 ; 5.466 ; Rise       ; SW[17]                    ;
;  HEX1[5]     ; SW[17]                    ; 5.476 ; 5.476 ; Rise       ; SW[17]                    ;
;  HEX1[6]     ; SW[17]                    ; 5.531 ; 5.531 ; Rise       ; SW[17]                    ;
; HEX2[*]      ; SW[17]                    ; 5.472 ; 5.472 ; Rise       ; SW[17]                    ;
;  HEX2[0]     ; SW[17]                    ; 5.618 ; 5.618 ; Rise       ; SW[17]                    ;
;  HEX2[1]     ; SW[17]                    ; 5.666 ; 5.666 ; Rise       ; SW[17]                    ;
;  HEX2[2]     ; SW[17]                    ; 5.577 ; 5.577 ; Rise       ; SW[17]                    ;
;  HEX2[3]     ; SW[17]                    ; 5.472 ; 5.472 ; Rise       ; SW[17]                    ;
;  HEX2[4]     ; SW[17]                    ; 5.622 ; 5.622 ; Rise       ; SW[17]                    ;
;  HEX2[5]     ; SW[17]                    ; 5.539 ; 5.539 ; Rise       ; SW[17]                    ;
;  HEX2[6]     ; SW[17]                    ; 5.623 ; 5.623 ; Rise       ; SW[17]                    ;
; HEX3[*]      ; SW[17]                    ; 5.054 ; 5.054 ; Rise       ; SW[17]                    ;
;  HEX3[0]     ; SW[17]                    ; 5.227 ; 5.227 ; Rise       ; SW[17]                    ;
;  HEX3[1]     ; SW[17]                    ; 5.263 ; 5.263 ; Rise       ; SW[17]                    ;
;  HEX3[2]     ; SW[17]                    ; 5.410 ; 5.410 ; Rise       ; SW[17]                    ;
;  HEX3[3]     ; SW[17]                    ; 5.481 ; 5.481 ; Rise       ; SW[17]                    ;
;  HEX3[4]     ; SW[17]                    ; 5.726 ; 5.726 ; Rise       ; SW[17]                    ;
;  HEX3[5]     ; SW[17]                    ; 5.054 ; 5.054 ; Rise       ; SW[17]                    ;
;  HEX3[6]     ; SW[17]                    ; 5.415 ; 5.415 ; Rise       ; SW[17]                    ;
; HEX4[*]      ; SW[17]                    ; 5.673 ; 5.673 ; Rise       ; SW[17]                    ;
;  HEX4[0]     ; SW[17]                    ; 6.266 ; 6.266 ; Rise       ; SW[17]                    ;
;  HEX4[1]     ; SW[17]                    ; 6.478 ; 6.478 ; Rise       ; SW[17]                    ;
;  HEX4[2]     ; SW[17]                    ; 6.478 ; 6.478 ; Rise       ; SW[17]                    ;
;  HEX4[3]     ; SW[17]                    ; 6.204 ; 6.204 ; Rise       ; SW[17]                    ;
;  HEX4[4]     ; SW[17]                    ; 6.224 ; 6.224 ; Rise       ; SW[17]                    ;
;  HEX4[6]     ; SW[17]                    ; 5.673 ; 5.673 ; Rise       ; SW[17]                    ;
; HEX5[*]      ; SW[17]                    ; 5.672 ; 5.672 ; Rise       ; SW[17]                    ;
;  HEX5[0]     ; SW[17]                    ; 5.747 ; 5.747 ; Rise       ; SW[17]                    ;
;  HEX5[1]     ; SW[17]                    ; 5.694 ; 5.694 ; Rise       ; SW[17]                    ;
;  HEX5[2]     ; SW[17]                    ; 5.672 ; 5.672 ; Rise       ; SW[17]                    ;
;  HEX5[3]     ; SW[17]                    ; 5.934 ; 5.934 ; Rise       ; SW[17]                    ;
;  HEX5[4]     ; SW[17]                    ; 5.993 ; 5.993 ; Rise       ; SW[17]                    ;
;  HEX5[5]     ; SW[17]                    ; 5.950 ; 5.950 ; Rise       ; SW[17]                    ;
;  HEX5[6]     ; SW[17]                    ; 5.839 ; 5.839 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 4.215 ; 4.215 ; Rise       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 4.215 ; 4.215 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 4.215 ; 4.215 ; Fall       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 4.215 ; 4.215 ; Fall       ; SW[17]                    ;
; LEDG[*]      ; clk_div:inst9|clock_100Hz ; 4.933 ; 4.933 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDG[0]     ; clk_div:inst9|clock_100Hz ; 4.933 ; 4.933 ; Rise       ; clk_div:inst9|clock_100Hz ;
; LEDR[*]      ; clk_div:inst9|clock_100Hz ; 4.949 ; 4.949 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDR[0]     ; clk_div:inst9|clock_100Hz ; 4.949 ; 4.949 ; Rise       ; clk_div:inst9|clock_100Hz ;
+--------------+---------------------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; SW[0]      ; HEX6[1]     ; 5.015 ; 5.015 ; 5.015 ; 5.015 ;
; SW[0]      ; HEX6[2]     ;       ; 5.011 ; 5.011 ;       ;
; SW[0]      ; HEX6[3]     ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[0]      ; HEX6[4]     ; 5.200 ;       ;       ; 5.200 ;
; SW[0]      ; HEX6[5]     ; 5.047 ;       ;       ; 5.047 ;
; SW[0]      ; HEX6[6]     ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; SW[1]      ; HEX6[0]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW[1]      ; HEX6[1]     ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; SW[1]      ; HEX6[2]     ; 5.106 ;       ;       ; 5.106 ;
; SW[1]      ; HEX6[3]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[1]      ; HEX6[4]     ;       ; 5.268 ; 5.268 ;       ;
; SW[1]      ; HEX6[5]     ; 5.124 ; 5.124 ; 5.124 ; 5.124 ;
; SW[1]      ; HEX6[6]     ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; SW[2]      ; HEX6[0]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; SW[2]      ; HEX6[1]     ; 5.184 ;       ;       ; 5.184 ;
; SW[2]      ; HEX6[2]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; SW[2]      ; HEX6[3]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[2]      ; HEX6[4]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[2]      ; HEX6[5]     ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; SW[2]      ; HEX6[6]     ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; SW[3]      ; HEX6[0]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[3]      ; HEX6[1]     ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; SW[3]      ; HEX6[2]     ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; SW[3]      ; HEX6[3]     ; 4.867 ; 4.867 ; 4.867 ; 4.867 ;
; SW[3]      ; HEX6[4]     ;       ; 4.979 ; 4.979 ;       ;
; SW[3]      ; HEX6[5]     ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; SW[3]      ; HEX6[6]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[4]      ; HEX7[0]     ; 4.604 ;       ;       ; 4.604 ;
; SW[4]      ; HEX7[3]     ; 4.574 ;       ;       ; 4.574 ;
; SW[4]      ; HEX7[4]     ; 4.574 ;       ;       ; 4.574 ;
; SW[4]      ; HEX7[5]     ; 4.590 ;       ;       ; 4.590 ;
; SW[5]      ; HEX6[0]     ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; SW[5]      ; HEX6[1]     ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[5]      ; HEX6[2]     ;       ; 4.588 ; 4.588 ;       ;
; SW[5]      ; HEX6[3]     ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; SW[5]      ; HEX6[4]     ; 4.777 ;       ;       ; 4.777 ;
; SW[5]      ; HEX6[5]     ; 4.624 ;       ;       ; 4.624 ;
; SW[5]      ; HEX6[6]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; SW[6]      ; HEX6[0]     ; 4.587 ; 4.587 ; 4.587 ; 4.587 ;
; SW[6]      ; HEX6[1]     ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW[6]      ; HEX6[2]     ; 4.738 ;       ;       ; 4.738 ;
; SW[6]      ; HEX6[3]     ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW[6]      ; HEX6[4]     ;       ; 4.900 ; 4.900 ;       ;
; SW[6]      ; HEX6[5]     ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; SW[6]      ; HEX6[6]     ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW[7]      ; HEX6[0]     ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; SW[7]      ; HEX6[1]     ; 4.506 ;       ;       ; 4.506 ;
; SW[7]      ; HEX6[2]     ; 4.508 ; 4.508 ; 4.508 ; 4.508 ;
; SW[7]      ; HEX6[3]     ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; SW[7]      ; HEX6[4]     ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; SW[7]      ; HEX6[5]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; SW[7]      ; HEX6[6]     ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; SW[8]      ; HEX6[0]     ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; SW[8]      ; HEX6[1]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[8]      ; HEX6[2]     ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; SW[8]      ; HEX6[3]     ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW[8]      ; HEX6[4]     ;       ; 4.833 ; 4.833 ;       ;
; SW[8]      ; HEX6[5]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; SW[8]      ; HEX6[6]     ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; SW[9]      ; HEX7[0]     ; 4.363 ;       ;       ; 4.363 ;
; SW[9]      ; HEX7[3]     ; 4.333 ;       ;       ; 4.333 ;
; SW[9]      ; HEX7[4]     ; 4.333 ;       ;       ; 4.333 ;
; SW[9]      ; HEX7[5]     ; 4.349 ;       ;       ; 4.349 ;
; SW[10]     ; HEX6[0]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; SW[10]     ; HEX6[1]     ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; SW[10]     ; HEX6[2]     ;       ; 4.016 ; 4.016 ;       ;
; SW[10]     ; HEX6[3]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; SW[10]     ; HEX6[4]     ; 4.205 ;       ;       ; 4.205 ;
; SW[10]     ; HEX6[5]     ; 4.052 ;       ;       ; 4.052 ;
; SW[10]     ; HEX6[6]     ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; SW[11]     ; HEX6[0]     ; 3.686 ; 3.686 ; 3.686 ; 3.686 ;
; SW[11]     ; HEX6[1]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[11]     ; HEX6[2]     ; 3.837 ;       ;       ; 3.837 ;
; SW[11]     ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[11]     ; HEX6[4]     ;       ; 3.999 ; 3.999 ;       ;
; SW[11]     ; HEX6[5]     ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; SW[11]     ; HEX6[6]     ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; SW[12]     ; HEX6[0]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[12]     ; HEX6[1]     ; 3.857 ;       ;       ; 3.857 ;
; SW[12]     ; HEX6[2]     ; 3.859 ; 3.859 ; 3.859 ; 3.859 ;
; SW[12]     ; HEX6[3]     ; 3.922 ; 3.922 ; 3.922 ; 3.922 ;
; SW[12]     ; HEX6[4]     ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; SW[12]     ; HEX6[5]     ; 3.882 ; 3.882 ; 3.882 ; 3.882 ;
; SW[12]     ; HEX6[6]     ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; SW[13]     ; HEX6[0]     ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; SW[13]     ; HEX6[1]     ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; SW[13]     ; HEX6[2]     ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; SW[13]     ; HEX6[3]     ; 6.492 ; 6.492 ; 6.492 ; 6.492 ;
; SW[13]     ; HEX6[4]     ;       ; 6.604 ; 6.604 ;       ;
; SW[13]     ; HEX6[5]     ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; SW[13]     ; HEX6[6]     ; 6.549 ; 6.549 ; 6.549 ; 6.549 ;
; SW[14]     ; HEX7[0]     ; 6.473 ;       ;       ; 6.473 ;
; SW[14]     ; HEX7[3]     ; 6.443 ;       ;       ; 6.443 ;
; SW[14]     ; HEX7[4]     ; 6.443 ;       ;       ; 6.443 ;
; SW[14]     ; HEX7[5]     ; 6.459 ;       ;       ; 6.459 ;
; SW[15]     ; HEX6[0]     ; 6.859 ; 6.859 ; 6.859 ; 6.859 ;
; SW[15]     ; HEX6[1]     ; 7.009 ; 7.009 ; 7.009 ; 7.009 ;
; SW[15]     ; HEX6[2]     ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; SW[15]     ; HEX6[3]     ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; SW[15]     ; HEX6[4]     ; 7.183 ; 7.183 ; 7.183 ; 7.183 ;
; SW[15]     ; HEX6[5]     ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; SW[15]     ; HEX6[6]     ; 7.135 ; 7.135 ; 7.135 ; 7.135 ;
; SW[15]     ; HEX7[0]     ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; SW[15]     ; HEX7[3]     ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; SW[15]     ; HEX7[4]     ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; SW[15]     ; HEX7[5]     ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; SW[16]     ; HEX6[0]     ; 6.975 ; 6.975 ; 6.975 ; 6.975 ;
; SW[16]     ; HEX6[1]     ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; SW[16]     ; HEX6[2]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[16]     ; HEX6[3]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; SW[16]     ; HEX6[4]     ; 7.298 ; 7.252 ; 7.252 ; 7.298 ;
; SW[16]     ; HEX6[5]     ; 7.149 ; 7.149 ; 7.149 ; 7.149 ;
; SW[16]     ; HEX6[6]     ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; SW[16]     ; HEX7[0]     ; 6.579 ; 6.989 ; 6.989 ; 6.579 ;
; SW[16]     ; HEX7[3]     ; 6.549 ; 6.959 ; 6.959 ; 6.549 ;
; SW[16]     ; HEX7[4]     ; 6.549 ; 6.959 ; 6.959 ; 6.549 ;
; SW[16]     ; HEX7[5]     ; 6.565 ; 6.975 ; 6.975 ; 6.565 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; SW[0]      ; HEX6[1]     ; 5.015 ; 5.015 ; 5.015 ; 5.015 ;
; SW[0]      ; HEX6[2]     ;       ; 5.011 ; 5.011 ;       ;
; SW[0]      ; HEX6[3]     ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[0]      ; HEX6[4]     ; 5.200 ;       ;       ; 5.200 ;
; SW[0]      ; HEX6[5]     ; 5.047 ;       ;       ; 5.047 ;
; SW[0]      ; HEX6[6]     ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; SW[1]      ; HEX6[0]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW[1]      ; HEX6[1]     ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; SW[1]      ; HEX6[2]     ; 5.106 ;       ;       ; 5.106 ;
; SW[1]      ; HEX6[3]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[1]      ; HEX6[4]     ;       ; 5.268 ; 5.268 ;       ;
; SW[1]      ; HEX6[5]     ; 5.124 ; 5.124 ; 5.124 ; 5.124 ;
; SW[1]      ; HEX6[6]     ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; SW[2]      ; HEX6[0]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; SW[2]      ; HEX6[1]     ; 5.184 ;       ;       ; 5.184 ;
; SW[2]      ; HEX6[2]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; SW[2]      ; HEX6[3]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[2]      ; HEX6[4]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[2]      ; HEX6[5]     ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; SW[2]      ; HEX6[6]     ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; SW[3]      ; HEX6[0]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[3]      ; HEX6[1]     ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; SW[3]      ; HEX6[2]     ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; SW[3]      ; HEX6[3]     ; 4.867 ; 4.867 ; 4.867 ; 4.867 ;
; SW[3]      ; HEX6[4]     ;       ; 4.979 ; 4.979 ;       ;
; SW[3]      ; HEX6[5]     ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; SW[3]      ; HEX6[6]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[4]      ; HEX7[0]     ; 4.604 ;       ;       ; 4.604 ;
; SW[4]      ; HEX7[3]     ; 4.574 ;       ;       ; 4.574 ;
; SW[4]      ; HEX7[4]     ; 4.574 ;       ;       ; 4.574 ;
; SW[4]      ; HEX7[5]     ; 4.590 ;       ;       ; 4.590 ;
; SW[5]      ; HEX6[0]     ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; SW[5]      ; HEX6[1]     ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[5]      ; HEX6[2]     ;       ; 4.588 ; 4.588 ;       ;
; SW[5]      ; HEX6[3]     ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; SW[5]      ; HEX6[4]     ; 4.777 ;       ;       ; 4.777 ;
; SW[5]      ; HEX6[5]     ; 4.624 ;       ;       ; 4.624 ;
; SW[5]      ; HEX6[6]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; SW[6]      ; HEX6[0]     ; 4.587 ; 4.587 ; 4.587 ; 4.587 ;
; SW[6]      ; HEX6[1]     ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW[6]      ; HEX6[2]     ; 4.738 ;       ;       ; 4.738 ;
; SW[6]      ; HEX6[3]     ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW[6]      ; HEX6[4]     ;       ; 4.900 ; 4.900 ;       ;
; SW[6]      ; HEX6[5]     ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; SW[6]      ; HEX6[6]     ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW[7]      ; HEX6[0]     ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; SW[7]      ; HEX6[1]     ; 4.506 ;       ;       ; 4.506 ;
; SW[7]      ; HEX6[2]     ; 4.508 ; 4.508 ; 4.508 ; 4.508 ;
; SW[7]      ; HEX6[3]     ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; SW[7]      ; HEX6[4]     ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; SW[7]      ; HEX6[5]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; SW[7]      ; HEX6[6]     ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; SW[8]      ; HEX6[0]     ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; SW[8]      ; HEX6[1]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[8]      ; HEX6[2]     ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; SW[8]      ; HEX6[3]     ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW[8]      ; HEX6[4]     ;       ; 4.833 ; 4.833 ;       ;
; SW[8]      ; HEX6[5]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; SW[8]      ; HEX6[6]     ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; SW[9]      ; HEX7[0]     ; 4.363 ;       ;       ; 4.363 ;
; SW[9]      ; HEX7[3]     ; 4.333 ;       ;       ; 4.333 ;
; SW[9]      ; HEX7[4]     ; 4.333 ;       ;       ; 4.333 ;
; SW[9]      ; HEX7[5]     ; 4.349 ;       ;       ; 4.349 ;
; SW[10]     ; HEX6[0]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; SW[10]     ; HEX6[1]     ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; SW[10]     ; HEX6[2]     ;       ; 4.016 ; 4.016 ;       ;
; SW[10]     ; HEX6[3]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; SW[10]     ; HEX6[4]     ; 4.205 ;       ;       ; 4.205 ;
; SW[10]     ; HEX6[5]     ; 4.052 ;       ;       ; 4.052 ;
; SW[10]     ; HEX6[6]     ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; SW[11]     ; HEX6[0]     ; 3.686 ; 3.686 ; 3.686 ; 3.686 ;
; SW[11]     ; HEX6[1]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[11]     ; HEX6[2]     ; 3.837 ;       ;       ; 3.837 ;
; SW[11]     ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[11]     ; HEX6[4]     ;       ; 3.999 ; 3.999 ;       ;
; SW[11]     ; HEX6[5]     ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; SW[11]     ; HEX6[6]     ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; SW[12]     ; HEX6[0]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[12]     ; HEX6[1]     ; 3.857 ;       ;       ; 3.857 ;
; SW[12]     ; HEX6[2]     ; 3.859 ; 3.859 ; 3.859 ; 3.859 ;
; SW[12]     ; HEX6[3]     ; 3.922 ; 3.922 ; 3.922 ; 3.922 ;
; SW[12]     ; HEX6[4]     ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; SW[12]     ; HEX6[5]     ; 3.882 ; 3.882 ; 3.882 ; 3.882 ;
; SW[12]     ; HEX6[6]     ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; SW[13]     ; HEX6[0]     ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; SW[13]     ; HEX6[1]     ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; SW[13]     ; HEX6[2]     ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; SW[13]     ; HEX6[3]     ; 6.492 ; 6.492 ; 6.492 ; 6.492 ;
; SW[13]     ; HEX6[4]     ;       ; 6.604 ; 6.604 ;       ;
; SW[13]     ; HEX6[5]     ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; SW[13]     ; HEX6[6]     ; 6.549 ; 6.549 ; 6.549 ; 6.549 ;
; SW[14]     ; HEX7[0]     ; 6.473 ;       ;       ; 6.473 ;
; SW[14]     ; HEX7[3]     ; 6.443 ;       ;       ; 6.443 ;
; SW[14]     ; HEX7[4]     ; 6.443 ;       ;       ; 6.443 ;
; SW[14]     ; HEX7[5]     ; 6.459 ;       ;       ; 6.459 ;
; SW[15]     ; HEX6[0]     ; 6.748 ; 6.748 ; 6.748 ; 6.748 ;
; SW[15]     ; HEX6[1]     ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; SW[15]     ; HEX6[2]     ; 6.895 ; 6.895 ; 6.895 ; 6.895 ;
; SW[15]     ; HEX6[3]     ; 6.958 ; 6.958 ; 6.958 ; 6.958 ;
; SW[15]     ; HEX6[4]     ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; SW[15]     ; HEX6[5]     ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; SW[15]     ; HEX6[6]     ; 7.030 ; 7.030 ; 7.030 ; 7.030 ;
; SW[15]     ; HEX7[0]     ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; SW[15]     ; HEX7[3]     ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; SW[15]     ; HEX7[4]     ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; SW[15]     ; HEX7[5]     ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; SW[16]     ; HEX6[0]     ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; SW[16]     ; HEX6[1]     ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; SW[16]     ; HEX6[2]     ; 6.790 ; 6.830 ; 6.830 ; 6.790 ;
; SW[16]     ; HEX6[3]     ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; SW[16]     ; HEX6[4]     ; 7.020 ; 6.952 ; 6.952 ; 7.020 ;
; SW[16]     ; HEX6[5]     ; 6.808 ; 6.808 ; 6.808 ; 6.808 ;
; SW[16]     ; HEX6[6]     ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; SW[16]     ; HEX7[0]     ; 6.579 ; 6.989 ; 6.989 ; 6.579 ;
; SW[16]     ; HEX7[3]     ; 6.549 ; 6.959 ; 6.959 ; 6.549 ;
; SW[16]     ; HEX7[4]     ; 6.549 ; 6.959 ; 6.959 ; 6.549 ;
; SW[16]     ; HEX7[5]     ; 6.565 ; 6.975 ; 6.975 ; 6.565 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+---------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                           ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -8.186    ; -1.823  ; N/A      ; N/A     ; -2.000              ;
;  Clock_50                       ; -1.223    ; -1.823  ; N/A      ; N/A     ; -1.380              ;
;  Clock_51                       ; -8.186    ; 0.215   ; N/A      ; N/A     ; -1.380              ;
;  SW[17]                         ; -5.526    ; -1.743  ; N/A      ; N/A     ; -2.000              ;
;  clk_div:inst9|clock_100Hz      ; -1.402    ; 0.239   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst9|clock_100Khz_reg ; -0.208    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst9|clock_100hz_reg  ; -0.069    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst9|clock_10Hz_reg   ; -0.238    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst9|clock_10Khz_reg  ; -0.209    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst9|clock_1Khz_reg   ; -0.069    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:inst9|clock_1Mhz_reg   ; -0.070    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                 ; -5024.249 ; -71.919 ; 0.0      ; 0.0     ; -1900.44            ;
;  Clock_50                       ; -9.688    ; -1.823  ; N/A      ; N/A     ; -18.380             ;
;  Clock_51                       ; -146.831  ; 0.000   ; N/A      ; N/A     ; -60.380             ;
;  SW[17]                         ; -4864.617 ; -70.096 ; N/A      ; N/A     ; -1787.680           ;
;  clk_div:inst9|clock_100Hz      ; -1.946    ; 0.000   ; N/A      ; N/A     ; -10.000             ;
;  clk_div:inst9|clock_100Khz_reg ; -0.256    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst9|clock_100hz_reg  ; -0.137    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst9|clock_10Hz_reg   ; -0.281    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst9|clock_10Khz_reg  ; -0.281    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst9|clock_1Khz_reg   ; -0.107    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:inst9|clock_1Mhz_reg   ; -0.105    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
+---------------------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; SW[*]     ; Clock_51                  ; 10.887 ; 10.887 ; Rise       ; Clock_51                  ;
;  SW[0]    ; Clock_51                  ; 5.877  ; 5.877  ; Rise       ; Clock_51                  ;
;  SW[1]    ; Clock_51                  ; 6.946  ; 6.946  ; Rise       ; Clock_51                  ;
;  SW[2]    ; Clock_51                  ; 7.054  ; 7.054  ; Rise       ; Clock_51                  ;
;  SW[3]    ; Clock_51                  ; 6.389  ; 6.389  ; Rise       ; Clock_51                  ;
;  SW[4]    ; Clock_51                  ; 5.408  ; 5.408  ; Rise       ; Clock_51                  ;
;  SW[5]    ; Clock_51                  ; 4.748  ; 4.748  ; Rise       ; Clock_51                  ;
;  SW[6]    ; Clock_51                  ; 6.320  ; 6.320  ; Rise       ; Clock_51                  ;
;  SW[7]    ; Clock_51                  ; 5.635  ; 5.635  ; Rise       ; Clock_51                  ;
;  SW[8]    ; Clock_51                  ; 6.097  ; 6.097  ; Rise       ; Clock_51                  ;
;  SW[9]    ; Clock_51                  ; 5.043  ; 5.043  ; Rise       ; Clock_51                  ;
;  SW[10]   ; Clock_51                  ; 3.744  ; 3.744  ; Rise       ; Clock_51                  ;
;  SW[11]   ; Clock_51                  ; 4.342  ; 4.342  ; Rise       ; Clock_51                  ;
;  SW[12]   ; Clock_51                  ; 4.306  ; 4.306  ; Rise       ; Clock_51                  ;
;  SW[13]   ; Clock_51                  ; 8.705  ; 8.705  ; Rise       ; Clock_51                  ;
;  SW[14]   ; Clock_51                  ; 8.260  ; 8.260  ; Rise       ; Clock_51                  ;
;  SW[15]   ; Clock_51                  ; 10.858 ; 10.858 ; Rise       ; Clock_51                  ;
;  SW[16]   ; Clock_51                  ; 10.887 ; 10.887 ; Rise       ; Clock_51                  ;
; SW[*]     ; SW[17]                    ; -0.694 ; -0.694 ; Rise       ; SW[17]                    ;
;  SW[5]    ; SW[17]                    ; -0.694 ; -0.694 ; Rise       ; SW[17]                    ;
;  SW[6]    ; SW[17]                    ; -0.746 ; -0.746 ; Rise       ; SW[17]                    ;
;  SW[7]    ; SW[17]                    ; -0.775 ; -0.775 ; Rise       ; SW[17]                    ;
;  SW[8]    ; SW[17]                    ; -0.858 ; -0.858 ; Rise       ; SW[17]                    ;
;  SW[9]    ; SW[17]                    ; -0.956 ; -0.956 ; Rise       ; SW[17]                    ;
; SW[*]     ; SW[17]                    ; 5.293  ; 5.293  ; Fall       ; SW[17]                    ;
;  SW[0]    ; SW[17]                    ; 5.293  ; 5.293  ; Fall       ; SW[17]                    ;
;  SW[1]    ; SW[17]                    ; 5.061  ; 5.061  ; Fall       ; SW[17]                    ;
;  SW[2]    ; SW[17]                    ; 4.837  ; 4.837  ; Fall       ; SW[17]                    ;
;  SW[3]    ; SW[17]                    ; 4.655  ; 4.655  ; Fall       ; SW[17]                    ;
;  SW[4]    ; SW[17]                    ; 0.364  ; 0.364  ; Fall       ; SW[17]                    ;
; KEY[*]    ; clk_div:inst9|clock_100Hz ; 5.692  ; 5.692  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[0]   ; clk_div:inst9|clock_100Hz ; 5.692  ; 5.692  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[1]   ; clk_div:inst9|clock_100Hz ; 4.920  ; 4.920  ; Rise       ; clk_div:inst9|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; SW[*]     ; Clock_51                  ; -1.038 ; -1.038 ; Rise       ; Clock_51                  ;
;  SW[0]    ; Clock_51                  ; -2.033 ; -2.033 ; Rise       ; Clock_51                  ;
;  SW[1]    ; Clock_51                  ; -2.354 ; -2.354 ; Rise       ; Clock_51                  ;
;  SW[2]    ; Clock_51                  ; -2.470 ; -2.470 ; Rise       ; Clock_51                  ;
;  SW[3]    ; Clock_51                  ; -2.251 ; -2.251 ; Rise       ; Clock_51                  ;
;  SW[4]    ; Clock_51                  ; -1.905 ; -1.905 ; Rise       ; Clock_51                  ;
;  SW[5]    ; Clock_51                  ; -1.610 ; -1.610 ; Rise       ; Clock_51                  ;
;  SW[6]    ; Clock_51                  ; -1.986 ; -1.986 ; Rise       ; Clock_51                  ;
;  SW[7]    ; Clock_51                  ; -1.792 ; -1.792 ; Rise       ; Clock_51                  ;
;  SW[8]    ; Clock_51                  ; -2.105 ; -2.105 ; Rise       ; Clock_51                  ;
;  SW[9]    ; Clock_51                  ; -1.664 ; -1.664 ; Rise       ; Clock_51                  ;
;  SW[10]   ; Clock_51                  ; -1.038 ; -1.038 ; Rise       ; Clock_51                  ;
;  SW[11]   ; Clock_51                  ; -1.085 ; -1.085 ; Rise       ; Clock_51                  ;
;  SW[12]   ; Clock_51                  ; -1.143 ; -1.143 ; Rise       ; Clock_51                  ;
;  SW[13]   ; Clock_51                  ; -3.876 ; -3.876 ; Rise       ; Clock_51                  ;
;  SW[14]   ; Clock_51                  ; -3.774 ; -3.774 ; Rise       ; Clock_51                  ;
;  SW[15]   ; Clock_51                  ; -3.250 ; -3.250 ; Rise       ; Clock_51                  ;
;  SW[16]   ; Clock_51                  ; -3.429 ; -3.429 ; Rise       ; Clock_51                  ;
; SW[*]     ; SW[17]                    ; 1.657  ; 1.657  ; Rise       ; SW[17]                    ;
;  SW[5]    ; SW[17]                    ; 1.283  ; 1.283  ; Rise       ; SW[17]                    ;
;  SW[6]    ; SW[17]                    ; 1.111  ; 1.111  ; Rise       ; SW[17]                    ;
;  SW[7]    ; SW[17]                    ; 1.290  ; 1.290  ; Rise       ; SW[17]                    ;
;  SW[8]    ; SW[17]                    ; 1.542  ; 1.542  ; Rise       ; SW[17]                    ;
;  SW[9]    ; SW[17]                    ; 1.657  ; 1.657  ; Rise       ; SW[17]                    ;
; SW[*]     ; SW[17]                    ; 2.331  ; 2.331  ; Fall       ; SW[17]                    ;
;  SW[0]    ; SW[17]                    ; 0.515  ; 0.515  ; Fall       ; SW[17]                    ;
;  SW[1]    ; SW[17]                    ; 0.439  ; 0.439  ; Fall       ; SW[17]                    ;
;  SW[2]    ; SW[17]                    ; 0.601  ; 0.601  ; Fall       ; SW[17]                    ;
;  SW[3]    ; SW[17]                    ; 1.876  ; 1.876  ; Fall       ; SW[17]                    ;
;  SW[4]    ; SW[17]                    ; 2.331  ; 2.331  ; Fall       ; SW[17]                    ;
; KEY[*]    ; clk_div:inst9|clock_100Hz ; -2.595 ; -2.595 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[0]   ; clk_div:inst9|clock_100Hz ; -2.930 ; -2.930 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  KEY[1]   ; clk_div:inst9|clock_100Hz ; -2.595 ; -2.595 ; Rise       ; clk_div:inst9|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; LEDR[*]      ; Clock_50                  ; 8.545  ; 8.545  ; Rise       ; Clock_50                  ;
;  LEDR[0]     ; Clock_50                  ; 8.545  ; 8.545  ; Rise       ; Clock_50                  ;
; LCD_DATA[*]  ; Clock_51                  ; 8.742  ; 8.742  ; Rise       ; Clock_51                  ;
;  LCD_DATA[0] ; Clock_51                  ; 7.426  ; 7.426  ; Rise       ; Clock_51                  ;
;  LCD_DATA[1] ; Clock_51                  ; 7.972  ; 7.972  ; Rise       ; Clock_51                  ;
;  LCD_DATA[2] ; Clock_51                  ; 8.742  ; 8.742  ; Rise       ; Clock_51                  ;
;  LCD_DATA[3] ; Clock_51                  ; 8.266  ; 8.266  ; Rise       ; Clock_51                  ;
;  LCD_DATA[4] ; Clock_51                  ; 7.512  ; 7.512  ; Rise       ; Clock_51                  ;
;  LCD_DATA[5] ; Clock_51                  ; 7.794  ; 7.794  ; Rise       ; Clock_51                  ;
;  LCD_DATA[6] ; Clock_51                  ; 7.727  ; 7.727  ; Rise       ; Clock_51                  ;
;  LCD_DATA[7] ; Clock_51                  ; 7.934  ; 7.934  ; Rise       ; Clock_51                  ;
; LCD_EN       ; Clock_51                  ; 7.560  ; 7.560  ; Rise       ; Clock_51                  ;
; LCD_RS       ; Clock_51                  ; 7.530  ; 7.530  ; Rise       ; Clock_51                  ;
; HEX0[*]      ; SW[17]                    ; 11.859 ; 11.859 ; Rise       ; SW[17]                    ;
;  HEX0[0]     ; SW[17]                    ; 11.859 ; 11.859 ; Rise       ; SW[17]                    ;
;  HEX0[1]     ; SW[17]                    ; 11.808 ; 11.808 ; Rise       ; SW[17]                    ;
;  HEX0[2]     ; SW[17]                    ; 11.833 ; 11.833 ; Rise       ; SW[17]                    ;
;  HEX0[3]     ; SW[17]                    ; 11.592 ; 11.592 ; Rise       ; SW[17]                    ;
;  HEX0[4]     ; SW[17]                    ; 11.592 ; 11.592 ; Rise       ; SW[17]                    ;
;  HEX0[5]     ; SW[17]                    ; 11.558 ; 11.558 ; Rise       ; SW[17]                    ;
;  HEX0[6]     ; SW[17]                    ; 11.584 ; 11.584 ; Rise       ; SW[17]                    ;
; HEX1[*]      ; SW[17]                    ; 11.260 ; 11.260 ; Rise       ; SW[17]                    ;
;  HEX1[0]     ; SW[17]                    ; 10.971 ; 10.971 ; Rise       ; SW[17]                    ;
;  HEX1[1]     ; SW[17]                    ; 11.260 ; 11.260 ; Rise       ; SW[17]                    ;
;  HEX1[2]     ; SW[17]                    ; 10.589 ; 10.589 ; Rise       ; SW[17]                    ;
;  HEX1[3]     ; SW[17]                    ; 11.044 ; 11.044 ; Rise       ; SW[17]                    ;
;  HEX1[4]     ; SW[17]                    ; 10.603 ; 10.603 ; Rise       ; SW[17]                    ;
;  HEX1[5]     ; SW[17]                    ; 10.690 ; 10.690 ; Rise       ; SW[17]                    ;
;  HEX1[6]     ; SW[17]                    ; 10.839 ; 10.839 ; Rise       ; SW[17]                    ;
; HEX2[*]      ; SW[17]                    ; 11.112 ; 11.112 ; Rise       ; SW[17]                    ;
;  HEX2[0]     ; SW[17]                    ; 10.992 ; 10.992 ; Rise       ; SW[17]                    ;
;  HEX2[1]     ; SW[17]                    ; 11.112 ; 11.112 ; Rise       ; SW[17]                    ;
;  HEX2[2]     ; SW[17]                    ; 10.802 ; 10.802 ; Rise       ; SW[17]                    ;
;  HEX2[3]     ; SW[17]                    ; 10.557 ; 10.557 ; Rise       ; SW[17]                    ;
;  HEX2[4]     ; SW[17]                    ; 11.015 ; 11.015 ; Rise       ; SW[17]                    ;
;  HEX2[5]     ; SW[17]                    ; 10.739 ; 10.739 ; Rise       ; SW[17]                    ;
;  HEX2[6]     ; SW[17]                    ; 11.005 ; 11.005 ; Rise       ; SW[17]                    ;
; HEX3[*]      ; SW[17]                    ; 11.094 ; 11.094 ; Rise       ; SW[17]                    ;
;  HEX3[0]     ; SW[17]                    ; 10.106 ; 10.106 ; Rise       ; SW[17]                    ;
;  HEX3[1]     ; SW[17]                    ; 10.168 ; 10.168 ; Rise       ; SW[17]                    ;
;  HEX3[2]     ; SW[17]                    ; 10.515 ; 10.515 ; Rise       ; SW[17]                    ;
;  HEX3[3]     ; SW[17]                    ; 10.744 ; 10.744 ; Rise       ; SW[17]                    ;
;  HEX3[4]     ; SW[17]                    ; 11.094 ; 11.094 ; Rise       ; SW[17]                    ;
;  HEX3[5]     ; SW[17]                    ; 9.756  ; 9.756  ; Rise       ; SW[17]                    ;
;  HEX3[6]     ; SW[17]                    ; 10.657 ; 10.657 ; Rise       ; SW[17]                    ;
; HEX4[*]      ; SW[17]                    ; 12.845 ; 12.845 ; Rise       ; SW[17]                    ;
;  HEX4[0]     ; SW[17]                    ; 12.324 ; 12.324 ; Rise       ; SW[17]                    ;
;  HEX4[1]     ; SW[17]                    ; 12.845 ; 12.845 ; Rise       ; SW[17]                    ;
;  HEX4[2]     ; SW[17]                    ; 12.845 ; 12.845 ; Rise       ; SW[17]                    ;
;  HEX4[3]     ; SW[17]                    ; 12.172 ; 12.172 ; Rise       ; SW[17]                    ;
;  HEX4[4]     ; SW[17]                    ; 12.192 ; 12.192 ; Rise       ; SW[17]                    ;
;  HEX4[6]     ; SW[17]                    ; 10.876 ; 10.876 ; Rise       ; SW[17]                    ;
; HEX5[*]      ; SW[17]                    ; 12.507 ; 12.507 ; Rise       ; SW[17]                    ;
;  HEX5[0]     ; SW[17]                    ; 11.851 ; 11.851 ; Rise       ; SW[17]                    ;
;  HEX5[1]     ; SW[17]                    ; 11.793 ; 11.793 ; Rise       ; SW[17]                    ;
;  HEX5[2]     ; SW[17]                    ; 11.730 ; 11.730 ; Rise       ; SW[17]                    ;
;  HEX5[3]     ; SW[17]                    ; 12.292 ; 12.292 ; Rise       ; SW[17]                    ;
;  HEX5[4]     ; SW[17]                    ; 12.507 ; 12.507 ; Rise       ; SW[17]                    ;
;  HEX5[5]     ; SW[17]                    ; 11.927 ; 11.927 ; Rise       ; SW[17]                    ;
;  HEX5[6]     ; SW[17]                    ; 11.648 ; 11.648 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 8.079  ; 8.079  ; Rise       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 8.079  ; 8.079  ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 8.079  ; 8.079  ; Fall       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 8.079  ; 8.079  ; Fall       ; SW[17]                    ;
; LEDG[*]      ; clk_div:inst9|clock_100Hz ; 8.883  ; 8.883  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDG[0]     ; clk_div:inst9|clock_100Hz ; 8.883  ; 8.883  ; Rise       ; clk_div:inst9|clock_100Hz ;
; LEDR[*]      ; clk_div:inst9|clock_100Hz ; 9.460  ; 9.460  ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDR[0]     ; clk_div:inst9|clock_100Hz ; 9.460  ; 9.460  ; Rise       ; clk_div:inst9|clock_100Hz ;
+--------------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; LEDR[*]      ; Clock_50                  ; 4.575 ; 4.575 ; Rise       ; Clock_50                  ;
;  LEDR[0]     ; Clock_50                  ; 4.575 ; 4.575 ; Rise       ; Clock_50                  ;
; LCD_DATA[*]  ; Clock_51                  ; 4.091 ; 4.091 ; Rise       ; Clock_51                  ;
;  LCD_DATA[0] ; Clock_51                  ; 4.091 ; 4.091 ; Rise       ; Clock_51                  ;
;  LCD_DATA[1] ; Clock_51                  ; 4.372 ; 4.372 ; Rise       ; Clock_51                  ;
;  LCD_DATA[2] ; Clock_51                  ; 4.839 ; 4.839 ; Rise       ; Clock_51                  ;
;  LCD_DATA[3] ; Clock_51                  ; 4.456 ; 4.456 ; Rise       ; Clock_51                  ;
;  LCD_DATA[4] ; Clock_51                  ; 4.113 ; 4.113 ; Rise       ; Clock_51                  ;
;  LCD_DATA[5] ; Clock_51                  ; 4.243 ; 4.243 ; Rise       ; Clock_51                  ;
;  LCD_DATA[6] ; Clock_51                  ; 4.238 ; 4.238 ; Rise       ; Clock_51                  ;
;  LCD_DATA[7] ; Clock_51                  ; 4.344 ; 4.344 ; Rise       ; Clock_51                  ;
; LCD_EN       ; Clock_51                  ; 4.144 ; 4.144 ; Rise       ; Clock_51                  ;
; LCD_RS       ; Clock_51                  ; 4.131 ; 4.131 ; Rise       ; Clock_51                  ;
; HEX0[*]      ; SW[17]                    ; 5.686 ; 5.686 ; Rise       ; SW[17]                    ;
;  HEX0[0]     ; SW[17]                    ; 5.834 ; 5.834 ; Rise       ; SW[17]                    ;
;  HEX0[1]     ; SW[17]                    ; 5.789 ; 5.789 ; Rise       ; SW[17]                    ;
;  HEX0[2]     ; SW[17]                    ; 5.810 ; 5.810 ; Rise       ; SW[17]                    ;
;  HEX0[3]     ; SW[17]                    ; 5.696 ; 5.696 ; Rise       ; SW[17]                    ;
;  HEX0[4]     ; SW[17]                    ; 5.697 ; 5.697 ; Rise       ; SW[17]                    ;
;  HEX0[5]     ; SW[17]                    ; 5.688 ; 5.688 ; Rise       ; SW[17]                    ;
;  HEX0[6]     ; SW[17]                    ; 5.686 ; 5.686 ; Rise       ; SW[17]                    ;
; HEX1[*]      ; SW[17]                    ; 5.432 ; 5.432 ; Rise       ; SW[17]                    ;
;  HEX1[0]     ; SW[17]                    ; 5.663 ; 5.663 ; Rise       ; SW[17]                    ;
;  HEX1[1]     ; SW[17]                    ; 5.784 ; 5.784 ; Rise       ; SW[17]                    ;
;  HEX1[2]     ; SW[17]                    ; 5.432 ; 5.432 ; Rise       ; SW[17]                    ;
;  HEX1[3]     ; SW[17]                    ; 5.632 ; 5.632 ; Rise       ; SW[17]                    ;
;  HEX1[4]     ; SW[17]                    ; 5.466 ; 5.466 ; Rise       ; SW[17]                    ;
;  HEX1[5]     ; SW[17]                    ; 5.476 ; 5.476 ; Rise       ; SW[17]                    ;
;  HEX1[6]     ; SW[17]                    ; 5.531 ; 5.531 ; Rise       ; SW[17]                    ;
; HEX2[*]      ; SW[17]                    ; 5.472 ; 5.472 ; Rise       ; SW[17]                    ;
;  HEX2[0]     ; SW[17]                    ; 5.618 ; 5.618 ; Rise       ; SW[17]                    ;
;  HEX2[1]     ; SW[17]                    ; 5.666 ; 5.666 ; Rise       ; SW[17]                    ;
;  HEX2[2]     ; SW[17]                    ; 5.577 ; 5.577 ; Rise       ; SW[17]                    ;
;  HEX2[3]     ; SW[17]                    ; 5.472 ; 5.472 ; Rise       ; SW[17]                    ;
;  HEX2[4]     ; SW[17]                    ; 5.622 ; 5.622 ; Rise       ; SW[17]                    ;
;  HEX2[5]     ; SW[17]                    ; 5.539 ; 5.539 ; Rise       ; SW[17]                    ;
;  HEX2[6]     ; SW[17]                    ; 5.623 ; 5.623 ; Rise       ; SW[17]                    ;
; HEX3[*]      ; SW[17]                    ; 5.054 ; 5.054 ; Rise       ; SW[17]                    ;
;  HEX3[0]     ; SW[17]                    ; 5.227 ; 5.227 ; Rise       ; SW[17]                    ;
;  HEX3[1]     ; SW[17]                    ; 5.263 ; 5.263 ; Rise       ; SW[17]                    ;
;  HEX3[2]     ; SW[17]                    ; 5.410 ; 5.410 ; Rise       ; SW[17]                    ;
;  HEX3[3]     ; SW[17]                    ; 5.481 ; 5.481 ; Rise       ; SW[17]                    ;
;  HEX3[4]     ; SW[17]                    ; 5.726 ; 5.726 ; Rise       ; SW[17]                    ;
;  HEX3[5]     ; SW[17]                    ; 5.054 ; 5.054 ; Rise       ; SW[17]                    ;
;  HEX3[6]     ; SW[17]                    ; 5.415 ; 5.415 ; Rise       ; SW[17]                    ;
; HEX4[*]      ; SW[17]                    ; 5.673 ; 5.673 ; Rise       ; SW[17]                    ;
;  HEX4[0]     ; SW[17]                    ; 6.266 ; 6.266 ; Rise       ; SW[17]                    ;
;  HEX4[1]     ; SW[17]                    ; 6.478 ; 6.478 ; Rise       ; SW[17]                    ;
;  HEX4[2]     ; SW[17]                    ; 6.478 ; 6.478 ; Rise       ; SW[17]                    ;
;  HEX4[3]     ; SW[17]                    ; 6.204 ; 6.204 ; Rise       ; SW[17]                    ;
;  HEX4[4]     ; SW[17]                    ; 6.224 ; 6.224 ; Rise       ; SW[17]                    ;
;  HEX4[6]     ; SW[17]                    ; 5.673 ; 5.673 ; Rise       ; SW[17]                    ;
; HEX5[*]      ; SW[17]                    ; 5.672 ; 5.672 ; Rise       ; SW[17]                    ;
;  HEX5[0]     ; SW[17]                    ; 5.747 ; 5.747 ; Rise       ; SW[17]                    ;
;  HEX5[1]     ; SW[17]                    ; 5.694 ; 5.694 ; Rise       ; SW[17]                    ;
;  HEX5[2]     ; SW[17]                    ; 5.672 ; 5.672 ; Rise       ; SW[17]                    ;
;  HEX5[3]     ; SW[17]                    ; 5.934 ; 5.934 ; Rise       ; SW[17]                    ;
;  HEX5[4]     ; SW[17]                    ; 5.993 ; 5.993 ; Rise       ; SW[17]                    ;
;  HEX5[5]     ; SW[17]                    ; 5.950 ; 5.950 ; Rise       ; SW[17]                    ;
;  HEX5[6]     ; SW[17]                    ; 5.839 ; 5.839 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 4.215 ; 4.215 ; Rise       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 4.215 ; 4.215 ; Rise       ; SW[17]                    ;
; LEDR[*]      ; SW[17]                    ; 4.215 ; 4.215 ; Fall       ; SW[17]                    ;
;  LEDR[0]     ; SW[17]                    ; 4.215 ; 4.215 ; Fall       ; SW[17]                    ;
; LEDG[*]      ; clk_div:inst9|clock_100Hz ; 4.933 ; 4.933 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDG[0]     ; clk_div:inst9|clock_100Hz ; 4.933 ; 4.933 ; Rise       ; clk_div:inst9|clock_100Hz ;
; LEDR[*]      ; clk_div:inst9|clock_100Hz ; 4.949 ; 4.949 ; Rise       ; clk_div:inst9|clock_100Hz ;
;  LEDR[0]     ; clk_div:inst9|clock_100Hz ; 4.949 ; 4.949 ; Rise       ; clk_div:inst9|clock_100Hz ;
+--------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX6[0]     ; 9.886  ; 9.886  ; 9.886  ; 9.886  ;
; SW[0]      ; HEX6[1]     ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; SW[0]      ; HEX6[2]     ;        ; 10.235 ; 10.235 ;        ;
; SW[0]      ; HEX6[3]     ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; SW[0]      ; HEX6[4]     ; 10.540 ;        ;        ; 10.540 ;
; SW[0]      ; HEX6[5]     ; 10.269 ;        ;        ; 10.269 ;
; SW[0]      ; HEX6[6]     ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; SW[1]      ; HEX6[0]     ; 9.924  ; 9.924  ; 9.924  ; 9.924  ;
; SW[1]      ; HEX6[1]     ; 10.295 ; 10.295 ; 10.295 ; 10.295 ;
; SW[1]      ; HEX6[2]     ; 10.298 ;        ;        ; 10.298 ;
; SW[1]      ; HEX6[3]     ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; SW[1]      ; HEX6[4]     ;        ; 10.554 ; 10.554 ;        ;
; SW[1]      ; HEX6[5]     ; 10.290 ; 10.290 ; 10.290 ; 10.290 ;
; SW[1]      ; HEX6[6]     ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; SW[2]      ; HEX6[0]     ; 10.153 ; 10.153 ; 10.153 ; 10.153 ;
; SW[2]      ; HEX6[1]     ; 10.522 ;        ;        ; 10.522 ;
; SW[2]      ; HEX6[2]     ; 10.527 ; 10.527 ; 10.527 ; 10.527 ;
; SW[2]      ; HEX6[3]     ; 10.575 ; 10.575 ; 10.575 ; 10.575 ;
; SW[2]      ; HEX6[4]     ; 10.794 ; 10.794 ; 10.794 ; 10.794 ;
; SW[2]      ; HEX6[5]     ; 10.522 ; 10.522 ; 10.522 ; 10.522 ;
; SW[2]      ; HEX6[6]     ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; SW[3]      ; HEX6[0]     ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; SW[3]      ; HEX6[1]     ; 9.651  ; 9.651  ; 9.651  ; 9.651  ;
; SW[3]      ; HEX6[2]     ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; SW[3]      ; HEX6[3]     ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; SW[3]      ; HEX6[4]     ;        ; 9.924  ; 9.924  ;        ;
; SW[3]      ; HEX6[5]     ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; SW[3]      ; HEX6[6]     ; 9.872  ; 9.872  ; 9.872  ; 9.872  ;
; SW[4]      ; HEX7[0]     ; 8.952  ;        ;        ; 8.952  ;
; SW[4]      ; HEX7[3]     ; 8.922  ;        ;        ; 8.922  ;
; SW[4]      ; HEX7[4]     ; 8.922  ;        ;        ; 8.922  ;
; SW[4]      ; HEX7[5]     ; 8.936  ;        ;        ; 8.936  ;
; SW[5]      ; HEX6[0]     ; 8.757  ; 8.757  ; 8.757  ; 8.757  ;
; SW[5]      ; HEX6[1]     ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; SW[5]      ; HEX6[2]     ;        ; 9.106  ; 9.106  ;        ;
; SW[5]      ; HEX6[3]     ; 9.177  ; 9.177  ; 9.177  ; 9.177  ;
; SW[5]      ; HEX6[4]     ; 9.411  ;        ;        ; 9.411  ;
; SW[5]      ; HEX6[5]     ; 9.140  ;        ;        ; 9.140  ;
; SW[5]      ; HEX6[6]     ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; SW[6]      ; HEX6[0]     ; 9.298  ; 9.298  ; 9.298  ; 9.298  ;
; SW[6]      ; HEX6[1]     ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; SW[6]      ; HEX6[2]     ; 9.672  ;        ;        ; 9.672  ;
; SW[6]      ; HEX6[3]     ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; SW[6]      ; HEX6[4]     ;        ; 9.928  ; 9.928  ;        ;
; SW[6]      ; HEX6[5]     ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; SW[6]      ; HEX6[6]     ; 9.882  ; 9.882  ; 9.882  ; 9.882  ;
; SW[7]      ; HEX6[0]     ; 8.734  ; 8.734  ; 8.734  ; 8.734  ;
; SW[7]      ; HEX6[1]     ; 9.103  ;        ;        ; 9.103  ;
; SW[7]      ; HEX6[2]     ; 9.108  ; 9.108  ; 9.108  ; 9.108  ;
; SW[7]      ; HEX6[3]     ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; SW[7]      ; HEX6[4]     ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; SW[7]      ; HEX6[5]     ; 9.103  ; 9.103  ; 9.103  ; 9.103  ;
; SW[7]      ; HEX6[6]     ; 9.322  ; 9.322  ; 9.322  ; 9.322  ;
; SW[8]      ; HEX6[0]     ; 8.989  ; 8.989  ; 8.989  ; 8.989  ;
; SW[8]      ; HEX6[1]     ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; SW[8]      ; HEX6[2]     ; 9.364  ; 9.364  ; 9.364  ; 9.364  ;
; SW[8]      ; HEX6[3]     ; 9.412  ; 9.412  ; 9.412  ; 9.412  ;
; SW[8]      ; HEX6[4]     ;        ; 9.632  ; 9.632  ;        ;
; SW[8]      ; HEX6[5]     ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; SW[8]      ; HEX6[6]     ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; SW[9]      ; HEX7[0]     ; 8.587  ;        ;        ; 8.587  ;
; SW[9]      ; HEX7[3]     ; 8.557  ;        ;        ; 8.557  ;
; SW[9]      ; HEX7[4]     ; 8.557  ;        ;        ; 8.557  ;
; SW[9]      ; HEX7[5]     ; 8.571  ;        ;        ; 8.571  ;
; SW[10]     ; HEX6[0]     ; 7.753  ; 7.753  ; 7.753  ; 7.753  ;
; SW[10]     ; HEX6[1]     ; 8.126  ; 8.126  ; 8.126  ; 8.126  ;
; SW[10]     ; HEX6[2]     ;        ; 8.102  ; 8.102  ;        ;
; SW[10]     ; HEX6[3]     ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; SW[10]     ; HEX6[4]     ; 8.407  ;        ;        ; 8.407  ;
; SW[10]     ; HEX6[5]     ; 8.136  ;        ;        ; 8.136  ;
; SW[10]     ; HEX6[6]     ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[11]     ; HEX6[0]     ; 7.320  ; 7.320  ; 7.320  ; 7.320  ;
; SW[11]     ; HEX6[1]     ; 7.691  ; 7.691  ; 7.691  ; 7.691  ;
; SW[11]     ; HEX6[2]     ; 7.694  ;        ;        ; 7.694  ;
; SW[11]     ; HEX6[3]     ; 7.742  ; 7.742  ; 7.742  ; 7.742  ;
; SW[11]     ; HEX6[4]     ;        ; 7.950  ; 7.950  ;        ;
; SW[11]     ; HEX6[5]     ; 7.686  ; 7.686  ; 7.686  ; 7.686  ;
; SW[11]     ; HEX6[6]     ; 7.904  ; 7.904  ; 7.904  ; 7.904  ;
; SW[12]     ; HEX6[0]     ; 7.405  ; 7.405  ; 7.405  ; 7.405  ;
; SW[12]     ; HEX6[1]     ; 7.774  ;        ;        ; 7.774  ;
; SW[12]     ; HEX6[2]     ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; SW[12]     ; HEX6[3]     ; 7.827  ; 7.827  ; 7.827  ; 7.827  ;
; SW[12]     ; HEX6[4]     ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; SW[12]     ; HEX6[5]     ; 7.774  ; 7.774  ; 7.774  ; 7.774  ;
; SW[12]     ; HEX6[6]     ; 7.993  ; 7.993  ; 7.993  ; 7.993  ;
; SW[13]     ; HEX6[0]     ; 11.597 ; 11.597 ; 11.597 ; 11.597 ;
; SW[13]     ; HEX6[1]     ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[13]     ; HEX6[2]     ; 11.972 ; 11.972 ; 11.972 ; 11.972 ;
; SW[13]     ; HEX6[3]     ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW[13]     ; HEX6[4]     ;        ; 12.240 ; 12.240 ;        ;
; SW[13]     ; HEX6[5]     ; 11.970 ; 11.970 ; 11.970 ; 11.970 ;
; SW[13]     ; HEX6[6]     ; 12.188 ; 12.188 ; 12.188 ; 12.188 ;
; SW[14]     ; HEX7[0]     ; 11.804 ;        ;        ; 11.804 ;
; SW[14]     ; HEX7[3]     ; 11.774 ;        ;        ; 11.774 ;
; SW[14]     ; HEX7[4]     ; 11.774 ;        ;        ; 11.774 ;
; SW[14]     ; HEX7[5]     ; 11.788 ;        ;        ; 11.788 ;
; SW[15]     ; HEX6[0]     ; 12.848 ; 12.848 ; 12.848 ; 12.848 ;
; SW[15]     ; HEX6[1]     ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; SW[15]     ; HEX6[2]     ; 13.222 ; 13.222 ; 13.222 ; 13.222 ;
; SW[15]     ; HEX6[3]     ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; SW[15]     ; HEX6[4]     ; 13.489 ; 13.489 ; 13.489 ; 13.489 ;
; SW[15]     ; HEX6[5]     ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; SW[15]     ; HEX6[6]     ; 13.436 ; 13.436 ; 13.436 ; 13.436 ;
; SW[15]     ; HEX7[0]     ; 12.486 ; 12.486 ; 12.486 ; 12.486 ;
; SW[15]     ; HEX7[3]     ; 12.456 ; 12.456 ; 12.456 ; 12.456 ;
; SW[15]     ; HEX7[4]     ; 12.456 ; 12.456 ; 12.456 ; 12.456 ;
; SW[15]     ; HEX7[5]     ; 12.470 ; 12.470 ; 12.470 ; 12.470 ;
; SW[16]     ; HEX6[0]     ; 13.005 ; 13.005 ; 13.005 ; 13.005 ;
; SW[16]     ; HEX6[1]     ; 13.375 ; 13.375 ; 13.375 ; 13.375 ;
; SW[16]     ; HEX6[2]     ; 13.380 ; 13.380 ; 13.380 ; 13.380 ;
; SW[16]     ; HEX6[3]     ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; SW[16]     ; HEX6[4]     ; 13.648 ; 13.536 ; 13.536 ; 13.648 ;
; SW[16]     ; HEX6[5]     ; 13.378 ; 13.378 ; 13.378 ; 13.378 ;
; SW[16]     ; HEX6[6]     ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; SW[16]     ; HEX7[0]     ; 11.942 ; 12.873 ; 12.873 ; 11.942 ;
; SW[16]     ; HEX7[3]     ; 11.912 ; 12.843 ; 12.843 ; 11.912 ;
; SW[16]     ; HEX7[4]     ; 11.912 ; 12.843 ; 12.843 ; 11.912 ;
; SW[16]     ; HEX7[5]     ; 11.926 ; 12.857 ; 12.857 ; 11.926 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; SW[0]      ; HEX6[1]     ; 5.015 ; 5.015 ; 5.015 ; 5.015 ;
; SW[0]      ; HEX6[2]     ;       ; 5.011 ; 5.011 ;       ;
; SW[0]      ; HEX6[3]     ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[0]      ; HEX6[4]     ; 5.200 ;       ;       ; 5.200 ;
; SW[0]      ; HEX6[5]     ; 5.047 ;       ;       ; 5.047 ;
; SW[0]      ; HEX6[6]     ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; SW[1]      ; HEX6[0]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW[1]      ; HEX6[1]     ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; SW[1]      ; HEX6[2]     ; 5.106 ;       ;       ; 5.106 ;
; SW[1]      ; HEX6[3]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[1]      ; HEX6[4]     ;       ; 5.268 ; 5.268 ;       ;
; SW[1]      ; HEX6[5]     ; 5.124 ; 5.124 ; 5.124 ; 5.124 ;
; SW[1]      ; HEX6[6]     ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; SW[2]      ; HEX6[0]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; SW[2]      ; HEX6[1]     ; 5.184 ;       ;       ; 5.184 ;
; SW[2]      ; HEX6[2]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; SW[2]      ; HEX6[3]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[2]      ; HEX6[4]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[2]      ; HEX6[5]     ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; SW[2]      ; HEX6[6]     ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; SW[3]      ; HEX6[0]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[3]      ; HEX6[1]     ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; SW[3]      ; HEX6[2]     ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; SW[3]      ; HEX6[3]     ; 4.867 ; 4.867 ; 4.867 ; 4.867 ;
; SW[3]      ; HEX6[4]     ;       ; 4.979 ; 4.979 ;       ;
; SW[3]      ; HEX6[5]     ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; SW[3]      ; HEX6[6]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[4]      ; HEX7[0]     ; 4.604 ;       ;       ; 4.604 ;
; SW[4]      ; HEX7[3]     ; 4.574 ;       ;       ; 4.574 ;
; SW[4]      ; HEX7[4]     ; 4.574 ;       ;       ; 4.574 ;
; SW[4]      ; HEX7[5]     ; 4.590 ;       ;       ; 4.590 ;
; SW[5]      ; HEX6[0]     ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; SW[5]      ; HEX6[1]     ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[5]      ; HEX6[2]     ;       ; 4.588 ; 4.588 ;       ;
; SW[5]      ; HEX6[3]     ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; SW[5]      ; HEX6[4]     ; 4.777 ;       ;       ; 4.777 ;
; SW[5]      ; HEX6[5]     ; 4.624 ;       ;       ; 4.624 ;
; SW[5]      ; HEX6[6]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; SW[6]      ; HEX6[0]     ; 4.587 ; 4.587 ; 4.587 ; 4.587 ;
; SW[6]      ; HEX6[1]     ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW[6]      ; HEX6[2]     ; 4.738 ;       ;       ; 4.738 ;
; SW[6]      ; HEX6[3]     ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW[6]      ; HEX6[4]     ;       ; 4.900 ; 4.900 ;       ;
; SW[6]      ; HEX6[5]     ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; SW[6]      ; HEX6[6]     ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW[7]      ; HEX6[0]     ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; SW[7]      ; HEX6[1]     ; 4.506 ;       ;       ; 4.506 ;
; SW[7]      ; HEX6[2]     ; 4.508 ; 4.508 ; 4.508 ; 4.508 ;
; SW[7]      ; HEX6[3]     ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; SW[7]      ; HEX6[4]     ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; SW[7]      ; HEX6[5]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; SW[7]      ; HEX6[6]     ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; SW[8]      ; HEX6[0]     ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; SW[8]      ; HEX6[1]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[8]      ; HEX6[2]     ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; SW[8]      ; HEX6[3]     ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW[8]      ; HEX6[4]     ;       ; 4.833 ; 4.833 ;       ;
; SW[8]      ; HEX6[5]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; SW[8]      ; HEX6[6]     ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; SW[9]      ; HEX7[0]     ; 4.363 ;       ;       ; 4.363 ;
; SW[9]      ; HEX7[3]     ; 4.333 ;       ;       ; 4.333 ;
; SW[9]      ; HEX7[4]     ; 4.333 ;       ;       ; 4.333 ;
; SW[9]      ; HEX7[5]     ; 4.349 ;       ;       ; 4.349 ;
; SW[10]     ; HEX6[0]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; SW[10]     ; HEX6[1]     ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; SW[10]     ; HEX6[2]     ;       ; 4.016 ; 4.016 ;       ;
; SW[10]     ; HEX6[3]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; SW[10]     ; HEX6[4]     ; 4.205 ;       ;       ; 4.205 ;
; SW[10]     ; HEX6[5]     ; 4.052 ;       ;       ; 4.052 ;
; SW[10]     ; HEX6[6]     ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; SW[11]     ; HEX6[0]     ; 3.686 ; 3.686 ; 3.686 ; 3.686 ;
; SW[11]     ; HEX6[1]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[11]     ; HEX6[2]     ; 3.837 ;       ;       ; 3.837 ;
; SW[11]     ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[11]     ; HEX6[4]     ;       ; 3.999 ; 3.999 ;       ;
; SW[11]     ; HEX6[5]     ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; SW[11]     ; HEX6[6]     ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; SW[12]     ; HEX6[0]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[12]     ; HEX6[1]     ; 3.857 ;       ;       ; 3.857 ;
; SW[12]     ; HEX6[2]     ; 3.859 ; 3.859 ; 3.859 ; 3.859 ;
; SW[12]     ; HEX6[3]     ; 3.922 ; 3.922 ; 3.922 ; 3.922 ;
; SW[12]     ; HEX6[4]     ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; SW[12]     ; HEX6[5]     ; 3.882 ; 3.882 ; 3.882 ; 3.882 ;
; SW[12]     ; HEX6[6]     ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; SW[13]     ; HEX6[0]     ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; SW[13]     ; HEX6[1]     ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; SW[13]     ; HEX6[2]     ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; SW[13]     ; HEX6[3]     ; 6.492 ; 6.492 ; 6.492 ; 6.492 ;
; SW[13]     ; HEX6[4]     ;       ; 6.604 ; 6.604 ;       ;
; SW[13]     ; HEX6[5]     ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; SW[13]     ; HEX6[6]     ; 6.549 ; 6.549 ; 6.549 ; 6.549 ;
; SW[14]     ; HEX7[0]     ; 6.473 ;       ;       ; 6.473 ;
; SW[14]     ; HEX7[3]     ; 6.443 ;       ;       ; 6.443 ;
; SW[14]     ; HEX7[4]     ; 6.443 ;       ;       ; 6.443 ;
; SW[14]     ; HEX7[5]     ; 6.459 ;       ;       ; 6.459 ;
; SW[15]     ; HEX6[0]     ; 6.748 ; 6.748 ; 6.748 ; 6.748 ;
; SW[15]     ; HEX6[1]     ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; SW[15]     ; HEX6[2]     ; 6.895 ; 6.895 ; 6.895 ; 6.895 ;
; SW[15]     ; HEX6[3]     ; 6.958 ; 6.958 ; 6.958 ; 6.958 ;
; SW[15]     ; HEX6[4]     ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; SW[15]     ; HEX6[5]     ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; SW[15]     ; HEX6[6]     ; 7.030 ; 7.030 ; 7.030 ; 7.030 ;
; SW[15]     ; HEX7[0]     ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; SW[15]     ; HEX7[3]     ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; SW[15]     ; HEX7[4]     ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; SW[15]     ; HEX7[5]     ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; SW[16]     ; HEX6[0]     ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; SW[16]     ; HEX6[1]     ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; SW[16]     ; HEX6[2]     ; 6.790 ; 6.830 ; 6.830 ; 6.790 ;
; SW[16]     ; HEX6[3]     ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; SW[16]     ; HEX6[4]     ; 7.020 ; 6.952 ; 6.952 ; 7.020 ;
; SW[16]     ; HEX6[5]     ; 6.808 ; 6.808 ; 6.808 ; 6.808 ;
; SW[16]     ; HEX6[6]     ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; SW[16]     ; HEX7[0]     ; 6.579 ; 6.989 ; 6.989 ; 6.579 ;
; SW[16]     ; HEX7[3]     ; 6.549 ; 6.959 ; 6.959 ; 6.549 ;
; SW[16]     ; HEX7[4]     ; 6.549 ; 6.959 ; 6.959 ; 6.549 ;
; SW[16]     ; HEX7[5]     ; 6.565 ; 6.975 ; 6.975 ; 6.565 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_div:inst9|clock_1Khz_reg   ; clk_div:inst9|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_1Mhz_reg   ; clk_div:inst9|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_10Hz_reg   ; clk_div:inst9|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_10Khz_reg  ; clk_div:inst9|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100Hz      ; 14       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_1Khz_reg   ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_1Mhz_reg   ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_10Hz_reg   ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_10Khz_reg  ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_100hz_reg  ; Clock_50                       ; 2        ; 1        ; 0        ; 0        ;
; clk_div:inst9|clock_100Khz_reg ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; Clock_50                       ; Clock_50                       ; 86       ; 0        ; 0        ; 0        ;
; Clock_51                       ; Clock_51                       ; 3669     ; 0        ; 0        ; 0        ;
; SW[17]                         ; Clock_51                       ; 744      ; 372      ; 0        ; 0        ;
; clk_div:inst9|clock_100Hz      ; SW[17]                         ; 2059     ; 0        ; 0        ; 0        ;
; SW[17]                         ; SW[17]                         ; 8752     ; 64       ; 5056     ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_div:inst9|clock_1Khz_reg   ; clk_div:inst9|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_1Mhz_reg   ; clk_div:inst9|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_10Hz_reg   ; clk_div:inst9|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_10Khz_reg  ; clk_div:inst9|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_100Hz      ; clk_div:inst9|clock_100Hz      ; 14       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_100hz_reg  ; clk_div:inst9|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_100Khz_reg ; clk_div:inst9|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_1Khz_reg   ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_1Mhz_reg   ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_10Hz_reg   ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_10Khz_reg  ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; clk_div:inst9|clock_100hz_reg  ; Clock_50                       ; 2        ; 1        ; 0        ; 0        ;
; clk_div:inst9|clock_100Khz_reg ; Clock_50                       ; 1        ; 0        ; 0        ; 0        ;
; Clock_50                       ; Clock_50                       ; 86       ; 0        ; 0        ; 0        ;
; Clock_51                       ; Clock_51                       ; 3669     ; 0        ; 0        ; 0        ;
; SW[17]                         ; Clock_51                       ; 744      ; 372      ; 0        ; 0        ;
; clk_div:inst9|clock_100Hz      ; SW[17]                         ; 2059     ; 0        ; 0        ; 0        ;
; SW[17]                         ; SW[17]                         ; 8752     ; 64       ; 5056     ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 392   ; 392  ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 284   ; 284  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 29 17:19:15 2015
Info: Command: quartus_sta LPM -c LPM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LPM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
    Info (332105): create_clock -period 1.000 -name clk_div:inst9|clock_100Hz clk_div:inst9|clock_100Hz
    Info (332105): create_clock -period 1.000 -name Clock_50 Clock_50
    Info (332105): create_clock -period 1.000 -name clk_div:inst9|clock_1Khz_reg clk_div:inst9|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:inst9|clock_10Khz_reg clk_div:inst9|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:inst9|clock_100Khz_reg clk_div:inst9|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:inst9|clock_1Mhz_reg clk_div:inst9|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:inst9|clock_10Hz_reg clk_div:inst9|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:inst9|clock_100hz_reg clk_div:inst9|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name Clock_51 Clock_51
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst13|LPM_MUX_component|auto_generated|result_node[0]  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.186      -146.831 Clock_51 
    Info (332119):    -5.526     -4864.617 SW[17] 
    Info (332119):    -1.402        -1.946 clk_div:inst9|clock_100Hz 
    Info (332119):    -1.223        -9.688 Clock_50 
    Info (332119):    -0.238        -0.281 clk_div:inst9|clock_10Hz_reg 
    Info (332119):    -0.209        -0.281 clk_div:inst9|clock_10Khz_reg 
    Info (332119):    -0.208        -0.256 clk_div:inst9|clock_100Khz_reg 
    Info (332119):    -0.070        -0.105 clk_div:inst9|clock_1Mhz_reg 
    Info (332119):    -0.069        -0.137 clk_div:inst9|clock_100hz_reg 
    Info (332119):    -0.069        -0.107 clk_div:inst9|clock_1Khz_reg 
Info (332146): Worst-case hold slack is -1.823
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.823        -1.823 Clock_50 
    Info (332119):    -1.743       -70.096 SW[17] 
    Info (332119):     0.391         0.000 Clock_51 
    Info (332119):     0.391         0.000 clk_div:inst9|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:inst9|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:inst9|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:inst9|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:inst9|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:inst9|clock_1Mhz_reg 
    Info (332119):     0.523         0.000 clk_div:inst9|clock_100Hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1787.680 SW[17] 
    Info (332119):    -1.380       -60.380 Clock_51 
    Info (332119):    -1.380       -18.380 Clock_50 
    Info (332119):    -0.500       -10.000 clk_div:inst9|clock_100Hz 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst13|LPM_MUX_component|auto_generated|result_node[0]  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.355       -43.450 Clock_51 
    Info (332119):    -2.233     -1732.082 SW[17] 
    Info (332119):    -0.374        -0.374 clk_div:inst9|clock_100Hz 
    Info (332119):    -0.083        -0.581 Clock_50 
    Info (332119):     0.432         0.000 clk_div:inst9|clock_10Hz_reg 
    Info (332119):     0.439         0.000 clk_div:inst9|clock_100Khz_reg 
    Info (332119):     0.439         0.000 clk_div:inst9|clock_10Khz_reg 
    Info (332119):     0.504         0.000 clk_div:inst9|clock_1Khz_reg 
    Info (332119):     0.504         0.000 clk_div:inst9|clock_1Mhz_reg 
    Info (332119):     0.508         0.000 clk_div:inst9|clock_100hz_reg 
Info (332146): Worst-case hold slack is -1.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.264        -1.311 Clock_50 
    Info (332119):    -0.900       -56.246 SW[17] 
    Info (332119):     0.215         0.000 Clock_51 
    Info (332119):     0.215         0.000 clk_div:inst9|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:inst9|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:inst9|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:inst9|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:inst9|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:inst9|clock_1Mhz_reg 
    Info (332119):     0.239         0.000 clk_div:inst9|clock_100Hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1787.680 SW[17] 
    Info (332119):    -1.380       -60.380 Clock_51 
    Info (332119):    -1.380       -18.380 Clock_50 
    Info (332119):    -0.500       -10.000 clk_div:inst9|clock_100Hz 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:inst9|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 468 megabytes
    Info: Processing ended: Thu Oct 29 17:19:17 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


