Flow report for a2dv2
Wed Sep 20 00:53:39 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Wed Sep 20 00:53:28 2017       ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                      ; a2dv2                                       ;
; Top-level Entity Name              ; a2dv2                                       ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 9,224 / 114,480 ( 8 % )                     ;
;     Total combinational functions  ; 7,408 / 114,480 ( 6 % )                     ;
;     Dedicated logic registers      ; 5,803 / 114,480 ( 5 % )                     ;
; Total registers                    ; 5803                                        ;
; Total pins                         ; 431 / 529 ( 81 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 48,400 / 3,981,312 ( 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 96 / 532 ( 18 % )                           ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 09/20/2017 00:50:40 ;
; Main task         ; Compilation         ;
; Revision Name     ; a2dv2               ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                              ;
+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+---------------------+
; Assignment Name                     ; Value                                                                                                                                                               ; Default Value ; Entity Name ; Section Id          ;
+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+---------------------+
; COMPILER_SIGNATURE_ID               ; 88398803683689.150589024010360                                                                                                                                      ; --            ; --          ; --                  ;
; EDA_OUTPUT_DATA_FORMAT              ; None                                                                                                                                                                ; --            ; --          ; eda_simulation      ;
; ENABLE_SIGNALTAP                    ; On                                                                                                                                                                  ; --            ; --          ; --                  ;
; MAX_CORE_JUNCTION_TEMP              ; 85                                                                                                                                                                  ; --            ; --          ; --                  ;
; MIN_CORE_JUNCTION_TEMP              ; 0                                                                                                                                                                   ; --            ; --          ; --                  ;
; MISC_FILE                           ; sram_access/synthesis/../sram_access.cmp                                                                                                                            ; --            ; --          ; --                  ;
; MISC_FILE                           ; sram_access/synthesis/../../sram_access.qsys                                                                                                                        ; --            ; --          ; --                  ;
; MISC_FILE                           ; CIC/synthesis/../CIC.cmp                                                                                                                                            ; --            ; --          ; --                  ;
; MISC_FILE                           ; CIC/synthesis/../../CIC.qsys                                                                                                                                        ; --            ; --          ; --                  ;
; MISC_FILE                           ; a2d_data_a.bsf                                                                                                                                                      ; --            ; --          ; --                  ;
; MISC_FILE                           ; a2d_data_a_inst.v                                                                                                                                                   ; --            ; --          ; --                  ;
; MISC_FILE                           ; a2d_data_a_bb.v                                                                                                                                                     ; --            ; --          ; --                  ;
; MISC_FILE                           ; a2d_data_a.inc                                                                                                                                                      ; --            ; --          ; --                  ;
; MISC_FILE                           ; a2d_data_a.cmp                                                                                                                                                      ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP.cmp                                                                                                                                                          ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/dspba_library_package.vhd                                                                                                                                ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/dspba_library.vhd                                                                                                                                        ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/auk_dspip_math_pkg_hpfir.vhd                                                                                                                             ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/auk_dspip_lib_pkg_hpfir.vhd                                                                                                                              ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/auk_dspip_avalon_streaming_controller_hpfir.vhd                                                                                                          ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/auk_dspip_avalon_streaming_sink_hpfir.vhd                                                                                                                ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/auk_dspip_avalon_streaming_source_hpfir.vhd                                                                                                              ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/auk_dspip_roundsat_hpfir.vhd                                                                                                                             ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/altera_avalon_sc_fifo.v                                                                                                                                  ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_rtl_core.vhd                                                                                                                                      ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_ast.vhd                                                                                                                                           ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP.vhd                                                                                                                                               ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_nativelink.tcl                                                                                                                                    ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_msim.tcl                                                                                                                                          ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_tb.vhd                                                                                                                                            ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_mlab.m                                                                                                                                            ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_model.m                                                                                                                                           ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_coef_int.txt                                                                                                                                      ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_input.txt                                                                                                                                         ; --            ; --          ; --                  ;
; MISC_FILE                           ; fir_IP_sim/fir_IP_param.txt                                                                                                                                         ; --            ; --          ; --                  ;
; MISC_FILE                           ; PLL_200MHz_inst.v                                                                                                                                                   ; --            ; --          ; --                  ;
; MISC_FILE                           ; PLL_200MHz_bb.v                                                                                                                                                     ; --            ; --          ; --                  ;
; MISC_FILE                           ; PLL_200MHz.inc                                                                                                                                                      ; --            ; --          ; --                  ;
; MISC_FILE                           ; PLL_200MHz.cmp                                                                                                                                                      ; --            ; --          ; --                  ;
; MISC_FILE                           ; PLL_200MHz.ppf                                                                                                                                                      ; --            ; --          ; --                  ;
; MISC_FILE                           ; PLL_200MHz_syn.v                                                                                                                                                    ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_delta_control.bsf                                                                                                                                               ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_delta_control_inst.v                                                                                                                                            ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_delta_control_bb.v                                                                                                                                              ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_delta_control.inc                                                                                                                                               ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_delta_control.cmp                                                                                                                                               ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_delta_control_syn.v                                                                                                                                             ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_buffer_tap.bsf                                                                                                                                                  ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_buffer_tap_inst.v                                                                                                                                               ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_buffer_tap_bb.v                                                                                                                                                 ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_buffer_tap.inc                                                                                                                                                  ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_buffer_tap.cmp                                                                                                                                                  ; --            ; --          ; --                  ;
; MISC_FILE                           ; ROM_buffer_tap_syn.v                                                                                                                                                ; --            ; --          ; --                  ;
; MISC_FILE                           ; FIFO_inst.v                                                                                                                                                         ; --            ; --          ; --                  ;
; MISC_FILE                           ; FIFO_bb.v                                                                                                                                                           ; --            ; --          ; --                  ;
; MISC_FILE                           ; FIFO.inc                                                                                                                                                            ; --            ; --          ; --                  ;
; MISC_FILE                           ; FIFO.cmp                                                                                                                                                            ; --            ; --          ; --                  ;
; MISC_FILE                           ; FIFO_syn.v                                                                                                                                                          ; --            ; --          ; --                  ;
; MISC_FILE                           ; SRAM_offset_inst.v                                                                                                                                                  ; --            ; --          ; --                  ;
; MISC_FILE                           ; SRAM_offset_bb.v                                                                                                                                                    ; --            ; --          ; --                  ;
; MISC_FILE                           ; SRAM_offset.inc                                                                                                                                                     ; --            ; --          ; --                  ;
; MISC_FILE                           ; SRAM_offset.cmp                                                                                                                                                     ; --            ; --          ; --                  ;
; NUM_PARALLEL_PROCESSORS             ; All                                                                                                                                                                 ; --            ; --          ; --                  ;
; PARTITION_COLOR                     ; 16764057                                                                                                                                                            ; --            ; --          ; Top                 ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; PLACEMENT_AND_ROUTING                                                                                                                                               ; --            ; --          ; Top                 ;
; PARTITION_NETLIST_TYPE              ; SOURCE                                                                                                                                                              ; --            ; --          ; Top                 ;
; POWER_BOARD_THERMAL_MODEL           ; None (CONSERVATIVE)                                                                                                                                                 ; --            ; --          ; --                  ;
; POWER_PRESET_COOLING_SOLUTION       ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                               ; --            ; --          ; --                  ;
; SLD_FILE                            ; sram_access/synthesis/sram_access.debuginfo                                                                                                                         ; --            ; --          ; --                  ;
; SLD_FILE                            ; CIC/synthesis/CIC.debuginfo                                                                                                                                         ; --            ; --          ; --                  ;
; SLD_FILE                            ; db/stp3_auto_stripped.stp                                                                                                                                           ; --            ; --          ; --                  ;
; SLD_INFO                            ; QSYS_NAME CIC HAS_SOPCINFO 1 GENERATION_ID 1505890069                                                                                                               ; --            ; CIC         ; --                  ;
; SLD_INFO                            ; QSYS_NAME sram_access HAS_SOPCINFO 1 GENERATION_ID 1505033991                                                                                                       ; --            ; sram_access ; --                  ;
; SLD_NODE_CREATOR_ID                 ; 110                                                                                                                                                                 ; --            ; --          ; temp                ;
; SLD_NODE_CREATOR_ID                 ; 110                                                                                                                                                                 ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_ENTITY_NAME                ; sld_signaltap                                                                                                                                                       ; --            ; --          ; temp                ;
; SLD_NODE_ENTITY_NAME                ; sld_signaltap                                                                                                                                                       ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                                             ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_DATA_BITS=41                                                                                                                                                    ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_BITS=41                                                                                                                                                 ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_BITS=41                                                                                                                                       ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_INFO=805334540                                                                                                                                             ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_POWER_UP_TRIGGER=0                                                                                                                                              ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK=000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK_LENGTH=144                                                                                                                                       ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                       ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SEGMENT_SIZE=128                                                                                                                                                ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                          ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                      ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_BITS=11                                                                                                                                                   ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_BUFFER_FULL_STOP=1                                                                                                                                              ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                        ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INCREMENTAL_ROUTING=1                                                                                                                                           ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL=1                                                                                                                                                 ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SAMPLE_DEPTH=128                                                                                                                                                ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                            ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_PIPELINE=0                                                                                                                                              ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_RAM_PIPELINE=0                                                                                                                                                  ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_COUNTER_PIPELINE=0                                                                                                                                              ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                        ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                       ; --            ; --          ; temp                ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                                             ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_DATA_BITS=21                                                                                                                                                    ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_BITS=21                                                                                                                                                 ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_BITS=21                                                                                                                                       ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_INFO=805334537                                                                                                                                             ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_POWER_UP_TRIGGER=0                                                                                                                                              ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK=000000000000000000000000000000000000000000000000000000000000000000000000000000000000000                                                          ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK_LENGTH=87                                                                                                                                        ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                       ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SEGMENT_SIZE=1024                                                                                                                                               ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                          ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                      ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_BITS=11                                                                                                                                                   ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_BUFFER_FULL_STOP=1                                                                                                                                              ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                        ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INCREMENTAL_ROUTING=1                                                                                                                                           ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL=1                                                                                                                                                 ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SAMPLE_DEPTH=1024                                                                                                                                               ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                            ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_PIPELINE=0                                                                                                                                              ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_RAM_PIPELINE=0                                                                                                                                                  ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_COUNTER_PIPELINE=0                                                                                                                                              ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                        ; --            ; --          ; CIC_20output_20only ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                       ; --            ; --          ; CIC_20output_20only ;
; SOPCINFO_FILE                       ; sram_access/synthesis/../../sram_access.sopcinfo                                                                                                                    ; --            ; --          ; --                  ;
; SOPCINFO_FILE                       ; CIC/synthesis/../../CIC.sopcinfo                                                                                                                                    ; --            ; --          ; --                  ;
; SPD_FILE                            ; fir_IP.spd                                                                                                                                                          ; --            ; --          ; --                  ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                                                                                                  ; --            ; --          ; --                  ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                                                                                                  ; --            ; --          ; --                  ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                                                                                                  ; --            ; --          ; --                  ;
; USE_SIGNALTAP_FILE                  ; stp3.stp                                                                                                                                                            ; --            ; --          ; --                  ;
+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:01:26     ; 1.0                     ; 1098 MB             ; 00:01:48                           ;
; Fitter                    ; 00:01:06     ; 1.1                     ; 1985 MB             ; 00:01:33                           ;
; Assembler                 ; 00:00:05     ; 1.0                     ; 798 MB              ; 00:00:05                           ;
; TimeQuest Timing Analyzer ; 00:00:09     ; 1.4                     ; 1039 MB             ; 00:00:11                           ;
; Total                     ; 00:02:46     ; --                      ; --                  ; 00:03:37                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; ENS12198         ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; ENS12198         ; Windows 7 ; 6.1        ; x86_64         ;
; Assembler                 ; ENS12198         ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; ENS12198         ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off a2dv2 -c a2dv2
quartus_fit --read_settings_files=off --write_settings_files=off a2dv2 -c a2dv2
quartus_asm --read_settings_files=off --write_settings_files=off a2dv2 -c a2dv2
quartus_sta a2dv2 -c a2dv2



