Classic Timing Analyzer report for Synco
Thu Nov 01 16:52:05 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'Clk100M'
  6. Clock Setup: 'PIO_nWR'
  7. Clock Hold: 'Clk100M'
  8. Clock Hold: 'PIO_nWR'
  9. tsu
 10. tco
 11. tpd
 12. th
 13. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+----------------------------------+-------------------------------+------------+----------+--------------+
; Type                         ; Slack    ; Required Time                     ; Actual Time                                    ; From                             ; To                            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+----------------------------------+-------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A      ; None                              ; 4.470 ns                                       ; PIO_DAT[3]                       ; Sync_Len:synco|SL_LoadReg[16] ; --         ; Clk100M  ; 0            ;
; Worst-case tco               ; N/A      ; None                              ; 10.552 ns                                      ; ManchEncode:mancho|reg[2]        ; TestOut1[2]                   ; Clk100M    ; --       ; 0            ;
; Worst-case tpd               ; N/A      ; None                              ; 6.227 ns                                       ; PIO_nRD                          ; PIO_DAT[0]                    ; --         ; --       ; 0            ;
; Worst-case th                ; N/A      ; None                              ; 2.537 ns                                       ; PIO_nWR                          ; PIO_Interface:pio|rPIO_nWR    ; --         ; Clk100M  ; 0            ;
; Clock Setup: 'Clk100M'       ; 2.129 ns ; 100.00 MHz ( period = 10.000 ns ) ; 174.16 MHz ( period = 5.742 ns )               ; ManchEncode:mancho|ShiftBits[39] ; ManchEncode:mancho|ManchOut1  ; Clk100M    ; Clk100M  ; 0            ;
; Clock Setup: 'PIO_nWR'       ; 8.265 ns ; 100.00 MHz ( period = 10.000 ns ) ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; PIO_Interface:pio|ModeReg[0]     ; PIO_Interface:pio|ModeReg[0]  ; PIO_nWR    ; PIO_nWR  ; 0            ;
; Clock Hold: 'Clk100M'        ; 0.886 ns ; 100.00 MHz ( period = 10.000 ns ) ; N/A                                            ; ManchEncode:mancho|rrDV_RTS      ; ManchEncode:mancho|reg[9]     ; Clk100M    ; Clk100M  ; 0            ;
; Clock Hold: 'PIO_nWR'        ; 1.389 ns ; 100.00 MHz ( period = 10.000 ns ) ; N/A                                            ; PIO_Interface:pio|ModeReg[0]     ; PIO_Interface:pio|ModeReg[0]  ; PIO_nWR    ; PIO_nWR  ; 0            ;
; Total number of failed paths ;          ;                                   ;                                                ;                                  ;                               ;            ;          ; 0            ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+----------------------------------+-------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                  ;
+-------------------------------------------------------+--------------------+------+---------+-------------+
; Option                                                ; Setting            ; From ; To      ; Entity Name ;
+-------------------------------------------------------+--------------------+------+---------+-------------+
; Device Name                                           ; EPM570T144C3       ;      ;         ;             ;
; Timing Models                                         ; Final              ;      ;         ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;         ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;         ;             ;
; Cut off read during write signal paths                ; On                 ;      ;         ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;         ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;         ;             ;
; fmax Requirement                                      ; 100 MHz            ;      ;         ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;         ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;         ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;         ;             ;
; Enable Clock Latency                                  ; Off                ;      ;         ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;         ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;         ;             ;
; Number of paths to report                             ; 200                ;      ;         ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;         ;             ;
; Use Fast Timing Models                                ; Off                ;      ;         ;             ;
; Report IO Paths Separately                            ; Off                ;      ;         ;             ;
; Clock Settings                                        ; Clk100M            ;      ; Clk100M ;             ;
+-------------------------------------------------------+--------------------+------+---------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk100M         ; Clk100M            ; User Pin ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; PIO_nWR         ;                    ; User Pin ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk100M'                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                             ; To                             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 2.129 ns                                ; 174.16 MHz ( period = 5.742 ns )                    ; ManchEncode:mancho|ShiftBits[39] ; ManchEncode:mancho|ManchOut1   ; Clk100M    ; Clk100M  ; 5.000 ns                    ; 3.302 ns                  ; 1.173 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.136 ns                                ; 170.53 MHz ( period = 5.864 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.421 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.200 ns                                ; 172.41 MHz ( period = 5.800 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.357 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.206 ns                                ; 172.59 MHz ( period = 5.794 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.351 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.209 ns                                ; 172.68 MHz ( period = 5.791 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.348 ns                ;
; 4.235 ns                                ; 173.46 MHz ( period = 5.765 ns )                    ; Sync_Len:synco|SL_LoadReg[9]     ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.322 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.244 ns                                ; 173.73 MHz ( period = 5.756 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.313 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.270 ns                                ; 174.52 MHz ( period = 5.730 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.287 ns                ;
; 4.299 ns                                ; 175.41 MHz ( period = 5.701 ns )                    ; Sync_Len:synco|SL_LoadReg[3]     ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.258 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.301 ns                                ; 175.47 MHz ( period = 5.699 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.256 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.314 ns                                ; 175.87 MHz ( period = 5.686 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.243 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.330 ns                                ; 176.37 MHz ( period = 5.670 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.227 ns                ;
; 4.343 ns                                ; 176.77 MHz ( period = 5.657 ns )                    ; Sync_Len:synco|SL_LoadReg[15]    ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.214 ns                ;
; 4.350 ns                                ; 176.99 MHz ( period = 5.650 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.207 ns                ;
; 4.350 ns                                ; 176.99 MHz ( period = 5.650 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.207 ns                ;
; 4.350 ns                                ; 176.99 MHz ( period = 5.650 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.207 ns                ;
; 4.350 ns                                ; 176.99 MHz ( period = 5.650 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.207 ns                ;
; 4.350 ns                                ; 176.99 MHz ( period = 5.650 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.207 ns                ;
; 4.350 ns                                ; 176.99 MHz ( period = 5.650 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.207 ns                ;
; 4.350 ns                                ; 176.99 MHz ( period = 5.650 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.207 ns                ;
; 4.350 ns                                ; 176.99 MHz ( period = 5.650 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.207 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.371 ns                                ; 177.65 MHz ( period = 5.629 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.186 ns                ;
; 4.379 ns                                ; 177.90 MHz ( period = 5.621 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.178 ns                ;
; 4.379 ns                                ; 177.90 MHz ( period = 5.621 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.178 ns                ;
; 4.379 ns                                ; 177.90 MHz ( period = 5.621 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.178 ns                ;
; 4.379 ns                                ; 177.90 MHz ( period = 5.621 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.178 ns                ;
; 4.391 ns                                ; 178.28 MHz ( period = 5.609 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.166 ns                ;
; 4.391 ns                                ; 178.28 MHz ( period = 5.609 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.166 ns                ;
; 4.391 ns                                ; 178.28 MHz ( period = 5.609 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.166 ns                ;
; 4.391 ns                                ; 178.28 MHz ( period = 5.609 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.166 ns                ;
; 4.391 ns                                ; 178.28 MHz ( period = 5.609 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.166 ns                ;
; 4.391 ns                                ; 178.28 MHz ( period = 5.609 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.166 ns                ;
; 4.391 ns                                ; 178.28 MHz ( period = 5.609 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.166 ns                ;
; 4.391 ns                                ; 178.28 MHz ( period = 5.609 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.166 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.400 ns                                ; 178.57 MHz ( period = 5.600 ns )                    ; Sync_Len:synco|SL_LoadReg[1]     ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.157 ns                ;
; 4.420 ns                                ; 179.21 MHz ( period = 5.580 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.137 ns                ;
; 4.420 ns                                ; 179.21 MHz ( period = 5.580 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.137 ns                ;
; 4.420 ns                                ; 179.21 MHz ( period = 5.580 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.137 ns                ;
; 4.420 ns                                ; 179.21 MHz ( period = 5.580 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.137 ns                ;
; 4.429 ns                                ; 179.50 MHz ( period = 5.571 ns )                    ; Sync_Len:synco|SL_LoadReg[13]    ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.128 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.440 ns                                ; 179.86 MHz ( period = 5.560 ns )                    ; Sync_Len:synco|SLCntr[1]         ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.117 ns                ;
; 4.523 ns                                ; 182.58 MHz ( period = 5.477 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.034 ns                ;
; 4.523 ns                                ; 182.58 MHz ( period = 5.477 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.034 ns                ;
; 4.523 ns                                ; 182.58 MHz ( period = 5.477 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.034 ns                ;
; 4.523 ns                                ; 182.58 MHz ( period = 5.477 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.034 ns                ;
; 4.523 ns                                ; 182.58 MHz ( period = 5.477 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.034 ns                ;
; 4.523 ns                                ; 182.58 MHz ( period = 5.477 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.034 ns                ;
; 4.523 ns                                ; 182.58 MHz ( period = 5.477 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.034 ns                ;
; 4.523 ns                                ; 182.58 MHz ( period = 5.477 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.034 ns                ;
; 4.552 ns                                ; 183.55 MHz ( period = 5.448 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.005 ns                ;
; 4.552 ns                                ; 183.55 MHz ( period = 5.448 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.005 ns                ;
; 4.552 ns                                ; 183.55 MHz ( period = 5.448 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.005 ns                ;
; 4.552 ns                                ; 183.55 MHz ( period = 5.448 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.005 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.593 ns                                ; 184.95 MHz ( period = 5.407 ns )                    ; Sync_Len:synco|SLCntr[0]         ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.964 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.609 ns                                ; 185.49 MHz ( period = 5.391 ns )                    ; Sync_Len:synco|SLCntr[7]         ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.948 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.626 ns                                ; 186.08 MHz ( period = 5.374 ns )                    ; Sync_Len:synco|SLCntr[14]        ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.931 ns                ;
; 4.628 ns                                ; 186.15 MHz ( period = 5.372 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.929 ns                ;
; 4.628 ns                                ; 186.15 MHz ( period = 5.372 ns )                    ; PIO_Interface:pio|rrPIO_nWR      ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 4.929 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                  ;                                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'PIO_nWR'                                                                                                                                                                                                             ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack    ; Actual fmax (period)                          ; From                         ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 8.265 ns ; Restricted to 304.04 MHz ( period = 3.29 ns ) ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 10.000 ns                   ; 9.557 ns                  ; 1.292 ns                ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'Clk100M'                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.886 ns                                ; ManchEncode:mancho|rrDV_RTS                         ; ManchEncode:mancho|reg[9]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.789 ns                 ;
; 0.887 ns                                ; ManchEncode:mancho|rDV_RTS                          ; ManchEncode:mancho|rrDV_RTS       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.790 ns                 ;
; 0.889 ns                                ; ManchEncode:mancho|reg[1]                           ; ManchEncode:mancho|reg[0]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.792 ns                 ;
; 0.898 ns                                ; ManchEncode:mancho|reg[5]                           ; ManchEncode:mancho|reg[4]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.801 ns                 ;
; 0.902 ns                                ; ManchEncode:mancho|reg[2]                           ; ManchEncode:mancho|reg[1]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.805 ns                 ;
; 1.025 ns                                ; ManchEncode:mancho|ShiftBits[14]                    ; ManchEncode:mancho|ShiftBits[15]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.928 ns                 ;
; 1.026 ns                                ; ManchEncode:mancho|Shift5Bits[13]                   ; ManchEncode:mancho|Shift5Bits[14] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.929 ns                 ;
; 1.027 ns                                ; ManchEncode:mancho|Shift5Bits[12]                   ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.930 ns                 ;
; 1.032 ns                                ; ManchEncode:mancho|ShiftBits[6]                     ; ManchEncode:mancho|ShiftBits[7]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.935 ns                 ;
; 1.032 ns                                ; ManchEncode:mancho|ShiftBits[8]                     ; ManchEncode:mancho|ShiftBits[9]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.935 ns                 ;
; 1.032 ns                                ; ManchEncode:mancho|ShiftBits[26]                    ; ManchEncode:mancho|ShiftBits[27]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.935 ns                 ;
; 1.032 ns                                ; ManchEncode:mancho|ShiftBits[38]                    ; ManchEncode:mancho|ShiftBits[39]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.935 ns                 ;
; 1.033 ns                                ; ManchEncode:mancho|ShiftBits[15]                    ; ManchEncode:mancho|ShiftBits[16]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.936 ns                 ;
; 1.033 ns                                ; ManchEncode:mancho|ShiftBits[33]                    ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.936 ns                 ;
; 1.034 ns                                ; ManchEncode:mancho|ShiftBits[36]                    ; ManchEncode:mancho|ShiftBits[37]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.937 ns                 ;
; 1.036 ns                                ; Sync_Len:synco|SLCntr[19]                           ; Sync_Len:synco|SLCntr[19]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.939 ns                 ;
; 1.037 ns                                ; ClkDiv:clkd|clk_cntr1[1]                            ; ClkDiv:clkd|clk_cntr1[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.038 ns                                ; ManchEncode:mancho|Shift5Bits[4]                    ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.941 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|Shift5Load[4]                    ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.934 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|Shift5Load[7]                    ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.934 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|ShiftBits[9]                     ; ManchEncode:mancho|ShiftBits[10]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|Shift5Load[23]                   ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.934 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|Shift5Load[39]                   ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.934 ns                 ;
; 1.040 ns                                ; ClkDiv:clkd|clk_cntr1[1]                            ; ClkDiv:clkd|Clk25M                ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.943 ns                 ;
; 1.041 ns                                ; ManchEncode:mancho|Shift5Bits[2]                    ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.944 ns                 ;
; 1.044 ns                                ; ManchEncode:mancho|Shift5Load[2]                    ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.939 ns                 ;
; 1.058 ns                                ; ManchEncode:mancho|reg[7]                           ; ManchEncode:mancho|reg[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.961 ns                 ;
; 1.067 ns                                ; ManchEncode:mancho|ShiftBits[3]                     ; ManchEncode:mancho|ShiftBits[4]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.970 ns                 ;
; 1.067 ns                                ; ManchEncode:mancho|ShiftBits[4]                     ; ManchEncode:mancho|ShiftBits[5]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.970 ns                 ;
; 1.069 ns                                ; ManchEncode:mancho|reg[6]                           ; ManchEncode:mancho|reg[5]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.972 ns                 ;
; 1.074 ns                                ; ManchEncode:mancho|Shift5Load[32]                   ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.969 ns                 ;
; 1.075 ns                                ; ManchEncode:mancho|Shift5Load[32]                   ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.970 ns                 ;
; 1.076 ns                                ; ManchEncode:mancho|Shift5Load[32]                   ; ManchEncode:mancho|Shift5Bits[32] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.971 ns                 ;
; 1.076 ns                                ; ManchEncode:mancho|Shift5Load[32]                   ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.971 ns                 ;
; 1.093 ns                                ; ManchEncode:mancho|reg[9]                           ; ManchEncode:mancho|reg[8]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.996 ns                 ;
; 1.128 ns                                ; ManchEncode:mancho|reg[8]                           ; ManchEncode:mancho|reg[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.031 ns                 ;
; 1.194 ns                                ; ManchEncode:mancho|Shift5Bits[3]                    ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.097 ns                 ;
; 1.194 ns                                ; ManchEncode:mancho|ShiftBits[22]                    ; ManchEncode:mancho|ShiftBits[23]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.097 ns                 ;
; 1.195 ns                                ; ManchEncode:mancho|Shift5Bits[6]                    ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.098 ns                 ;
; 1.195 ns                                ; ManchEncode:mancho|Shift5Bits[14]                   ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.098 ns                 ;
; 1.196 ns                                ; ManchEncode:mancho|ShiftBits[0]                     ; ManchEncode:mancho|ShiftBits[1]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.099 ns                 ;
; 1.196 ns                                ; ManchEncode:mancho|ShiftBits[2]                     ; ManchEncode:mancho|ShiftBits[3]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.099 ns                 ;
; 1.198 ns                                ; ManchEncode:mancho|Shift5Bits[5]                    ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.101 ns                 ;
; 1.198 ns                                ; ManchEncode:mancho|ShiftBits[12]                    ; ManchEncode:mancho|ShiftBits[13]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.101 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|ShiftBits[13]                    ; ManchEncode:mancho|ShiftBits[14]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|ShiftBits[16]                    ; ManchEncode:mancho|ShiftBits[17]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.204 ns                                ; ManchEncode:mancho|Shift5Bits[38]                   ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.107 ns                 ;
; 1.205 ns                                ; ManchEncode:mancho|Shift5Load[29]                   ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.100 ns                 ;
; 1.207 ns                                ; ManchEncode:mancho|sDV_Err                          ; ManchEncode:mancho|sDV_Err        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.110 ns                 ;
; 1.208 ns                                ; ManchEncode:mancho|Shift5Load[25]                   ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.103 ns                 ;
; 1.209 ns                                ; ManchEncode:mancho|Shift5Load[38]                   ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.104 ns                 ;
; 1.209 ns                                ; ClkDiv:clkd|Clk50M                                  ; ClkDiv:clkd|Clk50M                ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.112 ns                 ;
; 1.211 ns                                ; ClkDiv:clkd|Clk50M                                  ; ClkDiv:clkd|clk_cntr1[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.114 ns                 ;
; 1.258 ns                                ; ManchEncode:mancho|ShiftBits[5]                     ; ManchEncode:mancho|ShiftBits[6]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.161 ns                 ;
; 1.279 ns                                ; ManchEncode:mancho|ShiftBits[11]                    ; ManchEncode:mancho|ShiftBits[12]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.182 ns                 ;
; 1.317 ns                                ; ManchEncode:mancho|DV_Cntr[3]                       ; ManchEncode:mancho|DV_Cntr[3]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.317 ns                                ; ManchEncode:mancho|DV_Cntr[5]                       ; ManchEncode:mancho|DV_Cntr[5]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.317 ns                                ; ManchEncode:mancho|DV_Cntr[26]                      ; ManchEncode:mancho|DV_Cntr[26]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.318 ns                                ; ManchEncode:mancho|Shift5Bits[0]                    ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.221 ns                 ;
; 1.318 ns                                ; ManchEncode:mancho|ShiftBits[1]                     ; ManchEncode:mancho|ShiftBits[2]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.221 ns                 ;
; 1.318 ns                                ; ManchEncode:mancho|Shift5Bits[29]                   ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.221 ns                 ;
; 1.319 ns                                ; ManchEncode:mancho|Shift5Bits[8]                    ; ManchEncode:mancho|Shift5Bits[9]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.222 ns                 ;
; 1.321 ns                                ; ManchEncode:mancho|Shift5Bits[20]                   ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.224 ns                 ;
; 1.322 ns                                ; FreeRun:freerun|FRCntr[6]                           ; FreeRun:freerun|FRCntr[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.225 ns                 ;
; 1.322 ns                                ; Sync_Len:synco|SLCntr[10]                           ; Sync_Len:synco|SLCntr[10]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.225 ns                 ;
; 1.322 ns                                ; Sync_Len:synco|SLCntr[0]                            ; Sync_Len:synco|SLCntr[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.225 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|DV_Cntr[27]                      ; ManchEncode:mancho|DV_Cntr[27]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|DV_Cntr[28]                      ; ManchEncode:mancho|DV_Cntr[28]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|Shift5Bits[33]                   ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; Sync_Len:synco|SLCntr[17]                           ; Sync_Len:synco|SLCntr[17]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; Sync_Len:synco|SLCntr[7]                            ; Sync_Len:synco|SLCntr[7]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.325 ns                                ; ManchEncode:mancho|ShiftBits[19]                    ; ManchEncode:mancho|ShiftBits[20]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.228 ns                 ;
; 1.326 ns                                ; ManchEncode:mancho|Shift5Bits[25]                   ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.229 ns                 ;
; 1.326 ns                                ; ManchEncode:mancho|ShiftBits[25]                    ; ManchEncode:mancho|ShiftBits[26]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.229 ns                 ;
; 1.326 ns                                ; ManchEncode:mancho|Shift5Bits[26]                   ; ManchEncode:mancho|Shift5Bits[27] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.229 ns                 ;
; 1.326 ns                                ; ManchEncode:mancho|Shift5Bits[32]                   ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.229 ns                 ;
; 1.327 ns                                ; ManchEncode:mancho|ShiftBits[20]                    ; ManchEncode:mancho|ShiftBits[21]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.230 ns                 ;
; 1.327 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Rdy      ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.230 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|DV_Cntr[6]                       ; ManchEncode:mancho|DV_Cntr[6]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|DV_Cntr[16]                      ; ManchEncode:mancho|DV_Cntr[16]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|ShiftBits[30]                    ; ManchEncode:mancho|ShiftBits[31]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[11]                           ; Sync_Len:synco|SLCntr[11]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[7]                       ; ManchEncode:mancho|DV_Cntr[7]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[8]                       ; ManchEncode:mancho|DV_Cntr[8]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[13]                      ; ManchEncode:mancho|DV_Cntr[13]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[17]                      ; ManchEncode:mancho|DV_Cntr[17]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[18]                      ; ManchEncode:mancho|DV_Cntr[18]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[15]                      ; ManchEncode:mancho|DV_Cntr[15]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[23]                      ; ManchEncode:mancho|DV_Cntr[23]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[25]                      ; ManchEncode:mancho|DV_Cntr[25]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; FreeRun:freerun|FRCntr[7]                           ; FreeRun:freerun|FRCntr[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[12]                           ; Sync_Len:synco|SLCntr[12]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[9]                            ; Sync_Len:synco|SLCntr[9]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[2]                            ; Sync_Len:synco|SLCntr[2]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[1]                            ; Sync_Len:synco|SLCntr[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|Shift5Bits[27]                   ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|Shift5Bits[18]                   ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.234 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|Shift5Bits[31]                   ; ManchEncode:mancho|Shift5Bits[32] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.234 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Load[16]                   ; ManchEncode:mancho|Shift5Bits[16] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.227 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|reg[3]                           ; ManchEncode:mancho|reg[2]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.333 ns                                ; ManchEncode:mancho|Shift5Bits[19]                   ; ManchEncode:mancho|Shift5Bits[20] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.236 ns                 ;
; 1.333 ns                                ; ManchEncode:mancho|Shift5Bits[24]                   ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.236 ns                 ;
; 1.334 ns                                ; ManchEncode:mancho|Shift5Bits[21]                   ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.334 ns                                ; FreeRun:freerun|FRCntr[8]                           ; FreeRun:freerun|FRCntr[8]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.334 ns                                ; ClkDiv:clkd|clk_cntr2[0]                            ; ClkDiv:clkd|clk_cntr2[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.334 ns                                ; ManchEncode:mancho|stout[6]                         ; ManchEncode:mancho|stout[6]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.335 ns                                ; ManchEncode:mancho|Shift5Bits[34]                   ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.238 ns                 ;
; 1.339 ns                                ; ClkDiv:clkd|clk_cntr2[2]                            ; ClkDiv:clkd|clk_cntr2[2]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.242 ns                 ;
; 1.340 ns                                ; FreeRun:freerun|FRCntr[3]                           ; FreeRun:freerun|FRCntr[3]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.243 ns                 ;
; 1.340 ns                                ; ClkDiv:clkd|clk_cntr2[1]                            ; ClkDiv:clkd|clk_cntr2[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.243 ns                 ;
; 1.345 ns                                ; ManchEncode:mancho|stout[1]                         ; ManchEncode:mancho|stout[1]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.248 ns                 ;
; 1.345 ns                                ; ManchEncode:mancho|stout[0]                         ; ManchEncode:mancho|stout[0]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.248 ns                 ;
; 1.349 ns                                ; FreeRun:freerun|FRCntr[5]                           ; FreeRun:freerun|FRCntr[5]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.252 ns                 ;
; 1.382 ns                                ; ManchEncode:mancho|DV_Cntr[29]                      ; ManchEncode:mancho|DV_Cntr[29]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.285 ns                 ;
; 1.384 ns                                ; ManchEncode:mancho|Shift5Bits[16]                   ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.287 ns                 ;
; 1.387 ns                                ; ManchEncode:mancho|ShiftBits[7]                     ; ManchEncode:mancho|ShiftBits[8]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.290 ns                 ;
; 1.387 ns                                ; ManchEncode:mancho|DV_Cntr[31]                      ; ManchEncode:mancho|DV_Cntr[31]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.290 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[19]                      ; ManchEncode:mancho|DV_Cntr[19]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[24]                      ; ManchEncode:mancho|DV_Cntr[24]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[30]                      ; ManchEncode:mancho|DV_Cntr[30]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[18]                           ; Sync_Len:synco|SLCntr[18]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[13]                           ; Sync_Len:synco|SLCntr[13]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[8]                            ; Sync_Len:synco|SLCntr[8]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[3]                            ; Sync_Len:synco|SLCntr[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.389 ns                                ; ManchEncode:mancho|Shift5Bits[9]                    ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.292 ns                 ;
; 1.389 ns                                ; ManchEncode:mancho|ShiftBits[34]                    ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.292 ns                 ;
; 1.390 ns                                ; ManchEncode:mancho|Shift5Load[30]                   ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.285 ns                 ;
; 1.391 ns                                ; ManchEncode:mancho|ShiftBits[21]                    ; ManchEncode:mancho|ShiftBits[22]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.294 ns                 ;
; 1.392 ns                                ; ManchEncode:mancho|Shift5Bits[22]                   ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.295 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[1]                       ; ManchEncode:mancho|DV_Cntr[1]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[11]                      ; ManchEncode:mancho|DV_Cntr[11]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[21]                      ; ManchEncode:mancho|DV_Cntr[21]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; Sync_Len:synco|SLCntr[15]                           ; Sync_Len:synco|SLCntr[15]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; Sync_Len:synco|SLCntr[5]                            ; Sync_Len:synco|SLCntr[5]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[2]                       ; ManchEncode:mancho|DV_Cntr[2]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[4]                       ; ManchEncode:mancho|DV_Cntr[4]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[0]                       ; ManchEncode:mancho|DV_Cntr[0]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[9]                       ; ManchEncode:mancho|DV_Cntr[9]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[12]                      ; ManchEncode:mancho|DV_Cntr[12]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[14]                      ; ManchEncode:mancho|DV_Cntr[14]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[10]                      ; ManchEncode:mancho|DV_Cntr[10]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[22]                      ; ManchEncode:mancho|DV_Cntr[22]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[20]                      ; ManchEncode:mancho|DV_Cntr[20]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|ShiftBits[27]                    ; ManchEncode:mancho|ShiftBits[28]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|Shift5Bits[35]                   ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; FreeRun:freerun|FRCntr[4]                           ; FreeRun:freerun|FRCntr[4]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[16]                           ; Sync_Len:synco|SLCntr[16]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[14]                           ; Sync_Len:synco|SLCntr[14]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[6]                            ; Sync_Len:synco|SLCntr[6]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[4]                            ; Sync_Len:synco|SLCntr[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_out                           ; ManchEncode:mancho|DV_out         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.395 ns                                ; ManchEncode:mancho|ShiftBits[18]                    ; ManchEncode:mancho|ShiftBits[19]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.298 ns                 ;
; 1.395 ns                                ; ManchEncode:mancho|ShiftBits[32]                    ; ManchEncode:mancho|ShiftBits[33]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.298 ns                 ;
; 1.395 ns                                ; FreeRun:freerun|FRCntr[9]                           ; FreeRun:freerun|FRCntr[9]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.298 ns                 ;
; 1.395 ns                                ; ClkDiv:clkd|clk_cntr2[3]                            ; ClkDiv:clkd|clk_cntr2[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.298 ns                 ;
; 1.395 ns                                ; ClkDiv:clkd|clk_cntr2[4]                            ; ClkDiv:clkd|clk_cntr2[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.298 ns                 ;
; 1.396 ns                                ; ManchEncode:mancho|ShiftBits[10]                    ; ManchEncode:mancho|ShiftBits[11]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.299 ns                 ;
; 1.396 ns                                ; ManchEncode:mancho|Shift5Load[24]                   ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.291 ns                 ;
; 1.396 ns                                ; ManchEncode:mancho|ShiftBits[29]                    ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.299 ns                 ;
; 1.396 ns                                ; ManchEncode:mancho|ShiftBits[37]                    ; ManchEncode:mancho|ShiftBits[38]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.299 ns                 ;
; 1.397 ns                                ; ManchEncode:mancho|Shift5Load[18]                   ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.292 ns                 ;
; 1.397 ns                                ; ManchEncode:mancho|ShiftBits[24]                    ; ManchEncode:mancho|ShiftBits[25]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.300 ns                 ;
; 1.397 ns                                ; ManchEncode:mancho|Shift5Load[28]                   ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.292 ns                 ;
; 1.398 ns                                ; ManchEncode:mancho|ShiftBits[28]                    ; ManchEncode:mancho|ShiftBits[29]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.301 ns                 ;
; 1.399 ns                                ; ManchEncode:mancho|Shift5Bits[10]                   ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.302 ns                 ;
; 1.399 ns                                ; ManchEncode:mancho|ShiftBits[35]                    ; ManchEncode:mancho|ShiftBits[36]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.302 ns                 ;
; 1.399 ns                                ; ManchEncode:mancho|Shift5Bits[36]                   ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.302 ns                 ;
; 1.401 ns                                ; ManchEncode:mancho|Shift5Load[6]                    ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.296 ns                 ;
; 1.401 ns                                ; ManchEncode:mancho|Shift5Load[15]                   ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.296 ns                 ;
; 1.401 ns                                ; ManchEncode:mancho|Shift5Load[19]                   ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.296 ns                 ;
; 1.401 ns                                ; ManchEncode:mancho|stout[2]                         ; ManchEncode:mancho|stout[2]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.304 ns                 ;
; 1.404 ns                                ; ManchEncode:mancho|Shift5Load[26]                   ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.299 ns                 ;
; 1.405 ns                                ; FreeRun:freerun|FRCntr[0]                           ; FreeRun:freerun|FRCntr[0]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.308 ns                 ;
; 1.406 ns                                ; ManchEncode:mancho|Shift5Load[35]                   ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.301 ns                 ;
; 1.406 ns                                ; FreeRun:freerun|FRCntr[10]                          ; FreeRun:freerun|FRCntr[10]        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.309 ns                 ;
; 1.406 ns                                ; FreeRun:freerun|FRCntr[11]                          ; FreeRun:freerun|FRCntr[11]        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.309 ns                 ;
; 1.408 ns                                ; ManchEncode:mancho|Shift5Load[27]                   ; ManchEncode:mancho|Shift5Bits[27] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.303 ns                 ;
; 1.412 ns                                ; ManchEncode:mancho|Shift5Load[31]                   ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.307 ns                 ;
; 1.412 ns                                ; FreeRun:freerun|FRCntr[1]                           ; FreeRun:freerun|FRCntr[1]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.315 ns                 ;
; 1.413 ns                                ; FreeRun:freerun|FRCntr[2]                           ; FreeRun:freerun|FRCntr[2]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.316 ns                 ;
; 1.418 ns                                ; ManchEncode:mancho|stout[5]                         ; ManchEncode:mancho|stout[5]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.321 ns                 ;
; 1.418 ns                                ; ManchEncode:mancho|stout[4]                         ; ManchEncode:mancho|stout[4]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.321 ns                 ;
; 1.420 ns                                ; ManchEncode:mancho|stout[3]                         ; ManchEncode:mancho|stout[3]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.323 ns                 ;
; 1.420 ns                                ; Sync_Len:synco|isAddr_Zero                          ; Sync_Len:synco|isAddr_Zero        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.323 ns                 ;
; 1.429 ns                                ; ManchEncode:mancho|Shift5Bits[11]                   ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.332 ns                 ;
; 1.442 ns                                ; ManchEncode:mancho|Shift5Bits[1]                    ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.345 ns                 ;
; 1.460 ns                                ; ManchEncode:mancho|Shift5Load[17]                   ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.355 ns                 ;
; 1.465 ns                                ; Sync_Len:synco|SL_LoadReg[7]                        ; Sync_Len:synco|SLCntr[7]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.368 ns                 ;
; 1.493 ns                                ; ManchEncode:mancho|reg[4]                           ; ManchEncode:mancho|reg[3]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.396 ns                 ;
; 1.520 ns                                ; Sync_Len:synco|SL_LoadReg[3]                        ; Sync_Len:synco|SLCntr[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.423 ns                 ;
; 1.523 ns                                ; Sync_Len:synco|SL_LoadReg[1]                        ; Sync_Len:synco|SLCntr[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.426 ns                 ;
; 1.531 ns                                ; Sync_Len:synco|SL_LoadReg[4]                        ; Sync_Len:synco|SLCntr[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.434 ns                 ;
; 1.538 ns                                ; Sync_Len:synco|SL_LoadReg[10]                       ; Sync_Len:synco|SLCntr[10]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.441 ns                 ;
; 1.543 ns                                ; Sync_Len:synco|SL_LoadReg[16]                       ; Sync_Len:synco|SLCntr[16]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.446 ns                 ;
; 1.550 ns                                ; Sync_Len:synco|SL_LoadReg[8]                        ; Sync_Len:synco|SLCntr[8]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.453 ns                 ;
; 1.553 ns                                ; FreeRun:freerun|FRLoadReg[10]                       ; FreeRun:freerun|FRCntr[10]        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.456 ns                 ;
; 1.567 ns                                ; ManchEncode:mancho|Shift5Bits[7]                    ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.470 ns                 ;
; 1.567 ns                                ; FreeRun:freerun|FRLoadReg[6]                        ; FreeRun:freerun|FRCntr[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.470 ns                 ;
; 1.581 ns                                ; FreeRun:freerun|FRLoadReg[7]                        ; FreeRun:freerun|FRCntr[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.484 ns                 ;
; 1.583 ns                                ; ManchEncode:mancho|DV_Cntr[30]                      ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.486 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'PIO_nWR'                                                                                                                                                                    ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From                         ; To                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 1.389 ns      ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 0.000 ns                   ; -0.097 ns                  ; 1.292 ns                 ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From       ; To                             ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+
; N/A                                     ; None                                                ; 4.470 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.470 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.470 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.470 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.470 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.470 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.470 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.470 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.441 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.441 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.441 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.441 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.211 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.211 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.211 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.211 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.211 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.211 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.192 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.168 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.168 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.168 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.168 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.168 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.168 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.168 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.168 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.139 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.139 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.139 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.139 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.073 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.073 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.073 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.073 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.073 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.073 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.073 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.073 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.044 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.044 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.044 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.044 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.909 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.909 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.909 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.909 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.909 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.909 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.905 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.905 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.905 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.905 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.905 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.905 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.905 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.905 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.890 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.819 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.814 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.814 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.814 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.814 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.814 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.814 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.795 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.713 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.713 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.713 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.713 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.707 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.707 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.707 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.707 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.707 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.707 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.707 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.707 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.678 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.678 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.678 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.678 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.665 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.665 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.665 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.665 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.665 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.665 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.665 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.665 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.646 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.646 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.646 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.646 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.646 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.646 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.627 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.555 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.555 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.555 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.555 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.555 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.555 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.517 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.457 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.457 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.457 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.457 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.457 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.457 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.457 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.457 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.448 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.448 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.448 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.448 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.448 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.448 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.429 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.422 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.411 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.411 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.411 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.411 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;            ;                                ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+


+---------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                 ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                                              ; To             ; From Clock ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+
; N/A   ; None         ; 10.552 ns  ; ManchEncode:mancho|reg[2]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.442 ns  ; ManchEncode:mancho|reg[1]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.204 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 10.204 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 10.204 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 10.203 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 10.203 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 10.203 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 10.203 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 10.203 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 10.181 ns  ; ManchEncode:mancho|reg[5]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.095 ns  ; ManchEncode:mancho|reg[0]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.089 ns  ; ManchEncode:mancho|reg[6]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.083 ns  ; ManchEncode:mancho|DV_Buf                         ; TP_DV_Delayed  ; Clk100M    ;
; N/A   ; None         ; 10.072 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 10.072 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 10.072 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 10.071 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 10.071 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 10.071 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 10.071 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 10.071 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.814 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.814 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.814 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.813 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.813 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.813 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.813 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.813 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.766 ns   ; ManchEncode:mancho|dvp_current_state.wait_for_low ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.714 ns   ; ManchEncode:mancho|reg[4]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.648 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.648 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.648 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.647 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.647 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.647 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.647 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.647 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.637 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.637 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.637 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.636 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.636 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.636 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.636 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.636 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.580 ns   ; Sync_Len:synco|isAddr_Zero                        ; TP_DV_Delayed  ; Clk100M    ;
; N/A   ; None         ; 9.405 ns   ; ManchEncode:mancho|reg[9]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.396 ns   ; ManchEncode:mancho|reg[3]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.313 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.313 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.313 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.312 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.312 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.312 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.312 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.312 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.063 ns   ; ManchEncode:mancho|reg[8]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.038 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.038 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.038 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.037 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.037 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.037 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.037 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.037 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.997 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 8.997 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 8.997 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.996 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.996 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.996 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.996 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.996 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.766 ns   ; Sync_Len:synco|isAddr_Zero                        ; TestOut1[8]    ; Clk100M    ;
; N/A   ; None         ; 8.748 ns   ; FreeRun:freerun|DV_FreeRun                        ; TestOut1[6]    ; Clk100M    ;
; N/A   ; None         ; 8.649 ns   ; PIO_Interface:pio|AuxOut[5]                       ; AuxOut[5]      ; PIO_nWR    ;
; N/A   ; None         ; 8.489 ns   ; ManchEncode:mancho|reg[7]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 8.406 ns   ; PIO_Interface:pio|AuxOut[4]                       ; AuxOut[4]      ; PIO_nWR    ;
; N/A   ; None         ; 8.403 ns   ; PIO_Interface:pio|AuxOut[6]                       ; AuxOut[6]      ; PIO_nWR    ;
; N/A   ; None         ; 8.376 ns   ; PIO_Interface:pio|AuxOut[8]                       ; AuxOut[8]      ; PIO_nWR    ;
; N/A   ; None         ; 8.367 ns   ; ManchEncode:mancho|sDV_Err                        ; TestOut1[5]    ; Clk100M    ;
; N/A   ; None         ; 8.354 ns   ; ManchEncode:mancho|DV_Buf                         ; TestOut1[3]    ; Clk100M    ;
; N/A   ; None         ; 8.354 ns   ; ManchEncode:mancho|DV_Buf                         ; TestOut1[4]    ; Clk100M    ;
; N/A   ; None         ; 8.336 ns   ; ManchEncode:mancho|Shift5Bits[39]                 ; DV_OUT_SPR2    ; Clk100M    ;
; N/A   ; None         ; 8.303 ns   ; FreeRun:freerun|DV_FreeRun                        ; TP_DV_FreeRun  ; Clk100M    ;
; N/A   ; None         ; 8.285 ns   ; PIO_Interface:pio|AuxOut[7]                       ; AuxOut[7]      ; PIO_nWR    ;
; N/A   ; None         ; 8.225 ns   ; Sync_Len:synco|isAddr_Zero                        ; TP_isAddr_Zero ; Clk100M    ;
; N/A   ; None         ; 8.144 ns   ; ManchEncode:mancho|sDV_Err                        ; DV_Error_o     ; Clk100M    ;
; N/A   ; None         ; 7.946 ns   ; PIO_Interface:pio|ModeReg[0]                      ; FR_Mode        ; PIO_nWR    ;
; N/A   ; None         ; 7.911 ns   ; ManchEncode:mancho|DV_out                         ; DV_OUT_POL     ; Clk100M    ;
; N/A   ; None         ; 7.911 ns   ; ManchEncode:mancho|DV_out                         ; DV_OUT_FTS     ; Clk100M    ;
; N/A   ; None         ; 7.909 ns   ; PIO_Interface:pio|AuxOut[1]                       ; AuxOut[1]      ; PIO_nWR    ;
; N/A   ; None         ; 7.889 ns   ; ManchEncode:mancho|ShiftBits[39]                  ; TP_SMA         ; Clk100M    ;
; N/A   ; None         ; 7.889 ns   ; ManchEncode:mancho|ShiftBits[39]                  ; Manch_NRZ      ; Clk100M    ;
; N/A   ; None         ; 7.839 ns   ; PIO_Interface:pio|AuxOut[3]                       ; AuxOut[3]      ; PIO_nWR    ;
; N/A   ; None         ; 7.826 ns   ; PIO_Interface:pio|AuxOut[2]                       ; AuxOut[2]      ; PIO_nWR    ;
; N/A   ; None         ; 6.701 ns   ; ManchEncode:mancho|ManchOut1                      ; ManchOut2      ; Clk100M    ;
; N/A   ; None         ; 6.701 ns   ; ManchEncode:mancho|ManchOut1                      ; ManchOut1      ; Clk100M    ;
; N/A   ; None         ; 6.003 ns   ; ClkDiv:clkd|Clk5M                                 ; DV_OUT_SPR1    ; Clk100M    ;
; N/A   ; None         ; 5.738 ns   ; ClkDiv:clkd|Clk25M                                ; Manch_Clk      ; Clk100M    ;
; N/A   ; None         ; 5.374 ns   ; ClkDiv:clkd|Clk25M                                ; TestOut1[1]    ; Clk100M    ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+


+----------------------------------------------------------------------+
; tpd                                                                  ;
+-------+-------------------+-----------------+----------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From     ; To          ;
+-------+-------------------+-----------------+----------+-------------+
; N/A   ; None              ; 6.227 ns        ; PIO_nRD  ; PIO_DAT[1]  ;
; N/A   ; None              ; 6.227 ns        ; PIO_nRD  ; PIO_DAT[2]  ;
; N/A   ; None              ; 6.227 ns        ; PIO_nRD  ; PIO_DAT[0]  ;
; N/A   ; None              ; 6.226 ns        ; PIO_nRD  ; PIO_DAT[3]  ;
; N/A   ; None              ; 6.226 ns        ; PIO_nRD  ; PIO_DAT[4]  ;
; N/A   ; None              ; 6.226 ns        ; PIO_nRD  ; PIO_DAT[5]  ;
; N/A   ; None              ; 6.226 ns        ; PIO_nRD  ; PIO_DAT[6]  ;
; N/A   ; None              ; 6.226 ns        ; PIO_nRD  ; PIO_DAT[7]  ;
; N/A   ; None              ; 5.997 ns        ; AuxIn[6] ; PIO_DAT[5]  ;
; N/A   ; None              ; 5.994 ns        ; AuxIn[7] ; PIO_DAT[6]  ;
; N/A   ; None              ; 5.935 ns        ; AuxIn[8] ; PIO_DAT[7]  ;
; N/A   ; None              ; 5.927 ns        ; AuxIn[3] ; PIO_DAT[2]  ;
; N/A   ; None              ; 5.911 ns        ; AuxIn[5] ; PIO_DAT[4]  ;
; N/A   ; None              ; 5.831 ns        ; DV_RTS   ; TestOut1[7] ;
; N/A   ; None              ; 5.709 ns        ; AuxIn[2] ; PIO_DAT[1]  ;
; N/A   ; None              ; 5.670 ns        ; AuxIn[4] ; PIO_DAT[3]  ;
; N/A   ; None              ; 5.601 ns        ; AuxIn[1] ; PIO_DAT[0]  ;
+-------+-------------------+-----------------+----------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From        ; To                                ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+
; N/A                                     ; None                                                ; 2.537 ns  ; PIO_nWR     ; PIO_Interface:pio|rPIO_nWR        ; Clk100M  ;
; N/A                                     ; None                                                ; 1.666 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[5]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.633 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[14]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.626 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[6]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.595 ns  ; PIO_ADR[7]  ; PIO_Interface:pio|AddrReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.579 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[12]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.573 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[4]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.571 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[7]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.570 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[15]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.436 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[13]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.398 ns  ; PIO_ADR[2]  ; PIO_Interface:pio|AddrReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.395 ns  ; PIO_ADR[0]  ; PIO_Interface:pio|AddrReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.303 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|AuxOut[5]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.285 ns  ; PIO_ADR[3]  ; PIO_Interface:pio|AddrReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.255 ns  ; PIO_ADR[6]  ; PIO_Interface:pio|AddrReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.232 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[19]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.231 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[3]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.222 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[11]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.220 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|AuxOut[4]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.176 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|AuxOut[7]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.172 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[30]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.170 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[22]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.114 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[20]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.112 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[28]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.110 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[8]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.104 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[1]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.069 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[17]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.061 ns  ; PIO_ADR[5]  ; PIO_Interface:pio|AddrReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.048 ns  ; PIO_ADR[4]  ; PIO_Interface:pio|AddrReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.962 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[10]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.953 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[21]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.949 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[29]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.940 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|AuxOut[8]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.932 ns  ; PIO_ADR[1]  ; PIO_Interface:pio|AddrReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.912 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[31]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.912 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[23]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.900 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[16]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.899 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[0]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.895 ns  ; DV_RTS      ; ManchEncode:mancho|rDV_RTS        ; Clk100M  ;
; N/A                                     ; None                                                ; 0.857 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[27]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.820 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|AuxOut[6]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.752 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|AuxOut[3]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.748 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[2]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.745 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[18]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.733 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[26]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.687 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[24]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.645 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.645 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.645 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.645 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.645 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.645 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.645 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.645 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.642 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.642 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.642 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.642 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.642 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.642 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.593 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|AuxOut[1]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.563 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[25]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.558 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[9]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.557 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|AuxOut[2]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.359 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|ModeReg[0]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.343 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.343 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.343 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.343 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.343 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.343 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.314 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.314 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.314 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.314 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.265 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.265 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.265 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.265 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.265 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.265 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.265 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.265 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.256 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.256 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.256 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.256 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.256 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.256 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.218 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.218 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.218 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.218 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.218 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.218 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.200 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.200 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.200 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.200 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.200 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.009 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.009 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.009 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.009 ns  ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.007 ns  ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.007 ns  ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.007 ns  ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[13]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.007 ns  ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[14]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.007 ns  ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[15]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.007 ns  ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[12]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.007 ns  ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.007 ns  ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.004 ns ; PIO_Reset   ; PIO_Interface:pio|rrPIO_nWR       ; Clk100M  ;
; N/A                                     ; None                                                ; -0.032 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.032 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.032 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[13]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.032 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[14]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.032 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[15]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.032 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[12]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.032 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.032 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.064 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.064 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[14] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.064 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.064 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.067 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.067 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.067 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.067 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.067 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.067 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.067 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.067 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.119 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.119 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.119 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.119 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.119 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.119 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[32] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.119 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.120 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.120 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.120 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.120 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.120 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.120 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.120 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.120 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.163 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[23]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.163 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[22]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.163 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[21]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.163 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[20]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.163 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.163 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.175 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.175 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.175 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[13]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.175 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[14]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.175 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[15]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.175 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[12]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.175 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.175 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[31]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[29]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[28]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[27]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[26]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[25]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[24]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.222 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[39]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.222 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[38]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.222 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[37]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.222 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[36]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.222 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.222 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.222 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[33]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.222 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[32]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.376 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.376 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.376 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.376 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.469 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[5]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.469 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.469 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[4]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.469 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[3]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.469 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[2]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.469 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[1]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.470 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.470 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.470 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.470 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.470 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.470 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.513 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Got      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.733 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[15]    ; Clk100M  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;             ;                                   ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 6.1 Build 201 11/27/2006 SJ Full Version
    Info: Processing started: Thu Nov 01 16:52:03 2007
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Synco -c Synco
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "PIO_nWR" is an undefined clock
Warning: Found 3 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "ClkDiv:clkd|Clk5M" as buffer
    Info: Detected ripple clock "ClkDiv:clkd|Clk50M" as buffer
    Info: Detected ripple clock "ClkDiv:clkd|Clk25M" as buffer
Info: Slack time is 2.129 ns for clock "Clk100M" between source register "ManchEncode:mancho|ShiftBits[39]" and destination register "ManchEncode:mancho|ManchOut1"
    Info: Fmax is 174.16 MHz (period= 5.742 ns)
    Info: + Largest register to register requirement is 3.302 ns
        Info: + Setup relationship between source and destination is 5.000 ns
            Info: + Latch edge is 5.000 ns
                Info: Clock period of Destination clock "Clk100M" is 10.000 ns with inverted offset of 5.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -1.255 ns
            Info: + Shortest clock path from clock "Clk100M" to destination register is 3.666 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N6; Fanout = 3; REG Node = 'ClkDiv:clkd|Clk50M'
                Info: 3: + IC(0.555 ns) + CELL(0.574 ns) = 3.666 ns; Loc. = LC_X10_Y3_N5; Fanout = 2; REG Node = 'ManchEncode:mancho|ManchOut1'
                Info: Total cell delay = 2.110 ns ( 57.56 % )
                Info: Total interconnect delay = 1.556 ns ( 42.44 % )
            Info: - Longest clock path from clock "Clk100M" to source register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X11_Y3_N7; Fanout = 3; REG Node = 'ManchEncode:mancho|ShiftBits[39]'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: - Micro setup delay of destination is 0.208 ns
    Info: - Longest register to register delay is 1.173 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y3_N7; Fanout = 3; REG Node = 'ManchEncode:mancho|ShiftBits[39]'
        Info: 2: + IC(0.804 ns) + CELL(0.369 ns) = 1.173 ns; Loc. = LC_X10_Y3_N5; Fanout = 2; REG Node = 'ManchEncode:mancho|ManchOut1'
        Info: Total cell delay = 0.369 ns ( 31.46 % )
        Info: Total interconnect delay = 0.804 ns ( 68.54 % )
Info: Slack time is 8.265 ns for clock "PIO_nWR" between source register "PIO_Interface:pio|ModeReg[0]" and destination register "PIO_Interface:pio|ModeReg[0]"
    Info: Fmax is restricted to 304.04 MHz due to tcl and tch limits
    Info: + Largest register to register requirement is 9.557 ns
        Info: + Setup relationship between source and destination is 10.000 ns
            Info: + Latch edge is 10.000 ns
                Info: Clock period of Destination clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "PIO_nWR" to destination register is 4.635 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.353 ns) + CELL(0.574 ns) = 4.635 ns; Loc. = LC_X6_Y7_N4; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.66 % )
                Info: Total interconnect delay = 3.353 ns ( 72.34 % )
            Info: - Longest clock path from clock "PIO_nWR" to source register is 4.635 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.353 ns) + CELL(0.574 ns) = 4.635 ns; Loc. = LC_X6_Y7_N4; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.66 % )
                Info: Total interconnect delay = 3.353 ns ( 72.34 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: - Micro setup delay of destination is 0.208 ns
    Info: - Longest register to register delay is 1.292 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y7_N4; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: 2: + IC(0.553 ns) + CELL(0.739 ns) = 1.292 ns; Loc. = LC_X6_Y7_N4; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: Total cell delay = 0.739 ns ( 57.20 % )
        Info: Total interconnect delay = 0.553 ns ( 42.80 % )
Info: Minimum slack time is 886 ps for clock "Clk100M" between source register "ManchEncode:mancho|rrDV_RTS" and destination register "ManchEncode:mancho|reg[9]"
    Info: + Shortest register to register delay is 0.789 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y4_N5; Fanout = 1; REG Node = 'ManchEncode:mancho|rrDV_RTS'
        Info: 2: + IC(0.614 ns) + CELL(0.175 ns) = 0.789 ns; Loc. = LC_X11_Y4_N9; Fanout = 3; REG Node = 'ManchEncode:mancho|reg[9]'
        Info: Total cell delay = 0.175 ns ( 22.18 % )
        Info: Total interconnect delay = 0.614 ns ( 77.82 % )
    Info: - Smallest register to register requirement is -0.097 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "Clk100M" to destination register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X11_Y4_N9; Fanout = 3; REG Node = 'ManchEncode:mancho|reg[9]'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
            Info: - Shortest clock path from clock "Clk100M" to source register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X11_Y4_N5; Fanout = 1; REG Node = 'ManchEncode:mancho|rrDV_RTS'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: + Micro hold delay of destination is 0.138 ns
Info: Minimum slack time is 1.389 ns for clock "PIO_nWR" between source register "PIO_Interface:pio|ModeReg[0]" and destination register "PIO_Interface:pio|ModeReg[0]"
    Info: + Shortest register to register delay is 1.292 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y7_N4; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: 2: + IC(0.553 ns) + CELL(0.739 ns) = 1.292 ns; Loc. = LC_X6_Y7_N4; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: Total cell delay = 0.739 ns ( 57.20 % )
        Info: Total interconnect delay = 0.553 ns ( 42.80 % )
    Info: - Smallest register to register requirement is -0.097 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "PIO_nWR" to destination register is 4.635 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.353 ns) + CELL(0.574 ns) = 4.635 ns; Loc. = LC_X6_Y7_N4; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.66 % )
                Info: Total interconnect delay = 3.353 ns ( 72.34 % )
            Info: - Shortest clock path from clock "PIO_nWR" to source register is 4.635 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.353 ns) + CELL(0.574 ns) = 4.635 ns; Loc. = LC_X6_Y7_N4; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.66 % )
                Info: Total interconnect delay = 3.353 ns ( 72.34 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: + Micro hold delay of destination is 0.138 ns
Info: tsu for register "Sync_Len:synco|SL_LoadReg[6]" (data pin = "PIO_DAT[3]", clock pin = "Clk100M") is 4.470 ns
    Info: + Longest pin to register delay is 9.183 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_4; Fanout = 1; PIN Node = 'PIO_DAT[3]'
        Info: 2: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = IOC_X0_Y7_N0; Fanout = 6; COMB Node = 'PIO_DAT~4'
        Info: 3: + IC(3.935 ns) + CELL(0.462 ns) = 5.105 ns; Loc. = LC_X6_Y6_N6; Fanout = 1; COMB Node = 'PIO_Interface:pio|SL_Load~79'
        Info: 4: + IC(0.488 ns) + CELL(0.319 ns) = 5.912 ns; Loc. = LC_X6_Y6_N2; Fanout = 3; COMB Node = 'PIO_Interface:pio|SL_Load~80'
        Info: 5: + IC(1.138 ns) + CELL(0.125 ns) = 7.175 ns; Loc. = LC_X5_Y7_N0; Fanout = 20; COMB Node = 'PIO_Interface:pio|SL_Load'
        Info: 6: + IC(1.231 ns) + CELL(0.777 ns) = 9.183 ns; Loc. = LC_X4_Y5_N4; Fanout = 2; REG Node = 'Sync_Len:synco|SL_LoadReg[6]'
        Info: Total cell delay = 2.391 ns ( 26.04 % )
        Info: Total interconnect delay = 6.792 ns ( 73.96 % )
    Info: + Micro setup delay of destination is 0.208 ns
    Info: - Shortest clock path from clock "Clk100M" to destination register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X4_Y5_N4; Fanout = 2; REG Node = 'Sync_Len:synco|SL_LoadReg[6]'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
Info: tco from clock "Clk100M" to destination pin "TestOut1[2]" through register "ManchEncode:mancho|reg[2]" is 10.552 ns
    Info: + Longest clock path from clock "Clk100M" to source register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X10_Y4_N6; Fanout = 3; REG Node = 'ManchEncode:mancho|reg[2]'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Longest register to pin delay is 5.396 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y4_N6; Fanout = 3; REG Node = 'ManchEncode:mancho|reg[2]'
        Info: 2: + IC(0.587 ns) + CELL(0.571 ns) = 1.158 ns; Loc. = LC_X10_Y4_N9; Fanout = 1; COMB Node = 'ManchEncode:mancho|xxdv_o~68'
        Info: 3: + IC(0.706 ns) + CELL(0.571 ns) = 2.435 ns; Loc. = LC_X11_Y4_N1; Fanout = 3; COMB Node = 'ManchEncode:mancho|xxdv_o~71'
        Info: 4: + IC(1.507 ns) + CELL(1.454 ns) = 5.396 ns; Loc. = PIN_81; Fanout = 0; PIN Node = 'TestOut1[2]'
        Info: Total cell delay = 2.596 ns ( 48.11 % )
        Info: Total interconnect delay = 2.800 ns ( 51.89 % )
Info: Longest tpd from source pin "PIO_nRD" to destination pin "PIO_DAT[1]" is 6.227 ns
    Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_14; Fanout = 1; PIN Node = 'PIO_nRD'
    Info: 2: + IC(2.873 ns) + CELL(0.462 ns) = 4.043 ns; Loc. = LC_X6_Y7_N9; Fanout = 8; COMB Node = 'PIO_Interface:pio|AuxInGet~0'
    Info: 3: + IC(1.181 ns) + CELL(1.003 ns) = 6.227 ns; Loc. = PIN_2; Fanout = 0; PIN Node = 'PIO_DAT[1]'
    Info: Total cell delay = 2.173 ns ( 34.90 % )
    Info: Total interconnect delay = 4.054 ns ( 65.10 % )
Info: th for register "PIO_Interface:pio|rPIO_nWR" (data pin = "PIO_nWR", clock pin = "Clk100M") is 2.537 ns
    Info: + Longest clock path from clock "Clk100M" to destination register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X3_Y6_N1; Fanout = 2; REG Node = 'PIO_Interface:pio|rPIO_nWR'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
    Info: + Micro hold delay of destination is 0.138 ns
    Info: - Shortest pin to register delay is 2.522 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
        Info: 2: + IC(1.445 ns) + CELL(0.369 ns) = 2.522 ns; Loc. = LC_X3_Y6_N1; Fanout = 2; REG Node = 'PIO_Interface:pio|rPIO_nWR'
        Info: Total cell delay = 1.077 ns ( 42.70 % )
        Info: Total interconnect delay = 1.445 ns ( 57.30 % )
Info: All timing requirements were met for slow timing model timing analysis. See Report window for more details.
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Allocated 99 megabytes of memory during processing
    Info: Processing ended: Thu Nov 01 16:52:05 2007
    Info: Elapsed time: 00:00:02


