######################################################################

# Created by Genus(TM) Synthesis Solution 21.15-s080_1 on Fri Feb 28 01:29:59 EET 2025

# This file contains the Genus script for design:picorv32

######################################################################

set_db -quiet init_lib_search_path /mnt/apps/prebuilt/eda/designkits/GPDK/gsclib045/lan/flow/t1u1/reference_libs/GPDK045/gsclib045_svt_v4.4/gsclib045/timing/
set_db -quiet design_mode_process 60.0
set_db -quiet phys_assume_met_fill 0.0
set_db -quiet map_placed_for_route_early_global false
set_db -quiet phys_use_invs_extraction true
set_db -quiet phys_route_time_out 120.0
set_db -quiet db_units 2000
set_db -quiet capacitance_per_unit_length_mmmc {}
set_db -quiet resistance_per_unit_length_mmmc {}
set_db -quiet runtime_by_stage {{PBS_Generic-Start 0 21 0.0 18.0} {to_generic 77 99 74 93} {first_condense 66 191 65 184} {PBS_Generic_Opt-Post 176 197 172.0 190.0} {{PBS_Generic-Postgen HBO Optimizations} 1 198 1.0 191.0} {PBS_TechMap-Start 0 200 0.0 193.0} {{PBS_TechMap-Premap HBO Optimizations} 0 200 0.0 193.0} {second_condense 51 274 7 205} {reify 141 415 4 210} {global_incr_map 16 431 5 216} {{PBS_Techmap-Global Mapping} 241 441 179.0 372.0} {{PBS_TechMap-Datapath Postmap Operations} 4 445 4.0 376.0} {{PBS_TechMap-Postmap HBO Optimizations} 0 445 0.0 376.0} {{PBS_TechMap-Postmap Clock Gating} 1 446 1.0 377.0} {{PBS_TechMap-Postmap Cleanup} 2 448 2.0 379.0} {PBS_Techmap-Post_MBCI 5 453 5.0 384.0} {incr_opt 33 487 31 262} }
set_db -quiet timing_adjust_tns_of_complex_flops false
set_db -quiet tinfo_tstamp_file .rs_deirmentz.tstamp
set_db -quiet metric_enable true
set_db -quiet script_search_path /home/d/deirmentz/VLSI_ASIC/Script/
set_db -quiet use_area_from_lef true
set_db -quiet use_multibit_seq_and_tristate_cells true
set_db -quiet use_multibit_combo_cells true
set_db -quiet use_multibit_iso_cells true
set_db -quiet use_multibit_cells true
set_db -quiet flow_metrics_snapshot_uuid 488284b4-8279-4e84-a5d9-32ad9bc67b57
set_db -quiet use_scan_seqs_for_non_dft false
set_db -quiet phys_use_segment_parasitics true
set_db -quiet probabilistic_extraction true
set_db -quiet ple_correlation_factors {1.9000 2.0000}
set_db -quiet maximum_interval_of_vias inf
set_db -quiet layer_aware_buffer true
set_db -quiet ple_mode global
set_db -quiet wireload_selection none
set_db -quiet operating_condition:default_emulate_libset_max/slow_vdd1v0/PVT_0P9V_125C .tree_type balanced_tree
set_db -quiet operating_condition:default_emulate_libset_max/slow_vdd1v0/_nominal_ .tree_type balanced_tree
# BEGIN MSV SECTION
# END MSV SECTION
define_clock -name clk -domain domain_1 -period 5000.0 -divide_period 1 -rise 0 -divide_rise 1 -fall 1 -divide_fall 2 -remove -design design:picorv32 port:picorv32/clk
set_db -quiet clock:picorv32/clk .slew {50.0 50.0 50.0 50.0}
set_db -quiet clock:picorv32/clk .clock_source_late_latency {250.0 250.0 250.0 250.0}
set_db -quiet clock:picorv32/clk .clock_source_early_latency {250.0 250.0 250.0 250.0}
set_db -quiet clock:picorv32/clk .clock_setup_uncertainty {15.0 15.0}
set_db -quiet clock:picorv32/clk .clock_hold_uncertainty {10.0 10.0}
define_cost_group -design design:picorv32 -name clk
external_delay -accumulate -input {0.0 no_value 0.0 no_value} -clock clock:picorv32/clk -name create_clock_delay_domain_1_clk_R_0 port:picorv32/clk
set_db -quiet external_delay:picorv32/create_clock_delay_domain_1_clk_R_0 .clock_network_latency_included true
external_delay -accumulate -input {no_value 0.0 no_value 0.0} -clock clock:picorv32/clk -edge_fall -name create_clock_delay_domain_1_clk_F_0 port:picorv32/clk
set_db -quiet external_delay:picorv32/create_clock_delay_domain_1_clk_F_0 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16 port:picorv32/trap
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_1_1 port:picorv32/mem_valid
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_1_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_2_1 port:picorv32/mem_instr
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_2_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_3_1 {{port:picorv32/mem_addr[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_3_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_4_1 {{port:picorv32/mem_addr[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_4_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_5_1 {{port:picorv32/mem_addr[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_5_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_6_1 {{port:picorv32/mem_addr[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_6_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_7_1 {{port:picorv32/mem_addr[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_7_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_8_1 {{port:picorv32/mem_addr[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_8_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_9_1 {{port:picorv32/mem_addr[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_9_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_10_1 {{port:picorv32/mem_addr[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_10_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_11_1 {{port:picorv32/mem_addr[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_11_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_12_1 {{port:picorv32/mem_addr[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_12_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_13_1 {{port:picorv32/mem_addr[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_13_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_14_1 {{port:picorv32/mem_addr[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_14_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_15_1 {{port:picorv32/mem_addr[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_15_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_16_1 {{port:picorv32/mem_addr[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_16_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_17_1 {{port:picorv32/mem_addr[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_17_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_18_1 {{port:picorv32/mem_addr[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_18_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_19_1 {{port:picorv32/mem_addr[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_19_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_20_1 {{port:picorv32/mem_addr[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_20_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_21_1 {{port:picorv32/mem_addr[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_21_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_22_1 {{port:picorv32/mem_addr[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_22_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_23_1 {{port:picorv32/mem_addr[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_23_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_24_1 {{port:picorv32/mem_addr[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_24_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_25_1 {{port:picorv32/mem_addr[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_25_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_26_1 {{port:picorv32/mem_addr[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_26_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_27_1 {{port:picorv32/mem_addr[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_27_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_28_1 {{port:picorv32/mem_addr[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_28_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_29_1 {{port:picorv32/mem_addr[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_29_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_30_1 {{port:picorv32/mem_addr[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_30_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_31_1 {{port:picorv32/mem_addr[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_31_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_32_1 {{port:picorv32/mem_addr[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_32_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_33_1 {{port:picorv32/mem_addr[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_33_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_34_1 {{port:picorv32/mem_addr[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_34_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_35_1 {{port:picorv32/mem_wdata[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_35_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_36_1 {{port:picorv32/mem_wdata[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_36_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_37_1 {{port:picorv32/mem_wdata[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_37_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_38_1 {{port:picorv32/mem_wdata[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_38_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_39_1 {{port:picorv32/mem_wdata[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_39_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_40_1 {{port:picorv32/mem_wdata[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_40_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_41_1 {{port:picorv32/mem_wdata[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_41_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_42_1 {{port:picorv32/mem_wdata[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_42_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_43_1 {{port:picorv32/mem_wdata[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_43_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_44_1 {{port:picorv32/mem_wdata[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_44_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_45_1 {{port:picorv32/mem_wdata[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_45_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_46_1 {{port:picorv32/mem_wdata[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_46_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_47_1 {{port:picorv32/mem_wdata[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_47_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_48_1 {{port:picorv32/mem_wdata[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_48_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_49_1 {{port:picorv32/mem_wdata[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_49_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_50_1 {{port:picorv32/mem_wdata[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_50_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_51_1 {{port:picorv32/mem_wdata[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_51_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_52_1 {{port:picorv32/mem_wdata[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_52_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_53_1 {{port:picorv32/mem_wdata[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_53_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_54_1 {{port:picorv32/mem_wdata[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_54_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_55_1 {{port:picorv32/mem_wdata[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_55_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_56_1 {{port:picorv32/mem_wdata[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_56_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_57_1 {{port:picorv32/mem_wdata[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_57_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_58_1 {{port:picorv32/mem_wdata[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_58_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_59_1 {{port:picorv32/mem_wdata[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_59_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_60_1 {{port:picorv32/mem_wdata[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_60_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_61_1 {{port:picorv32/mem_wdata[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_61_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_62_1 {{port:picorv32/mem_wdata[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_62_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_63_1 {{port:picorv32/mem_wdata[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_63_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_64_1 {{port:picorv32/mem_wdata[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_64_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_65_1 {{port:picorv32/mem_wdata[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_65_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_66_1 {{port:picorv32/mem_wdata[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_66_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_67_1 {{port:picorv32/mem_wstrb[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_67_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_68_1 {{port:picorv32/mem_wstrb[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_68_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_69_1 {{port:picorv32/mem_wstrb[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_69_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_70_1 {{port:picorv32/mem_wstrb[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_70_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_71_1 port:picorv32/mem_la_read
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_71_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_72_1 port:picorv32/mem_la_write
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_72_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_73_1 {{port:picorv32/mem_la_addr[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_73_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_74_1 {{port:picorv32/mem_la_addr[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_74_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_75_1 {{port:picorv32/mem_la_addr[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_75_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_76_1 {{port:picorv32/mem_la_addr[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_76_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_77_1 {{port:picorv32/mem_la_addr[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_77_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_78_1 {{port:picorv32/mem_la_addr[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_78_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_79_1 {{port:picorv32/mem_la_addr[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_79_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_80_1 {{port:picorv32/mem_la_addr[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_80_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_81_1 {{port:picorv32/mem_la_addr[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_81_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_82_1 {{port:picorv32/mem_la_addr[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_82_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_83_1 {{port:picorv32/mem_la_addr[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_83_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_84_1 {{port:picorv32/mem_la_addr[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_84_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_85_1 {{port:picorv32/mem_la_addr[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_85_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_86_1 {{port:picorv32/mem_la_addr[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_86_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_87_1 {{port:picorv32/mem_la_addr[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_87_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_88_1 {{port:picorv32/mem_la_addr[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_88_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_89_1 {{port:picorv32/mem_la_addr[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_89_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_90_1 {{port:picorv32/mem_la_addr[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_90_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_91_1 {{port:picorv32/mem_la_addr[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_91_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_92_1 {{port:picorv32/mem_la_addr[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_92_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_93_1 {{port:picorv32/mem_la_addr[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_93_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_94_1 {{port:picorv32/mem_la_addr[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_94_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_95_1 {{port:picorv32/mem_la_addr[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_95_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_96_1 {{port:picorv32/mem_la_addr[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_96_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_97_1 {{port:picorv32/mem_la_addr[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_97_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_98_1 {{port:picorv32/mem_la_addr[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_98_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_99_1 {{port:picorv32/mem_la_addr[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_99_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_100_1 {{port:picorv32/mem_la_addr[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_100_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_101_1 {{port:picorv32/mem_la_addr[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_101_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_102_1 {{port:picorv32/mem_la_addr[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_102_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_103_1 {{port:picorv32/mem_la_addr[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_103_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_104_1 {{port:picorv32/mem_la_addr[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_104_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_105_1 {{port:picorv32/mem_la_wdata[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_105_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_106_1 {{port:picorv32/mem_la_wdata[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_106_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_107_1 {{port:picorv32/mem_la_wdata[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_107_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_108_1 {{port:picorv32/mem_la_wdata[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_108_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_109_1 {{port:picorv32/mem_la_wdata[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_109_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_110_1 {{port:picorv32/mem_la_wdata[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_110_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_111_1 {{port:picorv32/mem_la_wdata[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_111_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_112_1 {{port:picorv32/mem_la_wdata[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_112_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_113_1 {{port:picorv32/mem_la_wdata[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_113_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_114_1 {{port:picorv32/mem_la_wdata[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_114_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_115_1 {{port:picorv32/mem_la_wdata[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_115_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_116_1 {{port:picorv32/mem_la_wdata[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_116_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_117_1 {{port:picorv32/mem_la_wdata[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_117_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_118_1 {{port:picorv32/mem_la_wdata[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_118_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_119_1 {{port:picorv32/mem_la_wdata[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_119_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_120_1 {{port:picorv32/mem_la_wdata[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_120_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_121_1 {{port:picorv32/mem_la_wdata[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_121_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_122_1 {{port:picorv32/mem_la_wdata[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_122_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_123_1 {{port:picorv32/mem_la_wdata[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_123_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_124_1 {{port:picorv32/mem_la_wdata[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_124_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_125_1 {{port:picorv32/mem_la_wdata[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_125_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_126_1 {{port:picorv32/mem_la_wdata[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_126_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_127_1 {{port:picorv32/mem_la_wdata[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_127_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_128_1 {{port:picorv32/mem_la_wdata[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_128_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_129_1 {{port:picorv32/mem_la_wdata[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_129_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_130_1 {{port:picorv32/mem_la_wdata[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_130_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_131_1 {{port:picorv32/mem_la_wdata[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_131_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_132_1 {{port:picorv32/mem_la_wdata[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_132_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_133_1 {{port:picorv32/mem_la_wdata[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_133_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_134_1 {{port:picorv32/mem_la_wdata[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_134_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_135_1 {{port:picorv32/mem_la_wdata[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_135_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_136_1 {{port:picorv32/mem_la_wdata[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_136_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_137_1 {{port:picorv32/mem_la_wstrb[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_137_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_138_1 {{port:picorv32/mem_la_wstrb[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_138_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_139_1 {{port:picorv32/mem_la_wstrb[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_139_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_140_1 {{port:picorv32/mem_la_wstrb[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_140_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_141_1 port:picorv32/pcpi_valid
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_141_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_142_1 {{port:picorv32/pcpi_insn[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_142_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_143_1 {{port:picorv32/pcpi_insn[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_143_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_144_1 {{port:picorv32/pcpi_insn[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_144_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_145_1 {{port:picorv32/pcpi_insn[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_145_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_146_1 {{port:picorv32/pcpi_insn[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_146_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_147_1 {{port:picorv32/pcpi_insn[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_147_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_148_1 {{port:picorv32/pcpi_insn[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_148_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_149_1 {{port:picorv32/pcpi_insn[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_149_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_150_1 {{port:picorv32/pcpi_insn[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_150_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_151_1 {{port:picorv32/pcpi_insn[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_151_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_152_1 {{port:picorv32/pcpi_insn[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_152_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_153_1 {{port:picorv32/pcpi_insn[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_153_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_154_1 {{port:picorv32/pcpi_insn[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_154_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_155_1 {{port:picorv32/pcpi_insn[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_155_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_156_1 {{port:picorv32/pcpi_insn[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_156_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_157_1 {{port:picorv32/pcpi_insn[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_157_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_158_1 {{port:picorv32/pcpi_insn[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_158_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_159_1 {{port:picorv32/pcpi_insn[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_159_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_160_1 {{port:picorv32/pcpi_insn[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_160_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_161_1 {{port:picorv32/pcpi_insn[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_161_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_162_1 {{port:picorv32/pcpi_insn[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_162_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_163_1 {{port:picorv32/pcpi_insn[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_163_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_164_1 {{port:picorv32/pcpi_insn[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_164_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_165_1 {{port:picorv32/pcpi_insn[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_165_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_166_1 {{port:picorv32/pcpi_insn[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_166_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_167_1 {{port:picorv32/pcpi_insn[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_167_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_168_1 {{port:picorv32/pcpi_insn[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_168_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_169_1 {{port:picorv32/pcpi_insn[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_169_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_170_1 {{port:picorv32/pcpi_insn[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_170_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_171_1 {{port:picorv32/pcpi_insn[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_171_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_172_1 {{port:picorv32/pcpi_insn[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_172_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_173_1 {{port:picorv32/pcpi_insn[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_173_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_174_1 {{port:picorv32/pcpi_rs1[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_174_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_175_1 {{port:picorv32/pcpi_rs1[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_175_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_176_1 {{port:picorv32/pcpi_rs1[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_176_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_177_1 {{port:picorv32/pcpi_rs1[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_177_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_178_1 {{port:picorv32/pcpi_rs1[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_178_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_179_1 {{port:picorv32/pcpi_rs1[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_179_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_180_1 {{port:picorv32/pcpi_rs1[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_180_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_181_1 {{port:picorv32/pcpi_rs1[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_181_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_182_1 {{port:picorv32/pcpi_rs1[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_182_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_183_1 {{port:picorv32/pcpi_rs1[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_183_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_184_1 {{port:picorv32/pcpi_rs1[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_184_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_185_1 {{port:picorv32/pcpi_rs1[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_185_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_186_1 {{port:picorv32/pcpi_rs1[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_186_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_187_1 {{port:picorv32/pcpi_rs1[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_187_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_188_1 {{port:picorv32/pcpi_rs1[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_188_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_189_1 {{port:picorv32/pcpi_rs1[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_189_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_190_1 {{port:picorv32/pcpi_rs1[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_190_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_191_1 {{port:picorv32/pcpi_rs1[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_191_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_192_1 {{port:picorv32/pcpi_rs1[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_192_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_193_1 {{port:picorv32/pcpi_rs1[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_193_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_194_1 {{port:picorv32/pcpi_rs1[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_194_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_195_1 {{port:picorv32/pcpi_rs1[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_195_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_196_1 {{port:picorv32/pcpi_rs1[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_196_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_197_1 {{port:picorv32/pcpi_rs1[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_197_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_198_1 {{port:picorv32/pcpi_rs1[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_198_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_199_1 {{port:picorv32/pcpi_rs1[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_199_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_200_1 {{port:picorv32/pcpi_rs1[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_200_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_201_1 {{port:picorv32/pcpi_rs1[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_201_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_202_1 {{port:picorv32/pcpi_rs1[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_202_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_203_1 {{port:picorv32/pcpi_rs1[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_203_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_204_1 {{port:picorv32/pcpi_rs1[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_204_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_205_1 {{port:picorv32/pcpi_rs1[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_205_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_206_1 {{port:picorv32/pcpi_rs2[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_206_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_207_1 {{port:picorv32/pcpi_rs2[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_207_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_208_1 {{port:picorv32/pcpi_rs2[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_208_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_209_1 {{port:picorv32/pcpi_rs2[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_209_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_210_1 {{port:picorv32/pcpi_rs2[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_210_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_211_1 {{port:picorv32/pcpi_rs2[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_211_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_212_1 {{port:picorv32/pcpi_rs2[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_212_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_213_1 {{port:picorv32/pcpi_rs2[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_213_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_214_1 {{port:picorv32/pcpi_rs2[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_214_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_215_1 {{port:picorv32/pcpi_rs2[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_215_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_216_1 {{port:picorv32/pcpi_rs2[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_216_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_217_1 {{port:picorv32/pcpi_rs2[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_217_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_218_1 {{port:picorv32/pcpi_rs2[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_218_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_219_1 {{port:picorv32/pcpi_rs2[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_219_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_220_1 {{port:picorv32/pcpi_rs2[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_220_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_221_1 {{port:picorv32/pcpi_rs2[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_221_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_222_1 {{port:picorv32/pcpi_rs2[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_222_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_223_1 {{port:picorv32/pcpi_rs2[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_223_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_224_1 {{port:picorv32/pcpi_rs2[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_224_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_225_1 {{port:picorv32/pcpi_rs2[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_225_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_226_1 {{port:picorv32/pcpi_rs2[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_226_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_227_1 {{port:picorv32/pcpi_rs2[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_227_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_228_1 {{port:picorv32/pcpi_rs2[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_228_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_229_1 {{port:picorv32/pcpi_rs2[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_229_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_230_1 {{port:picorv32/pcpi_rs2[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_230_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_231_1 {{port:picorv32/pcpi_rs2[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_231_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_232_1 {{port:picorv32/pcpi_rs2[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_232_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_233_1 {{port:picorv32/pcpi_rs2[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_233_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_234_1 {{port:picorv32/pcpi_rs2[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_234_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_235_1 {{port:picorv32/pcpi_rs2[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_235_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_236_1 {{port:picorv32/pcpi_rs2[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_236_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_237_1 {{port:picorv32/pcpi_rs2[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_237_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_238_1 {{port:picorv32/eoi[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_238_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_239_1 {{port:picorv32/eoi[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_239_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_240_1 {{port:picorv32/eoi[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_240_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_241_1 {{port:picorv32/eoi[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_241_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_242_1 {{port:picorv32/eoi[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_242_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_243_1 {{port:picorv32/eoi[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_243_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_244_1 {{port:picorv32/eoi[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_244_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_245_1 {{port:picorv32/eoi[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_245_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_246_1 {{port:picorv32/eoi[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_246_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_247_1 {{port:picorv32/eoi[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_247_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_248_1 {{port:picorv32/eoi[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_248_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_249_1 {{port:picorv32/eoi[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_249_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_250_1 {{port:picorv32/eoi[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_250_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_251_1 {{port:picorv32/eoi[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_251_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_252_1 {{port:picorv32/eoi[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_252_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_253_1 {{port:picorv32/eoi[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_253_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_254_1 {{port:picorv32/eoi[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_254_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_255_1 {{port:picorv32/eoi[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_255_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_256_1 {{port:picorv32/eoi[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_256_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_257_1 {{port:picorv32/eoi[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_257_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_258_1 {{port:picorv32/eoi[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_258_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_259_1 {{port:picorv32/eoi[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_259_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_260_1 {{port:picorv32/eoi[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_260_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_261_1 {{port:picorv32/eoi[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_261_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_262_1 {{port:picorv32/eoi[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_262_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_263_1 {{port:picorv32/eoi[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_263_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_264_1 {{port:picorv32/eoi[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_264_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_265_1 {{port:picorv32/eoi[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_265_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_266_1 {{port:picorv32/eoi[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_266_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_267_1 {{port:picorv32/eoi[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_267_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_268_1 {{port:picorv32/eoi[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_268_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_269_1 {{port:picorv32/eoi[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_269_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_270_1 port:picorv32/trace_valid
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_270_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_271_1 {{port:picorv32/trace_data[35]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_271_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_272_1 {{port:picorv32/trace_data[34]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_272_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_273_1 {{port:picorv32/trace_data[33]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_273_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_274_1 {{port:picorv32/trace_data[32]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_274_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_275_1 {{port:picorv32/trace_data[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_275_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_276_1 {{port:picorv32/trace_data[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_276_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_277_1 {{port:picorv32/trace_data[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_277_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_278_1 {{port:picorv32/trace_data[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_278_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_279_1 {{port:picorv32/trace_data[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_279_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_280_1 {{port:picorv32/trace_data[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_280_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_281_1 {{port:picorv32/trace_data[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_281_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_282_1 {{port:picorv32/trace_data[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_282_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_283_1 {{port:picorv32/trace_data[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_283_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_284_1 {{port:picorv32/trace_data[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_284_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_285_1 {{port:picorv32/trace_data[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_285_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_286_1 {{port:picorv32/trace_data[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_286_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_287_1 {{port:picorv32/trace_data[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_287_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_288_1 {{port:picorv32/trace_data[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_288_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_289_1 {{port:picorv32/trace_data[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_289_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_290_1 {{port:picorv32/trace_data[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_290_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_291_1 {{port:picorv32/trace_data[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_291_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_292_1 {{port:picorv32/trace_data[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_292_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_293_1 {{port:picorv32/trace_data[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_293_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_294_1 {{port:picorv32/trace_data[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_294_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_295_1 {{port:picorv32/trace_data[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_295_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_296_1 {{port:picorv32/trace_data[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_296_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_297_1 {{port:picorv32/trace_data[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_297_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_298_1 {{port:picorv32/trace_data[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_298_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_299_1 {{port:picorv32/trace_data[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_299_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_300_1 {{port:picorv32/trace_data[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_300_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_301_1 {{port:picorv32/trace_data[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_301_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_302_1 {{port:picorv32/trace_data[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_302_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_303_1 {{port:picorv32/trace_data[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_303_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_304_1 {{port:picorv32/trace_data[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_304_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_305_1 {{port:picorv32/trace_data[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_305_1 .clock_network_latency_included true
external_delay -accumulate -output {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_16_306_1 {{port:picorv32/trace_data[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_16_306_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18 port:picorv32/trap
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_306_1 port:picorv32/mem_valid
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_306_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_307_1 port:picorv32/mem_instr
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_307_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_308_1 {{port:picorv32/mem_addr[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_308_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_309_1 {{port:picorv32/mem_addr[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_309_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_310_1 {{port:picorv32/mem_addr[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_310_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_311_1 {{port:picorv32/mem_addr[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_311_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_312_1 {{port:picorv32/mem_addr[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_312_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_313_1 {{port:picorv32/mem_addr[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_313_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_314_1 {{port:picorv32/mem_addr[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_314_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_315_1 {{port:picorv32/mem_addr[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_315_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_316_1 {{port:picorv32/mem_addr[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_316_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_317_1 {{port:picorv32/mem_addr[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_317_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_318_1 {{port:picorv32/mem_addr[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_318_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_319_1 {{port:picorv32/mem_addr[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_319_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_320_1 {{port:picorv32/mem_addr[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_320_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_321_1 {{port:picorv32/mem_addr[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_321_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_322_1 {{port:picorv32/mem_addr[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_322_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_323_1 {{port:picorv32/mem_addr[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_323_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_324_1 {{port:picorv32/mem_addr[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_324_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_325_1 {{port:picorv32/mem_addr[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_325_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_326_1 {{port:picorv32/mem_addr[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_326_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_327_1 {{port:picorv32/mem_addr[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_327_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_328_1 {{port:picorv32/mem_addr[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_328_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_329_1 {{port:picorv32/mem_addr[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_329_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_330_1 {{port:picorv32/mem_addr[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_330_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_331_1 {{port:picorv32/mem_addr[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_331_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_332_1 {{port:picorv32/mem_addr[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_332_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_333_1 {{port:picorv32/mem_addr[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_333_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_334_1 {{port:picorv32/mem_addr[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_334_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_335_1 {{port:picorv32/mem_addr[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_335_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_336_1 {{port:picorv32/mem_addr[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_336_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_337_1 {{port:picorv32/mem_addr[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_337_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_338_1 {{port:picorv32/mem_addr[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_338_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_339_1 {{port:picorv32/mem_addr[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_339_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_340_1 {{port:picorv32/mem_wdata[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_340_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_341_1 {{port:picorv32/mem_wdata[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_341_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_342_1 {{port:picorv32/mem_wdata[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_342_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_343_1 {{port:picorv32/mem_wdata[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_343_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_344_1 {{port:picorv32/mem_wdata[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_344_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_345_1 {{port:picorv32/mem_wdata[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_345_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_346_1 {{port:picorv32/mem_wdata[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_346_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_347_1 {{port:picorv32/mem_wdata[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_347_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_348_1 {{port:picorv32/mem_wdata[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_348_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_349_1 {{port:picorv32/mem_wdata[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_349_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_350_1 {{port:picorv32/mem_wdata[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_350_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_351_1 {{port:picorv32/mem_wdata[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_351_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_352_1 {{port:picorv32/mem_wdata[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_352_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_353_1 {{port:picorv32/mem_wdata[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_353_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_354_1 {{port:picorv32/mem_wdata[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_354_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_355_1 {{port:picorv32/mem_wdata[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_355_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_356_1 {{port:picorv32/mem_wdata[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_356_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_357_1 {{port:picorv32/mem_wdata[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_357_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_358_1 {{port:picorv32/mem_wdata[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_358_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_359_1 {{port:picorv32/mem_wdata[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_359_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_360_1 {{port:picorv32/mem_wdata[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_360_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_361_1 {{port:picorv32/mem_wdata[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_361_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_362_1 {{port:picorv32/mem_wdata[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_362_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_363_1 {{port:picorv32/mem_wdata[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_363_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_364_1 {{port:picorv32/mem_wdata[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_364_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_365_1 {{port:picorv32/mem_wdata[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_365_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_366_1 {{port:picorv32/mem_wdata[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_366_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_367_1 {{port:picorv32/mem_wdata[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_367_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_368_1 {{port:picorv32/mem_wdata[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_368_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_369_1 {{port:picorv32/mem_wdata[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_369_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_370_1 {{port:picorv32/mem_wdata[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_370_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_371_1 {{port:picorv32/mem_wdata[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_371_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_372_1 {{port:picorv32/mem_wstrb[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_372_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_373_1 {{port:picorv32/mem_wstrb[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_373_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_374_1 {{port:picorv32/mem_wstrb[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_374_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_375_1 {{port:picorv32/mem_wstrb[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_375_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_376_1 port:picorv32/mem_la_read
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_376_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_377_1 port:picorv32/mem_la_write
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_377_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_378_1 {{port:picorv32/mem_la_addr[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_378_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_379_1 {{port:picorv32/mem_la_addr[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_379_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_380_1 {{port:picorv32/mem_la_addr[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_380_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_381_1 {{port:picorv32/mem_la_addr[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_381_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_382_1 {{port:picorv32/mem_la_addr[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_382_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_383_1 {{port:picorv32/mem_la_addr[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_383_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_384_1 {{port:picorv32/mem_la_addr[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_384_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_385_1 {{port:picorv32/mem_la_addr[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_385_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_386_1 {{port:picorv32/mem_la_addr[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_386_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_387_1 {{port:picorv32/mem_la_addr[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_387_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_388_1 {{port:picorv32/mem_la_addr[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_388_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_389_1 {{port:picorv32/mem_la_addr[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_389_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_390_1 {{port:picorv32/mem_la_addr[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_390_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_391_1 {{port:picorv32/mem_la_addr[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_391_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_392_1 {{port:picorv32/mem_la_addr[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_392_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_393_1 {{port:picorv32/mem_la_addr[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_393_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_394_1 {{port:picorv32/mem_la_addr[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_394_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_395_1 {{port:picorv32/mem_la_addr[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_395_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_396_1 {{port:picorv32/mem_la_addr[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_396_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_397_1 {{port:picorv32/mem_la_addr[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_397_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_398_1 {{port:picorv32/mem_la_addr[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_398_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_399_1 {{port:picorv32/mem_la_addr[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_399_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_400_1 {{port:picorv32/mem_la_addr[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_400_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_401_1 {{port:picorv32/mem_la_addr[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_401_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_402_1 {{port:picorv32/mem_la_addr[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_402_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_403_1 {{port:picorv32/mem_la_addr[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_403_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_404_1 {{port:picorv32/mem_la_addr[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_404_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_405_1 {{port:picorv32/mem_la_addr[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_405_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_406_1 {{port:picorv32/mem_la_addr[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_406_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_407_1 {{port:picorv32/mem_la_addr[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_407_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_408_1 {{port:picorv32/mem_la_addr[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_408_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_409_1 {{port:picorv32/mem_la_addr[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_409_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_410_1 {{port:picorv32/mem_la_wdata[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_410_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_411_1 {{port:picorv32/mem_la_wdata[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_411_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_412_1 {{port:picorv32/mem_la_wdata[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_412_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_413_1 {{port:picorv32/mem_la_wdata[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_413_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_414_1 {{port:picorv32/mem_la_wdata[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_414_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_415_1 {{port:picorv32/mem_la_wdata[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_415_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_416_1 {{port:picorv32/mem_la_wdata[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_416_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_417_1 {{port:picorv32/mem_la_wdata[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_417_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_418_1 {{port:picorv32/mem_la_wdata[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_418_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_419_1 {{port:picorv32/mem_la_wdata[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_419_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_420_1 {{port:picorv32/mem_la_wdata[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_420_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_421_1 {{port:picorv32/mem_la_wdata[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_421_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_422_1 {{port:picorv32/mem_la_wdata[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_422_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_423_1 {{port:picorv32/mem_la_wdata[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_423_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_424_1 {{port:picorv32/mem_la_wdata[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_424_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_425_1 {{port:picorv32/mem_la_wdata[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_425_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_426_1 {{port:picorv32/mem_la_wdata[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_426_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_427_1 {{port:picorv32/mem_la_wdata[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_427_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_428_1 {{port:picorv32/mem_la_wdata[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_428_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_429_1 {{port:picorv32/mem_la_wdata[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_429_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_430_1 {{port:picorv32/mem_la_wdata[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_430_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_431_1 {{port:picorv32/mem_la_wdata[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_431_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_432_1 {{port:picorv32/mem_la_wdata[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_432_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_433_1 {{port:picorv32/mem_la_wdata[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_433_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_434_1 {{port:picorv32/mem_la_wdata[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_434_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_435_1 {{port:picorv32/mem_la_wdata[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_435_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_436_1 {{port:picorv32/mem_la_wdata[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_436_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_437_1 {{port:picorv32/mem_la_wdata[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_437_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_438_1 {{port:picorv32/mem_la_wdata[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_438_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_439_1 {{port:picorv32/mem_la_wdata[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_439_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_440_1 {{port:picorv32/mem_la_wdata[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_440_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_441_1 {{port:picorv32/mem_la_wdata[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_441_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_442_1 {{port:picorv32/mem_la_wstrb[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_442_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_443_1 {{port:picorv32/mem_la_wstrb[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_443_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_444_1 {{port:picorv32/mem_la_wstrb[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_444_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_445_1 {{port:picorv32/mem_la_wstrb[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_445_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_446_1 port:picorv32/pcpi_valid
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_446_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_447_1 {{port:picorv32/pcpi_insn[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_447_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_448_1 {{port:picorv32/pcpi_insn[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_448_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_449_1 {{port:picorv32/pcpi_insn[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_449_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_450_1 {{port:picorv32/pcpi_insn[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_450_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_451_1 {{port:picorv32/pcpi_insn[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_451_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_452_1 {{port:picorv32/pcpi_insn[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_452_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_453_1 {{port:picorv32/pcpi_insn[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_453_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_454_1 {{port:picorv32/pcpi_insn[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_454_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_455_1 {{port:picorv32/pcpi_insn[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_455_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_456_1 {{port:picorv32/pcpi_insn[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_456_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_457_1 {{port:picorv32/pcpi_insn[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_457_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_458_1 {{port:picorv32/pcpi_insn[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_458_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_459_1 {{port:picorv32/pcpi_insn[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_459_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_460_1 {{port:picorv32/pcpi_insn[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_460_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_461_1 {{port:picorv32/pcpi_insn[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_461_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_462_1 {{port:picorv32/pcpi_insn[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_462_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_463_1 {{port:picorv32/pcpi_insn[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_463_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_464_1 {{port:picorv32/pcpi_insn[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_464_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_465_1 {{port:picorv32/pcpi_insn[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_465_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_466_1 {{port:picorv32/pcpi_insn[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_466_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_467_1 {{port:picorv32/pcpi_insn[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_467_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_468_1 {{port:picorv32/pcpi_insn[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_468_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_469_1 {{port:picorv32/pcpi_insn[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_469_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_470_1 {{port:picorv32/pcpi_insn[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_470_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_471_1 {{port:picorv32/pcpi_insn[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_471_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_472_1 {{port:picorv32/pcpi_insn[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_472_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_473_1 {{port:picorv32/pcpi_insn[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_473_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_474_1 {{port:picorv32/pcpi_insn[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_474_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_475_1 {{port:picorv32/pcpi_insn[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_475_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_476_1 {{port:picorv32/pcpi_insn[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_476_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_477_1 {{port:picorv32/pcpi_insn[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_477_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_478_1 {{port:picorv32/pcpi_insn[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_478_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_479_1 {{port:picorv32/pcpi_rs1[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_479_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_480_1 {{port:picorv32/pcpi_rs1[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_480_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_481_1 {{port:picorv32/pcpi_rs1[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_481_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_482_1 {{port:picorv32/pcpi_rs1[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_482_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_483_1 {{port:picorv32/pcpi_rs1[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_483_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_484_1 {{port:picorv32/pcpi_rs1[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_484_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_485_1 {{port:picorv32/pcpi_rs1[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_485_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_486_1 {{port:picorv32/pcpi_rs1[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_486_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_487_1 {{port:picorv32/pcpi_rs1[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_487_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_488_1 {{port:picorv32/pcpi_rs1[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_488_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_489_1 {{port:picorv32/pcpi_rs1[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_489_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_490_1 {{port:picorv32/pcpi_rs1[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_490_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_491_1 {{port:picorv32/pcpi_rs1[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_491_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_492_1 {{port:picorv32/pcpi_rs1[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_492_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_493_1 {{port:picorv32/pcpi_rs1[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_493_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_494_1 {{port:picorv32/pcpi_rs1[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_494_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_495_1 {{port:picorv32/pcpi_rs1[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_495_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_496_1 {{port:picorv32/pcpi_rs1[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_496_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_497_1 {{port:picorv32/pcpi_rs1[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_497_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_498_1 {{port:picorv32/pcpi_rs1[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_498_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_499_1 {{port:picorv32/pcpi_rs1[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_499_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_500_1 {{port:picorv32/pcpi_rs1[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_500_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_501_1 {{port:picorv32/pcpi_rs1[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_501_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_502_1 {{port:picorv32/pcpi_rs1[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_502_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_503_1 {{port:picorv32/pcpi_rs1[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_503_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_504_1 {{port:picorv32/pcpi_rs1[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_504_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_505_1 {{port:picorv32/pcpi_rs1[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_505_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_506_1 {{port:picorv32/pcpi_rs1[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_506_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_507_1 {{port:picorv32/pcpi_rs1[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_507_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_508_1 {{port:picorv32/pcpi_rs1[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_508_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_509_1 {{port:picorv32/pcpi_rs1[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_509_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_510_1 {{port:picorv32/pcpi_rs1[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_510_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_511_1 {{port:picorv32/pcpi_rs2[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_511_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_512_1 {{port:picorv32/pcpi_rs2[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_512_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_513_1 {{port:picorv32/pcpi_rs2[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_513_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_514_1 {{port:picorv32/pcpi_rs2[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_514_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_515_1 {{port:picorv32/pcpi_rs2[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_515_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_516_1 {{port:picorv32/pcpi_rs2[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_516_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_517_1 {{port:picorv32/pcpi_rs2[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_517_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_518_1 {{port:picorv32/pcpi_rs2[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_518_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_519_1 {{port:picorv32/pcpi_rs2[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_519_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_520_1 {{port:picorv32/pcpi_rs2[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_520_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_521_1 {{port:picorv32/pcpi_rs2[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_521_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_522_1 {{port:picorv32/pcpi_rs2[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_522_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_523_1 {{port:picorv32/pcpi_rs2[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_523_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_524_1 {{port:picorv32/pcpi_rs2[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_524_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_525_1 {{port:picorv32/pcpi_rs2[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_525_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_526_1 {{port:picorv32/pcpi_rs2[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_526_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_527_1 {{port:picorv32/pcpi_rs2[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_527_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_528_1 {{port:picorv32/pcpi_rs2[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_528_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_529_1 {{port:picorv32/pcpi_rs2[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_529_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_530_1 {{port:picorv32/pcpi_rs2[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_530_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_531_1 {{port:picorv32/pcpi_rs2[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_531_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_532_1 {{port:picorv32/pcpi_rs2[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_532_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_533_1 {{port:picorv32/pcpi_rs2[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_533_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_534_1 {{port:picorv32/pcpi_rs2[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_534_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_535_1 {{port:picorv32/pcpi_rs2[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_535_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_536_1 {{port:picorv32/pcpi_rs2[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_536_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_537_1 {{port:picorv32/pcpi_rs2[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_537_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_538_1 {{port:picorv32/pcpi_rs2[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_538_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_539_1 {{port:picorv32/pcpi_rs2[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_539_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_540_1 {{port:picorv32/pcpi_rs2[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_540_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_541_1 {{port:picorv32/pcpi_rs2[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_541_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_542_1 {{port:picorv32/pcpi_rs2[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_542_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_543_1 {{port:picorv32/eoi[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_543_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_544_1 {{port:picorv32/eoi[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_544_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_545_1 {{port:picorv32/eoi[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_545_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_546_1 {{port:picorv32/eoi[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_546_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_547_1 {{port:picorv32/eoi[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_547_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_548_1 {{port:picorv32/eoi[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_548_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_549_1 {{port:picorv32/eoi[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_549_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_550_1 {{port:picorv32/eoi[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_550_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_551_1 {{port:picorv32/eoi[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_551_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_552_1 {{port:picorv32/eoi[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_552_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_553_1 {{port:picorv32/eoi[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_553_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_554_1 {{port:picorv32/eoi[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_554_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_555_1 {{port:picorv32/eoi[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_555_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_556_1 {{port:picorv32/eoi[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_556_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_557_1 {{port:picorv32/eoi[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_557_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_558_1 {{port:picorv32/eoi[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_558_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_559_1 {{port:picorv32/eoi[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_559_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_560_1 {{port:picorv32/eoi[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_560_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_561_1 {{port:picorv32/eoi[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_561_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_562_1 {{port:picorv32/eoi[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_562_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_563_1 {{port:picorv32/eoi[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_563_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_564_1 {{port:picorv32/eoi[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_564_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_565_1 {{port:picorv32/eoi[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_565_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_566_1 {{port:picorv32/eoi[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_566_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_567_1 {{port:picorv32/eoi[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_567_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_568_1 {{port:picorv32/eoi[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_568_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_569_1 {{port:picorv32/eoi[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_569_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_570_1 {{port:picorv32/eoi[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_570_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_571_1 {{port:picorv32/eoi[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_571_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_572_1 {{port:picorv32/eoi[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_572_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_573_1 {{port:picorv32/eoi[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_573_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_574_1 {{port:picorv32/eoi[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_574_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_575_1 port:picorv32/trace_valid
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_575_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_576_1 {{port:picorv32/trace_data[35]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_576_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_577_1 {{port:picorv32/trace_data[34]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_577_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_578_1 {{port:picorv32/trace_data[33]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_578_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_579_1 {{port:picorv32/trace_data[32]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_579_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_580_1 {{port:picorv32/trace_data[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_580_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_581_1 {{port:picorv32/trace_data[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_581_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_582_1 {{port:picorv32/trace_data[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_582_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_583_1 {{port:picorv32/trace_data[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_583_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_584_1 {{port:picorv32/trace_data[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_584_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_585_1 {{port:picorv32/trace_data[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_585_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_586_1 {{port:picorv32/trace_data[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_586_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_587_1 {{port:picorv32/trace_data[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_587_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_588_1 {{port:picorv32/trace_data[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_588_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_589_1 {{port:picorv32/trace_data[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_589_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_590_1 {{port:picorv32/trace_data[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_590_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_591_1 {{port:picorv32/trace_data[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_591_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_592_1 {{port:picorv32/trace_data[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_592_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_593_1 {{port:picorv32/trace_data[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_593_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_594_1 {{port:picorv32/trace_data[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_594_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_595_1 {{port:picorv32/trace_data[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_595_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_596_1 {{port:picorv32/trace_data[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_596_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_597_1 {{port:picorv32/trace_data[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_597_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_598_1 {{port:picorv32/trace_data[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_598_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_599_1 {{port:picorv32/trace_data[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_599_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_600_1 {{port:picorv32/trace_data[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_600_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_601_1 {{port:picorv32/trace_data[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_601_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_602_1 {{port:picorv32/trace_data[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_602_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_603_1 {{port:picorv32/trace_data[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_603_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_604_1 {{port:picorv32/trace_data[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_604_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_605_1 {{port:picorv32/trace_data[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_605_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_606_1 {{port:picorv32/trace_data[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_606_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_607_1 {{port:picorv32/trace_data[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_607_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_608_1 {{port:picorv32/trace_data[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_608_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_609_1 {{port:picorv32/trace_data[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_609_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_610_1 {{port:picorv32/trace_data[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_610_1 .clock_network_latency_included true
external_delay -accumulate -output {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_18_611_1 {{port:picorv32/trace_data[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_18_611_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26 port:picorv32/resetn
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_611_1 port:picorv32/mem_ready
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_611_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_612_1 {{port:picorv32/mem_rdata[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_612_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_613_1 {{port:picorv32/mem_rdata[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_613_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_614_1 {{port:picorv32/mem_rdata[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_614_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_615_1 {{port:picorv32/mem_rdata[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_615_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_616_1 {{port:picorv32/mem_rdata[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_616_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_617_1 {{port:picorv32/mem_rdata[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_617_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_618_1 {{port:picorv32/mem_rdata[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_618_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_619_1 {{port:picorv32/mem_rdata[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_619_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_620_1 {{port:picorv32/mem_rdata[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_620_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_621_1 {{port:picorv32/mem_rdata[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_621_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_622_1 {{port:picorv32/mem_rdata[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_622_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_623_1 {{port:picorv32/mem_rdata[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_623_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_624_1 {{port:picorv32/mem_rdata[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_624_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_625_1 {{port:picorv32/mem_rdata[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_625_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_626_1 {{port:picorv32/mem_rdata[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_626_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_627_1 {{port:picorv32/mem_rdata[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_627_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_628_1 {{port:picorv32/mem_rdata[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_628_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_629_1 {{port:picorv32/mem_rdata[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_629_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_630_1 {{port:picorv32/mem_rdata[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_630_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_631_1 {{port:picorv32/mem_rdata[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_631_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_632_1 {{port:picorv32/mem_rdata[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_632_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_633_1 {{port:picorv32/mem_rdata[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_633_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_634_1 {{port:picorv32/mem_rdata[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_634_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_635_1 {{port:picorv32/mem_rdata[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_635_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_636_1 {{port:picorv32/mem_rdata[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_636_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_637_1 {{port:picorv32/mem_rdata[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_637_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_638_1 {{port:picorv32/mem_rdata[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_638_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_639_1 {{port:picorv32/mem_rdata[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_639_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_640_1 {{port:picorv32/mem_rdata[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_640_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_641_1 {{port:picorv32/mem_rdata[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_641_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_642_1 {{port:picorv32/mem_rdata[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_642_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_643_1 {{port:picorv32/mem_rdata[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_643_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_644_1 port:picorv32/pcpi_wr
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_644_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_645_1 {{port:picorv32/pcpi_rd[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_645_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_646_1 {{port:picorv32/pcpi_rd[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_646_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_647_1 {{port:picorv32/pcpi_rd[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_647_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_648_1 {{port:picorv32/pcpi_rd[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_648_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_649_1 {{port:picorv32/pcpi_rd[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_649_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_650_1 {{port:picorv32/pcpi_rd[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_650_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_651_1 {{port:picorv32/pcpi_rd[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_651_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_652_1 {{port:picorv32/pcpi_rd[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_652_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_653_1 {{port:picorv32/pcpi_rd[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_653_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_654_1 {{port:picorv32/pcpi_rd[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_654_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_655_1 {{port:picorv32/pcpi_rd[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_655_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_656_1 {{port:picorv32/pcpi_rd[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_656_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_657_1 {{port:picorv32/pcpi_rd[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_657_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_658_1 {{port:picorv32/pcpi_rd[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_658_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_659_1 {{port:picorv32/pcpi_rd[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_659_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_660_1 {{port:picorv32/pcpi_rd[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_660_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_661_1 {{port:picorv32/pcpi_rd[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_661_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_662_1 {{port:picorv32/pcpi_rd[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_662_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_663_1 {{port:picorv32/pcpi_rd[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_663_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_664_1 {{port:picorv32/pcpi_rd[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_664_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_665_1 {{port:picorv32/pcpi_rd[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_665_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_666_1 {{port:picorv32/pcpi_rd[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_666_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_667_1 {{port:picorv32/pcpi_rd[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_667_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_668_1 {{port:picorv32/pcpi_rd[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_668_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_669_1 {{port:picorv32/pcpi_rd[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_669_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_670_1 {{port:picorv32/pcpi_rd[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_670_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_671_1 {{port:picorv32/pcpi_rd[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_671_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_672_1 {{port:picorv32/pcpi_rd[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_672_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_673_1 {{port:picorv32/pcpi_rd[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_673_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_674_1 {{port:picorv32/pcpi_rd[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_674_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_675_1 {{port:picorv32/pcpi_rd[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_675_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_676_1 {{port:picorv32/pcpi_rd[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_676_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_677_1 port:picorv32/pcpi_wait
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_677_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_678_1 port:picorv32/pcpi_ready
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_678_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_679_1 {{port:picorv32/irq[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_679_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_680_1 {{port:picorv32/irq[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_680_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_681_1 {{port:picorv32/irq[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_681_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_682_1 {{port:picorv32/irq[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_682_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_683_1 {{port:picorv32/irq[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_683_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_684_1 {{port:picorv32/irq[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_684_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_685_1 {{port:picorv32/irq[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_685_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_686_1 {{port:picorv32/irq[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_686_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_687_1 {{port:picorv32/irq[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_687_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_688_1 {{port:picorv32/irq[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_688_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_689_1 {{port:picorv32/irq[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_689_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_690_1 {{port:picorv32/irq[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_690_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_691_1 {{port:picorv32/irq[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_691_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_692_1 {{port:picorv32/irq[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_692_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_693_1 {{port:picorv32/irq[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_693_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_694_1 {{port:picorv32/irq[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_694_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_695_1 {{port:picorv32/irq[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_695_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_696_1 {{port:picorv32/irq[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_696_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_697_1 {{port:picorv32/irq[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_697_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_698_1 {{port:picorv32/irq[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_698_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_699_1 {{port:picorv32/irq[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_699_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_700_1 {{port:picorv32/irq[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_700_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_701_1 {{port:picorv32/irq[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_701_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_702_1 {{port:picorv32/irq[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_702_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_703_1 {{port:picorv32/irq[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_703_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_704_1 {{port:picorv32/irq[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_704_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_705_1 {{port:picorv32/irq[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_705_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_706_1 {{port:picorv32/irq[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_706_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_707_1 {{port:picorv32/irq[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_707_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_708_1 {{port:picorv32/irq[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_708_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_709_1 {{port:picorv32/irq[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_709_1 .clock_network_latency_included true
external_delay -accumulate -input {no_value no_value 750.0 750.0} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_26_710_1 {{port:picorv32/irq[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_26_710_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28 port:picorv32/resetn
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_710_1 port:picorv32/mem_ready
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_710_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_711_1 {{port:picorv32/mem_rdata[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_711_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_712_1 {{port:picorv32/mem_rdata[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_712_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_713_1 {{port:picorv32/mem_rdata[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_713_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_714_1 {{port:picorv32/mem_rdata[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_714_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_715_1 {{port:picorv32/mem_rdata[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_715_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_716_1 {{port:picorv32/mem_rdata[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_716_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_717_1 {{port:picorv32/mem_rdata[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_717_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_718_1 {{port:picorv32/mem_rdata[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_718_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_719_1 {{port:picorv32/mem_rdata[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_719_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_720_1 {{port:picorv32/mem_rdata[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_720_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_721_1 {{port:picorv32/mem_rdata[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_721_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_722_1 {{port:picorv32/mem_rdata[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_722_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_723_1 {{port:picorv32/mem_rdata[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_723_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_724_1 {{port:picorv32/mem_rdata[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_724_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_725_1 {{port:picorv32/mem_rdata[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_725_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_726_1 {{port:picorv32/mem_rdata[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_726_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_727_1 {{port:picorv32/mem_rdata[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_727_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_728_1 {{port:picorv32/mem_rdata[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_728_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_729_1 {{port:picorv32/mem_rdata[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_729_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_730_1 {{port:picorv32/mem_rdata[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_730_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_731_1 {{port:picorv32/mem_rdata[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_731_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_732_1 {{port:picorv32/mem_rdata[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_732_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_733_1 {{port:picorv32/mem_rdata[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_733_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_734_1 {{port:picorv32/mem_rdata[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_734_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_735_1 {{port:picorv32/mem_rdata[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_735_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_736_1 {{port:picorv32/mem_rdata[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_736_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_737_1 {{port:picorv32/mem_rdata[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_737_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_738_1 {{port:picorv32/mem_rdata[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_738_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_739_1 {{port:picorv32/mem_rdata[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_739_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_740_1 {{port:picorv32/mem_rdata[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_740_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_741_1 {{port:picorv32/mem_rdata[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_741_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_742_1 {{port:picorv32/mem_rdata[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_742_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_743_1 port:picorv32/pcpi_wr
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_743_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_744_1 {{port:picorv32/pcpi_rd[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_744_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_745_1 {{port:picorv32/pcpi_rd[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_745_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_746_1 {{port:picorv32/pcpi_rd[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_746_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_747_1 {{port:picorv32/pcpi_rd[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_747_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_748_1 {{port:picorv32/pcpi_rd[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_748_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_749_1 {{port:picorv32/pcpi_rd[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_749_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_750_1 {{port:picorv32/pcpi_rd[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_750_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_751_1 {{port:picorv32/pcpi_rd[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_751_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_752_1 {{port:picorv32/pcpi_rd[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_752_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_753_1 {{port:picorv32/pcpi_rd[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_753_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_754_1 {{port:picorv32/pcpi_rd[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_754_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_755_1 {{port:picorv32/pcpi_rd[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_755_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_756_1 {{port:picorv32/pcpi_rd[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_756_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_757_1 {{port:picorv32/pcpi_rd[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_757_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_758_1 {{port:picorv32/pcpi_rd[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_758_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_759_1 {{port:picorv32/pcpi_rd[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_759_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_760_1 {{port:picorv32/pcpi_rd[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_760_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_761_1 {{port:picorv32/pcpi_rd[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_761_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_762_1 {{port:picorv32/pcpi_rd[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_762_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_763_1 {{port:picorv32/pcpi_rd[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_763_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_764_1 {{port:picorv32/pcpi_rd[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_764_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_765_1 {{port:picorv32/pcpi_rd[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_765_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_766_1 {{port:picorv32/pcpi_rd[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_766_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_767_1 {{port:picorv32/pcpi_rd[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_767_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_768_1 {{port:picorv32/pcpi_rd[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_768_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_769_1 {{port:picorv32/pcpi_rd[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_769_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_770_1 {{port:picorv32/pcpi_rd[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_770_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_771_1 {{port:picorv32/pcpi_rd[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_771_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_772_1 {{port:picorv32/pcpi_rd[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_772_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_773_1 {{port:picorv32/pcpi_rd[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_773_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_774_1 {{port:picorv32/pcpi_rd[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_774_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_775_1 {{port:picorv32/pcpi_rd[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_775_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_776_1 port:picorv32/pcpi_wait
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_776_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_777_1 port:picorv32/pcpi_ready
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_777_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_778_1 {{port:picorv32/irq[31]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_778_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_779_1 {{port:picorv32/irq[30]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_779_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_780_1 {{port:picorv32/irq[29]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_780_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_781_1 {{port:picorv32/irq[28]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_781_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_782_1 {{port:picorv32/irq[27]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_782_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_783_1 {{port:picorv32/irq[26]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_783_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_784_1 {{port:picorv32/irq[25]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_784_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_785_1 {{port:picorv32/irq[24]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_785_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_786_1 {{port:picorv32/irq[23]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_786_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_787_1 {{port:picorv32/irq[22]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_787_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_788_1 {{port:picorv32/irq[21]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_788_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_789_1 {{port:picorv32/irq[20]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_789_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_790_1 {{port:picorv32/irq[19]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_790_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_791_1 {{port:picorv32/irq[18]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_791_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_792_1 {{port:picorv32/irq[17]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_792_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_793_1 {{port:picorv32/irq[16]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_793_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_794_1 {{port:picorv32/irq[15]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_794_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_795_1 {{port:picorv32/irq[14]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_795_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_796_1 {{port:picorv32/irq[13]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_796_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_797_1 {{port:picorv32/irq[12]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_797_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_798_1 {{port:picorv32/irq[11]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_798_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_799_1 {{port:picorv32/irq[10]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_799_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_800_1 {{port:picorv32/irq[9]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_800_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_801_1 {{port:picorv32/irq[8]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_801_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_802_1 {{port:picorv32/irq[7]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_802_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_803_1 {{port:picorv32/irq[6]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_803_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_804_1 {{port:picorv32/irq[5]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_804_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_805_1 {{port:picorv32/irq[4]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_805_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_806_1 {{port:picorv32/irq[3]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_806_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_807_1 {{port:picorv32/irq[2]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_807_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_808_1 {{port:picorv32/irq[1]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_808_1 .clock_network_latency_included true
external_delay -accumulate -input {250.0 250.0 no_value no_value} -clock clock:picorv32/clk -name Exercise_1_Step_4_Co_line_28_809_1 {{port:picorv32/irq[0]}}
set_db -quiet external_delay:picorv32/Exercise_1_Step_4_Co_line_28_809_1 .clock_network_latency_included true
path_group -paths [specify_paths -lenient -to clock:picorv32/clk]  -name clk -group cost_group:picorv32/clk -user_priority -1047552
# BEGIN DFT SECTION
set_db -quiet dft_scan_style muxed_scan
set_db -quiet dft_scanbit_waveform_analysis false
# END DFT SECTION
set_db -quiet design:picorv32 .seq_reason_deleted_internal {{{genblk1.pcpi_mul/active_reg[3]} unloaded {genblk1.pcpi_mul/active[3]}} {genblk1.pcpi_mul/rs1_q unloaded genblk1.pcpi_mul/rs1_q} {genblk1.pcpi_mul/rs2_q unloaded genblk1.pcpi_mul/rs2_q} {genblk1.pcpi_mul/rd_q unloaded genblk1.pcpi_mul/rd_q} {genblk1.pcpi_mul/pcpi_insn_valid_q unloaded genblk1.pcpi_mul/pcpi_insn_valid_q} {next_insn_opcode unloaded next_insn_opcode} {dbg_insn_addr unloaded dbg_insn_addr} {q_ascii_instr unloaded q_ascii_instr} {q_insn_imm unloaded q_insn_imm} {q_insn_opcode unloaded q_insn_opcode} {q_insn_rs1 unloaded q_insn_rs1} {q_insn_rs2 unloaded q_insn_rs2} {q_insn_rd unloaded q_insn_rd} {dbg_next unloaded dbg_next} {dbg_valid_insn unloaded dbg_valid_insn} {cached_ascii_instr unloaded cached_ascii_instr} {cached_insn_imm unloaded cached_insn_imm} {cached_insn_opcode unloaded cached_insn_opcode} {cached_insn_rs1 unloaded cached_insn_rs1} {cached_insn_rs2 unloaded cached_insn_rs2} {cached_insn_rd unloaded cached_insn_rd} {irq_delay unloaded irq_delay} {irq_active unloaded irq_active} {irq_mask unloaded irq_mask} {irq_pending unloaded irq_pending} {timer unloaded timer} {decoder_trigger_q unloaded decoder_trigger_q} {decoder_pseudo_trigger_q unloaded decoder_pseudo_trigger_q} {dbg_rs1val unloaded dbg_rs1val} {dbg_rs2val unloaded dbg_rs2val} {dbg_rs1val_valid unloaded dbg_rs1val_valid} {dbg_rs2val_valid unloaded dbg_rs2val_valid} {latched_trace unloaded latched_trace} {alu_out_0_q unloaded alu_out_0_q} {alu_wait unloaded alu_wait} {alu_wait_2 unloaded alu_wait_2} {{genblk1.pcpi_mul/active_reg[2]} unloaded {genblk1.pcpi_mul/active[2]}} {{mem_addr_reg[0]} {{constant 0}} {mem_addr[0]}} {{mem_addr_reg[1]} {{constant 0}} {mem_addr[1]}} {instr_getq_reg {{constant 0}} instr_getq} {instr_setq_reg {{constant 0}} instr_setq} {instr_retirq_reg {{constant 0}} instr_retirq} {instr_maskirq_reg {{constant 0}} instr_maskirq} {instr_waitirq_reg {{constant 0}} instr_waitirq} {instr_timer_reg {{constant 0}} instr_timer} {{decoded_imm_j_reg[0]} {{constant 0}} {decoded_imm_j[0]}} {{eoi_reg[0]} {{constant 0}} {eoi[0]}} {{eoi_reg[1]} {{constant 0}} {eoi[1]}} {{eoi_reg[2]} {{constant 0}} {eoi[2]}} {{eoi_reg[3]} {{constant 0}} {eoi[3]}} {{eoi_reg[4]} {{constant 0}} {eoi[4]}} {{eoi_reg[5]} {{constant 0}} {eoi[5]}} {{eoi_reg[6]} {{constant 0}} {eoi[6]}} {{eoi_reg[7]} {{constant 0}} {eoi[7]}} {{eoi_reg[8]} {{constant 0}} {eoi[8]}} {{eoi_reg[9]} {{constant 0}} {eoi[9]}} {{eoi_reg[10]} {{constant 0}} {eoi[10]}} {{eoi_reg[11]} {{constant 0}} {eoi[11]}} {{eoi_reg[12]} {{constant 0}} {eoi[12]}} {{eoi_reg[13]} {{constant 0}} {eoi[13]}} {{eoi_reg[14]} {{constant 0}} {eoi[14]}} {{eoi_reg[15]} {{constant 0}} {eoi[15]}} {{eoi_reg[16]} {{constant 0}} {eoi[16]}} {{eoi_reg[17]} {{constant 0}} {eoi[17]}} {{eoi_reg[18]} {{constant 0}} {eoi[18]}} {{eoi_reg[19]} {{constant 0}} {eoi[19]}} {{eoi_reg[20]} {{constant 0}} {eoi[20]}} {{eoi_reg[21]} {{constant 0}} {eoi[21]}} {{eoi_reg[22]} {{constant 0}} {eoi[22]}} {{eoi_reg[23]} {{constant 0}} {eoi[23]}} {{eoi_reg[24]} {{constant 0}} {eoi[24]}} {{eoi_reg[25]} {{constant 0}} {eoi[25]}} {{eoi_reg[26]} {{constant 0}} {eoi[26]}} {{eoi_reg[27]} {{constant 0}} {eoi[27]}} {{eoi_reg[28]} {{constant 0}} {eoi[28]}} {{eoi_reg[29]} {{constant 0}} {eoi[29]}} {{eoi_reg[30]} {{constant 0}} {eoi[30]}} {{eoi_reg[31]} {{constant 0}} {eoi[31]}} {trace_valid_reg {{constant 0}} trace_valid} {{trace_data_reg[0]} {{constant 0}} {trace_data[0]}} {{trace_data_reg[1]} {{constant 0}} {trace_data[1]}} {{trace_data_reg[2]} {{constant 0}} {trace_data[2]}} {{trace_data_reg[3]} {{constant 0}} {trace_data[3]}} {{trace_data_reg[4]} {{constant 0}} {trace_data[4]}} {{trace_data_reg[5]} {{constant 0}} {trace_data[5]}} {{trace_data_reg[6]} {{constant 0}} {trace_data[6]}} {{trace_data_reg[7]} {{constant 0}} {trace_data[7]}} {{trace_data_reg[8]} {{constant 0}} {trace_data[8]}} {{trace_data_reg[9]} {{constant 0}} {trace_data[9]}} {{trace_data_reg[10]} {{constant 0}} {trace_data[10]}} {{trace_data_reg[11]} {{constant 0}} {trace_data[11]}} {{trace_data_reg[12]} {{constant 0}} {trace_data[12]}} {{trace_data_reg[13]} {{constant 0}} {trace_data[13]}} {{trace_data_reg[14]} {{constant 0}} {trace_data[14]}} {{trace_data_reg[15]} {{constant 0}} {trace_data[15]}} {{trace_data_reg[16]} {{constant 0}} {trace_data[16]}} {{trace_data_reg[17]} {{constant 0}} {trace_data[17]}} {{trace_data_reg[18]} {{constant 0}} {trace_data[18]}} {{trace_data_reg[19]} {{constant 0}} {trace_data[19]}} {{trace_data_reg[20]} {{constant 0}} {trace_data[20]}} {{trace_data_reg[21]} {{constant 0}} {trace_data[21]}} {{trace_data_reg[22]} {{constant 0}} {trace_data[22]}} {{trace_data_reg[23]} {{constant 0}} {trace_data[23]}} {{trace_data_reg[24]} {{constant 0}} {trace_data[24]}} {{trace_data_reg[25]} {{constant 0}} {trace_data[25]}} {{trace_data_reg[26]} {{constant 0}} {trace_data[26]}} {{trace_data_reg[27]} {{constant 0}} {trace_data[27]}} {{trace_data_reg[28]} {{constant 0}} {trace_data[28]}} {{trace_data_reg[29]} {{constant 0}} {trace_data[29]}} {{trace_data_reg[30]} {{constant 0}} {trace_data[30]}} {{trace_data_reg[31]} {{constant 0}} {trace_data[31]}} {{trace_data_reg[32]} {{constant 0}} {trace_data[32]}} {{trace_data_reg[33]} {{constant 0}} {trace_data[33]}} {{trace_data_reg[34]} {{constant 0}} {trace_data[34]}} {{trace_data_reg[35]} {{constant 0}} {trace_data[35]}} {{cpu_state_reg[4]} {{constant 0}} {cpu_state[4]}} {{irq_state_reg[0]} {{constant 0}} {irq_state[0]}} {{irq_state_reg[1]} {{constant 0}} {irq_state[1]}} {do_waitirq_reg {{constant 0}} do_waitirq} {genblk2.pcpi_div/pcpi_wr_reg {{merged with genblk2.pcpi_div/pcpi_ready_reg}} genblk2.pcpi_div/pcpi_wr genblk2.pcpi_div/pcpi_ready} {{cpuregs_reg[0][0]} {{constant 0}} {cpuregs[0][0]}} {{cpuregs_reg[0][1]} {{constant 0}} {cpuregs[0][1]}} {{cpuregs_reg[0][2]} {{constant 0}} {cpuregs[0][2]}} {{cpuregs_reg[0][3]} {{constant 0}} {cpuregs[0][3]}} {{cpuregs_reg[0][4]} {{constant 0}} {cpuregs[0][4]}} {{cpuregs_reg[0][5]} {{constant 0}} {cpuregs[0][5]}} {{cpuregs_reg[0][6]} {{constant 0}} {cpuregs[0][6]}} {{cpuregs_reg[0][7]} {{constant 0}} {cpuregs[0][7]}} {{cpuregs_reg[0][8]} {{constant 0}} {cpuregs[0][8]}} {{cpuregs_reg[0][9]} {{constant 0}} {cpuregs[0][9]}} {{cpuregs_reg[0][10]} {{constant 0}} {cpuregs[0][10]}} {{cpuregs_reg[0][11]} {{constant 0}} {cpuregs[0][11]}} {{cpuregs_reg[0][12]} {{constant 0}} {cpuregs[0][12]}} {{cpuregs_reg[0][13]} {{constant 0}} {cpuregs[0][13]}} {{cpuregs_reg[0][14]} {{constant 0}} {cpuregs[0][14]}} {{cpuregs_reg[0][15]} {{constant 0}} {cpuregs[0][15]}} {{cpuregs_reg[0][16]} {{constant 0}} {cpuregs[0][16]}} {{cpuregs_reg[0][17]} {{constant 0}} {cpuregs[0][17]}} {{cpuregs_reg[0][18]} {{constant 0}} {cpuregs[0][18]}} {{cpuregs_reg[0][19]} {{constant 0}} {cpuregs[0][19]}} {{cpuregs_reg[0][20]} {{constant 0}} {cpuregs[0][20]}} {{cpuregs_reg[0][21]} {{constant 0}} {cpuregs[0][21]}} {{cpuregs_reg[0][22]} {{constant 0}} {cpuregs[0][22]}} {{cpuregs_reg[0][23]} {{constant 0}} {cpuregs[0][23]}} {{cpuregs_reg[0][24]} {{constant 0}} {cpuregs[0][24]}} {{cpuregs_reg[0][25]} {{constant 0}} {cpuregs[0][25]}} {{cpuregs_reg[0][26]} {{constant 0}} {cpuregs[0][26]}} {{cpuregs_reg[0][27]} {{constant 0}} {cpuregs[0][27]}} {{cpuregs_reg[0][28]} {{constant 0}} {cpuregs[0][28]}} {{cpuregs_reg[0][29]} {{constant 0}} {cpuregs[0][29]}} {{cpuregs_reg[0][30]} {{constant 0}} {cpuregs[0][30]}} {{cpuregs_reg[0][31]} {{constant 0}} {cpuregs[0][31]}} {{reg_next_pc_reg[0]} {{constant 0}} {reg_next_pc[0]}} {{reg_pc_reg[0]} {{constant 0}} {reg_pc[0]}} {{decoded_imm_j_reg[21]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[21]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[22]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[22]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[23]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[23]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[24]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[24]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[25]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[25]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[26]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[26]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[27]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[27]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[28]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[28]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[29]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[29]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[30]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[30]} {decoded_imm_j[20]}} {{decoded_imm_j_reg[31]} {{merged with decoded_imm_j_reg[20]}} {decoded_imm_j[31]} {decoded_imm_j[20]}}}
set_db -quiet design:picorv32 .qos_by_stage {{to_generic {wns -11111111} {tns -111111111} {vep -111111111} {area 73896} {cell_count 19150} {utilization  0.00} {runtime 77 99 74 93} }{first_condense {wns -11111111} {tns -111111111} {vep -111111111} {area 84445} {cell_count 26729} {utilization  0.00} {runtime 66 191 65 184} }{second_condense {wns -11111111} {tns -111111111} {vep -111111111} {area 84234} {cell_count 26647} {utilization  0.00} {runtime 51 274 7 205} }{reify {wns -8123} {tns 919746} {vep 195} {area 36504} {cell_count 12698} {utilization  0.00} {runtime 141 415 4 210} }{global_incr_map {wns -800} {tns 58452} {vep 137} {area 33603} {cell_count 11972} {utilization  0.00} {runtime 16 432 5 216} }{incr_opt {wns 214748365} {tns 0} {vep 0} {area 34234} {cell_count 10166} {utilization  0.00} {runtime 33 487 31 262} }}
set_db -quiet design:picorv32 .is_sop_cluster true
set_db -quiet design:picorv32 .seq_mbci_coverage 99.85
set_db -quiet design:picorv32 .seq_mbci_bits_per_inst 3.9536290322580645
set_db -quiet design:picorv32 .seq_mbci_avg_width 3.971602434077079
set_db -quiet design:picorv32 .seq_mbci_count 493
set_db -quiet design:picorv32 .hdl_user_name picorv32
set_db -quiet design:picorv32 .hdl_filelist {{default -v2001 {SYNTHESIS} {/home/d/deirmentz/VLSI_ASIC/Risc-vVerilog/picorv32.v} {/home/d/deirmentz/VLSI_ASIC/Risc-vVerilog/} {}}}
set_db -quiet design:picorv32 .seq_reason_deleted {{{genblk1.pcpi_mul/active_reg[3]} unloaded} {genblk1.pcpi_mul/rs1_q unloaded} {genblk1.pcpi_mul/rs2_q unloaded} {genblk1.pcpi_mul/rd_q unloaded} {genblk1.pcpi_mul/pcpi_insn_valid_q unloaded} {next_insn_opcode unloaded} {dbg_insn_addr unloaded} {q_ascii_instr unloaded} {q_insn_imm unloaded} {q_insn_opcode unloaded} {q_insn_rs1 unloaded} {q_insn_rs2 unloaded} {q_insn_rd unloaded} {dbg_next unloaded} {dbg_valid_insn unloaded} {cached_ascii_instr unloaded} {cached_insn_imm unloaded} {cached_insn_opcode unloaded} {cached_insn_rs1 unloaded} {cached_insn_rs2 unloaded} {cached_insn_rd unloaded} {irq_delay unloaded} {irq_active unloaded} {irq_mask unloaded} {irq_pending unloaded} {timer unloaded} {decoder_trigger_q unloaded} {decoder_pseudo_trigger_q unloaded} {dbg_rs1val unloaded} {dbg_rs2val unloaded} {dbg_rs1val_valid unloaded} {dbg_rs2val_valid unloaded} {latched_trace unloaded} {alu_out_0_q unloaded} {alu_wait unloaded} {alu_wait_2 unloaded} {{genblk1.pcpi_mul/active_reg[2]} unloaded} {{mem_addr_reg[0]} {{constant 0}}} {{mem_addr_reg[1]} {{constant 0}}} {instr_getq_reg {{constant 0}}} {instr_setq_reg {{constant 0}}} {instr_retirq_reg {{constant 0}}} {instr_maskirq_reg {{constant 0}}} {instr_waitirq_reg {{constant 0}}} {instr_timer_reg {{constant 0}}} {{decoded_imm_j_reg[0]} {{constant 0}}} {{eoi_reg[0]} {{constant 0}}} {{eoi_reg[1]} {{constant 0}}} {{eoi_reg[2]} {{constant 0}}} {{eoi_reg[3]} {{constant 0}}} {{eoi_reg[4]} {{constant 0}}} {{eoi_reg[5]} {{constant 0}}} {{eoi_reg[6]} {{constant 0}}} {{eoi_reg[7]} {{constant 0}}} {{eoi_reg[8]} {{constant 0}}} {{eoi_reg[9]} {{constant 0}}} {{eoi_reg[10]} {{constant 0}}} {{eoi_reg[11]} {{constant 0}}} {{eoi_reg[12]} {{constant 0}}} {{eoi_reg[13]} {{constant 0}}} {{eoi_reg[14]} {{constant 0}}} {{eoi_reg[15]} {{constant 0}}} {{eoi_reg[16]} {{constant 0}}} {{eoi_reg[17]} {{constant 0}}} {{eoi_reg[18]} {{constant 0}}} {{eoi_reg[19]} {{constant 0}}} {{eoi_reg[20]} {{constant 0}}} {{eoi_reg[21]} {{constant 0}}} {{eoi_reg[22]} {{constant 0}}} {{eoi_reg[23]} {{constant 0}}} {{eoi_reg[24]} {{constant 0}}} {{eoi_reg[25]} {{constant 0}}} {{eoi_reg[26]} {{constant 0}}} {{eoi_reg[27]} {{constant 0}}} {{eoi_reg[28]} {{constant 0}}} {{eoi_reg[29]} {{constant 0}}} {{eoi_reg[30]} {{constant 0}}} {{eoi_reg[31]} {{constant 0}}} {trace_valid_reg {{constant 0}}} {{trace_data_reg[0]} {{constant 0}}} {{trace_data_reg[1]} {{constant 0}}} {{trace_data_reg[2]} {{constant 0}}} {{trace_data_reg[3]} {{constant 0}}} {{trace_data_reg[4]} {{constant 0}}} {{trace_data_reg[5]} {{constant 0}}} {{trace_data_reg[6]} {{constant 0}}} {{trace_data_reg[7]} {{constant 0}}} {{trace_data_reg[8]} {{constant 0}}} {{trace_data_reg[9]} {{constant 0}}} {{trace_data_reg[10]} {{constant 0}}} {{trace_data_reg[11]} {{constant 0}}} {{trace_data_reg[12]} {{constant 0}}} {{trace_data_reg[13]} {{constant 0}}} {{trace_data_reg[14]} {{constant 0}}} {{trace_data_reg[15]} {{constant 0}}} {{trace_data_reg[16]} {{constant 0}}} {{trace_data_reg[17]} {{constant 0}}} {{trace_data_reg[18]} {{constant 0}}} {{trace_data_reg[19]} {{constant 0}}} {{trace_data_reg[20]} {{constant 0}}} {{trace_data_reg[21]} {{constant 0}}} {{trace_data_reg[22]} {{constant 0}}} {{trace_data_reg[23]} {{constant 0}}} {{trace_data_reg[24]} {{constant 0}}} {{trace_data_reg[25]} {{constant 0}}} {{trace_data_reg[26]} {{constant 0}}} {{trace_data_reg[27]} {{constant 0}}} {{trace_data_reg[28]} {{constant 0}}} {{trace_data_reg[29]} {{constant 0}}} {{trace_data_reg[30]} {{constant 0}}} {{trace_data_reg[31]} {{constant 0}}} {{trace_data_reg[32]} {{constant 0}}} {{trace_data_reg[33]} {{constant 0}}} {{trace_data_reg[34]} {{constant 0}}} {{trace_data_reg[35]} {{constant 0}}} {{cpu_state_reg[4]} {{constant 0}}} {{irq_state_reg[0]} {{constant 0}}} {{irq_state_reg[1]} {{constant 0}}} {do_waitirq_reg {{constant 0}}} {genblk2.pcpi_div/pcpi_wr_reg {{merged with genblk2.pcpi_div/pcpi_ready_reg}}} {{cpuregs_reg[0][0]} {{constant 0}}} {{cpuregs_reg[0][1]} {{constant 0}}} {{cpuregs_reg[0][2]} {{constant 0}}} {{cpuregs_reg[0][3]} {{constant 0}}} {{cpuregs_reg[0][4]} {{constant 0}}} {{cpuregs_reg[0][5]} {{constant 0}}} {{cpuregs_reg[0][6]} {{constant 0}}} {{cpuregs_reg[0][7]} {{constant 0}}} {{cpuregs_reg[0][8]} {{constant 0}}} {{cpuregs_reg[0][9]} {{constant 0}}} {{cpuregs_reg[0][10]} {{constant 0}}} {{cpuregs_reg[0][11]} {{constant 0}}} {{cpuregs_reg[0][12]} {{constant 0}}} {{cpuregs_reg[0][13]} {{constant 0}}} {{cpuregs_reg[0][14]} {{constant 0}}} {{cpuregs_reg[0][15]} {{constant 0}}} {{cpuregs_reg[0][16]} {{constant 0}}} {{cpuregs_reg[0][17]} {{constant 0}}} {{cpuregs_reg[0][18]} {{constant 0}}} {{cpuregs_reg[0][19]} {{constant 0}}} {{cpuregs_reg[0][20]} {{constant 0}}} {{cpuregs_reg[0][21]} {{constant 0}}} {{cpuregs_reg[0][22]} {{constant 0}}} {{cpuregs_reg[0][23]} {{constant 0}}} {{cpuregs_reg[0][24]} {{constant 0}}} {{cpuregs_reg[0][25]} {{constant 0}}} {{cpuregs_reg[0][26]} {{constant 0}}} {{cpuregs_reg[0][27]} {{constant 0}}} {{cpuregs_reg[0][28]} {{constant 0}}} {{cpuregs_reg[0][29]} {{constant 0}}} {{cpuregs_reg[0][30]} {{constant 0}}} {{cpuregs_reg[0][31]} {{constant 0}}} {{reg_next_pc_reg[0]} {{constant 0}}} {{reg_pc_reg[0]} {{constant 0}}} {{decoded_imm_j_reg[21]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[22]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[23]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[24]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[25]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[26]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[27]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[28]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[29]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[30]} {{merged with decoded_imm_j_reg[20]}}} {{decoded_imm_j_reg[31]} {{merged with decoded_imm_j_reg[20]}}}}
set_db -quiet design:picorv32 .verification_directory fv/picorv32
set_db -quiet design:picorv32 .lp_clock_gating_max_flops inf
set_db -quiet port:picorv32/clk .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/clk .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/clk .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/clk .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/clk .original_name clk
set_db -quiet port:picorv32/resetn .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/resetn .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/resetn .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/resetn .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/resetn .original_name resetn
set_db -quiet port:picorv32/mem_ready .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/mem_ready .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/mem_ready .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/mem_ready .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/mem_ready .original_name mem_ready
set_db -quiet {port:picorv32/mem_rdata[31]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[31]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[31]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[31]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[31]} .original_name {mem_rdata[31]}
set_db -quiet {port:picorv32/mem_rdata[30]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[30]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[30]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[30]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[30]} .original_name {mem_rdata[30]}
set_db -quiet {port:picorv32/mem_rdata[29]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[29]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[29]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[29]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[29]} .original_name {mem_rdata[29]}
set_db -quiet {port:picorv32/mem_rdata[28]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[28]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[28]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[28]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[28]} .original_name {mem_rdata[28]}
set_db -quiet {port:picorv32/mem_rdata[27]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[27]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[27]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[27]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[27]} .original_name {mem_rdata[27]}
set_db -quiet {port:picorv32/mem_rdata[26]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[26]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[26]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[26]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[26]} .original_name {mem_rdata[26]}
set_db -quiet {port:picorv32/mem_rdata[25]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[25]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[25]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[25]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[25]} .original_name {mem_rdata[25]}
set_db -quiet {port:picorv32/mem_rdata[24]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[24]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[24]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[24]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[24]} .original_name {mem_rdata[24]}
set_db -quiet {port:picorv32/mem_rdata[23]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[23]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[23]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[23]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[23]} .original_name {mem_rdata[23]}
set_db -quiet {port:picorv32/mem_rdata[22]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[22]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[22]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[22]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[22]} .original_name {mem_rdata[22]}
set_db -quiet {port:picorv32/mem_rdata[21]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[21]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[21]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[21]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[21]} .original_name {mem_rdata[21]}
set_db -quiet {port:picorv32/mem_rdata[20]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[20]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[20]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[20]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[20]} .original_name {mem_rdata[20]}
set_db -quiet {port:picorv32/mem_rdata[19]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[19]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[19]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[19]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[19]} .original_name {mem_rdata[19]}
set_db -quiet {port:picorv32/mem_rdata[18]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[18]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[18]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[18]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[18]} .original_name {mem_rdata[18]}
set_db -quiet {port:picorv32/mem_rdata[17]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[17]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[17]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[17]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[17]} .original_name {mem_rdata[17]}
set_db -quiet {port:picorv32/mem_rdata[16]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[16]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[16]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[16]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[16]} .original_name {mem_rdata[16]}
set_db -quiet {port:picorv32/mem_rdata[15]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[15]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[15]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[15]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[15]} .original_name {mem_rdata[15]}
set_db -quiet {port:picorv32/mem_rdata[14]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[14]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[14]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[14]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[14]} .original_name {mem_rdata[14]}
set_db -quiet {port:picorv32/mem_rdata[13]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[13]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[13]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[13]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[13]} .original_name {mem_rdata[13]}
set_db -quiet {port:picorv32/mem_rdata[12]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[12]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[12]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[12]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[12]} .original_name {mem_rdata[12]}
set_db -quiet {port:picorv32/mem_rdata[11]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[11]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[11]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[11]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[11]} .original_name {mem_rdata[11]}
set_db -quiet {port:picorv32/mem_rdata[10]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[10]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[10]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[10]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[10]} .original_name {mem_rdata[10]}
set_db -quiet {port:picorv32/mem_rdata[9]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[9]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[9]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[9]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[9]} .original_name {mem_rdata[9]}
set_db -quiet {port:picorv32/mem_rdata[8]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[8]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[8]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[8]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[8]} .original_name {mem_rdata[8]}
set_db -quiet {port:picorv32/mem_rdata[7]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[7]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[7]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[7]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[7]} .original_name {mem_rdata[7]}
set_db -quiet {port:picorv32/mem_rdata[6]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[6]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[6]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[6]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[6]} .original_name {mem_rdata[6]}
set_db -quiet {port:picorv32/mem_rdata[5]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[5]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[5]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[5]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[5]} .original_name {mem_rdata[5]}
set_db -quiet {port:picorv32/mem_rdata[4]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[4]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[4]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[4]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[4]} .original_name {mem_rdata[4]}
set_db -quiet {port:picorv32/mem_rdata[3]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[3]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[3]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[3]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[3]} .original_name {mem_rdata[3]}
set_db -quiet {port:picorv32/mem_rdata[2]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[2]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[2]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[2]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[2]} .original_name {mem_rdata[2]}
set_db -quiet {port:picorv32/mem_rdata[1]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[1]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[1]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[1]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[1]} .original_name {mem_rdata[1]}
set_db -quiet {port:picorv32/mem_rdata[0]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[0]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/mem_rdata[0]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[0]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/mem_rdata[0]} .original_name {mem_rdata[0]}
set_db -quiet port:picorv32/pcpi_wr .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/pcpi_wr .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/pcpi_wr .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/pcpi_wr .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/pcpi_wr .original_name pcpi_wr
set_db -quiet {port:picorv32/pcpi_rd[31]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[31]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[31]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[31]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[31]} .original_name {pcpi_rd[31]}
set_db -quiet {port:picorv32/pcpi_rd[30]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[30]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[30]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[30]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[30]} .original_name {pcpi_rd[30]}
set_db -quiet {port:picorv32/pcpi_rd[29]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[29]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[29]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[29]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[29]} .original_name {pcpi_rd[29]}
set_db -quiet {port:picorv32/pcpi_rd[28]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[28]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[28]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[28]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[28]} .original_name {pcpi_rd[28]}
set_db -quiet {port:picorv32/pcpi_rd[27]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[27]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[27]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[27]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[27]} .original_name {pcpi_rd[27]}
set_db -quiet {port:picorv32/pcpi_rd[26]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[26]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[26]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[26]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[26]} .original_name {pcpi_rd[26]}
set_db -quiet {port:picorv32/pcpi_rd[25]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[25]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[25]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[25]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[25]} .original_name {pcpi_rd[25]}
set_db -quiet {port:picorv32/pcpi_rd[24]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[24]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[24]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[24]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[24]} .original_name {pcpi_rd[24]}
set_db -quiet {port:picorv32/pcpi_rd[23]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[23]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[23]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[23]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[23]} .original_name {pcpi_rd[23]}
set_db -quiet {port:picorv32/pcpi_rd[22]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[22]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[22]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[22]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[22]} .original_name {pcpi_rd[22]}
set_db -quiet {port:picorv32/pcpi_rd[21]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[21]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[21]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[21]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[21]} .original_name {pcpi_rd[21]}
set_db -quiet {port:picorv32/pcpi_rd[20]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[20]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[20]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[20]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[20]} .original_name {pcpi_rd[20]}
set_db -quiet {port:picorv32/pcpi_rd[19]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[19]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[19]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[19]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[19]} .original_name {pcpi_rd[19]}
set_db -quiet {port:picorv32/pcpi_rd[18]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[18]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[18]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[18]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[18]} .original_name {pcpi_rd[18]}
set_db -quiet {port:picorv32/pcpi_rd[17]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[17]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[17]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[17]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[17]} .original_name {pcpi_rd[17]}
set_db -quiet {port:picorv32/pcpi_rd[16]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[16]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[16]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[16]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[16]} .original_name {pcpi_rd[16]}
set_db -quiet {port:picorv32/pcpi_rd[15]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[15]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[15]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[15]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[15]} .original_name {pcpi_rd[15]}
set_db -quiet {port:picorv32/pcpi_rd[14]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[14]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[14]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[14]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[14]} .original_name {pcpi_rd[14]}
set_db -quiet {port:picorv32/pcpi_rd[13]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[13]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[13]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[13]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[13]} .original_name {pcpi_rd[13]}
set_db -quiet {port:picorv32/pcpi_rd[12]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[12]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[12]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[12]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[12]} .original_name {pcpi_rd[12]}
set_db -quiet {port:picorv32/pcpi_rd[11]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[11]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[11]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[11]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[11]} .original_name {pcpi_rd[11]}
set_db -quiet {port:picorv32/pcpi_rd[10]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[10]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[10]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[10]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[10]} .original_name {pcpi_rd[10]}
set_db -quiet {port:picorv32/pcpi_rd[9]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[9]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[9]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[9]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[9]} .original_name {pcpi_rd[9]}
set_db -quiet {port:picorv32/pcpi_rd[8]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[8]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[8]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[8]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[8]} .original_name {pcpi_rd[8]}
set_db -quiet {port:picorv32/pcpi_rd[7]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[7]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[7]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[7]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[7]} .original_name {pcpi_rd[7]}
set_db -quiet {port:picorv32/pcpi_rd[6]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[6]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[6]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[6]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[6]} .original_name {pcpi_rd[6]}
set_db -quiet {port:picorv32/pcpi_rd[5]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[5]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[5]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[5]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[5]} .original_name {pcpi_rd[5]}
set_db -quiet {port:picorv32/pcpi_rd[4]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[4]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[4]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[4]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[4]} .original_name {pcpi_rd[4]}
set_db -quiet {port:picorv32/pcpi_rd[3]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[3]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[3]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[3]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[3]} .original_name {pcpi_rd[3]}
set_db -quiet {port:picorv32/pcpi_rd[2]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[2]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[2]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[2]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[2]} .original_name {pcpi_rd[2]}
set_db -quiet {port:picorv32/pcpi_rd[1]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[1]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[1]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[1]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[1]} .original_name {pcpi_rd[1]}
set_db -quiet {port:picorv32/pcpi_rd[0]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[0]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/pcpi_rd[0]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[0]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/pcpi_rd[0]} .original_name {pcpi_rd[0]}
set_db -quiet port:picorv32/pcpi_wait .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/pcpi_wait .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/pcpi_wait .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/pcpi_wait .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/pcpi_wait .original_name pcpi_wait
set_db -quiet port:picorv32/pcpi_ready .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/pcpi_ready .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet port:picorv32/pcpi_ready .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/pcpi_ready .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet port:picorv32/pcpi_ready .original_name pcpi_ready
set_db -quiet {port:picorv32/irq[31]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[31]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[31]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[31]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[31]} .original_name {irq[31]}
set_db -quiet {port:picorv32/irq[30]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[30]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[30]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[30]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[30]} .original_name {irq[30]}
set_db -quiet {port:picorv32/irq[29]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[29]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[29]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[29]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[29]} .original_name {irq[29]}
set_db -quiet {port:picorv32/irq[28]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[28]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[28]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[28]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[28]} .original_name {irq[28]}
set_db -quiet {port:picorv32/irq[27]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[27]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[27]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[27]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[27]} .original_name {irq[27]}
set_db -quiet {port:picorv32/irq[26]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[26]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[26]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[26]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[26]} .original_name {irq[26]}
set_db -quiet {port:picorv32/irq[25]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[25]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[25]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[25]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[25]} .original_name {irq[25]}
set_db -quiet {port:picorv32/irq[24]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[24]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[24]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[24]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[24]} .original_name {irq[24]}
set_db -quiet {port:picorv32/irq[23]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[23]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[23]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[23]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[23]} .original_name {irq[23]}
set_db -quiet {port:picorv32/irq[22]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[22]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[22]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[22]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[22]} .original_name {irq[22]}
set_db -quiet {port:picorv32/irq[21]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[21]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[21]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[21]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[21]} .original_name {irq[21]}
set_db -quiet {port:picorv32/irq[20]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[20]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[20]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[20]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[20]} .original_name {irq[20]}
set_db -quiet {port:picorv32/irq[19]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[19]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[19]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[19]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[19]} .original_name {irq[19]}
set_db -quiet {port:picorv32/irq[18]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[18]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[18]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[18]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[18]} .original_name {irq[18]}
set_db -quiet {port:picorv32/irq[17]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[17]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[17]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[17]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[17]} .original_name {irq[17]}
set_db -quiet {port:picorv32/irq[16]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[16]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[16]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[16]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[16]} .original_name {irq[16]}
set_db -quiet {port:picorv32/irq[15]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[15]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[15]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[15]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[15]} .original_name {irq[15]}
set_db -quiet {port:picorv32/irq[14]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[14]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[14]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[14]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[14]} .original_name {irq[14]}
set_db -quiet {port:picorv32/irq[13]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[13]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[13]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[13]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[13]} .original_name {irq[13]}
set_db -quiet {port:picorv32/irq[12]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[12]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[12]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[12]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[12]} .original_name {irq[12]}
set_db -quiet {port:picorv32/irq[11]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[11]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[11]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[11]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[11]} .original_name {irq[11]}
set_db -quiet {port:picorv32/irq[10]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[10]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[10]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[10]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[10]} .original_name {irq[10]}
set_db -quiet {port:picorv32/irq[9]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[9]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[9]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[9]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[9]} .original_name {irq[9]}
set_db -quiet {port:picorv32/irq[8]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[8]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[8]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[8]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[8]} .original_name {irq[8]}
set_db -quiet {port:picorv32/irq[7]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[7]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[7]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[7]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[7]} .original_name {irq[7]}
set_db -quiet {port:picorv32/irq[6]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[6]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[6]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[6]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[6]} .original_name {irq[6]}
set_db -quiet {port:picorv32/irq[5]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[5]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[5]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[5]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[5]} .original_name {irq[5]}
set_db -quiet {port:picorv32/irq[4]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[4]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[4]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[4]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[4]} .original_name {irq[4]}
set_db -quiet {port:picorv32/irq[3]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[3]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[3]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[3]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[3]} .original_name {irq[3]}
set_db -quiet {port:picorv32/irq[2]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[2]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[2]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[2]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[2]} .original_name {irq[2]}
set_db -quiet {port:picorv32/irq[1]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[1]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[1]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[1]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[1]} .original_name {irq[1]}
set_db -quiet {port:picorv32/irq[0]} .driver_pin_rise_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[0]} .driver_pin_fall_min lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX8/Y
set_db -quiet {port:picorv32/irq[0]} .driver_pin_rise_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[0]} .driver_pin_fall_max lib_pin:default_emulate_libset_max/slow_vdd1v0/BUFX4/Y
set_db -quiet {port:picorv32/irq[0]} .original_name {irq[0]}
set_db -quiet port:picorv32/trap .external_pin_cap_min 50.0
set_db -quiet port:picorv32/trap .external_capacitance_max {400.0 400.0}
set_db -quiet port:picorv32/trap .external_capacitance_min 50.0
set_db -quiet port:picorv32/trap .original_name trap
set_db -quiet port:picorv32/trap .external_pin_cap {400.0 400.0}
set_db -quiet port:picorv32/mem_valid .external_pin_cap_min 50.0
set_db -quiet port:picorv32/mem_valid .external_capacitance_max {400.0 400.0}
set_db -quiet port:picorv32/mem_valid .external_capacitance_min 50.0
set_db -quiet port:picorv32/mem_valid .original_name mem_valid
set_db -quiet port:picorv32/mem_valid .external_pin_cap {400.0 400.0}
set_db -quiet port:picorv32/mem_instr .external_pin_cap_min 50.0
set_db -quiet port:picorv32/mem_instr .external_capacitance_max {400.0 400.0}
set_db -quiet port:picorv32/mem_instr .external_capacitance_min 50.0
set_db -quiet port:picorv32/mem_instr .original_name mem_instr
set_db -quiet port:picorv32/mem_instr .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[31]} .original_name {mem_addr[31]}
set_db -quiet {port:picorv32/mem_addr[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[30]} .original_name {mem_addr[30]}
set_db -quiet {port:picorv32/mem_addr[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[29]} .original_name {mem_addr[29]}
set_db -quiet {port:picorv32/mem_addr[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[28]} .original_name {mem_addr[28]}
set_db -quiet {port:picorv32/mem_addr[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[27]} .original_name {mem_addr[27]}
set_db -quiet {port:picorv32/mem_addr[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[26]} .original_name {mem_addr[26]}
set_db -quiet {port:picorv32/mem_addr[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[25]} .original_name {mem_addr[25]}
set_db -quiet {port:picorv32/mem_addr[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[24]} .original_name {mem_addr[24]}
set_db -quiet {port:picorv32/mem_addr[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[23]} .original_name {mem_addr[23]}
set_db -quiet {port:picorv32/mem_addr[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[22]} .original_name {mem_addr[22]}
set_db -quiet {port:picorv32/mem_addr[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[21]} .original_name {mem_addr[21]}
set_db -quiet {port:picorv32/mem_addr[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[20]} .original_name {mem_addr[20]}
set_db -quiet {port:picorv32/mem_addr[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[19]} .original_name {mem_addr[19]}
set_db -quiet {port:picorv32/mem_addr[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[18]} .original_name {mem_addr[18]}
set_db -quiet {port:picorv32/mem_addr[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[17]} .original_name {mem_addr[17]}
set_db -quiet {port:picorv32/mem_addr[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[16]} .original_name {mem_addr[16]}
set_db -quiet {port:picorv32/mem_addr[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[15]} .original_name {mem_addr[15]}
set_db -quiet {port:picorv32/mem_addr[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[14]} .original_name {mem_addr[14]}
set_db -quiet {port:picorv32/mem_addr[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[13]} .original_name {mem_addr[13]}
set_db -quiet {port:picorv32/mem_addr[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[12]} .original_name {mem_addr[12]}
set_db -quiet {port:picorv32/mem_addr[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[11]} .original_name {mem_addr[11]}
set_db -quiet {port:picorv32/mem_addr[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[10]} .original_name {mem_addr[10]}
set_db -quiet {port:picorv32/mem_addr[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[9]} .original_name {mem_addr[9]}
set_db -quiet {port:picorv32/mem_addr[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[8]} .original_name {mem_addr[8]}
set_db -quiet {port:picorv32/mem_addr[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[7]} .original_name {mem_addr[7]}
set_db -quiet {port:picorv32/mem_addr[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[6]} .original_name {mem_addr[6]}
set_db -quiet {port:picorv32/mem_addr[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[5]} .original_name {mem_addr[5]}
set_db -quiet {port:picorv32/mem_addr[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[4]} .original_name {mem_addr[4]}
set_db -quiet {port:picorv32/mem_addr[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[3]} .original_name {mem_addr[3]}
set_db -quiet {port:picorv32/mem_addr[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[2]} .original_name {mem_addr[2]}
set_db -quiet {port:picorv32/mem_addr[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[1]} .original_name {mem_addr[1]}
set_db -quiet {port:picorv32/mem_addr[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_addr[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_addr[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_addr[0]} .original_name {mem_addr[0]}
set_db -quiet {port:picorv32/mem_addr[0]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[31]} .original_name {mem_wdata[31]}
set_db -quiet {port:picorv32/mem_wdata[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[30]} .original_name {mem_wdata[30]}
set_db -quiet {port:picorv32/mem_wdata[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[29]} .original_name {mem_wdata[29]}
set_db -quiet {port:picorv32/mem_wdata[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[28]} .original_name {mem_wdata[28]}
set_db -quiet {port:picorv32/mem_wdata[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[27]} .original_name {mem_wdata[27]}
set_db -quiet {port:picorv32/mem_wdata[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[26]} .original_name {mem_wdata[26]}
set_db -quiet {port:picorv32/mem_wdata[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[25]} .original_name {mem_wdata[25]}
set_db -quiet {port:picorv32/mem_wdata[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[24]} .original_name {mem_wdata[24]}
set_db -quiet {port:picorv32/mem_wdata[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[23]} .original_name {mem_wdata[23]}
set_db -quiet {port:picorv32/mem_wdata[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[22]} .original_name {mem_wdata[22]}
set_db -quiet {port:picorv32/mem_wdata[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[21]} .original_name {mem_wdata[21]}
set_db -quiet {port:picorv32/mem_wdata[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[20]} .original_name {mem_wdata[20]}
set_db -quiet {port:picorv32/mem_wdata[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[19]} .original_name {mem_wdata[19]}
set_db -quiet {port:picorv32/mem_wdata[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[18]} .original_name {mem_wdata[18]}
set_db -quiet {port:picorv32/mem_wdata[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[17]} .original_name {mem_wdata[17]}
set_db -quiet {port:picorv32/mem_wdata[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[16]} .original_name {mem_wdata[16]}
set_db -quiet {port:picorv32/mem_wdata[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[15]} .original_name {mem_wdata[15]}
set_db -quiet {port:picorv32/mem_wdata[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[14]} .original_name {mem_wdata[14]}
set_db -quiet {port:picorv32/mem_wdata[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[13]} .original_name {mem_wdata[13]}
set_db -quiet {port:picorv32/mem_wdata[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[12]} .original_name {mem_wdata[12]}
set_db -quiet {port:picorv32/mem_wdata[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[11]} .original_name {mem_wdata[11]}
set_db -quiet {port:picorv32/mem_wdata[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[10]} .original_name {mem_wdata[10]}
set_db -quiet {port:picorv32/mem_wdata[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[9]} .original_name {mem_wdata[9]}
set_db -quiet {port:picorv32/mem_wdata[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[8]} .original_name {mem_wdata[8]}
set_db -quiet {port:picorv32/mem_wdata[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[7]} .original_name {mem_wdata[7]}
set_db -quiet {port:picorv32/mem_wdata[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[6]} .original_name {mem_wdata[6]}
set_db -quiet {port:picorv32/mem_wdata[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[5]} .original_name {mem_wdata[5]}
set_db -quiet {port:picorv32/mem_wdata[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[4]} .original_name {mem_wdata[4]}
set_db -quiet {port:picorv32/mem_wdata[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[3]} .original_name {mem_wdata[3]}
set_db -quiet {port:picorv32/mem_wdata[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[2]} .original_name {mem_wdata[2]}
set_db -quiet {port:picorv32/mem_wdata[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[1]} .original_name {mem_wdata[1]}
set_db -quiet {port:picorv32/mem_wdata[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wdata[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wdata[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wdata[0]} .original_name {mem_wdata[0]}
set_db -quiet {port:picorv32/mem_wdata[0]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wstrb[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wstrb[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wstrb[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wstrb[3]} .original_name {mem_wstrb[3]}
set_db -quiet {port:picorv32/mem_wstrb[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wstrb[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wstrb[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wstrb[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wstrb[2]} .original_name {mem_wstrb[2]}
set_db -quiet {port:picorv32/mem_wstrb[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wstrb[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wstrb[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wstrb[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wstrb[1]} .original_name {mem_wstrb[1]}
set_db -quiet {port:picorv32/mem_wstrb[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_wstrb[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_wstrb[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_wstrb[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_wstrb[0]} .original_name {mem_wstrb[0]}
set_db -quiet {port:picorv32/mem_wstrb[0]} .external_pin_cap {400.0 400.0}
set_db -quiet port:picorv32/mem_la_read .external_pin_cap_min 50.0
set_db -quiet port:picorv32/mem_la_read .external_capacitance_max {400.0 400.0}
set_db -quiet port:picorv32/mem_la_read .external_capacitance_min 50.0
set_db -quiet port:picorv32/mem_la_read .original_name mem_la_read
set_db -quiet port:picorv32/mem_la_read .external_pin_cap {400.0 400.0}
set_db -quiet port:picorv32/mem_la_write .external_pin_cap_min 50.0
set_db -quiet port:picorv32/mem_la_write .external_capacitance_max {400.0 400.0}
set_db -quiet port:picorv32/mem_la_write .external_capacitance_min 50.0
set_db -quiet port:picorv32/mem_la_write .original_name mem_la_write
set_db -quiet port:picorv32/mem_la_write .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[31]} .original_name {mem_la_addr[31]}
set_db -quiet {port:picorv32/mem_la_addr[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[30]} .original_name {mem_la_addr[30]}
set_db -quiet {port:picorv32/mem_la_addr[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[29]} .original_name {mem_la_addr[29]}
set_db -quiet {port:picorv32/mem_la_addr[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[28]} .original_name {mem_la_addr[28]}
set_db -quiet {port:picorv32/mem_la_addr[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[27]} .original_name {mem_la_addr[27]}
set_db -quiet {port:picorv32/mem_la_addr[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[26]} .original_name {mem_la_addr[26]}
set_db -quiet {port:picorv32/mem_la_addr[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[25]} .original_name {mem_la_addr[25]}
set_db -quiet {port:picorv32/mem_la_addr[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[24]} .original_name {mem_la_addr[24]}
set_db -quiet {port:picorv32/mem_la_addr[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[23]} .original_name {mem_la_addr[23]}
set_db -quiet {port:picorv32/mem_la_addr[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[22]} .original_name {mem_la_addr[22]}
set_db -quiet {port:picorv32/mem_la_addr[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[21]} .original_name {mem_la_addr[21]}
set_db -quiet {port:picorv32/mem_la_addr[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[20]} .original_name {mem_la_addr[20]}
set_db -quiet {port:picorv32/mem_la_addr[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[19]} .original_name {mem_la_addr[19]}
set_db -quiet {port:picorv32/mem_la_addr[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[18]} .original_name {mem_la_addr[18]}
set_db -quiet {port:picorv32/mem_la_addr[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[17]} .original_name {mem_la_addr[17]}
set_db -quiet {port:picorv32/mem_la_addr[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[16]} .original_name {mem_la_addr[16]}
set_db -quiet {port:picorv32/mem_la_addr[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[15]} .original_name {mem_la_addr[15]}
set_db -quiet {port:picorv32/mem_la_addr[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[14]} .original_name {mem_la_addr[14]}
set_db -quiet {port:picorv32/mem_la_addr[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[13]} .original_name {mem_la_addr[13]}
set_db -quiet {port:picorv32/mem_la_addr[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[12]} .original_name {mem_la_addr[12]}
set_db -quiet {port:picorv32/mem_la_addr[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[11]} .original_name {mem_la_addr[11]}
set_db -quiet {port:picorv32/mem_la_addr[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[10]} .original_name {mem_la_addr[10]}
set_db -quiet {port:picorv32/mem_la_addr[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[9]} .original_name {mem_la_addr[9]}
set_db -quiet {port:picorv32/mem_la_addr[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[8]} .original_name {mem_la_addr[8]}
set_db -quiet {port:picorv32/mem_la_addr[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[7]} .original_name {mem_la_addr[7]}
set_db -quiet {port:picorv32/mem_la_addr[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[6]} .original_name {mem_la_addr[6]}
set_db -quiet {port:picorv32/mem_la_addr[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[5]} .original_name {mem_la_addr[5]}
set_db -quiet {port:picorv32/mem_la_addr[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[4]} .original_name {mem_la_addr[4]}
set_db -quiet {port:picorv32/mem_la_addr[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[3]} .original_name {mem_la_addr[3]}
set_db -quiet {port:picorv32/mem_la_addr[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[2]} .original_name {mem_la_addr[2]}
set_db -quiet {port:picorv32/mem_la_addr[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[1]} .original_name {mem_la_addr[1]}
set_db -quiet {port:picorv32/mem_la_addr[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_addr[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_addr[0]} .original_name {mem_la_addr[0]}
set_db -quiet {port:picorv32/mem_la_addr[0]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[31]} .original_name {mem_la_wdata[31]}
set_db -quiet {port:picorv32/mem_la_wdata[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[30]} .original_name {mem_la_wdata[30]}
set_db -quiet {port:picorv32/mem_la_wdata[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[29]} .original_name {mem_la_wdata[29]}
set_db -quiet {port:picorv32/mem_la_wdata[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[28]} .original_name {mem_la_wdata[28]}
set_db -quiet {port:picorv32/mem_la_wdata[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[27]} .original_name {mem_la_wdata[27]}
set_db -quiet {port:picorv32/mem_la_wdata[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[26]} .original_name {mem_la_wdata[26]}
set_db -quiet {port:picorv32/mem_la_wdata[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[25]} .original_name {mem_la_wdata[25]}
set_db -quiet {port:picorv32/mem_la_wdata[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[24]} .original_name {mem_la_wdata[24]}
set_db -quiet {port:picorv32/mem_la_wdata[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[23]} .original_name {mem_la_wdata[23]}
set_db -quiet {port:picorv32/mem_la_wdata[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[22]} .original_name {mem_la_wdata[22]}
set_db -quiet {port:picorv32/mem_la_wdata[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[21]} .original_name {mem_la_wdata[21]}
set_db -quiet {port:picorv32/mem_la_wdata[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[20]} .original_name {mem_la_wdata[20]}
set_db -quiet {port:picorv32/mem_la_wdata[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[19]} .original_name {mem_la_wdata[19]}
set_db -quiet {port:picorv32/mem_la_wdata[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[18]} .original_name {mem_la_wdata[18]}
set_db -quiet {port:picorv32/mem_la_wdata[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[17]} .original_name {mem_la_wdata[17]}
set_db -quiet {port:picorv32/mem_la_wdata[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[16]} .original_name {mem_la_wdata[16]}
set_db -quiet {port:picorv32/mem_la_wdata[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[15]} .original_name {mem_la_wdata[15]}
set_db -quiet {port:picorv32/mem_la_wdata[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[14]} .original_name {mem_la_wdata[14]}
set_db -quiet {port:picorv32/mem_la_wdata[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[13]} .original_name {mem_la_wdata[13]}
set_db -quiet {port:picorv32/mem_la_wdata[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[12]} .original_name {mem_la_wdata[12]}
set_db -quiet {port:picorv32/mem_la_wdata[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[11]} .original_name {mem_la_wdata[11]}
set_db -quiet {port:picorv32/mem_la_wdata[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[10]} .original_name {mem_la_wdata[10]}
set_db -quiet {port:picorv32/mem_la_wdata[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[9]} .original_name {mem_la_wdata[9]}
set_db -quiet {port:picorv32/mem_la_wdata[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[8]} .original_name {mem_la_wdata[8]}
set_db -quiet {port:picorv32/mem_la_wdata[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[7]} .original_name {mem_la_wdata[7]}
set_db -quiet {port:picorv32/mem_la_wdata[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[6]} .original_name {mem_la_wdata[6]}
set_db -quiet {port:picorv32/mem_la_wdata[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[5]} .original_name {mem_la_wdata[5]}
set_db -quiet {port:picorv32/mem_la_wdata[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[4]} .original_name {mem_la_wdata[4]}
set_db -quiet {port:picorv32/mem_la_wdata[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[3]} .original_name {mem_la_wdata[3]}
set_db -quiet {port:picorv32/mem_la_wdata[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[2]} .original_name {mem_la_wdata[2]}
set_db -quiet {port:picorv32/mem_la_wdata[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[1]} .original_name {mem_la_wdata[1]}
set_db -quiet {port:picorv32/mem_la_wdata[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wdata[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wdata[0]} .original_name {mem_la_wdata[0]}
set_db -quiet {port:picorv32/mem_la_wdata[0]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wstrb[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wstrb[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wstrb[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wstrb[3]} .original_name {mem_la_wstrb[3]}
set_db -quiet {port:picorv32/mem_la_wstrb[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wstrb[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wstrb[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wstrb[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wstrb[2]} .original_name {mem_la_wstrb[2]}
set_db -quiet {port:picorv32/mem_la_wstrb[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wstrb[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wstrb[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wstrb[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wstrb[1]} .original_name {mem_la_wstrb[1]}
set_db -quiet {port:picorv32/mem_la_wstrb[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wstrb[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/mem_la_wstrb[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/mem_la_wstrb[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/mem_la_wstrb[0]} .original_name {mem_la_wstrb[0]}
set_db -quiet {port:picorv32/mem_la_wstrb[0]} .external_pin_cap {400.0 400.0}
set_db -quiet port:picorv32/pcpi_valid .external_pin_cap_min 50.0
set_db -quiet port:picorv32/pcpi_valid .external_capacitance_max {400.0 400.0}
set_db -quiet port:picorv32/pcpi_valid .external_capacitance_min 50.0
set_db -quiet port:picorv32/pcpi_valid .original_name pcpi_valid
set_db -quiet port:picorv32/pcpi_valid .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[31]} .original_name {pcpi_insn[31]}
set_db -quiet {port:picorv32/pcpi_insn[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[30]} .original_name {pcpi_insn[30]}
set_db -quiet {port:picorv32/pcpi_insn[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[29]} .original_name {pcpi_insn[29]}
set_db -quiet {port:picorv32/pcpi_insn[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[28]} .original_name {pcpi_insn[28]}
set_db -quiet {port:picorv32/pcpi_insn[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[27]} .original_name {pcpi_insn[27]}
set_db -quiet {port:picorv32/pcpi_insn[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[26]} .original_name {pcpi_insn[26]}
set_db -quiet {port:picorv32/pcpi_insn[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[25]} .original_name {pcpi_insn[25]}
set_db -quiet {port:picorv32/pcpi_insn[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[24]} .original_name {pcpi_insn[24]}
set_db -quiet {port:picorv32/pcpi_insn[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[23]} .original_name {pcpi_insn[23]}
set_db -quiet {port:picorv32/pcpi_insn[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[22]} .original_name {pcpi_insn[22]}
set_db -quiet {port:picorv32/pcpi_insn[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[21]} .original_name {pcpi_insn[21]}
set_db -quiet {port:picorv32/pcpi_insn[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[20]} .original_name {pcpi_insn[20]}
set_db -quiet {port:picorv32/pcpi_insn[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[19]} .original_name {pcpi_insn[19]}
set_db -quiet {port:picorv32/pcpi_insn[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[18]} .original_name {pcpi_insn[18]}
set_db -quiet {port:picorv32/pcpi_insn[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[17]} .original_name {pcpi_insn[17]}
set_db -quiet {port:picorv32/pcpi_insn[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[16]} .original_name {pcpi_insn[16]}
set_db -quiet {port:picorv32/pcpi_insn[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[15]} .original_name {pcpi_insn[15]}
set_db -quiet {port:picorv32/pcpi_insn[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[14]} .original_name {pcpi_insn[14]}
set_db -quiet {port:picorv32/pcpi_insn[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[13]} .original_name {pcpi_insn[13]}
set_db -quiet {port:picorv32/pcpi_insn[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[12]} .original_name {pcpi_insn[12]}
set_db -quiet {port:picorv32/pcpi_insn[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[11]} .original_name {pcpi_insn[11]}
set_db -quiet {port:picorv32/pcpi_insn[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[10]} .original_name {pcpi_insn[10]}
set_db -quiet {port:picorv32/pcpi_insn[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[9]} .original_name {pcpi_insn[9]}
set_db -quiet {port:picorv32/pcpi_insn[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[8]} .original_name {pcpi_insn[8]}
set_db -quiet {port:picorv32/pcpi_insn[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[7]} .original_name {pcpi_insn[7]}
set_db -quiet {port:picorv32/pcpi_insn[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[6]} .original_name {pcpi_insn[6]}
set_db -quiet {port:picorv32/pcpi_insn[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[5]} .original_name {pcpi_insn[5]}
set_db -quiet {port:picorv32/pcpi_insn[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[4]} .original_name {pcpi_insn[4]}
set_db -quiet {port:picorv32/pcpi_insn[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[3]} .original_name {pcpi_insn[3]}
set_db -quiet {port:picorv32/pcpi_insn[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[2]} .original_name {pcpi_insn[2]}
set_db -quiet {port:picorv32/pcpi_insn[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[1]} .original_name {pcpi_insn[1]}
set_db -quiet {port:picorv32/pcpi_insn[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_insn[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_insn[0]} .original_name {pcpi_insn[0]}
set_db -quiet {port:picorv32/pcpi_insn[0]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[31]} .original_name {pcpi_rs1[31]}
set_db -quiet {port:picorv32/pcpi_rs1[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[30]} .original_name {pcpi_rs1[30]}
set_db -quiet {port:picorv32/pcpi_rs1[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[29]} .original_name {pcpi_rs1[29]}
set_db -quiet {port:picorv32/pcpi_rs1[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[28]} .original_name {pcpi_rs1[28]}
set_db -quiet {port:picorv32/pcpi_rs1[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[27]} .original_name {pcpi_rs1[27]}
set_db -quiet {port:picorv32/pcpi_rs1[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[26]} .original_name {pcpi_rs1[26]}
set_db -quiet {port:picorv32/pcpi_rs1[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[25]} .original_name {pcpi_rs1[25]}
set_db -quiet {port:picorv32/pcpi_rs1[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[24]} .original_name {pcpi_rs1[24]}
set_db -quiet {port:picorv32/pcpi_rs1[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[23]} .original_name {pcpi_rs1[23]}
set_db -quiet {port:picorv32/pcpi_rs1[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[22]} .original_name {pcpi_rs1[22]}
set_db -quiet {port:picorv32/pcpi_rs1[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[21]} .original_name {pcpi_rs1[21]}
set_db -quiet {port:picorv32/pcpi_rs1[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[20]} .original_name {pcpi_rs1[20]}
set_db -quiet {port:picorv32/pcpi_rs1[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[19]} .original_name {pcpi_rs1[19]}
set_db -quiet {port:picorv32/pcpi_rs1[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[18]} .original_name {pcpi_rs1[18]}
set_db -quiet {port:picorv32/pcpi_rs1[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[17]} .original_name {pcpi_rs1[17]}
set_db -quiet {port:picorv32/pcpi_rs1[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[16]} .original_name {pcpi_rs1[16]}
set_db -quiet {port:picorv32/pcpi_rs1[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[15]} .original_name {pcpi_rs1[15]}
set_db -quiet {port:picorv32/pcpi_rs1[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[14]} .original_name {pcpi_rs1[14]}
set_db -quiet {port:picorv32/pcpi_rs1[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[13]} .original_name {pcpi_rs1[13]}
set_db -quiet {port:picorv32/pcpi_rs1[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[12]} .original_name {pcpi_rs1[12]}
set_db -quiet {port:picorv32/pcpi_rs1[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[11]} .original_name {pcpi_rs1[11]}
set_db -quiet {port:picorv32/pcpi_rs1[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[10]} .original_name {pcpi_rs1[10]}
set_db -quiet {port:picorv32/pcpi_rs1[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[9]} .original_name {pcpi_rs1[9]}
set_db -quiet {port:picorv32/pcpi_rs1[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[8]} .original_name {pcpi_rs1[8]}
set_db -quiet {port:picorv32/pcpi_rs1[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[7]} .original_name {pcpi_rs1[7]}
set_db -quiet {port:picorv32/pcpi_rs1[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[6]} .original_name {pcpi_rs1[6]}
set_db -quiet {port:picorv32/pcpi_rs1[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[5]} .original_name {pcpi_rs1[5]}
set_db -quiet {port:picorv32/pcpi_rs1[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[4]} .original_name {pcpi_rs1[4]}
set_db -quiet {port:picorv32/pcpi_rs1[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[3]} .original_name {pcpi_rs1[3]}
set_db -quiet {port:picorv32/pcpi_rs1[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[2]} .original_name {pcpi_rs1[2]}
set_db -quiet {port:picorv32/pcpi_rs1[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[1]} .original_name {pcpi_rs1[1]}
set_db -quiet {port:picorv32/pcpi_rs1[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs1[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs1[0]} .original_name {pcpi_rs1[0]}
set_db -quiet {port:picorv32/pcpi_rs1[0]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[31]} .original_name {pcpi_rs2[31]}
set_db -quiet {port:picorv32/pcpi_rs2[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[30]} .original_name {pcpi_rs2[30]}
set_db -quiet {port:picorv32/pcpi_rs2[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[29]} .original_name {pcpi_rs2[29]}
set_db -quiet {port:picorv32/pcpi_rs2[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[28]} .original_name {pcpi_rs2[28]}
set_db -quiet {port:picorv32/pcpi_rs2[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[27]} .original_name {pcpi_rs2[27]}
set_db -quiet {port:picorv32/pcpi_rs2[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[26]} .original_name {pcpi_rs2[26]}
set_db -quiet {port:picorv32/pcpi_rs2[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[25]} .original_name {pcpi_rs2[25]}
set_db -quiet {port:picorv32/pcpi_rs2[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[24]} .original_name {pcpi_rs2[24]}
set_db -quiet {port:picorv32/pcpi_rs2[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[23]} .original_name {pcpi_rs2[23]}
set_db -quiet {port:picorv32/pcpi_rs2[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[22]} .original_name {pcpi_rs2[22]}
set_db -quiet {port:picorv32/pcpi_rs2[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[21]} .original_name {pcpi_rs2[21]}
set_db -quiet {port:picorv32/pcpi_rs2[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[20]} .original_name {pcpi_rs2[20]}
set_db -quiet {port:picorv32/pcpi_rs2[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[19]} .original_name {pcpi_rs2[19]}
set_db -quiet {port:picorv32/pcpi_rs2[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[18]} .original_name {pcpi_rs2[18]}
set_db -quiet {port:picorv32/pcpi_rs2[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[17]} .original_name {pcpi_rs2[17]}
set_db -quiet {port:picorv32/pcpi_rs2[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[16]} .original_name {pcpi_rs2[16]}
set_db -quiet {port:picorv32/pcpi_rs2[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[15]} .original_name {pcpi_rs2[15]}
set_db -quiet {port:picorv32/pcpi_rs2[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[14]} .original_name {pcpi_rs2[14]}
set_db -quiet {port:picorv32/pcpi_rs2[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[13]} .original_name {pcpi_rs2[13]}
set_db -quiet {port:picorv32/pcpi_rs2[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[12]} .original_name {pcpi_rs2[12]}
set_db -quiet {port:picorv32/pcpi_rs2[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[11]} .original_name {pcpi_rs2[11]}
set_db -quiet {port:picorv32/pcpi_rs2[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[10]} .original_name {pcpi_rs2[10]}
set_db -quiet {port:picorv32/pcpi_rs2[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[9]} .original_name {pcpi_rs2[9]}
set_db -quiet {port:picorv32/pcpi_rs2[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[8]} .original_name {pcpi_rs2[8]}
set_db -quiet {port:picorv32/pcpi_rs2[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[7]} .original_name {pcpi_rs2[7]}
set_db -quiet {port:picorv32/pcpi_rs2[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[6]} .original_name {pcpi_rs2[6]}
set_db -quiet {port:picorv32/pcpi_rs2[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[5]} .original_name {pcpi_rs2[5]}
set_db -quiet {port:picorv32/pcpi_rs2[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[4]} .original_name {pcpi_rs2[4]}
set_db -quiet {port:picorv32/pcpi_rs2[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[3]} .original_name {pcpi_rs2[3]}
set_db -quiet {port:picorv32/pcpi_rs2[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[2]} .original_name {pcpi_rs2[2]}
set_db -quiet {port:picorv32/pcpi_rs2[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[1]} .original_name {pcpi_rs2[1]}
set_db -quiet {port:picorv32/pcpi_rs2[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/pcpi_rs2[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/pcpi_rs2[0]} .original_name {pcpi_rs2[0]}
set_db -quiet {port:picorv32/pcpi_rs2[0]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[31]} .original_name {eoi[31]}
set_db -quiet {port:picorv32/eoi[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[30]} .original_name {eoi[30]}
set_db -quiet {port:picorv32/eoi[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[29]} .original_name {eoi[29]}
set_db -quiet {port:picorv32/eoi[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[28]} .original_name {eoi[28]}
set_db -quiet {port:picorv32/eoi[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[27]} .original_name {eoi[27]}
set_db -quiet {port:picorv32/eoi[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[26]} .original_name {eoi[26]}
set_db -quiet {port:picorv32/eoi[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[25]} .original_name {eoi[25]}
set_db -quiet {port:picorv32/eoi[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[24]} .original_name {eoi[24]}
set_db -quiet {port:picorv32/eoi[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[23]} .original_name {eoi[23]}
set_db -quiet {port:picorv32/eoi[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[22]} .original_name {eoi[22]}
set_db -quiet {port:picorv32/eoi[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[21]} .original_name {eoi[21]}
set_db -quiet {port:picorv32/eoi[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[20]} .original_name {eoi[20]}
set_db -quiet {port:picorv32/eoi[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[19]} .original_name {eoi[19]}
set_db -quiet {port:picorv32/eoi[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[18]} .original_name {eoi[18]}
set_db -quiet {port:picorv32/eoi[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[17]} .original_name {eoi[17]}
set_db -quiet {port:picorv32/eoi[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[16]} .original_name {eoi[16]}
set_db -quiet {port:picorv32/eoi[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[15]} .original_name {eoi[15]}
set_db -quiet {port:picorv32/eoi[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[14]} .original_name {eoi[14]}
set_db -quiet {port:picorv32/eoi[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[13]} .original_name {eoi[13]}
set_db -quiet {port:picorv32/eoi[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[12]} .original_name {eoi[12]}
set_db -quiet {port:picorv32/eoi[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[11]} .original_name {eoi[11]}
set_db -quiet {port:picorv32/eoi[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[10]} .original_name {eoi[10]}
set_db -quiet {port:picorv32/eoi[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[9]} .original_name {eoi[9]}
set_db -quiet {port:picorv32/eoi[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[8]} .original_name {eoi[8]}
set_db -quiet {port:picorv32/eoi[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[7]} .original_name {eoi[7]}
set_db -quiet {port:picorv32/eoi[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[6]} .original_name {eoi[6]}
set_db -quiet {port:picorv32/eoi[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[5]} .original_name {eoi[5]}
set_db -quiet {port:picorv32/eoi[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[4]} .original_name {eoi[4]}
set_db -quiet {port:picorv32/eoi[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[3]} .original_name {eoi[3]}
set_db -quiet {port:picorv32/eoi[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[2]} .original_name {eoi[2]}
set_db -quiet {port:picorv32/eoi[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[1]} .original_name {eoi[1]}
set_db -quiet {port:picorv32/eoi[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/eoi[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/eoi[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/eoi[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/eoi[0]} .original_name {eoi[0]}
set_db -quiet {port:picorv32/eoi[0]} .external_pin_cap {400.0 400.0}
set_db -quiet port:picorv32/trace_valid .external_pin_cap_min 50.0
set_db -quiet port:picorv32/trace_valid .external_capacitance_max {400.0 400.0}
set_db -quiet port:picorv32/trace_valid .external_capacitance_min 50.0
set_db -quiet port:picorv32/trace_valid .original_name trace_valid
set_db -quiet port:picorv32/trace_valid .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[35]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[35]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[35]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[35]} .original_name {trace_data[35]}
set_db -quiet {port:picorv32/trace_data[35]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[34]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[34]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[34]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[34]} .original_name {trace_data[34]}
set_db -quiet {port:picorv32/trace_data[34]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[33]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[33]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[33]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[33]} .original_name {trace_data[33]}
set_db -quiet {port:picorv32/trace_data[33]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[32]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[32]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[32]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[32]} .original_name {trace_data[32]}
set_db -quiet {port:picorv32/trace_data[32]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[31]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[31]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[31]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[31]} .original_name {trace_data[31]}
set_db -quiet {port:picorv32/trace_data[31]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[30]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[30]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[30]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[30]} .original_name {trace_data[30]}
set_db -quiet {port:picorv32/trace_data[30]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[29]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[29]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[29]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[29]} .original_name {trace_data[29]}
set_db -quiet {port:picorv32/trace_data[29]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[28]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[28]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[28]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[28]} .original_name {trace_data[28]}
set_db -quiet {port:picorv32/trace_data[28]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[27]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[27]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[27]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[27]} .original_name {trace_data[27]}
set_db -quiet {port:picorv32/trace_data[27]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[26]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[26]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[26]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[26]} .original_name {trace_data[26]}
set_db -quiet {port:picorv32/trace_data[26]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[25]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[25]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[25]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[25]} .original_name {trace_data[25]}
set_db -quiet {port:picorv32/trace_data[25]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[24]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[24]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[24]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[24]} .original_name {trace_data[24]}
set_db -quiet {port:picorv32/trace_data[24]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[23]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[23]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[23]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[23]} .original_name {trace_data[23]}
set_db -quiet {port:picorv32/trace_data[23]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[22]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[22]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[22]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[22]} .original_name {trace_data[22]}
set_db -quiet {port:picorv32/trace_data[22]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[21]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[21]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[21]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[21]} .original_name {trace_data[21]}
set_db -quiet {port:picorv32/trace_data[21]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[20]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[20]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[20]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[20]} .original_name {trace_data[20]}
set_db -quiet {port:picorv32/trace_data[20]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[19]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[19]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[19]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[19]} .original_name {trace_data[19]}
set_db -quiet {port:picorv32/trace_data[19]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[18]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[18]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[18]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[18]} .original_name {trace_data[18]}
set_db -quiet {port:picorv32/trace_data[18]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[17]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[17]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[17]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[17]} .original_name {trace_data[17]}
set_db -quiet {port:picorv32/trace_data[17]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[16]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[16]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[16]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[16]} .original_name {trace_data[16]}
set_db -quiet {port:picorv32/trace_data[16]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[15]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[15]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[15]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[15]} .original_name {trace_data[15]}
set_db -quiet {port:picorv32/trace_data[15]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[14]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[14]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[14]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[14]} .original_name {trace_data[14]}
set_db -quiet {port:picorv32/trace_data[14]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[13]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[13]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[13]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[13]} .original_name {trace_data[13]}
set_db -quiet {port:picorv32/trace_data[13]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[12]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[12]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[12]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[12]} .original_name {trace_data[12]}
set_db -quiet {port:picorv32/trace_data[12]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[11]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[11]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[11]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[11]} .original_name {trace_data[11]}
set_db -quiet {port:picorv32/trace_data[11]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[10]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[10]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[10]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[10]} .original_name {trace_data[10]}
set_db -quiet {port:picorv32/trace_data[10]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[9]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[9]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[9]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[9]} .original_name {trace_data[9]}
set_db -quiet {port:picorv32/trace_data[9]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[8]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[8]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[8]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[8]} .original_name {trace_data[8]}
set_db -quiet {port:picorv32/trace_data[8]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[7]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[7]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[7]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[7]} .original_name {trace_data[7]}
set_db -quiet {port:picorv32/trace_data[7]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[6]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[6]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[6]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[6]} .original_name {trace_data[6]}
set_db -quiet {port:picorv32/trace_data[6]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[5]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[5]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[5]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[5]} .original_name {trace_data[5]}
set_db -quiet {port:picorv32/trace_data[5]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[4]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[4]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[4]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[4]} .original_name {trace_data[4]}
set_db -quiet {port:picorv32/trace_data[4]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[3]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[3]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[3]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[3]} .original_name {trace_data[3]}
set_db -quiet {port:picorv32/trace_data[3]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[2]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[2]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[2]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[2]} .original_name {trace_data[2]}
set_db -quiet {port:picorv32/trace_data[2]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[1]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[1]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[1]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[1]} .original_name {trace_data[1]}
set_db -quiet {port:picorv32/trace_data[1]} .external_pin_cap {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[0]} .external_pin_cap_min 50.0
set_db -quiet {port:picorv32/trace_data[0]} .external_capacitance_max {400.0 400.0}
set_db -quiet {port:picorv32/trace_data[0]} .external_capacitance_min 50.0
set_db -quiet {port:picorv32/trace_data[0]} .original_name {trace_data[0]}
set_db -quiet {port:picorv32/trace_data[0]} .external_pin_cap {400.0 400.0}
set_db -quiet {inst:picorv32/genblk1.pcpi_mul_rs1_reg[32]} .original_name {{genblk1.pcpi_mul/rs1[32]}}
set_db -quiet {inst:picorv32/genblk1.pcpi_mul_rs1_reg[32]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/genblk1.pcpi_mul_rs1_reg[32]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[32]}
set_db -quiet {inst:picorv32/genblk1.pcpi_mul_rs1_reg[32]} .gint_phase_inversion false
set_db -quiet {inst:picorv32/genblk1.pcpi_mul_rs1_reg[32]} .multibit_rejection_reason_id worse_timing
set_db -quiet {inst:picorv32/genblk1.pcpi_mul_rs1_reg[32]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/genblk1.pcpi_mul_rs1_reg[32]/Q} .original_name {genblk1.pcpi_mul/rs1[32]/q}
set_db -quiet {pin:picorv32/genblk1.pcpi_mul_rs1_reg[32]/Q} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet inst:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg .original_name is_jalr_addi_slti_sltiu_xori_ori_andi
set_db -quiet inst:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg .single_bit_orig_name is_jalr_addi_slti_sltiu_xori_ori_andi
set_db -quiet inst:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg .gint_phase_inversion false
set_db -quiet inst:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg .multibit_rejection_reason_id worse_timing
set_db -quiet inst:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg .single_flop_bus true
set_db -quiet pin:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg/Q .original_name is_jalr_addi_slti_sltiu_xori_ori_andi/q
set_db -quiet pin:picorv32/is_jalr_addi_slti_sltiu_xori_ori_andi_reg/Q .multibit_base_name is_jalr_addi_slti_sltiu_xori_ori_andi_reg
set_db -quiet inst:picorv32/latched_branch_reg .original_name latched_branch
set_db -quiet inst:picorv32/latched_branch_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/latched_branch_reg .single_bit_orig_name latched_branch
set_db -quiet inst:picorv32/latched_branch_reg .gint_phase_inversion false
set_db -quiet inst:picorv32/latched_branch_reg .multibit_rejection_reason_id worse_timing
set_db -quiet inst:picorv32/latched_branch_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/latched_branch_reg .single_flop_bus true
set_db -quiet pin:picorv32/latched_branch_reg/Q .original_name latched_branch/q
set_db -quiet pin:picorv32/latched_branch_reg/Q .multibit_base_name latched_branch_reg
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .original_name {{reg_pc[1]} {reg_pc[2]} {reg_pc[3]} {reg_pc[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .single_bit_orig_name {reg_pc[4]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .org_names_for_split {{reg_pc_reg[1]} {reg_pc_reg[2]} {reg_pc_reg[3]} {reg_pc_reg[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .org_rtl_names_for_mb {{picorv32.reg_pc[1]} {picorv32.reg_pc[2]} {picorv32.reg_pc[3]} {picorv32.reg_pc[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/CK} .multibit_orig_pin {reg_pc_reg[1]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/D1} .multibit_orig_pin {reg_pc_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/D2} .multibit_orig_pin {reg_pc_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/D3} .multibit_orig_pin {reg_pc_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/D4} .multibit_orig_pin {reg_pc_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q1} .original_name {reg_pc[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q1} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q1} .multibit_orig_pin {reg_pc_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q2} .original_name {reg_pc[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q2} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q2} .multibit_orig_pin {reg_pc_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q3} .original_name {reg_pc[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q3} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q3} .multibit_orig_pin {reg_pc_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q4} .original_name {reg_pc[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q4} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q4} .multibit_orig_pin {reg_pc_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q1N} .original_name {reg_pc[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q1N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q2N} .original_name {reg_pc[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q2N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q3N} .original_name {reg_pc[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q3N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q4N} .original_name {reg_pc[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[1]_MB_reg_pc_reg[2]_MB_reg_pc_reg[3]_MB_reg_pc_reg[4]/Q4N} .multibit_base_name reg_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .original_name {{reg_pc[5]} {reg_pc[6]} {reg_pc[7]} {reg_pc[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .single_bit_orig_name {reg_pc[8]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .org_names_for_split {{reg_pc_reg[5]} {reg_pc_reg[6]} {reg_pc_reg[7]} {reg_pc_reg[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .org_rtl_names_for_mb {{picorv32.reg_pc[5]} {picorv32.reg_pc[6]} {picorv32.reg_pc[7]} {picorv32.reg_pc[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/CK} .multibit_orig_pin {reg_pc_reg[5]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/D1} .multibit_orig_pin {reg_pc_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/D2} .multibit_orig_pin {reg_pc_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/D3} .multibit_orig_pin {reg_pc_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/D4} .multibit_orig_pin {reg_pc_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q1} .original_name {reg_pc[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q1} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q1} .multibit_orig_pin {reg_pc_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q2} .original_name {reg_pc[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q2} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q2} .multibit_orig_pin {reg_pc_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q3} .original_name {reg_pc[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q3} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q3} .multibit_orig_pin {reg_pc_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q4} .original_name {reg_pc[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q4} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q4} .multibit_orig_pin {reg_pc_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q1N} .original_name {reg_pc[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q1N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q2N} .original_name {reg_pc[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q2N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q3N} .original_name {reg_pc[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q3N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q4N} .original_name {reg_pc[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[5]_MB_reg_pc_reg[6]_MB_reg_pc_reg[7]_MB_reg_pc_reg[8]/Q4N} .multibit_base_name reg_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .original_name {{reg_pc[9]} {reg_pc[10]} {reg_pc[11]} {reg_pc[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .single_bit_orig_name {reg_pc[12]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .org_names_for_split {{reg_pc_reg[9]} {reg_pc_reg[10]} {reg_pc_reg[11]} {reg_pc_reg[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .org_rtl_names_for_mb {{picorv32.reg_pc[9]} {picorv32.reg_pc[10]} {picorv32.reg_pc[11]} {picorv32.reg_pc[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/CK} .multibit_orig_pin {reg_pc_reg[9]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/D1} .multibit_orig_pin {reg_pc_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/D2} .multibit_orig_pin {reg_pc_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/D3} .multibit_orig_pin {reg_pc_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/D4} .multibit_orig_pin {reg_pc_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q1} .original_name {reg_pc[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q1} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q1} .multibit_orig_pin {reg_pc_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q2} .original_name {reg_pc[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q2} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q2} .multibit_orig_pin {reg_pc_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q3} .original_name {reg_pc[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q3} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q3} .multibit_orig_pin {reg_pc_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q4} .original_name {reg_pc[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q4} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q4} .multibit_orig_pin {reg_pc_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q1N} .original_name {reg_pc[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q1N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q2N} .original_name {reg_pc[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q2N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q3N} .original_name {reg_pc[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q3N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q4N} .original_name {reg_pc[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[9]_MB_reg_pc_reg[10]_MB_reg_pc_reg[11]_MB_reg_pc_reg[12]/Q4N} .multibit_base_name reg_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .original_name {{reg_pc[13]} {reg_pc[14]} {reg_pc[15]} {reg_pc[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .single_bit_orig_name {reg_pc[16]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .org_names_for_split {{reg_pc_reg[13]} {reg_pc_reg[14]} {reg_pc_reg[15]} {reg_pc_reg[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .org_rtl_names_for_mb {{picorv32.reg_pc[13]} {picorv32.reg_pc[14]} {picorv32.reg_pc[15]} {picorv32.reg_pc[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/CK} .multibit_orig_pin {reg_pc_reg[13]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/D1} .multibit_orig_pin {reg_pc_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/D2} .multibit_orig_pin {reg_pc_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/D3} .multibit_orig_pin {reg_pc_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/D4} .multibit_orig_pin {reg_pc_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q1} .original_name {reg_pc[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q1} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q1} .multibit_orig_pin {reg_pc_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q2} .original_name {reg_pc[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q2} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q2} .multibit_orig_pin {reg_pc_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q3} .original_name {reg_pc[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q3} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q3} .multibit_orig_pin {reg_pc_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q4} .original_name {reg_pc[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q4} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q4} .multibit_orig_pin {reg_pc_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q1N} .original_name {reg_pc[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q1N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q2N} .original_name {reg_pc[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q2N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q3N} .original_name {reg_pc[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q3N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q4N} .original_name {reg_pc[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[13]_MB_reg_pc_reg[14]_MB_reg_pc_reg[15]_MB_reg_pc_reg[16]/Q4N} .multibit_base_name reg_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .original_name {{reg_pc[17]} {reg_pc[18]} {reg_pc[19]} {reg_pc[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .single_bit_orig_name {reg_pc[20]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .org_names_for_split {{reg_pc_reg[17]} {reg_pc_reg[18]} {reg_pc_reg[19]} {reg_pc_reg[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .org_rtl_names_for_mb {{picorv32.reg_pc[17]} {picorv32.reg_pc[18]} {picorv32.reg_pc[19]} {picorv32.reg_pc[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/CK} .multibit_orig_pin {reg_pc_reg[17]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/D1} .multibit_orig_pin {reg_pc_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/D2} .multibit_orig_pin {reg_pc_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/D3} .multibit_orig_pin {reg_pc_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/D4} .multibit_orig_pin {reg_pc_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q1} .original_name {reg_pc[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q1} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q1} .multibit_orig_pin {reg_pc_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q2} .original_name {reg_pc[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q2} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q2} .multibit_orig_pin {reg_pc_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q3} .original_name {reg_pc[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q3} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q3} .multibit_orig_pin {reg_pc_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q4} .original_name {reg_pc[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q4} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q4} .multibit_orig_pin {reg_pc_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q1N} .original_name {reg_pc[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q1N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q2N} .original_name {reg_pc[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q2N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q3N} .original_name {reg_pc[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q3N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q4N} .original_name {reg_pc[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[17]_MB_reg_pc_reg[18]_MB_reg_pc_reg[19]_MB_reg_pc_reg[20]/Q4N} .multibit_base_name reg_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .original_name {{reg_pc[21]} {reg_pc[22]} {reg_pc[23]} {reg_pc[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .single_bit_orig_name {reg_pc[24]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .org_names_for_split {{reg_pc_reg[21]} {reg_pc_reg[22]} {reg_pc_reg[23]} {reg_pc_reg[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .org_rtl_names_for_mb {{picorv32.reg_pc[21]} {picorv32.reg_pc[22]} {picorv32.reg_pc[23]} {picorv32.reg_pc[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/CK} .multibit_orig_pin {reg_pc_reg[21]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/D1} .multibit_orig_pin {reg_pc_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/D2} .multibit_orig_pin {reg_pc_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/D3} .multibit_orig_pin {reg_pc_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/D4} .multibit_orig_pin {reg_pc_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q1} .original_name {reg_pc[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q1} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q1} .multibit_orig_pin {reg_pc_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q2} .original_name {reg_pc[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q2} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q2} .multibit_orig_pin {reg_pc_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q3} .original_name {reg_pc[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q3} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q3} .multibit_orig_pin {reg_pc_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q4} .original_name {reg_pc[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q4} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q4} .multibit_orig_pin {reg_pc_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q1N} .original_name {reg_pc[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q1N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q2N} .original_name {reg_pc[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q2N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q3N} .original_name {reg_pc[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q3N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q4N} .original_name {reg_pc[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[21]_MB_reg_pc_reg[22]_MB_reg_pc_reg[23]_MB_reg_pc_reg[24]/Q4N} .multibit_base_name reg_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .original_name {{reg_pc[25]} {reg_pc[26]} {reg_pc[27]} {reg_pc[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .single_bit_orig_name {reg_pc[28]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .org_names_for_split {{reg_pc_reg[25]} {reg_pc_reg[26]} {reg_pc_reg[27]} {reg_pc_reg[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .org_rtl_names_for_mb {{picorv32.reg_pc[25]} {picorv32.reg_pc[26]} {picorv32.reg_pc[27]} {picorv32.reg_pc[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/CK} .multibit_orig_pin {reg_pc_reg[25]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/D1} .multibit_orig_pin {reg_pc_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/D2} .multibit_orig_pin {reg_pc_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/D3} .multibit_orig_pin {reg_pc_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/D4} .multibit_orig_pin {reg_pc_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q1} .original_name {reg_pc[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q1} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q1} .multibit_orig_pin {reg_pc_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q2} .original_name {reg_pc[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q2} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q2} .multibit_orig_pin {reg_pc_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q3} .original_name {reg_pc[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q3} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q3} .multibit_orig_pin {reg_pc_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q4} .original_name {reg_pc[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q4} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q4} .multibit_orig_pin {reg_pc_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q1N} .original_name {reg_pc[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q1N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q2N} .original_name {reg_pc[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q2N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q3N} .original_name {reg_pc[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q3N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q4N} .original_name {reg_pc[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[25]_MB_reg_pc_reg[26]_MB_reg_pc_reg[27]_MB_reg_pc_reg[28]/Q4N} .multibit_base_name reg_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .original_name {{reg_pc[29]} {reg_pc[30]} {reg_pc[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .single_bit_orig_name {reg_pc[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .org_names_for_split {{reg_pc_reg[29]} {reg_pc_reg[30]} {reg_pc_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .org_rtl_names_for_mb {{picorv32.reg_pc[29]} {picorv32.reg_pc[30]} {picorv32.reg_pc[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .unused_bit_count_in_multibit 1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .org_address_of_instances {0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/CK} .multibit_orig_pin {reg_pc_reg[29]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/D1} .multibit_orig_pin {reg_pc_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/D2} .multibit_orig_pin {reg_pc_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/D3} .multibit_orig_pin {reg_pc_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/D4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q1} .original_name {reg_pc[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q1} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q1} .multibit_orig_pin {reg_pc_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q2} .original_name {reg_pc[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q2} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q2} .multibit_orig_pin {reg_pc_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q3} .original_name {reg_pc[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q3} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q3} .multibit_orig_pin {reg_pc_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q1N} .original_name {reg_pc[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q1N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q2N} .original_name {reg_pc[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q2N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q3N} .original_name {reg_pc[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q3N} .multibit_base_name reg_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_pc_reg[29]_MB_reg_pc_reg[30]_MB_reg_pc_reg[31]/Q4N} .unused_bit true
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .original_name {{reg_sh[0]} {reg_sh[1]} {reg_sh[2]} {reg_sh[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .single_bit_orig_name {reg_sh[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .org_names_for_split {{reg_sh_reg[0]} {reg_sh_reg[1]} {reg_sh_reg[2]} {reg_sh_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .org_rtl_names_for_mb {{picorv32.reg_sh[0]} {picorv32.reg_sh[1]} {picorv32.reg_sh[2]} {picorv32.reg_sh[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/CK} .multibit_orig_pin {reg_sh_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/D1} .multibit_orig_pin {reg_sh_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/D2} .multibit_orig_pin {reg_sh_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/D3} .multibit_orig_pin {reg_sh_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/D4} .multibit_orig_pin {reg_sh_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q1} .original_name {reg_sh[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q1} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q1} .multibit_orig_pin {reg_sh_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q2} .original_name {reg_sh[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q2} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q2} .multibit_orig_pin {reg_sh_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q3} .original_name {reg_sh[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q3} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q3} .multibit_orig_pin {reg_sh_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q4} .original_name {reg_sh[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q4} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q4} .multibit_orig_pin {reg_sh_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q1N} .original_name {reg_sh[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q1N} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q2N} .original_name {reg_sh[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q2N} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q3N} .original_name {reg_sh[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q3N} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q4N} .original_name {reg_sh[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[0]_MB_reg_sh_reg[1]_MB_reg_sh_reg[2]_MB_reg_sh_reg[3]/Q4N} .multibit_base_name reg_sh
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .original_name {{cpuregs[1][0]} {cpuregs[1][1]} {cpuregs[1][2]} {cpuregs[1][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .single_bit_orig_name {cpuregs[1][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .org_names_for_split {{cpuregs_reg[1][0]} {cpuregs_reg[1][1]} {cpuregs_reg[1][2]} {cpuregs_reg[1][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[1][0]} {picorv32.cpuregs[1][1]} {picorv32.cpuregs[1][2]} {picorv32.cpuregs[1][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/CK} .multibit_orig_pin {cpuregs_reg[1][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/D1} .multibit_orig_pin {cpuregs_reg[1][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/D2} .multibit_orig_pin {cpuregs_reg[1][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/D3} .multibit_orig_pin {cpuregs_reg[1][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/D4} .multibit_orig_pin {cpuregs_reg[1][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q1} .original_name {cpuregs[1][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q1} .multibit_orig_pin {cpuregs_reg[1][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q2} .original_name {cpuregs[1][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q2} .multibit_orig_pin {cpuregs_reg[1][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q3} .original_name {cpuregs[1][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q3} .multibit_orig_pin {cpuregs_reg[1][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q4} .original_name {cpuregs[1][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q4} .multibit_orig_pin {cpuregs_reg[1][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q1N} .original_name {cpuregs[1][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q2N} .original_name {cpuregs[1][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q3N} .original_name {cpuregs[1][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q4N} .original_name {cpuregs[1][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][0]_MB_cpuregs_reg[1][1]_MB_cpuregs_reg[1][2]_MB_cpuregs_reg[1][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .original_name {{cpuregs[1][4]} {cpuregs[1][5]} {cpuregs[1][6]} {cpuregs[1][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .single_bit_orig_name {cpuregs[1][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .org_names_for_split {{cpuregs_reg[1][4]} {cpuregs_reg[1][5]} {cpuregs_reg[1][6]} {cpuregs_reg[1][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[1][4]} {picorv32.cpuregs[1][5]} {picorv32.cpuregs[1][6]} {picorv32.cpuregs[1][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/CK} .multibit_orig_pin {cpuregs_reg[1][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/D1} .multibit_orig_pin {cpuregs_reg[1][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/D2} .multibit_orig_pin {cpuregs_reg[1][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/D3} .multibit_orig_pin {cpuregs_reg[1][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/D4} .multibit_orig_pin {cpuregs_reg[1][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q1} .original_name {cpuregs[1][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q1} .multibit_orig_pin {cpuregs_reg[1][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q2} .original_name {cpuregs[1][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q2} .multibit_orig_pin {cpuregs_reg[1][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q3} .original_name {cpuregs[1][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q3} .multibit_orig_pin {cpuregs_reg[1][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q4} .original_name {cpuregs[1][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q4} .multibit_orig_pin {cpuregs_reg[1][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q1N} .original_name {cpuregs[1][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q2N} .original_name {cpuregs[1][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q3N} .original_name {cpuregs[1][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q4N} .original_name {cpuregs[1][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][4]_MB_cpuregs_reg[1][5]_MB_cpuregs_reg[1][6]_MB_cpuregs_reg[1][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .original_name {{cpuregs[1][8]} {cpuregs[1][9]} {cpuregs[1][10]} {cpuregs[1][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .single_bit_orig_name {cpuregs[1][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .org_names_for_split {{cpuregs_reg[1][8]} {cpuregs_reg[1][9]} {cpuregs_reg[1][10]} {cpuregs_reg[1][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[1][8]} {picorv32.cpuregs[1][9]} {picorv32.cpuregs[1][10]} {picorv32.cpuregs[1][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/CK} .multibit_orig_pin {cpuregs_reg[1][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/D1} .multibit_orig_pin {cpuregs_reg[1][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/D2} .multibit_orig_pin {cpuregs_reg[1][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/D3} .multibit_orig_pin {cpuregs_reg[1][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/D4} .multibit_orig_pin {cpuregs_reg[1][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q1} .original_name {cpuregs[1][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q1} .multibit_orig_pin {cpuregs_reg[1][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q2} .original_name {cpuregs[1][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q2} .multibit_orig_pin {cpuregs_reg[1][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q3} .original_name {cpuregs[1][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q3} .multibit_orig_pin {cpuregs_reg[1][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q4} .original_name {cpuregs[1][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q4} .multibit_orig_pin {cpuregs_reg[1][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q1N} .original_name {cpuregs[1][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q2N} .original_name {cpuregs[1][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q3N} .original_name {cpuregs[1][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q4N} .original_name {cpuregs[1][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][8]_MB_cpuregs_reg[1][9]_MB_cpuregs_reg[1][10]_MB_cpuregs_reg[1][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .original_name {{cpuregs[1][12]} {cpuregs[1][13]} {cpuregs[1][14]} {cpuregs[1][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .single_bit_orig_name {cpuregs[1][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .org_names_for_split {{cpuregs_reg[1][12]} {cpuregs_reg[1][13]} {cpuregs_reg[1][14]} {cpuregs_reg[1][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[1][12]} {picorv32.cpuregs[1][13]} {picorv32.cpuregs[1][14]} {picorv32.cpuregs[1][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/CK} .multibit_orig_pin {cpuregs_reg[1][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/D1} .multibit_orig_pin {cpuregs_reg[1][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/D2} .multibit_orig_pin {cpuregs_reg[1][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/D3} .multibit_orig_pin {cpuregs_reg[1][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/D4} .multibit_orig_pin {cpuregs_reg[1][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q1} .original_name {cpuregs[1][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q1} .multibit_orig_pin {cpuregs_reg[1][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q2} .original_name {cpuregs[1][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q2} .multibit_orig_pin {cpuregs_reg[1][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q3} .original_name {cpuregs[1][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q3} .multibit_orig_pin {cpuregs_reg[1][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q4} .original_name {cpuregs[1][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q4} .multibit_orig_pin {cpuregs_reg[1][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q1N} .original_name {cpuregs[1][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q2N} .original_name {cpuregs[1][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q3N} .original_name {cpuregs[1][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q4N} .original_name {cpuregs[1][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][12]_MB_cpuregs_reg[1][13]_MB_cpuregs_reg[1][14]_MB_cpuregs_reg[1][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .original_name {{cpuregs[1][16]} {cpuregs[1][17]} {cpuregs[1][18]} {cpuregs[1][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .single_bit_orig_name {cpuregs[1][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .org_names_for_split {{cpuregs_reg[1][16]} {cpuregs_reg[1][17]} {cpuregs_reg[1][18]} {cpuregs_reg[1][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[1][16]} {picorv32.cpuregs[1][17]} {picorv32.cpuregs[1][18]} {picorv32.cpuregs[1][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/CK} .multibit_orig_pin {cpuregs_reg[1][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/D1} .multibit_orig_pin {cpuregs_reg[1][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/D2} .multibit_orig_pin {cpuregs_reg[1][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/D3} .multibit_orig_pin {cpuregs_reg[1][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/D4} .multibit_orig_pin {cpuregs_reg[1][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q1} .original_name {cpuregs[1][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q1} .multibit_orig_pin {cpuregs_reg[1][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q2} .original_name {cpuregs[1][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q2} .multibit_orig_pin {cpuregs_reg[1][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q3} .original_name {cpuregs[1][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q3} .multibit_orig_pin {cpuregs_reg[1][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q4} .original_name {cpuregs[1][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q4} .multibit_orig_pin {cpuregs_reg[1][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q1N} .original_name {cpuregs[1][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q2N} .original_name {cpuregs[1][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q3N} .original_name {cpuregs[1][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q4N} .original_name {cpuregs[1][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][16]_MB_cpuregs_reg[1][17]_MB_cpuregs_reg[1][18]_MB_cpuregs_reg[1][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .original_name {{cpuregs[1][20]} {cpuregs[1][21]} {cpuregs[1][22]} {cpuregs[1][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .single_bit_orig_name {cpuregs[1][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .org_names_for_split {{cpuregs_reg[1][20]} {cpuregs_reg[1][21]} {cpuregs_reg[1][22]} {cpuregs_reg[1][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[1][20]} {picorv32.cpuregs[1][21]} {picorv32.cpuregs[1][22]} {picorv32.cpuregs[1][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/CK} .multibit_orig_pin {cpuregs_reg[1][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/D1} .multibit_orig_pin {cpuregs_reg[1][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/D2} .multibit_orig_pin {cpuregs_reg[1][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/D3} .multibit_orig_pin {cpuregs_reg[1][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/D4} .multibit_orig_pin {cpuregs_reg[1][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q1} .original_name {cpuregs[1][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q1} .multibit_orig_pin {cpuregs_reg[1][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q2} .original_name {cpuregs[1][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q2} .multibit_orig_pin {cpuregs_reg[1][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q3} .original_name {cpuregs[1][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q3} .multibit_orig_pin {cpuregs_reg[1][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q4} .original_name {cpuregs[1][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q4} .multibit_orig_pin {cpuregs_reg[1][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q1N} .original_name {cpuregs[1][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q2N} .original_name {cpuregs[1][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q3N} .original_name {cpuregs[1][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q4N} .original_name {cpuregs[1][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][20]_MB_cpuregs_reg[1][21]_MB_cpuregs_reg[1][22]_MB_cpuregs_reg[1][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .original_name {{cpuregs[1][24]} {cpuregs[1][25]} {cpuregs[1][26]} {cpuregs[1][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .single_bit_orig_name {cpuregs[1][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .org_names_for_split {{cpuregs_reg[1][24]} {cpuregs_reg[1][25]} {cpuregs_reg[1][26]} {cpuregs_reg[1][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[1][24]} {picorv32.cpuregs[1][25]} {picorv32.cpuregs[1][26]} {picorv32.cpuregs[1][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/CK} .multibit_orig_pin {cpuregs_reg[1][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/D1} .multibit_orig_pin {cpuregs_reg[1][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/D2} .multibit_orig_pin {cpuregs_reg[1][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/D3} .multibit_orig_pin {cpuregs_reg[1][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/D4} .multibit_orig_pin {cpuregs_reg[1][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q1} .original_name {cpuregs[1][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q1} .multibit_orig_pin {cpuregs_reg[1][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q2} .original_name {cpuregs[1][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q2} .multibit_orig_pin {cpuregs_reg[1][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q3} .original_name {cpuregs[1][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q3} .multibit_orig_pin {cpuregs_reg[1][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q4} .original_name {cpuregs[1][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q4} .multibit_orig_pin {cpuregs_reg[1][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q1N} .original_name {cpuregs[1][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q2N} .original_name {cpuregs[1][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q3N} .original_name {cpuregs[1][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q4N} .original_name {cpuregs[1][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][24]_MB_cpuregs_reg[1][25]_MB_cpuregs_reg[1][26]_MB_cpuregs_reg[1][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .original_name {{cpuregs[1][28]} {cpuregs[1][29]} {cpuregs[1][30]} {cpuregs[1][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .single_bit_orig_name {cpuregs[1][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .org_names_for_split {{cpuregs_reg[1][28]} {cpuregs_reg[1][29]} {cpuregs_reg[1][30]} {cpuregs_reg[1][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[1][28]} {picorv32.cpuregs[1][29]} {picorv32.cpuregs[1][30]} {picorv32.cpuregs[1][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/CK} .multibit_orig_pin {cpuregs_reg[1][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/D1} .multibit_orig_pin {cpuregs_reg[1][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/D2} .multibit_orig_pin {cpuregs_reg[1][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/D3} .multibit_orig_pin {cpuregs_reg[1][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/D4} .multibit_orig_pin {cpuregs_reg[1][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q1} .original_name {cpuregs[1][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q1} .multibit_orig_pin {cpuregs_reg[1][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q2} .original_name {cpuregs[1][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q2} .multibit_orig_pin {cpuregs_reg[1][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q3} .original_name {cpuregs[1][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q3} .multibit_orig_pin {cpuregs_reg[1][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q4} .original_name {cpuregs[1][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q4} .multibit_orig_pin {cpuregs_reg[1][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q1N} .original_name {cpuregs[1][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q2N} .original_name {cpuregs[1][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q3N} .original_name {cpuregs[1][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q4N} .original_name {cpuregs[1][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[1][28]_MB_cpuregs_reg[1][29]_MB_cpuregs_reg[1][30]_MB_cpuregs_reg[1][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .original_name {{cpuregs[2][0]} {cpuregs[2][1]} {cpuregs[2][2]} {cpuregs[2][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .single_bit_orig_name {cpuregs[2][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .org_names_for_split {{cpuregs_reg[2][0]} {cpuregs_reg[2][1]} {cpuregs_reg[2][2]} {cpuregs_reg[2][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[2][0]} {picorv32.cpuregs[2][1]} {picorv32.cpuregs[2][2]} {picorv32.cpuregs[2][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFRX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/CK} .multibit_orig_pin {cpuregs_reg[2][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/D1} .multibit_orig_pin {cpuregs_reg[2][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/D2} .multibit_orig_pin {cpuregs_reg[2][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/D3} .multibit_orig_pin {cpuregs_reg[2][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/D4} .multibit_orig_pin {cpuregs_reg[2][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q1} .original_name {cpuregs[2][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q1} .multibit_orig_pin {cpuregs_reg[2][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q2} .original_name {cpuregs[2][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q2} .multibit_orig_pin {cpuregs_reg[2][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q3} .original_name {cpuregs[2][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q3} .multibit_orig_pin {cpuregs_reg[2][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q4} .original_name {cpuregs[2][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q4} .multibit_orig_pin {cpuregs_reg[2][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q1N} .original_name {cpuregs[2][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q2N} .original_name {cpuregs[2][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q3N} .original_name {cpuregs[2][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q4N} .original_name {cpuregs[2][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][0]_MB_cpuregs_reg[2][1]_MB_cpuregs_reg[2][2]_MB_cpuregs_reg[2][3]/Q4N} .multibit_orig_pin {cpuregs_reg[2][3]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .original_name {{cpuregs[2][4]} {cpuregs[2][5]} {cpuregs[2][6]} {cpuregs[2][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .single_bit_orig_name {cpuregs[2][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .org_names_for_split {{cpuregs_reg[2][4]} {cpuregs_reg[2][5]} {cpuregs_reg[2][6]} {cpuregs_reg[2][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[2][4]} {picorv32.cpuregs[2][5]} {picorv32.cpuregs[2][6]} {picorv32.cpuregs[2][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/CK} .multibit_orig_pin {cpuregs_reg[2][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/D1} .multibit_orig_pin {cpuregs_reg[2][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/D2} .multibit_orig_pin {cpuregs_reg[2][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/D3} .multibit_orig_pin {cpuregs_reg[2][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/D4} .multibit_orig_pin {cpuregs_reg[2][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q1} .original_name {cpuregs[2][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q1} .multibit_orig_pin {cpuregs_reg[2][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q2} .original_name {cpuregs[2][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q2} .multibit_orig_pin {cpuregs_reg[2][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q3} .original_name {cpuregs[2][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q3} .multibit_orig_pin {cpuregs_reg[2][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q4} .original_name {cpuregs[2][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q4} .multibit_orig_pin {cpuregs_reg[2][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q1N} .original_name {cpuregs[2][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q2N} .original_name {cpuregs[2][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q3N} .original_name {cpuregs[2][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q4N} .original_name {cpuregs[2][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][4]_MB_cpuregs_reg[2][5]_MB_cpuregs_reg[2][6]_MB_cpuregs_reg[2][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .original_name {{cpuregs[2][8]} {cpuregs[2][9]} {cpuregs[2][10]} {cpuregs[2][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .single_bit_orig_name {cpuregs[2][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .org_names_for_split {{cpuregs_reg[2][8]} {cpuregs_reg[2][9]} {cpuregs_reg[2][10]} {cpuregs_reg[2][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[2][8]} {picorv32.cpuregs[2][9]} {picorv32.cpuregs[2][10]} {picorv32.cpuregs[2][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/CK} .multibit_orig_pin {cpuregs_reg[2][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/D1} .multibit_orig_pin {cpuregs_reg[2][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/D2} .multibit_orig_pin {cpuregs_reg[2][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/D3} .multibit_orig_pin {cpuregs_reg[2][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/D4} .multibit_orig_pin {cpuregs_reg[2][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q1} .original_name {cpuregs[2][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q1} .multibit_orig_pin {cpuregs_reg[2][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q2} .original_name {cpuregs[2][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q2} .multibit_orig_pin {cpuregs_reg[2][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q3} .original_name {cpuregs[2][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q3} .multibit_orig_pin {cpuregs_reg[2][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q4} .original_name {cpuregs[2][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q4} .multibit_orig_pin {cpuregs_reg[2][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q1N} .original_name {cpuregs[2][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q2N} .original_name {cpuregs[2][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q3N} .original_name {cpuregs[2][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q4N} .original_name {cpuregs[2][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][8]_MB_cpuregs_reg[2][9]_MB_cpuregs_reg[2][10]_MB_cpuregs_reg[2][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .original_name {{cpuregs[2][12]} {cpuregs[2][13]} {cpuregs[2][14]} {cpuregs[2][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .single_bit_orig_name {cpuregs[2][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .org_names_for_split {{cpuregs_reg[2][12]} {cpuregs_reg[2][13]} {cpuregs_reg[2][14]} {cpuregs_reg[2][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[2][12]} {picorv32.cpuregs[2][13]} {picorv32.cpuregs[2][14]} {picorv32.cpuregs[2][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/CK} .multibit_orig_pin {cpuregs_reg[2][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/D1} .multibit_orig_pin {cpuregs_reg[2][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/D2} .multibit_orig_pin {cpuregs_reg[2][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/D3} .multibit_orig_pin {cpuregs_reg[2][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/D4} .multibit_orig_pin {cpuregs_reg[2][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q1} .original_name {cpuregs[2][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q1} .multibit_orig_pin {cpuregs_reg[2][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q2} .original_name {cpuregs[2][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q2} .multibit_orig_pin {cpuregs_reg[2][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q3} .original_name {cpuregs[2][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q3} .multibit_orig_pin {cpuregs_reg[2][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q4} .original_name {cpuregs[2][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q4} .multibit_orig_pin {cpuregs_reg[2][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q1N} .original_name {cpuregs[2][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q2N} .original_name {cpuregs[2][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q3N} .original_name {cpuregs[2][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q4N} .original_name {cpuregs[2][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][12]_MB_cpuregs_reg[2][13]_MB_cpuregs_reg[2][14]_MB_cpuregs_reg[2][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .original_name {{cpuregs[2][16]} {cpuregs[2][17]} {cpuregs[2][18]} {cpuregs[2][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .single_bit_orig_name {cpuregs[2][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .org_names_for_split {{cpuregs_reg[2][16]} {cpuregs_reg[2][17]} {cpuregs_reg[2][18]} {cpuregs_reg[2][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[2][16]} {picorv32.cpuregs[2][17]} {picorv32.cpuregs[2][18]} {picorv32.cpuregs[2][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/CK} .multibit_orig_pin {cpuregs_reg[2][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/D1} .multibit_orig_pin {cpuregs_reg[2][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/D2} .multibit_orig_pin {cpuregs_reg[2][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/D3} .multibit_orig_pin {cpuregs_reg[2][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/D4} .multibit_orig_pin {cpuregs_reg[2][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q1} .original_name {cpuregs[2][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q1} .multibit_orig_pin {cpuregs_reg[2][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q2} .original_name {cpuregs[2][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q2} .multibit_orig_pin {cpuregs_reg[2][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q3} .original_name {cpuregs[2][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q3} .multibit_orig_pin {cpuregs_reg[2][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q4} .original_name {cpuregs[2][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q4} .multibit_orig_pin {cpuregs_reg[2][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q1N} .original_name {cpuregs[2][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q2N} .original_name {cpuregs[2][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q3N} .original_name {cpuregs[2][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q4N} .original_name {cpuregs[2][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][16]_MB_cpuregs_reg[2][17]_MB_cpuregs_reg[2][18]_MB_cpuregs_reg[2][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .original_name {{cpuregs[2][20]} {cpuregs[2][21]} {cpuregs[2][22]} {cpuregs[2][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .single_bit_orig_name {cpuregs[2][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .org_names_for_split {{cpuregs_reg[2][20]} {cpuregs_reg[2][21]} {cpuregs_reg[2][22]} {cpuregs_reg[2][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[2][20]} {picorv32.cpuregs[2][21]} {picorv32.cpuregs[2][22]} {picorv32.cpuregs[2][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/CK} .multibit_orig_pin {cpuregs_reg[2][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/D1} .multibit_orig_pin {cpuregs_reg[2][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/D2} .multibit_orig_pin {cpuregs_reg[2][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/D3} .multibit_orig_pin {cpuregs_reg[2][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/D4} .multibit_orig_pin {cpuregs_reg[2][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q1} .original_name {cpuregs[2][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q1} .multibit_orig_pin {cpuregs_reg[2][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q2} .original_name {cpuregs[2][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q2} .multibit_orig_pin {cpuregs_reg[2][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q3} .original_name {cpuregs[2][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q3} .multibit_orig_pin {cpuregs_reg[2][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q4} .original_name {cpuregs[2][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q4} .multibit_orig_pin {cpuregs_reg[2][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q1N} .original_name {cpuregs[2][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q2N} .original_name {cpuregs[2][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q3N} .original_name {cpuregs[2][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q4N} .original_name {cpuregs[2][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][20]_MB_cpuregs_reg[2][21]_MB_cpuregs_reg[2][22]_MB_cpuregs_reg[2][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .original_name {{cpuregs[2][24]} {cpuregs[2][25]} {cpuregs[2][26]} {cpuregs[2][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .single_bit_orig_name {cpuregs[2][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .org_names_for_split {{cpuregs_reg[2][24]} {cpuregs_reg[2][25]} {cpuregs_reg[2][26]} {cpuregs_reg[2][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[2][24]} {picorv32.cpuregs[2][25]} {picorv32.cpuregs[2][26]} {picorv32.cpuregs[2][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/CK} .multibit_orig_pin {cpuregs_reg[2][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/D1} .multibit_orig_pin {cpuregs_reg[2][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/D2} .multibit_orig_pin {cpuregs_reg[2][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/D3} .multibit_orig_pin {cpuregs_reg[2][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/D4} .multibit_orig_pin {cpuregs_reg[2][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q1} .original_name {cpuregs[2][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q1} .multibit_orig_pin {cpuregs_reg[2][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q2} .original_name {cpuregs[2][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q2} .multibit_orig_pin {cpuregs_reg[2][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q3} .original_name {cpuregs[2][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q3} .multibit_orig_pin {cpuregs_reg[2][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q4} .original_name {cpuregs[2][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q4} .multibit_orig_pin {cpuregs_reg[2][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q1N} .original_name {cpuregs[2][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q2N} .original_name {cpuregs[2][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q3N} .original_name {cpuregs[2][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q4N} .original_name {cpuregs[2][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][24]_MB_cpuregs_reg[2][25]_MB_cpuregs_reg[2][26]_MB_cpuregs_reg[2][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .original_name {{cpuregs[2][28]} {cpuregs[2][29]} {cpuregs[2][30]} {cpuregs[2][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .single_bit_orig_name {cpuregs[2][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .org_names_for_split {{cpuregs_reg[2][28]} {cpuregs_reg[2][29]} {cpuregs_reg[2][30]} {cpuregs_reg[2][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[2][28]} {picorv32.cpuregs[2][29]} {picorv32.cpuregs[2][30]} {picorv32.cpuregs[2][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/CK} .multibit_orig_pin {cpuregs_reg[2][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/D1} .multibit_orig_pin {cpuregs_reg[2][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/D2} .multibit_orig_pin {cpuregs_reg[2][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/D3} .multibit_orig_pin {cpuregs_reg[2][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/D4} .multibit_orig_pin {cpuregs_reg[2][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q1} .original_name {cpuregs[2][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q1} .multibit_orig_pin {cpuregs_reg[2][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q2} .original_name {cpuregs[2][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q2} .multibit_orig_pin {cpuregs_reg[2][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q3} .original_name {cpuregs[2][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q3} .multibit_orig_pin {cpuregs_reg[2][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q4} .original_name {cpuregs[2][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q4} .multibit_orig_pin {cpuregs_reg[2][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q1N} .original_name {cpuregs[2][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q2N} .original_name {cpuregs[2][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q3N} .original_name {cpuregs[2][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q4N} .original_name {cpuregs[2][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[2][28]_MB_cpuregs_reg[2][29]_MB_cpuregs_reg[2][30]_MB_cpuregs_reg[2][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .original_name {{cpuregs[3][0]} {cpuregs[3][1]} {cpuregs[3][2]} {cpuregs[3][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .single_bit_orig_name {cpuregs[3][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .org_names_for_split {{cpuregs_reg[3][0]} {cpuregs_reg[3][1]} {cpuregs_reg[3][2]} {cpuregs_reg[3][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[3][0]} {picorv32.cpuregs[3][1]} {picorv32.cpuregs[3][2]} {picorv32.cpuregs[3][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/CK} .multibit_orig_pin {cpuregs_reg[3][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/D1} .multibit_orig_pin {cpuregs_reg[3][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/D2} .multibit_orig_pin {cpuregs_reg[3][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/D3} .multibit_orig_pin {cpuregs_reg[3][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/D4} .multibit_orig_pin {cpuregs_reg[3][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q1} .original_name {cpuregs[3][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q1} .multibit_orig_pin {cpuregs_reg[3][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q2} .original_name {cpuregs[3][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q2} .multibit_orig_pin {cpuregs_reg[3][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q3} .original_name {cpuregs[3][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q3} .multibit_orig_pin {cpuregs_reg[3][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q4} .original_name {cpuregs[3][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q4} .multibit_orig_pin {cpuregs_reg[3][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q1N} .original_name {cpuregs[3][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q2N} .original_name {cpuregs[3][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q3N} .original_name {cpuregs[3][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q4N} .original_name {cpuregs[3][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][0]_MB_cpuregs_reg[3][1]_MB_cpuregs_reg[3][2]_MB_cpuregs_reg[3][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .original_name {{cpuregs[3][4]} {cpuregs[3][5]} {cpuregs[3][6]} {cpuregs[3][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .single_bit_orig_name {cpuregs[3][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .org_names_for_split {{cpuregs_reg[3][4]} {cpuregs_reg[3][5]} {cpuregs_reg[3][6]} {cpuregs_reg[3][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[3][4]} {picorv32.cpuregs[3][5]} {picorv32.cpuregs[3][6]} {picorv32.cpuregs[3][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/CK} .multibit_orig_pin {cpuregs_reg[3][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/D1} .multibit_orig_pin {cpuregs_reg[3][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/D2} .multibit_orig_pin {cpuregs_reg[3][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/D3} .multibit_orig_pin {cpuregs_reg[3][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/D4} .multibit_orig_pin {cpuregs_reg[3][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q1} .original_name {cpuregs[3][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q1} .multibit_orig_pin {cpuregs_reg[3][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q2} .original_name {cpuregs[3][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q2} .multibit_orig_pin {cpuregs_reg[3][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q3} .original_name {cpuregs[3][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q3} .multibit_orig_pin {cpuregs_reg[3][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q4} .original_name {cpuregs[3][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q4} .multibit_orig_pin {cpuregs_reg[3][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q1N} .original_name {cpuregs[3][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q2N} .original_name {cpuregs[3][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q3N} .original_name {cpuregs[3][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q4N} .original_name {cpuregs[3][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][4]_MB_cpuregs_reg[3][5]_MB_cpuregs_reg[3][6]_MB_cpuregs_reg[3][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .original_name {{cpuregs[3][8]} {cpuregs[3][9]} {cpuregs[3][10]} {cpuregs[3][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .single_bit_orig_name {cpuregs[3][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .org_names_for_split {{cpuregs_reg[3][8]} {cpuregs_reg[3][9]} {cpuregs_reg[3][10]} {cpuregs_reg[3][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[3][8]} {picorv32.cpuregs[3][9]} {picorv32.cpuregs[3][10]} {picorv32.cpuregs[3][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/CK} .multibit_orig_pin {cpuregs_reg[3][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/D1} .multibit_orig_pin {cpuregs_reg[3][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/D2} .multibit_orig_pin {cpuregs_reg[3][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/D3} .multibit_orig_pin {cpuregs_reg[3][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/D4} .multibit_orig_pin {cpuregs_reg[3][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q1} .original_name {cpuregs[3][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q1} .multibit_orig_pin {cpuregs_reg[3][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q2} .original_name {cpuregs[3][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q2} .multibit_orig_pin {cpuregs_reg[3][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q3} .original_name {cpuregs[3][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q3} .multibit_orig_pin {cpuregs_reg[3][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q4} .original_name {cpuregs[3][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q4} .multibit_orig_pin {cpuregs_reg[3][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q1N} .original_name {cpuregs[3][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q2N} .original_name {cpuregs[3][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q3N} .original_name {cpuregs[3][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q4N} .original_name {cpuregs[3][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][8]_MB_cpuregs_reg[3][9]_MB_cpuregs_reg[3][10]_MB_cpuregs_reg[3][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .original_name {{cpuregs[3][12]} {cpuregs[3][13]} {cpuregs[3][14]} {cpuregs[3][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .single_bit_orig_name {cpuregs[3][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .org_names_for_split {{cpuregs_reg[3][12]} {cpuregs_reg[3][13]} {cpuregs_reg[3][14]} {cpuregs_reg[3][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[3][12]} {picorv32.cpuregs[3][13]} {picorv32.cpuregs[3][14]} {picorv32.cpuregs[3][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/CK} .multibit_orig_pin {cpuregs_reg[3][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/D1} .multibit_orig_pin {cpuregs_reg[3][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/D2} .multibit_orig_pin {cpuregs_reg[3][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/D3} .multibit_orig_pin {cpuregs_reg[3][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/D4} .multibit_orig_pin {cpuregs_reg[3][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q1} .original_name {cpuregs[3][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q1} .multibit_orig_pin {cpuregs_reg[3][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q2} .original_name {cpuregs[3][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q2} .multibit_orig_pin {cpuregs_reg[3][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q3} .original_name {cpuregs[3][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q3} .multibit_orig_pin {cpuregs_reg[3][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q4} .original_name {cpuregs[3][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q4} .multibit_orig_pin {cpuregs_reg[3][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q1N} .original_name {cpuregs[3][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q2N} .original_name {cpuregs[3][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q3N} .original_name {cpuregs[3][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q4N} .original_name {cpuregs[3][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][12]_MB_cpuregs_reg[3][13]_MB_cpuregs_reg[3][14]_MB_cpuregs_reg[3][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .original_name {{cpuregs[3][16]} {cpuregs[3][17]} {cpuregs[3][18]} {cpuregs[3][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .single_bit_orig_name {cpuregs[3][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .org_names_for_split {{cpuregs_reg[3][16]} {cpuregs_reg[3][17]} {cpuregs_reg[3][18]} {cpuregs_reg[3][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[3][16]} {picorv32.cpuregs[3][17]} {picorv32.cpuregs[3][18]} {picorv32.cpuregs[3][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/CK} .multibit_orig_pin {cpuregs_reg[3][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/D1} .multibit_orig_pin {cpuregs_reg[3][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/D2} .multibit_orig_pin {cpuregs_reg[3][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/D3} .multibit_orig_pin {cpuregs_reg[3][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/D4} .multibit_orig_pin {cpuregs_reg[3][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q1} .original_name {cpuregs[3][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q1} .multibit_orig_pin {cpuregs_reg[3][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q2} .original_name {cpuregs[3][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q2} .multibit_orig_pin {cpuregs_reg[3][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q3} .original_name {cpuregs[3][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q3} .multibit_orig_pin {cpuregs_reg[3][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q4} .original_name {cpuregs[3][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q4} .multibit_orig_pin {cpuregs_reg[3][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q1N} .original_name {cpuregs[3][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q2N} .original_name {cpuregs[3][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q3N} .original_name {cpuregs[3][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q4N} .original_name {cpuregs[3][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][16]_MB_cpuregs_reg[3][17]_MB_cpuregs_reg[3][18]_MB_cpuregs_reg[3][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .original_name {{cpuregs[3][20]} {cpuregs[3][21]} {cpuregs[3][22]} {cpuregs[3][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .single_bit_orig_name {cpuregs[3][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .org_names_for_split {{cpuregs_reg[3][20]} {cpuregs_reg[3][21]} {cpuregs_reg[3][22]} {cpuregs_reg[3][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[3][20]} {picorv32.cpuregs[3][21]} {picorv32.cpuregs[3][22]} {picorv32.cpuregs[3][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/CK} .multibit_orig_pin {cpuregs_reg[3][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/D1} .multibit_orig_pin {cpuregs_reg[3][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/D2} .multibit_orig_pin {cpuregs_reg[3][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/D3} .multibit_orig_pin {cpuregs_reg[3][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/D4} .multibit_orig_pin {cpuregs_reg[3][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q1} .original_name {cpuregs[3][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q1} .multibit_orig_pin {cpuregs_reg[3][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q2} .original_name {cpuregs[3][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q2} .multibit_orig_pin {cpuregs_reg[3][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q3} .original_name {cpuregs[3][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q3} .multibit_orig_pin {cpuregs_reg[3][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q4} .original_name {cpuregs[3][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q4} .multibit_orig_pin {cpuregs_reg[3][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q1N} .original_name {cpuregs[3][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q2N} .original_name {cpuregs[3][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q3N} .original_name {cpuregs[3][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q4N} .original_name {cpuregs[3][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][20]_MB_cpuregs_reg[3][21]_MB_cpuregs_reg[3][22]_MB_cpuregs_reg[3][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .original_name {{cpuregs[3][24]} {cpuregs[3][25]} {cpuregs[3][26]} {cpuregs[3][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .single_bit_orig_name {cpuregs[3][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .org_names_for_split {{cpuregs_reg[3][24]} {cpuregs_reg[3][25]} {cpuregs_reg[3][26]} {cpuregs_reg[3][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[3][24]} {picorv32.cpuregs[3][25]} {picorv32.cpuregs[3][26]} {picorv32.cpuregs[3][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/CK} .multibit_orig_pin {cpuregs_reg[3][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/D1} .multibit_orig_pin {cpuregs_reg[3][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/D2} .multibit_orig_pin {cpuregs_reg[3][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/D3} .multibit_orig_pin {cpuregs_reg[3][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/D4} .multibit_orig_pin {cpuregs_reg[3][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q1} .original_name {cpuregs[3][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q1} .multibit_orig_pin {cpuregs_reg[3][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q2} .original_name {cpuregs[3][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q2} .multibit_orig_pin {cpuregs_reg[3][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q3} .original_name {cpuregs[3][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q3} .multibit_orig_pin {cpuregs_reg[3][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q4} .original_name {cpuregs[3][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q4} .multibit_orig_pin {cpuregs_reg[3][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q1N} .original_name {cpuregs[3][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q2N} .original_name {cpuregs[3][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q3N} .original_name {cpuregs[3][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q4N} .original_name {cpuregs[3][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][24]_MB_cpuregs_reg[3][25]_MB_cpuregs_reg[3][26]_MB_cpuregs_reg[3][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .original_name {{cpuregs[3][28]} {cpuregs[3][29]} {cpuregs[3][30]} {cpuregs[3][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .single_bit_orig_name {cpuregs[3][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .org_names_for_split {{cpuregs_reg[3][28]} {cpuregs_reg[3][29]} {cpuregs_reg[3][30]} {cpuregs_reg[3][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[3][28]} {picorv32.cpuregs[3][29]} {picorv32.cpuregs[3][30]} {picorv32.cpuregs[3][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/CK} .multibit_orig_pin {cpuregs_reg[3][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/D1} .multibit_orig_pin {cpuregs_reg[3][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/D2} .multibit_orig_pin {cpuregs_reg[3][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/D3} .multibit_orig_pin {cpuregs_reg[3][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/D4} .multibit_orig_pin {cpuregs_reg[3][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q1} .original_name {cpuregs[3][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q1} .multibit_orig_pin {cpuregs_reg[3][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q2} .original_name {cpuregs[3][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q2} .multibit_orig_pin {cpuregs_reg[3][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q3} .original_name {cpuregs[3][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q3} .multibit_orig_pin {cpuregs_reg[3][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q4} .original_name {cpuregs[3][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q4} .multibit_orig_pin {cpuregs_reg[3][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q1N} .original_name {cpuregs[3][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q2N} .original_name {cpuregs[3][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q3N} .original_name {cpuregs[3][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q4N} .original_name {cpuregs[3][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[3][28]_MB_cpuregs_reg[3][29]_MB_cpuregs_reg[3][30]_MB_cpuregs_reg[3][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .original_name {{cpuregs[4][0]} {cpuregs[4][1]} {cpuregs[4][2]} {cpuregs[4][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .single_bit_orig_name {cpuregs[4][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .org_names_for_split {{cpuregs_reg[4][0]} {cpuregs_reg[4][1]} {cpuregs_reg[4][2]} {cpuregs_reg[4][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[4][0]} {picorv32.cpuregs[4][1]} {picorv32.cpuregs[4][2]} {picorv32.cpuregs[4][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/CK} .multibit_orig_pin {cpuregs_reg[4][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/D1} .multibit_orig_pin {cpuregs_reg[4][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/D2} .multibit_orig_pin {cpuregs_reg[4][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/D3} .multibit_orig_pin {cpuregs_reg[4][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/D4} .multibit_orig_pin {cpuregs_reg[4][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q1} .original_name {cpuregs[4][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q1} .multibit_orig_pin {cpuregs_reg[4][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q2} .original_name {cpuregs[4][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q2} .multibit_orig_pin {cpuregs_reg[4][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q3} .original_name {cpuregs[4][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q3} .multibit_orig_pin {cpuregs_reg[4][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q4} .original_name {cpuregs[4][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q4} .multibit_orig_pin {cpuregs_reg[4][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q1N} .original_name {cpuregs[4][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q2N} .original_name {cpuregs[4][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q3N} .original_name {cpuregs[4][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q4N} .original_name {cpuregs[4][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][0]_MB_cpuregs_reg[4][1]_MB_cpuregs_reg[4][2]_MB_cpuregs_reg[4][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .original_name {{cpuregs[4][4]} {cpuregs[4][5]} {cpuregs[4][6]} {cpuregs[4][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .single_bit_orig_name {cpuregs[4][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .org_names_for_split {{cpuregs_reg[4][4]} {cpuregs_reg[4][5]} {cpuregs_reg[4][6]} {cpuregs_reg[4][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[4][4]} {picorv32.cpuregs[4][5]} {picorv32.cpuregs[4][6]} {picorv32.cpuregs[4][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/CK} .multibit_orig_pin {cpuregs_reg[4][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/D1} .multibit_orig_pin {cpuregs_reg[4][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/D2} .multibit_orig_pin {cpuregs_reg[4][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/D3} .multibit_orig_pin {cpuregs_reg[4][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/D4} .multibit_orig_pin {cpuregs_reg[4][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q1} .original_name {cpuregs[4][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q1} .multibit_orig_pin {cpuregs_reg[4][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q2} .original_name {cpuregs[4][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q2} .multibit_orig_pin {cpuregs_reg[4][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q3} .original_name {cpuregs[4][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q3} .multibit_orig_pin {cpuregs_reg[4][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q4} .original_name {cpuregs[4][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q4} .multibit_orig_pin {cpuregs_reg[4][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q1N} .original_name {cpuregs[4][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q2N} .original_name {cpuregs[4][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q3N} .original_name {cpuregs[4][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q4N} .original_name {cpuregs[4][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][4]_MB_cpuregs_reg[4][5]_MB_cpuregs_reg[4][6]_MB_cpuregs_reg[4][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .original_name {{cpuregs[4][8]} {cpuregs[4][9]} {cpuregs[4][10]} {cpuregs[4][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .single_bit_orig_name {cpuregs[4][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .org_names_for_split {{cpuregs_reg[4][8]} {cpuregs_reg[4][9]} {cpuregs_reg[4][10]} {cpuregs_reg[4][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[4][8]} {picorv32.cpuregs[4][9]} {picorv32.cpuregs[4][10]} {picorv32.cpuregs[4][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/CK} .multibit_orig_pin {cpuregs_reg[4][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/D1} .multibit_orig_pin {cpuregs_reg[4][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/D2} .multibit_orig_pin {cpuregs_reg[4][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/D3} .multibit_orig_pin {cpuregs_reg[4][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/D4} .multibit_orig_pin {cpuregs_reg[4][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q1} .original_name {cpuregs[4][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q1} .multibit_orig_pin {cpuregs_reg[4][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q2} .original_name {cpuregs[4][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q2} .multibit_orig_pin {cpuregs_reg[4][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q3} .original_name {cpuregs[4][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q3} .multibit_orig_pin {cpuregs_reg[4][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q4} .original_name {cpuregs[4][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q4} .multibit_orig_pin {cpuregs_reg[4][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q1N} .original_name {cpuregs[4][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q2N} .original_name {cpuregs[4][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q3N} .original_name {cpuregs[4][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q4N} .original_name {cpuregs[4][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][8]_MB_cpuregs_reg[4][9]_MB_cpuregs_reg[4][10]_MB_cpuregs_reg[4][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .original_name {{cpuregs[4][12]} {cpuregs[4][13]} {cpuregs[4][14]} {cpuregs[4][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .single_bit_orig_name {cpuregs[4][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .org_names_for_split {{cpuregs_reg[4][12]} {cpuregs_reg[4][13]} {cpuregs_reg[4][14]} {cpuregs_reg[4][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[4][12]} {picorv32.cpuregs[4][13]} {picorv32.cpuregs[4][14]} {picorv32.cpuregs[4][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/CK} .multibit_orig_pin {cpuregs_reg[4][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/D1} .multibit_orig_pin {cpuregs_reg[4][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/D2} .multibit_orig_pin {cpuregs_reg[4][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/D3} .multibit_orig_pin {cpuregs_reg[4][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/D4} .multibit_orig_pin {cpuregs_reg[4][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q1} .original_name {cpuregs[4][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q1} .multibit_orig_pin {cpuregs_reg[4][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q2} .original_name {cpuregs[4][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q2} .multibit_orig_pin {cpuregs_reg[4][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q3} .original_name {cpuregs[4][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q3} .multibit_orig_pin {cpuregs_reg[4][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q4} .original_name {cpuregs[4][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q4} .multibit_orig_pin {cpuregs_reg[4][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q1N} .original_name {cpuregs[4][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q2N} .original_name {cpuregs[4][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q3N} .original_name {cpuregs[4][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q4N} .original_name {cpuregs[4][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][12]_MB_cpuregs_reg[4][13]_MB_cpuregs_reg[4][14]_MB_cpuregs_reg[4][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .original_name {{cpuregs[4][16]} {cpuregs[4][17]} {cpuregs[4][18]} {cpuregs[4][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .single_bit_orig_name {cpuregs[4][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .org_names_for_split {{cpuregs_reg[4][16]} {cpuregs_reg[4][17]} {cpuregs_reg[4][18]} {cpuregs_reg[4][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[4][16]} {picorv32.cpuregs[4][17]} {picorv32.cpuregs[4][18]} {picorv32.cpuregs[4][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/CK} .multibit_orig_pin {cpuregs_reg[4][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/D1} .multibit_orig_pin {cpuregs_reg[4][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/D2} .multibit_orig_pin {cpuregs_reg[4][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/D3} .multibit_orig_pin {cpuregs_reg[4][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/D4} .multibit_orig_pin {cpuregs_reg[4][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q1} .original_name {cpuregs[4][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q1} .multibit_orig_pin {cpuregs_reg[4][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q2} .original_name {cpuregs[4][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q2} .multibit_orig_pin {cpuregs_reg[4][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q3} .original_name {cpuregs[4][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q3} .multibit_orig_pin {cpuregs_reg[4][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q4} .original_name {cpuregs[4][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q4} .multibit_orig_pin {cpuregs_reg[4][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q1N} .original_name {cpuregs[4][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q2N} .original_name {cpuregs[4][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q3N} .original_name {cpuregs[4][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q4N} .original_name {cpuregs[4][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][16]_MB_cpuregs_reg[4][17]_MB_cpuregs_reg[4][18]_MB_cpuregs_reg[4][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .original_name {{cpuregs[4][20]} {cpuregs[4][21]} {cpuregs[4][22]} {cpuregs[4][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .single_bit_orig_name {cpuregs[4][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .org_names_for_split {{cpuregs_reg[4][20]} {cpuregs_reg[4][21]} {cpuregs_reg[4][22]} {cpuregs_reg[4][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[4][20]} {picorv32.cpuregs[4][21]} {picorv32.cpuregs[4][22]} {picorv32.cpuregs[4][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/CK} .multibit_orig_pin {cpuregs_reg[4][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/D1} .multibit_orig_pin {cpuregs_reg[4][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/D2} .multibit_orig_pin {cpuregs_reg[4][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/D3} .multibit_orig_pin {cpuregs_reg[4][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/D4} .multibit_orig_pin {cpuregs_reg[4][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q1} .original_name {cpuregs[4][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q1} .multibit_orig_pin {cpuregs_reg[4][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q2} .original_name {cpuregs[4][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q2} .multibit_orig_pin {cpuregs_reg[4][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q3} .original_name {cpuregs[4][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q3} .multibit_orig_pin {cpuregs_reg[4][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q4} .original_name {cpuregs[4][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q4} .multibit_orig_pin {cpuregs_reg[4][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q1N} .original_name {cpuregs[4][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q2N} .original_name {cpuregs[4][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q3N} .original_name {cpuregs[4][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q4N} .original_name {cpuregs[4][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][20]_MB_cpuregs_reg[4][21]_MB_cpuregs_reg[4][22]_MB_cpuregs_reg[4][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .original_name {{cpuregs[4][24]} {cpuregs[4][25]} {cpuregs[4][26]} {cpuregs[4][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .single_bit_orig_name {cpuregs[4][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .org_names_for_split {{cpuregs_reg[4][24]} {cpuregs_reg[4][25]} {cpuregs_reg[4][26]} {cpuregs_reg[4][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[4][24]} {picorv32.cpuregs[4][25]} {picorv32.cpuregs[4][26]} {picorv32.cpuregs[4][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/CK} .multibit_orig_pin {cpuregs_reg[4][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/D1} .multibit_orig_pin {cpuregs_reg[4][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/D2} .multibit_orig_pin {cpuregs_reg[4][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/D3} .multibit_orig_pin {cpuregs_reg[4][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/D4} .multibit_orig_pin {cpuregs_reg[4][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q1} .original_name {cpuregs[4][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q1} .multibit_orig_pin {cpuregs_reg[4][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q2} .original_name {cpuregs[4][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q2} .multibit_orig_pin {cpuregs_reg[4][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q3} .original_name {cpuregs[4][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q3} .multibit_orig_pin {cpuregs_reg[4][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q4} .original_name {cpuregs[4][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q4} .multibit_orig_pin {cpuregs_reg[4][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q1N} .original_name {cpuregs[4][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q2N} .original_name {cpuregs[4][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q3N} .original_name {cpuregs[4][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q4N} .original_name {cpuregs[4][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][24]_MB_cpuregs_reg[4][25]_MB_cpuregs_reg[4][26]_MB_cpuregs_reg[4][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .original_name {{cpuregs[4][28]} {cpuregs[4][29]} {cpuregs[4][30]} {cpuregs[4][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .single_bit_orig_name {cpuregs[4][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .org_names_for_split {{cpuregs_reg[4][28]} {cpuregs_reg[4][29]} {cpuregs_reg[4][30]} {cpuregs_reg[4][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[4][28]} {picorv32.cpuregs[4][29]} {picorv32.cpuregs[4][30]} {picorv32.cpuregs[4][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/CK} .multibit_orig_pin {cpuregs_reg[4][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/D1} .multibit_orig_pin {cpuregs_reg[4][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/D2} .multibit_orig_pin {cpuregs_reg[4][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/D3} .multibit_orig_pin {cpuregs_reg[4][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/D4} .multibit_orig_pin {cpuregs_reg[4][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q1} .original_name {cpuregs[4][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q1} .multibit_orig_pin {cpuregs_reg[4][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q2} .original_name {cpuregs[4][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q2} .multibit_orig_pin {cpuregs_reg[4][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q3} .original_name {cpuregs[4][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q3} .multibit_orig_pin {cpuregs_reg[4][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q4} .original_name {cpuregs[4][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q4} .multibit_orig_pin {cpuregs_reg[4][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q1N} .original_name {cpuregs[4][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q2N} .original_name {cpuregs[4][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q3N} .original_name {cpuregs[4][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q4N} .original_name {cpuregs[4][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[4][28]_MB_cpuregs_reg[4][29]_MB_cpuregs_reg[4][30]_MB_cpuregs_reg[4][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .original_name {{cpuregs[5][0]} {cpuregs[5][1]} {cpuregs[5][2]} {cpuregs[5][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .single_bit_orig_name {cpuregs[5][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .org_names_for_split {{cpuregs_reg[5][0]} {cpuregs_reg[5][1]} {cpuregs_reg[5][2]} {cpuregs_reg[5][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[5][0]} {picorv32.cpuregs[5][1]} {picorv32.cpuregs[5][2]} {picorv32.cpuregs[5][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/CK} .multibit_orig_pin {cpuregs_reg[5][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/D1} .multibit_orig_pin {cpuregs_reg[5][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/D2} .multibit_orig_pin {cpuregs_reg[5][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/D3} .multibit_orig_pin {cpuregs_reg[5][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/D4} .multibit_orig_pin {cpuregs_reg[5][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q1} .original_name {cpuregs[5][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q1} .multibit_orig_pin {cpuregs_reg[5][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q2} .original_name {cpuregs[5][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q2} .multibit_orig_pin {cpuregs_reg[5][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q3} .original_name {cpuregs[5][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q3} .multibit_orig_pin {cpuregs_reg[5][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q4} .original_name {cpuregs[5][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q4} .multibit_orig_pin {cpuregs_reg[5][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q1N} .original_name {cpuregs[5][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q2N} .original_name {cpuregs[5][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q3N} .original_name {cpuregs[5][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q4N} .original_name {cpuregs[5][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][0]_MB_cpuregs_reg[5][1]_MB_cpuregs_reg[5][2]_MB_cpuregs_reg[5][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .original_name {{cpuregs[5][4]} {cpuregs[5][5]} {cpuregs[5][6]} {cpuregs[5][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .single_bit_orig_name {cpuregs[5][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .org_names_for_split {{cpuregs_reg[5][4]} {cpuregs_reg[5][5]} {cpuregs_reg[5][6]} {cpuregs_reg[5][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[5][4]} {picorv32.cpuregs[5][5]} {picorv32.cpuregs[5][6]} {picorv32.cpuregs[5][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/CK} .multibit_orig_pin {cpuregs_reg[5][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/D1} .multibit_orig_pin {cpuregs_reg[5][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/D2} .multibit_orig_pin {cpuregs_reg[5][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/D3} .multibit_orig_pin {cpuregs_reg[5][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/D4} .multibit_orig_pin {cpuregs_reg[5][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q1} .original_name {cpuregs[5][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q1} .multibit_orig_pin {cpuregs_reg[5][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q2} .original_name {cpuregs[5][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q2} .multibit_orig_pin {cpuregs_reg[5][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q3} .original_name {cpuregs[5][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q3} .multibit_orig_pin {cpuregs_reg[5][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q4} .original_name {cpuregs[5][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q4} .multibit_orig_pin {cpuregs_reg[5][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q1N} .original_name {cpuregs[5][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q2N} .original_name {cpuregs[5][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q3N} .original_name {cpuregs[5][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q4N} .original_name {cpuregs[5][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][4]_MB_cpuregs_reg[5][5]_MB_cpuregs_reg[5][6]_MB_cpuregs_reg[5][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .original_name {{cpuregs[5][8]} {cpuregs[5][9]} {cpuregs[5][10]} {cpuregs[5][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .single_bit_orig_name {cpuregs[5][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .org_names_for_split {{cpuregs_reg[5][8]} {cpuregs_reg[5][9]} {cpuregs_reg[5][10]} {cpuregs_reg[5][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[5][8]} {picorv32.cpuregs[5][9]} {picorv32.cpuregs[5][10]} {picorv32.cpuregs[5][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/CK} .multibit_orig_pin {cpuregs_reg[5][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/D1} .multibit_orig_pin {cpuregs_reg[5][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/D2} .multibit_orig_pin {cpuregs_reg[5][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/D3} .multibit_orig_pin {cpuregs_reg[5][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/D4} .multibit_orig_pin {cpuregs_reg[5][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q1} .original_name {cpuregs[5][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q1} .multibit_orig_pin {cpuregs_reg[5][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q2} .original_name {cpuregs[5][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q2} .multibit_orig_pin {cpuregs_reg[5][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q3} .original_name {cpuregs[5][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q3} .multibit_orig_pin {cpuregs_reg[5][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q4} .original_name {cpuregs[5][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q4} .multibit_orig_pin {cpuregs_reg[5][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q1N} .original_name {cpuregs[5][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q2N} .original_name {cpuregs[5][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q3N} .original_name {cpuregs[5][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q4N} .original_name {cpuregs[5][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][8]_MB_cpuregs_reg[5][9]_MB_cpuregs_reg[5][10]_MB_cpuregs_reg[5][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .original_name {{cpuregs[5][12]} {cpuregs[5][13]} {cpuregs[5][14]} {cpuregs[5][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .single_bit_orig_name {cpuregs[5][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .org_names_for_split {{cpuregs_reg[5][12]} {cpuregs_reg[5][13]} {cpuregs_reg[5][14]} {cpuregs_reg[5][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[5][12]} {picorv32.cpuregs[5][13]} {picorv32.cpuregs[5][14]} {picorv32.cpuregs[5][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/CK} .multibit_orig_pin {cpuregs_reg[5][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/D1} .multibit_orig_pin {cpuregs_reg[5][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/D2} .multibit_orig_pin {cpuregs_reg[5][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/D3} .multibit_orig_pin {cpuregs_reg[5][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/D4} .multibit_orig_pin {cpuregs_reg[5][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q1} .original_name {cpuregs[5][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q1} .multibit_orig_pin {cpuregs_reg[5][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q2} .original_name {cpuregs[5][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q2} .multibit_orig_pin {cpuregs_reg[5][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q3} .original_name {cpuregs[5][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q3} .multibit_orig_pin {cpuregs_reg[5][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q4} .original_name {cpuregs[5][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q4} .multibit_orig_pin {cpuregs_reg[5][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q1N} .original_name {cpuregs[5][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q2N} .original_name {cpuregs[5][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q3N} .original_name {cpuregs[5][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q4N} .original_name {cpuregs[5][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][12]_MB_cpuregs_reg[5][13]_MB_cpuregs_reg[5][14]_MB_cpuregs_reg[5][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .original_name {{cpuregs[5][16]} {cpuregs[5][17]} {cpuregs[5][18]} {cpuregs[5][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .single_bit_orig_name {cpuregs[5][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .org_names_for_split {{cpuregs_reg[5][16]} {cpuregs_reg[5][17]} {cpuregs_reg[5][18]} {cpuregs_reg[5][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[5][16]} {picorv32.cpuregs[5][17]} {picorv32.cpuregs[5][18]} {picorv32.cpuregs[5][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/CK} .multibit_orig_pin {cpuregs_reg[5][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/D1} .multibit_orig_pin {cpuregs_reg[5][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/D2} .multibit_orig_pin {cpuregs_reg[5][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/D3} .multibit_orig_pin {cpuregs_reg[5][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/D4} .multibit_orig_pin {cpuregs_reg[5][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q1} .original_name {cpuregs[5][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q1} .multibit_orig_pin {cpuregs_reg[5][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q2} .original_name {cpuregs[5][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q2} .multibit_orig_pin {cpuregs_reg[5][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q3} .original_name {cpuregs[5][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q3} .multibit_orig_pin {cpuregs_reg[5][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q4} .original_name {cpuregs[5][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q4} .multibit_orig_pin {cpuregs_reg[5][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q1N} .original_name {cpuregs[5][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q2N} .original_name {cpuregs[5][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q3N} .original_name {cpuregs[5][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q4N} .original_name {cpuregs[5][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][16]_MB_cpuregs_reg[5][17]_MB_cpuregs_reg[5][18]_MB_cpuregs_reg[5][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .original_name {{cpuregs[5][20]} {cpuregs[5][21]} {cpuregs[5][22]} {cpuregs[5][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .single_bit_orig_name {cpuregs[5][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .org_names_for_split {{cpuregs_reg[5][20]} {cpuregs_reg[5][21]} {cpuregs_reg[5][22]} {cpuregs_reg[5][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[5][20]} {picorv32.cpuregs[5][21]} {picorv32.cpuregs[5][22]} {picorv32.cpuregs[5][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/CK} .multibit_orig_pin {cpuregs_reg[5][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/D1} .multibit_orig_pin {cpuregs_reg[5][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/D2} .multibit_orig_pin {cpuregs_reg[5][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/D3} .multibit_orig_pin {cpuregs_reg[5][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/D4} .multibit_orig_pin {cpuregs_reg[5][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q1} .original_name {cpuregs[5][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q1} .multibit_orig_pin {cpuregs_reg[5][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q2} .original_name {cpuregs[5][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q2} .multibit_orig_pin {cpuregs_reg[5][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q3} .original_name {cpuregs[5][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q3} .multibit_orig_pin {cpuregs_reg[5][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q4} .original_name {cpuregs[5][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q4} .multibit_orig_pin {cpuregs_reg[5][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q1N} .original_name {cpuregs[5][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q2N} .original_name {cpuregs[5][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q3N} .original_name {cpuregs[5][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q4N} .original_name {cpuregs[5][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][20]_MB_cpuregs_reg[5][21]_MB_cpuregs_reg[5][22]_MB_cpuregs_reg[5][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .original_name {{cpuregs[5][24]} {cpuregs[5][25]} {cpuregs[5][26]} {cpuregs[5][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .single_bit_orig_name {cpuregs[5][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .org_names_for_split {{cpuregs_reg[5][24]} {cpuregs_reg[5][25]} {cpuregs_reg[5][26]} {cpuregs_reg[5][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[5][24]} {picorv32.cpuregs[5][25]} {picorv32.cpuregs[5][26]} {picorv32.cpuregs[5][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/CK} .multibit_orig_pin {cpuregs_reg[5][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/D1} .multibit_orig_pin {cpuregs_reg[5][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/D2} .multibit_orig_pin {cpuregs_reg[5][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/D3} .multibit_orig_pin {cpuregs_reg[5][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/D4} .multibit_orig_pin {cpuregs_reg[5][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q1} .original_name {cpuregs[5][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q1} .multibit_orig_pin {cpuregs_reg[5][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q2} .original_name {cpuregs[5][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q2} .multibit_orig_pin {cpuregs_reg[5][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q3} .original_name {cpuregs[5][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q3} .multibit_orig_pin {cpuregs_reg[5][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q4} .original_name {cpuregs[5][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q4} .multibit_orig_pin {cpuregs_reg[5][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q1N} .original_name {cpuregs[5][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q2N} .original_name {cpuregs[5][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q3N} .original_name {cpuregs[5][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q4N} .original_name {cpuregs[5][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][24]_MB_cpuregs_reg[5][25]_MB_cpuregs_reg[5][26]_MB_cpuregs_reg[5][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .original_name {{cpuregs[5][28]} {cpuregs[5][29]} {cpuregs[5][30]} {cpuregs[5][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .single_bit_orig_name {cpuregs[5][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .org_names_for_split {{cpuregs_reg[5][28]} {cpuregs_reg[5][29]} {cpuregs_reg[5][30]} {cpuregs_reg[5][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[5][28]} {picorv32.cpuregs[5][29]} {picorv32.cpuregs[5][30]} {picorv32.cpuregs[5][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/CK} .multibit_orig_pin {cpuregs_reg[5][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/D1} .multibit_orig_pin {cpuregs_reg[5][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/D2} .multibit_orig_pin {cpuregs_reg[5][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/D3} .multibit_orig_pin {cpuregs_reg[5][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/D4} .multibit_orig_pin {cpuregs_reg[5][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q1} .original_name {cpuregs[5][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q1} .multibit_orig_pin {cpuregs_reg[5][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q2} .original_name {cpuregs[5][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q2} .multibit_orig_pin {cpuregs_reg[5][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q3} .original_name {cpuregs[5][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q3} .multibit_orig_pin {cpuregs_reg[5][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q4} .original_name {cpuregs[5][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q4} .multibit_orig_pin {cpuregs_reg[5][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q1N} .original_name {cpuregs[5][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q2N} .original_name {cpuregs[5][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q3N} .original_name {cpuregs[5][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q4N} .original_name {cpuregs[5][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[5][28]_MB_cpuregs_reg[5][29]_MB_cpuregs_reg[5][30]_MB_cpuregs_reg[5][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .original_name {{cpuregs[6][0]} {cpuregs[6][1]} {cpuregs[6][2]} {cpuregs[6][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .single_bit_orig_name {cpuregs[6][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .org_names_for_split {{cpuregs_reg[6][0]} {cpuregs_reg[6][1]} {cpuregs_reg[6][2]} {cpuregs_reg[6][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[6][0]} {picorv32.cpuregs[6][1]} {picorv32.cpuregs[6][2]} {picorv32.cpuregs[6][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/CK} .multibit_orig_pin {cpuregs_reg[6][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/D1} .multibit_orig_pin {cpuregs_reg[6][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/D2} .multibit_orig_pin {cpuregs_reg[6][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/D3} .multibit_orig_pin {cpuregs_reg[6][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/D4} .multibit_orig_pin {cpuregs_reg[6][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q1} .original_name {cpuregs[6][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q1} .multibit_orig_pin {cpuregs_reg[6][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q2} .original_name {cpuregs[6][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q2} .multibit_orig_pin {cpuregs_reg[6][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q3} .original_name {cpuregs[6][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q3} .multibit_orig_pin {cpuregs_reg[6][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q4} .original_name {cpuregs[6][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q4} .multibit_orig_pin {cpuregs_reg[6][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q1N} .original_name {cpuregs[6][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q2N} .original_name {cpuregs[6][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q3N} .original_name {cpuregs[6][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q4N} .original_name {cpuregs[6][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][0]_MB_cpuregs_reg[6][1]_MB_cpuregs_reg[6][2]_MB_cpuregs_reg[6][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .original_name {{cpuregs[6][4]} {cpuregs[6][5]} {cpuregs[6][6]} {cpuregs[6][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .single_bit_orig_name {cpuregs[6][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .org_names_for_split {{cpuregs_reg[6][4]} {cpuregs_reg[6][5]} {cpuregs_reg[6][6]} {cpuregs_reg[6][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[6][4]} {picorv32.cpuregs[6][5]} {picorv32.cpuregs[6][6]} {picorv32.cpuregs[6][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/CK} .multibit_orig_pin {cpuregs_reg[6][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/D1} .multibit_orig_pin {cpuregs_reg[6][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/D2} .multibit_orig_pin {cpuregs_reg[6][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/D3} .multibit_orig_pin {cpuregs_reg[6][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/D4} .multibit_orig_pin {cpuregs_reg[6][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q1} .original_name {cpuregs[6][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q1} .multibit_orig_pin {cpuregs_reg[6][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q2} .original_name {cpuregs[6][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q2} .multibit_orig_pin {cpuregs_reg[6][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q3} .original_name {cpuregs[6][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q3} .multibit_orig_pin {cpuregs_reg[6][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q4} .original_name {cpuregs[6][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q4} .multibit_orig_pin {cpuregs_reg[6][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q1N} .original_name {cpuregs[6][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q2N} .original_name {cpuregs[6][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q3N} .original_name {cpuregs[6][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q4N} .original_name {cpuregs[6][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][4]_MB_cpuregs_reg[6][5]_MB_cpuregs_reg[6][6]_MB_cpuregs_reg[6][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .original_name {{cpuregs[6][8]} {cpuregs[6][9]} {cpuregs[6][10]} {cpuregs[6][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .single_bit_orig_name {cpuregs[6][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .org_names_for_split {{cpuregs_reg[6][8]} {cpuregs_reg[6][9]} {cpuregs_reg[6][10]} {cpuregs_reg[6][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[6][8]} {picorv32.cpuregs[6][9]} {picorv32.cpuregs[6][10]} {picorv32.cpuregs[6][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/CK} .multibit_orig_pin {cpuregs_reg[6][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/D1} .multibit_orig_pin {cpuregs_reg[6][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/D2} .multibit_orig_pin {cpuregs_reg[6][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/D3} .multibit_orig_pin {cpuregs_reg[6][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/D4} .multibit_orig_pin {cpuregs_reg[6][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q1} .original_name {cpuregs[6][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q1} .multibit_orig_pin {cpuregs_reg[6][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q2} .original_name {cpuregs[6][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q2} .multibit_orig_pin {cpuregs_reg[6][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q3} .original_name {cpuregs[6][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q3} .multibit_orig_pin {cpuregs_reg[6][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q4} .original_name {cpuregs[6][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q4} .multibit_orig_pin {cpuregs_reg[6][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q1N} .original_name {cpuregs[6][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q2N} .original_name {cpuregs[6][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q3N} .original_name {cpuregs[6][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q4N} .original_name {cpuregs[6][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][8]_MB_cpuregs_reg[6][9]_MB_cpuregs_reg[6][10]_MB_cpuregs_reg[6][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .original_name {{cpuregs[6][12]} {cpuregs[6][13]} {cpuregs[6][14]} {cpuregs[6][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .single_bit_orig_name {cpuregs[6][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .org_names_for_split {{cpuregs_reg[6][12]} {cpuregs_reg[6][13]} {cpuregs_reg[6][14]} {cpuregs_reg[6][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[6][12]} {picorv32.cpuregs[6][13]} {picorv32.cpuregs[6][14]} {picorv32.cpuregs[6][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/CK} .multibit_orig_pin {cpuregs_reg[6][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/D1} .multibit_orig_pin {cpuregs_reg[6][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/D2} .multibit_orig_pin {cpuregs_reg[6][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/D3} .multibit_orig_pin {cpuregs_reg[6][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/D4} .multibit_orig_pin {cpuregs_reg[6][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q1} .original_name {cpuregs[6][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q1} .multibit_orig_pin {cpuregs_reg[6][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q2} .original_name {cpuregs[6][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q2} .multibit_orig_pin {cpuregs_reg[6][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q3} .original_name {cpuregs[6][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q3} .multibit_orig_pin {cpuregs_reg[6][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q4} .original_name {cpuregs[6][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q4} .multibit_orig_pin {cpuregs_reg[6][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q1N} .original_name {cpuregs[6][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q2N} .original_name {cpuregs[6][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q3N} .original_name {cpuregs[6][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q4N} .original_name {cpuregs[6][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][12]_MB_cpuregs_reg[6][13]_MB_cpuregs_reg[6][14]_MB_cpuregs_reg[6][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .original_name {{cpuregs[6][16]} {cpuregs[6][17]} {cpuregs[6][18]} {cpuregs[6][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .single_bit_orig_name {cpuregs[6][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .org_names_for_split {{cpuregs_reg[6][16]} {cpuregs_reg[6][17]} {cpuregs_reg[6][18]} {cpuregs_reg[6][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[6][16]} {picorv32.cpuregs[6][17]} {picorv32.cpuregs[6][18]} {picorv32.cpuregs[6][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/CK} .multibit_orig_pin {cpuregs_reg[6][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/D1} .multibit_orig_pin {cpuregs_reg[6][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/D2} .multibit_orig_pin {cpuregs_reg[6][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/D3} .multibit_orig_pin {cpuregs_reg[6][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/D4} .multibit_orig_pin {cpuregs_reg[6][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q1} .original_name {cpuregs[6][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q1} .multibit_orig_pin {cpuregs_reg[6][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q2} .original_name {cpuregs[6][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q2} .multibit_orig_pin {cpuregs_reg[6][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q3} .original_name {cpuregs[6][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q3} .multibit_orig_pin {cpuregs_reg[6][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q4} .original_name {cpuregs[6][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q4} .multibit_orig_pin {cpuregs_reg[6][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q1N} .original_name {cpuregs[6][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q2N} .original_name {cpuregs[6][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q3N} .original_name {cpuregs[6][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q4N} .original_name {cpuregs[6][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][16]_MB_cpuregs_reg[6][17]_MB_cpuregs_reg[6][18]_MB_cpuregs_reg[6][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .original_name {{cpuregs[6][20]} {cpuregs[6][21]} {cpuregs[6][22]} {cpuregs[6][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .single_bit_orig_name {cpuregs[6][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .org_names_for_split {{cpuregs_reg[6][20]} {cpuregs_reg[6][21]} {cpuregs_reg[6][22]} {cpuregs_reg[6][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[6][20]} {picorv32.cpuregs[6][21]} {picorv32.cpuregs[6][22]} {picorv32.cpuregs[6][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/CK} .multibit_orig_pin {cpuregs_reg[6][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/D1} .multibit_orig_pin {cpuregs_reg[6][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/D2} .multibit_orig_pin {cpuregs_reg[6][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/D3} .multibit_orig_pin {cpuregs_reg[6][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/D4} .multibit_orig_pin {cpuregs_reg[6][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q1} .original_name {cpuregs[6][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q1} .multibit_orig_pin {cpuregs_reg[6][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q2} .original_name {cpuregs[6][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q2} .multibit_orig_pin {cpuregs_reg[6][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q3} .original_name {cpuregs[6][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q3} .multibit_orig_pin {cpuregs_reg[6][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q4} .original_name {cpuregs[6][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q4} .multibit_orig_pin {cpuregs_reg[6][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q1N} .original_name {cpuregs[6][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q2N} .original_name {cpuregs[6][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q3N} .original_name {cpuregs[6][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q4N} .original_name {cpuregs[6][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][20]_MB_cpuregs_reg[6][21]_MB_cpuregs_reg[6][22]_MB_cpuregs_reg[6][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .original_name {{cpuregs[6][24]} {cpuregs[6][25]} {cpuregs[6][26]} {cpuregs[6][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .single_bit_orig_name {cpuregs[6][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .org_names_for_split {{cpuregs_reg[6][24]} {cpuregs_reg[6][25]} {cpuregs_reg[6][26]} {cpuregs_reg[6][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[6][24]} {picorv32.cpuregs[6][25]} {picorv32.cpuregs[6][26]} {picorv32.cpuregs[6][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/CK} .multibit_orig_pin {cpuregs_reg[6][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/D1} .multibit_orig_pin {cpuregs_reg[6][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/D2} .multibit_orig_pin {cpuregs_reg[6][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/D3} .multibit_orig_pin {cpuregs_reg[6][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/D4} .multibit_orig_pin {cpuregs_reg[6][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q1} .original_name {cpuregs[6][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q1} .multibit_orig_pin {cpuregs_reg[6][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q2} .original_name {cpuregs[6][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q2} .multibit_orig_pin {cpuregs_reg[6][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q3} .original_name {cpuregs[6][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q3} .multibit_orig_pin {cpuregs_reg[6][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q4} .original_name {cpuregs[6][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q4} .multibit_orig_pin {cpuregs_reg[6][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q1N} .original_name {cpuregs[6][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q2N} .original_name {cpuregs[6][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q3N} .original_name {cpuregs[6][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q4N} .original_name {cpuregs[6][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][24]_MB_cpuregs_reg[6][25]_MB_cpuregs_reg[6][26]_MB_cpuregs_reg[6][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .original_name {{cpuregs[6][28]} {cpuregs[6][29]} {cpuregs[6][30]} {cpuregs[6][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .single_bit_orig_name {cpuregs[6][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .org_names_for_split {{cpuregs_reg[6][28]} {cpuregs_reg[6][29]} {cpuregs_reg[6][30]} {cpuregs_reg[6][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[6][28]} {picorv32.cpuregs[6][29]} {picorv32.cpuregs[6][30]} {picorv32.cpuregs[6][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/CK} .multibit_orig_pin {cpuregs_reg[6][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/D1} .multibit_orig_pin {cpuregs_reg[6][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/D2} .multibit_orig_pin {cpuregs_reg[6][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/D3} .multibit_orig_pin {cpuregs_reg[6][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/D4} .multibit_orig_pin {cpuregs_reg[6][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q1} .original_name {cpuregs[6][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q1} .multibit_orig_pin {cpuregs_reg[6][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q2} .original_name {cpuregs[6][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q2} .multibit_orig_pin {cpuregs_reg[6][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q3} .original_name {cpuregs[6][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q3} .multibit_orig_pin {cpuregs_reg[6][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q4} .original_name {cpuregs[6][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q4} .multibit_orig_pin {cpuregs_reg[6][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q1N} .original_name {cpuregs[6][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q2N} .original_name {cpuregs[6][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q3N} .original_name {cpuregs[6][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q4N} .original_name {cpuregs[6][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[6][28]_MB_cpuregs_reg[6][29]_MB_cpuregs_reg[6][30]_MB_cpuregs_reg[6][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .original_name {{cpuregs[7][0]} {cpuregs[7][1]} {cpuregs[7][2]} {cpuregs[7][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .single_bit_orig_name {cpuregs[7][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .org_names_for_split {{cpuregs_reg[7][0]} {cpuregs_reg[7][1]} {cpuregs_reg[7][2]} {cpuregs_reg[7][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[7][0]} {picorv32.cpuregs[7][1]} {picorv32.cpuregs[7][2]} {picorv32.cpuregs[7][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/CK} .multibit_orig_pin {cpuregs_reg[7][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/D1} .multibit_orig_pin {cpuregs_reg[7][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/D2} .multibit_orig_pin {cpuregs_reg[7][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/D3} .multibit_orig_pin {cpuregs_reg[7][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/D4} .multibit_orig_pin {cpuregs_reg[7][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q1} .original_name {cpuregs[7][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q1} .multibit_orig_pin {cpuregs_reg[7][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q2} .original_name {cpuregs[7][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q2} .multibit_orig_pin {cpuregs_reg[7][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q3} .original_name {cpuregs[7][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q3} .multibit_orig_pin {cpuregs_reg[7][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q4} .original_name {cpuregs[7][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q4} .multibit_orig_pin {cpuregs_reg[7][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q1N} .original_name {cpuregs[7][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q2N} .original_name {cpuregs[7][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q3N} .original_name {cpuregs[7][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q4N} .original_name {cpuregs[7][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][0]_MB_cpuregs_reg[7][1]_MB_cpuregs_reg[7][2]_MB_cpuregs_reg[7][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .original_name {{cpuregs[7][4]} {cpuregs[7][5]} {cpuregs[7][6]} {cpuregs[7][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .single_bit_orig_name {cpuregs[7][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .org_names_for_split {{cpuregs_reg[7][4]} {cpuregs_reg[7][5]} {cpuregs_reg[7][6]} {cpuregs_reg[7][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[7][4]} {picorv32.cpuregs[7][5]} {picorv32.cpuregs[7][6]} {picorv32.cpuregs[7][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/CK} .multibit_orig_pin {cpuregs_reg[7][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/D1} .multibit_orig_pin {cpuregs_reg[7][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/D2} .multibit_orig_pin {cpuregs_reg[7][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/D3} .multibit_orig_pin {cpuregs_reg[7][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/D4} .multibit_orig_pin {cpuregs_reg[7][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q1} .original_name {cpuregs[7][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q1} .multibit_orig_pin {cpuregs_reg[7][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q2} .original_name {cpuregs[7][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q2} .multibit_orig_pin {cpuregs_reg[7][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q3} .original_name {cpuregs[7][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q3} .multibit_orig_pin {cpuregs_reg[7][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q4} .original_name {cpuregs[7][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q4} .multibit_orig_pin {cpuregs_reg[7][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q1N} .original_name {cpuregs[7][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q2N} .original_name {cpuregs[7][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q3N} .original_name {cpuregs[7][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q4N} .original_name {cpuregs[7][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][4]_MB_cpuregs_reg[7][5]_MB_cpuregs_reg[7][6]_MB_cpuregs_reg[7][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .original_name {{cpuregs[7][8]} {cpuregs[7][9]} {cpuregs[7][10]} {cpuregs[7][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .single_bit_orig_name {cpuregs[7][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .org_names_for_split {{cpuregs_reg[7][8]} {cpuregs_reg[7][9]} {cpuregs_reg[7][10]} {cpuregs_reg[7][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[7][8]} {picorv32.cpuregs[7][9]} {picorv32.cpuregs[7][10]} {picorv32.cpuregs[7][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/CK} .multibit_orig_pin {cpuregs_reg[7][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/D1} .multibit_orig_pin {cpuregs_reg[7][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/D2} .multibit_orig_pin {cpuregs_reg[7][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/D3} .multibit_orig_pin {cpuregs_reg[7][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/D4} .multibit_orig_pin {cpuregs_reg[7][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q1} .original_name {cpuregs[7][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q1} .multibit_orig_pin {cpuregs_reg[7][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q2} .original_name {cpuregs[7][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q2} .multibit_orig_pin {cpuregs_reg[7][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q3} .original_name {cpuregs[7][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q3} .multibit_orig_pin {cpuregs_reg[7][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q4} .original_name {cpuregs[7][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q4} .multibit_orig_pin {cpuregs_reg[7][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q1N} .original_name {cpuregs[7][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q2N} .original_name {cpuregs[7][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q3N} .original_name {cpuregs[7][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q4N} .original_name {cpuregs[7][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][8]_MB_cpuregs_reg[7][9]_MB_cpuregs_reg[7][10]_MB_cpuregs_reg[7][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .original_name {{cpuregs[7][12]} {cpuregs[7][13]} {cpuregs[7][14]} {cpuregs[7][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .single_bit_orig_name {cpuregs[7][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .org_names_for_split {{cpuregs_reg[7][12]} {cpuregs_reg[7][13]} {cpuregs_reg[7][14]} {cpuregs_reg[7][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[7][12]} {picorv32.cpuregs[7][13]} {picorv32.cpuregs[7][14]} {picorv32.cpuregs[7][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/CK} .multibit_orig_pin {cpuregs_reg[7][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/D1} .multibit_orig_pin {cpuregs_reg[7][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/D2} .multibit_orig_pin {cpuregs_reg[7][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/D3} .multibit_orig_pin {cpuregs_reg[7][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/D4} .multibit_orig_pin {cpuregs_reg[7][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q1} .original_name {cpuregs[7][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q1} .multibit_orig_pin {cpuregs_reg[7][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q2} .original_name {cpuregs[7][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q2} .multibit_orig_pin {cpuregs_reg[7][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q3} .original_name {cpuregs[7][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q3} .multibit_orig_pin {cpuregs_reg[7][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q4} .original_name {cpuregs[7][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q4} .multibit_orig_pin {cpuregs_reg[7][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q1N} .original_name {cpuregs[7][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q2N} .original_name {cpuregs[7][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q3N} .original_name {cpuregs[7][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q4N} .original_name {cpuregs[7][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][12]_MB_cpuregs_reg[7][13]_MB_cpuregs_reg[7][14]_MB_cpuregs_reg[7][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .original_name {{cpuregs[7][16]} {cpuregs[7][17]} {cpuregs[7][18]} {cpuregs[7][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .single_bit_orig_name {cpuregs[7][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .org_names_for_split {{cpuregs_reg[7][16]} {cpuregs_reg[7][17]} {cpuregs_reg[7][18]} {cpuregs_reg[7][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[7][16]} {picorv32.cpuregs[7][17]} {picorv32.cpuregs[7][18]} {picorv32.cpuregs[7][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/CK} .multibit_orig_pin {cpuregs_reg[7][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/D1} .multibit_orig_pin {cpuregs_reg[7][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/D2} .multibit_orig_pin {cpuregs_reg[7][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/D3} .multibit_orig_pin {cpuregs_reg[7][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/D4} .multibit_orig_pin {cpuregs_reg[7][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q1} .original_name {cpuregs[7][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q1} .multibit_orig_pin {cpuregs_reg[7][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q2} .original_name {cpuregs[7][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q2} .multibit_orig_pin {cpuregs_reg[7][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q3} .original_name {cpuregs[7][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q3} .multibit_orig_pin {cpuregs_reg[7][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q4} .original_name {cpuregs[7][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q4} .multibit_orig_pin {cpuregs_reg[7][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q1N} .original_name {cpuregs[7][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q2N} .original_name {cpuregs[7][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q3N} .original_name {cpuregs[7][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q4N} .original_name {cpuregs[7][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][16]_MB_cpuregs_reg[7][17]_MB_cpuregs_reg[7][18]_MB_cpuregs_reg[7][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .original_name {{cpuregs[7][20]} {cpuregs[7][21]} {cpuregs[7][22]} {cpuregs[7][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .single_bit_orig_name {cpuregs[7][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .org_names_for_split {{cpuregs_reg[7][20]} {cpuregs_reg[7][21]} {cpuregs_reg[7][22]} {cpuregs_reg[7][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[7][20]} {picorv32.cpuregs[7][21]} {picorv32.cpuregs[7][22]} {picorv32.cpuregs[7][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/CK} .multibit_orig_pin {cpuregs_reg[7][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/D1} .multibit_orig_pin {cpuregs_reg[7][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/D2} .multibit_orig_pin {cpuregs_reg[7][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/D3} .multibit_orig_pin {cpuregs_reg[7][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/D4} .multibit_orig_pin {cpuregs_reg[7][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q1} .original_name {cpuregs[7][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q1} .multibit_orig_pin {cpuregs_reg[7][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q2} .original_name {cpuregs[7][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q2} .multibit_orig_pin {cpuregs_reg[7][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q3} .original_name {cpuregs[7][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q3} .multibit_orig_pin {cpuregs_reg[7][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q4} .original_name {cpuregs[7][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q4} .multibit_orig_pin {cpuregs_reg[7][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q1N} .original_name {cpuregs[7][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q2N} .original_name {cpuregs[7][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q3N} .original_name {cpuregs[7][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q4N} .original_name {cpuregs[7][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][20]_MB_cpuregs_reg[7][21]_MB_cpuregs_reg[7][22]_MB_cpuregs_reg[7][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .original_name {{cpuregs[7][24]} {cpuregs[7][25]} {cpuregs[7][26]} {cpuregs[7][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .single_bit_orig_name {cpuregs[7][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .org_names_for_split {{cpuregs_reg[7][24]} {cpuregs_reg[7][25]} {cpuregs_reg[7][26]} {cpuregs_reg[7][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[7][24]} {picorv32.cpuregs[7][25]} {picorv32.cpuregs[7][26]} {picorv32.cpuregs[7][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/CK} .multibit_orig_pin {cpuregs_reg[7][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/D1} .multibit_orig_pin {cpuregs_reg[7][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/D2} .multibit_orig_pin {cpuregs_reg[7][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/D3} .multibit_orig_pin {cpuregs_reg[7][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/D4} .multibit_orig_pin {cpuregs_reg[7][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q1} .original_name {cpuregs[7][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q1} .multibit_orig_pin {cpuregs_reg[7][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q2} .original_name {cpuregs[7][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q2} .multibit_orig_pin {cpuregs_reg[7][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q3} .original_name {cpuregs[7][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q3} .multibit_orig_pin {cpuregs_reg[7][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q4} .original_name {cpuregs[7][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q4} .multibit_orig_pin {cpuregs_reg[7][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q1N} .original_name {cpuregs[7][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q2N} .original_name {cpuregs[7][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q3N} .original_name {cpuregs[7][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q4N} .original_name {cpuregs[7][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][24]_MB_cpuregs_reg[7][25]_MB_cpuregs_reg[7][26]_MB_cpuregs_reg[7][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .original_name {{cpuregs[7][28]} {cpuregs[7][29]} {cpuregs[7][30]} {cpuregs[7][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .single_bit_orig_name {cpuregs[7][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .org_names_for_split {{cpuregs_reg[7][28]} {cpuregs_reg[7][29]} {cpuregs_reg[7][30]} {cpuregs_reg[7][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[7][28]} {picorv32.cpuregs[7][29]} {picorv32.cpuregs[7][30]} {picorv32.cpuregs[7][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/CK} .multibit_orig_pin {cpuregs_reg[7][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/D1} .multibit_orig_pin {cpuregs_reg[7][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/D2} .multibit_orig_pin {cpuregs_reg[7][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/D3} .multibit_orig_pin {cpuregs_reg[7][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/D4} .multibit_orig_pin {cpuregs_reg[7][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q1} .original_name {cpuregs[7][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q1} .multibit_orig_pin {cpuregs_reg[7][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q2} .original_name {cpuregs[7][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q2} .multibit_orig_pin {cpuregs_reg[7][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q3} .original_name {cpuregs[7][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q3} .multibit_orig_pin {cpuregs_reg[7][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q4} .original_name {cpuregs[7][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q4} .multibit_orig_pin {cpuregs_reg[7][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q1N} .original_name {cpuregs[7][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q2N} .original_name {cpuregs[7][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q3N} .original_name {cpuregs[7][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q4N} .original_name {cpuregs[7][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[7][28]_MB_cpuregs_reg[7][29]_MB_cpuregs_reg[7][30]_MB_cpuregs_reg[7][31]/Q4N} .multibit_orig_pin {cpuregs_reg[7][31]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .original_name {{cpuregs[8][0]} {cpuregs[8][1]} {cpuregs[8][2]} {cpuregs[8][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .single_bit_orig_name {cpuregs[8][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .org_names_for_split {{cpuregs_reg[8][0]} {cpuregs_reg[8][1]} {cpuregs_reg[8][2]} {cpuregs_reg[8][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[8][0]} {picorv32.cpuregs[8][1]} {picorv32.cpuregs[8][2]} {picorv32.cpuregs[8][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/CK} .multibit_orig_pin {cpuregs_reg[8][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/D1} .multibit_orig_pin {cpuregs_reg[8][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/D2} .multibit_orig_pin {cpuregs_reg[8][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/D3} .multibit_orig_pin {cpuregs_reg[8][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/D4} .multibit_orig_pin {cpuregs_reg[8][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q1} .original_name {cpuregs[8][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q1} .multibit_orig_pin {cpuregs_reg[8][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q2} .original_name {cpuregs[8][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q2} .multibit_orig_pin {cpuregs_reg[8][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q3} .original_name {cpuregs[8][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q3} .multibit_orig_pin {cpuregs_reg[8][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q4} .original_name {cpuregs[8][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q4} .multibit_orig_pin {cpuregs_reg[8][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q1N} .original_name {cpuregs[8][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q2N} .original_name {cpuregs[8][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q3N} .original_name {cpuregs[8][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q4N} .original_name {cpuregs[8][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][0]_MB_cpuregs_reg[8][1]_MB_cpuregs_reg[8][2]_MB_cpuregs_reg[8][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .original_name {{cpuregs[8][4]} {cpuregs[8][5]} {cpuregs[8][6]} {cpuregs[8][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .single_bit_orig_name {cpuregs[8][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .org_names_for_split {{cpuregs_reg[8][4]} {cpuregs_reg[8][5]} {cpuregs_reg[8][6]} {cpuregs_reg[8][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[8][4]} {picorv32.cpuregs[8][5]} {picorv32.cpuregs[8][6]} {picorv32.cpuregs[8][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/CK} .multibit_orig_pin {cpuregs_reg[8][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/D1} .multibit_orig_pin {cpuregs_reg[8][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/D2} .multibit_orig_pin {cpuregs_reg[8][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/D3} .multibit_orig_pin {cpuregs_reg[8][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/D4} .multibit_orig_pin {cpuregs_reg[8][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q1} .original_name {cpuregs[8][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q1} .multibit_orig_pin {cpuregs_reg[8][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q2} .original_name {cpuregs[8][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q2} .multibit_orig_pin {cpuregs_reg[8][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q3} .original_name {cpuregs[8][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q3} .multibit_orig_pin {cpuregs_reg[8][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q4} .original_name {cpuregs[8][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q4} .multibit_orig_pin {cpuregs_reg[8][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q1N} .original_name {cpuregs[8][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q2N} .original_name {cpuregs[8][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q3N} .original_name {cpuregs[8][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q4N} .original_name {cpuregs[8][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][4]_MB_cpuregs_reg[8][5]_MB_cpuregs_reg[8][6]_MB_cpuregs_reg[8][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .original_name {{cpuregs[8][8]} {cpuregs[8][9]} {cpuregs[8][10]} {cpuregs[8][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .single_bit_orig_name {cpuregs[8][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .org_names_for_split {{cpuregs_reg[8][8]} {cpuregs_reg[8][9]} {cpuregs_reg[8][10]} {cpuregs_reg[8][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[8][8]} {picorv32.cpuregs[8][9]} {picorv32.cpuregs[8][10]} {picorv32.cpuregs[8][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/CK} .multibit_orig_pin {cpuregs_reg[8][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/D1} .multibit_orig_pin {cpuregs_reg[8][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/D2} .multibit_orig_pin {cpuregs_reg[8][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/D3} .multibit_orig_pin {cpuregs_reg[8][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/D4} .multibit_orig_pin {cpuregs_reg[8][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q1} .original_name {cpuregs[8][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q1} .multibit_orig_pin {cpuregs_reg[8][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q2} .original_name {cpuregs[8][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q2} .multibit_orig_pin {cpuregs_reg[8][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q3} .original_name {cpuregs[8][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q3} .multibit_orig_pin {cpuregs_reg[8][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q4} .original_name {cpuregs[8][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q4} .multibit_orig_pin {cpuregs_reg[8][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q1N} .original_name {cpuregs[8][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q2N} .original_name {cpuregs[8][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q3N} .original_name {cpuregs[8][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q4N} .original_name {cpuregs[8][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][8]_MB_cpuregs_reg[8][9]_MB_cpuregs_reg[8][10]_MB_cpuregs_reg[8][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .original_name {{cpuregs[8][12]} {cpuregs[8][13]} {cpuregs[8][14]} {cpuregs[8][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .single_bit_orig_name {cpuregs[8][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .org_names_for_split {{cpuregs_reg[8][12]} {cpuregs_reg[8][13]} {cpuregs_reg[8][14]} {cpuregs_reg[8][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[8][12]} {picorv32.cpuregs[8][13]} {picorv32.cpuregs[8][14]} {picorv32.cpuregs[8][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/CK} .multibit_orig_pin {cpuregs_reg[8][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/D1} .multibit_orig_pin {cpuregs_reg[8][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/D2} .multibit_orig_pin {cpuregs_reg[8][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/D3} .multibit_orig_pin {cpuregs_reg[8][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/D4} .multibit_orig_pin {cpuregs_reg[8][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q1} .original_name {cpuregs[8][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q1} .multibit_orig_pin {cpuregs_reg[8][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q2} .original_name {cpuregs[8][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q2} .multibit_orig_pin {cpuregs_reg[8][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q3} .original_name {cpuregs[8][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q3} .multibit_orig_pin {cpuregs_reg[8][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q4} .original_name {cpuregs[8][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q4} .multibit_orig_pin {cpuregs_reg[8][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q1N} .original_name {cpuregs[8][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q2N} .original_name {cpuregs[8][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q3N} .original_name {cpuregs[8][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q4N} .original_name {cpuregs[8][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][12]_MB_cpuregs_reg[8][13]_MB_cpuregs_reg[8][14]_MB_cpuregs_reg[8][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .original_name {{cpuregs[8][16]} {cpuregs[8][17]} {cpuregs[8][18]} {cpuregs[8][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .single_bit_orig_name {cpuregs[8][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .org_names_for_split {{cpuregs_reg[8][16]} {cpuregs_reg[8][17]} {cpuregs_reg[8][18]} {cpuregs_reg[8][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[8][16]} {picorv32.cpuregs[8][17]} {picorv32.cpuregs[8][18]} {picorv32.cpuregs[8][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/CK} .multibit_orig_pin {cpuregs_reg[8][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/D1} .multibit_orig_pin {cpuregs_reg[8][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/D2} .multibit_orig_pin {cpuregs_reg[8][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/D3} .multibit_orig_pin {cpuregs_reg[8][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/D4} .multibit_orig_pin {cpuregs_reg[8][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q1} .original_name {cpuregs[8][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q1} .multibit_orig_pin {cpuregs_reg[8][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q2} .original_name {cpuregs[8][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q2} .multibit_orig_pin {cpuregs_reg[8][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q3} .original_name {cpuregs[8][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q3} .multibit_orig_pin {cpuregs_reg[8][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q4} .original_name {cpuregs[8][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q4} .multibit_orig_pin {cpuregs_reg[8][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q1N} .original_name {cpuregs[8][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q2N} .original_name {cpuregs[8][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q3N} .original_name {cpuregs[8][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q4N} .original_name {cpuregs[8][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][16]_MB_cpuregs_reg[8][17]_MB_cpuregs_reg[8][18]_MB_cpuregs_reg[8][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .original_name {{cpuregs[8][20]} {cpuregs[8][21]} {cpuregs[8][22]} {cpuregs[8][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .single_bit_orig_name {cpuregs[8][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .org_names_for_split {{cpuregs_reg[8][20]} {cpuregs_reg[8][21]} {cpuregs_reg[8][22]} {cpuregs_reg[8][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[8][20]} {picorv32.cpuregs[8][21]} {picorv32.cpuregs[8][22]} {picorv32.cpuregs[8][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/CK} .multibit_orig_pin {cpuregs_reg[8][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/D1} .multibit_orig_pin {cpuregs_reg[8][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/D2} .multibit_orig_pin {cpuregs_reg[8][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/D3} .multibit_orig_pin {cpuregs_reg[8][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/D4} .multibit_orig_pin {cpuregs_reg[8][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q1} .original_name {cpuregs[8][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q1} .multibit_orig_pin {cpuregs_reg[8][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q2} .original_name {cpuregs[8][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q2} .multibit_orig_pin {cpuregs_reg[8][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q3} .original_name {cpuregs[8][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q3} .multibit_orig_pin {cpuregs_reg[8][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q4} .original_name {cpuregs[8][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q4} .multibit_orig_pin {cpuregs_reg[8][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q1N} .original_name {cpuregs[8][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q2N} .original_name {cpuregs[8][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q3N} .original_name {cpuregs[8][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q4N} .original_name {cpuregs[8][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][20]_MB_cpuregs_reg[8][21]_MB_cpuregs_reg[8][22]_MB_cpuregs_reg[8][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .original_name {{cpuregs[8][24]} {cpuregs[8][25]} {cpuregs[8][26]} {cpuregs[8][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .single_bit_orig_name {cpuregs[8][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .org_names_for_split {{cpuregs_reg[8][24]} {cpuregs_reg[8][25]} {cpuregs_reg[8][26]} {cpuregs_reg[8][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[8][24]} {picorv32.cpuregs[8][25]} {picorv32.cpuregs[8][26]} {picorv32.cpuregs[8][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/CK} .multibit_orig_pin {cpuregs_reg[8][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/D1} .multibit_orig_pin {cpuregs_reg[8][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/D2} .multibit_orig_pin {cpuregs_reg[8][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/D3} .multibit_orig_pin {cpuregs_reg[8][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/D4} .multibit_orig_pin {cpuregs_reg[8][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q1} .original_name {cpuregs[8][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q1} .multibit_orig_pin {cpuregs_reg[8][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q2} .original_name {cpuregs[8][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q2} .multibit_orig_pin {cpuregs_reg[8][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q3} .original_name {cpuregs[8][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q3} .multibit_orig_pin {cpuregs_reg[8][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q4} .original_name {cpuregs[8][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q4} .multibit_orig_pin {cpuregs_reg[8][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q1N} .original_name {cpuregs[8][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q2N} .original_name {cpuregs[8][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q3N} .original_name {cpuregs[8][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q4N} .original_name {cpuregs[8][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][24]_MB_cpuregs_reg[8][25]_MB_cpuregs_reg[8][26]_MB_cpuregs_reg[8][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .original_name {{cpuregs[8][28]} {cpuregs[8][29]} {cpuregs[8][30]} {cpuregs[8][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .single_bit_orig_name {cpuregs[8][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .org_names_for_split {{cpuregs_reg[8][28]} {cpuregs_reg[8][29]} {cpuregs_reg[8][30]} {cpuregs_reg[8][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[8][28]} {picorv32.cpuregs[8][29]} {picorv32.cpuregs[8][30]} {picorv32.cpuregs[8][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/CK} .multibit_orig_pin {cpuregs_reg[8][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/D1} .multibit_orig_pin {cpuregs_reg[8][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/D2} .multibit_orig_pin {cpuregs_reg[8][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/D3} .multibit_orig_pin {cpuregs_reg[8][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/D4} .multibit_orig_pin {cpuregs_reg[8][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q1} .original_name {cpuregs[8][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q1} .multibit_orig_pin {cpuregs_reg[8][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q2} .original_name {cpuregs[8][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q2} .multibit_orig_pin {cpuregs_reg[8][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q3} .original_name {cpuregs[8][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q3} .multibit_orig_pin {cpuregs_reg[8][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q4} .original_name {cpuregs[8][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q4} .multibit_orig_pin {cpuregs_reg[8][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q1N} .original_name {cpuregs[8][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q2N} .original_name {cpuregs[8][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q3N} .original_name {cpuregs[8][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q4N} .original_name {cpuregs[8][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[8][28]_MB_cpuregs_reg[8][29]_MB_cpuregs_reg[8][30]_MB_cpuregs_reg[8][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .original_name {{cpuregs[9][0]} {cpuregs[9][1]} {cpuregs[9][2]} {cpuregs[9][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .single_bit_orig_name {cpuregs[9][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .org_names_for_split {{cpuregs_reg[9][0]} {cpuregs_reg[9][1]} {cpuregs_reg[9][2]} {cpuregs_reg[9][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[9][0]} {picorv32.cpuregs[9][1]} {picorv32.cpuregs[9][2]} {picorv32.cpuregs[9][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFRX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFRX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/CK} .multibit_orig_pin {cpuregs_reg[9][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/D1} .multibit_orig_pin {cpuregs_reg[9][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/D2} .multibit_orig_pin {cpuregs_reg[9][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/D3} .multibit_orig_pin {cpuregs_reg[9][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/D4} .multibit_orig_pin {cpuregs_reg[9][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q1} .original_name {cpuregs[9][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q1} .multibit_orig_pin {cpuregs_reg[9][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q2} .original_name {cpuregs[9][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q2} .multibit_orig_pin {cpuregs_reg[9][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q3} .original_name {cpuregs[9][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q3} .multibit_orig_pin {cpuregs_reg[9][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q4} .original_name {cpuregs[9][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q4} .multibit_orig_pin {cpuregs_reg[9][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q1N} .original_name {cpuregs[9][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q2N} .original_name {cpuregs[9][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q2N} .multibit_orig_pin {cpuregs_reg[9][1]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q3N} .original_name {cpuregs[9][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q3N} .multibit_orig_pin {cpuregs_reg[9][2]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q4N} .original_name {cpuregs[9][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][0]_MB_cpuregs_reg[9][1]_MB_cpuregs_reg[9][2]_MB_cpuregs_reg[9][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .original_name {{cpuregs[9][4]} {cpuregs[9][5]} {cpuregs[9][6]} {cpuregs[9][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .single_bit_orig_name {cpuregs[9][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .org_names_for_split {{cpuregs_reg[9][4]} {cpuregs_reg[9][5]} {cpuregs_reg[9][6]} {cpuregs_reg[9][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[9][4]} {picorv32.cpuregs[9][5]} {picorv32.cpuregs[9][6]} {picorv32.cpuregs[9][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFRX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/CK} .multibit_orig_pin {cpuregs_reg[9][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/D1} .multibit_orig_pin {cpuregs_reg[9][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/D2} .multibit_orig_pin {cpuregs_reg[9][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/D3} .multibit_orig_pin {cpuregs_reg[9][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/D4} .multibit_orig_pin {cpuregs_reg[9][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q1} .original_name {cpuregs[9][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q1} .multibit_orig_pin {cpuregs_reg[9][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q2} .original_name {cpuregs[9][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q2} .multibit_orig_pin {cpuregs_reg[9][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q3} .original_name {cpuregs[9][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q3} .multibit_orig_pin {cpuregs_reg[9][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q4} .original_name {cpuregs[9][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q4} .multibit_orig_pin {cpuregs_reg[9][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q1N} .original_name {cpuregs[9][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q1N} .multibit_orig_pin {cpuregs_reg[9][4]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q2N} .original_name {cpuregs[9][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q2N} .multibit_orig_pin {cpuregs_reg[9][5]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q3N} .original_name {cpuregs[9][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q4N} .original_name {cpuregs[9][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][4]_MB_cpuregs_reg[9][5]_MB_cpuregs_reg[9][6]_MB_cpuregs_reg[9][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .original_name {{cpuregs[9][8]} {cpuregs[9][9]} {cpuregs[9][10]} {cpuregs[9][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .single_bit_orig_name {cpuregs[9][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .org_names_for_split {{cpuregs_reg[9][8]} {cpuregs_reg[9][9]} {cpuregs_reg[9][10]} {cpuregs_reg[9][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[9][8]} {picorv32.cpuregs[9][9]} {picorv32.cpuregs[9][10]} {picorv32.cpuregs[9][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/CK} .multibit_orig_pin {cpuregs_reg[9][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/D1} .multibit_orig_pin {cpuregs_reg[9][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/D2} .multibit_orig_pin {cpuregs_reg[9][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/D3} .multibit_orig_pin {cpuregs_reg[9][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/D4} .multibit_orig_pin {cpuregs_reg[9][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q1} .original_name {cpuregs[9][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q1} .multibit_orig_pin {cpuregs_reg[9][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q2} .original_name {cpuregs[9][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q2} .multibit_orig_pin {cpuregs_reg[9][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q3} .original_name {cpuregs[9][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q3} .multibit_orig_pin {cpuregs_reg[9][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q4} .original_name {cpuregs[9][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q4} .multibit_orig_pin {cpuregs_reg[9][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q1N} .original_name {cpuregs[9][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q2N} .original_name {cpuregs[9][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q3N} .original_name {cpuregs[9][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q4N} .original_name {cpuregs[9][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][8]_MB_cpuregs_reg[9][9]_MB_cpuregs_reg[9][10]_MB_cpuregs_reg[9][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .original_name {{cpuregs[9][12]} {cpuregs[9][13]} {cpuregs[9][14]} {cpuregs[9][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .single_bit_orig_name {cpuregs[9][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .org_names_for_split {{cpuregs_reg[9][12]} {cpuregs_reg[9][13]} {cpuregs_reg[9][14]} {cpuregs_reg[9][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[9][12]} {picorv32.cpuregs[9][13]} {picorv32.cpuregs[9][14]} {picorv32.cpuregs[9][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/CK} .multibit_orig_pin {cpuregs_reg[9][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/D1} .multibit_orig_pin {cpuregs_reg[9][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/D2} .multibit_orig_pin {cpuregs_reg[9][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/D3} .multibit_orig_pin {cpuregs_reg[9][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/D4} .multibit_orig_pin {cpuregs_reg[9][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q1} .original_name {cpuregs[9][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q1} .multibit_orig_pin {cpuregs_reg[9][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q2} .original_name {cpuregs[9][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q2} .multibit_orig_pin {cpuregs_reg[9][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q3} .original_name {cpuregs[9][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q3} .multibit_orig_pin {cpuregs_reg[9][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q4} .original_name {cpuregs[9][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q4} .multibit_orig_pin {cpuregs_reg[9][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q1N} .original_name {cpuregs[9][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q1N} .multibit_orig_pin {cpuregs_reg[9][12]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q2N} .original_name {cpuregs[9][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q2N} .multibit_orig_pin {cpuregs_reg[9][13]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q3N} .original_name {cpuregs[9][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q4N} .original_name {cpuregs[9][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][12]_MB_cpuregs_reg[9][13]_MB_cpuregs_reg[9][14]_MB_cpuregs_reg[9][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .original_name {{cpuregs[9][16]} {cpuregs[9][17]} {cpuregs[9][18]} {cpuregs[9][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .single_bit_orig_name {cpuregs[9][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .org_names_for_split {{cpuregs_reg[9][16]} {cpuregs_reg[9][17]} {cpuregs_reg[9][18]} {cpuregs_reg[9][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[9][16]} {picorv32.cpuregs[9][17]} {picorv32.cpuregs[9][18]} {picorv32.cpuregs[9][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/CK} .multibit_orig_pin {cpuregs_reg[9][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/D1} .multibit_orig_pin {cpuregs_reg[9][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/D2} .multibit_orig_pin {cpuregs_reg[9][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/D3} .multibit_orig_pin {cpuregs_reg[9][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/D4} .multibit_orig_pin {cpuregs_reg[9][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q1} .original_name {cpuregs[9][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q1} .multibit_orig_pin {cpuregs_reg[9][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q2} .original_name {cpuregs[9][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q2} .multibit_orig_pin {cpuregs_reg[9][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q3} .original_name {cpuregs[9][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q3} .multibit_orig_pin {cpuregs_reg[9][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q4} .original_name {cpuregs[9][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q4} .multibit_orig_pin {cpuregs_reg[9][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q1N} .original_name {cpuregs[9][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q1N} .multibit_orig_pin {cpuregs_reg[9][16]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q2N} .original_name {cpuregs[9][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q3N} .original_name {cpuregs[9][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q4N} .original_name {cpuregs[9][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][16]_MB_cpuregs_reg[9][17]_MB_cpuregs_reg[9][18]_MB_cpuregs_reg[9][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .original_name {{cpuregs[9][20]} {cpuregs[9][21]} {cpuregs[9][22]} {cpuregs[9][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .single_bit_orig_name {cpuregs[9][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .org_names_for_split {{cpuregs_reg[9][20]} {cpuregs_reg[9][21]} {cpuregs_reg[9][22]} {cpuregs_reg[9][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[9][20]} {picorv32.cpuregs[9][21]} {picorv32.cpuregs[9][22]} {picorv32.cpuregs[9][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/CK} .multibit_orig_pin {cpuregs_reg[9][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/D1} .multibit_orig_pin {cpuregs_reg[9][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/D2} .multibit_orig_pin {cpuregs_reg[9][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/D3} .multibit_orig_pin {cpuregs_reg[9][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/D4} .multibit_orig_pin {cpuregs_reg[9][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q1} .original_name {cpuregs[9][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q1} .multibit_orig_pin {cpuregs_reg[9][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q2} .original_name {cpuregs[9][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q2} .multibit_orig_pin {cpuregs_reg[9][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q3} .original_name {cpuregs[9][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q3} .multibit_orig_pin {cpuregs_reg[9][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q4} .original_name {cpuregs[9][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q4} .multibit_orig_pin {cpuregs_reg[9][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q1N} .original_name {cpuregs[9][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q2N} .original_name {cpuregs[9][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q3N} .original_name {cpuregs[9][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q4N} .original_name {cpuregs[9][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][20]_MB_cpuregs_reg[9][21]_MB_cpuregs_reg[9][22]_MB_cpuregs_reg[9][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .original_name {{cpuregs[9][24]} {cpuregs[9][25]} {cpuregs[9][26]} {cpuregs[9][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .single_bit_orig_name {cpuregs[9][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .org_names_for_split {{cpuregs_reg[9][24]} {cpuregs_reg[9][25]} {cpuregs_reg[9][26]} {cpuregs_reg[9][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[9][24]} {picorv32.cpuregs[9][25]} {picorv32.cpuregs[9][26]} {picorv32.cpuregs[9][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/CK} .multibit_orig_pin {cpuregs_reg[9][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/D1} .multibit_orig_pin {cpuregs_reg[9][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/D2} .multibit_orig_pin {cpuregs_reg[9][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/D3} .multibit_orig_pin {cpuregs_reg[9][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/D4} .multibit_orig_pin {cpuregs_reg[9][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q1} .original_name {cpuregs[9][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q1} .multibit_orig_pin {cpuregs_reg[9][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q2} .original_name {cpuregs[9][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q2} .multibit_orig_pin {cpuregs_reg[9][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q3} .original_name {cpuregs[9][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q3} .multibit_orig_pin {cpuregs_reg[9][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q4} .original_name {cpuregs[9][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q4} .multibit_orig_pin {cpuregs_reg[9][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q1N} .original_name {cpuregs[9][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q2N} .original_name {cpuregs[9][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q3N} .original_name {cpuregs[9][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q4N} .original_name {cpuregs[9][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][24]_MB_cpuregs_reg[9][25]_MB_cpuregs_reg[9][26]_MB_cpuregs_reg[9][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .original_name {{cpuregs[9][28]} {cpuregs[9][29]} {cpuregs[9][30]} {cpuregs[9][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .single_bit_orig_name {cpuregs[9][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .org_names_for_split {{cpuregs_reg[9][28]} {cpuregs_reg[9][29]} {cpuregs_reg[9][30]} {cpuregs_reg[9][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[9][28]} {picorv32.cpuregs[9][29]} {picorv32.cpuregs[9][30]} {picorv32.cpuregs[9][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/CK} .multibit_orig_pin {cpuregs_reg[9][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/D1} .multibit_orig_pin {cpuregs_reg[9][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/D2} .multibit_orig_pin {cpuregs_reg[9][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/D3} .multibit_orig_pin {cpuregs_reg[9][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/D4} .multibit_orig_pin {cpuregs_reg[9][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q1} .original_name {cpuregs[9][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q1} .multibit_orig_pin {cpuregs_reg[9][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q2} .original_name {cpuregs[9][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q2} .multibit_orig_pin {cpuregs_reg[9][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q3} .original_name {cpuregs[9][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q3} .multibit_orig_pin {cpuregs_reg[9][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q4} .original_name {cpuregs[9][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q4} .multibit_orig_pin {cpuregs_reg[9][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q1N} .original_name {cpuregs[9][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q2N} .original_name {cpuregs[9][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q3N} .original_name {cpuregs[9][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q4N} .original_name {cpuregs[9][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[9][28]_MB_cpuregs_reg[9][29]_MB_cpuregs_reg[9][30]_MB_cpuregs_reg[9][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .original_name {{cpuregs[10][0]} {cpuregs[10][1]} {cpuregs[10][2]} {cpuregs[10][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .single_bit_orig_name {cpuregs[10][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .org_names_for_split {{cpuregs_reg[10][0]} {cpuregs_reg[10][1]} {cpuregs_reg[10][2]} {cpuregs_reg[10][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[10][0]} {picorv32.cpuregs[10][1]} {picorv32.cpuregs[10][2]} {picorv32.cpuregs[10][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/CK} .multibit_orig_pin {cpuregs_reg[10][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/D1} .multibit_orig_pin {cpuregs_reg[10][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/D2} .multibit_orig_pin {cpuregs_reg[10][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/D3} .multibit_orig_pin {cpuregs_reg[10][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/D4} .multibit_orig_pin {cpuregs_reg[10][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q1} .original_name {cpuregs[10][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q1} .multibit_orig_pin {cpuregs_reg[10][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q2} .original_name {cpuregs[10][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q2} .multibit_orig_pin {cpuregs_reg[10][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q3} .original_name {cpuregs[10][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q3} .multibit_orig_pin {cpuregs_reg[10][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q4} .original_name {cpuregs[10][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q4} .multibit_orig_pin {cpuregs_reg[10][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q1N} .original_name {cpuregs[10][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q2N} .original_name {cpuregs[10][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q3N} .original_name {cpuregs[10][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q4N} .original_name {cpuregs[10][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][0]_MB_cpuregs_reg[10][1]_MB_cpuregs_reg[10][2]_MB_cpuregs_reg[10][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .original_name {{cpuregs[10][4]} {cpuregs[10][5]} {cpuregs[10][6]} {cpuregs[10][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .single_bit_orig_name {cpuregs[10][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .org_names_for_split {{cpuregs_reg[10][4]} {cpuregs_reg[10][5]} {cpuregs_reg[10][6]} {cpuregs_reg[10][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[10][4]} {picorv32.cpuregs[10][5]} {picorv32.cpuregs[10][6]} {picorv32.cpuregs[10][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/CK} .multibit_orig_pin {cpuregs_reg[10][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/D1} .multibit_orig_pin {cpuregs_reg[10][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/D2} .multibit_orig_pin {cpuregs_reg[10][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/D3} .multibit_orig_pin {cpuregs_reg[10][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/D4} .multibit_orig_pin {cpuregs_reg[10][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q1} .original_name {cpuregs[10][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q1} .multibit_orig_pin {cpuregs_reg[10][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q2} .original_name {cpuregs[10][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q2} .multibit_orig_pin {cpuregs_reg[10][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q3} .original_name {cpuregs[10][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q3} .multibit_orig_pin {cpuregs_reg[10][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q4} .original_name {cpuregs[10][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q4} .multibit_orig_pin {cpuregs_reg[10][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q1N} .original_name {cpuregs[10][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q2N} .original_name {cpuregs[10][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q3N} .original_name {cpuregs[10][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q4N} .original_name {cpuregs[10][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][4]_MB_cpuregs_reg[10][5]_MB_cpuregs_reg[10][6]_MB_cpuregs_reg[10][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .original_name {{cpuregs[10][8]} {cpuregs[10][9]} {cpuregs[10][10]} {cpuregs[10][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .single_bit_orig_name {cpuregs[10][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .org_names_for_split {{cpuregs_reg[10][8]} {cpuregs_reg[10][9]} {cpuregs_reg[10][10]} {cpuregs_reg[10][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[10][8]} {picorv32.cpuregs[10][9]} {picorv32.cpuregs[10][10]} {picorv32.cpuregs[10][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/CK} .multibit_orig_pin {cpuregs_reg[10][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/D1} .multibit_orig_pin {cpuregs_reg[10][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/D2} .multibit_orig_pin {cpuregs_reg[10][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/D3} .multibit_orig_pin {cpuregs_reg[10][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/D4} .multibit_orig_pin {cpuregs_reg[10][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q1} .original_name {cpuregs[10][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q1} .multibit_orig_pin {cpuregs_reg[10][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q2} .original_name {cpuregs[10][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q2} .multibit_orig_pin {cpuregs_reg[10][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q3} .original_name {cpuregs[10][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q3} .multibit_orig_pin {cpuregs_reg[10][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q4} .original_name {cpuregs[10][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q4} .multibit_orig_pin {cpuregs_reg[10][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q1N} .original_name {cpuregs[10][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q2N} .original_name {cpuregs[10][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q3N} .original_name {cpuregs[10][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q4N} .original_name {cpuregs[10][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][8]_MB_cpuregs_reg[10][9]_MB_cpuregs_reg[10][10]_MB_cpuregs_reg[10][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .original_name {{cpuregs[10][12]} {cpuregs[10][13]} {cpuregs[10][14]} {cpuregs[10][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .single_bit_orig_name {cpuregs[10][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .org_names_for_split {{cpuregs_reg[10][12]} {cpuregs_reg[10][13]} {cpuregs_reg[10][14]} {cpuregs_reg[10][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[10][12]} {picorv32.cpuregs[10][13]} {picorv32.cpuregs[10][14]} {picorv32.cpuregs[10][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/CK} .multibit_orig_pin {cpuregs_reg[10][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/D1} .multibit_orig_pin {cpuregs_reg[10][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/D2} .multibit_orig_pin {cpuregs_reg[10][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/D3} .multibit_orig_pin {cpuregs_reg[10][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/D4} .multibit_orig_pin {cpuregs_reg[10][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q1} .original_name {cpuregs[10][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q1} .multibit_orig_pin {cpuregs_reg[10][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q2} .original_name {cpuregs[10][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q2} .multibit_orig_pin {cpuregs_reg[10][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q3} .original_name {cpuregs[10][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q3} .multibit_orig_pin {cpuregs_reg[10][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q4} .original_name {cpuregs[10][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q4} .multibit_orig_pin {cpuregs_reg[10][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q1N} .original_name {cpuregs[10][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q2N} .original_name {cpuregs[10][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q3N} .original_name {cpuregs[10][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q4N} .original_name {cpuregs[10][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][12]_MB_cpuregs_reg[10][13]_MB_cpuregs_reg[10][14]_MB_cpuregs_reg[10][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .original_name {{cpuregs[10][16]} {cpuregs[10][17]} {cpuregs[10][18]} {cpuregs[10][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .single_bit_orig_name {cpuregs[10][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .org_names_for_split {{cpuregs_reg[10][16]} {cpuregs_reg[10][17]} {cpuregs_reg[10][18]} {cpuregs_reg[10][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[10][16]} {picorv32.cpuregs[10][17]} {picorv32.cpuregs[10][18]} {picorv32.cpuregs[10][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/CK} .multibit_orig_pin {cpuregs_reg[10][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/D1} .multibit_orig_pin {cpuregs_reg[10][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/D2} .multibit_orig_pin {cpuregs_reg[10][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/D3} .multibit_orig_pin {cpuregs_reg[10][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/D4} .multibit_orig_pin {cpuregs_reg[10][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q1} .original_name {cpuregs[10][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q1} .multibit_orig_pin {cpuregs_reg[10][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q2} .original_name {cpuregs[10][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q2} .multibit_orig_pin {cpuregs_reg[10][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q3} .original_name {cpuregs[10][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q3} .multibit_orig_pin {cpuregs_reg[10][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q4} .original_name {cpuregs[10][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q4} .multibit_orig_pin {cpuregs_reg[10][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q1N} .original_name {cpuregs[10][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q2N} .original_name {cpuregs[10][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q3N} .original_name {cpuregs[10][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q4N} .original_name {cpuregs[10][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][16]_MB_cpuregs_reg[10][17]_MB_cpuregs_reg[10][18]_MB_cpuregs_reg[10][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .original_name {{cpuregs[10][20]} {cpuregs[10][21]} {cpuregs[10][22]} {cpuregs[10][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .single_bit_orig_name {cpuregs[10][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .org_names_for_split {{cpuregs_reg[10][20]} {cpuregs_reg[10][21]} {cpuregs_reg[10][22]} {cpuregs_reg[10][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[10][20]} {picorv32.cpuregs[10][21]} {picorv32.cpuregs[10][22]} {picorv32.cpuregs[10][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/CK} .multibit_orig_pin {cpuregs_reg[10][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/D1} .multibit_orig_pin {cpuregs_reg[10][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/D2} .multibit_orig_pin {cpuregs_reg[10][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/D3} .multibit_orig_pin {cpuregs_reg[10][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/D4} .multibit_orig_pin {cpuregs_reg[10][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q1} .original_name {cpuregs[10][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q1} .multibit_orig_pin {cpuregs_reg[10][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q2} .original_name {cpuregs[10][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q2} .multibit_orig_pin {cpuregs_reg[10][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q3} .original_name {cpuregs[10][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q3} .multibit_orig_pin {cpuregs_reg[10][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q4} .original_name {cpuregs[10][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q4} .multibit_orig_pin {cpuregs_reg[10][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q1N} .original_name {cpuregs[10][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q2N} .original_name {cpuregs[10][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q3N} .original_name {cpuregs[10][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q4N} .original_name {cpuregs[10][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][20]_MB_cpuregs_reg[10][21]_MB_cpuregs_reg[10][22]_MB_cpuregs_reg[10][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .original_name {{cpuregs[10][24]} {cpuregs[10][25]} {cpuregs[10][26]} {cpuregs[10][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .single_bit_orig_name {cpuregs[10][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .org_names_for_split {{cpuregs_reg[10][24]} {cpuregs_reg[10][25]} {cpuregs_reg[10][26]} {cpuregs_reg[10][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[10][24]} {picorv32.cpuregs[10][25]} {picorv32.cpuregs[10][26]} {picorv32.cpuregs[10][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/CK} .multibit_orig_pin {cpuregs_reg[10][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/D1} .multibit_orig_pin {cpuregs_reg[10][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/D2} .multibit_orig_pin {cpuregs_reg[10][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/D3} .multibit_orig_pin {cpuregs_reg[10][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/D4} .multibit_orig_pin {cpuregs_reg[10][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q1} .original_name {cpuregs[10][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q1} .multibit_orig_pin {cpuregs_reg[10][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q2} .original_name {cpuregs[10][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q2} .multibit_orig_pin {cpuregs_reg[10][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q3} .original_name {cpuregs[10][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q3} .multibit_orig_pin {cpuregs_reg[10][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q4} .original_name {cpuregs[10][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q4} .multibit_orig_pin {cpuregs_reg[10][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q1N} .original_name {cpuregs[10][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q2N} .original_name {cpuregs[10][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q3N} .original_name {cpuregs[10][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q4N} .original_name {cpuregs[10][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][24]_MB_cpuregs_reg[10][25]_MB_cpuregs_reg[10][26]_MB_cpuregs_reg[10][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .original_name {{cpuregs[10][28]} {cpuregs[10][29]} {cpuregs[10][30]} {cpuregs[10][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .single_bit_orig_name {cpuregs[10][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .org_names_for_split {{cpuregs_reg[10][28]} {cpuregs_reg[10][29]} {cpuregs_reg[10][30]} {cpuregs_reg[10][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[10][28]} {picorv32.cpuregs[10][29]} {picorv32.cpuregs[10][30]} {picorv32.cpuregs[10][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/CK} .multibit_orig_pin {cpuregs_reg[10][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/D1} .multibit_orig_pin {cpuregs_reg[10][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/D2} .multibit_orig_pin {cpuregs_reg[10][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/D3} .multibit_orig_pin {cpuregs_reg[10][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/D4} .multibit_orig_pin {cpuregs_reg[10][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q1} .original_name {cpuregs[10][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q1} .multibit_orig_pin {cpuregs_reg[10][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q2} .original_name {cpuregs[10][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q2} .multibit_orig_pin {cpuregs_reg[10][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q3} .original_name {cpuregs[10][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q3} .multibit_orig_pin {cpuregs_reg[10][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q4} .original_name {cpuregs[10][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q4} .multibit_orig_pin {cpuregs_reg[10][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q1N} .original_name {cpuregs[10][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q2N} .original_name {cpuregs[10][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q3N} .original_name {cpuregs[10][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q4N} .original_name {cpuregs[10][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[10][28]_MB_cpuregs_reg[10][29]_MB_cpuregs_reg[10][30]_MB_cpuregs_reg[10][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .original_name {{cpuregs[11][0]} {cpuregs[11][1]} {cpuregs[11][2]} {cpuregs[11][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .single_bit_orig_name {cpuregs[11][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .org_names_for_split {{cpuregs_reg[11][0]} {cpuregs_reg[11][1]} {cpuregs_reg[11][2]} {cpuregs_reg[11][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[11][0]} {picorv32.cpuregs[11][1]} {picorv32.cpuregs[11][2]} {picorv32.cpuregs[11][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/CK} .multibit_orig_pin {cpuregs_reg[11][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/D1} .multibit_orig_pin {cpuregs_reg[11][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/D2} .multibit_orig_pin {cpuregs_reg[11][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/D3} .multibit_orig_pin {cpuregs_reg[11][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/D4} .multibit_orig_pin {cpuregs_reg[11][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q1} .original_name {cpuregs[11][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q1} .multibit_orig_pin {cpuregs_reg[11][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q2} .original_name {cpuregs[11][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q2} .multibit_orig_pin {cpuregs_reg[11][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q3} .original_name {cpuregs[11][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q3} .multibit_orig_pin {cpuregs_reg[11][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q4} .original_name {cpuregs[11][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q4} .multibit_orig_pin {cpuregs_reg[11][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q1N} .original_name {cpuregs[11][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q2N} .original_name {cpuregs[11][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q3N} .original_name {cpuregs[11][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q4N} .original_name {cpuregs[11][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][0]_MB_cpuregs_reg[11][1]_MB_cpuregs_reg[11][2]_MB_cpuregs_reg[11][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .original_name {{cpuregs[11][4]} {cpuregs[11][5]} {cpuregs[11][6]} {cpuregs[11][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .single_bit_orig_name {cpuregs[11][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .org_names_for_split {{cpuregs_reg[11][4]} {cpuregs_reg[11][5]} {cpuregs_reg[11][6]} {cpuregs_reg[11][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[11][4]} {picorv32.cpuregs[11][5]} {picorv32.cpuregs[11][6]} {picorv32.cpuregs[11][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/CK} .multibit_orig_pin {cpuregs_reg[11][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/D1} .multibit_orig_pin {cpuregs_reg[11][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/D2} .multibit_orig_pin {cpuregs_reg[11][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/D3} .multibit_orig_pin {cpuregs_reg[11][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/D4} .multibit_orig_pin {cpuregs_reg[11][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q1} .original_name {cpuregs[11][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q1} .multibit_orig_pin {cpuregs_reg[11][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q2} .original_name {cpuregs[11][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q2} .multibit_orig_pin {cpuregs_reg[11][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q3} .original_name {cpuregs[11][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q3} .multibit_orig_pin {cpuregs_reg[11][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q4} .original_name {cpuregs[11][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q4} .multibit_orig_pin {cpuregs_reg[11][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q1N} .original_name {cpuregs[11][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q2N} .original_name {cpuregs[11][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q3N} .original_name {cpuregs[11][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q4N} .original_name {cpuregs[11][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][4]_MB_cpuregs_reg[11][5]_MB_cpuregs_reg[11][6]_MB_cpuregs_reg[11][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .original_name {{cpuregs[11][8]} {cpuregs[11][9]} {cpuregs[11][10]} {cpuregs[11][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .single_bit_orig_name {cpuregs[11][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .org_names_for_split {{cpuregs_reg[11][8]} {cpuregs_reg[11][9]} {cpuregs_reg[11][10]} {cpuregs_reg[11][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[11][8]} {picorv32.cpuregs[11][9]} {picorv32.cpuregs[11][10]} {picorv32.cpuregs[11][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/CK} .multibit_orig_pin {cpuregs_reg[11][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/D1} .multibit_orig_pin {cpuregs_reg[11][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/D2} .multibit_orig_pin {cpuregs_reg[11][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/D3} .multibit_orig_pin {cpuregs_reg[11][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/D4} .multibit_orig_pin {cpuregs_reg[11][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q1} .original_name {cpuregs[11][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q1} .multibit_orig_pin {cpuregs_reg[11][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q2} .original_name {cpuregs[11][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q2} .multibit_orig_pin {cpuregs_reg[11][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q3} .original_name {cpuregs[11][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q3} .multibit_orig_pin {cpuregs_reg[11][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q4} .original_name {cpuregs[11][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q4} .multibit_orig_pin {cpuregs_reg[11][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q1N} .original_name {cpuregs[11][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q2N} .original_name {cpuregs[11][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q3N} .original_name {cpuregs[11][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q4N} .original_name {cpuregs[11][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][8]_MB_cpuregs_reg[11][9]_MB_cpuregs_reg[11][10]_MB_cpuregs_reg[11][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .original_name {{cpuregs[11][12]} {cpuregs[11][13]} {cpuregs[11][14]} {cpuregs[11][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .single_bit_orig_name {cpuregs[11][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .org_names_for_split {{cpuregs_reg[11][12]} {cpuregs_reg[11][13]} {cpuregs_reg[11][14]} {cpuregs_reg[11][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[11][12]} {picorv32.cpuregs[11][13]} {picorv32.cpuregs[11][14]} {picorv32.cpuregs[11][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/CK} .multibit_orig_pin {cpuregs_reg[11][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/D1} .multibit_orig_pin {cpuregs_reg[11][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/D2} .multibit_orig_pin {cpuregs_reg[11][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/D3} .multibit_orig_pin {cpuregs_reg[11][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/D4} .multibit_orig_pin {cpuregs_reg[11][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q1} .original_name {cpuregs[11][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q1} .multibit_orig_pin {cpuregs_reg[11][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q2} .original_name {cpuregs[11][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q2} .multibit_orig_pin {cpuregs_reg[11][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q3} .original_name {cpuregs[11][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q3} .multibit_orig_pin {cpuregs_reg[11][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q4} .original_name {cpuregs[11][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q4} .multibit_orig_pin {cpuregs_reg[11][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q1N} .original_name {cpuregs[11][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q2N} .original_name {cpuregs[11][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q3N} .original_name {cpuregs[11][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q4N} .original_name {cpuregs[11][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][12]_MB_cpuregs_reg[11][13]_MB_cpuregs_reg[11][14]_MB_cpuregs_reg[11][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .original_name {{cpuregs[11][16]} {cpuregs[11][17]} {cpuregs[11][18]} {cpuregs[11][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .single_bit_orig_name {cpuregs[11][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .org_names_for_split {{cpuregs_reg[11][16]} {cpuregs_reg[11][17]} {cpuregs_reg[11][18]} {cpuregs_reg[11][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[11][16]} {picorv32.cpuregs[11][17]} {picorv32.cpuregs[11][18]} {picorv32.cpuregs[11][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/CK} .multibit_orig_pin {cpuregs_reg[11][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/D1} .multibit_orig_pin {cpuregs_reg[11][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/D2} .multibit_orig_pin {cpuregs_reg[11][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/D3} .multibit_orig_pin {cpuregs_reg[11][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/D4} .multibit_orig_pin {cpuregs_reg[11][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q1} .original_name {cpuregs[11][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q1} .multibit_orig_pin {cpuregs_reg[11][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q2} .original_name {cpuregs[11][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q2} .multibit_orig_pin {cpuregs_reg[11][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q3} .original_name {cpuregs[11][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q3} .multibit_orig_pin {cpuregs_reg[11][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q4} .original_name {cpuregs[11][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q4} .multibit_orig_pin {cpuregs_reg[11][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q1N} .original_name {cpuregs[11][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q2N} .original_name {cpuregs[11][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q3N} .original_name {cpuregs[11][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q4N} .original_name {cpuregs[11][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][16]_MB_cpuregs_reg[11][17]_MB_cpuregs_reg[11][18]_MB_cpuregs_reg[11][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .original_name {{cpuregs[11][20]} {cpuregs[11][21]} {cpuregs[11][22]} {cpuregs[11][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .single_bit_orig_name {cpuregs[11][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .org_names_for_split {{cpuregs_reg[11][20]} {cpuregs_reg[11][21]} {cpuregs_reg[11][22]} {cpuregs_reg[11][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[11][20]} {picorv32.cpuregs[11][21]} {picorv32.cpuregs[11][22]} {picorv32.cpuregs[11][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/CK} .multibit_orig_pin {cpuregs_reg[11][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/D1} .multibit_orig_pin {cpuregs_reg[11][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/D2} .multibit_orig_pin {cpuregs_reg[11][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/D3} .multibit_orig_pin {cpuregs_reg[11][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/D4} .multibit_orig_pin {cpuregs_reg[11][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q1} .original_name {cpuregs[11][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q1} .multibit_orig_pin {cpuregs_reg[11][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q2} .original_name {cpuregs[11][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q2} .multibit_orig_pin {cpuregs_reg[11][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q3} .original_name {cpuregs[11][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q3} .multibit_orig_pin {cpuregs_reg[11][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q4} .original_name {cpuregs[11][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q4} .multibit_orig_pin {cpuregs_reg[11][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q1N} .original_name {cpuregs[11][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q2N} .original_name {cpuregs[11][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q3N} .original_name {cpuregs[11][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q4N} .original_name {cpuregs[11][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][20]_MB_cpuregs_reg[11][21]_MB_cpuregs_reg[11][22]_MB_cpuregs_reg[11][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .original_name {{cpuregs[11][24]} {cpuregs[11][25]} {cpuregs[11][26]} {cpuregs[11][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .single_bit_orig_name {cpuregs[11][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .org_names_for_split {{cpuregs_reg[11][24]} {cpuregs_reg[11][25]} {cpuregs_reg[11][26]} {cpuregs_reg[11][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[11][24]} {picorv32.cpuregs[11][25]} {picorv32.cpuregs[11][26]} {picorv32.cpuregs[11][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/CK} .multibit_orig_pin {cpuregs_reg[11][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/D1} .multibit_orig_pin {cpuregs_reg[11][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/D2} .multibit_orig_pin {cpuregs_reg[11][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/D3} .multibit_orig_pin {cpuregs_reg[11][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/D4} .multibit_orig_pin {cpuregs_reg[11][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q1} .original_name {cpuregs[11][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q1} .multibit_orig_pin {cpuregs_reg[11][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q2} .original_name {cpuregs[11][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q2} .multibit_orig_pin {cpuregs_reg[11][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q3} .original_name {cpuregs[11][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q3} .multibit_orig_pin {cpuregs_reg[11][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q4} .original_name {cpuregs[11][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q4} .multibit_orig_pin {cpuregs_reg[11][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q1N} .original_name {cpuregs[11][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q2N} .original_name {cpuregs[11][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q3N} .original_name {cpuregs[11][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q4N} .original_name {cpuregs[11][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][24]_MB_cpuregs_reg[11][25]_MB_cpuregs_reg[11][26]_MB_cpuregs_reg[11][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .original_name {{cpuregs[11][28]} {cpuregs[11][29]} {cpuregs[11][30]} {cpuregs[11][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .single_bit_orig_name {cpuregs[11][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .org_names_for_split {{cpuregs_reg[11][28]} {cpuregs_reg[11][29]} {cpuregs_reg[11][30]} {cpuregs_reg[11][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[11][28]} {picorv32.cpuregs[11][29]} {picorv32.cpuregs[11][30]} {picorv32.cpuregs[11][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/CK} .multibit_orig_pin {cpuregs_reg[11][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/D1} .multibit_orig_pin {cpuregs_reg[11][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/D2} .multibit_orig_pin {cpuregs_reg[11][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/D3} .multibit_orig_pin {cpuregs_reg[11][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/D4} .multibit_orig_pin {cpuregs_reg[11][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q1} .original_name {cpuregs[11][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q1} .multibit_orig_pin {cpuregs_reg[11][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q2} .original_name {cpuregs[11][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q2} .multibit_orig_pin {cpuregs_reg[11][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q3} .original_name {cpuregs[11][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q3} .multibit_orig_pin {cpuregs_reg[11][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q4} .original_name {cpuregs[11][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q4} .multibit_orig_pin {cpuregs_reg[11][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q1N} .original_name {cpuregs[11][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q2N} .original_name {cpuregs[11][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q3N} .original_name {cpuregs[11][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q4N} .original_name {cpuregs[11][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[11][28]_MB_cpuregs_reg[11][29]_MB_cpuregs_reg[11][30]_MB_cpuregs_reg[11][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .original_name {{cpuregs[12][0]} {cpuregs[12][1]} {cpuregs[12][2]} {cpuregs[12][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .single_bit_orig_name {cpuregs[12][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .org_names_for_split {{cpuregs_reg[12][0]} {cpuregs_reg[12][1]} {cpuregs_reg[12][2]} {cpuregs_reg[12][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[12][0]} {picorv32.cpuregs[12][1]} {picorv32.cpuregs[12][2]} {picorv32.cpuregs[12][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/CK} .multibit_orig_pin {cpuregs_reg[12][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/D1} .multibit_orig_pin {cpuregs_reg[12][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/D2} .multibit_orig_pin {cpuregs_reg[12][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/D3} .multibit_orig_pin {cpuregs_reg[12][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/D4} .multibit_orig_pin {cpuregs_reg[12][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q1} .original_name {cpuregs[12][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q1} .multibit_orig_pin {cpuregs_reg[12][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q2} .original_name {cpuregs[12][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q2} .multibit_orig_pin {cpuregs_reg[12][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q3} .original_name {cpuregs[12][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q3} .multibit_orig_pin {cpuregs_reg[12][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q4} .original_name {cpuregs[12][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q4} .multibit_orig_pin {cpuregs_reg[12][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q1N} .original_name {cpuregs[12][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q2N} .original_name {cpuregs[12][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q3N} .original_name {cpuregs[12][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q4N} .original_name {cpuregs[12][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][0]_MB_cpuregs_reg[12][1]_MB_cpuregs_reg[12][2]_MB_cpuregs_reg[12][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .original_name {{cpuregs[12][4]} {cpuregs[12][5]} {cpuregs[12][6]} {cpuregs[12][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .single_bit_orig_name {cpuregs[12][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .org_names_for_split {{cpuregs_reg[12][4]} {cpuregs_reg[12][5]} {cpuregs_reg[12][6]} {cpuregs_reg[12][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[12][4]} {picorv32.cpuregs[12][5]} {picorv32.cpuregs[12][6]} {picorv32.cpuregs[12][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/CK} .multibit_orig_pin {cpuregs_reg[12][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/D1} .multibit_orig_pin {cpuregs_reg[12][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/D2} .multibit_orig_pin {cpuregs_reg[12][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/D3} .multibit_orig_pin {cpuregs_reg[12][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/D4} .multibit_orig_pin {cpuregs_reg[12][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q1} .original_name {cpuregs[12][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q1} .multibit_orig_pin {cpuregs_reg[12][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q2} .original_name {cpuregs[12][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q2} .multibit_orig_pin {cpuregs_reg[12][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q3} .original_name {cpuregs[12][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q3} .multibit_orig_pin {cpuregs_reg[12][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q4} .original_name {cpuregs[12][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q4} .multibit_orig_pin {cpuregs_reg[12][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q1N} .original_name {cpuregs[12][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q2N} .original_name {cpuregs[12][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q3N} .original_name {cpuregs[12][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q4N} .original_name {cpuregs[12][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][4]_MB_cpuregs_reg[12][5]_MB_cpuregs_reg[12][6]_MB_cpuregs_reg[12][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .original_name {{cpuregs[12][8]} {cpuregs[12][9]} {cpuregs[12][10]} {cpuregs[12][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .single_bit_orig_name {cpuregs[12][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .org_names_for_split {{cpuregs_reg[12][8]} {cpuregs_reg[12][9]} {cpuregs_reg[12][10]} {cpuregs_reg[12][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[12][8]} {picorv32.cpuregs[12][9]} {picorv32.cpuregs[12][10]} {picorv32.cpuregs[12][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/CK} .multibit_orig_pin {cpuregs_reg[12][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/D1} .multibit_orig_pin {cpuregs_reg[12][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/D2} .multibit_orig_pin {cpuregs_reg[12][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/D3} .multibit_orig_pin {cpuregs_reg[12][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/D4} .multibit_orig_pin {cpuregs_reg[12][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q1} .original_name {cpuregs[12][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q1} .multibit_orig_pin {cpuregs_reg[12][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q2} .original_name {cpuregs[12][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q2} .multibit_orig_pin {cpuregs_reg[12][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q3} .original_name {cpuregs[12][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q3} .multibit_orig_pin {cpuregs_reg[12][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q4} .original_name {cpuregs[12][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q4} .multibit_orig_pin {cpuregs_reg[12][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q1N} .original_name {cpuregs[12][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q2N} .original_name {cpuregs[12][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q3N} .original_name {cpuregs[12][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q4N} .original_name {cpuregs[12][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][8]_MB_cpuregs_reg[12][9]_MB_cpuregs_reg[12][10]_MB_cpuregs_reg[12][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .original_name {{cpuregs[12][12]} {cpuregs[12][13]} {cpuregs[12][14]} {cpuregs[12][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .single_bit_orig_name {cpuregs[12][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .org_names_for_split {{cpuregs_reg[12][12]} {cpuregs_reg[12][13]} {cpuregs_reg[12][14]} {cpuregs_reg[12][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[12][12]} {picorv32.cpuregs[12][13]} {picorv32.cpuregs[12][14]} {picorv32.cpuregs[12][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/CK} .multibit_orig_pin {cpuregs_reg[12][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/D1} .multibit_orig_pin {cpuregs_reg[12][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/D2} .multibit_orig_pin {cpuregs_reg[12][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/D3} .multibit_orig_pin {cpuregs_reg[12][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/D4} .multibit_orig_pin {cpuregs_reg[12][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q1} .original_name {cpuregs[12][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q1} .multibit_orig_pin {cpuregs_reg[12][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q2} .original_name {cpuregs[12][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q2} .multibit_orig_pin {cpuregs_reg[12][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q3} .original_name {cpuregs[12][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q3} .multibit_orig_pin {cpuregs_reg[12][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q4} .original_name {cpuregs[12][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q4} .multibit_orig_pin {cpuregs_reg[12][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q1N} .original_name {cpuregs[12][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q2N} .original_name {cpuregs[12][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q3N} .original_name {cpuregs[12][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q4N} .original_name {cpuregs[12][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][12]_MB_cpuregs_reg[12][13]_MB_cpuregs_reg[12][14]_MB_cpuregs_reg[12][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .original_name {{cpuregs[12][16]} {cpuregs[12][17]} {cpuregs[12][18]} {cpuregs[12][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .single_bit_orig_name {cpuregs[12][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .org_names_for_split {{cpuregs_reg[12][16]} {cpuregs_reg[12][17]} {cpuregs_reg[12][18]} {cpuregs_reg[12][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[12][16]} {picorv32.cpuregs[12][17]} {picorv32.cpuregs[12][18]} {picorv32.cpuregs[12][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/CK} .multibit_orig_pin {cpuregs_reg[12][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/D1} .multibit_orig_pin {cpuregs_reg[12][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/D2} .multibit_orig_pin {cpuregs_reg[12][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/D3} .multibit_orig_pin {cpuregs_reg[12][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/D4} .multibit_orig_pin {cpuregs_reg[12][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q1} .original_name {cpuregs[12][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q1} .multibit_orig_pin {cpuregs_reg[12][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q2} .original_name {cpuregs[12][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q2} .multibit_orig_pin {cpuregs_reg[12][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q3} .original_name {cpuregs[12][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q3} .multibit_orig_pin {cpuregs_reg[12][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q4} .original_name {cpuregs[12][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q4} .multibit_orig_pin {cpuregs_reg[12][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q1N} .original_name {cpuregs[12][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q2N} .original_name {cpuregs[12][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q3N} .original_name {cpuregs[12][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q4N} .original_name {cpuregs[12][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][16]_MB_cpuregs_reg[12][17]_MB_cpuregs_reg[12][18]_MB_cpuregs_reg[12][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .original_name {{cpuregs[12][20]} {cpuregs[12][21]} {cpuregs[12][22]} {cpuregs[12][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .single_bit_orig_name {cpuregs[12][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .org_names_for_split {{cpuregs_reg[12][20]} {cpuregs_reg[12][21]} {cpuregs_reg[12][22]} {cpuregs_reg[12][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[12][20]} {picorv32.cpuregs[12][21]} {picorv32.cpuregs[12][22]} {picorv32.cpuregs[12][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/CK} .multibit_orig_pin {cpuregs_reg[12][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/D1} .multibit_orig_pin {cpuregs_reg[12][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/D2} .multibit_orig_pin {cpuregs_reg[12][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/D3} .multibit_orig_pin {cpuregs_reg[12][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/D4} .multibit_orig_pin {cpuregs_reg[12][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q1} .original_name {cpuregs[12][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q1} .multibit_orig_pin {cpuregs_reg[12][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q2} .original_name {cpuregs[12][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q2} .multibit_orig_pin {cpuregs_reg[12][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q3} .original_name {cpuregs[12][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q3} .multibit_orig_pin {cpuregs_reg[12][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q4} .original_name {cpuregs[12][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q4} .multibit_orig_pin {cpuregs_reg[12][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q1N} .original_name {cpuregs[12][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q2N} .original_name {cpuregs[12][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q3N} .original_name {cpuregs[12][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q4N} .original_name {cpuregs[12][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][20]_MB_cpuregs_reg[12][21]_MB_cpuregs_reg[12][22]_MB_cpuregs_reg[12][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .original_name {{cpuregs[12][24]} {cpuregs[12][25]} {cpuregs[12][26]} {cpuregs[12][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .single_bit_orig_name {cpuregs[12][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .org_names_for_split {{cpuregs_reg[12][24]} {cpuregs_reg[12][25]} {cpuregs_reg[12][26]} {cpuregs_reg[12][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[12][24]} {picorv32.cpuregs[12][25]} {picorv32.cpuregs[12][26]} {picorv32.cpuregs[12][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/CK} .multibit_orig_pin {cpuregs_reg[12][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/D1} .multibit_orig_pin {cpuregs_reg[12][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/D2} .multibit_orig_pin {cpuregs_reg[12][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/D3} .multibit_orig_pin {cpuregs_reg[12][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/D4} .multibit_orig_pin {cpuregs_reg[12][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q1} .original_name {cpuregs[12][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q1} .multibit_orig_pin {cpuregs_reg[12][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q2} .original_name {cpuregs[12][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q2} .multibit_orig_pin {cpuregs_reg[12][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q3} .original_name {cpuregs[12][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q3} .multibit_orig_pin {cpuregs_reg[12][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q4} .original_name {cpuregs[12][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q4} .multibit_orig_pin {cpuregs_reg[12][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q1N} .original_name {cpuregs[12][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q2N} .original_name {cpuregs[12][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q3N} .original_name {cpuregs[12][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q4N} .original_name {cpuregs[12][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][24]_MB_cpuregs_reg[12][25]_MB_cpuregs_reg[12][26]_MB_cpuregs_reg[12][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .original_name {{cpuregs[12][28]} {cpuregs[12][29]} {cpuregs[12][30]} {cpuregs[12][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .single_bit_orig_name {cpuregs[12][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .org_names_for_split {{cpuregs_reg[12][28]} {cpuregs_reg[12][29]} {cpuregs_reg[12][30]} {cpuregs_reg[12][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[12][28]} {picorv32.cpuregs[12][29]} {picorv32.cpuregs[12][30]} {picorv32.cpuregs[12][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/CK} .multibit_orig_pin {cpuregs_reg[12][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/D1} .multibit_orig_pin {cpuregs_reg[12][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/D2} .multibit_orig_pin {cpuregs_reg[12][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/D3} .multibit_orig_pin {cpuregs_reg[12][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/D4} .multibit_orig_pin {cpuregs_reg[12][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q1} .original_name {cpuregs[12][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q1} .multibit_orig_pin {cpuregs_reg[12][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q2} .original_name {cpuregs[12][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q2} .multibit_orig_pin {cpuregs_reg[12][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q3} .original_name {cpuregs[12][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q3} .multibit_orig_pin {cpuregs_reg[12][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q4} .original_name {cpuregs[12][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q4} .multibit_orig_pin {cpuregs_reg[12][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q1N} .original_name {cpuregs[12][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q2N} .original_name {cpuregs[12][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q3N} .original_name {cpuregs[12][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q4N} .original_name {cpuregs[12][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[12][28]_MB_cpuregs_reg[12][29]_MB_cpuregs_reg[12][30]_MB_cpuregs_reg[12][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .original_name {{cpuregs[13][0]} {cpuregs[13][1]} {cpuregs[13][2]} {cpuregs[13][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .single_bit_orig_name {cpuregs[13][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .org_names_for_split {{cpuregs_reg[13][0]} {cpuregs_reg[13][1]} {cpuregs_reg[13][2]} {cpuregs_reg[13][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[13][0]} {picorv32.cpuregs[13][1]} {picorv32.cpuregs[13][2]} {picorv32.cpuregs[13][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/CK} .multibit_orig_pin {cpuregs_reg[13][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/D1} .multibit_orig_pin {cpuregs_reg[13][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/D2} .multibit_orig_pin {cpuregs_reg[13][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/D3} .multibit_orig_pin {cpuregs_reg[13][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/D4} .multibit_orig_pin {cpuregs_reg[13][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q1} .original_name {cpuregs[13][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q1} .multibit_orig_pin {cpuregs_reg[13][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q2} .original_name {cpuregs[13][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q2} .multibit_orig_pin {cpuregs_reg[13][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q3} .original_name {cpuregs[13][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q3} .multibit_orig_pin {cpuregs_reg[13][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q4} .original_name {cpuregs[13][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q4} .multibit_orig_pin {cpuregs_reg[13][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q1N} .original_name {cpuregs[13][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q2N} .original_name {cpuregs[13][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q3N} .original_name {cpuregs[13][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q4N} .original_name {cpuregs[13][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][0]_MB_cpuregs_reg[13][1]_MB_cpuregs_reg[13][2]_MB_cpuregs_reg[13][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .original_name {{cpuregs[13][4]} {cpuregs[13][5]} {cpuregs[13][6]} {cpuregs[13][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .single_bit_orig_name {cpuregs[13][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .org_names_for_split {{cpuregs_reg[13][4]} {cpuregs_reg[13][5]} {cpuregs_reg[13][6]} {cpuregs_reg[13][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[13][4]} {picorv32.cpuregs[13][5]} {picorv32.cpuregs[13][6]} {picorv32.cpuregs[13][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/CK} .multibit_orig_pin {cpuregs_reg[13][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/D1} .multibit_orig_pin {cpuregs_reg[13][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/D2} .multibit_orig_pin {cpuregs_reg[13][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/D3} .multibit_orig_pin {cpuregs_reg[13][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/D4} .multibit_orig_pin {cpuregs_reg[13][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q1} .original_name {cpuregs[13][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q1} .multibit_orig_pin {cpuregs_reg[13][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q2} .original_name {cpuregs[13][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q2} .multibit_orig_pin {cpuregs_reg[13][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q3} .original_name {cpuregs[13][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q3} .multibit_orig_pin {cpuregs_reg[13][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q4} .original_name {cpuregs[13][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q4} .multibit_orig_pin {cpuregs_reg[13][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q1N} .original_name {cpuregs[13][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q2N} .original_name {cpuregs[13][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q3N} .original_name {cpuregs[13][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q4N} .original_name {cpuregs[13][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][4]_MB_cpuregs_reg[13][5]_MB_cpuregs_reg[13][6]_MB_cpuregs_reg[13][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .original_name {{cpuregs[13][8]} {cpuregs[13][9]} {cpuregs[13][10]} {cpuregs[13][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .single_bit_orig_name {cpuregs[13][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .org_names_for_split {{cpuregs_reg[13][8]} {cpuregs_reg[13][9]} {cpuregs_reg[13][10]} {cpuregs_reg[13][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[13][8]} {picorv32.cpuregs[13][9]} {picorv32.cpuregs[13][10]} {picorv32.cpuregs[13][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/CK} .multibit_orig_pin {cpuregs_reg[13][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/D1} .multibit_orig_pin {cpuregs_reg[13][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/D2} .multibit_orig_pin {cpuregs_reg[13][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/D3} .multibit_orig_pin {cpuregs_reg[13][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/D4} .multibit_orig_pin {cpuregs_reg[13][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q1} .original_name {cpuregs[13][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q1} .multibit_orig_pin {cpuregs_reg[13][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q2} .original_name {cpuregs[13][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q2} .multibit_orig_pin {cpuregs_reg[13][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q3} .original_name {cpuregs[13][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q3} .multibit_orig_pin {cpuregs_reg[13][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q4} .original_name {cpuregs[13][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q4} .multibit_orig_pin {cpuregs_reg[13][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q1N} .original_name {cpuregs[13][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q2N} .original_name {cpuregs[13][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q3N} .original_name {cpuregs[13][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q4N} .original_name {cpuregs[13][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][8]_MB_cpuregs_reg[13][9]_MB_cpuregs_reg[13][10]_MB_cpuregs_reg[13][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .original_name {{cpuregs[13][12]} {cpuregs[13][13]} {cpuregs[13][14]} {cpuregs[13][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .single_bit_orig_name {cpuregs[13][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .org_names_for_split {{cpuregs_reg[13][12]} {cpuregs_reg[13][13]} {cpuregs_reg[13][14]} {cpuregs_reg[13][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[13][12]} {picorv32.cpuregs[13][13]} {picorv32.cpuregs[13][14]} {picorv32.cpuregs[13][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/CK} .multibit_orig_pin {cpuregs_reg[13][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/D1} .multibit_orig_pin {cpuregs_reg[13][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/D2} .multibit_orig_pin {cpuregs_reg[13][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/D3} .multibit_orig_pin {cpuregs_reg[13][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/D4} .multibit_orig_pin {cpuregs_reg[13][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q1} .original_name {cpuregs[13][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q1} .multibit_orig_pin {cpuregs_reg[13][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q2} .original_name {cpuregs[13][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q2} .multibit_orig_pin {cpuregs_reg[13][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q3} .original_name {cpuregs[13][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q3} .multibit_orig_pin {cpuregs_reg[13][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q4} .original_name {cpuregs[13][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q4} .multibit_orig_pin {cpuregs_reg[13][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q1N} .original_name {cpuregs[13][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q2N} .original_name {cpuregs[13][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q3N} .original_name {cpuregs[13][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q4N} .original_name {cpuregs[13][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][12]_MB_cpuregs_reg[13][13]_MB_cpuregs_reg[13][14]_MB_cpuregs_reg[13][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .original_name {{cpuregs[13][16]} {cpuregs[13][17]} {cpuregs[13][18]} {cpuregs[13][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .single_bit_orig_name {cpuregs[13][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .org_names_for_split {{cpuregs_reg[13][16]} {cpuregs_reg[13][17]} {cpuregs_reg[13][18]} {cpuregs_reg[13][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[13][16]} {picorv32.cpuregs[13][17]} {picorv32.cpuregs[13][18]} {picorv32.cpuregs[13][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/CK} .multibit_orig_pin {cpuregs_reg[13][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/D1} .multibit_orig_pin {cpuregs_reg[13][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/D2} .multibit_orig_pin {cpuregs_reg[13][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/D3} .multibit_orig_pin {cpuregs_reg[13][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/D4} .multibit_orig_pin {cpuregs_reg[13][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q1} .original_name {cpuregs[13][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q1} .multibit_orig_pin {cpuregs_reg[13][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q2} .original_name {cpuregs[13][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q2} .multibit_orig_pin {cpuregs_reg[13][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q3} .original_name {cpuregs[13][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q3} .multibit_orig_pin {cpuregs_reg[13][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q4} .original_name {cpuregs[13][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q4} .multibit_orig_pin {cpuregs_reg[13][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q1N} .original_name {cpuregs[13][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q2N} .original_name {cpuregs[13][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q3N} .original_name {cpuregs[13][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q4N} .original_name {cpuregs[13][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][16]_MB_cpuregs_reg[13][17]_MB_cpuregs_reg[13][18]_MB_cpuregs_reg[13][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .original_name {{cpuregs[13][20]} {cpuregs[13][21]} {cpuregs[13][22]} {cpuregs[13][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .single_bit_orig_name {cpuregs[13][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .org_names_for_split {{cpuregs_reg[13][20]} {cpuregs_reg[13][21]} {cpuregs_reg[13][22]} {cpuregs_reg[13][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[13][20]} {picorv32.cpuregs[13][21]} {picorv32.cpuregs[13][22]} {picorv32.cpuregs[13][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/CK} .multibit_orig_pin {cpuregs_reg[13][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/D1} .multibit_orig_pin {cpuregs_reg[13][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/D2} .multibit_orig_pin {cpuregs_reg[13][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/D3} .multibit_orig_pin {cpuregs_reg[13][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/D4} .multibit_orig_pin {cpuregs_reg[13][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q1} .original_name {cpuregs[13][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q1} .multibit_orig_pin {cpuregs_reg[13][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q2} .original_name {cpuregs[13][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q2} .multibit_orig_pin {cpuregs_reg[13][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q3} .original_name {cpuregs[13][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q3} .multibit_orig_pin {cpuregs_reg[13][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q4} .original_name {cpuregs[13][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q4} .multibit_orig_pin {cpuregs_reg[13][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q1N} .original_name {cpuregs[13][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q2N} .original_name {cpuregs[13][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q3N} .original_name {cpuregs[13][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q4N} .original_name {cpuregs[13][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][20]_MB_cpuregs_reg[13][21]_MB_cpuregs_reg[13][22]_MB_cpuregs_reg[13][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .original_name {{cpuregs[13][24]} {cpuregs[13][25]} {cpuregs[13][26]} {cpuregs[13][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .single_bit_orig_name {cpuregs[13][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .org_names_for_split {{cpuregs_reg[13][24]} {cpuregs_reg[13][25]} {cpuregs_reg[13][26]} {cpuregs_reg[13][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[13][24]} {picorv32.cpuregs[13][25]} {picorv32.cpuregs[13][26]} {picorv32.cpuregs[13][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/CK} .multibit_orig_pin {cpuregs_reg[13][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/D1} .multibit_orig_pin {cpuregs_reg[13][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/D2} .multibit_orig_pin {cpuregs_reg[13][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/D3} .multibit_orig_pin {cpuregs_reg[13][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/D4} .multibit_orig_pin {cpuregs_reg[13][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q1} .original_name {cpuregs[13][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q1} .multibit_orig_pin {cpuregs_reg[13][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q2} .original_name {cpuregs[13][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q2} .multibit_orig_pin {cpuregs_reg[13][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q3} .original_name {cpuregs[13][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q3} .multibit_orig_pin {cpuregs_reg[13][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q4} .original_name {cpuregs[13][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q4} .multibit_orig_pin {cpuregs_reg[13][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q1N} .original_name {cpuregs[13][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q2N} .original_name {cpuregs[13][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q3N} .original_name {cpuregs[13][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q4N} .original_name {cpuregs[13][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][24]_MB_cpuregs_reg[13][25]_MB_cpuregs_reg[13][26]_MB_cpuregs_reg[13][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .original_name {{cpuregs[13][28]} {cpuregs[13][29]} {cpuregs[13][30]} {cpuregs[13][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .single_bit_orig_name {cpuregs[13][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .org_names_for_split {{cpuregs_reg[13][28]} {cpuregs_reg[13][29]} {cpuregs_reg[13][30]} {cpuregs_reg[13][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[13][28]} {picorv32.cpuregs[13][29]} {picorv32.cpuregs[13][30]} {picorv32.cpuregs[13][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/CK} .multibit_orig_pin {cpuregs_reg[13][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/D1} .multibit_orig_pin {cpuregs_reg[13][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/D2} .multibit_orig_pin {cpuregs_reg[13][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/D3} .multibit_orig_pin {cpuregs_reg[13][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/D4} .multibit_orig_pin {cpuregs_reg[13][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q1} .original_name {cpuregs[13][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q1} .multibit_orig_pin {cpuregs_reg[13][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q2} .original_name {cpuregs[13][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q2} .multibit_orig_pin {cpuregs_reg[13][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q3} .original_name {cpuregs[13][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q3} .multibit_orig_pin {cpuregs_reg[13][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q4} .original_name {cpuregs[13][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q4} .multibit_orig_pin {cpuregs_reg[13][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q1N} .original_name {cpuregs[13][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q2N} .original_name {cpuregs[13][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q3N} .original_name {cpuregs[13][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q4N} .original_name {cpuregs[13][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[13][28]_MB_cpuregs_reg[13][29]_MB_cpuregs_reg[13][30]_MB_cpuregs_reg[13][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .original_name {{cpuregs[14][0]} {cpuregs[14][1]} {cpuregs[14][2]} {cpuregs[14][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .single_bit_orig_name {cpuregs[14][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .org_names_for_split {{cpuregs_reg[14][0]} {cpuregs_reg[14][1]} {cpuregs_reg[14][2]} {cpuregs_reg[14][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[14][0]} {picorv32.cpuregs[14][1]} {picorv32.cpuregs[14][2]} {picorv32.cpuregs[14][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/CK} .multibit_orig_pin {cpuregs_reg[14][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/D1} .multibit_orig_pin {cpuregs_reg[14][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/D2} .multibit_orig_pin {cpuregs_reg[14][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/D3} .multibit_orig_pin {cpuregs_reg[14][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/D4} .multibit_orig_pin {cpuregs_reg[14][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q1} .original_name {cpuregs[14][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q1} .multibit_orig_pin {cpuregs_reg[14][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q2} .original_name {cpuregs[14][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q2} .multibit_orig_pin {cpuregs_reg[14][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q3} .original_name {cpuregs[14][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q3} .multibit_orig_pin {cpuregs_reg[14][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q4} .original_name {cpuregs[14][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q4} .multibit_orig_pin {cpuregs_reg[14][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q1N} .original_name {cpuregs[14][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q2N} .original_name {cpuregs[14][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q3N} .original_name {cpuregs[14][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q4N} .original_name {cpuregs[14][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][0]_MB_cpuregs_reg[14][1]_MB_cpuregs_reg[14][2]_MB_cpuregs_reg[14][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .original_name {{cpuregs[14][4]} {cpuregs[14][5]} {cpuregs[14][6]} {cpuregs[14][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .single_bit_orig_name {cpuregs[14][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .org_names_for_split {{cpuregs_reg[14][4]} {cpuregs_reg[14][5]} {cpuregs_reg[14][6]} {cpuregs_reg[14][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[14][4]} {picorv32.cpuregs[14][5]} {picorv32.cpuregs[14][6]} {picorv32.cpuregs[14][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/CK} .multibit_orig_pin {cpuregs_reg[14][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/D1} .multibit_orig_pin {cpuregs_reg[14][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/D2} .multibit_orig_pin {cpuregs_reg[14][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/D3} .multibit_orig_pin {cpuregs_reg[14][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/D4} .multibit_orig_pin {cpuregs_reg[14][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q1} .original_name {cpuregs[14][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q1} .multibit_orig_pin {cpuregs_reg[14][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q2} .original_name {cpuregs[14][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q2} .multibit_orig_pin {cpuregs_reg[14][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q3} .original_name {cpuregs[14][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q3} .multibit_orig_pin {cpuregs_reg[14][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q4} .original_name {cpuregs[14][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q4} .multibit_orig_pin {cpuregs_reg[14][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q1N} .original_name {cpuregs[14][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q2N} .original_name {cpuregs[14][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q3N} .original_name {cpuregs[14][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q4N} .original_name {cpuregs[14][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][4]_MB_cpuregs_reg[14][5]_MB_cpuregs_reg[14][6]_MB_cpuregs_reg[14][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .original_name {{cpuregs[14][8]} {cpuregs[14][9]} {cpuregs[14][10]} {cpuregs[14][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .single_bit_orig_name {cpuregs[14][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .org_names_for_split {{cpuregs_reg[14][8]} {cpuregs_reg[14][9]} {cpuregs_reg[14][10]} {cpuregs_reg[14][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[14][8]} {picorv32.cpuregs[14][9]} {picorv32.cpuregs[14][10]} {picorv32.cpuregs[14][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/CK} .multibit_orig_pin {cpuregs_reg[14][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/D1} .multibit_orig_pin {cpuregs_reg[14][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/D2} .multibit_orig_pin {cpuregs_reg[14][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/D3} .multibit_orig_pin {cpuregs_reg[14][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/D4} .multibit_orig_pin {cpuregs_reg[14][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q1} .original_name {cpuregs[14][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q1} .multibit_orig_pin {cpuregs_reg[14][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q2} .original_name {cpuregs[14][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q2} .multibit_orig_pin {cpuregs_reg[14][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q3} .original_name {cpuregs[14][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q3} .multibit_orig_pin {cpuregs_reg[14][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q4} .original_name {cpuregs[14][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q4} .multibit_orig_pin {cpuregs_reg[14][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q1N} .original_name {cpuregs[14][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q2N} .original_name {cpuregs[14][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q3N} .original_name {cpuregs[14][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q4N} .original_name {cpuregs[14][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][8]_MB_cpuregs_reg[14][9]_MB_cpuregs_reg[14][10]_MB_cpuregs_reg[14][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .original_name {{cpuregs[14][12]} {cpuregs[14][13]} {cpuregs[14][14]} {cpuregs[14][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .single_bit_orig_name {cpuregs[14][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .org_names_for_split {{cpuregs_reg[14][12]} {cpuregs_reg[14][13]} {cpuregs_reg[14][14]} {cpuregs_reg[14][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[14][12]} {picorv32.cpuregs[14][13]} {picorv32.cpuregs[14][14]} {picorv32.cpuregs[14][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/CK} .multibit_orig_pin {cpuregs_reg[14][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/D1} .multibit_orig_pin {cpuregs_reg[14][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/D2} .multibit_orig_pin {cpuregs_reg[14][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/D3} .multibit_orig_pin {cpuregs_reg[14][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/D4} .multibit_orig_pin {cpuregs_reg[14][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q1} .original_name {cpuregs[14][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q1} .multibit_orig_pin {cpuregs_reg[14][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q2} .original_name {cpuregs[14][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q2} .multibit_orig_pin {cpuregs_reg[14][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q3} .original_name {cpuregs[14][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q3} .multibit_orig_pin {cpuregs_reg[14][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q4} .original_name {cpuregs[14][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q4} .multibit_orig_pin {cpuregs_reg[14][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q1N} .original_name {cpuregs[14][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q2N} .original_name {cpuregs[14][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q3N} .original_name {cpuregs[14][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q4N} .original_name {cpuregs[14][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][12]_MB_cpuregs_reg[14][13]_MB_cpuregs_reg[14][14]_MB_cpuregs_reg[14][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .original_name {{cpuregs[14][16]} {cpuregs[14][17]} {cpuregs[14][18]} {cpuregs[14][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .single_bit_orig_name {cpuregs[14][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .org_names_for_split {{cpuregs_reg[14][16]} {cpuregs_reg[14][17]} {cpuregs_reg[14][18]} {cpuregs_reg[14][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[14][16]} {picorv32.cpuregs[14][17]} {picorv32.cpuregs[14][18]} {picorv32.cpuregs[14][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/CK} .multibit_orig_pin {cpuregs_reg[14][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/D1} .multibit_orig_pin {cpuregs_reg[14][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/D2} .multibit_orig_pin {cpuregs_reg[14][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/D3} .multibit_orig_pin {cpuregs_reg[14][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/D4} .multibit_orig_pin {cpuregs_reg[14][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q1} .original_name {cpuregs[14][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q1} .multibit_orig_pin {cpuregs_reg[14][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q2} .original_name {cpuregs[14][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q2} .multibit_orig_pin {cpuregs_reg[14][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q3} .original_name {cpuregs[14][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q3} .multibit_orig_pin {cpuregs_reg[14][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q4} .original_name {cpuregs[14][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q4} .multibit_orig_pin {cpuregs_reg[14][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q1N} .original_name {cpuregs[14][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q2N} .original_name {cpuregs[14][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q3N} .original_name {cpuregs[14][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q4N} .original_name {cpuregs[14][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][16]_MB_cpuregs_reg[14][17]_MB_cpuregs_reg[14][18]_MB_cpuregs_reg[14][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .original_name {{cpuregs[14][20]} {cpuregs[14][21]} {cpuregs[14][22]} {cpuregs[14][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .single_bit_orig_name {cpuregs[14][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .org_names_for_split {{cpuregs_reg[14][20]} {cpuregs_reg[14][21]} {cpuregs_reg[14][22]} {cpuregs_reg[14][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[14][20]} {picorv32.cpuregs[14][21]} {picorv32.cpuregs[14][22]} {picorv32.cpuregs[14][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/CK} .multibit_orig_pin {cpuregs_reg[14][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/D1} .multibit_orig_pin {cpuregs_reg[14][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/D2} .multibit_orig_pin {cpuregs_reg[14][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/D3} .multibit_orig_pin {cpuregs_reg[14][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/D4} .multibit_orig_pin {cpuregs_reg[14][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q1} .original_name {cpuregs[14][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q1} .multibit_orig_pin {cpuregs_reg[14][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q2} .original_name {cpuregs[14][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q2} .multibit_orig_pin {cpuregs_reg[14][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q3} .original_name {cpuregs[14][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q3} .multibit_orig_pin {cpuregs_reg[14][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q4} .original_name {cpuregs[14][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q4} .multibit_orig_pin {cpuregs_reg[14][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q1N} .original_name {cpuregs[14][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q2N} .original_name {cpuregs[14][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q3N} .original_name {cpuregs[14][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q4N} .original_name {cpuregs[14][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][20]_MB_cpuregs_reg[14][21]_MB_cpuregs_reg[14][22]_MB_cpuregs_reg[14][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .original_name {{cpuregs[14][24]} {cpuregs[14][25]} {cpuregs[14][26]} {cpuregs[14][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .single_bit_orig_name {cpuregs[14][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .org_names_for_split {{cpuregs_reg[14][24]} {cpuregs_reg[14][25]} {cpuregs_reg[14][26]} {cpuregs_reg[14][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[14][24]} {picorv32.cpuregs[14][25]} {picorv32.cpuregs[14][26]} {picorv32.cpuregs[14][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/CK} .multibit_orig_pin {cpuregs_reg[14][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/D1} .multibit_orig_pin {cpuregs_reg[14][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/D2} .multibit_orig_pin {cpuregs_reg[14][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/D3} .multibit_orig_pin {cpuregs_reg[14][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/D4} .multibit_orig_pin {cpuregs_reg[14][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q1} .original_name {cpuregs[14][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q1} .multibit_orig_pin {cpuregs_reg[14][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q2} .original_name {cpuregs[14][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q2} .multibit_orig_pin {cpuregs_reg[14][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q3} .original_name {cpuregs[14][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q3} .multibit_orig_pin {cpuregs_reg[14][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q4} .original_name {cpuregs[14][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q4} .multibit_orig_pin {cpuregs_reg[14][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q1N} .original_name {cpuregs[14][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q2N} .original_name {cpuregs[14][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q3N} .original_name {cpuregs[14][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q4N} .original_name {cpuregs[14][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][24]_MB_cpuregs_reg[14][25]_MB_cpuregs_reg[14][26]_MB_cpuregs_reg[14][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .original_name {{cpuregs[14][28]} {cpuregs[14][29]} {cpuregs[14][30]} {cpuregs[14][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .single_bit_orig_name {cpuregs[14][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .org_names_for_split {{cpuregs_reg[14][28]} {cpuregs_reg[14][29]} {cpuregs_reg[14][30]} {cpuregs_reg[14][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[14][28]} {picorv32.cpuregs[14][29]} {picorv32.cpuregs[14][30]} {picorv32.cpuregs[14][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/CK} .multibit_orig_pin {cpuregs_reg[14][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/D1} .multibit_orig_pin {cpuregs_reg[14][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/D2} .multibit_orig_pin {cpuregs_reg[14][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/D3} .multibit_orig_pin {cpuregs_reg[14][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/D4} .multibit_orig_pin {cpuregs_reg[14][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q1} .original_name {cpuregs[14][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q1} .multibit_orig_pin {cpuregs_reg[14][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q2} .original_name {cpuregs[14][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q2} .multibit_orig_pin {cpuregs_reg[14][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q3} .original_name {cpuregs[14][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q3} .multibit_orig_pin {cpuregs_reg[14][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q4} .original_name {cpuregs[14][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q4} .multibit_orig_pin {cpuregs_reg[14][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q1N} .original_name {cpuregs[14][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q2N} .original_name {cpuregs[14][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q3N} .original_name {cpuregs[14][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q4N} .original_name {cpuregs[14][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[14][28]_MB_cpuregs_reg[14][29]_MB_cpuregs_reg[14][30]_MB_cpuregs_reg[14][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .original_name {{cpuregs[15][0]} {cpuregs[15][1]} {cpuregs[15][2]} {cpuregs[15][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .single_bit_orig_name {cpuregs[15][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .org_names_for_split {{cpuregs_reg[15][0]} {cpuregs_reg[15][1]} {cpuregs_reg[15][2]} {cpuregs_reg[15][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[15][0]} {picorv32.cpuregs[15][1]} {picorv32.cpuregs[15][2]} {picorv32.cpuregs[15][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/CK} .multibit_orig_pin {cpuregs_reg[15][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/D1} .multibit_orig_pin {cpuregs_reg[15][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/D2} .multibit_orig_pin {cpuregs_reg[15][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/D3} .multibit_orig_pin {cpuregs_reg[15][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/D4} .multibit_orig_pin {cpuregs_reg[15][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q1} .original_name {cpuregs[15][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q1} .multibit_orig_pin {cpuregs_reg[15][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q2} .original_name {cpuregs[15][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q2} .multibit_orig_pin {cpuregs_reg[15][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q3} .original_name {cpuregs[15][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q3} .multibit_orig_pin {cpuregs_reg[15][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q4} .original_name {cpuregs[15][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q4} .multibit_orig_pin {cpuregs_reg[15][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q1N} .original_name {cpuregs[15][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q2N} .original_name {cpuregs[15][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q3N} .original_name {cpuregs[15][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q4N} .original_name {cpuregs[15][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][0]_MB_cpuregs_reg[15][1]_MB_cpuregs_reg[15][2]_MB_cpuregs_reg[15][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .original_name {{cpuregs[15][4]} {cpuregs[15][5]} {cpuregs[15][6]} {cpuregs[15][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .single_bit_orig_name {cpuregs[15][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .org_names_for_split {{cpuregs_reg[15][4]} {cpuregs_reg[15][5]} {cpuregs_reg[15][6]} {cpuregs_reg[15][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[15][4]} {picorv32.cpuregs[15][5]} {picorv32.cpuregs[15][6]} {picorv32.cpuregs[15][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/CK} .multibit_orig_pin {cpuregs_reg[15][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/D1} .multibit_orig_pin {cpuregs_reg[15][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/D2} .multibit_orig_pin {cpuregs_reg[15][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/D3} .multibit_orig_pin {cpuregs_reg[15][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/D4} .multibit_orig_pin {cpuregs_reg[15][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q1} .original_name {cpuregs[15][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q1} .multibit_orig_pin {cpuregs_reg[15][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q2} .original_name {cpuregs[15][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q2} .multibit_orig_pin {cpuregs_reg[15][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q3} .original_name {cpuregs[15][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q3} .multibit_orig_pin {cpuregs_reg[15][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q4} .original_name {cpuregs[15][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q4} .multibit_orig_pin {cpuregs_reg[15][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q1N} .original_name {cpuregs[15][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q2N} .original_name {cpuregs[15][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q3N} .original_name {cpuregs[15][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q4N} .original_name {cpuregs[15][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][4]_MB_cpuregs_reg[15][5]_MB_cpuregs_reg[15][6]_MB_cpuregs_reg[15][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .original_name {{cpuregs[15][8]} {cpuregs[15][9]} {cpuregs[15][10]} {cpuregs[15][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .single_bit_orig_name {cpuregs[15][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .org_names_for_split {{cpuregs_reg[15][8]} {cpuregs_reg[15][9]} {cpuregs_reg[15][10]} {cpuregs_reg[15][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[15][8]} {picorv32.cpuregs[15][9]} {picorv32.cpuregs[15][10]} {picorv32.cpuregs[15][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/CK} .multibit_orig_pin {cpuregs_reg[15][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/D1} .multibit_orig_pin {cpuregs_reg[15][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/D2} .multibit_orig_pin {cpuregs_reg[15][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/D3} .multibit_orig_pin {cpuregs_reg[15][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/D4} .multibit_orig_pin {cpuregs_reg[15][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q1} .original_name {cpuregs[15][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q1} .multibit_orig_pin {cpuregs_reg[15][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q2} .original_name {cpuregs[15][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q2} .multibit_orig_pin {cpuregs_reg[15][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q3} .original_name {cpuregs[15][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q3} .multibit_orig_pin {cpuregs_reg[15][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q4} .original_name {cpuregs[15][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q4} .multibit_orig_pin {cpuregs_reg[15][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q1N} .original_name {cpuregs[15][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q2N} .original_name {cpuregs[15][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q3N} .original_name {cpuregs[15][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q4N} .original_name {cpuregs[15][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][8]_MB_cpuregs_reg[15][9]_MB_cpuregs_reg[15][10]_MB_cpuregs_reg[15][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .original_name {{cpuregs[15][12]} {cpuregs[15][13]} {cpuregs[15][14]} {cpuregs[15][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .single_bit_orig_name {cpuregs[15][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .org_names_for_split {{cpuregs_reg[15][12]} {cpuregs_reg[15][13]} {cpuregs_reg[15][14]} {cpuregs_reg[15][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[15][12]} {picorv32.cpuregs[15][13]} {picorv32.cpuregs[15][14]} {picorv32.cpuregs[15][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/CK} .multibit_orig_pin {cpuregs_reg[15][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/D1} .multibit_orig_pin {cpuregs_reg[15][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/D2} .multibit_orig_pin {cpuregs_reg[15][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/D3} .multibit_orig_pin {cpuregs_reg[15][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/D4} .multibit_orig_pin {cpuregs_reg[15][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q1} .original_name {cpuregs[15][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q1} .multibit_orig_pin {cpuregs_reg[15][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q2} .original_name {cpuregs[15][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q2} .multibit_orig_pin {cpuregs_reg[15][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q3} .original_name {cpuregs[15][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q3} .multibit_orig_pin {cpuregs_reg[15][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q4} .original_name {cpuregs[15][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q4} .multibit_orig_pin {cpuregs_reg[15][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q1N} .original_name {cpuregs[15][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q2N} .original_name {cpuregs[15][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q3N} .original_name {cpuregs[15][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q4N} .original_name {cpuregs[15][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][12]_MB_cpuregs_reg[15][13]_MB_cpuregs_reg[15][14]_MB_cpuregs_reg[15][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .original_name {{cpuregs[15][16]} {cpuregs[15][17]} {cpuregs[15][18]} {cpuregs[15][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .single_bit_orig_name {cpuregs[15][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .org_names_for_split {{cpuregs_reg[15][16]} {cpuregs_reg[15][17]} {cpuregs_reg[15][18]} {cpuregs_reg[15][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[15][16]} {picorv32.cpuregs[15][17]} {picorv32.cpuregs[15][18]} {picorv32.cpuregs[15][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/CK} .multibit_orig_pin {cpuregs_reg[15][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/D1} .multibit_orig_pin {cpuregs_reg[15][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/D2} .multibit_orig_pin {cpuregs_reg[15][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/D3} .multibit_orig_pin {cpuregs_reg[15][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/D4} .multibit_orig_pin {cpuregs_reg[15][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q1} .original_name {cpuregs[15][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q1} .multibit_orig_pin {cpuregs_reg[15][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q2} .original_name {cpuregs[15][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q2} .multibit_orig_pin {cpuregs_reg[15][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q3} .original_name {cpuregs[15][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q3} .multibit_orig_pin {cpuregs_reg[15][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q4} .original_name {cpuregs[15][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q4} .multibit_orig_pin {cpuregs_reg[15][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q1N} .original_name {cpuregs[15][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q2N} .original_name {cpuregs[15][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q3N} .original_name {cpuregs[15][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q4N} .original_name {cpuregs[15][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][16]_MB_cpuregs_reg[15][17]_MB_cpuregs_reg[15][18]_MB_cpuregs_reg[15][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .original_name {{cpuregs[15][20]} {cpuregs[15][21]} {cpuregs[15][22]} {cpuregs[15][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .single_bit_orig_name {cpuregs[15][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .org_names_for_split {{cpuregs_reg[15][20]} {cpuregs_reg[15][21]} {cpuregs_reg[15][22]} {cpuregs_reg[15][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[15][20]} {picorv32.cpuregs[15][21]} {picorv32.cpuregs[15][22]} {picorv32.cpuregs[15][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/CK} .multibit_orig_pin {cpuregs_reg[15][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/D1} .multibit_orig_pin {cpuregs_reg[15][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/D2} .multibit_orig_pin {cpuregs_reg[15][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/D3} .multibit_orig_pin {cpuregs_reg[15][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/D4} .multibit_orig_pin {cpuregs_reg[15][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q1} .original_name {cpuregs[15][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q1} .multibit_orig_pin {cpuregs_reg[15][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q2} .original_name {cpuregs[15][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q2} .multibit_orig_pin {cpuregs_reg[15][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q3} .original_name {cpuregs[15][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q3} .multibit_orig_pin {cpuregs_reg[15][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q4} .original_name {cpuregs[15][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q4} .multibit_orig_pin {cpuregs_reg[15][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q1N} .original_name {cpuregs[15][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q2N} .original_name {cpuregs[15][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q3N} .original_name {cpuregs[15][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q4N} .original_name {cpuregs[15][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][20]_MB_cpuregs_reg[15][21]_MB_cpuregs_reg[15][22]_MB_cpuregs_reg[15][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .original_name {{cpuregs[15][24]} {cpuregs[15][25]} {cpuregs[15][26]} {cpuregs[15][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .single_bit_orig_name {cpuregs[15][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .org_names_for_split {{cpuregs_reg[15][24]} {cpuregs_reg[15][25]} {cpuregs_reg[15][26]} {cpuregs_reg[15][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[15][24]} {picorv32.cpuregs[15][25]} {picorv32.cpuregs[15][26]} {picorv32.cpuregs[15][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/CK} .multibit_orig_pin {cpuregs_reg[15][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/D1} .multibit_orig_pin {cpuregs_reg[15][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/D2} .multibit_orig_pin {cpuregs_reg[15][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/D3} .multibit_orig_pin {cpuregs_reg[15][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/D4} .multibit_orig_pin {cpuregs_reg[15][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q1} .original_name {cpuregs[15][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q1} .multibit_orig_pin {cpuregs_reg[15][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q2} .original_name {cpuregs[15][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q2} .multibit_orig_pin {cpuregs_reg[15][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q3} .original_name {cpuregs[15][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q3} .multibit_orig_pin {cpuregs_reg[15][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q4} .original_name {cpuregs[15][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q4} .multibit_orig_pin {cpuregs_reg[15][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q1N} .original_name {cpuregs[15][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q2N} .original_name {cpuregs[15][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q3N} .original_name {cpuregs[15][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q4N} .original_name {cpuregs[15][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][24]_MB_cpuregs_reg[15][25]_MB_cpuregs_reg[15][26]_MB_cpuregs_reg[15][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .original_name {{cpuregs[15][28]} {cpuregs[15][29]} {cpuregs[15][30]} {cpuregs[15][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .single_bit_orig_name {cpuregs[15][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .org_names_for_split {{cpuregs_reg[15][28]} {cpuregs_reg[15][29]} {cpuregs_reg[15][30]} {cpuregs_reg[15][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[15][28]} {picorv32.cpuregs[15][29]} {picorv32.cpuregs[15][30]} {picorv32.cpuregs[15][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/CK} .multibit_orig_pin {cpuregs_reg[15][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/D1} .multibit_orig_pin {cpuregs_reg[15][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/D2} .multibit_orig_pin {cpuregs_reg[15][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/D3} .multibit_orig_pin {cpuregs_reg[15][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/D4} .multibit_orig_pin {cpuregs_reg[15][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q1} .original_name {cpuregs[15][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q1} .multibit_orig_pin {cpuregs_reg[15][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q2} .original_name {cpuregs[15][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q2} .multibit_orig_pin {cpuregs_reg[15][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q3} .original_name {cpuregs[15][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q3} .multibit_orig_pin {cpuregs_reg[15][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q4} .original_name {cpuregs[15][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q4} .multibit_orig_pin {cpuregs_reg[15][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q1N} .original_name {cpuregs[15][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q2N} .original_name {cpuregs[15][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q3N} .original_name {cpuregs[15][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q4N} .original_name {cpuregs[15][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[15][28]_MB_cpuregs_reg[15][29]_MB_cpuregs_reg[15][30]_MB_cpuregs_reg[15][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .original_name {{cpuregs[16][0]} {cpuregs[16][1]} {cpuregs[16][2]} {cpuregs[16][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .single_bit_orig_name {cpuregs[16][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .org_names_for_split {{cpuregs_reg[16][0]} {cpuregs_reg[16][1]} {cpuregs_reg[16][2]} {cpuregs_reg[16][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[16][0]} {picorv32.cpuregs[16][1]} {picorv32.cpuregs[16][2]} {picorv32.cpuregs[16][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/CK} .multibit_orig_pin {cpuregs_reg[16][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/D1} .multibit_orig_pin {cpuregs_reg[16][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/D2} .multibit_orig_pin {cpuregs_reg[16][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/D3} .multibit_orig_pin {cpuregs_reg[16][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/D4} .multibit_orig_pin {cpuregs_reg[16][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q1} .original_name {cpuregs[16][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q1} .multibit_orig_pin {cpuregs_reg[16][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q2} .original_name {cpuregs[16][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q2} .multibit_orig_pin {cpuregs_reg[16][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q3} .original_name {cpuregs[16][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q3} .multibit_orig_pin {cpuregs_reg[16][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q4} .original_name {cpuregs[16][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q4} .multibit_orig_pin {cpuregs_reg[16][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q1N} .original_name {cpuregs[16][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q2N} .original_name {cpuregs[16][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q3N} .original_name {cpuregs[16][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q4N} .original_name {cpuregs[16][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][0]_MB_cpuregs_reg[16][1]_MB_cpuregs_reg[16][2]_MB_cpuregs_reg[16][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .original_name {{cpuregs[16][4]} {cpuregs[16][5]} {cpuregs[16][6]} {cpuregs[16][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .single_bit_orig_name {cpuregs[16][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .org_names_for_split {{cpuregs_reg[16][4]} {cpuregs_reg[16][5]} {cpuregs_reg[16][6]} {cpuregs_reg[16][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[16][4]} {picorv32.cpuregs[16][5]} {picorv32.cpuregs[16][6]} {picorv32.cpuregs[16][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/CK} .multibit_orig_pin {cpuregs_reg[16][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/D1} .multibit_orig_pin {cpuregs_reg[16][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/D2} .multibit_orig_pin {cpuregs_reg[16][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/D3} .multibit_orig_pin {cpuregs_reg[16][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/D4} .multibit_orig_pin {cpuregs_reg[16][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q1} .original_name {cpuregs[16][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q1} .multibit_orig_pin {cpuregs_reg[16][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q2} .original_name {cpuregs[16][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q2} .multibit_orig_pin {cpuregs_reg[16][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q3} .original_name {cpuregs[16][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q3} .multibit_orig_pin {cpuregs_reg[16][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q4} .original_name {cpuregs[16][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q4} .multibit_orig_pin {cpuregs_reg[16][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q1N} .original_name {cpuregs[16][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q2N} .original_name {cpuregs[16][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q3N} .original_name {cpuregs[16][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q4N} .original_name {cpuregs[16][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][4]_MB_cpuregs_reg[16][5]_MB_cpuregs_reg[16][6]_MB_cpuregs_reg[16][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .original_name {{cpuregs[16][8]} {cpuregs[16][9]} {cpuregs[16][10]} {cpuregs[16][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .single_bit_orig_name {cpuregs[16][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .org_names_for_split {{cpuregs_reg[16][8]} {cpuregs_reg[16][9]} {cpuregs_reg[16][10]} {cpuregs_reg[16][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[16][8]} {picorv32.cpuregs[16][9]} {picorv32.cpuregs[16][10]} {picorv32.cpuregs[16][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/CK} .multibit_orig_pin {cpuregs_reg[16][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/D1} .multibit_orig_pin {cpuregs_reg[16][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/D2} .multibit_orig_pin {cpuregs_reg[16][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/D3} .multibit_orig_pin {cpuregs_reg[16][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/D4} .multibit_orig_pin {cpuregs_reg[16][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q1} .original_name {cpuregs[16][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q1} .multibit_orig_pin {cpuregs_reg[16][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q2} .original_name {cpuregs[16][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q2} .multibit_orig_pin {cpuregs_reg[16][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q3} .original_name {cpuregs[16][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q3} .multibit_orig_pin {cpuregs_reg[16][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q4} .original_name {cpuregs[16][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q4} .multibit_orig_pin {cpuregs_reg[16][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q1N} .original_name {cpuregs[16][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q2N} .original_name {cpuregs[16][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q3N} .original_name {cpuregs[16][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q4N} .original_name {cpuregs[16][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][8]_MB_cpuregs_reg[16][9]_MB_cpuregs_reg[16][10]_MB_cpuregs_reg[16][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .original_name {{cpuregs[16][12]} {cpuregs[16][13]} {cpuregs[16][14]} {cpuregs[16][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .single_bit_orig_name {cpuregs[16][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .org_names_for_split {{cpuregs_reg[16][12]} {cpuregs_reg[16][13]} {cpuregs_reg[16][14]} {cpuregs_reg[16][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[16][12]} {picorv32.cpuregs[16][13]} {picorv32.cpuregs[16][14]} {picorv32.cpuregs[16][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/CK} .multibit_orig_pin {cpuregs_reg[16][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/D1} .multibit_orig_pin {cpuregs_reg[16][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/D2} .multibit_orig_pin {cpuregs_reg[16][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/D3} .multibit_orig_pin {cpuregs_reg[16][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/D4} .multibit_orig_pin {cpuregs_reg[16][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q1} .original_name {cpuregs[16][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q1} .multibit_orig_pin {cpuregs_reg[16][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q2} .original_name {cpuregs[16][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q2} .multibit_orig_pin {cpuregs_reg[16][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q3} .original_name {cpuregs[16][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q3} .multibit_orig_pin {cpuregs_reg[16][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q4} .original_name {cpuregs[16][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q4} .multibit_orig_pin {cpuregs_reg[16][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q1N} .original_name {cpuregs[16][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q2N} .original_name {cpuregs[16][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q3N} .original_name {cpuregs[16][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q4N} .original_name {cpuregs[16][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][12]_MB_cpuregs_reg[16][13]_MB_cpuregs_reg[16][14]_MB_cpuregs_reg[16][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .original_name {{cpuregs[16][16]} {cpuregs[16][17]} {cpuregs[16][18]} {cpuregs[16][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .single_bit_orig_name {cpuregs[16][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .org_names_for_split {{cpuregs_reg[16][16]} {cpuregs_reg[16][17]} {cpuregs_reg[16][18]} {cpuregs_reg[16][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[16][16]} {picorv32.cpuregs[16][17]} {picorv32.cpuregs[16][18]} {picorv32.cpuregs[16][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/CK} .multibit_orig_pin {cpuregs_reg[16][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/D1} .multibit_orig_pin {cpuregs_reg[16][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/D2} .multibit_orig_pin {cpuregs_reg[16][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/D3} .multibit_orig_pin {cpuregs_reg[16][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/D4} .multibit_orig_pin {cpuregs_reg[16][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q1} .original_name {cpuregs[16][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q1} .multibit_orig_pin {cpuregs_reg[16][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q2} .original_name {cpuregs[16][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q2} .multibit_orig_pin {cpuregs_reg[16][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q3} .original_name {cpuregs[16][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q3} .multibit_orig_pin {cpuregs_reg[16][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q4} .original_name {cpuregs[16][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q4} .multibit_orig_pin {cpuregs_reg[16][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q1N} .original_name {cpuregs[16][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q2N} .original_name {cpuregs[16][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q3N} .original_name {cpuregs[16][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q4N} .original_name {cpuregs[16][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][16]_MB_cpuregs_reg[16][17]_MB_cpuregs_reg[16][18]_MB_cpuregs_reg[16][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .original_name {{cpuregs[16][20]} {cpuregs[16][21]} {cpuregs[16][22]} {cpuregs[16][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .single_bit_orig_name {cpuregs[16][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .org_names_for_split {{cpuregs_reg[16][20]} {cpuregs_reg[16][21]} {cpuregs_reg[16][22]} {cpuregs_reg[16][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[16][20]} {picorv32.cpuregs[16][21]} {picorv32.cpuregs[16][22]} {picorv32.cpuregs[16][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/CK} .multibit_orig_pin {cpuregs_reg[16][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/D1} .multibit_orig_pin {cpuregs_reg[16][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/D2} .multibit_orig_pin {cpuregs_reg[16][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/D3} .multibit_orig_pin {cpuregs_reg[16][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/D4} .multibit_orig_pin {cpuregs_reg[16][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q1} .original_name {cpuregs[16][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q1} .multibit_orig_pin {cpuregs_reg[16][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q2} .original_name {cpuregs[16][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q2} .multibit_orig_pin {cpuregs_reg[16][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q3} .original_name {cpuregs[16][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q3} .multibit_orig_pin {cpuregs_reg[16][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q4} .original_name {cpuregs[16][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q4} .multibit_orig_pin {cpuregs_reg[16][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q1N} .original_name {cpuregs[16][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q2N} .original_name {cpuregs[16][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q3N} .original_name {cpuregs[16][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q4N} .original_name {cpuregs[16][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][20]_MB_cpuregs_reg[16][21]_MB_cpuregs_reg[16][22]_MB_cpuregs_reg[16][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .original_name {{cpuregs[16][24]} {cpuregs[16][25]} {cpuregs[16][26]} {cpuregs[16][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .single_bit_orig_name {cpuregs[16][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .org_names_for_split {{cpuregs_reg[16][24]} {cpuregs_reg[16][25]} {cpuregs_reg[16][26]} {cpuregs_reg[16][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[16][24]} {picorv32.cpuregs[16][25]} {picorv32.cpuregs[16][26]} {picorv32.cpuregs[16][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/CK} .multibit_orig_pin {cpuregs_reg[16][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/D1} .multibit_orig_pin {cpuregs_reg[16][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/D2} .multibit_orig_pin {cpuregs_reg[16][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/D3} .multibit_orig_pin {cpuregs_reg[16][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/D4} .multibit_orig_pin {cpuregs_reg[16][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q1} .original_name {cpuregs[16][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q1} .multibit_orig_pin {cpuregs_reg[16][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q2} .original_name {cpuregs[16][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q2} .multibit_orig_pin {cpuregs_reg[16][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q3} .original_name {cpuregs[16][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q3} .multibit_orig_pin {cpuregs_reg[16][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q4} .original_name {cpuregs[16][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q4} .multibit_orig_pin {cpuregs_reg[16][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q1N} .original_name {cpuregs[16][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q2N} .original_name {cpuregs[16][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q3N} .original_name {cpuregs[16][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q4N} .original_name {cpuregs[16][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][24]_MB_cpuregs_reg[16][25]_MB_cpuregs_reg[16][26]_MB_cpuregs_reg[16][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .original_name {{cpuregs[16][28]} {cpuregs[16][29]} {cpuregs[16][30]} {cpuregs[16][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .single_bit_orig_name {cpuregs[16][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .org_names_for_split {{cpuregs_reg[16][28]} {cpuregs_reg[16][29]} {cpuregs_reg[16][30]} {cpuregs_reg[16][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[16][28]} {picorv32.cpuregs[16][29]} {picorv32.cpuregs[16][30]} {picorv32.cpuregs[16][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/CK} .multibit_orig_pin {cpuregs_reg[16][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/D1} .multibit_orig_pin {cpuregs_reg[16][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/D2} .multibit_orig_pin {cpuregs_reg[16][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/D3} .multibit_orig_pin {cpuregs_reg[16][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/D4} .multibit_orig_pin {cpuregs_reg[16][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q1} .original_name {cpuregs[16][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q1} .multibit_orig_pin {cpuregs_reg[16][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q2} .original_name {cpuregs[16][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q2} .multibit_orig_pin {cpuregs_reg[16][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q3} .original_name {cpuregs[16][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q3} .multibit_orig_pin {cpuregs_reg[16][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q4} .original_name {cpuregs[16][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q4} .multibit_orig_pin {cpuregs_reg[16][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q1N} .original_name {cpuregs[16][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q2N} .original_name {cpuregs[16][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q3N} .original_name {cpuregs[16][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q4N} .original_name {cpuregs[16][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[16][28]_MB_cpuregs_reg[16][29]_MB_cpuregs_reg[16][30]_MB_cpuregs_reg[16][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .original_name {{cpuregs[17][0]} {cpuregs[17][1]} {cpuregs[17][2]} {cpuregs[17][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .single_bit_orig_name {cpuregs[17][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .org_names_for_split {{cpuregs_reg[17][0]} {cpuregs_reg[17][1]} {cpuregs_reg[17][2]} {cpuregs_reg[17][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[17][0]} {picorv32.cpuregs[17][1]} {picorv32.cpuregs[17][2]} {picorv32.cpuregs[17][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/CK} .multibit_orig_pin {cpuregs_reg[17][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/D1} .multibit_orig_pin {cpuregs_reg[17][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/D2} .multibit_orig_pin {cpuregs_reg[17][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/D3} .multibit_orig_pin {cpuregs_reg[17][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/D4} .multibit_orig_pin {cpuregs_reg[17][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q1} .original_name {cpuregs[17][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q1} .multibit_orig_pin {cpuregs_reg[17][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q2} .original_name {cpuregs[17][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q2} .multibit_orig_pin {cpuregs_reg[17][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q3} .original_name {cpuregs[17][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q3} .multibit_orig_pin {cpuregs_reg[17][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q4} .original_name {cpuregs[17][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q4} .multibit_orig_pin {cpuregs_reg[17][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q1N} .original_name {cpuregs[17][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q2N} .original_name {cpuregs[17][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q3N} .original_name {cpuregs[17][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q4N} .original_name {cpuregs[17][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][0]_MB_cpuregs_reg[17][1]_MB_cpuregs_reg[17][2]_MB_cpuregs_reg[17][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .original_name {{cpuregs[17][4]} {cpuregs[17][5]} {cpuregs[17][6]} {cpuregs[17][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .single_bit_orig_name {cpuregs[17][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .org_names_for_split {{cpuregs_reg[17][4]} {cpuregs_reg[17][5]} {cpuregs_reg[17][6]} {cpuregs_reg[17][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[17][4]} {picorv32.cpuregs[17][5]} {picorv32.cpuregs[17][6]} {picorv32.cpuregs[17][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/CK} .multibit_orig_pin {cpuregs_reg[17][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/D1} .multibit_orig_pin {cpuregs_reg[17][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/D2} .multibit_orig_pin {cpuregs_reg[17][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/D3} .multibit_orig_pin {cpuregs_reg[17][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/D4} .multibit_orig_pin {cpuregs_reg[17][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q1} .original_name {cpuregs[17][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q1} .multibit_orig_pin {cpuregs_reg[17][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q2} .original_name {cpuregs[17][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q2} .multibit_orig_pin {cpuregs_reg[17][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q3} .original_name {cpuregs[17][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q3} .multibit_orig_pin {cpuregs_reg[17][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q4} .original_name {cpuregs[17][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q4} .multibit_orig_pin {cpuregs_reg[17][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q1N} .original_name {cpuregs[17][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q2N} .original_name {cpuregs[17][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q3N} .original_name {cpuregs[17][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q4N} .original_name {cpuregs[17][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][4]_MB_cpuregs_reg[17][5]_MB_cpuregs_reg[17][6]_MB_cpuregs_reg[17][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .original_name {{cpuregs[17][8]} {cpuregs[17][9]} {cpuregs[17][10]} {cpuregs[17][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .single_bit_orig_name {cpuregs[17][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .org_names_for_split {{cpuregs_reg[17][8]} {cpuregs_reg[17][9]} {cpuregs_reg[17][10]} {cpuregs_reg[17][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[17][8]} {picorv32.cpuregs[17][9]} {picorv32.cpuregs[17][10]} {picorv32.cpuregs[17][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/CK} .multibit_orig_pin {cpuregs_reg[17][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/D1} .multibit_orig_pin {cpuregs_reg[17][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/D2} .multibit_orig_pin {cpuregs_reg[17][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/D3} .multibit_orig_pin {cpuregs_reg[17][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/D4} .multibit_orig_pin {cpuregs_reg[17][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q1} .original_name {cpuregs[17][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q1} .multibit_orig_pin {cpuregs_reg[17][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q2} .original_name {cpuregs[17][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q2} .multibit_orig_pin {cpuregs_reg[17][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q3} .original_name {cpuregs[17][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q3} .multibit_orig_pin {cpuregs_reg[17][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q4} .original_name {cpuregs[17][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q4} .multibit_orig_pin {cpuregs_reg[17][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q1N} .original_name {cpuregs[17][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q2N} .original_name {cpuregs[17][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q3N} .original_name {cpuregs[17][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q4N} .original_name {cpuregs[17][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][8]_MB_cpuregs_reg[17][9]_MB_cpuregs_reg[17][10]_MB_cpuregs_reg[17][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .original_name {{cpuregs[17][12]} {cpuregs[17][13]} {cpuregs[17][14]} {cpuregs[17][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .single_bit_orig_name {cpuregs[17][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .org_names_for_split {{cpuregs_reg[17][12]} {cpuregs_reg[17][13]} {cpuregs_reg[17][14]} {cpuregs_reg[17][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[17][12]} {picorv32.cpuregs[17][13]} {picorv32.cpuregs[17][14]} {picorv32.cpuregs[17][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/CK} .multibit_orig_pin {cpuregs_reg[17][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/D1} .multibit_orig_pin {cpuregs_reg[17][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/D2} .multibit_orig_pin {cpuregs_reg[17][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/D3} .multibit_orig_pin {cpuregs_reg[17][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/D4} .multibit_orig_pin {cpuregs_reg[17][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q1} .original_name {cpuregs[17][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q1} .multibit_orig_pin {cpuregs_reg[17][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q2} .original_name {cpuregs[17][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q2} .multibit_orig_pin {cpuregs_reg[17][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q3} .original_name {cpuregs[17][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q3} .multibit_orig_pin {cpuregs_reg[17][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q4} .original_name {cpuregs[17][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q4} .multibit_orig_pin {cpuregs_reg[17][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q1N} .original_name {cpuregs[17][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q2N} .original_name {cpuregs[17][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q3N} .original_name {cpuregs[17][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q4N} .original_name {cpuregs[17][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][12]_MB_cpuregs_reg[17][13]_MB_cpuregs_reg[17][14]_MB_cpuregs_reg[17][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .original_name {{cpuregs[17][16]} {cpuregs[17][17]} {cpuregs[17][18]} {cpuregs[17][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .single_bit_orig_name {cpuregs[17][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .org_names_for_split {{cpuregs_reg[17][16]} {cpuregs_reg[17][17]} {cpuregs_reg[17][18]} {cpuregs_reg[17][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[17][16]} {picorv32.cpuregs[17][17]} {picorv32.cpuregs[17][18]} {picorv32.cpuregs[17][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/CK} .multibit_orig_pin {cpuregs_reg[17][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/D1} .multibit_orig_pin {cpuregs_reg[17][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/D2} .multibit_orig_pin {cpuregs_reg[17][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/D3} .multibit_orig_pin {cpuregs_reg[17][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/D4} .multibit_orig_pin {cpuregs_reg[17][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q1} .original_name {cpuregs[17][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q1} .multibit_orig_pin {cpuregs_reg[17][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q2} .original_name {cpuregs[17][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q2} .multibit_orig_pin {cpuregs_reg[17][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q3} .original_name {cpuregs[17][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q3} .multibit_orig_pin {cpuregs_reg[17][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q4} .original_name {cpuregs[17][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q4} .multibit_orig_pin {cpuregs_reg[17][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q1N} .original_name {cpuregs[17][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q2N} .original_name {cpuregs[17][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q3N} .original_name {cpuregs[17][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q4N} .original_name {cpuregs[17][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][16]_MB_cpuregs_reg[17][17]_MB_cpuregs_reg[17][18]_MB_cpuregs_reg[17][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .original_name {{cpuregs[17][20]} {cpuregs[17][21]} {cpuregs[17][22]} {cpuregs[17][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .single_bit_orig_name {cpuregs[17][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .org_names_for_split {{cpuregs_reg[17][20]} {cpuregs_reg[17][21]} {cpuregs_reg[17][22]} {cpuregs_reg[17][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[17][20]} {picorv32.cpuregs[17][21]} {picorv32.cpuregs[17][22]} {picorv32.cpuregs[17][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/CK} .multibit_orig_pin {cpuregs_reg[17][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/D1} .multibit_orig_pin {cpuregs_reg[17][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/D2} .multibit_orig_pin {cpuregs_reg[17][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/D3} .multibit_orig_pin {cpuregs_reg[17][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/D4} .multibit_orig_pin {cpuregs_reg[17][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q1} .original_name {cpuregs[17][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q1} .multibit_orig_pin {cpuregs_reg[17][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q2} .original_name {cpuregs[17][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q2} .multibit_orig_pin {cpuregs_reg[17][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q3} .original_name {cpuregs[17][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q3} .multibit_orig_pin {cpuregs_reg[17][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q4} .original_name {cpuregs[17][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q4} .multibit_orig_pin {cpuregs_reg[17][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q1N} .original_name {cpuregs[17][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q2N} .original_name {cpuregs[17][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q3N} .original_name {cpuregs[17][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q4N} .original_name {cpuregs[17][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][20]_MB_cpuregs_reg[17][21]_MB_cpuregs_reg[17][22]_MB_cpuregs_reg[17][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .original_name {{cpuregs[17][24]} {cpuregs[17][25]} {cpuregs[17][26]} {cpuregs[17][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .single_bit_orig_name {cpuregs[17][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .org_names_for_split {{cpuregs_reg[17][24]} {cpuregs_reg[17][25]} {cpuregs_reg[17][26]} {cpuregs_reg[17][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[17][24]} {picorv32.cpuregs[17][25]} {picorv32.cpuregs[17][26]} {picorv32.cpuregs[17][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/CK} .multibit_orig_pin {cpuregs_reg[17][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/D1} .multibit_orig_pin {cpuregs_reg[17][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/D2} .multibit_orig_pin {cpuregs_reg[17][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/D3} .multibit_orig_pin {cpuregs_reg[17][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/D4} .multibit_orig_pin {cpuregs_reg[17][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q1} .original_name {cpuregs[17][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q1} .multibit_orig_pin {cpuregs_reg[17][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q2} .original_name {cpuregs[17][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q2} .multibit_orig_pin {cpuregs_reg[17][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q3} .original_name {cpuregs[17][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q3} .multibit_orig_pin {cpuregs_reg[17][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q4} .original_name {cpuregs[17][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q4} .multibit_orig_pin {cpuregs_reg[17][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q1N} .original_name {cpuregs[17][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q2N} .original_name {cpuregs[17][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q3N} .original_name {cpuregs[17][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q4N} .original_name {cpuregs[17][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][24]_MB_cpuregs_reg[17][25]_MB_cpuregs_reg[17][26]_MB_cpuregs_reg[17][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .original_name {{cpuregs[17][28]} {cpuregs[17][29]} {cpuregs[17][30]} {cpuregs[17][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .single_bit_orig_name {cpuregs[17][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .org_names_for_split {{cpuregs_reg[17][28]} {cpuregs_reg[17][29]} {cpuregs_reg[17][30]} {cpuregs_reg[17][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[17][28]} {picorv32.cpuregs[17][29]} {picorv32.cpuregs[17][30]} {picorv32.cpuregs[17][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/CK} .multibit_orig_pin {cpuregs_reg[17][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/D1} .multibit_orig_pin {cpuregs_reg[17][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/D2} .multibit_orig_pin {cpuregs_reg[17][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/D3} .multibit_orig_pin {cpuregs_reg[17][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/D4} .multibit_orig_pin {cpuregs_reg[17][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q1} .original_name {cpuregs[17][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q1} .multibit_orig_pin {cpuregs_reg[17][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q2} .original_name {cpuregs[17][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q2} .multibit_orig_pin {cpuregs_reg[17][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q3} .original_name {cpuregs[17][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q3} .multibit_orig_pin {cpuregs_reg[17][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q4} .original_name {cpuregs[17][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q4} .multibit_orig_pin {cpuregs_reg[17][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q1N} .original_name {cpuregs[17][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q2N} .original_name {cpuregs[17][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q3N} .original_name {cpuregs[17][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q4N} .original_name {cpuregs[17][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[17][28]_MB_cpuregs_reg[17][29]_MB_cpuregs_reg[17][30]_MB_cpuregs_reg[17][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .original_name {{cpuregs[18][0]} {cpuregs[18][1]} {cpuregs[18][2]} {cpuregs[18][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .single_bit_orig_name {cpuregs[18][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .org_names_for_split {{cpuregs_reg[18][0]} {cpuregs_reg[18][1]} {cpuregs_reg[18][2]} {cpuregs_reg[18][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[18][0]} {picorv32.cpuregs[18][1]} {picorv32.cpuregs[18][2]} {picorv32.cpuregs[18][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/CK} .multibit_orig_pin {cpuregs_reg[18][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/D1} .multibit_orig_pin {cpuregs_reg[18][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/D2} .multibit_orig_pin {cpuregs_reg[18][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/D3} .multibit_orig_pin {cpuregs_reg[18][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/D4} .multibit_orig_pin {cpuregs_reg[18][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q1} .original_name {cpuregs[18][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q1} .multibit_orig_pin {cpuregs_reg[18][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q2} .original_name {cpuregs[18][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q2} .multibit_orig_pin {cpuregs_reg[18][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q3} .original_name {cpuregs[18][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q3} .multibit_orig_pin {cpuregs_reg[18][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q4} .original_name {cpuregs[18][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q4} .multibit_orig_pin {cpuregs_reg[18][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q1N} .original_name {cpuregs[18][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q2N} .original_name {cpuregs[18][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q3N} .original_name {cpuregs[18][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q4N} .original_name {cpuregs[18][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][0]_MB_cpuregs_reg[18][1]_MB_cpuregs_reg[18][2]_MB_cpuregs_reg[18][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .original_name {{cpuregs[18][4]} {cpuregs[18][5]} {cpuregs[18][6]} {cpuregs[18][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .single_bit_orig_name {cpuregs[18][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .org_names_for_split {{cpuregs_reg[18][4]} {cpuregs_reg[18][5]} {cpuregs_reg[18][6]} {cpuregs_reg[18][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[18][4]} {picorv32.cpuregs[18][5]} {picorv32.cpuregs[18][6]} {picorv32.cpuregs[18][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/CK} .multibit_orig_pin {cpuregs_reg[18][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/D1} .multibit_orig_pin {cpuregs_reg[18][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/D2} .multibit_orig_pin {cpuregs_reg[18][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/D3} .multibit_orig_pin {cpuregs_reg[18][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/D4} .multibit_orig_pin {cpuregs_reg[18][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q1} .original_name {cpuregs[18][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q1} .multibit_orig_pin {cpuregs_reg[18][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q2} .original_name {cpuregs[18][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q2} .multibit_orig_pin {cpuregs_reg[18][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q3} .original_name {cpuregs[18][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q3} .multibit_orig_pin {cpuregs_reg[18][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q4} .original_name {cpuregs[18][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q4} .multibit_orig_pin {cpuregs_reg[18][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q1N} .original_name {cpuregs[18][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q2N} .original_name {cpuregs[18][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q3N} .original_name {cpuregs[18][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q4N} .original_name {cpuregs[18][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][4]_MB_cpuregs_reg[18][5]_MB_cpuregs_reg[18][6]_MB_cpuregs_reg[18][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .original_name {{cpuregs[18][8]} {cpuregs[18][9]} {cpuregs[18][10]} {cpuregs[18][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .single_bit_orig_name {cpuregs[18][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .org_names_for_split {{cpuregs_reg[18][8]} {cpuregs_reg[18][9]} {cpuregs_reg[18][10]} {cpuregs_reg[18][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[18][8]} {picorv32.cpuregs[18][9]} {picorv32.cpuregs[18][10]} {picorv32.cpuregs[18][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/CK} .multibit_orig_pin {cpuregs_reg[18][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/D1} .multibit_orig_pin {cpuregs_reg[18][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/D2} .multibit_orig_pin {cpuregs_reg[18][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/D3} .multibit_orig_pin {cpuregs_reg[18][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/D4} .multibit_orig_pin {cpuregs_reg[18][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q1} .original_name {cpuregs[18][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q1} .multibit_orig_pin {cpuregs_reg[18][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q2} .original_name {cpuregs[18][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q2} .multibit_orig_pin {cpuregs_reg[18][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q3} .original_name {cpuregs[18][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q3} .multibit_orig_pin {cpuregs_reg[18][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q4} .original_name {cpuregs[18][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q4} .multibit_orig_pin {cpuregs_reg[18][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q1N} .original_name {cpuregs[18][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q2N} .original_name {cpuregs[18][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q3N} .original_name {cpuregs[18][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q4N} .original_name {cpuregs[18][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][8]_MB_cpuregs_reg[18][9]_MB_cpuregs_reg[18][10]_MB_cpuregs_reg[18][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .original_name {{cpuregs[18][12]} {cpuregs[18][13]} {cpuregs[18][14]} {cpuregs[18][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .single_bit_orig_name {cpuregs[18][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .org_names_for_split {{cpuregs_reg[18][12]} {cpuregs_reg[18][13]} {cpuregs_reg[18][14]} {cpuregs_reg[18][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[18][12]} {picorv32.cpuregs[18][13]} {picorv32.cpuregs[18][14]} {picorv32.cpuregs[18][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/CK} .multibit_orig_pin {cpuregs_reg[18][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/D1} .multibit_orig_pin {cpuregs_reg[18][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/D2} .multibit_orig_pin {cpuregs_reg[18][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/D3} .multibit_orig_pin {cpuregs_reg[18][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/D4} .multibit_orig_pin {cpuregs_reg[18][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q1} .original_name {cpuregs[18][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q1} .multibit_orig_pin {cpuregs_reg[18][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q2} .original_name {cpuregs[18][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q2} .multibit_orig_pin {cpuregs_reg[18][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q3} .original_name {cpuregs[18][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q3} .multibit_orig_pin {cpuregs_reg[18][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q4} .original_name {cpuregs[18][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q4} .multibit_orig_pin {cpuregs_reg[18][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q1N} .original_name {cpuregs[18][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q2N} .original_name {cpuregs[18][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q3N} .original_name {cpuregs[18][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q4N} .original_name {cpuregs[18][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][12]_MB_cpuregs_reg[18][13]_MB_cpuregs_reg[18][14]_MB_cpuregs_reg[18][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .original_name {{cpuregs[18][16]} {cpuregs[18][17]} {cpuregs[18][18]} {cpuregs[18][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .single_bit_orig_name {cpuregs[18][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .org_names_for_split {{cpuregs_reg[18][16]} {cpuregs_reg[18][17]} {cpuregs_reg[18][18]} {cpuregs_reg[18][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[18][16]} {picorv32.cpuregs[18][17]} {picorv32.cpuregs[18][18]} {picorv32.cpuregs[18][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/CK} .multibit_orig_pin {cpuregs_reg[18][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/D1} .multibit_orig_pin {cpuregs_reg[18][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/D2} .multibit_orig_pin {cpuregs_reg[18][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/D3} .multibit_orig_pin {cpuregs_reg[18][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/D4} .multibit_orig_pin {cpuregs_reg[18][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q1} .original_name {cpuregs[18][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q1} .multibit_orig_pin {cpuregs_reg[18][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q2} .original_name {cpuregs[18][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q2} .multibit_orig_pin {cpuregs_reg[18][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q3} .original_name {cpuregs[18][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q3} .multibit_orig_pin {cpuregs_reg[18][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q4} .original_name {cpuregs[18][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q4} .multibit_orig_pin {cpuregs_reg[18][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q1N} .original_name {cpuregs[18][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q2N} .original_name {cpuregs[18][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q3N} .original_name {cpuregs[18][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q4N} .original_name {cpuregs[18][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][16]_MB_cpuregs_reg[18][17]_MB_cpuregs_reg[18][18]_MB_cpuregs_reg[18][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .original_name {{cpuregs[18][20]} {cpuregs[18][21]} {cpuregs[18][22]} {cpuregs[18][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .single_bit_orig_name {cpuregs[18][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .org_names_for_split {{cpuregs_reg[18][20]} {cpuregs_reg[18][21]} {cpuregs_reg[18][22]} {cpuregs_reg[18][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[18][20]} {picorv32.cpuregs[18][21]} {picorv32.cpuregs[18][22]} {picorv32.cpuregs[18][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/CK} .multibit_orig_pin {cpuregs_reg[18][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/D1} .multibit_orig_pin {cpuregs_reg[18][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/D2} .multibit_orig_pin {cpuregs_reg[18][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/D3} .multibit_orig_pin {cpuregs_reg[18][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/D4} .multibit_orig_pin {cpuregs_reg[18][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q1} .original_name {cpuregs[18][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q1} .multibit_orig_pin {cpuregs_reg[18][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q2} .original_name {cpuregs[18][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q2} .multibit_orig_pin {cpuregs_reg[18][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q3} .original_name {cpuregs[18][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q3} .multibit_orig_pin {cpuregs_reg[18][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q4} .original_name {cpuregs[18][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q4} .multibit_orig_pin {cpuregs_reg[18][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q1N} .original_name {cpuregs[18][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q2N} .original_name {cpuregs[18][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q3N} .original_name {cpuregs[18][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q4N} .original_name {cpuregs[18][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][20]_MB_cpuregs_reg[18][21]_MB_cpuregs_reg[18][22]_MB_cpuregs_reg[18][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .original_name {{cpuregs[18][24]} {cpuregs[18][25]} {cpuregs[18][26]} {cpuregs[18][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .single_bit_orig_name {cpuregs[18][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .org_names_for_split {{cpuregs_reg[18][24]} {cpuregs_reg[18][25]} {cpuregs_reg[18][26]} {cpuregs_reg[18][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[18][24]} {picorv32.cpuregs[18][25]} {picorv32.cpuregs[18][26]} {picorv32.cpuregs[18][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/CK} .multibit_orig_pin {cpuregs_reg[18][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/D1} .multibit_orig_pin {cpuregs_reg[18][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/D2} .multibit_orig_pin {cpuregs_reg[18][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/D3} .multibit_orig_pin {cpuregs_reg[18][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/D4} .multibit_orig_pin {cpuregs_reg[18][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q1} .original_name {cpuregs[18][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q1} .multibit_orig_pin {cpuregs_reg[18][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q2} .original_name {cpuregs[18][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q2} .multibit_orig_pin {cpuregs_reg[18][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q3} .original_name {cpuregs[18][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q3} .multibit_orig_pin {cpuregs_reg[18][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q4} .original_name {cpuregs[18][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q4} .multibit_orig_pin {cpuregs_reg[18][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q1N} .original_name {cpuregs[18][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q2N} .original_name {cpuregs[18][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q3N} .original_name {cpuregs[18][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q4N} .original_name {cpuregs[18][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][24]_MB_cpuregs_reg[18][25]_MB_cpuregs_reg[18][26]_MB_cpuregs_reg[18][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .original_name {{cpuregs[18][28]} {cpuregs[18][29]} {cpuregs[18][30]} {cpuregs[18][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .single_bit_orig_name {cpuregs[18][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .org_names_for_split {{cpuregs_reg[18][28]} {cpuregs_reg[18][29]} {cpuregs_reg[18][30]} {cpuregs_reg[18][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[18][28]} {picorv32.cpuregs[18][29]} {picorv32.cpuregs[18][30]} {picorv32.cpuregs[18][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/CK} .multibit_orig_pin {cpuregs_reg[18][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/D1} .multibit_orig_pin {cpuregs_reg[18][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/D2} .multibit_orig_pin {cpuregs_reg[18][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/D3} .multibit_orig_pin {cpuregs_reg[18][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/D4} .multibit_orig_pin {cpuregs_reg[18][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q1} .original_name {cpuregs[18][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q1} .multibit_orig_pin {cpuregs_reg[18][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q2} .original_name {cpuregs[18][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q2} .multibit_orig_pin {cpuregs_reg[18][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q3} .original_name {cpuregs[18][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q3} .multibit_orig_pin {cpuregs_reg[18][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q4} .original_name {cpuregs[18][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q4} .multibit_orig_pin {cpuregs_reg[18][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q1N} .original_name {cpuregs[18][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q2N} .original_name {cpuregs[18][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q2N} .multibit_orig_pin {cpuregs_reg[18][29]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q3N} .original_name {cpuregs[18][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q4N} .original_name {cpuregs[18][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[18][28]_MB_cpuregs_reg[18][29]_MB_cpuregs_reg[18][30]_MB_cpuregs_reg[18][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .original_name {{cpuregs[19][0]} {cpuregs[19][1]} {cpuregs[19][2]} {cpuregs[19][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .single_bit_orig_name {cpuregs[19][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .org_names_for_split {{cpuregs_reg[19][0]} {cpuregs_reg[19][1]} {cpuregs_reg[19][2]} {cpuregs_reg[19][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[19][0]} {picorv32.cpuregs[19][1]} {picorv32.cpuregs[19][2]} {picorv32.cpuregs[19][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/CK} .multibit_orig_pin {cpuregs_reg[19][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/D1} .multibit_orig_pin {cpuregs_reg[19][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/D2} .multibit_orig_pin {cpuregs_reg[19][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/D3} .multibit_orig_pin {cpuregs_reg[19][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/D4} .multibit_orig_pin {cpuregs_reg[19][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q1} .original_name {cpuregs[19][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q1} .multibit_orig_pin {cpuregs_reg[19][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q2} .original_name {cpuregs[19][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q2} .multibit_orig_pin {cpuregs_reg[19][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q3} .original_name {cpuregs[19][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q3} .multibit_orig_pin {cpuregs_reg[19][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q4} .original_name {cpuregs[19][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q4} .multibit_orig_pin {cpuregs_reg[19][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q1N} .original_name {cpuregs[19][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q2N} .original_name {cpuregs[19][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q3N} .original_name {cpuregs[19][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q4N} .original_name {cpuregs[19][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][0]_MB_cpuregs_reg[19][1]_MB_cpuregs_reg[19][2]_MB_cpuregs_reg[19][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .original_name {{cpuregs[19][4]} {cpuregs[19][5]} {cpuregs[19][6]} {cpuregs[19][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .single_bit_orig_name {cpuregs[19][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .org_names_for_split {{cpuregs_reg[19][4]} {cpuregs_reg[19][5]} {cpuregs_reg[19][6]} {cpuregs_reg[19][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[19][4]} {picorv32.cpuregs[19][5]} {picorv32.cpuregs[19][6]} {picorv32.cpuregs[19][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFRX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/CK} .multibit_orig_pin {cpuregs_reg[19][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/D1} .multibit_orig_pin {cpuregs_reg[19][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/D2} .multibit_orig_pin {cpuregs_reg[19][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/D3} .multibit_orig_pin {cpuregs_reg[19][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/D4} .multibit_orig_pin {cpuregs_reg[19][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q1} .original_name {cpuregs[19][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q1} .multibit_orig_pin {cpuregs_reg[19][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q2} .original_name {cpuregs[19][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q2} .multibit_orig_pin {cpuregs_reg[19][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q3} .original_name {cpuregs[19][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q3} .multibit_orig_pin {cpuregs_reg[19][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q4} .original_name {cpuregs[19][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q4} .multibit_orig_pin {cpuregs_reg[19][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q1N} .original_name {cpuregs[19][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q1N} .multibit_orig_pin {cpuregs_reg[19][4]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q2N} .original_name {cpuregs[19][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q3N} .original_name {cpuregs[19][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q4N} .original_name {cpuregs[19][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][4]_MB_cpuregs_reg[19][5]_MB_cpuregs_reg[19][6]_MB_cpuregs_reg[19][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .original_name {{cpuregs[19][8]} {cpuregs[19][9]} {cpuregs[19][10]} {cpuregs[19][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .single_bit_orig_name {cpuregs[19][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .org_names_for_split {{cpuregs_reg[19][8]} {cpuregs_reg[19][9]} {cpuregs_reg[19][10]} {cpuregs_reg[19][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[19][8]} {picorv32.cpuregs[19][9]} {picorv32.cpuregs[19][10]} {picorv32.cpuregs[19][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/CK} .multibit_orig_pin {cpuregs_reg[19][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/D1} .multibit_orig_pin {cpuregs_reg[19][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/D2} .multibit_orig_pin {cpuregs_reg[19][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/D3} .multibit_orig_pin {cpuregs_reg[19][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/D4} .multibit_orig_pin {cpuregs_reg[19][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q1} .original_name {cpuregs[19][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q1} .multibit_orig_pin {cpuregs_reg[19][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q2} .original_name {cpuregs[19][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q2} .multibit_orig_pin {cpuregs_reg[19][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q3} .original_name {cpuregs[19][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q3} .multibit_orig_pin {cpuregs_reg[19][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q4} .original_name {cpuregs[19][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q4} .multibit_orig_pin {cpuregs_reg[19][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q1N} .original_name {cpuregs[19][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q2N} .original_name {cpuregs[19][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q3N} .original_name {cpuregs[19][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q4N} .original_name {cpuregs[19][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][8]_MB_cpuregs_reg[19][9]_MB_cpuregs_reg[19][10]_MB_cpuregs_reg[19][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .original_name {{cpuregs[19][12]} {cpuregs[19][13]} {cpuregs[19][14]} {cpuregs[19][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .single_bit_orig_name {cpuregs[19][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .org_names_for_split {{cpuregs_reg[19][12]} {cpuregs_reg[19][13]} {cpuregs_reg[19][14]} {cpuregs_reg[19][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[19][12]} {picorv32.cpuregs[19][13]} {picorv32.cpuregs[19][14]} {picorv32.cpuregs[19][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/CK} .multibit_orig_pin {cpuregs_reg[19][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/D1} .multibit_orig_pin {cpuregs_reg[19][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/D2} .multibit_orig_pin {cpuregs_reg[19][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/D3} .multibit_orig_pin {cpuregs_reg[19][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/D4} .multibit_orig_pin {cpuregs_reg[19][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q1} .original_name {cpuregs[19][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q1} .multibit_orig_pin {cpuregs_reg[19][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q2} .original_name {cpuregs[19][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q2} .multibit_orig_pin {cpuregs_reg[19][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q3} .original_name {cpuregs[19][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q3} .multibit_orig_pin {cpuregs_reg[19][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q4} .original_name {cpuregs[19][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q4} .multibit_orig_pin {cpuregs_reg[19][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q1N} .original_name {cpuregs[19][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q2N} .original_name {cpuregs[19][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q3N} .original_name {cpuregs[19][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q4N} .original_name {cpuregs[19][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][12]_MB_cpuregs_reg[19][13]_MB_cpuregs_reg[19][14]_MB_cpuregs_reg[19][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .original_name {{cpuregs[19][16]} {cpuregs[19][17]} {cpuregs[19][18]} {cpuregs[19][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .single_bit_orig_name {cpuregs[19][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .org_names_for_split {{cpuregs_reg[19][16]} {cpuregs_reg[19][17]} {cpuregs_reg[19][18]} {cpuregs_reg[19][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[19][16]} {picorv32.cpuregs[19][17]} {picorv32.cpuregs[19][18]} {picorv32.cpuregs[19][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/CK} .multibit_orig_pin {cpuregs_reg[19][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/D1} .multibit_orig_pin {cpuregs_reg[19][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/D2} .multibit_orig_pin {cpuregs_reg[19][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/D3} .multibit_orig_pin {cpuregs_reg[19][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/D4} .multibit_orig_pin {cpuregs_reg[19][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q1} .original_name {cpuregs[19][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q1} .multibit_orig_pin {cpuregs_reg[19][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q2} .original_name {cpuregs[19][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q2} .multibit_orig_pin {cpuregs_reg[19][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q3} .original_name {cpuregs[19][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q3} .multibit_orig_pin {cpuregs_reg[19][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q4} .original_name {cpuregs[19][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q4} .multibit_orig_pin {cpuregs_reg[19][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q1N} .original_name {cpuregs[19][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q2N} .original_name {cpuregs[19][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q3N} .original_name {cpuregs[19][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q4N} .original_name {cpuregs[19][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][16]_MB_cpuregs_reg[19][17]_MB_cpuregs_reg[19][18]_MB_cpuregs_reg[19][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .original_name {{cpuregs[19][20]} {cpuregs[19][21]} {cpuregs[19][22]} {cpuregs[19][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .single_bit_orig_name {cpuregs[19][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .org_names_for_split {{cpuregs_reg[19][20]} {cpuregs_reg[19][21]} {cpuregs_reg[19][22]} {cpuregs_reg[19][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[19][20]} {picorv32.cpuregs[19][21]} {picorv32.cpuregs[19][22]} {picorv32.cpuregs[19][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/CK} .multibit_orig_pin {cpuregs_reg[19][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/D1} .multibit_orig_pin {cpuregs_reg[19][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/D2} .multibit_orig_pin {cpuregs_reg[19][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/D3} .multibit_orig_pin {cpuregs_reg[19][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/D4} .multibit_orig_pin {cpuregs_reg[19][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q1} .original_name {cpuregs[19][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q1} .multibit_orig_pin {cpuregs_reg[19][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q2} .original_name {cpuregs[19][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q2} .multibit_orig_pin {cpuregs_reg[19][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q3} .original_name {cpuregs[19][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q3} .multibit_orig_pin {cpuregs_reg[19][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q4} .original_name {cpuregs[19][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q4} .multibit_orig_pin {cpuregs_reg[19][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q1N} .original_name {cpuregs[19][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q2N} .original_name {cpuregs[19][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q3N} .original_name {cpuregs[19][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q3N} .multibit_orig_pin {cpuregs_reg[19][22]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q4N} .original_name {cpuregs[19][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][20]_MB_cpuregs_reg[19][21]_MB_cpuregs_reg[19][22]_MB_cpuregs_reg[19][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .original_name {{cpuregs[19][24]} {cpuregs[19][25]} {cpuregs[19][26]} {cpuregs[19][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .single_bit_orig_name {cpuregs[19][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .org_names_for_split {{cpuregs_reg[19][24]} {cpuregs_reg[19][25]} {cpuregs_reg[19][26]} {cpuregs_reg[19][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[19][24]} {picorv32.cpuregs[19][25]} {picorv32.cpuregs[19][26]} {picorv32.cpuregs[19][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/CK} .multibit_orig_pin {cpuregs_reg[19][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/D1} .multibit_orig_pin {cpuregs_reg[19][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/D2} .multibit_orig_pin {cpuregs_reg[19][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/D3} .multibit_orig_pin {cpuregs_reg[19][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/D4} .multibit_orig_pin {cpuregs_reg[19][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q1} .original_name {cpuregs[19][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q1} .multibit_orig_pin {cpuregs_reg[19][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q2} .original_name {cpuregs[19][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q2} .multibit_orig_pin {cpuregs_reg[19][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q3} .original_name {cpuregs[19][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q3} .multibit_orig_pin {cpuregs_reg[19][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q4} .original_name {cpuregs[19][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q4} .multibit_orig_pin {cpuregs_reg[19][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q1N} .original_name {cpuregs[19][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q2N} .original_name {cpuregs[19][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q3N} .original_name {cpuregs[19][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q4N} .original_name {cpuregs[19][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][24]_MB_cpuregs_reg[19][25]_MB_cpuregs_reg[19][26]_MB_cpuregs_reg[19][27]/Q4N} .multibit_orig_pin {cpuregs_reg[19][27]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .original_name {{cpuregs[19][28]} {cpuregs[19][29]} {cpuregs[19][30]} {cpuregs[19][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .single_bit_orig_name {cpuregs[19][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .org_names_for_split {{cpuregs_reg[19][28]} {cpuregs_reg[19][29]} {cpuregs_reg[19][30]} {cpuregs_reg[19][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[19][28]} {picorv32.cpuregs[19][29]} {picorv32.cpuregs[19][30]} {picorv32.cpuregs[19][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/CK} .multibit_orig_pin {cpuregs_reg[19][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/D1} .multibit_orig_pin {cpuregs_reg[19][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/D2} .multibit_orig_pin {cpuregs_reg[19][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/D3} .multibit_orig_pin {cpuregs_reg[19][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/D4} .multibit_orig_pin {cpuregs_reg[19][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q1} .original_name {cpuregs[19][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q1} .multibit_orig_pin {cpuregs_reg[19][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q2} .original_name {cpuregs[19][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q2} .multibit_orig_pin {cpuregs_reg[19][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q3} .original_name {cpuregs[19][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q3} .multibit_orig_pin {cpuregs_reg[19][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q4} .original_name {cpuregs[19][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q4} .multibit_orig_pin {cpuregs_reg[19][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q1N} .original_name {cpuregs[19][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q2N} .original_name {cpuregs[19][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q3N} .original_name {cpuregs[19][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q4N} .original_name {cpuregs[19][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[19][28]_MB_cpuregs_reg[19][29]_MB_cpuregs_reg[19][30]_MB_cpuregs_reg[19][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .original_name {{cpuregs[20][0]} {cpuregs[20][1]} {cpuregs[20][2]} {cpuregs[20][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .single_bit_orig_name {cpuregs[20][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .org_names_for_split {{cpuregs_reg[20][0]} {cpuregs_reg[20][1]} {cpuregs_reg[20][2]} {cpuregs_reg[20][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[20][0]} {picorv32.cpuregs[20][1]} {picorv32.cpuregs[20][2]} {picorv32.cpuregs[20][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/CK} .multibit_orig_pin {cpuregs_reg[20][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/D1} .multibit_orig_pin {cpuregs_reg[20][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/D2} .multibit_orig_pin {cpuregs_reg[20][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/D3} .multibit_orig_pin {cpuregs_reg[20][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/D4} .multibit_orig_pin {cpuregs_reg[20][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q1} .original_name {cpuregs[20][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q1} .multibit_orig_pin {cpuregs_reg[20][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q2} .original_name {cpuregs[20][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q2} .multibit_orig_pin {cpuregs_reg[20][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q3} .original_name {cpuregs[20][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q3} .multibit_orig_pin {cpuregs_reg[20][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q4} .original_name {cpuregs[20][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q4} .multibit_orig_pin {cpuregs_reg[20][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q1N} .original_name {cpuregs[20][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q2N} .original_name {cpuregs[20][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q3N} .original_name {cpuregs[20][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q4N} .original_name {cpuregs[20][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][0]_MB_cpuregs_reg[20][1]_MB_cpuregs_reg[20][2]_MB_cpuregs_reg[20][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .original_name {{cpuregs[20][4]} {cpuregs[20][5]} {cpuregs[20][6]} {cpuregs[20][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .single_bit_orig_name {cpuregs[20][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .org_names_for_split {{cpuregs_reg[20][4]} {cpuregs_reg[20][5]} {cpuregs_reg[20][6]} {cpuregs_reg[20][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[20][4]} {picorv32.cpuregs[20][5]} {picorv32.cpuregs[20][6]} {picorv32.cpuregs[20][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/CK} .multibit_orig_pin {cpuregs_reg[20][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/D1} .multibit_orig_pin {cpuregs_reg[20][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/D2} .multibit_orig_pin {cpuregs_reg[20][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/D3} .multibit_orig_pin {cpuregs_reg[20][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/D4} .multibit_orig_pin {cpuregs_reg[20][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q1} .original_name {cpuregs[20][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q1} .multibit_orig_pin {cpuregs_reg[20][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q2} .original_name {cpuregs[20][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q2} .multibit_orig_pin {cpuregs_reg[20][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q3} .original_name {cpuregs[20][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q3} .multibit_orig_pin {cpuregs_reg[20][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q4} .original_name {cpuregs[20][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q4} .multibit_orig_pin {cpuregs_reg[20][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q1N} .original_name {cpuregs[20][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q2N} .original_name {cpuregs[20][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q3N} .original_name {cpuregs[20][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q4N} .original_name {cpuregs[20][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][4]_MB_cpuregs_reg[20][5]_MB_cpuregs_reg[20][6]_MB_cpuregs_reg[20][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .original_name {{cpuregs[20][8]} {cpuregs[20][9]} {cpuregs[20][10]} {cpuregs[20][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .single_bit_orig_name {cpuregs[20][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .org_names_for_split {{cpuregs_reg[20][8]} {cpuregs_reg[20][9]} {cpuregs_reg[20][10]} {cpuregs_reg[20][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[20][8]} {picorv32.cpuregs[20][9]} {picorv32.cpuregs[20][10]} {picorv32.cpuregs[20][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/CK} .multibit_orig_pin {cpuregs_reg[20][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/D1} .multibit_orig_pin {cpuregs_reg[20][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/D2} .multibit_orig_pin {cpuregs_reg[20][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/D3} .multibit_orig_pin {cpuregs_reg[20][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/D4} .multibit_orig_pin {cpuregs_reg[20][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q1} .original_name {cpuregs[20][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q1} .multibit_orig_pin {cpuregs_reg[20][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q2} .original_name {cpuregs[20][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q2} .multibit_orig_pin {cpuregs_reg[20][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q3} .original_name {cpuregs[20][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q3} .multibit_orig_pin {cpuregs_reg[20][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q4} .original_name {cpuregs[20][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q4} .multibit_orig_pin {cpuregs_reg[20][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q1N} .original_name {cpuregs[20][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q2N} .original_name {cpuregs[20][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q3N} .original_name {cpuregs[20][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q4N} .original_name {cpuregs[20][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][8]_MB_cpuregs_reg[20][9]_MB_cpuregs_reg[20][10]_MB_cpuregs_reg[20][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .original_name {{cpuregs[20][12]} {cpuregs[20][13]} {cpuregs[20][14]} {cpuregs[20][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .single_bit_orig_name {cpuregs[20][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .org_names_for_split {{cpuregs_reg[20][12]} {cpuregs_reg[20][13]} {cpuregs_reg[20][14]} {cpuregs_reg[20][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[20][12]} {picorv32.cpuregs[20][13]} {picorv32.cpuregs[20][14]} {picorv32.cpuregs[20][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/CK} .multibit_orig_pin {cpuregs_reg[20][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/D1} .multibit_orig_pin {cpuregs_reg[20][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/D2} .multibit_orig_pin {cpuregs_reg[20][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/D3} .multibit_orig_pin {cpuregs_reg[20][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/D4} .multibit_orig_pin {cpuregs_reg[20][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q1} .original_name {cpuregs[20][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q1} .multibit_orig_pin {cpuregs_reg[20][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q2} .original_name {cpuregs[20][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q2} .multibit_orig_pin {cpuregs_reg[20][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q3} .original_name {cpuregs[20][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q3} .multibit_orig_pin {cpuregs_reg[20][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q4} .original_name {cpuregs[20][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q4} .multibit_orig_pin {cpuregs_reg[20][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q1N} .original_name {cpuregs[20][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q2N} .original_name {cpuregs[20][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q3N} .original_name {cpuregs[20][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q4N} .original_name {cpuregs[20][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][12]_MB_cpuregs_reg[20][13]_MB_cpuregs_reg[20][14]_MB_cpuregs_reg[20][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .original_name {{cpuregs[20][16]} {cpuregs[20][17]} {cpuregs[20][18]} {cpuregs[20][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .single_bit_orig_name {cpuregs[20][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .org_names_for_split {{cpuregs_reg[20][16]} {cpuregs_reg[20][17]} {cpuregs_reg[20][18]} {cpuregs_reg[20][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[20][16]} {picorv32.cpuregs[20][17]} {picorv32.cpuregs[20][18]} {picorv32.cpuregs[20][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/CK} .multibit_orig_pin {cpuregs_reg[20][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/D1} .multibit_orig_pin {cpuregs_reg[20][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/D2} .multibit_orig_pin {cpuregs_reg[20][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/D3} .multibit_orig_pin {cpuregs_reg[20][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/D4} .multibit_orig_pin {cpuregs_reg[20][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q1} .original_name {cpuregs[20][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q1} .multibit_orig_pin {cpuregs_reg[20][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q2} .original_name {cpuregs[20][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q2} .multibit_orig_pin {cpuregs_reg[20][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q3} .original_name {cpuregs[20][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q3} .multibit_orig_pin {cpuregs_reg[20][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q4} .original_name {cpuregs[20][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q4} .multibit_orig_pin {cpuregs_reg[20][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q1N} .original_name {cpuregs[20][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q2N} .original_name {cpuregs[20][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q3N} .original_name {cpuregs[20][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q4N} .original_name {cpuregs[20][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][16]_MB_cpuregs_reg[20][17]_MB_cpuregs_reg[20][18]_MB_cpuregs_reg[20][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .original_name {{cpuregs[20][20]} {cpuregs[20][21]} {cpuregs[20][22]} {cpuregs[20][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .single_bit_orig_name {cpuregs[20][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .org_names_for_split {{cpuregs_reg[20][20]} {cpuregs_reg[20][21]} {cpuregs_reg[20][22]} {cpuregs_reg[20][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[20][20]} {picorv32.cpuregs[20][21]} {picorv32.cpuregs[20][22]} {picorv32.cpuregs[20][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/CK} .multibit_orig_pin {cpuregs_reg[20][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/D1} .multibit_orig_pin {cpuregs_reg[20][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/D2} .multibit_orig_pin {cpuregs_reg[20][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/D3} .multibit_orig_pin {cpuregs_reg[20][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/D4} .multibit_orig_pin {cpuregs_reg[20][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q1} .original_name {cpuregs[20][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q1} .multibit_orig_pin {cpuregs_reg[20][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q2} .original_name {cpuregs[20][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q2} .multibit_orig_pin {cpuregs_reg[20][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q3} .original_name {cpuregs[20][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q3} .multibit_orig_pin {cpuregs_reg[20][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q4} .original_name {cpuregs[20][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q4} .multibit_orig_pin {cpuregs_reg[20][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q1N} .original_name {cpuregs[20][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q2N} .original_name {cpuregs[20][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q3N} .original_name {cpuregs[20][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q4N} .original_name {cpuregs[20][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][20]_MB_cpuregs_reg[20][21]_MB_cpuregs_reg[20][22]_MB_cpuregs_reg[20][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .original_name {{cpuregs[20][24]} {cpuregs[20][25]} {cpuregs[20][26]} {cpuregs[20][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .single_bit_orig_name {cpuregs[20][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .org_names_for_split {{cpuregs_reg[20][24]} {cpuregs_reg[20][25]} {cpuregs_reg[20][26]} {cpuregs_reg[20][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[20][24]} {picorv32.cpuregs[20][25]} {picorv32.cpuregs[20][26]} {picorv32.cpuregs[20][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/CK} .multibit_orig_pin {cpuregs_reg[20][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/D1} .multibit_orig_pin {cpuregs_reg[20][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/D2} .multibit_orig_pin {cpuregs_reg[20][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/D3} .multibit_orig_pin {cpuregs_reg[20][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/D4} .multibit_orig_pin {cpuregs_reg[20][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q1} .original_name {cpuregs[20][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q1} .multibit_orig_pin {cpuregs_reg[20][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q2} .original_name {cpuregs[20][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q2} .multibit_orig_pin {cpuregs_reg[20][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q3} .original_name {cpuregs[20][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q3} .multibit_orig_pin {cpuregs_reg[20][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q4} .original_name {cpuregs[20][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q4} .multibit_orig_pin {cpuregs_reg[20][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q1N} .original_name {cpuregs[20][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q2N} .original_name {cpuregs[20][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q3N} .original_name {cpuregs[20][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q4N} .original_name {cpuregs[20][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][24]_MB_cpuregs_reg[20][25]_MB_cpuregs_reg[20][26]_MB_cpuregs_reg[20][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .original_name {{cpuregs[20][28]} {cpuregs[20][29]} {cpuregs[20][30]} {cpuregs[20][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .single_bit_orig_name {cpuregs[20][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .org_names_for_split {{cpuregs_reg[20][28]} {cpuregs_reg[20][29]} {cpuregs_reg[20][30]} {cpuregs_reg[20][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[20][28]} {picorv32.cpuregs[20][29]} {picorv32.cpuregs[20][30]} {picorv32.cpuregs[20][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/CK} .multibit_orig_pin {cpuregs_reg[20][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/D1} .multibit_orig_pin {cpuregs_reg[20][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/D2} .multibit_orig_pin {cpuregs_reg[20][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/D3} .multibit_orig_pin {cpuregs_reg[20][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/D4} .multibit_orig_pin {cpuregs_reg[20][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q1} .original_name {cpuregs[20][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q1} .multibit_orig_pin {cpuregs_reg[20][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q2} .original_name {cpuregs[20][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q2} .multibit_orig_pin {cpuregs_reg[20][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q3} .original_name {cpuregs[20][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q3} .multibit_orig_pin {cpuregs_reg[20][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q4} .original_name {cpuregs[20][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q4} .multibit_orig_pin {cpuregs_reg[20][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q1N} .original_name {cpuregs[20][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q2N} .original_name {cpuregs[20][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q3N} .original_name {cpuregs[20][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q4N} .original_name {cpuregs[20][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[20][28]_MB_cpuregs_reg[20][29]_MB_cpuregs_reg[20][30]_MB_cpuregs_reg[20][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .original_name {{cpuregs[21][0]} {cpuregs[21][1]} {cpuregs[21][2]} {cpuregs[21][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .single_bit_orig_name {cpuregs[21][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .org_names_for_split {{cpuregs_reg[21][0]} {cpuregs_reg[21][1]} {cpuregs_reg[21][2]} {cpuregs_reg[21][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[21][0]} {picorv32.cpuregs[21][1]} {picorv32.cpuregs[21][2]} {picorv32.cpuregs[21][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFRX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/CK} .multibit_orig_pin {cpuregs_reg[21][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/D1} .multibit_orig_pin {cpuregs_reg[21][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/D2} .multibit_orig_pin {cpuregs_reg[21][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/D3} .multibit_orig_pin {cpuregs_reg[21][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/D4} .multibit_orig_pin {cpuregs_reg[21][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q1} .original_name {cpuregs[21][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q1} .multibit_orig_pin {cpuregs_reg[21][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q2} .original_name {cpuregs[21][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q2} .multibit_orig_pin {cpuregs_reg[21][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q3} .original_name {cpuregs[21][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q3} .multibit_orig_pin {cpuregs_reg[21][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q4} .original_name {cpuregs[21][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q4} .multibit_orig_pin {cpuregs_reg[21][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q1N} .original_name {cpuregs[21][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q1N} .multibit_orig_pin {cpuregs_reg[21][0]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q2N} .original_name {cpuregs[21][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q3N} .original_name {cpuregs[21][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q4N} .original_name {cpuregs[21][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][0]_MB_cpuregs_reg[21][1]_MB_cpuregs_reg[21][2]_MB_cpuregs_reg[21][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .original_name {{cpuregs[21][4]} {cpuregs[21][5]} {cpuregs[21][6]} {cpuregs[21][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .single_bit_orig_name {cpuregs[21][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .org_names_for_split {{cpuregs_reg[21][4]} {cpuregs_reg[21][5]} {cpuregs_reg[21][6]} {cpuregs_reg[21][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[21][4]} {picorv32.cpuregs[21][5]} {picorv32.cpuregs[21][6]} {picorv32.cpuregs[21][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/CK} .multibit_orig_pin {cpuregs_reg[21][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/D1} .multibit_orig_pin {cpuregs_reg[21][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/D2} .multibit_orig_pin {cpuregs_reg[21][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/D3} .multibit_orig_pin {cpuregs_reg[21][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/D4} .multibit_orig_pin {cpuregs_reg[21][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q1} .original_name {cpuregs[21][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q1} .multibit_orig_pin {cpuregs_reg[21][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q2} .original_name {cpuregs[21][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q2} .multibit_orig_pin {cpuregs_reg[21][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q3} .original_name {cpuregs[21][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q3} .multibit_orig_pin {cpuregs_reg[21][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q4} .original_name {cpuregs[21][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q4} .multibit_orig_pin {cpuregs_reg[21][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q1N} .original_name {cpuregs[21][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q2N} .original_name {cpuregs[21][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q3N} .original_name {cpuregs[21][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q4N} .original_name {cpuregs[21][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][4]_MB_cpuregs_reg[21][5]_MB_cpuregs_reg[21][6]_MB_cpuregs_reg[21][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .original_name {{cpuregs[21][8]} {cpuregs[21][9]} {cpuregs[21][10]} {cpuregs[21][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .single_bit_orig_name {cpuregs[21][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .org_names_for_split {{cpuregs_reg[21][8]} {cpuregs_reg[21][9]} {cpuregs_reg[21][10]} {cpuregs_reg[21][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[21][8]} {picorv32.cpuregs[21][9]} {picorv32.cpuregs[21][10]} {picorv32.cpuregs[21][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/CK} .multibit_orig_pin {cpuregs_reg[21][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/D1} .multibit_orig_pin {cpuregs_reg[21][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/D2} .multibit_orig_pin {cpuregs_reg[21][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/D3} .multibit_orig_pin {cpuregs_reg[21][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/D4} .multibit_orig_pin {cpuregs_reg[21][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q1} .original_name {cpuregs[21][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q1} .multibit_orig_pin {cpuregs_reg[21][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q2} .original_name {cpuregs[21][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q2} .multibit_orig_pin {cpuregs_reg[21][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q3} .original_name {cpuregs[21][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q3} .multibit_orig_pin {cpuregs_reg[21][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q4} .original_name {cpuregs[21][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q4} .multibit_orig_pin {cpuregs_reg[21][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q1N} .original_name {cpuregs[21][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q2N} .original_name {cpuregs[21][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q3N} .original_name {cpuregs[21][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q4N} .original_name {cpuregs[21][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][8]_MB_cpuregs_reg[21][9]_MB_cpuregs_reg[21][10]_MB_cpuregs_reg[21][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .original_name {{cpuregs[21][12]} {cpuregs[21][13]} {cpuregs[21][14]} {cpuregs[21][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .single_bit_orig_name {cpuregs[21][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .org_names_for_split {{cpuregs_reg[21][12]} {cpuregs_reg[21][13]} {cpuregs_reg[21][14]} {cpuregs_reg[21][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[21][12]} {picorv32.cpuregs[21][13]} {picorv32.cpuregs[21][14]} {picorv32.cpuregs[21][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/CK} .multibit_orig_pin {cpuregs_reg[21][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/D1} .multibit_orig_pin {cpuregs_reg[21][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/D2} .multibit_orig_pin {cpuregs_reg[21][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/D3} .multibit_orig_pin {cpuregs_reg[21][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/D4} .multibit_orig_pin {cpuregs_reg[21][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q1} .original_name {cpuregs[21][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q1} .multibit_orig_pin {cpuregs_reg[21][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q2} .original_name {cpuregs[21][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q2} .multibit_orig_pin {cpuregs_reg[21][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q3} .original_name {cpuregs[21][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q3} .multibit_orig_pin {cpuregs_reg[21][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q4} .original_name {cpuregs[21][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q4} .multibit_orig_pin {cpuregs_reg[21][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q1N} .original_name {cpuregs[21][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q2N} .original_name {cpuregs[21][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q3N} .original_name {cpuregs[21][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q4N} .original_name {cpuregs[21][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][12]_MB_cpuregs_reg[21][13]_MB_cpuregs_reg[21][14]_MB_cpuregs_reg[21][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .original_name {{cpuregs[21][16]} {cpuregs[21][17]} {cpuregs[21][18]} {cpuregs[21][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .single_bit_orig_name {cpuregs[21][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .org_names_for_split {{cpuregs_reg[21][16]} {cpuregs_reg[21][17]} {cpuregs_reg[21][18]} {cpuregs_reg[21][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[21][16]} {picorv32.cpuregs[21][17]} {picorv32.cpuregs[21][18]} {picorv32.cpuregs[21][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/CK} .multibit_orig_pin {cpuregs_reg[21][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/D1} .multibit_orig_pin {cpuregs_reg[21][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/D2} .multibit_orig_pin {cpuregs_reg[21][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/D3} .multibit_orig_pin {cpuregs_reg[21][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/D4} .multibit_orig_pin {cpuregs_reg[21][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q1} .original_name {cpuregs[21][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q1} .multibit_orig_pin {cpuregs_reg[21][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q2} .original_name {cpuregs[21][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q2} .multibit_orig_pin {cpuregs_reg[21][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q3} .original_name {cpuregs[21][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q3} .multibit_orig_pin {cpuregs_reg[21][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q4} .original_name {cpuregs[21][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q4} .multibit_orig_pin {cpuregs_reg[21][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q1N} .original_name {cpuregs[21][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q2N} .original_name {cpuregs[21][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q3N} .original_name {cpuregs[21][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q4N} .original_name {cpuregs[21][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][16]_MB_cpuregs_reg[21][17]_MB_cpuregs_reg[21][18]_MB_cpuregs_reg[21][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .original_name {{cpuregs[21][20]} {cpuregs[21][21]} {cpuregs[21][22]} {cpuregs[21][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .single_bit_orig_name {cpuregs[21][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .org_names_for_split {{cpuregs_reg[21][20]} {cpuregs_reg[21][21]} {cpuregs_reg[21][22]} {cpuregs_reg[21][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[21][20]} {picorv32.cpuregs[21][21]} {picorv32.cpuregs[21][22]} {picorv32.cpuregs[21][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/CK} .multibit_orig_pin {cpuregs_reg[21][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/D1} .multibit_orig_pin {cpuregs_reg[21][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/D2} .multibit_orig_pin {cpuregs_reg[21][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/D3} .multibit_orig_pin {cpuregs_reg[21][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/D4} .multibit_orig_pin {cpuregs_reg[21][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q1} .original_name {cpuregs[21][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q1} .multibit_orig_pin {cpuregs_reg[21][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q2} .original_name {cpuregs[21][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q2} .multibit_orig_pin {cpuregs_reg[21][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q3} .original_name {cpuregs[21][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q3} .multibit_orig_pin {cpuregs_reg[21][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q4} .original_name {cpuregs[21][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q4} .multibit_orig_pin {cpuregs_reg[21][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q1N} .original_name {cpuregs[21][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q2N} .original_name {cpuregs[21][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q2N} .multibit_orig_pin {cpuregs_reg[21][21]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q3N} .original_name {cpuregs[21][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q4N} .original_name {cpuregs[21][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][20]_MB_cpuregs_reg[21][21]_MB_cpuregs_reg[21][22]_MB_cpuregs_reg[21][23]/Q4N} .multibit_orig_pin {cpuregs_reg[21][23]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .original_name {{cpuregs[21][24]} {cpuregs[21][25]} {cpuregs[21][26]} {cpuregs[21][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .single_bit_orig_name {cpuregs[21][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .org_names_for_split {{cpuregs_reg[21][24]} {cpuregs_reg[21][25]} {cpuregs_reg[21][26]} {cpuregs_reg[21][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[21][24]} {picorv32.cpuregs[21][25]} {picorv32.cpuregs[21][26]} {picorv32.cpuregs[21][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/CK} .multibit_orig_pin {cpuregs_reg[21][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/D1} .multibit_orig_pin {cpuregs_reg[21][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/D2} .multibit_orig_pin {cpuregs_reg[21][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/D3} .multibit_orig_pin {cpuregs_reg[21][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/D4} .multibit_orig_pin {cpuregs_reg[21][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q1} .original_name {cpuregs[21][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q1} .multibit_orig_pin {cpuregs_reg[21][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q2} .original_name {cpuregs[21][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q2} .multibit_orig_pin {cpuregs_reg[21][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q3} .original_name {cpuregs[21][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q3} .multibit_orig_pin {cpuregs_reg[21][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q4} .original_name {cpuregs[21][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q4} .multibit_orig_pin {cpuregs_reg[21][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q1N} .original_name {cpuregs[21][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q2N} .original_name {cpuregs[21][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q2N} .multibit_orig_pin {cpuregs_reg[21][25]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q3N} .original_name {cpuregs[21][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q4N} .original_name {cpuregs[21][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][24]_MB_cpuregs_reg[21][25]_MB_cpuregs_reg[21][26]_MB_cpuregs_reg[21][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .original_name {{cpuregs[21][28]} {cpuregs[21][29]} {cpuregs[21][30]} {cpuregs[21][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .single_bit_orig_name {cpuregs[21][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .org_names_for_split {{cpuregs_reg[21][28]} {cpuregs_reg[21][29]} {cpuregs_reg[21][30]} {cpuregs_reg[21][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[21][28]} {picorv32.cpuregs[21][29]} {picorv32.cpuregs[21][30]} {picorv32.cpuregs[21][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/CK} .multibit_orig_pin {cpuregs_reg[21][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/D1} .multibit_orig_pin {cpuregs_reg[21][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/D2} .multibit_orig_pin {cpuregs_reg[21][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/D3} .multibit_orig_pin {cpuregs_reg[21][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/D4} .multibit_orig_pin {cpuregs_reg[21][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q1} .original_name {cpuregs[21][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q1} .multibit_orig_pin {cpuregs_reg[21][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q2} .original_name {cpuregs[21][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q2} .multibit_orig_pin {cpuregs_reg[21][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q3} .original_name {cpuregs[21][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q3} .multibit_orig_pin {cpuregs_reg[21][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q4} .original_name {cpuregs[21][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q4} .multibit_orig_pin {cpuregs_reg[21][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q1N} .original_name {cpuregs[21][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q2N} .original_name {cpuregs[21][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q3N} .original_name {cpuregs[21][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q4N} .original_name {cpuregs[21][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[21][28]_MB_cpuregs_reg[21][29]_MB_cpuregs_reg[21][30]_MB_cpuregs_reg[21][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .original_name {{cpuregs[22][0]} {cpuregs[22][1]} {cpuregs[22][2]} {cpuregs[22][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .single_bit_orig_name {cpuregs[22][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .org_names_for_split {{cpuregs_reg[22][0]} {cpuregs_reg[22][1]} {cpuregs_reg[22][2]} {cpuregs_reg[22][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[22][0]} {picorv32.cpuregs[22][1]} {picorv32.cpuregs[22][2]} {picorv32.cpuregs[22][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/CK} .multibit_orig_pin {cpuregs_reg[22][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/D1} .multibit_orig_pin {cpuregs_reg[22][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/D2} .multibit_orig_pin {cpuregs_reg[22][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/D3} .multibit_orig_pin {cpuregs_reg[22][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/D4} .multibit_orig_pin {cpuregs_reg[22][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q1} .original_name {cpuregs[22][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q1} .multibit_orig_pin {cpuregs_reg[22][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q2} .original_name {cpuregs[22][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q2} .multibit_orig_pin {cpuregs_reg[22][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q3} .original_name {cpuregs[22][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q3} .multibit_orig_pin {cpuregs_reg[22][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q4} .original_name {cpuregs[22][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q4} .multibit_orig_pin {cpuregs_reg[22][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q1N} .original_name {cpuregs[22][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q2N} .original_name {cpuregs[22][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q3N} .original_name {cpuregs[22][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q4N} .original_name {cpuregs[22][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][0]_MB_cpuregs_reg[22][1]_MB_cpuregs_reg[22][2]_MB_cpuregs_reg[22][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .original_name {{cpuregs[22][4]} {cpuregs[22][5]} {cpuregs[22][6]} {cpuregs[22][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .single_bit_orig_name {cpuregs[22][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .org_names_for_split {{cpuregs_reg[22][4]} {cpuregs_reg[22][5]} {cpuregs_reg[22][6]} {cpuregs_reg[22][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[22][4]} {picorv32.cpuregs[22][5]} {picorv32.cpuregs[22][6]} {picorv32.cpuregs[22][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/CK} .multibit_orig_pin {cpuregs_reg[22][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/D1} .multibit_orig_pin {cpuregs_reg[22][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/D2} .multibit_orig_pin {cpuregs_reg[22][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/D3} .multibit_orig_pin {cpuregs_reg[22][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/D4} .multibit_orig_pin {cpuregs_reg[22][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q1} .original_name {cpuregs[22][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q1} .multibit_orig_pin {cpuregs_reg[22][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q2} .original_name {cpuregs[22][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q2} .multibit_orig_pin {cpuregs_reg[22][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q3} .original_name {cpuregs[22][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q3} .multibit_orig_pin {cpuregs_reg[22][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q4} .original_name {cpuregs[22][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q4} .multibit_orig_pin {cpuregs_reg[22][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q1N} .original_name {cpuregs[22][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q2N} .original_name {cpuregs[22][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q3N} .original_name {cpuregs[22][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q4N} .original_name {cpuregs[22][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][4]_MB_cpuregs_reg[22][5]_MB_cpuregs_reg[22][6]_MB_cpuregs_reg[22][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .original_name {{cpuregs[22][8]} {cpuregs[22][9]} {cpuregs[22][10]} {cpuregs[22][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .single_bit_orig_name {cpuregs[22][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .org_names_for_split {{cpuregs_reg[22][8]} {cpuregs_reg[22][9]} {cpuregs_reg[22][10]} {cpuregs_reg[22][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[22][8]} {picorv32.cpuregs[22][9]} {picorv32.cpuregs[22][10]} {picorv32.cpuregs[22][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/CK} .multibit_orig_pin {cpuregs_reg[22][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/D1} .multibit_orig_pin {cpuregs_reg[22][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/D2} .multibit_orig_pin {cpuregs_reg[22][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/D3} .multibit_orig_pin {cpuregs_reg[22][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/D4} .multibit_orig_pin {cpuregs_reg[22][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q1} .original_name {cpuregs[22][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q1} .multibit_orig_pin {cpuregs_reg[22][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q2} .original_name {cpuregs[22][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q2} .multibit_orig_pin {cpuregs_reg[22][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q3} .original_name {cpuregs[22][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q3} .multibit_orig_pin {cpuregs_reg[22][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q4} .original_name {cpuregs[22][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q4} .multibit_orig_pin {cpuregs_reg[22][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q1N} .original_name {cpuregs[22][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q2N} .original_name {cpuregs[22][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q3N} .original_name {cpuregs[22][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q4N} .original_name {cpuregs[22][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][8]_MB_cpuregs_reg[22][9]_MB_cpuregs_reg[22][10]_MB_cpuregs_reg[22][11]/Q4N} .multibit_orig_pin {cpuregs_reg[22][11]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .original_name {{cpuregs[22][12]} {cpuregs[22][13]} {cpuregs[22][14]} {cpuregs[22][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .single_bit_orig_name {cpuregs[22][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .org_names_for_split {{cpuregs_reg[22][12]} {cpuregs_reg[22][13]} {cpuregs_reg[22][14]} {cpuregs_reg[22][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[22][12]} {picorv32.cpuregs[22][13]} {picorv32.cpuregs[22][14]} {picorv32.cpuregs[22][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/CK} .multibit_orig_pin {cpuregs_reg[22][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/D1} .multibit_orig_pin {cpuregs_reg[22][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/D2} .multibit_orig_pin {cpuregs_reg[22][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/D3} .multibit_orig_pin {cpuregs_reg[22][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/D4} .multibit_orig_pin {cpuregs_reg[22][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q1} .original_name {cpuregs[22][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q1} .multibit_orig_pin {cpuregs_reg[22][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q2} .original_name {cpuregs[22][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q2} .multibit_orig_pin {cpuregs_reg[22][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q3} .original_name {cpuregs[22][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q3} .multibit_orig_pin {cpuregs_reg[22][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q4} .original_name {cpuregs[22][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q4} .multibit_orig_pin {cpuregs_reg[22][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q1N} .original_name {cpuregs[22][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q2N} .original_name {cpuregs[22][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q3N} .original_name {cpuregs[22][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q4N} .original_name {cpuregs[22][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][12]_MB_cpuregs_reg[22][13]_MB_cpuregs_reg[22][14]_MB_cpuregs_reg[22][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .original_name {{cpuregs[22][16]} {cpuregs[22][17]} {cpuregs[22][18]} {cpuregs[22][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .single_bit_orig_name {cpuregs[22][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .org_names_for_split {{cpuregs_reg[22][16]} {cpuregs_reg[22][17]} {cpuregs_reg[22][18]} {cpuregs_reg[22][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[22][16]} {picorv32.cpuregs[22][17]} {picorv32.cpuregs[22][18]} {picorv32.cpuregs[22][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/CK} .multibit_orig_pin {cpuregs_reg[22][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/D1} .multibit_orig_pin {cpuregs_reg[22][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/D2} .multibit_orig_pin {cpuregs_reg[22][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/D3} .multibit_orig_pin {cpuregs_reg[22][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/D4} .multibit_orig_pin {cpuregs_reg[22][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q1} .original_name {cpuregs[22][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q1} .multibit_orig_pin {cpuregs_reg[22][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q2} .original_name {cpuregs[22][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q2} .multibit_orig_pin {cpuregs_reg[22][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q3} .original_name {cpuregs[22][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q3} .multibit_orig_pin {cpuregs_reg[22][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q4} .original_name {cpuregs[22][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q4} .multibit_orig_pin {cpuregs_reg[22][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q1N} .original_name {cpuregs[22][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q2N} .original_name {cpuregs[22][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q3N} .original_name {cpuregs[22][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q4N} .original_name {cpuregs[22][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][16]_MB_cpuregs_reg[22][17]_MB_cpuregs_reg[22][18]_MB_cpuregs_reg[22][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .original_name {{cpuregs[22][20]} {cpuregs[22][21]} {cpuregs[22][22]} {cpuregs[22][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .single_bit_orig_name {cpuregs[22][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .org_names_for_split {{cpuregs_reg[22][20]} {cpuregs_reg[22][21]} {cpuregs_reg[22][22]} {cpuregs_reg[22][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[22][20]} {picorv32.cpuregs[22][21]} {picorv32.cpuregs[22][22]} {picorv32.cpuregs[22][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/CK} .multibit_orig_pin {cpuregs_reg[22][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/D1} .multibit_orig_pin {cpuregs_reg[22][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/D2} .multibit_orig_pin {cpuregs_reg[22][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/D3} .multibit_orig_pin {cpuregs_reg[22][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/D4} .multibit_orig_pin {cpuregs_reg[22][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q1} .original_name {cpuregs[22][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q1} .multibit_orig_pin {cpuregs_reg[22][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q2} .original_name {cpuregs[22][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q2} .multibit_orig_pin {cpuregs_reg[22][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q3} .original_name {cpuregs[22][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q3} .multibit_orig_pin {cpuregs_reg[22][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q4} .original_name {cpuregs[22][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q4} .multibit_orig_pin {cpuregs_reg[22][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q1N} .original_name {cpuregs[22][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q2N} .original_name {cpuregs[22][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q3N} .original_name {cpuregs[22][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q4N} .original_name {cpuregs[22][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][20]_MB_cpuregs_reg[22][21]_MB_cpuregs_reg[22][22]_MB_cpuregs_reg[22][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .original_name {{cpuregs[22][24]} {cpuregs[22][25]} {cpuregs[22][26]} {cpuregs[22][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .single_bit_orig_name {cpuregs[22][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .org_names_for_split {{cpuregs_reg[22][24]} {cpuregs_reg[22][25]} {cpuregs_reg[22][26]} {cpuregs_reg[22][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[22][24]} {picorv32.cpuregs[22][25]} {picorv32.cpuregs[22][26]} {picorv32.cpuregs[22][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/CK} .multibit_orig_pin {cpuregs_reg[22][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/D1} .multibit_orig_pin {cpuregs_reg[22][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/D2} .multibit_orig_pin {cpuregs_reg[22][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/D3} .multibit_orig_pin {cpuregs_reg[22][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/D4} .multibit_orig_pin {cpuregs_reg[22][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q1} .original_name {cpuregs[22][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q1} .multibit_orig_pin {cpuregs_reg[22][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q2} .original_name {cpuregs[22][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q2} .multibit_orig_pin {cpuregs_reg[22][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q3} .original_name {cpuregs[22][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q3} .multibit_orig_pin {cpuregs_reg[22][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q4} .original_name {cpuregs[22][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q4} .multibit_orig_pin {cpuregs_reg[22][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q1N} .original_name {cpuregs[22][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q2N} .original_name {cpuregs[22][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q3N} .original_name {cpuregs[22][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q4N} .original_name {cpuregs[22][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][24]_MB_cpuregs_reg[22][25]_MB_cpuregs_reg[22][26]_MB_cpuregs_reg[22][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .original_name {{cpuregs[22][28]} {cpuregs[22][29]} {cpuregs[22][30]} {cpuregs[22][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .single_bit_orig_name {cpuregs[22][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .org_names_for_split {{cpuregs_reg[22][28]} {cpuregs_reg[22][29]} {cpuregs_reg[22][30]} {cpuregs_reg[22][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[22][28]} {picorv32.cpuregs[22][29]} {picorv32.cpuregs[22][30]} {picorv32.cpuregs[22][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/CK} .multibit_orig_pin {cpuregs_reg[22][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/D1} .multibit_orig_pin {cpuregs_reg[22][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/D2} .multibit_orig_pin {cpuregs_reg[22][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/D3} .multibit_orig_pin {cpuregs_reg[22][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/D4} .multibit_orig_pin {cpuregs_reg[22][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q1} .original_name {cpuregs[22][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q1} .multibit_orig_pin {cpuregs_reg[22][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q2} .original_name {cpuregs[22][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q2} .multibit_orig_pin {cpuregs_reg[22][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q3} .original_name {cpuregs[22][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q3} .multibit_orig_pin {cpuregs_reg[22][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q4} .original_name {cpuregs[22][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q4} .multibit_orig_pin {cpuregs_reg[22][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q1N} .original_name {cpuregs[22][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q2N} .original_name {cpuregs[22][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q3N} .original_name {cpuregs[22][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q4N} .original_name {cpuregs[22][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[22][28]_MB_cpuregs_reg[22][29]_MB_cpuregs_reg[22][30]_MB_cpuregs_reg[22][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .original_name {{cpuregs[23][0]} {cpuregs[23][1]} {cpuregs[23][2]} {cpuregs[23][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .single_bit_orig_name {cpuregs[23][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .org_names_for_split {{cpuregs_reg[23][0]} {cpuregs_reg[23][1]} {cpuregs_reg[23][2]} {cpuregs_reg[23][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[23][0]} {picorv32.cpuregs[23][1]} {picorv32.cpuregs[23][2]} {picorv32.cpuregs[23][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/CK} .multibit_orig_pin {cpuregs_reg[23][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/D1} .multibit_orig_pin {cpuregs_reg[23][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/D2} .multibit_orig_pin {cpuregs_reg[23][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/D3} .multibit_orig_pin {cpuregs_reg[23][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/D4} .multibit_orig_pin {cpuregs_reg[23][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q1} .original_name {cpuregs[23][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q1} .multibit_orig_pin {cpuregs_reg[23][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q2} .original_name {cpuregs[23][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q2} .multibit_orig_pin {cpuregs_reg[23][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q3} .original_name {cpuregs[23][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q3} .multibit_orig_pin {cpuregs_reg[23][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q4} .original_name {cpuregs[23][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q4} .multibit_orig_pin {cpuregs_reg[23][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q1N} .original_name {cpuregs[23][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q2N} .original_name {cpuregs[23][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q3N} .original_name {cpuregs[23][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q4N} .original_name {cpuregs[23][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][0]_MB_cpuregs_reg[23][1]_MB_cpuregs_reg[23][2]_MB_cpuregs_reg[23][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .original_name {{cpuregs[23][4]} {cpuregs[23][5]} {cpuregs[23][6]} {cpuregs[23][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .single_bit_orig_name {cpuregs[23][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .org_names_for_split {{cpuregs_reg[23][4]} {cpuregs_reg[23][5]} {cpuregs_reg[23][6]} {cpuregs_reg[23][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[23][4]} {picorv32.cpuregs[23][5]} {picorv32.cpuregs[23][6]} {picorv32.cpuregs[23][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/CK} .multibit_orig_pin {cpuregs_reg[23][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/D1} .multibit_orig_pin {cpuregs_reg[23][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/D2} .multibit_orig_pin {cpuregs_reg[23][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/D3} .multibit_orig_pin {cpuregs_reg[23][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/D4} .multibit_orig_pin {cpuregs_reg[23][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q1} .original_name {cpuregs[23][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q1} .multibit_orig_pin {cpuregs_reg[23][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q2} .original_name {cpuregs[23][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q2} .multibit_orig_pin {cpuregs_reg[23][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q3} .original_name {cpuregs[23][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q3} .multibit_orig_pin {cpuregs_reg[23][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q4} .original_name {cpuregs[23][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q4} .multibit_orig_pin {cpuregs_reg[23][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q1N} .original_name {cpuregs[23][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q2N} .original_name {cpuregs[23][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q3N} .original_name {cpuregs[23][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q4N} .original_name {cpuregs[23][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][4]_MB_cpuregs_reg[23][5]_MB_cpuregs_reg[23][6]_MB_cpuregs_reg[23][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .original_name {{cpuregs[23][8]} {cpuregs[23][9]} {cpuregs[23][10]} {cpuregs[23][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .single_bit_orig_name {cpuregs[23][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .org_names_for_split {{cpuregs_reg[23][8]} {cpuregs_reg[23][9]} {cpuregs_reg[23][10]} {cpuregs_reg[23][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[23][8]} {picorv32.cpuregs[23][9]} {picorv32.cpuregs[23][10]} {picorv32.cpuregs[23][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/CK} .multibit_orig_pin {cpuregs_reg[23][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/D1} .multibit_orig_pin {cpuregs_reg[23][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/D2} .multibit_orig_pin {cpuregs_reg[23][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/D3} .multibit_orig_pin {cpuregs_reg[23][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/D4} .multibit_orig_pin {cpuregs_reg[23][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q1} .original_name {cpuregs[23][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q1} .multibit_orig_pin {cpuregs_reg[23][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q2} .original_name {cpuregs[23][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q2} .multibit_orig_pin {cpuregs_reg[23][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q3} .original_name {cpuregs[23][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q3} .multibit_orig_pin {cpuregs_reg[23][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q4} .original_name {cpuregs[23][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q4} .multibit_orig_pin {cpuregs_reg[23][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q1N} .original_name {cpuregs[23][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q2N} .original_name {cpuregs[23][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q3N} .original_name {cpuregs[23][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q4N} .original_name {cpuregs[23][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][8]_MB_cpuregs_reg[23][9]_MB_cpuregs_reg[23][10]_MB_cpuregs_reg[23][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .original_name {{cpuregs[23][12]} {cpuregs[23][13]} {cpuregs[23][14]} {cpuregs[23][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .single_bit_orig_name {cpuregs[23][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .org_names_for_split {{cpuregs_reg[23][12]} {cpuregs_reg[23][13]} {cpuregs_reg[23][14]} {cpuregs_reg[23][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[23][12]} {picorv32.cpuregs[23][13]} {picorv32.cpuregs[23][14]} {picorv32.cpuregs[23][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/CK} .multibit_orig_pin {cpuregs_reg[23][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/D1} .multibit_orig_pin {cpuregs_reg[23][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/D2} .multibit_orig_pin {cpuregs_reg[23][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/D3} .multibit_orig_pin {cpuregs_reg[23][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/D4} .multibit_orig_pin {cpuregs_reg[23][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q1} .original_name {cpuregs[23][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q1} .multibit_orig_pin {cpuregs_reg[23][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q2} .original_name {cpuregs[23][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q2} .multibit_orig_pin {cpuregs_reg[23][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q3} .original_name {cpuregs[23][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q3} .multibit_orig_pin {cpuregs_reg[23][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q4} .original_name {cpuregs[23][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q4} .multibit_orig_pin {cpuregs_reg[23][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q1N} .original_name {cpuregs[23][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q2N} .original_name {cpuregs[23][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q3N} .original_name {cpuregs[23][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q4N} .original_name {cpuregs[23][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][12]_MB_cpuregs_reg[23][13]_MB_cpuregs_reg[23][14]_MB_cpuregs_reg[23][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .original_name {{cpuregs[23][16]} {cpuregs[23][17]} {cpuregs[23][18]} {cpuregs[23][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .single_bit_orig_name {cpuregs[23][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .org_names_for_split {{cpuregs_reg[23][16]} {cpuregs_reg[23][17]} {cpuregs_reg[23][18]} {cpuregs_reg[23][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[23][16]} {picorv32.cpuregs[23][17]} {picorv32.cpuregs[23][18]} {picorv32.cpuregs[23][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/CK} .multibit_orig_pin {cpuregs_reg[23][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/D1} .multibit_orig_pin {cpuregs_reg[23][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/D2} .multibit_orig_pin {cpuregs_reg[23][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/D3} .multibit_orig_pin {cpuregs_reg[23][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/D4} .multibit_orig_pin {cpuregs_reg[23][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q1} .original_name {cpuregs[23][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q1} .multibit_orig_pin {cpuregs_reg[23][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q2} .original_name {cpuregs[23][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q2} .multibit_orig_pin {cpuregs_reg[23][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q3} .original_name {cpuregs[23][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q3} .multibit_orig_pin {cpuregs_reg[23][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q4} .original_name {cpuregs[23][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q4} .multibit_orig_pin {cpuregs_reg[23][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q1N} .original_name {cpuregs[23][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q2N} .original_name {cpuregs[23][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q3N} .original_name {cpuregs[23][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q4N} .original_name {cpuregs[23][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][16]_MB_cpuregs_reg[23][17]_MB_cpuregs_reg[23][18]_MB_cpuregs_reg[23][19]/Q4N} .multibit_orig_pin {cpuregs_reg[23][19]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .original_name {{cpuregs[23][20]} {cpuregs[23][21]} {cpuregs[23][22]} {cpuregs[23][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .single_bit_orig_name {cpuregs[23][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .org_names_for_split {{cpuregs_reg[23][20]} {cpuregs_reg[23][21]} {cpuregs_reg[23][22]} {cpuregs_reg[23][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[23][20]} {picorv32.cpuregs[23][21]} {picorv32.cpuregs[23][22]} {picorv32.cpuregs[23][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/CK} .multibit_orig_pin {cpuregs_reg[23][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/D1} .multibit_orig_pin {cpuregs_reg[23][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/D2} .multibit_orig_pin {cpuregs_reg[23][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/D3} .multibit_orig_pin {cpuregs_reg[23][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/D4} .multibit_orig_pin {cpuregs_reg[23][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q1} .original_name {cpuregs[23][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q1} .multibit_orig_pin {cpuregs_reg[23][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q2} .original_name {cpuregs[23][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q2} .multibit_orig_pin {cpuregs_reg[23][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q3} .original_name {cpuregs[23][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q3} .multibit_orig_pin {cpuregs_reg[23][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q4} .original_name {cpuregs[23][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q4} .multibit_orig_pin {cpuregs_reg[23][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q1N} .original_name {cpuregs[23][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q2N} .original_name {cpuregs[23][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q3N} .original_name {cpuregs[23][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q4N} .original_name {cpuregs[23][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][20]_MB_cpuregs_reg[23][21]_MB_cpuregs_reg[23][22]_MB_cpuregs_reg[23][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .original_name {{cpuregs[23][24]} {cpuregs[23][25]} {cpuregs[23][26]} {cpuregs[23][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .single_bit_orig_name {cpuregs[23][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .org_names_for_split {{cpuregs_reg[23][24]} {cpuregs_reg[23][25]} {cpuregs_reg[23][26]} {cpuregs_reg[23][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[23][24]} {picorv32.cpuregs[23][25]} {picorv32.cpuregs[23][26]} {picorv32.cpuregs[23][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/CK} .multibit_orig_pin {cpuregs_reg[23][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/D1} .multibit_orig_pin {cpuregs_reg[23][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/D2} .multibit_orig_pin {cpuregs_reg[23][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/D3} .multibit_orig_pin {cpuregs_reg[23][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/D4} .multibit_orig_pin {cpuregs_reg[23][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q1} .original_name {cpuregs[23][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q1} .multibit_orig_pin {cpuregs_reg[23][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q2} .original_name {cpuregs[23][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q2} .multibit_orig_pin {cpuregs_reg[23][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q3} .original_name {cpuregs[23][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q3} .multibit_orig_pin {cpuregs_reg[23][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q4} .original_name {cpuregs[23][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q4} .multibit_orig_pin {cpuregs_reg[23][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q1N} .original_name {cpuregs[23][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q2N} .original_name {cpuregs[23][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q3N} .original_name {cpuregs[23][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q4N} .original_name {cpuregs[23][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][24]_MB_cpuregs_reg[23][25]_MB_cpuregs_reg[23][26]_MB_cpuregs_reg[23][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .original_name {{cpuregs[23][28]} {cpuregs[23][29]} {cpuregs[23][30]} {cpuregs[23][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .single_bit_orig_name {cpuregs[23][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .org_names_for_split {{cpuregs_reg[23][28]} {cpuregs_reg[23][29]} {cpuregs_reg[23][30]} {cpuregs_reg[23][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[23][28]} {picorv32.cpuregs[23][29]} {picorv32.cpuregs[23][30]} {picorv32.cpuregs[23][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/CK} .multibit_orig_pin {cpuregs_reg[23][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/D1} .multibit_orig_pin {cpuregs_reg[23][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/D2} .multibit_orig_pin {cpuregs_reg[23][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/D3} .multibit_orig_pin {cpuregs_reg[23][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/D4} .multibit_orig_pin {cpuregs_reg[23][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q1} .original_name {cpuregs[23][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q1} .multibit_orig_pin {cpuregs_reg[23][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q2} .original_name {cpuregs[23][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q2} .multibit_orig_pin {cpuregs_reg[23][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q3} .original_name {cpuregs[23][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q3} .multibit_orig_pin {cpuregs_reg[23][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q4} .original_name {cpuregs[23][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q4} .multibit_orig_pin {cpuregs_reg[23][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q1N} .original_name {cpuregs[23][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q2N} .original_name {cpuregs[23][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q3N} .original_name {cpuregs[23][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q4N} .original_name {cpuregs[23][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[23][28]_MB_cpuregs_reg[23][29]_MB_cpuregs_reg[23][30]_MB_cpuregs_reg[23][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .original_name {{cpuregs[24][0]} {cpuregs[24][1]} {cpuregs[24][2]} {cpuregs[24][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .single_bit_orig_name {cpuregs[24][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .org_names_for_split {{cpuregs_reg[24][0]} {cpuregs_reg[24][1]} {cpuregs_reg[24][2]} {cpuregs_reg[24][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[24][0]} {picorv32.cpuregs[24][1]} {picorv32.cpuregs[24][2]} {picorv32.cpuregs[24][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/CK} .multibit_orig_pin {cpuregs_reg[24][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/D1} .multibit_orig_pin {cpuregs_reg[24][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/D2} .multibit_orig_pin {cpuregs_reg[24][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/D3} .multibit_orig_pin {cpuregs_reg[24][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/D4} .multibit_orig_pin {cpuregs_reg[24][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q1} .original_name {cpuregs[24][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q1} .multibit_orig_pin {cpuregs_reg[24][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q2} .original_name {cpuregs[24][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q2} .multibit_orig_pin {cpuregs_reg[24][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q3} .original_name {cpuregs[24][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q3} .multibit_orig_pin {cpuregs_reg[24][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q4} .original_name {cpuregs[24][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q4} .multibit_orig_pin {cpuregs_reg[24][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q1N} .original_name {cpuregs[24][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q2N} .original_name {cpuregs[24][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q3N} .original_name {cpuregs[24][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q4N} .original_name {cpuregs[24][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][0]_MB_cpuregs_reg[24][1]_MB_cpuregs_reg[24][2]_MB_cpuregs_reg[24][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .original_name {{cpuregs[24][4]} {cpuregs[24][5]} {cpuregs[24][6]} {cpuregs[24][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .single_bit_orig_name {cpuregs[24][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .org_names_for_split {{cpuregs_reg[24][4]} {cpuregs_reg[24][5]} {cpuregs_reg[24][6]} {cpuregs_reg[24][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[24][4]} {picorv32.cpuregs[24][5]} {picorv32.cpuregs[24][6]} {picorv32.cpuregs[24][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/CK} .multibit_orig_pin {cpuregs_reg[24][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/D1} .multibit_orig_pin {cpuregs_reg[24][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/D2} .multibit_orig_pin {cpuregs_reg[24][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/D3} .multibit_orig_pin {cpuregs_reg[24][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/D4} .multibit_orig_pin {cpuregs_reg[24][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q1} .original_name {cpuregs[24][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q1} .multibit_orig_pin {cpuregs_reg[24][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q2} .original_name {cpuregs[24][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q2} .multibit_orig_pin {cpuregs_reg[24][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q3} .original_name {cpuregs[24][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q3} .multibit_orig_pin {cpuregs_reg[24][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q4} .original_name {cpuregs[24][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q4} .multibit_orig_pin {cpuregs_reg[24][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q1N} .original_name {cpuregs[24][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q2N} .original_name {cpuregs[24][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q3N} .original_name {cpuregs[24][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q4N} .original_name {cpuregs[24][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][4]_MB_cpuregs_reg[24][5]_MB_cpuregs_reg[24][6]_MB_cpuregs_reg[24][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .original_name {{cpuregs[24][8]} {cpuregs[24][9]} {cpuregs[24][10]} {cpuregs[24][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .single_bit_orig_name {cpuregs[24][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .org_names_for_split {{cpuregs_reg[24][8]} {cpuregs_reg[24][9]} {cpuregs_reg[24][10]} {cpuregs_reg[24][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[24][8]} {picorv32.cpuregs[24][9]} {picorv32.cpuregs[24][10]} {picorv32.cpuregs[24][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/CK} .multibit_orig_pin {cpuregs_reg[24][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/D1} .multibit_orig_pin {cpuregs_reg[24][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/D2} .multibit_orig_pin {cpuregs_reg[24][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/D3} .multibit_orig_pin {cpuregs_reg[24][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/D4} .multibit_orig_pin {cpuregs_reg[24][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q1} .original_name {cpuregs[24][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q1} .multibit_orig_pin {cpuregs_reg[24][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q2} .original_name {cpuregs[24][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q2} .multibit_orig_pin {cpuregs_reg[24][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q3} .original_name {cpuregs[24][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q3} .multibit_orig_pin {cpuregs_reg[24][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q4} .original_name {cpuregs[24][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q4} .multibit_orig_pin {cpuregs_reg[24][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q1N} .original_name {cpuregs[24][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q2N} .original_name {cpuregs[24][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q3N} .original_name {cpuregs[24][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q4N} .original_name {cpuregs[24][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][8]_MB_cpuregs_reg[24][9]_MB_cpuregs_reg[24][10]_MB_cpuregs_reg[24][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .original_name {{cpuregs[24][12]} {cpuregs[24][13]} {cpuregs[24][14]} {cpuregs[24][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .single_bit_orig_name {cpuregs[24][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .org_names_for_split {{cpuregs_reg[24][12]} {cpuregs_reg[24][13]} {cpuregs_reg[24][14]} {cpuregs_reg[24][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[24][12]} {picorv32.cpuregs[24][13]} {picorv32.cpuregs[24][14]} {picorv32.cpuregs[24][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/CK} .multibit_orig_pin {cpuregs_reg[24][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/D1} .multibit_orig_pin {cpuregs_reg[24][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/D2} .multibit_orig_pin {cpuregs_reg[24][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/D3} .multibit_orig_pin {cpuregs_reg[24][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/D4} .multibit_orig_pin {cpuregs_reg[24][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q1} .original_name {cpuregs[24][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q1} .multibit_orig_pin {cpuregs_reg[24][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q2} .original_name {cpuregs[24][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q2} .multibit_orig_pin {cpuregs_reg[24][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q3} .original_name {cpuregs[24][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q3} .multibit_orig_pin {cpuregs_reg[24][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q4} .original_name {cpuregs[24][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q4} .multibit_orig_pin {cpuregs_reg[24][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q1N} .original_name {cpuregs[24][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q2N} .original_name {cpuregs[24][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q3N} .original_name {cpuregs[24][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q4N} .original_name {cpuregs[24][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][12]_MB_cpuregs_reg[24][13]_MB_cpuregs_reg[24][14]_MB_cpuregs_reg[24][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .original_name {{cpuregs[24][16]} {cpuregs[24][17]} {cpuregs[24][18]} {cpuregs[24][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .single_bit_orig_name {cpuregs[24][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .org_names_for_split {{cpuregs_reg[24][16]} {cpuregs_reg[24][17]} {cpuregs_reg[24][18]} {cpuregs_reg[24][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[24][16]} {picorv32.cpuregs[24][17]} {picorv32.cpuregs[24][18]} {picorv32.cpuregs[24][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/CK} .multibit_orig_pin {cpuregs_reg[24][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/D1} .multibit_orig_pin {cpuregs_reg[24][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/D2} .multibit_orig_pin {cpuregs_reg[24][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/D3} .multibit_orig_pin {cpuregs_reg[24][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/D4} .multibit_orig_pin {cpuregs_reg[24][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q1} .original_name {cpuregs[24][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q1} .multibit_orig_pin {cpuregs_reg[24][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q2} .original_name {cpuregs[24][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q2} .multibit_orig_pin {cpuregs_reg[24][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q3} .original_name {cpuregs[24][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q3} .multibit_orig_pin {cpuregs_reg[24][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q4} .original_name {cpuregs[24][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q4} .multibit_orig_pin {cpuregs_reg[24][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q1N} .original_name {cpuregs[24][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q2N} .original_name {cpuregs[24][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q3N} .original_name {cpuregs[24][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q4N} .original_name {cpuregs[24][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][16]_MB_cpuregs_reg[24][17]_MB_cpuregs_reg[24][18]_MB_cpuregs_reg[24][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .original_name {{cpuregs[24][20]} {cpuregs[24][21]} {cpuregs[24][22]} {cpuregs[24][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .single_bit_orig_name {cpuregs[24][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .org_names_for_split {{cpuregs_reg[24][20]} {cpuregs_reg[24][21]} {cpuregs_reg[24][22]} {cpuregs_reg[24][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[24][20]} {picorv32.cpuregs[24][21]} {picorv32.cpuregs[24][22]} {picorv32.cpuregs[24][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/CK} .multibit_orig_pin {cpuregs_reg[24][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/D1} .multibit_orig_pin {cpuregs_reg[24][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/D2} .multibit_orig_pin {cpuregs_reg[24][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/D3} .multibit_orig_pin {cpuregs_reg[24][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/D4} .multibit_orig_pin {cpuregs_reg[24][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q1} .original_name {cpuregs[24][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q1} .multibit_orig_pin {cpuregs_reg[24][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q2} .original_name {cpuregs[24][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q2} .multibit_orig_pin {cpuregs_reg[24][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q3} .original_name {cpuregs[24][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q3} .multibit_orig_pin {cpuregs_reg[24][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q4} .original_name {cpuregs[24][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q4} .multibit_orig_pin {cpuregs_reg[24][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q1N} .original_name {cpuregs[24][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q2N} .original_name {cpuregs[24][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q3N} .original_name {cpuregs[24][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q4N} .original_name {cpuregs[24][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][20]_MB_cpuregs_reg[24][21]_MB_cpuregs_reg[24][22]_MB_cpuregs_reg[24][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .original_name {{cpuregs[24][24]} {cpuregs[24][25]} {cpuregs[24][26]} {cpuregs[24][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .single_bit_orig_name {cpuregs[24][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .org_names_for_split {{cpuregs_reg[24][24]} {cpuregs_reg[24][25]} {cpuregs_reg[24][26]} {cpuregs_reg[24][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[24][24]} {picorv32.cpuregs[24][25]} {picorv32.cpuregs[24][26]} {picorv32.cpuregs[24][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/CK} .multibit_orig_pin {cpuregs_reg[24][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/D1} .multibit_orig_pin {cpuregs_reg[24][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/D2} .multibit_orig_pin {cpuregs_reg[24][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/D3} .multibit_orig_pin {cpuregs_reg[24][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/D4} .multibit_orig_pin {cpuregs_reg[24][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q1} .original_name {cpuregs[24][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q1} .multibit_orig_pin {cpuregs_reg[24][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q2} .original_name {cpuregs[24][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q2} .multibit_orig_pin {cpuregs_reg[24][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q3} .original_name {cpuregs[24][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q3} .multibit_orig_pin {cpuregs_reg[24][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q4} .original_name {cpuregs[24][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q4} .multibit_orig_pin {cpuregs_reg[24][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q1N} .original_name {cpuregs[24][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q2N} .original_name {cpuregs[24][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q3N} .original_name {cpuregs[24][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q4N} .original_name {cpuregs[24][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][24]_MB_cpuregs_reg[24][25]_MB_cpuregs_reg[24][26]_MB_cpuregs_reg[24][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .original_name {{cpuregs[24][28]} {cpuregs[24][29]} {cpuregs[24][30]} {cpuregs[24][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .single_bit_orig_name {cpuregs[24][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .org_names_for_split {{cpuregs_reg[24][28]} {cpuregs_reg[24][29]} {cpuregs_reg[24][30]} {cpuregs_reg[24][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[24][28]} {picorv32.cpuregs[24][29]} {picorv32.cpuregs[24][30]} {picorv32.cpuregs[24][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/CK} .multibit_orig_pin {cpuregs_reg[24][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/D1} .multibit_orig_pin {cpuregs_reg[24][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/D2} .multibit_orig_pin {cpuregs_reg[24][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/D3} .multibit_orig_pin {cpuregs_reg[24][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/D4} .multibit_orig_pin {cpuregs_reg[24][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q1} .original_name {cpuregs[24][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q1} .multibit_orig_pin {cpuregs_reg[24][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q2} .original_name {cpuregs[24][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q2} .multibit_orig_pin {cpuregs_reg[24][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q3} .original_name {cpuregs[24][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q3} .multibit_orig_pin {cpuregs_reg[24][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q4} .original_name {cpuregs[24][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q4} .multibit_orig_pin {cpuregs_reg[24][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q1N} .original_name {cpuregs[24][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q2N} .original_name {cpuregs[24][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q3N} .original_name {cpuregs[24][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q4N} .original_name {cpuregs[24][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[24][28]_MB_cpuregs_reg[24][29]_MB_cpuregs_reg[24][30]_MB_cpuregs_reg[24][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .original_name {{cpuregs[25][0]} {cpuregs[25][1]} {cpuregs[25][2]} {cpuregs[25][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .single_bit_orig_name {cpuregs[25][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .org_names_for_split {{cpuregs_reg[25][0]} {cpuregs_reg[25][1]} {cpuregs_reg[25][2]} {cpuregs_reg[25][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[25][0]} {picorv32.cpuregs[25][1]} {picorv32.cpuregs[25][2]} {picorv32.cpuregs[25][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/CK} .multibit_orig_pin {cpuregs_reg[25][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/D1} .multibit_orig_pin {cpuregs_reg[25][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/D2} .multibit_orig_pin {cpuregs_reg[25][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/D3} .multibit_orig_pin {cpuregs_reg[25][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/D4} .multibit_orig_pin {cpuregs_reg[25][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q1} .original_name {cpuregs[25][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q1} .multibit_orig_pin {cpuregs_reg[25][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q2} .original_name {cpuregs[25][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q2} .multibit_orig_pin {cpuregs_reg[25][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q3} .original_name {cpuregs[25][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q3} .multibit_orig_pin {cpuregs_reg[25][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q4} .original_name {cpuregs[25][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q4} .multibit_orig_pin {cpuregs_reg[25][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q1N} .original_name {cpuregs[25][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q2N} .original_name {cpuregs[25][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q3N} .original_name {cpuregs[25][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q4N} .original_name {cpuregs[25][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][0]_MB_cpuregs_reg[25][1]_MB_cpuregs_reg[25][2]_MB_cpuregs_reg[25][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .original_name {{cpuregs[25][4]} {cpuregs[25][5]} {cpuregs[25][6]} {cpuregs[25][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .single_bit_orig_name {cpuregs[25][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .org_names_for_split {{cpuregs_reg[25][4]} {cpuregs_reg[25][5]} {cpuregs_reg[25][6]} {cpuregs_reg[25][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[25][4]} {picorv32.cpuregs[25][5]} {picorv32.cpuregs[25][6]} {picorv32.cpuregs[25][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/CK} .multibit_orig_pin {cpuregs_reg[25][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/D1} .multibit_orig_pin {cpuregs_reg[25][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/D2} .multibit_orig_pin {cpuregs_reg[25][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/D3} .multibit_orig_pin {cpuregs_reg[25][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/D4} .multibit_orig_pin {cpuregs_reg[25][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q1} .original_name {cpuregs[25][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q1} .multibit_orig_pin {cpuregs_reg[25][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q2} .original_name {cpuregs[25][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q2} .multibit_orig_pin {cpuregs_reg[25][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q3} .original_name {cpuregs[25][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q3} .multibit_orig_pin {cpuregs_reg[25][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q4} .original_name {cpuregs[25][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q4} .multibit_orig_pin {cpuregs_reg[25][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q1N} .original_name {cpuregs[25][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q2N} .original_name {cpuregs[25][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q3N} .original_name {cpuregs[25][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q4N} .original_name {cpuregs[25][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][4]_MB_cpuregs_reg[25][5]_MB_cpuregs_reg[25][6]_MB_cpuregs_reg[25][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .original_name {{cpuregs[25][8]} {cpuregs[25][9]} {cpuregs[25][10]} {cpuregs[25][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .single_bit_orig_name {cpuregs[25][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .org_names_for_split {{cpuregs_reg[25][8]} {cpuregs_reg[25][9]} {cpuregs_reg[25][10]} {cpuregs_reg[25][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[25][8]} {picorv32.cpuregs[25][9]} {picorv32.cpuregs[25][10]} {picorv32.cpuregs[25][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/CK} .multibit_orig_pin {cpuregs_reg[25][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/D1} .multibit_orig_pin {cpuregs_reg[25][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/D2} .multibit_orig_pin {cpuregs_reg[25][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/D3} .multibit_orig_pin {cpuregs_reg[25][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/D4} .multibit_orig_pin {cpuregs_reg[25][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q1} .original_name {cpuregs[25][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q1} .multibit_orig_pin {cpuregs_reg[25][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q2} .original_name {cpuregs[25][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q2} .multibit_orig_pin {cpuregs_reg[25][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q3} .original_name {cpuregs[25][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q3} .multibit_orig_pin {cpuregs_reg[25][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q4} .original_name {cpuregs[25][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q4} .multibit_orig_pin {cpuregs_reg[25][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q1N} .original_name {cpuregs[25][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q2N} .original_name {cpuregs[25][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q3N} .original_name {cpuregs[25][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q4N} .original_name {cpuregs[25][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][8]_MB_cpuregs_reg[25][9]_MB_cpuregs_reg[25][10]_MB_cpuregs_reg[25][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .original_name {{cpuregs[25][12]} {cpuregs[25][13]} {cpuregs[25][14]} {cpuregs[25][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .single_bit_orig_name {cpuregs[25][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .org_names_for_split {{cpuregs_reg[25][12]} {cpuregs_reg[25][13]} {cpuregs_reg[25][14]} {cpuregs_reg[25][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[25][12]} {picorv32.cpuregs[25][13]} {picorv32.cpuregs[25][14]} {picorv32.cpuregs[25][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/CK} .multibit_orig_pin {cpuregs_reg[25][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/D1} .multibit_orig_pin {cpuregs_reg[25][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/D2} .multibit_orig_pin {cpuregs_reg[25][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/D3} .multibit_orig_pin {cpuregs_reg[25][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/D4} .multibit_orig_pin {cpuregs_reg[25][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q1} .original_name {cpuregs[25][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q1} .multibit_orig_pin {cpuregs_reg[25][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q2} .original_name {cpuregs[25][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q2} .multibit_orig_pin {cpuregs_reg[25][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q3} .original_name {cpuregs[25][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q3} .multibit_orig_pin {cpuregs_reg[25][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q4} .original_name {cpuregs[25][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q4} .multibit_orig_pin {cpuregs_reg[25][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q1N} .original_name {cpuregs[25][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q2N} .original_name {cpuregs[25][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q3N} .original_name {cpuregs[25][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q4N} .original_name {cpuregs[25][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][12]_MB_cpuregs_reg[25][13]_MB_cpuregs_reg[25][14]_MB_cpuregs_reg[25][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .original_name {{cpuregs[25][16]} {cpuregs[25][17]} {cpuregs[25][18]} {cpuregs[25][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .single_bit_orig_name {cpuregs[25][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .org_names_for_split {{cpuregs_reg[25][16]} {cpuregs_reg[25][17]} {cpuregs_reg[25][18]} {cpuregs_reg[25][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[25][16]} {picorv32.cpuregs[25][17]} {picorv32.cpuregs[25][18]} {picorv32.cpuregs[25][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/CK} .multibit_orig_pin {cpuregs_reg[25][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/D1} .multibit_orig_pin {cpuregs_reg[25][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/D2} .multibit_orig_pin {cpuregs_reg[25][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/D3} .multibit_orig_pin {cpuregs_reg[25][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/D4} .multibit_orig_pin {cpuregs_reg[25][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q1} .original_name {cpuregs[25][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q1} .multibit_orig_pin {cpuregs_reg[25][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q2} .original_name {cpuregs[25][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q2} .multibit_orig_pin {cpuregs_reg[25][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q3} .original_name {cpuregs[25][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q3} .multibit_orig_pin {cpuregs_reg[25][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q4} .original_name {cpuregs[25][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q4} .multibit_orig_pin {cpuregs_reg[25][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q1N} .original_name {cpuregs[25][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q2N} .original_name {cpuregs[25][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q3N} .original_name {cpuregs[25][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q4N} .original_name {cpuregs[25][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][16]_MB_cpuregs_reg[25][17]_MB_cpuregs_reg[25][18]_MB_cpuregs_reg[25][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .original_name {{cpuregs[25][20]} {cpuregs[25][21]} {cpuregs[25][22]} {cpuregs[25][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .single_bit_orig_name {cpuregs[25][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .org_names_for_split {{cpuregs_reg[25][20]} {cpuregs_reg[25][21]} {cpuregs_reg[25][22]} {cpuregs_reg[25][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[25][20]} {picorv32.cpuregs[25][21]} {picorv32.cpuregs[25][22]} {picorv32.cpuregs[25][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/CK} .multibit_orig_pin {cpuregs_reg[25][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/D1} .multibit_orig_pin {cpuregs_reg[25][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/D2} .multibit_orig_pin {cpuregs_reg[25][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/D3} .multibit_orig_pin {cpuregs_reg[25][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/D4} .multibit_orig_pin {cpuregs_reg[25][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q1} .original_name {cpuregs[25][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q1} .multibit_orig_pin {cpuregs_reg[25][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q2} .original_name {cpuregs[25][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q2} .multibit_orig_pin {cpuregs_reg[25][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q3} .original_name {cpuregs[25][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q3} .multibit_orig_pin {cpuregs_reg[25][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q4} .original_name {cpuregs[25][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q4} .multibit_orig_pin {cpuregs_reg[25][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q1N} .original_name {cpuregs[25][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q2N} .original_name {cpuregs[25][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q3N} .original_name {cpuregs[25][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q4N} .original_name {cpuregs[25][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][20]_MB_cpuregs_reg[25][21]_MB_cpuregs_reg[25][22]_MB_cpuregs_reg[25][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .original_name {{cpuregs[25][24]} {cpuregs[25][25]} {cpuregs[25][26]} {cpuregs[25][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .single_bit_orig_name {cpuregs[25][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .org_names_for_split {{cpuregs_reg[25][24]} {cpuregs_reg[25][25]} {cpuregs_reg[25][26]} {cpuregs_reg[25][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[25][24]} {picorv32.cpuregs[25][25]} {picorv32.cpuregs[25][26]} {picorv32.cpuregs[25][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/CK} .multibit_orig_pin {cpuregs_reg[25][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/D1} .multibit_orig_pin {cpuregs_reg[25][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/D2} .multibit_orig_pin {cpuregs_reg[25][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/D3} .multibit_orig_pin {cpuregs_reg[25][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/D4} .multibit_orig_pin {cpuregs_reg[25][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q1} .original_name {cpuregs[25][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q1} .multibit_orig_pin {cpuregs_reg[25][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q2} .original_name {cpuregs[25][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q2} .multibit_orig_pin {cpuregs_reg[25][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q3} .original_name {cpuregs[25][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q3} .multibit_orig_pin {cpuregs_reg[25][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q4} .original_name {cpuregs[25][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q4} .multibit_orig_pin {cpuregs_reg[25][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q1N} .original_name {cpuregs[25][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q2N} .original_name {cpuregs[25][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q3N} .original_name {cpuregs[25][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q4N} .original_name {cpuregs[25][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][24]_MB_cpuregs_reg[25][25]_MB_cpuregs_reg[25][26]_MB_cpuregs_reg[25][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .original_name {{cpuregs[25][28]} {cpuregs[25][29]} {cpuregs[25][30]} {cpuregs[25][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .single_bit_orig_name {cpuregs[25][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .org_names_for_split {{cpuregs_reg[25][28]} {cpuregs_reg[25][29]} {cpuregs_reg[25][30]} {cpuregs_reg[25][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[25][28]} {picorv32.cpuregs[25][29]} {picorv32.cpuregs[25][30]} {picorv32.cpuregs[25][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/CK} .multibit_orig_pin {cpuregs_reg[25][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/D1} .multibit_orig_pin {cpuregs_reg[25][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/D2} .multibit_orig_pin {cpuregs_reg[25][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/D3} .multibit_orig_pin {cpuregs_reg[25][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/D4} .multibit_orig_pin {cpuregs_reg[25][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q1} .original_name {cpuregs[25][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q1} .multibit_orig_pin {cpuregs_reg[25][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q2} .original_name {cpuregs[25][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q2} .multibit_orig_pin {cpuregs_reg[25][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q3} .original_name {cpuregs[25][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q3} .multibit_orig_pin {cpuregs_reg[25][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q4} .original_name {cpuregs[25][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q4} .multibit_orig_pin {cpuregs_reg[25][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q1N} .original_name {cpuregs[25][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q2N} .original_name {cpuregs[25][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q3N} .original_name {cpuregs[25][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q4N} .original_name {cpuregs[25][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[25][28]_MB_cpuregs_reg[25][29]_MB_cpuregs_reg[25][30]_MB_cpuregs_reg[25][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .original_name {{cpuregs[26][0]} {cpuregs[26][1]} {cpuregs[26][2]} {cpuregs[26][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .single_bit_orig_name {cpuregs[26][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .org_names_for_split {{cpuregs_reg[26][0]} {cpuregs_reg[26][1]} {cpuregs_reg[26][2]} {cpuregs_reg[26][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[26][0]} {picorv32.cpuregs[26][1]} {picorv32.cpuregs[26][2]} {picorv32.cpuregs[26][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/CK} .multibit_orig_pin {cpuregs_reg[26][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/D1} .multibit_orig_pin {cpuregs_reg[26][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/D2} .multibit_orig_pin {cpuregs_reg[26][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/D3} .multibit_orig_pin {cpuregs_reg[26][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/D4} .multibit_orig_pin {cpuregs_reg[26][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q1} .original_name {cpuregs[26][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q1} .multibit_orig_pin {cpuregs_reg[26][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q2} .original_name {cpuregs[26][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q2} .multibit_orig_pin {cpuregs_reg[26][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q3} .original_name {cpuregs[26][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q3} .multibit_orig_pin {cpuregs_reg[26][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q4} .original_name {cpuregs[26][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q4} .multibit_orig_pin {cpuregs_reg[26][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q1N} .original_name {cpuregs[26][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q2N} .original_name {cpuregs[26][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q3N} .original_name {cpuregs[26][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q4N} .original_name {cpuregs[26][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][0]_MB_cpuregs_reg[26][1]_MB_cpuregs_reg[26][2]_MB_cpuregs_reg[26][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .original_name {{cpuregs[26][4]} {cpuregs[26][5]} {cpuregs[26][6]} {cpuregs[26][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .single_bit_orig_name {cpuregs[26][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .org_names_for_split {{cpuregs_reg[26][4]} {cpuregs_reg[26][5]} {cpuregs_reg[26][6]} {cpuregs_reg[26][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[26][4]} {picorv32.cpuregs[26][5]} {picorv32.cpuregs[26][6]} {picorv32.cpuregs[26][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/CK} .multibit_orig_pin {cpuregs_reg[26][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/D1} .multibit_orig_pin {cpuregs_reg[26][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/D2} .multibit_orig_pin {cpuregs_reg[26][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/D3} .multibit_orig_pin {cpuregs_reg[26][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/D4} .multibit_orig_pin {cpuregs_reg[26][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q1} .original_name {cpuregs[26][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q1} .multibit_orig_pin {cpuregs_reg[26][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q2} .original_name {cpuregs[26][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q2} .multibit_orig_pin {cpuregs_reg[26][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q3} .original_name {cpuregs[26][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q3} .multibit_orig_pin {cpuregs_reg[26][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q4} .original_name {cpuregs[26][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q4} .multibit_orig_pin {cpuregs_reg[26][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q1N} .original_name {cpuregs[26][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q2N} .original_name {cpuregs[26][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q3N} .original_name {cpuregs[26][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q4N} .original_name {cpuregs[26][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][4]_MB_cpuregs_reg[26][5]_MB_cpuregs_reg[26][6]_MB_cpuregs_reg[26][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .original_name {{cpuregs[26][8]} {cpuregs[26][9]} {cpuregs[26][10]} {cpuregs[26][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .single_bit_orig_name {cpuregs[26][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .org_names_for_split {{cpuregs_reg[26][8]} {cpuregs_reg[26][9]} {cpuregs_reg[26][10]} {cpuregs_reg[26][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[26][8]} {picorv32.cpuregs[26][9]} {picorv32.cpuregs[26][10]} {picorv32.cpuregs[26][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/CK} .multibit_orig_pin {cpuregs_reg[26][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/D1} .multibit_orig_pin {cpuregs_reg[26][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/D2} .multibit_orig_pin {cpuregs_reg[26][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/D3} .multibit_orig_pin {cpuregs_reg[26][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/D4} .multibit_orig_pin {cpuregs_reg[26][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q1} .original_name {cpuregs[26][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q1} .multibit_orig_pin {cpuregs_reg[26][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q2} .original_name {cpuregs[26][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q2} .multibit_orig_pin {cpuregs_reg[26][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q3} .original_name {cpuregs[26][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q3} .multibit_orig_pin {cpuregs_reg[26][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q4} .original_name {cpuregs[26][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q4} .multibit_orig_pin {cpuregs_reg[26][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q1N} .original_name {cpuregs[26][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q2N} .original_name {cpuregs[26][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q3N} .original_name {cpuregs[26][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q4N} .original_name {cpuregs[26][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][8]_MB_cpuregs_reg[26][9]_MB_cpuregs_reg[26][10]_MB_cpuregs_reg[26][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .original_name {{cpuregs[26][12]} {cpuregs[26][13]} {cpuregs[26][14]} {cpuregs[26][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .single_bit_orig_name {cpuregs[26][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .org_names_for_split {{cpuregs_reg[26][12]} {cpuregs_reg[26][13]} {cpuregs_reg[26][14]} {cpuregs_reg[26][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[26][12]} {picorv32.cpuregs[26][13]} {picorv32.cpuregs[26][14]} {picorv32.cpuregs[26][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/CK} .multibit_orig_pin {cpuregs_reg[26][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/D1} .multibit_orig_pin {cpuregs_reg[26][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/D2} .multibit_orig_pin {cpuregs_reg[26][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/D3} .multibit_orig_pin {cpuregs_reg[26][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/D4} .multibit_orig_pin {cpuregs_reg[26][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q1} .original_name {cpuregs[26][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q1} .multibit_orig_pin {cpuregs_reg[26][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q2} .original_name {cpuregs[26][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q2} .multibit_orig_pin {cpuregs_reg[26][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q3} .original_name {cpuregs[26][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q3} .multibit_orig_pin {cpuregs_reg[26][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q4} .original_name {cpuregs[26][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q4} .multibit_orig_pin {cpuregs_reg[26][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q1N} .original_name {cpuregs[26][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q2N} .original_name {cpuregs[26][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q3N} .original_name {cpuregs[26][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q4N} .original_name {cpuregs[26][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][12]_MB_cpuregs_reg[26][13]_MB_cpuregs_reg[26][14]_MB_cpuregs_reg[26][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .original_name {{cpuregs[26][16]} {cpuregs[26][17]} {cpuregs[26][18]} {cpuregs[26][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .single_bit_orig_name {cpuregs[26][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .org_names_for_split {{cpuregs_reg[26][16]} {cpuregs_reg[26][17]} {cpuregs_reg[26][18]} {cpuregs_reg[26][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[26][16]} {picorv32.cpuregs[26][17]} {picorv32.cpuregs[26][18]} {picorv32.cpuregs[26][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/CK} .multibit_orig_pin {cpuregs_reg[26][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/D1} .multibit_orig_pin {cpuregs_reg[26][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/D2} .multibit_orig_pin {cpuregs_reg[26][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/D3} .multibit_orig_pin {cpuregs_reg[26][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/D4} .multibit_orig_pin {cpuregs_reg[26][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q1} .original_name {cpuregs[26][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q1} .multibit_orig_pin {cpuregs_reg[26][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q2} .original_name {cpuregs[26][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q2} .multibit_orig_pin {cpuregs_reg[26][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q3} .original_name {cpuregs[26][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q3} .multibit_orig_pin {cpuregs_reg[26][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q4} .original_name {cpuregs[26][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q4} .multibit_orig_pin {cpuregs_reg[26][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q1N} .original_name {cpuregs[26][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q2N} .original_name {cpuregs[26][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q3N} .original_name {cpuregs[26][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q4N} .original_name {cpuregs[26][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][16]_MB_cpuregs_reg[26][17]_MB_cpuregs_reg[26][18]_MB_cpuregs_reg[26][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .original_name {{cpuregs[26][20]} {cpuregs[26][21]} {cpuregs[26][22]} {cpuregs[26][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .single_bit_orig_name {cpuregs[26][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .org_names_for_split {{cpuregs_reg[26][20]} {cpuregs_reg[26][21]} {cpuregs_reg[26][22]} {cpuregs_reg[26][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[26][20]} {picorv32.cpuregs[26][21]} {picorv32.cpuregs[26][22]} {picorv32.cpuregs[26][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/CK} .multibit_orig_pin {cpuregs_reg[26][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/D1} .multibit_orig_pin {cpuregs_reg[26][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/D2} .multibit_orig_pin {cpuregs_reg[26][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/D3} .multibit_orig_pin {cpuregs_reg[26][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/D4} .multibit_orig_pin {cpuregs_reg[26][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q1} .original_name {cpuregs[26][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q1} .multibit_orig_pin {cpuregs_reg[26][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q2} .original_name {cpuregs[26][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q2} .multibit_orig_pin {cpuregs_reg[26][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q3} .original_name {cpuregs[26][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q3} .multibit_orig_pin {cpuregs_reg[26][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q4} .original_name {cpuregs[26][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q4} .multibit_orig_pin {cpuregs_reg[26][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q1N} .original_name {cpuregs[26][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q2N} .original_name {cpuregs[26][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q3N} .original_name {cpuregs[26][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q4N} .original_name {cpuregs[26][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][20]_MB_cpuregs_reg[26][21]_MB_cpuregs_reg[26][22]_MB_cpuregs_reg[26][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .original_name {{cpuregs[26][24]} {cpuregs[26][25]} {cpuregs[26][26]} {cpuregs[26][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .single_bit_orig_name {cpuregs[26][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .org_names_for_split {{cpuregs_reg[26][24]} {cpuregs_reg[26][25]} {cpuregs_reg[26][26]} {cpuregs_reg[26][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[26][24]} {picorv32.cpuregs[26][25]} {picorv32.cpuregs[26][26]} {picorv32.cpuregs[26][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/CK} .multibit_orig_pin {cpuregs_reg[26][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/D1} .multibit_orig_pin {cpuregs_reg[26][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/D2} .multibit_orig_pin {cpuregs_reg[26][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/D3} .multibit_orig_pin {cpuregs_reg[26][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/D4} .multibit_orig_pin {cpuregs_reg[26][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q1} .original_name {cpuregs[26][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q1} .multibit_orig_pin {cpuregs_reg[26][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q2} .original_name {cpuregs[26][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q2} .multibit_orig_pin {cpuregs_reg[26][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q3} .original_name {cpuregs[26][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q3} .multibit_orig_pin {cpuregs_reg[26][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q4} .original_name {cpuregs[26][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q4} .multibit_orig_pin {cpuregs_reg[26][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q1N} .original_name {cpuregs[26][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q2N} .original_name {cpuregs[26][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q3N} .original_name {cpuregs[26][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q4N} .original_name {cpuregs[26][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][24]_MB_cpuregs_reg[26][25]_MB_cpuregs_reg[26][26]_MB_cpuregs_reg[26][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .original_name {{cpuregs[26][28]} {cpuregs[26][29]} {cpuregs[26][30]} {cpuregs[26][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .single_bit_orig_name {cpuregs[26][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .org_names_for_split {{cpuregs_reg[26][28]} {cpuregs_reg[26][29]} {cpuregs_reg[26][30]} {cpuregs_reg[26][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[26][28]} {picorv32.cpuregs[26][29]} {picorv32.cpuregs[26][30]} {picorv32.cpuregs[26][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/CK} .multibit_orig_pin {cpuregs_reg[26][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/D1} .multibit_orig_pin {cpuregs_reg[26][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/D2} .multibit_orig_pin {cpuregs_reg[26][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/D3} .multibit_orig_pin {cpuregs_reg[26][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/D4} .multibit_orig_pin {cpuregs_reg[26][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q1} .original_name {cpuregs[26][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q1} .multibit_orig_pin {cpuregs_reg[26][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q2} .original_name {cpuregs[26][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q2} .multibit_orig_pin {cpuregs_reg[26][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q3} .original_name {cpuregs[26][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q3} .multibit_orig_pin {cpuregs_reg[26][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q4} .original_name {cpuregs[26][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q4} .multibit_orig_pin {cpuregs_reg[26][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q1N} .original_name {cpuregs[26][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q2N} .original_name {cpuregs[26][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q3N} .original_name {cpuregs[26][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q4N} .original_name {cpuregs[26][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[26][28]_MB_cpuregs_reg[26][29]_MB_cpuregs_reg[26][30]_MB_cpuregs_reg[26][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .original_name {{cpuregs[27][0]} {cpuregs[27][1]} {cpuregs[27][2]} {cpuregs[27][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .single_bit_orig_name {cpuregs[27][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .org_names_for_split {{cpuregs_reg[27][0]} {cpuregs_reg[27][1]} {cpuregs_reg[27][2]} {cpuregs_reg[27][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[27][0]} {picorv32.cpuregs[27][1]} {picorv32.cpuregs[27][2]} {picorv32.cpuregs[27][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/CK} .multibit_orig_pin {cpuregs_reg[27][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/D1} .multibit_orig_pin {cpuregs_reg[27][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/D2} .multibit_orig_pin {cpuregs_reg[27][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/D3} .multibit_orig_pin {cpuregs_reg[27][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/D4} .multibit_orig_pin {cpuregs_reg[27][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q1} .original_name {cpuregs[27][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q1} .multibit_orig_pin {cpuregs_reg[27][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q2} .original_name {cpuregs[27][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q2} .multibit_orig_pin {cpuregs_reg[27][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q3} .original_name {cpuregs[27][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q3} .multibit_orig_pin {cpuregs_reg[27][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q4} .original_name {cpuregs[27][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q4} .multibit_orig_pin {cpuregs_reg[27][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q1N} .original_name {cpuregs[27][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q2N} .original_name {cpuregs[27][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q3N} .original_name {cpuregs[27][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q4N} .original_name {cpuregs[27][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][0]_MB_cpuregs_reg[27][1]_MB_cpuregs_reg[27][2]_MB_cpuregs_reg[27][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .original_name {{cpuregs[27][4]} {cpuregs[27][5]} {cpuregs[27][6]} {cpuregs[27][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .single_bit_orig_name {cpuregs[27][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .org_names_for_split {{cpuregs_reg[27][4]} {cpuregs_reg[27][5]} {cpuregs_reg[27][6]} {cpuregs_reg[27][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[27][4]} {picorv32.cpuregs[27][5]} {picorv32.cpuregs[27][6]} {picorv32.cpuregs[27][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/CK} .multibit_orig_pin {cpuregs_reg[27][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/D1} .multibit_orig_pin {cpuregs_reg[27][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/D2} .multibit_orig_pin {cpuregs_reg[27][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/D3} .multibit_orig_pin {cpuregs_reg[27][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/D4} .multibit_orig_pin {cpuregs_reg[27][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q1} .original_name {cpuregs[27][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q1} .multibit_orig_pin {cpuregs_reg[27][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q2} .original_name {cpuregs[27][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q2} .multibit_orig_pin {cpuregs_reg[27][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q3} .original_name {cpuregs[27][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q3} .multibit_orig_pin {cpuregs_reg[27][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q4} .original_name {cpuregs[27][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q4} .multibit_orig_pin {cpuregs_reg[27][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q1N} .original_name {cpuregs[27][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q2N} .original_name {cpuregs[27][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q3N} .original_name {cpuregs[27][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q4N} .original_name {cpuregs[27][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][4]_MB_cpuregs_reg[27][5]_MB_cpuregs_reg[27][6]_MB_cpuregs_reg[27][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .original_name {{cpuregs[27][8]} {cpuregs[27][9]} {cpuregs[27][10]} {cpuregs[27][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .single_bit_orig_name {cpuregs[27][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .org_names_for_split {{cpuregs_reg[27][8]} {cpuregs_reg[27][9]} {cpuregs_reg[27][10]} {cpuregs_reg[27][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[27][8]} {picorv32.cpuregs[27][9]} {picorv32.cpuregs[27][10]} {picorv32.cpuregs[27][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/CK} .multibit_orig_pin {cpuregs_reg[27][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/D1} .multibit_orig_pin {cpuregs_reg[27][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/D2} .multibit_orig_pin {cpuregs_reg[27][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/D3} .multibit_orig_pin {cpuregs_reg[27][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/D4} .multibit_orig_pin {cpuregs_reg[27][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q1} .original_name {cpuregs[27][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q1} .multibit_orig_pin {cpuregs_reg[27][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q2} .original_name {cpuregs[27][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q2} .multibit_orig_pin {cpuregs_reg[27][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q3} .original_name {cpuregs[27][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q3} .multibit_orig_pin {cpuregs_reg[27][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q4} .original_name {cpuregs[27][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q4} .multibit_orig_pin {cpuregs_reg[27][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q1N} .original_name {cpuregs[27][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q2N} .original_name {cpuregs[27][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q3N} .original_name {cpuregs[27][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q4N} .original_name {cpuregs[27][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][8]_MB_cpuregs_reg[27][9]_MB_cpuregs_reg[27][10]_MB_cpuregs_reg[27][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .original_name {{cpuregs[27][12]} {cpuregs[27][13]} {cpuregs[27][14]} {cpuregs[27][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .single_bit_orig_name {cpuregs[27][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .org_names_for_split {{cpuregs_reg[27][12]} {cpuregs_reg[27][13]} {cpuregs_reg[27][14]} {cpuregs_reg[27][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[27][12]} {picorv32.cpuregs[27][13]} {picorv32.cpuregs[27][14]} {picorv32.cpuregs[27][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/CK} .multibit_orig_pin {cpuregs_reg[27][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/D1} .multibit_orig_pin {cpuregs_reg[27][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/D2} .multibit_orig_pin {cpuregs_reg[27][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/D3} .multibit_orig_pin {cpuregs_reg[27][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/D4} .multibit_orig_pin {cpuregs_reg[27][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q1} .original_name {cpuregs[27][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q1} .multibit_orig_pin {cpuregs_reg[27][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q2} .original_name {cpuregs[27][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q2} .multibit_orig_pin {cpuregs_reg[27][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q3} .original_name {cpuregs[27][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q3} .multibit_orig_pin {cpuregs_reg[27][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q4} .original_name {cpuregs[27][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q4} .multibit_orig_pin {cpuregs_reg[27][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q1N} .original_name {cpuregs[27][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q2N} .original_name {cpuregs[27][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q3N} .original_name {cpuregs[27][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q4N} .original_name {cpuregs[27][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][12]_MB_cpuregs_reg[27][13]_MB_cpuregs_reg[27][14]_MB_cpuregs_reg[27][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .original_name {{cpuregs[27][16]} {cpuregs[27][17]} {cpuregs[27][18]} {cpuregs[27][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .single_bit_orig_name {cpuregs[27][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .org_names_for_split {{cpuregs_reg[27][16]} {cpuregs_reg[27][17]} {cpuregs_reg[27][18]} {cpuregs_reg[27][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[27][16]} {picorv32.cpuregs[27][17]} {picorv32.cpuregs[27][18]} {picorv32.cpuregs[27][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/CK} .multibit_orig_pin {cpuregs_reg[27][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/D1} .multibit_orig_pin {cpuregs_reg[27][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/D2} .multibit_orig_pin {cpuregs_reg[27][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/D3} .multibit_orig_pin {cpuregs_reg[27][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/D4} .multibit_orig_pin {cpuregs_reg[27][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q1} .original_name {cpuregs[27][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q1} .multibit_orig_pin {cpuregs_reg[27][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q2} .original_name {cpuregs[27][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q2} .multibit_orig_pin {cpuregs_reg[27][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q3} .original_name {cpuregs[27][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q3} .multibit_orig_pin {cpuregs_reg[27][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q4} .original_name {cpuregs[27][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q4} .multibit_orig_pin {cpuregs_reg[27][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q1N} .original_name {cpuregs[27][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q2N} .original_name {cpuregs[27][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q3N} .original_name {cpuregs[27][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q4N} .original_name {cpuregs[27][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][16]_MB_cpuregs_reg[27][17]_MB_cpuregs_reg[27][18]_MB_cpuregs_reg[27][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .original_name {{cpuregs[27][20]} {cpuregs[27][21]} {cpuregs[27][22]} {cpuregs[27][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .single_bit_orig_name {cpuregs[27][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .org_names_for_split {{cpuregs_reg[27][20]} {cpuregs_reg[27][21]} {cpuregs_reg[27][22]} {cpuregs_reg[27][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[27][20]} {picorv32.cpuregs[27][21]} {picorv32.cpuregs[27][22]} {picorv32.cpuregs[27][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/CK} .multibit_orig_pin {cpuregs_reg[27][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/D1} .multibit_orig_pin {cpuregs_reg[27][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/D2} .multibit_orig_pin {cpuregs_reg[27][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/D3} .multibit_orig_pin {cpuregs_reg[27][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/D4} .multibit_orig_pin {cpuregs_reg[27][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q1} .original_name {cpuregs[27][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q1} .multibit_orig_pin {cpuregs_reg[27][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q2} .original_name {cpuregs[27][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q2} .multibit_orig_pin {cpuregs_reg[27][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q3} .original_name {cpuregs[27][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q3} .multibit_orig_pin {cpuregs_reg[27][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q4} .original_name {cpuregs[27][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q4} .multibit_orig_pin {cpuregs_reg[27][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q1N} .original_name {cpuregs[27][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q2N} .original_name {cpuregs[27][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q3N} .original_name {cpuregs[27][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q4N} .original_name {cpuregs[27][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][20]_MB_cpuregs_reg[27][21]_MB_cpuregs_reg[27][22]_MB_cpuregs_reg[27][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .original_name {{cpuregs[27][24]} {cpuregs[27][25]} {cpuregs[27][26]} {cpuregs[27][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .single_bit_orig_name {cpuregs[27][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .org_names_for_split {{cpuregs_reg[27][24]} {cpuregs_reg[27][25]} {cpuregs_reg[27][26]} {cpuregs_reg[27][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[27][24]} {picorv32.cpuregs[27][25]} {picorv32.cpuregs[27][26]} {picorv32.cpuregs[27][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/CK} .multibit_orig_pin {cpuregs_reg[27][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/D1} .multibit_orig_pin {cpuregs_reg[27][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/D2} .multibit_orig_pin {cpuregs_reg[27][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/D3} .multibit_orig_pin {cpuregs_reg[27][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/D4} .multibit_orig_pin {cpuregs_reg[27][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q1} .original_name {cpuregs[27][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q1} .multibit_orig_pin {cpuregs_reg[27][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q2} .original_name {cpuregs[27][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q2} .multibit_orig_pin {cpuregs_reg[27][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q3} .original_name {cpuregs[27][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q3} .multibit_orig_pin {cpuregs_reg[27][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q4} .original_name {cpuregs[27][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q4} .multibit_orig_pin {cpuregs_reg[27][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q1N} .original_name {cpuregs[27][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q2N} .original_name {cpuregs[27][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q3N} .original_name {cpuregs[27][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q4N} .original_name {cpuregs[27][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][24]_MB_cpuregs_reg[27][25]_MB_cpuregs_reg[27][26]_MB_cpuregs_reg[27][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .original_name {{cpuregs[27][28]} {cpuregs[27][29]} {cpuregs[27][30]} {cpuregs[27][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .single_bit_orig_name {cpuregs[27][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .org_names_for_split {{cpuregs_reg[27][28]} {cpuregs_reg[27][29]} {cpuregs_reg[27][30]} {cpuregs_reg[27][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[27][28]} {picorv32.cpuregs[27][29]} {picorv32.cpuregs[27][30]} {picorv32.cpuregs[27][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/CK} .multibit_orig_pin {cpuregs_reg[27][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/D1} .multibit_orig_pin {cpuregs_reg[27][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/D2} .multibit_orig_pin {cpuregs_reg[27][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/D3} .multibit_orig_pin {cpuregs_reg[27][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/D4} .multibit_orig_pin {cpuregs_reg[27][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q1} .original_name {cpuregs[27][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q1} .multibit_orig_pin {cpuregs_reg[27][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q2} .original_name {cpuregs[27][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q2} .multibit_orig_pin {cpuregs_reg[27][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q3} .original_name {cpuregs[27][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q3} .multibit_orig_pin {cpuregs_reg[27][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q4} .original_name {cpuregs[27][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q4} .multibit_orig_pin {cpuregs_reg[27][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q1N} .original_name {cpuregs[27][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q2N} .original_name {cpuregs[27][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q3N} .original_name {cpuregs[27][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q4N} .original_name {cpuregs[27][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[27][28]_MB_cpuregs_reg[27][29]_MB_cpuregs_reg[27][30]_MB_cpuregs_reg[27][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .original_name {{cpuregs[28][0]} {cpuregs[28][1]} {cpuregs[28][2]} {cpuregs[28][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .single_bit_orig_name {cpuregs[28][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .org_names_for_split {{cpuregs_reg[28][0]} {cpuregs_reg[28][1]} {cpuregs_reg[28][2]} {cpuregs_reg[28][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[28][0]} {picorv32.cpuregs[28][1]} {picorv32.cpuregs[28][2]} {picorv32.cpuregs[28][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/CK} .multibit_orig_pin {cpuregs_reg[28][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/D1} .multibit_orig_pin {cpuregs_reg[28][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/D2} .multibit_orig_pin {cpuregs_reg[28][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/D3} .multibit_orig_pin {cpuregs_reg[28][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/D4} .multibit_orig_pin {cpuregs_reg[28][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q1} .original_name {cpuregs[28][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q1} .multibit_orig_pin {cpuregs_reg[28][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q2} .original_name {cpuregs[28][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q2} .multibit_orig_pin {cpuregs_reg[28][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q3} .original_name {cpuregs[28][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q3} .multibit_orig_pin {cpuregs_reg[28][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q4} .original_name {cpuregs[28][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q4} .multibit_orig_pin {cpuregs_reg[28][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q1N} .original_name {cpuregs[28][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q2N} .original_name {cpuregs[28][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q3N} .original_name {cpuregs[28][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q4N} .original_name {cpuregs[28][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][0]_MB_cpuregs_reg[28][1]_MB_cpuregs_reg[28][2]_MB_cpuregs_reg[28][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .original_name {{cpuregs[28][4]} {cpuregs[28][5]} {cpuregs[28][6]} {cpuregs[28][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .single_bit_orig_name {cpuregs[28][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .org_names_for_split {{cpuregs_reg[28][4]} {cpuregs_reg[28][5]} {cpuregs_reg[28][6]} {cpuregs_reg[28][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[28][4]} {picorv32.cpuregs[28][5]} {picorv32.cpuregs[28][6]} {picorv32.cpuregs[28][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/CK} .multibit_orig_pin {cpuregs_reg[28][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/D1} .multibit_orig_pin {cpuregs_reg[28][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/D2} .multibit_orig_pin {cpuregs_reg[28][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/D3} .multibit_orig_pin {cpuregs_reg[28][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/D4} .multibit_orig_pin {cpuregs_reg[28][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q1} .original_name {cpuregs[28][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q1} .multibit_orig_pin {cpuregs_reg[28][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q2} .original_name {cpuregs[28][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q2} .multibit_orig_pin {cpuregs_reg[28][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q3} .original_name {cpuregs[28][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q3} .multibit_orig_pin {cpuregs_reg[28][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q4} .original_name {cpuregs[28][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q4} .multibit_orig_pin {cpuregs_reg[28][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q1N} .original_name {cpuregs[28][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q2N} .original_name {cpuregs[28][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q3N} .original_name {cpuregs[28][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q4N} .original_name {cpuregs[28][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][4]_MB_cpuregs_reg[28][5]_MB_cpuregs_reg[28][6]_MB_cpuregs_reg[28][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .original_name {{cpuregs[28][8]} {cpuregs[28][9]} {cpuregs[28][10]} {cpuregs[28][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .single_bit_orig_name {cpuregs[28][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .org_names_for_split {{cpuregs_reg[28][8]} {cpuregs_reg[28][9]} {cpuregs_reg[28][10]} {cpuregs_reg[28][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[28][8]} {picorv32.cpuregs[28][9]} {picorv32.cpuregs[28][10]} {picorv32.cpuregs[28][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/CK} .multibit_orig_pin {cpuregs_reg[28][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/D1} .multibit_orig_pin {cpuregs_reg[28][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/D2} .multibit_orig_pin {cpuregs_reg[28][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/D3} .multibit_orig_pin {cpuregs_reg[28][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/D4} .multibit_orig_pin {cpuregs_reg[28][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q1} .original_name {cpuregs[28][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q1} .multibit_orig_pin {cpuregs_reg[28][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q2} .original_name {cpuregs[28][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q2} .multibit_orig_pin {cpuregs_reg[28][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q3} .original_name {cpuregs[28][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q3} .multibit_orig_pin {cpuregs_reg[28][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q4} .original_name {cpuregs[28][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q4} .multibit_orig_pin {cpuregs_reg[28][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q1N} .original_name {cpuregs[28][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q2N} .original_name {cpuregs[28][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q3N} .original_name {cpuregs[28][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q4N} .original_name {cpuregs[28][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][8]_MB_cpuregs_reg[28][9]_MB_cpuregs_reg[28][10]_MB_cpuregs_reg[28][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .original_name {{cpuregs[28][12]} {cpuregs[28][13]} {cpuregs[28][14]} {cpuregs[28][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .single_bit_orig_name {cpuregs[28][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .org_names_for_split {{cpuregs_reg[28][12]} {cpuregs_reg[28][13]} {cpuregs_reg[28][14]} {cpuregs_reg[28][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[28][12]} {picorv32.cpuregs[28][13]} {picorv32.cpuregs[28][14]} {picorv32.cpuregs[28][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/CK} .multibit_orig_pin {cpuregs_reg[28][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/D1} .multibit_orig_pin {cpuregs_reg[28][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/D2} .multibit_orig_pin {cpuregs_reg[28][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/D3} .multibit_orig_pin {cpuregs_reg[28][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/D4} .multibit_orig_pin {cpuregs_reg[28][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q1} .original_name {cpuregs[28][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q1} .multibit_orig_pin {cpuregs_reg[28][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q2} .original_name {cpuregs[28][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q2} .multibit_orig_pin {cpuregs_reg[28][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q3} .original_name {cpuregs[28][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q3} .multibit_orig_pin {cpuregs_reg[28][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q4} .original_name {cpuregs[28][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q4} .multibit_orig_pin {cpuregs_reg[28][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q1N} .original_name {cpuregs[28][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q2N} .original_name {cpuregs[28][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q3N} .original_name {cpuregs[28][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q4N} .original_name {cpuregs[28][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][12]_MB_cpuregs_reg[28][13]_MB_cpuregs_reg[28][14]_MB_cpuregs_reg[28][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .original_name {{cpuregs[28][16]} {cpuregs[28][17]} {cpuregs[28][18]} {cpuregs[28][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .single_bit_orig_name {cpuregs[28][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .org_names_for_split {{cpuregs_reg[28][16]} {cpuregs_reg[28][17]} {cpuregs_reg[28][18]} {cpuregs_reg[28][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[28][16]} {picorv32.cpuregs[28][17]} {picorv32.cpuregs[28][18]} {picorv32.cpuregs[28][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/CK} .multibit_orig_pin {cpuregs_reg[28][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/D1} .multibit_orig_pin {cpuregs_reg[28][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/D2} .multibit_orig_pin {cpuregs_reg[28][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/D3} .multibit_orig_pin {cpuregs_reg[28][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/D4} .multibit_orig_pin {cpuregs_reg[28][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q1} .original_name {cpuregs[28][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q1} .multibit_orig_pin {cpuregs_reg[28][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q2} .original_name {cpuregs[28][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q2} .multibit_orig_pin {cpuregs_reg[28][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q3} .original_name {cpuregs[28][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q3} .multibit_orig_pin {cpuregs_reg[28][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q4} .original_name {cpuregs[28][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q4} .multibit_orig_pin {cpuregs_reg[28][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q1N} .original_name {cpuregs[28][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q2N} .original_name {cpuregs[28][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q3N} .original_name {cpuregs[28][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q4N} .original_name {cpuregs[28][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][16]_MB_cpuregs_reg[28][17]_MB_cpuregs_reg[28][18]_MB_cpuregs_reg[28][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .original_name {{cpuregs[28][20]} {cpuregs[28][21]} {cpuregs[28][22]} {cpuregs[28][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .single_bit_orig_name {cpuregs[28][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .org_names_for_split {{cpuregs_reg[28][20]} {cpuregs_reg[28][21]} {cpuregs_reg[28][22]} {cpuregs_reg[28][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[28][20]} {picorv32.cpuregs[28][21]} {picorv32.cpuregs[28][22]} {picorv32.cpuregs[28][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/CK} .multibit_orig_pin {cpuregs_reg[28][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/D1} .multibit_orig_pin {cpuregs_reg[28][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/D2} .multibit_orig_pin {cpuregs_reg[28][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/D3} .multibit_orig_pin {cpuregs_reg[28][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/D4} .multibit_orig_pin {cpuregs_reg[28][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q1} .original_name {cpuregs[28][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q1} .multibit_orig_pin {cpuregs_reg[28][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q2} .original_name {cpuregs[28][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q2} .multibit_orig_pin {cpuregs_reg[28][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q3} .original_name {cpuregs[28][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q3} .multibit_orig_pin {cpuregs_reg[28][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q4} .original_name {cpuregs[28][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q4} .multibit_orig_pin {cpuregs_reg[28][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q1N} .original_name {cpuregs[28][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q2N} .original_name {cpuregs[28][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q3N} .original_name {cpuregs[28][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q4N} .original_name {cpuregs[28][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][20]_MB_cpuregs_reg[28][21]_MB_cpuregs_reg[28][22]_MB_cpuregs_reg[28][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .original_name {{cpuregs[28][24]} {cpuregs[28][25]} {cpuregs[28][26]} {cpuregs[28][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .single_bit_orig_name {cpuregs[28][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .org_names_for_split {{cpuregs_reg[28][24]} {cpuregs_reg[28][25]} {cpuregs_reg[28][26]} {cpuregs_reg[28][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[28][24]} {picorv32.cpuregs[28][25]} {picorv32.cpuregs[28][26]} {picorv32.cpuregs[28][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/CK} .multibit_orig_pin {cpuregs_reg[28][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/D1} .multibit_orig_pin {cpuregs_reg[28][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/D2} .multibit_orig_pin {cpuregs_reg[28][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/D3} .multibit_orig_pin {cpuregs_reg[28][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/D4} .multibit_orig_pin {cpuregs_reg[28][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q1} .original_name {cpuregs[28][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q1} .multibit_orig_pin {cpuregs_reg[28][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q2} .original_name {cpuregs[28][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q2} .multibit_orig_pin {cpuregs_reg[28][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q3} .original_name {cpuregs[28][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q3} .multibit_orig_pin {cpuregs_reg[28][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q4} .original_name {cpuregs[28][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q4} .multibit_orig_pin {cpuregs_reg[28][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q1N} .original_name {cpuregs[28][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q2N} .original_name {cpuregs[28][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q3N} .original_name {cpuregs[28][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q4N} .original_name {cpuregs[28][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][24]_MB_cpuregs_reg[28][25]_MB_cpuregs_reg[28][26]_MB_cpuregs_reg[28][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .original_name {{cpuregs[28][28]} {cpuregs[28][29]} {cpuregs[28][30]} {cpuregs[28][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .single_bit_orig_name {cpuregs[28][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .org_names_for_split {{cpuregs_reg[28][28]} {cpuregs_reg[28][29]} {cpuregs_reg[28][30]} {cpuregs_reg[28][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[28][28]} {picorv32.cpuregs[28][29]} {picorv32.cpuregs[28][30]} {picorv32.cpuregs[28][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/CK} .multibit_orig_pin {cpuregs_reg[28][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/D1} .multibit_orig_pin {cpuregs_reg[28][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/D2} .multibit_orig_pin {cpuregs_reg[28][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/D3} .multibit_orig_pin {cpuregs_reg[28][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/D4} .multibit_orig_pin {cpuregs_reg[28][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q1} .original_name {cpuregs[28][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q1} .multibit_orig_pin {cpuregs_reg[28][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q2} .original_name {cpuregs[28][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q2} .multibit_orig_pin {cpuregs_reg[28][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q3} .original_name {cpuregs[28][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q3} .multibit_orig_pin {cpuregs_reg[28][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q4} .original_name {cpuregs[28][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q4} .multibit_orig_pin {cpuregs_reg[28][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q1N} .original_name {cpuregs[28][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q2N} .original_name {cpuregs[28][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q3N} .original_name {cpuregs[28][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q4N} .original_name {cpuregs[28][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[28][28]_MB_cpuregs_reg[28][29]_MB_cpuregs_reg[28][30]_MB_cpuregs_reg[28][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .original_name {{cpuregs[29][0]} {cpuregs[29][1]} {cpuregs[29][2]} {cpuregs[29][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .single_bit_orig_name {cpuregs[29][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .org_names_for_split {{cpuregs_reg[29][0]} {cpuregs_reg[29][1]} {cpuregs_reg[29][2]} {cpuregs_reg[29][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[29][0]} {picorv32.cpuregs[29][1]} {picorv32.cpuregs[29][2]} {picorv32.cpuregs[29][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/CK} .multibit_orig_pin {cpuregs_reg[29][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/D1} .multibit_orig_pin {cpuregs_reg[29][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/D2} .multibit_orig_pin {cpuregs_reg[29][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/D3} .multibit_orig_pin {cpuregs_reg[29][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/D4} .multibit_orig_pin {cpuregs_reg[29][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q1} .original_name {cpuregs[29][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q1} .multibit_orig_pin {cpuregs_reg[29][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q2} .original_name {cpuregs[29][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q2} .multibit_orig_pin {cpuregs_reg[29][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q3} .original_name {cpuregs[29][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q3} .multibit_orig_pin {cpuregs_reg[29][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q4} .original_name {cpuregs[29][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q4} .multibit_orig_pin {cpuregs_reg[29][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q1N} .original_name {cpuregs[29][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q2N} .original_name {cpuregs[29][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q3N} .original_name {cpuregs[29][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q4N} .original_name {cpuregs[29][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][0]_MB_cpuregs_reg[29][1]_MB_cpuregs_reg[29][2]_MB_cpuregs_reg[29][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .original_name {{cpuregs[29][4]} {cpuregs[29][5]} {cpuregs[29][6]} {cpuregs[29][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .single_bit_orig_name {cpuregs[29][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .org_names_for_split {{cpuregs_reg[29][4]} {cpuregs_reg[29][5]} {cpuregs_reg[29][6]} {cpuregs_reg[29][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[29][4]} {picorv32.cpuregs[29][5]} {picorv32.cpuregs[29][6]} {picorv32.cpuregs[29][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/CK} .multibit_orig_pin {cpuregs_reg[29][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/D1} .multibit_orig_pin {cpuregs_reg[29][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/D2} .multibit_orig_pin {cpuregs_reg[29][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/D3} .multibit_orig_pin {cpuregs_reg[29][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/D4} .multibit_orig_pin {cpuregs_reg[29][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q1} .original_name {cpuregs[29][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q1} .multibit_orig_pin {cpuregs_reg[29][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q2} .original_name {cpuregs[29][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q2} .multibit_orig_pin {cpuregs_reg[29][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q3} .original_name {cpuregs[29][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q3} .multibit_orig_pin {cpuregs_reg[29][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q4} .original_name {cpuregs[29][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q4} .multibit_orig_pin {cpuregs_reg[29][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q1N} .original_name {cpuregs[29][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q2N} .original_name {cpuregs[29][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q3N} .original_name {cpuregs[29][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q4N} .original_name {cpuregs[29][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][4]_MB_cpuregs_reg[29][5]_MB_cpuregs_reg[29][6]_MB_cpuregs_reg[29][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .original_name {{cpuregs[29][8]} {cpuregs[29][9]} {cpuregs[29][10]} {cpuregs[29][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .single_bit_orig_name {cpuregs[29][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .org_names_for_split {{cpuregs_reg[29][8]} {cpuregs_reg[29][9]} {cpuregs_reg[29][10]} {cpuregs_reg[29][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[29][8]} {picorv32.cpuregs[29][9]} {picorv32.cpuregs[29][10]} {picorv32.cpuregs[29][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/CK} .multibit_orig_pin {cpuregs_reg[29][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/D1} .multibit_orig_pin {cpuregs_reg[29][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/D2} .multibit_orig_pin {cpuregs_reg[29][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/D3} .multibit_orig_pin {cpuregs_reg[29][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/D4} .multibit_orig_pin {cpuregs_reg[29][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q1} .original_name {cpuregs[29][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q1} .multibit_orig_pin {cpuregs_reg[29][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q2} .original_name {cpuregs[29][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q2} .multibit_orig_pin {cpuregs_reg[29][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q3} .original_name {cpuregs[29][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q3} .multibit_orig_pin {cpuregs_reg[29][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q4} .original_name {cpuregs[29][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q4} .multibit_orig_pin {cpuregs_reg[29][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q1N} .original_name {cpuregs[29][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q2N} .original_name {cpuregs[29][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q3N} .original_name {cpuregs[29][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q4N} .original_name {cpuregs[29][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][8]_MB_cpuregs_reg[29][9]_MB_cpuregs_reg[29][10]_MB_cpuregs_reg[29][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .original_name {{cpuregs[29][12]} {cpuregs[29][13]} {cpuregs[29][14]} {cpuregs[29][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .single_bit_orig_name {cpuregs[29][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .org_names_for_split {{cpuregs_reg[29][12]} {cpuregs_reg[29][13]} {cpuregs_reg[29][14]} {cpuregs_reg[29][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[29][12]} {picorv32.cpuregs[29][13]} {picorv32.cpuregs[29][14]} {picorv32.cpuregs[29][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/CK} .multibit_orig_pin {cpuregs_reg[29][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/D1} .multibit_orig_pin {cpuregs_reg[29][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/D2} .multibit_orig_pin {cpuregs_reg[29][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/D3} .multibit_orig_pin {cpuregs_reg[29][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/D4} .multibit_orig_pin {cpuregs_reg[29][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q1} .original_name {cpuregs[29][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q1} .multibit_orig_pin {cpuregs_reg[29][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q2} .original_name {cpuregs[29][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q2} .multibit_orig_pin {cpuregs_reg[29][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q3} .original_name {cpuregs[29][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q3} .multibit_orig_pin {cpuregs_reg[29][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q4} .original_name {cpuregs[29][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q4} .multibit_orig_pin {cpuregs_reg[29][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q1N} .original_name {cpuregs[29][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q2N} .original_name {cpuregs[29][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q3N} .original_name {cpuregs[29][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q4N} .original_name {cpuregs[29][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][12]_MB_cpuregs_reg[29][13]_MB_cpuregs_reg[29][14]_MB_cpuregs_reg[29][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .original_name {{cpuregs[29][16]} {cpuregs[29][17]} {cpuregs[29][18]} {cpuregs[29][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .single_bit_orig_name {cpuregs[29][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .org_names_for_split {{cpuregs_reg[29][16]} {cpuregs_reg[29][17]} {cpuregs_reg[29][18]} {cpuregs_reg[29][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[29][16]} {picorv32.cpuregs[29][17]} {picorv32.cpuregs[29][18]} {picorv32.cpuregs[29][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/CK} .multibit_orig_pin {cpuregs_reg[29][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/D1} .multibit_orig_pin {cpuregs_reg[29][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/D2} .multibit_orig_pin {cpuregs_reg[29][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/D3} .multibit_orig_pin {cpuregs_reg[29][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/D4} .multibit_orig_pin {cpuregs_reg[29][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q1} .original_name {cpuregs[29][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q1} .multibit_orig_pin {cpuregs_reg[29][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q2} .original_name {cpuregs[29][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q2} .multibit_orig_pin {cpuregs_reg[29][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q3} .original_name {cpuregs[29][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q3} .multibit_orig_pin {cpuregs_reg[29][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q4} .original_name {cpuregs[29][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q4} .multibit_orig_pin {cpuregs_reg[29][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q1N} .original_name {cpuregs[29][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q2N} .original_name {cpuregs[29][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q3N} .original_name {cpuregs[29][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q4N} .original_name {cpuregs[29][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][16]_MB_cpuregs_reg[29][17]_MB_cpuregs_reg[29][18]_MB_cpuregs_reg[29][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .original_name {{cpuregs[29][20]} {cpuregs[29][21]} {cpuregs[29][22]} {cpuregs[29][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .single_bit_orig_name {cpuregs[29][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .org_names_for_split {{cpuregs_reg[29][20]} {cpuregs_reg[29][21]} {cpuregs_reg[29][22]} {cpuregs_reg[29][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[29][20]} {picorv32.cpuregs[29][21]} {picorv32.cpuregs[29][22]} {picorv32.cpuregs[29][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/CK} .multibit_orig_pin {cpuregs_reg[29][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/D1} .multibit_orig_pin {cpuregs_reg[29][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/D2} .multibit_orig_pin {cpuregs_reg[29][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/D3} .multibit_orig_pin {cpuregs_reg[29][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/D4} .multibit_orig_pin {cpuregs_reg[29][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q1} .original_name {cpuregs[29][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q1} .multibit_orig_pin {cpuregs_reg[29][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q2} .original_name {cpuregs[29][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q2} .multibit_orig_pin {cpuregs_reg[29][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q3} .original_name {cpuregs[29][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q3} .multibit_orig_pin {cpuregs_reg[29][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q4} .original_name {cpuregs[29][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q4} .multibit_orig_pin {cpuregs_reg[29][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q1N} .original_name {cpuregs[29][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q2N} .original_name {cpuregs[29][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q3N} .original_name {cpuregs[29][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q4N} .original_name {cpuregs[29][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][20]_MB_cpuregs_reg[29][21]_MB_cpuregs_reg[29][22]_MB_cpuregs_reg[29][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .original_name {{cpuregs[29][24]} {cpuregs[29][25]} {cpuregs[29][26]} {cpuregs[29][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .single_bit_orig_name {cpuregs[29][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .org_names_for_split {{cpuregs_reg[29][24]} {cpuregs_reg[29][25]} {cpuregs_reg[29][26]} {cpuregs_reg[29][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[29][24]} {picorv32.cpuregs[29][25]} {picorv32.cpuregs[29][26]} {picorv32.cpuregs[29][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/CK} .multibit_orig_pin {cpuregs_reg[29][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/D1} .multibit_orig_pin {cpuregs_reg[29][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/D2} .multibit_orig_pin {cpuregs_reg[29][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/D3} .multibit_orig_pin {cpuregs_reg[29][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/D4} .multibit_orig_pin {cpuregs_reg[29][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q1} .original_name {cpuregs[29][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q1} .multibit_orig_pin {cpuregs_reg[29][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q2} .original_name {cpuregs[29][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q2} .multibit_orig_pin {cpuregs_reg[29][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q3} .original_name {cpuregs[29][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q3} .multibit_orig_pin {cpuregs_reg[29][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q4} .original_name {cpuregs[29][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q4} .multibit_orig_pin {cpuregs_reg[29][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q1N} .original_name {cpuregs[29][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q2N} .original_name {cpuregs[29][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q3N} .original_name {cpuregs[29][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q4N} .original_name {cpuregs[29][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][24]_MB_cpuregs_reg[29][25]_MB_cpuregs_reg[29][26]_MB_cpuregs_reg[29][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .original_name {{cpuregs[29][28]} {cpuregs[29][29]} {cpuregs[29][30]} {cpuregs[29][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .single_bit_orig_name {cpuregs[29][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .org_names_for_split {{cpuregs_reg[29][28]} {cpuregs_reg[29][29]} {cpuregs_reg[29][30]} {cpuregs_reg[29][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[29][28]} {picorv32.cpuregs[29][29]} {picorv32.cpuregs[29][30]} {picorv32.cpuregs[29][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/CK} .multibit_orig_pin {cpuregs_reg[29][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/D1} .multibit_orig_pin {cpuregs_reg[29][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/D2} .multibit_orig_pin {cpuregs_reg[29][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/D3} .multibit_orig_pin {cpuregs_reg[29][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/D4} .multibit_orig_pin {cpuregs_reg[29][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q1} .original_name {cpuregs[29][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q1} .multibit_orig_pin {cpuregs_reg[29][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q2} .original_name {cpuregs[29][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q2} .multibit_orig_pin {cpuregs_reg[29][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q3} .original_name {cpuregs[29][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q3} .multibit_orig_pin {cpuregs_reg[29][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q4} .original_name {cpuregs[29][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q4} .multibit_orig_pin {cpuregs_reg[29][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q1N} .original_name {cpuregs[29][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q2N} .original_name {cpuregs[29][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q3N} .original_name {cpuregs[29][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q4N} .original_name {cpuregs[29][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[29][28]_MB_cpuregs_reg[29][29]_MB_cpuregs_reg[29][30]_MB_cpuregs_reg[29][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .original_name {{cpuregs[30][0]} {cpuregs[30][1]} {cpuregs[30][2]} {cpuregs[30][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .single_bit_orig_name {cpuregs[30][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .org_names_for_split {{cpuregs_reg[30][0]} {cpuregs_reg[30][1]} {cpuregs_reg[30][2]} {cpuregs_reg[30][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[30][0]} {picorv32.cpuregs[30][1]} {picorv32.cpuregs[30][2]} {picorv32.cpuregs[30][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/CK} .multibit_orig_pin {cpuregs_reg[30][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/D1} .multibit_orig_pin {cpuregs_reg[30][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/D2} .multibit_orig_pin {cpuregs_reg[30][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/D3} .multibit_orig_pin {cpuregs_reg[30][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/D4} .multibit_orig_pin {cpuregs_reg[30][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q1} .original_name {cpuregs[30][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q1} .multibit_orig_pin {cpuregs_reg[30][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q2} .original_name {cpuregs[30][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q2} .multibit_orig_pin {cpuregs_reg[30][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q3} .original_name {cpuregs[30][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q3} .multibit_orig_pin {cpuregs_reg[30][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q4} .original_name {cpuregs[30][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q4} .multibit_orig_pin {cpuregs_reg[30][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q1N} .original_name {cpuregs[30][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q2N} .original_name {cpuregs[30][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q3N} .original_name {cpuregs[30][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q4N} .original_name {cpuregs[30][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][0]_MB_cpuregs_reg[30][1]_MB_cpuregs_reg[30][2]_MB_cpuregs_reg[30][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .original_name {{cpuregs[30][4]} {cpuregs[30][5]} {cpuregs[30][6]} {cpuregs[30][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .single_bit_orig_name {cpuregs[30][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .org_names_for_split {{cpuregs_reg[30][4]} {cpuregs_reg[30][5]} {cpuregs_reg[30][6]} {cpuregs_reg[30][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[30][4]} {picorv32.cpuregs[30][5]} {picorv32.cpuregs[30][6]} {picorv32.cpuregs[30][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/CK} .multibit_orig_pin {cpuregs_reg[30][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/D1} .multibit_orig_pin {cpuregs_reg[30][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/D2} .multibit_orig_pin {cpuregs_reg[30][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/D3} .multibit_orig_pin {cpuregs_reg[30][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/D4} .multibit_orig_pin {cpuregs_reg[30][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q1} .original_name {cpuregs[30][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q1} .multibit_orig_pin {cpuregs_reg[30][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q2} .original_name {cpuregs[30][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q2} .multibit_orig_pin {cpuregs_reg[30][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q3} .original_name {cpuregs[30][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q3} .multibit_orig_pin {cpuregs_reg[30][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q4} .original_name {cpuregs[30][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q4} .multibit_orig_pin {cpuregs_reg[30][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q1N} .original_name {cpuregs[30][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q2N} .original_name {cpuregs[30][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q3N} .original_name {cpuregs[30][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q4N} .original_name {cpuregs[30][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][4]_MB_cpuregs_reg[30][5]_MB_cpuregs_reg[30][6]_MB_cpuregs_reg[30][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .original_name {{cpuregs[30][8]} {cpuregs[30][9]} {cpuregs[30][10]} {cpuregs[30][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .single_bit_orig_name {cpuregs[30][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .org_names_for_split {{cpuregs_reg[30][8]} {cpuregs_reg[30][9]} {cpuregs_reg[30][10]} {cpuregs_reg[30][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[30][8]} {picorv32.cpuregs[30][9]} {picorv32.cpuregs[30][10]} {picorv32.cpuregs[30][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/CK} .multibit_orig_pin {cpuregs_reg[30][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/D1} .multibit_orig_pin {cpuregs_reg[30][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/D2} .multibit_orig_pin {cpuregs_reg[30][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/D3} .multibit_orig_pin {cpuregs_reg[30][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/D4} .multibit_orig_pin {cpuregs_reg[30][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q1} .original_name {cpuregs[30][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q1} .multibit_orig_pin {cpuregs_reg[30][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q2} .original_name {cpuregs[30][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q2} .multibit_orig_pin {cpuregs_reg[30][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q3} .original_name {cpuregs[30][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q3} .multibit_orig_pin {cpuregs_reg[30][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q4} .original_name {cpuregs[30][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q4} .multibit_orig_pin {cpuregs_reg[30][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q1N} .original_name {cpuregs[30][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q2N} .original_name {cpuregs[30][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q3N} .original_name {cpuregs[30][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q4N} .original_name {cpuregs[30][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][8]_MB_cpuregs_reg[30][9]_MB_cpuregs_reg[30][10]_MB_cpuregs_reg[30][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .original_name {{cpuregs[30][12]} {cpuregs[30][13]} {cpuregs[30][14]} {cpuregs[30][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .single_bit_orig_name {cpuregs[30][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .org_names_for_split {{cpuregs_reg[30][12]} {cpuregs_reg[30][13]} {cpuregs_reg[30][14]} {cpuregs_reg[30][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[30][12]} {picorv32.cpuregs[30][13]} {picorv32.cpuregs[30][14]} {picorv32.cpuregs[30][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/CK} .multibit_orig_pin {cpuregs_reg[30][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/D1} .multibit_orig_pin {cpuregs_reg[30][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/D2} .multibit_orig_pin {cpuregs_reg[30][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/D3} .multibit_orig_pin {cpuregs_reg[30][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/D4} .multibit_orig_pin {cpuregs_reg[30][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q1} .original_name {cpuregs[30][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q1} .multibit_orig_pin {cpuregs_reg[30][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q2} .original_name {cpuregs[30][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q2} .multibit_orig_pin {cpuregs_reg[30][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q3} .original_name {cpuregs[30][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q3} .multibit_orig_pin {cpuregs_reg[30][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q4} .original_name {cpuregs[30][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q4} .multibit_orig_pin {cpuregs_reg[30][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q1N} .original_name {cpuregs[30][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q2N} .original_name {cpuregs[30][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q3N} .original_name {cpuregs[30][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q4N} .original_name {cpuregs[30][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][12]_MB_cpuregs_reg[30][13]_MB_cpuregs_reg[30][14]_MB_cpuregs_reg[30][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .original_name {{cpuregs[30][16]} {cpuregs[30][17]} {cpuregs[30][18]} {cpuregs[30][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .single_bit_orig_name {cpuregs[30][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .org_names_for_split {{cpuregs_reg[30][16]} {cpuregs_reg[30][17]} {cpuregs_reg[30][18]} {cpuregs_reg[30][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[30][16]} {picorv32.cpuregs[30][17]} {picorv32.cpuregs[30][18]} {picorv32.cpuregs[30][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/CK} .multibit_orig_pin {cpuregs_reg[30][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/D1} .multibit_orig_pin {cpuregs_reg[30][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/D2} .multibit_orig_pin {cpuregs_reg[30][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/D3} .multibit_orig_pin {cpuregs_reg[30][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/D4} .multibit_orig_pin {cpuregs_reg[30][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q1} .original_name {cpuregs[30][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q1} .multibit_orig_pin {cpuregs_reg[30][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q2} .original_name {cpuregs[30][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q2} .multibit_orig_pin {cpuregs_reg[30][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q3} .original_name {cpuregs[30][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q3} .multibit_orig_pin {cpuregs_reg[30][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q4} .original_name {cpuregs[30][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q4} .multibit_orig_pin {cpuregs_reg[30][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q1N} .original_name {cpuregs[30][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q2N} .original_name {cpuregs[30][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q3N} .original_name {cpuregs[30][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q4N} .original_name {cpuregs[30][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][16]_MB_cpuregs_reg[30][17]_MB_cpuregs_reg[30][18]_MB_cpuregs_reg[30][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .original_name {{cpuregs[30][20]} {cpuregs[30][21]} {cpuregs[30][22]} {cpuregs[30][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .single_bit_orig_name {cpuregs[30][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .org_names_for_split {{cpuregs_reg[30][20]} {cpuregs_reg[30][21]} {cpuregs_reg[30][22]} {cpuregs_reg[30][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[30][20]} {picorv32.cpuregs[30][21]} {picorv32.cpuregs[30][22]} {picorv32.cpuregs[30][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/CK} .multibit_orig_pin {cpuregs_reg[30][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/D1} .multibit_orig_pin {cpuregs_reg[30][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/D2} .multibit_orig_pin {cpuregs_reg[30][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/D3} .multibit_orig_pin {cpuregs_reg[30][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/D4} .multibit_orig_pin {cpuregs_reg[30][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q1} .original_name {cpuregs[30][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q1} .multibit_orig_pin {cpuregs_reg[30][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q2} .original_name {cpuregs[30][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q2} .multibit_orig_pin {cpuregs_reg[30][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q3} .original_name {cpuregs[30][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q3} .multibit_orig_pin {cpuregs_reg[30][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q4} .original_name {cpuregs[30][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q4} .multibit_orig_pin {cpuregs_reg[30][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q1N} .original_name {cpuregs[30][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q2N} .original_name {cpuregs[30][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q3N} .original_name {cpuregs[30][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q4N} .original_name {cpuregs[30][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][20]_MB_cpuregs_reg[30][21]_MB_cpuregs_reg[30][22]_MB_cpuregs_reg[30][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .original_name {{cpuregs[30][24]} {cpuregs[30][25]} {cpuregs[30][26]} {cpuregs[30][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .single_bit_orig_name {cpuregs[30][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .org_names_for_split {{cpuregs_reg[30][24]} {cpuregs_reg[30][25]} {cpuregs_reg[30][26]} {cpuregs_reg[30][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[30][24]} {picorv32.cpuregs[30][25]} {picorv32.cpuregs[30][26]} {picorv32.cpuregs[30][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/CK} .multibit_orig_pin {cpuregs_reg[30][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/D1} .multibit_orig_pin {cpuregs_reg[30][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/D2} .multibit_orig_pin {cpuregs_reg[30][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/D3} .multibit_orig_pin {cpuregs_reg[30][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/D4} .multibit_orig_pin {cpuregs_reg[30][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q1} .original_name {cpuregs[30][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q1} .multibit_orig_pin {cpuregs_reg[30][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q2} .original_name {cpuregs[30][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q2} .multibit_orig_pin {cpuregs_reg[30][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q3} .original_name {cpuregs[30][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q3} .multibit_orig_pin {cpuregs_reg[30][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q4} .original_name {cpuregs[30][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q4} .multibit_orig_pin {cpuregs_reg[30][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q1N} .original_name {cpuregs[30][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q2N} .original_name {cpuregs[30][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q3N} .original_name {cpuregs[30][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q4N} .original_name {cpuregs[30][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][24]_MB_cpuregs_reg[30][25]_MB_cpuregs_reg[30][26]_MB_cpuregs_reg[30][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .original_name {{cpuregs[30][28]} {cpuregs[30][29]} {cpuregs[30][30]} {cpuregs[30][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .single_bit_orig_name {cpuregs[30][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .org_names_for_split {{cpuregs_reg[30][28]} {cpuregs_reg[30][29]} {cpuregs_reg[30][30]} {cpuregs_reg[30][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[30][28]} {picorv32.cpuregs[30][29]} {picorv32.cpuregs[30][30]} {picorv32.cpuregs[30][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/CK} .multibit_orig_pin {cpuregs_reg[30][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/D1} .multibit_orig_pin {cpuregs_reg[30][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/D2} .multibit_orig_pin {cpuregs_reg[30][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/D3} .multibit_orig_pin {cpuregs_reg[30][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/D4} .multibit_orig_pin {cpuregs_reg[30][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q1} .original_name {cpuregs[30][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q1} .multibit_orig_pin {cpuregs_reg[30][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q2} .original_name {cpuregs[30][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q2} .multibit_orig_pin {cpuregs_reg[30][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q3} .original_name {cpuregs[30][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q3} .multibit_orig_pin {cpuregs_reg[30][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q4} .original_name {cpuregs[30][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q4} .multibit_orig_pin {cpuregs_reg[30][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q1N} .original_name {cpuregs[30][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q2N} .original_name {cpuregs[30][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q3N} .original_name {cpuregs[30][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q4N} .original_name {cpuregs[30][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[30][28]_MB_cpuregs_reg[30][29]_MB_cpuregs_reg[30][30]_MB_cpuregs_reg[30][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .original_name {{cpuregs[31][0]} {cpuregs[31][1]} {cpuregs[31][2]} {cpuregs[31][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .single_bit_orig_name {cpuregs[31][3]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .org_names_for_split {{cpuregs_reg[31][0]} {cpuregs_reg[31][1]} {cpuregs_reg[31][2]} {cpuregs_reg[31][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .org_rtl_names_for_mb {{picorv32.cpuregs[31][0]} {picorv32.cpuregs[31][1]} {picorv32.cpuregs[31][2]} {picorv32.cpuregs[31][3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/CK} .multibit_orig_pin {cpuregs_reg[31][0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/D1} .multibit_orig_pin {cpuregs_reg[31][0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/D2} .multibit_orig_pin {cpuregs_reg[31][1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/D3} .multibit_orig_pin {cpuregs_reg[31][2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/D4} .multibit_orig_pin {cpuregs_reg[31][3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q1} .original_name {cpuregs[31][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q1} .multibit_orig_pin {cpuregs_reg[31][0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q2} .original_name {cpuregs[31][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q2} .multibit_orig_pin {cpuregs_reg[31][1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q3} .original_name {cpuregs[31][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q3} .multibit_orig_pin {cpuregs_reg[31][2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q4} .original_name {cpuregs[31][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q4} .multibit_orig_pin {cpuregs_reg[31][3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q1N} .original_name {cpuregs[31][0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q2N} .original_name {cpuregs[31][1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q3N} .original_name {cpuregs[31][2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q4N} .original_name {cpuregs[31][3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][0]_MB_cpuregs_reg[31][1]_MB_cpuregs_reg[31][2]_MB_cpuregs_reg[31][3]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .original_name {{cpuregs[31][4]} {cpuregs[31][5]} {cpuregs[31][6]} {cpuregs[31][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .single_bit_orig_name {cpuregs[31][7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .org_names_for_split {{cpuregs_reg[31][4]} {cpuregs_reg[31][5]} {cpuregs_reg[31][6]} {cpuregs_reg[31][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .org_rtl_names_for_mb {{picorv32.cpuregs[31][4]} {picorv32.cpuregs[31][5]} {picorv32.cpuregs[31][6]} {picorv32.cpuregs[31][7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/CK} .multibit_orig_pin {cpuregs_reg[31][4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/D1} .multibit_orig_pin {cpuregs_reg[31][4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/D2} .multibit_orig_pin {cpuregs_reg[31][5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/D3} .multibit_orig_pin {cpuregs_reg[31][6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/D4} .multibit_orig_pin {cpuregs_reg[31][7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q1} .original_name {cpuregs[31][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q1} .multibit_orig_pin {cpuregs_reg[31][4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q2} .original_name {cpuregs[31][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q2} .multibit_orig_pin {cpuregs_reg[31][5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q3} .original_name {cpuregs[31][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q3} .multibit_orig_pin {cpuregs_reg[31][6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q4} .original_name {cpuregs[31][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q4} .multibit_orig_pin {cpuregs_reg[31][7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q1N} .original_name {cpuregs[31][4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q2N} .original_name {cpuregs[31][5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q3N} .original_name {cpuregs[31][6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q4N} .original_name {cpuregs[31][7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][4]_MB_cpuregs_reg[31][5]_MB_cpuregs_reg[31][6]_MB_cpuregs_reg[31][7]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .original_name {{cpuregs[31][8]} {cpuregs[31][9]} {cpuregs[31][10]} {cpuregs[31][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .single_bit_orig_name {cpuregs[31][11]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .org_names_for_split {{cpuregs_reg[31][8]} {cpuregs_reg[31][9]} {cpuregs_reg[31][10]} {cpuregs_reg[31][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .org_rtl_names_for_mb {{picorv32.cpuregs[31][8]} {picorv32.cpuregs[31][9]} {picorv32.cpuregs[31][10]} {picorv32.cpuregs[31][11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/CK} .multibit_orig_pin {cpuregs_reg[31][8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/D1} .multibit_orig_pin {cpuregs_reg[31][8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/D2} .multibit_orig_pin {cpuregs_reg[31][9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/D3} .multibit_orig_pin {cpuregs_reg[31][10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/D4} .multibit_orig_pin {cpuregs_reg[31][11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q1} .original_name {cpuregs[31][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q1} .multibit_orig_pin {cpuregs_reg[31][8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q2} .original_name {cpuregs[31][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q2} .multibit_orig_pin {cpuregs_reg[31][9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q3} .original_name {cpuregs[31][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q3} .multibit_orig_pin {cpuregs_reg[31][10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q4} .original_name {cpuregs[31][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q4} .multibit_orig_pin {cpuregs_reg[31][11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q1N} .original_name {cpuregs[31][8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q2N} .original_name {cpuregs[31][9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q3N} .original_name {cpuregs[31][10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q4N} .original_name {cpuregs[31][11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][8]_MB_cpuregs_reg[31][9]_MB_cpuregs_reg[31][10]_MB_cpuregs_reg[31][11]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .original_name {{cpuregs[31][12]} {cpuregs[31][13]} {cpuregs[31][14]} {cpuregs[31][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .single_bit_orig_name {cpuregs[31][15]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .org_names_for_split {{cpuregs_reg[31][12]} {cpuregs_reg[31][13]} {cpuregs_reg[31][14]} {cpuregs_reg[31][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .org_rtl_names_for_mb {{picorv32.cpuregs[31][12]} {picorv32.cpuregs[31][13]} {picorv32.cpuregs[31][14]} {picorv32.cpuregs[31][15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/CK} .multibit_orig_pin {cpuregs_reg[31][12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/D1} .multibit_orig_pin {cpuregs_reg[31][12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/D2} .multibit_orig_pin {cpuregs_reg[31][13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/D3} .multibit_orig_pin {cpuregs_reg[31][14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/D4} .multibit_orig_pin {cpuregs_reg[31][15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q1} .original_name {cpuregs[31][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q1} .multibit_orig_pin {cpuregs_reg[31][12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q2} .original_name {cpuregs[31][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q2} .multibit_orig_pin {cpuregs_reg[31][13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q3} .original_name {cpuregs[31][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q3} .multibit_orig_pin {cpuregs_reg[31][14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q4} .original_name {cpuregs[31][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q4} .multibit_orig_pin {cpuregs_reg[31][15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q1N} .original_name {cpuregs[31][12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q2N} .original_name {cpuregs[31][13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q3N} .original_name {cpuregs[31][14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q4N} .original_name {cpuregs[31][15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][12]_MB_cpuregs_reg[31][13]_MB_cpuregs_reg[31][14]_MB_cpuregs_reg[31][15]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .original_name {{cpuregs[31][16]} {cpuregs[31][17]} {cpuregs[31][18]} {cpuregs[31][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .single_bit_orig_name {cpuregs[31][19]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .org_names_for_split {{cpuregs_reg[31][16]} {cpuregs_reg[31][17]} {cpuregs_reg[31][18]} {cpuregs_reg[31][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .org_rtl_names_for_mb {{picorv32.cpuregs[31][16]} {picorv32.cpuregs[31][17]} {picorv32.cpuregs[31][18]} {picorv32.cpuregs[31][19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/CK} .multibit_orig_pin {cpuregs_reg[31][16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/D1} .multibit_orig_pin {cpuregs_reg[31][16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/D2} .multibit_orig_pin {cpuregs_reg[31][17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/D3} .multibit_orig_pin {cpuregs_reg[31][18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/D4} .multibit_orig_pin {cpuregs_reg[31][19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q1} .original_name {cpuregs[31][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q1} .multibit_orig_pin {cpuregs_reg[31][16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q2} .original_name {cpuregs[31][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q2} .multibit_orig_pin {cpuregs_reg[31][17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q3} .original_name {cpuregs[31][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q3} .multibit_orig_pin {cpuregs_reg[31][18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q4} .original_name {cpuregs[31][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q4} .multibit_orig_pin {cpuregs_reg[31][19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q1N} .original_name {cpuregs[31][16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q2N} .original_name {cpuregs[31][17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q3N} .original_name {cpuregs[31][18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q4N} .original_name {cpuregs[31][19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][16]_MB_cpuregs_reg[31][17]_MB_cpuregs_reg[31][18]_MB_cpuregs_reg[31][19]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .original_name {{cpuregs[31][20]} {cpuregs[31][21]} {cpuregs[31][22]} {cpuregs[31][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .single_bit_orig_name {cpuregs[31][23]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .org_names_for_split {{cpuregs_reg[31][20]} {cpuregs_reg[31][21]} {cpuregs_reg[31][22]} {cpuregs_reg[31][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .org_rtl_names_for_mb {{picorv32.cpuregs[31][20]} {picorv32.cpuregs[31][21]} {picorv32.cpuregs[31][22]} {picorv32.cpuregs[31][23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/CK} .multibit_orig_pin {cpuregs_reg[31][20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/D1} .multibit_orig_pin {cpuregs_reg[31][20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/D2} .multibit_orig_pin {cpuregs_reg[31][21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/D3} .multibit_orig_pin {cpuregs_reg[31][22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/D4} .multibit_orig_pin {cpuregs_reg[31][23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q1} .original_name {cpuregs[31][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q1} .multibit_orig_pin {cpuregs_reg[31][20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q2} .original_name {cpuregs[31][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q2} .multibit_orig_pin {cpuregs_reg[31][21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q3} .original_name {cpuregs[31][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q3} .multibit_orig_pin {cpuregs_reg[31][22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q4} .original_name {cpuregs[31][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q4} .multibit_orig_pin {cpuregs_reg[31][23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q1N} .original_name {cpuregs[31][20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q2N} .original_name {cpuregs[31][21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q3N} .original_name {cpuregs[31][22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q4N} .original_name {cpuregs[31][23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][20]_MB_cpuregs_reg[31][21]_MB_cpuregs_reg[31][22]_MB_cpuregs_reg[31][23]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .original_name {{cpuregs[31][24]} {cpuregs[31][25]} {cpuregs[31][26]} {cpuregs[31][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .single_bit_orig_name {cpuregs[31][27]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .org_names_for_split {{cpuregs_reg[31][24]} {cpuregs_reg[31][25]} {cpuregs_reg[31][26]} {cpuregs_reg[31][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .org_rtl_names_for_mb {{picorv32.cpuregs[31][24]} {picorv32.cpuregs[31][25]} {picorv32.cpuregs[31][26]} {picorv32.cpuregs[31][27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/CK} .multibit_orig_pin {cpuregs_reg[31][24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/D1} .multibit_orig_pin {cpuregs_reg[31][24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/D2} .multibit_orig_pin {cpuregs_reg[31][25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/D3} .multibit_orig_pin {cpuregs_reg[31][26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/D4} .multibit_orig_pin {cpuregs_reg[31][27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q1} .original_name {cpuregs[31][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q1} .multibit_orig_pin {cpuregs_reg[31][24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q2} .original_name {cpuregs[31][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q2} .multibit_orig_pin {cpuregs_reg[31][25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q3} .original_name {cpuregs[31][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q3} .multibit_orig_pin {cpuregs_reg[31][26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q4} .original_name {cpuregs[31][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q4} .multibit_orig_pin {cpuregs_reg[31][27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q1N} .original_name {cpuregs[31][24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q2N} .original_name {cpuregs[31][25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q3N} .original_name {cpuregs[31][26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q4N} .original_name {cpuregs[31][27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][24]_MB_cpuregs_reg[31][25]_MB_cpuregs_reg[31][26]_MB_cpuregs_reg[31][27]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .original_name {{cpuregs[31][28]} {cpuregs[31][29]} {cpuregs[31][30]} {cpuregs[31][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .single_bit_orig_name {cpuregs[31][31]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .org_names_for_split {{cpuregs_reg[31][28]} {cpuregs_reg[31][29]} {cpuregs_reg[31][30]} {cpuregs_reg[31][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .org_rtl_names_for_mb {{picorv32.cpuregs[31][28]} {picorv32.cpuregs[31][29]} {picorv32.cpuregs[31][30]} {picorv32.cpuregs[31][31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/CK} .multibit_orig_pin {cpuregs_reg[31][28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/D1} .multibit_orig_pin {cpuregs_reg[31][28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/D2} .multibit_orig_pin {cpuregs_reg[31][29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/D3} .multibit_orig_pin {cpuregs_reg[31][30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/D4} .multibit_orig_pin {cpuregs_reg[31][31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q1} .original_name {cpuregs[31][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q1} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q1} .multibit_orig_pin {cpuregs_reg[31][28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q2} .original_name {cpuregs[31][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q2} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q2} .multibit_orig_pin {cpuregs_reg[31][29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q3} .original_name {cpuregs[31][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q3} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q3} .multibit_orig_pin {cpuregs_reg[31][30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q4} .original_name {cpuregs[31][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q4} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q4} .multibit_orig_pin {cpuregs_reg[31][31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q1N} .original_name {cpuregs[31][28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q1N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q2N} .original_name {cpuregs[31][29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q2N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q3N} .original_name {cpuregs[31][30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q3N} .multibit_base_name cpuregs
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q4N} .original_name {cpuregs[31][31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpuregs_reg[31][28]_MB_cpuregs_reg[31][29]_MB_cpuregs_reg[31][30]_MB_cpuregs_reg[31][31]/Q4N} .multibit_base_name cpuregs
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .original_name {{reg_op1[4]} {reg_op1[6]} {reg_op1[11]} {reg_op1[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .single_bit_orig_name {reg_op1[12]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .org_names_for_split {{reg_op1_reg[4]} {reg_op1_reg[6]} {reg_op1_reg[11]} {reg_op1_reg[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .org_rtl_names_for_mb {{picorv32.reg_op1[4]} {picorv32.reg_op1[6]} {picorv32.reg_op1[11]} {picorv32.reg_op1[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/CK} .multibit_orig_pin {reg_op1_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/D1} .multibit_orig_pin {reg_op1_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/D2} .multibit_orig_pin {reg_op1_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/D3} .multibit_orig_pin {reg_op1_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/D4} .multibit_orig_pin {reg_op1_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q1} .original_name {reg_op1[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q1} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q1} .multibit_orig_pin {reg_op1_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q2} .original_name {reg_op1[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q2} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q2} .multibit_orig_pin {reg_op1_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q3} .original_name {reg_op1[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q3} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q3} .multibit_orig_pin {reg_op1_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q4} .original_name {reg_op1[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q4} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q4} .multibit_orig_pin {reg_op1_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q1N} .original_name {reg_op1[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q1N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q1N} .multibit_orig_pin {reg_op1_reg[4]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q2N} .original_name {reg_op1[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q2N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q2N} .multibit_orig_pin {reg_op1_reg[6]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q3N} .original_name {reg_op1[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q3N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q4N} .original_name {reg_op1[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[4]_MB_reg_op1_reg[6]_MB_reg_op1_reg[11]_MB_reg_op1_reg[12]/Q4N} .multibit_base_name reg_op1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .original_name {{reg_op1[14]} {reg_op1[19]} {reg_op1[0]} {reg_op1[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .single_bit_orig_name {reg_op1[1]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .org_names_for_split {{reg_op1_reg[14]} {reg_op1_reg[19]} {reg_op1_reg[0]} {reg_op1_reg[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .org_rtl_names_for_mb {{picorv32.reg_op1[14]} {picorv32.reg_op1[19]} {picorv32.reg_op1[0]} {picorv32.reg_op1[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/CK} .multibit_orig_pin {reg_op1_reg[14]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/D1} .multibit_orig_pin {reg_op1_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/D2} .multibit_orig_pin {reg_op1_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/D3} .multibit_orig_pin {reg_op1_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/D4} .multibit_orig_pin {reg_op1_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q1} .original_name {reg_op1[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q1} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q1} .multibit_orig_pin {reg_op1_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q2} .original_name {reg_op1[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q2} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q2} .multibit_orig_pin {reg_op1_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q3} .original_name {reg_op1[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q3} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q3} .multibit_orig_pin {reg_op1_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q4} .original_name {reg_op1[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q4} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q4} .multibit_orig_pin {reg_op1_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q1N} .original_name {reg_op1[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q1N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q2N} .original_name {reg_op1[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q2N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q3N} .original_name {reg_op1[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q3N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q4N} .original_name {reg_op1[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[14]_MB_reg_op1_reg[19]_MB_reg_op1_reg[0]_MB_reg_op1_reg[1]/Q4N} .multibit_base_name reg_op1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .original_name {{reg_op1[2]} {reg_op1[3]} {reg_op1[5]} {reg_op1[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .single_bit_orig_name {reg_op1[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .org_names_for_split {{reg_op1_reg[2]} {reg_op1_reg[3]} {reg_op1_reg[5]} {reg_op1_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .org_rtl_names_for_mb {{picorv32.reg_op1[2]} {picorv32.reg_op1[3]} {picorv32.reg_op1[5]} {picorv32.reg_op1[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/CK} .multibit_orig_pin {reg_op1_reg[2]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/D1} .multibit_orig_pin {reg_op1_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/D2} .multibit_orig_pin {reg_op1_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/D3} .multibit_orig_pin {reg_op1_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/D4} .multibit_orig_pin {reg_op1_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q1} .original_name {reg_op1[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q1} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q1} .multibit_orig_pin {reg_op1_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q2} .original_name {reg_op1[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q2} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q2} .multibit_orig_pin {reg_op1_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q3} .original_name {reg_op1[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q3} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q3} .multibit_orig_pin {reg_op1_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q4} .original_name {reg_op1[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q4} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q4} .multibit_orig_pin {reg_op1_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q1N} .original_name {reg_op1[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q1N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q2N} .original_name {reg_op1[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q2N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q2N} .multibit_orig_pin {reg_op1_reg[3]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q3N} .original_name {reg_op1[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q3N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q4N} .original_name {reg_op1[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[2]_MB_reg_op1_reg[3]_MB_reg_op1_reg[5]_MB_reg_op1_reg[7]/Q4N} .multibit_base_name reg_op1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .original_name {{reg_op1[8]} {reg_op1[9]} {reg_op1[10]} {reg_op1[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .single_bit_orig_name {reg_op1[13]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .org_names_for_split {{reg_op1_reg[8]} {reg_op1_reg[9]} {reg_op1_reg[10]} {reg_op1_reg[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .org_rtl_names_for_mb {{picorv32.reg_op1[8]} {picorv32.reg_op1[9]} {picorv32.reg_op1[10]} {picorv32.reg_op1[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/CK} .multibit_orig_pin {reg_op1_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/D1} .multibit_orig_pin {reg_op1_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/D2} .multibit_orig_pin {reg_op1_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/D3} .multibit_orig_pin {reg_op1_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/D4} .multibit_orig_pin {reg_op1_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q1} .original_name {reg_op1[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q1} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q1} .multibit_orig_pin {reg_op1_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q2} .original_name {reg_op1[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q2} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q2} .multibit_orig_pin {reg_op1_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q3} .original_name {reg_op1[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q3} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q3} .multibit_orig_pin {reg_op1_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q4} .original_name {reg_op1[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q4} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q4} .multibit_orig_pin {reg_op1_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q1N} .original_name {reg_op1[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q1N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q2N} .original_name {reg_op1[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q2N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q3N} .original_name {reg_op1[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q3N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q4N} .original_name {reg_op1[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[8]_MB_reg_op1_reg[9]_MB_reg_op1_reg[10]_MB_reg_op1_reg[13]/Q4N} .multibit_base_name reg_op1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .original_name {{reg_op1[15]} {reg_op1[16]} {reg_op1[17]} {reg_op1[18]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .single_bit_orig_name {reg_op1[18]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .org_names_for_split {{reg_op1_reg[15]} {reg_op1_reg[16]} {reg_op1_reg[17]} {reg_op1_reg[18]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .org_rtl_names_for_mb {{picorv32.reg_op1[15]} {picorv32.reg_op1[16]} {picorv32.reg_op1[17]} {picorv32.reg_op1[18]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/CK} .multibit_orig_pin {reg_op1_reg[15]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/D1} .multibit_orig_pin {reg_op1_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/D2} .multibit_orig_pin {reg_op1_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/D3} .multibit_orig_pin {reg_op1_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/D4} .multibit_orig_pin {reg_op1_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q1} .original_name {reg_op1[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q1} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q1} .multibit_orig_pin {reg_op1_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q2} .original_name {reg_op1[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q2} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q2} .multibit_orig_pin {reg_op1_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q3} .original_name {reg_op1[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q3} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q3} .multibit_orig_pin {reg_op1_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q4} .original_name {reg_op1[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q4} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q4} .multibit_orig_pin {reg_op1_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q1N} .original_name {reg_op1[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q1N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q2N} .original_name {reg_op1[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q2N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q3N} .original_name {reg_op1[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q3N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q4N} .original_name {reg_op1[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[15]_MB_reg_op1_reg[16]_MB_reg_op1_reg[17]_MB_reg_op1_reg[18]/Q4N} .multibit_base_name reg_op1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .original_name {{reg_op1[20]} {reg_op1[21]} {reg_op1[22]} {reg_op1[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .single_bit_orig_name {reg_op1[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .org_names_for_split {{reg_op1_reg[20]} {reg_op1_reg[21]} {reg_op1_reg[22]} {reg_op1_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .org_rtl_names_for_mb {{picorv32.reg_op1[20]} {picorv32.reg_op1[21]} {picorv32.reg_op1[22]} {picorv32.reg_op1[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/CK} .multibit_orig_pin {reg_op1_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/D1} .multibit_orig_pin {reg_op1_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/D2} .multibit_orig_pin {reg_op1_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/D3} .multibit_orig_pin {reg_op1_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/D4} .multibit_orig_pin {reg_op1_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q1} .original_name {reg_op1[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q1} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q1} .multibit_orig_pin {reg_op1_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q2} .original_name {reg_op1[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q2} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q2} .multibit_orig_pin {reg_op1_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q3} .original_name {reg_op1[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q3} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q3} .multibit_orig_pin {reg_op1_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q4} .original_name {reg_op1[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q4} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q4} .multibit_orig_pin {reg_op1_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q1N} .original_name {reg_op1[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q1N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q1N} .multibit_orig_pin {reg_op1_reg[20]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q2N} .original_name {reg_op1[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q2N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q3N} .original_name {reg_op1[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q3N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q4N} .original_name {reg_op1[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q4N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[20]_MB_reg_op1_reg[21]_MB_reg_op1_reg[22]_MB_reg_op1_reg[23]/Q4N} .multibit_orig_pin {reg_op1_reg[23]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .original_name {{reg_op1[24]} {reg_op1[25]} {reg_op1[26]} {reg_op1[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .single_bit_orig_name {reg_op1[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .org_names_for_split {{reg_op1_reg[24]} {reg_op1_reg[25]} {reg_op1_reg[26]} {reg_op1_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .org_rtl_names_for_mb {{picorv32.reg_op1[24]} {picorv32.reg_op1[25]} {picorv32.reg_op1[26]} {picorv32.reg_op1[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/CK} .multibit_orig_pin {reg_op1_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/D1} .multibit_orig_pin {reg_op1_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/D2} .multibit_orig_pin {reg_op1_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/D3} .multibit_orig_pin {reg_op1_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/D4} .multibit_orig_pin {reg_op1_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q1} .original_name {reg_op1[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q1} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q1} .multibit_orig_pin {reg_op1_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q2} .original_name {reg_op1[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q2} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q2} .multibit_orig_pin {reg_op1_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q3} .original_name {reg_op1[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q3} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q3} .multibit_orig_pin {reg_op1_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q4} .original_name {reg_op1[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q4} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q4} .multibit_orig_pin {reg_op1_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q1N} .original_name {reg_op1[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q1N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q2N} .original_name {reg_op1[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q2N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q3N} .original_name {reg_op1[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q3N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q4N} .original_name {reg_op1[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[24]_MB_reg_op1_reg[25]_MB_reg_op1_reg[26]_MB_reg_op1_reg[27]/Q4N} .multibit_base_name reg_op1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .original_name {{reg_op1[28]} {reg_op1[29]} {reg_op1[30]} {reg_op1[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .single_bit_orig_name {reg_op1[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .org_names_for_split {{reg_op1_reg[28]} {reg_op1_reg[29]} {reg_op1_reg[30]} {reg_op1_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .org_rtl_names_for_mb {{picorv32.reg_op1[28]} {picorv32.reg_op1[29]} {picorv32.reg_op1[30]} {picorv32.reg_op1[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/CK} .multibit_orig_pin {reg_op1_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/D1} .multibit_orig_pin {reg_op1_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/D2} .multibit_orig_pin {reg_op1_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/D3} .multibit_orig_pin {reg_op1_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/D4} .multibit_orig_pin {reg_op1_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q1} .original_name {reg_op1[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q1} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q1} .multibit_orig_pin {reg_op1_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q2} .original_name {reg_op1[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q2} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q2} .multibit_orig_pin {reg_op1_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q3} .original_name {reg_op1[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q3} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q3} .multibit_orig_pin {reg_op1_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q4} .original_name {reg_op1[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q4} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q4} .multibit_orig_pin {reg_op1_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q1N} .original_name {reg_op1[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q1N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q2N} .original_name {reg_op1[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q2N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q3N} .original_name {reg_op1[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q3N} .multibit_base_name reg_op1
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q4N} .original_name {reg_op1[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op1_reg[28]_MB_reg_op1_reg[29]_MB_reg_op1_reg[30]_MB_reg_op1_reg[31]/Q4N} .multibit_base_name reg_op1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .original_name {{reg_op2[0]} {reg_op2[1]} {reg_op2[2]} {reg_op2[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .single_bit_orig_name {reg_op2[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .org_names_for_split {{reg_op2_reg[0]} {reg_op2_reg[1]} {reg_op2_reg[2]} {reg_op2_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .org_rtl_names_for_mb {{picorv32.reg_op2[0]} {picorv32.reg_op2[1]} {picorv32.reg_op2[2]} {picorv32.reg_op2[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/CK} .multibit_orig_pin {reg_op2_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/D1} .multibit_orig_pin {reg_op2_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/D2} .multibit_orig_pin {reg_op2_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/D3} .multibit_orig_pin {reg_op2_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/D4} .multibit_orig_pin {reg_op2_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q1} .original_name {reg_op2[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q1} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q1} .multibit_orig_pin {reg_op2_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q2} .original_name {reg_op2[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q2} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q2} .multibit_orig_pin {reg_op2_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q3} .original_name {reg_op2[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q3} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q3} .multibit_orig_pin {reg_op2_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q4} .original_name {reg_op2[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q4} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q4} .multibit_orig_pin {reg_op2_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q1N} .original_name {reg_op2[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q1N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q1N} .multibit_orig_pin {reg_op2_reg[0]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q2N} .original_name {reg_op2[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q2N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q2N} .multibit_orig_pin {reg_op2_reg[1]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q3N} .original_name {reg_op2[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q3N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q3N} .multibit_orig_pin {reg_op2_reg[2]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q4N} .original_name {reg_op2[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[0]_MB_reg_op2_reg[1]_MB_reg_op2_reg[2]_MB_reg_op2_reg[3]/Q4N} .multibit_base_name reg_op2
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .original_name {{reg_op2[4]} {reg_op2[5]} {reg_op2[6]} {reg_op2[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .single_bit_orig_name {reg_op2[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .org_names_for_split {{reg_op2_reg[4]} {reg_op2_reg[5]} {reg_op2_reg[6]} {reg_op2_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .org_rtl_names_for_mb {{picorv32.reg_op2[4]} {picorv32.reg_op2[5]} {picorv32.reg_op2[6]} {picorv32.reg_op2[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/CK} .multibit_orig_pin {reg_op2_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/D1} .multibit_orig_pin {reg_op2_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/D2} .multibit_orig_pin {reg_op2_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/D3} .multibit_orig_pin {reg_op2_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/D4} .multibit_orig_pin {reg_op2_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q1} .original_name {reg_op2[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q1} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q1} .multibit_orig_pin {reg_op2_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q2} .original_name {reg_op2[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q2} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q2} .multibit_orig_pin {reg_op2_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q3} .original_name {reg_op2[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q3} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q3} .multibit_orig_pin {reg_op2_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q4} .original_name {reg_op2[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q4} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q4} .multibit_orig_pin {reg_op2_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q1N} .original_name {reg_op2[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q1N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q2N} .original_name {reg_op2[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q2N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q2N} .multibit_orig_pin {reg_op2_reg[5]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q3N} .original_name {reg_op2[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q3N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q4N} .original_name {reg_op2[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[4]_MB_reg_op2_reg[5]_MB_reg_op2_reg[6]_MB_reg_op2_reg[7]/Q4N} .multibit_base_name reg_op2
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .original_name {{reg_op2[8]} {reg_op2[9]} {reg_op2[10]} {reg_op2[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .single_bit_orig_name {reg_op2[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .org_names_for_split {{reg_op2_reg[8]} {reg_op2_reg[9]} {reg_op2_reg[10]} {reg_op2_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .org_rtl_names_for_mb {{picorv32.reg_op2[8]} {picorv32.reg_op2[9]} {picorv32.reg_op2[10]} {picorv32.reg_op2[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/CK} .multibit_orig_pin {reg_op2_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/D1} .multibit_orig_pin {reg_op2_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/D2} .multibit_orig_pin {reg_op2_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/D3} .multibit_orig_pin {reg_op2_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/D4} .multibit_orig_pin {reg_op2_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q1} .original_name {reg_op2[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q1} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q1} .multibit_orig_pin {reg_op2_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q2} .original_name {reg_op2[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q2} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q2} .multibit_orig_pin {reg_op2_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q3} .original_name {reg_op2[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q3} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q3} .multibit_orig_pin {reg_op2_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q4} .original_name {reg_op2[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q4} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q4} .multibit_orig_pin {reg_op2_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q1N} .original_name {reg_op2[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q1N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q2N} .original_name {reg_op2[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q2N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q2N} .multibit_orig_pin {reg_op2_reg[9]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q3N} .original_name {reg_op2[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q3N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q3N} .multibit_orig_pin {reg_op2_reg[10]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q4N} .original_name {reg_op2[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q4N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[8]_MB_reg_op2_reg[9]_MB_reg_op2_reg[10]_MB_reg_op2_reg[11]/Q4N} .multibit_orig_pin {reg_op2_reg[11]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .original_name {{reg_op2[12]} {reg_op2[13]} {reg_op2[14]} {reg_op2[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .single_bit_orig_name {reg_op2[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .org_names_for_split {{reg_op2_reg[12]} {reg_op2_reg[13]} {reg_op2_reg[14]} {reg_op2_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .org_rtl_names_for_mb {{picorv32.reg_op2[12]} {picorv32.reg_op2[13]} {picorv32.reg_op2[14]} {picorv32.reg_op2[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/CK} .multibit_orig_pin {reg_op2_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/D1} .multibit_orig_pin {reg_op2_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/D2} .multibit_orig_pin {reg_op2_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/D3} .multibit_orig_pin {reg_op2_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/D4} .multibit_orig_pin {reg_op2_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q1} .original_name {reg_op2[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q1} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q1} .multibit_orig_pin {reg_op2_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q2} .original_name {reg_op2[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q2} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q2} .multibit_orig_pin {reg_op2_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q3} .original_name {reg_op2[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q3} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q3} .multibit_orig_pin {reg_op2_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q4} .original_name {reg_op2[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q4} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q4} .multibit_orig_pin {reg_op2_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q1N} .original_name {reg_op2[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q1N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q2N} .original_name {reg_op2[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q2N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q3N} .original_name {reg_op2[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q3N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q4N} .original_name {reg_op2[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[12]_MB_reg_op2_reg[13]_MB_reg_op2_reg[14]_MB_reg_op2_reg[15]/Q4N} .multibit_base_name reg_op2
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .original_name {{reg_op2[16]} {reg_op2[17]} {reg_op2[18]} {reg_op2[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .single_bit_orig_name {reg_op2[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .org_names_for_split {{reg_op2_reg[16]} {reg_op2_reg[17]} {reg_op2_reg[18]} {reg_op2_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .org_rtl_names_for_mb {{picorv32.reg_op2[16]} {picorv32.reg_op2[17]} {picorv32.reg_op2[18]} {picorv32.reg_op2[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/CK} .multibit_orig_pin {reg_op2_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/D1} .multibit_orig_pin {reg_op2_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/D2} .multibit_orig_pin {reg_op2_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/D3} .multibit_orig_pin {reg_op2_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/D4} .multibit_orig_pin {reg_op2_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q1} .original_name {reg_op2[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q1} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q1} .multibit_orig_pin {reg_op2_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q2} .original_name {reg_op2[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q2} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q2} .multibit_orig_pin {reg_op2_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q3} .original_name {reg_op2[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q3} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q3} .multibit_orig_pin {reg_op2_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q4} .original_name {reg_op2[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q4} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q4} .multibit_orig_pin {reg_op2_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q1N} .original_name {reg_op2[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q1N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q2N} .original_name {reg_op2[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q2N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q3N} .original_name {reg_op2[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q3N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q3N} .multibit_orig_pin {reg_op2_reg[18]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q4N} .original_name {reg_op2[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q4N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[16]_MB_reg_op2_reg[17]_MB_reg_op2_reg[18]_MB_reg_op2_reg[19]/Q4N} .multibit_orig_pin {reg_op2_reg[19]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .original_name {{reg_op2[20]} {reg_op2[21]} {reg_op2[22]} {reg_op2[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .single_bit_orig_name {reg_op2[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .org_names_for_split {{reg_op2_reg[20]} {reg_op2_reg[21]} {reg_op2_reg[22]} {reg_op2_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .org_rtl_names_for_mb {{picorv32.reg_op2[20]} {picorv32.reg_op2[21]} {picorv32.reg_op2[22]} {picorv32.reg_op2[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/CK} .multibit_orig_pin {reg_op2_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/D1} .multibit_orig_pin {reg_op2_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/D2} .multibit_orig_pin {reg_op2_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/D3} .multibit_orig_pin {reg_op2_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/D4} .multibit_orig_pin {reg_op2_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q1} .original_name {reg_op2[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q1} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q1} .multibit_orig_pin {reg_op2_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q2} .original_name {reg_op2[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q2} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q2} .multibit_orig_pin {reg_op2_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q3} .original_name {reg_op2[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q3} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q3} .multibit_orig_pin {reg_op2_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q4} .original_name {reg_op2[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q4} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q4} .multibit_orig_pin {reg_op2_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q1N} .original_name {reg_op2[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q1N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q2N} .original_name {reg_op2[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q2N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q3N} .original_name {reg_op2[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q3N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q4N} .original_name {reg_op2[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[20]_MB_reg_op2_reg[21]_MB_reg_op2_reg[22]_MB_reg_op2_reg[23]/Q4N} .multibit_base_name reg_op2
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .original_name {{reg_op2[24]} {reg_op2[25]} {reg_op2[26]} {reg_op2[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .single_bit_orig_name {reg_op2[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .org_names_for_split {{reg_op2_reg[24]} {reg_op2_reg[25]} {reg_op2_reg[26]} {reg_op2_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .org_rtl_names_for_mb {{picorv32.reg_op2[24]} {picorv32.reg_op2[25]} {picorv32.reg_op2[26]} {picorv32.reg_op2[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/CK} .multibit_orig_pin {reg_op2_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/D1} .multibit_orig_pin {reg_op2_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/D2} .multibit_orig_pin {reg_op2_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/D3} .multibit_orig_pin {reg_op2_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/D4} .multibit_orig_pin {reg_op2_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q1} .original_name {reg_op2[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q1} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q1} .multibit_orig_pin {reg_op2_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q2} .original_name {reg_op2[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q2} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q2} .multibit_orig_pin {reg_op2_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q3} .original_name {reg_op2[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q3} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q3} .multibit_orig_pin {reg_op2_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q4} .original_name {reg_op2[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q4} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q4} .multibit_orig_pin {reg_op2_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q1N} .original_name {reg_op2[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q1N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q2N} .original_name {reg_op2[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q2N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q3N} .original_name {reg_op2[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q3N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q4N} .original_name {reg_op2[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[24]_MB_reg_op2_reg[25]_MB_reg_op2_reg[26]_MB_reg_op2_reg[27]/Q4N} .multibit_base_name reg_op2
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .original_name {{reg_op2[28]} {reg_op2[29]} {reg_op2[30]} {reg_op2[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .single_bit_orig_name {reg_op2[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .org_names_for_split {{reg_op2_reg[28]} {reg_op2_reg[29]} {reg_op2_reg[30]} {reg_op2_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .org_rtl_names_for_mb {{picorv32.reg_op2[28]} {picorv32.reg_op2[29]} {picorv32.reg_op2[30]} {picorv32.reg_op2[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/CK} .multibit_orig_pin {reg_op2_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/D1} .multibit_orig_pin {reg_op2_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/D2} .multibit_orig_pin {reg_op2_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/D3} .multibit_orig_pin {reg_op2_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/D4} .multibit_orig_pin {reg_op2_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q1} .original_name {reg_op2[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q1} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q1} .multibit_orig_pin {reg_op2_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q2} .original_name {reg_op2[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q2} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q2} .multibit_orig_pin {reg_op2_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q3} .original_name {reg_op2[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q3} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q3} .multibit_orig_pin {reg_op2_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q4} .original_name {reg_op2[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q4} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q4} .multibit_orig_pin {reg_op2_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q1N} .original_name {reg_op2[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q1N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q2N} .original_name {reg_op2[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q2N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q3N} .original_name {reg_op2[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q3N} .multibit_base_name reg_op2
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q4N} .original_name {reg_op2[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_op2_reg[28]_MB_reg_op2_reg[29]_MB_reg_op2_reg[30]_MB_reg_op2_reg[31]/Q4N} .multibit_base_name reg_op2
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .original_name {{reg_out[0]} {reg_out[1]} {reg_out[2]} {reg_out[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .single_bit_orig_name {reg_out[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .org_names_for_split {{reg_out_reg[0]} {reg_out_reg[1]} {reg_out_reg[2]} {reg_out_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .org_rtl_names_for_mb {{picorv32.reg_out[0]} {picorv32.reg_out[1]} {picorv32.reg_out[2]} {picorv32.reg_out[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/CK} .multibit_orig_pin {reg_out_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/D1} .multibit_orig_pin {reg_out_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/D2} .multibit_orig_pin {reg_out_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/D3} .multibit_orig_pin {reg_out_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/D4} .multibit_orig_pin {reg_out_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q1} .original_name {reg_out[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q1} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q1} .multibit_orig_pin {reg_out_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q2} .original_name {reg_out[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q2} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q2} .multibit_orig_pin {reg_out_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q3} .original_name {reg_out[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q3} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q3} .multibit_orig_pin {reg_out_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q4} .original_name {reg_out[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q4} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q4} .multibit_orig_pin {reg_out_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q1N} .original_name {reg_out[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q1N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q1N} .multibit_orig_pin {reg_out_reg[0]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q2N} .original_name {reg_out[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q2N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q3N} .original_name {reg_out[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q3N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q4N} .original_name {reg_out[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[0]_MB_reg_out_reg[1]_MB_reg_out_reg[2]_MB_reg_out_reg[3]/Q4N} .multibit_base_name reg_out
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .original_name {{reg_out[4]} {reg_out[5]} {reg_out[6]} {reg_out[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .single_bit_orig_name {reg_out[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .org_names_for_split {{reg_out_reg[4]} {reg_out_reg[5]} {reg_out_reg[6]} {reg_out_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .org_rtl_names_for_mb {{picorv32.reg_out[4]} {picorv32.reg_out[5]} {picorv32.reg_out[6]} {picorv32.reg_out[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/CK} .multibit_orig_pin {reg_out_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/D1} .multibit_orig_pin {reg_out_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/D2} .multibit_orig_pin {reg_out_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/D3} .multibit_orig_pin {reg_out_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/D4} .multibit_orig_pin {reg_out_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q1} .original_name {reg_out[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q1} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q1} .multibit_orig_pin {reg_out_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q2} .original_name {reg_out[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q2} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q2} .multibit_orig_pin {reg_out_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q3} .original_name {reg_out[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q3} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q3} .multibit_orig_pin {reg_out_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q4} .original_name {reg_out[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q4} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q4} .multibit_orig_pin {reg_out_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q1N} .original_name {reg_out[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q1N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q2N} .original_name {reg_out[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q2N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q3N} .original_name {reg_out[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q3N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q4N} .original_name {reg_out[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[4]_MB_reg_out_reg[5]_MB_reg_out_reg[6]_MB_reg_out_reg[7]/Q4N} .multibit_base_name reg_out
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .original_name {{reg_out[8]} {reg_out[9]} {reg_out[10]} {reg_out[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .single_bit_orig_name {reg_out[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .org_names_for_split {{reg_out_reg[8]} {reg_out_reg[9]} {reg_out_reg[10]} {reg_out_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .org_rtl_names_for_mb {{picorv32.reg_out[8]} {picorv32.reg_out[9]} {picorv32.reg_out[10]} {picorv32.reg_out[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/CK} .multibit_orig_pin {reg_out_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/D1} .multibit_orig_pin {reg_out_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/D2} .multibit_orig_pin {reg_out_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/D3} .multibit_orig_pin {reg_out_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/D4} .multibit_orig_pin {reg_out_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q1} .original_name {reg_out[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q1} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q1} .multibit_orig_pin {reg_out_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q2} .original_name {reg_out[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q2} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q2} .multibit_orig_pin {reg_out_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q3} .original_name {reg_out[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q3} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q3} .multibit_orig_pin {reg_out_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q4} .original_name {reg_out[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q4} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q4} .multibit_orig_pin {reg_out_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q1N} .original_name {reg_out[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q1N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q2N} .original_name {reg_out[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q2N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q3N} .original_name {reg_out[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q3N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q4N} .original_name {reg_out[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[8]_MB_reg_out_reg[9]_MB_reg_out_reg[10]_MB_reg_out_reg[11]/Q4N} .multibit_base_name reg_out
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .original_name {{reg_out[12]} {reg_out[13]} {reg_out[14]} {reg_out[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .single_bit_orig_name {reg_out[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .org_names_for_split {{reg_out_reg[12]} {reg_out_reg[13]} {reg_out_reg[14]} {reg_out_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .org_rtl_names_for_mb {{picorv32.reg_out[12]} {picorv32.reg_out[13]} {picorv32.reg_out[14]} {picorv32.reg_out[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/CK} .multibit_orig_pin {reg_out_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/D1} .multibit_orig_pin {reg_out_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/D2} .multibit_orig_pin {reg_out_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/D3} .multibit_orig_pin {reg_out_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/D4} .multibit_orig_pin {reg_out_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q1} .original_name {reg_out[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q1} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q1} .multibit_orig_pin {reg_out_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q2} .original_name {reg_out[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q2} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q2} .multibit_orig_pin {reg_out_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q3} .original_name {reg_out[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q3} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q3} .multibit_orig_pin {reg_out_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q4} .original_name {reg_out[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q4} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q4} .multibit_orig_pin {reg_out_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q1N} .original_name {reg_out[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q1N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q2N} .original_name {reg_out[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q2N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q3N} .original_name {reg_out[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q3N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q4N} .original_name {reg_out[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[12]_MB_reg_out_reg[13]_MB_reg_out_reg[14]_MB_reg_out_reg[15]/Q4N} .multibit_base_name reg_out
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .original_name {{reg_out[16]} {reg_out[17]} {reg_out[18]} {reg_out[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .single_bit_orig_name {reg_out[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .org_names_for_split {{reg_out_reg[16]} {reg_out_reg[17]} {reg_out_reg[18]} {reg_out_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .org_rtl_names_for_mb {{picorv32.reg_out[16]} {picorv32.reg_out[17]} {picorv32.reg_out[18]} {picorv32.reg_out[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/CK} .multibit_orig_pin {reg_out_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/D1} .multibit_orig_pin {reg_out_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/D2} .multibit_orig_pin {reg_out_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/D3} .multibit_orig_pin {reg_out_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/D4} .multibit_orig_pin {reg_out_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q1} .original_name {reg_out[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q1} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q1} .multibit_orig_pin {reg_out_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q2} .original_name {reg_out[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q2} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q2} .multibit_orig_pin {reg_out_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q3} .original_name {reg_out[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q3} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q3} .multibit_orig_pin {reg_out_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q4} .original_name {reg_out[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q4} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q4} .multibit_orig_pin {reg_out_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q1N} .original_name {reg_out[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q1N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q2N} .original_name {reg_out[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q2N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q3N} .original_name {reg_out[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q3N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q4N} .original_name {reg_out[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[16]_MB_reg_out_reg[17]_MB_reg_out_reg[18]_MB_reg_out_reg[19]/Q4N} .multibit_base_name reg_out
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .original_name {{reg_out[20]} {reg_out[21]} {reg_out[22]} {reg_out[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .single_bit_orig_name {reg_out[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .org_names_for_split {{reg_out_reg[20]} {reg_out_reg[21]} {reg_out_reg[22]} {reg_out_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .org_rtl_names_for_mb {{picorv32.reg_out[20]} {picorv32.reg_out[21]} {picorv32.reg_out[22]} {picorv32.reg_out[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/CK} .multibit_orig_pin {reg_out_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/D1} .multibit_orig_pin {reg_out_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/D2} .multibit_orig_pin {reg_out_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/D3} .multibit_orig_pin {reg_out_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/D4} .multibit_orig_pin {reg_out_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q1} .original_name {reg_out[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q1} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q1} .multibit_orig_pin {reg_out_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q2} .original_name {reg_out[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q2} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q2} .multibit_orig_pin {reg_out_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q3} .original_name {reg_out[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q3} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q3} .multibit_orig_pin {reg_out_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q4} .original_name {reg_out[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q4} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q4} .multibit_orig_pin {reg_out_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q1N} .original_name {reg_out[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q1N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q2N} .original_name {reg_out[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q2N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q3N} .original_name {reg_out[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q3N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q4N} .original_name {reg_out[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[20]_MB_reg_out_reg[21]_MB_reg_out_reg[22]_MB_reg_out_reg[23]/Q4N} .multibit_base_name reg_out
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .original_name {{reg_out[24]} {reg_out[25]} {reg_out[26]} {reg_out[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .single_bit_orig_name {reg_out[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .org_names_for_split {{reg_out_reg[24]} {reg_out_reg[25]} {reg_out_reg[26]} {reg_out_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .org_rtl_names_for_mb {{picorv32.reg_out[24]} {picorv32.reg_out[25]} {picorv32.reg_out[26]} {picorv32.reg_out[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/CK} .multibit_orig_pin {reg_out_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/D1} .multibit_orig_pin {reg_out_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/D2} .multibit_orig_pin {reg_out_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/D3} .multibit_orig_pin {reg_out_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/D4} .multibit_orig_pin {reg_out_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q1} .original_name {reg_out[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q1} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q1} .multibit_orig_pin {reg_out_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q2} .original_name {reg_out[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q2} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q2} .multibit_orig_pin {reg_out_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q3} .original_name {reg_out[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q3} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q3} .multibit_orig_pin {reg_out_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q4} .original_name {reg_out[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q4} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q4} .multibit_orig_pin {reg_out_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q1N} .original_name {reg_out[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q1N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q2N} .original_name {reg_out[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q2N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q3N} .original_name {reg_out[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q3N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q4N} .original_name {reg_out[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[24]_MB_reg_out_reg[25]_MB_reg_out_reg[26]_MB_reg_out_reg[27]/Q4N} .multibit_base_name reg_out
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .original_name {{reg_out[28]} {reg_out[29]} {reg_out[30]} {reg_out[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .single_bit_orig_name {reg_out[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .org_names_for_split {{reg_out_reg[28]} {reg_out_reg[29]} {reg_out_reg[30]} {reg_out_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .org_rtl_names_for_mb {{picorv32.reg_out[28]} {picorv32.reg_out[29]} {picorv32.reg_out[30]} {picorv32.reg_out[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/CK} .multibit_orig_pin {reg_out_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/D1} .multibit_orig_pin {reg_out_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/D2} .multibit_orig_pin {reg_out_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/D3} .multibit_orig_pin {reg_out_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/D4} .multibit_orig_pin {reg_out_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q1} .original_name {reg_out[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q1} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q1} .multibit_orig_pin {reg_out_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q2} .original_name {reg_out[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q2} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q2} .multibit_orig_pin {reg_out_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q3} .original_name {reg_out[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q3} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q3} .multibit_orig_pin {reg_out_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q4} .original_name {reg_out[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q4} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q4} .multibit_orig_pin {reg_out_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q1N} .original_name {reg_out[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q1N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q2N} .original_name {reg_out[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q2N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q3N} .original_name {reg_out[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q3N} .multibit_base_name reg_out
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q4N} .original_name {reg_out[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_out_reg[28]_MB_reg_out_reg[29]_MB_reg_out_reg[30]_MB_reg_out_reg[31]/Q4N} .multibit_base_name reg_out
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .original_name {{mem_addr[2]} {mem_addr[3]} {mem_addr[4]} {mem_addr[5]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .single_bit_orig_name {mem_addr[5]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .org_names_for_split {{mem_addr_reg[2]} {mem_addr_reg[3]} {mem_addr_reg[4]} {mem_addr_reg[5]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .org_rtl_names_for_mb {{picorv32.mem_addr[2]} {picorv32.mem_addr[3]} {picorv32.mem_addr[4]} {picorv32.mem_addr[5]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/CK} .multibit_orig_pin {mem_addr_reg[2]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/D1} .multibit_orig_pin {mem_addr_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/D2} .multibit_orig_pin {mem_addr_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/D3} .multibit_orig_pin {mem_addr_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/D4} .multibit_orig_pin {mem_addr_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q1} .original_name {mem_addr[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q1} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q1} .multibit_orig_pin {mem_addr_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q2} .original_name {mem_addr[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q2} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q2} .multibit_orig_pin {mem_addr_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q3} .original_name {mem_addr[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q3} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q3} .multibit_orig_pin {mem_addr_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q4} .original_name {mem_addr[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q4} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q4} .multibit_orig_pin {mem_addr_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q1N} .original_name {mem_addr[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q1N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q2N} .original_name {mem_addr[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q2N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q3N} .original_name {mem_addr[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q3N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q4N} .original_name {mem_addr[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[2]_MB_mem_addr_reg[3]_MB_mem_addr_reg[4]_MB_mem_addr_reg[5]/Q4N} .multibit_base_name mem_addr
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .original_name {{mem_addr[6]} {mem_addr[7]} {mem_addr[8]} {mem_addr[9]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .single_bit_orig_name {mem_addr[9]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .org_names_for_split {{mem_addr_reg[6]} {mem_addr_reg[7]} {mem_addr_reg[8]} {mem_addr_reg[9]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .org_rtl_names_for_mb {{picorv32.mem_addr[6]} {picorv32.mem_addr[7]} {picorv32.mem_addr[8]} {picorv32.mem_addr[9]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/CK} .multibit_orig_pin {mem_addr_reg[6]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/D1} .multibit_orig_pin {mem_addr_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/D2} .multibit_orig_pin {mem_addr_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/D3} .multibit_orig_pin {mem_addr_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/D4} .multibit_orig_pin {mem_addr_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q1} .original_name {mem_addr[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q1} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q1} .multibit_orig_pin {mem_addr_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q2} .original_name {mem_addr[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q2} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q2} .multibit_orig_pin {mem_addr_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q3} .original_name {mem_addr[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q3} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q3} .multibit_orig_pin {mem_addr_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q4} .original_name {mem_addr[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q4} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q4} .multibit_orig_pin {mem_addr_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q1N} .original_name {mem_addr[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q1N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q2N} .original_name {mem_addr[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q2N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q3N} .original_name {mem_addr[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q3N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q4N} .original_name {mem_addr[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[6]_MB_mem_addr_reg[7]_MB_mem_addr_reg[8]_MB_mem_addr_reg[9]/Q4N} .multibit_base_name mem_addr
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .original_name {{mem_addr[10]} {mem_addr[11]} {mem_addr[12]} {mem_addr[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .single_bit_orig_name {mem_addr[13]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .org_names_for_split {{mem_addr_reg[10]} {mem_addr_reg[11]} {mem_addr_reg[12]} {mem_addr_reg[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .org_rtl_names_for_mb {{picorv32.mem_addr[10]} {picorv32.mem_addr[11]} {picorv32.mem_addr[12]} {picorv32.mem_addr[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/CK} .multibit_orig_pin {mem_addr_reg[10]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/D1} .multibit_orig_pin {mem_addr_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/D2} .multibit_orig_pin {mem_addr_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/D3} .multibit_orig_pin {mem_addr_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/D4} .multibit_orig_pin {mem_addr_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q1} .original_name {mem_addr[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q1} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q1} .multibit_orig_pin {mem_addr_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q2} .original_name {mem_addr[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q2} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q2} .multibit_orig_pin {mem_addr_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q3} .original_name {mem_addr[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q3} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q3} .multibit_orig_pin {mem_addr_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q4} .original_name {mem_addr[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q4} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q4} .multibit_orig_pin {mem_addr_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q1N} .original_name {mem_addr[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q1N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q2N} .original_name {mem_addr[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q2N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q3N} .original_name {mem_addr[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q3N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q4N} .original_name {mem_addr[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[10]_MB_mem_addr_reg[11]_MB_mem_addr_reg[12]_MB_mem_addr_reg[13]/Q4N} .multibit_base_name mem_addr
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .original_name {{mem_addr[14]} {mem_addr[15]} {mem_addr[16]} {mem_addr[17]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .single_bit_orig_name {mem_addr[17]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .org_names_for_split {{mem_addr_reg[14]} {mem_addr_reg[15]} {mem_addr_reg[16]} {mem_addr_reg[17]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .org_rtl_names_for_mb {{picorv32.mem_addr[14]} {picorv32.mem_addr[15]} {picorv32.mem_addr[16]} {picorv32.mem_addr[17]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/CK} .multibit_orig_pin {mem_addr_reg[14]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/D1} .multibit_orig_pin {mem_addr_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/D2} .multibit_orig_pin {mem_addr_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/D3} .multibit_orig_pin {mem_addr_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/D4} .multibit_orig_pin {mem_addr_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q1} .original_name {mem_addr[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q1} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q1} .multibit_orig_pin {mem_addr_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q2} .original_name {mem_addr[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q2} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q2} .multibit_orig_pin {mem_addr_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q3} .original_name {mem_addr[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q3} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q3} .multibit_orig_pin {mem_addr_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q4} .original_name {mem_addr[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q4} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q4} .multibit_orig_pin {mem_addr_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q1N} .original_name {mem_addr[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q1N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q2N} .original_name {mem_addr[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q2N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q3N} .original_name {mem_addr[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q3N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q4N} .original_name {mem_addr[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[14]_MB_mem_addr_reg[15]_MB_mem_addr_reg[16]_MB_mem_addr_reg[17]/Q4N} .multibit_base_name mem_addr
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .original_name {{mem_addr[18]} {mem_addr[19]} {mem_addr[20]} {mem_addr[21]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .single_bit_orig_name {mem_addr[21]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .org_names_for_split {{mem_addr_reg[18]} {mem_addr_reg[19]} {mem_addr_reg[20]} {mem_addr_reg[21]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .org_rtl_names_for_mb {{picorv32.mem_addr[18]} {picorv32.mem_addr[19]} {picorv32.mem_addr[20]} {picorv32.mem_addr[21]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/CK} .multibit_orig_pin {mem_addr_reg[18]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/D1} .multibit_orig_pin {mem_addr_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/D2} .multibit_orig_pin {mem_addr_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/D3} .multibit_orig_pin {mem_addr_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/D4} .multibit_orig_pin {mem_addr_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q1} .original_name {mem_addr[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q1} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q1} .multibit_orig_pin {mem_addr_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q2} .original_name {mem_addr[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q2} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q2} .multibit_orig_pin {mem_addr_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q3} .original_name {mem_addr[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q3} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q3} .multibit_orig_pin {mem_addr_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q4} .original_name {mem_addr[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q4} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q4} .multibit_orig_pin {mem_addr_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q1N} .original_name {mem_addr[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q1N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q2N} .original_name {mem_addr[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q2N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q3N} .original_name {mem_addr[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q3N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q4N} .original_name {mem_addr[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[18]_MB_mem_addr_reg[19]_MB_mem_addr_reg[20]_MB_mem_addr_reg[21]/Q4N} .multibit_base_name mem_addr
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .original_name {{mem_addr[22]} {mem_addr[23]} {mem_addr[24]} {mem_addr[25]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .single_bit_orig_name {mem_addr[25]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .org_names_for_split {{mem_addr_reg[22]} {mem_addr_reg[23]} {mem_addr_reg[24]} {mem_addr_reg[25]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .org_rtl_names_for_mb {{picorv32.mem_addr[22]} {picorv32.mem_addr[23]} {picorv32.mem_addr[24]} {picorv32.mem_addr[25]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/CK} .multibit_orig_pin {mem_addr_reg[22]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/D1} .multibit_orig_pin {mem_addr_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/D2} .multibit_orig_pin {mem_addr_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/D3} .multibit_orig_pin {mem_addr_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/D4} .multibit_orig_pin {mem_addr_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q1} .original_name {mem_addr[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q1} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q1} .multibit_orig_pin {mem_addr_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q2} .original_name {mem_addr[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q2} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q2} .multibit_orig_pin {mem_addr_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q3} .original_name {mem_addr[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q3} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q3} .multibit_orig_pin {mem_addr_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q4} .original_name {mem_addr[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q4} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q4} .multibit_orig_pin {mem_addr_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q1N} .original_name {mem_addr[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q1N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q2N} .original_name {mem_addr[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q2N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q3N} .original_name {mem_addr[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q3N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q4N} .original_name {mem_addr[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[22]_MB_mem_addr_reg[23]_MB_mem_addr_reg[24]_MB_mem_addr_reg[25]/Q4N} .multibit_base_name mem_addr
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .original_name {{mem_addr[26]} {mem_addr[27]} {mem_addr[28]} {mem_addr[29]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .single_bit_orig_name {mem_addr[29]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .org_names_for_split {{mem_addr_reg[26]} {mem_addr_reg[27]} {mem_addr_reg[28]} {mem_addr_reg[29]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .org_rtl_names_for_mb {{picorv32.mem_addr[26]} {picorv32.mem_addr[27]} {picorv32.mem_addr[28]} {picorv32.mem_addr[29]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/CK} .multibit_orig_pin {mem_addr_reg[26]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/D1} .multibit_orig_pin {mem_addr_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/D2} .multibit_orig_pin {mem_addr_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/D3} .multibit_orig_pin {mem_addr_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/D4} .multibit_orig_pin {mem_addr_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q1} .original_name {mem_addr[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q1} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q1} .multibit_orig_pin {mem_addr_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q2} .original_name {mem_addr[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q2} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q2} .multibit_orig_pin {mem_addr_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q3} .original_name {mem_addr[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q3} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q3} .multibit_orig_pin {mem_addr_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q4} .original_name {mem_addr[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q4} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q4} .multibit_orig_pin {mem_addr_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q1N} .original_name {mem_addr[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q1N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q2N} .original_name {mem_addr[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q2N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q3N} .original_name {mem_addr[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q3N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q4N} .original_name {mem_addr[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[26]_MB_mem_addr_reg[27]_MB_mem_addr_reg[28]_MB_mem_addr_reg[29]/Q4N} .multibit_base_name mem_addr
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .original_name {{mem_addr[30]} {mem_addr[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .single_bit_orig_name {mem_addr[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .org_locations_for_split {no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .org_names_for_split {{mem_addr_reg[30]} {mem_addr_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .org_rtl_names_for_mb {{picorv32.mem_addr[30]} {picorv32.mem_addr[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .unused_bit_count_in_multibit 2
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .org_address_of_instances {0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/CK} .multibit_orig_pin {mem_addr_reg[30]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/D1} .multibit_orig_pin {mem_addr_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/D2} .multibit_orig_pin {mem_addr_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/D3} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/D4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q1} .original_name {mem_addr[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q1} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q1} .multibit_orig_pin {mem_addr_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q2} .original_name {mem_addr[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q2} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q2} .multibit_orig_pin {mem_addr_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q3} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q1N} .original_name {mem_addr[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q1N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q2N} .original_name {mem_addr[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q2N} .multibit_base_name mem_addr
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q3N} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_mem_addr_reg[30]_MB_mem_addr_reg[31]/Q4N} .unused_bit true
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .original_name {{alu_out_q[0]} {alu_out_q[1]} {alu_out_q[2]} {alu_out_q[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .single_bit_orig_name {alu_out_q[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .org_names_for_split {{alu_out_q_reg[0]} {alu_out_q_reg[1]} {alu_out_q_reg[2]} {alu_out_q_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .org_rtl_names_for_mb {{picorv32.alu_out_q[0]} {picorv32.alu_out_q[1]} {picorv32.alu_out_q[2]} {picorv32.alu_out_q[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/CK} .multibit_orig_pin {alu_out_q_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/D1} .multibit_orig_pin {alu_out_q_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/D2} .multibit_orig_pin {alu_out_q_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/D3} .multibit_orig_pin {alu_out_q_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/D4} .multibit_orig_pin {alu_out_q_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q1} .original_name {alu_out_q[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q1} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q1} .multibit_orig_pin {alu_out_q_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q2} .original_name {alu_out_q[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q2} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q2} .multibit_orig_pin {alu_out_q_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q3} .original_name {alu_out_q[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q3} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q3} .multibit_orig_pin {alu_out_q_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q4} .original_name {alu_out_q[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q4} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q4} .multibit_orig_pin {alu_out_q_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q1N} .original_name {alu_out_q[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q1N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q2N} .original_name {alu_out_q[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q2N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q3N} .original_name {alu_out_q[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q3N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q4N} .original_name {alu_out_q[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[0]_MB_alu_out_q_reg[1]_MB_alu_out_q_reg[2]_MB_alu_out_q_reg[3]/Q4N} .multibit_base_name alu_out_q
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .original_name {{alu_out_q[4]} {alu_out_q[5]} {alu_out_q[6]} {alu_out_q[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .single_bit_orig_name {alu_out_q[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .org_names_for_split {{alu_out_q_reg[4]} {alu_out_q_reg[5]} {alu_out_q_reg[6]} {alu_out_q_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .org_rtl_names_for_mb {{picorv32.alu_out_q[4]} {picorv32.alu_out_q[5]} {picorv32.alu_out_q[6]} {picorv32.alu_out_q[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/CK} .multibit_orig_pin {alu_out_q_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/D1} .multibit_orig_pin {alu_out_q_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/D2} .multibit_orig_pin {alu_out_q_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/D3} .multibit_orig_pin {alu_out_q_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/D4} .multibit_orig_pin {alu_out_q_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q1} .original_name {alu_out_q[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q1} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q1} .multibit_orig_pin {alu_out_q_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q2} .original_name {alu_out_q[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q2} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q2} .multibit_orig_pin {alu_out_q_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q3} .original_name {alu_out_q[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q3} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q3} .multibit_orig_pin {alu_out_q_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q4} .original_name {alu_out_q[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q4} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q4} .multibit_orig_pin {alu_out_q_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q1N} .original_name {alu_out_q[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q1N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q2N} .original_name {alu_out_q[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q2N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q3N} .original_name {alu_out_q[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q3N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q4N} .original_name {alu_out_q[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[4]_MB_alu_out_q_reg[5]_MB_alu_out_q_reg[6]_MB_alu_out_q_reg[7]/Q4N} .multibit_base_name alu_out_q
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .original_name {{alu_out_q[8]} {alu_out_q[9]} {alu_out_q[10]} {alu_out_q[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .single_bit_orig_name {alu_out_q[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .org_names_for_split {{alu_out_q_reg[8]} {alu_out_q_reg[9]} {alu_out_q_reg[10]} {alu_out_q_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .org_rtl_names_for_mb {{picorv32.alu_out_q[8]} {picorv32.alu_out_q[9]} {picorv32.alu_out_q[10]} {picorv32.alu_out_q[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/CK} .multibit_orig_pin {alu_out_q_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/D1} .multibit_orig_pin {alu_out_q_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/D2} .multibit_orig_pin {alu_out_q_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/D3} .multibit_orig_pin {alu_out_q_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/D4} .multibit_orig_pin {alu_out_q_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q1} .original_name {alu_out_q[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q1} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q1} .multibit_orig_pin {alu_out_q_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q2} .original_name {alu_out_q[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q2} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q2} .multibit_orig_pin {alu_out_q_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q3} .original_name {alu_out_q[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q3} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q3} .multibit_orig_pin {alu_out_q_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q4} .original_name {alu_out_q[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q4} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q4} .multibit_orig_pin {alu_out_q_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q1N} .original_name {alu_out_q[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q1N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q2N} .original_name {alu_out_q[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q2N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q3N} .original_name {alu_out_q[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q3N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q4N} .original_name {alu_out_q[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[8]_MB_alu_out_q_reg[9]_MB_alu_out_q_reg[10]_MB_alu_out_q_reg[11]/Q4N} .multibit_base_name alu_out_q
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .original_name {{alu_out_q[12]} {alu_out_q[13]} {alu_out_q[14]} {alu_out_q[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .single_bit_orig_name {alu_out_q[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .org_names_for_split {{alu_out_q_reg[12]} {alu_out_q_reg[13]} {alu_out_q_reg[14]} {alu_out_q_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .org_rtl_names_for_mb {{picorv32.alu_out_q[12]} {picorv32.alu_out_q[13]} {picorv32.alu_out_q[14]} {picorv32.alu_out_q[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/CK} .multibit_orig_pin {alu_out_q_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/D1} .multibit_orig_pin {alu_out_q_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/D2} .multibit_orig_pin {alu_out_q_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/D3} .multibit_orig_pin {alu_out_q_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/D4} .multibit_orig_pin {alu_out_q_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q1} .original_name {alu_out_q[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q1} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q1} .multibit_orig_pin {alu_out_q_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q2} .original_name {alu_out_q[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q2} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q2} .multibit_orig_pin {alu_out_q_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q3} .original_name {alu_out_q[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q3} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q3} .multibit_orig_pin {alu_out_q_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q4} .original_name {alu_out_q[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q4} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q4} .multibit_orig_pin {alu_out_q_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q1N} .original_name {alu_out_q[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q1N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q2N} .original_name {alu_out_q[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q2N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q3N} .original_name {alu_out_q[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q3N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q4N} .original_name {alu_out_q[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[12]_MB_alu_out_q_reg[13]_MB_alu_out_q_reg[14]_MB_alu_out_q_reg[15]/Q4N} .multibit_base_name alu_out_q
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .original_name {{alu_out_q[16]} {alu_out_q[17]} {alu_out_q[18]} {alu_out_q[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .single_bit_orig_name {alu_out_q[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .org_names_for_split {{alu_out_q_reg[16]} {alu_out_q_reg[17]} {alu_out_q_reg[18]} {alu_out_q_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .org_rtl_names_for_mb {{picorv32.alu_out_q[16]} {picorv32.alu_out_q[17]} {picorv32.alu_out_q[18]} {picorv32.alu_out_q[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/CK} .multibit_orig_pin {alu_out_q_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/D1} .multibit_orig_pin {alu_out_q_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/D2} .multibit_orig_pin {alu_out_q_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/D3} .multibit_orig_pin {alu_out_q_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/D4} .multibit_orig_pin {alu_out_q_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q1} .original_name {alu_out_q[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q1} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q1} .multibit_orig_pin {alu_out_q_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q2} .original_name {alu_out_q[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q2} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q2} .multibit_orig_pin {alu_out_q_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q3} .original_name {alu_out_q[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q3} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q3} .multibit_orig_pin {alu_out_q_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q4} .original_name {alu_out_q[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q4} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q4} .multibit_orig_pin {alu_out_q_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q1N} .original_name {alu_out_q[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q1N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q2N} .original_name {alu_out_q[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q2N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q3N} .original_name {alu_out_q[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q3N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q4N} .original_name {alu_out_q[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[16]_MB_alu_out_q_reg[17]_MB_alu_out_q_reg[18]_MB_alu_out_q_reg[19]/Q4N} .multibit_base_name alu_out_q
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .original_name {{alu_out_q[20]} {alu_out_q[21]} {alu_out_q[22]} {alu_out_q[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .single_bit_orig_name {alu_out_q[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .org_names_for_split {{alu_out_q_reg[20]} {alu_out_q_reg[21]} {alu_out_q_reg[22]} {alu_out_q_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .org_rtl_names_for_mb {{picorv32.alu_out_q[20]} {picorv32.alu_out_q[21]} {picorv32.alu_out_q[22]} {picorv32.alu_out_q[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/CK} .multibit_orig_pin {alu_out_q_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/D1} .multibit_orig_pin {alu_out_q_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/D2} .multibit_orig_pin {alu_out_q_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/D3} .multibit_orig_pin {alu_out_q_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/D4} .multibit_orig_pin {alu_out_q_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q1} .original_name {alu_out_q[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q1} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q1} .multibit_orig_pin {alu_out_q_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q2} .original_name {alu_out_q[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q2} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q2} .multibit_orig_pin {alu_out_q_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q3} .original_name {alu_out_q[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q3} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q3} .multibit_orig_pin {alu_out_q_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q4} .original_name {alu_out_q[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q4} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q4} .multibit_orig_pin {alu_out_q_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q1N} .original_name {alu_out_q[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q1N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q2N} .original_name {alu_out_q[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q2N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q3N} .original_name {alu_out_q[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q3N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q4N} .original_name {alu_out_q[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[20]_MB_alu_out_q_reg[21]_MB_alu_out_q_reg[22]_MB_alu_out_q_reg[23]/Q4N} .multibit_base_name alu_out_q
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .original_name {{alu_out_q[24]} {alu_out_q[25]} {alu_out_q[26]} {alu_out_q[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .single_bit_orig_name {alu_out_q[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .org_names_for_split {{alu_out_q_reg[24]} {alu_out_q_reg[25]} {alu_out_q_reg[26]} {alu_out_q_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .org_rtl_names_for_mb {{picorv32.alu_out_q[24]} {picorv32.alu_out_q[25]} {picorv32.alu_out_q[26]} {picorv32.alu_out_q[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/CK} .multibit_orig_pin {alu_out_q_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/D1} .multibit_orig_pin {alu_out_q_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/D2} .multibit_orig_pin {alu_out_q_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/D3} .multibit_orig_pin {alu_out_q_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/D4} .multibit_orig_pin {alu_out_q_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q1} .original_name {alu_out_q[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q1} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q1} .multibit_orig_pin {alu_out_q_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q2} .original_name {alu_out_q[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q2} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q2} .multibit_orig_pin {alu_out_q_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q3} .original_name {alu_out_q[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q3} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q3} .multibit_orig_pin {alu_out_q_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q4} .original_name {alu_out_q[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q4} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q4} .multibit_orig_pin {alu_out_q_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q1N} .original_name {alu_out_q[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q1N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q2N} .original_name {alu_out_q[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q2N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q3N} .original_name {alu_out_q[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q3N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q4N} .original_name {alu_out_q[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[24]_MB_alu_out_q_reg[25]_MB_alu_out_q_reg[26]_MB_alu_out_q_reg[27]/Q4N} .multibit_base_name alu_out_q
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .original_name {{alu_out_q[28]} {alu_out_q[29]} {alu_out_q[31]} {alu_out_q[30]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .single_bit_orig_name {alu_out_q[30]}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .org_names_for_split {{alu_out_q_reg[28]} {alu_out_q_reg[29]} {alu_out_q_reg[31]} {alu_out_q_reg[30]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .org_rtl_names_for_mb {{picorv32.alu_out_q[28]} {picorv32.alu_out_q[29]} {picorv32.alu_out_q[31]} {picorv32.alu_out_q[30]}}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQXL}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/CK} .multibit_orig_pin {alu_out_q_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/D1} .multibit_orig_pin {alu_out_q_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/D2} .multibit_orig_pin {alu_out_q_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/D3} .multibit_orig_pin {alu_out_q_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/D4} .multibit_orig_pin {alu_out_q_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q1} .original_name {alu_out_q[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q1} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q1} .multibit_orig_pin {alu_out_q_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q2} .original_name {alu_out_q[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q2} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q2} .multibit_orig_pin {alu_out_q_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q3} .original_name {alu_out_q[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q3} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q3} .multibit_orig_pin {alu_out_q_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q4} .original_name {alu_out_q[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q4} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q4} .multibit_orig_pin {alu_out_q_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q1N} .original_name {alu_out_q[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q1N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q2N} .original_name {alu_out_q[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q2N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q3N} .original_name {alu_out_q[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q3N} .multibit_base_name alu_out_q
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q4N} .original_name {alu_out_q[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_alu_out_q_reg[28]_MB_alu_out_q_reg[29]_MB_alu_out_q_reg[31]_MB_alu_out_q_reg[30]/Q4N} .multibit_base_name alu_out_q
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .original_name {{cpu_state[6]} {cpu_state[5]} {cpu_state[0]} {cpu_state[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .single_bit_orig_name {cpu_state[1]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .org_names_for_split {{cpu_state_reg[6]} {cpu_state_reg[5]} {cpu_state_reg[0]} {cpu_state_reg[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .org_rtl_names_for_mb {{picorv32.cpu_state[6]} {picorv32.cpu_state[5]} {picorv32.cpu_state[0]} {picorv32.cpu_state[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX8 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/CK} .multibit_orig_pin {cpu_state_reg[6]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/D1} .multibit_orig_pin {cpu_state_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/D2} .multibit_orig_pin {cpu_state_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/D3} .multibit_orig_pin {cpu_state_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/D4} .multibit_orig_pin {cpu_state_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q1} .original_name {cpu_state[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q1} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q1} .multibit_orig_pin {cpu_state_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q2} .original_name {cpu_state[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q2} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q2} .multibit_orig_pin {cpu_state_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q3} .original_name {cpu_state[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q3} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q3} .multibit_orig_pin {cpu_state_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q4} .original_name {cpu_state[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q4} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q4} .multibit_orig_pin {cpu_state_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q1N} .original_name {cpu_state[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q1N} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q2N} .original_name {cpu_state[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q2N} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q2N} .multibit_orig_pin {cpu_state_reg[5]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q3N} .original_name {cpu_state[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q3N} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q3N} .multibit_orig_pin {cpu_state_reg[0]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q4N} .original_name {cpu_state[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q4N} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[6]_MB_cpu_state_reg[5]_MB_cpu_state_reg[0]_MB_cpu_state_reg[1]/Q4N} .multibit_orig_pin {cpu_state_reg[1]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .original_name {{cpu_state[2]} {cpu_state[3]} {cpu_state[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .single_bit_orig_name {cpu_state[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .org_names_for_split {{cpu_state_reg[2]} {cpu_state_reg[3]} {cpu_state_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .org_rtl_names_for_mb {{picorv32.cpu_state[2]} {picorv32.cpu_state[3]} {picorv32.cpu_state[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .unused_bit_count_in_multibit 1
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .org_address_of_instances {0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/CK} .multibit_orig_pin {cpu_state_reg[2]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/D1} .multibit_orig_pin {cpu_state_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/D2} .multibit_orig_pin {cpu_state_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/D3} .multibit_orig_pin {cpu_state_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/D4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q1} .original_name {cpu_state[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q1} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q1} .multibit_orig_pin {cpu_state_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q2} .original_name {cpu_state[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q2} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q2} .multibit_orig_pin {cpu_state_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q3} .original_name {cpu_state[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q3} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q3} .multibit_orig_pin {cpu_state_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q1N} .original_name {cpu_state[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q1N} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q1N} .multibit_orig_pin {cpu_state_reg[2]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q2N} .original_name {cpu_state[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q2N} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q2N} .multibit_orig_pin {cpu_state_reg[3]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q3N} .original_name {cpu_state[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q3N} .multibit_base_name cpu_state
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q3N} .multibit_orig_pin {cpu_state_reg[7]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_cpu_state_reg[2]_MB_cpu_state_reg[3]_MB_cpu_state_reg[7]/Q4N} .unused_bit true
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .original_name {{mem_state[0]} {mem_state[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .single_bit_orig_name {mem_state[1]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .gint_phase_inversion {false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .org_locations_for_split {no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .org_names_for_split {{mem_state_reg[0]} {mem_state_reg[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .org_rtl_names_for_mb {{picorv32.mem_state[0]} {picorv32.mem_state[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .org_address_of_instances {0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/CK} .multibit_orig_pin {mem_state_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/D1} .multibit_orig_pin {mem_state_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/D2} .multibit_orig_pin {mem_state_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q1} .original_name {mem_state[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q1} .multibit_base_name mem_state
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q1} .multibit_orig_pin {mem_state_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q2} .original_name {mem_state[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q2} .multibit_base_name mem_state
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q2} .multibit_orig_pin {mem_state_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q1N} .original_name {mem_state[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q1N} .multibit_base_name mem_state
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q2N} .original_name {mem_state[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q2N} .multibit_base_name mem_state
set_db -quiet {pin:picorv32/CDN_MBIT_mem_state_reg[0]_MB_mem_state_reg[1]/Q2N} .multibit_orig_pin {mem_state_reg[1]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .original_name {{mem_wdata[0]} {mem_wdata[1]} {mem_wdata[2]} {mem_wdata[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .single_bit_orig_name {mem_wdata[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .org_names_for_split {{mem_wdata_reg[0]} {mem_wdata_reg[1]} {mem_wdata_reg[2]} {mem_wdata_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .org_rtl_names_for_mb {{picorv32.mem_wdata[0]} {picorv32.mem_wdata[1]} {picorv32.mem_wdata[2]} {picorv32.mem_wdata[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/CK} .multibit_orig_pin {mem_wdata_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/D1} .multibit_orig_pin {mem_wdata_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/D2} .multibit_orig_pin {mem_wdata_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/D3} .multibit_orig_pin {mem_wdata_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/D4} .multibit_orig_pin {mem_wdata_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q1} .original_name {mem_wdata[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q1} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q1} .multibit_orig_pin {mem_wdata_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q2} .original_name {mem_wdata[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q2} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q2} .multibit_orig_pin {mem_wdata_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q3} .original_name {mem_wdata[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q3} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q3} .multibit_orig_pin {mem_wdata_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q4} .original_name {mem_wdata[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q4} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q4} .multibit_orig_pin {mem_wdata_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q1N} .original_name {mem_wdata[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q1N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q2N} .original_name {mem_wdata[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q2N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q3N} .original_name {mem_wdata[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q3N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q4N} .original_name {mem_wdata[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[0]_MB_mem_wdata_reg[1]_MB_mem_wdata_reg[2]_MB_mem_wdata_reg[3]/Q4N} .multibit_base_name mem_wdata
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .original_name {{mem_wdata[4]} {mem_wdata[5]} {mem_wdata[6]} {mem_wdata[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .single_bit_orig_name {mem_wdata[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .org_names_for_split {{mem_wdata_reg[4]} {mem_wdata_reg[5]} {mem_wdata_reg[6]} {mem_wdata_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .org_rtl_names_for_mb {{picorv32.mem_wdata[4]} {picorv32.mem_wdata[5]} {picorv32.mem_wdata[6]} {picorv32.mem_wdata[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/CK} .multibit_orig_pin {mem_wdata_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/D1} .multibit_orig_pin {mem_wdata_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/D2} .multibit_orig_pin {mem_wdata_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/D3} .multibit_orig_pin {mem_wdata_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/D4} .multibit_orig_pin {mem_wdata_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q1} .original_name {mem_wdata[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q1} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q1} .multibit_orig_pin {mem_wdata_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q2} .original_name {mem_wdata[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q2} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q2} .multibit_orig_pin {mem_wdata_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q3} .original_name {mem_wdata[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q3} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q3} .multibit_orig_pin {mem_wdata_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q4} .original_name {mem_wdata[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q4} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q4} .multibit_orig_pin {mem_wdata_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q1N} .original_name {mem_wdata[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q1N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q2N} .original_name {mem_wdata[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q2N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q3N} .original_name {mem_wdata[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q3N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q4N} .original_name {mem_wdata[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[4]_MB_mem_wdata_reg[5]_MB_mem_wdata_reg[6]_MB_mem_wdata_reg[7]/Q4N} .multibit_base_name mem_wdata
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .original_name {{mem_wdata[8]} {mem_wdata[9]} {mem_wdata[10]} {mem_wdata[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .single_bit_orig_name {mem_wdata[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .org_names_for_split {{mem_wdata_reg[8]} {mem_wdata_reg[9]} {mem_wdata_reg[10]} {mem_wdata_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .org_rtl_names_for_mb {{picorv32.mem_wdata[8]} {picorv32.mem_wdata[9]} {picorv32.mem_wdata[10]} {picorv32.mem_wdata[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/CK} .multibit_orig_pin {mem_wdata_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/D1} .multibit_orig_pin {mem_wdata_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/D2} .multibit_orig_pin {mem_wdata_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/D3} .multibit_orig_pin {mem_wdata_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/D4} .multibit_orig_pin {mem_wdata_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q1} .original_name {mem_wdata[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q1} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q1} .multibit_orig_pin {mem_wdata_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q2} .original_name {mem_wdata[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q2} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q2} .multibit_orig_pin {mem_wdata_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q3} .original_name {mem_wdata[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q3} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q3} .multibit_orig_pin {mem_wdata_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q4} .original_name {mem_wdata[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q4} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q4} .multibit_orig_pin {mem_wdata_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q1N} .original_name {mem_wdata[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q1N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q2N} .original_name {mem_wdata[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q2N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q3N} .original_name {mem_wdata[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q3N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q4N} .original_name {mem_wdata[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[8]_MB_mem_wdata_reg[9]_MB_mem_wdata_reg[10]_MB_mem_wdata_reg[11]/Q4N} .multibit_base_name mem_wdata
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .original_name {{mem_wdata[12]} {mem_wdata[13]} {mem_wdata[14]} {mem_wdata[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .single_bit_orig_name {mem_wdata[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .org_names_for_split {{mem_wdata_reg[12]} {mem_wdata_reg[13]} {mem_wdata_reg[14]} {mem_wdata_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .org_rtl_names_for_mb {{picorv32.mem_wdata[12]} {picorv32.mem_wdata[13]} {picorv32.mem_wdata[14]} {picorv32.mem_wdata[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/CK} .multibit_orig_pin {mem_wdata_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/D1} .multibit_orig_pin {mem_wdata_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/D2} .multibit_orig_pin {mem_wdata_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/D3} .multibit_orig_pin {mem_wdata_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/D4} .multibit_orig_pin {mem_wdata_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q1} .original_name {mem_wdata[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q1} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q1} .multibit_orig_pin {mem_wdata_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q2} .original_name {mem_wdata[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q2} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q2} .multibit_orig_pin {mem_wdata_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q3} .original_name {mem_wdata[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q3} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q3} .multibit_orig_pin {mem_wdata_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q4} .original_name {mem_wdata[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q4} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q4} .multibit_orig_pin {mem_wdata_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q1N} .original_name {mem_wdata[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q1N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q2N} .original_name {mem_wdata[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q2N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q3N} .original_name {mem_wdata[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q3N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q4N} .original_name {mem_wdata[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[12]_MB_mem_wdata_reg[13]_MB_mem_wdata_reg[14]_MB_mem_wdata_reg[15]/Q4N} .multibit_base_name mem_wdata
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .original_name {{mem_wdata[16]} {mem_wdata[17]} {mem_wdata[18]} {mem_wdata[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .single_bit_orig_name {mem_wdata[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .org_names_for_split {{mem_wdata_reg[16]} {mem_wdata_reg[17]} {mem_wdata_reg[18]} {mem_wdata_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .org_rtl_names_for_mb {{picorv32.mem_wdata[16]} {picorv32.mem_wdata[17]} {picorv32.mem_wdata[18]} {picorv32.mem_wdata[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/CK} .multibit_orig_pin {mem_wdata_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/D1} .multibit_orig_pin {mem_wdata_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/D2} .multibit_orig_pin {mem_wdata_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/D3} .multibit_orig_pin {mem_wdata_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/D4} .multibit_orig_pin {mem_wdata_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q1} .original_name {mem_wdata[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q1} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q1} .multibit_orig_pin {mem_wdata_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q2} .original_name {mem_wdata[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q2} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q2} .multibit_orig_pin {mem_wdata_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q3} .original_name {mem_wdata[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q3} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q3} .multibit_orig_pin {mem_wdata_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q4} .original_name {mem_wdata[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q4} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q4} .multibit_orig_pin {mem_wdata_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q1N} .original_name {mem_wdata[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q1N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q2N} .original_name {mem_wdata[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q2N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q3N} .original_name {mem_wdata[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q3N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q4N} .original_name {mem_wdata[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[16]_MB_mem_wdata_reg[17]_MB_mem_wdata_reg[18]_MB_mem_wdata_reg[19]/Q4N} .multibit_base_name mem_wdata
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .original_name {{mem_wdata[20]} {mem_wdata[21]} {mem_wdata[22]} {mem_wdata[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .single_bit_orig_name {mem_wdata[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .org_names_for_split {{mem_wdata_reg[20]} {mem_wdata_reg[21]} {mem_wdata_reg[22]} {mem_wdata_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .org_rtl_names_for_mb {{picorv32.mem_wdata[20]} {picorv32.mem_wdata[21]} {picorv32.mem_wdata[22]} {picorv32.mem_wdata[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/CK} .multibit_orig_pin {mem_wdata_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/D1} .multibit_orig_pin {mem_wdata_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/D2} .multibit_orig_pin {mem_wdata_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/D3} .multibit_orig_pin {mem_wdata_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/D4} .multibit_orig_pin {mem_wdata_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q1} .original_name {mem_wdata[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q1} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q1} .multibit_orig_pin {mem_wdata_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q2} .original_name {mem_wdata[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q2} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q2} .multibit_orig_pin {mem_wdata_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q3} .original_name {mem_wdata[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q3} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q3} .multibit_orig_pin {mem_wdata_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q4} .original_name {mem_wdata[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q4} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q4} .multibit_orig_pin {mem_wdata_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q1N} .original_name {mem_wdata[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q1N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q2N} .original_name {mem_wdata[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q2N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q3N} .original_name {mem_wdata[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q3N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q4N} .original_name {mem_wdata[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[20]_MB_mem_wdata_reg[21]_MB_mem_wdata_reg[22]_MB_mem_wdata_reg[23]/Q4N} .multibit_base_name mem_wdata
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .original_name {{mem_wdata[24]} {mem_wdata[25]} {mem_wdata[26]} {mem_wdata[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .single_bit_orig_name {mem_wdata[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .org_names_for_split {{mem_wdata_reg[24]} {mem_wdata_reg[25]} {mem_wdata_reg[26]} {mem_wdata_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .org_rtl_names_for_mb {{picorv32.mem_wdata[24]} {picorv32.mem_wdata[25]} {picorv32.mem_wdata[26]} {picorv32.mem_wdata[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/CK} .multibit_orig_pin {mem_wdata_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/D1} .multibit_orig_pin {mem_wdata_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/D2} .multibit_orig_pin {mem_wdata_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/D3} .multibit_orig_pin {mem_wdata_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/D4} .multibit_orig_pin {mem_wdata_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q1} .original_name {mem_wdata[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q1} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q1} .multibit_orig_pin {mem_wdata_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q2} .original_name {mem_wdata[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q2} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q2} .multibit_orig_pin {mem_wdata_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q3} .original_name {mem_wdata[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q3} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q3} .multibit_orig_pin {mem_wdata_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q4} .original_name {mem_wdata[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q4} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q4} .multibit_orig_pin {mem_wdata_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q1N} .original_name {mem_wdata[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q1N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q2N} .original_name {mem_wdata[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q2N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q3N} .original_name {mem_wdata[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q3N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q4N} .original_name {mem_wdata[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[24]_MB_mem_wdata_reg[25]_MB_mem_wdata_reg[26]_MB_mem_wdata_reg[27]/Q4N} .multibit_base_name mem_wdata
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .original_name {{mem_wdata[28]} {mem_wdata[29]} {mem_wdata[30]} {mem_wdata[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .single_bit_orig_name {mem_wdata[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .org_names_for_split {{mem_wdata_reg[28]} {mem_wdata_reg[29]} {mem_wdata_reg[30]} {mem_wdata_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .org_rtl_names_for_mb {{picorv32.mem_wdata[28]} {picorv32.mem_wdata[29]} {picorv32.mem_wdata[30]} {picorv32.mem_wdata[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/CK} .multibit_orig_pin {mem_wdata_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/D1} .multibit_orig_pin {mem_wdata_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/D2} .multibit_orig_pin {mem_wdata_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/D3} .multibit_orig_pin {mem_wdata_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/D4} .multibit_orig_pin {mem_wdata_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q1} .original_name {mem_wdata[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q1} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q1} .multibit_orig_pin {mem_wdata_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q2} .original_name {mem_wdata[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q2} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q2} .multibit_orig_pin {mem_wdata_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q3} .original_name {mem_wdata[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q3} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q3} .multibit_orig_pin {mem_wdata_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q4} .original_name {mem_wdata[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q4} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q4} .multibit_orig_pin {mem_wdata_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q1N} .original_name {mem_wdata[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q1N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q2N} .original_name {mem_wdata[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q2N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q3N} .original_name {mem_wdata[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q3N} .multibit_base_name mem_wdata
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q4N} .original_name {mem_wdata[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wdata_reg[28]_MB_mem_wdata_reg[29]_MB_mem_wdata_reg[30]_MB_mem_wdata_reg[31]/Q4N} .multibit_base_name mem_wdata
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .original_name {{mem_wstrb[0]} {mem_wstrb[1]} {mem_wstrb[2]} {mem_wstrb[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .single_bit_orig_name {mem_wstrb[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .org_names_for_split {{mem_wstrb_reg[0]} {mem_wstrb_reg[1]} {mem_wstrb_reg[2]} {mem_wstrb_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .org_rtl_names_for_mb {{picorv32.mem_wstrb[0]} {picorv32.mem_wstrb[1]} {picorv32.mem_wstrb[2]} {picorv32.mem_wstrb[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/CK} .multibit_orig_pin {mem_wstrb_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/D1} .multibit_orig_pin {mem_wstrb_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/D2} .multibit_orig_pin {mem_wstrb_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/D3} .multibit_orig_pin {mem_wstrb_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/D4} .multibit_orig_pin {mem_wstrb_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q1} .original_name {mem_wstrb[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q1} .multibit_base_name mem_wstrb
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q1} .multibit_orig_pin {mem_wstrb_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q2} .original_name {mem_wstrb[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q2} .multibit_base_name mem_wstrb
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q2} .multibit_orig_pin {mem_wstrb_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q3} .original_name {mem_wstrb[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q3} .multibit_base_name mem_wstrb
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q3} .multibit_orig_pin {mem_wstrb_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q4} .original_name {mem_wstrb[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q4} .multibit_base_name mem_wstrb
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q4} .multibit_orig_pin {mem_wstrb_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q1N} .original_name {mem_wstrb[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q1N} .multibit_base_name mem_wstrb
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q2N} .original_name {mem_wstrb[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q2N} .multibit_base_name mem_wstrb
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q3N} .original_name {mem_wstrb[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q3N} .multibit_base_name mem_wstrb
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q4N} .original_name {mem_wstrb[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wstrb_reg[0]_MB_mem_wstrb_reg[1]_MB_mem_wstrb_reg[2]_MB_mem_wstrb_reg[3]/Q4N} .multibit_base_name mem_wstrb
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .original_name {{pcpi_insn[0]} {pcpi_insn[1]} {pcpi_insn[2]} {pcpi_insn[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .single_bit_orig_name {pcpi_insn[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .org_names_for_split {{pcpi_insn_reg[0]} {pcpi_insn_reg[1]} {pcpi_insn_reg[2]} {pcpi_insn_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .org_rtl_names_for_mb {{picorv32.pcpi_insn[0]} {picorv32.pcpi_insn[1]} {picorv32.pcpi_insn[2]} {picorv32.pcpi_insn[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/CK} .multibit_orig_pin {pcpi_insn_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/D1} .multibit_orig_pin {pcpi_insn_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/D2} .multibit_orig_pin {pcpi_insn_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/D3} .multibit_orig_pin {pcpi_insn_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/D4} .multibit_orig_pin {pcpi_insn_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q1} .original_name {pcpi_insn[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q1} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q1} .multibit_orig_pin {pcpi_insn_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q2} .original_name {pcpi_insn[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q2} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q2} .multibit_orig_pin {pcpi_insn_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q3} .original_name {pcpi_insn[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q3} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q3} .multibit_orig_pin {pcpi_insn_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q4} .original_name {pcpi_insn[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q4} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q4} .multibit_orig_pin {pcpi_insn_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q1N} .original_name {pcpi_insn[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q1N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q2N} .original_name {pcpi_insn[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q2N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q3N} .original_name {pcpi_insn[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q3N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q4N} .original_name {pcpi_insn[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[0]_MB_pcpi_insn_reg[1]_MB_pcpi_insn_reg[2]_MB_pcpi_insn_reg[3]/Q4N} .multibit_base_name pcpi_insn
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .original_name {{pcpi_insn[4]} {pcpi_insn[5]} {pcpi_insn[6]} {pcpi_insn[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .single_bit_orig_name {pcpi_insn[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .org_names_for_split {{pcpi_insn_reg[4]} {pcpi_insn_reg[5]} {pcpi_insn_reg[6]} {pcpi_insn_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .org_rtl_names_for_mb {{picorv32.pcpi_insn[4]} {picorv32.pcpi_insn[5]} {picorv32.pcpi_insn[6]} {picorv32.pcpi_insn[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/CK} .multibit_orig_pin {pcpi_insn_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/D1} .multibit_orig_pin {pcpi_insn_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/D2} .multibit_orig_pin {pcpi_insn_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/D3} .multibit_orig_pin {pcpi_insn_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/D4} .multibit_orig_pin {pcpi_insn_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q1} .original_name {pcpi_insn[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q1} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q1} .multibit_orig_pin {pcpi_insn_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q2} .original_name {pcpi_insn[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q2} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q2} .multibit_orig_pin {pcpi_insn_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q3} .original_name {pcpi_insn[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q3} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q3} .multibit_orig_pin {pcpi_insn_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q4} .original_name {pcpi_insn[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q4} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q4} .multibit_orig_pin {pcpi_insn_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q1N} .original_name {pcpi_insn[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q1N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q2N} .original_name {pcpi_insn[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q2N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q3N} .original_name {pcpi_insn[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q3N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q4N} .original_name {pcpi_insn[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[4]_MB_pcpi_insn_reg[5]_MB_pcpi_insn_reg[6]_MB_pcpi_insn_reg[7]/Q4N} .multibit_base_name pcpi_insn
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .original_name {{pcpi_insn[8]} {pcpi_insn[9]} {pcpi_insn[10]} {pcpi_insn[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .single_bit_orig_name {pcpi_insn[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .org_names_for_split {{pcpi_insn_reg[8]} {pcpi_insn_reg[9]} {pcpi_insn_reg[10]} {pcpi_insn_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .org_rtl_names_for_mb {{picorv32.pcpi_insn[8]} {picorv32.pcpi_insn[9]} {picorv32.pcpi_insn[10]} {picorv32.pcpi_insn[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/CK} .multibit_orig_pin {pcpi_insn_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/D1} .multibit_orig_pin {pcpi_insn_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/D2} .multibit_orig_pin {pcpi_insn_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/D3} .multibit_orig_pin {pcpi_insn_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/D4} .multibit_orig_pin {pcpi_insn_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q1} .original_name {pcpi_insn[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q1} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q1} .multibit_orig_pin {pcpi_insn_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q2} .original_name {pcpi_insn[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q2} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q2} .multibit_orig_pin {pcpi_insn_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q3} .original_name {pcpi_insn[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q3} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q3} .multibit_orig_pin {pcpi_insn_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q4} .original_name {pcpi_insn[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q4} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q4} .multibit_orig_pin {pcpi_insn_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q1N} .original_name {pcpi_insn[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q1N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q2N} .original_name {pcpi_insn[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q2N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q3N} .original_name {pcpi_insn[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q3N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q4N} .original_name {pcpi_insn[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[8]_MB_pcpi_insn_reg[9]_MB_pcpi_insn_reg[10]_MB_pcpi_insn_reg[11]/Q4N} .multibit_base_name pcpi_insn
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .original_name {{pcpi_insn[12]} {pcpi_insn[13]} {pcpi_insn[14]} {pcpi_insn[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .single_bit_orig_name {pcpi_insn[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .org_names_for_split {{pcpi_insn_reg[12]} {pcpi_insn_reg[13]} {pcpi_insn_reg[14]} {pcpi_insn_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .org_rtl_names_for_mb {{picorv32.pcpi_insn[12]} {picorv32.pcpi_insn[13]} {picorv32.pcpi_insn[14]} {picorv32.pcpi_insn[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/CK} .multibit_orig_pin {pcpi_insn_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/D1} .multibit_orig_pin {pcpi_insn_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/D2} .multibit_orig_pin {pcpi_insn_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/D3} .multibit_orig_pin {pcpi_insn_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/D4} .multibit_orig_pin {pcpi_insn_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q1} .original_name {pcpi_insn[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q1} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q1} .multibit_orig_pin {pcpi_insn_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q2} .original_name {pcpi_insn[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q2} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q2} .multibit_orig_pin {pcpi_insn_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q3} .original_name {pcpi_insn[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q3} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q3} .multibit_orig_pin {pcpi_insn_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q4} .original_name {pcpi_insn[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q4} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q4} .multibit_orig_pin {pcpi_insn_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q1N} .original_name {pcpi_insn[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q1N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q2N} .original_name {pcpi_insn[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q2N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q3N} .original_name {pcpi_insn[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q3N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q4N} .original_name {pcpi_insn[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[12]_MB_pcpi_insn_reg[13]_MB_pcpi_insn_reg[14]_MB_pcpi_insn_reg[15]/Q4N} .multibit_base_name pcpi_insn
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .original_name {{pcpi_insn[16]} {pcpi_insn[17]} {pcpi_insn[18]} {pcpi_insn[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .single_bit_orig_name {pcpi_insn[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .org_names_for_split {{pcpi_insn_reg[16]} {pcpi_insn_reg[17]} {pcpi_insn_reg[18]} {pcpi_insn_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .org_rtl_names_for_mb {{picorv32.pcpi_insn[16]} {picorv32.pcpi_insn[17]} {picorv32.pcpi_insn[18]} {picorv32.pcpi_insn[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/CK} .multibit_orig_pin {pcpi_insn_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/D1} .multibit_orig_pin {pcpi_insn_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/D2} .multibit_orig_pin {pcpi_insn_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/D3} .multibit_orig_pin {pcpi_insn_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/D4} .multibit_orig_pin {pcpi_insn_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q1} .original_name {pcpi_insn[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q1} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q1} .multibit_orig_pin {pcpi_insn_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q2} .original_name {pcpi_insn[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q2} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q2} .multibit_orig_pin {pcpi_insn_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q3} .original_name {pcpi_insn[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q3} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q3} .multibit_orig_pin {pcpi_insn_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q4} .original_name {pcpi_insn[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q4} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q4} .multibit_orig_pin {pcpi_insn_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q1N} .original_name {pcpi_insn[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q1N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q2N} .original_name {pcpi_insn[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q2N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q3N} .original_name {pcpi_insn[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q3N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q4N} .original_name {pcpi_insn[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[16]_MB_pcpi_insn_reg[17]_MB_pcpi_insn_reg[18]_MB_pcpi_insn_reg[19]/Q4N} .multibit_base_name pcpi_insn
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .original_name {{pcpi_insn[20]} {pcpi_insn[21]} {pcpi_insn[22]} {pcpi_insn[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .single_bit_orig_name {pcpi_insn[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .org_names_for_split {{pcpi_insn_reg[20]} {pcpi_insn_reg[21]} {pcpi_insn_reg[22]} {pcpi_insn_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .org_rtl_names_for_mb {{picorv32.pcpi_insn[20]} {picorv32.pcpi_insn[21]} {picorv32.pcpi_insn[22]} {picorv32.pcpi_insn[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/CK} .multibit_orig_pin {pcpi_insn_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/D1} .multibit_orig_pin {pcpi_insn_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/D2} .multibit_orig_pin {pcpi_insn_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/D3} .multibit_orig_pin {pcpi_insn_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/D4} .multibit_orig_pin {pcpi_insn_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q1} .original_name {pcpi_insn[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q1} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q1} .multibit_orig_pin {pcpi_insn_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q2} .original_name {pcpi_insn[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q2} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q2} .multibit_orig_pin {pcpi_insn_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q3} .original_name {pcpi_insn[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q3} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q3} .multibit_orig_pin {pcpi_insn_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q4} .original_name {pcpi_insn[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q4} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q4} .multibit_orig_pin {pcpi_insn_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q1N} .original_name {pcpi_insn[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q1N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q2N} .original_name {pcpi_insn[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q2N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q3N} .original_name {pcpi_insn[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q3N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q4N} .original_name {pcpi_insn[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[20]_MB_pcpi_insn_reg[21]_MB_pcpi_insn_reg[22]_MB_pcpi_insn_reg[23]/Q4N} .multibit_base_name pcpi_insn
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .original_name {{pcpi_insn[24]} {pcpi_insn[25]} {pcpi_insn[26]} {pcpi_insn[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .single_bit_orig_name {pcpi_insn[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .org_names_for_split {{pcpi_insn_reg[24]} {pcpi_insn_reg[25]} {pcpi_insn_reg[26]} {pcpi_insn_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .org_rtl_names_for_mb {{picorv32.pcpi_insn[24]} {picorv32.pcpi_insn[25]} {picorv32.pcpi_insn[26]} {picorv32.pcpi_insn[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/CK} .multibit_orig_pin {pcpi_insn_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/D1} .multibit_orig_pin {pcpi_insn_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/D2} .multibit_orig_pin {pcpi_insn_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/D3} .multibit_orig_pin {pcpi_insn_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/D4} .multibit_orig_pin {pcpi_insn_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q1} .original_name {pcpi_insn[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q1} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q1} .multibit_orig_pin {pcpi_insn_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q2} .original_name {pcpi_insn[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q2} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q2} .multibit_orig_pin {pcpi_insn_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q3} .original_name {pcpi_insn[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q3} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q3} .multibit_orig_pin {pcpi_insn_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q4} .original_name {pcpi_insn[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q4} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q4} .multibit_orig_pin {pcpi_insn_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q1N} .original_name {pcpi_insn[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q1N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q2N} .original_name {pcpi_insn[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q2N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q3N} .original_name {pcpi_insn[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q3N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q4N} .original_name {pcpi_insn[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[24]_MB_pcpi_insn_reg[25]_MB_pcpi_insn_reg[26]_MB_pcpi_insn_reg[27]/Q4N} .multibit_base_name pcpi_insn
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .original_name {{pcpi_insn[28]} {pcpi_insn[29]} {pcpi_insn[30]} {pcpi_insn[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .single_bit_orig_name {pcpi_insn[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .org_names_for_split {{pcpi_insn_reg[28]} {pcpi_insn_reg[29]} {pcpi_insn_reg[30]} {pcpi_insn_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .org_rtl_names_for_mb {{picorv32.pcpi_insn[28]} {picorv32.pcpi_insn[29]} {picorv32.pcpi_insn[30]} {picorv32.pcpi_insn[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/CK} .multibit_orig_pin {pcpi_insn_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/D1} .multibit_orig_pin {pcpi_insn_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/D2} .multibit_orig_pin {pcpi_insn_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/D3} .multibit_orig_pin {pcpi_insn_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/D4} .multibit_orig_pin {pcpi_insn_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q1} .original_name {pcpi_insn[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q1} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q1} .multibit_orig_pin {pcpi_insn_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q2} .original_name {pcpi_insn[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q2} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q2} .multibit_orig_pin {pcpi_insn_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q3} .original_name {pcpi_insn[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q3} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q3} .multibit_orig_pin {pcpi_insn_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q4} .original_name {pcpi_insn[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q4} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q4} .multibit_orig_pin {pcpi_insn_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q1N} .original_name {pcpi_insn[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q1N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q2N} .original_name {pcpi_insn[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q2N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q3N} .original_name {pcpi_insn[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q3N} .multibit_base_name pcpi_insn
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q4N} .original_name {pcpi_insn[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_insn_reg[28]_MB_pcpi_insn_reg[29]_MB_pcpi_insn_reg[30]_MB_pcpi_insn_reg[31]/Q4N} .multibit_base_name pcpi_insn
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .original_name {{decoded_rd[0]} {decoded_rd[1]} {decoded_rd[2]} {decoded_rd[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .single_bit_orig_name {decoded_rd[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .org_names_for_split {{decoded_rd_reg[0]} {decoded_rd_reg[1]} {decoded_rd_reg[2]} {decoded_rd_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .org_rtl_names_for_mb {{picorv32.decoded_rd[0]} {picorv32.decoded_rd[1]} {picorv32.decoded_rd[2]} {picorv32.decoded_rd[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/CK} .multibit_orig_pin {decoded_rd_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/D1} .multibit_orig_pin {decoded_rd_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/D2} .multibit_orig_pin {decoded_rd_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/D3} .multibit_orig_pin {decoded_rd_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/D4} .multibit_orig_pin {decoded_rd_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q1} .original_name {decoded_rd[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q1} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q1} .multibit_orig_pin {decoded_rd_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q2} .original_name {decoded_rd[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q2} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q2} .multibit_orig_pin {decoded_rd_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q3} .original_name {decoded_rd[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q3} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q3} .multibit_orig_pin {decoded_rd_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q4} .original_name {decoded_rd[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q4} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q4} .multibit_orig_pin {decoded_rd_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q1N} .original_name {decoded_rd[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q1N} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q2N} .original_name {decoded_rd[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q2N} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q3N} .original_name {decoded_rd[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q3N} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q4N} .original_name {decoded_rd[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rd_reg[0]_MB_decoded_rd_reg[1]_MB_decoded_rd_reg[2]_MB_decoded_rd_reg[3]/Q4N} .multibit_base_name decoded_rd
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .original_name {{latched_rd[0]} {latched_rd[1]} {latched_rd[2]} {latched_rd[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .single_bit_orig_name {latched_rd[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .org_names_for_split {{latched_rd_reg[0]} {latched_rd_reg[1]} {latched_rd_reg[2]} {latched_rd_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .org_rtl_names_for_mb {{picorv32.latched_rd[0]} {picorv32.latched_rd[1]} {picorv32.latched_rd[2]} {picorv32.latched_rd[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/CK} .multibit_orig_pin {latched_rd_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/D1} .multibit_orig_pin {latched_rd_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/D2} .multibit_orig_pin {latched_rd_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/D3} .multibit_orig_pin {latched_rd_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/D4} .multibit_orig_pin {latched_rd_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q1} .original_name {latched_rd[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q1} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q1} .multibit_orig_pin {latched_rd_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q2} .original_name {latched_rd[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q2} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q2} .multibit_orig_pin {latched_rd_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q3} .original_name {latched_rd[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q3} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q3} .multibit_orig_pin {latched_rd_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q4} .original_name {latched_rd[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q4} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q4} .multibit_orig_pin {latched_rd_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q1N} .original_name {latched_rd[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q1N} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q2N} .original_name {latched_rd[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q2N} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q2N} .multibit_orig_pin {latched_rd_reg[1]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q3N} .original_name {latched_rd[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q3N} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q4N} .original_name {latched_rd[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_latched_rd_reg[0]_MB_latched_rd_reg[1]_MB_latched_rd_reg[2]_MB_latched_rd_reg[3]/Q4N} .multibit_base_name latched_rd
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .original_name {{count_cycle[0]} {count_cycle[1]} {count_cycle[2]} {count_cycle[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .single_bit_orig_name {count_cycle[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .org_names_for_split {{count_cycle_reg[0]} {count_cycle_reg[1]} {count_cycle_reg[2]} {count_cycle_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .org_rtl_names_for_mb {{picorv32.count_cycle[0]} {picorv32.count_cycle[1]} {picorv32.count_cycle[2]} {picorv32.count_cycle[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/CK} .multibit_orig_pin {count_cycle_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/D1} .multibit_orig_pin {count_cycle_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/D2} .multibit_orig_pin {count_cycle_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/D3} .multibit_orig_pin {count_cycle_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/D4} .multibit_orig_pin {count_cycle_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q1} .original_name {count_cycle[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q1} .multibit_orig_pin {count_cycle_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q2} .original_name {count_cycle[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q2} .multibit_orig_pin {count_cycle_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q3} .original_name {count_cycle[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q3} .multibit_orig_pin {count_cycle_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q4} .original_name {count_cycle[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q4} .multibit_orig_pin {count_cycle_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q1N} .original_name {count_cycle[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q2N} .original_name {count_cycle[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q3N} .original_name {count_cycle[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q4N} .original_name {count_cycle[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[0]_MB_count_cycle_reg[1]_MB_count_cycle_reg[2]_MB_count_cycle_reg[3]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .original_name {{count_cycle[4]} {count_cycle[5]} {count_cycle[6]} {count_cycle[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .single_bit_orig_name {count_cycle[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .org_names_for_split {{count_cycle_reg[4]} {count_cycle_reg[5]} {count_cycle_reg[6]} {count_cycle_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .org_rtl_names_for_mb {{picorv32.count_cycle[4]} {picorv32.count_cycle[5]} {picorv32.count_cycle[6]} {picorv32.count_cycle[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/CK} .multibit_orig_pin {count_cycle_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/D1} .multibit_orig_pin {count_cycle_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/D2} .multibit_orig_pin {count_cycle_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/D3} .multibit_orig_pin {count_cycle_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/D4} .multibit_orig_pin {count_cycle_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q1} .original_name {count_cycle[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q1} .multibit_orig_pin {count_cycle_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q2} .original_name {count_cycle[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q2} .multibit_orig_pin {count_cycle_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q3} .original_name {count_cycle[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q3} .multibit_orig_pin {count_cycle_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q4} .original_name {count_cycle[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q4} .multibit_orig_pin {count_cycle_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q1N} .original_name {count_cycle[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q2N} .original_name {count_cycle[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q3N} .original_name {count_cycle[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q4N} .original_name {count_cycle[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[4]_MB_count_cycle_reg[5]_MB_count_cycle_reg[6]_MB_count_cycle_reg[7]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .original_name {{count_cycle[8]} {count_cycle[9]} {count_cycle[10]} {count_cycle[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .single_bit_orig_name {count_cycle[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .org_names_for_split {{count_cycle_reg[8]} {count_cycle_reg[9]} {count_cycle_reg[10]} {count_cycle_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .org_rtl_names_for_mb {{picorv32.count_cycle[8]} {picorv32.count_cycle[9]} {picorv32.count_cycle[10]} {picorv32.count_cycle[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/CK} .multibit_orig_pin {count_cycle_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/D1} .multibit_orig_pin {count_cycle_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/D2} .multibit_orig_pin {count_cycle_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/D3} .multibit_orig_pin {count_cycle_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/D4} .multibit_orig_pin {count_cycle_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q1} .original_name {count_cycle[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q1} .multibit_orig_pin {count_cycle_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q2} .original_name {count_cycle[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q2} .multibit_orig_pin {count_cycle_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q3} .original_name {count_cycle[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q3} .multibit_orig_pin {count_cycle_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q4} .original_name {count_cycle[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q4} .multibit_orig_pin {count_cycle_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q1N} .original_name {count_cycle[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q2N} .original_name {count_cycle[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q3N} .original_name {count_cycle[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q4N} .original_name {count_cycle[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[8]_MB_count_cycle_reg[9]_MB_count_cycle_reg[10]_MB_count_cycle_reg[11]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .original_name {{count_cycle[12]} {count_cycle[13]} {count_cycle[14]} {count_cycle[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .single_bit_orig_name {count_cycle[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .org_names_for_split {{count_cycle_reg[12]} {count_cycle_reg[13]} {count_cycle_reg[14]} {count_cycle_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .org_rtl_names_for_mb {{picorv32.count_cycle[12]} {picorv32.count_cycle[13]} {picorv32.count_cycle[14]} {picorv32.count_cycle[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/CK} .multibit_orig_pin {count_cycle_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/D1} .multibit_orig_pin {count_cycle_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/D2} .multibit_orig_pin {count_cycle_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/D3} .multibit_orig_pin {count_cycle_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/D4} .multibit_orig_pin {count_cycle_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q1} .original_name {count_cycle[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q1} .multibit_orig_pin {count_cycle_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q2} .original_name {count_cycle[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q2} .multibit_orig_pin {count_cycle_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q3} .original_name {count_cycle[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q3} .multibit_orig_pin {count_cycle_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q4} .original_name {count_cycle[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q4} .multibit_orig_pin {count_cycle_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q1N} .original_name {count_cycle[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q2N} .original_name {count_cycle[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q3N} .original_name {count_cycle[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q4N} .original_name {count_cycle[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[12]_MB_count_cycle_reg[13]_MB_count_cycle_reg[14]_MB_count_cycle_reg[15]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .original_name {{count_cycle[16]} {count_cycle[17]} {count_cycle[18]} {count_cycle[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .single_bit_orig_name {count_cycle[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .org_names_for_split {{count_cycle_reg[16]} {count_cycle_reg[17]} {count_cycle_reg[18]} {count_cycle_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .org_rtl_names_for_mb {{picorv32.count_cycle[16]} {picorv32.count_cycle[17]} {picorv32.count_cycle[18]} {picorv32.count_cycle[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/CK} .multibit_orig_pin {count_cycle_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/D1} .multibit_orig_pin {count_cycle_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/D2} .multibit_orig_pin {count_cycle_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/D3} .multibit_orig_pin {count_cycle_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/D4} .multibit_orig_pin {count_cycle_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q1} .original_name {count_cycle[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q1} .multibit_orig_pin {count_cycle_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q2} .original_name {count_cycle[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q2} .multibit_orig_pin {count_cycle_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q3} .original_name {count_cycle[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q3} .multibit_orig_pin {count_cycle_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q4} .original_name {count_cycle[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q4} .multibit_orig_pin {count_cycle_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q1N} .original_name {count_cycle[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q2N} .original_name {count_cycle[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q3N} .original_name {count_cycle[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q4N} .original_name {count_cycle[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[16]_MB_count_cycle_reg[17]_MB_count_cycle_reg[18]_MB_count_cycle_reg[19]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .original_name {{count_cycle[20]} {count_cycle[21]} {count_cycle[22]} {count_cycle[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .single_bit_orig_name {count_cycle[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .org_names_for_split {{count_cycle_reg[20]} {count_cycle_reg[21]} {count_cycle_reg[22]} {count_cycle_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .org_rtl_names_for_mb {{picorv32.count_cycle[20]} {picorv32.count_cycle[21]} {picorv32.count_cycle[22]} {picorv32.count_cycle[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/CK} .multibit_orig_pin {count_cycle_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/D1} .multibit_orig_pin {count_cycle_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/D2} .multibit_orig_pin {count_cycle_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/D3} .multibit_orig_pin {count_cycle_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/D4} .multibit_orig_pin {count_cycle_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q1} .original_name {count_cycle[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q1} .multibit_orig_pin {count_cycle_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q2} .original_name {count_cycle[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q2} .multibit_orig_pin {count_cycle_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q3} .original_name {count_cycle[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q3} .multibit_orig_pin {count_cycle_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q4} .original_name {count_cycle[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q4} .multibit_orig_pin {count_cycle_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q1N} .original_name {count_cycle[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q2N} .original_name {count_cycle[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q3N} .original_name {count_cycle[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q4N} .original_name {count_cycle[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[20]_MB_count_cycle_reg[21]_MB_count_cycle_reg[22]_MB_count_cycle_reg[23]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .original_name {{count_cycle[24]} {count_cycle[25]} {count_cycle[26]} {count_cycle[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .single_bit_orig_name {count_cycle[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .org_names_for_split {{count_cycle_reg[24]} {count_cycle_reg[25]} {count_cycle_reg[26]} {count_cycle_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .org_rtl_names_for_mb {{picorv32.count_cycle[24]} {picorv32.count_cycle[25]} {picorv32.count_cycle[26]} {picorv32.count_cycle[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/CK} .multibit_orig_pin {count_cycle_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/D1} .multibit_orig_pin {count_cycle_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/D2} .multibit_orig_pin {count_cycle_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/D3} .multibit_orig_pin {count_cycle_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/D4} .multibit_orig_pin {count_cycle_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q1} .original_name {count_cycle[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q1} .multibit_orig_pin {count_cycle_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q2} .original_name {count_cycle[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q2} .multibit_orig_pin {count_cycle_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q3} .original_name {count_cycle[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q3} .multibit_orig_pin {count_cycle_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q4} .original_name {count_cycle[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q4} .multibit_orig_pin {count_cycle_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q1N} .original_name {count_cycle[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q2N} .original_name {count_cycle[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q3N} .original_name {count_cycle[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q4N} .original_name {count_cycle[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[24]_MB_count_cycle_reg[25]_MB_count_cycle_reg[26]_MB_count_cycle_reg[27]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .original_name {{count_cycle[28]} {count_cycle[29]} {count_cycle[30]} {count_cycle[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .single_bit_orig_name {count_cycle[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .org_names_for_split {{count_cycle_reg[28]} {count_cycle_reg[29]} {count_cycle_reg[30]} {count_cycle_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .org_rtl_names_for_mb {{picorv32.count_cycle[28]} {picorv32.count_cycle[29]} {picorv32.count_cycle[30]} {picorv32.count_cycle[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/CK} .multibit_orig_pin {count_cycle_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/D1} .multibit_orig_pin {count_cycle_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/D2} .multibit_orig_pin {count_cycle_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/D3} .multibit_orig_pin {count_cycle_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/D4} .multibit_orig_pin {count_cycle_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q1} .original_name {count_cycle[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q1} .multibit_orig_pin {count_cycle_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q2} .original_name {count_cycle[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q2} .multibit_orig_pin {count_cycle_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q3} .original_name {count_cycle[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q3} .multibit_orig_pin {count_cycle_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q4} .original_name {count_cycle[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q4} .multibit_orig_pin {count_cycle_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q1N} .original_name {count_cycle[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q2N} .original_name {count_cycle[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q3N} .original_name {count_cycle[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q4N} .original_name {count_cycle[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[28]_MB_count_cycle_reg[29]_MB_count_cycle_reg[30]_MB_count_cycle_reg[31]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .original_name {{count_cycle[32]} {count_cycle[33]} {count_cycle[34]} {count_cycle[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .single_bit_orig_name {count_cycle[35]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .org_names_for_split {{count_cycle_reg[32]} {count_cycle_reg[33]} {count_cycle_reg[34]} {count_cycle_reg[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .org_rtl_names_for_mb {{picorv32.count_cycle[32]} {picorv32.count_cycle[33]} {picorv32.count_cycle[34]} {picorv32.count_cycle[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/CK} .multibit_orig_pin {count_cycle_reg[32]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/D1} .multibit_orig_pin {count_cycle_reg[32]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/D2} .multibit_orig_pin {count_cycle_reg[33]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/D3} .multibit_orig_pin {count_cycle_reg[34]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/D4} .multibit_orig_pin {count_cycle_reg[35]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q1} .original_name {count_cycle[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q1} .multibit_orig_pin {count_cycle_reg[32]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q2} .original_name {count_cycle[33]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q2} .multibit_orig_pin {count_cycle_reg[33]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q3} .original_name {count_cycle[34]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q3} .multibit_orig_pin {count_cycle_reg[34]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q4} .original_name {count_cycle[35]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q4} .multibit_orig_pin {count_cycle_reg[35]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q1N} .original_name {count_cycle[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q2N} .original_name {count_cycle[33]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q3N} .original_name {count_cycle[34]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q4N} .original_name {count_cycle[35]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[32]_MB_count_cycle_reg[33]_MB_count_cycle_reg[34]_MB_count_cycle_reg[35]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .original_name {{count_cycle[36]} {count_cycle[37]} {count_cycle[38]} {count_cycle[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .single_bit_orig_name {count_cycle[39]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .org_names_for_split {{count_cycle_reg[36]} {count_cycle_reg[37]} {count_cycle_reg[38]} {count_cycle_reg[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .org_rtl_names_for_mb {{picorv32.count_cycle[36]} {picorv32.count_cycle[37]} {picorv32.count_cycle[38]} {picorv32.count_cycle[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/CK} .multibit_orig_pin {count_cycle_reg[36]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/D1} .multibit_orig_pin {count_cycle_reg[36]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/D2} .multibit_orig_pin {count_cycle_reg[37]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/D3} .multibit_orig_pin {count_cycle_reg[38]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/D4} .multibit_orig_pin {count_cycle_reg[39]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q1} .original_name {count_cycle[36]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q1} .multibit_orig_pin {count_cycle_reg[36]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q2} .original_name {count_cycle[37]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q2} .multibit_orig_pin {count_cycle_reg[37]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q3} .original_name {count_cycle[38]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q3} .multibit_orig_pin {count_cycle_reg[38]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q4} .original_name {count_cycle[39]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q4} .multibit_orig_pin {count_cycle_reg[39]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q1N} .original_name {count_cycle[36]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q2N} .original_name {count_cycle[37]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q3N} .original_name {count_cycle[38]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q4N} .original_name {count_cycle[39]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[36]_MB_count_cycle_reg[37]_MB_count_cycle_reg[38]_MB_count_cycle_reg[39]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .original_name {{count_cycle[40]} {count_cycle[41]} {count_cycle[42]} {count_cycle[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .single_bit_orig_name {count_cycle[43]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .org_names_for_split {{count_cycle_reg[40]} {count_cycle_reg[41]} {count_cycle_reg[42]} {count_cycle_reg[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .org_rtl_names_for_mb {{picorv32.count_cycle[40]} {picorv32.count_cycle[41]} {picorv32.count_cycle[42]} {picorv32.count_cycle[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/CK} .multibit_orig_pin {count_cycle_reg[40]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/D1} .multibit_orig_pin {count_cycle_reg[40]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/D2} .multibit_orig_pin {count_cycle_reg[41]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/D3} .multibit_orig_pin {count_cycle_reg[42]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/D4} .multibit_orig_pin {count_cycle_reg[43]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q1} .original_name {count_cycle[40]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q1} .multibit_orig_pin {count_cycle_reg[40]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q2} .original_name {count_cycle[41]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q2} .multibit_orig_pin {count_cycle_reg[41]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q3} .original_name {count_cycle[42]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q3} .multibit_orig_pin {count_cycle_reg[42]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q4} .original_name {count_cycle[43]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q4} .multibit_orig_pin {count_cycle_reg[43]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q1N} .original_name {count_cycle[40]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q2N} .original_name {count_cycle[41]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q3N} .original_name {count_cycle[42]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q4N} .original_name {count_cycle[43]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[40]_MB_count_cycle_reg[41]_MB_count_cycle_reg[42]_MB_count_cycle_reg[43]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .original_name {{count_cycle[44]} {count_cycle[45]} {count_cycle[46]} {count_cycle[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .single_bit_orig_name {count_cycle[47]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .org_names_for_split {{count_cycle_reg[44]} {count_cycle_reg[45]} {count_cycle_reg[46]} {count_cycle_reg[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .org_rtl_names_for_mb {{picorv32.count_cycle[44]} {picorv32.count_cycle[45]} {picorv32.count_cycle[46]} {picorv32.count_cycle[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/CK} .multibit_orig_pin {count_cycle_reg[44]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/D1} .multibit_orig_pin {count_cycle_reg[44]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/D2} .multibit_orig_pin {count_cycle_reg[45]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/D3} .multibit_orig_pin {count_cycle_reg[46]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/D4} .multibit_orig_pin {count_cycle_reg[47]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q1} .original_name {count_cycle[44]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q1} .multibit_orig_pin {count_cycle_reg[44]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q2} .original_name {count_cycle[45]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q2} .multibit_orig_pin {count_cycle_reg[45]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q3} .original_name {count_cycle[46]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q3} .multibit_orig_pin {count_cycle_reg[46]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q4} .original_name {count_cycle[47]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q4} .multibit_orig_pin {count_cycle_reg[47]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q1N} .original_name {count_cycle[44]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q2N} .original_name {count_cycle[45]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q3N} .original_name {count_cycle[46]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q4N} .original_name {count_cycle[47]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[44]_MB_count_cycle_reg[45]_MB_count_cycle_reg[46]_MB_count_cycle_reg[47]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .original_name {{count_cycle[48]} {count_cycle[49]} {count_cycle[50]} {count_cycle[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .single_bit_orig_name {count_cycle[51]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .org_names_for_split {{count_cycle_reg[48]} {count_cycle_reg[49]} {count_cycle_reg[50]} {count_cycle_reg[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .org_rtl_names_for_mb {{picorv32.count_cycle[48]} {picorv32.count_cycle[49]} {picorv32.count_cycle[50]} {picorv32.count_cycle[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/CK} .multibit_orig_pin {count_cycle_reg[48]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/D1} .multibit_orig_pin {count_cycle_reg[48]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/D2} .multibit_orig_pin {count_cycle_reg[49]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/D3} .multibit_orig_pin {count_cycle_reg[50]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/D4} .multibit_orig_pin {count_cycle_reg[51]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q1} .original_name {count_cycle[48]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q1} .multibit_orig_pin {count_cycle_reg[48]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q2} .original_name {count_cycle[49]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q2} .multibit_orig_pin {count_cycle_reg[49]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q3} .original_name {count_cycle[50]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q3} .multibit_orig_pin {count_cycle_reg[50]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q4} .original_name {count_cycle[51]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q4} .multibit_orig_pin {count_cycle_reg[51]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q1N} .original_name {count_cycle[48]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q2N} .original_name {count_cycle[49]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q3N} .original_name {count_cycle[50]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q4N} .original_name {count_cycle[51]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[48]_MB_count_cycle_reg[49]_MB_count_cycle_reg[50]_MB_count_cycle_reg[51]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .original_name {{count_cycle[52]} {count_cycle[53]} {count_cycle[54]} {count_cycle[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .single_bit_orig_name {count_cycle[55]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .org_names_for_split {{count_cycle_reg[52]} {count_cycle_reg[53]} {count_cycle_reg[54]} {count_cycle_reg[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .org_rtl_names_for_mb {{picorv32.count_cycle[52]} {picorv32.count_cycle[53]} {picorv32.count_cycle[54]} {picorv32.count_cycle[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/CK} .multibit_orig_pin {count_cycle_reg[52]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/D1} .multibit_orig_pin {count_cycle_reg[52]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/D2} .multibit_orig_pin {count_cycle_reg[53]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/D3} .multibit_orig_pin {count_cycle_reg[54]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/D4} .multibit_orig_pin {count_cycle_reg[55]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q1} .original_name {count_cycle[52]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q1} .multibit_orig_pin {count_cycle_reg[52]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q2} .original_name {count_cycle[53]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q2} .multibit_orig_pin {count_cycle_reg[53]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q3} .original_name {count_cycle[54]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q3} .multibit_orig_pin {count_cycle_reg[54]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q4} .original_name {count_cycle[55]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q4} .multibit_orig_pin {count_cycle_reg[55]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q1N} .original_name {count_cycle[52]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q2N} .original_name {count_cycle[53]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q3N} .original_name {count_cycle[54]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q4N} .original_name {count_cycle[55]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[52]_MB_count_cycle_reg[53]_MB_count_cycle_reg[54]_MB_count_cycle_reg[55]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .original_name {{count_cycle[56]} {count_cycle[57]} {count_cycle[58]} {count_cycle[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .single_bit_orig_name {count_cycle[59]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .org_names_for_split {{count_cycle_reg[56]} {count_cycle_reg[57]} {count_cycle_reg[58]} {count_cycle_reg[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .org_rtl_names_for_mb {{picorv32.count_cycle[56]} {picorv32.count_cycle[57]} {picorv32.count_cycle[58]} {picorv32.count_cycle[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/CK} .multibit_orig_pin {count_cycle_reg[56]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/D1} .multibit_orig_pin {count_cycle_reg[56]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/D2} .multibit_orig_pin {count_cycle_reg[57]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/D3} .multibit_orig_pin {count_cycle_reg[58]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/D4} .multibit_orig_pin {count_cycle_reg[59]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q1} .original_name {count_cycle[56]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q1} .multibit_orig_pin {count_cycle_reg[56]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q2} .original_name {count_cycle[57]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q2} .multibit_orig_pin {count_cycle_reg[57]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q3} .original_name {count_cycle[58]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q3} .multibit_orig_pin {count_cycle_reg[58]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q4} .original_name {count_cycle[59]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q4} .multibit_orig_pin {count_cycle_reg[59]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q1N} .original_name {count_cycle[56]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q2N} .original_name {count_cycle[57]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q3N} .original_name {count_cycle[58]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q4N} .original_name {count_cycle[59]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[56]_MB_count_cycle_reg[57]_MB_count_cycle_reg[58]_MB_count_cycle_reg[59]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .original_name {{count_cycle[60]} {count_cycle[61]} {count_cycle[62]} {count_cycle[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .single_bit_orig_name {count_cycle[63]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .org_names_for_split {{count_cycle_reg[60]} {count_cycle_reg[61]} {count_cycle_reg[62]} {count_cycle_reg[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .org_rtl_names_for_mb {{picorv32.count_cycle[60]} {picorv32.count_cycle[61]} {picorv32.count_cycle[62]} {picorv32.count_cycle[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/CK} .multibit_orig_pin {count_cycle_reg[60]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/D1} .multibit_orig_pin {count_cycle_reg[60]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/D2} .multibit_orig_pin {count_cycle_reg[61]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/D3} .multibit_orig_pin {count_cycle_reg[62]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/D4} .multibit_orig_pin {count_cycle_reg[63]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q1} .original_name {count_cycle[60]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q1} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q1} .multibit_orig_pin {count_cycle_reg[60]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q2} .original_name {count_cycle[61]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q2} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q2} .multibit_orig_pin {count_cycle_reg[61]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q3} .original_name {count_cycle[62]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q3} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q3} .multibit_orig_pin {count_cycle_reg[62]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q4} .original_name {count_cycle[63]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q4} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q4} .multibit_orig_pin {count_cycle_reg[63]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q1N} .original_name {count_cycle[60]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q1N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q2N} .original_name {count_cycle[61]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q2N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q3N} .original_name {count_cycle[62]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q3N} .multibit_base_name count_cycle
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q4N} .original_name {count_cycle[63]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_cycle_reg[60]_MB_count_cycle_reg[61]_MB_count_cycle_reg[62]_MB_count_cycle_reg[63]/Q4N} .multibit_base_name count_cycle
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .original_name {{count_instr[0]} {count_instr[1]} {count_instr[2]} {count_instr[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .single_bit_orig_name {count_instr[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .org_names_for_split {{count_instr_reg[0]} {count_instr_reg[1]} {count_instr_reg[2]} {count_instr_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .org_rtl_names_for_mb {{picorv32.count_instr[0]} {picorv32.count_instr[1]} {picorv32.count_instr[2]} {picorv32.count_instr[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/CK} .multibit_orig_pin {count_instr_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/D1} .multibit_orig_pin {count_instr_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/D2} .multibit_orig_pin {count_instr_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/D3} .multibit_orig_pin {count_instr_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/D4} .multibit_orig_pin {count_instr_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q1} .original_name {count_instr[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q1} .multibit_orig_pin {count_instr_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q2} .original_name {count_instr[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q2} .multibit_orig_pin {count_instr_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q3} .original_name {count_instr[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q3} .multibit_orig_pin {count_instr_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q4} .original_name {count_instr[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q4} .multibit_orig_pin {count_instr_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q1N} .original_name {count_instr[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q2N} .original_name {count_instr[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q3N} .original_name {count_instr[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q4N} .original_name {count_instr[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[0]_MB_count_instr_reg[1]_MB_count_instr_reg[2]_MB_count_instr_reg[3]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .original_name {{count_instr[4]} {count_instr[5]} {count_instr[6]} {count_instr[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .single_bit_orig_name {count_instr[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .org_names_for_split {{count_instr_reg[4]} {count_instr_reg[5]} {count_instr_reg[6]} {count_instr_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .org_rtl_names_for_mb {{picorv32.count_instr[4]} {picorv32.count_instr[5]} {picorv32.count_instr[6]} {picorv32.count_instr[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/CK} .multibit_orig_pin {count_instr_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/D1} .multibit_orig_pin {count_instr_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/D2} .multibit_orig_pin {count_instr_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/D3} .multibit_orig_pin {count_instr_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/D4} .multibit_orig_pin {count_instr_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q1} .original_name {count_instr[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q1} .multibit_orig_pin {count_instr_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q2} .original_name {count_instr[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q2} .multibit_orig_pin {count_instr_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q3} .original_name {count_instr[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q3} .multibit_orig_pin {count_instr_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q4} .original_name {count_instr[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q4} .multibit_orig_pin {count_instr_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q1N} .original_name {count_instr[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q2N} .original_name {count_instr[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q3N} .original_name {count_instr[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q4N} .original_name {count_instr[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[4]_MB_count_instr_reg[5]_MB_count_instr_reg[6]_MB_count_instr_reg[7]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .original_name {{count_instr[8]} {count_instr[9]} {count_instr[10]} {count_instr[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .single_bit_orig_name {count_instr[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .org_names_for_split {{count_instr_reg[8]} {count_instr_reg[9]} {count_instr_reg[10]} {count_instr_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .org_rtl_names_for_mb {{picorv32.count_instr[8]} {picorv32.count_instr[9]} {picorv32.count_instr[10]} {picorv32.count_instr[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/CK} .multibit_orig_pin {count_instr_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/D1} .multibit_orig_pin {count_instr_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/D2} .multibit_orig_pin {count_instr_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/D3} .multibit_orig_pin {count_instr_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/D4} .multibit_orig_pin {count_instr_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q1} .original_name {count_instr[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q1} .multibit_orig_pin {count_instr_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q2} .original_name {count_instr[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q2} .multibit_orig_pin {count_instr_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q3} .original_name {count_instr[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q3} .multibit_orig_pin {count_instr_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q4} .original_name {count_instr[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q4} .multibit_orig_pin {count_instr_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q1N} .original_name {count_instr[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q2N} .original_name {count_instr[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q3N} .original_name {count_instr[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q4N} .original_name {count_instr[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[8]_MB_count_instr_reg[9]_MB_count_instr_reg[10]_MB_count_instr_reg[11]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .original_name {{count_instr[12]} {count_instr[13]} {count_instr[14]} {count_instr[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .single_bit_orig_name {count_instr[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .org_names_for_split {{count_instr_reg[12]} {count_instr_reg[13]} {count_instr_reg[14]} {count_instr_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .org_rtl_names_for_mb {{picorv32.count_instr[12]} {picorv32.count_instr[13]} {picorv32.count_instr[14]} {picorv32.count_instr[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/CK} .multibit_orig_pin {count_instr_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/D1} .multibit_orig_pin {count_instr_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/D2} .multibit_orig_pin {count_instr_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/D3} .multibit_orig_pin {count_instr_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/D4} .multibit_orig_pin {count_instr_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q1} .original_name {count_instr[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q1} .multibit_orig_pin {count_instr_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q2} .original_name {count_instr[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q2} .multibit_orig_pin {count_instr_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q3} .original_name {count_instr[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q3} .multibit_orig_pin {count_instr_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q4} .original_name {count_instr[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q4} .multibit_orig_pin {count_instr_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q1N} .original_name {count_instr[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q2N} .original_name {count_instr[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q3N} .original_name {count_instr[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q4N} .original_name {count_instr[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[12]_MB_count_instr_reg[13]_MB_count_instr_reg[14]_MB_count_instr_reg[15]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .original_name {{count_instr[16]} {count_instr[17]} {count_instr[18]} {count_instr[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .single_bit_orig_name {count_instr[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .org_names_for_split {{count_instr_reg[16]} {count_instr_reg[17]} {count_instr_reg[18]} {count_instr_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .org_rtl_names_for_mb {{picorv32.count_instr[16]} {picorv32.count_instr[17]} {picorv32.count_instr[18]} {picorv32.count_instr[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/CK} .multibit_orig_pin {count_instr_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/D1} .multibit_orig_pin {count_instr_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/D2} .multibit_orig_pin {count_instr_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/D3} .multibit_orig_pin {count_instr_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/D4} .multibit_orig_pin {count_instr_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q1} .original_name {count_instr[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q1} .multibit_orig_pin {count_instr_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q2} .original_name {count_instr[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q2} .multibit_orig_pin {count_instr_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q3} .original_name {count_instr[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q3} .multibit_orig_pin {count_instr_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q4} .original_name {count_instr[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q4} .multibit_orig_pin {count_instr_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q1N} .original_name {count_instr[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q2N} .original_name {count_instr[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q3N} .original_name {count_instr[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q4N} .original_name {count_instr[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[16]_MB_count_instr_reg[17]_MB_count_instr_reg[18]_MB_count_instr_reg[19]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .original_name {{count_instr[20]} {count_instr[21]} {count_instr[22]} {count_instr[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .single_bit_orig_name {count_instr[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .org_names_for_split {{count_instr_reg[20]} {count_instr_reg[21]} {count_instr_reg[22]} {count_instr_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .org_rtl_names_for_mb {{picorv32.count_instr[20]} {picorv32.count_instr[21]} {picorv32.count_instr[22]} {picorv32.count_instr[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/CK} .multibit_orig_pin {count_instr_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/D1} .multibit_orig_pin {count_instr_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/D2} .multibit_orig_pin {count_instr_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/D3} .multibit_orig_pin {count_instr_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/D4} .multibit_orig_pin {count_instr_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q1} .original_name {count_instr[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q1} .multibit_orig_pin {count_instr_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q2} .original_name {count_instr[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q2} .multibit_orig_pin {count_instr_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q3} .original_name {count_instr[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q3} .multibit_orig_pin {count_instr_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q4} .original_name {count_instr[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q4} .multibit_orig_pin {count_instr_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q1N} .original_name {count_instr[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q2N} .original_name {count_instr[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q3N} .original_name {count_instr[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q4N} .original_name {count_instr[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[20]_MB_count_instr_reg[21]_MB_count_instr_reg[22]_MB_count_instr_reg[23]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .original_name {{count_instr[24]} {count_instr[25]} {count_instr[26]} {count_instr[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .single_bit_orig_name {count_instr[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .org_names_for_split {{count_instr_reg[24]} {count_instr_reg[25]} {count_instr_reg[26]} {count_instr_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .org_rtl_names_for_mb {{picorv32.count_instr[24]} {picorv32.count_instr[25]} {picorv32.count_instr[26]} {picorv32.count_instr[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/CK} .multibit_orig_pin {count_instr_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/D1} .multibit_orig_pin {count_instr_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/D2} .multibit_orig_pin {count_instr_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/D3} .multibit_orig_pin {count_instr_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/D4} .multibit_orig_pin {count_instr_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q1} .original_name {count_instr[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q1} .multibit_orig_pin {count_instr_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q2} .original_name {count_instr[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q2} .multibit_orig_pin {count_instr_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q3} .original_name {count_instr[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q3} .multibit_orig_pin {count_instr_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q4} .original_name {count_instr[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q4} .multibit_orig_pin {count_instr_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q1N} .original_name {count_instr[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q2N} .original_name {count_instr[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q3N} .original_name {count_instr[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q4N} .original_name {count_instr[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[24]_MB_count_instr_reg[25]_MB_count_instr_reg[26]_MB_count_instr_reg[27]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .original_name {{count_instr[28]} {count_instr[29]} {count_instr[30]} {count_instr[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .single_bit_orig_name {count_instr[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .org_names_for_split {{count_instr_reg[28]} {count_instr_reg[29]} {count_instr_reg[30]} {count_instr_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .org_rtl_names_for_mb {{picorv32.count_instr[28]} {picorv32.count_instr[29]} {picorv32.count_instr[30]} {picorv32.count_instr[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/CK} .multibit_orig_pin {count_instr_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/D1} .multibit_orig_pin {count_instr_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/D2} .multibit_orig_pin {count_instr_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/D3} .multibit_orig_pin {count_instr_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/D4} .multibit_orig_pin {count_instr_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q1} .original_name {count_instr[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q1} .multibit_orig_pin {count_instr_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q2} .original_name {count_instr[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q2} .multibit_orig_pin {count_instr_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q3} .original_name {count_instr[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q3} .multibit_orig_pin {count_instr_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q4} .original_name {count_instr[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q4} .multibit_orig_pin {count_instr_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q1N} .original_name {count_instr[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q2N} .original_name {count_instr[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q3N} .original_name {count_instr[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q4N} .original_name {count_instr[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[28]_MB_count_instr_reg[29]_MB_count_instr_reg[30]_MB_count_instr_reg[31]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .original_name {{count_instr[32]} {count_instr[33]} {count_instr[34]} {count_instr[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .single_bit_orig_name {count_instr[35]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .org_names_for_split {{count_instr_reg[32]} {count_instr_reg[33]} {count_instr_reg[34]} {count_instr_reg[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .org_rtl_names_for_mb {{picorv32.count_instr[32]} {picorv32.count_instr[33]} {picorv32.count_instr[34]} {picorv32.count_instr[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/CK} .multibit_orig_pin {count_instr_reg[32]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/D1} .multibit_orig_pin {count_instr_reg[32]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/D2} .multibit_orig_pin {count_instr_reg[33]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/D3} .multibit_orig_pin {count_instr_reg[34]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/D4} .multibit_orig_pin {count_instr_reg[35]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q1} .original_name {count_instr[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q1} .multibit_orig_pin {count_instr_reg[32]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q2} .original_name {count_instr[33]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q2} .multibit_orig_pin {count_instr_reg[33]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q3} .original_name {count_instr[34]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q3} .multibit_orig_pin {count_instr_reg[34]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q4} .original_name {count_instr[35]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q4} .multibit_orig_pin {count_instr_reg[35]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q1N} .original_name {count_instr[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q2N} .original_name {count_instr[33]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q3N} .original_name {count_instr[34]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q4N} .original_name {count_instr[35]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[32]_MB_count_instr_reg[33]_MB_count_instr_reg[34]_MB_count_instr_reg[35]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .original_name {{count_instr[36]} {count_instr[37]} {count_instr[38]} {count_instr[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .single_bit_orig_name {count_instr[39]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .org_names_for_split {{count_instr_reg[36]} {count_instr_reg[37]} {count_instr_reg[38]} {count_instr_reg[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .org_rtl_names_for_mb {{picorv32.count_instr[36]} {picorv32.count_instr[37]} {picorv32.count_instr[38]} {picorv32.count_instr[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/CK} .multibit_orig_pin {count_instr_reg[36]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/D1} .multibit_orig_pin {count_instr_reg[36]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/D2} .multibit_orig_pin {count_instr_reg[37]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/D3} .multibit_orig_pin {count_instr_reg[38]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/D4} .multibit_orig_pin {count_instr_reg[39]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q1} .original_name {count_instr[36]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q1} .multibit_orig_pin {count_instr_reg[36]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q2} .original_name {count_instr[37]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q2} .multibit_orig_pin {count_instr_reg[37]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q3} .original_name {count_instr[38]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q3} .multibit_orig_pin {count_instr_reg[38]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q4} .original_name {count_instr[39]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q4} .multibit_orig_pin {count_instr_reg[39]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q1N} .original_name {count_instr[36]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q2N} .original_name {count_instr[37]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q3N} .original_name {count_instr[38]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q4N} .original_name {count_instr[39]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[36]_MB_count_instr_reg[37]_MB_count_instr_reg[38]_MB_count_instr_reg[39]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .original_name {{count_instr[40]} {count_instr[41]} {count_instr[42]} {count_instr[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .single_bit_orig_name {count_instr[43]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .org_names_for_split {{count_instr_reg[40]} {count_instr_reg[41]} {count_instr_reg[42]} {count_instr_reg[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .org_rtl_names_for_mb {{picorv32.count_instr[40]} {picorv32.count_instr[41]} {picorv32.count_instr[42]} {picorv32.count_instr[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/CK} .multibit_orig_pin {count_instr_reg[40]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/D1} .multibit_orig_pin {count_instr_reg[40]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/D2} .multibit_orig_pin {count_instr_reg[41]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/D3} .multibit_orig_pin {count_instr_reg[42]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/D4} .multibit_orig_pin {count_instr_reg[43]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q1} .original_name {count_instr[40]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q1} .multibit_orig_pin {count_instr_reg[40]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q2} .original_name {count_instr[41]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q2} .multibit_orig_pin {count_instr_reg[41]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q3} .original_name {count_instr[42]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q3} .multibit_orig_pin {count_instr_reg[42]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q4} .original_name {count_instr[43]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q4} .multibit_orig_pin {count_instr_reg[43]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q1N} .original_name {count_instr[40]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q2N} .original_name {count_instr[41]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q3N} .original_name {count_instr[42]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q4N} .original_name {count_instr[43]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[40]_MB_count_instr_reg[41]_MB_count_instr_reg[42]_MB_count_instr_reg[43]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .original_name {{count_instr[44]} {count_instr[45]} {count_instr[46]} {count_instr[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .single_bit_orig_name {count_instr[47]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .org_names_for_split {{count_instr_reg[44]} {count_instr_reg[45]} {count_instr_reg[46]} {count_instr_reg[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .org_rtl_names_for_mb {{picorv32.count_instr[44]} {picorv32.count_instr[45]} {picorv32.count_instr[46]} {picorv32.count_instr[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/CK} .multibit_orig_pin {count_instr_reg[44]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/D1} .multibit_orig_pin {count_instr_reg[44]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/D2} .multibit_orig_pin {count_instr_reg[45]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/D3} .multibit_orig_pin {count_instr_reg[46]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/D4} .multibit_orig_pin {count_instr_reg[47]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q1} .original_name {count_instr[44]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q1} .multibit_orig_pin {count_instr_reg[44]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q2} .original_name {count_instr[45]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q2} .multibit_orig_pin {count_instr_reg[45]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q3} .original_name {count_instr[46]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q3} .multibit_orig_pin {count_instr_reg[46]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q4} .original_name {count_instr[47]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q4} .multibit_orig_pin {count_instr_reg[47]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q1N} .original_name {count_instr[44]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q2N} .original_name {count_instr[45]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q3N} .original_name {count_instr[46]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q4N} .original_name {count_instr[47]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[44]_MB_count_instr_reg[45]_MB_count_instr_reg[46]_MB_count_instr_reg[47]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .original_name {{count_instr[48]} {count_instr[49]} {count_instr[50]} {count_instr[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .single_bit_orig_name {count_instr[51]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .org_names_for_split {{count_instr_reg[48]} {count_instr_reg[49]} {count_instr_reg[50]} {count_instr_reg[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .org_rtl_names_for_mb {{picorv32.count_instr[48]} {picorv32.count_instr[49]} {picorv32.count_instr[50]} {picorv32.count_instr[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/CK} .multibit_orig_pin {count_instr_reg[48]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/D1} .multibit_orig_pin {count_instr_reg[48]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/D2} .multibit_orig_pin {count_instr_reg[49]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/D3} .multibit_orig_pin {count_instr_reg[50]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/D4} .multibit_orig_pin {count_instr_reg[51]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q1} .original_name {count_instr[48]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q1} .multibit_orig_pin {count_instr_reg[48]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q2} .original_name {count_instr[49]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q2} .multibit_orig_pin {count_instr_reg[49]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q3} .original_name {count_instr[50]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q3} .multibit_orig_pin {count_instr_reg[50]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q4} .original_name {count_instr[51]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q4} .multibit_orig_pin {count_instr_reg[51]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q1N} .original_name {count_instr[48]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q2N} .original_name {count_instr[49]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q3N} .original_name {count_instr[50]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q4N} .original_name {count_instr[51]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[48]_MB_count_instr_reg[49]_MB_count_instr_reg[50]_MB_count_instr_reg[51]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .original_name {{count_instr[52]} {count_instr[53]} {count_instr[54]} {count_instr[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .single_bit_orig_name {count_instr[55]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .org_names_for_split {{count_instr_reg[52]} {count_instr_reg[53]} {count_instr_reg[54]} {count_instr_reg[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .org_rtl_names_for_mb {{picorv32.count_instr[52]} {picorv32.count_instr[53]} {picorv32.count_instr[54]} {picorv32.count_instr[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/CK} .multibit_orig_pin {count_instr_reg[52]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/D1} .multibit_orig_pin {count_instr_reg[52]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/D2} .multibit_orig_pin {count_instr_reg[53]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/D3} .multibit_orig_pin {count_instr_reg[54]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/D4} .multibit_orig_pin {count_instr_reg[55]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q1} .original_name {count_instr[52]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q1} .multibit_orig_pin {count_instr_reg[52]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q2} .original_name {count_instr[53]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q2} .multibit_orig_pin {count_instr_reg[53]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q3} .original_name {count_instr[54]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q3} .multibit_orig_pin {count_instr_reg[54]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q4} .original_name {count_instr[55]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q4} .multibit_orig_pin {count_instr_reg[55]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q1N} .original_name {count_instr[52]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q2N} .original_name {count_instr[53]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q3N} .original_name {count_instr[54]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q4N} .original_name {count_instr[55]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[52]_MB_count_instr_reg[53]_MB_count_instr_reg[54]_MB_count_instr_reg[55]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .original_name {{count_instr[56]} {count_instr[57]} {count_instr[58]} {count_instr[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .single_bit_orig_name {count_instr[59]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .org_names_for_split {{count_instr_reg[56]} {count_instr_reg[57]} {count_instr_reg[58]} {count_instr_reg[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .org_rtl_names_for_mb {{picorv32.count_instr[56]} {picorv32.count_instr[57]} {picorv32.count_instr[58]} {picorv32.count_instr[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/CK} .multibit_orig_pin {count_instr_reg[56]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/D1} .multibit_orig_pin {count_instr_reg[56]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/D2} .multibit_orig_pin {count_instr_reg[57]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/D3} .multibit_orig_pin {count_instr_reg[58]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/D4} .multibit_orig_pin {count_instr_reg[59]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q1} .original_name {count_instr[56]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q1} .multibit_orig_pin {count_instr_reg[56]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q2} .original_name {count_instr[57]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q2} .multibit_orig_pin {count_instr_reg[57]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q3} .original_name {count_instr[58]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q3} .multibit_orig_pin {count_instr_reg[58]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q4} .original_name {count_instr[59]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q4} .multibit_orig_pin {count_instr_reg[59]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q1N} .original_name {count_instr[56]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q2N} .original_name {count_instr[57]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q3N} .original_name {count_instr[58]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q4N} .original_name {count_instr[59]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[56]_MB_count_instr_reg[57]_MB_count_instr_reg[58]_MB_count_instr_reg[59]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .original_name {{count_instr[60]} {count_instr[61]} {count_instr[62]} {count_instr[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .single_bit_orig_name {count_instr[63]}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .org_names_for_split {{count_instr_reg[60]} {count_instr_reg[61]} {count_instr_reg[62]} {count_instr_reg[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .org_rtl_names_for_mb {{picorv32.count_instr[60]} {picorv32.count_instr[61]} {picorv32.count_instr[62]} {picorv32.count_instr[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/CK} .multibit_orig_pin {count_instr_reg[60]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/D1} .multibit_orig_pin {count_instr_reg[60]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/D2} .multibit_orig_pin {count_instr_reg[61]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/D3} .multibit_orig_pin {count_instr_reg[62]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/D4} .multibit_orig_pin {count_instr_reg[63]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q1} .original_name {count_instr[60]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q1} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q1} .multibit_orig_pin {count_instr_reg[60]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q2} .original_name {count_instr[61]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q2} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q2} .multibit_orig_pin {count_instr_reg[61]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q3} .original_name {count_instr[62]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q3} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q3} .multibit_orig_pin {count_instr_reg[62]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q4} .original_name {count_instr[63]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q4} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q4} .multibit_orig_pin {count_instr_reg[63]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q1N} .original_name {count_instr[60]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q1N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q2N} .original_name {count_instr[61]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q2N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q3N} .original_name {count_instr[62]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q3N} .multibit_base_name count_instr
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q4N} .original_name {count_instr[63]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_count_instr_reg[60]_MB_count_instr_reg[61]_MB_count_instr_reg[62]_MB_count_instr_reg[63]/Q4N} .multibit_base_name count_instr
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .original_name {{decoded_imm[2]} {decoded_imm[0]} {decoded_imm[1]} {decoded_imm[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .single_bit_orig_name {decoded_imm[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .org_names_for_split {{decoded_imm_reg[2]} {decoded_imm_reg[0]} {decoded_imm_reg[1]} {decoded_imm_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .org_rtl_names_for_mb {{picorv32.decoded_imm[2]} {picorv32.decoded_imm[0]} {picorv32.decoded_imm[1]} {picorv32.decoded_imm[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/CK} .multibit_orig_pin {decoded_imm_reg[2]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/D1} .multibit_orig_pin {decoded_imm_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/D2} .multibit_orig_pin {decoded_imm_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/D3} .multibit_orig_pin {decoded_imm_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/D4} .multibit_orig_pin {decoded_imm_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q1} .original_name {decoded_imm[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q1} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q1} .multibit_orig_pin {decoded_imm_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q2} .original_name {decoded_imm[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q2} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q2} .multibit_orig_pin {decoded_imm_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q3} .original_name {decoded_imm[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q3} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q3} .multibit_orig_pin {decoded_imm_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q4} .original_name {decoded_imm[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q4} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q4} .multibit_orig_pin {decoded_imm_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q1N} .original_name {decoded_imm[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q1N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q2N} .original_name {decoded_imm[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q2N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q3N} .original_name {decoded_imm[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q3N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q4N} .original_name {decoded_imm[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[2]_MB_decoded_imm_reg[0]_MB_decoded_imm_reg[1]_MB_decoded_imm_reg[3]/Q4N} .multibit_base_name decoded_imm
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .original_name {{decoded_imm[4]} {decoded_imm[5]} {decoded_imm[6]} {decoded_imm[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .single_bit_orig_name {decoded_imm[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .org_names_for_split {{decoded_imm_reg[4]} {decoded_imm_reg[5]} {decoded_imm_reg[6]} {decoded_imm_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .org_rtl_names_for_mb {{picorv32.decoded_imm[4]} {picorv32.decoded_imm[5]} {picorv32.decoded_imm[6]} {picorv32.decoded_imm[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/CK} .multibit_orig_pin {decoded_imm_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/D1} .multibit_orig_pin {decoded_imm_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/D2} .multibit_orig_pin {decoded_imm_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/D3} .multibit_orig_pin {decoded_imm_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/D4} .multibit_orig_pin {decoded_imm_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q1} .original_name {decoded_imm[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q1} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q1} .multibit_orig_pin {decoded_imm_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q2} .original_name {decoded_imm[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q2} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q2} .multibit_orig_pin {decoded_imm_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q3} .original_name {decoded_imm[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q3} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q3} .multibit_orig_pin {decoded_imm_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q4} .original_name {decoded_imm[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q4} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q4} .multibit_orig_pin {decoded_imm_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q1N} .original_name {decoded_imm[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q1N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q2N} .original_name {decoded_imm[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q2N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q3N} .original_name {decoded_imm[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q3N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q4N} .original_name {decoded_imm[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[4]_MB_decoded_imm_reg[5]_MB_decoded_imm_reg[6]_MB_decoded_imm_reg[7]/Q4N} .multibit_base_name decoded_imm
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .original_name {{decoded_imm[8]} {decoded_imm[9]} {decoded_imm[10]} {decoded_imm[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .single_bit_orig_name {decoded_imm[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .org_names_for_split {{decoded_imm_reg[8]} {decoded_imm_reg[9]} {decoded_imm_reg[10]} {decoded_imm_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .org_rtl_names_for_mb {{picorv32.decoded_imm[8]} {picorv32.decoded_imm[9]} {picorv32.decoded_imm[10]} {picorv32.decoded_imm[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/CK} .multibit_orig_pin {decoded_imm_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/D1} .multibit_orig_pin {decoded_imm_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/D2} .multibit_orig_pin {decoded_imm_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/D3} .multibit_orig_pin {decoded_imm_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/D4} .multibit_orig_pin {decoded_imm_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q1} .original_name {decoded_imm[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q1} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q1} .multibit_orig_pin {decoded_imm_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q2} .original_name {decoded_imm[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q2} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q2} .multibit_orig_pin {decoded_imm_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q3} .original_name {decoded_imm[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q3} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q3} .multibit_orig_pin {decoded_imm_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q4} .original_name {decoded_imm[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q4} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q4} .multibit_orig_pin {decoded_imm_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q1N} .original_name {decoded_imm[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q1N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q2N} .original_name {decoded_imm[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q2N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q3N} .original_name {decoded_imm[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q3N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q4N} .original_name {decoded_imm[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[8]_MB_decoded_imm_reg[9]_MB_decoded_imm_reg[10]_MB_decoded_imm_reg[11]/Q4N} .multibit_base_name decoded_imm
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .original_name {{decoded_imm[12]} {decoded_imm[13]} {decoded_imm[14]} {decoded_imm[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .single_bit_orig_name {decoded_imm[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .org_names_for_split {{decoded_imm_reg[12]} {decoded_imm_reg[13]} {decoded_imm_reg[14]} {decoded_imm_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .org_rtl_names_for_mb {{picorv32.decoded_imm[12]} {picorv32.decoded_imm[13]} {picorv32.decoded_imm[14]} {picorv32.decoded_imm[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/CK} .multibit_orig_pin {decoded_imm_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/D1} .multibit_orig_pin {decoded_imm_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/D2} .multibit_orig_pin {decoded_imm_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/D3} .multibit_orig_pin {decoded_imm_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/D4} .multibit_orig_pin {decoded_imm_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q1} .original_name {decoded_imm[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q1} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q1} .multibit_orig_pin {decoded_imm_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q2} .original_name {decoded_imm[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q2} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q2} .multibit_orig_pin {decoded_imm_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q3} .original_name {decoded_imm[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q3} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q3} .multibit_orig_pin {decoded_imm_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q4} .original_name {decoded_imm[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q4} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q4} .multibit_orig_pin {decoded_imm_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q1N} .original_name {decoded_imm[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q1N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q2N} .original_name {decoded_imm[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q2N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q3N} .original_name {decoded_imm[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q3N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q4N} .original_name {decoded_imm[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[12]_MB_decoded_imm_reg[13]_MB_decoded_imm_reg[14]_MB_decoded_imm_reg[15]/Q4N} .multibit_base_name decoded_imm
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .original_name {{decoded_imm[16]} {decoded_imm[17]} {decoded_imm[18]} {decoded_imm[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .single_bit_orig_name {decoded_imm[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .org_names_for_split {{decoded_imm_reg[16]} {decoded_imm_reg[17]} {decoded_imm_reg[18]} {decoded_imm_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .org_rtl_names_for_mb {{picorv32.decoded_imm[16]} {picorv32.decoded_imm[17]} {picorv32.decoded_imm[18]} {picorv32.decoded_imm[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/CK} .multibit_orig_pin {decoded_imm_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/D1} .multibit_orig_pin {decoded_imm_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/D2} .multibit_orig_pin {decoded_imm_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/D3} .multibit_orig_pin {decoded_imm_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/D4} .multibit_orig_pin {decoded_imm_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q1} .original_name {decoded_imm[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q1} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q1} .multibit_orig_pin {decoded_imm_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q2} .original_name {decoded_imm[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q2} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q2} .multibit_orig_pin {decoded_imm_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q3} .original_name {decoded_imm[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q3} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q3} .multibit_orig_pin {decoded_imm_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q4} .original_name {decoded_imm[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q4} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q4} .multibit_orig_pin {decoded_imm_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q1N} .original_name {decoded_imm[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q1N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q2N} .original_name {decoded_imm[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q2N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q3N} .original_name {decoded_imm[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q3N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q4N} .original_name {decoded_imm[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[16]_MB_decoded_imm_reg[17]_MB_decoded_imm_reg[18]_MB_decoded_imm_reg[19]/Q4N} .multibit_base_name decoded_imm
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .original_name {{decoded_imm[20]} {decoded_imm[21]} {decoded_imm[22]} {decoded_imm[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .single_bit_orig_name {decoded_imm[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .org_names_for_split {{decoded_imm_reg[20]} {decoded_imm_reg[21]} {decoded_imm_reg[22]} {decoded_imm_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .org_rtl_names_for_mb {{picorv32.decoded_imm[20]} {picorv32.decoded_imm[21]} {picorv32.decoded_imm[22]} {picorv32.decoded_imm[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/CK} .multibit_orig_pin {decoded_imm_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/D1} .multibit_orig_pin {decoded_imm_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/D2} .multibit_orig_pin {decoded_imm_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/D3} .multibit_orig_pin {decoded_imm_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/D4} .multibit_orig_pin {decoded_imm_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q1} .original_name {decoded_imm[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q1} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q1} .multibit_orig_pin {decoded_imm_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q2} .original_name {decoded_imm[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q2} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q2} .multibit_orig_pin {decoded_imm_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q3} .original_name {decoded_imm[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q3} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q3} .multibit_orig_pin {decoded_imm_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q4} .original_name {decoded_imm[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q4} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q4} .multibit_orig_pin {decoded_imm_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q1N} .original_name {decoded_imm[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q1N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q2N} .original_name {decoded_imm[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q2N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q3N} .original_name {decoded_imm[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q3N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q4N} .original_name {decoded_imm[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[20]_MB_decoded_imm_reg[21]_MB_decoded_imm_reg[22]_MB_decoded_imm_reg[23]/Q4N} .multibit_base_name decoded_imm
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .original_name {{decoded_imm[24]} {decoded_imm[25]} {decoded_imm[26]} {decoded_imm[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .single_bit_orig_name {decoded_imm[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .org_names_for_split {{decoded_imm_reg[24]} {decoded_imm_reg[25]} {decoded_imm_reg[26]} {decoded_imm_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .org_rtl_names_for_mb {{picorv32.decoded_imm[24]} {picorv32.decoded_imm[25]} {picorv32.decoded_imm[26]} {picorv32.decoded_imm[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/CK} .multibit_orig_pin {decoded_imm_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/D1} .multibit_orig_pin {decoded_imm_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/D2} .multibit_orig_pin {decoded_imm_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/D3} .multibit_orig_pin {decoded_imm_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/D4} .multibit_orig_pin {decoded_imm_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q1} .original_name {decoded_imm[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q1} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q1} .multibit_orig_pin {decoded_imm_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q2} .original_name {decoded_imm[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q2} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q2} .multibit_orig_pin {decoded_imm_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q3} .original_name {decoded_imm[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q3} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q3} .multibit_orig_pin {decoded_imm_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q4} .original_name {decoded_imm[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q4} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q4} .multibit_orig_pin {decoded_imm_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q1N} .original_name {decoded_imm[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q1N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q2N} .original_name {decoded_imm[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q2N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q3N} .original_name {decoded_imm[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q3N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q4N} .original_name {decoded_imm[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[24]_MB_decoded_imm_reg[25]_MB_decoded_imm_reg[26]_MB_decoded_imm_reg[27]/Q4N} .multibit_base_name decoded_imm
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .original_name {{decoded_imm[28]} {decoded_imm[29]} {decoded_imm[30]} {decoded_imm[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .single_bit_orig_name {decoded_imm[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .org_names_for_split {{decoded_imm_reg[28]} {decoded_imm_reg[29]} {decoded_imm_reg[30]} {decoded_imm_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .org_rtl_names_for_mb {{picorv32.decoded_imm[28]} {picorv32.decoded_imm[29]} {picorv32.decoded_imm[30]} {picorv32.decoded_imm[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/CK} .multibit_orig_pin {decoded_imm_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/D1} .multibit_orig_pin {decoded_imm_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/D2} .multibit_orig_pin {decoded_imm_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/D3} .multibit_orig_pin {decoded_imm_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/D4} .multibit_orig_pin {decoded_imm_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q1} .original_name {decoded_imm[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q1} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q1} .multibit_orig_pin {decoded_imm_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q2} .original_name {decoded_imm[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q2} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q2} .multibit_orig_pin {decoded_imm_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q3} .original_name {decoded_imm[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q3} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q3} .multibit_orig_pin {decoded_imm_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q4} .original_name {decoded_imm[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q4} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q4} .multibit_orig_pin {decoded_imm_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q1N} .original_name {decoded_imm[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q1N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q2N} .original_name {decoded_imm[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q2N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q3N} .original_name {decoded_imm[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q3N} .multibit_base_name decoded_imm
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q4N} .original_name {decoded_imm[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_reg[28]_MB_decoded_imm_reg[29]_MB_decoded_imm_reg[30]_MB_decoded_imm_reg[31]/Q4N} .multibit_base_name decoded_imm
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .original_name {{decoded_rs1[0]} {decoded_rs1[1]} {decoded_rs1[2]} {decoded_rs1[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .single_bit_orig_name {decoded_rs1[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .org_names_for_split {{decoded_rs1_reg[0]} {decoded_rs1_reg[1]} {decoded_rs1_reg[2]} {decoded_rs1_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .org_rtl_names_for_mb {{picorv32.decoded_rs1[0]} {picorv32.decoded_rs1[1]} {picorv32.decoded_rs1[2]} {picorv32.decoded_rs1[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/CK} .multibit_orig_pin {decoded_rs1_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/D1} .multibit_orig_pin {decoded_rs1_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/D2} .multibit_orig_pin {decoded_rs1_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/D3} .multibit_orig_pin {decoded_rs1_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/D4} .multibit_orig_pin {decoded_rs1_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q1} .original_name {decoded_rs1[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q1} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q1} .multibit_orig_pin {decoded_rs1_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q2} .original_name {decoded_rs1[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q2} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q2} .multibit_orig_pin {decoded_rs1_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q3} .original_name {decoded_rs1[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q3} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q3} .multibit_orig_pin {decoded_rs1_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q4} .original_name {decoded_rs1[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q4} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q4} .multibit_orig_pin {decoded_rs1_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q1N} .original_name {decoded_rs1[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q1N} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q1N} .multibit_orig_pin {decoded_rs1_reg[0]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q2N} .original_name {decoded_rs1[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q2N} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q3N} .original_name {decoded_rs1[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q3N} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q3N} .multibit_orig_pin {decoded_rs1_reg[2]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q4N} .original_name {decoded_rs1[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[0]_MB_decoded_rs1_reg[1]_MB_decoded_rs1_reg[2]_MB_decoded_rs1_reg[3]/Q4N} .multibit_base_name decoded_rs1
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .original_name {{decoded_rs2[0]} {decoded_rs2[1]} {decoded_rs2[2]} {decoded_rs2[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .single_bit_orig_name {decoded_rs2[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .org_names_for_split {{decoded_rs2_reg[0]} {decoded_rs2_reg[1]} {decoded_rs2_reg[2]} {decoded_rs2_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .org_rtl_names_for_mb {{picorv32.decoded_rs2[0]} {picorv32.decoded_rs2[1]} {picorv32.decoded_rs2[2]} {picorv32.decoded_rs2[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/CK} .multibit_orig_pin {decoded_rs2_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/D1} .multibit_orig_pin {decoded_rs2_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/D2} .multibit_orig_pin {decoded_rs2_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/D3} .multibit_orig_pin {decoded_rs2_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/D4} .multibit_orig_pin {decoded_rs2_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q1} .original_name {decoded_rs2[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q1} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q1} .multibit_orig_pin {decoded_rs2_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q2} .original_name {decoded_rs2[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q2} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q2} .multibit_orig_pin {decoded_rs2_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q3} .original_name {decoded_rs2[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q3} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q3} .multibit_orig_pin {decoded_rs2_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q4} .original_name {decoded_rs2[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q4} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q4} .multibit_orig_pin {decoded_rs2_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q1N} .original_name {decoded_rs2[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q1N} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q1N} .multibit_orig_pin {decoded_rs2_reg[0]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q2N} .original_name {decoded_rs2[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q2N} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q2N} .multibit_orig_pin {decoded_rs2_reg[1]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q3N} .original_name {decoded_rs2[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q3N} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q3N} .multibit_orig_pin {decoded_rs2_reg[2]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q4N} .original_name {decoded_rs2[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs2_reg[0]_MB_decoded_rs2_reg[1]_MB_decoded_rs2_reg[2]_MB_decoded_rs2_reg[3]/Q4N} .multibit_base_name decoded_rs2
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .original_name {{mem_rdata_q[12]} {mem_rdata_q[14]} {mem_rdata_q[21]} {mem_rdata_q[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .single_bit_orig_name {mem_rdata_q[0]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .org_names_for_split {{mem_rdata_q_reg[12]} {mem_rdata_q_reg[14]} {mem_rdata_q_reg[21]} {mem_rdata_q_reg[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .org_rtl_names_for_mb {{picorv32.mem_rdata_q[12]} {picorv32.mem_rdata_q[14]} {picorv32.mem_rdata_q[21]} {picorv32.mem_rdata_q[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/CK} .multibit_orig_pin {mem_rdata_q_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/D1} .multibit_orig_pin {mem_rdata_q_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/D2} .multibit_orig_pin {mem_rdata_q_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/D3} .multibit_orig_pin {mem_rdata_q_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/D4} .multibit_orig_pin {mem_rdata_q_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q1} .original_name {mem_rdata_q[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q1} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q1} .multibit_orig_pin {mem_rdata_q_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q2} .original_name {mem_rdata_q[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q2} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q2} .multibit_orig_pin {mem_rdata_q_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q3} .original_name {mem_rdata_q[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q3} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q3} .multibit_orig_pin {mem_rdata_q_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q4} .original_name {mem_rdata_q[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q4} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q4} .multibit_orig_pin {mem_rdata_q_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q1N} .original_name {mem_rdata_q[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q1N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q1N} .multibit_orig_pin {mem_rdata_q_reg[12]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q2N} .original_name {mem_rdata_q[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q2N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q3N} .original_name {mem_rdata_q[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q3N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q4N} .original_name {mem_rdata_q[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[12]_MB_mem_rdata_q_reg[14]_MB_mem_rdata_q_reg[21]_MB_mem_rdata_q_reg[0]/Q4N} .multibit_base_name mem_rdata_q
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .original_name {{mem_rdata_q[1]} {mem_rdata_q[2]} {mem_rdata_q[3]} {mem_rdata_q[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .single_bit_orig_name {mem_rdata_q[4]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .org_names_for_split {{mem_rdata_q_reg[1]} {mem_rdata_q_reg[2]} {mem_rdata_q_reg[3]} {mem_rdata_q_reg[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .org_rtl_names_for_mb {{picorv32.mem_rdata_q[1]} {picorv32.mem_rdata_q[2]} {picorv32.mem_rdata_q[3]} {picorv32.mem_rdata_q[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/CK} .multibit_orig_pin {mem_rdata_q_reg[1]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/D1} .multibit_orig_pin {mem_rdata_q_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/D2} .multibit_orig_pin {mem_rdata_q_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/D3} .multibit_orig_pin {mem_rdata_q_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/D4} .multibit_orig_pin {mem_rdata_q_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q1} .original_name {mem_rdata_q[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q1} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q1} .multibit_orig_pin {mem_rdata_q_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q2} .original_name {mem_rdata_q[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q2} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q2} .multibit_orig_pin {mem_rdata_q_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q3} .original_name {mem_rdata_q[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q3} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q3} .multibit_orig_pin {mem_rdata_q_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q4} .original_name {mem_rdata_q[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q4} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q4} .multibit_orig_pin {mem_rdata_q_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q1N} .original_name {mem_rdata_q[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q1N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q2N} .original_name {mem_rdata_q[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q2N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q3N} .original_name {mem_rdata_q[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q3N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q4N} .original_name {mem_rdata_q[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[1]_MB_mem_rdata_q_reg[2]_MB_mem_rdata_q_reg[3]_MB_mem_rdata_q_reg[4]/Q4N} .multibit_base_name mem_rdata_q
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .original_name {{mem_rdata_q[5]} {mem_rdata_q[6]} {mem_rdata_q[7]} {mem_rdata_q[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .single_bit_orig_name {mem_rdata_q[8]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .org_names_for_split {{mem_rdata_q_reg[5]} {mem_rdata_q_reg[6]} {mem_rdata_q_reg[7]} {mem_rdata_q_reg[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .org_rtl_names_for_mb {{picorv32.mem_rdata_q[5]} {picorv32.mem_rdata_q[6]} {picorv32.mem_rdata_q[7]} {picorv32.mem_rdata_q[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/CK} .multibit_orig_pin {mem_rdata_q_reg[5]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/D1} .multibit_orig_pin {mem_rdata_q_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/D2} .multibit_orig_pin {mem_rdata_q_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/D3} .multibit_orig_pin {mem_rdata_q_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/D4} .multibit_orig_pin {mem_rdata_q_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q1} .original_name {mem_rdata_q[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q1} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q1} .multibit_orig_pin {mem_rdata_q_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q2} .original_name {mem_rdata_q[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q2} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q2} .multibit_orig_pin {mem_rdata_q_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q3} .original_name {mem_rdata_q[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q3} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q3} .multibit_orig_pin {mem_rdata_q_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q4} .original_name {mem_rdata_q[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q4} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q4} .multibit_orig_pin {mem_rdata_q_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q1N} .original_name {mem_rdata_q[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q1N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q2N} .original_name {mem_rdata_q[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q2N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q3N} .original_name {mem_rdata_q[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q3N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q4N} .original_name {mem_rdata_q[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[5]_MB_mem_rdata_q_reg[6]_MB_mem_rdata_q_reg[7]_MB_mem_rdata_q_reg[8]/Q4N} .multibit_base_name mem_rdata_q
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .original_name {{mem_rdata_q[9]} {mem_rdata_q[10]} {mem_rdata_q[11]} {mem_rdata_q[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .single_bit_orig_name {mem_rdata_q[13]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .org_names_for_split {{mem_rdata_q_reg[9]} {mem_rdata_q_reg[10]} {mem_rdata_q_reg[11]} {mem_rdata_q_reg[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .org_rtl_names_for_mb {{picorv32.mem_rdata_q[9]} {picorv32.mem_rdata_q[10]} {picorv32.mem_rdata_q[11]} {picorv32.mem_rdata_q[13]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/CK} .multibit_orig_pin {mem_rdata_q_reg[9]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/D1} .multibit_orig_pin {mem_rdata_q_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/D2} .multibit_orig_pin {mem_rdata_q_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/D3} .multibit_orig_pin {mem_rdata_q_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/D4} .multibit_orig_pin {mem_rdata_q_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q1} .original_name {mem_rdata_q[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q1} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q1} .multibit_orig_pin {mem_rdata_q_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q2} .original_name {mem_rdata_q[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q2} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q2} .multibit_orig_pin {mem_rdata_q_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q3} .original_name {mem_rdata_q[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q3} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q3} .multibit_orig_pin {mem_rdata_q_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q4} .original_name {mem_rdata_q[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q4} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q4} .multibit_orig_pin {mem_rdata_q_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q1N} .original_name {mem_rdata_q[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q1N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q2N} .original_name {mem_rdata_q[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q2N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q3N} .original_name {mem_rdata_q[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q3N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q4N} .original_name {mem_rdata_q[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[9]_MB_mem_rdata_q_reg[10]_MB_mem_rdata_q_reg[11]_MB_mem_rdata_q_reg[13]/Q4N} .multibit_base_name mem_rdata_q
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .original_name {{mem_rdata_q[15]} {mem_rdata_q[16]} {mem_rdata_q[17]} {mem_rdata_q[18]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .single_bit_orig_name {mem_rdata_q[18]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .org_names_for_split {{mem_rdata_q_reg[15]} {mem_rdata_q_reg[16]} {mem_rdata_q_reg[17]} {mem_rdata_q_reg[18]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .org_rtl_names_for_mb {{picorv32.mem_rdata_q[15]} {picorv32.mem_rdata_q[16]} {picorv32.mem_rdata_q[17]} {picorv32.mem_rdata_q[18]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/CK} .multibit_orig_pin {mem_rdata_q_reg[15]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/D1} .multibit_orig_pin {mem_rdata_q_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/D2} .multibit_orig_pin {mem_rdata_q_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/D3} .multibit_orig_pin {mem_rdata_q_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/D4} .multibit_orig_pin {mem_rdata_q_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q1} .original_name {mem_rdata_q[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q1} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q1} .multibit_orig_pin {mem_rdata_q_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q2} .original_name {mem_rdata_q[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q2} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q2} .multibit_orig_pin {mem_rdata_q_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q3} .original_name {mem_rdata_q[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q3} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q3} .multibit_orig_pin {mem_rdata_q_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q4} .original_name {mem_rdata_q[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q4} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q4} .multibit_orig_pin {mem_rdata_q_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q1N} .original_name {mem_rdata_q[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q1N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q1N} .multibit_orig_pin {mem_rdata_q_reg[15]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q2N} .original_name {mem_rdata_q[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q2N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q3N} .original_name {mem_rdata_q[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q3N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q3N} .multibit_orig_pin {mem_rdata_q_reg[17]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q4N} .original_name {mem_rdata_q[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q4N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[15]_MB_mem_rdata_q_reg[16]_MB_mem_rdata_q_reg[17]_MB_mem_rdata_q_reg[18]/Q4N} .multibit_orig_pin {mem_rdata_q_reg[18]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .original_name {{mem_rdata_q[19]} {mem_rdata_q[20]} {mem_rdata_q[22]} {mem_rdata_q[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .single_bit_orig_name {mem_rdata_q[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .org_names_for_split {{mem_rdata_q_reg[19]} {mem_rdata_q_reg[20]} {mem_rdata_q_reg[22]} {mem_rdata_q_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .org_rtl_names_for_mb {{picorv32.mem_rdata_q[19]} {picorv32.mem_rdata_q[20]} {picorv32.mem_rdata_q[22]} {picorv32.mem_rdata_q[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/CK} .multibit_orig_pin {mem_rdata_q_reg[19]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/D1} .multibit_orig_pin {mem_rdata_q_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/D2} .multibit_orig_pin {mem_rdata_q_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/D3} .multibit_orig_pin {mem_rdata_q_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/D4} .multibit_orig_pin {mem_rdata_q_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q1} .original_name {mem_rdata_q[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q1} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q1} .multibit_orig_pin {mem_rdata_q_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q2} .original_name {mem_rdata_q[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q2} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q2} .multibit_orig_pin {mem_rdata_q_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q3} .original_name {mem_rdata_q[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q3} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q3} .multibit_orig_pin {mem_rdata_q_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q4} .original_name {mem_rdata_q[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q4} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q4} .multibit_orig_pin {mem_rdata_q_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q1N} .original_name {mem_rdata_q[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q1N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q1N} .multibit_orig_pin {mem_rdata_q_reg[19]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q2N} .original_name {mem_rdata_q[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q2N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q3N} .original_name {mem_rdata_q[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q3N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q3N} .multibit_orig_pin {mem_rdata_q_reg[22]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q4N} .original_name {mem_rdata_q[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[19]_MB_mem_rdata_q_reg[20]_MB_mem_rdata_q_reg[22]_MB_mem_rdata_q_reg[23]/Q4N} .multibit_base_name mem_rdata_q
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .original_name {{mem_rdata_q[24]} {mem_rdata_q[25]} {mem_rdata_q[26]} {mem_rdata_q[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .single_bit_orig_name {mem_rdata_q[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .org_names_for_split {{mem_rdata_q_reg[24]} {mem_rdata_q_reg[25]} {mem_rdata_q_reg[26]} {mem_rdata_q_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .org_rtl_names_for_mb {{picorv32.mem_rdata_q[24]} {picorv32.mem_rdata_q[25]} {picorv32.mem_rdata_q[26]} {picorv32.mem_rdata_q[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/CK} .multibit_orig_pin {mem_rdata_q_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/D1} .multibit_orig_pin {mem_rdata_q_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/D2} .multibit_orig_pin {mem_rdata_q_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/D3} .multibit_orig_pin {mem_rdata_q_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/D4} .multibit_orig_pin {mem_rdata_q_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q1} .original_name {mem_rdata_q[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q1} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q1} .multibit_orig_pin {mem_rdata_q_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q2} .original_name {mem_rdata_q[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q2} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q2} .multibit_orig_pin {mem_rdata_q_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q3} .original_name {mem_rdata_q[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q3} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q3} .multibit_orig_pin {mem_rdata_q_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q4} .original_name {mem_rdata_q[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q4} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q4} .multibit_orig_pin {mem_rdata_q_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q1N} .original_name {mem_rdata_q[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q1N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q1N} .multibit_orig_pin {mem_rdata_q_reg[24]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q2N} .original_name {mem_rdata_q[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q2N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q3N} .original_name {mem_rdata_q[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q3N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q3N} .multibit_orig_pin {mem_rdata_q_reg[26]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q4N} .original_name {mem_rdata_q[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q4N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[24]_MB_mem_rdata_q_reg[25]_MB_mem_rdata_q_reg[26]_MB_mem_rdata_q_reg[27]/Q4N} .multibit_orig_pin {mem_rdata_q_reg[27]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .original_name {{mem_rdata_q[28]} {mem_rdata_q[29]} {mem_rdata_q[30]} {mem_rdata_q[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .single_bit_orig_name {mem_rdata_q[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .org_names_for_split {{mem_rdata_q_reg[28]} {mem_rdata_q_reg[29]} {mem_rdata_q_reg[30]} {mem_rdata_q_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .org_rtl_names_for_mb {{picorv32.mem_rdata_q[28]} {picorv32.mem_rdata_q[29]} {picorv32.mem_rdata_q[30]} {picorv32.mem_rdata_q[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/CK} .multibit_orig_pin {mem_rdata_q_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/D1} .multibit_orig_pin {mem_rdata_q_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/D2} .multibit_orig_pin {mem_rdata_q_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/D3} .multibit_orig_pin {mem_rdata_q_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/D4} .multibit_orig_pin {mem_rdata_q_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q1} .original_name {mem_rdata_q[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q1} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q1} .multibit_orig_pin {mem_rdata_q_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q2} .original_name {mem_rdata_q[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q2} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q2} .multibit_orig_pin {mem_rdata_q_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q3} .original_name {mem_rdata_q[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q3} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q3} .multibit_orig_pin {mem_rdata_q_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q4} .original_name {mem_rdata_q[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q4} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q4} .multibit_orig_pin {mem_rdata_q_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q1N} .original_name {mem_rdata_q[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q1N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q1N} .multibit_orig_pin {mem_rdata_q_reg[28]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q2N} .original_name {mem_rdata_q[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q2N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q3N} .original_name {mem_rdata_q[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q3N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q3N} .multibit_orig_pin {mem_rdata_q_reg[30]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q4N} .original_name {mem_rdata_q[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q4N} .multibit_base_name mem_rdata_q
set_db -quiet {pin:picorv32/CDN_MBIT_mem_rdata_q_reg[28]_MB_mem_rdata_q_reg[29]_MB_mem_rdata_q_reg[30]_MB_mem_rdata_q_reg[31]/Q4N} .multibit_orig_pin {mem_rdata_q_reg[31]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .original_name {{reg_next_pc[1]} {reg_next_pc[2]} {reg_next_pc[3]} {reg_next_pc[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .single_bit_orig_name {reg_next_pc[4]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .org_names_for_split {{reg_next_pc_reg[1]} {reg_next_pc_reg[2]} {reg_next_pc_reg[3]} {reg_next_pc_reg[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .org_rtl_names_for_mb {{picorv32.reg_next_pc[1]} {picorv32.reg_next_pc[2]} {picorv32.reg_next_pc[3]} {picorv32.reg_next_pc[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/CK} .multibit_orig_pin {reg_next_pc_reg[1]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/D1} .multibit_orig_pin {reg_next_pc_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/D2} .multibit_orig_pin {reg_next_pc_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/D3} .multibit_orig_pin {reg_next_pc_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/D4} .multibit_orig_pin {reg_next_pc_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q1} .original_name {reg_next_pc[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q1} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q1} .multibit_orig_pin {reg_next_pc_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q2} .original_name {reg_next_pc[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q2} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q2} .multibit_orig_pin {reg_next_pc_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q3} .original_name {reg_next_pc[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q3} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q3} .multibit_orig_pin {reg_next_pc_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q4} .original_name {reg_next_pc[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q4} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q4} .multibit_orig_pin {reg_next_pc_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q1N} .original_name {reg_next_pc[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q1N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q2N} .original_name {reg_next_pc[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q2N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q3N} .original_name {reg_next_pc[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q3N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q4N} .original_name {reg_next_pc[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[1]_MB_reg_next_pc_reg[2]_MB_reg_next_pc_reg[3]_MB_reg_next_pc_reg[4]/Q4N} .multibit_base_name reg_next_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .original_name {{reg_next_pc[5]} {reg_next_pc[6]} {reg_next_pc[7]} {reg_next_pc[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .single_bit_orig_name {reg_next_pc[8]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .org_names_for_split {{reg_next_pc_reg[5]} {reg_next_pc_reg[6]} {reg_next_pc_reg[7]} {reg_next_pc_reg[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .org_rtl_names_for_mb {{picorv32.reg_next_pc[5]} {picorv32.reg_next_pc[6]} {picorv32.reg_next_pc[7]} {picorv32.reg_next_pc[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/CK} .multibit_orig_pin {reg_next_pc_reg[5]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/D1} .multibit_orig_pin {reg_next_pc_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/D2} .multibit_orig_pin {reg_next_pc_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/D3} .multibit_orig_pin {reg_next_pc_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/D4} .multibit_orig_pin {reg_next_pc_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q1} .original_name {reg_next_pc[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q1} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q1} .multibit_orig_pin {reg_next_pc_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q2} .original_name {reg_next_pc[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q2} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q2} .multibit_orig_pin {reg_next_pc_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q3} .original_name {reg_next_pc[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q3} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q3} .multibit_orig_pin {reg_next_pc_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q4} .original_name {reg_next_pc[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q4} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q4} .multibit_orig_pin {reg_next_pc_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q1N} .original_name {reg_next_pc[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q1N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q2N} .original_name {reg_next_pc[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q2N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q3N} .original_name {reg_next_pc[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q3N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q4N} .original_name {reg_next_pc[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[5]_MB_reg_next_pc_reg[6]_MB_reg_next_pc_reg[7]_MB_reg_next_pc_reg[8]/Q4N} .multibit_base_name reg_next_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .original_name {{reg_next_pc[9]} {reg_next_pc[10]} {reg_next_pc[11]} {reg_next_pc[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .single_bit_orig_name {reg_next_pc[12]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .org_names_for_split {{reg_next_pc_reg[9]} {reg_next_pc_reg[10]} {reg_next_pc_reg[11]} {reg_next_pc_reg[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .org_rtl_names_for_mb {{picorv32.reg_next_pc[9]} {picorv32.reg_next_pc[10]} {picorv32.reg_next_pc[11]} {picorv32.reg_next_pc[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/CK} .multibit_orig_pin {reg_next_pc_reg[9]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/D1} .multibit_orig_pin {reg_next_pc_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/D2} .multibit_orig_pin {reg_next_pc_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/D3} .multibit_orig_pin {reg_next_pc_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/D4} .multibit_orig_pin {reg_next_pc_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q1} .original_name {reg_next_pc[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q1} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q1} .multibit_orig_pin {reg_next_pc_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q2} .original_name {reg_next_pc[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q2} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q2} .multibit_orig_pin {reg_next_pc_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q3} .original_name {reg_next_pc[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q3} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q3} .multibit_orig_pin {reg_next_pc_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q4} .original_name {reg_next_pc[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q4} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q4} .multibit_orig_pin {reg_next_pc_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q1N} .original_name {reg_next_pc[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q1N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q2N} .original_name {reg_next_pc[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q2N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q3N} .original_name {reg_next_pc[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q3N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q4N} .original_name {reg_next_pc[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[9]_MB_reg_next_pc_reg[10]_MB_reg_next_pc_reg[11]_MB_reg_next_pc_reg[12]/Q4N} .multibit_base_name reg_next_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .original_name {{reg_next_pc[13]} {reg_next_pc[14]} {reg_next_pc[15]} {reg_next_pc[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .single_bit_orig_name {reg_next_pc[16]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .org_names_for_split {{reg_next_pc_reg[13]} {reg_next_pc_reg[14]} {reg_next_pc_reg[15]} {reg_next_pc_reg[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .org_rtl_names_for_mb {{picorv32.reg_next_pc[13]} {picorv32.reg_next_pc[14]} {picorv32.reg_next_pc[15]} {picorv32.reg_next_pc[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/CK} .multibit_orig_pin {reg_next_pc_reg[13]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/D1} .multibit_orig_pin {reg_next_pc_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/D2} .multibit_orig_pin {reg_next_pc_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/D3} .multibit_orig_pin {reg_next_pc_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/D4} .multibit_orig_pin {reg_next_pc_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q1} .original_name {reg_next_pc[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q1} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q1} .multibit_orig_pin {reg_next_pc_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q2} .original_name {reg_next_pc[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q2} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q2} .multibit_orig_pin {reg_next_pc_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q3} .original_name {reg_next_pc[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q3} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q3} .multibit_orig_pin {reg_next_pc_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q4} .original_name {reg_next_pc[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q4} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q4} .multibit_orig_pin {reg_next_pc_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q1N} .original_name {reg_next_pc[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q1N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q2N} .original_name {reg_next_pc[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q2N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q3N} .original_name {reg_next_pc[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q3N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q4N} .original_name {reg_next_pc[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[13]_MB_reg_next_pc_reg[14]_MB_reg_next_pc_reg[15]_MB_reg_next_pc_reg[16]/Q4N} .multibit_base_name reg_next_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .original_name {{reg_next_pc[17]} {reg_next_pc[18]} {reg_next_pc[19]} {reg_next_pc[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .single_bit_orig_name {reg_next_pc[20]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .org_names_for_split {{reg_next_pc_reg[17]} {reg_next_pc_reg[18]} {reg_next_pc_reg[19]} {reg_next_pc_reg[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .org_rtl_names_for_mb {{picorv32.reg_next_pc[17]} {picorv32.reg_next_pc[18]} {picorv32.reg_next_pc[19]} {picorv32.reg_next_pc[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/CK} .multibit_orig_pin {reg_next_pc_reg[17]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/D1} .multibit_orig_pin {reg_next_pc_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/D2} .multibit_orig_pin {reg_next_pc_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/D3} .multibit_orig_pin {reg_next_pc_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/D4} .multibit_orig_pin {reg_next_pc_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q1} .original_name {reg_next_pc[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q1} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q1} .multibit_orig_pin {reg_next_pc_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q2} .original_name {reg_next_pc[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q2} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q2} .multibit_orig_pin {reg_next_pc_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q3} .original_name {reg_next_pc[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q3} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q3} .multibit_orig_pin {reg_next_pc_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q4} .original_name {reg_next_pc[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q4} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q4} .multibit_orig_pin {reg_next_pc_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q1N} .original_name {reg_next_pc[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q1N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q2N} .original_name {reg_next_pc[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q2N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q3N} .original_name {reg_next_pc[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q3N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q4N} .original_name {reg_next_pc[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[17]_MB_reg_next_pc_reg[18]_MB_reg_next_pc_reg[19]_MB_reg_next_pc_reg[20]/Q4N} .multibit_base_name reg_next_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .original_name {{reg_next_pc[21]} {reg_next_pc[22]} {reg_next_pc[23]} {reg_next_pc[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .single_bit_orig_name {reg_next_pc[24]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .org_names_for_split {{reg_next_pc_reg[21]} {reg_next_pc_reg[22]} {reg_next_pc_reg[23]} {reg_next_pc_reg[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .org_rtl_names_for_mb {{picorv32.reg_next_pc[21]} {picorv32.reg_next_pc[22]} {picorv32.reg_next_pc[23]} {picorv32.reg_next_pc[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/CK} .multibit_orig_pin {reg_next_pc_reg[21]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/D1} .multibit_orig_pin {reg_next_pc_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/D2} .multibit_orig_pin {reg_next_pc_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/D3} .multibit_orig_pin {reg_next_pc_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/D4} .multibit_orig_pin {reg_next_pc_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q1} .original_name {reg_next_pc[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q1} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q1} .multibit_orig_pin {reg_next_pc_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q2} .original_name {reg_next_pc[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q2} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q2} .multibit_orig_pin {reg_next_pc_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q3} .original_name {reg_next_pc[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q3} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q3} .multibit_orig_pin {reg_next_pc_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q4} .original_name {reg_next_pc[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q4} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q4} .multibit_orig_pin {reg_next_pc_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q1N} .original_name {reg_next_pc[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q1N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q2N} .original_name {reg_next_pc[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q2N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q3N} .original_name {reg_next_pc[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q3N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q4N} .original_name {reg_next_pc[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[21]_MB_reg_next_pc_reg[22]_MB_reg_next_pc_reg[23]_MB_reg_next_pc_reg[24]/Q4N} .multibit_base_name reg_next_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .original_name {{reg_next_pc[25]} {reg_next_pc[26]} {reg_next_pc[27]} {reg_next_pc[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .single_bit_orig_name {reg_next_pc[28]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .org_names_for_split {{reg_next_pc_reg[25]} {reg_next_pc_reg[26]} {reg_next_pc_reg[27]} {reg_next_pc_reg[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .org_rtl_names_for_mb {{picorv32.reg_next_pc[25]} {picorv32.reg_next_pc[26]} {picorv32.reg_next_pc[27]} {picorv32.reg_next_pc[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/CK} .multibit_orig_pin {reg_next_pc_reg[25]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/D1} .multibit_orig_pin {reg_next_pc_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/D2} .multibit_orig_pin {reg_next_pc_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/D3} .multibit_orig_pin {reg_next_pc_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/D4} .multibit_orig_pin {reg_next_pc_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q1} .original_name {reg_next_pc[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q1} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q1} .multibit_orig_pin {reg_next_pc_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q2} .original_name {reg_next_pc[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q2} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q2} .multibit_orig_pin {reg_next_pc_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q3} .original_name {reg_next_pc[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q3} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q3} .multibit_orig_pin {reg_next_pc_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q4} .original_name {reg_next_pc[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q4} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q4} .multibit_orig_pin {reg_next_pc_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q1N} .original_name {reg_next_pc[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q1N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q2N} .original_name {reg_next_pc[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q2N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q3N} .original_name {reg_next_pc[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q3N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q4N} .original_name {reg_next_pc[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[25]_MB_reg_next_pc_reg[26]_MB_reg_next_pc_reg[27]_MB_reg_next_pc_reg[28]/Q4N} .multibit_base_name reg_next_pc
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .original_name {{reg_next_pc[29]} {reg_next_pc[30]} {reg_next_pc[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .single_bit_orig_name {reg_next_pc[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .org_names_for_split {{reg_next_pc_reg[29]} {reg_next_pc_reg[30]} {reg_next_pc_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .org_rtl_names_for_mb {{picorv32.reg_next_pc[29]} {picorv32.reg_next_pc[30]} {picorv32.reg_next_pc[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .unused_bit_count_in_multibit 1
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .org_address_of_instances {0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/CK} .multibit_orig_pin {reg_next_pc_reg[29]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/D1} .multibit_orig_pin {reg_next_pc_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/D2} .multibit_orig_pin {reg_next_pc_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/D3} .multibit_orig_pin {reg_next_pc_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/D4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q1} .original_name {reg_next_pc[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q1} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q1} .multibit_orig_pin {reg_next_pc_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q2} .original_name {reg_next_pc[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q2} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q2} .multibit_orig_pin {reg_next_pc_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q3} .original_name {reg_next_pc[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q3} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q3} .multibit_orig_pin {reg_next_pc_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q1N} .original_name {reg_next_pc[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q1N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q2N} .original_name {reg_next_pc[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q2N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q3N} .original_name {reg_next_pc[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q3N} .multibit_base_name reg_next_pc
set_db -quiet {pin:picorv32/CDN_MBIT_reg_next_pc_reg[29]_MB_reg_next_pc_reg[30]_MB_reg_next_pc_reg[31]/Q4N} .unused_bit true
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .original_name {{mem_wordsize[1]} {mem_wordsize[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .single_bit_orig_name {mem_wordsize[0]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .gint_phase_inversion {false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .org_locations_for_split {no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .org_names_for_split {{mem_wordsize_reg[1]} {mem_wordsize_reg[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .org_rtl_names_for_mb {{picorv32.mem_wordsize[1]} {picorv32.mem_wordsize[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .org_address_of_instances {0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/CK} .multibit_orig_pin {mem_wordsize_reg[1]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/D1} .multibit_orig_pin {mem_wordsize_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/D2} .multibit_orig_pin {mem_wordsize_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q1} .original_name {mem_wordsize[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q1} .multibit_base_name mem_wordsize
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q1} .multibit_orig_pin {mem_wordsize_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q2} .original_name {mem_wordsize[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q2} .multibit_base_name mem_wordsize
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q2} .multibit_orig_pin {mem_wordsize_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q1N} .original_name {mem_wordsize[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q1N} .multibit_base_name mem_wordsize
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q2N} .original_name {mem_wordsize[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_wordsize_reg[1]_MB_mem_wordsize_reg[0]/Q2N} .multibit_base_name mem_wordsize
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .original_name {{decoded_imm_j[1]} {decoded_imm_j[2]} {decoded_imm_j[3]} {decoded_imm_j[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .single_bit_orig_name {decoded_imm_j[4]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .org_names_for_split {{decoded_imm_j_reg[1]} {decoded_imm_j_reg[2]} {decoded_imm_j_reg[3]} {decoded_imm_j_reg[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .org_rtl_names_for_mb {{picorv32.decoded_imm_j[1]} {picorv32.decoded_imm_j[2]} {picorv32.decoded_imm_j[3]} {picorv32.decoded_imm_j[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/CK} .multibit_orig_pin {decoded_imm_j_reg[1]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/D1} .multibit_orig_pin {decoded_imm_j_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/D2} .multibit_orig_pin {decoded_imm_j_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/D3} .multibit_orig_pin {decoded_imm_j_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/D4} .multibit_orig_pin {decoded_imm_j_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q1} .original_name {decoded_imm_j[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q1} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q1} .multibit_orig_pin {decoded_imm_j_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q2} .original_name {decoded_imm_j[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q2} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q2} .multibit_orig_pin {decoded_imm_j_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q3} .original_name {decoded_imm_j[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q3} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q3} .multibit_orig_pin {decoded_imm_j_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q4} .original_name {decoded_imm_j[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q4} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q4} .multibit_orig_pin {decoded_imm_j_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q1N} .original_name {decoded_imm_j[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q1N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q2N} .original_name {decoded_imm_j[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q2N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q3N} .original_name {decoded_imm_j[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q3N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q4N} .original_name {decoded_imm_j[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[1]_MB_decoded_imm_j_reg[2]_MB_decoded_imm_j_reg[3]_MB_decoded_imm_j_reg[4]/Q4N} .multibit_base_name decoded_imm_j
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .original_name {{decoded_imm_j[5]} {decoded_imm_j[6]} {decoded_imm_j[7]} {decoded_imm_j[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .single_bit_orig_name {decoded_imm_j[8]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .org_names_for_split {{decoded_imm_j_reg[5]} {decoded_imm_j_reg[6]} {decoded_imm_j_reg[7]} {decoded_imm_j_reg[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .org_rtl_names_for_mb {{picorv32.decoded_imm_j[5]} {picorv32.decoded_imm_j[6]} {picorv32.decoded_imm_j[7]} {picorv32.decoded_imm_j[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/CK} .multibit_orig_pin {decoded_imm_j_reg[5]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/D1} .multibit_orig_pin {decoded_imm_j_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/D2} .multibit_orig_pin {decoded_imm_j_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/D3} .multibit_orig_pin {decoded_imm_j_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/D4} .multibit_orig_pin {decoded_imm_j_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q1} .original_name {decoded_imm_j[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q1} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q1} .multibit_orig_pin {decoded_imm_j_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q2} .original_name {decoded_imm_j[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q2} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q2} .multibit_orig_pin {decoded_imm_j_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q3} .original_name {decoded_imm_j[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q3} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q3} .multibit_orig_pin {decoded_imm_j_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q4} .original_name {decoded_imm_j[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q4} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q4} .multibit_orig_pin {decoded_imm_j_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q1N} .original_name {decoded_imm_j[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q1N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q2N} .original_name {decoded_imm_j[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q2N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q3N} .original_name {decoded_imm_j[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q3N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q4N} .original_name {decoded_imm_j[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[5]_MB_decoded_imm_j_reg[6]_MB_decoded_imm_j_reg[7]_MB_decoded_imm_j_reg[8]/Q4N} .multibit_base_name decoded_imm_j
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .original_name {{decoded_imm_j[9]} {decoded_imm_j[10]} {decoded_imm_j[11]} {decoded_imm_j[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .single_bit_orig_name {decoded_imm_j[12]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .org_names_for_split {{decoded_imm_j_reg[9]} {decoded_imm_j_reg[10]} {decoded_imm_j_reg[11]} {decoded_imm_j_reg[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .org_rtl_names_for_mb {{picorv32.decoded_imm_j[9]} {picorv32.decoded_imm_j[10]} {picorv32.decoded_imm_j[11]} {picorv32.decoded_imm_j[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/CK} .multibit_orig_pin {decoded_imm_j_reg[9]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/D1} .multibit_orig_pin {decoded_imm_j_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/D2} .multibit_orig_pin {decoded_imm_j_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/D3} .multibit_orig_pin {decoded_imm_j_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/D4} .multibit_orig_pin {decoded_imm_j_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q1} .original_name {decoded_imm_j[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q1} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q1} .multibit_orig_pin {decoded_imm_j_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q2} .original_name {decoded_imm_j[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q2} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q2} .multibit_orig_pin {decoded_imm_j_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q3} .original_name {decoded_imm_j[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q3} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q3} .multibit_orig_pin {decoded_imm_j_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q4} .original_name {decoded_imm_j[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q4} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q4} .multibit_orig_pin {decoded_imm_j_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q1N} .original_name {decoded_imm_j[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q1N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q2N} .original_name {decoded_imm_j[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q2N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q3N} .original_name {decoded_imm_j[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q3N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q3N} .multibit_orig_pin {decoded_imm_j_reg[11]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q4N} .original_name {decoded_imm_j[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[9]_MB_decoded_imm_j_reg[10]_MB_decoded_imm_j_reg[11]_MB_decoded_imm_j_reg[12]/Q4N} .multibit_base_name decoded_imm_j
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .original_name {{decoded_imm_j[13]} {decoded_imm_j[14]} {decoded_imm_j[15]} {decoded_imm_j[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .single_bit_orig_name {decoded_imm_j[16]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .org_names_for_split {{decoded_imm_j_reg[13]} {decoded_imm_j_reg[14]} {decoded_imm_j_reg[15]} {decoded_imm_j_reg[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .org_rtl_names_for_mb {{picorv32.decoded_imm_j[13]} {picorv32.decoded_imm_j[14]} {picorv32.decoded_imm_j[15]} {picorv32.decoded_imm_j[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/CK} .multibit_orig_pin {decoded_imm_j_reg[13]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/D1} .multibit_orig_pin {decoded_imm_j_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/D2} .multibit_orig_pin {decoded_imm_j_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/D3} .multibit_orig_pin {decoded_imm_j_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/D4} .multibit_orig_pin {decoded_imm_j_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q1} .original_name {decoded_imm_j[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q1} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q1} .multibit_orig_pin {decoded_imm_j_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q2} .original_name {decoded_imm_j[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q2} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q2} .multibit_orig_pin {decoded_imm_j_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q3} .original_name {decoded_imm_j[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q3} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q3} .multibit_orig_pin {decoded_imm_j_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q4} .original_name {decoded_imm_j[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q4} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q4} .multibit_orig_pin {decoded_imm_j_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q1N} .original_name {decoded_imm_j[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q1N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q2N} .original_name {decoded_imm_j[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q2N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q3N} .original_name {decoded_imm_j[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q3N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q3N} .multibit_orig_pin {decoded_imm_j_reg[15]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q4N} .original_name {decoded_imm_j[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q4N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[13]_MB_decoded_imm_j_reg[14]_MB_decoded_imm_j_reg[15]_MB_decoded_imm_j_reg[16]/Q4N} .multibit_orig_pin {decoded_imm_j_reg[16]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .original_name {{decoded_imm_j[17]} {decoded_imm_j[18]} {decoded_imm_j[19]} {decoded_imm_j[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .single_bit_orig_name {decoded_imm_j[20]}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .org_names_for_split {{decoded_imm_j_reg[17]} {decoded_imm_j_reg[18]} {decoded_imm_j_reg[19]} {decoded_imm_j_reg[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .org_rtl_names_for_mb {{picorv32.decoded_imm_j[17]} {picorv32.decoded_imm_j[18]} {picorv32.decoded_imm_j[19]} {picorv32.decoded_imm_j[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/CK} .multibit_orig_pin {decoded_imm_j_reg[17]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/D1} .multibit_orig_pin {decoded_imm_j_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/D2} .multibit_orig_pin {decoded_imm_j_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/D3} .multibit_orig_pin {decoded_imm_j_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/D4} .multibit_orig_pin {decoded_imm_j_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q1} .original_name {decoded_imm_j[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q1} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q1} .multibit_orig_pin {decoded_imm_j_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q2} .original_name {decoded_imm_j[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q2} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q2} .multibit_orig_pin {decoded_imm_j_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q3} .original_name {decoded_imm_j[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q3} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q3} .multibit_orig_pin {decoded_imm_j_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q4} .original_name {decoded_imm_j[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q4} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q4} .multibit_orig_pin {decoded_imm_j_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q1N} .original_name {decoded_imm_j[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q1N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q1N} .multibit_orig_pin {decoded_imm_j_reg[17]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q2N} .original_name {decoded_imm_j[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q2N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q3N} .original_name {decoded_imm_j[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q3N} .multibit_base_name decoded_imm_j
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q3N} .multibit_orig_pin {decoded_imm_j_reg[19]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q4N} .original_name {decoded_imm_j[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_imm_j_reg[17]_MB_decoded_imm_j_reg[18]_MB_decoded_imm_j_reg[19]_MB_decoded_imm_j_reg[20]/Q4N} .multibit_base_name decoded_imm_j
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .original_name {{mem_16bit_buffer[0]} {mem_16bit_buffer[1]} {mem_16bit_buffer[2]} {mem_16bit_buffer[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .single_bit_orig_name {mem_16bit_buffer[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .org_names_for_split {{mem_16bit_buffer_reg[0]} {mem_16bit_buffer_reg[1]} {mem_16bit_buffer_reg[2]} {mem_16bit_buffer_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .org_rtl_names_for_mb {{picorv32.mem_16bit_buffer[0]} {picorv32.mem_16bit_buffer[1]} {picorv32.mem_16bit_buffer[2]} {picorv32.mem_16bit_buffer[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/CK} .multibit_orig_pin {mem_16bit_buffer_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/D1} .multibit_orig_pin {mem_16bit_buffer_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/D2} .multibit_orig_pin {mem_16bit_buffer_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/D3} .multibit_orig_pin {mem_16bit_buffer_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/D4} .multibit_orig_pin {mem_16bit_buffer_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q1} .original_name {mem_16bit_buffer[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q1} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q1} .multibit_orig_pin {mem_16bit_buffer_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q2} .original_name {mem_16bit_buffer[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q2} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q2} .multibit_orig_pin {mem_16bit_buffer_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q3} .original_name {mem_16bit_buffer[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q3} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q3} .multibit_orig_pin {mem_16bit_buffer_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q4} .original_name {mem_16bit_buffer[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q4} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q4} .multibit_orig_pin {mem_16bit_buffer_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q1N} .original_name {mem_16bit_buffer[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q1N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q2N} .original_name {mem_16bit_buffer[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q2N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q3N} .original_name {mem_16bit_buffer[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q3N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q4N} .original_name {mem_16bit_buffer[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[0]_MB_mem_16bit_buffer_reg[1]_MB_mem_16bit_buffer_reg[2]_MB_mem_16bit_buffer_reg[3]/Q4N} .multibit_base_name mem_16bit_buffer
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .original_name {{mem_16bit_buffer[4]} {mem_16bit_buffer[5]} {mem_16bit_buffer[6]} {mem_16bit_buffer[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .single_bit_orig_name {mem_16bit_buffer[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .org_names_for_split {{mem_16bit_buffer_reg[4]} {mem_16bit_buffer_reg[5]} {mem_16bit_buffer_reg[6]} {mem_16bit_buffer_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .org_rtl_names_for_mb {{picorv32.mem_16bit_buffer[4]} {picorv32.mem_16bit_buffer[5]} {picorv32.mem_16bit_buffer[6]} {picorv32.mem_16bit_buffer[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/CK} .multibit_orig_pin {mem_16bit_buffer_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/D1} .multibit_orig_pin {mem_16bit_buffer_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/D2} .multibit_orig_pin {mem_16bit_buffer_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/D3} .multibit_orig_pin {mem_16bit_buffer_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/D4} .multibit_orig_pin {mem_16bit_buffer_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q1} .original_name {mem_16bit_buffer[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q1} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q1} .multibit_orig_pin {mem_16bit_buffer_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q2} .original_name {mem_16bit_buffer[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q2} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q2} .multibit_orig_pin {mem_16bit_buffer_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q3} .original_name {mem_16bit_buffer[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q3} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q3} .multibit_orig_pin {mem_16bit_buffer_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q4} .original_name {mem_16bit_buffer[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q4} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q4} .multibit_orig_pin {mem_16bit_buffer_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q1N} .original_name {mem_16bit_buffer[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q1N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q2N} .original_name {mem_16bit_buffer[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q2N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q3N} .original_name {mem_16bit_buffer[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q3N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q4N} .original_name {mem_16bit_buffer[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[4]_MB_mem_16bit_buffer_reg[5]_MB_mem_16bit_buffer_reg[6]_MB_mem_16bit_buffer_reg[7]/Q4N} .multibit_base_name mem_16bit_buffer
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .original_name {{mem_16bit_buffer[8]} {mem_16bit_buffer[9]} {mem_16bit_buffer[10]} {mem_16bit_buffer[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .single_bit_orig_name {mem_16bit_buffer[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .org_names_for_split {{mem_16bit_buffer_reg[8]} {mem_16bit_buffer_reg[9]} {mem_16bit_buffer_reg[10]} {mem_16bit_buffer_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .org_rtl_names_for_mb {{picorv32.mem_16bit_buffer[8]} {picorv32.mem_16bit_buffer[9]} {picorv32.mem_16bit_buffer[10]} {picorv32.mem_16bit_buffer[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/CK} .multibit_orig_pin {mem_16bit_buffer_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/D1} .multibit_orig_pin {mem_16bit_buffer_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/D2} .multibit_orig_pin {mem_16bit_buffer_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/D3} .multibit_orig_pin {mem_16bit_buffer_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/D4} .multibit_orig_pin {mem_16bit_buffer_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q1} .original_name {mem_16bit_buffer[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q1} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q1} .multibit_orig_pin {mem_16bit_buffer_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q2} .original_name {mem_16bit_buffer[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q2} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q2} .multibit_orig_pin {mem_16bit_buffer_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q3} .original_name {mem_16bit_buffer[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q3} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q3} .multibit_orig_pin {mem_16bit_buffer_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q4} .original_name {mem_16bit_buffer[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q4} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q4} .multibit_orig_pin {mem_16bit_buffer_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q1N} .original_name {mem_16bit_buffer[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q1N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q2N} .original_name {mem_16bit_buffer[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q2N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q3N} .original_name {mem_16bit_buffer[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q3N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q4N} .original_name {mem_16bit_buffer[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[8]_MB_mem_16bit_buffer_reg[9]_MB_mem_16bit_buffer_reg[10]_MB_mem_16bit_buffer_reg[11]/Q4N} .multibit_base_name mem_16bit_buffer
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .original_name {{mem_16bit_buffer[12]} {mem_16bit_buffer[13]} {mem_16bit_buffer[14]} {mem_16bit_buffer[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .single_bit_orig_name {mem_16bit_buffer[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .org_names_for_split {{mem_16bit_buffer_reg[12]} {mem_16bit_buffer_reg[13]} {mem_16bit_buffer_reg[14]} {mem_16bit_buffer_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .org_rtl_names_for_mb {{picorv32.mem_16bit_buffer[12]} {picorv32.mem_16bit_buffer[13]} {picorv32.mem_16bit_buffer[14]} {picorv32.mem_16bit_buffer[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/CK} .multibit_orig_pin {mem_16bit_buffer_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/D1} .multibit_orig_pin {mem_16bit_buffer_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/D2} .multibit_orig_pin {mem_16bit_buffer_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/D3} .multibit_orig_pin {mem_16bit_buffer_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/D4} .multibit_orig_pin {mem_16bit_buffer_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q1} .original_name {mem_16bit_buffer[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q1} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q1} .multibit_orig_pin {mem_16bit_buffer_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q2} .original_name {mem_16bit_buffer[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q2} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q2} .multibit_orig_pin {mem_16bit_buffer_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q3} .original_name {mem_16bit_buffer[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q3} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q3} .multibit_orig_pin {mem_16bit_buffer_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q4} .original_name {mem_16bit_buffer[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q4} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q4} .multibit_orig_pin {mem_16bit_buffer_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q1N} .original_name {mem_16bit_buffer[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q1N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q2N} .original_name {mem_16bit_buffer[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q2N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q3N} .original_name {mem_16bit_buffer[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q3N} .multibit_base_name mem_16bit_buffer
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q4N} .original_name {mem_16bit_buffer[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_mem_16bit_buffer_reg[12]_MB_mem_16bit_buffer_reg[13]_MB_mem_16bit_buffer_reg[14]_MB_mem_16bit_buffer_reg[15]/Q4N} .multibit_base_name mem_16bit_buffer
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .original_name {{genblk1.pcpi_mul/rd[0]} {genblk1.pcpi_mul/rd[1]} {genblk1.pcpi_mul/rd[2]} {genblk1.pcpi_mul/rd[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .single_bit_orig_name {genblk1.pcpi_mul/rd[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[0]} {genblk1.pcpi_mul_rd_reg[1]} {genblk1.pcpi_mul_rd_reg[2]} {genblk1.pcpi_mul_rd_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[0]} {picorv32.genblk1.pcpi_mul.rd[1]} {picorv32.genblk1.pcpi_mul.rd[2]} {picorv32.genblk1.pcpi_mul.rd[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q1} .original_name {genblk1.pcpi_mul/rd[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q2} .original_name {genblk1.pcpi_mul/rd[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q3} .original_name {genblk1.pcpi_mul/rd[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q4} .original_name {genblk1.pcpi_mul/rd[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q1N} .original_name {genblk1.pcpi_mul/rd[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q2N} .original_name {genblk1.pcpi_mul/rd[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q3N} .original_name {genblk1.pcpi_mul/rd[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q4N} .original_name {genblk1.pcpi_mul/rd[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[0]_MB_genblk1.pcpi_mul_rd_reg[1]_MB_genblk1.pcpi_mul_rd_reg[2]_MB_genblk1.pcpi_mul_rd_reg[3]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .original_name {{genblk1.pcpi_mul/rd[4]} {genblk1.pcpi_mul/rd[5]} {genblk1.pcpi_mul/rd[6]} {genblk1.pcpi_mul/rd[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .single_bit_orig_name {genblk1.pcpi_mul/rd[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[4]} {genblk1.pcpi_mul_rd_reg[5]} {genblk1.pcpi_mul_rd_reg[6]} {genblk1.pcpi_mul_rd_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[4]} {picorv32.genblk1.pcpi_mul.rd[5]} {picorv32.genblk1.pcpi_mul.rd[6]} {picorv32.genblk1.pcpi_mul.rd[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q1} .original_name {genblk1.pcpi_mul/rd[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q2} .original_name {genblk1.pcpi_mul/rd[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q3} .original_name {genblk1.pcpi_mul/rd[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q4} .original_name {genblk1.pcpi_mul/rd[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q1N} .original_name {genblk1.pcpi_mul/rd[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q2N} .original_name {genblk1.pcpi_mul/rd[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q3N} .original_name {genblk1.pcpi_mul/rd[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q4N} .original_name {genblk1.pcpi_mul/rd[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[4]_MB_genblk1.pcpi_mul_rd_reg[5]_MB_genblk1.pcpi_mul_rd_reg[6]_MB_genblk1.pcpi_mul_rd_reg[7]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .original_name {{genblk1.pcpi_mul/rd[8]} {genblk1.pcpi_mul/rd[9]} {genblk1.pcpi_mul/rd[10]} {genblk1.pcpi_mul/rd[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .single_bit_orig_name {genblk1.pcpi_mul/rd[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[8]} {genblk1.pcpi_mul_rd_reg[9]} {genblk1.pcpi_mul_rd_reg[10]} {genblk1.pcpi_mul_rd_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[8]} {picorv32.genblk1.pcpi_mul.rd[9]} {picorv32.genblk1.pcpi_mul.rd[10]} {picorv32.genblk1.pcpi_mul.rd[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q1} .original_name {genblk1.pcpi_mul/rd[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q2} .original_name {genblk1.pcpi_mul/rd[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q3} .original_name {genblk1.pcpi_mul/rd[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q4} .original_name {genblk1.pcpi_mul/rd[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q1N} .original_name {genblk1.pcpi_mul/rd[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q2N} .original_name {genblk1.pcpi_mul/rd[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q3N} .original_name {genblk1.pcpi_mul/rd[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q4N} .original_name {genblk1.pcpi_mul/rd[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[8]_MB_genblk1.pcpi_mul_rd_reg[9]_MB_genblk1.pcpi_mul_rd_reg[10]_MB_genblk1.pcpi_mul_rd_reg[11]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .original_name {{genblk1.pcpi_mul/rd[12]} {genblk1.pcpi_mul/rd[13]} {genblk1.pcpi_mul/rd[14]} {genblk1.pcpi_mul/rd[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .single_bit_orig_name {genblk1.pcpi_mul/rd[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[12]} {genblk1.pcpi_mul_rd_reg[13]} {genblk1.pcpi_mul_rd_reg[14]} {genblk1.pcpi_mul_rd_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[12]} {picorv32.genblk1.pcpi_mul.rd[13]} {picorv32.genblk1.pcpi_mul.rd[14]} {picorv32.genblk1.pcpi_mul.rd[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q1} .original_name {genblk1.pcpi_mul/rd[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q2} .original_name {genblk1.pcpi_mul/rd[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q3} .original_name {genblk1.pcpi_mul/rd[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q4} .original_name {genblk1.pcpi_mul/rd[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q1N} .original_name {genblk1.pcpi_mul/rd[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q2N} .original_name {genblk1.pcpi_mul/rd[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q3N} .original_name {genblk1.pcpi_mul/rd[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q4N} .original_name {genblk1.pcpi_mul/rd[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[12]_MB_genblk1.pcpi_mul_rd_reg[13]_MB_genblk1.pcpi_mul_rd_reg[14]_MB_genblk1.pcpi_mul_rd_reg[15]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .original_name {{genblk1.pcpi_mul/rd[16]} {genblk1.pcpi_mul/rd[17]} {genblk1.pcpi_mul/rd[18]} {genblk1.pcpi_mul/rd[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .single_bit_orig_name {genblk1.pcpi_mul/rd[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[16]} {genblk1.pcpi_mul_rd_reg[17]} {genblk1.pcpi_mul_rd_reg[18]} {genblk1.pcpi_mul_rd_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[16]} {picorv32.genblk1.pcpi_mul.rd[17]} {picorv32.genblk1.pcpi_mul.rd[18]} {picorv32.genblk1.pcpi_mul.rd[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q1} .original_name {genblk1.pcpi_mul/rd[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q2} .original_name {genblk1.pcpi_mul/rd[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q3} .original_name {genblk1.pcpi_mul/rd[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q4} .original_name {genblk1.pcpi_mul/rd[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q1N} .original_name {genblk1.pcpi_mul/rd[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q2N} .original_name {genblk1.pcpi_mul/rd[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q3N} .original_name {genblk1.pcpi_mul/rd[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q4N} .original_name {genblk1.pcpi_mul/rd[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[16]_MB_genblk1.pcpi_mul_rd_reg[17]_MB_genblk1.pcpi_mul_rd_reg[18]_MB_genblk1.pcpi_mul_rd_reg[19]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .original_name {{genblk1.pcpi_mul/rd[20]} {genblk1.pcpi_mul/rd[21]} {genblk1.pcpi_mul/rd[22]} {genblk1.pcpi_mul/rd[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .single_bit_orig_name {genblk1.pcpi_mul/rd[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[20]} {genblk1.pcpi_mul_rd_reg[21]} {genblk1.pcpi_mul_rd_reg[22]} {genblk1.pcpi_mul_rd_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[20]} {picorv32.genblk1.pcpi_mul.rd[21]} {picorv32.genblk1.pcpi_mul.rd[22]} {picorv32.genblk1.pcpi_mul.rd[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q1} .original_name {genblk1.pcpi_mul/rd[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q2} .original_name {genblk1.pcpi_mul/rd[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q3} .original_name {genblk1.pcpi_mul/rd[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q4} .original_name {genblk1.pcpi_mul/rd[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q1N} .original_name {genblk1.pcpi_mul/rd[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q2N} .original_name {genblk1.pcpi_mul/rd[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q3N} .original_name {genblk1.pcpi_mul/rd[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q4N} .original_name {genblk1.pcpi_mul/rd[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[20]_MB_genblk1.pcpi_mul_rd_reg[21]_MB_genblk1.pcpi_mul_rd_reg[22]_MB_genblk1.pcpi_mul_rd_reg[23]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .original_name {{genblk1.pcpi_mul/rd[24]} {genblk1.pcpi_mul/rd[25]} {genblk1.pcpi_mul/rd[26]} {genblk1.pcpi_mul/rd[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .single_bit_orig_name {genblk1.pcpi_mul/rd[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[24]} {genblk1.pcpi_mul_rd_reg[25]} {genblk1.pcpi_mul_rd_reg[26]} {genblk1.pcpi_mul_rd_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[24]} {picorv32.genblk1.pcpi_mul.rd[25]} {picorv32.genblk1.pcpi_mul.rd[26]} {picorv32.genblk1.pcpi_mul.rd[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q1} .original_name {genblk1.pcpi_mul/rd[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q2} .original_name {genblk1.pcpi_mul/rd[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q3} .original_name {genblk1.pcpi_mul/rd[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q4} .original_name {genblk1.pcpi_mul/rd[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q1N} .original_name {genblk1.pcpi_mul/rd[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q2N} .original_name {genblk1.pcpi_mul/rd[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q3N} .original_name {genblk1.pcpi_mul/rd[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q4N} .original_name {genblk1.pcpi_mul/rd[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[24]_MB_genblk1.pcpi_mul_rd_reg[25]_MB_genblk1.pcpi_mul_rd_reg[26]_MB_genblk1.pcpi_mul_rd_reg[27]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .original_name {{genblk1.pcpi_mul/rd[28]} {genblk1.pcpi_mul/rd[29]} {genblk1.pcpi_mul/rd[30]} {genblk1.pcpi_mul/rd[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .single_bit_orig_name {genblk1.pcpi_mul/rd[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[28]} {genblk1.pcpi_mul_rd_reg[29]} {genblk1.pcpi_mul_rd_reg[30]} {genblk1.pcpi_mul_rd_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[28]} {picorv32.genblk1.pcpi_mul.rd[29]} {picorv32.genblk1.pcpi_mul.rd[30]} {picorv32.genblk1.pcpi_mul.rd[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q1} .original_name {genblk1.pcpi_mul/rd[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q2} .original_name {genblk1.pcpi_mul/rd[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q3} .original_name {genblk1.pcpi_mul/rd[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q4} .original_name {genblk1.pcpi_mul/rd[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q1N} .original_name {genblk1.pcpi_mul/rd[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q2N} .original_name {genblk1.pcpi_mul/rd[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q3N} .original_name {genblk1.pcpi_mul/rd[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q4N} .original_name {genblk1.pcpi_mul/rd[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[28]_MB_genblk1.pcpi_mul_rd_reg[29]_MB_genblk1.pcpi_mul_rd_reg[30]_MB_genblk1.pcpi_mul_rd_reg[31]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .original_name {{genblk1.pcpi_mul/rd[32]} {genblk1.pcpi_mul/rd[33]} {genblk1.pcpi_mul/rd[34]} {genblk1.pcpi_mul/rd[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .single_bit_orig_name {genblk1.pcpi_mul/rd[35]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[32]} {genblk1.pcpi_mul_rd_reg[33]} {genblk1.pcpi_mul_rd_reg[34]} {genblk1.pcpi_mul_rd_reg[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[32]} {picorv32.genblk1.pcpi_mul.rd[33]} {picorv32.genblk1.pcpi_mul.rd[34]} {picorv32.genblk1.pcpi_mul.rd[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[32]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[32]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[33]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[34]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[35]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q1} .original_name {genblk1.pcpi_mul/rd[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[32]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q2} .original_name {genblk1.pcpi_mul/rd[33]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[33]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q3} .original_name {genblk1.pcpi_mul/rd[34]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[34]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q4} .original_name {genblk1.pcpi_mul/rd[35]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[35]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q1N} .original_name {genblk1.pcpi_mul/rd[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q2N} .original_name {genblk1.pcpi_mul/rd[33]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q3N} .original_name {genblk1.pcpi_mul/rd[34]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q4N} .original_name {genblk1.pcpi_mul/rd[35]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[32]_MB_genblk1.pcpi_mul_rd_reg[33]_MB_genblk1.pcpi_mul_rd_reg[34]_MB_genblk1.pcpi_mul_rd_reg[35]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .original_name {{genblk1.pcpi_mul/rd[36]} {genblk1.pcpi_mul/rd[37]} {genblk1.pcpi_mul/rd[38]} {genblk1.pcpi_mul/rd[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .single_bit_orig_name {genblk1.pcpi_mul/rd[39]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[36]} {genblk1.pcpi_mul_rd_reg[37]} {genblk1.pcpi_mul_rd_reg[38]} {genblk1.pcpi_mul_rd_reg[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[36]} {picorv32.genblk1.pcpi_mul.rd[37]} {picorv32.genblk1.pcpi_mul.rd[38]} {picorv32.genblk1.pcpi_mul.rd[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[36]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[36]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[37]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[38]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[39]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q1} .original_name {genblk1.pcpi_mul/rd[36]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[36]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q2} .original_name {genblk1.pcpi_mul/rd[37]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[37]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q3} .original_name {genblk1.pcpi_mul/rd[38]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[38]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q4} .original_name {genblk1.pcpi_mul/rd[39]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[39]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q1N} .original_name {genblk1.pcpi_mul/rd[36]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q2N} .original_name {genblk1.pcpi_mul/rd[37]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q3N} .original_name {genblk1.pcpi_mul/rd[38]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q4N} .original_name {genblk1.pcpi_mul/rd[39]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[36]_MB_genblk1.pcpi_mul_rd_reg[37]_MB_genblk1.pcpi_mul_rd_reg[38]_MB_genblk1.pcpi_mul_rd_reg[39]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .original_name {{genblk1.pcpi_mul/rd[40]} {genblk1.pcpi_mul/rd[41]} {genblk1.pcpi_mul/rd[42]} {genblk1.pcpi_mul/rd[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .single_bit_orig_name {genblk1.pcpi_mul/rd[43]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[40]} {genblk1.pcpi_mul_rd_reg[41]} {genblk1.pcpi_mul_rd_reg[42]} {genblk1.pcpi_mul_rd_reg[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[40]} {picorv32.genblk1.pcpi_mul.rd[41]} {picorv32.genblk1.pcpi_mul.rd[42]} {picorv32.genblk1.pcpi_mul.rd[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[40]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[40]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[41]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[42]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[43]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q1} .original_name {genblk1.pcpi_mul/rd[40]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[40]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q2} .original_name {genblk1.pcpi_mul/rd[41]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[41]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q3} .original_name {genblk1.pcpi_mul/rd[42]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[42]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q4} .original_name {genblk1.pcpi_mul/rd[43]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[43]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q1N} .original_name {genblk1.pcpi_mul/rd[40]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q2N} .original_name {genblk1.pcpi_mul/rd[41]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q3N} .original_name {genblk1.pcpi_mul/rd[42]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q4N} .original_name {genblk1.pcpi_mul/rd[43]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[40]_MB_genblk1.pcpi_mul_rd_reg[41]_MB_genblk1.pcpi_mul_rd_reg[42]_MB_genblk1.pcpi_mul_rd_reg[43]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .original_name {{genblk1.pcpi_mul/rd[44]} {genblk1.pcpi_mul/rd[45]} {genblk1.pcpi_mul/rd[46]} {genblk1.pcpi_mul/rd[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .single_bit_orig_name {genblk1.pcpi_mul/rd[47]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[44]} {genblk1.pcpi_mul_rd_reg[45]} {genblk1.pcpi_mul_rd_reg[46]} {genblk1.pcpi_mul_rd_reg[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[44]} {picorv32.genblk1.pcpi_mul.rd[45]} {picorv32.genblk1.pcpi_mul.rd[46]} {picorv32.genblk1.pcpi_mul.rd[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[44]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[44]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[45]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[46]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[47]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q1} .original_name {genblk1.pcpi_mul/rd[44]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[44]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q2} .original_name {genblk1.pcpi_mul/rd[45]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[45]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q3} .original_name {genblk1.pcpi_mul/rd[46]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[46]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q4} .original_name {genblk1.pcpi_mul/rd[47]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[47]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q1N} .original_name {genblk1.pcpi_mul/rd[44]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q2N} .original_name {genblk1.pcpi_mul/rd[45]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q3N} .original_name {genblk1.pcpi_mul/rd[46]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q4N} .original_name {genblk1.pcpi_mul/rd[47]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[44]_MB_genblk1.pcpi_mul_rd_reg[45]_MB_genblk1.pcpi_mul_rd_reg[46]_MB_genblk1.pcpi_mul_rd_reg[47]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .original_name {{genblk1.pcpi_mul/rd[48]} {genblk1.pcpi_mul/rd[49]} {genblk1.pcpi_mul/rd[50]} {genblk1.pcpi_mul/rd[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .single_bit_orig_name {genblk1.pcpi_mul/rd[51]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[48]} {genblk1.pcpi_mul_rd_reg[49]} {genblk1.pcpi_mul_rd_reg[50]} {genblk1.pcpi_mul_rd_reg[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[48]} {picorv32.genblk1.pcpi_mul.rd[49]} {picorv32.genblk1.pcpi_mul.rd[50]} {picorv32.genblk1.pcpi_mul.rd[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[48]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[48]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[49]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[50]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[51]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q1} .original_name {genblk1.pcpi_mul/rd[48]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[48]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q2} .original_name {genblk1.pcpi_mul/rd[49]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[49]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q3} .original_name {genblk1.pcpi_mul/rd[50]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[50]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q4} .original_name {genblk1.pcpi_mul/rd[51]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[51]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q1N} .original_name {genblk1.pcpi_mul/rd[48]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q2N} .original_name {genblk1.pcpi_mul/rd[49]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q3N} .original_name {genblk1.pcpi_mul/rd[50]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q4N} .original_name {genblk1.pcpi_mul/rd[51]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[48]_MB_genblk1.pcpi_mul_rd_reg[49]_MB_genblk1.pcpi_mul_rd_reg[50]_MB_genblk1.pcpi_mul_rd_reg[51]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .original_name {{genblk1.pcpi_mul/rd[52]} {genblk1.pcpi_mul/rd[53]} {genblk1.pcpi_mul/rd[54]} {genblk1.pcpi_mul/rd[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .single_bit_orig_name {genblk1.pcpi_mul/rd[55]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[52]} {genblk1.pcpi_mul_rd_reg[53]} {genblk1.pcpi_mul_rd_reg[54]} {genblk1.pcpi_mul_rd_reg[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[52]} {picorv32.genblk1.pcpi_mul.rd[53]} {picorv32.genblk1.pcpi_mul.rd[54]} {picorv32.genblk1.pcpi_mul.rd[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[52]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[52]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[53]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[54]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[55]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q1} .original_name {genblk1.pcpi_mul/rd[52]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[52]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q2} .original_name {genblk1.pcpi_mul/rd[53]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[53]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q3} .original_name {genblk1.pcpi_mul/rd[54]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[54]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q4} .original_name {genblk1.pcpi_mul/rd[55]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[55]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q1N} .original_name {genblk1.pcpi_mul/rd[52]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q2N} .original_name {genblk1.pcpi_mul/rd[53]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q3N} .original_name {genblk1.pcpi_mul/rd[54]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q4N} .original_name {genblk1.pcpi_mul/rd[55]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[52]_MB_genblk1.pcpi_mul_rd_reg[53]_MB_genblk1.pcpi_mul_rd_reg[54]_MB_genblk1.pcpi_mul_rd_reg[55]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .original_name {{genblk1.pcpi_mul/rd[56]} {genblk1.pcpi_mul/rd[57]} {genblk1.pcpi_mul/rd[58]} {genblk1.pcpi_mul/rd[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .single_bit_orig_name {genblk1.pcpi_mul/rd[59]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[56]} {genblk1.pcpi_mul_rd_reg[57]} {genblk1.pcpi_mul_rd_reg[58]} {genblk1.pcpi_mul_rd_reg[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[56]} {picorv32.genblk1.pcpi_mul.rd[57]} {picorv32.genblk1.pcpi_mul.rd[58]} {picorv32.genblk1.pcpi_mul.rd[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[56]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[56]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[57]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[58]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[59]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q1} .original_name {genblk1.pcpi_mul/rd[56]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[56]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q2} .original_name {genblk1.pcpi_mul/rd[57]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[57]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q3} .original_name {genblk1.pcpi_mul/rd[58]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[58]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q4} .original_name {genblk1.pcpi_mul/rd[59]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[59]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q1N} .original_name {genblk1.pcpi_mul/rd[56]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q2N} .original_name {genblk1.pcpi_mul/rd[57]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q3N} .original_name {genblk1.pcpi_mul/rd[58]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q4N} .original_name {genblk1.pcpi_mul/rd[59]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[56]_MB_genblk1.pcpi_mul_rd_reg[57]_MB_genblk1.pcpi_mul_rd_reg[58]_MB_genblk1.pcpi_mul_rd_reg[59]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .original_name {{genblk1.pcpi_mul/rd[60]} {genblk1.pcpi_mul/rd[61]} {genblk1.pcpi_mul/rd[62]} {genblk1.pcpi_mul/rd[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .single_bit_orig_name {genblk1.pcpi_mul/rd[63]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .org_names_for_split {{genblk1.pcpi_mul_rd_reg[60]} {genblk1.pcpi_mul_rd_reg[61]} {genblk1.pcpi_mul_rd_reg[62]} {genblk1.pcpi_mul_rd_reg[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rd[60]} {picorv32.genblk1.pcpi_mul.rd[61]} {picorv32.genblk1.pcpi_mul.rd[62]} {picorv32.genblk1.pcpi_mul.rd[63]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[60]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[60]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[61]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[62]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[63]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q1} .original_name {genblk1.pcpi_mul/rd[60]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q1} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[60]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q2} .original_name {genblk1.pcpi_mul/rd[61]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q2} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[61]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q3} .original_name {genblk1.pcpi_mul/rd[62]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q3} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[62]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q4} .original_name {genblk1.pcpi_mul/rd[63]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q4} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rd_reg[63]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q1N} .original_name {genblk1.pcpi_mul/rd[60]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q1N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q2N} .original_name {genblk1.pcpi_mul/rd[61]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q2N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q3N} .original_name {genblk1.pcpi_mul/rd[62]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q3N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q4N} .original_name {genblk1.pcpi_mul/rd[63]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rd_reg[60]_MB_genblk1.pcpi_mul_rd_reg[61]_MB_genblk1.pcpi_mul_rd_reg[62]_MB_genblk1.pcpi_mul_rd_reg[63]/Q4N} .multibit_base_name genblk1.pcpi_mul/rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .original_name {{genblk1.pcpi_mul/rs1[1]} {genblk1.pcpi_mul/rs1[2]} {genblk1.pcpi_mul/rs1[3]} {genblk1.pcpi_mul/rs1[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[4]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .org_names_for_split {{genblk1.pcpi_mul_rs1_reg[1]} {genblk1.pcpi_mul_rs1_reg[2]} {genblk1.pcpi_mul_rs1_reg[3]} {genblk1.pcpi_mul_rs1_reg[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs1[1]} {picorv32.genblk1.pcpi_mul.rs1[2]} {picorv32.genblk1.pcpi_mul.rs1[3]} {picorv32.genblk1.pcpi_mul.rs1[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[1]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q1} .original_name {genblk1.pcpi_mul/rs1[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q1} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q2} .original_name {genblk1.pcpi_mul/rs1[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q2} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q3} .original_name {genblk1.pcpi_mul/rs1[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q3} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q4} .original_name {genblk1.pcpi_mul/rs1[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q4} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q1N} .original_name {genblk1.pcpi_mul/rs1[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q2N} .original_name {genblk1.pcpi_mul/rs1[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q3N} .original_name {genblk1.pcpi_mul/rs1[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q4N} .original_name {genblk1.pcpi_mul/rs1[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[1]_MB_genblk1.pcpi_mul_rs1_reg[2]_MB_genblk1.pcpi_mul_rs1_reg[3]_MB_genblk1.pcpi_mul_rs1_reg[4]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .original_name {{genblk1.pcpi_mul/rs1[5]} {genblk1.pcpi_mul/rs1[6]} {genblk1.pcpi_mul/rs1[7]} {genblk1.pcpi_mul/rs1[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[8]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .org_names_for_split {{genblk1.pcpi_mul_rs1_reg[5]} {genblk1.pcpi_mul_rs1_reg[6]} {genblk1.pcpi_mul_rs1_reg[7]} {genblk1.pcpi_mul_rs1_reg[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs1[5]} {picorv32.genblk1.pcpi_mul.rs1[6]} {picorv32.genblk1.pcpi_mul.rs1[7]} {picorv32.genblk1.pcpi_mul.rs1[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[5]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q1} .original_name {genblk1.pcpi_mul/rs1[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q1} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q2} .original_name {genblk1.pcpi_mul/rs1[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q2} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q3} .original_name {genblk1.pcpi_mul/rs1[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q3} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q4} .original_name {genblk1.pcpi_mul/rs1[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q4} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q1N} .original_name {genblk1.pcpi_mul/rs1[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q2N} .original_name {genblk1.pcpi_mul/rs1[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q3N} .original_name {genblk1.pcpi_mul/rs1[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q4N} .original_name {genblk1.pcpi_mul/rs1[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[5]_MB_genblk1.pcpi_mul_rs1_reg[6]_MB_genblk1.pcpi_mul_rs1_reg[7]_MB_genblk1.pcpi_mul_rs1_reg[8]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .original_name {{genblk1.pcpi_mul/rs1[9]} {genblk1.pcpi_mul/rs1[10]} {genblk1.pcpi_mul/rs1[11]} {genblk1.pcpi_mul/rs1[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[12]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .org_names_for_split {{genblk1.pcpi_mul_rs1_reg[9]} {genblk1.pcpi_mul_rs1_reg[10]} {genblk1.pcpi_mul_rs1_reg[11]} {genblk1.pcpi_mul_rs1_reg[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs1[9]} {picorv32.genblk1.pcpi_mul.rs1[10]} {picorv32.genblk1.pcpi_mul.rs1[11]} {picorv32.genblk1.pcpi_mul.rs1[12]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[9]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q1} .original_name {genblk1.pcpi_mul/rs1[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q1} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q2} .original_name {genblk1.pcpi_mul/rs1[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q2} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q3} .original_name {genblk1.pcpi_mul/rs1[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q3} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q4} .original_name {genblk1.pcpi_mul/rs1[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q4} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q1N} .original_name {genblk1.pcpi_mul/rs1[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q2N} .original_name {genblk1.pcpi_mul/rs1[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q3N} .original_name {genblk1.pcpi_mul/rs1[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q4N} .original_name {genblk1.pcpi_mul/rs1[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[9]_MB_genblk1.pcpi_mul_rs1_reg[10]_MB_genblk1.pcpi_mul_rs1_reg[11]_MB_genblk1.pcpi_mul_rs1_reg[12]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .original_name {{genblk1.pcpi_mul/rs1[13]} {genblk1.pcpi_mul/rs1[14]} {genblk1.pcpi_mul/rs1[15]} {genblk1.pcpi_mul/rs1[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[16]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .org_names_for_split {{genblk1.pcpi_mul_rs1_reg[13]} {genblk1.pcpi_mul_rs1_reg[14]} {genblk1.pcpi_mul_rs1_reg[15]} {genblk1.pcpi_mul_rs1_reg[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs1[13]} {picorv32.genblk1.pcpi_mul.rs1[14]} {picorv32.genblk1.pcpi_mul.rs1[15]} {picorv32.genblk1.pcpi_mul.rs1[16]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[13]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q1} .original_name {genblk1.pcpi_mul/rs1[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q1} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q2} .original_name {genblk1.pcpi_mul/rs1[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q2} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q3} .original_name {genblk1.pcpi_mul/rs1[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q3} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q4} .original_name {genblk1.pcpi_mul/rs1[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q4} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q1N} .original_name {genblk1.pcpi_mul/rs1[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q2N} .original_name {genblk1.pcpi_mul/rs1[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q3N} .original_name {genblk1.pcpi_mul/rs1[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q4N} .original_name {genblk1.pcpi_mul/rs1[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[13]_MB_genblk1.pcpi_mul_rs1_reg[14]_MB_genblk1.pcpi_mul_rs1_reg[15]_MB_genblk1.pcpi_mul_rs1_reg[16]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .original_name {{genblk1.pcpi_mul/rs1[17]} {genblk1.pcpi_mul/rs1[18]} {genblk1.pcpi_mul/rs1[19]} {genblk1.pcpi_mul/rs1[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[20]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .org_names_for_split {{genblk1.pcpi_mul_rs1_reg[17]} {genblk1.pcpi_mul_rs1_reg[18]} {genblk1.pcpi_mul_rs1_reg[19]} {genblk1.pcpi_mul_rs1_reg[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs1[17]} {picorv32.genblk1.pcpi_mul.rs1[18]} {picorv32.genblk1.pcpi_mul.rs1[19]} {picorv32.genblk1.pcpi_mul.rs1[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[17]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q1} .original_name {genblk1.pcpi_mul/rs1[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q1} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q2} .original_name {genblk1.pcpi_mul/rs1[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q2} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q3} .original_name {genblk1.pcpi_mul/rs1[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q3} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q4} .original_name {genblk1.pcpi_mul/rs1[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q4} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q1N} .original_name {genblk1.pcpi_mul/rs1[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q2N} .original_name {genblk1.pcpi_mul/rs1[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q3N} .original_name {genblk1.pcpi_mul/rs1[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q4N} .original_name {genblk1.pcpi_mul/rs1[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[17]_MB_genblk1.pcpi_mul_rs1_reg[18]_MB_genblk1.pcpi_mul_rs1_reg[19]_MB_genblk1.pcpi_mul_rs1_reg[20]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .original_name {{genblk1.pcpi_mul/rs1[21]} {genblk1.pcpi_mul/rs1[22]} {genblk1.pcpi_mul/rs1[23]} {genblk1.pcpi_mul/rs1[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[24]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .org_names_for_split {{genblk1.pcpi_mul_rs1_reg[21]} {genblk1.pcpi_mul_rs1_reg[22]} {genblk1.pcpi_mul_rs1_reg[23]} {genblk1.pcpi_mul_rs1_reg[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs1[21]} {picorv32.genblk1.pcpi_mul.rs1[22]} {picorv32.genblk1.pcpi_mul.rs1[23]} {picorv32.genblk1.pcpi_mul.rs1[24]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[21]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q1} .original_name {genblk1.pcpi_mul/rs1[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q1} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q2} .original_name {genblk1.pcpi_mul/rs1[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q2} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q3} .original_name {genblk1.pcpi_mul/rs1[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q3} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q4} .original_name {genblk1.pcpi_mul/rs1[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q4} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q1N} .original_name {genblk1.pcpi_mul/rs1[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q2N} .original_name {genblk1.pcpi_mul/rs1[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q3N} .original_name {genblk1.pcpi_mul/rs1[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q4N} .original_name {genblk1.pcpi_mul/rs1[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[21]_MB_genblk1.pcpi_mul_rs1_reg[22]_MB_genblk1.pcpi_mul_rs1_reg[23]_MB_genblk1.pcpi_mul_rs1_reg[24]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .original_name {{genblk1.pcpi_mul/rs1[25]} {genblk1.pcpi_mul/rs1[26]} {genblk1.pcpi_mul/rs1[27]} {genblk1.pcpi_mul/rs1[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[28]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .org_names_for_split {{genblk1.pcpi_mul_rs1_reg[25]} {genblk1.pcpi_mul_rs1_reg[26]} {genblk1.pcpi_mul_rs1_reg[27]} {genblk1.pcpi_mul_rs1_reg[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs1[25]} {picorv32.genblk1.pcpi_mul.rs1[26]} {picorv32.genblk1.pcpi_mul.rs1[27]} {picorv32.genblk1.pcpi_mul.rs1[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[25]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q1} .original_name {genblk1.pcpi_mul/rs1[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q1} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q2} .original_name {genblk1.pcpi_mul/rs1[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q2} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q3} .original_name {genblk1.pcpi_mul/rs1[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q3} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q4} .original_name {genblk1.pcpi_mul/rs1[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q4} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q1N} .original_name {genblk1.pcpi_mul/rs1[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q2N} .original_name {genblk1.pcpi_mul/rs1[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q3N} .original_name {genblk1.pcpi_mul/rs1[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q4N} .original_name {genblk1.pcpi_mul/rs1[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[25]_MB_genblk1.pcpi_mul_rs1_reg[26]_MB_genblk1.pcpi_mul_rs1_reg[27]_MB_genblk1.pcpi_mul_rs1_reg[28]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .original_name {{genblk1.pcpi_mul/rs1[29]} {genblk1.pcpi_mul/rs1[30]} {genblk1.pcpi_mul/rs1[31]} {genblk1.pcpi_mul/rs1[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .single_bit_orig_name {genblk1.pcpi_mul/rs1[0]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .org_names_for_split {{genblk1.pcpi_mul_rs1_reg[29]} {genblk1.pcpi_mul_rs1_reg[30]} {genblk1.pcpi_mul_rs1_reg[31]} {genblk1.pcpi_mul_rs1_reg[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs1[29]} {picorv32.genblk1.pcpi_mul.rs1[30]} {picorv32.genblk1.pcpi_mul.rs1[31]} {picorv32.genblk1.pcpi_mul.rs1[0]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[29]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q1} .original_name {genblk1.pcpi_mul/rs1[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q1} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q2} .original_name {genblk1.pcpi_mul/rs1[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q2} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q3} .original_name {genblk1.pcpi_mul/rs1[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q3} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q4} .original_name {genblk1.pcpi_mul/rs1[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q4} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs1_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q1N} .original_name {genblk1.pcpi_mul/rs1[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q2N} .original_name {genblk1.pcpi_mul/rs1[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q3N} .original_name {genblk1.pcpi_mul/rs1[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q4N} .original_name {genblk1.pcpi_mul/rs1[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs1_reg[29]_MB_genblk1.pcpi_mul_rs1_reg[30]_MB_genblk1.pcpi_mul_rs1_reg[31]_MB_genblk1.pcpi_mul_rs1_reg[0]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .original_name {{genblk1.pcpi_mul/rs2[1]} {genblk1.pcpi_mul/rs2[12]} {genblk1.pcpi_mul/rs2[22]} {genblk1.pcpi_mul/rs2[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .single_bit_orig_name {genblk1.pcpi_mul/rs2[28]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .org_names_for_split {{genblk1.pcpi_mul_rs2_reg[1]} {genblk1.pcpi_mul_rs2_reg[12]} {genblk1.pcpi_mul_rs2_reg[22]} {genblk1.pcpi_mul_rs2_reg[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs2[1]} {picorv32.genblk1.pcpi_mul.rs2[12]} {picorv32.genblk1.pcpi_mul.rs2[22]} {picorv32.genblk1.pcpi_mul.rs2[28]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX8 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX8 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX8 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX8}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[1]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q1} .original_name {genblk1.pcpi_mul/rs2[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q1} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q2} .original_name {genblk1.pcpi_mul/rs2[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q3} .original_name {genblk1.pcpi_mul/rs2[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q3} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q4} .original_name {genblk1.pcpi_mul/rs2[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q4} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q1N} .original_name {genblk1.pcpi_mul/rs2[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q2N} .original_name {genblk1.pcpi_mul/rs2[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q3N} .original_name {genblk1.pcpi_mul/rs2[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q4N} .original_name {genblk1.pcpi_mul/rs2[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[1]_MB_genblk1.pcpi_mul_rs2_reg[12]_MB_genblk1.pcpi_mul_rs2_reg[22]_MB_genblk1.pcpi_mul_rs2_reg[28]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .original_name {{genblk1.pcpi_mul/rs2[0]} {genblk1.pcpi_mul/rs2[7]} {genblk1.pcpi_mul/rs2[3]} {genblk1.pcpi_mul/rs2[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .single_bit_orig_name {genblk1.pcpi_mul/rs2[8]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .org_names_for_split {{genblk1.pcpi_mul_rs2_reg[0]} {genblk1.pcpi_mul_rs2_reg[7]} {genblk1.pcpi_mul_rs2_reg[3]} {genblk1.pcpi_mul_rs2_reg[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs2[0]} {picorv32.genblk1.pcpi_mul.rs2[7]} {picorv32.genblk1.pcpi_mul.rs2[3]} {picorv32.genblk1.pcpi_mul.rs2[8]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q1} .original_name {genblk1.pcpi_mul/rs2[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q1} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q2} .original_name {genblk1.pcpi_mul/rs2[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q3} .original_name {genblk1.pcpi_mul/rs2[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q3} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q4} .original_name {genblk1.pcpi_mul/rs2[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q4} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q1N} .original_name {genblk1.pcpi_mul/rs2[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q2N} .original_name {genblk1.pcpi_mul/rs2[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q3N} .original_name {genblk1.pcpi_mul/rs2[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q4N} .original_name {genblk1.pcpi_mul/rs2[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[0]_MB_genblk1.pcpi_mul_rs2_reg[7]_MB_genblk1.pcpi_mul_rs2_reg[3]_MB_genblk1.pcpi_mul_rs2_reg[8]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .original_name {{genblk1.pcpi_mul/rs2[9]} {genblk1.pcpi_mul/rs2[15]} {genblk1.pcpi_mul/rs2[17]} {genblk1.pcpi_mul/rs2[25]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .single_bit_orig_name {genblk1.pcpi_mul/rs2[25]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .org_names_for_split {{genblk1.pcpi_mul_rs2_reg[9]} {genblk1.pcpi_mul_rs2_reg[15]} {genblk1.pcpi_mul_rs2_reg[17]} {genblk1.pcpi_mul_rs2_reg[25]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs2[9]} {picorv32.genblk1.pcpi_mul.rs2[15]} {picorv32.genblk1.pcpi_mul.rs2[17]} {picorv32.genblk1.pcpi_mul.rs2[25]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[9]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q1} .original_name {genblk1.pcpi_mul/rs2[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q1} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q2} .original_name {genblk1.pcpi_mul/rs2[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q3} .original_name {genblk1.pcpi_mul/rs2[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q3} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q4} .original_name {genblk1.pcpi_mul/rs2[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q4} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q1N} .original_name {genblk1.pcpi_mul/rs2[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q2N} .original_name {genblk1.pcpi_mul/rs2[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q3N} .original_name {genblk1.pcpi_mul/rs2[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q4N} .original_name {genblk1.pcpi_mul/rs2[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[9]_MB_genblk1.pcpi_mul_rs2_reg[15]_MB_genblk1.pcpi_mul_rs2_reg[17]_MB_genblk1.pcpi_mul_rs2_reg[25]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .original_name {{genblk1.pcpi_mul/rs2[2]} {genblk1.pcpi_mul/rs2[4]} {genblk1.pcpi_mul/rs2[5]} {genblk1.pcpi_mul/rs2[6]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .single_bit_orig_name {genblk1.pcpi_mul/rs2[6]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .org_names_for_split {{genblk1.pcpi_mul_rs2_reg[2]} {genblk1.pcpi_mul_rs2_reg[4]} {genblk1.pcpi_mul_rs2_reg[5]} {genblk1.pcpi_mul_rs2_reg[6]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs2[2]} {picorv32.genblk1.pcpi_mul.rs2[4]} {picorv32.genblk1.pcpi_mul.rs2[5]} {picorv32.genblk1.pcpi_mul.rs2[6]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[2]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q1} .original_name {genblk1.pcpi_mul/rs2[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q1} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q2} .original_name {genblk1.pcpi_mul/rs2[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q3} .original_name {genblk1.pcpi_mul/rs2[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q3} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q4} .original_name {genblk1.pcpi_mul/rs2[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q4} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q1N} .original_name {genblk1.pcpi_mul/rs2[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q2N} .original_name {genblk1.pcpi_mul/rs2[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q3N} .original_name {genblk1.pcpi_mul/rs2[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q4N} .original_name {genblk1.pcpi_mul/rs2[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[2]_MB_genblk1.pcpi_mul_rs2_reg[4]_MB_genblk1.pcpi_mul_rs2_reg[5]_MB_genblk1.pcpi_mul_rs2_reg[6]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .original_name {{genblk1.pcpi_mul/rs2[10]} {genblk1.pcpi_mul/rs2[11]} {genblk1.pcpi_mul/rs2[13]} {genblk1.pcpi_mul/rs2[14]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .single_bit_orig_name {genblk1.pcpi_mul/rs2[14]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .org_names_for_split {{genblk1.pcpi_mul_rs2_reg[10]} {genblk1.pcpi_mul_rs2_reg[11]} {genblk1.pcpi_mul_rs2_reg[13]} {genblk1.pcpi_mul_rs2_reg[14]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs2[10]} {picorv32.genblk1.pcpi_mul.rs2[11]} {picorv32.genblk1.pcpi_mul.rs2[13]} {picorv32.genblk1.pcpi_mul.rs2[14]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[10]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q1} .original_name {genblk1.pcpi_mul/rs2[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q1} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q2} .original_name {genblk1.pcpi_mul/rs2[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q3} .original_name {genblk1.pcpi_mul/rs2[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q3} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q4} .original_name {genblk1.pcpi_mul/rs2[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q4} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q1N} .original_name {genblk1.pcpi_mul/rs2[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q2N} .original_name {genblk1.pcpi_mul/rs2[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q3N} .original_name {genblk1.pcpi_mul/rs2[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q4N} .original_name {genblk1.pcpi_mul/rs2[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[10]_MB_genblk1.pcpi_mul_rs2_reg[11]_MB_genblk1.pcpi_mul_rs2_reg[13]_MB_genblk1.pcpi_mul_rs2_reg[14]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .original_name {{genblk1.pcpi_mul/rs2[16]} {genblk1.pcpi_mul/rs2[18]} {genblk1.pcpi_mul/rs2[19]} {genblk1.pcpi_mul/rs2[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .single_bit_orig_name {genblk1.pcpi_mul/rs2[20]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .org_names_for_split {{genblk1.pcpi_mul_rs2_reg[16]} {genblk1.pcpi_mul_rs2_reg[18]} {genblk1.pcpi_mul_rs2_reg[19]} {genblk1.pcpi_mul_rs2_reg[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs2[16]} {picorv32.genblk1.pcpi_mul.rs2[18]} {picorv32.genblk1.pcpi_mul.rs2[19]} {picorv32.genblk1.pcpi_mul.rs2[20]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q1} .original_name {genblk1.pcpi_mul/rs2[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q1} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q2} .original_name {genblk1.pcpi_mul/rs2[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q3} .original_name {genblk1.pcpi_mul/rs2[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q3} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q4} .original_name {genblk1.pcpi_mul/rs2[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q4} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q1N} .original_name {genblk1.pcpi_mul/rs2[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q2N} .original_name {genblk1.pcpi_mul/rs2[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q3N} .original_name {genblk1.pcpi_mul/rs2[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q4N} .original_name {genblk1.pcpi_mul/rs2[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[16]_MB_genblk1.pcpi_mul_rs2_reg[18]_MB_genblk1.pcpi_mul_rs2_reg[19]_MB_genblk1.pcpi_mul_rs2_reg[20]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .original_name {{genblk1.pcpi_mul/rs2[21]} {genblk1.pcpi_mul/rs2[23]} {genblk1.pcpi_mul/rs2[24]} {genblk1.pcpi_mul/rs2[26]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .single_bit_orig_name {genblk1.pcpi_mul/rs2[26]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .org_names_for_split {{genblk1.pcpi_mul_rs2_reg[21]} {genblk1.pcpi_mul_rs2_reg[23]} {genblk1.pcpi_mul_rs2_reg[24]} {genblk1.pcpi_mul_rs2_reg[26]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs2[21]} {picorv32.genblk1.pcpi_mul.rs2[23]} {picorv32.genblk1.pcpi_mul.rs2[24]} {picorv32.genblk1.pcpi_mul.rs2[26]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[21]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q1} .original_name {genblk1.pcpi_mul/rs2[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q1} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q2} .original_name {genblk1.pcpi_mul/rs2[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q3} .original_name {genblk1.pcpi_mul/rs2[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q3} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q4} .original_name {genblk1.pcpi_mul/rs2[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q4} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q1N} .original_name {genblk1.pcpi_mul/rs2[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q2N} .original_name {genblk1.pcpi_mul/rs2[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q3N} .original_name {genblk1.pcpi_mul/rs2[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q4N} .original_name {genblk1.pcpi_mul/rs2[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[21]_MB_genblk1.pcpi_mul_rs2_reg[23]_MB_genblk1.pcpi_mul_rs2_reg[24]_MB_genblk1.pcpi_mul_rs2_reg[26]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .original_name {{genblk1.pcpi_mul/rs2[27]} {genblk1.pcpi_mul/rs2[29]} {genblk1.pcpi_mul/rs2[30]} {genblk1.pcpi_mul/rs2[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .single_bit_orig_name {genblk1.pcpi_mul/rs2[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .org_names_for_split {{genblk1.pcpi_mul_rs2_reg[27]} {genblk1.pcpi_mul_rs2_reg[29]} {genblk1.pcpi_mul_rs2_reg[30]} {genblk1.pcpi_mul_rs2_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.rs2[27]} {picorv32.genblk1.pcpi_mul.rs2[29]} {picorv32.genblk1.pcpi_mul.rs2[30]} {picorv32.genblk1.pcpi_mul.rs2[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/CK} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[27]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/D1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/D3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/D4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q1} .original_name {genblk1.pcpi_mul/rs2[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q1} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q2} .original_name {genblk1.pcpi_mul/rs2[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q3} .original_name {genblk1.pcpi_mul/rs2[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q3} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q3} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q4} .original_name {genblk1.pcpi_mul/rs2[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q4} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q4} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q1N} .original_name {genblk1.pcpi_mul/rs2[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q1N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q2N} .original_name {genblk1.pcpi_mul/rs2[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q3N} .original_name {genblk1.pcpi_mul/rs2[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q3N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q4N} .original_name {genblk1.pcpi_mul/rs2[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_rs2_reg[27]_MB_genblk1.pcpi_mul_rs2_reg[29]_MB_genblk1.pcpi_mul_rs2_reg[30]_MB_genblk1.pcpi_mul_rs2_reg[31]/Q4N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .original_name {{pcpi_timeout_counter[0]} {pcpi_timeout_counter[1]} {pcpi_timeout_counter[2]} {pcpi_timeout_counter[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .single_bit_orig_name {pcpi_timeout_counter[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .org_names_for_split {{pcpi_timeout_counter_reg[0]} {pcpi_timeout_counter_reg[1]} {pcpi_timeout_counter_reg[2]} {pcpi_timeout_counter_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .org_rtl_names_for_mb {{picorv32.pcpi_timeout_counter[0]} {picorv32.pcpi_timeout_counter[1]} {picorv32.pcpi_timeout_counter[2]} {picorv32.pcpi_timeout_counter[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/CK} .multibit_orig_pin {pcpi_timeout_counter_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/D1} .multibit_orig_pin {pcpi_timeout_counter_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/D2} .multibit_orig_pin {pcpi_timeout_counter_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/D3} .multibit_orig_pin {pcpi_timeout_counter_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/D4} .multibit_orig_pin {pcpi_timeout_counter_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q1} .original_name {pcpi_timeout_counter[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q1} .multibit_base_name pcpi_timeout_counter
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q1} .multibit_orig_pin {pcpi_timeout_counter_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q2} .original_name {pcpi_timeout_counter[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q2} .multibit_base_name pcpi_timeout_counter
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q2} .multibit_orig_pin {pcpi_timeout_counter_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q3} .original_name {pcpi_timeout_counter[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q3} .multibit_base_name pcpi_timeout_counter
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q3} .multibit_orig_pin {pcpi_timeout_counter_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q4} .original_name {pcpi_timeout_counter[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q4} .multibit_base_name pcpi_timeout_counter
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q4} .multibit_orig_pin {pcpi_timeout_counter_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q1N} .original_name {pcpi_timeout_counter[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q1N} .multibit_base_name pcpi_timeout_counter
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q1N} .multibit_orig_pin {pcpi_timeout_counter_reg[0]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q2N} .original_name {pcpi_timeout_counter[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q2N} .multibit_base_name pcpi_timeout_counter
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q3N} .original_name {pcpi_timeout_counter[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q3N} .multibit_base_name pcpi_timeout_counter
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q4N} .original_name {pcpi_timeout_counter[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_pcpi_timeout_counter_reg[0]_MB_pcpi_timeout_counter_reg[1]_MB_pcpi_timeout_counter_reg[2]_MB_pcpi_timeout_counter_reg[3]/Q4N} .multibit_base_name pcpi_timeout_counter
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .original_name {{genblk1.pcpi_mul/active[0]} {genblk1.pcpi_mul/active[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .single_bit_orig_name {genblk1.pcpi_mul/active[1]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .gint_phase_inversion {false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .org_locations_for_split {no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .org_names_for_split {{genblk1.pcpi_mul_active_reg[0]} {genblk1.pcpi_mul_active_reg[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .org_rtl_names_for_mb {{picorv32.genblk1.pcpi_mul.active[0]} {picorv32.genblk1.pcpi_mul.active[1]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .org_address_of_instances {0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/CK} .multibit_orig_pin {genblk1.pcpi_mul_active_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/D1} .multibit_orig_pin {genblk1.pcpi_mul_active_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/D2} .multibit_orig_pin {genblk1.pcpi_mul_active_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q1} .original_name {genblk1.pcpi_mul/active[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q1} .multibit_base_name genblk1.pcpi_mul/active
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q1} .multibit_orig_pin {genblk1.pcpi_mul_active_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q2} .original_name {genblk1.pcpi_mul/active[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q2} .multibit_base_name genblk1.pcpi_mul/active
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q2} .multibit_orig_pin {genblk1.pcpi_mul_active_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q1N} .original_name {genblk1.pcpi_mul/active[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q1N} .multibit_base_name genblk1.pcpi_mul/active
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q1N} .multibit_orig_pin {genblk1.pcpi_mul_active_reg[0]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q2N} .original_name {genblk1.pcpi_mul/active[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q2N} .multibit_base_name genblk1.pcpi_mul/active
set_db -quiet {pin:picorv32/CDN_MBIT_genblk1.pcpi_mul_active_reg[0]_MB_genblk1.pcpi_mul_active_reg[1]/Q2N} .multibit_orig_pin {genblk1.pcpi_mul_active_reg[1]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .original_name {{genblk2.pcpi_div/divisor[0]} {genblk2.pcpi_div/divisor[1]} {genblk2.pcpi_div/divisor[2]} {genblk2.pcpi_div/divisor[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .single_bit_orig_name {genblk2.pcpi_div/divisor[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[0]} {genblk2.pcpi_div_divisor_reg[1]} {genblk2.pcpi_div_divisor_reg[2]} {genblk2.pcpi_div_divisor_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[0]} {picorv32.genblk2.pcpi_div.divisor[1]} {picorv32.genblk2.pcpi_div.divisor[2]} {picorv32.genblk2.pcpi_div.divisor[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q1} .original_name {genblk2.pcpi_div/divisor[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q2} .original_name {genblk2.pcpi_div/divisor[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q3} .original_name {genblk2.pcpi_div/divisor[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q4} .original_name {genblk2.pcpi_div/divisor[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q1N} .original_name {genblk2.pcpi_div/divisor[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q2N} .original_name {genblk2.pcpi_div/divisor[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q3N} .original_name {genblk2.pcpi_div/divisor[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q4N} .original_name {genblk2.pcpi_div/divisor[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[0]_MB_genblk2.pcpi_div_divisor_reg[1]_MB_genblk2.pcpi_div_divisor_reg[2]_MB_genblk2.pcpi_div_divisor_reg[3]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .original_name {{genblk2.pcpi_div/divisor[4]} {genblk2.pcpi_div/divisor[5]} {genblk2.pcpi_div/divisor[6]} {genblk2.pcpi_div/divisor[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .single_bit_orig_name {genblk2.pcpi_div/divisor[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[4]} {genblk2.pcpi_div_divisor_reg[5]} {genblk2.pcpi_div_divisor_reg[6]} {genblk2.pcpi_div_divisor_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[4]} {picorv32.genblk2.pcpi_div.divisor[5]} {picorv32.genblk2.pcpi_div.divisor[6]} {picorv32.genblk2.pcpi_div.divisor[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q1} .original_name {genblk2.pcpi_div/divisor[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q2} .original_name {genblk2.pcpi_div/divisor[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q3} .original_name {genblk2.pcpi_div/divisor[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q4} .original_name {genblk2.pcpi_div/divisor[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q1N} .original_name {genblk2.pcpi_div/divisor[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q2N} .original_name {genblk2.pcpi_div/divisor[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q3N} .original_name {genblk2.pcpi_div/divisor[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q4N} .original_name {genblk2.pcpi_div/divisor[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[4]_MB_genblk2.pcpi_div_divisor_reg[5]_MB_genblk2.pcpi_div_divisor_reg[6]_MB_genblk2.pcpi_div_divisor_reg[7]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .original_name {{genblk2.pcpi_div/divisor[8]} {genblk2.pcpi_div/divisor[9]} {genblk2.pcpi_div/divisor[10]} {genblk2.pcpi_div/divisor[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .single_bit_orig_name {genblk2.pcpi_div/divisor[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[8]} {genblk2.pcpi_div_divisor_reg[9]} {genblk2.pcpi_div_divisor_reg[10]} {genblk2.pcpi_div_divisor_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[8]} {picorv32.genblk2.pcpi_div.divisor[9]} {picorv32.genblk2.pcpi_div.divisor[10]} {picorv32.genblk2.pcpi_div.divisor[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q1} .original_name {genblk2.pcpi_div/divisor[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q2} .original_name {genblk2.pcpi_div/divisor[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q3} .original_name {genblk2.pcpi_div/divisor[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q4} .original_name {genblk2.pcpi_div/divisor[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q1N} .original_name {genblk2.pcpi_div/divisor[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q2N} .original_name {genblk2.pcpi_div/divisor[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q3N} .original_name {genblk2.pcpi_div/divisor[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q4N} .original_name {genblk2.pcpi_div/divisor[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[8]_MB_genblk2.pcpi_div_divisor_reg[9]_MB_genblk2.pcpi_div_divisor_reg[10]_MB_genblk2.pcpi_div_divisor_reg[11]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .original_name {{genblk2.pcpi_div/divisor[12]} {genblk2.pcpi_div/divisor[13]} {genblk2.pcpi_div/divisor[14]} {genblk2.pcpi_div/divisor[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .single_bit_orig_name {genblk2.pcpi_div/divisor[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[12]} {genblk2.pcpi_div_divisor_reg[13]} {genblk2.pcpi_div_divisor_reg[14]} {genblk2.pcpi_div_divisor_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[12]} {picorv32.genblk2.pcpi_div.divisor[13]} {picorv32.genblk2.pcpi_div.divisor[14]} {picorv32.genblk2.pcpi_div.divisor[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q1} .original_name {genblk2.pcpi_div/divisor[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q2} .original_name {genblk2.pcpi_div/divisor[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q3} .original_name {genblk2.pcpi_div/divisor[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q4} .original_name {genblk2.pcpi_div/divisor[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q1N} .original_name {genblk2.pcpi_div/divisor[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q2N} .original_name {genblk2.pcpi_div/divisor[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q3N} .original_name {genblk2.pcpi_div/divisor[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q4N} .original_name {genblk2.pcpi_div/divisor[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[12]_MB_genblk2.pcpi_div_divisor_reg[13]_MB_genblk2.pcpi_div_divisor_reg[14]_MB_genblk2.pcpi_div_divisor_reg[15]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .original_name {{genblk2.pcpi_div/divisor[16]} {genblk2.pcpi_div/divisor[17]} {genblk2.pcpi_div/divisor[18]} {genblk2.pcpi_div/divisor[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .single_bit_orig_name {genblk2.pcpi_div/divisor[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[16]} {genblk2.pcpi_div_divisor_reg[17]} {genblk2.pcpi_div_divisor_reg[18]} {genblk2.pcpi_div_divisor_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[16]} {picorv32.genblk2.pcpi_div.divisor[17]} {picorv32.genblk2.pcpi_div.divisor[18]} {picorv32.genblk2.pcpi_div.divisor[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q1} .original_name {genblk2.pcpi_div/divisor[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q2} .original_name {genblk2.pcpi_div/divisor[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q3} .original_name {genblk2.pcpi_div/divisor[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q4} .original_name {genblk2.pcpi_div/divisor[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q1N} .original_name {genblk2.pcpi_div/divisor[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q2N} .original_name {genblk2.pcpi_div/divisor[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q3N} .original_name {genblk2.pcpi_div/divisor[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q4N} .original_name {genblk2.pcpi_div/divisor[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[16]_MB_genblk2.pcpi_div_divisor_reg[17]_MB_genblk2.pcpi_div_divisor_reg[18]_MB_genblk2.pcpi_div_divisor_reg[19]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .original_name {{genblk2.pcpi_div/divisor[20]} {genblk2.pcpi_div/divisor[21]} {genblk2.pcpi_div/divisor[22]} {genblk2.pcpi_div/divisor[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .single_bit_orig_name {genblk2.pcpi_div/divisor[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[20]} {genblk2.pcpi_div_divisor_reg[21]} {genblk2.pcpi_div_divisor_reg[22]} {genblk2.pcpi_div_divisor_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[20]} {picorv32.genblk2.pcpi_div.divisor[21]} {picorv32.genblk2.pcpi_div.divisor[22]} {picorv32.genblk2.pcpi_div.divisor[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q1} .original_name {genblk2.pcpi_div/divisor[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q2} .original_name {genblk2.pcpi_div/divisor[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q3} .original_name {genblk2.pcpi_div/divisor[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q4} .original_name {genblk2.pcpi_div/divisor[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q1N} .original_name {genblk2.pcpi_div/divisor[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q2N} .original_name {genblk2.pcpi_div/divisor[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q3N} .original_name {genblk2.pcpi_div/divisor[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q4N} .original_name {genblk2.pcpi_div/divisor[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[20]_MB_genblk2.pcpi_div_divisor_reg[21]_MB_genblk2.pcpi_div_divisor_reg[22]_MB_genblk2.pcpi_div_divisor_reg[23]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .original_name {{genblk2.pcpi_div/divisor[24]} {genblk2.pcpi_div/divisor[25]} {genblk2.pcpi_div/divisor[26]} {genblk2.pcpi_div/divisor[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .single_bit_orig_name {genblk2.pcpi_div/divisor[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[24]} {genblk2.pcpi_div_divisor_reg[25]} {genblk2.pcpi_div_divisor_reg[26]} {genblk2.pcpi_div_divisor_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[24]} {picorv32.genblk2.pcpi_div.divisor[25]} {picorv32.genblk2.pcpi_div.divisor[26]} {picorv32.genblk2.pcpi_div.divisor[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q1} .original_name {genblk2.pcpi_div/divisor[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q2} .original_name {genblk2.pcpi_div/divisor[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q3} .original_name {genblk2.pcpi_div/divisor[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q4} .original_name {genblk2.pcpi_div/divisor[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q1N} .original_name {genblk2.pcpi_div/divisor[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q2N} .original_name {genblk2.pcpi_div/divisor[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q3N} .original_name {genblk2.pcpi_div/divisor[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q4N} .original_name {genblk2.pcpi_div/divisor[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[24]_MB_genblk2.pcpi_div_divisor_reg[25]_MB_genblk2.pcpi_div_divisor_reg[26]_MB_genblk2.pcpi_div_divisor_reg[27]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .original_name {{genblk2.pcpi_div/divisor[28]} {genblk2.pcpi_div/divisor[29]} {genblk2.pcpi_div/divisor[30]} {genblk2.pcpi_div/divisor[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .single_bit_orig_name {genblk2.pcpi_div/divisor[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[28]} {genblk2.pcpi_div_divisor_reg[29]} {genblk2.pcpi_div_divisor_reg[30]} {genblk2.pcpi_div_divisor_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[28]} {picorv32.genblk2.pcpi_div.divisor[29]} {picorv32.genblk2.pcpi_div.divisor[30]} {picorv32.genblk2.pcpi_div.divisor[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q1} .original_name {genblk2.pcpi_div/divisor[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q2} .original_name {genblk2.pcpi_div/divisor[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q3} .original_name {genblk2.pcpi_div/divisor[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q4} .original_name {genblk2.pcpi_div/divisor[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q1N} .original_name {genblk2.pcpi_div/divisor[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q2N} .original_name {genblk2.pcpi_div/divisor[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q3N} .original_name {genblk2.pcpi_div/divisor[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q4N} .original_name {genblk2.pcpi_div/divisor[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[28]_MB_genblk2.pcpi_div_divisor_reg[29]_MB_genblk2.pcpi_div_divisor_reg[30]_MB_genblk2.pcpi_div_divisor_reg[31]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .original_name {{genblk2.pcpi_div/divisor[32]} {genblk2.pcpi_div/divisor[33]} {genblk2.pcpi_div/divisor[34]} {genblk2.pcpi_div/divisor[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .single_bit_orig_name {genblk2.pcpi_div/divisor[35]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[32]} {genblk2.pcpi_div_divisor_reg[33]} {genblk2.pcpi_div_divisor_reg[34]} {genblk2.pcpi_div_divisor_reg[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[32]} {picorv32.genblk2.pcpi_div.divisor[33]} {picorv32.genblk2.pcpi_div.divisor[34]} {picorv32.genblk2.pcpi_div.divisor[35]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[32]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[32]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[33]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[34]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[35]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q1} .original_name {genblk2.pcpi_div/divisor[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[32]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q2} .original_name {genblk2.pcpi_div/divisor[33]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[33]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q3} .original_name {genblk2.pcpi_div/divisor[34]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[34]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q4} .original_name {genblk2.pcpi_div/divisor[35]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[35]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q1N} .original_name {genblk2.pcpi_div/divisor[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q2N} .original_name {genblk2.pcpi_div/divisor[33]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q3N} .original_name {genblk2.pcpi_div/divisor[34]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q4N} .original_name {genblk2.pcpi_div/divisor[35]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[32]_MB_genblk2.pcpi_div_divisor_reg[33]_MB_genblk2.pcpi_div_divisor_reg[34]_MB_genblk2.pcpi_div_divisor_reg[35]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .original_name {{genblk2.pcpi_div/divisor[36]} {genblk2.pcpi_div/divisor[37]} {genblk2.pcpi_div/divisor[38]} {genblk2.pcpi_div/divisor[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .single_bit_orig_name {genblk2.pcpi_div/divisor[39]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[36]} {genblk2.pcpi_div_divisor_reg[37]} {genblk2.pcpi_div_divisor_reg[38]} {genblk2.pcpi_div_divisor_reg[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[36]} {picorv32.genblk2.pcpi_div.divisor[37]} {picorv32.genblk2.pcpi_div.divisor[38]} {picorv32.genblk2.pcpi_div.divisor[39]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[36]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[36]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[37]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[38]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[39]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q1} .original_name {genblk2.pcpi_div/divisor[36]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[36]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q2} .original_name {genblk2.pcpi_div/divisor[37]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[37]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q3} .original_name {genblk2.pcpi_div/divisor[38]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[38]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q4} .original_name {genblk2.pcpi_div/divisor[39]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[39]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q1N} .original_name {genblk2.pcpi_div/divisor[36]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q2N} .original_name {genblk2.pcpi_div/divisor[37]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q3N} .original_name {genblk2.pcpi_div/divisor[38]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q4N} .original_name {genblk2.pcpi_div/divisor[39]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[36]_MB_genblk2.pcpi_div_divisor_reg[37]_MB_genblk2.pcpi_div_divisor_reg[38]_MB_genblk2.pcpi_div_divisor_reg[39]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .original_name {{genblk2.pcpi_div/divisor[40]} {genblk2.pcpi_div/divisor[41]} {genblk2.pcpi_div/divisor[42]} {genblk2.pcpi_div/divisor[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .single_bit_orig_name {genblk2.pcpi_div/divisor[43]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[40]} {genblk2.pcpi_div_divisor_reg[41]} {genblk2.pcpi_div_divisor_reg[42]} {genblk2.pcpi_div_divisor_reg[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[40]} {picorv32.genblk2.pcpi_div.divisor[41]} {picorv32.genblk2.pcpi_div.divisor[42]} {picorv32.genblk2.pcpi_div.divisor[43]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[40]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[40]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[41]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[42]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[43]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q1} .original_name {genblk2.pcpi_div/divisor[40]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[40]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q2} .original_name {genblk2.pcpi_div/divisor[41]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[41]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q3} .original_name {genblk2.pcpi_div/divisor[42]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[42]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q4} .original_name {genblk2.pcpi_div/divisor[43]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[43]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q1N} .original_name {genblk2.pcpi_div/divisor[40]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q2N} .original_name {genblk2.pcpi_div/divisor[41]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q3N} .original_name {genblk2.pcpi_div/divisor[42]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q4N} .original_name {genblk2.pcpi_div/divisor[43]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[40]_MB_genblk2.pcpi_div_divisor_reg[41]_MB_genblk2.pcpi_div_divisor_reg[42]_MB_genblk2.pcpi_div_divisor_reg[43]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .original_name {{genblk2.pcpi_div/divisor[44]} {genblk2.pcpi_div/divisor[45]} {genblk2.pcpi_div/divisor[46]} {genblk2.pcpi_div/divisor[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .single_bit_orig_name {genblk2.pcpi_div/divisor[47]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[44]} {genblk2.pcpi_div_divisor_reg[45]} {genblk2.pcpi_div_divisor_reg[46]} {genblk2.pcpi_div_divisor_reg[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[44]} {picorv32.genblk2.pcpi_div.divisor[45]} {picorv32.genblk2.pcpi_div.divisor[46]} {picorv32.genblk2.pcpi_div.divisor[47]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[44]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[44]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[45]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[46]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[47]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q1} .original_name {genblk2.pcpi_div/divisor[44]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[44]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q2} .original_name {genblk2.pcpi_div/divisor[45]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[45]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q3} .original_name {genblk2.pcpi_div/divisor[46]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[46]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q4} .original_name {genblk2.pcpi_div/divisor[47]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[47]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q1N} .original_name {genblk2.pcpi_div/divisor[44]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q2N} .original_name {genblk2.pcpi_div/divisor[45]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q3N} .original_name {genblk2.pcpi_div/divisor[46]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q4N} .original_name {genblk2.pcpi_div/divisor[47]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[44]_MB_genblk2.pcpi_div_divisor_reg[45]_MB_genblk2.pcpi_div_divisor_reg[46]_MB_genblk2.pcpi_div_divisor_reg[47]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .original_name {{genblk2.pcpi_div/divisor[48]} {genblk2.pcpi_div/divisor[49]} {genblk2.pcpi_div/divisor[50]} {genblk2.pcpi_div/divisor[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .single_bit_orig_name {genblk2.pcpi_div/divisor[51]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[48]} {genblk2.pcpi_div_divisor_reg[49]} {genblk2.pcpi_div_divisor_reg[50]} {genblk2.pcpi_div_divisor_reg[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[48]} {picorv32.genblk2.pcpi_div.divisor[49]} {picorv32.genblk2.pcpi_div.divisor[50]} {picorv32.genblk2.pcpi_div.divisor[51]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[48]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[48]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[49]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[50]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[51]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q1} .original_name {genblk2.pcpi_div/divisor[48]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[48]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q2} .original_name {genblk2.pcpi_div/divisor[49]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[49]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q3} .original_name {genblk2.pcpi_div/divisor[50]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[50]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q4} .original_name {genblk2.pcpi_div/divisor[51]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[51]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q1N} .original_name {genblk2.pcpi_div/divisor[48]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q2N} .original_name {genblk2.pcpi_div/divisor[49]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q3N} .original_name {genblk2.pcpi_div/divisor[50]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q4N} .original_name {genblk2.pcpi_div/divisor[51]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[48]_MB_genblk2.pcpi_div_divisor_reg[49]_MB_genblk2.pcpi_div_divisor_reg[50]_MB_genblk2.pcpi_div_divisor_reg[51]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .original_name {{genblk2.pcpi_div/divisor[52]} {genblk2.pcpi_div/divisor[53]} {genblk2.pcpi_div/divisor[54]} {genblk2.pcpi_div/divisor[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .single_bit_orig_name {genblk2.pcpi_div/divisor[55]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[52]} {genblk2.pcpi_div_divisor_reg[53]} {genblk2.pcpi_div_divisor_reg[54]} {genblk2.pcpi_div_divisor_reg[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[52]} {picorv32.genblk2.pcpi_div.divisor[53]} {picorv32.genblk2.pcpi_div.divisor[54]} {picorv32.genblk2.pcpi_div.divisor[55]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[52]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[52]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[53]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[54]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[55]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q1} .original_name {genblk2.pcpi_div/divisor[52]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[52]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q2} .original_name {genblk2.pcpi_div/divisor[53]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[53]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q3} .original_name {genblk2.pcpi_div/divisor[54]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[54]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q4} .original_name {genblk2.pcpi_div/divisor[55]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[55]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q1N} .original_name {genblk2.pcpi_div/divisor[52]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q2N} .original_name {genblk2.pcpi_div/divisor[53]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q3N} .original_name {genblk2.pcpi_div/divisor[54]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q4N} .original_name {genblk2.pcpi_div/divisor[55]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[52]_MB_genblk2.pcpi_div_divisor_reg[53]_MB_genblk2.pcpi_div_divisor_reg[54]_MB_genblk2.pcpi_div_divisor_reg[55]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .original_name {{genblk2.pcpi_div/divisor[56]} {genblk2.pcpi_div/divisor[57]} {genblk2.pcpi_div/divisor[58]} {genblk2.pcpi_div/divisor[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .single_bit_orig_name {genblk2.pcpi_div/divisor[59]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[56]} {genblk2.pcpi_div_divisor_reg[57]} {genblk2.pcpi_div_divisor_reg[58]} {genblk2.pcpi_div_divisor_reg[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[56]} {picorv32.genblk2.pcpi_div.divisor[57]} {picorv32.genblk2.pcpi_div.divisor[58]} {picorv32.genblk2.pcpi_div.divisor[59]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[56]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[56]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[57]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[58]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/D4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[59]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q1} .original_name {genblk2.pcpi_div/divisor[56]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[56]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q2} .original_name {genblk2.pcpi_div/divisor[57]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[57]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q3} .original_name {genblk2.pcpi_div/divisor[58]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[58]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q4} .original_name {genblk2.pcpi_div/divisor[59]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q4} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q4} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[59]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q1N} .original_name {genblk2.pcpi_div/divisor[56]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q2N} .original_name {genblk2.pcpi_div/divisor[57]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q3N} .original_name {genblk2.pcpi_div/divisor[58]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q4N} .original_name {genblk2.pcpi_div/divisor[59]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[56]_MB_genblk2.pcpi_div_divisor_reg[57]_MB_genblk2.pcpi_div_divisor_reg[58]_MB_genblk2.pcpi_div_divisor_reg[59]/Q4N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .original_name {{genblk2.pcpi_div/divisor[60]} {genblk2.pcpi_div/divisor[61]} {genblk2.pcpi_div/divisor[62]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .single_bit_orig_name {genblk2.pcpi_div/divisor[62]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .org_names_for_split {{genblk2.pcpi_div_divisor_reg[60]} {genblk2.pcpi_div_divisor_reg[61]} {genblk2.pcpi_div_divisor_reg[62]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.divisor[60]} {picorv32.genblk2.pcpi_div.divisor[61]} {picorv32.genblk2.pcpi_div.divisor[62]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .unused_bit_count_in_multibit 1
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .org_address_of_instances {0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/CK} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[60]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/D1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[60]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/D2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[61]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/D3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[62]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/D4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q1} .original_name {genblk2.pcpi_div/divisor[60]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q1} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q1} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[60]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q2} .original_name {genblk2.pcpi_div/divisor[61]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q2} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q2} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[61]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q3} .original_name {genblk2.pcpi_div/divisor[62]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q3} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q3} .multibit_orig_pin {genblk2.pcpi_div_divisor_reg[62]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q4} .unused_bit true
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q1N} .original_name {genblk2.pcpi_div/divisor[60]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q1N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q2N} .original_name {genblk2.pcpi_div/divisor[61]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q2N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q3N} .original_name {genblk2.pcpi_div/divisor[62]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q3N} .multibit_base_name genblk2.pcpi_div/divisor
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_divisor_reg[60]_MB_genblk2.pcpi_div_divisor_reg[61]_MB_genblk2.pcpi_div_divisor_reg[62]/Q4N} .unused_bit true
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .original_name {{genblk2.pcpi_div/pcpi_rd[0]} {genblk2.pcpi_div/pcpi_rd[1]} {genblk2.pcpi_div/pcpi_rd[2]} {genblk2.pcpi_div/pcpi_rd[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .single_bit_orig_name {genblk2.pcpi_div/pcpi_rd[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .org_names_for_split {{genblk2.pcpi_div_pcpi_rd_reg[0]} {genblk2.pcpi_div_pcpi_rd_reg[1]} {genblk2.pcpi_div_pcpi_rd_reg[2]} {genblk2.pcpi_div_pcpi_rd_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.pcpi_rd[0]} {picorv32.genblk2.pcpi_div.pcpi_rd[1]} {picorv32.genblk2.pcpi_div.pcpi_rd[2]} {picorv32.genblk2.pcpi_div.pcpi_rd[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/CK} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/D1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/D2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/D3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/D4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q1} .original_name {genblk2.pcpi_div/pcpi_rd[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q1} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q2} .original_name {genblk2.pcpi_div/pcpi_rd[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q2} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q3} .original_name {genblk2.pcpi_div/pcpi_rd[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q3} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q4} .original_name {genblk2.pcpi_div/pcpi_rd[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q4} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q1N} .original_name {genblk2.pcpi_div/pcpi_rd[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q1N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q2N} .original_name {genblk2.pcpi_div/pcpi_rd[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q2N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q3N} .original_name {genblk2.pcpi_div/pcpi_rd[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q3N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q4N} .original_name {genblk2.pcpi_div/pcpi_rd[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[0]_MB_genblk2.pcpi_div_pcpi_rd_reg[1]_MB_genblk2.pcpi_div_pcpi_rd_reg[2]_MB_genblk2.pcpi_div_pcpi_rd_reg[3]/Q4N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .original_name {{genblk2.pcpi_div/pcpi_rd[4]} {genblk2.pcpi_div/pcpi_rd[5]} {genblk2.pcpi_div/pcpi_rd[6]} {genblk2.pcpi_div/pcpi_rd[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .single_bit_orig_name {genblk2.pcpi_div/pcpi_rd[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .org_names_for_split {{genblk2.pcpi_div_pcpi_rd_reg[4]} {genblk2.pcpi_div_pcpi_rd_reg[5]} {genblk2.pcpi_div_pcpi_rd_reg[6]} {genblk2.pcpi_div_pcpi_rd_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.pcpi_rd[4]} {picorv32.genblk2.pcpi_div.pcpi_rd[5]} {picorv32.genblk2.pcpi_div.pcpi_rd[6]} {picorv32.genblk2.pcpi_div.pcpi_rd[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/CK} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/D1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/D2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/D3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/D4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q1} .original_name {genblk2.pcpi_div/pcpi_rd[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q1} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q2} .original_name {genblk2.pcpi_div/pcpi_rd[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q2} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q3} .original_name {genblk2.pcpi_div/pcpi_rd[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q3} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q4} .original_name {genblk2.pcpi_div/pcpi_rd[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q4} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q1N} .original_name {genblk2.pcpi_div/pcpi_rd[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q1N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q2N} .original_name {genblk2.pcpi_div/pcpi_rd[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q2N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q3N} .original_name {genblk2.pcpi_div/pcpi_rd[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q3N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q4N} .original_name {genblk2.pcpi_div/pcpi_rd[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[4]_MB_genblk2.pcpi_div_pcpi_rd_reg[5]_MB_genblk2.pcpi_div_pcpi_rd_reg[6]_MB_genblk2.pcpi_div_pcpi_rd_reg[7]/Q4N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .original_name {{genblk2.pcpi_div/pcpi_rd[8]} {genblk2.pcpi_div/pcpi_rd[9]} {genblk2.pcpi_div/pcpi_rd[10]} {genblk2.pcpi_div/pcpi_rd[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .single_bit_orig_name {genblk2.pcpi_div/pcpi_rd[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .org_names_for_split {{genblk2.pcpi_div_pcpi_rd_reg[8]} {genblk2.pcpi_div_pcpi_rd_reg[9]} {genblk2.pcpi_div_pcpi_rd_reg[10]} {genblk2.pcpi_div_pcpi_rd_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.pcpi_rd[8]} {picorv32.genblk2.pcpi_div.pcpi_rd[9]} {picorv32.genblk2.pcpi_div.pcpi_rd[10]} {picorv32.genblk2.pcpi_div.pcpi_rd[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/CK} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/D1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/D2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/D3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/D4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q1} .original_name {genblk2.pcpi_div/pcpi_rd[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q1} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q2} .original_name {genblk2.pcpi_div/pcpi_rd[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q2} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q3} .original_name {genblk2.pcpi_div/pcpi_rd[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q3} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q4} .original_name {genblk2.pcpi_div/pcpi_rd[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q4} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q1N} .original_name {genblk2.pcpi_div/pcpi_rd[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q1N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q2N} .original_name {genblk2.pcpi_div/pcpi_rd[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q2N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q3N} .original_name {genblk2.pcpi_div/pcpi_rd[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q3N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q4N} .original_name {genblk2.pcpi_div/pcpi_rd[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[8]_MB_genblk2.pcpi_div_pcpi_rd_reg[9]_MB_genblk2.pcpi_div_pcpi_rd_reg[10]_MB_genblk2.pcpi_div_pcpi_rd_reg[11]/Q4N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .original_name {{genblk2.pcpi_div/pcpi_rd[12]} {genblk2.pcpi_div/pcpi_rd[13]} {genblk2.pcpi_div/pcpi_rd[14]} {genblk2.pcpi_div/pcpi_rd[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .single_bit_orig_name {genblk2.pcpi_div/pcpi_rd[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .org_names_for_split {{genblk2.pcpi_div_pcpi_rd_reg[12]} {genblk2.pcpi_div_pcpi_rd_reg[13]} {genblk2.pcpi_div_pcpi_rd_reg[14]} {genblk2.pcpi_div_pcpi_rd_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.pcpi_rd[12]} {picorv32.genblk2.pcpi_div.pcpi_rd[13]} {picorv32.genblk2.pcpi_div.pcpi_rd[14]} {picorv32.genblk2.pcpi_div.pcpi_rd[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/CK} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/D1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/D2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/D3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/D4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q1} .original_name {genblk2.pcpi_div/pcpi_rd[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q1} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q2} .original_name {genblk2.pcpi_div/pcpi_rd[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q2} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q3} .original_name {genblk2.pcpi_div/pcpi_rd[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q3} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q4} .original_name {genblk2.pcpi_div/pcpi_rd[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q4} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q1N} .original_name {genblk2.pcpi_div/pcpi_rd[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q1N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q2N} .original_name {genblk2.pcpi_div/pcpi_rd[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q2N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q3N} .original_name {genblk2.pcpi_div/pcpi_rd[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q3N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q4N} .original_name {genblk2.pcpi_div/pcpi_rd[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[12]_MB_genblk2.pcpi_div_pcpi_rd_reg[13]_MB_genblk2.pcpi_div_pcpi_rd_reg[14]_MB_genblk2.pcpi_div_pcpi_rd_reg[15]/Q4N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .original_name {{genblk2.pcpi_div/pcpi_rd[16]} {genblk2.pcpi_div/pcpi_rd[17]} {genblk2.pcpi_div/pcpi_rd[18]} {genblk2.pcpi_div/pcpi_rd[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .single_bit_orig_name {genblk2.pcpi_div/pcpi_rd[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .org_names_for_split {{genblk2.pcpi_div_pcpi_rd_reg[16]} {genblk2.pcpi_div_pcpi_rd_reg[17]} {genblk2.pcpi_div_pcpi_rd_reg[18]} {genblk2.pcpi_div_pcpi_rd_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.pcpi_rd[16]} {picorv32.genblk2.pcpi_div.pcpi_rd[17]} {picorv32.genblk2.pcpi_div.pcpi_rd[18]} {picorv32.genblk2.pcpi_div.pcpi_rd[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/CK} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/D1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/D2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/D3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/D4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q1} .original_name {genblk2.pcpi_div/pcpi_rd[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q1} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q2} .original_name {genblk2.pcpi_div/pcpi_rd[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q2} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q3} .original_name {genblk2.pcpi_div/pcpi_rd[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q3} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q4} .original_name {genblk2.pcpi_div/pcpi_rd[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q4} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q1N} .original_name {genblk2.pcpi_div/pcpi_rd[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q1N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q2N} .original_name {genblk2.pcpi_div/pcpi_rd[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q2N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q3N} .original_name {genblk2.pcpi_div/pcpi_rd[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q3N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q4N} .original_name {genblk2.pcpi_div/pcpi_rd[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[16]_MB_genblk2.pcpi_div_pcpi_rd_reg[17]_MB_genblk2.pcpi_div_pcpi_rd_reg[18]_MB_genblk2.pcpi_div_pcpi_rd_reg[19]/Q4N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .original_name {{genblk2.pcpi_div/pcpi_rd[20]} {genblk2.pcpi_div/pcpi_rd[21]} {genblk2.pcpi_div/pcpi_rd[22]} {genblk2.pcpi_div/pcpi_rd[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .single_bit_orig_name {genblk2.pcpi_div/pcpi_rd[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .org_names_for_split {{genblk2.pcpi_div_pcpi_rd_reg[20]} {genblk2.pcpi_div_pcpi_rd_reg[21]} {genblk2.pcpi_div_pcpi_rd_reg[22]} {genblk2.pcpi_div_pcpi_rd_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.pcpi_rd[20]} {picorv32.genblk2.pcpi_div.pcpi_rd[21]} {picorv32.genblk2.pcpi_div.pcpi_rd[22]} {picorv32.genblk2.pcpi_div.pcpi_rd[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/CK} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/D1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/D2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/D3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/D4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q1} .original_name {genblk2.pcpi_div/pcpi_rd[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q1} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q2} .original_name {genblk2.pcpi_div/pcpi_rd[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q2} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q3} .original_name {genblk2.pcpi_div/pcpi_rd[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q3} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q4} .original_name {genblk2.pcpi_div/pcpi_rd[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q4} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q1N} .original_name {genblk2.pcpi_div/pcpi_rd[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q1N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q2N} .original_name {genblk2.pcpi_div/pcpi_rd[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q2N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q3N} .original_name {genblk2.pcpi_div/pcpi_rd[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q3N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q4N} .original_name {genblk2.pcpi_div/pcpi_rd[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[20]_MB_genblk2.pcpi_div_pcpi_rd_reg[21]_MB_genblk2.pcpi_div_pcpi_rd_reg[22]_MB_genblk2.pcpi_div_pcpi_rd_reg[23]/Q4N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .original_name {{genblk2.pcpi_div/pcpi_rd[24]} {genblk2.pcpi_div/pcpi_rd[25]} {genblk2.pcpi_div/pcpi_rd[26]} {genblk2.pcpi_div/pcpi_rd[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .single_bit_orig_name {genblk2.pcpi_div/pcpi_rd[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .org_names_for_split {{genblk2.pcpi_div_pcpi_rd_reg[24]} {genblk2.pcpi_div_pcpi_rd_reg[25]} {genblk2.pcpi_div_pcpi_rd_reg[26]} {genblk2.pcpi_div_pcpi_rd_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.pcpi_rd[24]} {picorv32.genblk2.pcpi_div.pcpi_rd[25]} {picorv32.genblk2.pcpi_div.pcpi_rd[26]} {picorv32.genblk2.pcpi_div.pcpi_rd[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/CK} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/D1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/D2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/D3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/D4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q1} .original_name {genblk2.pcpi_div/pcpi_rd[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q1} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q2} .original_name {genblk2.pcpi_div/pcpi_rd[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q2} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q3} .original_name {genblk2.pcpi_div/pcpi_rd[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q3} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q4} .original_name {genblk2.pcpi_div/pcpi_rd[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q4} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q1N} .original_name {genblk2.pcpi_div/pcpi_rd[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q1N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q2N} .original_name {genblk2.pcpi_div/pcpi_rd[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q2N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q3N} .original_name {genblk2.pcpi_div/pcpi_rd[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q3N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q4N} .original_name {genblk2.pcpi_div/pcpi_rd[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[24]_MB_genblk2.pcpi_div_pcpi_rd_reg[25]_MB_genblk2.pcpi_div_pcpi_rd_reg[26]_MB_genblk2.pcpi_div_pcpi_rd_reg[27]/Q4N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .original_name {{genblk2.pcpi_div/pcpi_rd[28]} {genblk2.pcpi_div/pcpi_rd[29]} {genblk2.pcpi_div/pcpi_rd[30]} {genblk2.pcpi_div/pcpi_rd[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .single_bit_orig_name {genblk2.pcpi_div/pcpi_rd[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .org_names_for_split {{genblk2.pcpi_div_pcpi_rd_reg[28]} {genblk2.pcpi_div_pcpi_rd_reg[29]} {genblk2.pcpi_div_pcpi_rd_reg[30]} {genblk2.pcpi_div_pcpi_rd_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.pcpi_rd[28]} {picorv32.genblk2.pcpi_div.pcpi_rd[29]} {picorv32.genblk2.pcpi_div.pcpi_rd[30]} {picorv32.genblk2.pcpi_div.pcpi_rd[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/CK} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/D1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/D2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/D3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/D4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q1} .original_name {genblk2.pcpi_div/pcpi_rd[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q1} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q1} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q2} .original_name {genblk2.pcpi_div/pcpi_rd[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q2} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q2} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q3} .original_name {genblk2.pcpi_div/pcpi_rd[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q3} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q3} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q4} .original_name {genblk2.pcpi_div/pcpi_rd[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q4} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q4} .multibit_orig_pin {genblk2.pcpi_div_pcpi_rd_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q1N} .original_name {genblk2.pcpi_div/pcpi_rd[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q1N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q2N} .original_name {genblk2.pcpi_div/pcpi_rd[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q2N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q3N} .original_name {genblk2.pcpi_div/pcpi_rd[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q3N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q4N} .original_name {genblk2.pcpi_div/pcpi_rd[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_pcpi_rd_reg[28]_MB_genblk2.pcpi_div_pcpi_rd_reg[29]_MB_genblk2.pcpi_div_pcpi_rd_reg[30]_MB_genblk2.pcpi_div_pcpi_rd_reg[31]/Q4N} .multibit_base_name genblk2.pcpi_div/pcpi_rd
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .original_name {{genblk2.pcpi_div/dividend[0]} {genblk2.pcpi_div/dividend[1]} {genblk2.pcpi_div/dividend[2]} {genblk2.pcpi_div/dividend[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .single_bit_orig_name {genblk2.pcpi_div/dividend[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .org_names_for_split {{genblk2.pcpi_div_dividend_reg[0]} {genblk2.pcpi_div_dividend_reg[1]} {genblk2.pcpi_div_dividend_reg[2]} {genblk2.pcpi_div_dividend_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.dividend[0]} {picorv32.genblk2.pcpi_div.dividend[1]} {picorv32.genblk2.pcpi_div.dividend[2]} {picorv32.genblk2.pcpi_div.dividend[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/CK} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/D1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/D2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/D3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/D4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q1} .original_name {genblk2.pcpi_div/dividend[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q1} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q2} .original_name {genblk2.pcpi_div/dividend[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q2} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q3} .original_name {genblk2.pcpi_div/dividend[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q3} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q4} .original_name {genblk2.pcpi_div/dividend[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q4} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q1N} .original_name {genblk2.pcpi_div/dividend[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q1N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q2N} .original_name {genblk2.pcpi_div/dividend[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q2N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q3N} .original_name {genblk2.pcpi_div/dividend[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q3N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q4N} .original_name {genblk2.pcpi_div/dividend[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[0]_MB_genblk2.pcpi_div_dividend_reg[1]_MB_genblk2.pcpi_div_dividend_reg[2]_MB_genblk2.pcpi_div_dividend_reg[3]/Q4N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .original_name {{genblk2.pcpi_div/dividend[4]} {genblk2.pcpi_div/dividend[5]} {genblk2.pcpi_div/dividend[6]} {genblk2.pcpi_div/dividend[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .single_bit_orig_name {genblk2.pcpi_div/dividend[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .org_names_for_split {{genblk2.pcpi_div_dividend_reg[4]} {genblk2.pcpi_div_dividend_reg[5]} {genblk2.pcpi_div_dividend_reg[6]} {genblk2.pcpi_div_dividend_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.dividend[4]} {picorv32.genblk2.pcpi_div.dividend[5]} {picorv32.genblk2.pcpi_div.dividend[6]} {picorv32.genblk2.pcpi_div.dividend[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/CK} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/D1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/D2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/D3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/D4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q1} .original_name {genblk2.pcpi_div/dividend[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q1} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q2} .original_name {genblk2.pcpi_div/dividend[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q2} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q3} .original_name {genblk2.pcpi_div/dividend[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q3} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q4} .original_name {genblk2.pcpi_div/dividend[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q4} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q1N} .original_name {genblk2.pcpi_div/dividend[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q1N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q2N} .original_name {genblk2.pcpi_div/dividend[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q2N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q3N} .original_name {genblk2.pcpi_div/dividend[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q3N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q4N} .original_name {genblk2.pcpi_div/dividend[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[4]_MB_genblk2.pcpi_div_dividend_reg[5]_MB_genblk2.pcpi_div_dividend_reg[6]_MB_genblk2.pcpi_div_dividend_reg[7]/Q4N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .original_name {{genblk2.pcpi_div/dividend[8]} {genblk2.pcpi_div/dividend[9]} {genblk2.pcpi_div/dividend[10]} {genblk2.pcpi_div/dividend[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .single_bit_orig_name {genblk2.pcpi_div/dividend[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .org_names_for_split {{genblk2.pcpi_div_dividend_reg[8]} {genblk2.pcpi_div_dividend_reg[9]} {genblk2.pcpi_div_dividend_reg[10]} {genblk2.pcpi_div_dividend_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.dividend[8]} {picorv32.genblk2.pcpi_div.dividend[9]} {picorv32.genblk2.pcpi_div.dividend[10]} {picorv32.genblk2.pcpi_div.dividend[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/CK} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/D1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/D2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/D3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/D4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q1} .original_name {genblk2.pcpi_div/dividend[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q1} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q2} .original_name {genblk2.pcpi_div/dividend[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q2} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q3} .original_name {genblk2.pcpi_div/dividend[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q3} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q4} .original_name {genblk2.pcpi_div/dividend[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q4} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q1N} .original_name {genblk2.pcpi_div/dividend[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q1N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q2N} .original_name {genblk2.pcpi_div/dividend[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q2N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q3N} .original_name {genblk2.pcpi_div/dividend[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q3N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q4N} .original_name {genblk2.pcpi_div/dividend[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[8]_MB_genblk2.pcpi_div_dividend_reg[9]_MB_genblk2.pcpi_div_dividend_reg[10]_MB_genblk2.pcpi_div_dividend_reg[11]/Q4N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .original_name {{genblk2.pcpi_div/dividend[12]} {genblk2.pcpi_div/dividend[13]} {genblk2.pcpi_div/dividend[14]} {genblk2.pcpi_div/dividend[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .single_bit_orig_name {genblk2.pcpi_div/dividend[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .org_names_for_split {{genblk2.pcpi_div_dividend_reg[12]} {genblk2.pcpi_div_dividend_reg[13]} {genblk2.pcpi_div_dividend_reg[14]} {genblk2.pcpi_div_dividend_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.dividend[12]} {picorv32.genblk2.pcpi_div.dividend[13]} {picorv32.genblk2.pcpi_div.dividend[14]} {picorv32.genblk2.pcpi_div.dividend[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/CK} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/D1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/D2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/D3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/D4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q1} .original_name {genblk2.pcpi_div/dividend[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q1} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q2} .original_name {genblk2.pcpi_div/dividend[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q2} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q3} .original_name {genblk2.pcpi_div/dividend[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q3} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q4} .original_name {genblk2.pcpi_div/dividend[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q4} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q1N} .original_name {genblk2.pcpi_div/dividend[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q1N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q2N} .original_name {genblk2.pcpi_div/dividend[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q2N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q3N} .original_name {genblk2.pcpi_div/dividend[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q3N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q4N} .original_name {genblk2.pcpi_div/dividend[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[12]_MB_genblk2.pcpi_div_dividend_reg[13]_MB_genblk2.pcpi_div_dividend_reg[14]_MB_genblk2.pcpi_div_dividend_reg[15]/Q4N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .original_name {{genblk2.pcpi_div/dividend[16]} {genblk2.pcpi_div/dividend[17]} {genblk2.pcpi_div/dividend[18]} {genblk2.pcpi_div/dividend[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .single_bit_orig_name {genblk2.pcpi_div/dividend[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .org_names_for_split {{genblk2.pcpi_div_dividend_reg[16]} {genblk2.pcpi_div_dividend_reg[17]} {genblk2.pcpi_div_dividend_reg[18]} {genblk2.pcpi_div_dividend_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.dividend[16]} {picorv32.genblk2.pcpi_div.dividend[17]} {picorv32.genblk2.pcpi_div.dividend[18]} {picorv32.genblk2.pcpi_div.dividend[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/CK} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/D1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/D2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/D3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/D4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q1} .original_name {genblk2.pcpi_div/dividend[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q1} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q2} .original_name {genblk2.pcpi_div/dividend[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q2} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q3} .original_name {genblk2.pcpi_div/dividend[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q3} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q4} .original_name {genblk2.pcpi_div/dividend[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q4} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q1N} .original_name {genblk2.pcpi_div/dividend[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q1N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q2N} .original_name {genblk2.pcpi_div/dividend[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q2N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q3N} .original_name {genblk2.pcpi_div/dividend[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q3N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q4N} .original_name {genblk2.pcpi_div/dividend[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[16]_MB_genblk2.pcpi_div_dividend_reg[17]_MB_genblk2.pcpi_div_dividend_reg[18]_MB_genblk2.pcpi_div_dividend_reg[19]/Q4N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .original_name {{genblk2.pcpi_div/dividend[20]} {genblk2.pcpi_div/dividend[21]} {genblk2.pcpi_div/dividend[22]} {genblk2.pcpi_div/dividend[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .single_bit_orig_name {genblk2.pcpi_div/dividend[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .org_names_for_split {{genblk2.pcpi_div_dividend_reg[20]} {genblk2.pcpi_div_dividend_reg[21]} {genblk2.pcpi_div_dividend_reg[22]} {genblk2.pcpi_div_dividend_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.dividend[20]} {picorv32.genblk2.pcpi_div.dividend[21]} {picorv32.genblk2.pcpi_div.dividend[22]} {picorv32.genblk2.pcpi_div.dividend[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/CK} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/D1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/D2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/D3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/D4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q1} .original_name {genblk2.pcpi_div/dividend[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q1} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q2} .original_name {genblk2.pcpi_div/dividend[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q2} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q3} .original_name {genblk2.pcpi_div/dividend[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q3} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q4} .original_name {genblk2.pcpi_div/dividend[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q4} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q1N} .original_name {genblk2.pcpi_div/dividend[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q1N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q2N} .original_name {genblk2.pcpi_div/dividend[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q2N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q3N} .original_name {genblk2.pcpi_div/dividend[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q3N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q4N} .original_name {genblk2.pcpi_div/dividend[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[20]_MB_genblk2.pcpi_div_dividend_reg[21]_MB_genblk2.pcpi_div_dividend_reg[22]_MB_genblk2.pcpi_div_dividend_reg[23]/Q4N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .original_name {{genblk2.pcpi_div/dividend[24]} {genblk2.pcpi_div/dividend[25]} {genblk2.pcpi_div/dividend[26]} {genblk2.pcpi_div/dividend[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .single_bit_orig_name {genblk2.pcpi_div/dividend[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .org_names_for_split {{genblk2.pcpi_div_dividend_reg[24]} {genblk2.pcpi_div_dividend_reg[25]} {genblk2.pcpi_div_dividend_reg[26]} {genblk2.pcpi_div_dividend_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.dividend[24]} {picorv32.genblk2.pcpi_div.dividend[25]} {picorv32.genblk2.pcpi_div.dividend[26]} {picorv32.genblk2.pcpi_div.dividend[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/CK} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/D1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/D2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/D3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/D4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q1} .original_name {genblk2.pcpi_div/dividend[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q1} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q2} .original_name {genblk2.pcpi_div/dividend[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q2} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q3} .original_name {genblk2.pcpi_div/dividend[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q3} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q4} .original_name {genblk2.pcpi_div/dividend[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q4} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q1N} .original_name {genblk2.pcpi_div/dividend[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q1N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q2N} .original_name {genblk2.pcpi_div/dividend[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q2N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q3N} .original_name {genblk2.pcpi_div/dividend[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q3N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q4N} .original_name {genblk2.pcpi_div/dividend[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[24]_MB_genblk2.pcpi_div_dividend_reg[25]_MB_genblk2.pcpi_div_dividend_reg[26]_MB_genblk2.pcpi_div_dividend_reg[27]/Q4N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .original_name {{genblk2.pcpi_div/dividend[28]} {genblk2.pcpi_div/dividend[29]} {genblk2.pcpi_div/dividend[30]} {genblk2.pcpi_div/dividend[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .single_bit_orig_name {genblk2.pcpi_div/dividend[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .org_names_for_split {{genblk2.pcpi_div_dividend_reg[28]} {genblk2.pcpi_div_dividend_reg[29]} {genblk2.pcpi_div_dividend_reg[30]} {genblk2.pcpi_div_dividend_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.dividend[28]} {picorv32.genblk2.pcpi_div.dividend[29]} {picorv32.genblk2.pcpi_div.dividend[30]} {picorv32.genblk2.pcpi_div.dividend[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/CK} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/D1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/D2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/D3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/D4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q1} .original_name {genblk2.pcpi_div/dividend[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q1} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q1} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q2} .original_name {genblk2.pcpi_div/dividend[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q2} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q2} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q3} .original_name {genblk2.pcpi_div/dividend[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q3} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q3} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q4} .original_name {genblk2.pcpi_div/dividend[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q4} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q4} .multibit_orig_pin {genblk2.pcpi_div_dividend_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q1N} .original_name {genblk2.pcpi_div/dividend[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q1N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q2N} .original_name {genblk2.pcpi_div/dividend[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q2N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q3N} .original_name {genblk2.pcpi_div/dividend[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q3N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q4N} .original_name {genblk2.pcpi_div/dividend[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_dividend_reg[28]_MB_genblk2.pcpi_div_dividend_reg[29]_MB_genblk2.pcpi_div_dividend_reg[30]_MB_genblk2.pcpi_div_dividend_reg[31]/Q4N} .multibit_base_name genblk2.pcpi_div/dividend
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .original_name {{genblk2.pcpi_div/quotient[0]} {genblk2.pcpi_div/quotient[1]} {genblk2.pcpi_div/quotient[2]} {genblk2.pcpi_div/quotient[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .single_bit_orig_name {genblk2.pcpi_div/quotient[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .org_names_for_split {{genblk2.pcpi_div_quotient_reg[0]} {genblk2.pcpi_div_quotient_reg[1]} {genblk2.pcpi_div_quotient_reg[2]} {genblk2.pcpi_div_quotient_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient[0]} {picorv32.genblk2.pcpi_div.quotient[1]} {picorv32.genblk2.pcpi_div.quotient[2]} {picorv32.genblk2.pcpi_div.quotient[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q1} .original_name {genblk2.pcpi_div/quotient[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q1} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q2} .original_name {genblk2.pcpi_div/quotient[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q2} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q3} .original_name {genblk2.pcpi_div/quotient[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q3} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q4} .original_name {genblk2.pcpi_div/quotient[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q4} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q1N} .original_name {genblk2.pcpi_div/quotient[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q2N} .original_name {genblk2.pcpi_div/quotient[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q3N} .original_name {genblk2.pcpi_div/quotient[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q4N} .original_name {genblk2.pcpi_div/quotient[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[0]_MB_genblk2.pcpi_div_quotient_reg[1]_MB_genblk2.pcpi_div_quotient_reg[2]_MB_genblk2.pcpi_div_quotient_reg[3]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .original_name {{genblk2.pcpi_div/quotient[4]} {genblk2.pcpi_div/quotient[5]} {genblk2.pcpi_div/quotient[6]} {genblk2.pcpi_div/quotient[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .single_bit_orig_name {genblk2.pcpi_div/quotient[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .org_names_for_split {{genblk2.pcpi_div_quotient_reg[4]} {genblk2.pcpi_div_quotient_reg[5]} {genblk2.pcpi_div_quotient_reg[6]} {genblk2.pcpi_div_quotient_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient[4]} {picorv32.genblk2.pcpi_div.quotient[5]} {picorv32.genblk2.pcpi_div.quotient[6]} {picorv32.genblk2.pcpi_div.quotient[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q1} .original_name {genblk2.pcpi_div/quotient[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q1} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q2} .original_name {genblk2.pcpi_div/quotient[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q2} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q3} .original_name {genblk2.pcpi_div/quotient[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q3} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q4} .original_name {genblk2.pcpi_div/quotient[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q4} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q1N} .original_name {genblk2.pcpi_div/quotient[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q2N} .original_name {genblk2.pcpi_div/quotient[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q3N} .original_name {genblk2.pcpi_div/quotient[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q4N} .original_name {genblk2.pcpi_div/quotient[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[4]_MB_genblk2.pcpi_div_quotient_reg[5]_MB_genblk2.pcpi_div_quotient_reg[6]_MB_genblk2.pcpi_div_quotient_reg[7]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .original_name {{genblk2.pcpi_div/quotient[8]} {genblk2.pcpi_div/quotient[9]} {genblk2.pcpi_div/quotient[10]} {genblk2.pcpi_div/quotient[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .single_bit_orig_name {genblk2.pcpi_div/quotient[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .org_names_for_split {{genblk2.pcpi_div_quotient_reg[8]} {genblk2.pcpi_div_quotient_reg[9]} {genblk2.pcpi_div_quotient_reg[10]} {genblk2.pcpi_div_quotient_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient[8]} {picorv32.genblk2.pcpi_div.quotient[9]} {picorv32.genblk2.pcpi_div.quotient[10]} {picorv32.genblk2.pcpi_div.quotient[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q1} .original_name {genblk2.pcpi_div/quotient[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q1} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q2} .original_name {genblk2.pcpi_div/quotient[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q2} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q3} .original_name {genblk2.pcpi_div/quotient[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q3} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q4} .original_name {genblk2.pcpi_div/quotient[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q4} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q1N} .original_name {genblk2.pcpi_div/quotient[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q2N} .original_name {genblk2.pcpi_div/quotient[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q3N} .original_name {genblk2.pcpi_div/quotient[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q4N} .original_name {genblk2.pcpi_div/quotient[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[8]_MB_genblk2.pcpi_div_quotient_reg[9]_MB_genblk2.pcpi_div_quotient_reg[10]_MB_genblk2.pcpi_div_quotient_reg[11]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .original_name {{genblk2.pcpi_div/quotient[12]} {genblk2.pcpi_div/quotient[13]} {genblk2.pcpi_div/quotient[14]} {genblk2.pcpi_div/quotient[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .single_bit_orig_name {genblk2.pcpi_div/quotient[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .org_names_for_split {{genblk2.pcpi_div_quotient_reg[12]} {genblk2.pcpi_div_quotient_reg[13]} {genblk2.pcpi_div_quotient_reg[14]} {genblk2.pcpi_div_quotient_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient[12]} {picorv32.genblk2.pcpi_div.quotient[13]} {picorv32.genblk2.pcpi_div.quotient[14]} {picorv32.genblk2.pcpi_div.quotient[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q1} .original_name {genblk2.pcpi_div/quotient[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q1} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q2} .original_name {genblk2.pcpi_div/quotient[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q2} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q3} .original_name {genblk2.pcpi_div/quotient[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q3} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q4} .original_name {genblk2.pcpi_div/quotient[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q4} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q1N} .original_name {genblk2.pcpi_div/quotient[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q2N} .original_name {genblk2.pcpi_div/quotient[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q3N} .original_name {genblk2.pcpi_div/quotient[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q4N} .original_name {genblk2.pcpi_div/quotient[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[12]_MB_genblk2.pcpi_div_quotient_reg[13]_MB_genblk2.pcpi_div_quotient_reg[14]_MB_genblk2.pcpi_div_quotient_reg[15]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .original_name {{genblk2.pcpi_div/quotient[16]} {genblk2.pcpi_div/quotient[17]} {genblk2.pcpi_div/quotient[18]} {genblk2.pcpi_div/quotient[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .single_bit_orig_name {genblk2.pcpi_div/quotient[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .org_names_for_split {{genblk2.pcpi_div_quotient_reg[16]} {genblk2.pcpi_div_quotient_reg[17]} {genblk2.pcpi_div_quotient_reg[18]} {genblk2.pcpi_div_quotient_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient[16]} {picorv32.genblk2.pcpi_div.quotient[17]} {picorv32.genblk2.pcpi_div.quotient[18]} {picorv32.genblk2.pcpi_div.quotient[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q1} .original_name {genblk2.pcpi_div/quotient[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q1} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q2} .original_name {genblk2.pcpi_div/quotient[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q2} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q3} .original_name {genblk2.pcpi_div/quotient[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q3} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q4} .original_name {genblk2.pcpi_div/quotient[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q4} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q1N} .original_name {genblk2.pcpi_div/quotient[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q2N} .original_name {genblk2.pcpi_div/quotient[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q3N} .original_name {genblk2.pcpi_div/quotient[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q4N} .original_name {genblk2.pcpi_div/quotient[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[16]_MB_genblk2.pcpi_div_quotient_reg[17]_MB_genblk2.pcpi_div_quotient_reg[18]_MB_genblk2.pcpi_div_quotient_reg[19]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .original_name {{genblk2.pcpi_div/quotient[20]} {genblk2.pcpi_div/quotient[21]} {genblk2.pcpi_div/quotient[22]} {genblk2.pcpi_div/quotient[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .single_bit_orig_name {genblk2.pcpi_div/quotient[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .org_names_for_split {{genblk2.pcpi_div_quotient_reg[20]} {genblk2.pcpi_div_quotient_reg[21]} {genblk2.pcpi_div_quotient_reg[22]} {genblk2.pcpi_div_quotient_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient[20]} {picorv32.genblk2.pcpi_div.quotient[21]} {picorv32.genblk2.pcpi_div.quotient[22]} {picorv32.genblk2.pcpi_div.quotient[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q1} .original_name {genblk2.pcpi_div/quotient[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q1} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q2} .original_name {genblk2.pcpi_div/quotient[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q2} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q3} .original_name {genblk2.pcpi_div/quotient[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q3} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q4} .original_name {genblk2.pcpi_div/quotient[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q4} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q1N} .original_name {genblk2.pcpi_div/quotient[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q2N} .original_name {genblk2.pcpi_div/quotient[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q3N} .original_name {genblk2.pcpi_div/quotient[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q4N} .original_name {genblk2.pcpi_div/quotient[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[20]_MB_genblk2.pcpi_div_quotient_reg[21]_MB_genblk2.pcpi_div_quotient_reg[22]_MB_genblk2.pcpi_div_quotient_reg[23]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .original_name {{genblk2.pcpi_div/quotient[24]} {genblk2.pcpi_div/quotient[25]} {genblk2.pcpi_div/quotient[26]} {genblk2.pcpi_div/quotient[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .single_bit_orig_name {genblk2.pcpi_div/quotient[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .org_names_for_split {{genblk2.pcpi_div_quotient_reg[24]} {genblk2.pcpi_div_quotient_reg[25]} {genblk2.pcpi_div_quotient_reg[26]} {genblk2.pcpi_div_quotient_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient[24]} {picorv32.genblk2.pcpi_div.quotient[25]} {picorv32.genblk2.pcpi_div.quotient[26]} {picorv32.genblk2.pcpi_div.quotient[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q1} .original_name {genblk2.pcpi_div/quotient[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q1} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q2} .original_name {genblk2.pcpi_div/quotient[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q2} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q3} .original_name {genblk2.pcpi_div/quotient[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q3} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q4} .original_name {genblk2.pcpi_div/quotient[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q4} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q1N} .original_name {genblk2.pcpi_div/quotient[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q2N} .original_name {genblk2.pcpi_div/quotient[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q3N} .original_name {genblk2.pcpi_div/quotient[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q4N} .original_name {genblk2.pcpi_div/quotient[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[24]_MB_genblk2.pcpi_div_quotient_reg[25]_MB_genblk2.pcpi_div_quotient_reg[26]_MB_genblk2.pcpi_div_quotient_reg[27]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .original_name {{genblk2.pcpi_div/quotient[28]} {genblk2.pcpi_div/quotient[29]} {genblk2.pcpi_div/quotient[30]} {genblk2.pcpi_div/quotient[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .single_bit_orig_name {genblk2.pcpi_div/quotient[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .org_names_for_split {{genblk2.pcpi_div_quotient_reg[28]} {genblk2.pcpi_div_quotient_reg[29]} {genblk2.pcpi_div_quotient_reg[30]} {genblk2.pcpi_div_quotient_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient[28]} {picorv32.genblk2.pcpi_div.quotient[29]} {picorv32.genblk2.pcpi_div.quotient[30]} {picorv32.genblk2.pcpi_div.quotient[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q1} .original_name {genblk2.pcpi_div/quotient[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q1} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q2} .original_name {genblk2.pcpi_div/quotient[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q2} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q3} .original_name {genblk2.pcpi_div/quotient[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q3} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q4} .original_name {genblk2.pcpi_div/quotient[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q4} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q1N} .original_name {genblk2.pcpi_div/quotient[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q2N} .original_name {genblk2.pcpi_div/quotient[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q3N} .original_name {genblk2.pcpi_div/quotient[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q4N} .original_name {genblk2.pcpi_div/quotient[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_reg[28]_MB_genblk2.pcpi_div_quotient_reg[29]_MB_genblk2.pcpi_div_quotient_reg[30]_MB_genblk2.pcpi_div_quotient_reg[31]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .original_name {{genblk2.pcpi_div/quotient_msk[0]} {genblk2.pcpi_div/quotient_msk[1]} {genblk2.pcpi_div/quotient_msk[2]} {genblk2.pcpi_div/quotient_msk[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .single_bit_orig_name {genblk2.pcpi_div/quotient_msk[3]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .org_names_for_split {{genblk2.pcpi_div_quotient_msk_reg[0]} {genblk2.pcpi_div_quotient_msk_reg[1]} {genblk2.pcpi_div_quotient_msk_reg[2]} {genblk2.pcpi_div_quotient_msk_reg[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient_msk[0]} {picorv32.genblk2.pcpi_div.quotient_msk[1]} {picorv32.genblk2.pcpi_div.quotient_msk[2]} {picorv32.genblk2.pcpi_div.quotient_msk[3]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[0]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[0]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[1]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[2]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[3]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q1} .original_name {genblk2.pcpi_div/quotient_msk[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q1} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[0]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q2} .original_name {genblk2.pcpi_div/quotient_msk[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q2} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[1]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q3} .original_name {genblk2.pcpi_div/quotient_msk[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q3} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[2]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q4} .original_name {genblk2.pcpi_div/quotient_msk[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q4} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[3]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q1N} .original_name {genblk2.pcpi_div/quotient_msk[0]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q2N} .original_name {genblk2.pcpi_div/quotient_msk[1]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q3N} .original_name {genblk2.pcpi_div/quotient_msk[2]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q4N} .original_name {genblk2.pcpi_div/quotient_msk[3]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[0]_MB_genblk2.pcpi_div_quotient_msk_reg[1]_MB_genblk2.pcpi_div_quotient_msk_reg[2]_MB_genblk2.pcpi_div_quotient_msk_reg[3]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .original_name {{genblk2.pcpi_div/quotient_msk[4]} {genblk2.pcpi_div/quotient_msk[5]} {genblk2.pcpi_div/quotient_msk[6]} {genblk2.pcpi_div/quotient_msk[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .single_bit_orig_name {genblk2.pcpi_div/quotient_msk[7]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .org_names_for_split {{genblk2.pcpi_div_quotient_msk_reg[4]} {genblk2.pcpi_div_quotient_msk_reg[5]} {genblk2.pcpi_div_quotient_msk_reg[6]} {genblk2.pcpi_div_quotient_msk_reg[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient_msk[4]} {picorv32.genblk2.pcpi_div.quotient_msk[5]} {picorv32.genblk2.pcpi_div.quotient_msk[6]} {picorv32.genblk2.pcpi_div.quotient_msk[7]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[5]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[6]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[7]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q1} .original_name {genblk2.pcpi_div/quotient_msk[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q1} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q2} .original_name {genblk2.pcpi_div/quotient_msk[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q2} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[5]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q3} .original_name {genblk2.pcpi_div/quotient_msk[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q3} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[6]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q4} .original_name {genblk2.pcpi_div/quotient_msk[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q4} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[7]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q1N} .original_name {genblk2.pcpi_div/quotient_msk[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q2N} .original_name {genblk2.pcpi_div/quotient_msk[5]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q3N} .original_name {genblk2.pcpi_div/quotient_msk[6]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q4N} .original_name {genblk2.pcpi_div/quotient_msk[7]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[4]_MB_genblk2.pcpi_div_quotient_msk_reg[5]_MB_genblk2.pcpi_div_quotient_msk_reg[6]_MB_genblk2.pcpi_div_quotient_msk_reg[7]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .original_name {{genblk2.pcpi_div/quotient_msk[8]} {genblk2.pcpi_div/quotient_msk[9]} {genblk2.pcpi_div/quotient_msk[10]} {genblk2.pcpi_div/quotient_msk[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .single_bit_orig_name {genblk2.pcpi_div/quotient_msk[11]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .org_names_for_split {{genblk2.pcpi_div_quotient_msk_reg[8]} {genblk2.pcpi_div_quotient_msk_reg[9]} {genblk2.pcpi_div_quotient_msk_reg[10]} {genblk2.pcpi_div_quotient_msk_reg[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient_msk[8]} {picorv32.genblk2.pcpi_div.quotient_msk[9]} {picorv32.genblk2.pcpi_div.quotient_msk[10]} {picorv32.genblk2.pcpi_div.quotient_msk[11]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[8]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[8]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[9]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[10]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[11]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q1} .original_name {genblk2.pcpi_div/quotient_msk[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q1} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[8]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q2} .original_name {genblk2.pcpi_div/quotient_msk[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q2} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[9]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q3} .original_name {genblk2.pcpi_div/quotient_msk[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q3} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[10]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q4} .original_name {genblk2.pcpi_div/quotient_msk[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q4} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[11]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q1N} .original_name {genblk2.pcpi_div/quotient_msk[8]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q2N} .original_name {genblk2.pcpi_div/quotient_msk[9]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q3N} .original_name {genblk2.pcpi_div/quotient_msk[10]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q4N} .original_name {genblk2.pcpi_div/quotient_msk[11]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[8]_MB_genblk2.pcpi_div_quotient_msk_reg[9]_MB_genblk2.pcpi_div_quotient_msk_reg[10]_MB_genblk2.pcpi_div_quotient_msk_reg[11]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .original_name {{genblk2.pcpi_div/quotient_msk[12]} {genblk2.pcpi_div/quotient_msk[13]} {genblk2.pcpi_div/quotient_msk[14]} {genblk2.pcpi_div/quotient_msk[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .single_bit_orig_name {genblk2.pcpi_div/quotient_msk[15]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .org_names_for_split {{genblk2.pcpi_div_quotient_msk_reg[12]} {genblk2.pcpi_div_quotient_msk_reg[13]} {genblk2.pcpi_div_quotient_msk_reg[14]} {genblk2.pcpi_div_quotient_msk_reg[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient_msk[12]} {picorv32.genblk2.pcpi_div.quotient_msk[13]} {picorv32.genblk2.pcpi_div.quotient_msk[14]} {picorv32.genblk2.pcpi_div.quotient_msk[15]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[12]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[12]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[13]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[14]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[15]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q1} .original_name {genblk2.pcpi_div/quotient_msk[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q1} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[12]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q2} .original_name {genblk2.pcpi_div/quotient_msk[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q2} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[13]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q3} .original_name {genblk2.pcpi_div/quotient_msk[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q3} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[14]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q4} .original_name {genblk2.pcpi_div/quotient_msk[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q4} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[15]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q1N} .original_name {genblk2.pcpi_div/quotient_msk[12]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q2N} .original_name {genblk2.pcpi_div/quotient_msk[13]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q3N} .original_name {genblk2.pcpi_div/quotient_msk[14]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q4N} .original_name {genblk2.pcpi_div/quotient_msk[15]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[12]_MB_genblk2.pcpi_div_quotient_msk_reg[13]_MB_genblk2.pcpi_div_quotient_msk_reg[14]_MB_genblk2.pcpi_div_quotient_msk_reg[15]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .original_name {{genblk2.pcpi_div/quotient_msk[16]} {genblk2.pcpi_div/quotient_msk[17]} {genblk2.pcpi_div/quotient_msk[18]} {genblk2.pcpi_div/quotient_msk[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .single_bit_orig_name {genblk2.pcpi_div/quotient_msk[19]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .org_names_for_split {{genblk2.pcpi_div_quotient_msk_reg[16]} {genblk2.pcpi_div_quotient_msk_reg[17]} {genblk2.pcpi_div_quotient_msk_reg[18]} {genblk2.pcpi_div_quotient_msk_reg[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient_msk[16]} {picorv32.genblk2.pcpi_div.quotient_msk[17]} {picorv32.genblk2.pcpi_div.quotient_msk[18]} {picorv32.genblk2.pcpi_div.quotient_msk[19]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[16]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[16]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[17]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[18]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[19]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q1} .original_name {genblk2.pcpi_div/quotient_msk[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q1} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[16]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q2} .original_name {genblk2.pcpi_div/quotient_msk[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q2} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[17]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q3} .original_name {genblk2.pcpi_div/quotient_msk[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q3} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[18]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q4} .original_name {genblk2.pcpi_div/quotient_msk[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q4} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[19]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q1N} .original_name {genblk2.pcpi_div/quotient_msk[16]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q2N} .original_name {genblk2.pcpi_div/quotient_msk[17]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q3N} .original_name {genblk2.pcpi_div/quotient_msk[18]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q4N} .original_name {genblk2.pcpi_div/quotient_msk[19]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[16]_MB_genblk2.pcpi_div_quotient_msk_reg[17]_MB_genblk2.pcpi_div_quotient_msk_reg[18]_MB_genblk2.pcpi_div_quotient_msk_reg[19]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .original_name {{genblk2.pcpi_div/quotient_msk[20]} {genblk2.pcpi_div/quotient_msk[21]} {genblk2.pcpi_div/quotient_msk[22]} {genblk2.pcpi_div/quotient_msk[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .single_bit_orig_name {genblk2.pcpi_div/quotient_msk[23]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .org_names_for_split {{genblk2.pcpi_div_quotient_msk_reg[20]} {genblk2.pcpi_div_quotient_msk_reg[21]} {genblk2.pcpi_div_quotient_msk_reg[22]} {genblk2.pcpi_div_quotient_msk_reg[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient_msk[20]} {picorv32.genblk2.pcpi_div.quotient_msk[21]} {picorv32.genblk2.pcpi_div.quotient_msk[22]} {picorv32.genblk2.pcpi_div.quotient_msk[23]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[20]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[20]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[21]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[22]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[23]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q1} .original_name {genblk2.pcpi_div/quotient_msk[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q1} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[20]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q2} .original_name {genblk2.pcpi_div/quotient_msk[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q2} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[21]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q3} .original_name {genblk2.pcpi_div/quotient_msk[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q3} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[22]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q4} .original_name {genblk2.pcpi_div/quotient_msk[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q4} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[23]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q1N} .original_name {genblk2.pcpi_div/quotient_msk[20]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q2N} .original_name {genblk2.pcpi_div/quotient_msk[21]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q3N} .original_name {genblk2.pcpi_div/quotient_msk[22]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q4N} .original_name {genblk2.pcpi_div/quotient_msk[23]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[20]_MB_genblk2.pcpi_div_quotient_msk_reg[21]_MB_genblk2.pcpi_div_quotient_msk_reg[22]_MB_genblk2.pcpi_div_quotient_msk_reg[23]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .original_name {{genblk2.pcpi_div/quotient_msk[24]} {genblk2.pcpi_div/quotient_msk[25]} {genblk2.pcpi_div/quotient_msk[26]} {genblk2.pcpi_div/quotient_msk[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .single_bit_orig_name {genblk2.pcpi_div/quotient_msk[27]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .org_names_for_split {{genblk2.pcpi_div_quotient_msk_reg[24]} {genblk2.pcpi_div_quotient_msk_reg[25]} {genblk2.pcpi_div_quotient_msk_reg[26]} {genblk2.pcpi_div_quotient_msk_reg[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient_msk[24]} {picorv32.genblk2.pcpi_div.quotient_msk[25]} {picorv32.genblk2.pcpi_div.quotient_msk[26]} {picorv32.genblk2.pcpi_div.quotient_msk[27]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[24]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[24]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[25]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[26]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[27]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q1} .original_name {genblk2.pcpi_div/quotient_msk[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q1} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[24]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q2} .original_name {genblk2.pcpi_div/quotient_msk[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q2} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[25]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q3} .original_name {genblk2.pcpi_div/quotient_msk[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q3} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[26]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q4} .original_name {genblk2.pcpi_div/quotient_msk[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q4} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[27]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q1N} .original_name {genblk2.pcpi_div/quotient_msk[24]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q2N} .original_name {genblk2.pcpi_div/quotient_msk[25]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q3N} .original_name {genblk2.pcpi_div/quotient_msk[26]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q4N} .original_name {genblk2.pcpi_div/quotient_msk[27]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[24]_MB_genblk2.pcpi_div_quotient_msk_reg[25]_MB_genblk2.pcpi_div_quotient_msk_reg[26]_MB_genblk2.pcpi_div_quotient_msk_reg[27]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .original_name {{genblk2.pcpi_div/quotient_msk[28]} {genblk2.pcpi_div/quotient_msk[29]} {genblk2.pcpi_div/quotient_msk[30]} {genblk2.pcpi_div/quotient_msk[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .single_bit_orig_name {genblk2.pcpi_div/quotient_msk[31]}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .org_names_for_split {{genblk2.pcpi_div_quotient_msk_reg[28]} {genblk2.pcpi_div_quotient_msk_reg[29]} {genblk2.pcpi_div_quotient_msk_reg[30]} {genblk2.pcpi_div_quotient_msk_reg[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .org_rtl_names_for_mb {{picorv32.genblk2.pcpi_div.quotient_msk[28]} {picorv32.genblk2.pcpi_div.quotient_msk[29]} {picorv32.genblk2.pcpi_div.quotient_msk[30]} {picorv32.genblk2.pcpi_div.quotient_msk[31]}}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]} .multibit_group_id_of_instance 0
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/CK} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[28]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/D1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[28]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/D2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[29]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/D3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[30]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/D4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[31]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q1} .original_name {genblk2.pcpi_div/quotient_msk[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q1} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q1} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[28]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q2} .original_name {genblk2.pcpi_div/quotient_msk[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q2} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q2} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[29]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q3} .original_name {genblk2.pcpi_div/quotient_msk[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q3} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q3} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[30]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q4} .original_name {genblk2.pcpi_div/quotient_msk[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q4} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q4} .multibit_orig_pin {genblk2.pcpi_div_quotient_msk_reg[31]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q1N} .original_name {genblk2.pcpi_div/quotient_msk[28]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q1N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q2N} .original_name {genblk2.pcpi_div/quotient_msk[29]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q2N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q3N} .original_name {genblk2.pcpi_div/quotient_msk[30]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q3N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q4N} .original_name {genblk2.pcpi_div/quotient_msk[31]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_genblk2.pcpi_div_quotient_msk_reg[28]_MB_genblk2.pcpi_div_quotient_msk_reg[29]_MB_genblk2.pcpi_div_quotient_msk_reg[30]_MB_genblk2.pcpi_div_quotient_msk_reg[31]/Q4N} .multibit_base_name genblk2.pcpi_div/quotient_msk
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .original_name {{reg_sh[4]} trap {decoded_rd[4]} {latched_rd[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .single_bit_orig_name {latched_rd[4]}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .org_names_for_split {{reg_sh_reg[4]} trap_reg {decoded_rd_reg[4]} {latched_rd_reg[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .org_rtl_names_for_mb {{picorv32.reg_sh[4]} picorv32.trap {picorv32.decoded_rd[4]} {picorv32.latched_rd[4]}}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .multibit_group_id_of_instance 0
set_db -quiet {inst:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]} .single_flop_bus true
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/CK} .multibit_orig_pin {reg_sh_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/D1} .multibit_orig_pin {reg_sh_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/D2} .multibit_orig_pin trap_reg/D
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/D3} .multibit_orig_pin {decoded_rd_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/D4} .multibit_orig_pin {latched_rd_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q1} .original_name {reg_sh[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q1} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q1} .multibit_orig_pin {reg_sh_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q2} .original_name trap/q
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q2} .multibit_base_name trap_reg
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q2} .multibit_orig_pin trap_reg/Q
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q3} .original_name {decoded_rd[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q3} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q3} .multibit_orig_pin {decoded_rd_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q4} .original_name {latched_rd[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q4} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q4} .multibit_orig_pin {latched_rd_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q1N} .original_name {reg_sh[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q1N} .multibit_base_name reg_sh
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q2N} .original_name trap/q
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q2N} .multibit_base_name trap_reg
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q3N} .original_name {decoded_rd[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q3N} .multibit_base_name decoded_rd
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q4N} .original_name {latched_rd[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q4N} .multibit_base_name latched_rd
set_db -quiet {pin:picorv32/CDN_MBIT_reg_sh_reg[4]_MB_trap_reg_MB_decoded_rd_reg[4]_MB_latched_rd_reg[4]/Q4N} .multibit_orig_pin {latched_rd_reg[4]/QN}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .original_name {{decoded_rs1[4]} {decoded_rs2[4]} instr_lb instr_lh}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .single_bit_orig_name instr_lh
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .org_names_for_split {{decoded_rs1_reg[4]} {decoded_rs2_reg[4]} instr_lb_reg instr_lh_reg}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .org_rtl_names_for_mb {{picorv32.decoded_rs1[4]} {picorv32.decoded_rs2[4]} picorv32.instr_lb picorv32.instr_lh}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .multibit_group_id_of_instance 0
set_db -quiet {inst:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg} .single_flop_bus true
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/CK} .multibit_orig_pin {decoded_rs1_reg[4]/CK}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/D1} .multibit_orig_pin {decoded_rs1_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/D2} .multibit_orig_pin {decoded_rs2_reg[4]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/D3} .multibit_orig_pin instr_lb_reg/D
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/D4} .multibit_orig_pin instr_lh_reg/D
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q1} .original_name {decoded_rs1[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q1} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q1} .multibit_orig_pin {decoded_rs1_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q2} .original_name {decoded_rs2[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q2} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q2} .multibit_orig_pin {decoded_rs2_reg[4]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q3} .original_name instr_lb/q
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q3} .multibit_base_name instr_lb_reg
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q3} .multibit_orig_pin instr_lb_reg/Q
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q4} .original_name instr_lh/q
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q4} .multibit_base_name instr_lh_reg
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q4} .multibit_orig_pin instr_lh_reg/Q
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q1N} .original_name {decoded_rs1[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q1N} .multibit_base_name decoded_rs1
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q1N} .multibit_orig_pin {decoded_rs1_reg[4]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q2N} .original_name {decoded_rs2[4]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q2N} .multibit_base_name decoded_rs2
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q2N} .multibit_orig_pin {decoded_rs2_reg[4]/QN}
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q3N} .original_name instr_lb/q
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q3N} .multibit_base_name instr_lb_reg
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q4N} .original_name instr_lh/q
set_db -quiet {pin:picorv32/CDN_MBIT_decoded_rs1_reg[4]_MB_decoded_rs2_reg[4]_MB_instr_lb_reg_MB_instr_lh_reg/Q4N} .multibit_base_name instr_lh_reg
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .original_name {instr_lw instr_or instr_sb instr_sh}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .single_bit_orig_name instr_sh
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .org_names_for_split {instr_lw_reg instr_or_reg instr_sb_reg instr_sh_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .org_rtl_names_for_mb {picorv32.instr_lw picorv32.instr_or picorv32.instr_sb picorv32.instr_sh}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/CK .multibit_orig_pin instr_lw_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/D1 .multibit_orig_pin instr_lw_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/D2 .multibit_orig_pin instr_or_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/D3 .multibit_orig_pin instr_sb_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/D4 .multibit_orig_pin instr_sh_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q1 .original_name instr_lw/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q1 .multibit_base_name instr_lw_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q1 .multibit_orig_pin instr_lw_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q2 .original_name instr_or/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q2 .multibit_base_name instr_or_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q2 .multibit_orig_pin instr_or_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q3 .original_name instr_sb/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q3 .multibit_base_name instr_sb_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q3 .multibit_orig_pin instr_sb_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q4 .original_name instr_sh/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q4 .multibit_base_name instr_sh_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q4 .multibit_orig_pin instr_sh_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q1N .original_name instr_lw/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q1N .multibit_base_name instr_lw_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q2N .original_name instr_or/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q2N .multibit_base_name instr_or_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q2N .multibit_orig_pin instr_or_reg/QN
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q3N .original_name instr_sb/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q3N .multibit_base_name instr_sb_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q4N .original_name instr_sh/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lw_reg_MB_instr_or_reg_MB_instr_sb_reg_MB_instr_sh_reg/Q4N .multibit_base_name instr_sh_reg
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .original_name {instr_sw instr_add instr_and instr_beq}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .single_bit_orig_name instr_beq
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .org_names_for_split {instr_sw_reg instr_add_reg instr_and_reg instr_beq_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .org_rtl_names_for_mb {picorv32.instr_sw picorv32.instr_add picorv32.instr_and picorv32.instr_beq}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/CK .multibit_orig_pin instr_sw_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/D1 .multibit_orig_pin instr_sw_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/D2 .multibit_orig_pin instr_add_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/D3 .multibit_orig_pin instr_and_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/D4 .multibit_orig_pin instr_beq_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q1 .original_name instr_sw/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q1 .multibit_base_name instr_sw_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q1 .multibit_orig_pin instr_sw_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q2 .original_name instr_add/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q2 .multibit_base_name instr_add_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q2 .multibit_orig_pin instr_add_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q3 .original_name instr_and/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q3 .multibit_base_name instr_and_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q3 .multibit_orig_pin instr_and_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q4 .original_name instr_beq/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q4 .multibit_base_name instr_beq_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q4 .multibit_orig_pin instr_beq_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q1N .original_name instr_sw/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q1N .multibit_base_name instr_sw_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q2N .original_name instr_add/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q2N .multibit_base_name instr_add_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q3N .original_name instr_and/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q3N .multibit_base_name instr_and_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q4N .original_name instr_beq/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sw_reg_MB_instr_add_reg_MB_instr_and_reg_MB_instr_beq_reg/Q4N .multibit_base_name instr_beq_reg
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .original_name {instr_bge instr_blt instr_bne instr_jal}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .single_bit_orig_name instr_jal
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .org_names_for_split {instr_bge_reg instr_blt_reg instr_bne_reg instr_jal_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .org_rtl_names_for_mb {picorv32.instr_bge picorv32.instr_blt picorv32.instr_bne picorv32.instr_jal}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/CK .multibit_orig_pin instr_bge_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/D1 .multibit_orig_pin instr_bge_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/D2 .multibit_orig_pin instr_blt_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/D3 .multibit_orig_pin instr_bne_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/D4 .multibit_orig_pin instr_jal_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q1 .original_name instr_bge/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q1 .multibit_base_name instr_bge_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q1 .multibit_orig_pin instr_bge_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q2 .original_name instr_blt/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q2 .multibit_base_name instr_blt_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q2 .multibit_orig_pin instr_blt_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q3 .original_name instr_bne/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q3 .multibit_base_name instr_bne_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q3 .multibit_orig_pin instr_bne_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q4 .original_name instr_jal/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q4 .multibit_base_name instr_jal_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q4 .multibit_orig_pin instr_jal_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q1N .original_name instr_bge/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q1N .multibit_base_name instr_bge_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q2N .original_name instr_blt/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q2N .multibit_base_name instr_blt_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q3N .original_name instr_bne/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q3N .multibit_base_name instr_bne_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q4N .original_name instr_jal/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bge_reg_MB_instr_blt_reg_MB_instr_bne_reg_MB_instr_jal_reg/Q4N .multibit_base_name instr_jal_reg
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .original_name {instr_lbu instr_lhu instr_lui instr_ori}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .single_bit_orig_name instr_ori
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .org_names_for_split {instr_lbu_reg instr_lhu_reg instr_lui_reg instr_ori_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .org_rtl_names_for_mb {picorv32.instr_lbu picorv32.instr_lhu picorv32.instr_lui picorv32.instr_ori}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/CK .multibit_orig_pin instr_lbu_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/D1 .multibit_orig_pin instr_lbu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/D2 .multibit_orig_pin instr_lhu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/D3 .multibit_orig_pin instr_lui_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/D4 .multibit_orig_pin instr_ori_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q1 .original_name instr_lbu/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q1 .multibit_base_name instr_lbu_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q1 .multibit_orig_pin instr_lbu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q2 .original_name instr_lhu/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q2 .multibit_base_name instr_lhu_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q2 .multibit_orig_pin instr_lhu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q3 .original_name instr_lui/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q3 .multibit_base_name instr_lui_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q3 .multibit_orig_pin instr_lui_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q4 .original_name instr_ori/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q4 .multibit_base_name instr_ori_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q4 .multibit_orig_pin instr_ori_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q1N .original_name instr_lbu/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q1N .multibit_base_name instr_lbu_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q2N .original_name instr_lhu/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q2N .multibit_base_name instr_lhu_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q3N .original_name instr_lui/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q3N .multibit_base_name instr_lui_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q3N .multibit_orig_pin instr_lui_reg/QN
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q4N .original_name instr_ori/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q4N .multibit_base_name instr_ori_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_lbu_reg_MB_instr_lhu_reg_MB_instr_lui_reg_MB_instr_ori_reg/Q4N .multibit_orig_pin instr_ori_reg/QN
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .original_name {instr_sll instr_slt instr_sra instr_srl}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .single_bit_orig_name instr_srl
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .org_names_for_split {instr_sll_reg instr_slt_reg instr_sra_reg instr_srl_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .org_rtl_names_for_mb {picorv32.instr_sll picorv32.instr_slt picorv32.instr_sra picorv32.instr_srl}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/CK .multibit_orig_pin instr_sll_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/D1 .multibit_orig_pin instr_sll_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/D2 .multibit_orig_pin instr_slt_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/D3 .multibit_orig_pin instr_sra_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/D4 .multibit_orig_pin instr_srl_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q1 .original_name instr_sll/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q1 .multibit_base_name instr_sll_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q1 .multibit_orig_pin instr_sll_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q2 .original_name instr_slt/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q2 .multibit_base_name instr_slt_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q2 .multibit_orig_pin instr_slt_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q3 .original_name instr_sra/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q3 .multibit_base_name instr_sra_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q3 .multibit_orig_pin instr_sra_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q4 .original_name instr_srl/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q4 .multibit_base_name instr_srl_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q4 .multibit_orig_pin instr_srl_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q1N .original_name instr_sll/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q1N .multibit_base_name instr_sll_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q2N .original_name instr_slt/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q2N .multibit_base_name instr_slt_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q3N .original_name instr_sra/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q3N .multibit_base_name instr_sra_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q4N .original_name instr_srl/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sll_reg_MB_instr_slt_reg_MB_instr_sra_reg_MB_instr_srl_reg/Q4N .multibit_base_name instr_srl_reg
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .original_name {instr_sub instr_xor mem_instr mem_valid}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .single_bit_orig_name mem_valid
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .org_names_for_split {instr_sub_reg instr_xor_reg mem_instr_reg mem_valid_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .org_rtl_names_for_mb {picorv32.instr_sub picorv32.instr_xor picorv32.mem_instr picorv32.mem_valid}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/CK .multibit_orig_pin instr_sub_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/D1 .multibit_orig_pin instr_sub_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/D2 .multibit_orig_pin instr_xor_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/D3 .multibit_orig_pin mem_instr_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/D4 .multibit_orig_pin mem_valid_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q1 .original_name instr_sub/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q1 .multibit_base_name instr_sub_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q1 .multibit_orig_pin instr_sub_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q2 .original_name instr_xor/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q2 .multibit_base_name instr_xor_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q2 .multibit_orig_pin instr_xor_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q3 .original_name mem_instr/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q3 .multibit_base_name mem_instr_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q3 .multibit_orig_pin mem_instr_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q4 .original_name mem_valid/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q4 .multibit_base_name mem_valid_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q4 .multibit_orig_pin mem_valid_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q1N .original_name instr_sub/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q1N .multibit_base_name instr_sub_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q2N .original_name instr_xor/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q2N .multibit_base_name instr_xor_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q3N .original_name mem_instr/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q3N .multibit_base_name mem_instr_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q4N .original_name mem_valid/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sub_reg_MB_instr_xor_reg_MB_mem_instr_reg_MB_mem_valid_reg/Q4N .multibit_base_name mem_valid_reg
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .original_name {mem_do_rinst instr_addi instr_andi instr_bgeu}
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .single_bit_orig_name instr_bgeu
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .org_names_for_split {mem_do_rinst_reg instr_addi_reg instr_andi_reg instr_bgeu_reg}
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .org_rtl_names_for_mb {picorv32.mem_do_rinst picorv32.instr_addi picorv32.instr_andi picorv32.instr_bgeu}
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/CK .multibit_orig_pin mem_do_rinst_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/D1 .multibit_orig_pin mem_do_rinst_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/D2 .multibit_orig_pin instr_addi_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/D3 .multibit_orig_pin instr_andi_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/D4 .multibit_orig_pin instr_bgeu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q1 .original_name mem_do_rinst/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q1 .multibit_base_name mem_do_rinst_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q1 .multibit_orig_pin mem_do_rinst_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q2 .original_name instr_addi/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q2 .multibit_base_name instr_addi_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q2 .multibit_orig_pin instr_addi_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q3 .original_name instr_andi/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q3 .multibit_base_name instr_andi_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q3 .multibit_orig_pin instr_andi_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q4 .original_name instr_bgeu/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q4 .multibit_base_name instr_bgeu_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q4 .multibit_orig_pin instr_bgeu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q1N .original_name mem_do_rinst/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q1N .multibit_base_name mem_do_rinst_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q1N .multibit_orig_pin mem_do_rinst_reg/QN
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q2N .original_name instr_addi/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q2N .multibit_base_name instr_addi_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q3N .original_name instr_andi/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q3N .multibit_base_name instr_andi_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q4N .original_name instr_bgeu/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_do_rinst_reg_MB_instr_addi_reg_MB_instr_andi_reg_MB_instr_bgeu_reg/Q4N .multibit_base_name instr_bgeu_reg
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .original_name {instr_bltu instr_jalr instr_slli instr_slti}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .single_bit_orig_name instr_slti
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .org_names_for_split {instr_bltu_reg instr_jalr_reg instr_slli_reg instr_slti_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .org_rtl_names_for_mb {picorv32.instr_bltu picorv32.instr_jalr picorv32.instr_slli picorv32.instr_slti}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/CK .multibit_orig_pin instr_bltu_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/D1 .multibit_orig_pin instr_bltu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/D2 .multibit_orig_pin instr_jalr_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/D3 .multibit_orig_pin instr_slli_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/D4 .multibit_orig_pin instr_slti_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q1 .original_name instr_bltu/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q1 .multibit_base_name instr_bltu_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q1 .multibit_orig_pin instr_bltu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q2 .original_name instr_jalr/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q2 .multibit_base_name instr_jalr_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q2 .multibit_orig_pin instr_jalr_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q3 .original_name instr_slli/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q3 .multibit_base_name instr_slli_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q3 .multibit_orig_pin instr_slli_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q4 .original_name instr_slti/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q4 .multibit_base_name instr_slti_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q4 .multibit_orig_pin instr_slti_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q1N .original_name instr_bltu/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q1N .multibit_base_name instr_bltu_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q2N .original_name instr_jalr/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q2N .multibit_base_name instr_jalr_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q2N .multibit_orig_pin instr_jalr_reg/QN
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q3N .original_name instr_slli/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q3N .multibit_base_name instr_slli_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q4N .original_name instr_slti/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_bltu_reg_MB_instr_jalr_reg_MB_instr_slli_reg_MB_instr_slti_reg/Q4N .multibit_base_name instr_slti_reg
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .original_name {instr_sltu instr_srai instr_srli instr_xori}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .single_bit_orig_name instr_xori
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .org_names_for_split {instr_sltu_reg instr_srai_reg instr_srli_reg instr_xori_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .org_rtl_names_for_mb {picorv32.instr_sltu picorv32.instr_srai picorv32.instr_srli picorv32.instr_xori}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/CK .multibit_orig_pin instr_sltu_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/D1 .multibit_orig_pin instr_sltu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/D2 .multibit_orig_pin instr_srai_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/D3 .multibit_orig_pin instr_srli_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/D4 .multibit_orig_pin instr_xori_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q1 .original_name instr_sltu/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q1 .multibit_base_name instr_sltu_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q1 .multibit_orig_pin instr_sltu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q2 .original_name instr_srai/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q2 .multibit_base_name instr_srai_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q2 .multibit_orig_pin instr_srai_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q3 .original_name instr_srli/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q3 .multibit_base_name instr_srli_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q3 .multibit_orig_pin instr_srli_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q4 .original_name instr_xori/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q4 .multibit_base_name instr_xori_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q4 .multibit_orig_pin instr_xori_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q1N .original_name instr_sltu/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q1N .multibit_base_name instr_sltu_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q2N .original_name instr_srai/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q2N .multibit_base_name instr_srai_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q3N .original_name instr_srli/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q3N .multibit_base_name instr_srli_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q4N .original_name instr_xori/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_sltu_reg_MB_instr_srai_reg_MB_instr_srli_reg_MB_instr_xori_reg/Q4N .multibit_base_name instr_xori_reg
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .original_name {is_compare pcpi_valid instr_auipc instr_sltiu}
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .single_bit_orig_name instr_sltiu
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .org_names_for_split {is_compare_reg pcpi_valid_reg instr_auipc_reg instr_sltiu_reg}
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .org_rtl_names_for_mb {picorv32.is_compare picorv32.pcpi_valid picorv32.instr_auipc picorv32.instr_sltiu}
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/CK .multibit_orig_pin is_compare_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/D1 .multibit_orig_pin is_compare_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/D2 .multibit_orig_pin pcpi_valid_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/D3 .multibit_orig_pin instr_auipc_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/D4 .multibit_orig_pin instr_sltiu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q1 .original_name is_compare/q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q1 .multibit_base_name is_compare_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q1 .multibit_orig_pin is_compare_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q2 .original_name pcpi_valid/q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q2 .multibit_base_name pcpi_valid_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q2 .multibit_orig_pin pcpi_valid_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q3 .original_name instr_auipc/q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q3 .multibit_base_name instr_auipc_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q3 .multibit_orig_pin instr_auipc_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q4 .original_name instr_sltiu/q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q4 .multibit_base_name instr_sltiu_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q4 .multibit_orig_pin instr_sltiu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q1N .original_name is_compare/q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q1N .multibit_base_name is_compare_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q2N .original_name pcpi_valid/q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q2N .multibit_base_name pcpi_valid_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q3N .original_name instr_auipc/q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q3N .multibit_base_name instr_auipc_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q4N .original_name instr_sltiu/q
set_db -quiet pin:picorv32/CDN_MBIT_is_compare_reg_MB_pcpi_valid_reg_MB_instr_auipc_reg_MB_instr_sltiu_reg/Q4N .multibit_base_name instr_sltiu_reg
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .original_name {is_sb_sh_sw mem_do_rdata mem_do_wdata pcpi_timeout}
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .single_bit_orig_name pcpi_timeout
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .org_names_for_split {is_sb_sh_sw_reg mem_do_rdata_reg mem_do_wdata_reg pcpi_timeout_reg}
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .org_rtl_names_for_mb {picorv32.is_sb_sh_sw picorv32.mem_do_rdata picorv32.mem_do_wdata picorv32.pcpi_timeout}
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/CK .multibit_orig_pin is_sb_sh_sw_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/D1 .multibit_orig_pin is_sb_sh_sw_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/D2 .multibit_orig_pin mem_do_rdata_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/D3 .multibit_orig_pin mem_do_wdata_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/D4 .multibit_orig_pin pcpi_timeout_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q1 .original_name is_sb_sh_sw/q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q1 .multibit_base_name is_sb_sh_sw_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q1 .multibit_orig_pin is_sb_sh_sw_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q2 .original_name mem_do_rdata/q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q2 .multibit_base_name mem_do_rdata_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q2 .multibit_orig_pin mem_do_rdata_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q3 .original_name mem_do_wdata/q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q3 .multibit_base_name mem_do_wdata_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q3 .multibit_orig_pin mem_do_wdata_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q4 .original_name pcpi_timeout/q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q4 .multibit_base_name pcpi_timeout_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q4 .multibit_orig_pin pcpi_timeout_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q1N .original_name is_sb_sh_sw/q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q1N .multibit_base_name is_sb_sh_sw_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q2N .original_name mem_do_rdata/q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q2N .multibit_base_name mem_do_rdata_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q3N .original_name mem_do_wdata/q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q3N .multibit_base_name mem_do_wdata_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q4N .original_name pcpi_timeout/q
set_db -quiet pin:picorv32/CDN_MBIT_is_sb_sh_sw_reg_MB_mem_do_rdata_reg_MB_mem_do_wdata_reg_MB_pcpi_timeout_reg/Q4N .multibit_base_name pcpi_timeout_reg
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .original_name {instr_rdcycle instr_rdinstr is_lbu_lhu_lw latched_compr}
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .single_bit_orig_name latched_compr
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .org_names_for_split {instr_rdcycle_reg instr_rdinstr_reg is_lbu_lhu_lw_reg latched_compr_reg}
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .org_rtl_names_for_mb {picorv32.instr_rdcycle picorv32.instr_rdinstr picorv32.is_lbu_lhu_lw picorv32.latched_compr}
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/CK .multibit_orig_pin instr_rdcycle_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/D1 .multibit_orig_pin instr_rdcycle_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/D2 .multibit_orig_pin instr_rdinstr_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/D3 .multibit_orig_pin is_lbu_lhu_lw_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/D4 .multibit_orig_pin latched_compr_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q1 .original_name instr_rdcycle/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q1 .multibit_base_name instr_rdcycle_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q1 .multibit_orig_pin instr_rdcycle_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q2 .original_name instr_rdinstr/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q2 .multibit_base_name instr_rdinstr_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q2 .multibit_orig_pin instr_rdinstr_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q3 .original_name is_lbu_lhu_lw/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q3 .multibit_base_name is_lbu_lhu_lw_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q3 .multibit_orig_pin is_lbu_lhu_lw_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q4 .original_name latched_compr/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q4 .multibit_base_name latched_compr_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q4 .multibit_orig_pin latched_compr_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q1N .original_name instr_rdcycle/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q1N .multibit_base_name instr_rdcycle_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q2N .original_name instr_rdinstr/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q2N .multibit_base_name instr_rdinstr_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q3N .original_name is_lbu_lhu_lw/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q3N .multibit_base_name is_lbu_lhu_lw_reg
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q4N .original_name latched_compr/q
set_db -quiet pin:picorv32/CDN_MBIT_instr_rdcycle_reg_MB_instr_rdinstr_reg_MB_is_lbu_lhu_lw_reg_MB_latched_compr_reg/Q4N .multibit_base_name latched_compr_reg
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .original_name {latched_is_lb latched_is_lh latched_is_lu latched_stalu}
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .single_bit_orig_name latched_stalu
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .org_names_for_split {latched_is_lb_reg latched_is_lh_reg latched_is_lu_reg latched_stalu_reg}
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .org_rtl_names_for_mb {picorv32.latched_is_lb picorv32.latched_is_lh picorv32.latched_is_lu picorv32.latched_stalu}
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/CK .multibit_orig_pin latched_is_lb_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/D1 .multibit_orig_pin latched_is_lb_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/D2 .multibit_orig_pin latched_is_lh_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/D3 .multibit_orig_pin latched_is_lu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/D4 .multibit_orig_pin latched_stalu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q1 .original_name latched_is_lb/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q1 .multibit_base_name latched_is_lb_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q1 .multibit_orig_pin latched_is_lb_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q2 .original_name latched_is_lh/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q2 .multibit_base_name latched_is_lh_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q2 .multibit_orig_pin latched_is_lh_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q3 .original_name latched_is_lu/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q3 .multibit_base_name latched_is_lu_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q3 .multibit_orig_pin latched_is_lu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q4 .original_name latched_stalu/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q4 .multibit_base_name latched_stalu_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q4 .multibit_orig_pin latched_stalu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q1N .original_name latched_is_lb/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q1N .multibit_base_name latched_is_lb_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q2N .original_name latched_is_lh/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q2N .multibit_base_name latched_is_lh_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q3N .original_name latched_is_lu/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q3N .multibit_base_name latched_is_lu_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q4N .original_name latched_stalu/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q4N .multibit_base_name latched_stalu_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_is_lb_reg_MB_latched_is_lh_reg_MB_latched_is_lu_reg_MB_latched_stalu_reg/Q4N .multibit_orig_pin latched_stalu_reg/QN
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .original_name {latched_store instr_rdcycleh instr_rdinstrh is_alu_reg_imm}
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .single_bit_orig_name is_alu_reg_imm
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .org_names_for_split {latched_store_reg instr_rdcycleh_reg instr_rdinstrh_reg is_alu_reg_imm_reg}
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .org_rtl_names_for_mb {picorv32.latched_store picorv32.instr_rdcycleh picorv32.instr_rdinstrh picorv32.is_alu_reg_imm}
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/CK .multibit_orig_pin latched_store_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/D1 .multibit_orig_pin latched_store_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/D2 .multibit_orig_pin instr_rdcycleh_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/D3 .multibit_orig_pin instr_rdinstrh_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/D4 .multibit_orig_pin is_alu_reg_imm_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q1 .original_name latched_store/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q1 .multibit_base_name latched_store_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q1 .multibit_orig_pin latched_store_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q2 .original_name instr_rdcycleh/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q2 .multibit_base_name instr_rdcycleh_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q2 .multibit_orig_pin instr_rdcycleh_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q3 .original_name instr_rdinstrh/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q3 .multibit_base_name instr_rdinstrh_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q3 .multibit_orig_pin instr_rdinstrh_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q4 .original_name is_alu_reg_imm/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q4 .multibit_base_name is_alu_reg_imm_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q4 .multibit_orig_pin is_alu_reg_imm_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q1N .original_name latched_store/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q1N .multibit_base_name latched_store_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q2N .original_name instr_rdcycleh/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q2N .multibit_base_name instr_rdcycleh_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q3N .original_name instr_rdinstrh/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q3N .multibit_base_name instr_rdinstrh_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q4N .original_name is_alu_reg_imm/q
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q4N .multibit_base_name is_alu_reg_imm_reg
set_db -quiet pin:picorv32/CDN_MBIT_latched_store_reg_MB_instr_rdcycleh_reg_MB_instr_rdinstrh_reg_MB_is_alu_reg_imm_reg/Q4N .multibit_orig_pin is_alu_reg_imm_reg/QN
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .original_name {is_lb_lh_lw_lbu_lhu is_beq_bne_blt_bge_bltu_bgeu is_alu_reg_reg is_sll_srl_sra}
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .single_bit_orig_name is_sll_srl_sra
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .org_names_for_split {is_lb_lh_lw_lbu_lhu_reg is_beq_bne_blt_bge_bltu_bgeu_reg is_alu_reg_reg_reg is_sll_srl_sra_reg}
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .org_rtl_names_for_mb {picorv32.is_lb_lh_lw_lbu_lhu picorv32.is_beq_bne_blt_bge_bltu_bgeu picorv32.is_alu_reg_reg picorv32.is_sll_srl_sra}
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFQX2 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/CK .multibit_orig_pin is_lb_lh_lw_lbu_lhu_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/D1 .multibit_orig_pin is_lb_lh_lw_lbu_lhu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/D2 .multibit_orig_pin is_beq_bne_blt_bge_bltu_bgeu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/D3 .multibit_orig_pin is_alu_reg_reg_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/D4 .multibit_orig_pin is_sll_srl_sra_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q1 .original_name is_lb_lh_lw_lbu_lhu/q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q1 .multibit_base_name is_lb_lh_lw_lbu_lhu_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q1 .multibit_orig_pin is_lb_lh_lw_lbu_lhu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q2 .original_name is_beq_bne_blt_bge_bltu_bgeu/q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q2 .multibit_base_name is_beq_bne_blt_bge_bltu_bgeu_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q2 .multibit_orig_pin is_beq_bne_blt_bge_bltu_bgeu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q3 .original_name is_alu_reg_reg/q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q3 .multibit_base_name is_alu_reg_reg_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q3 .multibit_orig_pin is_alu_reg_reg_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q4 .original_name is_sll_srl_sra/q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q4 .multibit_base_name is_sll_srl_sra_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q4 .multibit_orig_pin is_sll_srl_sra_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q1N .original_name is_lb_lh_lw_lbu_lhu/q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q1N .multibit_base_name is_lb_lh_lw_lbu_lhu_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q2N .original_name is_beq_bne_blt_bge_bltu_bgeu/q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q2N .multibit_base_name is_beq_bne_blt_bge_bltu_bgeu_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q3N .original_name is_alu_reg_reg/q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q3N .multibit_base_name is_alu_reg_reg_reg
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q3N .multibit_orig_pin is_alu_reg_reg_reg/QN
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q4N .original_name is_sll_srl_sra/q
set_db -quiet pin:picorv32/CDN_MBIT_is_lb_lh_lw_lbu_lhu_reg_MB_is_beq_bne_blt_bge_bltu_bgeu_reg_MB_is_alu_reg_reg_reg_MB_is_sll_srl_sra_reg/Q4N .multibit_base_name is_sll_srl_sra_reg
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .original_name {last_mem_valid decoder_trigger is_slti_blt_slt mem_do_prefetch}
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .single_bit_orig_name mem_do_prefetch
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .org_names_for_split {last_mem_valid_reg decoder_trigger_reg is_slti_blt_slt_reg mem_do_prefetch_reg}
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .org_rtl_names_for_mb {picorv32.last_mem_valid picorv32.decoder_trigger picorv32.is_slti_blt_slt picorv32.mem_do_prefetch}
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/CK .multibit_orig_pin last_mem_valid_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/D1 .multibit_orig_pin last_mem_valid_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/D2 .multibit_orig_pin decoder_trigger_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/D3 .multibit_orig_pin is_slti_blt_slt_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/D4 .multibit_orig_pin mem_do_prefetch_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q1 .original_name last_mem_valid/q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q1 .multibit_base_name last_mem_valid_reg
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q1 .multibit_orig_pin last_mem_valid_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q2 .original_name decoder_trigger/q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q2 .multibit_base_name decoder_trigger_reg
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q2 .multibit_orig_pin decoder_trigger_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q3 .original_name is_slti_blt_slt/q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q3 .multibit_base_name is_slti_blt_slt_reg
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q3 .multibit_orig_pin is_slti_blt_slt_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q4 .original_name mem_do_prefetch/q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q4 .multibit_base_name mem_do_prefetch_reg
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q4 .multibit_orig_pin mem_do_prefetch_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q1N .original_name last_mem_valid/q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q1N .multibit_base_name last_mem_valid_reg
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q2N .original_name decoder_trigger/q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q2N .multibit_base_name decoder_trigger_reg
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q2N .multibit_orig_pin decoder_trigger_reg/QN
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q3N .original_name is_slti_blt_slt/q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q3N .multibit_base_name is_slti_blt_slt_reg
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q4N .original_name mem_do_prefetch/q
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q4N .multibit_base_name mem_do_prefetch_reg
set_db -quiet pin:picorv32/CDN_MBIT_last_mem_valid_reg_MB_decoder_trigger_reg_MB_is_slti_blt_slt_reg_MB_mem_do_prefetch_reg/Q4N .multibit_orig_pin mem_do_prefetch_reg/QN
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .original_name {compressed_instr {genblk1.pcpi_mul/rs2[32]} is_lui_auipc_jal is_slli_srli_srai}
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .orig_hdl_instantiated false
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .single_bit_orig_name is_slli_srli_srai
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .gint_phase_inversion {false false false false}
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .org_names_for_split {compressed_instr_reg {genblk1.pcpi_mul_rs2_reg[32]} is_lui_auipc_jal_reg is_slli_srli_srai_reg}
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .org_rtl_names_for_mb {picorv32.compressed_instr {picorv32.genblk1.pcpi_mul.rs2[32]} picorv32.is_lui_auipc_jal picorv32.is_slli_srli_srai}
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .org_address_of_instances {0 0 0 0 0}
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .multibit_group_id_of_instance 0
set_db -quiet {inst:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg} .single_flop_bus true
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/CK} .multibit_orig_pin compressed_instr_reg/CK
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/D1} .multibit_orig_pin compressed_instr_reg/D
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/D2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[32]/D}
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/D3} .multibit_orig_pin is_lui_auipc_jal_reg/D
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/D4} .multibit_orig_pin is_slli_srli_srai_reg/D
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q1} .original_name compressed_instr/q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q1} .multibit_base_name compressed_instr_reg
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q1} .multibit_orig_pin compressed_instr_reg/Q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q2} .original_name {genblk1.pcpi_mul/rs2[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q2} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q2} .multibit_orig_pin {genblk1.pcpi_mul_rs2_reg[32]/Q}
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q3} .original_name is_lui_auipc_jal/q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q3} .multibit_base_name is_lui_auipc_jal_reg
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q3} .multibit_orig_pin is_lui_auipc_jal_reg/Q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q4} .original_name is_slli_srli_srai/q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q4} .multibit_base_name is_slli_srli_srai_reg
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q4} .multibit_orig_pin is_slli_srli_srai_reg/Q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q1N} .original_name compressed_instr/q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q1N} .multibit_base_name compressed_instr_reg
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q2N} .original_name {genblk1.pcpi_mul/rs2[32]/q}
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q2N} .multibit_base_name genblk1.pcpi_mul/rs2
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q3N} .original_name is_lui_auipc_jal/q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q3N} .multibit_base_name is_lui_auipc_jal_reg
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q4N} .original_name is_slli_srli_srai/q
set_db -quiet {pin:picorv32/CDN_MBIT_compressed_instr_reg_MB_genblk1.pcpi_mul_rs2_reg[32]_MB_is_lui_auipc_jal_reg_MB_is_slli_srli_srai_reg/Q4N} .multibit_base_name is_slli_srli_srai_reg
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .original_name {mem_la_secondword instr_ecall_ebreak is_sltiu_bltu_sltu mem_la_firstword_reg}
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .single_bit_orig_name mem_la_firstword_reg
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .org_names_for_split {mem_la_secondword_reg instr_ecall_ebreak_reg is_sltiu_bltu_sltu_reg mem_la_firstword_reg_reg}
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .org_rtl_names_for_mb {picorv32.mem_la_secondword picorv32.instr_ecall_ebreak picorv32.is_sltiu_bltu_sltu picorv32.mem_la_firstword_reg}
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFX1}
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/CK .multibit_orig_pin mem_la_secondword_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/D1 .multibit_orig_pin mem_la_secondword_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/D2 .multibit_orig_pin instr_ecall_ebreak_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/D3 .multibit_orig_pin is_sltiu_bltu_sltu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/D4 .multibit_orig_pin mem_la_firstword_reg_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q1 .original_name mem_la_secondword/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q1 .multibit_base_name mem_la_secondword_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q1 .multibit_orig_pin mem_la_secondword_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q2 .original_name instr_ecall_ebreak/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q2 .multibit_base_name instr_ecall_ebreak_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q2 .multibit_orig_pin instr_ecall_ebreak_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q3 .original_name is_sltiu_bltu_sltu/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q3 .multibit_base_name is_sltiu_bltu_sltu_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q3 .multibit_orig_pin is_sltiu_bltu_sltu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q4 .original_name mem_la_firstword_reg/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q4 .multibit_base_name mem_la_firstword_reg_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q4 .multibit_orig_pin mem_la_firstword_reg_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q1N .original_name mem_la_secondword/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q1N .multibit_base_name mem_la_secondword_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q1N .multibit_orig_pin mem_la_secondword_reg/QN
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q2N .original_name instr_ecall_ebreak/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q2N .multibit_base_name instr_ecall_ebreak_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q3N .original_name is_sltiu_bltu_sltu/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q3N .multibit_base_name is_sltiu_bltu_sltu_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q4N .original_name mem_la_firstword_reg/q
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q4N .multibit_base_name mem_la_firstword_reg_reg
set_db -quiet pin:picorv32/CDN_MBIT_mem_la_secondword_reg_MB_instr_ecall_ebreak_reg_MB_is_sltiu_bltu_sltu_reg_MB_mem_la_firstword_reg_reg/Q4N .multibit_orig_pin mem_la_firstword_reg_reg/QN
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .original_name {prefetched_high_word decoder_pseudo_trigger genblk2.pcpi_div/running genblk1.pcpi_mul/shift_out}
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .single_bit_orig_name genblk1.pcpi_mul/shift_out
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .org_names_for_split {prefetched_high_word_reg decoder_pseudo_trigger_reg genblk2.pcpi_div_running_reg genblk1.pcpi_mul_shift_out_reg}
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .org_rtl_names_for_mb {picorv32.prefetched_high_word picorv32.decoder_pseudo_trigger picorv32.genblk2.pcpi_div.running picorv32.genblk1.pcpi_mul.shift_out}
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/CK .multibit_orig_pin prefetched_high_word_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/D1 .multibit_orig_pin prefetched_high_word_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/D2 .multibit_orig_pin decoder_pseudo_trigger_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/D3 .multibit_orig_pin genblk2.pcpi_div_running_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/D4 .multibit_orig_pin genblk1.pcpi_mul_shift_out_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q1 .original_name prefetched_high_word/q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q1 .multibit_base_name prefetched_high_word_reg
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q1 .multibit_orig_pin prefetched_high_word_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q2 .original_name decoder_pseudo_trigger/q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q2 .multibit_base_name decoder_pseudo_trigger_reg
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q2 .multibit_orig_pin decoder_pseudo_trigger_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q3 .original_name genblk2.pcpi_div/running/q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q3 .multibit_base_name genblk2.pcpi_div_running_reg
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q3 .multibit_orig_pin genblk2.pcpi_div_running_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q4 .original_name genblk1.pcpi_mul/shift_out/q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q4 .multibit_base_name genblk1.pcpi_mul_shift_out_reg
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q4 .multibit_orig_pin genblk1.pcpi_mul_shift_out_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q1N .original_name prefetched_high_word/q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q1N .multibit_base_name prefetched_high_word_reg
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q2N .original_name decoder_pseudo_trigger/q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q2N .multibit_base_name decoder_pseudo_trigger_reg
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q3N .original_name genblk2.pcpi_div/running/q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q3N .multibit_base_name genblk2.pcpi_div_running_reg
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q4N .original_name genblk1.pcpi_mul/shift_out/q
set_db -quiet pin:picorv32/CDN_MBIT_prefetched_high_word_reg_MB_decoder_pseudo_trigger_reg_MB_genblk2.pcpi_div_running_reg_MB_genblk1.pcpi_mul_shift_out_reg/Q4N .multibit_base_name genblk1.pcpi_mul_shift_out_reg
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .original_name {genblk2.pcpi_div/instr_div genblk2.pcpi_div/instr_rem genblk2.pcpi_div/pcpi_wait genblk2.pcpi_div/instr_divu}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .single_bit_orig_name genblk2.pcpi_div/instr_divu
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .org_names_for_split {genblk2.pcpi_div_instr_div_reg genblk2.pcpi_div_instr_rem_reg genblk2.pcpi_div_pcpi_wait_reg genblk2.pcpi_div_instr_divu_reg}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .org_rtl_names_for_mb {picorv32.genblk2.pcpi_div.instr_div picorv32.genblk2.pcpi_div.instr_rem picorv32.genblk2.pcpi_div.pcpi_wait picorv32.genblk2.pcpi_div.instr_divu}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/CK .multibit_orig_pin genblk2.pcpi_div_instr_div_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/D1 .multibit_orig_pin genblk2.pcpi_div_instr_div_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/D2 .multibit_orig_pin genblk2.pcpi_div_instr_rem_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/D3 .multibit_orig_pin genblk2.pcpi_div_pcpi_wait_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/D4 .multibit_orig_pin genblk2.pcpi_div_instr_divu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q1 .original_name genblk2.pcpi_div/instr_div/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q1 .multibit_base_name genblk2.pcpi_div_instr_div_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q1 .multibit_orig_pin genblk2.pcpi_div_instr_div_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q2 .original_name genblk2.pcpi_div/instr_rem/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q2 .multibit_base_name genblk2.pcpi_div_instr_rem_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q2 .multibit_orig_pin genblk2.pcpi_div_instr_rem_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q3 .original_name genblk2.pcpi_div/pcpi_wait/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q3 .multibit_base_name genblk2.pcpi_div_pcpi_wait_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q3 .multibit_orig_pin genblk2.pcpi_div_pcpi_wait_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q4 .original_name genblk2.pcpi_div/instr_divu/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q4 .multibit_base_name genblk2.pcpi_div_instr_divu_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q4 .multibit_orig_pin genblk2.pcpi_div_instr_divu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q1N .original_name genblk2.pcpi_div/instr_div/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q1N .multibit_base_name genblk2.pcpi_div_instr_div_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q2N .original_name genblk2.pcpi_div/instr_rem/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q2N .multibit_base_name genblk2.pcpi_div_instr_rem_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q3N .original_name genblk2.pcpi_div/pcpi_wait/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q3N .multibit_base_name genblk2.pcpi_div_pcpi_wait_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q4N .original_name genblk2.pcpi_div/instr_divu/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_div_reg_MB_genblk2.pcpi_div_instr_rem_reg_MB_genblk2.pcpi_div_pcpi_wait_reg_MB_genblk2.pcpi_div_instr_divu_reg/Q4N .multibit_base_name genblk2.pcpi_div_instr_divu_reg
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .original_name {genblk2.pcpi_div/instr_remu genblk2.pcpi_div/pcpi_ready clear_prefetched_high_word_q genblk2.pcpi_div/pcpi_wait_q}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .single_bit_orig_name genblk2.pcpi_div/pcpi_wait_q
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .gint_phase_inversion {false false false false}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .org_locations_for_split {no_value no_value no_value no_value no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .org_names_for_split {genblk2.pcpi_div_instr_remu_reg genblk2.pcpi_div_pcpi_ready_reg clear_prefetched_high_word_q_reg genblk2.pcpi_div_pcpi_wait_q_reg}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .org_rtl_names_for_mb {picorv32.genblk2.pcpi_div.instr_remu picorv32.genblk2.pcpi_div.pcpi_ready picorv32.clear_prefetched_high_word_q picorv32.genblk2.pcpi_div.pcpi_wait_q}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX1}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .org_address_of_instances {0 0 0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/CK .multibit_orig_pin genblk2.pcpi_div_instr_remu_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/D1 .multibit_orig_pin genblk2.pcpi_div_instr_remu_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/D2 .multibit_orig_pin genblk2.pcpi_div_pcpi_ready_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/D3 .multibit_orig_pin clear_prefetched_high_word_q_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/D4 .multibit_orig_pin genblk2.pcpi_div_pcpi_wait_q_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q1 .original_name genblk2.pcpi_div/instr_remu/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q1 .multibit_base_name genblk2.pcpi_div_instr_remu_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q1 .multibit_orig_pin genblk2.pcpi_div_instr_remu_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q2 .original_name genblk2.pcpi_div/pcpi_ready/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q2 .multibit_base_name genblk2.pcpi_div_pcpi_ready_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q2 .multibit_orig_pin genblk2.pcpi_div_pcpi_ready_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q3 .original_name clear_prefetched_high_word_q/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q3 .multibit_base_name clear_prefetched_high_word_q_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q3 .multibit_orig_pin clear_prefetched_high_word_q_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q4 .original_name genblk2.pcpi_div/pcpi_wait_q/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q4 .multibit_base_name genblk2.pcpi_div_pcpi_wait_q_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q4 .multibit_orig_pin genblk2.pcpi_div_pcpi_wait_q_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q1N .original_name genblk2.pcpi_div/instr_remu/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q1N .multibit_base_name genblk2.pcpi_div_instr_remu_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q2N .original_name genblk2.pcpi_div/pcpi_ready/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q2N .multibit_base_name genblk2.pcpi_div_pcpi_ready_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q3N .original_name clear_prefetched_high_word_q/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q3N .multibit_base_name clear_prefetched_high_word_q_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q4N .original_name genblk2.pcpi_div/pcpi_wait_q/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_instr_remu_reg_MB_genblk2.pcpi_div_pcpi_ready_reg_MB_clear_prefetched_high_word_q_reg_MB_genblk2.pcpi_div_pcpi_wait_q_reg/Q4N .multibit_base_name genblk2.pcpi_div_pcpi_wait_q_reg
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .original_name {genblk2.pcpi_div/outsign is_lui_auipc_jal_jalr_addi_add_sub}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .orig_hdl_instantiated false
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .single_bit_orig_name is_lui_auipc_jal_jalr_addi_add_sub
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .gint_phase_inversion {false false}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .org_locations_for_split {no_value no_value no_value no_value}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .org_names_for_split {genblk2.pcpi_div_outsign_reg is_lui_auipc_jal_jalr_addi_add_sub_reg}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .org_rtl_names_for_mb {picorv32.genblk2.pcpi_div.outsign picorv32.is_lui_auipc_jal_jalr_addi_add_sub}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .org_techelts_for_split {lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4 lib_cell:default_emulate_libset_max/slow_vdd1v0/DFFHQX4}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .org_address_of_instances {0 0 0}
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .multibit_group_id_of_instance 0
set_db -quiet inst:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg .single_flop_bus true
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/CK .multibit_orig_pin genblk2.pcpi_div_outsign_reg/CK
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/D1 .multibit_orig_pin genblk2.pcpi_div_outsign_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/D2 .multibit_orig_pin is_lui_auipc_jal_jalr_addi_add_sub_reg/D
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q1 .original_name genblk2.pcpi_div/outsign/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q1 .multibit_base_name genblk2.pcpi_div_outsign_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q1 .multibit_orig_pin genblk2.pcpi_div_outsign_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q2 .original_name is_lui_auipc_jal_jalr_addi_add_sub/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q2 .multibit_base_name is_lui_auipc_jal_jalr_addi_add_sub_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q2 .multibit_orig_pin is_lui_auipc_jal_jalr_addi_add_sub_reg/Q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q1N .original_name genblk2.pcpi_div/outsign/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q1N .multibit_base_name genblk2.pcpi_div_outsign_reg
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q2N .original_name is_lui_auipc_jal_jalr_addi_add_sub/q
set_db -quiet pin:picorv32/CDN_MBIT_genblk2.pcpi_div_outsign_reg_MB_is_lui_auipc_jal_jalr_addi_add_sub_reg/Q2N .multibit_base_name is_lui_auipc_jal_jalr_addi_add_sub_reg
# BEGIN PMBIST SECTION
# END PMBIST SECTION
# BEGIN PHYSICAL ANNOTATION SECTION
# END PHYSICAL ANNOTATION SECTION
set_db -quiet source_verbose true
#############################################################
#####   FLOW WRITE   ########################################
##
## Written by Genus(TM) Synthesis Solution version 21.15-s080_1
## flowkit v21.12-s013_1
## Written on 01:30:01 28-Feb 2025
#############################################################
#####   Flow Definitions   ##################################

#############################################################
#####   Step Definitions   ##################################


#############################################################
#####   Attribute Definitions   #############################

if {[is_attribute flow_edit_end_steps -obj_type root]} {set_db flow_edit_end_steps {}}
if {[is_attribute flow_edit_start_steps -obj_type root]} {set_db flow_edit_start_steps {}}
if {[is_attribute flow_footer_tcl -obj_type root]} {set_db flow_footer_tcl {}}
if {[is_attribute flow_header_tcl -obj_type root]} {set_db flow_header_tcl {}}
if {[is_attribute flow_metadata -obj_type root]} {set_db flow_metadata {}}
if {[is_attribute flow_setup_config -obj_type root]} {set_db flow_setup_config {HUDDLE {!!map {}}}}
if {[is_attribute flow_step_begin_tcl -obj_type root]} {set_db flow_step_begin_tcl {}}
if {[is_attribute flow_step_check_tcl -obj_type root]} {set_db flow_step_check_tcl {}}
if {[is_attribute flow_step_end_tcl -obj_type root]} {set_db flow_step_end_tcl {}}
if {[is_attribute flow_step_order -obj_type root]} {set_db flow_step_order {}}
if {[is_attribute flow_summary_tcl -obj_type root]} {set_db flow_summary_tcl {}}
if {[is_attribute flow_template_feature_definition -obj_type root]} {set_db flow_template_feature_definition {}}
if {[is_attribute flow_template_type -obj_type root]} {set_db flow_template_type {}}
if {[is_attribute flow_template_tools -obj_type root]} {set_db flow_template_tools {}}
if {[is_attribute flow_template_version -obj_type root]} {set_db flow_template_version {}}
if {[is_attribute flow_user_templates -obj_type root]} {set_db flow_user_templates {}}


#############################################################
#####   Flow History   ######################################

if {[is_attribute flow_user_templates -obj_type root]} {set_db flow_user_templates {}}
if {[is_attribute flow_plugin_steps -obj_type root]} {set_db flow_plugin_steps {}}
if {[is_attribute flow_template_type -obj_type root]} {set_db flow_template_type {}}
if {[is_attribute flow_template_tools -obj_type root]} {set_db flow_template_tools {}}
if {[is_attribute flow_template_version -obj_type root]} {set_db flow_template_version {}}
if {[is_attribute flow_template_feature_definition -obj_type root]} {set_db flow_template_feature_definition {}}
if {[is_attribute flow_remark -obj_type root]} {set_db flow_remark {}}
if {[is_attribute flow_features -obj_type root]} {set_db flow_features {}}
if {[is_attribute flow_feature_values -obj_type root]} {set_db flow_feature_values {}}
if {[is_attribute flow_write_db_args -obj_type root]} {set_db flow_write_db_args {}}
if {[is_attribute flow_write_db_sdc -obj_type root]} {set_db flow_write_db_sdc true}
if {[is_attribute flow_write_db_common -obj_type root]} {set_db flow_write_db_common false}
if {[is_attribute flow_post_db_overwrite -obj_type root]} {set_db flow_post_db_overwrite {}}
if {[is_attribute flow_step_order -obj_type root]} {set_db flow_step_order {}}
if {[is_attribute flow_step_begin_tcl -obj_type root]} {set_db flow_step_begin_tcl {}}
if {[is_attribute flow_step_end_tcl -obj_type root]} {set_db flow_step_end_tcl {}}
if {[is_attribute flow_step_last -obj_type root]} {set_db flow_step_last {}}
if {[is_attribute flow_step_current -obj_type root]} {set_db flow_step_current {}}
if {[is_attribute flow_step_canonical_current -obj_type root]} {set_db flow_step_canonical_current {}}
if {[is_attribute flow_step_next -obj_type root]} {set_db flow_step_next {}}
if {[is_attribute flow_working_directory -obj_type root]} {set_db flow_working_directory .}
if {[is_attribute flow_branch -obj_type root]} {set_db flow_branch {}}
if {[is_attribute flow_caller_data -obj_type root]} {set_db flow_caller_data {}}
if {[is_attribute flow_metrics_snapshot_uuid -obj_type root]} {set_db flow_metrics_snapshot_uuid 488284b4-8279-4e84-a5d9-32ad9bc67b57}
if {[is_attribute flow_starting_db -obj_type root]} {set_db flow_starting_db {}}
if {[is_attribute flow_db_directory -obj_type root]} {set_db flow_db_directory dbs}
if {[is_attribute flow_report_directory -obj_type root]} {set_db flow_report_directory reports}
if {[is_attribute flow_log_directory -obj_type root]} {set_db flow_log_directory logs}
if {[is_attribute flow_mail_to -obj_type root]} {set_db flow_mail_to {}}
if {[is_attribute flow_exit_when_done -obj_type root]} {set_db flow_exit_when_done false}
if {[is_attribute flow_mail_on_error -obj_type root]} {set_db flow_mail_on_error false}
if {[is_attribute flow_summary_tcl -obj_type root]} {set_db flow_summary_tcl {}}
if {[is_attribute flow_history -obj_type root]} {set_db flow_history {}}
if {[is_attribute flow_step_last_status -obj_type root]} {set_db flow_step_last_status not_run}
if {[is_attribute flow_step_last_msg -obj_type root]} {set_db flow_step_last_msg {}}
if {[is_attribute flow_run_tag -obj_type root]} {set_db flow_run_tag {}}
if {[is_attribute flow_current_cache -obj_type root]} {set_db flow_current_cache {}}
if {[is_attribute flow_step_order_cache -obj_type root]} {set_db flow_step_order_cache {}}
if {[is_attribute flow_step_results_cache -obj_type root]} {set_db flow_step_results_cache {}}
if {[is_attribute flow_metadata -obj_type root]} {set_db flow_metadata {}}
if {[is_attribute flow_execute_in_global -obj_type root]} {set_db flow_execute_in_global true}
if {[is_attribute flow_overwrite_db -obj_type root]} {set_db flow_overwrite_db false}
if {[is_attribute flow_print_run_information -obj_type root]} {set_db flow_print_run_information false}
if {[is_attribute flow_verbose -obj_type root]} {set_db flow_verbose true}
if {[is_attribute flow_print_run_information_full -obj_type root]} {set_db flow_print_run_information_full false}
if {[is_attribute flow_header_tcl -obj_type root]} {set_db flow_header_tcl {}}
if {[is_attribute flow_footer_tcl -obj_type root]} {set_db flow_footer_tcl {}}
if {[is_attribute flow_init_header_tcl -obj_type root]} {set_db flow_init_header_tcl {}}
if {[is_attribute flow_init_footer_tcl -obj_type root]} {set_db flow_init_footer_tcl {}}
if {[is_attribute flow_edit_start_steps -obj_type root]} {set_db flow_edit_start_steps {}}
if {[is_attribute flow_edit_end_steps -obj_type root]} {set_db flow_edit_end_steps {}}
if {[is_attribute flow_step_last_number -obj_type root]} {set_db flow_step_last_number 0}
if {[is_attribute flow_autoload_applets -obj_type root]} {set_db flow_autoload_applets false}
if {[is_attribute flow_autoload_dir -obj_type root]} {set_db flow_autoload_dir error}
if {[is_attribute flow_skip_auto_db_save -obj_type root]} {set_db flow_skip_auto_db_save true}
if {[is_attribute flow_skip_auto_generate_metrics -obj_type root]} {set_db flow_skip_auto_generate_metrics false}
if {[is_attribute flow_top -obj_type root]} {set_db flow_top {}}
if {[is_attribute flow_hier_path -obj_type root]} {set_db flow_hier_path {}}
if {[is_attribute flow_schedule -obj_type root]} {set_db flow_schedule {}}
if {[is_attribute flow_step_check_tcl -obj_type root]} {set_db flow_step_check_tcl {}}
if {[is_attribute flow_script -obj_type root]} {set_db flow_script {}}
if {[is_attribute flow_yaml_script -obj_type root]} {set_db flow_yaml_script {}}
if {[is_attribute flow_cla_enabled_features -obj_type root]} {set_db flow_cla_enabled_features {}}
if {[is_attribute flow_cla_inject_tcl -obj_type root]} {set_db flow_cla_inject_tcl {}}
if {[is_attribute flow_error_message -obj_type root]} {set_db flow_error_message {}}
if {[is_attribute flow_error_errorinfo -obj_type root]} {set_db flow_error_errorinfo {}}
if {[is_attribute flow_exclude_time_for_init_flow -obj_type root]} {set_db flow_exclude_time_for_init_flow false}
if {[is_attribute flow_error_write_db -obj_type root]} {set_db flow_error_write_db true}
if {[is_attribute flow_advanced_metric_isolation -obj_type root]} {set_db flow_advanced_metric_isolation flow}
if {[is_attribute flow_yaml_root -obj_type root]} {set_db flow_yaml_root {}}
if {[is_attribute flow_yaml_root_dir -obj_type root]} {set_db flow_yaml_root_dir {}}
if {[is_attribute flow_setup_config -obj_type root]} {set_db flow_setup_config {HUDDLE {!!map {}}}}

#############################################################
#####   User Defined Attributes   ###########################

