I 
中文摘要 
本篇報告所研究的的元件為 Transient Voltage  Suppressor(TVS)，傳統的 TVS元件大部 
分是以單一結構為主要構造，在保護突波上通常只有單層機制，並不能完全符合系統的需 
求， 所以我們由 diode 與 LDMOSFET 結合而成一個新的元件，利用此結構可以達到更好 
的保護效果。 
本篇報告的設計目標是 40V 的 TVS，主要是利用 Medici軟體做 diode  string 的電性模 
擬，H­spice軟體做電路電性分析和利用 Cadence軟體做 layout 的設計，最後並對實際下線 
元件作量測分析與討論。 
關鍵詞：暫態電壓抑制元件、二極體串列、金氧半場效電晶體。
III 
目錄 
中文摘要  I 
Abstract  II 
目錄  III 
第一章 前言  1 
第二章 研究目的  2 
第三章 文獻探討  3 
3.1 TVS的種類  3 
3.1.1 SILICON JUNCTION BREAKDOWN SUPPRESSORS      3 
3.1.2 火花間隙  4 
3.1.3 矽閘流體突波消除器  5 
3.1.4 METAL OXIDE VARISTORS  6 
3.1.5 傳統的 TVS  7 
3.2新的 TVS結構  8 
3.3 LDMOSFET的結構  11 
第四章 研究方法  13 
4.1 Diode string的模擬  13 
4.2 HSPICE模擬  17 
4.3 LAYOUT設計  19 
4.4元件的量測與分析  23 
第五章 結果與討論  29 
參考文獻  30
2 
第二章 研究目的 
本篇報告的設計目標是要能應用在保護電路，我們所期望設計的是 40V的暫態消除元 
件，利用並聯在要保護電路之前，以濾掉意外的突波。因此我們會先介紹 TVS的各種種類 
及傳統上的結構，並提出新結構的的想法及操作機制。之後再討論  LDMOSFET 的結構、 
發展和其崩潰的機制。接著則是利用Medici軟體做 diode string上的各種模擬，接下來則是 
利用 H­spice軟體做這次下線元件的電路模擬，再針對整個結構做 layout 設計的討論，最後 
則是將實際下線的元件量測出其特性，討論其中成功與失敗的因素，並針對其做改進。最 
後，對此次的研究做個總結，歸納前面所寫的，希望此研究以後能實際在業界能夠有所應 
用，也提供大家一個新的思考方向。
4 
單向具有二極體的電子特性，而雙向則是具有背對背  PN 接面的電子特性，它們能忍受最 
大極值的功率有 300W、600W、1500W、5000W和 15kW。如果超過 15kW，則消除器通過 
會有超過一個以上的矽結構組合而成，近幾年有很多研究已經做出脈衝功率容忍度更高的 
元件，然而也使得崩潰電壓被限制在  150V 附近，很難再往上升，所以就有新結構的想法 
一再被提出[4]。 
3.1.2火花間隙(Sparkgap) 
火花間隙是一種由兩種或多種電極所組成的臨界電壓開關，又稱氣體放電管（Gas 
Discharge Tube）這些電極是由絕緣體來分開。火花間隙之構造是由一個密閉陶瓷管內含惰 
性氣體，若電極間隙兩端電壓很小時，這些氣體就像是一個良好的絕緣體，且間隙就類似 
一個高阻抗，而當電壓增加時，會造成內部氣體游離而使其導通並產生足夠電流，電極間 
隙因更多的電離而轉移為放電狀態，當放電過程後，電流降低致電極恢復不導通狀態，所 
以此氣體特性當突波發生時能快速反應且吸收大量的能量[5][6]，典型的火花間隙結構如圖 
(3­2)，其中氣體放電管可藉由調整其內部氣體種類與壓力來獲得所需的崩潰電壓，典型之 
氣體放電管其崩潰電壓約為 60­3000V。氣體放電管之優點為高絕緣阻抗（MΩ）、低輸入電 
容（約<1pF），快速的恢復時間與反應速度極快，瞬間可引導之突波電流高達數 kA[7]。然 
而當兩電極之電壓逐漸增加達到絕緣氣體所能承受之最大值時，兩電極間絕緣氣體遭破 
壞，產生火花放電現象，而此火花間隙放電器如圖 （3­3） 所示，其電極是由兩個半徑為 r(mm) 
的金屬球導體組成，兩金屬球間的距離為 d(mm)，火花放電電壓為 V(Volt)，空氣中崩潰之 
電場強度 E(kV/mm)，若兩極間之絕緣物質為空氣時，則兩電極之間隙大小與放電電壓的關 
係，可由下式（3.1）表示 
2 0 .9 
d 
r V 
E 
d r 
+ 
=  (3.1) 
圖（3­2） 火花間隙內部的詳細結構
6 
3.1.4 METAL OXIDE VARISTORS (MOV) 
MOV這個元件通常在直徑約為 3­33mm的圓盤上被製造而成，且在兩個金屬接觸中的 
圓盤材料是由許多的氧化鋅(ZnO)細粒所組成，這些細粒和非細粒的交界處大約就像是在串 
聯和並聯狀態下背對背  PN 結構一樣，而圓盤上的直徑和厚度可以決定元件的電子特性， 
大多數在業界可用的MOV元件直徑為以下幾種：5、7、10、14、20、25和 33 mm。另一 
部份變阻器(varistor)元件是用碳化矽(SiC)半導體原料，但是它的反應表現並沒有像  MOV 
元件那麼出色，當進入在垂直區域的高階電流之前，變阻器的  I­V 特性存在著一個極值的 
漏電流，而這個元件是根據電壓在電流為 1mA 時所量測的值來做分類，且這個電壓被定義 
為是  rms V  (root mean square voltage)的一點六倍[8]。通常變阻器的電子電阻會隨著使用電壓之 
大小而改變，表(3.1)為其共通電子符號與一般的導通電性[9]。對直徑為 5和 7mm的變阻器 
而言，定義的電壓範圍在 18­500V 之間，而對直徑在 10mm或是其它變阻器，其電壓範圍 
變為 18­1000V。如考慮到突波電壓的吸收，則對元件會有一個最大容忍突波能量(  sa E  )，其 
最大值約為 1ms 指數脈衝。接面崩潰消除器裡的功率脈衝峰值容忍度在MOV中是不被定 
義的，但是對最大電流峰值容忍度的定義就和之前一樣為 8/20μs標準指數脈衝。 
對一個單獨實用的 1ms 指數脈衝的可用變阻器，其吸收能量的最大容忍度範圍是從一 
焦耳到數百焦耳，且我們需定義超過 1~2個明顯低於  sa E  數值的實用突波電壓，因此，最大 
的  sa E  值和最大的電流峰值容忍度必須依實用突波的數目而決定。當提高定義電壓的數值 
時，  sa E  伴隨著元件結構的厚度一起增加，這個厚度不會低於  1.5~2mm 甚至可能會到達 
9~10mm。瞬時電壓通常會隨著元件在高階電流時發生，其值會到達電壓在電流為 1mA 時 
的兩倍[4]。 
表（3.1） 變阻器類型
8 
圖（3­7） 不同型號之暫態突波抑制器特性曲線 
圖（3­8） 濾波器與暫態電壓消除器應用的示意圖 
3.2 新的 TVS結構 
40­100V：此電壓的元件是以高電壓 MOSFET 為主要的結構，利用製程中複晶矽的薄膜 
加上 p + 和 n + 離子佈植的步驟製作背對背連結的二極體串列（back­to­back,  BTB,  diode 
string）如圖（3­9）所示[13]，使其連接於高電壓  MOSFET  的汲極與閘極之間，整個 
MOSFET­TVS元件的結構如圖（3­10）所示[14][15][16]。 
而元件的工作原理是當汲極接受的突波電壓過高使得二極體串列達到崩潰，此時如果 
流過二極體串列的漏電流乘以  Rg 所得到的電壓大於 MOSFET 的臨界電壓  VTH，就會使 
MOSFET 導通。因此，大電流可以流過導通的 MOSFET 保護後續的電路。此時汲極的電 
壓就是所定義的夾止電壓（Clamping voltage）。
10 
圖（3­9） 背對背二極體串列結構圖 
圖（3­10）具有二極體串列之MOSFET­TVS元件結構圖 
OXIDE 
N  P  N  P  N P P  N N 
TO DRAIN  TO GATE 
POLY­SILICON FILM
12 
P­base 
N+ 
Gate 
Source 
Source  Drain 
Drain 
N­Drift Region 
N+ 
P­substrate 
圖(3­12) 橫向式 LDMOSFET結構
14 
的製程技術出現那麼大誤差的  implant  已經很少見。繼續將  misalignment  的間距縮小到 
1μm，如圖（4­3），我們發現其崩潰電壓降到 93V 附近，很明顯因為 misalignment 間距縮 
小而造成崩潰電壓有相對下降的趨勢。最後我們模擬 misalignment 間距只有 0.5μm的情況， 
發現其崩潰電壓一樣因為間距的縮短而有下降的趨勢，大概在  70V 附近發生崩潰，如圖 
（4­4）所示，所以我們知道隨著誤差的縮小對崩潰電壓的影響也會相對變小。同時，我們 
也做了有關 overlap情況的模擬，間距是 0.5μm，如圖 （4­5），我們觀察到雖然跟 misalignment 
一樣都是 0.5μm 的間距，但是 overlap 的崩潰電壓大概發生在 64V 附近，比 misalignment 
的情形小了  6V，其原因推究是  overlap 區域雖然  doping 因濃度相同而互相抵消，以為跟 
misalignment 一樣，但是 overlap 在相抵銷區域應該還是會有少數載子存在其中，當電壓增 
加時，少數載子活動率變大而產生些微的電流，因而降低了 overlap的崩潰電壓。 
圖（4­1） 沒有 misalignment 的 diode string 的崩潰電壓電性圖 
圖（4­2）  misalignment 為 2μm的 diode string 崩潰電壓電性圖
16 
我們也針對順反偏壓以及  misalignment 和  overlap 四種的崩潰電壓做一個比較，如圖 
（4­6），間距為 0.5μm，綠色和藍色是順偏，得到崩潰電壓最小，紅色和黃色是反偏，得到 
的崩潰電壓較大，且紅色及藍色是 misalignment 的情形，黃色及綠色是 overlap的情形，圖 
中看出 overlap 崩潰電壓比 misalignment 的稍微小一點，而圖（4­7）是間距為 1μm，同樣 
的，跟上一張圖有相似的結果，且從他們的斜率可以看得出，間距 1μm時的電阻明顯要比 
間距 0.5μm時要大，所以可知間距越大，其崩潰電壓及電阻也會相對的提高。 
圖（4­6）四種間距為 0.5μm的 diode string崩潰電壓電性比較圖 
圖（4­7）四種間距為 1μm的 diode string崩潰電壓電性比較圖
18 
圖（4­9） 電阻為 750Ω時的 HSPICE模擬電壓電流圖 
因為對一個  LDMOSFET 所能導流掉的最大電流為  18.5mA，並不能符合各種突波的需 
求，所以構想把 LDMOSFET並聯，以期能承受更大電流。如圖 （4­10），嘗試兩個 LDMOSFET 
並聯的情形，發現其他部分都不變，只有在  ds I  的最大值改變為原先的兩倍，符合我們的需 
求。因此，接下來我們繼續把並聯的個數調整到一百個，如圖（4­11），發現  ds I  如預期的變 
為原先的一百倍，能容忍的電流提升至 1.85A，這也是這次元件電流的規格。 
圖（4­10）  LDMOSFET並聯兩個時元件的電壓電流圖
20 
與 source端的 metal有所區隔，也就不置於導致線路短路，此舉大幅改善了原先 metal所需 
用到的面積，且因為在設計上流過 diode 經由 gate 到地端的電流控制在很小的範圍，所以 
也不至於因為在材料上的改變而造成整個元件的崩壞。 
圖（4­12）  TVS元件的 layout 藍圖
22 
在圖（4­12）中整體的面積大約為 2000μm  ×  4000μm，我們嘗試用其他方法使去整體 
面積能下降。如圖（4­15），元件二，試著把下面五排  LDMOSFET  反折到另一邊，讓 
LDMOSFET從原先 source端朝上改變為 drain端朝上， 使其能共用同一塊 source端的 metal 
區域，可以大幅縮小整體的長度，總面積大約為 2650μm × 2350μm，節省掉原先面積的 23 
％。 
圖（4­15） 經過改良後的 TVS元件 layout 圖
24 
圖(4­17) 電流設定為 Ipeak=0.1 Amp時 
圖(4­18) 電流設定為 Ipeak=0.3 Amp時
26 
圖(4­21) Gate到接地壓降之波形
28 
參考文獻 
[1]    J.  Urresti  et  al.  “Optimization  of  Very  Low  Voltage  TVS  Protection  Devices”, 
Microelectronics Journal, 34, pp 809­813, 2003. 
[2]    Ya­Chin  King,  Bin  Yu,  Jeff  Pohlman,  and  Chenming  Hu  “Punch­through  Diode  as  the 
Transient Voltage Suppressor  for Low­Voltage Electronics“  IEEE TRANSACTIONS ON 
ELECTRON DEVICES, VOL. 43,NO 11,NOVEMBER 1996 
[3]    S.Hidalgo,  D.Flores,  J.Roig,  J.Rebollo  and  J.Millan  “LOW  VOLTAGE  TVS 
DEVICES:DESIGN AND FABRICATION” 
[4]    Vasile  V.N  Obreja    “CAPABILITIES  AND  LIMITATIONS  OF  SEMICONDUCTOR 
SURGE VOLTAGE SUPRESSORS” 
[5]    Spark gap. Wikimedia Foundation, Inc. Retrieved February 22, 2006, from the World Wide 
Web:  http://en.wikipedia.org/wiki/Spark_gap 
[6]    Okaya’s surge protective devices – Gas Discharge Tube Arrester Series. (2003, September). 
Okaya  electric America,  inc.  Retrieved  February  24,  2006,  from  the World Wide Web: 
http://www.okaya.com 
[7]    High Power Spark Gap Switch Development, Maxwell Lab.9244 Balboa Ave. San Diego, 
CA. 
[8]    Metal  oxide  varistor. Wikimedia  Foundation,  Inc.  Retrieved  February  24,  2006,  from  the 
World Wide Web:  http://en.wikipedia.org/wiki/Varistor 
[9]    EMP Engineering and Design Principle, Bell Lab. pp.99­108, 1975 
[10]  Tyagi,  S.  K.,  “Development  of  Line  Filter  for  EMP  Applications,  ”  Proceedings  of  the 
International Conference  on Electromagnetic  Interference  and Compatibility,  pp.415­419, 
1997. 
[11] EMP Engineering and Design Principle, Bell Lab. pp.106­108, 1975 
[12] P. R. Barnes and T. L. Hudson “STEEP­FRONT SHORT­DURATION VOLTAGE SURGE 
TESTS  OF  POWER  LINE  FILTERS  AND  TRANSIENT  VOLTAGE  SUPPRESSORS” 
IEEE Transactions on Power Delivery, Vol. 4,No. 2,April 1989 
[13] SFI, Transient Voltage Supressors, Multilayer Surface Mount TVS. 
[14] Z. John Shen, Francine Robb, Steve Robb and David Briggs “MOSTVS:A NEW CLASS OF 
TRANSIENT VOLTAGE SUPRESSORS TO REDUCE VOLTAGE RATING AND COST 
OF AUTOMOTIVE POWER ELECTRONICS” 
[15] D. Farcc,  ”Clamped Inductive Switching of LDMOSFET for Smart Power  IC`s”, Proc. Of 
the 10 th International Symposium on Power Semiconductor Devices and IC`s(ISPSD) 
[16]  J.  G.. Kassakian,  H­C. Worf,  J. M. Miller,  C.  J.  Hurton,  ”Automotive  Electrical  Systems 
criteria 2005”, IEEE Spectrum, August,1996,pp.22­27.
                    
              2006/10/23~2006/10/26 
        2006    8                 
   2006  8 th  International  Conference  on  Solid­State  and 
Integrated Circuit Technology proceedings 
      第八屆固態和積體電路國際會議（ICSICT ­ International 
Conference on Solid­state and Integrated Circuit Technology） 於 
2006  年10  月23  日～26  日在上海召開。ICSICT  是在中國 
舉辦的有關固態元件、積體電路方面規模最大、影響最大的 
國際會議。另外，在會議期間大會還邀請了各個領域的專講 
授短期的課程，更豐富了此行的收獲。 
     16                     
              (Hotel Equatorial)  
           oral              
             20               
                           
             
ICSICT  2006                    
