Fitter report for batalha_naval
Mon Dec 11 11:38:15 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Equations
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. I/O Assignment Warnings
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Fitter Device Options
 17. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------+
; Fitter Summary                                                         ;
+-----------------------+------------------------------------------------+
; Fitter Status         ; Failed - Mon Dec 11 11:38:15 2023              ;
; Quartus Prime Version ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name         ; batalha_naval                                  ;
; Top-level Entity Name ; batalha_naval                                  ;
; Family                ; MAX II                                         ;
; Device                ; EPM240T100C5                                   ;
; Timing Models         ; Final                                          ;
; Total logic elements  ; 221 / 240 ( 92 % )                             ;
; Total pins            ; 38 / 80 ( 48 % )                               ;
; Total virtual pins    ; 0                                              ;
; UFM blocks            ; 0 / 1 ( 0 % )                                  ;
+-----------------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EPM240T100C5                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Final Placement Optimizations                                      ; Never                          ; Automatically                  ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                             ; On                             ;
; Enable compact report table                                        ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner             ; On                             ; On                             ;
; Power Optimization During Fitting                                  ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Periphery to Core Placement and Routing Optimization               ; Off                            ; Off                            ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/CD/CD_PBL_2/output_files/batalha_naval.fit.eqn.


+-----------------------------------------------------------+
; Fitter Resource Usage Summary                             ;
+----------------------------------------+------------------+
; Resource                               ; Usage            ;
+----------------------------------------+------------------+
; Total logic elements                   ; Not available    ;
;                                        ;                  ;
; Total LABs                             ; Not available    ;
; Logic elements in carry chains         ; 0                ;
; Virtual pins                           ; 0                ;
; I/O pins                               ; 38 / 80 ( 48 % ) ;
;     -- Clock pins                      ; 0 / 4 ( 0 % )    ;
;                                        ;                  ;
; UFM blocks                             ; 0 / 1 ( 0 % )    ;
;                                        ;                  ;
;     -- Total Fixed Point DSP Blocks    ; 0                ;
;     -- Total Floating Point DSP Blocks ; 0                ;
;                                        ;                  ;
; Global signals                         ; 0                ;
;     -- Global clocks                   ; 0 / 4 ( 0 % )    ;
; JTAGs                                  ; 0 / 1 ( 0 % )    ;
; Maximum fan-out                        ; 42               ;
; Highest non-global fan-out             ; 42               ;
; Total fan-out                          ; 810              ;
; Average fan-out                        ; 3.13             ;
+----------------------------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                               ;
+-------------------------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; Name                    ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ; Slow Slew Rate ;
+-------------------------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; confirmAttack           ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; cpld_clk                ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; game_state_code[0]      ; Unassigned ; --       ; 31                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; game_state_code[1]      ; Unassigned ; --       ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; game_state_code[2]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; x_coord_and_map_code[0] ; Unassigned ; --       ; 41                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; x_coord_and_map_code[1] ; Unassigned ; --       ; 18                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; x_coord_and_map_code[2] ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; y_coord_code[0]         ; Unassigned ; --       ; 37                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; y_coord_code[1]         ; Unassigned ; --       ; 39                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
; y_coord_code[2]         ; Unassigned ; --       ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ; no             ;
+-------------------------+------------+----------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                            ;
+-----------------------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name                        ; Pin #      ; I/O Bank ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------------------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; display_colune_activator[0] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; display_colune_activator[1] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_activator[2] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_activator[3] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_activator[4] ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_data[0]      ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_data[1]      ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_data[2]      ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_data[3]      ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_data[4]      ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_data[5]      ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; display_colune_data[6]      ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ledRgb[0]                   ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ledRgb[1]                   ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_activator[0]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_activator[1]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_activator[2]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_activator[3]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_activator[4]  ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_data[0]       ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_data[1]       ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_data[2]       ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_data[3]       ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_data[4]       ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_data[5]       ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; matrix_colune_data[6]       ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ponto_display               ; Unassigned ; --       ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+-----------------------------+------------+----------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 38 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 42 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 38             ; --            ;              ;
+----------+----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 83         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 2        ; 0          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 1          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 2          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 3          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 4          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 5          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 6          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 13       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 14       ; 8          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 9          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 10         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 11         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 12         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 13         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 14         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 15         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 16         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 23       ; 17         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 24       ; 18         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 25       ; 19         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 27       ; 21         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 28       ; 22         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 29       ; 23         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 30       ; 24         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 31       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 32       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 33       ; 25         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 34       ; 26         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 35       ; 27         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 36       ; 28         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 37       ; 29         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 30         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 31         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 32         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 33         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 47       ; 37         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 38         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 39         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 40         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 41         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 42         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 53       ; 43         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 46         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 59       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 61       ; 49         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 62       ; 50         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 63       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 64       ; 51         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 65       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 52         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 67       ; 53         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 68       ; 54         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 69       ; 55         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 70       ; 56         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 71       ; 57         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 72       ; 58         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 73       ; 59         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 60         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 61         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 79       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 80       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 81       ; 65         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 66         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 67         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 68         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 69         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 70         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 71         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 72         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 73         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 74         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 91       ; 75         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 92       ; 76         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 94       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 95       ; 77         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+-----------------------------+-----------------------------+
; Pin Name                    ; Reason                      ;
+-----------------------------+-----------------------------+
; game_state_code[2]          ; Missing location assignment ;
; display_colune_activator[0] ; Missing location assignment ;
; ponto_display               ; Missing location assignment ;
+-----------------------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                               ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                           ; Entity Name       ; Library Name ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+-------------------+--------------+
; |batalha_naval                              ; 221 (15)    ; 58           ; 0          ; 38   ; 0            ; 163 (15)     ; 7 (0)             ; 51 (0)           ; 0 (0)           ; 0 (0)      ; |batalha_naval                                                                ; batalha_naval     ; work         ;
;    |d_flipflop:hits_map_register[0]|        ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[0]                                ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[10]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[10]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[11]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[11]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[12]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[12]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[14]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[14]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[15]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[15]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[16]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[16]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[17]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[17]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[18]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[18]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[19]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[19]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[1]|        ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[1]                                ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[21]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[21]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[22]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[22]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[23]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[23]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[24]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[24]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[25]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[25]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[26]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[26]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[27]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[27]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[28]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[28]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[29]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[29]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[2]|        ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[2]                                ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[30]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[30]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[31]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[31]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[32]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[32]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[33]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[33]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[34]|       ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[34]                               ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[3]|        ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[3]                                ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[4]|        ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[4]                                ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[7]|        ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[7]                                ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[8]|        ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[8]                                ; d_flipflop        ; work         ;
;    |d_flipflop:hits_map_register[9]|        ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:hits_map_register[9]                                ; d_flipflop        ; work         ;
;    |d_flipflop:saveMapCode[0]|              ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:saveMapCode[0]                                      ; d_flipflop        ; work         ;
;    |d_flipflop:saveMapCode[1]|              ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:saveMapCode[1]                                      ; d_flipflop        ; work         ;
;    |d_flipflop:saveMapCode[2]|              ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|d_flipflop:saveMapCode[2]                                      ; d_flipflop        ; work         ;
;    |debouncer:debouncerConfirmAttack|       ; 5 (2)       ; 3            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|debouncer:debouncerConfirmAttack                               ; debouncer         ; work         ;
;       |t_flipflop:tff0|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|debouncer:debouncerConfirmAttack|t_flipflop:tff0               ; t_flipflop        ; work         ;
;       |t_flipflop:tff1|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|debouncer:debouncerConfirmAttack|t_flipflop:tff1               ; t_flipflop        ; work         ;
;       |t_flipflop:tff2|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|debouncer:debouncerConfirmAttack|t_flipflop:tff2               ; t_flipflop        ; work         ;
;    |demux1x4:yCoordDemuxHitsMap_0[0]|       ; 6 (0)       ; 0            ; 0          ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[0]                               ; demux1x4          ; work         ;
;       |demux1x2:demux0|                     ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[0]|demux1x2:demux0               ; demux1x2          ; work         ;
;       |demux1x2:demux1|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[0]|demux1x2:demux1               ; demux1x2          ; work         ;
;    |demux1x4:yCoordDemuxHitsMap_0[1]|       ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[1]                               ; demux1x4          ; work         ;
;       |demux1x2:demux0|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[1]|demux1x2:demux0               ; demux1x2          ; work         ;
;       |demux1x2:demux1|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[1]|demux1x2:demux1               ; demux1x2          ; work         ;
;    |demux1x4:yCoordDemuxHitsMap_0[2]|       ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[2]                               ; demux1x4          ; work         ;
;       |demux1x2:demux0|                     ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[2]|demux1x2:demux0               ; demux1x2          ; work         ;
;       |demux1x2:demux1|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[2]|demux1x2:demux1               ; demux1x2          ; work         ;
;    |demux1x4:yCoordDemuxHitsMap_0[3]|       ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[3]                               ; demux1x4          ; work         ;
;       |demux1x2:demux0|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[3]|demux1x2:demux0               ; demux1x2          ; work         ;
;       |demux1x2:demux1|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[3]|demux1x2:demux1               ; demux1x2          ; work         ;
;    |demux1x4:yCoordDemuxHitsMap_0[4]|       ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[4]                               ; demux1x4          ; work         ;
;       |demux1x2:demux0|                     ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[4]|demux1x2:demux0               ; demux1x2          ; work         ;
;       |demux1x2:demux1|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[4]|demux1x2:demux1               ; demux1x2          ; work         ;
;    |demux1x4:yCoordDemuxHitsMap_0[5]|       ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[5]                               ; demux1x4          ; work         ;
;       |demux1x2:demux0|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[5]|demux1x2:demux0               ; demux1x2          ; work         ;
;       |demux1x2:demux1|                     ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[5]|demux1x2:demux1               ; demux1x2          ; work         ;
;    |demux1x4:yCoordDemuxHitsMap_0[6]|       ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[6]                               ; demux1x4          ; work         ;
;       |demux1x2:demux0|                     ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|demux1x4:yCoordDemuxHitsMap_0[6]|demux1x2:demux0               ; demux1x2          ; work         ;
;    |display_decoder:displayDecoder|         ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|display_decoder:displayDecoder                                 ; display_decoder   ; work         ;
;    |map_decoder_5maps:mapDecoder|           ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|map_decoder_5maps:mapDecoder                                   ; map_decoder_5maps ; work         ;
;    |mux2x1:codeSelect[0]|                   ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:codeSelect[0]                                           ; mux2x1            ; work         ;
;    |mux2x1:codeSelect[1]|                   ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:codeSelect[1]                                           ; mux2x1            ; work         ;
;    |mux2x1:matrixColuneData_1[0]|           ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:matrixColuneData_1[0]                                   ; mux2x1            ; work         ;
;    |mux2x1:matrixColuneData_1[1]|           ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:matrixColuneData_1[1]                                   ; mux2x1            ; work         ;
;    |mux2x1:matrixColuneData_1[2]|           ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:matrixColuneData_1[2]                                   ; mux2x1            ; work         ;
;    |mux2x1:matrixColuneData_1[3]|           ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:matrixColuneData_1[3]                                   ; mux2x1            ; work         ;
;    |mux2x1:matrixColuneData_1[4]|           ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:matrixColuneData_1[4]                                   ; mux2x1            ; work         ;
;    |mux2x1:matrixColuneData_1[5]|           ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:matrixColuneData_1[5]                                   ; mux2x1            ; work         ;
;    |mux2x1:matrixColuneData_1[6]|           ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux2x1:matrixColuneData_1[6]                                   ; mux2x1            ; work         ;
;    |mux4x1:displayCode[0]|                  ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux4x1:displayCode[0]                                          ; mux4x1            ; work         ;
;       |mux2x1:mux2|                         ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux4x1:displayCode[0]|mux2x1:mux2                              ; mux2x1            ; work         ;
;    |mux4x1:displayCode[1]|                  ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux4x1:displayCode[1]                                          ; mux4x1            ; work         ;
;       |mux2x1:mux2|                         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux4x1:displayCode[1]|mux2x1:mux2                              ; mux2x1            ; work         ;
;    |mux4x1:displayCode[2]|                  ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux4x1:displayCode[2]                                          ; mux4x1            ; work         ;
;       |mux2x1:mux2|                         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux4x1:displayCode[2]|mux2x1:mux2                              ; mux2x1            ; work         ;
;    |mux8x1:xCoordMuxLedRgb|                 ; 37 (0)      ; 0            ; 0          ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux8x1:xCoordMuxLedRgb                                         ; mux8x1            ; work         ;
;       |mux2x1:mux_2|                        ; 18 (18)     ; 0            ; 0          ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux8x1:xCoordMuxLedRgb|mux2x1:mux_2                            ; mux2x1            ; work         ;
;       |mux4x1:mux_0|                        ; 19 (0)      ; 0            ; 0          ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux8x1:xCoordMuxLedRgb|mux4x1:mux_0                            ; mux4x1            ; work         ;
;          |mux2x1:mux2|                      ; 19 (19)     ; 0            ; 0          ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|mux8x1:xCoordMuxLedRgb|mux4x1:mux_0|mux2x1:mux2                ; mux2x1            ; work         ;
;    |register5bitSIPO:registerMatrixDisplay| ; 5 (0)       ; 5            ; 0          ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|register5bitSIPO:registerMatrixDisplay                         ; register5bitSIPO  ; work         ;
;       |d_flipflop:d_flipflop_0|             ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|register5bitSIPO:registerMatrixDisplay|d_flipflop:d_flipflop_0 ; d_flipflop        ; work         ;
;       |d_flipflop:d_flipflop_1|             ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|register5bitSIPO:registerMatrixDisplay|d_flipflop:d_flipflop_1 ; d_flipflop        ; work         ;
;       |d_flipflop:d_flipflop_2|             ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|register5bitSIPO:registerMatrixDisplay|d_flipflop:d_flipflop_2 ; d_flipflop        ; work         ;
;       |d_flipflop:d_flipflop_3|             ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|register5bitSIPO:registerMatrixDisplay|d_flipflop:d_flipflop_3 ; d_flipflop        ; work         ;
;       |d_flipflop:d_flipflop_4|             ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|register5bitSIPO:registerMatrixDisplay|d_flipflop:d_flipflop_4 ; d_flipflop        ; work         ;
;    |sync_3b_counter:counterMatrixDisplay|   ; 3 (0)       ; 3            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_3b_counter:counterMatrixDisplay                           ; sync_3b_counter   ; work         ;
;       |t_flipflop:tff0|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_3b_counter:counterMatrixDisplay|t_flipflop:tff0           ; t_flipflop        ; work         ;
;       |t_flipflop:tff1|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_3b_counter:counterMatrixDisplay|t_flipflop:tff1           ; t_flipflop        ; work         ;
;       |t_flipflop:tff2|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_3b_counter:counterMatrixDisplay|t_flipflop:tff2           ; t_flipflop        ; work         ;
;    |sync_freq_divider:freq_div_1|           ; 16 (3)      ; 13           ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (0)           ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1                                   ; sync_freq_divider ; work         ;
;       |t_flipflop:tff0|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff0                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff10|                    ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff10                  ; t_flipflop        ; work         ;
;       |t_flipflop:tff11|                    ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff11                  ; t_flipflop        ; work         ;
;       |t_flipflop:tff12|                    ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff12                  ; t_flipflop        ; work         ;
;       |t_flipflop:tff1|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff1                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff2|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff2                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff3|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff3                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff4|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff4                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff5|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff5                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff6|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff6                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff7|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff7                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff8|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff8                   ; t_flipflop        ; work         ;
;       |t_flipflop:tff9|                     ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |batalha_naval|sync_freq_divider:freq_div_1|t_flipflop:tff9                   ; t_flipflop        ; work         ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------+
; Delay Chain Summary                                    ;
+-----------------------------+----------+---------------+
; Name                        ; Pin Type ; Pad to Core 0 ;
+-----------------------------+----------+---------------+
; game_state_code[2]          ; Input    ; --            ;
; matrix_colune_data[0]       ; Output   ; --            ;
; matrix_colune_data[1]       ; Output   ; --            ;
; matrix_colune_data[2]       ; Output   ; --            ;
; matrix_colune_data[3]       ; Output   ; --            ;
; matrix_colune_data[4]       ; Output   ; --            ;
; matrix_colune_data[5]       ; Output   ; --            ;
; matrix_colune_data[6]       ; Output   ; --            ;
; display_colune_data[0]      ; Output   ; --            ;
; display_colune_data[1]      ; Output   ; --            ;
; display_colune_data[2]      ; Output   ; --            ;
; display_colune_data[3]      ; Output   ; --            ;
; display_colune_data[4]      ; Output   ; --            ;
; display_colune_data[5]      ; Output   ; --            ;
; display_colune_data[6]      ; Output   ; --            ;
; matrix_colune_activator[0]  ; Output   ; --            ;
; matrix_colune_activator[1]  ; Output   ; --            ;
; matrix_colune_activator[2]  ; Output   ; --            ;
; matrix_colune_activator[3]  ; Output   ; --            ;
; matrix_colune_activator[4]  ; Output   ; --            ;
; display_colune_activator[0] ; Output   ; --            ;
; display_colune_activator[1] ; Output   ; --            ;
; display_colune_activator[2] ; Output   ; --            ;
; display_colune_activator[3] ; Output   ; --            ;
; display_colune_activator[4] ; Output   ; --            ;
; ledRgb[0]                   ; Output   ; --            ;
; ledRgb[1]                   ; Output   ; --            ;
; game_state_code[0]          ; Input    ; 0             ;
; game_state_code[1]          ; Input    ; 0             ;
; x_coord_and_map_code[1]     ; Input    ; 0             ;
; x_coord_and_map_code[2]     ; Input    ; 0             ;
; x_coord_and_map_code[0]     ; Input    ; 0             ;
; y_coord_code[0]             ; Input    ; 0             ;
; y_coord_code[2]             ; Input    ; 0             ;
; y_coord_code[1]             ; Input    ; 0             ;
; confirmAttack               ; Input    ; 0             ;
; cpld_clk                    ; Input    ; 0             ;
+-----------------------------+----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                       ;
+-------------------------------------------------------+------------+---------+---------------------+--------+----------------------+------------------+
; Name                                                  ; Location   ; Fan-Out ; Usage               ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------+------------+---------+---------------------+--------+----------------------+------------------+
; andEnableAttack                                       ; Unassigned ; 42      ; Async. clear, Clock ; no     ; --                   ; --               ;
; andHitsMapClk[0]                                      ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; andHitsMapClk[1]                                      ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; andHitsMapClk[2]                                      ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; andHitsMapClk[3]                                      ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; andHitsMapClk[4]                                      ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; confirmAttack                                         ; Unassigned ; 4       ; Async. clear        ; no     ; --                   ; --               ;
; cpld_clk                                              ; Unassigned ; 13      ; Clock               ; no     ; --                   ; --               ;
; debouncer:debouncerConfirmAttack|or0                  ; Unassigned ; 3       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[0]|demux1x2:demux0|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[0]|demux1x2:demux0|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[0]|demux1x2:demux1|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[0]|demux1x2:demux1|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[1]|demux1x2:demux0|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[1]|demux1x2:demux0|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[1]|demux1x2:demux1|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[1]|demux1x2:demux1|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[2]|demux1x2:demux0|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[2]|demux1x2:demux0|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[2]|demux1x2:demux1|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[2]|demux1x2:demux1|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[3]|demux1x2:demux0|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[3]|demux1x2:demux0|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[3]|demux1x2:demux1|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[3]|demux1x2:demux1|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[4]|demux1x2:demux0|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[4]|demux1x2:demux0|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[4]|demux1x2:demux1|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[4]|demux1x2:demux1|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[5]|demux1x2:demux0|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[5]|demux1x2:demux0|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[5]|demux1x2:demux1|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[5]|demux1x2:demux1|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[6]|demux1x2:demux0|and0 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; demux1x4:yCoordDemuxHitsMap_0[6]|demux1x2:demux0|and1 ; Unassigned ; 1       ; Clock               ; no     ; --                   ; --               ;
; orEnable                                              ; Unassigned ; 42      ; Async. clear        ; no     ; --                   ; --               ;
; sync_freq_divider:freq_div_1|t_flipflop:tff12|out     ; Unassigned ; 10      ; Clock               ; no     ; --                   ; --               ;
+-------------------------------------------------------+------------+---------+---------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Area optimization mode selected -- logic area will be prioritized at the potential cost of reduced timing performance
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EPM240T100C5 for design "batalha_naval"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM240T100I5 is compatible
    Info (176445): Device EPM240T100A5 is compatible
    Info (176445): Device EPM570T100C5 is compatible
    Info (176445): Device EPM570T100I5 is compatible
    Info (176445): Device EPM570T100A5 is compatible
Error (169139): Can't reserve pin "game_state_code[2]" because its name already exists with a different direction File: C:/CD/CD_PBL_2/batalha_naval.v Line: 4
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 38 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Error (171000): Can't fit design in device
Warning (169069): Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin ponto_display has VCC driving its datain port
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Error: Quartus Prime Fitter was unsuccessful. 2 errors, 5 warnings
    Error: Peak virtual memory: 4905 megabytes
    Error: Processing ended: Mon Dec 11 11:38:15 2023
    Error: Elapsed time: 00:00:02
    Error: Total CPU time (on all processors): 00:00:02


