# 探索真正进入 RISC-V 芯片的开源

> 原文:[https://hackaday . com/2021/02/27/exploring-the-open-source-that-go-a-a-RISC-v-chip/](https://hackaday.com/2021/02/27/exploring-the-open-source-that-really-goes-into-a-risc-v-chip/)

在微处理器领域，这是一个令人兴奋的时刻，因为长期以来对开源 RISC-V 内核设备的承诺即将实现。最后，我们可能会看到从硅片到用户界面的开源，或者乐观的承诺。事实上，真实的故事要比这复杂得多，安德烈亚斯·斯佩斯在一个视频中探讨了这个话题。

他从基础开始，着眼于计算机的各个层次，从用户级到指令集体系结构。即使对于那些熟悉这个主题的人来说，这也是一个值得一看的入门读物，它提供了 RISC-V 出现的完整背景。然后，他以 Espressif 的 ESP32-C3 为例，剖析了它的开源证书。处理器核心的 ISA 是带有一些扩展的 RISC-V，但他指出，核心硬件本身仍然可以是闭源的，即使它实现了开源指令集。他的结论是，虽然一个真正开源的 RISC-V 芯片是完全可能的(正如一个客串的[超级会议徽章](https://hackaday.com/2019/11/04/gigantic-fpga-in-a-game-boy-form-factor-2019-supercon-badge-is-a-hardware-siren-song/)的出现所证明的)，RISC-V ISA 的重要性在于它可能成为 ARM 在该领域主导地位的重量级抗衡力量。他是否正确只能用时间来证明，但我们不能否认有些竞争是健康的。

通过我们的亲身体验，近距离观察 ESP32-C3[。](https://hackaday.com/2021/02/08/hands-on-the-risc-v-esp32-c3-will-be-your-new-esp8266/)

 [https://www.youtube.com/embed/VdPsJW6AHqc?version=3&rel=1&showsearch=0&showinfo=1&iv_load_policy=1&fs=1&hl=en-US&autohide=2&wmode=transparent](https://www.youtube.com/embed/VdPsJW6AHqc?version=3&rel=1&showsearch=0&showinfo=1&iv_load_policy=1&fs=1&hl=en-US&autohide=2&wmode=transparent)

T2】