

## Introduccion

- Verilog y VHDL están especialmente diseñados para el modelado de hardware y carecen de características que facilitan la verificación de complejos diseños digitales.
- Herramientas automáticas de diseño electrónico Electronic Design Automation - EDA facilitan al diseñador la verificación del diseño empleando diferentes metodologías.
- Es importante señalar que *la verificación debe realizarse de manera que el código desarrollado para la verificación sea reutilizable*.
- Tres términos que generan confusión:
    - *Validación:* Las especificaciones (a menudo un modelo C) satisfacen los requisitos del mercado o del cliente.(Alto nivel)
    - *Verificación:* La implementación (RTL, netlist) coincide con las especificaciones.(Modelo C → Verilog/VHDL. Pruebas como TB)
    - *Prueba (testing):* El dispositivo fabricado coincide con la implementación.(Pruebas una vez fabricado)


## Enfoques para probar un diseño de hardware
### Prueba Black-Box
- Es una prueba contra especificaciones cuando la *estructura interna del sistema es desconocida*.
- Se aplica un conjunto de entradas y *se comprueban las salidas en función de la especificación o de la salida esperada, sin tener en cuenta los detalles internos del sistema*.
- El diseño a probar se denomina normalmente el *dispositivo bajo prueba* (Device Under Test - DUT).
### Prueba White-Box
- Contrasta con las especificaciones mientras *se hace uso de la estructura interna conocida del sistema*.
- Permite al desarrollador *localizar un error para una rápida corrección*.
- Por lo general, este tipo de pruebas es realizado *por el desarrollador del módulo*.

## Niveles de prueba en el ciclo de desarrollo
### Prueba a nivel de módulo y componente
- Un *componente es una combinación de módulos*.
-  Se emplea la *técnica White-Box y es realizada por el desarrollador del módulo*.
### Prueba de integración
-  Los *módulos implementados se instancian como componentes de un módulo y se utilizan pruebas Black-Box y White-Box*.
-  La *interacción entre ellos se verifica utilizando casos de prueba* (test cases).
### Prueba a nivel de sistema
-  Se realiza *después de integrar todos los componentes* del sistema, para *comprobar el cumplimiento de las especificaciones*.
-  *Incluye verificación funcional, evaluación del rendimiento y pruebas de stress*.
### Pruebas de regresión
-  Son un subconjunto de vectores de prueba que el diseñador debe ejecutar después de cualquier corrección de errores o modificación significativa en un diseño ya probado.


## Metodos para generar casos de prueba
#### Generación exhaustiva de vectores de prueba
- Muy utilizado para *diseños pequeños* o pruebas a nivel de módulos, ya que la generación de vectores en ocasiones *demando mucho tiempo* de procesamiento.
#### Pruebas aleatorias
- Suele utilizarse para *diseños grandes*, en donde *las entradas se generan aleatoriamente* a partir de un gran conjunto de valores posibles. En muchos casos, se consideran los casos extremos worst and best cases.
#### Pruebas basadas en restricciones (constraint)
- *Funciona con pruebas aleatorias*, por lo que la aleatoriedad se ve obligada a trabajar en un rango definido.
#### Pruebas para localizar una falla
- Se emplea *un conjunto de secuencias de entrada* como estrategia de prueba para identificar fallos, *teniendo en cuenta patrones que pueden generar errores en el diseño*.
#### Comprobador de modelos (model checkers)
- El diseñador puede hacer uso de modelos para comprobar diseños que implementan protocolos estándar (por ejemplo, interfaces).


## Cobertura de codigo(coverage)
- Las herramientas de cobertura de código proporcionan la capacidad de *evaluar la calidad de la verificación*.
- Pueden proporcionar *información sobre qué partes del código han sido probadas*, así como qué *estados y argumentos de una máquina de estado finito han sido probados*.
- Una cobertura de código del *100% es muy difícil lograr*, por lo cual se buscan casos funcionales que permitan arribar a ese valor.
- La cobertura considera expresiones y toggle de compuertas.


## [[Construccion TB Verilog]] [[Construccion TestBench VHDL]]

El test bench es una parte crucial del proceso de verificación en el diseño de hardware digital. Es un módulo en Verilog que se utiliza para simular y probar el diseño principal (DUT - Device Under Test). Esencialmente, el test bench proporciona las entradas necesarias para probar el comportamiento del diseño y verifica que las salidas sean correctas según las especificaciones.
