# Generated by Yosys 0.38+46 (git sha1 UNKNOWN, gcc 11.4.0-1ubuntu1~22.04 -fPIC -Os)

.model boxcar
.inputs i_clk i_reset i_navg[0] i_navg[1] i_navg[2] i_navg[3] i_navg[4] i_navg[5] i_ce i_sample[0] i_sample[1] i_sample[2] i_sample[3] i_sample[4] i_sample[5] i_sample[6] i_sample[7] i_sample[8] i_sample[9] i_sample[10] i_sample[11] i_sample[12] i_sample[13] i_sample[14] i_sample[15]
.outputs o_result[0] o_result[1] o_result[2] o_result[3] o_result[4] o_result[5] o_result[6] o_result[7] o_result[8] o_result[9] o_result[10] o_result[11] o_result[12] o_result[13] o_result[14] o_result[15] o_result[16] o_result[17] o_result[18] o_result[19] o_result[20] o_result[21]
.names $false
.names $true
1
.names $undef
.names wraddr[4] $abc$1868$new_n225 $abc$1868$auto$rtlil.cc:2693:MuxGate$1509
01 1
10 1
.names wraddr[0] wraddr[1] wraddr[2] wraddr[3] i_ce $abc$1868$new_n225
11111 1
.names wraddr[3] wraddr[0] wraddr[1] wraddr[2] i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1511
01111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names wraddr[2] wraddr[0] wraddr[1] i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1513
0111 1
1000 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names wraddr[1] wraddr[0] i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1515
011 1
100 1
101 1
110 1
.names wraddr[0] i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1517
01 1
10 1
.names i_ce i_sample[14] preval[14] $abc$1868$auto$rtlil.cc:2693:MuxGate$1519
001 1
011 1
110 1
111 1
.names i_ce i_sample[13] preval[13] $abc$1868$auto$rtlil.cc:2693:MuxGate$1521
001 1
011 1
110 1
111 1
.names i_ce i_sample[12] preval[12] $abc$1868$auto$rtlil.cc:2693:MuxGate$1523
001 1
011 1
110 1
111 1
.names i_ce i_sample[11] preval[11] $abc$1868$auto$rtlil.cc:2693:MuxGate$1525
001 1
011 1
110 1
111 1
.names i_ce i_sample[10] preval[10] $abc$1868$auto$rtlil.cc:2693:MuxGate$1527
001 1
011 1
110 1
111 1
.names i_ce i_sample[9] preval[9] $abc$1868$auto$rtlil.cc:2693:MuxGate$1529
001 1
011 1
110 1
111 1
.names i_ce i_sample[8] preval[8] $abc$1868$auto$rtlil.cc:2693:MuxGate$1531
001 1
011 1
110 1
111 1
.names i_ce i_sample[7] preval[7] $abc$1868$auto$rtlil.cc:2693:MuxGate$1533
001 1
011 1
110 1
111 1
.names i_ce i_sample[6] preval[6] $abc$1868$auto$rtlil.cc:2693:MuxGate$1535
001 1
011 1
110 1
111 1
.names i_ce i_sample[5] preval[5] $abc$1868$auto$rtlil.cc:2693:MuxGate$1537
001 1
011 1
110 1
111 1
.names i_ce i_sample[4] preval[4] $abc$1868$auto$rtlil.cc:2693:MuxGate$1539
001 1
011 1
110 1
111 1
.names i_ce i_sample[3] preval[3] $abc$1868$auto$rtlil.cc:2693:MuxGate$1541
001 1
011 1
110 1
111 1
.names i_ce i_sample[2] preval[2] $abc$1868$auto$rtlil.cc:2693:MuxGate$1543
001 1
011 1
110 1
111 1
.names i_ce i_sample[1] preval[1] $abc$1868$auto$rtlil.cc:2693:MuxGate$1545
001 1
011 1
110 1
111 1
.names i_ce i_sample[0] preval[0] $abc$1868$auto$rtlil.cc:2693:MuxGate$1547
001 1
011 1
110 1
111 1
.names i_ce acc[20] o_result[20] $abc$1868$auto$rtlil.cc:2693:MuxGate$1549
001 1
011 1
110 1
111 1
.names i_ce acc[19] o_result[19] $abc$1868$auto$rtlil.cc:2693:MuxGate$1551
001 1
011 1
110 1
111 1
.names i_ce acc[18] o_result[18] $abc$1868$auto$rtlil.cc:2693:MuxGate$1553
001 1
011 1
110 1
111 1
.names i_ce acc[17] o_result[17] $abc$1868$auto$rtlil.cc:2693:MuxGate$1555
001 1
011 1
110 1
111 1
.names i_ce acc[16] o_result[16] $abc$1868$auto$rtlil.cc:2693:MuxGate$1557
001 1
011 1
110 1
111 1
.names i_ce acc[15] o_result[15] $abc$1868$auto$rtlil.cc:2693:MuxGate$1559
001 1
011 1
110 1
111 1
.names i_ce acc[14] o_result[14] $abc$1868$auto$rtlil.cc:2693:MuxGate$1561
001 1
011 1
110 1
111 1
.names i_ce acc[13] o_result[13] $abc$1868$auto$rtlil.cc:2693:MuxGate$1563
001 1
011 1
110 1
111 1
.names i_ce acc[12] o_result[12] $abc$1868$auto$rtlil.cc:2693:MuxGate$1565
001 1
011 1
110 1
111 1
.names i_ce acc[11] o_result[11] $abc$1868$auto$rtlil.cc:2693:MuxGate$1567
001 1
011 1
110 1
111 1
.names i_ce acc[10] o_result[10] $abc$1868$auto$rtlil.cc:2693:MuxGate$1569
001 1
011 1
110 1
111 1
.names i_ce acc[9] o_result[9] $abc$1868$auto$rtlil.cc:2693:MuxGate$1571
001 1
011 1
110 1
111 1
.names i_ce acc[8] o_result[8] $abc$1868$auto$rtlil.cc:2693:MuxGate$1573
001 1
011 1
110 1
111 1
.names i_ce acc[7] o_result[7] $abc$1868$auto$rtlil.cc:2693:MuxGate$1575
001 1
011 1
110 1
111 1
.names i_ce acc[6] o_result[6] $abc$1868$auto$rtlil.cc:2693:MuxGate$1577
001 1
011 1
110 1
111 1
.names i_ce acc[5] o_result[5] $abc$1868$auto$rtlil.cc:2693:MuxGate$1579
001 1
011 1
110 1
111 1
.names i_ce acc[4] o_result[4] $abc$1868$auto$rtlil.cc:2693:MuxGate$1581
001 1
011 1
110 1
111 1
.names i_ce acc[3] o_result[3] $abc$1868$auto$rtlil.cc:2693:MuxGate$1583
001 1
011 1
110 1
111 1
.names i_ce acc[2] o_result[2] $abc$1868$auto$rtlil.cc:2693:MuxGate$1585
001 1
011 1
110 1
111 1
.names i_ce acc[1] o_result[1] $abc$1868$auto$rtlil.cc:2693:MuxGate$1587
001 1
011 1
110 1
111 1
.names i_ce acc[0] o_result[0] $abc$1868$auto$rtlil.cc:2693:MuxGate$1589
001 1
011 1
110 1
111 1
.names i_ce $abc$1868$new_n267 sub[15] full preval[15] $abc$1868$auto$rtlil.cc:2693:MuxGate$1591
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10010 1
10011 1
10101 1
10110 1
10111 1
.names full $abc$1868$new_n288 preval[14] $abc$1868$new_n287 $abc$1868$new_n268 $abc$1868$new_n267
10000 1
10010 1
10011 1
10110 1
11001 1
11100 1
11101 1
11111 1
.names preval[13] $abc$1868$new_n284 $abc$1868$new_n286 $abc$1868$new_n269 $abc$1868$new_n285 $abc$1868$new_n268
00001 1
00011 1
00101 1
00110 1
00111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
10111 1
11001 1
11011 1
11101 1
11110 1
11111 1
.names preval[10] preval[11] $abc$1868$new_n283 $abc$1868$new_n282 $abc$1868$new_n270 $abc$1868$new_n269
00000 1
01000 1
01001 1
01010 1
01100 1
01101 1
10000 1
10001 1
10100 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names $abc$1868$new_n281 preval[8] preval[9] $abc$1868$new_n280 $abc$1868$new_n271 $abc$1868$new_n270
00000 1
00010 1
00011 1
00110 1
01010 1
01011 1
10000 1
10001 1
10010 1
10011 1
10110 1
10111 1
11000 1
11010 1
11011 1
11110 1
.names preval[6] preval[7] $abc$1868$new_n279 $abc$1868$new_n278 $abc$1868$new_n272 $abc$1868$new_n271
00000 1
01000 1
01001 1
01010 1
01100 1
01101 1
10000 1
10001 1
10100 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names $abc$1868$new_n277 preval[4] preval[5] $abc$1868$new_n276 $abc$1868$new_n273 $abc$1868$new_n272
00001 1
00010 1
00011 1
00111 1
01010 1
01011 1
10000 1
10001 1
10010 1
10011 1
10110 1
10111 1
11001 1
11010 1
11011 1
11111 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[3] $auto$mem.cc:1432:emulate_reset$543 preval[3] $abc$1868$new_n274 $abc$1868$new_n273
0001 1
0101 1
1001 1
1100 1
1101 1
1111 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[2] $auto$mem.cc:1432:emulate_reset$543 preval[2] $abc$1868$new_n275 $abc$1868$new_n274
0001 1
0101 1
1001 1
1100 1
1101 1
1111 1
.names $auto$mem.cc:1432:emulate_reset$543 $abc$1868$auto$mem.cc:1434:emulate_reset$545[0] $abc$1868$auto$mem.cc:1434:emulate_reset$545[1] preval[0] preval[1] $abc$1868$new_n275
10100 1
10110 1
11000 1
11100 1
11101 1
11110 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[5] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n276
11 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[4] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n277
11 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[7] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n278
11 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[6] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n279
11 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[9] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n280
11 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[8] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n281
11 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[11] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n282
11 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[10] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n283
11 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[13] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n284
11 1
.names preval[12] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$auto$mem.cc:1434:emulate_reset$545[12] $abc$1868$new_n285
100 1
101 1
110 1
.names preval[12] $abc$1868$auto$mem.cc:1434:emulate_reset$545[12] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n286
000 1
001 1
010 1
111 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[14] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n287
11 1
.names preval[15] $abc$1868$auto$mem.cc:1434:emulate_reset$545[15] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n288
000 1
001 1
010 1
111 1
.names i_ce full sub[14] $abc$1868$new_n290 preval[14] $abc$1868$auto$rtlil.cc:2693:MuxGate$1593
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[14] $abc$1868$new_n287 $abc$1868$new_n268 $abc$1868$new_n290
000 1
011 1
101 1
110 1
.names i_ce full sub[12] $abc$1868$new_n295 preval[12] $abc$1868$auto$rtlil.cc:2693:MuxGate$1597
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names $abc$1868$new_n286 $abc$1868$new_n269 $abc$1868$new_n295
01 1
10 1
.names i_ce full sub[10] $abc$1868$new_n300 preval[10] $abc$1868$auto$rtlil.cc:2693:MuxGate$1601
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[10] $abc$1868$new_n283 $abc$1868$new_n270 $abc$1868$new_n300
001 1
010 1
100 1
111 1
.names i_ce full sub[8] $abc$1868$new_n305 preval[8] $abc$1868$auto$rtlil.cc:2693:MuxGate$1605
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[8] $abc$1868$new_n281 $abc$1868$new_n271 $abc$1868$new_n305
000 1
011 1
101 1
110 1
.names i_ce full sub[7] $abc$1868$new_n307 preval[7] $abc$1868$auto$rtlil.cc:2693:MuxGate$1607
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[7] $abc$1868$new_n278 preval[6] $abc$1868$new_n279 $abc$1868$new_n272 $abc$1868$new_n307
00001 1
00010 1
00011 1
00111 1
01000 1
01100 1
01101 1
01110 1
10000 1
10100 1
10101 1
10110 1
11001 1
11010 1
11011 1
11111 1
.names i_ce full sub[6] $abc$1868$new_n309 preval[6] $abc$1868$auto$rtlil.cc:2693:MuxGate$1609
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[6] $abc$1868$new_n279 $abc$1868$new_n272 $abc$1868$new_n309
001 1
010 1
100 1
111 1
.names i_ce full sub[5] $abc$1868$new_n311 preval[5] $abc$1868$auto$rtlil.cc:2693:MuxGate$1611
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[5] $abc$1868$new_n276 preval[4] $abc$1868$new_n277 $abc$1868$new_n273 $abc$1868$new_n311
00001 1
00010 1
00011 1
00111 1
01000 1
01100 1
01101 1
01110 1
10000 1
10100 1
10101 1
10110 1
11001 1
11010 1
11011 1
11111 1
.names i_ce full sub[4] $abc$1868$new_n313 preval[4] $abc$1868$auto$rtlil.cc:2693:MuxGate$1613
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[4] $abc$1868$new_n277 $abc$1868$new_n273 $abc$1868$new_n313
001 1
010 1
100 1
111 1
.names i_ce full sub[3] $abc$1868$new_n315 preval[3] $abc$1868$auto$rtlil.cc:2693:MuxGate$1615
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[3] $abc$1868$new_n274 $abc$1868$auto$mem.cc:1434:emulate_reset$545[3] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n315
0011 1
0100 1
0101 1
0110 1
1000 1
1001 1
1010 1
1111 1
.names i_ce full sub[2] $abc$1868$new_n317 preval[2] $abc$1868$auto$rtlil.cc:2693:MuxGate$1617
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[2] $abc$1868$new_n275 $abc$1868$auto$mem.cc:1434:emulate_reset$545[2] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n317
0011 1
0100 1
0101 1
0110 1
1000 1
1001 1
1010 1
1111 1
.names i_ce full sub[1] $abc$1868$new_n319 preval[1] $abc$1868$auto$rtlil.cc:2693:MuxGate$1619
00100 1
00101 1
00110 1
00111 1
01100 1
01101 1
01110 1
01111 1
10001 1
10011 1
10101 1
10111 1
11010 1
11011 1
11110 1
11111 1
.names preval[1] $abc$1868$auto$mem.cc:1434:emulate_reset$545[1] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$auto$mem.cc:1434:emulate_reset$545[0] preval[0] $abc$1868$new_n319
00110 1
01100 1
01101 1
01111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10111 1
11000 1
11001 1
11010 1
11011 1
11110 1
.names i_ce $abc$1868$new_n321 sub[0] $abc$1868$auto$rtlil.cc:2693:MuxGate$1621
001 1
011 1
100 1
101 1
.names preval[0] $abc$1868$auto$mem.cc:1434:emulate_reset$545[0] $auto$mem.cc:1432:emulate_reset$543 full $abc$1868$new_n321
0000 1
0001 1
0010 1
0011 1
0100 1
0101 1
0110 1
1111 1
.names acc[20] acc[18] acc[19] $abc$1868$new_n323 $abc$1868$auto$rtlil.cc:2693:MuxGate$1623
0111 1
1000 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[17] i_ce sub[16] acc[16] $abc$1868$new_n324 $abc$1868$new_n323
11010 1
11100 1
11110 1
11111 1
.names sub[14] acc[14] sub[15] acc[15] $abc$1868$new_n325 $abc$1868$new_n324
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names sub[12] acc[12] sub[13] acc[13] $abc$1868$new_n326 $abc$1868$new_n325
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names sub[10] acc[10] sub[11] acc[11] $abc$1868$new_n327 $abc$1868$new_n326
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names sub[8] acc[8] sub[9] acc[9] $abc$1868$new_n328 $abc$1868$new_n327
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names sub[6] acc[6] sub[7] acc[7] $abc$1868$new_n329 $abc$1868$new_n328
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names sub[4] acc[4] sub[5] acc[5] $abc$1868$new_n330 $abc$1868$new_n329
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names sub[2] acc[2] sub[3] acc[3] $abc$1868$new_n331 $abc$1868$new_n330
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
01000 1
01001 1
01011 1
01101 1
10000 1
10001 1
10011 1
10101 1
11000 1
11001 1
.names sub[0] acc[0] sub[1] acc[1] $abc$1868$new_n331
0000 1
0001 1
0010 1
0100 1
0101 1
0110 1
1000 1
1001 1
1010 1
1100 1
.names acc[19] acc[18] $abc$1868$new_n323 $abc$1868$auto$rtlil.cc:2693:MuxGate$1625
011 1
100 1
101 1
110 1
.names acc[18] $abc$1868$new_n323 $abc$1868$auto$rtlil.cc:2693:MuxGate$1627
01 1
10 1
.names acc[17] i_ce sub[16] acc[16] $abc$1868$new_n324 $abc$1868$auto$rtlil.cc:2693:MuxGate$1629
01010 1
01100 1
01110 1
01111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
10111 1
11000 1
11001 1
11011 1
11101 1
.names acc[16] sub[16] $abc$1868$new_n324 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1631
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[15] sub[15] $abc$1868$new_n337 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1633
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names sub[14] acc[14] $abc$1868$new_n325 $abc$1868$new_n337
000 1
001 1
011 1
101 1
.names acc[14] sub[14] $abc$1868$new_n325 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1635
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[13] sub[13] $abc$1868$new_n340 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1637
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names sub[12] acc[12] $abc$1868$new_n326 $abc$1868$new_n340
000 1
001 1
011 1
101 1
.names acc[12] sub[12] $abc$1868$new_n326 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1639
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[11] sub[11] $abc$1868$new_n343 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1641
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names sub[10] acc[10] $abc$1868$new_n327 $abc$1868$new_n343
000 1
001 1
011 1
101 1
.names acc[10] sub[10] $abc$1868$new_n327 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1643
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[9] sub[9] $abc$1868$new_n346 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1645
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names sub[8] acc[8] $abc$1868$new_n328 $abc$1868$new_n346
000 1
001 1
011 1
101 1
.names acc[8] sub[8] $abc$1868$new_n328 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1647
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[7] sub[7] $abc$1868$new_n349 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1649
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names sub[6] acc[6] $abc$1868$new_n329 $abc$1868$new_n349
000 1
001 1
011 1
101 1
.names acc[6] sub[6] $abc$1868$new_n329 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1651
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[5] sub[5] $abc$1868$new_n352 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1653
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names sub[4] acc[4] $abc$1868$new_n330 $abc$1868$new_n352
000 1
001 1
011 1
101 1
.names acc[4] sub[4] $abc$1868$new_n330 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1655
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[3] sub[3] $abc$1868$new_n355 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1657
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names sub[2] acc[2] $abc$1868$new_n331 $abc$1868$new_n355
000 1
001 1
011 1
101 1
.names acc[2] sub[2] $abc$1868$new_n331 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1659
0001 1
0111 1
1000 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names acc[1] sub[1] sub[0] acc[0] i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1661
00111 1
01001 1
01011 1
01101 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
11000 1
11010 1
11100 1
11110 1
11111 1
.names acc[0] sub[0] i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1663
011 1
100 1
101 1
110 1
.names i_reset rdaddr[4] $abc$1868$new_n360 $abc$1868$new_n363 $abc$1868$auto$rtlil.cc:2693:MuxGate$1665
0010 1
0011 1
0100 1
0101 1
1001 1
1011 1
1101 1
1111 1
.names rdaddr[3] i_ce $abc$1868$new_n361 $abc$1868$new_n360
111 1
.names rdaddr[2] $abc$1868$new_n362 $abc$1868$new_n361
11 1
.names rdaddr[0] rdaddr[1] $abc$1868$new_n362
11 1
.names i_navg[4] i_navg[3] i_navg[2] i_navg[1] i_navg[0] $abc$1868$new_n363
00001 1
00010 1
00011 1
00100 1
00101 1
00110 1
00111 1
01000 1
01001 1
01010 1
01011 1
01100 1
01101 1
01110 1
01111 1
10000 1
.names i_reset rdaddr[3] i_ce $abc$1868$new_n361 $abc$1868$new_n365 $abc$1868$auto$rtlil.cc:2693:MuxGate$1667
00110 1
00111 1
01000 1
01001 1
01010 1
01011 1
01100 1
01101 1
10001 1
10011 1
10101 1
10111 1
11001 1
11011 1
11101 1
11111 1
.names i_navg[3] i_navg[2] i_navg[1] i_navg[0] $abc$1868$new_n365
0001 1
0010 1
0011 1
0100 1
0101 1
0110 1
0111 1
1000 1
.names i_reset rdaddr[2] i_ce $abc$1868$new_n362 $abc$1868$new_n367 $abc$1868$auto$rtlil.cc:2693:MuxGate$1669
00110 1
00111 1
01000 1
01001 1
01010 1
01011 1
01100 1
01101 1
10001 1
10011 1
10101 1
10111 1
11001 1
11011 1
11101 1
11111 1
.names i_navg[2] i_navg[1] i_navg[0] $abc$1868$new_n367
001 1
010 1
011 1
100 1
.names rdaddr[1] $abc$1868$new_n369 rdaddr[0] i_ce i_reset $abc$1868$auto$rtlil.cc:2693:MuxGate$1671
00110 1
01001 1
01010 1
01011 1
01101 1
01110 1
01111 1
10000 1
10010 1
10100 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
11111 1
.names i_reset i_navg[1] i_navg[0] $abc$1868$new_n369
101 1
110 1
.names i_reset rdaddr[0] i_ce i_navg[0] $abc$1868$auto$rtlil.cc:2693:MuxGate$1673
0010 1
0011 1
0100 1
0101 1
1001 1
1011 1
1101 1
1111 1
.names i_reset rdaddr[5] i_ce $abc$1868$new_n372 $abc$1868$new_n373 $abc$1868$auto$rtlil.cc:2693:MuxGate$1675
00110 1
00111 1
01000 1
01001 1
01010 1
01011 1
01100 1
01101 1
10000 1
10010 1
10100 1
10110 1
11000 1
11010 1
11100 1
11110 1
.names rdaddr[3] rdaddr[4] $abc$1868$new_n361 $abc$1868$new_n372
111 1
.names i_navg[5] $abc$1868$new_n374 $abc$1868$new_n373
01 1
10 1
.names i_navg[4] i_navg[3] i_navg[2] i_navg[1] i_navg[0] $abc$1868$new_n374
00000 1
.names i_ce acc[21] o_result[21] $abc$1868$auto$rtlil.cc:2693:MuxGate$1677
001 1
011 1
110 1
111 1
.names acc[21] acc[18] acc[19] acc[20] $abc$1868$new_n323 $abc$1868$auto$rtlil.cc:2693:MuxGate$1679
01111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names i_ce sub[16] $abc$1868$new_n379 $abc$1868$new_n378 $abc$1868$auto$rtlil.cc:2693:MuxGate$1681
0100 1
0101 1
0110 1
0111 1
1010 1
1110 1
.names $abc$1868$new_n288 preval[14] $abc$1868$new_n287 $abc$1868$new_n268 $abc$1868$new_n378
1001 1
1100 1
1101 1
1111 1
.names full preval[15] $abc$1868$auto$mem.cc:1434:emulate_reset$545[15] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n379
1000 1
1001 1
1010 1
1011 1
1111 1
.names full $abc$1868$new_n381 i_ce rdaddr[4] $abc$1868$auto$rtlil.cc:2693:MuxGate$1683
0110 1
1000 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1
1111 1
.names rdaddr[5] rdaddr[0] rdaddr[1] rdaddr[2] rdaddr[3] $abc$1868$new_n381
00000 1
.names i_ce i_sample[15] preval[15] $abc$1868$auto$rtlil.cc:2693:MuxGate$1685
001 1
011 1
110 1
111 1
.names wraddr[5] wraddr[4] $abc$1868$new_n225 $abc$1868$auto$rtlil.cc:2693:MuxGate$1687
011 1
100 1
101 1
110 1
.names $auto$mem.cc:1432:emulate_reset$543 i_ce $abc$1868$auto$rtlil.cc:2693:MuxGate$1689
01 1
10 1
11 1
.names $abc$1868$new_n284 $abc$1868$new_n269 preval[12] $abc$1868$auto$mem.cc:1434:emulate_reset$545[12] $auto$mem.cc:1432:emulate_reset$543 $abc$1868$new_n385
00000 1
00001 1
00010 1
00011 1
00111 1
01011 1
10100 1
10101 1
10110 1
11000 1
11001 1
11010 1
11100 1
11101 1
11110 1
11111 1
.names i_ce preval[13] full $abc$1868$new_n385 sub[13] $abc$1868$auto$rtlil.cc:2693:MuxGate$1595
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
.names $auto$mem.cc:1432:emulate_reset$543 $abc$1868$auto$mem.cc:1434:emulate_reset$545[11] $abc$1868$new_n270 preval[10] $abc$1868$auto$mem.cc:1434:emulate_reset$545[10] $abc$1868$new_n387
00100 1
00101 1
01100 1
01101 1
10001 1
10100 1
10101 1
10111 1
11000 1
11010 1
11011 1
11110 1
.names i_ce preval[11] full $abc$1868$new_n387 sub[11] $abc$1868$auto$rtlil.cc:2693:MuxGate$1599
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
.names $auto$mem.cc:1432:emulate_reset$543 $abc$1868$auto$mem.cc:1434:emulate_reset$545[9] $abc$1868$new_n271 preval[8] $abc$1868$auto$mem.cc:1434:emulate_reset$545[8] $abc$1868$new_n389
00000 1
00001 1
01000 1
01001 1
10000 1
10001 1
10011 1
10101 1
11010 1
11100 1
11110 1
11111 1
.names i_ce preval[9] full $abc$1868$new_n389 sub[9] $abc$1868$auto$rtlil.cc:2693:MuxGate$1603
00001 1
00011 1
00101 1
00111 1
01001 1
01011 1
01101 1
01111 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
.subckt dff C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1673 Q=rdaddr[0]
.subckt dff C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1671 Q=rdaddr[1]
.subckt dff C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1669 Q=rdaddr[2]
.subckt dff C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1667 Q=rdaddr[3]
.subckt dff C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1665 Q=rdaddr[4]
.subckt dff C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1675 Q=rdaddr[5]
.subckt dff C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1689 Q=$auto$mem.cc:1432:emulate_reset$543
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1663 Q=acc[0] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1661 Q=acc[1] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1659 Q=acc[2] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1657 Q=acc[3] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1655 Q=acc[4] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1653 Q=acc[5] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1651 Q=acc[6] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1649 Q=acc[7] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1647 Q=acc[8] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1645 Q=acc[9] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1643 Q=acc[10] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1641 Q=acc[11] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1639 Q=acc[12] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1637 Q=acc[13] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1635 Q=acc[14] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1633 Q=acc[15] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1631 Q=acc[16] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1629 Q=acc[17] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1627 Q=acc[18] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1625 Q=acc[19] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1623 Q=acc[20] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1679 Q=acc[21] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1621 Q=sub[0] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1619 Q=sub[1] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1617 Q=sub[2] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1615 Q=sub[3] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1613 Q=sub[4] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1611 Q=sub[5] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1609 Q=sub[6] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1607 Q=sub[7] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1605 Q=sub[8] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1603 Q=sub[9] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1601 Q=sub[10] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1599 Q=sub[11] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1597 Q=sub[12] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1595 Q=sub[13] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1593 Q=sub[14] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1591 Q=sub[15] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1681 Q=sub[16] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1683 Q=full R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1589 Q=o_result[0] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1587 Q=o_result[1] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1585 Q=o_result[2] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1583 Q=o_result[3] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1581 Q=o_result[4] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1579 Q=o_result[5] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1577 Q=o_result[6] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1575 Q=o_result[7] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1573 Q=o_result[8] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1571 Q=o_result[9] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1569 Q=o_result[10] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1567 Q=o_result[11] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1565 Q=o_result[12] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1563 Q=o_result[13] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1561 Q=o_result[14] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1559 Q=o_result[15] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1557 Q=o_result[16] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1555 Q=o_result[17] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1553 Q=o_result[18] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1551 Q=o_result[19] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1549 Q=o_result[20] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1677 Q=o_result[21] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1547 Q=preval[0] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1545 Q=preval[1] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1543 Q=preval[2] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1541 Q=preval[3] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1539 Q=preval[4] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1537 Q=preval[5] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1535 Q=preval[6] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1533 Q=preval[7] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1531 Q=preval[8] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1529 Q=preval[9] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1527 Q=preval[10] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1525 Q=preval[11] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1523 Q=preval[12] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1521 Q=preval[13] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1519 Q=preval[14] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1685 Q=preval[15] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1517 Q=wraddr[0] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1515 Q=wraddr[1] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1513 Q=wraddr[2] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1511 Q=wraddr[3] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1509 Q=wraddr[4] R=i_reset
.subckt sdffr C=i_clk D=$abc$1868$auto$rtlil.cc:2693:MuxGate$1687 Q=wraddr[5] R=i_reset
.subckt dpram512x18 bwen_ni[17]=$true bwen_ni[16]=$false bwen_ni[15]=$false bwen_ni[14]=$false bwen_ni[13]=$false bwen_ni[12]=$false bwen_ni[11]=$false bwen_ni[10]=$false bwen_ni[9]=$false bwen_ni[8]=$false bwen_ni[7]=$false bwen_ni[6]=$false bwen_ni[5]=$false bwen_ni[4]=$false bwen_ni[3]=$false bwen_ni[2]=$false bwen_ni[1]=$false bwen_ni[0]=$false data_i[17]=i_sample[0] data_i[16]=i_sample[1] data_i[15]=i_sample[2] data_i[14]=i_sample[3] data_i[13]=i_sample[4] data_i[12]=i_sample[5] data_i[11]=i_sample[6] data_i[10]=i_sample[7] data_i[9]=i_sample[8] data_i[8]=i_sample[9] data_i[7]=i_sample[10] data_i[6]=i_sample[11] data_i[5]=i_sample[12] data_i[4]=i_sample[13] data_i[3]=i_sample[14] data_i[2]=i_sample[15] data_i[1]=$undef data_i[0]=$undef q_o[17]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[0] q_o[16]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[1] q_o[15]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[2] q_o[14]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[3] q_o[13]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[4] q_o[12]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[5] q_o[11]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[6] q_o[10]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[7] q_o[9]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[8] q_o[8]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[9] q_o[7]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[10] q_o[6]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[11] q_o[5]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[12] q_o[4]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[13] q_o[3]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[14] q_o[2]=$abc$1868$auto$mem.cc:1434:emulate_reset$545[15] q_o[1]=$auto$memory_bram.cc:844:replace_memory$547[16] q_o[0]=$auto$memory_bram.cc:844:replace_memory$547[17] raddr_i[8]=rdaddr[0] raddr_i[7]=rdaddr[1] raddr_i[6]=rdaddr[2] raddr_i[5]=rdaddr[3] raddr_i[4]=rdaddr[4] raddr_i[3]=rdaddr[5] raddr_i[2]=$false raddr_i[1]=$false raddr_i[0]=$false rclk_i=i_clk ren_ni=i_ce waddr_i[8]=wraddr[0] waddr_i[7]=wraddr[1] waddr_i[6]=wraddr[2] waddr_i[5]=wraddr[3] waddr_i[4]=wraddr[4] waddr_i[3]=wraddr[5] waddr_i[2]=$false waddr_i[1]=$false waddr_i[0]=$false wclk_i=i_clk wen_ni=i_ce
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[0] $auto$memory_bram.cc:844:replace_memory$547[0]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[1] $auto$memory_bram.cc:844:replace_memory$547[1]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[2] $auto$memory_bram.cc:844:replace_memory$547[2]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[3] $auto$memory_bram.cc:844:replace_memory$547[3]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[4] $auto$memory_bram.cc:844:replace_memory$547[4]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[5] $auto$memory_bram.cc:844:replace_memory$547[5]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[6] $auto$memory_bram.cc:844:replace_memory$547[6]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[7] $auto$memory_bram.cc:844:replace_memory$547[7]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[8] $auto$memory_bram.cc:844:replace_memory$547[8]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[9] $auto$memory_bram.cc:844:replace_memory$547[9]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[10] $auto$memory_bram.cc:844:replace_memory$547[10]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[11] $auto$memory_bram.cc:844:replace_memory$547[11]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[12] $auto$memory_bram.cc:844:replace_memory$547[12]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[13] $auto$memory_bram.cc:844:replace_memory$547[13]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[14] $auto$memory_bram.cc:844:replace_memory$547[14]
1 1
.names $abc$1868$auto$mem.cc:1434:emulate_reset$545[15] $auto$memory_bram.cc:844:replace_memory$547[15]
1 1
.end
