1. case可以在括号里使用常数，然后在每个选项里用变量。（此时要求后面的chose[]中只能有一个变量为1，不能存在两个及其以上的位为1）  
比如： 
```verilog
case(1'b1)
    chose[0]:
    //code
    chose[1]:
    //code
endcase
```
2. 综合后的电路主要有触发器和组合逻辑电路构成，其中触发器主要是D触发器
3. 在Verilog语言中可以使用两种方法描述组合逻辑：always块和assign语句。其中always块描述时变量被声明为reg类型，assign语句描述时，变量被声明为wire类型。
4. 在always块中，最开始可以写信号的默认值。这样做可以确保综合后不生成锁存器。
5. verilog语法包含求模（%）与指数运算（x**y）  
6. 局部参数一般用于状态机的状态命名，或者其他在本模块中不会发生变化的量。  
7. 参数在使用前需要被定义，参数可以在模块中定义，也可以使用`include在指定的头文件指出。（扩展名为.vh，此时参数名应该取的较长从而避免冲突）  
8. verilog中的function只能有一个输出，不过位宽可以随意指定。  
9. generate语句用于简化代码，或进行多次例化。参数用genvar表示。  
10. `ifdef语句只有某一个分支对应的代码会在网表中实际出现，而mux语句中所有分支都会出现在综合后的网表中。  
11. `$finish;`仿真器完成仿真并退出。`$stop;`仿真器停止仿真但不退出，在命令提示符后面输入.则继续进行
12. 建议将`$display`放在testbench中，通过xxx.xxx指明信号在DUT中的路径。（条件下`$dispaly`可以放在always@（posedge clk）语句中）
13. `$display`在执行该语句的当前数值显示在屏幕上，`$monitor`在监视的数值信号发生变化时才在屏幕上显示他的信号数值。
14. `$time`返回当前仿真器的仿真时间（整数），`$realtime`返回的仿真时间为实数
15. `$random`返回32位带符号的随机整数，将`$random`放在{}内可以得到非负整数，`$random（seed）`可以指出随机数的取值范围。
16. `$readmemh`和`$writememh`用于从文件中读取/写入数据。
17. 任务task可以定义自己的输入输出端口，并且可以在任务中定时控制（如@posedge clk、non-zero timings 和 #10等），任务是顺序执行的，有时任务也可以综合但是一般不可综合，用于testbench中。
18. 