TimeQuest Timing Analyzer report for leon3mp_quartus
Tue Jul 19 22:53:44 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clkgen0|\sden:altpll0|pll|clk[0]'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Setup: 'clkgen0|\sden:altpll0|pll|clk[1]'
 15. Slow Model Hold: 'clkgen0|\sden:altpll0|pll|clk[0]'
 16. Slow Model Hold: 'clkgen0|\sden:altpll0|pll|clk[1]'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Recovery: 'clkgen0|\sden:altpll0|pll|clk[0]'
 19. Slow Model Removal: 'clkgen0|\sden:altpll0|pll|clk[0]'
 20. Slow Model Minimum Pulse Width: 'clkgen0|\sden:altpll0|pll|clk[0]'
 21. Slow Model Minimum Pulse Width: 'CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'clkgen0|\sden:altpll0|pll|clk[1]'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'CLOCK_50'
 40. Fast Model Setup: 'clkgen0|\sden:altpll0|pll|clk[0]'
 41. Fast Model Setup: 'clkgen0|\sden:altpll0|pll|clk[1]'
 42. Fast Model Hold: 'clkgen0|\sden:altpll0|pll|clk[0]'
 43. Fast Model Hold: 'clkgen0|\sden:altpll0|pll|clk[1]'
 44. Fast Model Hold: 'CLOCK_50'
 45. Fast Model Recovery: 'clkgen0|\sden:altpll0|pll|clk[0]'
 46. Fast Model Removal: 'clkgen0|\sden:altpll0|pll|clk[0]'
 47. Fast Model Minimum Pulse Width: 'clkgen0|\sden:altpll0|pll|clk[0]'
 48. Fast Model Minimum Pulse Width: 'CLOCK_50'
 49. Fast Model Minimum Pulse Width: 'clkgen0|\sden:altpll0|pll|clk[1]'
 50. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Propagation Delay
 56. Minimum Propagation Delay
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Progagation Delay
 67. Minimum Progagation Delay
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; leon3mp_quartus                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; quartus.sdc   ; OK     ; Tue Jul 19 22:53:40 2016 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                 ;
+----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                             ; Targets                              ;
+----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------------+--------------------------------------+
; altera_reserved_tck              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                    ; { altera_reserved_tck }              ;
; clkgen0|\sden:altpll0|pll|clk[0] ; Generated ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; clkgen0|\sden:altpll0|pll|inclk[0] ; { clkgen0|\sden:altpll0|pll|clk[0] } ;
; clkgen0|\sden:altpll0|pll|clk[1] ; Generated ; 40.000  ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; clkgen0|\sden:altpll0|pll|inclk[0] ; { clkgen0|\sden:altpll0|pll|clk[1] } ;
; clkgen0|\sden:altpll0|pll|clk[2] ; Generated ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; clkgen0|\sden:altpll0|pll|inclk[0] ; { clkgen0|\sden:altpll0|pll|clk[2] } ;
; CLOCK_50                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                    ; { clock_50 }                         ;
+----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+------------------------------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+-----------+-----------------+----------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                       ; Note ;
+-----------+-----------------+----------------------------------+------+
; 60.27 MHz ; 60.27 MHz       ; clkgen0|\sden:altpll0|pll|clk[0] ;      ;
; 87.09 MHz ; 87.09 MHz       ; clkgen0|\sden:altpll0|pll|clk[1] ;      ;
+-----------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 3.409  ; 0.000         ;
; CLOCK_50                         ; 4.014  ; 0.000         ;
; clkgen0|\sden:altpll0|pll|clk[1] ; 11.811 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 0.391 ; 0.000         ;
; clkgen0|\sden:altpll0|pll|clk[1] ; 0.391 ; 0.000         ;
; CLOCK_50                         ; 5.986 ; 0.000         ;
+----------------------------------+-------+---------------+


+-----------------------------------------------------------+
; Slow Model Recovery Summary                               ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 14.681 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Removal Summary                               ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 5.067 ; 0.000         ;
+----------------------------------+-------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 7.873  ; 0.000         ;
; CLOCK_50                         ; 10.000 ; 0.000         ;
; clkgen0|\sden:altpll0|pll|clk[1] ; 17.873 ; 0.000         ;
; altera_reserved_tck              ; 97.778 ; 0.000         ;
+----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                                                                                                      ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 3.409 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.054      ; 16.610     ;
; 3.410 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.060      ; 16.615     ;
; 3.414 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 16.599     ;
; 3.424 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.040      ; 16.581     ;
; 3.450 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.031      ; 16.546     ;
; 3.555 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.aluop[0]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[14]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.028     ; 16.453     ;
; 3.695 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.031      ; 16.301     ;
; 3.726 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.040      ; 16.279     ;
; 3.804 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a7~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.066      ; 16.227     ;
; 3.831 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.063      ; 16.197     ;
; 3.861 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.059      ; 16.163     ;
; 3.889 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.059      ; 16.135     ;
; 3.941 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.aluop[2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[14]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.023     ; 16.072     ;
; 3.953 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.063      ; 16.075     ;
; 3.956 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.060      ; 16.069     ;
; 3.957 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.075      ; 16.083     ;
; 3.972 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.054      ; 16.047     ;
; 3.989 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][14] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[14]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.000      ; 16.047     ;
; 3.997 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.059      ; 16.027     ;
; 4.009 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg8 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.040      ; 15.996     ;
; 4.015 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg7  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.060      ; 16.010     ;
; 4.017 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 15.996     ;
; 4.046 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.056      ; 15.975     ;
; 4.047 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.062      ; 15.980     ;
; 4.051 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 15.964     ;
; 4.061 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.042      ; 15.946     ;
; 4.064 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a5~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.080      ; 15.981     ;
; 4.066 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.082      ; 15.981     ;
; 4.068 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.075      ; 15.972     ;
; 4.069 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a5~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.078      ; 15.974     ;
; 4.087 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.033      ; 15.911     ;
; 4.090 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a7~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.071      ; 15.946     ;
; 4.090 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.052      ; 15.927     ;
; 4.094 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.082      ; 15.953     ;
; 4.106 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.059      ; 15.918     ;
; 4.130 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1       ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.077      ; 15.912     ;
; 4.136 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a5~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.080      ; 15.909     ;
; 4.142 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a10~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.076      ; 15.899     ;
; 4.142 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.044      ; 15.867     ;
; 4.151 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg1   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.044      ; 15.858     ;
; 4.158 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1       ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.077      ; 15.884     ;
; 4.178 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_address_reg0  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.077      ; 15.864     ;
; 4.194 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.052      ; 15.823     ;
; 4.198 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.042      ; 15.809     ;
; 4.199 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.044      ; 15.810     ;
; 4.199 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 15.814     ;
; 4.201 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg7  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 15.812     ;
; 4.202 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.082      ; 15.845     ;
; 4.203 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.036      ; 15.798     ;
; 4.213 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.028      ; 15.780     ;
; 4.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg7  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.031      ; 15.781     ;
; 4.219 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a5~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.080      ; 15.826     ;
; 4.221 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg7 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.059      ; 15.803     ;
; 4.224 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.059      ; 15.800     ;
; 4.225 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a5~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.078      ; 15.818     ;
; 4.233 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg8  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.031      ; 15.763     ;
; 4.233 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg7 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.040      ; 15.772     ;
; 4.239 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.019      ; 15.745     ;
; 4.242 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a7~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.071      ; 15.794     ;
; 4.244 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.075      ; 15.796     ;
; 4.247 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[1]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.040      ; 15.758     ;
; 4.248 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[1]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.046      ; 15.763     ;
; 4.251 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a5~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.078      ; 15.792     ;
; 4.251 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg8  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 15.762     ;
; 4.252 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.031      ; 15.744     ;
; 4.252 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[1]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.034      ; 15.747     ;
; 4.259 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.rd[2]  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.034      ; 15.740     ;
; 4.260 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.rd[2]  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.040      ; 15.745     ;
; 4.262 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[1]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.026      ; 15.729     ;
; 4.264 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.rd[2]  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.028      ; 15.729     ;
; 4.266 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1       ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.077      ; 15.776     ;
; 4.272 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.040      ; 15.733     ;
; 4.272 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.044      ; 15.737     ;
; 4.274 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.rd[2]  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.020      ; 15.711     ;
; 4.275 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[0]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.040      ; 15.730     ;
; 4.276 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg7  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.063      ; 15.752     ;
; 4.276 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[0]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.046      ; 15.735     ;
; 4.277 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg8  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.060      ; 15.748     ;
; 4.280 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[0]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.034      ; 15.719     ;
; 4.284 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][24] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.042      ; 15.723     ;
; 4.285 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][24] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 15.728     ;
; 4.288 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[1]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.017      ; 15.694     ;
; 4.289 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][24] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.036      ; 15.712     ;
; 4.290 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[0]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.026      ; 15.701     ;
; 4.293 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.059      ; 15.731     ;
; 4.297 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg7  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.054      ; 15.722     ;
; 4.297 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg9   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.044      ; 15.712     ;
; 4.299 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][24] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.028      ; 15.694     ;
; 4.300 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.rd[2]  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.011      ; 15.676     ;
; 4.305 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 15.708     ;
; 4.308 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.039      ; 15.696     ;
; 4.312 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.063      ; 15.716     ;
; 4.314 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.060      ; 15.711     ;
; 4.316 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.cnt[0]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.017      ; 15.666     ;
; 4.321 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.059      ; 15.703     ;
; 4.325 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][24] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.019      ; 15.659     ;
; 4.328 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg7 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.052      ; 15.689     ;
; 4.328 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a10~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 15.685     ;
; 4.332 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.033      ; 15.666     ;
; 4.341 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a10~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.076      ; 15.700     ;
+-------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node       ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+
; 4.014  ; clkgen0|\sden:altpll0|pll|clk[2]    ; dram_clk      ; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50    ; 10.000       ; 3.240      ; 3.226      ;
; 5.985  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 8.610      ;
; 6.489  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 8.106      ;
; 6.557  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 8.038      ;
; 7.030  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 7.565      ;
; 7.232  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 7.363      ;
; 8.125  ; sdctrl16:\sdctrl0:sdc|r.hwdata[14]  ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.609      ; 6.484      ;
; 8.525  ; sdctrl16:\sdctrl0:sdc|r.hwdata[30]  ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.609      ; 6.084      ;
; 8.584  ; sdctrl16:\sdctrl0:sdc|r.hwdata[0]   ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.568      ; 5.984      ;
; 8.831  ; sdctrl16:\sdctrl0:sdc|r.hwdata[1]   ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.575      ; 5.744      ;
; 8.877  ; sdctrl16:\sdctrl0:sdc|r.hwdata[13]  ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.609      ; 5.732      ;
; 8.925  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.670      ;
; 8.948  ; sdctrl16:\sdctrl0:sdc|r.hwdata[11]  ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.614      ; 5.666      ;
; 8.964  ; sdctrl16:\sdctrl0:sdc|r.hwdata[17]  ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.575      ; 5.611      ;
; 9.006  ; sdctrl16:\sdctrl0:sdc|r.hwdata[29]  ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.609      ; 5.603      ;
; 9.061  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.534      ;
; 9.065  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.530      ;
; 9.081  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.514      ;
; 9.084  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.511      ;
; 9.089  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.506      ;
; 9.090  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.505      ;
; 9.107  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.488      ;
; 9.257  ; sdctrl16:\sdctrl0:sdc|r.hwdata[27]  ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.614      ; 5.357      ;
; 9.328  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.267      ;
; 9.372  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.223      ;
; 9.391  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 5.204      ;
; 9.480  ; sdctrl16:\sdctrl0:sdc|r.hwdata[16]  ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.574      ; 5.094      ;
; 9.515  ; sdctrl16:\sdctrl0:sdc|r.hwdata[10]  ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 5.072      ;
; 9.531  ; sdctrl16:\sdctrl0:sdc|r.hwdata[9]   ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 5.055      ;
; 9.540  ; sdctrl16:\sdctrl0:sdc|r.hwdata[12]  ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 5.046      ;
; 9.540  ; sdctrl16:\sdctrl0:sdc|r.hwdata[7]   ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 5.047      ;
; 9.555  ; sdctrl16:\sdctrl0:sdc|r.hwdata[8]   ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 5.031      ;
; 9.564  ; sdctrl16:\sdctrl0:sdc|r.hwdata[15]  ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 5.023      ;
; 9.570  ; sdctrl16:\sdctrl0:sdc|r.hwdata[2]   ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 5.017      ;
; 9.692  ; sdctrl16:\sdctrl0:sdc|r.address[16] ; dram_ba_1     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 4.903      ;
; 9.722  ; sdctrl16:\sdctrl0:sdc|r.address[15] ; dram_ba_0     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 4.873      ;
; 9.739  ; sdctrl16:\sdctrl0:sdc|r.casn        ; dram_cas_n    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 4.848      ;
; 9.745  ; sdctrl16:\sdctrl0:sdc|r.dqm[1]      ; dram_udqm     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.608      ; 4.863      ;
; 9.748  ; sdctrl16:\sdctrl0:sdc|r.address[12] ; dram_addr[10] ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 4.847      ;
; 9.752  ; sdctrl16:\sdctrl0:sdc|r.address[3]  ; dram_addr[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.612      ; 4.860      ;
; 9.755  ; sdctrl16:\sdctrl0:sdc|r.address[7]  ; dram_addr[5]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.612      ; 4.857      ;
; 9.769  ; sdctrl16:\sdctrl0:sdc|r.rasn        ; dram_ras_n    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.583      ; 4.814      ;
; 9.773  ; sdctrl16:\sdctrl0:sdc|r.address[2]  ; dram_addr[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.610      ; 4.837      ;
; 9.785  ; sdctrl16:\sdctrl0:sdc|r.address[4]  ; dram_addr[2]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.614      ; 4.829      ;
; 9.811  ; sdctrl16:\sdctrl0:sdc|r.hwdata[5]   ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 4.775      ;
; 9.860  ; sdctrl16:\sdctrl0:sdc|r.hwdata[3]   ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 4.727      ;
; 9.880  ; sdctrl16:\sdctrl0:sdc|r.hwdata[4]   ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 4.706      ;
; 9.893  ; sdctrl16:\sdctrl0:sdc|r.hwdata[6]   ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.583      ; 4.690      ;
; 9.939  ; sdctrl16:\sdctrl0:sdc|r.hwdata[28]  ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 4.647      ;
; 9.949  ; sdctrl16:\sdctrl0:sdc|r.hwdata[26]  ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 4.638      ;
; 9.964  ; sdctrl16:\sdctrl0:sdc|r.hwdata[31]  ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 4.623      ;
; 9.965  ; sdctrl16:\sdctrl0:sdc|r.hwdata[25]  ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 4.621      ;
; 9.972  ; sdctrl16:\sdctrl0:sdc|r.hwdata[18]  ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 4.615      ;
; 9.974  ; sdctrl16:\sdctrl0:sdc|r.hwdata[23]  ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 4.613      ;
; 9.980  ; sdctrl16:\sdctrl0:sdc|r.address[5]  ; dram_addr[3]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.612      ; 4.632      ;
; 9.989  ; sdctrl16:\sdctrl0:sdc|r.hwdata[24]  ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 4.597      ;
; 10.020 ; sdctrl16:\sdctrl0:sdc|r.hwdata[22]  ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.583      ; 4.563      ;
; 10.033 ; sdctrl16:\sdctrl0:sdc|r.address[10] ; dram_addr[8]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.614      ; 4.581      ;
; 10.067 ; sdctrl16:\sdctrl0:sdc|r.dqm[0]      ; dram_ldqm     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.608      ; 4.541      ;
; 10.076 ; sdctrl16:\sdctrl0:sdc|r.address[9]  ; dram_addr[7]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.612      ; 4.536      ;
; 10.082 ; sdctrl16:\sdctrl0:sdc|r.cfg.cke     ; dram_cke      ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.590      ; 4.508      ;
; 10.088 ; sdctrl16:\sdctrl0:sdc|r.address[8]  ; dram_addr[6]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.612      ; 4.524      ;
; 10.110 ; sdctrl16:\sdctrl0:sdc|r.sdcsn[0]    ; dram_cs_n     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 4.477      ;
; 10.112 ; sdctrl16:\sdctrl0:sdc|r.address[11] ; dram_addr[9]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.608      ; 4.496      ;
; 10.149 ; sdctrl16:\sdctrl0:sdc|r.address[6]  ; dram_addr[4]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.612      ; 4.463      ;
; 10.211 ; sdctrl16:\sdctrl0:sdc|r.hwdata[21]  ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 4.375      ;
; 10.257 ; sdctrl16:\sdctrl0:sdc|r.sdwen       ; dram_we_n     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.583      ; 4.326      ;
; 10.260 ; sdctrl16:\sdctrl0:sdc|r.hwdata[19]  ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 4.327      ;
; 10.275 ; sdctrl16:\sdctrl0:sdc|r.address[13] ; dram_addr[11] ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.608      ; 4.333      ;
; 10.276 ; sdctrl16:\sdctrl0:sdc|r.hwdata[20]  ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.586      ; 4.310      ;
; 10.774 ; sdctrl16:\sdctrl0:sdc|rbdrive[3]    ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.821      ;
; 10.940 ; sdctrl16:\sdctrl0:sdc|rbdrive[1]    ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.655      ;
; 10.945 ; sdctrl16:\sdctrl0:sdc|rbdrive[12]   ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.650      ;
; 10.946 ; sdctrl16:\sdctrl0:sdc|rbdrive[2]    ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.649      ;
; 10.947 ; sdctrl16:\sdctrl0:sdc|rbdrive[14]   ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.648      ;
; 10.951 ; sdctrl16:\sdctrl0:sdc|rbdrive[11]   ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.602      ; 3.651      ;
; 10.955 ; sdctrl16:\sdctrl0:sdc|rbdrive[15]   ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.640      ;
; 10.967 ; sdctrl16:\sdctrl0:sdc|rbdrive[4]    ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.628      ;
; 10.970 ; sdctrl16:\sdctrl0:sdc|rbdrive[5]    ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.625      ;
; 10.972 ; sdctrl16:\sdctrl0:sdc|rbdrive[0]    ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.623      ;
; 10.978 ; sdctrl16:\sdctrl0:sdc|rbdrive[6]    ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.617      ;
; 11.047 ; sdctrl16:\sdctrl0:sdc|rbdrive[13]   ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.548      ;
; 11.221 ; sdctrl16:\sdctrl0:sdc|rbdrive[7]    ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.374      ;
; 11.227 ; sdctrl16:\sdctrl0:sdc|rbdrive[9]    ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.368      ;
; 11.229 ; sdctrl16:\sdctrl0:sdc|rbdrive[10]   ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.366      ;
; 11.257 ; sdctrl16:\sdctrl0:sdc|rbdrive[8]    ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.595      ; 3.338      ;
; 14.014 ; clkgen0|\sden:altpll0|pll|clk[2]    ; dram_clk      ; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50    ; 20.000       ; 3.240      ; 3.226      ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkgen0|\sden:altpll0|pll|clk[1]'                                                                                                                                          ;
+--------+---------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 11.811 ; svgactrl:\svga:svga0|r.int_reg[2][3]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.008     ; 8.217      ;
; 11.812 ; svgactrl:\svga:svga0|r.int_reg[2][3]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.008     ; 8.216      ;
; 11.813 ; svgactrl:\svga:svga0|r.int_reg[2][3]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.008     ; 8.215      ;
; 11.890 ; svgactrl:\svga:svga0|r.int_reg[2][19] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 8.129      ;
; 11.935 ; svgactrl:\svga:svga0|r.int_reg[1][2]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 8.083      ;
; 11.936 ; svgactrl:\svga:svga0|r.int_reg[1][2]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 8.082      ;
; 11.937 ; svgactrl:\svga:svga0|r.int_reg[1][2]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 8.081      ;
; 11.951 ; svgactrl:\svga:svga0|r.int_reg[2][0]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 8.086      ;
; 11.952 ; svgactrl:\svga:svga0|r.int_reg[2][0]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 8.085      ;
; 11.953 ; svgactrl:\svga:svga0|r.int_reg[2][0]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 8.084      ;
; 11.968 ; svgactrl:\svga:svga0|r.int_reg[2][16] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.003      ; 8.071      ;
; 11.972 ; svgactrl:\svga:svga0|r.int_reg[2][2]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 8.046      ;
; 11.973 ; svgactrl:\svga:svga0|r.int_reg[2][2]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 8.045      ;
; 11.974 ; svgactrl:\svga:svga0|r.int_reg[2][2]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 8.044      ;
; 11.975 ; svgactrl:\svga:svga0|r.int_reg[1][0]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 8.062      ;
; 11.976 ; svgactrl:\svga:svga0|r.int_reg[1][0]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 8.061      ;
; 11.977 ; svgactrl:\svga:svga0|r.int_reg[1][0]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 8.060      ;
; 11.979 ; svgactrl:\svga:svga0|r.int_reg[1][17] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 8.039      ;
; 11.989 ; svgactrl:\svga:svga0|r.int_reg[2][3]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.008     ; 8.039      ;
; 12.014 ; svgactrl:\svga:svga0|r.int_reg[1][7]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 8.009      ;
; 12.015 ; svgactrl:\svga:svga0|r.int_reg[1][7]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 8.008      ;
; 12.016 ; svgactrl:\svga:svga0|r.int_reg[1][7]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 8.007      ;
; 12.047 ; svgactrl:\svga:svga0|r.int_reg[2][17] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.971      ;
; 12.113 ; svgactrl:\svga:svga0|r.int_reg[1][2]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.905      ;
; 12.117 ; svgactrl:\svga:svga0|r.int_reg[1][3]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.008     ; 7.911      ;
; 12.118 ; svgactrl:\svga:svga0|r.int_reg[1][3]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.008     ; 7.910      ;
; 12.119 ; svgactrl:\svga:svga0|r.int_reg[1][3]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.008     ; 7.909      ;
; 12.129 ; svgactrl:\svga:svga0|r.int_reg[2][0]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.908      ;
; 12.150 ; svgactrl:\svga:svga0|r.int_reg[2][2]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.868      ;
; 12.151 ; svgactrl:\svga:svga0|r.int_reg[2][7]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 7.872      ;
; 12.152 ; svgactrl:\svga:svga0|r.int_reg[2][7]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 7.871      ;
; 12.153 ; svgactrl:\svga:svga0|r.int_reg[2][7]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 7.870      ;
; 12.153 ; svgactrl:\svga:svga0|r.int_reg[1][0]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.884      ;
; 12.164 ; svgactrl:\svga:svga0|r.int_reg[2][19] ; svgactrl:\svga:svga0|t.vsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 7.855      ;
; 12.166 ; svgactrl:\svga:svga0|r.int_reg[2][19] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 7.853      ;
; 12.168 ; svgactrl:\svga:svga0|r.int_reg[2][19] ; svgactrl:\svga:svga0|t.vsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 7.851      ;
; 12.188 ; svgactrl:\svga:svga0|r.int_reg[1][19] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 7.831      ;
; 12.189 ; svgactrl:\svga:svga0|r.int_reg[2][21] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.022     ; 7.825      ;
; 12.190 ; svgactrl:\svga:svga0|r.int_reg[1][24] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.840      ;
; 12.192 ; svgactrl:\svga:svga0|r.int_reg[1][7]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 7.831      ;
; 12.227 ; svgactrl:\svga:svga0|r.int_reg[2][4]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.810      ;
; 12.228 ; svgactrl:\svga:svga0|r.int_reg[2][4]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.809      ;
; 12.229 ; svgactrl:\svga:svga0|r.int_reg[2][4]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.808      ;
; 12.242 ; svgactrl:\svga:svga0|r.int_reg[2][16] ; svgactrl:\svga:svga0|t.vsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.003      ; 7.797      ;
; 12.244 ; svgactrl:\svga:svga0|r.int_reg[2][16] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.003      ; 7.795      ;
; 12.246 ; svgactrl:\svga:svga0|r.int_reg[2][16] ; svgactrl:\svga:svga0|t.vsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.003      ; 7.793      ;
; 12.253 ; svgactrl:\svga:svga0|r.int_reg[2][1]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.784      ;
; 12.253 ; svgactrl:\svga:svga0|r.int_reg[1][17] ; svgactrl:\svga:svga0|t.vsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.765      ;
; 12.254 ; svgactrl:\svga:svga0|r.int_reg[2][1]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.783      ;
; 12.255 ; svgactrl:\svga:svga0|r.int_reg[2][1]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.782      ;
; 12.255 ; svgactrl:\svga:svga0|r.int_reg[1][17] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.763      ;
; 12.257 ; svgactrl:\svga:svga0|r.int_reg[1][17] ; svgactrl:\svga:svga0|t.vsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.761      ;
; 12.264 ; svgactrl:\svga:svga0|r.int_reg[1][4]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.773      ;
; 12.265 ; svgactrl:\svga:svga0|r.int_reg[1][4]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.772      ;
; 12.266 ; svgactrl:\svga:svga0|r.int_reg[1][4]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.771      ;
; 12.267 ; svgactrl:\svga:svga0|r.int_reg[1][6]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.007     ; 7.762      ;
; 12.268 ; svgactrl:\svga:svga0|r.int_reg[1][6]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.007     ; 7.761      ;
; 12.269 ; svgactrl:\svga:svga0|r.int_reg[1][6]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.007     ; 7.760      ;
; 12.273 ; svgactrl:\svga:svga0|r.int_reg[1][1]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.764      ;
; 12.274 ; svgactrl:\svga:svga0|r.int_reg[1][1]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.763      ;
; 12.275 ; svgactrl:\svga:svga0|r.int_reg[1][1]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.762      ;
; 12.289 ; svgactrl:\svga:svga0|r.int_reg[1][12] ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.741      ;
; 12.290 ; svgactrl:\svga:svga0|r.int_reg[1][12] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.740      ;
; 12.291 ; svgactrl:\svga:svga0|r.int_reg[1][12] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.739      ;
; 12.295 ; svgactrl:\svga:svga0|r.int_reg[1][3]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.008     ; 7.733      ;
; 12.313 ; svgactrl:\svga:svga0|r.int_reg[1][18] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.705      ;
; 12.321 ; svgactrl:\svga:svga0|r.int_reg[2][17] ; svgactrl:\svga:svga0|t.vsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.697      ;
; 12.323 ; svgactrl:\svga:svga0|r.int_reg[2][17] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.695      ;
; 12.325 ; svgactrl:\svga:svga0|r.int_reg[2][17] ; svgactrl:\svga:svga0|t.vsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 7.693      ;
; 12.329 ; svgactrl:\svga:svga0|r.int_reg[2][7]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 7.694      ;
; 12.342 ; svgactrl:\svga:svga0|r.int_reg[1][5]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.695      ;
; 12.343 ; svgactrl:\svga:svga0|r.int_reg[1][5]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.694      ;
; 12.344 ; svgactrl:\svga:svga0|r.int_reg[1][5]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.693      ;
; 12.353 ; svgactrl:\svga:svga0|r.int_reg[2][18] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 7.670      ;
; 12.360 ; svgactrl:\svga:svga0|r.int_reg[2][6]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.007     ; 7.669      ;
; 12.361 ; svgactrl:\svga:svga0|r.int_reg[2][6]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.007     ; 7.668      ;
; 12.362 ; svgactrl:\svga:svga0|r.int_reg[2][6]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.007     ; 7.667      ;
; 12.365 ; svgactrl:\svga:svga0|r.int_reg[2][12] ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.665      ;
; 12.366 ; svgactrl:\svga:svga0|r.int_reg[2][12] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.664      ;
; 12.367 ; svgactrl:\svga:svga0|r.int_reg[2][12] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.663      ;
; 12.368 ; svgactrl:\svga:svga0|r.int_reg[2][5]  ; svgactrl:\svga:svga0|t.hsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.669      ;
; 12.369 ; svgactrl:\svga:svga0|r.int_reg[2][5]  ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.668      ;
; 12.370 ; svgactrl:\svga:svga0|r.int_reg[2][5]  ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.667      ;
; 12.405 ; svgactrl:\svga:svga0|r.int_reg[2][4]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.632      ;
; 12.415 ; svgactrl:\svga:svga0|r.int_reg[2][20] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.022     ; 7.599      ;
; 12.424 ; svgactrl:\svga:svga0|r.int_reg[1][20] ; svgactrl:\svga:svga0|t.csync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.022     ; 7.590      ;
; 12.431 ; svgactrl:\svga:svga0|r.int_reg[2][1]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.606      ;
; 12.442 ; svgactrl:\svga:svga0|r.int_reg[1][4]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.595      ;
; 12.445 ; svgactrl:\svga:svga0|r.int_reg[1][6]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.007     ; 7.584      ;
; 12.451 ; svgactrl:\svga:svga0|r.int_reg[1][1]  ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 7.586      ;
; 12.462 ; svgactrl:\svga:svga0|r.int_reg[1][19] ; svgactrl:\svga:svga0|t.vsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 7.557      ;
; 12.463 ; svgactrl:\svga:svga0|r.int_reg[2][21] ; svgactrl:\svga:svga0|t.vsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.022     ; 7.551      ;
; 12.464 ; svgactrl:\svga:svga0|r.int_reg[1][19] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 7.555      ;
; 12.464 ; svgactrl:\svga:svga0|r.int_reg[1][24] ; svgactrl:\svga:svga0|t.vsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.566      ;
; 12.465 ; svgactrl:\svga:svga0|r.int_reg[2][21] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.022     ; 7.549      ;
; 12.466 ; svgactrl:\svga:svga0|r.int_reg[1][19] ; svgactrl:\svga:svga0|t.vsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 7.553      ;
; 12.466 ; svgactrl:\svga:svga0|r.int_reg[1][24] ; svgactrl:\svga:svga0|t.csync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.564      ;
; 12.467 ; svgactrl:\svga:svga0|r.int_reg[1][12] ; svgactrl:\svga:svga0|t.hsync2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.563      ;
; 12.467 ; svgactrl:\svga:svga0|r.int_reg[2][21] ; svgactrl:\svga:svga0|t.vsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.022     ; 7.547      ;
; 12.468 ; svgactrl:\svga:svga0|r.int_reg[1][24] ; svgactrl:\svga:svga0|t.vsync  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 7.562      ;
+--------+---------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[34]                            ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[34]                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.wdone                               ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.wdone                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[31]                            ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[31]                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.sync_c[1]                                                               ; svgactrl:\svga:svga0|r.sync_c[1]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.sync_c[0]                                                               ; svgactrl:\svga:svga0|r.sync_c[0]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.state.not_running                                                       ; svgactrl:\svga:svga0|r.state.not_running                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.state.reset                                                             ; svgactrl:\svga:svga0|r.state.reset                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.state.running                                                           ; svgactrl:\svga:svga0|r.state.running                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbctrl:apb0|apbctrlx:apbx|r.p[0].state[0]                                                     ; apbctrl:apb0|apbctrlx:apbx|r.p[0].state[0]                                                     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbctrl:apb0|apbctrlx:apbx|r.p[0].state[1]                                                     ; apbctrl:apb0|apbctrlx:apbx|r.p[0].state[1]                                                     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.dsu2                     ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.dsu2                     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hsel                                                          ; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hsel                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[8]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[8]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[6]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[6]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[4]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[4]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[5]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[5]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[33]                            ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[33]                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.clen[0]                                                    ; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.clen[0]                                                    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[1]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[1]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dsu3:\dsugen:dsu0|dsu3x:x0|tr.ahbactive                                                        ; dsu3:\dsugen:dsu0|dsu3x:x0|tr.ahbactive                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dsu3:\dsugen:dsu0|dsu3x:x0|r.ss[0]                                                             ; dsu3:\dsugen:dsu0|dsu3x:x0|r.ss[0]                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.int_reg[5][15]                                                          ; svgactrl:\svga:svga0|r.int_reg[5][15]                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.int_reg[5][10]                                                          ; svgactrl:\svga:svga0|r.int_reg[5][10]                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.int_reg[5][16]                                                          ; svgactrl:\svga:svga0|r.int_reg[5][16]                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.crdy[1]                        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.crdy[1]                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.dsuen                       ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.dsuen                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cmstate.as                                                                        ; apblcd:lcd|r.cmstate.as                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cmstate.idle                                                                      ; apblcd:lcd|r.cmstate.idle                                                                      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.epw[0]                                                                        ; apblcd:lcd|r.cfg.epw[0]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.tas[0]                                                                        ; apblcd:lcd|r.cfg.tas[0]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.epw[3]                                                                        ; apblcd:lcd|r.cfg.epw[3]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.epw[1]                                                                        ; apblcd:lcd|r.cfg.epw[1]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.tas[1]                                                                        ; apblcd:lcd|r.cfg.tas[1]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.tas[2]                                                                        ; apblcd:lcd|r.cfg.tas[2]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.epw[2]                                                                        ; apblcd:lcd|r.cfg.epw[2]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.tas[3]                                                                        ; apblcd:lcd|r.cfg.tas[3]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.epw[6]                                                                        ; apblcd:lcd|r.cfg.epw[6]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.epw[4]                                                                        ; apblcd:lcd|r.cfg.epw[4]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.cfg.epw[5]                                                                        ; apblcd:lcd|r.cfg.epw[5]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apblcd:lcd|r.busy                                                                              ; apblcd:lcd|r.busy                                                                              ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.int_reg[2][8]                                                           ; svgactrl:\svga:svga0|r.int_reg[2][8]                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.int_reg[1][8]                                                           ; svgactrl:\svga:svga0|r.int_reg[1][8]                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.int_reg[3][8]                                                           ; svgactrl:\svga:svga0|r.int_reg[3][8]                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|r.int_reg[4][8]                                                           ; svgactrl:\svga:svga0|r.int_reg[4][8]                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbps2:\kbd:ps20|r.reload[8]                                                                   ; apbps2:\kbd:ps20|r.reload[8]                                                                   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.dishlt                                                                   ; gptimer:\gpt:timer0|r.dishlt                                                                   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.tsel[1]                                                                  ; gptimer:\gpt:timer0|r.tsel[1]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[0]                                                                ; gptimer:\gpt:timer0|r.reload[0]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[1]                                                                ; gptimer:\gpt:timer0|r.reload[1]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[2]                                                                ; gptimer:\gpt:timer0|r.reload[2]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[3]                                                                ; gptimer:\gpt:timer0|r.reload[3]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[4]                                                                ; gptimer:\gpt:timer0|r.reload[4]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[5]                                                                ; gptimer:\gpt:timer0|r.reload[5]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[6]                                                                ; gptimer:\gpt:timer0|r.reload[6]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[7]                                                                ; gptimer:\gpt:timer0|r.reload[7]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[9]                                                                ; gptimer:\gpt:timer0|r.reload[9]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[10]                                                               ; gptimer:\gpt:timer0|r.reload[10]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[11]                                                               ; gptimer:\gpt:timer0|r.reload[11]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[12]                                                               ; gptimer:\gpt:timer0|r.reload[12]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[13]                                                               ; gptimer:\gpt:timer0|r.reload[13]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[14]                                                               ; gptimer:\gpt:timer0|r.reload[14]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.reload[15]                                                               ; gptimer:\gpt:timer0|r.reload[15]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.tsel[0]                                                                  ; gptimer:\gpt:timer0|r.tsel[0]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[1]                ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[1]                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[0]                ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[0]                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.neg                     ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.neg                     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.cwp[1]                        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.cwp[1]                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.read  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.read  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|ir.pwd                              ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|ir.pwd                              ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.timers[1].irqen                                                          ; gptimer:\gpt:timer0|r.timers[1].irqen                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.eocl  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.eocl  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cache ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cache ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; irqmp:\irqctrl:irqctrl0|r.iforce[0][9]                                                         ; irqmp:\irqctrl:irqctrl0|r.iforce[0][9]                                                         ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gptimer:\gpt:timer0|r.timers[2].irqen                                                          ; gptimer:\gpt:timer0|r.timers[2].irqen                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio0:grgpio0|r.dout[7]                                                                ; grgpio:\gpio0:grgpio0|r.dout[7]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio0:grgpio0|r.dir[7]                                                                 ; grgpio:\gpio0:grgpio0|r.dir[7]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio1:grgpio1|r.dout[7]                                                                ; grgpio:\gpio1:grgpio1|r.dout[7]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio1:grgpio1|r.dir[7]                                                                 ; grgpio:\gpio1:grgpio1|r.dir[7]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio0:grgpio0|r.imask[7]                                                               ; grgpio:\gpio0:grgpio0|r.imask[7]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio1:grgpio1|r.imask[7]                                                               ; grgpio:\gpio1:grgpio1|r.imask[7]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; irqmp:\irqctrl:irqctrl0|r.iforce[0][7]                                                         ; irqmp:\irqctrl:irqctrl0|r.iforce[0][7]                                                         ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio0:grgpio0|r.dout[6]                                                                ; grgpio:\gpio0:grgpio0|r.dout[6]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio0:grgpio0|r.dir[6]                                                                 ; grgpio:\gpio0:grgpio0|r.dir[6]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio1:grgpio1|r.imask[6]                                                               ; grgpio:\gpio1:grgpio1|r.imask[6]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio0:grgpio0|r.imask[6]                                                               ; grgpio:\gpio0:grgpio0|r.imask[6]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio1:grgpio1|r.dout[6]                                                                ; grgpio:\gpio1:grgpio1|r.dout[6]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio1:grgpio1|r.dir[6]                                                                 ; grgpio:\gpio1:grgpio1|r.dir[6]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; irqmp:\irqctrl:irqctrl0|r.iforce[0][6]                                                         ; irqmp:\irqctrl:irqctrl0|r.iforce[0][6]                                                         ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio1:grgpio1|r.imask[2]                                                               ; grgpio:\gpio1:grgpio1|r.imask[2]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; grgpio:\gpio0:grgpio0|r.imask[2]                                                               ; grgpio:\gpio0:grgpio0|r.imask[2]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.txclk[0]                                                                  ; apbuart:\ua1:uart1|r.txclk[0]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.txclk[1]                                                                  ; apbuart:\ua1:uart1|r.txclk[1]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.txclk[2]                                                                  ; apbuart:\ua1:uart1|r.txclk[2]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.txstate.stopbit                                                           ; apbuart:\ua1:uart1|r.txstate.stopbit                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.tshift[9]                                                                 ; apbuart:\ua1:uart1|r.tshift[9]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.twaddr[0]                                                                 ; apbuart:\ua1:uart1|r.twaddr[0]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.twaddr[1]                                                                 ; apbuart:\ua1:uart1|r.twaddr[1]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.traddr[0]                                                                 ; apbuart:\ua1:uart1|r.traddr[0]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; apbuart:\ua1:uart1|r.traddr[1]                                                                 ; apbuart:\ua1:uart1|r.traddr[1]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkgen0|\sden:altpll0|pll|clk[1]'                                                                                                                                                                                                                                                                ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                                                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; svgactrl:\svga:svga0|t.fifo_en              ; svgactrl:\svga:svga0|t.fifo_en                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.lock                 ; svgactrl:\svga:svga0|t.lock                                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.fifo_ren             ; svgactrl:\svga:svga0|t.fifo_ren                                                                                                               ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.index[0]             ; svgactrl:\svga:svga0|t.index[0]                                                                                                               ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_out[3]  ; svgactrl:\svga:svga0|t.read_pointer_out[3]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_out[6]  ; svgactrl:\svga:svga0|t.read_pointer_out[6]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_out[5]  ; svgactrl:\svga:svga0|t.read_pointer_out[5]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_out[4]  ; svgactrl:\svga:svga0|t.read_pointer_out[4]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_out[2]  ; svgactrl:\svga:svga0|t.read_pointer_out[2]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_out[0]  ; svgactrl:\svga:svga0|t.read_pointer_out[0]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_out[1]  ; svgactrl:\svga:svga0|t.read_pointer_out[1]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.sync[0]              ; svgactrl:\svga:svga0|t.sync[0]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.sync[2]              ; svgactrl:\svga:svga0|t.sync[2]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.sync[1]              ; svgactrl:\svga:svga0|t.sync[1]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.blank                ; svgactrl:\svga:svga0|t.blank                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.hsync                ; svgactrl:\svga:svga0|t.hsync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.vsync                ; svgactrl:\svga:svga0|t.vsync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_clut[7] ; svgactrl:\svga:svga0|t.read_pointer_clut[7]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_clut[6] ; svgactrl:\svga:svga0|t.read_pointer_clut[6]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_clut[5] ; svgactrl:\svga:svga0|t.read_pointer_clut[5]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_clut[4] ; svgactrl:\svga:svga0|t.read_pointer_clut[4]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_clut[3] ; svgactrl:\svga:svga0|t.read_pointer_clut[3]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_clut[2] ; svgactrl:\svga:svga0|t.read_pointer_clut[2]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_clut[1] ; svgactrl:\svga:svga0|t.read_pointer_clut[1]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.read_pointer_clut[0] ; svgactrl:\svga:svga0|t.read_pointer_clut[0]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; svgactrl:\svga:svga0|t.csync                ; svgactrl:\svga:svga0|t.csync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; svgactrl:\svga:svga0|t.csync                ; svgactrl:\svga:svga0|t.csync2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.787      ;
; 0.532 ; svgactrl:\svga:svga0|r.sync_w[2]            ; svgactrl:\svga:svga0|sync_w.s2[2]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.799      ;
; 0.533 ; svgactrl:\svga:svga0|r.int_reg[4][9]        ; svgactrl:\svga:svga0|t.hcounter[9]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.800      ;
; 0.533 ; svgactrl:\svga:svga0|r.sync_w[1]            ; svgactrl:\svga:svga0|sync_w.s2[1]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.800      ;
; 0.542 ; svgactrl:\svga:svga0|r.int_reg[4][10]       ; svgactrl:\svga:svga0|t.hcounter[10]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.809      ;
; 0.543 ; svgactrl:\svga:svga0|r.int_reg[4][15]       ; svgactrl:\svga:svga0|t.hcounter[15]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.810      ;
; 0.553 ; svgactrl:\svga:svga0|r.int_reg[4][11]       ; svgactrl:\svga:svga0|t.hcounter[11]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.820      ;
; 0.560 ; svgactrl:\svga:svga0|t.sync[2]              ; svgactrl:\svga:svga0|t.sync[1]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.826      ;
; 0.580 ; svgactrl:\svga:svga0|t.sync[0]              ; svgactrl:\svga:svga0|t.sync[2]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.846      ;
; 0.649 ; svgactrl:\svga:svga0|t.blank                ; svgactrl:\svga:svga0|t.blank2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.915      ;
; 0.666 ; svgactrl:\svga:svga0|sync_c.s2[0]           ; svgactrl:\svga:svga0|sync_c.s3[0]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; svgactrl:\svga:svga0|r.sync_w[0]            ; svgactrl:\svga:svga0|sync_w.s2[0]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.934      ;
; 0.674 ; svgactrl:\svga:svga0|sync_c.s2[1]           ; svgactrl:\svga:svga0|sync_c.s3[1]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.940      ;
; 0.728 ; svgactrl:\svga:svga0|t.read_pointer[1]      ; svgactrl:\svga:svga0|t.read_pointer_out[1]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.001     ; 0.993      ;
; 0.731 ; svgactrl:\svga:svga0|t.read_pointer[0]      ; svgactrl:\svga:svga0|t.read_pointer_out[0]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.001     ; 0.996      ;
; 0.742 ; svgactrl:\svga:svga0|sync_w.s2[0]           ; svgactrl:\svga:svga0|sync_w.s3[0]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.001     ; 1.007      ;
; 0.793 ; svgactrl:\svga:svga0|r.sync_c[1]            ; svgactrl:\svga:svga0|sync_c.s2[1]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 1.060      ;
; 0.797 ; svgactrl:\svga:svga0|t.vsync                ; svgactrl:\svga:svga0|t.vsync2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.063      ;
; 0.815 ; svgactrl:\svga:svga0|r.int_reg[4][12]       ; svgactrl:\svga:svga0|t.hcounter[12]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 1.082      ;
; 0.833 ; svgactrl:\svga:svga0|t.hsync                ; svgactrl:\svga:svga0|t.hsync2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.099      ;
; 0.840 ; svgactrl:\svga:svga0|sync_w.s2[2]           ; svgactrl:\svga:svga0|sync_w.s3[2]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.001     ; 1.105      ;
; 0.848 ; svgactrl:\svga:svga0|t.sync[1]              ; svgactrl:\svga:svga0|t.sync[0]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.852 ; svgactrl:\svga:svga0|r.hpolarity            ; svgactrl:\svga:svga0|t.hsync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.002      ; 1.120      ;
; 0.926 ; svgactrl:\svga:svga0|r.sync_c[0]            ; svgactrl:\svga:svga0|sync_c.s2[0]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 1.193      ;
; 0.938 ; svgactrl:\svga:svga0|t.read_pointer_out[7]  ; svgactrl:\svga:svga0|t.read_pointer_out[7]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.204      ;
; 0.948 ; svgactrl:\svga:svga0|t.index[0]             ; svgactrl:\svga:svga0|t.index[1]                                                                                                               ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.214      ;
; 0.974 ; svgactrl:\svga:svga0|t.read_pointer[6]      ; svgactrl:\svga:svga0|t.read_pointer_out[6]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.002     ; 1.238      ;
; 0.988 ; svgactrl:\svga:svga0|t.read_pointer[5]      ; svgactrl:\svga:svga0|t.read_pointer_out[5]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.002     ; 1.252      ;
; 0.988 ; svgactrl:\svga:svga0|t.read_pointer[2]      ; svgactrl:\svga:svga0|t.read_pointer_out[2]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.002     ; 1.252      ;
; 0.993 ; svgactrl:\svga:svga0|t.read_pointer[4]      ; svgactrl:\svga:svga0|t.read_pointer_out[4]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.002     ; 1.257      ;
; 0.996 ; svgactrl:\svga:svga0|t.read_pointer[8]      ; svgactrl:\svga:svga0|t.read_pointer_out[8]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 1.053 ; svgactrl:\svga:svga0|sync_w.s2[1]           ; svgactrl:\svga:svga0|sync_w.s3[1]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.001     ; 1.318      ;
; 1.103 ; svgactrl:\svga:svga0|t.read_pointer[7]      ; svgactrl:\svga:svga0|t.read_pointer_out[7]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.001     ; 1.368      ;
; 1.122 ; svgactrl:\svga:svga0|r.vpolarity            ; svgactrl:\svga:svga0|t.vsync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.002      ; 1.390      ;
; 1.123 ; svgactrl:\svga:svga0|r.int_reg[4][1]        ; svgactrl:\svga:svga0|t.hcounter[1]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.389      ;
; 1.190 ; svgactrl:\svga:svga0|t.read_pointer_out[8]  ; svgactrl:\svga:svga0|t.read_pointer_out[8]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.456      ;
; 1.196 ; svgactrl:\svga:svga0|t.read_pointer_clut[1] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg1 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.065      ; 1.495      ;
; 1.207 ; svgactrl:\svga:svga0|t.read_pointer_clut[2] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.065      ; 1.506      ;
; 1.210 ; svgactrl:\svga:svga0|t.read_pointer[7]      ; svgactrl:\svga:svga0|t.read_pointer[7]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.476      ;
; 1.210 ; svgactrl:\svga:svga0|t.read_pointer_clut[3] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.065      ; 1.509      ;
; 1.216 ; svgactrl:\svga:svga0|t.read_pointer_clut[4] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg4 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.065      ; 1.515      ;
; 1.219 ; svgactrl:\svga:svga0|t.read_pointer_clut[6] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.065      ; 1.518      ;
; 1.222 ; svgactrl:\svga:svga0|t.read_pointer_clut[5] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg5 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.065      ; 1.521      ;
; 1.226 ; svgactrl:\svga:svga0|t.read_pointer_clut[0] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg0 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.065      ; 1.525      ;
; 1.236 ; svgactrl:\svga:svga0|t.index[1]             ; svgactrl:\svga:svga0|t.index[1]                                                                                                               ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.502      ;
; 1.240 ; svgactrl:\svga:svga0|t.sync[2]              ; svgactrl:\svga:svga0|t.sync[0]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.506      ;
; 1.244 ; svgactrl:\svga:svga0|t.read_pointer[5]      ; svgactrl:\svga:svga0|t.read_pointer[5]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.510      ;
; 1.248 ; svgactrl:\svga:svga0|t.read_pointer[3]      ; svgactrl:\svga:svga0|t.read_pointer[3]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.514      ;
; 1.251 ; svgactrl:\svga:svga0|t.read_pointer[3]      ; svgactrl:\svga:svga0|t.read_pointer_out[3]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.002     ; 1.515      ;
; 1.257 ; svgactrl:\svga:svga0|t.lock                 ; svgactrl:\svga:svga0|t.data_out[23]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 1.524      ;
; 1.268 ; svgactrl:\svga:svga0|t.read_pointer_out[5]  ; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ram_block1a5~porta_address_reg5    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.062      ; 1.564      ;
; 1.278 ; svgactrl:\svga:svga0|t.read_pointer_out[6]  ; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ram_block1a5~porta_address_reg6    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.062      ; 1.574      ;
; 1.280 ; svgactrl:\svga:svga0|t.sync[0]              ; svgactrl:\svga:svga0|t.sync[1]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.546      ;
; 1.287 ; svgactrl:\svga:svga0|t.read_pointer_out[2]  ; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ram_block1a5~porta_address_reg2    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.062      ; 1.583      ;
; 1.295 ; svgactrl:\svga:svga0|t.read_pointer_out[5]  ; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ram_block1a13~porta_address_reg5   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.063      ; 1.592      ;
; 1.330 ; svgactrl:\svga:svga0|t.read_pointer[8]      ; svgactrl:\svga:svga0|t.read_pointer[8]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.596      ;
; 1.341 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[15]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.603      ;
; 1.342 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[13]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.604      ;
; 1.343 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[4]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.605      ;
; 1.343 ; svgactrl:\svga:svga0|t.read_pointer[6]      ; svgactrl:\svga:svga0|t.read_pointer[6]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.609      ;
; 1.346 ; svgactrl:\svga:svga0|t.read_pointer[2]      ; svgactrl:\svga:svga0|t.read_pointer[2]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; svgactrl:\svga:svga0|t.read_pointer[4]      ; svgactrl:\svga:svga0|t.read_pointer[4]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 1.612      ;
; 1.354 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[8]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.616      ;
; 1.354 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[0]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.616      ;
; 1.355 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[9]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.617      ;
; 1.356 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[11]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.618      ;
; 1.375 ; svgactrl:\svga:svga0|r.int_reg[4][14]       ; svgactrl:\svga:svga0|t.hcounter[14]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.036     ; 1.605      ;
; 1.396 ; svgactrl:\svga:svga0|r.hpolarity            ; svgactrl:\svga:svga0|t.hsync2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.002      ; 1.664      ;
; 1.420 ; svgactrl:\svga:svga0|r.int_reg[4][7]        ; svgactrl:\svga:svga0|t.hcounter[7]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.023     ; 1.663      ;
; 1.434 ; svgactrl:\svga:svga0|t.read_pointer_clut[0] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg0 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.069      ; 1.737      ;
; 1.443 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[12]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.705      ;
; 1.447 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[14]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.004     ; 1.709      ;
; 1.491 ; svgactrl:\svga:svga0|t.read_pointer_clut[4] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg4 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.069      ; 1.794      ;
; 1.493 ; svgactrl:\svga:svga0|t.read_pointer_clut[3] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.069      ; 1.796      ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                            ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node       ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+
; 5.986  ; clkgen0|\sden:altpll0|pll|clk[2]    ; dram_clk      ; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50    ; 0.000        ; 3.240      ; 3.226      ;
; 8.743  ; sdctrl16:\sdctrl0:sdc|rbdrive[8]    ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.338      ;
; 8.771  ; sdctrl16:\sdctrl0:sdc|rbdrive[10]   ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.366      ;
; 8.773  ; sdctrl16:\sdctrl0:sdc|rbdrive[9]    ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.368      ;
; 8.779  ; sdctrl16:\sdctrl0:sdc|rbdrive[7]    ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.374      ;
; 8.953  ; sdctrl16:\sdctrl0:sdc|rbdrive[13]   ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.548      ;
; 9.022  ; sdctrl16:\sdctrl0:sdc|rbdrive[6]    ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.617      ;
; 9.028  ; sdctrl16:\sdctrl0:sdc|rbdrive[0]    ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.623      ;
; 9.030  ; sdctrl16:\sdctrl0:sdc|rbdrive[5]    ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.625      ;
; 9.033  ; sdctrl16:\sdctrl0:sdc|rbdrive[4]    ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.628      ;
; 9.045  ; sdctrl16:\sdctrl0:sdc|rbdrive[15]   ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.640      ;
; 9.049  ; sdctrl16:\sdctrl0:sdc|rbdrive[11]   ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.602      ; 3.651      ;
; 9.053  ; sdctrl16:\sdctrl0:sdc|rbdrive[14]   ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.648      ;
; 9.054  ; sdctrl16:\sdctrl0:sdc|rbdrive[2]    ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.649      ;
; 9.055  ; sdctrl16:\sdctrl0:sdc|rbdrive[12]   ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.650      ;
; 9.060  ; sdctrl16:\sdctrl0:sdc|rbdrive[1]    ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.655      ;
; 9.226  ; sdctrl16:\sdctrl0:sdc|rbdrive[3]    ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 3.821      ;
; 9.724  ; sdctrl16:\sdctrl0:sdc|r.hwdata[20]  ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 4.310      ;
; 9.725  ; sdctrl16:\sdctrl0:sdc|r.address[13] ; dram_addr[11] ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.608      ; 4.333      ;
; 9.740  ; sdctrl16:\sdctrl0:sdc|r.hwdata[19]  ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 4.327      ;
; 9.743  ; sdctrl16:\sdctrl0:sdc|r.sdwen       ; dram_we_n     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.583      ; 4.326      ;
; 9.789  ; sdctrl16:\sdctrl0:sdc|r.hwdata[21]  ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 4.375      ;
; 9.851  ; sdctrl16:\sdctrl0:sdc|r.address[6]  ; dram_addr[4]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.612      ; 4.463      ;
; 9.888  ; sdctrl16:\sdctrl0:sdc|r.address[11] ; dram_addr[9]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.608      ; 4.496      ;
; 9.890  ; sdctrl16:\sdctrl0:sdc|r.sdcsn[0]    ; dram_cs_n     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 4.477      ;
; 9.912  ; sdctrl16:\sdctrl0:sdc|r.address[8]  ; dram_addr[6]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.612      ; 4.524      ;
; 9.918  ; sdctrl16:\sdctrl0:sdc|r.cfg.cke     ; dram_cke      ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.590      ; 4.508      ;
; 9.924  ; sdctrl16:\sdctrl0:sdc|r.address[9]  ; dram_addr[7]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.612      ; 4.536      ;
; 9.933  ; sdctrl16:\sdctrl0:sdc|r.dqm[0]      ; dram_ldqm     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.608      ; 4.541      ;
; 9.967  ; sdctrl16:\sdctrl0:sdc|r.address[10] ; dram_addr[8]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.614      ; 4.581      ;
; 9.980  ; sdctrl16:\sdctrl0:sdc|r.hwdata[22]  ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.583      ; 4.563      ;
; 10.011 ; sdctrl16:\sdctrl0:sdc|r.hwdata[24]  ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 4.597      ;
; 10.020 ; sdctrl16:\sdctrl0:sdc|r.address[5]  ; dram_addr[3]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.612      ; 4.632      ;
; 10.026 ; sdctrl16:\sdctrl0:sdc|r.hwdata[23]  ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 4.613      ;
; 10.028 ; sdctrl16:\sdctrl0:sdc|r.hwdata[18]  ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 4.615      ;
; 10.035 ; sdctrl16:\sdctrl0:sdc|r.hwdata[25]  ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 4.621      ;
; 10.036 ; sdctrl16:\sdctrl0:sdc|r.hwdata[31]  ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 4.623      ;
; 10.051 ; sdctrl16:\sdctrl0:sdc|r.hwdata[26]  ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 4.638      ;
; 10.061 ; sdctrl16:\sdctrl0:sdc|r.hwdata[28]  ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 4.647      ;
; 10.107 ; sdctrl16:\sdctrl0:sdc|r.hwdata[6]   ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.583      ; 4.690      ;
; 10.120 ; sdctrl16:\sdctrl0:sdc|r.hwdata[4]   ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 4.706      ;
; 10.140 ; sdctrl16:\sdctrl0:sdc|r.hwdata[3]   ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 4.727      ;
; 10.189 ; sdctrl16:\sdctrl0:sdc|r.hwdata[5]   ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 4.775      ;
; 10.215 ; sdctrl16:\sdctrl0:sdc|r.address[4]  ; dram_addr[2]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.614      ; 4.829      ;
; 10.227 ; sdctrl16:\sdctrl0:sdc|r.address[2]  ; dram_addr[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.610      ; 4.837      ;
; 10.231 ; sdctrl16:\sdctrl0:sdc|r.rasn        ; dram_ras_n    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.583      ; 4.814      ;
; 10.245 ; sdctrl16:\sdctrl0:sdc|r.address[7]  ; dram_addr[5]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.612      ; 4.857      ;
; 10.248 ; sdctrl16:\sdctrl0:sdc|r.address[3]  ; dram_addr[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.612      ; 4.860      ;
; 10.252 ; sdctrl16:\sdctrl0:sdc|r.address[12] ; dram_addr[10] ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 4.847      ;
; 10.255 ; sdctrl16:\sdctrl0:sdc|r.dqm[1]      ; dram_udqm     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.608      ; 4.863      ;
; 10.261 ; sdctrl16:\sdctrl0:sdc|r.casn        ; dram_cas_n    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 4.848      ;
; 10.278 ; sdctrl16:\sdctrl0:sdc|r.address[15] ; dram_ba_0     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 4.873      ;
; 10.308 ; sdctrl16:\sdctrl0:sdc|r.address[16] ; dram_ba_1     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 4.903      ;
; 10.430 ; sdctrl16:\sdctrl0:sdc|r.hwdata[2]   ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 5.017      ;
; 10.436 ; sdctrl16:\sdctrl0:sdc|r.hwdata[15]  ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 5.023      ;
; 10.445 ; sdctrl16:\sdctrl0:sdc|r.hwdata[8]   ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 5.031      ;
; 10.460 ; sdctrl16:\sdctrl0:sdc|r.hwdata[7]   ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 5.047      ;
; 10.460 ; sdctrl16:\sdctrl0:sdc|r.hwdata[12]  ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 5.046      ;
; 10.469 ; sdctrl16:\sdctrl0:sdc|r.hwdata[9]   ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.586      ; 5.055      ;
; 10.485 ; sdctrl16:\sdctrl0:sdc|r.hwdata[10]  ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 5.072      ;
; 10.520 ; sdctrl16:\sdctrl0:sdc|r.hwdata[16]  ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.574      ; 5.094      ;
; 10.609 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.204      ;
; 10.628 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.223      ;
; 10.672 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.267      ;
; 10.743 ; sdctrl16:\sdctrl0:sdc|r.hwdata[27]  ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.614      ; 5.357      ;
; 10.893 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.488      ;
; 10.910 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.505      ;
; 10.911 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.506      ;
; 10.916 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.511      ;
; 10.919 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.514      ;
; 10.935 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.530      ;
; 10.939 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.534      ;
; 10.994 ; sdctrl16:\sdctrl0:sdc|r.hwdata[29]  ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.609      ; 5.603      ;
; 11.036 ; sdctrl16:\sdctrl0:sdc|r.hwdata[17]  ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.575      ; 5.611      ;
; 11.052 ; sdctrl16:\sdctrl0:sdc|r.hwdata[11]  ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.614      ; 5.666      ;
; 11.075 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 5.670      ;
; 11.123 ; sdctrl16:\sdctrl0:sdc|r.hwdata[13]  ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.609      ; 5.732      ;
; 11.169 ; sdctrl16:\sdctrl0:sdc|r.hwdata[1]   ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.575      ; 5.744      ;
; 11.416 ; sdctrl16:\sdctrl0:sdc|r.hwdata[0]   ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.568      ; 5.984      ;
; 11.475 ; sdctrl16:\sdctrl0:sdc|r.hwdata[30]  ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.609      ; 6.084      ;
; 11.875 ; sdctrl16:\sdctrl0:sdc|r.hwdata[14]  ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.609      ; 6.484      ;
; 12.768 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 7.363      ;
; 12.970 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 7.565      ;
; 13.443 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 8.038      ;
; 13.511 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 8.106      ;
; 14.015 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.595      ; 8.610      ;
; 15.986 ; clkgen0|\sden:altpll0|pll|clk[2]    ; dram_clk      ; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50    ; -10.000      ; 3.240      ; 3.226      ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                         ;
+--------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 14.681 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|r.bdrive[0]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.037     ; 5.318      ;
; 14.681 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[27]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.362      ;
; 14.681 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[26]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.362      ;
; 14.681 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|r.oen           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.037     ; 5.318      ;
; 14.681 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|r.romsn[0]      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.037     ; 5.318      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[27]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[28]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[28]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[18]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[18]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[16]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[17]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[17]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[30]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[30]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[30]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[26]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[0]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[25]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[25]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[21]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[21]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[19]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[19]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[22]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[22]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[20]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[20]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[29]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[29]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[24]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[24]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[31]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.682 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[31]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.358      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[6]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.003     ; 5.332      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[6]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 5.340      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 5.340      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[2]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.003     ; 5.332      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[5]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 5.340      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 5.340      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[3]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.003     ; 5.332      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[3]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.003     ; 5.332      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[1]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.003     ; 5.332      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[27]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[11] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.014     ; 5.321      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[28]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 5.340      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[12]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 5.340      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[8]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 5.340      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 5.340      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[18]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.sdcsn[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.001      ; 5.336      ;
; 14.701 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.sdcsn[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.001      ; 5.336      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[16]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[17]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[30]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[26]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[25]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[21]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[19]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[22]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[20]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[29]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[24]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.701 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[31]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.342      ;
; 14.702 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[10] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 5.327      ;
; 14.702 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 5.327      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[7]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.006     ; 5.328      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.006     ; 5.328      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[7]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 5.326      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 5.326      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.001     ; 5.333      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[2]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.006     ; 5.328      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.001     ; 5.333      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.338      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[5]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 5.337      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 5.337      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[4]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.338      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.006      ; 5.340      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[4]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.006     ; 5.328      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 5.337      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.001     ; 5.333      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.006      ; 5.340      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[1]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 5.338      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.006      ; 5.340      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.001     ; 5.333      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[27]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.341      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[28]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.341      ;
; 14.702 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[12] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 5.327      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[12]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.006     ; 5.328      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.001     ; 5.333      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.001     ; 5.333      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[8]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.006     ; 5.328      ;
; 14.702 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[8]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 5.327      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[18]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.007      ; 5.341      ;
; 14.702 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[2]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 5.327      ;
; 14.702 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[3]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 5.327      ;
; 14.702 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.006      ; 5.340      ;
+--------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                         ;
+-------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 5.067 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[28]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.019      ; 5.352      ;
; 5.067 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[24]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.019      ; 5.352      ;
; 5.067 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[27]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.019      ; 5.352      ;
; 5.067 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[25]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.019      ; 5.352      ;
; 5.067 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[30]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.019      ; 5.352      ;
; 5.067 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[31]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.019      ; 5.352      ;
; 5.067 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[29]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.019      ; 5.352      ;
; 5.067 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[26]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.019      ; 5.352      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[10] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[7]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[7]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 5.326      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 5.326      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[2]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 5.338      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[5]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.003      ; 5.337      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.003      ; 5.337      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[4]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 5.338      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[4]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.003      ; 5.337      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[1]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 5.338      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[27]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[28]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[12] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[12]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[8]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[8]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[18]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[2]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[3]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[11]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[11]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.003      ; 5.337      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[16]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[16]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 5.334      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[17]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[14] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[14]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[14]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[26]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.bdrive    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[13] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[13]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 5.326      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[13]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 5.326      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[6]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[0]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[9]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[25]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[4]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[7]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[23]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[23]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[23]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[23]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[21]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[5]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[19]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[15] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 5.327      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[15]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[15]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 5.338      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 5.338      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[22]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[20]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[29]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[9]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 5.338      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 5.338      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[9]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[24]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 5.333      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[10]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.006     ; 5.328      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[10]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 5.338      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.006      ; 5.340      ;
; 5.068 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[31]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.007      ; 5.341      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[6]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.003     ; 5.332      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[6]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 5.340      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 5.340      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[2]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.003     ; 5.332      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[5]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 5.340      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 5.340      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[3]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.003     ; 5.332      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[3]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.003     ; 5.332      ;
; 5.069 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[1]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.003     ; 5.332      ;
+-------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg12  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg12  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg13  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg13  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a10~portb_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a10~portb_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg2 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_50|combout                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_50|combout                   ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; clock_50                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkgen0|\sden:altpll0|pll|clk[1]'                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg6 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg6 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg7 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg7 ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+-------+-------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+-------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 7.775 ; 7.775 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 7.217 ; 7.217 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 7.223 ; 7.223 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 7.191 ; 7.191 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 6.898 ; 6.898 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 7.129 ; 7.129 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 7.558 ; 7.558 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 7.413 ; 7.413 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 7.384 ; 7.384 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 7.411 ; 7.411 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 7.017 ; 7.017 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 7.775 ; 7.775 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 7.630 ; 7.630 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 7.606 ; 7.606 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 7.429 ; 7.429 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 7.256 ; 7.256 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 7.230 ; 7.230 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsubre       ; CLOCK_50   ; 7.749 ; 7.749 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 8.346 ; 8.346 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 8.018 ; 8.018 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 7.920 ; 7.920 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 8.111 ; 8.111 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 8.346 ; 8.346 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 7.915 ; 7.915 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 7.808 ; 7.808 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 8.284 ; 8.284 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 8.191 ; 8.191 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 7.506 ; 7.506 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 7.501 ; 7.501 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 7.387 ; 7.387 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 7.380 ; 7.380 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 6.979 ; 6.979 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 7.506 ; 7.506 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 7.121 ; 7.121 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 6.865 ; 6.865 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 7.134 ; 7.134 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 7.455 ; 7.455 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 7.200 ; 7.200 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 7.104 ; 7.104 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 6.932 ; 6.932 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 6.981 ; 6.981 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 7.482 ; 7.482 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 6.644 ; 6.644 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 6.658 ; 6.658 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 6.603 ; 6.603 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 6.944 ; 6.944 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 7.072 ; 7.072 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 6.725 ; 6.725 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 6.967 ; 6.967 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 6.946 ; 6.946 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 6.899 ; 6.899 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 6.577 ; 6.577 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 7.230 ; 7.230 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 6.543 ; 6.543 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 6.707 ; 6.707 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 6.623 ; 6.623 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 7.173 ; 7.173 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 6.660 ; 6.660 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 7.240 ; 7.240 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 6.966 ; 6.966 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 6.831 ; 6.831 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 6.693 ; 6.693 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 6.609 ; 6.609 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 6.889 ; 6.889 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 6.365 ; 6.365 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 6.602 ; 6.602 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 6.557 ; 6.557 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 6.740 ; 6.740 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 6.931 ; 6.931 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 6.653 ; 6.653 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 6.100 ; 6.100 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 6.706 ; 6.706 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 6.633 ; 6.633 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 6.764 ; 6.764 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 6.554 ; 6.554 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 6.648 ; 6.648 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 6.687 ; 6.687 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 6.846 ; 6.846 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 7.240 ; 7.240 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 6.498 ; 6.498 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 6.426 ; 6.426 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 6.625 ; 6.625 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 6.526 ; 6.526 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 6.388 ; 6.388 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 7.229 ; 7.229 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 6.655 ; 6.655 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 9.373 ; 9.373 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 7.861 ; 7.861 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 7.821 ; 7.821 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 7.734 ; 7.734 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 8.003 ; 8.003 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 7.847 ; 7.847 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 9.373 ; 9.373 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 7.882 ; 7.882 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 8.117 ; 8.117 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk      ; CLOCK_50   ; 7.021 ; 7.021 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 7.436 ; 7.436 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; sw[*]        ; CLOCK_50   ; 3.112 ; 3.112 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  sw[0]       ; CLOCK_50   ; 3.112 ; 3.112 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_rxd     ; CLOCK_50   ; 7.599 ; 7.599 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; -6.663 ; -6.663 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; -6.986 ; -6.986 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; -6.987 ; -6.987 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; -6.960 ; -6.960 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; -6.663 ; -6.663 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; -6.897 ; -6.897 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; -7.123 ; -7.123 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; -6.780 ; -6.780 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; -7.083 ; -7.083 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; -6.952 ; -6.952 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; -6.722 ; -6.722 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; -6.712 ; -6.712 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; -7.206 ; -7.206 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; -7.209 ; -7.209 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; -7.017 ; -7.017 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; -6.986 ; -6.986 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; -6.999 ; -6.999 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsubre       ; CLOCK_50   ; -7.519 ; -7.519 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; -7.578 ; -7.578 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; -7.788 ; -7.788 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; -7.690 ; -7.690 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; -7.881 ; -7.881 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; -8.116 ; -8.116 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; -7.685 ; -7.685 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; -7.578 ; -7.578 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; -8.054 ; -8.054 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; -7.961 ; -7.961 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; -6.313 ; -6.313 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; -7.271 ; -7.271 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; -7.157 ; -7.157 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; -7.150 ; -7.150 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; -6.749 ; -6.749 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; -7.276 ; -7.276 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; -6.891 ; -6.891 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; -6.635 ; -6.635 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; -6.904 ; -6.904 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; -7.225 ; -7.225 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; -6.970 ; -6.970 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; -6.874 ; -6.874 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; -6.702 ; -6.702 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; -6.751 ; -6.751 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; -7.252 ; -7.252 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; -6.414 ; -6.414 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; -6.428 ; -6.428 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; -6.373 ; -6.373 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; -6.714 ; -6.714 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; -6.842 ; -6.842 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; -6.495 ; -6.495 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; -6.737 ; -6.737 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; -6.470 ; -6.470 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; -6.716 ; -6.716 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; -6.669 ; -6.669 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; -7.068 ; -7.068 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; -6.347 ; -6.347 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; -7.000 ; -7.000 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; -6.313 ; -6.313 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; -6.477 ; -6.477 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; -6.393 ; -6.393 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; -6.943 ; -6.943 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; -6.430 ; -6.430 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; -5.870 ; -5.870 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; -6.736 ; -6.736 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; -6.601 ; -6.601 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; -6.463 ; -6.463 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; -6.379 ; -6.379 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; -6.659 ; -6.659 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; -6.503 ; -6.503 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; -6.135 ; -6.135 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; -6.372 ; -6.372 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; -6.327 ; -6.327 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; -6.406 ; -6.406 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; -6.510 ; -6.510 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; -6.701 ; -6.701 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; -6.423 ; -6.423 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; -5.870 ; -5.870 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; -6.672 ; -6.672 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; -6.660 ; -6.660 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; -6.476 ; -6.476 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; -6.403 ; -6.403 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; -6.534 ; -6.534 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; -6.324 ; -6.324 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; -6.418 ; -6.418 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; -6.457 ; -6.457 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; -6.616 ; -6.616 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; -7.010 ; -7.010 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; -6.268 ; -6.268 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; -6.196 ; -6.196 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; -6.395 ; -6.395 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; -6.296 ; -6.296 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; -6.158 ; -6.158 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; -6.999 ; -6.999 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; -6.425 ; -6.425 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; -6.589 ; -6.589 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; -7.504 ; -7.504 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; -7.631 ; -7.631 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; -7.591 ; -7.591 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; -7.504 ; -7.504 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; -7.773 ; -7.773 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; -7.617 ; -7.617 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; -9.143 ; -9.143 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; -7.652 ; -7.652 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; -7.887 ; -7.887 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk      ; CLOCK_50   ; -6.791 ; -6.791 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; -7.206 ; -7.206 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; sw[*]        ; CLOCK_50   ; -2.877 ; -2.877 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  sw[0]       ; CLOCK_50   ; -2.877 ; -2.877 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_rxd     ; CLOCK_50   ; -7.365 ; -7.365 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+----------------+------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+------------+--------+--------+------------+----------------------------------+
; dram_addr[*]   ; CLOCK_50   ; 4.252  ; 4.252  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[0]  ; CLOCK_50   ; 4.227  ; 4.227  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[1]  ; CLOCK_50   ; 4.248  ; 4.248  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[2]  ; CLOCK_50   ; 4.215  ; 4.215  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[3]  ; CLOCK_50   ; 4.020  ; 4.020  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[4]  ; CLOCK_50   ; 3.851  ; 3.851  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[5]  ; CLOCK_50   ; 4.245  ; 4.245  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[6]  ; CLOCK_50   ; 3.912  ; 3.912  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[7]  ; CLOCK_50   ; 3.924  ; 3.924  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[8]  ; CLOCK_50   ; 3.967  ; 3.967  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[9]  ; CLOCK_50   ; 3.888  ; 3.888  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[10] ; CLOCK_50   ; 4.252  ; 4.252  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[11] ; CLOCK_50   ; 3.725  ; 3.725  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_0      ; CLOCK_50   ; 4.278  ; 4.278  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_1      ; CLOCK_50   ; 4.308  ; 4.308  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cas_n     ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cke       ; CLOCK_50   ; 3.918  ; 3.918  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cs_n      ; CLOCK_50   ; 3.890  ; 3.890  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_dq[*]     ; CLOCK_50   ; 8.015  ; 8.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]    ; CLOCK_50   ; 6.768  ; 6.768  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]    ; CLOCK_50   ; 7.443  ; 7.443  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]    ; CLOCK_50   ; 4.916  ; 4.916  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]    ; CLOCK_50   ; 4.628  ; 4.628  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]    ; CLOCK_50   ; 4.609  ; 4.609  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]    ; CLOCK_50   ; 4.672  ; 4.672  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]    ; CLOCK_50   ; 5.075  ; 5.075  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]    ; CLOCK_50   ; 4.910  ; 4.910  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]    ; CLOCK_50   ; 4.893  ; 4.893  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]    ; CLOCK_50   ; 4.911  ; 4.911  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10]   ; CLOCK_50   ; 4.935  ; 4.935  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11]   ; CLOCK_50   ; 6.970  ; 6.970  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12]   ; CLOCK_50   ; 4.939  ; 4.939  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13]   ; CLOCK_50   ; 7.511  ; 7.511  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14]   ; CLOCK_50   ; 8.015  ; 8.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15]   ; CLOCK_50   ; 4.919  ; 4.919  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ldqm      ; CLOCK_50   ; 3.933  ; 3.933  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ras_n     ; CLOCK_50   ; 4.231  ; 4.231  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_udqm      ; CLOCK_50   ; 4.255  ; 4.255  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_we_n      ; CLOCK_50   ; 3.743  ; 3.743  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsuact         ; CLOCK_50   ; 6.524  ; 6.524  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; errorn         ; CLOCK_50   ; 6.916  ; 6.916  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_addr[*]     ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[0]    ; CLOCK_50   ; 4.193  ; 4.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[1]    ; CLOCK_50   ; 4.127  ; 4.127  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[2]    ; CLOCK_50   ; 4.610  ; 4.610  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[3]    ; CLOCK_50   ; 3.987  ; 3.987  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[4]    ; CLOCK_50   ; 4.077  ; 4.077  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[5]    ; CLOCK_50   ; 4.106  ; 4.106  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[6]    ; CLOCK_50   ; 4.088  ; 4.088  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[7]    ; CLOCK_50   ; 4.333  ; 4.333  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[8]    ; CLOCK_50   ; 4.357  ; 4.357  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[9]    ; CLOCK_50   ; 4.092  ; 4.092  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[10]   ; CLOCK_50   ; 4.365  ; 4.365  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[11]   ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[12]   ; CLOCK_50   ; 4.686  ; 4.686  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[13]   ; CLOCK_50   ; 4.858  ; 4.858  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[14]   ; CLOCK_50   ; 4.640  ; 4.640  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[15]   ; CLOCK_50   ; 4.660  ; 4.660  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[16]   ; CLOCK_50   ; 4.209  ; 4.209  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[17]   ; CLOCK_50   ; 4.400  ; 4.400  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[18]   ; CLOCK_50   ; 4.655  ; 4.655  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[19]   ; CLOCK_50   ; 4.200  ; 4.200  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[20]   ; CLOCK_50   ; 4.306  ; 4.306  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[21]   ; CLOCK_50   ; 4.291  ; 4.291  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_ce_n        ; CLOCK_50   ; 4.382  ; 4.382  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]       ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]      ; CLOCK_50   ; 4.402  ; 4.402  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]      ; CLOCK_50   ; 4.612  ; 4.612  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]      ; CLOCK_50   ; 4.365  ; 4.365  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]      ; CLOCK_50   ; 4.651  ; 4.651  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]      ; CLOCK_50   ; 4.574  ; 4.574  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]      ; CLOCK_50   ; 4.624  ; 4.624  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]      ; CLOCK_50   ; 4.817  ; 4.817  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]      ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_oe_n        ; CLOCK_50   ; 3.974  ; 3.974  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_rst_n       ; CLOCK_50   ; 5.566  ; 5.566  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_we_n        ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]      ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]     ; CLOCK_50   ; 3.876  ; 3.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]     ; CLOCK_50   ; 3.798  ; 3.798  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]     ; CLOCK_50   ; 3.838  ; 3.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]     ; CLOCK_50   ; 3.925  ; 3.925  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]     ; CLOCK_50   ; 3.818  ; 3.818  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]     ; CLOCK_50   ; 3.842  ; 3.842  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]     ; CLOCK_50   ; 3.876  ; 3.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]     ; CLOCK_50   ; 3.594  ; 3.594  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]     ; CLOCK_50   ; 3.821  ; 3.821  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]     ; CLOCK_50   ; 3.818  ; 3.818  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]    ; CLOCK_50   ; 3.825  ; 3.825  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]    ; CLOCK_50   ; 3.787  ; 3.787  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]    ; CLOCK_50   ; 3.480  ; 3.480  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]    ; CLOCK_50   ; 3.298  ; 3.298  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]    ; CLOCK_50   ; 3.529  ; 3.529  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]    ; CLOCK_50   ; 3.527  ; 3.527  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]    ; CLOCK_50   ; 3.605  ; 3.605  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]    ; CLOCK_50   ; 3.624  ; 3.624  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]    ; CLOCK_50   ; 3.635  ; 3.635  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]    ; CLOCK_50   ; 3.304  ; 3.304  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]    ; CLOCK_50   ; 3.628  ; 3.628  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]    ; CLOCK_50   ; 3.678  ; 3.678  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]    ; CLOCK_50   ; 4.031  ; 4.031  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]    ; CLOCK_50   ; 3.198  ; 3.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]    ; CLOCK_50   ; 3.338  ; 3.338  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]    ; CLOCK_50   ; 3.317  ; 3.317  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]    ; CLOCK_50   ; 3.341  ; 3.341  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]    ; CLOCK_50   ; 3.350  ; 3.350  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]    ; CLOCK_50   ; 3.323  ; 3.323  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]    ; CLOCK_50   ; 3.274  ; 3.274  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]    ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]    ; CLOCK_50   ; 3.348  ; 3.348  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]      ; CLOCK_50   ; 4.369  ; 4.369  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]     ; CLOCK_50   ; 4.303  ; 4.303  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]     ; CLOCK_50   ; 3.561  ; 3.561  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]     ; CLOCK_50   ; 3.485  ; 3.485  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]     ; CLOCK_50   ; 3.525  ; 3.525  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]     ; CLOCK_50   ; 3.241  ; 3.241  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]     ; CLOCK_50   ; 3.497  ; 3.497  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]     ; CLOCK_50   ; 3.801  ; 3.801  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]     ; CLOCK_50   ; 3.849  ; 3.849  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]     ; CLOCK_50   ; 3.205  ; 3.205  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]     ; CLOCK_50   ; 4.369  ; 4.369  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]    ; CLOCK_50   ; 3.506  ; 3.506  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]    ; CLOCK_50   ; 3.544  ; 3.544  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]    ; CLOCK_50   ; 3.577  ; 3.577  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]    ; CLOCK_50   ; 3.865  ; 3.865  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]    ; CLOCK_50   ; 3.813  ; 3.813  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]    ; CLOCK_50   ; 4.038  ; 4.038  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]    ; CLOCK_50   ; 3.250  ; 3.250  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]    ; CLOCK_50   ; 3.015  ; 3.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]    ; CLOCK_50   ; 3.017  ; 3.017  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]    ; CLOCK_50   ; 3.295  ; 3.295  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]    ; CLOCK_50   ; 3.283  ; 3.283  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]    ; CLOCK_50   ; 3.258  ; 3.258  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]    ; CLOCK_50   ; 3.309  ; 3.309  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]    ; CLOCK_50   ; 3.861  ; 3.861  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]    ; CLOCK_50   ; 3.267  ; 3.267  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]    ; CLOCK_50   ; 3.316  ; 3.316  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]    ; CLOCK_50   ; 3.277  ; 3.277  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]    ; CLOCK_50   ; 3.321  ; 3.321  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]    ; CLOCK_50   ; 3.283  ; 3.283  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]    ; CLOCK_50   ; 3.596  ; 3.596  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]    ; CLOCK_50   ; 3.333  ; 3.333  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]    ; CLOCK_50   ; 3.556  ; 3.556  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]    ; CLOCK_50   ; 5.412  ; 5.412  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0]   ; CLOCK_50   ; 5.412  ; 5.412  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1]   ; CLOCK_50   ; 4.426  ; 4.426  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2]   ; CLOCK_50   ; 4.300  ; 4.300  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3]   ; CLOCK_50   ; 4.648  ; 4.648  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4]   ; CLOCK_50   ; 4.100  ; 4.100  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5]   ; CLOCK_50   ; 4.803  ; 4.803  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6]   ; CLOCK_50   ; 5.393  ; 5.393  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7]   ; CLOCK_50   ; 4.825  ; 4.825  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_en         ; CLOCK_50   ; 5.447  ; 5.447  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rs         ; CLOCK_50   ; 5.001  ; 5.001  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rw         ; CLOCK_50   ; 6.897  ; 6.897  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk        ; CLOCK_50   ; 4.545  ; 4.545  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat        ; CLOCK_50   ; 4.563  ; 4.563  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_txd       ; CLOCK_50   ; 5.061  ; 5.061  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; vga_b[*]       ; CLOCK_50   ; 5.422  ; 5.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[2]      ; CLOCK_50   ; 5.355  ; 5.355  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[3]      ; CLOCK_50   ; 4.558  ; 4.558  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[4]      ; CLOCK_50   ; 5.422  ; 5.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[5]      ; CLOCK_50   ; 5.110  ; 5.110  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[6]      ; CLOCK_50   ; 4.928  ; 4.928  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[7]      ; CLOCK_50   ; 5.235  ; 5.235  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[8]      ; CLOCK_50   ; 5.232  ; 5.232  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[9]      ; CLOCK_50   ; 4.901  ; 4.901  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_blank      ; CLOCK_50   ; 7.173  ; 7.173  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ;        ; 2.056  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_g[*]       ; CLOCK_50   ; 5.466  ; 5.466  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[2]      ; CLOCK_50   ; 5.466  ; 5.466  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[3]      ; CLOCK_50   ; 4.972  ; 4.972  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[4]      ; CLOCK_50   ; 4.918  ; 4.918  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[5]      ; CLOCK_50   ; 5.409  ; 5.409  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[6]      ; CLOCK_50   ; 4.683  ; 4.683  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[7]      ; CLOCK_50   ; 4.776  ; 4.776  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[8]      ; CLOCK_50   ; 4.737  ; 4.737  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[9]      ; CLOCK_50   ; 5.380  ; 5.380  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_hs         ; CLOCK_50   ; 7.067  ; 7.067  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_r[*]       ; CLOCK_50   ; 6.874  ; 6.874  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[2]      ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[3]      ; CLOCK_50   ; 5.253  ; 5.253  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[4]      ; CLOCK_50   ; 6.144  ; 6.144  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[5]      ; CLOCK_50   ; 5.593  ; 5.593  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[6]      ; CLOCK_50   ; 4.666  ; 4.666  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[7]      ; CLOCK_50   ; 5.798  ; 5.798  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[8]      ; CLOCK_50   ; 4.960  ; 4.960  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[9]      ; CLOCK_50   ; 6.874  ; 6.874  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_sync       ; CLOCK_50   ; 6.103  ; 6.103  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_vs         ; CLOCK_50   ; 6.302  ; 6.302  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ; 2.056  ;        ; Fall       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; dram_clk       ; CLOCK_50   ; -0.014 ;        ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2] ;
; dram_clk       ; CLOCK_50   ;        ; -0.014 ; Fall       ; clkgen0|\sden:altpll0|pll|clk[2] ;
+----------------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+----------------+------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+------------+--------+--------+------------+----------------------------------+
; dram_addr[*]   ; CLOCK_50   ; 3.725  ; 3.725  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[0]  ; CLOCK_50   ; 4.227  ; 4.227  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[1]  ; CLOCK_50   ; 4.248  ; 4.248  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[2]  ; CLOCK_50   ; 4.215  ; 4.215  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[3]  ; CLOCK_50   ; 4.020  ; 4.020  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[4]  ; CLOCK_50   ; 3.851  ; 3.851  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[5]  ; CLOCK_50   ; 4.245  ; 4.245  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[6]  ; CLOCK_50   ; 3.912  ; 3.912  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[7]  ; CLOCK_50   ; 3.924  ; 3.924  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[8]  ; CLOCK_50   ; 3.967  ; 3.967  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[9]  ; CLOCK_50   ; 3.888  ; 3.888  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[10] ; CLOCK_50   ; 4.252  ; 4.252  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[11] ; CLOCK_50   ; 3.725  ; 3.725  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_0      ; CLOCK_50   ; 4.278  ; 4.278  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_1      ; CLOCK_50   ; 4.308  ; 4.308  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cas_n     ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cke       ; CLOCK_50   ; 3.918  ; 3.918  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cs_n      ; CLOCK_50   ; 3.890  ; 3.890  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_dq[*]     ; CLOCK_50   ; 3.724  ; 3.724  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]    ; CLOCK_50   ; 4.520  ; 4.520  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]    ; CLOCK_50   ; 5.036  ; 5.036  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]    ; CLOCK_50   ; 4.028  ; 4.028  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]    ; CLOCK_50   ; 3.740  ; 3.740  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]    ; CLOCK_50   ; 3.724  ; 3.724  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]    ; CLOCK_50   ; 3.789  ; 3.789  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]    ; CLOCK_50   ; 3.980  ; 3.980  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]    ; CLOCK_50   ; 4.026  ; 4.026  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]    ; CLOCK_50   ; 4.011  ; 4.011  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]    ; CLOCK_50   ; 4.035  ; 4.035  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10]   ; CLOCK_50   ; 4.051  ; 4.051  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11]   ; CLOCK_50   ; 4.743  ; 4.743  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12]   ; CLOCK_50   ; 4.061  ; 4.061  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13]   ; CLOCK_50   ; 4.994  ; 4.994  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14]   ; CLOCK_50   ; 5.475  ; 5.475  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15]   ; CLOCK_50   ; 4.036  ; 4.036  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ldqm      ; CLOCK_50   ; 3.933  ; 3.933  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ras_n     ; CLOCK_50   ; 4.231  ; 4.231  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_udqm      ; CLOCK_50   ; 4.255  ; 4.255  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_we_n      ; CLOCK_50   ; 3.743  ; 3.743  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsuact         ; CLOCK_50   ; 6.524  ; 6.524  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; errorn         ; CLOCK_50   ; 6.916  ; 6.916  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_addr[*]     ; CLOCK_50   ; 3.987  ; 3.987  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[0]    ; CLOCK_50   ; 4.193  ; 4.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[1]    ; CLOCK_50   ; 4.127  ; 4.127  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[2]    ; CLOCK_50   ; 4.610  ; 4.610  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[3]    ; CLOCK_50   ; 3.987  ; 3.987  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[4]    ; CLOCK_50   ; 4.077  ; 4.077  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[5]    ; CLOCK_50   ; 4.106  ; 4.106  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[6]    ; CLOCK_50   ; 4.088  ; 4.088  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[7]    ; CLOCK_50   ; 4.333  ; 4.333  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[8]    ; CLOCK_50   ; 4.357  ; 4.357  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[9]    ; CLOCK_50   ; 4.092  ; 4.092  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[10]   ; CLOCK_50   ; 4.365  ; 4.365  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[11]   ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[12]   ; CLOCK_50   ; 4.686  ; 4.686  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[13]   ; CLOCK_50   ; 4.858  ; 4.858  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[14]   ; CLOCK_50   ; 4.640  ; 4.640  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[15]   ; CLOCK_50   ; 4.660  ; 4.660  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[16]   ; CLOCK_50   ; 4.209  ; 4.209  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[17]   ; CLOCK_50   ; 4.400  ; 4.400  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[18]   ; CLOCK_50   ; 4.655  ; 4.655  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[19]   ; CLOCK_50   ; 4.200  ; 4.200  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[20]   ; CLOCK_50   ; 4.306  ; 4.306  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[21]   ; CLOCK_50   ; 4.291  ; 4.291  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_ce_n        ; CLOCK_50   ; 4.382  ; 4.382  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]       ; CLOCK_50   ; 4.365  ; 4.365  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]      ; CLOCK_50   ; 4.402  ; 4.402  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]      ; CLOCK_50   ; 4.612  ; 4.612  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]      ; CLOCK_50   ; 4.365  ; 4.365  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]      ; CLOCK_50   ; 4.651  ; 4.651  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]      ; CLOCK_50   ; 4.574  ; 4.574  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]      ; CLOCK_50   ; 4.624  ; 4.624  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]      ; CLOCK_50   ; 4.817  ; 4.817  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]      ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_oe_n        ; CLOCK_50   ; 3.974  ; 3.974  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_rst_n       ; CLOCK_50   ; 5.566  ; 5.566  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_we_n        ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]      ; CLOCK_50   ; 3.198  ; 3.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]     ; CLOCK_50   ; 3.876  ; 3.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]     ; CLOCK_50   ; 3.798  ; 3.798  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]     ; CLOCK_50   ; 3.838  ; 3.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]     ; CLOCK_50   ; 3.925  ; 3.925  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]     ; CLOCK_50   ; 3.818  ; 3.818  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]     ; CLOCK_50   ; 3.842  ; 3.842  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]     ; CLOCK_50   ; 3.876  ; 3.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]     ; CLOCK_50   ; 3.594  ; 3.594  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]     ; CLOCK_50   ; 3.821  ; 3.821  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]     ; CLOCK_50   ; 3.818  ; 3.818  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]    ; CLOCK_50   ; 3.825  ; 3.825  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]    ; CLOCK_50   ; 3.787  ; 3.787  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]    ; CLOCK_50   ; 3.480  ; 3.480  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]    ; CLOCK_50   ; 3.298  ; 3.298  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]    ; CLOCK_50   ; 3.529  ; 3.529  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]    ; CLOCK_50   ; 3.527  ; 3.527  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]    ; CLOCK_50   ; 3.605  ; 3.605  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]    ; CLOCK_50   ; 3.624  ; 3.624  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]    ; CLOCK_50   ; 3.635  ; 3.635  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]    ; CLOCK_50   ; 3.304  ; 3.304  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]    ; CLOCK_50   ; 3.628  ; 3.628  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]    ; CLOCK_50   ; 3.678  ; 3.678  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]    ; CLOCK_50   ; 4.031  ; 4.031  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]    ; CLOCK_50   ; 3.198  ; 3.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]    ; CLOCK_50   ; 3.338  ; 3.338  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]    ; CLOCK_50   ; 3.317  ; 3.317  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]    ; CLOCK_50   ; 3.341  ; 3.341  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]    ; CLOCK_50   ; 3.350  ; 3.350  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]    ; CLOCK_50   ; 3.323  ; 3.323  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]    ; CLOCK_50   ; 3.274  ; 3.274  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]    ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]    ; CLOCK_50   ; 3.348  ; 3.348  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]      ; CLOCK_50   ; 3.015  ; 3.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]     ; CLOCK_50   ; 4.303  ; 4.303  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]     ; CLOCK_50   ; 3.561  ; 3.561  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]     ; CLOCK_50   ; 3.485  ; 3.485  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]     ; CLOCK_50   ; 3.525  ; 3.525  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]     ; CLOCK_50   ; 3.241  ; 3.241  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]     ; CLOCK_50   ; 3.497  ; 3.497  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]     ; CLOCK_50   ; 3.801  ; 3.801  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]     ; CLOCK_50   ; 3.849  ; 3.849  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]     ; CLOCK_50   ; 3.205  ; 3.205  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]     ; CLOCK_50   ; 4.369  ; 4.369  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]    ; CLOCK_50   ; 3.506  ; 3.506  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]    ; CLOCK_50   ; 3.544  ; 3.544  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]    ; CLOCK_50   ; 3.577  ; 3.577  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]    ; CLOCK_50   ; 3.865  ; 3.865  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]    ; CLOCK_50   ; 3.813  ; 3.813  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]    ; CLOCK_50   ; 4.038  ; 4.038  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]    ; CLOCK_50   ; 3.250  ; 3.250  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]    ; CLOCK_50   ; 3.015  ; 3.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]    ; CLOCK_50   ; 3.017  ; 3.017  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]    ; CLOCK_50   ; 3.295  ; 3.295  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]    ; CLOCK_50   ; 3.283  ; 3.283  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]    ; CLOCK_50   ; 3.258  ; 3.258  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]    ; CLOCK_50   ; 3.309  ; 3.309  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]    ; CLOCK_50   ; 3.861  ; 3.861  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]    ; CLOCK_50   ; 3.267  ; 3.267  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]    ; CLOCK_50   ; 3.316  ; 3.316  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]    ; CLOCK_50   ; 3.277  ; 3.277  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]    ; CLOCK_50   ; 3.321  ; 3.321  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]    ; CLOCK_50   ; 3.283  ; 3.283  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]    ; CLOCK_50   ; 3.596  ; 3.596  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]    ; CLOCK_50   ; 3.333  ; 3.333  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]    ; CLOCK_50   ; 3.556  ; 3.556  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]    ; CLOCK_50   ; 4.100  ; 4.100  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0]   ; CLOCK_50   ; 5.412  ; 5.412  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1]   ; CLOCK_50   ; 4.426  ; 4.426  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2]   ; CLOCK_50   ; 4.300  ; 4.300  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3]   ; CLOCK_50   ; 4.648  ; 4.648  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4]   ; CLOCK_50   ; 4.100  ; 4.100  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5]   ; CLOCK_50   ; 4.803  ; 4.803  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6]   ; CLOCK_50   ; 5.393  ; 5.393  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7]   ; CLOCK_50   ; 4.825  ; 4.825  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_en         ; CLOCK_50   ; 5.447  ; 5.447  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rs         ; CLOCK_50   ; 5.001  ; 5.001  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rw         ; CLOCK_50   ; 6.897  ; 6.897  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk        ; CLOCK_50   ; 4.545  ; 4.545  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat        ; CLOCK_50   ; 4.563  ; 4.563  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_txd       ; CLOCK_50   ; 5.020  ; 5.020  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; vga_b[*]       ; CLOCK_50   ; 4.558  ; 4.558  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[2]      ; CLOCK_50   ; 5.355  ; 5.355  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[3]      ; CLOCK_50   ; 4.558  ; 4.558  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[4]      ; CLOCK_50   ; 5.422  ; 5.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[5]      ; CLOCK_50   ; 5.110  ; 5.110  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[6]      ; CLOCK_50   ; 4.928  ; 4.928  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[7]      ; CLOCK_50   ; 5.235  ; 5.235  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[8]      ; CLOCK_50   ; 5.232  ; 5.232  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[9]      ; CLOCK_50   ; 4.901  ; 4.901  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_blank      ; CLOCK_50   ; 7.173  ; 7.173  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ;        ; 2.056  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_g[*]       ; CLOCK_50   ; 4.683  ; 4.683  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[2]      ; CLOCK_50   ; 5.466  ; 5.466  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[3]      ; CLOCK_50   ; 4.972  ; 4.972  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[4]      ; CLOCK_50   ; 4.918  ; 4.918  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[5]      ; CLOCK_50   ; 5.409  ; 5.409  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[6]      ; CLOCK_50   ; 4.683  ; 4.683  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[7]      ; CLOCK_50   ; 4.776  ; 4.776  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[8]      ; CLOCK_50   ; 4.737  ; 4.737  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[9]      ; CLOCK_50   ; 5.380  ; 5.380  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_hs         ; CLOCK_50   ; 7.067  ; 7.067  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_r[*]       ; CLOCK_50   ; 4.666  ; 4.666  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[2]      ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[3]      ; CLOCK_50   ; 5.253  ; 5.253  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[4]      ; CLOCK_50   ; 6.144  ; 6.144  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[5]      ; CLOCK_50   ; 5.593  ; 5.593  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[6]      ; CLOCK_50   ; 4.666  ; 4.666  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[7]      ; CLOCK_50   ; 5.798  ; 5.798  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[8]      ; CLOCK_50   ; 4.960  ; 4.960  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[9]      ; CLOCK_50   ; 6.874  ; 6.874  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_sync       ; CLOCK_50   ; 6.103  ; 6.103  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_vs         ; CLOCK_50   ; 6.302  ; 6.302  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ; 2.056  ;        ; Fall       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; dram_clk       ; CLOCK_50   ; -0.014 ;        ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2] ;
; dram_clk       ; CLOCK_50   ;        ; -0.014 ; Fall       ; clkgen0|\sden:altpll0|pll|clk[2] ;
+----------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; uart_txd    ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; uart_txd    ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 2.743 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 3.028 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 3.060 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 3.054 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 3.226 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 3.033 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 3.030 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 3.022 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 2.779 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 2.743 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 2.773 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 2.771 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 3.049 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 3.055 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 2.953 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 3.053 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 3.045 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 3.062 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 3.062 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 3.063 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 3.082 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 3.083 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 3.081 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 3.082 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 3.302 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 3.300 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 3.225 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 3.866 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 3.544 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 3.769 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 3.657 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 3.807 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 3.815 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 3.728 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 3.521 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 3.775 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 3.729 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 3.537 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 3.567 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 3.758 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 3.476 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 3.750 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 3.477 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 3.582 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 3.561 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 3.573 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 3.562 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 3.605 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 3.541 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 3.627 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 3.397 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 3.271 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 3.282 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 3.229 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 3.291 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 3.225 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 3.250 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 3.295 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 3.260 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 2.936 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 3.583 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 3.425 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 3.681 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 3.436 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 3.327 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 3.196 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 3.172 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 3.456 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 3.454 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 4.204 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 3.719 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 3.529 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 3.584 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 3.791 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 3.796 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 4.046 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 3.317 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 2.967 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 2.936 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 3.280 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 3.231 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 3.179 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 3.250 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 3.815 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 3.270 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 3.211 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 3.275 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 3.311 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 3.300 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 3.553 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 3.236 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 3.473 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 6.353 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 6.859 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 6.859 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 6.858 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 6.858 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 6.838 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 6.848 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 6.858 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 6.353 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 4.029 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 2.743 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 3.028 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 3.060 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 3.054 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 3.226 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 3.033 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 3.030 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 3.022 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 2.779 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 2.743 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 2.773 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 2.771 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 3.049 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 3.055 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 2.953 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 3.053 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 3.045 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 3.062 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 3.062 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 3.063 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 3.082 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 3.083 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 3.081 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 3.082 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 3.302 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 3.300 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 3.225 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 3.866 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 3.544 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 3.769 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 3.657 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 3.807 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 3.815 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 3.728 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 3.521 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 3.775 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 3.729 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 3.537 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 3.567 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 3.758 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 3.476 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 3.750 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 3.477 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 3.582 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 3.561 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 3.573 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 3.562 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 3.605 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 3.541 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 3.627 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 3.397 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 3.271 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 3.282 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 3.229 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 3.291 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 3.225 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 3.250 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 3.295 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 3.260 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 2.936 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 3.583 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 3.425 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 3.681 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 3.436 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 3.327 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 3.196 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 3.172 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 3.456 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 3.454 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 4.204 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 3.719 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 3.529 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 3.584 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 3.791 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 3.796 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 4.046 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 3.317 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 2.967 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 2.936 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 3.280 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 3.231 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 3.179 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 3.250 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 3.815 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 3.270 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 3.211 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 3.275 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 3.311 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 3.300 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 3.553 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 3.236 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 3.473 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 6.353 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 6.859 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 6.859 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 6.858 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 6.858 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 6.838 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 6.848 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 6.858 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 6.353 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 4.029 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 2.743     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 3.028     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 3.060     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 3.054     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 3.226     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 3.033     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 3.030     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 3.022     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 2.779     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 2.743     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 2.773     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 2.771     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 3.049     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 3.055     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 2.953     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 3.053     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 3.045     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 3.062     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 3.062     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 3.063     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 3.082     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 3.083     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 3.081     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 3.082     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 3.302     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 3.300     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 3.225     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 3.866     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 3.544     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 3.769     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 3.657     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 3.807     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 3.815     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 3.728     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 3.521     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 3.775     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 3.729     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 3.537     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 3.567     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 3.758     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 3.476     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 3.750     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 3.477     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 3.582     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 3.561     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 3.573     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 3.562     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 3.605     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 3.541     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 3.627     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 3.397     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 3.271     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 3.282     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 3.229     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 3.291     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 3.225     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 3.250     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 3.295     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 3.260     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 2.936     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 3.583     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 3.425     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 3.681     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 3.436     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 3.327     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 3.196     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 3.172     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 3.456     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 3.454     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 4.204     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 3.719     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 3.529     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 3.584     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 3.791     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 3.796     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 4.046     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 3.317     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 2.967     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 2.936     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 3.280     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 3.231     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 3.179     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 3.250     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 3.815     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 3.270     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 3.211     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 3.275     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 3.311     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 3.300     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 3.553     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 3.236     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 3.473     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 6.353     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 6.859     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 6.859     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 6.858     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 6.858     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 6.838     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 6.848     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 6.858     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 6.353     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 4.029     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 2.743     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 3.028     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 3.060     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 3.054     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 3.226     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 3.033     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 3.030     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 3.022     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 2.779     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 2.743     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 2.773     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 2.771     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 3.049     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 3.055     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 2.953     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 3.053     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 3.045     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 3.062     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 3.062     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 3.063     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 3.082     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 3.083     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 3.081     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 3.082     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 3.302     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 3.300     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 3.225     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 3.866     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 3.544     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 3.769     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 3.657     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 3.807     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 3.815     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 3.728     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 3.521     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 3.775     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 3.729     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 3.537     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 3.567     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 3.758     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 3.476     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 3.750     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 3.477     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 3.582     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 3.561     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 3.573     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 3.562     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 3.605     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 3.541     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 3.627     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 3.397     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 3.271     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 3.282     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 3.229     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 3.291     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 3.225     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 3.250     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 3.295     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 3.260     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 2.936     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 3.583     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 3.425     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 3.681     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 3.436     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 3.327     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 3.196     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 3.172     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 3.456     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 3.454     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 4.204     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 3.719     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 3.529     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 3.584     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 3.791     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 3.796     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 4.046     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 3.317     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 2.967     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 2.936     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 3.280     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 3.231     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 3.179     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 3.250     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 3.815     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 3.270     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 3.211     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 3.275     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 3.311     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 3.300     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 3.553     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 3.236     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 3.473     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 6.353     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 6.859     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 6.859     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 6.858     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 6.858     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 6.838     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 6.848     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 6.858     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 6.353     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 4.029     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; 4.477  ; 0.000         ;
; clkgen0|\sden:altpll0|pll|clk[0] ; 12.529 ; 0.000         ;
; clkgen0|\sden:altpll0|pll|clk[1] ; 16.403 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 0.215 ; 0.000         ;
; clkgen0|\sden:altpll0|pll|clk[1] ; 0.215 ; 0.000         ;
; CLOCK_50                         ; 5.523 ; 0.000         ;
+----------------------------------+-------+---------------+


+-----------------------------------------------------------+
; Fast Model Recovery Summary                               ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 17.121 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Removal Summary                               ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 2.738 ; 0.000         ;
+----------------------------------+-------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clkgen0|\sden:altpll0|pll|clk[0] ; 7.873  ; 0.000         ;
; CLOCK_50                         ; 10.000 ; 0.000         ;
; clkgen0|\sden:altpll0|pll|clk[1] ; 17.873 ; 0.000         ;
; altera_reserved_tck              ; 97.778 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node       ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+
; 4.477  ; clkgen0|\sden:altpll0|pll|clk[2]    ; dram_clk      ; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50    ; 10.000       ; 2.302      ; 1.825      ;
; 10.396 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 4.193      ;
; 10.585 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 4.004      ;
; 10.653 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 3.936      ;
; 10.809 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 3.780      ;
; 10.950 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 3.639      ;
; 11.387 ; sdctrl16:\sdctrl0:sdc|r.hwdata[14]  ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.599      ; 3.212      ;
; 11.526 ; sdctrl16:\sdctrl0:sdc|r.hwdata[30]  ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.599      ; 3.073      ;
; 11.563 ; sdctrl16:\sdctrl0:sdc|r.hwdata[0]   ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.564      ; 3.001      ;
; 11.691 ; sdctrl16:\sdctrl0:sdc|r.hwdata[13]  ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.599      ; 2.908      ;
; 11.691 ; sdctrl16:\sdctrl0:sdc|r.hwdata[1]   ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.569      ; 2.878      ;
; 11.707 ; sdctrl16:\sdctrl0:sdc|r.hwdata[11]  ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.603      ; 2.896      ;
; 11.715 ; sdctrl16:\sdctrl0:sdc|r.hwdata[29]  ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.599      ; 2.884      ;
; 11.717 ; sdctrl16:\sdctrl0:sdc|r.hwdata[17]  ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.569      ; 2.852      ;
; 11.767 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.822      ;
; 11.800 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.789      ;
; 11.803 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.786      ;
; 11.810 ; sdctrl16:\sdctrl0:sdc|r.hwdata[27]  ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.603      ; 2.793      ;
; 11.813 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.776      ;
; 11.814 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.775      ;
; 11.814 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.775      ;
; 11.821 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.768      ;
; 11.836 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.753      ;
; 11.924 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.665      ;
; 11.929 ; sdctrl16:\sdctrl0:sdc|r.hwdata[16]  ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.569      ; 2.640      ;
; 11.954 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.635      ;
; 11.962 ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.627      ;
; 12.017 ; sdctrl16:\sdctrl0:sdc|r.hwdata[10]  ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.563      ;
; 12.024 ; sdctrl16:\sdctrl0:sdc|r.hwdata[9]   ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.556      ;
; 12.027 ; sdctrl16:\sdctrl0:sdc|r.hwdata[12]  ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.553      ;
; 12.031 ; sdctrl16:\sdctrl0:sdc|r.hwdata[7]   ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.549      ;
; 12.046 ; sdctrl16:\sdctrl0:sdc|r.hwdata[15]  ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.534      ;
; 12.047 ; sdctrl16:\sdctrl0:sdc|r.hwdata[2]   ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.533      ;
; 12.053 ; sdctrl16:\sdctrl0:sdc|r.hwdata[8]   ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.527      ;
; 12.066 ; sdctrl16:\sdctrl0:sdc|r.address[16] ; dram_ba_1     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.523      ;
; 12.080 ; sdctrl16:\sdctrl0:sdc|r.address[15] ; dram_ba_0     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.509      ;
; 12.093 ; sdctrl16:\sdctrl0:sdc|r.casn        ; dram_cas_n    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.581      ; 2.488      ;
; 12.096 ; sdctrl16:\sdctrl0:sdc|r.dqm[1]      ; dram_udqm     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.602      ; 2.506      ;
; 12.106 ; sdctrl16:\sdctrl0:sdc|r.address[12] ; dram_addr[10] ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.589      ; 2.483      ;
; 12.116 ; sdctrl16:\sdctrl0:sdc|r.rasn        ; dram_ras_n    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.578      ; 2.462      ;
; 12.125 ; sdctrl16:\sdctrl0:sdc|r.address[3]  ; dram_addr[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.605      ; 2.480      ;
; 12.130 ; sdctrl16:\sdctrl0:sdc|r.address[7]  ; dram_addr[5]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.605      ; 2.475      ;
; 12.138 ; sdctrl16:\sdctrl0:sdc|r.address[2]  ; dram_addr[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.603      ; 2.465      ;
; 12.138 ; sdctrl16:\sdctrl0:sdc|r.address[4]  ; dram_addr[2]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.607      ; 2.469      ;
; 12.155 ; sdctrl16:\sdctrl0:sdc|r.hwdata[5]   ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.425      ;
; 12.172 ; sdctrl16:\sdctrl0:sdc|r.hwdata[28]  ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.408      ;
; 12.176 ; sdctrl16:\sdctrl0:sdc|r.hwdata[26]  ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.404      ;
; 12.183 ; sdctrl16:\sdctrl0:sdc|r.hwdata[25]  ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.397      ;
; 12.186 ; sdctrl16:\sdctrl0:sdc|r.hwdata[3]   ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.394      ;
; 12.189 ; sdctrl16:\sdctrl0:sdc|r.hwdata[23]  ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.391      ;
; 12.191 ; sdctrl16:\sdctrl0:sdc|r.cfg.cke     ; dram_cke      ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.585      ; 2.394      ;
; 12.192 ; sdctrl16:\sdctrl0:sdc|r.address[5]  ; dram_addr[3]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.605      ; 2.413      ;
; 12.192 ; sdctrl16:\sdctrl0:sdc|r.hwdata[31]  ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.388      ;
; 12.193 ; sdctrl16:\sdctrl0:sdc|r.hwdata[18]  ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.387      ;
; 12.194 ; sdctrl16:\sdctrl0:sdc|r.hwdata[6]   ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.577      ; 2.383      ;
; 12.196 ; sdctrl16:\sdctrl0:sdc|r.hwdata[4]   ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.384      ;
; 12.212 ; sdctrl16:\sdctrl0:sdc|r.hwdata[24]  ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.368      ;
; 12.217 ; sdctrl16:\sdctrl0:sdc|r.dqm[0]      ; dram_ldqm     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.602      ; 2.385      ;
; 12.218 ; sdctrl16:\sdctrl0:sdc|r.hwdata[22]  ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.577      ; 2.359      ;
; 12.233 ; sdctrl16:\sdctrl0:sdc|r.sdcsn[0]    ; dram_cs_n     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.581      ; 2.348      ;
; 12.248 ; sdctrl16:\sdctrl0:sdc|r.address[10] ; dram_addr[8]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.607      ; 2.359      ;
; 12.262 ; sdctrl16:\sdctrl0:sdc|r.address[6]  ; dram_addr[4]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.605      ; 2.343      ;
; 12.267 ; sdctrl16:\sdctrl0:sdc|r.address[11] ; dram_addr[9]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.602      ; 2.335      ;
; 12.280 ; sdctrl16:\sdctrl0:sdc|r.address[9]  ; dram_addr[7]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.605      ; 2.325      ;
; 12.283 ; sdctrl16:\sdctrl0:sdc|r.address[8]  ; dram_addr[6]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.605      ; 2.322      ;
; 12.301 ; sdctrl16:\sdctrl0:sdc|r.hwdata[21]  ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.279      ;
; 12.305 ; sdctrl16:\sdctrl0:sdc|r.sdwen       ; dram_we_n     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.578      ; 2.273      ;
; 12.332 ; sdctrl16:\sdctrl0:sdc|r.hwdata[19]  ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.248      ;
; 12.339 ; sdctrl16:\sdctrl0:sdc|r.hwdata[20]  ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.580      ; 2.241      ;
; 12.344 ; sdctrl16:\sdctrl0:sdc|r.address[13] ; dram_addr[11] ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.602      ; 2.258      ;
; 12.618 ; sdctrl16:\sdctrl0:sdc|rbdrive[3]    ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.969      ;
; 12.672 ; sdctrl16:\sdctrl0:sdc|rbdrive[1]    ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.915      ;
; 12.675 ; sdctrl16:\sdctrl0:sdc|rbdrive[2]    ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.912      ;
; 12.676 ; sdctrl16:\sdctrl0:sdc|rbdrive[14]   ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.911      ;
; 12.679 ; sdctrl16:\sdctrl0:sdc|rbdrive[12]   ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.908      ;
; 12.680 ; sdctrl16:\sdctrl0:sdc|rbdrive[11]   ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.593      ; 1.913      ;
; 12.689 ; sdctrl16:\sdctrl0:sdc|rbdrive[15]   ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.898      ;
; 12.701 ; sdctrl16:\sdctrl0:sdc|rbdrive[4]    ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.886      ;
; 12.702 ; sdctrl16:\sdctrl0:sdc|rbdrive[5]    ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.885      ;
; 12.703 ; sdctrl16:\sdctrl0:sdc|rbdrive[0]    ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.884      ;
; 12.706 ; sdctrl16:\sdctrl0:sdc|rbdrive[6]    ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.881      ;
; 12.726 ; sdctrl16:\sdctrl0:sdc|rbdrive[13]   ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.861      ;
; 12.798 ; sdctrl16:\sdctrl0:sdc|rbdrive[7]    ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.789      ;
; 12.804 ; sdctrl16:\sdctrl0:sdc|rbdrive[9]    ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.783      ;
; 12.805 ; sdctrl16:\sdctrl0:sdc|rbdrive[10]   ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.782      ;
; 12.834 ; sdctrl16:\sdctrl0:sdc|rbdrive[8]    ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 20.000       ; 0.587      ; 1.753      ;
; 14.477 ; clkgen0|\sden:altpll0|pll|clk[2]    ; dram_clk      ; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50    ; 20.000       ; 2.302      ; 1.825      ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                                                                                                                      ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 12.529 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.aluop[0]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[14]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.023     ; 7.480      ;
; 12.651 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.aluop[2]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[14]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.017     ; 7.364      ;
; 12.664 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.066      ; 7.401      ;
; 12.665 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.062      ; 7.396      ;
; 12.669 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.056      ; 7.386      ;
; 12.675 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 7.372      ;
; 12.678 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.039      ; 7.360      ;
; 12.681 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.383      ;
; 12.701 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.363      ;
; 12.754 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.310      ;
; 12.764 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.083      ; 7.318      ;
; 12.784 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.083      ; 7.298      ;
; 12.793 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.039      ; 7.245      ;
; 12.800 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][14]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[14]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.001     ; 7.231      ;
; 12.807 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.242      ;
; 12.813 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg1   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.236      ;
; 12.815 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.079      ; 7.263      ;
; 12.819 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 7.228      ;
; 12.835 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.079      ; 7.243      ;
; 12.837 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.083      ; 7.245      ;
; 12.843 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.206      ;
; 12.846 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[31] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]                                                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 7.190      ;
; 12.852 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.212      ;
; 12.865 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.070      ; 7.204      ;
; 12.872 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.192      ;
; 12.874 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.aluop[1]      ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[14]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.027     ; 7.131      ;
; 12.875 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.174      ;
; 12.880 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a7~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.071      ; 7.190      ;
; 12.883 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[27]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.035     ; 7.114      ;
; 12.888 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.079      ; 7.190      ;
; 12.889 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[31] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]                                                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 7.147      ;
; 12.890 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.068      ; 7.177      ;
; 12.896 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg1   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.068      ; 7.171      ;
; 12.899 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg9   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.150      ;
; 12.904 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[5]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.160      ;
; 12.920 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][31]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.zcorr                                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.025      ; 7.137      ;
; 12.923 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.068      ; 7.144      ;
; 12.924 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.064      ; 7.139      ;
; 12.924 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[5]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.140      ;
; 12.925 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.139      ;
; 12.926 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg7  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.066      ; 7.139      ;
; 12.926 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.070      ; 7.143      ;
; 12.926 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.068      ; 7.141      ;
; 12.928 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.058      ; 7.129      ;
; 12.931 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.066      ; 7.134      ;
; 12.932 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.045      ; 7.112      ;
; 12.934 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.115      ;
; 12.937 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][19]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.041      ; 7.103      ;
; 12.941 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.064      ; 7.122      ;
; 12.945 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.062      ; 7.116      ;
; 12.947 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg1   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.064      ; 7.116      ;
; 12.949 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a10~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.054      ; 7.104      ;
; 12.952 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg8 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 7.095      ;
; 12.953 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg0   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.096      ;
; 12.954 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a5~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.084      ; 7.129      ;
; 12.956 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.056      ; 7.099      ;
; 12.958 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a5~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.082      ; 7.123      ;
; 12.958 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.068      ; 7.109      ;
; 12.961 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg5   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.103      ;
; 12.962 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.080      ; 7.117      ;
; 12.964 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.058      ; 7.093      ;
; 12.966 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[27]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.017     ; 7.049      ;
; 12.972 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg1   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.092      ;
; 12.973 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[27]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.035     ; 7.024      ;
; 12.977 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[5]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.087      ;
; 12.977 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.064      ; 7.086      ;
; 12.978 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.071      ;
; 12.979 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a7~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.076      ; 7.096      ;
; 12.980 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.084      ;
; 12.982 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg9   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.068      ; 7.085      ;
; 12.984 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg1   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.065      ;
; 12.988 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.080      ; 7.091      ;
; 12.992 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg7  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.039      ; 7.046      ;
; 12.996 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a14~porta_address_reg7 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.068      ;
; 13.001 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg7  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.056      ; 7.054      ;
; 13.001 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ctrl.inst[31] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[27]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.041     ; 6.990      ;
; 13.003 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[1]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.061      ;
; 13.004 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[27]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.012     ; 7.016      ;
; 13.009 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a10~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.081      ; 7.071      ;
; 13.009 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a12~porta_address_reg7 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.048      ; 7.038      ;
; 13.009 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp2         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.078      ; 7.068      ;
; 13.009 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg11  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.064      ; 7.054      ;
; 13.013 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[17]       ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[27]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.035     ; 6.984      ;
; 13.014 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[3]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.035      ;
; 13.015 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg2  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.063      ; 7.047      ;
; 13.017 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[27]                                                                                                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.021     ; 6.994      ;
; 13.020 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.ctrl.inst[20] ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]                                                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.005     ; 7.007      ;
; 13.020 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.088      ; 7.067      ;
; 13.023 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[1]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.041      ;
; 13.027 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][17]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg6  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.039      ; 7.011      ;
; 13.027 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[2]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg6   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.037      ;
; 13.027 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.invop2        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.058      ; 7.030      ;
; 13.029 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp2         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg2   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.078      ; 7.048      ;
; 13.029 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a3~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.055      ; 7.025      ;
; 13.029 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op1[17]       ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.065      ; 7.035      ;
; 13.030 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a8~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.051      ; 7.020      ;
; 13.030 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.op2[5]        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg3   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.050      ; 7.019      ;
; 13.032 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.data[0][2]    ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a10~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.072      ; 7.039      ;
; 13.033 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.e.ldbp1         ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_74r:auto_generated|ram_block1a8~porta_datain_reg9   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.064      ; 7.030      ;
; 13.034 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.d.inst[0][21]   ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|cachemem:\vhdl:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_h6r:auto_generated|ram_block1a0~porta_address_reg3  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.045      ; 7.010      ;
+--------+------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkgen0|\sden:altpll0|pll|clk[1]'                                                                                                                                               ;
+--------+---------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 16.403 ; svgactrl:\svga:svga0|r.int_reg[2][3]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 3.623      ;
; 16.403 ; svgactrl:\svga:svga0|r.int_reg[2][3]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 3.623      ;
; 16.405 ; svgactrl:\svga:svga0|r.int_reg[2][3]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 3.621      ;
; 16.444 ; svgactrl:\svga:svga0|r.int_reg[1][2]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.570      ;
; 16.444 ; svgactrl:\svga:svga0|r.int_reg[1][2]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.570      ;
; 16.446 ; svgactrl:\svga:svga0|r.int_reg[1][2]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.568      ;
; 16.449 ; svgactrl:\svga:svga0|r.int_reg[2][19] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.014     ; 3.569      ;
; 16.456 ; svgactrl:\svga:svga0|r.int_reg[2][2]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.558      ;
; 16.456 ; svgactrl:\svga:svga0|r.int_reg[2][2]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.558      ;
; 16.458 ; svgactrl:\svga:svga0|r.int_reg[2][2]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.556      ;
; 16.467 ; svgactrl:\svga:svga0|r.int_reg[2][0]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.566      ;
; 16.467 ; svgactrl:\svga:svga0|r.int_reg[2][0]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.566      ;
; 16.469 ; svgactrl:\svga:svga0|r.int_reg[2][0]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.564      ;
; 16.478 ; svgactrl:\svga:svga0|r.int_reg[2][16] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.005      ; 3.559      ;
; 16.483 ; svgactrl:\svga:svga0|r.int_reg[1][17] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.531      ;
; 16.486 ; svgactrl:\svga:svga0|r.int_reg[2][3]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 3.540      ;
; 16.488 ; svgactrl:\svga:svga0|r.int_reg[1][0]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.545      ;
; 16.488 ; svgactrl:\svga:svga0|r.int_reg[1][0]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.545      ;
; 16.490 ; svgactrl:\svga:svga0|r.int_reg[1][7]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.529      ;
; 16.490 ; svgactrl:\svga:svga0|r.int_reg[1][7]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.529      ;
; 16.490 ; svgactrl:\svga:svga0|r.int_reg[1][0]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.543      ;
; 16.492 ; svgactrl:\svga:svga0|r.int_reg[1][7]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.527      ;
; 16.500 ; svgactrl:\svga:svga0|r.int_reg[2][17] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.514      ;
; 16.527 ; svgactrl:\svga:svga0|r.int_reg[1][2]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.487      ;
; 16.539 ; svgactrl:\svga:svga0|r.int_reg[2][2]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.475      ;
; 16.546 ; svgactrl:\svga:svga0|r.int_reg[1][3]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 3.480      ;
; 16.546 ; svgactrl:\svga:svga0|r.int_reg[1][3]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 3.480      ;
; 16.548 ; svgactrl:\svga:svga0|r.int_reg[1][3]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 3.478      ;
; 16.550 ; svgactrl:\svga:svga0|r.int_reg[2][0]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.483      ;
; 16.566 ; svgactrl:\svga:svga0|r.int_reg[2][19] ; svgactrl:\svga:svga0|t.vsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.014     ; 3.452      ;
; 16.569 ; svgactrl:\svga:svga0|r.int_reg[2][19] ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.014     ; 3.449      ;
; 16.570 ; svgactrl:\svga:svga0|r.int_reg[2][19] ; svgactrl:\svga:svga0|t.vsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.014     ; 3.448      ;
; 16.571 ; svgactrl:\svga:svga0|r.int_reg[1][19] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.014     ; 3.447      ;
; 16.571 ; svgactrl:\svga:svga0|r.int_reg[1][0]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.462      ;
; 16.573 ; svgactrl:\svga:svga0|r.int_reg[2][21] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.021     ; 3.438      ;
; 16.573 ; svgactrl:\svga:svga0|r.int_reg[1][7]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.446      ;
; 16.591 ; svgactrl:\svga:svga0|r.int_reg[2][7]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.428      ;
; 16.591 ; svgactrl:\svga:svga0|r.int_reg[2][7]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.428      ;
; 16.593 ; svgactrl:\svga:svga0|r.int_reg[2][7]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.426      ;
; 16.595 ; svgactrl:\svga:svga0|r.int_reg[2][16] ; svgactrl:\svga:svga0|t.vsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.005      ; 3.442      ;
; 16.598 ; svgactrl:\svga:svga0|r.int_reg[2][16] ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.005      ; 3.439      ;
; 16.599 ; svgactrl:\svga:svga0|r.int_reg[2][16] ; svgactrl:\svga:svga0|t.vsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.005      ; 3.438      ;
; 16.600 ; svgactrl:\svga:svga0|r.int_reg[1][17] ; svgactrl:\svga:svga0|t.vsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.414      ;
; 16.603 ; svgactrl:\svga:svga0|r.int_reg[1][17] ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.411      ;
; 16.604 ; svgactrl:\svga:svga0|r.int_reg[1][17] ; svgactrl:\svga:svga0|t.vsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.410      ;
; 16.610 ; svgactrl:\svga:svga0|r.int_reg[2][4]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.423      ;
; 16.610 ; svgactrl:\svga:svga0|r.int_reg[2][4]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.423      ;
; 16.612 ; svgactrl:\svga:svga0|r.int_reg[2][4]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.421      ;
; 16.617 ; svgactrl:\svga:svga0|r.int_reg[2][1]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.416      ;
; 16.617 ; svgactrl:\svga:svga0|r.int_reg[2][1]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.416      ;
; 16.617 ; svgactrl:\svga:svga0|r.int_reg[2][17] ; svgactrl:\svga:svga0|t.vsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.397      ;
; 16.619 ; svgactrl:\svga:svga0|r.int_reg[2][1]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.414      ;
; 16.620 ; svgactrl:\svga:svga0|r.int_reg[1][1]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.413      ;
; 16.620 ; svgactrl:\svga:svga0|r.int_reg[1][1]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.413      ;
; 16.620 ; svgactrl:\svga:svga0|r.int_reg[2][17] ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.394      ;
; 16.621 ; svgactrl:\svga:svga0|r.int_reg[1][6]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.407      ;
; 16.621 ; svgactrl:\svga:svga0|r.int_reg[1][6]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.407      ;
; 16.621 ; svgactrl:\svga:svga0|r.int_reg[2][17] ; svgactrl:\svga:svga0|t.vsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.393      ;
; 16.622 ; svgactrl:\svga:svga0|r.int_reg[1][1]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.411      ;
; 16.623 ; svgactrl:\svga:svga0|r.int_reg[1][6]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.405      ;
; 16.626 ; svgactrl:\svga:svga0|r.int_reg[1][4]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.407      ;
; 16.626 ; svgactrl:\svga:svga0|r.int_reg[1][4]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.407      ;
; 16.628 ; svgactrl:\svga:svga0|r.int_reg[1][4]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.405      ;
; 16.629 ; svgactrl:\svga:svga0|r.int_reg[1][3]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.006     ; 3.397      ;
; 16.630 ; svgactrl:\svga:svga0|r.int_reg[1][24] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.007     ; 3.395      ;
; 16.634 ; svgactrl:\svga:svga0|r.int_reg[1][18] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.017     ; 3.381      ;
; 16.658 ; svgactrl:\svga:svga0|r.int_reg[2][18] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.361      ;
; 16.674 ; svgactrl:\svga:svga0|r.int_reg[1][5]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.359      ;
; 16.674 ; svgactrl:\svga:svga0|r.int_reg[1][5]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.359      ;
; 16.674 ; svgactrl:\svga:svga0|r.int_reg[2][7]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.345      ;
; 16.675 ; svgactrl:\svga:svga0|r.int_reg[2][6]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.353      ;
; 16.675 ; svgactrl:\svga:svga0|r.int_reg[2][6]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.353      ;
; 16.676 ; svgactrl:\svga:svga0|r.int_reg[1][5]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.357      ;
; 16.676 ; svgactrl:\svga:svga0|r.int_reg[1][12] ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.352      ;
; 16.676 ; svgactrl:\svga:svga0|r.int_reg[1][12] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.352      ;
; 16.677 ; svgactrl:\svga:svga0|r.int_reg[2][6]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.351      ;
; 16.678 ; svgactrl:\svga:svga0|r.int_reg[1][12] ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.350      ;
; 16.678 ; svgactrl:\svga:svga0|r.int_reg[1][20] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.021     ; 3.333      ;
; 16.680 ; svgactrl:\svga:svga0|r.int_reg[2][20] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.021     ; 3.331      ;
; 16.684 ; svgactrl:\svga:svga0|r.int_reg[2][5]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.349      ;
; 16.684 ; svgactrl:\svga:svga0|r.int_reg[2][5]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.349      ;
; 16.686 ; svgactrl:\svga:svga0|r.int_reg[2][5]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.347      ;
; 16.688 ; svgactrl:\svga:svga0|r.int_reg[1][19] ; svgactrl:\svga:svga0|t.vsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.014     ; 3.330      ;
; 16.690 ; svgactrl:\svga:svga0|r.int_reg[2][21] ; svgactrl:\svga:svga0|t.vsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.021     ; 3.321      ;
; 16.691 ; svgactrl:\svga:svga0|r.int_reg[1][19] ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.014     ; 3.327      ;
; 16.692 ; svgactrl:\svga:svga0|r.int_reg[1][19] ; svgactrl:\svga:svga0|t.vsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.014     ; 3.326      ;
; 16.693 ; svgactrl:\svga:svga0|r.int_reg[2][4]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.340      ;
; 16.693 ; svgactrl:\svga:svga0|r.int_reg[2][21] ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.021     ; 3.318      ;
; 16.694 ; svgactrl:\svga:svga0|r.int_reg[2][21] ; svgactrl:\svga:svga0|t.vsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.021     ; 3.317      ;
; 16.700 ; svgactrl:\svga:svga0|r.int_reg[2][1]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.333      ;
; 16.703 ; svgactrl:\svga:svga0|r.int_reg[1][16] ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.013     ; 3.316      ;
; 16.703 ; svgactrl:\svga:svga0|r.int_reg[1][1]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.330      ;
; 16.704 ; svgactrl:\svga:svga0|r.int_reg[1][6]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.004     ; 3.324      ;
; 16.705 ; svgactrl:\svga:svga0|r.int_reg[3][2]  ; svgactrl:\svga:svga0|t.hsync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.309      ;
; 16.705 ; svgactrl:\svga:svga0|r.int_reg[3][2]  ; svgactrl:\svga:svga0|t.csync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.309      ;
; 16.707 ; svgactrl:\svga:svga0|r.int_reg[3][2]  ; svgactrl:\svga:svga0|t.csync       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; -0.018     ; 3.307      ;
; 16.709 ; svgactrl:\svga:svga0|r.int_reg[1][4]  ; svgactrl:\svga:svga0|t.hsync2      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.001      ; 3.324      ;
; 16.710 ; svgactrl:\svga:svga0|r.int_reg[4][0]  ; svgactrl:\svga:svga0|t.vcounter[8] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.007      ; 3.329      ;
; 16.710 ; svgactrl:\svga:svga0|r.int_reg[4][0]  ; svgactrl:\svga:svga0|t.vcounter[9] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.007      ; 3.329      ;
; 16.710 ; svgactrl:\svga:svga0|r.int_reg[4][0]  ; svgactrl:\svga:svga0|t.vcounter[6] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 20.000       ; 0.007      ; 3.329      ;
+--------+---------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[34]                            ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[34]                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.wdone                               ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.wdone                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[31]                            ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[31]                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.sync_c[1]                                                               ; svgactrl:\svga:svga0|r.sync_c[1]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.sync_c[0]                                                               ; svgactrl:\svga:svga0|r.sync_c[0]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.state.not_running                                                       ; svgactrl:\svga:svga0|r.state.not_running                                                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.state.reset                                                             ; svgactrl:\svga:svga0|r.state.reset                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.state.running                                                           ; svgactrl:\svga:svga0|r.state.running                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbctrl:apb0|apbctrlx:apbx|r.p[0].state[0]                                                     ; apbctrl:apb0|apbctrlx:apbx|r.p[0].state[0]                                                     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbctrl:apb0|apbctrlx:apbx|r.p[0].state[1]                                                     ; apbctrl:apb0|apbctrlx:apbx|r.p[0].state[1]                                                     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.dsu2                     ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.x.rstate.dsu2                     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hsel                                                          ; dsu3:\dsugen:dsu0|dsu3x:x0|r.slv.hsel                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[8]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[8]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[6]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[6]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[4]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[4]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[5]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[5]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[33]                            ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[33]                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.clen[0]                                                    ; ahbuart:\dcomgen:dcom0|dcom:dcom0|r.clen[0]                                                    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[1]                             ; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom2:\newcom:jtagcom0|ar.areg[1]                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dsu3:\dsugen:dsu0|dsu3x:x0|tr.ahbactive                                                        ; dsu3:\dsugen:dsu0|dsu3x:x0|tr.ahbactive                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dsu3:\dsugen:dsu0|dsu3x:x0|r.ss[0]                                                             ; dsu3:\dsugen:dsu0|dsu3x:x0|r.ss[0]                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.int_reg[5][15]                                                          ; svgactrl:\svga:svga0|r.int_reg[5][15]                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.int_reg[5][10]                                                          ; svgactrl:\svga:svga0|r.int_reg[5][10]                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.int_reg[5][16]                                                          ; svgactrl:\svga:svga0|r.int_reg[5][16]                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.crdy[1]                        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|dsur.crdy[1]                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.dsuen                       ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.m.dci.dsuen                       ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cmstate.as                                                                        ; apblcd:lcd|r.cmstate.as                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cmstate.idle                                                                      ; apblcd:lcd|r.cmstate.idle                                                                      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.epw[0]                                                                        ; apblcd:lcd|r.cfg.epw[0]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.tas[0]                                                                        ; apblcd:lcd|r.cfg.tas[0]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.epw[3]                                                                        ; apblcd:lcd|r.cfg.epw[3]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.epw[1]                                                                        ; apblcd:lcd|r.cfg.epw[1]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.tas[1]                                                                        ; apblcd:lcd|r.cfg.tas[1]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.tas[2]                                                                        ; apblcd:lcd|r.cfg.tas[2]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.epw[2]                                                                        ; apblcd:lcd|r.cfg.epw[2]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.tas[3]                                                                        ; apblcd:lcd|r.cfg.tas[3]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.epw[6]                                                                        ; apblcd:lcd|r.cfg.epw[6]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.epw[4]                                                                        ; apblcd:lcd|r.cfg.epw[4]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.cfg.epw[5]                                                                        ; apblcd:lcd|r.cfg.epw[5]                                                                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apblcd:lcd|r.busy                                                                              ; apblcd:lcd|r.busy                                                                              ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.int_reg[2][8]                                                           ; svgactrl:\svga:svga0|r.int_reg[2][8]                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.int_reg[1][8]                                                           ; svgactrl:\svga:svga0|r.int_reg[1][8]                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.int_reg[3][8]                                                           ; svgactrl:\svga:svga0|r.int_reg[3][8]                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|r.int_reg[4][8]                                                           ; svgactrl:\svga:svga0|r.int_reg[4][8]                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbps2:\kbd:ps20|r.reload[8]                                                                   ; apbps2:\kbd:ps20|r.reload[8]                                                                   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.dishlt                                                                   ; gptimer:\gpt:timer0|r.dishlt                                                                   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.tsel[1]                                                                  ; gptimer:\gpt:timer0|r.tsel[1]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[0]                                                                ; gptimer:\gpt:timer0|r.reload[0]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[1]                                                                ; gptimer:\gpt:timer0|r.reload[1]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[2]                                                                ; gptimer:\gpt:timer0|r.reload[2]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[3]                                                                ; gptimer:\gpt:timer0|r.reload[3]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[4]                                                                ; gptimer:\gpt:timer0|r.reload[4]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[5]                                                                ; gptimer:\gpt:timer0|r.reload[5]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[6]                                                                ; gptimer:\gpt:timer0|r.reload[6]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[7]                                                                ; gptimer:\gpt:timer0|r.reload[7]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[9]                                                                ; gptimer:\gpt:timer0|r.reload[9]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[10]                                                               ; gptimer:\gpt:timer0|r.reload[10]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[11]                                                               ; gptimer:\gpt:timer0|r.reload[11]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[12]                                                               ; gptimer:\gpt:timer0|r.reload[12]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[13]                                                               ; gptimer:\gpt:timer0|r.reload[13]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[14]                                                               ; gptimer:\gpt:timer0|r.reload[14]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.reload[15]                                                               ; gptimer:\gpt:timer0|r.reload[15]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.tsel[0]                                                                  ; gptimer:\gpt:timer0|r.tsel[0]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[1]                ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[1]                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[0]                ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.state[0]                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.neg                     ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|div32:\mgen:div0|r.neg                     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.cwp[1]                        ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|r.w.s.cwp[1]                        ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.read  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.read  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|ir.pwd                              ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|iu3:iu|ir.pwd                              ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.timers[1].irqen                                                          ; gptimer:\gpt:timer0|r.timers[1].irqen                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.eocl  ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.eocl  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cache ; leon3s:\cpu:0:nosh:u0|leon3x:leon3x0|proc3:\vhdl:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cache ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; irqmp:\irqctrl:irqctrl0|r.iforce[0][9]                                                         ; irqmp:\irqctrl:irqctrl0|r.iforce[0][9]                                                         ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gptimer:\gpt:timer0|r.timers[2].irqen                                                          ; gptimer:\gpt:timer0|r.timers[2].irqen                                                          ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio0:grgpio0|r.dout[7]                                                                ; grgpio:\gpio0:grgpio0|r.dout[7]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio0:grgpio0|r.dir[7]                                                                 ; grgpio:\gpio0:grgpio0|r.dir[7]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio1:grgpio1|r.dout[7]                                                                ; grgpio:\gpio1:grgpio1|r.dout[7]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio1:grgpio1|r.dir[7]                                                                 ; grgpio:\gpio1:grgpio1|r.dir[7]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio0:grgpio0|r.imask[7]                                                               ; grgpio:\gpio0:grgpio0|r.imask[7]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio1:grgpio1|r.imask[7]                                                               ; grgpio:\gpio1:grgpio1|r.imask[7]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; irqmp:\irqctrl:irqctrl0|r.iforce[0][7]                                                         ; irqmp:\irqctrl:irqctrl0|r.iforce[0][7]                                                         ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio0:grgpio0|r.dout[6]                                                                ; grgpio:\gpio0:grgpio0|r.dout[6]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio0:grgpio0|r.dir[6]                                                                 ; grgpio:\gpio0:grgpio0|r.dir[6]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio1:grgpio1|r.imask[6]                                                               ; grgpio:\gpio1:grgpio1|r.imask[6]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio0:grgpio0|r.imask[6]                                                               ; grgpio:\gpio0:grgpio0|r.imask[6]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio1:grgpio1|r.dout[6]                                                                ; grgpio:\gpio1:grgpio1|r.dout[6]                                                                ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio1:grgpio1|r.dir[6]                                                                 ; grgpio:\gpio1:grgpio1|r.dir[6]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; irqmp:\irqctrl:irqctrl0|r.iforce[0][6]                                                         ; irqmp:\irqctrl:irqctrl0|r.iforce[0][6]                                                         ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio1:grgpio1|r.imask[2]                                                               ; grgpio:\gpio1:grgpio1|r.imask[2]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; grgpio:\gpio0:grgpio0|r.imask[2]                                                               ; grgpio:\gpio0:grgpio0|r.imask[2]                                                               ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.txclk[0]                                                                  ; apbuart:\ua1:uart1|r.txclk[0]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.txclk[1]                                                                  ; apbuart:\ua1:uart1|r.txclk[1]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.txclk[2]                                                                  ; apbuart:\ua1:uart1|r.txclk[2]                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.txstate.stopbit                                                           ; apbuart:\ua1:uart1|r.txstate.stopbit                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.tshift[9]                                                                 ; apbuart:\ua1:uart1|r.tshift[9]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.twaddr[0]                                                                 ; apbuart:\ua1:uart1|r.twaddr[0]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.twaddr[1]                                                                 ; apbuart:\ua1:uart1|r.twaddr[1]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.traddr[0]                                                                 ; apbuart:\ua1:uart1|r.traddr[0]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; apbuart:\ua1:uart1|r.traddr[1]                                                                 ; apbuart:\ua1:uart1|r.traddr[1]                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkgen0|\sden:altpll0|pll|clk[1]'                                                                                                                                                                                                                                                                ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                                                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; svgactrl:\svga:svga0|t.fifo_en              ; svgactrl:\svga:svga0|t.fifo_en                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.lock                 ; svgactrl:\svga:svga0|t.lock                                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.fifo_ren             ; svgactrl:\svga:svga0|t.fifo_ren                                                                                                               ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.index[0]             ; svgactrl:\svga:svga0|t.index[0]                                                                                                               ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_out[3]  ; svgactrl:\svga:svga0|t.read_pointer_out[3]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_out[6]  ; svgactrl:\svga:svga0|t.read_pointer_out[6]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_out[5]  ; svgactrl:\svga:svga0|t.read_pointer_out[5]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_out[4]  ; svgactrl:\svga:svga0|t.read_pointer_out[4]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_out[2]  ; svgactrl:\svga:svga0|t.read_pointer_out[2]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_out[0]  ; svgactrl:\svga:svga0|t.read_pointer_out[0]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_out[1]  ; svgactrl:\svga:svga0|t.read_pointer_out[1]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.sync[0]              ; svgactrl:\svga:svga0|t.sync[0]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.sync[2]              ; svgactrl:\svga:svga0|t.sync[2]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.sync[1]              ; svgactrl:\svga:svga0|t.sync[1]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.blank                ; svgactrl:\svga:svga0|t.blank                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.hsync                ; svgactrl:\svga:svga0|t.hsync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.vsync                ; svgactrl:\svga:svga0|t.vsync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_clut[7] ; svgactrl:\svga:svga0|t.read_pointer_clut[7]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_clut[6] ; svgactrl:\svga:svga0|t.read_pointer_clut[6]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_clut[5] ; svgactrl:\svga:svga0|t.read_pointer_clut[5]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_clut[4] ; svgactrl:\svga:svga0|t.read_pointer_clut[4]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_clut[3] ; svgactrl:\svga:svga0|t.read_pointer_clut[3]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_clut[2] ; svgactrl:\svga:svga0|t.read_pointer_clut[2]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_clut[1] ; svgactrl:\svga:svga0|t.read_pointer_clut[1]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.read_pointer_clut[0] ; svgactrl:\svga:svga0|t.read_pointer_clut[0]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; svgactrl:\svga:svga0|t.csync                ; svgactrl:\svga:svga0|t.csync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; svgactrl:\svga:svga0|t.csync                ; svgactrl:\svga:svga0|t.csync2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.392      ;
; 0.244 ; svgactrl:\svga:svga0|r.int_reg[4][9]        ; svgactrl:\svga:svga0|t.hcounter[9]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.397      ;
; 0.246 ; svgactrl:\svga:svga0|r.sync_w[2]            ; svgactrl:\svga:svga0|sync_w.s2[2]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.399      ;
; 0.248 ; svgactrl:\svga:svga0|r.int_reg[4][15]       ; svgactrl:\svga:svga0|t.hcounter[15]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.401      ;
; 0.248 ; svgactrl:\svga:svga0|r.int_reg[4][10]       ; svgactrl:\svga:svga0|t.hcounter[10]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.401      ;
; 0.248 ; svgactrl:\svga:svga0|r.sync_w[1]            ; svgactrl:\svga:svga0|sync_w.s2[1]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.401      ;
; 0.255 ; svgactrl:\svga:svga0|r.int_reg[4][11]       ; svgactrl:\svga:svga0|t.hcounter[11]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.408      ;
; 0.261 ; svgactrl:\svga:svga0|t.sync[2]              ; svgactrl:\svga:svga0|t.sync[1]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.413      ;
; 0.272 ; svgactrl:\svga:svga0|t.sync[0]              ; svgactrl:\svga:svga0|t.sync[2]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.424      ;
; 0.289 ; svgactrl:\svga:svga0|t.blank                ; svgactrl:\svga:svga0|t.blank2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.441      ;
; 0.328 ; svgactrl:\svga:svga0|r.sync_w[0]            ; svgactrl:\svga:svga0|sync_w.s2[0]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.481      ;
; 0.330 ; svgactrl:\svga:svga0|sync_c.s2[0]           ; svgactrl:\svga:svga0|sync_c.s3[0]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.482      ;
; 0.335 ; svgactrl:\svga:svga0|sync_c.s2[1]           ; svgactrl:\svga:svga0|sync_c.s3[1]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.487      ;
; 0.337 ; svgactrl:\svga:svga0|t.read_pointer[0]      ; svgactrl:\svga:svga0|t.read_pointer_out[0]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.002     ; 0.487      ;
; 0.344 ; svgactrl:\svga:svga0|sync_w.s2[0]           ; svgactrl:\svga:svga0|sync_w.s3[0]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.496      ;
; 0.346 ; svgactrl:\svga:svga0|t.read_pointer[1]      ; svgactrl:\svga:svga0|t.read_pointer_out[1]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.002     ; 0.496      ;
; 0.363 ; svgactrl:\svga:svga0|t.vsync                ; svgactrl:\svga:svga0|t.vsync2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.370 ; svgactrl:\svga:svga0|r.int_reg[4][12]       ; svgactrl:\svga:svga0|t.hcounter[12]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.523      ;
; 0.371 ; svgactrl:\svga:svga0|t.hsync                ; svgactrl:\svga:svga0|t.hsync2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.384 ; svgactrl:\svga:svga0|r.sync_c[1]            ; svgactrl:\svga:svga0|sync_c.s2[1]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.537      ;
; 0.389 ; svgactrl:\svga:svga0|t.sync[1]              ; svgactrl:\svga:svga0|t.sync[0]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.541      ;
; 0.403 ; svgactrl:\svga:svga0|sync_w.s2[2]           ; svgactrl:\svga:svga0|sync_w.s3[2]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.555      ;
; 0.411 ; svgactrl:\svga:svga0|r.hpolarity            ; svgactrl:\svga:svga0|t.hsync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.564      ;
; 0.417 ; svgactrl:\svga:svga0|t.read_pointer_out[7]  ; svgactrl:\svga:svga0|t.read_pointer_out[7]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.569      ;
; 0.422 ; svgactrl:\svga:svga0|t.index[0]             ; svgactrl:\svga:svga0|t.index[1]                                                                                                               ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.574      ;
; 0.445 ; svgactrl:\svga:svga0|t.read_pointer[6]      ; svgactrl:\svga:svga0|t.read_pointer_out[6]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.594      ;
; 0.455 ; svgactrl:\svga:svga0|t.read_pointer[8]      ; svgactrl:\svga:svga0|t.read_pointer_out[8]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.607      ;
; 0.455 ; svgactrl:\svga:svga0|t.read_pointer[5]      ; svgactrl:\svga:svga0|t.read_pointer_out[5]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.604      ;
; 0.457 ; svgactrl:\svga:svga0|t.read_pointer[4]      ; svgactrl:\svga:svga0|t.read_pointer_out[4]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.606      ;
; 0.457 ; svgactrl:\svga:svga0|t.read_pointer[2]      ; svgactrl:\svga:svga0|t.read_pointer_out[2]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.606      ;
; 0.465 ; svgactrl:\svga:svga0|r.sync_c[0]            ; svgactrl:\svga:svga0|sync_c.s2[0]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.618      ;
; 0.494 ; svgactrl:\svga:svga0|t.read_pointer[7]      ; svgactrl:\svga:svga0|t.read_pointer_out[7]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.001     ; 0.645      ;
; 0.498 ; svgactrl:\svga:svga0|sync_w.s2[1]           ; svgactrl:\svga:svga0|sync_w.s3[1]                                                                                                             ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.512 ; svgactrl:\svga:svga0|r.int_reg[4][1]        ; svgactrl:\svga:svga0|t.hcounter[1]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.534 ; svgactrl:\svga:svga0|t.read_pointer[7]      ; svgactrl:\svga:svga0|t.read_pointer[7]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; svgactrl:\svga:svga0|r.vpolarity            ; svgactrl:\svga:svga0|t.vsync                                                                                                                  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.691      ;
; 0.538 ; svgactrl:\svga:svga0|t.read_pointer_clut[1] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg1 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.072      ; 0.748      ;
; 0.540 ; svgactrl:\svga:svga0|t.read_pointer_out[8]  ; svgactrl:\svga:svga0|t.read_pointer_out[8]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; svgactrl:\svga:svga0|t.read_pointer[3]      ; svgactrl:\svga:svga0|t.read_pointer[3]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; svgactrl:\svga:svga0|t.read_pointer[5]      ; svgactrl:\svga:svga0|t.read_pointer[5]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; svgactrl:\svga:svga0|t.read_pointer_clut[3] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg3 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.072      ; 0.755      ;
; 0.545 ; svgactrl:\svga:svga0|t.read_pointer_clut[2] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg2 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.072      ; 0.755      ;
; 0.547 ; svgactrl:\svga:svga0|t.index[1]             ; svgactrl:\svga:svga0|t.index[1]                                                                                                               ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; svgactrl:\svga:svga0|t.read_pointer_clut[4] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg4 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.072      ; 0.759      ;
; 0.551 ; svgactrl:\svga:svga0|t.read_pointer_clut[6] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg6 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.072      ; 0.761      ;
; 0.553 ; svgactrl:\svga:svga0|t.read_pointer_clut[5] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg5 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.072      ; 0.763      ;
; 0.556 ; svgactrl:\svga:svga0|t.read_pointer_clut[0] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg0 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.072      ; 0.766      ;
; 0.558 ; svgactrl:\svga:svga0|t.sync[2]              ; svgactrl:\svga:svga0|t.sync[0]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.710      ;
; 0.563 ; svgactrl:\svga:svga0|t.lock                 ; svgactrl:\svga:svga0|t.data_out[23]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.002      ; 0.717      ;
; 0.570 ; svgactrl:\svga:svga0|t.read_pointer[3]      ; svgactrl:\svga:svga0|t.read_pointer_out[3]                                                                                                    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.719      ;
; 0.577 ; svgactrl:\svga:svga0|t.read_pointer_out[5]  ; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ram_block1a5~porta_address_reg5    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.068      ; 0.783      ;
; 0.577 ; svgactrl:\svga:svga0|t.sync[0]              ; svgactrl:\svga:svga0|t.sync[1]                                                                                                                ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.729      ;
; 0.583 ; svgactrl:\svga:svga0|t.read_pointer_out[6]  ; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ram_block1a5~porta_address_reg6    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.068      ; 0.789      ;
; 0.590 ; svgactrl:\svga:svga0|t.read_pointer_out[2]  ; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ram_block1a5~porta_address_reg2    ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.068      ; 0.796      ;
; 0.592 ; svgactrl:\svga:svga0|t.read_pointer[8]      ; svgactrl:\svga:svga0|t.read_pointer[8]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.744      ;
; 0.595 ; svgactrl:\svga:svga0|t.read_pointer_out[5]  ; svgactrl:\svga:svga0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_24r:auto_generated|ram_block1a13~porta_address_reg5   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.069      ; 0.802      ;
; 0.606 ; svgactrl:\svga:svga0|r.hpolarity            ; svgactrl:\svga:svga0|t.hsync2                                                                                                                 ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.001      ; 0.759      ;
; 0.611 ; svgactrl:\svga:svga0|t.read_pointer[6]      ; svgactrl:\svga:svga0|t.read_pointer[6]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.763      ;
; 0.612 ; svgactrl:\svga:svga0|t.read_pointer[2]      ; svgactrl:\svga:svga0|t.read_pointer[2]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.614 ; svgactrl:\svga:svga0|t.read_pointer[4]      ; svgactrl:\svga:svga0|t.read_pointer[4]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.766      ;
; 0.621 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[15]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.770      ;
; 0.622 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[13]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.771      ;
; 0.623 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[4]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.772      ;
; 0.632 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[8]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.781      ;
; 0.632 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[0]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.781      ;
; 0.633 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[9]                                                                                                            ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.782      ;
; 0.634 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[11]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.783      ;
; 0.641 ; svgactrl:\svga:svga0|t.read_pointer_clut[0] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg0 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.076      ; 0.855      ;
; 0.654 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[12]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.803      ;
; 0.656 ; svgactrl:\svga:svga0|sync_c.s3[1]           ; svgactrl:\svga:svga0|t.vcounter[14]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.003     ; 0.805      ;
; 0.662 ; svgactrl:\svga:svga0|t.index[0]             ; svgactrl:\svga:svga0|t.read_pointer_clut[2]                                                                                                   ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; svgactrl:\svga:svga0|r.int_reg[4][14]       ; svgactrl:\svga:svga0|t.hcounter[14]                                                                                                           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; -0.034     ; 0.781      ;
; 0.665 ; svgactrl:\svga:svga0|t.read_pointer[6]      ; svgactrl:\svga:svga0|t.read_pointer[7]                                                                                                        ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.000      ; 0.817      ;
; 0.669 ; svgactrl:\svga:svga0|t.read_pointer_clut[4] ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg4 ; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 0.000        ; 0.076      ; 0.883      ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                            ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node       ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+
; 5.523  ; clkgen0|\sden:altpll0|pll|clk[2]    ; dram_clk      ; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50    ; 0.000        ; 2.302      ; 1.825      ;
; 7.166  ; sdctrl16:\sdctrl0:sdc|rbdrive[8]    ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.753      ;
; 7.195  ; sdctrl16:\sdctrl0:sdc|rbdrive[10]   ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.782      ;
; 7.196  ; sdctrl16:\sdctrl0:sdc|rbdrive[9]    ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.783      ;
; 7.202  ; sdctrl16:\sdctrl0:sdc|rbdrive[7]    ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.789      ;
; 7.274  ; sdctrl16:\sdctrl0:sdc|rbdrive[13]   ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.861      ;
; 7.294  ; sdctrl16:\sdctrl0:sdc|rbdrive[6]    ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.881      ;
; 7.297  ; sdctrl16:\sdctrl0:sdc|rbdrive[0]    ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.884      ;
; 7.298  ; sdctrl16:\sdctrl0:sdc|rbdrive[5]    ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.885      ;
; 7.299  ; sdctrl16:\sdctrl0:sdc|rbdrive[4]    ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.886      ;
; 7.311  ; sdctrl16:\sdctrl0:sdc|rbdrive[15]   ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.898      ;
; 7.320  ; sdctrl16:\sdctrl0:sdc|rbdrive[11]   ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.593      ; 1.913      ;
; 7.321  ; sdctrl16:\sdctrl0:sdc|rbdrive[12]   ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.908      ;
; 7.324  ; sdctrl16:\sdctrl0:sdc|rbdrive[14]   ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.911      ;
; 7.325  ; sdctrl16:\sdctrl0:sdc|rbdrive[2]    ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.912      ;
; 7.328  ; sdctrl16:\sdctrl0:sdc|rbdrive[1]    ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.915      ;
; 7.382  ; sdctrl16:\sdctrl0:sdc|rbdrive[3]    ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.587      ; 1.969      ;
; 7.656  ; sdctrl16:\sdctrl0:sdc|r.address[13] ; dram_addr[11] ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.602      ; 2.258      ;
; 7.661  ; sdctrl16:\sdctrl0:sdc|r.hwdata[20]  ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.241      ;
; 7.668  ; sdctrl16:\sdctrl0:sdc|r.hwdata[19]  ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.248      ;
; 7.695  ; sdctrl16:\sdctrl0:sdc|r.sdwen       ; dram_we_n     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.578      ; 2.273      ;
; 7.699  ; sdctrl16:\sdctrl0:sdc|r.hwdata[21]  ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.279      ;
; 7.717  ; sdctrl16:\sdctrl0:sdc|r.address[8]  ; dram_addr[6]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.605      ; 2.322      ;
; 7.720  ; sdctrl16:\sdctrl0:sdc|r.address[9]  ; dram_addr[7]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.605      ; 2.325      ;
; 7.733  ; sdctrl16:\sdctrl0:sdc|r.address[11] ; dram_addr[9]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.602      ; 2.335      ;
; 7.738  ; sdctrl16:\sdctrl0:sdc|r.address[6]  ; dram_addr[4]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.605      ; 2.343      ;
; 7.752  ; sdctrl16:\sdctrl0:sdc|r.address[10] ; dram_addr[8]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.607      ; 2.359      ;
; 7.767  ; sdctrl16:\sdctrl0:sdc|r.sdcsn[0]    ; dram_cs_n     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.581      ; 2.348      ;
; 7.782  ; sdctrl16:\sdctrl0:sdc|r.hwdata[22]  ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.577      ; 2.359      ;
; 7.783  ; sdctrl16:\sdctrl0:sdc|r.dqm[0]      ; dram_ldqm     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.602      ; 2.385      ;
; 7.788  ; sdctrl16:\sdctrl0:sdc|r.hwdata[24]  ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.368      ;
; 7.804  ; sdctrl16:\sdctrl0:sdc|r.hwdata[4]   ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.384      ;
; 7.806  ; sdctrl16:\sdctrl0:sdc|r.hwdata[6]   ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.577      ; 2.383      ;
; 7.807  ; sdctrl16:\sdctrl0:sdc|r.hwdata[18]  ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.387      ;
; 7.808  ; sdctrl16:\sdctrl0:sdc|r.address[5]  ; dram_addr[3]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.605      ; 2.413      ;
; 7.808  ; sdctrl16:\sdctrl0:sdc|r.hwdata[31]  ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.388      ;
; 7.809  ; sdctrl16:\sdctrl0:sdc|r.cfg.cke     ; dram_cke      ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.585      ; 2.394      ;
; 7.811  ; sdctrl16:\sdctrl0:sdc|r.hwdata[23]  ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.391      ;
; 7.814  ; sdctrl16:\sdctrl0:sdc|r.hwdata[3]   ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.394      ;
; 7.817  ; sdctrl16:\sdctrl0:sdc|r.hwdata[25]  ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.397      ;
; 7.824  ; sdctrl16:\sdctrl0:sdc|r.hwdata[26]  ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.404      ;
; 7.828  ; sdctrl16:\sdctrl0:sdc|r.hwdata[28]  ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.408      ;
; 7.845  ; sdctrl16:\sdctrl0:sdc|r.hwdata[5]   ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.425      ;
; 7.862  ; sdctrl16:\sdctrl0:sdc|r.address[2]  ; dram_addr[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.603      ; 2.465      ;
; 7.862  ; sdctrl16:\sdctrl0:sdc|r.address[4]  ; dram_addr[2]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.607      ; 2.469      ;
; 7.870  ; sdctrl16:\sdctrl0:sdc|r.address[7]  ; dram_addr[5]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.605      ; 2.475      ;
; 7.875  ; sdctrl16:\sdctrl0:sdc|r.address[3]  ; dram_addr[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.605      ; 2.480      ;
; 7.884  ; sdctrl16:\sdctrl0:sdc|r.rasn        ; dram_ras_n    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.578      ; 2.462      ;
; 7.894  ; sdctrl16:\sdctrl0:sdc|r.address[12] ; dram_addr[10] ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.483      ;
; 7.904  ; sdctrl16:\sdctrl0:sdc|r.dqm[1]      ; dram_udqm     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.602      ; 2.506      ;
; 7.907  ; sdctrl16:\sdctrl0:sdc|r.casn        ; dram_cas_n    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.581      ; 2.488      ;
; 7.920  ; sdctrl16:\sdctrl0:sdc|r.address[15] ; dram_ba_0     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.509      ;
; 7.934  ; sdctrl16:\sdctrl0:sdc|r.address[16] ; dram_ba_1     ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.523      ;
; 7.947  ; sdctrl16:\sdctrl0:sdc|r.hwdata[8]   ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.527      ;
; 7.953  ; sdctrl16:\sdctrl0:sdc|r.hwdata[2]   ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.533      ;
; 7.954  ; sdctrl16:\sdctrl0:sdc|r.hwdata[15]  ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.534      ;
; 7.969  ; sdctrl16:\sdctrl0:sdc|r.hwdata[7]   ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.549      ;
; 7.973  ; sdctrl16:\sdctrl0:sdc|r.hwdata[12]  ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.553      ;
; 7.976  ; sdctrl16:\sdctrl0:sdc|r.hwdata[9]   ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.556      ;
; 7.983  ; sdctrl16:\sdctrl0:sdc|r.hwdata[10]  ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.580      ; 2.563      ;
; 8.038  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.627      ;
; 8.046  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.635      ;
; 8.071  ; sdctrl16:\sdctrl0:sdc|r.hwdata[16]  ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.569      ; 2.640      ;
; 8.076  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.665      ;
; 8.164  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.753      ;
; 8.179  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[15]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.768      ;
; 8.186  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.775      ;
; 8.186  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.775      ;
; 8.187  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[9]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.776      ;
; 8.190  ; sdctrl16:\sdctrl0:sdc|r.hwdata[27]  ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.603      ; 2.793      ;
; 8.197  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[10]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.786      ;
; 8.200  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.789      ;
; 8.233  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 2.822      ;
; 8.283  ; sdctrl16:\sdctrl0:sdc|r.hwdata[17]  ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.569      ; 2.852      ;
; 8.285  ; sdctrl16:\sdctrl0:sdc|r.hwdata[29]  ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.599      ; 2.884      ;
; 8.293  ; sdctrl16:\sdctrl0:sdc|r.hwdata[11]  ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.603      ; 2.896      ;
; 8.309  ; sdctrl16:\sdctrl0:sdc|r.hwdata[1]   ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.569      ; 2.878      ;
; 8.309  ; sdctrl16:\sdctrl0:sdc|r.hwdata[13]  ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.599      ; 2.908      ;
; 8.437  ; sdctrl16:\sdctrl0:sdc|r.hwdata[0]   ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.564      ; 3.001      ;
; 8.474  ; sdctrl16:\sdctrl0:sdc|r.hwdata[30]  ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.599      ; 3.073      ;
; 8.613  ; sdctrl16:\sdctrl0:sdc|r.hwdata[14]  ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.599      ; 3.212      ;
; 9.050  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 3.639      ;
; 9.191  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 3.780      ;
; 9.347  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 3.936      ;
; 9.415  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 4.004      ;
; 9.604  ; sdctrl16:\sdctrl0:sdc|r.lhw         ; dram_dq[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50    ; 0.000        ; 0.589      ; 4.193      ;
; 15.523 ; clkgen0|\sden:altpll0|pll|clk[2]    ; dram_clk      ; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50    ; -10.000      ; 2.302      ; 1.825      ;
+--------+-------------------------------------+---------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                         ;
+--------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 17.121 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|r.bdrive[0]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.037     ; 2.874      ;
; 17.121 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|r.oen           ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.037     ; 2.874      ;
; 17.121 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|r.romsn[0]      ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.037     ; 2.874      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[27]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.006      ; 2.915      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[27]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[28]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[28]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[18]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[18]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[16]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[17]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[17]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[30]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[30]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[30]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[26]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[26]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.006      ; 2.915      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[0]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[25]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[25]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[21]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[21]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[19]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[19]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[22]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[22]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[20]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[20]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[29]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[29]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[24]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[24]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[31]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.123 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[31]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.003      ; 2.912      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[10] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[7]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 2.884      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 2.884      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[6]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.004     ; 2.887      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[6]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[2]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.004     ; 2.887      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.002      ; 2.893      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[5]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[5]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.001      ; 2.892      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.001      ; 2.892      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[4]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.002      ; 2.893      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.001      ; 2.892      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[3]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.004     ; 2.887      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[3]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.004     ; 2.887      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[1]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.002      ; 2.893      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[1]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.004     ; 2.887      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[27]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[27]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[11] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.014     ; 2.877      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[28]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[28]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[12] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[12]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[8]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[8]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[18]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[18]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[2]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.sdcsn[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.sdcsn[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[3]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[11]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[11]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.001      ; 2.892      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[16]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[16]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[16]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.001     ; 2.890      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[17]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[17]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[30]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[14] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.002     ; 2.889      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[14]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.004      ; 2.895      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[26]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[26]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; 0.005      ; 2.896      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.bdrive    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[13] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.008     ; 2.883      ;
; 17.141 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[13]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 20.000       ; -0.007     ; 2.884      ;
+--------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                         ;
+-------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[7]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.882      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.882      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[2]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[4]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[28]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.015      ; 2.905      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[12]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[8]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[24]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.015      ; 2.905      ;
; 2.738 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[27]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.015      ; 2.905      ;
; 2.738 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[25]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.015      ; 2.905      ;
; 2.738 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[30]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.015      ; 2.905      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[14]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.882      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[13]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.882      ;
; 2.738 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[31]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.015      ; 2.905      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[23]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[23]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[29]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.015      ; 2.905      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[15]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[9]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.738 ; rstgen:rst0|rstoutl ; mctrl:\mctrl0:sr1|rbdrive[26]     ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.015      ; 2.905      ;
; 2.738 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[10]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[10] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[7]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.884      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[7]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.884      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[6]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.004     ; 2.887      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[6]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[6]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[2]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.004     ; 2.887      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[2]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.002      ; 2.893      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[5]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[5]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.001      ; 2.892      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[5]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.001      ; 2.892      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[4]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.002      ; 2.893      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[4]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.001      ; 2.892      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[3]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.004     ; 2.887      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[3]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.004     ; 2.887      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[3]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[1]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.002      ; 2.893      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[1]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.004     ; 2.887      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[1]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[27]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[27]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[11] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.014     ; 2.877      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[28]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[28]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[12] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[12]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[12]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[8]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[8]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[8]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[18]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[18]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[2]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.sdcsn[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.sdcsn[1]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[3]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[11]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[11]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[11]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.001      ; 2.892      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[16]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[16]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[16]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.001     ; 2.890      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[0]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[17]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[17]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[30]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[14] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.002     ; 2.889      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[14]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[14]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[26]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[26]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|r.bdrive    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[13] ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[13]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.884      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[13]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.007     ; 2.884      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[6]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[0]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[0]    ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[9]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[25]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[25]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[4]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; sdctrl16:\sdctrl0:sdc|rbdrive[7]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; -0.008     ; 2.883      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dout[23]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio1:grgpio1|r.dir[23]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.004      ; 2.895      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dout[21]  ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
; 2.739 ; rstgen:rst0|rstoutl ; grgpio:\gpio0:grgpio0|r.dir[21]   ; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 0.000        ; 0.005      ; 2.896      ;
+-------+---------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkgen0|\sden:altpll0|pll|clk[0]'                                                                                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg12  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg12  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg13  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg13  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_datain_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a10~portb_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a10~portb_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[0] ; Rise       ; dsu3:\dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem32:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_t3r:auto_generated|ram_block1a11~porta_address_reg2 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen0|\sden:altpll0|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_50|combout                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_50|combout                   ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; clock_50                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkgen0|\sden:altpll0|pll|clk[1]'                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg6 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg6 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg7 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; clkgen0|\sden:altpll0|pll|clk[1] ; Rise       ; svgactrl:\svga:svga0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_14r:auto_generated|ram_block1a2~porta_address_reg7 ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+-------+-------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+-------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 4.663 ; 4.663 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 4.402 ; 4.402 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 4.397 ; 4.397 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 4.237 ; 4.237 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 4.339 ; 4.339 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 4.551 ; 4.551 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 4.498 ; 4.498 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 4.503 ; 4.503 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 4.466 ; 4.466 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 4.320 ; 4.320 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 4.663 ; 4.663 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 4.600 ; 4.600 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 4.506 ; 4.506 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 4.434 ; 4.434 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsubre       ; CLOCK_50   ; 4.659 ; 4.659 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 4.935 ; 4.935 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 4.795 ; 4.795 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 4.720 ; 4.720 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 4.844 ; 4.844 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 4.935 ; 4.935 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 4.756 ; 4.756 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 4.697 ; 4.697 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 4.934 ; 4.934 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 4.880 ; 4.880 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 4.543 ; 4.543 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 4.446 ; 4.446 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 4.448 ; 4.448 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 4.257 ; 4.257 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 4.522 ; 4.522 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 4.325 ; 4.325 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 4.226 ; 4.226 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 4.377 ; 4.377 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 4.214 ; 4.214 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 4.244 ; 4.244 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 4.501 ; 4.501 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 4.076 ; 4.076 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 4.091 ; 4.091 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 4.095 ; 4.095 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 4.216 ; 4.216 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 4.298 ; 4.298 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 4.124 ; 4.124 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 4.236 ; 4.236 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 4.109 ; 4.109 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 4.280 ; 4.280 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 4.216 ; 4.216 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 4.402 ; 4.402 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 4.085 ; 4.085 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 4.346 ; 4.346 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 4.047 ; 4.047 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 4.107 ; 4.107 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 4.057 ; 4.057 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 4.093 ; 4.093 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 4.397 ; 4.397 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 4.242 ; 4.242 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 4.195 ; 4.195 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 4.106 ; 4.106 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 4.227 ; 4.227 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 4.123 ; 4.123 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 3.927 ; 3.927 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 4.031 ; 4.031 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 4.066 ; 4.066 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 4.072 ; 4.072 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 4.207 ; 4.207 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 4.080 ; 4.080 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 3.822 ; 3.822 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 4.177 ; 4.177 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 4.218 ; 4.218 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 4.108 ; 4.108 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 4.059 ; 4.059 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 4.145 ; 4.145 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 4.058 ; 4.058 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 4.086 ; 4.086 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 4.196 ; 4.196 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 4.397 ; 4.397 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 4.028 ; 4.028 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 3.979 ; 3.979 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 4.057 ; 4.057 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 4.037 ; 4.037 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 3.951 ; 3.951 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 4.347 ; 4.347 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 4.084 ; 4.084 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 4.185 ; 4.185 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 5.548 ; 5.548 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 4.754 ; 4.754 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 4.738 ; 4.738 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 4.688 ; 4.688 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 4.827 ; 4.827 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 4.743 ; 4.743 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 5.548 ; 5.548 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 4.769 ; 4.769 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 4.886 ; 4.886 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk      ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 4.555 ; 4.555 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; sw[*]        ; CLOCK_50   ; 1.835 ; 1.835 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  sw[0]       ; CLOCK_50   ; 1.835 ; 1.835 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_rxd     ; CLOCK_50   ; 4.599 ; 4.599 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; -4.116 ; -4.116 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; -4.269 ; -4.269 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; -4.277 ; -4.277 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; -4.276 ; -4.276 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; -4.116 ; -4.116 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; -4.216 ; -4.216 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; -4.348 ; -4.348 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; -4.183 ; -4.183 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; -4.337 ; -4.337 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; -4.260 ; -4.260 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; -4.162 ; -4.162 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; -4.160 ; -4.160 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; -4.408 ; -4.408 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; -4.415 ; -4.415 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; -4.304 ; -4.304 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; -4.303 ; -4.303 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; -4.287 ; -4.287 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsubre       ; CLOCK_50   ; -4.539 ; -4.539 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; -4.577 ; -4.577 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; -4.675 ; -4.675 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; -4.600 ; -4.600 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; -4.724 ; -4.724 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; -4.815 ; -4.815 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; -4.636 ; -4.636 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; -4.577 ; -4.577 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; -4.814 ; -4.814 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; -4.760 ; -4.760 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; -3.927 ; -3.927 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; -4.423 ; -4.423 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; -4.326 ; -4.326 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; -4.328 ; -4.328 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; -4.137 ; -4.137 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; -4.402 ; -4.402 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; -4.205 ; -4.205 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; -4.106 ; -4.106 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; -4.218 ; -4.218 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; -4.427 ; -4.427 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; -4.257 ; -4.257 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; -4.199 ; -4.199 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; -4.094 ; -4.094 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; -4.124 ; -4.124 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; -4.381 ; -4.381 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; -3.956 ; -3.956 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; -3.971 ; -3.971 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; -3.975 ; -3.975 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; -4.096 ; -4.096 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; -4.178 ; -4.178 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; -4.004 ; -4.004 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; -4.116 ; -4.116 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; -3.989 ; -3.989 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; -4.160 ; -4.160 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; -4.096 ; -4.096 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; -4.282 ; -4.282 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; -3.965 ; -3.965 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; -4.226 ; -4.226 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; -3.927 ; -3.927 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; -3.987 ; -3.987 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; -3.937 ; -3.937 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; -4.259 ; -4.259 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; -3.973 ; -3.973 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; -3.702 ; -3.702 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; -4.122 ; -4.122 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; -4.075 ; -4.075 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; -3.986 ; -3.986 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; -3.921 ; -3.921 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; -4.107 ; -4.107 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; -4.003 ; -4.003 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; -3.807 ; -3.807 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; -3.911 ; -3.911 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; -3.946 ; -3.946 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; -3.952 ; -3.952 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; -4.006 ; -4.006 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; -4.087 ; -4.087 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; -3.960 ; -3.960 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; -3.702 ; -3.702 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; -4.057 ; -4.057 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; -4.098 ; -4.098 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; -3.988 ; -3.988 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; -3.939 ; -3.939 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; -4.025 ; -4.025 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; -3.938 ; -3.938 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; -3.949 ; -3.949 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; -3.966 ; -3.966 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; -4.076 ; -4.076 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; -4.277 ; -4.277 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; -3.908 ; -3.908 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; -3.859 ; -3.859 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; -3.937 ; -3.937 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; -3.917 ; -3.917 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; -3.831 ; -3.831 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; -4.227 ; -4.227 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; -3.964 ; -3.964 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; -4.065 ; -4.065 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; -4.568 ; -4.568 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; -4.634 ; -4.634 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; -4.618 ; -4.618 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; -4.568 ; -4.568 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; -4.707 ; -4.707 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; -4.623 ; -4.623 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; -5.428 ; -5.428 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; -4.649 ; -4.649 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; -4.766 ; -4.766 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk      ; CLOCK_50   ; -4.209 ; -4.209 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; -4.435 ; -4.435 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; sw[*]        ; CLOCK_50   ; -1.712 ; -1.712 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  sw[0]       ; CLOCK_50   ; -1.712 ; -1.712 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_rxd     ; CLOCK_50   ; -4.475 ; -4.475 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+----------------+------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+------------+--------+--------+------------+----------------------------------+
; dram_addr[*]   ; CLOCK_50   ; 1.894  ; 1.894  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[0]  ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[1]  ; CLOCK_50   ; 1.875  ; 1.875  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[2]  ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[3]  ; CLOCK_50   ; 1.808  ; 1.808  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[4]  ; CLOCK_50   ; 1.738  ; 1.738  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[5]  ; CLOCK_50   ; 1.870  ; 1.870  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[6]  ; CLOCK_50   ; 1.717  ; 1.717  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[7]  ; CLOCK_50   ; 1.720  ; 1.720  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[8]  ; CLOCK_50   ; 1.752  ; 1.752  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[9]  ; CLOCK_50   ; 1.733  ; 1.733  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[10] ; CLOCK_50   ; 1.894  ; 1.894  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[11] ; CLOCK_50   ; 1.656  ; 1.656  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_0      ; CLOCK_50   ; 1.920  ; 1.920  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_1      ; CLOCK_50   ; 1.934  ; 1.934  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cas_n     ; CLOCK_50   ; 1.907  ; 1.907  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cke       ; CLOCK_50   ; 1.809  ; 1.809  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cs_n      ; CLOCK_50   ; 1.767  ; 1.767  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_dq[*]     ; CLOCK_50   ; 3.604  ; 3.604  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]    ; CLOCK_50   ; 3.050  ; 3.050  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]    ; CLOCK_50   ; 3.347  ; 3.347  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]    ; CLOCK_50   ; 2.186  ; 2.186  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]    ; CLOCK_50   ; 2.046  ; 2.046  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]    ; CLOCK_50   ; 2.038  ; 2.038  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]    ; CLOCK_50   ; 2.076  ; 2.076  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]    ; CLOCK_50   ; 2.233  ; 2.233  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]    ; CLOCK_50   ; 2.186  ; 2.186  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]    ; CLOCK_50   ; 2.164  ; 2.164  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]    ; CLOCK_50   ; 2.187  ; 2.187  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10]   ; CLOCK_50   ; 2.197  ; 2.197  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11]   ; CLOCK_50   ; 3.191  ; 3.191  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12]   ; CLOCK_50   ; 2.200  ; 2.200  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13]   ; CLOCK_50   ; 3.415  ; 3.415  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14]   ; CLOCK_50   ; 3.604  ; 3.604  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15]   ; CLOCK_50   ; 2.179  ; 2.179  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ldqm      ; CLOCK_50   ; 1.783  ; 1.783  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ras_n     ; CLOCK_50   ; 1.884  ; 1.884  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_udqm      ; CLOCK_50   ; 1.904  ; 1.904  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_we_n      ; CLOCK_50   ; 1.695  ; 1.695  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsuact         ; CLOCK_50   ; 3.130  ; 3.130  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; errorn         ; CLOCK_50   ; 3.422  ; 3.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_addr[*]     ; CLOCK_50   ; 2.244  ; 2.244  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[0]    ; CLOCK_50   ; 1.948  ; 1.948  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[1]    ; CLOCK_50   ; 1.876  ; 1.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[2]    ; CLOCK_50   ; 2.110  ; 2.110  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[3]    ; CLOCK_50   ; 1.838  ; 1.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[4]    ; CLOCK_50   ; 1.858  ; 1.858  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[5]    ; CLOCK_50   ; 1.874  ; 1.874  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[6]    ; CLOCK_50   ; 1.899  ; 1.899  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[7]    ; CLOCK_50   ; 1.973  ; 1.973  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[8]    ; CLOCK_50   ; 1.995  ; 1.995  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[9]    ; CLOCK_50   ; 1.873  ; 1.873  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[10]   ; CLOCK_50   ; 2.000  ; 2.000  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[11]   ; CLOCK_50   ; 2.244  ; 2.244  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[12]   ; CLOCK_50   ; 2.183  ; 2.183  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[13]   ; CLOCK_50   ; 2.210  ; 2.210  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[14]   ; CLOCK_50   ; 2.151  ; 2.151  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[15]   ; CLOCK_50   ; 2.138  ; 2.138  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[16]   ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[17]   ; CLOCK_50   ; 2.048  ; 2.048  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[18]   ; CLOCK_50   ; 2.124  ; 2.124  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[19]   ; CLOCK_50   ; 1.943  ; 1.943  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[20]   ; CLOCK_50   ; 1.979  ; 1.979  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[21]   ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_ce_n        ; CLOCK_50   ; 1.981  ; 1.981  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]       ; CLOCK_50   ; 2.246  ; 2.246  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]      ; CLOCK_50   ; 2.013  ; 2.013  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]      ; CLOCK_50   ; 2.101  ; 2.101  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]      ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]      ; CLOCK_50   ; 2.134  ; 2.134  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]      ; CLOCK_50   ; 2.118  ; 2.118  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]      ; CLOCK_50   ; 2.121  ; 2.121  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]      ; CLOCK_50   ; 2.202  ; 2.202  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]      ; CLOCK_50   ; 2.246  ; 2.246  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_oe_n        ; CLOCK_50   ; 1.827  ; 1.827  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_rst_n       ; CLOCK_50   ; 2.568  ; 2.568  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_we_n        ; CLOCK_50   ; 2.010  ; 2.010  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]      ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]     ; CLOCK_50   ; 1.775  ; 1.775  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]     ; CLOCK_50   ; 1.681  ; 1.681  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]     ; CLOCK_50   ; 1.723  ; 1.723  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]     ; CLOCK_50   ; 1.776  ; 1.776  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]     ; CLOCK_50   ; 1.704  ; 1.704  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]     ; CLOCK_50   ; 1.717  ; 1.717  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]     ; CLOCK_50   ; 1.732  ; 1.732  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]     ; CLOCK_50   ; 1.591  ; 1.591  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]     ; CLOCK_50   ; 1.702  ; 1.702  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]     ; CLOCK_50   ; 1.699  ; 1.699  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]    ; CLOCK_50   ; 1.706  ; 1.706  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]    ; CLOCK_50   ; 1.683  ; 1.683  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]    ; CLOCK_50   ; 1.532  ; 1.532  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]    ; CLOCK_50   ; 1.456  ; 1.456  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]    ; CLOCK_50   ; 1.555  ; 1.555  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]    ; CLOCK_50   ; 1.563  ; 1.563  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]    ; CLOCK_50   ; 1.609  ; 1.609  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]    ; CLOCK_50   ; 1.617  ; 1.617  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]    ; CLOCK_50   ; 1.626  ; 1.626  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]    ; CLOCK_50   ; 1.465  ; 1.465  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]    ; CLOCK_50   ; 1.623  ; 1.623  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]    ; CLOCK_50   ; 1.651  ; 1.651  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]    ; CLOCK_50   ; 1.838  ; 1.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]    ; CLOCK_50   ; 1.393  ; 1.393  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]    ; CLOCK_50   ; 1.486  ; 1.486  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]    ; CLOCK_50   ; 1.481  ; 1.481  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]    ; CLOCK_50   ; 1.486  ; 1.486  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]    ; CLOCK_50   ; 1.491  ; 1.491  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]    ; CLOCK_50   ; 1.471  ; 1.471  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]    ; CLOCK_50   ; 1.437  ; 1.437  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]    ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]    ; CLOCK_50   ; 1.495  ; 1.495  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]      ; CLOCK_50   ; 1.948  ; 1.948  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]     ; CLOCK_50   ; 1.948  ; 1.948  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]     ; CLOCK_50   ; 1.580  ; 1.580  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]     ; CLOCK_50   ; 1.520  ; 1.520  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]     ; CLOCK_50   ; 1.545  ; 1.545  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]     ; CLOCK_50   ; 1.425  ; 1.425  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]     ; CLOCK_50   ; 1.550  ; 1.550  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]     ; CLOCK_50   ; 1.669  ; 1.669  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]     ; CLOCK_50   ; 1.697  ; 1.697  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]     ; CLOCK_50   ; 1.407  ; 1.407  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]     ; CLOCK_50   ; 1.945  ; 1.945  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]    ; CLOCK_50   ; 1.536  ; 1.536  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]    ; CLOCK_50   ; 1.568  ; 1.568  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]    ; CLOCK_50   ; 1.597  ; 1.597  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]    ; CLOCK_50   ; 1.729  ; 1.729  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]    ; CLOCK_50   ; 1.688  ; 1.688  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]    ; CLOCK_50   ; 1.785  ; 1.785  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]    ; CLOCK_50   ; 1.417  ; 1.417  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]    ; CLOCK_50   ; 1.322  ; 1.322  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]    ; CLOCK_50   ; 1.334  ; 1.334  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]    ; CLOCK_50   ; 1.449  ; 1.449  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]    ; CLOCK_50   ; 1.435  ; 1.435  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]    ; CLOCK_50   ; 1.419  ; 1.419  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]    ; CLOCK_50   ; 1.468  ; 1.468  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]    ; CLOCK_50   ; 1.726  ; 1.726  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]    ; CLOCK_50   ; 1.437  ; 1.437  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]    ; CLOCK_50   ; 1.468  ; 1.468  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]    ; CLOCK_50   ; 1.440  ; 1.440  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]    ; CLOCK_50   ; 1.473  ; 1.473  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]    ; CLOCK_50   ; 1.443  ; 1.443  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]    ; CLOCK_50   ; 1.591  ; 1.591  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]    ; CLOCK_50   ; 1.485  ; 1.485  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]    ; CLOCK_50   ; 1.583  ; 1.583  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]    ; CLOCK_50   ; 2.428  ; 2.428  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0]   ; CLOCK_50   ; 2.428  ; 2.428  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1]   ; CLOCK_50   ; 2.015  ; 2.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2]   ; CLOCK_50   ; 1.949  ; 1.949  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3]   ; CLOCK_50   ; 2.100  ; 2.100  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4]   ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5]   ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6]   ; CLOCK_50   ; 2.406  ; 2.406  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7]   ; CLOCK_50   ; 2.212  ; 2.212  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_en         ; CLOCK_50   ; 2.475  ; 2.475  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rs         ; CLOCK_50   ; 2.286  ; 2.286  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rw         ; CLOCK_50   ; 3.133  ; 3.133  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk        ; CLOCK_50   ; 2.035  ; 2.035  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat        ; CLOCK_50   ; 2.055  ; 2.055  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_txd       ; CLOCK_50   ; 2.256  ; 2.256  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; vga_b[*]       ; CLOCK_50   ; 2.513  ; 2.513  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[2]      ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[3]      ; CLOCK_50   ; 2.132  ; 2.132  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[4]      ; CLOCK_50   ; 2.498  ; 2.498  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[5]      ; CLOCK_50   ; 2.371  ; 2.371  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[6]      ; CLOCK_50   ; 2.254  ; 2.254  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[7]      ; CLOCK_50   ; 2.407  ; 2.407  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[8]      ; CLOCK_50   ; 2.513  ; 2.513  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[9]      ; CLOCK_50   ; 2.235  ; 2.235  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_blank      ; CLOCK_50   ; 3.422  ; 3.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ;        ; 0.843  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_g[*]       ; CLOCK_50   ; 2.558  ; 2.558  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[2]      ; CLOCK_50   ; 2.551  ; 2.551  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[3]      ; CLOCK_50   ; 2.329  ; 2.329  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[4]      ; CLOCK_50   ; 2.290  ; 2.290  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[5]      ; CLOCK_50   ; 2.558  ; 2.558  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[6]      ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[7]      ; CLOCK_50   ; 2.230  ; 2.230  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[8]      ; CLOCK_50   ; 2.210  ; 2.210  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[9]      ; CLOCK_50   ; 2.455  ; 2.455  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_hs         ; CLOCK_50   ; 3.269  ; 3.269  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_r[*]       ; CLOCK_50   ; 3.313  ; 3.313  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[2]      ; CLOCK_50   ; 2.638  ; 2.638  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[3]      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[4]      ; CLOCK_50   ; 2.811  ; 2.811  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[5]      ; CLOCK_50   ; 2.554  ; 2.554  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[6]      ; CLOCK_50   ; 2.198  ; 2.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[7]      ; CLOCK_50   ; 2.689  ; 2.689  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[8]      ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[9]      ; CLOCK_50   ; 3.313  ; 3.313  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_sync       ; CLOCK_50   ; 2.905  ; 2.905  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_vs         ; CLOCK_50   ; 3.016  ; 3.016  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ; 0.843  ;        ; Fall       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; dram_clk       ; CLOCK_50   ; -0.477 ;        ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2] ;
; dram_clk       ; CLOCK_50   ;        ; -0.477 ; Fall       ; clkgen0|\sden:altpll0|pll|clk[2] ;
+----------------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+----------------+------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+------------+--------+--------+------------+----------------------------------+
; dram_addr[*]   ; CLOCK_50   ; 1.656  ; 1.656  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[0]  ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[1]  ; CLOCK_50   ; 1.875  ; 1.875  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[2]  ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[3]  ; CLOCK_50   ; 1.808  ; 1.808  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[4]  ; CLOCK_50   ; 1.738  ; 1.738  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[5]  ; CLOCK_50   ; 1.870  ; 1.870  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[6]  ; CLOCK_50   ; 1.717  ; 1.717  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[7]  ; CLOCK_50   ; 1.720  ; 1.720  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[8]  ; CLOCK_50   ; 1.752  ; 1.752  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[9]  ; CLOCK_50   ; 1.733  ; 1.733  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[10] ; CLOCK_50   ; 1.894  ; 1.894  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[11] ; CLOCK_50   ; 1.656  ; 1.656  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_0      ; CLOCK_50   ; 1.920  ; 1.920  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_1      ; CLOCK_50   ; 1.934  ; 1.934  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cas_n     ; CLOCK_50   ; 1.907  ; 1.907  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cke       ; CLOCK_50   ; 1.809  ; 1.809  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cs_n      ; CLOCK_50   ; 1.767  ; 1.767  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_dq[*]     ; CLOCK_50   ; 1.661  ; 1.661  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]    ; CLOCK_50   ; 2.071  ; 2.071  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]    ; CLOCK_50   ; 2.283  ; 2.283  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]    ; CLOCK_50   ; 1.807  ; 1.807  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]    ; CLOCK_50   ; 1.668  ; 1.668  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]    ; CLOCK_50   ; 1.661  ; 1.661  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]    ; CLOCK_50   ; 1.699  ; 1.699  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]    ; CLOCK_50   ; 1.782  ; 1.782  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]    ; CLOCK_50   ; 1.811  ; 1.811  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]    ; CLOCK_50   ; 1.788  ; 1.788  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]    ; CLOCK_50   ; 1.817  ; 1.817  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10]   ; CLOCK_50   ; 1.824  ; 1.824  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11]   ; CLOCK_50   ; 2.190  ; 2.190  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12]   ; CLOCK_50   ; 1.828  ; 1.828  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13]   ; CLOCK_50   ; 2.285  ; 2.285  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14]   ; CLOCK_50   ; 2.474  ; 2.474  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15]   ; CLOCK_50   ; 1.808  ; 1.808  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ldqm      ; CLOCK_50   ; 1.783  ; 1.783  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ras_n     ; CLOCK_50   ; 1.884  ; 1.884  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_udqm      ; CLOCK_50   ; 1.904  ; 1.904  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_we_n      ; CLOCK_50   ; 1.695  ; 1.695  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsuact         ; CLOCK_50   ; 3.130  ; 3.130  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; errorn         ; CLOCK_50   ; 3.422  ; 3.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_addr[*]     ; CLOCK_50   ; 1.838  ; 1.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[0]    ; CLOCK_50   ; 1.948  ; 1.948  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[1]    ; CLOCK_50   ; 1.876  ; 1.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[2]    ; CLOCK_50   ; 2.110  ; 2.110  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[3]    ; CLOCK_50   ; 1.838  ; 1.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[4]    ; CLOCK_50   ; 1.858  ; 1.858  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[5]    ; CLOCK_50   ; 1.874  ; 1.874  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[6]    ; CLOCK_50   ; 1.899  ; 1.899  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[7]    ; CLOCK_50   ; 1.973  ; 1.973  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[8]    ; CLOCK_50   ; 1.995  ; 1.995  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[9]    ; CLOCK_50   ; 1.873  ; 1.873  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[10]   ; CLOCK_50   ; 2.000  ; 2.000  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[11]   ; CLOCK_50   ; 2.244  ; 2.244  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[12]   ; CLOCK_50   ; 2.183  ; 2.183  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[13]   ; CLOCK_50   ; 2.210  ; 2.210  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[14]   ; CLOCK_50   ; 2.151  ; 2.151  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[15]   ; CLOCK_50   ; 2.138  ; 2.138  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[16]   ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[17]   ; CLOCK_50   ; 2.048  ; 2.048  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[18]   ; CLOCK_50   ; 2.124  ; 2.124  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[19]   ; CLOCK_50   ; 1.943  ; 1.943  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[20]   ; CLOCK_50   ; 1.979  ; 1.979  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[21]   ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_ce_n        ; CLOCK_50   ; 1.981  ; 1.981  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]       ; CLOCK_50   ; 2.013  ; 2.013  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]      ; CLOCK_50   ; 2.013  ; 2.013  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]      ; CLOCK_50   ; 2.101  ; 2.101  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]      ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]      ; CLOCK_50   ; 2.134  ; 2.134  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]      ; CLOCK_50   ; 2.118  ; 2.118  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]      ; CLOCK_50   ; 2.121  ; 2.121  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]      ; CLOCK_50   ; 2.202  ; 2.202  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]      ; CLOCK_50   ; 2.246  ; 2.246  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_oe_n        ; CLOCK_50   ; 1.827  ; 1.827  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_rst_n       ; CLOCK_50   ; 2.568  ; 2.568  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_we_n        ; CLOCK_50   ; 2.010  ; 2.010  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]      ; CLOCK_50   ; 1.393  ; 1.393  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]     ; CLOCK_50   ; 1.775  ; 1.775  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]     ; CLOCK_50   ; 1.681  ; 1.681  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]     ; CLOCK_50   ; 1.723  ; 1.723  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]     ; CLOCK_50   ; 1.776  ; 1.776  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]     ; CLOCK_50   ; 1.704  ; 1.704  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]     ; CLOCK_50   ; 1.717  ; 1.717  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]     ; CLOCK_50   ; 1.732  ; 1.732  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]     ; CLOCK_50   ; 1.591  ; 1.591  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]     ; CLOCK_50   ; 1.702  ; 1.702  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]     ; CLOCK_50   ; 1.699  ; 1.699  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]    ; CLOCK_50   ; 1.706  ; 1.706  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]    ; CLOCK_50   ; 1.683  ; 1.683  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]    ; CLOCK_50   ; 1.532  ; 1.532  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]    ; CLOCK_50   ; 1.456  ; 1.456  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]    ; CLOCK_50   ; 1.555  ; 1.555  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]    ; CLOCK_50   ; 1.563  ; 1.563  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]    ; CLOCK_50   ; 1.609  ; 1.609  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]    ; CLOCK_50   ; 1.617  ; 1.617  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]    ; CLOCK_50   ; 1.626  ; 1.626  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]    ; CLOCK_50   ; 1.465  ; 1.465  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]    ; CLOCK_50   ; 1.623  ; 1.623  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]    ; CLOCK_50   ; 1.651  ; 1.651  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]    ; CLOCK_50   ; 1.838  ; 1.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]    ; CLOCK_50   ; 1.393  ; 1.393  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]    ; CLOCK_50   ; 1.486  ; 1.486  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]    ; CLOCK_50   ; 1.481  ; 1.481  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]    ; CLOCK_50   ; 1.486  ; 1.486  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]    ; CLOCK_50   ; 1.491  ; 1.491  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]    ; CLOCK_50   ; 1.471  ; 1.471  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]    ; CLOCK_50   ; 1.437  ; 1.437  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]    ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]    ; CLOCK_50   ; 1.495  ; 1.495  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]      ; CLOCK_50   ; 1.322  ; 1.322  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]     ; CLOCK_50   ; 1.948  ; 1.948  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]     ; CLOCK_50   ; 1.580  ; 1.580  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]     ; CLOCK_50   ; 1.520  ; 1.520  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]     ; CLOCK_50   ; 1.545  ; 1.545  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]     ; CLOCK_50   ; 1.425  ; 1.425  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]     ; CLOCK_50   ; 1.550  ; 1.550  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]     ; CLOCK_50   ; 1.669  ; 1.669  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]     ; CLOCK_50   ; 1.697  ; 1.697  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]     ; CLOCK_50   ; 1.407  ; 1.407  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]     ; CLOCK_50   ; 1.945  ; 1.945  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]    ; CLOCK_50   ; 1.536  ; 1.536  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]    ; CLOCK_50   ; 1.568  ; 1.568  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]    ; CLOCK_50   ; 1.597  ; 1.597  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]    ; CLOCK_50   ; 1.729  ; 1.729  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]    ; CLOCK_50   ; 1.688  ; 1.688  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]    ; CLOCK_50   ; 1.785  ; 1.785  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]    ; CLOCK_50   ; 1.417  ; 1.417  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]    ; CLOCK_50   ; 1.322  ; 1.322  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]    ; CLOCK_50   ; 1.334  ; 1.334  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]    ; CLOCK_50   ; 1.449  ; 1.449  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]    ; CLOCK_50   ; 1.435  ; 1.435  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]    ; CLOCK_50   ; 1.419  ; 1.419  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]    ; CLOCK_50   ; 1.468  ; 1.468  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]    ; CLOCK_50   ; 1.726  ; 1.726  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]    ; CLOCK_50   ; 1.437  ; 1.437  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]    ; CLOCK_50   ; 1.468  ; 1.468  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]    ; CLOCK_50   ; 1.440  ; 1.440  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]    ; CLOCK_50   ; 1.473  ; 1.473  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]    ; CLOCK_50   ; 1.443  ; 1.443  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]    ; CLOCK_50   ; 1.591  ; 1.591  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]    ; CLOCK_50   ; 1.485  ; 1.485  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]    ; CLOCK_50   ; 1.583  ; 1.583  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]    ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0]   ; CLOCK_50   ; 2.428  ; 2.428  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1]   ; CLOCK_50   ; 2.015  ; 2.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2]   ; CLOCK_50   ; 1.949  ; 1.949  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3]   ; CLOCK_50   ; 2.100  ; 2.100  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4]   ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5]   ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6]   ; CLOCK_50   ; 2.406  ; 2.406  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7]   ; CLOCK_50   ; 2.212  ; 2.212  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_en         ; CLOCK_50   ; 2.475  ; 2.475  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rs         ; CLOCK_50   ; 2.286  ; 2.286  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rw         ; CLOCK_50   ; 3.133  ; 3.133  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk        ; CLOCK_50   ; 2.035  ; 2.035  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat        ; CLOCK_50   ; 2.055  ; 2.055  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_txd       ; CLOCK_50   ; 2.236  ; 2.236  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; vga_b[*]       ; CLOCK_50   ; 2.132  ; 2.132  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[2]      ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[3]      ; CLOCK_50   ; 2.132  ; 2.132  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[4]      ; CLOCK_50   ; 2.498  ; 2.498  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[5]      ; CLOCK_50   ; 2.371  ; 2.371  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[6]      ; CLOCK_50   ; 2.254  ; 2.254  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[7]      ; CLOCK_50   ; 2.407  ; 2.407  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[8]      ; CLOCK_50   ; 2.513  ; 2.513  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[9]      ; CLOCK_50   ; 2.235  ; 2.235  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_blank      ; CLOCK_50   ; 3.422  ; 3.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ;        ; 0.843  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_g[*]       ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[2]      ; CLOCK_50   ; 2.551  ; 2.551  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[3]      ; CLOCK_50   ; 2.329  ; 2.329  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[4]      ; CLOCK_50   ; 2.290  ; 2.290  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[5]      ; CLOCK_50   ; 2.558  ; 2.558  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[6]      ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[7]      ; CLOCK_50   ; 2.230  ; 2.230  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[8]      ; CLOCK_50   ; 2.210  ; 2.210  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[9]      ; CLOCK_50   ; 2.455  ; 2.455  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_hs         ; CLOCK_50   ; 3.269  ; 3.269  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_r[*]       ; CLOCK_50   ; 2.198  ; 2.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[2]      ; CLOCK_50   ; 2.638  ; 2.638  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[3]      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[4]      ; CLOCK_50   ; 2.811  ; 2.811  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[5]      ; CLOCK_50   ; 2.554  ; 2.554  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[6]      ; CLOCK_50   ; 2.198  ; 2.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[7]      ; CLOCK_50   ; 2.689  ; 2.689  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[8]      ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[9]      ; CLOCK_50   ; 3.313  ; 3.313  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_sync       ; CLOCK_50   ; 2.905  ; 2.905  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_vs         ; CLOCK_50   ; 3.016  ; 3.016  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ; 0.843  ;        ; Fall       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; dram_clk       ; CLOCK_50   ; -0.477 ;        ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2] ;
; dram_clk       ; CLOCK_50   ;        ; -0.477 ; Fall       ; clkgen0|\sden:altpll0|pll|clk[2] ;
+----------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; uart_txd    ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; uart_txd    ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 1.166 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 1.297 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 1.328 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 1.325 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 1.382 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 1.299 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 1.298 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 1.294 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 1.202 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 1.166 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 1.196 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 1.195 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 1.320 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 1.321 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 1.274 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 1.324 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 1.311 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 1.380 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 1.380 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 1.380 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 1.400 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 1.401 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 1.400 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 1.400 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 1.497 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 1.497 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 1.382 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 1.711 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 1.534 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 1.651 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 1.626 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 1.676 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 1.682 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 1.616 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 1.522 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 1.655 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 1.623 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 1.540 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 1.555 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 1.632 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 1.507 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 1.619 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 1.506 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 1.572 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 1.558 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 1.561 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 1.555 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 1.587 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 1.543 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 1.617 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 1.439 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 1.419 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 1.434 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 1.390 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 1.435 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 1.382 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 1.404 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 1.440 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 1.416 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 1.255 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 1.575 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 1.475 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 1.583 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 1.471 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 1.448 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 1.382 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 1.353 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 1.484 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 1.482 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 1.831 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 1.603 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 1.536 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 1.584 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 1.653 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 1.653 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 1.766 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 1.432 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 1.272 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 1.255 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 1.421 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 1.381 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 1.339 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 1.402 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 1.680 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 1.416 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 1.369 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 1.417 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 1.442 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 1.429 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 1.544 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 1.397 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 1.504 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 2.866 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 3.090 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 3.090 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 3.089 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 3.089 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 3.069 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 3.079 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 3.089 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 2.866 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 1.803 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 1.166 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 1.297 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 1.328 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 1.325 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 1.382 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 1.299 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 1.298 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 1.294 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 1.202 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 1.166 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 1.196 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 1.195 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 1.320 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 1.321 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 1.274 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 1.324 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 1.311 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 1.380 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 1.380 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 1.380 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 1.400 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 1.401 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 1.400 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 1.400 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 1.497 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 1.497 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 1.382 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 1.711 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 1.534 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 1.651 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 1.626 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 1.676 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 1.682 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 1.616 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 1.522 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 1.655 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 1.623 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 1.540 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 1.555 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 1.632 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 1.507 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 1.619 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 1.506 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 1.572 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 1.558 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 1.561 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 1.555 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 1.587 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 1.543 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 1.617 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 1.439 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 1.419 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 1.434 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 1.390 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 1.435 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 1.382 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 1.404 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 1.440 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 1.416 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 1.255 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 1.575 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 1.475 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 1.583 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 1.471 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 1.448 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 1.382 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 1.353 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 1.484 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 1.482 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 1.831 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 1.603 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 1.536 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 1.584 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 1.653 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 1.653 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 1.766 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 1.432 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 1.272 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 1.255 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 1.421 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 1.381 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 1.339 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 1.402 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 1.680 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 1.416 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 1.369 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 1.417 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 1.442 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 1.429 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 1.544 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 1.397 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 1.504 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 2.866 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 3.090 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 3.090 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 3.089 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 3.089 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 3.069 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 3.079 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 3.089 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 2.866 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 1.803 ;      ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 1.166     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 1.297     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 1.328     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 1.325     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 1.382     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 1.299     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 1.298     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 1.294     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 1.202     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 1.166     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 1.196     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 1.195     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 1.320     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 1.321     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 1.274     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 1.324     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 1.311     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 1.380     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 1.380     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 1.380     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 1.400     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 1.401     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 1.400     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 1.400     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 1.497     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 1.497     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 1.382     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 1.711     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 1.534     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 1.651     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 1.626     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 1.676     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 1.682     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 1.616     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 1.522     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 1.655     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 1.623     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 1.540     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 1.555     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 1.632     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 1.507     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 1.619     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 1.506     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 1.572     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 1.558     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 1.561     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 1.555     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 1.587     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 1.543     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 1.617     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 1.439     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 1.419     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 1.434     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 1.390     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 1.435     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 1.382     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 1.404     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 1.440     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 1.416     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 1.255     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 1.575     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 1.475     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 1.583     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 1.471     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 1.448     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 1.382     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 1.353     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 1.484     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 1.482     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 1.831     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 1.603     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 1.536     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 1.584     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 1.653     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 1.653     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 1.766     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 1.432     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 1.272     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 1.255     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 1.421     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 1.381     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 1.339     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 1.402     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 1.680     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 1.416     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 1.369     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 1.417     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 1.442     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 1.429     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 1.544     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 1.397     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 1.504     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 2.866     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 3.090     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 3.090     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 3.089     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 3.089     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 3.069     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 3.079     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 3.089     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 2.866     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 1.803     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 1.166     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 1.297     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 1.328     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 1.325     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 1.382     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 1.299     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 1.298     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 1.294     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 1.202     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 1.166     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 1.196     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 1.195     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 1.320     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 1.321     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 1.274     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 1.324     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 1.311     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 1.380     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 1.380     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 1.380     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 1.400     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 1.401     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 1.400     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 1.400     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 1.497     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 1.497     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 1.382     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 1.711     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 1.534     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 1.651     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 1.626     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 1.676     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 1.682     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 1.616     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 1.522     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 1.655     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 1.623     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 1.540     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 1.555     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 1.632     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 1.507     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 1.619     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 1.506     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 1.572     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 1.558     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 1.561     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 1.555     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 1.587     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 1.543     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 1.617     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 1.439     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 1.419     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 1.434     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 1.390     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 1.435     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 1.382     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 1.404     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 1.440     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 1.416     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 1.255     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 1.575     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 1.475     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 1.583     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 1.471     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 1.448     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 1.382     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 1.353     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 1.484     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 1.482     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 1.831     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 1.603     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 1.536     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 1.584     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 1.653     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 1.653     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 1.766     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 1.432     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 1.272     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 1.255     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 1.421     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 1.381     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 1.339     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 1.402     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 1.680     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 1.416     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 1.369     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 1.417     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 1.442     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 1.429     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 1.544     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 1.397     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 1.504     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 2.866     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 3.090     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 3.090     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 3.089     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 3.089     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 3.069     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 3.079     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 3.089     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 2.866     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 1.803     ;           ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+-----------------------------------+--------+-------+----------+---------+---------------------+
; Clock                             ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; 3.409  ; 0.215 ; 14.681   ; 2.738   ; 7.873               ;
;  CLOCK_50                         ; 4.014  ; 5.523 ; N/A      ; N/A     ; 10.000              ;
;  altera_reserved_tck              ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clkgen0|\sden:altpll0|pll|clk[0] ; 3.409  ; 0.215 ; 14.681   ; 2.738   ; 7.873               ;
;  clkgen0|\sden:altpll0|pll|clk[1] ; 11.811 ; 0.215 ; N/A      ; N/A     ; 17.873              ;
; Design-wide TNS                   ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  altera_reserved_tck              ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clkgen0|\sden:altpll0|pll|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clkgen0|\sden:altpll0|pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+-------+-------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+-------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; 7.775 ; 7.775 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; 7.217 ; 7.217 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; 7.223 ; 7.223 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; 7.191 ; 7.191 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; 6.898 ; 6.898 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; 7.129 ; 7.129 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; 7.558 ; 7.558 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; 7.413 ; 7.413 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; 7.384 ; 7.384 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; 7.411 ; 7.411 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; 7.017 ; 7.017 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; 7.775 ; 7.775 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; 7.630 ; 7.630 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; 7.606 ; 7.606 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; 7.429 ; 7.429 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; 7.256 ; 7.256 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; 7.230 ; 7.230 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsubre       ; CLOCK_50   ; 7.749 ; 7.749 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; 8.346 ; 8.346 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; 8.018 ; 8.018 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; 7.920 ; 7.920 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; 8.111 ; 8.111 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; 8.346 ; 8.346 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; 7.915 ; 7.915 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; 7.808 ; 7.808 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; 8.284 ; 8.284 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; 8.191 ; 8.191 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; 7.506 ; 7.506 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; 7.501 ; 7.501 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; 7.387 ; 7.387 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; 7.380 ; 7.380 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; 6.979 ; 6.979 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; 7.506 ; 7.506 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; 7.121 ; 7.121 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; 6.865 ; 6.865 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; 7.134 ; 7.134 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; 7.455 ; 7.455 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; 7.200 ; 7.200 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; 7.104 ; 7.104 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; 6.932 ; 6.932 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; 6.981 ; 6.981 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; 7.482 ; 7.482 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; 6.644 ; 6.644 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; 6.658 ; 6.658 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; 6.603 ; 6.603 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; 6.944 ; 6.944 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; 7.072 ; 7.072 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; 6.725 ; 6.725 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; 6.967 ; 6.967 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; 6.946 ; 6.946 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; 6.899 ; 6.899 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; 6.577 ; 6.577 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; 7.230 ; 7.230 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; 6.543 ; 6.543 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; 6.707 ; 6.707 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; 6.623 ; 6.623 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; 7.173 ; 7.173 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; 6.660 ; 6.660 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; 7.240 ; 7.240 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; 6.966 ; 6.966 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; 6.831 ; 6.831 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; 6.693 ; 6.693 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; 6.609 ; 6.609 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; 6.889 ; 6.889 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; 6.365 ; 6.365 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; 6.602 ; 6.602 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; 6.557 ; 6.557 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; 6.740 ; 6.740 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; 6.931 ; 6.931 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; 6.653 ; 6.653 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; 6.100 ; 6.100 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; 6.706 ; 6.706 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; 6.633 ; 6.633 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; 6.764 ; 6.764 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; 6.554 ; 6.554 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; 6.648 ; 6.648 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; 6.687 ; 6.687 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; 6.846 ; 6.846 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; 7.240 ; 7.240 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; 6.498 ; 6.498 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; 6.426 ; 6.426 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; 6.625 ; 6.625 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; 6.526 ; 6.526 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; 6.388 ; 6.388 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; 7.229 ; 7.229 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; 6.655 ; 6.655 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; 9.373 ; 9.373 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; 7.861 ; 7.861 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; 7.821 ; 7.821 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; 7.734 ; 7.734 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; 8.003 ; 8.003 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; 7.847 ; 7.847 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; 9.373 ; 9.373 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; 7.882 ; 7.882 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; 8.117 ; 8.117 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk      ; CLOCK_50   ; 7.021 ; 7.021 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; 7.436 ; 7.436 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; sw[*]        ; CLOCK_50   ; 3.112 ; 3.112 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  sw[0]       ; CLOCK_50   ; 3.112 ; 3.112 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_rxd     ; CLOCK_50   ; 7.599 ; 7.599 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; dram_dq[*]   ; CLOCK_50   ; -4.116 ; -4.116 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]  ; CLOCK_50   ; -4.269 ; -4.269 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]  ; CLOCK_50   ; -4.277 ; -4.277 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]  ; CLOCK_50   ; -4.276 ; -4.276 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]  ; CLOCK_50   ; -4.116 ; -4.116 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]  ; CLOCK_50   ; -4.216 ; -4.216 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]  ; CLOCK_50   ; -4.348 ; -4.348 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]  ; CLOCK_50   ; -4.183 ; -4.183 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]  ; CLOCK_50   ; -4.337 ; -4.337 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]  ; CLOCK_50   ; -4.260 ; -4.260 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]  ; CLOCK_50   ; -4.162 ; -4.162 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10] ; CLOCK_50   ; -4.160 ; -4.160 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11] ; CLOCK_50   ; -4.408 ; -4.408 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12] ; CLOCK_50   ; -4.415 ; -4.415 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13] ; CLOCK_50   ; -4.304 ; -4.304 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14] ; CLOCK_50   ; -4.303 ; -4.303 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15] ; CLOCK_50   ; -4.287 ; -4.287 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsubre       ; CLOCK_50   ; -4.539 ; -4.539 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]     ; CLOCK_50   ; -4.577 ; -4.577 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]    ; CLOCK_50   ; -4.675 ; -4.675 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]    ; CLOCK_50   ; -4.600 ; -4.600 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]    ; CLOCK_50   ; -4.724 ; -4.724 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]    ; CLOCK_50   ; -4.815 ; -4.815 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]    ; CLOCK_50   ; -4.636 ; -4.636 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]    ; CLOCK_50   ; -4.577 ; -4.577 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]    ; CLOCK_50   ; -4.814 ; -4.814 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]    ; CLOCK_50   ; -4.760 ; -4.760 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]    ; CLOCK_50   ; -3.927 ; -3.927 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]   ; CLOCK_50   ; -4.423 ; -4.423 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]   ; CLOCK_50   ; -4.326 ; -4.326 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]   ; CLOCK_50   ; -4.328 ; -4.328 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]   ; CLOCK_50   ; -4.137 ; -4.137 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]   ; CLOCK_50   ; -4.402 ; -4.402 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]   ; CLOCK_50   ; -4.205 ; -4.205 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]   ; CLOCK_50   ; -4.106 ; -4.106 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]   ; CLOCK_50   ; -4.218 ; -4.218 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]   ; CLOCK_50   ; -4.427 ; -4.427 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]   ; CLOCK_50   ; -4.257 ; -4.257 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]  ; CLOCK_50   ; -4.199 ; -4.199 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]  ; CLOCK_50   ; -4.094 ; -4.094 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]  ; CLOCK_50   ; -4.124 ; -4.124 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]  ; CLOCK_50   ; -4.381 ; -4.381 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]  ; CLOCK_50   ; -3.956 ; -3.956 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]  ; CLOCK_50   ; -3.971 ; -3.971 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]  ; CLOCK_50   ; -3.975 ; -3.975 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]  ; CLOCK_50   ; -4.096 ; -4.096 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]  ; CLOCK_50   ; -4.178 ; -4.178 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]  ; CLOCK_50   ; -4.004 ; -4.004 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]  ; CLOCK_50   ; -4.116 ; -4.116 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]  ; CLOCK_50   ; -3.989 ; -3.989 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]  ; CLOCK_50   ; -4.160 ; -4.160 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]  ; CLOCK_50   ; -4.096 ; -4.096 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]  ; CLOCK_50   ; -4.282 ; -4.282 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]  ; CLOCK_50   ; -3.965 ; -3.965 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]  ; CLOCK_50   ; -4.226 ; -4.226 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]  ; CLOCK_50   ; -3.927 ; -3.927 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]  ; CLOCK_50   ; -3.987 ; -3.987 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]  ; CLOCK_50   ; -3.937 ; -3.937 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]  ; CLOCK_50   ; -4.259 ; -4.259 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]  ; CLOCK_50   ; -3.973 ; -3.973 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]    ; CLOCK_50   ; -3.702 ; -3.702 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]   ; CLOCK_50   ; -4.122 ; -4.122 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]   ; CLOCK_50   ; -4.075 ; -4.075 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]   ; CLOCK_50   ; -3.986 ; -3.986 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]   ; CLOCK_50   ; -3.921 ; -3.921 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]   ; CLOCK_50   ; -4.107 ; -4.107 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]   ; CLOCK_50   ; -4.003 ; -4.003 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]   ; CLOCK_50   ; -3.807 ; -3.807 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]   ; CLOCK_50   ; -3.911 ; -3.911 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]   ; CLOCK_50   ; -3.946 ; -3.946 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]   ; CLOCK_50   ; -3.952 ; -3.952 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]  ; CLOCK_50   ; -4.006 ; -4.006 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]  ; CLOCK_50   ; -4.087 ; -4.087 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]  ; CLOCK_50   ; -3.960 ; -3.960 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]  ; CLOCK_50   ; -3.702 ; -3.702 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]  ; CLOCK_50   ; -4.057 ; -4.057 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]  ; CLOCK_50   ; -4.098 ; -4.098 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]  ; CLOCK_50   ; -3.988 ; -3.988 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]  ; CLOCK_50   ; -3.939 ; -3.939 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]  ; CLOCK_50   ; -4.025 ; -4.025 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]  ; CLOCK_50   ; -3.938 ; -3.938 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]  ; CLOCK_50   ; -3.949 ; -3.949 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]  ; CLOCK_50   ; -3.966 ; -3.966 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]  ; CLOCK_50   ; -4.076 ; -4.076 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]  ; CLOCK_50   ; -4.277 ; -4.277 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]  ; CLOCK_50   ; -3.908 ; -3.908 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]  ; CLOCK_50   ; -3.859 ; -3.859 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]  ; CLOCK_50   ; -3.937 ; -3.937 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]  ; CLOCK_50   ; -3.917 ; -3.917 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]  ; CLOCK_50   ; -3.831 ; -3.831 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]  ; CLOCK_50   ; -4.227 ; -4.227 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]  ; CLOCK_50   ; -3.964 ; -3.964 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]  ; CLOCK_50   ; -4.065 ; -4.065 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]  ; CLOCK_50   ; -4.568 ; -4.568 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0] ; CLOCK_50   ; -4.634 ; -4.634 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1] ; CLOCK_50   ; -4.618 ; -4.618 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2] ; CLOCK_50   ; -4.568 ; -4.568 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3] ; CLOCK_50   ; -4.707 ; -4.707 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4] ; CLOCK_50   ; -4.623 ; -4.623 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5] ; CLOCK_50   ; -5.428 ; -5.428 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6] ; CLOCK_50   ; -4.649 ; -4.649 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7] ; CLOCK_50   ; -4.766 ; -4.766 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk      ; CLOCK_50   ; -4.209 ; -4.209 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat      ; CLOCK_50   ; -4.435 ; -4.435 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; sw[*]        ; CLOCK_50   ; -1.712 ; -1.712 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  sw[0]       ; CLOCK_50   ; -1.712 ; -1.712 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_rxd     ; CLOCK_50   ; -4.475 ; -4.475 ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+----------------+------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+------------+--------+--------+------------+----------------------------------+
; dram_addr[*]   ; CLOCK_50   ; 4.252  ; 4.252  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[0]  ; CLOCK_50   ; 4.227  ; 4.227  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[1]  ; CLOCK_50   ; 4.248  ; 4.248  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[2]  ; CLOCK_50   ; 4.215  ; 4.215  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[3]  ; CLOCK_50   ; 4.020  ; 4.020  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[4]  ; CLOCK_50   ; 3.851  ; 3.851  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[5]  ; CLOCK_50   ; 4.245  ; 4.245  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[6]  ; CLOCK_50   ; 3.912  ; 3.912  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[7]  ; CLOCK_50   ; 3.924  ; 3.924  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[8]  ; CLOCK_50   ; 3.967  ; 3.967  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[9]  ; CLOCK_50   ; 3.888  ; 3.888  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[10] ; CLOCK_50   ; 4.252  ; 4.252  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[11] ; CLOCK_50   ; 3.725  ; 3.725  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_0      ; CLOCK_50   ; 4.278  ; 4.278  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_1      ; CLOCK_50   ; 4.308  ; 4.308  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cas_n     ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cke       ; CLOCK_50   ; 3.918  ; 3.918  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cs_n      ; CLOCK_50   ; 3.890  ; 3.890  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_dq[*]     ; CLOCK_50   ; 8.015  ; 8.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]    ; CLOCK_50   ; 6.768  ; 6.768  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]    ; CLOCK_50   ; 7.443  ; 7.443  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]    ; CLOCK_50   ; 4.916  ; 4.916  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]    ; CLOCK_50   ; 4.628  ; 4.628  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]    ; CLOCK_50   ; 4.609  ; 4.609  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]    ; CLOCK_50   ; 4.672  ; 4.672  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]    ; CLOCK_50   ; 5.075  ; 5.075  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]    ; CLOCK_50   ; 4.910  ; 4.910  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]    ; CLOCK_50   ; 4.893  ; 4.893  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]    ; CLOCK_50   ; 4.911  ; 4.911  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10]   ; CLOCK_50   ; 4.935  ; 4.935  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11]   ; CLOCK_50   ; 6.970  ; 6.970  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12]   ; CLOCK_50   ; 4.939  ; 4.939  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13]   ; CLOCK_50   ; 7.511  ; 7.511  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14]   ; CLOCK_50   ; 8.015  ; 8.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15]   ; CLOCK_50   ; 4.919  ; 4.919  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ldqm      ; CLOCK_50   ; 3.933  ; 3.933  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ras_n     ; CLOCK_50   ; 4.231  ; 4.231  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_udqm      ; CLOCK_50   ; 4.255  ; 4.255  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_we_n      ; CLOCK_50   ; 3.743  ; 3.743  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsuact         ; CLOCK_50   ; 6.524  ; 6.524  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; errorn         ; CLOCK_50   ; 6.916  ; 6.916  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_addr[*]     ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[0]    ; CLOCK_50   ; 4.193  ; 4.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[1]    ; CLOCK_50   ; 4.127  ; 4.127  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[2]    ; CLOCK_50   ; 4.610  ; 4.610  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[3]    ; CLOCK_50   ; 3.987  ; 3.987  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[4]    ; CLOCK_50   ; 4.077  ; 4.077  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[5]    ; CLOCK_50   ; 4.106  ; 4.106  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[6]    ; CLOCK_50   ; 4.088  ; 4.088  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[7]    ; CLOCK_50   ; 4.333  ; 4.333  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[8]    ; CLOCK_50   ; 4.357  ; 4.357  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[9]    ; CLOCK_50   ; 4.092  ; 4.092  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[10]   ; CLOCK_50   ; 4.365  ; 4.365  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[11]   ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[12]   ; CLOCK_50   ; 4.686  ; 4.686  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[13]   ; CLOCK_50   ; 4.858  ; 4.858  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[14]   ; CLOCK_50   ; 4.640  ; 4.640  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[15]   ; CLOCK_50   ; 4.660  ; 4.660  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[16]   ; CLOCK_50   ; 4.209  ; 4.209  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[17]   ; CLOCK_50   ; 4.400  ; 4.400  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[18]   ; CLOCK_50   ; 4.655  ; 4.655  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[19]   ; CLOCK_50   ; 4.200  ; 4.200  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[20]   ; CLOCK_50   ; 4.306  ; 4.306  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[21]   ; CLOCK_50   ; 4.291  ; 4.291  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_ce_n        ; CLOCK_50   ; 4.382  ; 4.382  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]       ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]      ; CLOCK_50   ; 4.402  ; 4.402  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]      ; CLOCK_50   ; 4.612  ; 4.612  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]      ; CLOCK_50   ; 4.365  ; 4.365  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]      ; CLOCK_50   ; 4.651  ; 4.651  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]      ; CLOCK_50   ; 4.574  ; 4.574  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]      ; CLOCK_50   ; 4.624  ; 4.624  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]      ; CLOCK_50   ; 4.817  ; 4.817  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]      ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_oe_n        ; CLOCK_50   ; 3.974  ; 3.974  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_rst_n       ; CLOCK_50   ; 5.566  ; 5.566  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_we_n        ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]      ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]     ; CLOCK_50   ; 3.876  ; 3.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]     ; CLOCK_50   ; 3.798  ; 3.798  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]     ; CLOCK_50   ; 3.838  ; 3.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]     ; CLOCK_50   ; 3.925  ; 3.925  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]     ; CLOCK_50   ; 3.818  ; 3.818  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]     ; CLOCK_50   ; 3.842  ; 3.842  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]     ; CLOCK_50   ; 3.876  ; 3.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]     ; CLOCK_50   ; 3.594  ; 3.594  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]     ; CLOCK_50   ; 3.821  ; 3.821  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]     ; CLOCK_50   ; 3.818  ; 3.818  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]    ; CLOCK_50   ; 3.825  ; 3.825  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]    ; CLOCK_50   ; 3.787  ; 3.787  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]    ; CLOCK_50   ; 3.480  ; 3.480  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]    ; CLOCK_50   ; 3.298  ; 3.298  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]    ; CLOCK_50   ; 3.529  ; 3.529  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]    ; CLOCK_50   ; 3.527  ; 3.527  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]    ; CLOCK_50   ; 3.605  ; 3.605  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]    ; CLOCK_50   ; 3.624  ; 3.624  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]    ; CLOCK_50   ; 3.635  ; 3.635  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]    ; CLOCK_50   ; 3.304  ; 3.304  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]    ; CLOCK_50   ; 3.628  ; 3.628  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]    ; CLOCK_50   ; 3.678  ; 3.678  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]    ; CLOCK_50   ; 4.031  ; 4.031  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]    ; CLOCK_50   ; 3.198  ; 3.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]    ; CLOCK_50   ; 3.338  ; 3.338  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]    ; CLOCK_50   ; 3.317  ; 3.317  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]    ; CLOCK_50   ; 3.341  ; 3.341  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]    ; CLOCK_50   ; 3.350  ; 3.350  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]    ; CLOCK_50   ; 3.323  ; 3.323  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]    ; CLOCK_50   ; 3.274  ; 3.274  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]    ; CLOCK_50   ; 4.261  ; 4.261  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]    ; CLOCK_50   ; 3.348  ; 3.348  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]      ; CLOCK_50   ; 4.369  ; 4.369  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]     ; CLOCK_50   ; 4.303  ; 4.303  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]     ; CLOCK_50   ; 3.561  ; 3.561  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]     ; CLOCK_50   ; 3.485  ; 3.485  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]     ; CLOCK_50   ; 3.525  ; 3.525  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]     ; CLOCK_50   ; 3.241  ; 3.241  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]     ; CLOCK_50   ; 3.497  ; 3.497  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]     ; CLOCK_50   ; 3.801  ; 3.801  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]     ; CLOCK_50   ; 3.849  ; 3.849  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]     ; CLOCK_50   ; 3.205  ; 3.205  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]     ; CLOCK_50   ; 4.369  ; 4.369  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]    ; CLOCK_50   ; 3.506  ; 3.506  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]    ; CLOCK_50   ; 3.544  ; 3.544  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]    ; CLOCK_50   ; 3.577  ; 3.577  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]    ; CLOCK_50   ; 3.865  ; 3.865  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]    ; CLOCK_50   ; 3.813  ; 3.813  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]    ; CLOCK_50   ; 4.038  ; 4.038  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]    ; CLOCK_50   ; 3.250  ; 3.250  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]    ; CLOCK_50   ; 3.015  ; 3.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]    ; CLOCK_50   ; 3.017  ; 3.017  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]    ; CLOCK_50   ; 3.295  ; 3.295  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]    ; CLOCK_50   ; 3.283  ; 3.283  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]    ; CLOCK_50   ; 3.258  ; 3.258  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]    ; CLOCK_50   ; 3.309  ; 3.309  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]    ; CLOCK_50   ; 3.861  ; 3.861  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]    ; CLOCK_50   ; 3.267  ; 3.267  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]    ; CLOCK_50   ; 3.316  ; 3.316  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]    ; CLOCK_50   ; 3.277  ; 3.277  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]    ; CLOCK_50   ; 3.321  ; 3.321  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]    ; CLOCK_50   ; 3.283  ; 3.283  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]    ; CLOCK_50   ; 3.596  ; 3.596  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]    ; CLOCK_50   ; 3.333  ; 3.333  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]    ; CLOCK_50   ; 3.556  ; 3.556  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]    ; CLOCK_50   ; 5.412  ; 5.412  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0]   ; CLOCK_50   ; 5.412  ; 5.412  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1]   ; CLOCK_50   ; 4.426  ; 4.426  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2]   ; CLOCK_50   ; 4.300  ; 4.300  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3]   ; CLOCK_50   ; 4.648  ; 4.648  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4]   ; CLOCK_50   ; 4.100  ; 4.100  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5]   ; CLOCK_50   ; 4.803  ; 4.803  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6]   ; CLOCK_50   ; 5.393  ; 5.393  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7]   ; CLOCK_50   ; 4.825  ; 4.825  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_en         ; CLOCK_50   ; 5.447  ; 5.447  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rs         ; CLOCK_50   ; 5.001  ; 5.001  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rw         ; CLOCK_50   ; 6.897  ; 6.897  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk        ; CLOCK_50   ; 4.545  ; 4.545  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat        ; CLOCK_50   ; 4.563  ; 4.563  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_txd       ; CLOCK_50   ; 5.061  ; 5.061  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; vga_b[*]       ; CLOCK_50   ; 5.422  ; 5.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[2]      ; CLOCK_50   ; 5.355  ; 5.355  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[3]      ; CLOCK_50   ; 4.558  ; 4.558  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[4]      ; CLOCK_50   ; 5.422  ; 5.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[5]      ; CLOCK_50   ; 5.110  ; 5.110  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[6]      ; CLOCK_50   ; 4.928  ; 4.928  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[7]      ; CLOCK_50   ; 5.235  ; 5.235  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[8]      ; CLOCK_50   ; 5.232  ; 5.232  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[9]      ; CLOCK_50   ; 4.901  ; 4.901  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_blank      ; CLOCK_50   ; 7.173  ; 7.173  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ;        ; 2.056  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_g[*]       ; CLOCK_50   ; 5.466  ; 5.466  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[2]      ; CLOCK_50   ; 5.466  ; 5.466  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[3]      ; CLOCK_50   ; 4.972  ; 4.972  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[4]      ; CLOCK_50   ; 4.918  ; 4.918  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[5]      ; CLOCK_50   ; 5.409  ; 5.409  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[6]      ; CLOCK_50   ; 4.683  ; 4.683  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[7]      ; CLOCK_50   ; 4.776  ; 4.776  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[8]      ; CLOCK_50   ; 4.737  ; 4.737  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[9]      ; CLOCK_50   ; 5.380  ; 5.380  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_hs         ; CLOCK_50   ; 7.067  ; 7.067  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_r[*]       ; CLOCK_50   ; 6.874  ; 6.874  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[2]      ; CLOCK_50   ; 5.667  ; 5.667  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[3]      ; CLOCK_50   ; 5.253  ; 5.253  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[4]      ; CLOCK_50   ; 6.144  ; 6.144  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[5]      ; CLOCK_50   ; 5.593  ; 5.593  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[6]      ; CLOCK_50   ; 4.666  ; 4.666  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[7]      ; CLOCK_50   ; 5.798  ; 5.798  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[8]      ; CLOCK_50   ; 4.960  ; 4.960  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[9]      ; CLOCK_50   ; 6.874  ; 6.874  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_sync       ; CLOCK_50   ; 6.103  ; 6.103  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_vs         ; CLOCK_50   ; 6.302  ; 6.302  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ; 2.056  ;        ; Fall       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; dram_clk       ; CLOCK_50   ; -0.014 ;        ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2] ;
; dram_clk       ; CLOCK_50   ;        ; -0.014 ; Fall       ; clkgen0|\sden:altpll0|pll|clk[2] ;
+----------------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+----------------+------------+--------+--------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+----------------+------------+--------+--------+------------+----------------------------------+
; dram_addr[*]   ; CLOCK_50   ; 1.656  ; 1.656  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[0]  ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[1]  ; CLOCK_50   ; 1.875  ; 1.875  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[2]  ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[3]  ; CLOCK_50   ; 1.808  ; 1.808  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[4]  ; CLOCK_50   ; 1.738  ; 1.738  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[5]  ; CLOCK_50   ; 1.870  ; 1.870  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[6]  ; CLOCK_50   ; 1.717  ; 1.717  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[7]  ; CLOCK_50   ; 1.720  ; 1.720  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[8]  ; CLOCK_50   ; 1.752  ; 1.752  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[9]  ; CLOCK_50   ; 1.733  ; 1.733  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[10] ; CLOCK_50   ; 1.894  ; 1.894  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_addr[11] ; CLOCK_50   ; 1.656  ; 1.656  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_0      ; CLOCK_50   ; 1.920  ; 1.920  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ba_1      ; CLOCK_50   ; 1.934  ; 1.934  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cas_n     ; CLOCK_50   ; 1.907  ; 1.907  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cke       ; CLOCK_50   ; 1.809  ; 1.809  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_cs_n      ; CLOCK_50   ; 1.767  ; 1.767  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_dq[*]     ; CLOCK_50   ; 1.661  ; 1.661  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[0]    ; CLOCK_50   ; 2.071  ; 2.071  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[1]    ; CLOCK_50   ; 2.283  ; 2.283  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[2]    ; CLOCK_50   ; 1.807  ; 1.807  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[3]    ; CLOCK_50   ; 1.668  ; 1.668  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[4]    ; CLOCK_50   ; 1.661  ; 1.661  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[5]    ; CLOCK_50   ; 1.699  ; 1.699  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[6]    ; CLOCK_50   ; 1.782  ; 1.782  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[7]    ; CLOCK_50   ; 1.811  ; 1.811  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[8]    ; CLOCK_50   ; 1.788  ; 1.788  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[9]    ; CLOCK_50   ; 1.817  ; 1.817  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[10]   ; CLOCK_50   ; 1.824  ; 1.824  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[11]   ; CLOCK_50   ; 2.190  ; 2.190  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[12]   ; CLOCK_50   ; 1.828  ; 1.828  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[13]   ; CLOCK_50   ; 2.285  ; 2.285  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[14]   ; CLOCK_50   ; 2.474  ; 2.474  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  dram_dq[15]   ; CLOCK_50   ; 1.808  ; 1.808  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ldqm      ; CLOCK_50   ; 1.783  ; 1.783  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_ras_n     ; CLOCK_50   ; 1.884  ; 1.884  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_udqm      ; CLOCK_50   ; 1.904  ; 1.904  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dram_we_n      ; CLOCK_50   ; 1.695  ; 1.695  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; dsuact         ; CLOCK_50   ; 3.130  ; 3.130  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; errorn         ; CLOCK_50   ; 3.422  ; 3.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_addr[*]     ; CLOCK_50   ; 1.838  ; 1.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[0]    ; CLOCK_50   ; 1.948  ; 1.948  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[1]    ; CLOCK_50   ; 1.876  ; 1.876  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[2]    ; CLOCK_50   ; 2.110  ; 2.110  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[3]    ; CLOCK_50   ; 1.838  ; 1.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[4]    ; CLOCK_50   ; 1.858  ; 1.858  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[5]    ; CLOCK_50   ; 1.874  ; 1.874  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[6]    ; CLOCK_50   ; 1.899  ; 1.899  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[7]    ; CLOCK_50   ; 1.973  ; 1.973  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[8]    ; CLOCK_50   ; 1.995  ; 1.995  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[9]    ; CLOCK_50   ; 1.873  ; 1.873  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[10]   ; CLOCK_50   ; 2.000  ; 2.000  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[11]   ; CLOCK_50   ; 2.244  ; 2.244  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[12]   ; CLOCK_50   ; 2.183  ; 2.183  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[13]   ; CLOCK_50   ; 2.210  ; 2.210  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[14]   ; CLOCK_50   ; 2.151  ; 2.151  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[15]   ; CLOCK_50   ; 2.138  ; 2.138  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[16]   ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[17]   ; CLOCK_50   ; 2.048  ; 2.048  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[18]   ; CLOCK_50   ; 2.124  ; 2.124  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[19]   ; CLOCK_50   ; 1.943  ; 1.943  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[20]   ; CLOCK_50   ; 1.979  ; 1.979  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_addr[21]   ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_ce_n        ; CLOCK_50   ; 1.981  ; 1.981  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_dq[*]       ; CLOCK_50   ; 2.013  ; 2.013  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[0]      ; CLOCK_50   ; 2.013  ; 2.013  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[1]      ; CLOCK_50   ; 2.101  ; 2.101  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[2]      ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[3]      ; CLOCK_50   ; 2.134  ; 2.134  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[4]      ; CLOCK_50   ; 2.118  ; 2.118  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[5]      ; CLOCK_50   ; 2.121  ; 2.121  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[6]      ; CLOCK_50   ; 2.202  ; 2.202  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  fl_dq[7]      ; CLOCK_50   ; 2.246  ; 2.246  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_oe_n        ; CLOCK_50   ; 1.827  ; 1.827  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_rst_n       ; CLOCK_50   ; 2.568  ; 2.568  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; fl_we_n        ; CLOCK_50   ; 2.010  ; 2.010  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_0[*]      ; CLOCK_50   ; 1.393  ; 1.393  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[0]     ; CLOCK_50   ; 1.775  ; 1.775  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[1]     ; CLOCK_50   ; 1.681  ; 1.681  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[2]     ; CLOCK_50   ; 1.723  ; 1.723  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[3]     ; CLOCK_50   ; 1.776  ; 1.776  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[4]     ; CLOCK_50   ; 1.704  ; 1.704  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[5]     ; CLOCK_50   ; 1.717  ; 1.717  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[6]     ; CLOCK_50   ; 1.732  ; 1.732  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[7]     ; CLOCK_50   ; 1.591  ; 1.591  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[8]     ; CLOCK_50   ; 1.702  ; 1.702  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[9]     ; CLOCK_50   ; 1.699  ; 1.699  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[10]    ; CLOCK_50   ; 1.706  ; 1.706  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[11]    ; CLOCK_50   ; 1.683  ; 1.683  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[12]    ; CLOCK_50   ; 1.532  ; 1.532  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[13]    ; CLOCK_50   ; 1.456  ; 1.456  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[14]    ; CLOCK_50   ; 1.555  ; 1.555  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[15]    ; CLOCK_50   ; 1.563  ; 1.563  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[16]    ; CLOCK_50   ; 1.609  ; 1.609  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[17]    ; CLOCK_50   ; 1.617  ; 1.617  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[18]    ; CLOCK_50   ; 1.626  ; 1.626  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[19]    ; CLOCK_50   ; 1.465  ; 1.465  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[20]    ; CLOCK_50   ; 1.623  ; 1.623  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[21]    ; CLOCK_50   ; 1.651  ; 1.651  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[22]    ; CLOCK_50   ; 1.838  ; 1.838  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[23]    ; CLOCK_50   ; 1.393  ; 1.393  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[24]    ; CLOCK_50   ; 1.486  ; 1.486  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[25]    ; CLOCK_50   ; 1.481  ; 1.481  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[26]    ; CLOCK_50   ; 1.486  ; 1.486  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[27]    ; CLOCK_50   ; 1.491  ; 1.491  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[28]    ; CLOCK_50   ; 1.471  ; 1.471  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[29]    ; CLOCK_50   ; 1.437  ; 1.437  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[30]    ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_0[31]    ; CLOCK_50   ; 1.495  ; 1.495  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; gpio_1[*]      ; CLOCK_50   ; 1.322  ; 1.322  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[0]     ; CLOCK_50   ; 1.948  ; 1.948  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[1]     ; CLOCK_50   ; 1.580  ; 1.580  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[2]     ; CLOCK_50   ; 1.520  ; 1.520  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[3]     ; CLOCK_50   ; 1.545  ; 1.545  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[4]     ; CLOCK_50   ; 1.425  ; 1.425  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[5]     ; CLOCK_50   ; 1.550  ; 1.550  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[6]     ; CLOCK_50   ; 1.669  ; 1.669  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[7]     ; CLOCK_50   ; 1.697  ; 1.697  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[8]     ; CLOCK_50   ; 1.407  ; 1.407  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[9]     ; CLOCK_50   ; 1.945  ; 1.945  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[10]    ; CLOCK_50   ; 1.536  ; 1.536  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[11]    ; CLOCK_50   ; 1.568  ; 1.568  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[12]    ; CLOCK_50   ; 1.597  ; 1.597  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[13]    ; CLOCK_50   ; 1.729  ; 1.729  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[14]    ; CLOCK_50   ; 1.688  ; 1.688  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[15]    ; CLOCK_50   ; 1.785  ; 1.785  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[16]    ; CLOCK_50   ; 1.417  ; 1.417  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[17]    ; CLOCK_50   ; 1.322  ; 1.322  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[18]    ; CLOCK_50   ; 1.334  ; 1.334  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[19]    ; CLOCK_50   ; 1.449  ; 1.449  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[20]    ; CLOCK_50   ; 1.435  ; 1.435  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[21]    ; CLOCK_50   ; 1.419  ; 1.419  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[22]    ; CLOCK_50   ; 1.468  ; 1.468  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[23]    ; CLOCK_50   ; 1.726  ; 1.726  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[24]    ; CLOCK_50   ; 1.437  ; 1.437  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[25]    ; CLOCK_50   ; 1.468  ; 1.468  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[26]    ; CLOCK_50   ; 1.440  ; 1.440  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[27]    ; CLOCK_50   ; 1.473  ; 1.473  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[28]    ; CLOCK_50   ; 1.443  ; 1.443  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[29]    ; CLOCK_50   ; 1.591  ; 1.591  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[30]    ; CLOCK_50   ; 1.485  ; 1.485  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  gpio_1[31]    ; CLOCK_50   ; 1.583  ; 1.583  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_data[*]    ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[0]   ; CLOCK_50   ; 2.428  ; 2.428  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[1]   ; CLOCK_50   ; 2.015  ; 2.015  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[2]   ; CLOCK_50   ; 1.949  ; 1.949  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[3]   ; CLOCK_50   ; 2.100  ; 2.100  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[4]   ; CLOCK_50   ; 1.862  ; 1.862  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[5]   ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[6]   ; CLOCK_50   ; 2.406  ; 2.406  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
;  lcd_data[7]   ; CLOCK_50   ; 2.212  ; 2.212  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_en         ; CLOCK_50   ; 2.475  ; 2.475  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rs         ; CLOCK_50   ; 2.286  ; 2.286  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; lcd_rw         ; CLOCK_50   ; 3.133  ; 3.133  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_clk        ; CLOCK_50   ; 2.035  ; 2.035  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; ps2_dat        ; CLOCK_50   ; 2.055  ; 2.055  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; uart_txd       ; CLOCK_50   ; 2.236  ; 2.236  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[0] ;
; vga_b[*]       ; CLOCK_50   ; 2.132  ; 2.132  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[2]      ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[3]      ; CLOCK_50   ; 2.132  ; 2.132  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[4]      ; CLOCK_50   ; 2.498  ; 2.498  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[5]      ; CLOCK_50   ; 2.371  ; 2.371  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[6]      ; CLOCK_50   ; 2.254  ; 2.254  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[7]      ; CLOCK_50   ; 2.407  ; 2.407  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[8]      ; CLOCK_50   ; 2.513  ; 2.513  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_b[9]      ; CLOCK_50   ; 2.235  ; 2.235  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_blank      ; CLOCK_50   ; 3.422  ; 3.422  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ;        ; 0.843  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_g[*]       ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[2]      ; CLOCK_50   ; 2.551  ; 2.551  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[3]      ; CLOCK_50   ; 2.329  ; 2.329  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[4]      ; CLOCK_50   ; 2.290  ; 2.290  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[5]      ; CLOCK_50   ; 2.558  ; 2.558  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[6]      ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[7]      ; CLOCK_50   ; 2.230  ; 2.230  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[8]      ; CLOCK_50   ; 2.210  ; 2.210  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_g[9]      ; CLOCK_50   ; 2.455  ; 2.455  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_hs         ; CLOCK_50   ; 3.269  ; 3.269  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_r[*]       ; CLOCK_50   ; 2.198  ; 2.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[2]      ; CLOCK_50   ; 2.638  ; 2.638  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[3]      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[4]      ; CLOCK_50   ; 2.811  ; 2.811  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[5]      ; CLOCK_50   ; 2.554  ; 2.554  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[6]      ; CLOCK_50   ; 2.198  ; 2.198  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[7]      ; CLOCK_50   ; 2.689  ; 2.689  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[8]      ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
;  vga_r[9]      ; CLOCK_50   ; 3.313  ; 3.313  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_sync       ; CLOCK_50   ; 2.905  ; 2.905  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_vs         ; CLOCK_50   ; 3.016  ; 3.016  ; Rise       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; vga_clk        ; CLOCK_50   ; 0.843  ;        ; Fall       ; clkgen0|\sden:altpll0|pll|clk[1] ;
; dram_clk       ; CLOCK_50   ; -0.477 ;        ; Rise       ; clkgen0|\sden:altpll0|pll|clk[2] ;
; dram_clk       ; CLOCK_50   ;        ; -0.477 ; Fall       ; clkgen0|\sden:altpll0|pll|clk[2] ;
+----------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; uart_txd    ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; uart_txd    ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 7568282  ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[0] ; 156      ; 0        ; 0        ; 0        ;
; CLOCK_50                         ; clkgen0|\sden:altpll0|pll|clk[0] ; 32       ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 23755    ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 9046     ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50                         ; 85       ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 7568282  ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[0] ; 156      ; 0        ; 0        ; 0        ;
; CLOCK_50                         ; clkgen0|\sden:altpll0|pll|clk[0] ; 32       ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[1] ; 23755    ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[1] ; clkgen0|\sden:altpll0|pll|clk[1] ; 9046     ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[0] ; CLOCK_50                         ; 85       ; 0        ; 0        ; 0        ;
; clkgen0|\sden:altpll0|pll|clk[2] ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                              ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 158      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                               ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clkgen0|\sden:altpll0|pll|clk[0] ; clkgen0|\sden:altpll0|pll|clk[0] ; 158      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 86    ; 86   ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 143   ; 143  ;
; Unconstrained Output Port Paths ; 226   ; 226  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 19 22:53:37 2016
Info: Command: quartus_sta leon3mp_quartus -c leon3mp_quartus
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'quartus.sdc'
Warning (332174): Ignored filter at quartus.sdc(27): ENET0_RX_CLK could not be matched with a port
Warning (332049): Ignored create_clock at quartus.sdc(27): Argument <targets> is an empty collection
    Info (332050): create_clock -name "ENET0_RX_CLK" -period 40ns [get_ports {ENET0_RX_CLK}] -waveform {0.000ns 20.000ns}
Warning (332174): Ignored filter at quartus.sdc(28): ENET0_TX_CLK could not be matched with a port
Warning (332049): Ignored create_clock at quartus.sdc(28): Argument <targets> is an empty collection
    Info (332050): create_clock -name "ENET0_TX_CLK" -period 40ns [get_ports {ENET0_TX_CLK}] -waveform {0.000ns 25.000ns}
Warning (332174): Ignored filter at quartus.sdc(29): ENET0_BTX_CLK could not be matched with a port
Warning (332049): Ignored create_clock at quartus.sdc(29): Argument <targets> is an empty collection
    Info (332050): create_clock -name "ENET0_BTX_CLK" -period 8ns [get_ports {ENET0_BTX_CLK}] -waveform {0.000ns 4.000ns}
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clkgen0|\sden:altpll0|pll|inclk[0]} -duty_cycle 50.00 -name {clkgen0|\sden:altpll0|pll|clk[0]} {clkgen0|\sden:altpll0|pll|clk[0]}
    Info (332110): create_generated_clock -source {clkgen0|\sden:altpll0|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {clkgen0|\sden:altpll0|pll|clk[1]} {clkgen0|\sden:altpll0|pll|clk[1]}
    Info (332110): create_generated_clock -source {clkgen0|\sden:altpll0|pll|inclk[0]} -duty_cycle 50.00 -name {clkgen0|\sden:altpll0|pll|clk[2]} {clkgen0|\sden:altpll0|pll|clk[2]}
Warning (332174): Ignored filter at quartus.sdc(39): ENET0_RX_CLK could not be matched with a clock
Warning (332049): Ignored set_false_path at quartus.sdc(39): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_clocks CLOCK_50] -to [get_clocks ENET0_RX_CLK]
Warning (332049): Ignored set_false_path at quartus.sdc(40): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks ENET0_RX_CLK] -to [get_clocks CLOCK_50]
Warning (332174): Ignored filter at quartus.sdc(41): ENET0_TX_CLK could not be matched with a clock
Warning (332049): Ignored set_false_path at quartus.sdc(41): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_clocks CLOCK_50] -to [get_clocks ENET0_TX_CLK]
Warning (332049): Ignored set_false_path at quartus.sdc(42): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks ENET0_TX_CLK] -to [get_clocks CLOCK_50]
Warning (332174): Ignored filter at quartus.sdc(43): clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0] could not be matched with a clock
Warning (332174): Ignored filter at quartus.sdc(43): ENET0_RX_CLK could not be matched with a clock
Warning (332174): Ignored filter at quartus.sdc(43): ENET0_TX_CLK could not be matched with a clock
Warning (332049): Ignored set_false_path at quartus.sdc(43): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks {clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0]}] -to [get_clocks {ENET0_TX_CLK ENET0_RX_CLK}]
Warning (332049): Ignored set_false_path at quartus.sdc(43): Argument <to> is an empty collection
Warning (332049): Ignored set_false_path at quartus.sdc(44): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks {ENET0_TX_CLK}] -to  [get_clocks {clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0]}]
Warning (332049): Ignored set_false_path at quartus.sdc(44): Argument <to> is an empty collection
Warning (332049): Ignored set_false_path at quartus.sdc(45): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_clocks {ENET0_RX_CLK}] -to  [get_clocks {clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0]}]
Warning (332049): Ignored set_false_path at quartus.sdc(45): Argument <to> is an empty collection
Warning (332153): Family doesn't support jitter analysis.
Warning (332174): Ignored filter at quartus.sdc(53): enet0_rx_* could not be matched with a port
Warning (332049): Ignored set_input_delay at quartus.sdc(53): Argument <targets> is an empty collection
    Info (332050): set_input_delay -clock ENET0_RX_CLK 10.0 [get_ports enet0_rx_*]
Warning (332049): Ignored set_input_delay at quartus.sdc(53): Argument -clock is not an object ID
Warning (332174): Ignored filter at quartus.sdc(58): enet0_tx_* could not be matched with a port
Warning (332049): Ignored set_output_delay at quartus.sdc(58): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock ENET0_TX_CLK 10.0 [get_ports enet0_tx_*]
Warning (332049): Ignored set_output_delay at quartus.sdc(58): Argument -clock is not an object ID
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.409         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
    Info (332119):     4.014         0.000 CLOCK_50 
    Info (332119):    11.811         0.000 clkgen0|\sden:altpll0|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
    Info (332119):     0.391         0.000 clkgen0|\sden:altpll0|pll|clk[1] 
    Info (332119):     5.986         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 14.681
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.681         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
Info (332146): Worst-case removal slack is 5.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.067         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    17.873         0.000 clkgen0|\sden:altpll0|pll|clk[1] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 4.477
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.477         0.000 CLOCK_50 
    Info (332119):    12.529         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
    Info (332119):    16.403         0.000 clkgen0|\sden:altpll0|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
    Info (332119):     0.215         0.000 clkgen0|\sden:altpll0|pll|clk[1] 
    Info (332119):     5.523         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 17.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.121         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.738
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.738         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 clkgen0|\sden:altpll0|pll|clk[0] 
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    17.873         0.000 clkgen0|\sden:altpll0|pll|clk[1] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 443 megabytes
    Info: Processing ended: Tue Jul 19 22:53:44 2016
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


