Classic Timing Analyzer report for finalPoject
Fri Dec 02 17:33:34 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                 ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+-----------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                            ; To                                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+-----------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.127 ns                         ; cf_load                         ; reg96bitV:inst18|Dout7[0]         ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 21.077 ns                        ; controller:inst2|mux_select1[1] ; test0[3]                          ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 8.995 ns                         ; cf_load                         ; load_in                           ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 12.581 ns                        ; din[4]                          ; demux1to12:inst|Data_out11[4]     ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 30.92 MHz ( period = 32.344 ns ) ; demux1to12:inst|Data_out11[6]   ; reg96bitV:inst18|Dout11[6]        ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; controller:inst2|pstate.S4      ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; 33           ;
; Total number of failed paths ;                                          ;               ;                                  ;                                 ;                                   ;            ;          ; 33           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+-----------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270F256A5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                          ; To                                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 30.92 MHz ( period = 32.344 ns )                    ; demux1to12:inst|Data_out11[6] ; reg96bitV:inst18|Dout11[6]        ; clk        ; clk      ; None                        ; None                      ; 1.084 ns                ;
; N/A                                     ; 30.95 MHz ( period = 32.314 ns )                    ; demux1to12:inst|Data_out11[4] ; reg96bitV:inst18|Dout11[4]        ; clk        ; clk      ; None                        ; None                      ; 1.092 ns                ;
; N/A                                     ; 30.95 MHz ( period = 32.308 ns )                    ; demux1to12:inst|Data_out11[1] ; reg96bitV:inst18|Dout11[1]        ; clk        ; clk      ; None                        ; None                      ; 1.066 ns                ;
; N/A                                     ; 30.96 MHz ( period = 32.300 ns )                    ; demux1to12:inst|Data_out11[0] ; reg96bitV:inst18|Dout11[0]        ; clk        ; clk      ; None                        ; None                      ; 1.081 ns                ;
; N/A                                     ; 31.00 MHz ( period = 32.258 ns )                    ; demux1to12:inst|Data_out11[3] ; reg96bitV:inst18|Dout11[3]        ; clk        ; clk      ; None                        ; None                      ; 1.064 ns                ;
; N/A                                     ; 31.02 MHz ( period = 32.242 ns )                    ; demux1to12:inst|Data_out11[5] ; reg96bitV:inst18|Dout11[5]        ; clk        ; clk      ; None                        ; None                      ; 1.071 ns                ;
; N/A                                     ; 31.06 MHz ( period = 32.196 ns )                    ; demux1to12:inst|Data_out11[7] ; reg96bitV:inst18|Dout11[7]        ; clk        ; clk      ; None                        ; None                      ; 1.066 ns                ;
; N/A                                     ; 31.51 MHz ( period = 31.732 ns )                    ; demux1to12:inst|Data_out10[0] ; reg96bitV:inst18|Dout10[0]        ; clk        ; clk      ; None                        ; None                      ; 1.071 ns                ;
; N/A                                     ; 31.57 MHz ( period = 31.678 ns )                    ; demux1to12:inst|Data_out10[4] ; reg96bitV:inst18|Dout10[4]        ; clk        ; clk      ; None                        ; None                      ; 1.100 ns                ;
; N/A                                     ; 31.58 MHz ( period = 31.670 ns )                    ; demux1to12:inst|Data_out10[2] ; reg96bitV:inst18|Dout10[2]        ; clk        ; clk      ; None                        ; None                      ; 1.100 ns                ;
; N/A                                     ; 31.58 MHz ( period = 31.666 ns )                    ; demux1to12:inst|Data_out10[3] ; reg96bitV:inst18|Dout10[3]        ; clk        ; clk      ; None                        ; None                      ; 1.094 ns                ;
; N/A                                     ; 31.64 MHz ( period = 31.604 ns )                    ; demux1to12:inst|Data_out10[6] ; reg96bitV:inst18|Dout10[6]        ; clk        ; clk      ; None                        ; None                      ; 1.084 ns                ;
; N/A                                     ; 31.68 MHz ( period = 31.562 ns )                    ; demux1to12:inst|Data_out10[5] ; reg96bitV:inst18|Dout10[5]        ; clk        ; clk      ; None                        ; None                      ; 1.063 ns                ;
; N/A                                     ; 31.68 MHz ( period = 31.562 ns )                    ; demux1to12:inst|Data_out10[1] ; reg96bitV:inst18|Dout10[1]        ; clk        ; clk      ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 31.72 MHz ( period = 31.530 ns )                    ; demux1to12:inst|Data_out10[7] ; reg96bitV:inst18|Dout10[7]        ; clk        ; clk      ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 31.93 MHz ( period = 31.316 ns )                    ; demux1to12:inst|Data_out11[2] ; reg96bitV:inst18|Dout11[2]        ; clk        ; clk      ; None                        ; None                      ; 1.095 ns                ;
; N/A                                     ; 35.07 MHz ( period = 28.516 ns )                    ; demux1to12:inst|Data_out1[7]  ; reg96bitV:inst18|Dout1[7]         ; clk        ; clk      ; None                        ; None                      ; 2.039 ns                ;
; N/A                                     ; 36.67 MHz ( period = 27.268 ns )                    ; demux1to12:inst|Data_out1[2]  ; reg96bitV:inst18|Dout1[2]         ; clk        ; clk      ; None                        ; None                      ; 1.479 ns                ;
; N/A                                     ; 36.73 MHz ( period = 27.222 ns )                    ; demux1to12:inst|Data_out6[0]  ; reg96bitV:inst18|Dout6[0]         ; clk        ; clk      ; None                        ; None                      ; 2.091 ns                ;
; N/A                                     ; 36.74 MHz ( period = 27.216 ns )                    ; demux1to12:inst|Data_out1[6]  ; reg96bitV:inst18|Dout1[6]         ; clk        ; clk      ; None                        ; None                      ; 1.508 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.192 ns )                    ; demux1to12:inst|Data_out1[0]  ; reg96bitV:inst18|Dout1[0]         ; clk        ; clk      ; None                        ; None                      ; 1.535 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.116 ns )                    ; demux1to12:inst|Data_out1[4]  ; reg96bitV:inst18|Dout1[4]         ; clk        ; clk      ; None                        ; None                      ; 2.191 ns                ;
; N/A                                     ; 37.27 MHz ( period = 26.830 ns )                    ; demux1to12:inst|Data_out6[3]  ; reg96bitV:inst18|Dout6[3]         ; clk        ; clk      ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 37.39 MHz ( period = 26.748 ns )                    ; demux1to12:inst|Data_out6[6]  ; reg96bitV:inst18|Dout6[6]         ; clk        ; clk      ; None                        ; None                      ; 1.064 ns                ;
; N/A                                     ; 37.48 MHz ( period = 26.682 ns )                    ; demux1to12:inst|Data_out6[4]  ; reg96bitV:inst18|Dout6[4]         ; clk        ; clk      ; None                        ; None                      ; 3.855 ns                ;
; N/A                                     ; 37.62 MHz ( period = 26.584 ns )                    ; demux1to12:inst|Data_out2[1]  ; reg96bitV:inst18|Dout2[1]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 37.64 MHz ( period = 26.566 ns )                    ; demux1to12:inst|Data_out1[1]  ; reg96bitV:inst18|Dout1[1]         ; clk        ; clk      ; None                        ; None                      ; 1.098 ns                ;
; N/A                                     ; 37.83 MHz ( period = 26.436 ns )                    ; demux1to12:inst|Data_out1[5]  ; reg96bitV:inst18|Dout1[5]         ; clk        ; clk      ; None                        ; None                      ; 1.502 ns                ;
; N/A                                     ; 38.81 MHz ( period = 25.766 ns )                    ; demux1to12:inst|Data_out7[4]  ; reg96bitV:inst18|Dout7[4]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 38.88 MHz ( period = 25.720 ns )                    ; demux1to12:inst|Data_out6[7]  ; reg96bitV:inst18|Dout6[7]         ; clk        ; clk      ; None                        ; None                      ; 1.073 ns                ;
; N/A                                     ; 38.93 MHz ( period = 25.690 ns )                    ; demux1to12:inst|Data_out6[1]  ; reg96bitV:inst18|Dout6[1]         ; clk        ; clk      ; None                        ; None                      ; 1.061 ns                ;
; N/A                                     ; 39.59 MHz ( period = 25.262 ns )                    ; demux1to12:inst|Data_out6[2]  ; reg96bitV:inst18|Dout6[2]         ; clk        ; clk      ; None                        ; None                      ; 1.072 ns                ;
; N/A                                     ; 39.64 MHz ( period = 25.224 ns )                    ; demux1to12:inst|Data_out6[5]  ; reg96bitV:inst18|Dout6[5]         ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A                                     ; 41.72 MHz ( period = 23.968 ns )                    ; demux1to12:inst|Data_out1[3]  ; reg96bitV:inst18|Dout1[3]         ; clk        ; clk      ; None                        ; None                      ; 1.496 ns                ;
; N/A                                     ; 42.76 MHz ( period = 23.388 ns )                    ; demux1to12:inst|Data_out2[6]  ; reg96bitV:inst18|Dout2[6]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.76 MHz ( period = 23.386 ns )                    ; demux1to12:inst|Data_out2[2]  ; reg96bitV:inst18|Dout2[2]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.76 MHz ( period = 23.384 ns )                    ; demux1to12:inst|Data_out2[7]  ; reg96bitV:inst18|Dout2[7]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.76 MHz ( period = 23.384 ns )                    ; demux1to12:inst|Data_out2[5]  ; reg96bitV:inst18|Dout2[5]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.77 MHz ( period = 23.382 ns )                    ; demux1to12:inst|Data_out2[3]  ; reg96bitV:inst18|Dout2[3]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.78 MHz ( period = 23.378 ns )                    ; demux1to12:inst|Data_out2[0]  ; reg96bitV:inst18|Dout2[0]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.78 MHz ( period = 23.376 ns )                    ; demux1to12:inst|Data_out8[5]  ; reg96bitV:inst18|Dout8[5]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.90 MHz ( period = 23.312 ns )                    ; demux1to12:inst|Data_out7[7]  ; reg96bitV:inst18|Dout7[7]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.90 MHz ( period = 23.312 ns )                    ; demux1to12:inst|Data_out7[6]  ; reg96bitV:inst18|Dout7[6]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.90 MHz ( period = 23.310 ns )                    ; demux1to12:inst|Data_out7[3]  ; reg96bitV:inst18|Dout7[3]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.91 MHz ( period = 23.304 ns )                    ; demux1to12:inst|Data_out7[2]  ; reg96bitV:inst18|Dout7[2]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.93 MHz ( period = 23.294 ns )                    ; demux1to12:inst|Data_out7[5]  ; reg96bitV:inst18|Dout7[5]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 42.95 MHz ( period = 23.284 ns )                    ; demux1to12:inst|Data_out7[1]  ; reg96bitV:inst18|Dout7[1]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.14 MHz ( period = 23.180 ns )                    ; demux1to12:inst|Data_out3[0]  ; reg96bitV:inst18|Dout3[0]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.16 MHz ( period = 23.168 ns )                    ; demux1to12:inst|Data_out3[2]  ; reg96bitV:inst18|Dout3[2]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.23 MHz ( period = 23.134 ns )                    ; demux1to12:inst|Data_out12[1] ; reg96bitV:inst18|Dout12[1]        ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.23 MHz ( period = 23.132 ns )                    ; demux1to12:inst|Data_out12[3] ; reg96bitV:inst18|Dout12[3]        ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.23 MHz ( period = 23.130 ns )                    ; demux1to12:inst|Data_out12[6] ; reg96bitV:inst18|Dout12[6]        ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.25 MHz ( period = 23.120 ns )                    ; demux1to12:inst|Data_out12[5] ; reg96bitV:inst18|Dout12[5]        ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.26 MHz ( period = 23.118 ns )                    ; demux1to12:inst|Data_out12[0] ; reg96bitV:inst18|Dout12[0]        ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.26 MHz ( period = 23.116 ns )                    ; demux1to12:inst|Data_out12[4] ; reg96bitV:inst18|Dout12[4]        ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.26 MHz ( period = 23.114 ns )                    ; demux1to12:inst|Data_out12[2] ; reg96bitV:inst18|Dout12[2]        ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.37 MHz ( period = 23.060 ns )                    ; demux1to12:inst|Data_out3[6]  ; reg96bitV:inst18|Dout3[6]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.37 MHz ( period = 23.058 ns )                    ; demux1to12:inst|Data_out3[3]  ; reg96bitV:inst18|Dout3[3]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.66 MHz ( period = 22.904 ns )                    ; demux1to12:inst|Data_out5[5]  ; reg96bitV:inst18|Dout5[5]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.68 MHz ( period = 22.896 ns )                    ; demux1to12:inst|Data_out5[0]  ; reg96bitV:inst18|Dout5[0]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.69 MHz ( period = 22.888 ns )                    ; demux1to12:inst|Data_out9[7]  ; reg96bitV:inst18|Dout9[7]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.69 MHz ( period = 22.886 ns )                    ; demux1to12:inst|Data_out5[6]  ; reg96bitV:inst18|Dout5[6]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 43.70 MHz ( period = 22.882 ns )                    ; demux1to12:inst|Data_out5[7]  ; reg96bitV:inst18|Dout5[7]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 44.06 MHz ( period = 22.696 ns )                    ; demux1to12:inst|Data_out3[4]  ; reg96bitV:inst18|Dout3[4]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 44.81 MHz ( period = 22.316 ns )                    ; demux1to12:inst|Data_out9[4]  ; reg96bitV:inst18|Dout9[4]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 44.83 MHz ( period = 22.306 ns )                    ; demux1to12:inst|Data_out9[3]  ; reg96bitV:inst18|Dout9[3]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 44.93 MHz ( period = 22.256 ns )                    ; demux1to12:inst|Data_out7[0]  ; reg96bitV:inst18|Dout7[0]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.22 MHz ( period = 22.114 ns )                    ; demux1to12:inst|Data_out2[4]  ; reg96bitV:inst18|Dout2[4]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.33 MHz ( period = 22.062 ns )                    ; demux1to12:inst|Data_out8[4]  ; reg96bitV:inst18|Dout8[4]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.33 MHz ( period = 22.060 ns )                    ; demux1to12:inst|Data_out8[7]  ; reg96bitV:inst18|Dout8[7]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.33 MHz ( period = 22.060 ns )                    ; demux1to12:inst|Data_out8[6]  ; reg96bitV:inst18|Dout8[6]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.34 MHz ( period = 22.054 ns )                    ; demux1to12:inst|Data_out8[2]  ; reg96bitV:inst18|Dout8[2]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.36 MHz ( period = 22.046 ns )                    ; demux1to12:inst|Data_out8[0]  ; reg96bitV:inst18|Dout8[0]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.36 MHz ( period = 22.044 ns )                    ; demux1to12:inst|Data_out8[1]  ; reg96bitV:inst18|Dout8[1]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.37 MHz ( period = 22.040 ns )                    ; demux1to12:inst|Data_out9[0]  ; reg96bitV:inst18|Dout9[0]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 45.53 MHz ( period = 21.962 ns )                    ; demux1to12:inst|Data_out12[7] ; reg96bitV:inst18|Dout12[7]        ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 47.56 MHz ( period = 21.026 ns )                    ; demux1to12:inst|Data_out8[3]  ; reg96bitV:inst18|Dout8[3]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 47.99 MHz ( period = 20.838 ns )                    ; demux1to12:inst|Data_out4[7]  ; reg96bitV:inst18|Dout4[7]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 47.99 MHz ( period = 20.836 ns )                    ; demux1to12:inst|Data_out4[3]  ; reg96bitV:inst18|Dout4[3]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.02 MHz ( period = 20.824 ns )                    ; demux1to12:inst|Data_out4[0]  ; reg96bitV:inst18|Dout4[0]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.03 MHz ( period = 20.820 ns )                    ; demux1to12:inst|Data_out4[6]  ; reg96bitV:inst18|Dout4[6]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.04 MHz ( period = 20.818 ns )                    ; demux1to12:inst|Data_out4[2]  ; reg96bitV:inst18|Dout4[2]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.07 MHz ( period = 20.804 ns )                    ; demux1to12:inst|Data_out4[4]  ; reg96bitV:inst18|Dout4[4]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.07 MHz ( period = 20.804 ns )                    ; demux1to12:inst|Data_out4[1]  ; reg96bitV:inst18|Dout4[1]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.49 MHz ( period = 20.624 ns )                    ; demux1to12:inst|Data_out9[2]  ; reg96bitV:inst18|Dout9[2]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.52 MHz ( period = 20.610 ns )                    ; demux1to12:inst|Data_out9[6]  ; reg96bitV:inst18|Dout9[6]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.75 MHz ( period = 20.512 ns )                    ; demux1to12:inst|Data_out9[1]  ; reg96bitV:inst18|Dout9[1]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.94 MHz ( period = 20.432 ns )                    ; demux1to12:inst|Data_out5[2]  ; reg96bitV:inst18|Dout5[2]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.96 MHz ( period = 20.426 ns )                    ; demux1to12:inst|Data_out5[1]  ; reg96bitV:inst18|Dout5[1]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 48.98 MHz ( period = 20.416 ns )                    ; demux1to12:inst|Data_out5[3]  ; reg96bitV:inst18|Dout5[3]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 50.65 MHz ( period = 19.744 ns )                    ; demux1to12:inst|Data_out3[5]  ; reg96bitV:inst18|Dout3[5]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 50.67 MHz ( period = 19.736 ns )                    ; demux1to12:inst|Data_out3[7]  ; reg96bitV:inst18|Dout3[7]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 50.69 MHz ( period = 19.726 ns )                    ; demux1to12:inst|Data_out4[5]  ; reg96bitV:inst18|Dout4[5]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 51.29 MHz ( period = 19.496 ns )                    ; demux1to12:inst|Data_out5[4]  ; reg96bitV:inst18|Dout5[4]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.10 MHz ( period = 18.832 ns )                    ; demux1to12:inst|Data_out3[1]  ; reg96bitV:inst18|Dout3[1]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.14 MHz ( period = 18.818 ns )                    ; demux1to12:inst|Data_out9[5]  ; reg96bitV:inst18|Dout9[5]         ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 72.45 MHz ( period = 13.802 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout7[7]         ; clk        ; clk      ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 72.45 MHz ( period = 13.802 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout7[6]         ; clk        ; clk      ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 72.45 MHz ( period = 13.802 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout7[5]         ; clk        ; clk      ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 72.45 MHz ( period = 13.802 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout7[3]         ; clk        ; clk      ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 72.45 MHz ( period = 13.802 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout7[2]         ; clk        ; clk      ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 72.45 MHz ( period = 13.802 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout7[1]         ; clk        ; clk      ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 72.45 MHz ( period = 13.802 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout7[0]         ; clk        ; clk      ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 73.52 MHz ( period = 13.602 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout6[3]         ; clk        ; clk      ; None                        ; None                      ; 6.092 ns                ;
; N/A                                     ; 73.52 MHz ( period = 13.602 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout3[2]         ; clk        ; clk      ; None                        ; None                      ; 6.092 ns                ;
; N/A                                     ; 73.52 MHz ( period = 13.602 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout1[2]         ; clk        ; clk      ; None                        ; None                      ; 6.092 ns                ;
; N/A                                     ; 73.52 MHz ( period = 13.602 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout6[2]         ; clk        ; clk      ; None                        ; None                      ; 6.092 ns                ;
; N/A                                     ; 73.52 MHz ( period = 13.602 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout3[0]         ; clk        ; clk      ; None                        ; None                      ; 6.092 ns                ;
; N/A                                     ; 74.26 MHz ( period = 13.466 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout9[6]         ; clk        ; clk      ; None                        ; None                      ; 6.024 ns                ;
; N/A                                     ; 74.26 MHz ( period = 13.466 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout5[4]         ; clk        ; clk      ; None                        ; None                      ; 6.024 ns                ;
; N/A                                     ; 74.26 MHz ( period = 13.466 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout5[3]         ; clk        ; clk      ; None                        ; None                      ; 6.024 ns                ;
; N/A                                     ; 74.26 MHz ( period = 13.466 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout9[2]         ; clk        ; clk      ; None                        ; None                      ; 6.024 ns                ;
; N/A                                     ; 74.26 MHz ( period = 13.466 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout5[2]         ; clk        ; clk      ; None                        ; None                      ; 6.024 ns                ;
; N/A                                     ; 74.26 MHz ( period = 13.466 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout5[1]         ; clk        ; clk      ; None                        ; None                      ; 6.024 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout1[5]         ; clk        ; clk      ; None                        ; None                      ; 6.023 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout6[5]         ; clk        ; clk      ; None                        ; None                      ; 6.023 ns                ;
; N/A                                     ; 80.17 MHz ( period = 12.474 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout3[7]         ; clk        ; clk      ; None                        ; None                      ; 5.528 ns                ;
; N/A                                     ; 80.17 MHz ( period = 12.474 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout9[5]         ; clk        ; clk      ; None                        ; None                      ; 5.528 ns                ;
; N/A                                     ; 80.17 MHz ( period = 12.474 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout3[5]         ; clk        ; clk      ; None                        ; None                      ; 5.528 ns                ;
; N/A                                     ; 80.17 MHz ( period = 12.474 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout3[1]         ; clk        ; clk      ; None                        ; None                      ; 5.528 ns                ;
; N/A                                     ; 80.39 MHz ( period = 12.440 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout3[4]         ; clk        ; clk      ; None                        ; None                      ; 5.511 ns                ;
; N/A                                     ; 80.39 MHz ( period = 12.440 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout1[4]         ; clk        ; clk      ; None                        ; None                      ; 5.511 ns                ;
; N/A                                     ; 80.39 MHz ( period = 12.440 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout6[4]         ; clk        ; clk      ; None                        ; None                      ; 5.511 ns                ;
; N/A                                     ; 80.53 MHz ( period = 12.418 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout10[6]        ; clk        ; clk      ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 80.53 MHz ( period = 12.418 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout11[6]        ; clk        ; clk      ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 80.53 MHz ( period = 12.418 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout1[6]         ; clk        ; clk      ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 80.59 MHz ( period = 12.408 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout6[6]         ; clk        ; clk      ; None                        ; None                      ; 5.495 ns                ;
; N/A                                     ; 80.63 MHz ( period = 12.402 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout9[7]         ; clk        ; clk      ; None                        ; None                      ; 5.492 ns                ;
; N/A                                     ; 80.63 MHz ( period = 12.402 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout6[7]         ; clk        ; clk      ; None                        ; None                      ; 5.492 ns                ;
; N/A                                     ; 80.63 MHz ( period = 12.402 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout6[1]         ; clk        ; clk      ; None                        ; None                      ; 5.492 ns                ;
; N/A                                     ; 80.70 MHz ( period = 12.392 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout2[7]         ; clk        ; clk      ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 80.70 MHz ( period = 12.392 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout2[6]         ; clk        ; clk      ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 80.70 MHz ( period = 12.392 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout2[5]         ; clk        ; clk      ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 80.70 MHz ( period = 12.392 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout2[4]         ; clk        ; clk      ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 80.70 MHz ( period = 12.392 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout2[3]         ; clk        ; clk      ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 80.70 MHz ( period = 12.392 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout2[2]         ; clk        ; clk      ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 80.70 MHz ( period = 12.392 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout2[0]         ; clk        ; clk      ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 81.25 MHz ( period = 12.308 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout5[7]         ; clk        ; clk      ; None                        ; None                      ; 5.445 ns                ;
; N/A                                     ; 81.25 MHz ( period = 12.308 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout5[6]         ; clk        ; clk      ; None                        ; None                      ; 5.445 ns                ;
; N/A                                     ; 81.25 MHz ( period = 12.308 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout5[5]         ; clk        ; clk      ; None                        ; None                      ; 5.445 ns                ;
; N/A                                     ; 81.25 MHz ( period = 12.308 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout5[0]         ; clk        ; clk      ; None                        ; None                      ; 5.445 ns                ;
; N/A                                     ; 81.25 MHz ( period = 12.308 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout6[0]         ; clk        ; clk      ; None                        ; None                      ; 5.445 ns                ;
; N/A                                     ; 81.29 MHz ( period = 12.302 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout10[2]        ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 81.29 MHz ( period = 12.302 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout11[2]        ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 81.29 MHz ( period = 12.302 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout1[1]         ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout3[6]         ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout11[5]        ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout10[5]        ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout3[3]         ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout1[3]         ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 81.61 MHz ( period = 12.254 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout11[7]        ; clk        ; clk      ; None                        ; None                      ; 5.418 ns                ;
; N/A                                     ; 81.61 MHz ( period = 12.254 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout10[7]        ; clk        ; clk      ; None                        ; None                      ; 5.418 ns                ;
; N/A                                     ; 81.61 MHz ( period = 12.254 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout1[7]         ; clk        ; clk      ; None                        ; None                      ; 5.418 ns                ;
; N/A                                     ; 81.95 MHz ( period = 12.202 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout11[1]        ; clk        ; clk      ; None                        ; None                      ; 5.392 ns                ;
; N/A                                     ; 81.95 MHz ( period = 12.202 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout10[1]        ; clk        ; clk      ; None                        ; None                      ; 5.392 ns                ;
; N/A                                     ; 81.95 MHz ( period = 12.202 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout2[1]         ; clk        ; clk      ; None                        ; None                      ; 5.392 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout4[7]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout4[6]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout4[5]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout4[4]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout4[3]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout4[2]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout9[1]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout4[1]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout4[0]         ; clk        ; clk      ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout9[4]         ; clk        ; clk      ; None                        ; None                      ; 5.312 ns                ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout10[4]        ; clk        ; clk      ; None                        ; None                      ; 5.312 ns                ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout11[4]        ; clk        ; clk      ; None                        ; None                      ; 5.312 ns                ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout9[3]         ; clk        ; clk      ; None                        ; None                      ; 5.312 ns                ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout11[3]        ; clk        ; clk      ; None                        ; None                      ; 5.312 ns                ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout10[3]        ; clk        ; clk      ; None                        ; None                      ; 5.312 ns                ;
; N/A                                     ; 92.52 MHz ( period = 10.808 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout9[0]         ; clk        ; clk      ; None                        ; None                      ; 4.695 ns                ;
; N/A                                     ; 92.52 MHz ( period = 10.808 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout10[0]        ; clk        ; clk      ; None                        ; None                      ; 4.695 ns                ;
; N/A                                     ; 92.52 MHz ( period = 10.808 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout11[0]        ; clk        ; clk      ; None                        ; None                      ; 4.695 ns                ;
; N/A                                     ; 92.52 MHz ( period = 10.808 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout1[0]         ; clk        ; clk      ; None                        ; None                      ; 4.695 ns                ;
; N/A                                     ; 93.72 MHz ( period = 10.670 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout12[7]        ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 93.72 MHz ( period = 10.670 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout8[7]         ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 93.72 MHz ( period = 10.670 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout8[6]         ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 93.72 MHz ( period = 10.670 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout8[4]         ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 93.72 MHz ( period = 10.670 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout8[3]         ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 93.72 MHz ( period = 10.670 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout8[2]         ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 93.72 MHz ( period = 10.670 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout8[1]         ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 93.72 MHz ( period = 10.670 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout8[0]         ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout12[6]        ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout12[5]        ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout8[5]         ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout12[4]        ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout7[4]         ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout12[3]        ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout12[2]        ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout12[1]        ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 102.88 MHz ( period = 9.720 ns )                    ; controller:inst2|pstate.S0    ; reg96bitV:inst18|Dout12[0]        ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 297.53 MHz ( period = 3.361 ns )                    ; controller:inst2|pstate.S3    ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                        ; None                      ; 7.490 ns                ;
; N/A                                     ; 297.97 MHz ( period = 3.356 ns )                    ; controller:inst2|pstate.S12   ; controller:inst2|pstate.S0        ; clk        ; clk      ; None                        ; None                      ; 2.647 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; controller:inst2|pstate.S3    ; controller:inst2|pstate.S4        ; clk        ; clk      ; None                        ; None                      ; 2.397 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; controller:inst2|pstate.S11   ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                        ; None                      ; 7.081 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; controller:inst2|pstate.S10   ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                        ; None                      ; 6.938 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; controller:inst2|pstate.S2    ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                        ; None                      ; 6.206 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; controller:inst2|pstate.S9    ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                        ; None                      ; 6.747 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; controller:inst2|pstate.S0    ; controller:inst2|pstate.S0        ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                               ;                                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                       ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                        ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 3.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 3.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 3.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 3.795 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 3.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 4.137 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 4.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 3.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 4.543 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 4.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 4.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 4.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 4.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 4.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 4.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 4.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 4.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 4.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 5.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 5.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 5.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 5.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 5.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 5.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 5.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 5.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 5.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 5.829 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 5.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 5.974 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 5.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 5.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 5.617 ns                 ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------+
; tsu                                                                                    ;
+-------+--------------+------------+---------+-------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                            ; To Clock ;
+-------+--------------+------------+---------+-------------------------------+----------+
; N/A   ; None         ; 5.127 ns   ; cf_load ; reg96bitV:inst18|Dout7[7]     ; clk      ;
; N/A   ; None         ; 5.127 ns   ; cf_load ; reg96bitV:inst18|Dout7[6]     ; clk      ;
; N/A   ; None         ; 5.127 ns   ; cf_load ; reg96bitV:inst18|Dout7[5]     ; clk      ;
; N/A   ; None         ; 5.127 ns   ; cf_load ; reg96bitV:inst18|Dout7[3]     ; clk      ;
; N/A   ; None         ; 5.127 ns   ; cf_load ; reg96bitV:inst18|Dout7[2]     ; clk      ;
; N/A   ; None         ; 5.127 ns   ; cf_load ; reg96bitV:inst18|Dout7[1]     ; clk      ;
; N/A   ; None         ; 5.127 ns   ; cf_load ; reg96bitV:inst18|Dout7[0]     ; clk      ;
; N/A   ; None         ; 5.027 ns   ; cf_load ; reg96bitV:inst18|Dout6[3]     ; clk      ;
; N/A   ; None         ; 5.027 ns   ; cf_load ; reg96bitV:inst18|Dout3[2]     ; clk      ;
; N/A   ; None         ; 5.027 ns   ; cf_load ; reg96bitV:inst18|Dout1[2]     ; clk      ;
; N/A   ; None         ; 5.027 ns   ; cf_load ; reg96bitV:inst18|Dout6[2]     ; clk      ;
; N/A   ; None         ; 5.027 ns   ; cf_load ; reg96bitV:inst18|Dout3[0]     ; clk      ;
; N/A   ; None         ; 4.959 ns   ; cf_load ; reg96bitV:inst18|Dout9[6]     ; clk      ;
; N/A   ; None         ; 4.959 ns   ; cf_load ; reg96bitV:inst18|Dout5[4]     ; clk      ;
; N/A   ; None         ; 4.959 ns   ; cf_load ; reg96bitV:inst18|Dout5[3]     ; clk      ;
; N/A   ; None         ; 4.959 ns   ; cf_load ; reg96bitV:inst18|Dout9[2]     ; clk      ;
; N/A   ; None         ; 4.959 ns   ; cf_load ; reg96bitV:inst18|Dout5[2]     ; clk      ;
; N/A   ; None         ; 4.959 ns   ; cf_load ; reg96bitV:inst18|Dout5[1]     ; clk      ;
; N/A   ; None         ; 4.958 ns   ; cf_load ; reg96bitV:inst18|Dout1[5]     ; clk      ;
; N/A   ; None         ; 4.958 ns   ; cf_load ; reg96bitV:inst18|Dout6[5]     ; clk      ;
; N/A   ; None         ; 4.463 ns   ; cf_load ; reg96bitV:inst18|Dout3[7]     ; clk      ;
; N/A   ; None         ; 4.463 ns   ; cf_load ; reg96bitV:inst18|Dout9[5]     ; clk      ;
; N/A   ; None         ; 4.463 ns   ; cf_load ; reg96bitV:inst18|Dout3[5]     ; clk      ;
; N/A   ; None         ; 4.463 ns   ; cf_load ; reg96bitV:inst18|Dout3[1]     ; clk      ;
; N/A   ; None         ; 4.446 ns   ; cf_load ; reg96bitV:inst18|Dout3[4]     ; clk      ;
; N/A   ; None         ; 4.446 ns   ; cf_load ; reg96bitV:inst18|Dout1[4]     ; clk      ;
; N/A   ; None         ; 4.446 ns   ; cf_load ; reg96bitV:inst18|Dout6[4]     ; clk      ;
; N/A   ; None         ; 4.435 ns   ; cf_load ; reg96bitV:inst18|Dout10[6]    ; clk      ;
; N/A   ; None         ; 4.435 ns   ; cf_load ; reg96bitV:inst18|Dout11[6]    ; clk      ;
; N/A   ; None         ; 4.435 ns   ; cf_load ; reg96bitV:inst18|Dout1[6]     ; clk      ;
; N/A   ; None         ; 4.430 ns   ; cf_load ; reg96bitV:inst18|Dout6[6]     ; clk      ;
; N/A   ; None         ; 4.427 ns   ; cf_load ; reg96bitV:inst18|Dout9[7]     ; clk      ;
; N/A   ; None         ; 4.427 ns   ; cf_load ; reg96bitV:inst18|Dout6[7]     ; clk      ;
; N/A   ; None         ; 4.427 ns   ; cf_load ; reg96bitV:inst18|Dout6[1]     ; clk      ;
; N/A   ; None         ; 4.422 ns   ; cf_load ; reg96bitV:inst18|Dout2[7]     ; clk      ;
; N/A   ; None         ; 4.422 ns   ; cf_load ; reg96bitV:inst18|Dout2[6]     ; clk      ;
; N/A   ; None         ; 4.422 ns   ; cf_load ; reg96bitV:inst18|Dout2[5]     ; clk      ;
; N/A   ; None         ; 4.422 ns   ; cf_load ; reg96bitV:inst18|Dout2[4]     ; clk      ;
; N/A   ; None         ; 4.422 ns   ; cf_load ; reg96bitV:inst18|Dout2[3]     ; clk      ;
; N/A   ; None         ; 4.422 ns   ; cf_load ; reg96bitV:inst18|Dout2[2]     ; clk      ;
; N/A   ; None         ; 4.422 ns   ; cf_load ; reg96bitV:inst18|Dout2[0]     ; clk      ;
; N/A   ; None         ; 4.380 ns   ; cf_load ; reg96bitV:inst18|Dout5[7]     ; clk      ;
; N/A   ; None         ; 4.380 ns   ; cf_load ; reg96bitV:inst18|Dout5[6]     ; clk      ;
; N/A   ; None         ; 4.380 ns   ; cf_load ; reg96bitV:inst18|Dout5[5]     ; clk      ;
; N/A   ; None         ; 4.380 ns   ; cf_load ; reg96bitV:inst18|Dout5[0]     ; clk      ;
; N/A   ; None         ; 4.380 ns   ; cf_load ; reg96bitV:inst18|Dout6[0]     ; clk      ;
; N/A   ; None         ; 4.377 ns   ; cf_load ; reg96bitV:inst18|Dout10[2]    ; clk      ;
; N/A   ; None         ; 4.377 ns   ; cf_load ; reg96bitV:inst18|Dout11[2]    ; clk      ;
; N/A   ; None         ; 4.377 ns   ; cf_load ; reg96bitV:inst18|Dout1[1]     ; clk      ;
; N/A   ; None         ; 4.368 ns   ; cf_load ; reg96bitV:inst18|Dout3[6]     ; clk      ;
; N/A   ; None         ; 4.368 ns   ; cf_load ; reg96bitV:inst18|Dout11[5]    ; clk      ;
; N/A   ; None         ; 4.368 ns   ; cf_load ; reg96bitV:inst18|Dout10[5]    ; clk      ;
; N/A   ; None         ; 4.368 ns   ; cf_load ; reg96bitV:inst18|Dout3[3]     ; clk      ;
; N/A   ; None         ; 4.368 ns   ; cf_load ; reg96bitV:inst18|Dout1[3]     ; clk      ;
; N/A   ; None         ; 4.353 ns   ; cf_load ; reg96bitV:inst18|Dout11[7]    ; clk      ;
; N/A   ; None         ; 4.353 ns   ; cf_load ; reg96bitV:inst18|Dout10[7]    ; clk      ;
; N/A   ; None         ; 4.353 ns   ; cf_load ; reg96bitV:inst18|Dout1[7]     ; clk      ;
; N/A   ; None         ; 4.327 ns   ; cf_load ; reg96bitV:inst18|Dout11[1]    ; clk      ;
; N/A   ; None         ; 4.327 ns   ; cf_load ; reg96bitV:inst18|Dout10[1]    ; clk      ;
; N/A   ; None         ; 4.327 ns   ; cf_load ; reg96bitV:inst18|Dout2[1]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout4[7]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout4[6]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout4[5]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout4[4]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout4[3]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout4[2]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout9[1]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout4[1]     ; clk      ;
; N/A   ; None         ; 4.288 ns   ; cf_load ; reg96bitV:inst18|Dout4[0]     ; clk      ;
; N/A   ; None         ; 4.247 ns   ; cf_load ; reg96bitV:inst18|Dout9[4]     ; clk      ;
; N/A   ; None         ; 4.247 ns   ; cf_load ; reg96bitV:inst18|Dout10[4]    ; clk      ;
; N/A   ; None         ; 4.247 ns   ; cf_load ; reg96bitV:inst18|Dout11[4]    ; clk      ;
; N/A   ; None         ; 4.247 ns   ; cf_load ; reg96bitV:inst18|Dout9[3]     ; clk      ;
; N/A   ; None         ; 4.247 ns   ; cf_load ; reg96bitV:inst18|Dout11[3]    ; clk      ;
; N/A   ; None         ; 4.247 ns   ; cf_load ; reg96bitV:inst18|Dout10[3]    ; clk      ;
; N/A   ; None         ; 3.630 ns   ; cf_load ; reg96bitV:inst18|Dout9[0]     ; clk      ;
; N/A   ; None         ; 3.630 ns   ; cf_load ; reg96bitV:inst18|Dout10[0]    ; clk      ;
; N/A   ; None         ; 3.630 ns   ; cf_load ; reg96bitV:inst18|Dout11[0]    ; clk      ;
; N/A   ; None         ; 3.630 ns   ; cf_load ; reg96bitV:inst18|Dout1[0]     ; clk      ;
; N/A   ; None         ; 3.561 ns   ; cf_load ; reg96bitV:inst18|Dout12[7]    ; clk      ;
; N/A   ; None         ; 3.561 ns   ; cf_load ; reg96bitV:inst18|Dout8[7]     ; clk      ;
; N/A   ; None         ; 3.561 ns   ; cf_load ; reg96bitV:inst18|Dout8[6]     ; clk      ;
; N/A   ; None         ; 3.561 ns   ; cf_load ; reg96bitV:inst18|Dout8[4]     ; clk      ;
; N/A   ; None         ; 3.561 ns   ; cf_load ; reg96bitV:inst18|Dout8[3]     ; clk      ;
; N/A   ; None         ; 3.561 ns   ; cf_load ; reg96bitV:inst18|Dout8[2]     ; clk      ;
; N/A   ; None         ; 3.561 ns   ; cf_load ; reg96bitV:inst18|Dout8[1]     ; clk      ;
; N/A   ; None         ; 3.561 ns   ; cf_load ; reg96bitV:inst18|Dout8[0]     ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout12[6]    ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout12[5]    ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout8[5]     ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout12[4]    ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout7[4]     ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout12[3]    ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout12[2]    ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout12[1]    ; clk      ;
; N/A   ; None         ; 3.086 ns   ; cf_load ; reg96bitV:inst18|Dout12[0]    ; clk      ;
; N/A   ; None         ; 1.761 ns   ; cf_load ; controller:inst2|pstate.S1    ; clk      ;
; N/A   ; None         ; 1.760 ns   ; cf_load ; controller:inst2|pstate.S0    ; clk      ;
; N/A   ; None         ; -1.779 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]  ; clk      ;
; N/A   ; None         ; -2.299 ns  ; din[5]  ; demux1to12:inst|Data_out3[5]  ; clk      ;
; N/A   ; None         ; -2.507 ns  ; din[5]  ; demux1to12:inst|Data_out9[5]  ; clk      ;
; N/A   ; None         ; -2.786 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]  ; clk      ;
; N/A   ; None         ; -3.178 ns  ; din[7]  ; demux1to12:inst|Data_out12[7] ; clk      ;
; N/A   ; None         ; -3.351 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]  ; clk      ;
; N/A   ; None         ; -3.413 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]  ; clk      ;
; N/A   ; None         ; -3.464 ns  ; din[1]  ; demux1to12:inst|Data_out9[1]  ; clk      ;
; N/A   ; None         ; -3.477 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]  ; clk      ;
; N/A   ; None         ; -3.504 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]  ; clk      ;
; N/A   ; None         ; -3.618 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]  ; clk      ;
; N/A   ; None         ; -3.649 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]  ; clk      ;
; N/A   ; None         ; -3.651 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]  ; clk      ;
; N/A   ; None         ; -3.910 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]  ; clk      ;
; N/A   ; None         ; -3.928 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]  ; clk      ;
; N/A   ; None         ; -3.945 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]  ; clk      ;
; N/A   ; None         ; -4.000 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]  ; clk      ;
; N/A   ; None         ; -4.000 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]  ; clk      ;
; N/A   ; None         ; -4.034 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]  ; clk      ;
; N/A   ; None         ; -4.069 ns  ; din[0]  ; demux1to12:inst|Data_out9[0]  ; clk      ;
; N/A   ; None         ; -4.098 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]  ; clk      ;
; N/A   ; None         ; -4.101 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]  ; clk      ;
; N/A   ; None         ; -4.126 ns  ; din[6]  ; demux1to12:inst|Data_out9[6]  ; clk      ;
; N/A   ; None         ; -4.133 ns  ; din[0]  ; demux1to12:inst|Data_out8[0]  ; clk      ;
; N/A   ; None         ; -4.198 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]  ; clk      ;
; N/A   ; None         ; -4.345 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]  ; clk      ;
; N/A   ; None         ; -4.407 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]  ; clk      ;
; N/A   ; None         ; -4.442 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]  ; clk      ;
; N/A   ; None         ; -4.456 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]  ; clk      ;
; N/A   ; None         ; -4.490 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]  ; clk      ;
; N/A   ; None         ; -4.493 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]  ; clk      ;
; N/A   ; None         ; -4.542 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]  ; clk      ;
; N/A   ; None         ; -4.558 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]  ; clk      ;
; N/A   ; None         ; -4.559 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]  ; clk      ;
; N/A   ; None         ; -4.604 ns  ; din[0]  ; demux1to12:inst|Data_out12[0] ; clk      ;
; N/A   ; None         ; -4.612 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]  ; clk      ;
; N/A   ; None         ; -4.622 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]  ; clk      ;
; N/A   ; None         ; -4.636 ns  ; din[5]  ; demux1to12:inst|Data_out12[5] ; clk      ;
; N/A   ; None         ; -4.676 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]  ; clk      ;
; N/A   ; None         ; -4.681 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]  ; clk      ;
; N/A   ; None         ; -4.689 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]  ; clk      ;
; N/A   ; None         ; -4.776 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]  ; clk      ;
; N/A   ; None         ; -4.820 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]  ; clk      ;
; N/A   ; None         ; -4.831 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]  ; clk      ;
; N/A   ; None         ; -4.878 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]  ; clk      ;
; N/A   ; None         ; -4.988 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]  ; clk      ;
; N/A   ; None         ; -4.998 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]  ; clk      ;
; N/A   ; None         ; -5.001 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]  ; clk      ;
; N/A   ; None         ; -5.045 ns  ; din[2]  ; demux1to12:inst|Data_out12[2] ; clk      ;
; N/A   ; None         ; -5.188 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]  ; clk      ;
; N/A   ; None         ; -5.282 ns  ; din[1]  ; demux1to12:inst|Data_out12[1] ; clk      ;
; N/A   ; None         ; -5.417 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]  ; clk      ;
; N/A   ; None         ; -5.432 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]  ; clk      ;
; N/A   ; None         ; -5.457 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]  ; clk      ;
; N/A   ; None         ; -5.512 ns  ; din[3]  ; demux1to12:inst|Data_out12[3] ; clk      ;
; N/A   ; None         ; -5.532 ns  ; din[6]  ; demux1to12:inst|Data_out12[6] ; clk      ;
; N/A   ; None         ; -5.551 ns  ; din[4]  ; demux1to12:inst|Data_out12[4] ; clk      ;
; N/A   ; None         ; -5.585 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]  ; clk      ;
; N/A   ; None         ; -5.663 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]  ; clk      ;
; N/A   ; None         ; -5.762 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]  ; clk      ;
; N/A   ; None         ; -5.829 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]  ; clk      ;
; N/A   ; None         ; -5.850 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]  ; clk      ;
; N/A   ; None         ; -5.859 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]  ; clk      ;
; N/A   ; None         ; -5.875 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]  ; clk      ;
; N/A   ; None         ; -5.938 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]  ; clk      ;
; N/A   ; None         ; -5.952 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]  ; clk      ;
; N/A   ; None         ; -6.085 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]  ; clk      ;
; N/A   ; None         ; -6.108 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]  ; clk      ;
; N/A   ; None         ; -6.145 ns  ; din[7]  ; demux1to12:inst|Data_out2[7]  ; clk      ;
; N/A   ; None         ; -6.229 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]  ; clk      ;
; N/A   ; None         ; -6.260 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]  ; clk      ;
; N/A   ; None         ; -6.351 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]  ; clk      ;
; N/A   ; None         ; -6.394 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]  ; clk      ;
; N/A   ; None         ; -6.542 ns  ; din[4]  ; demux1to12:inst|Data_out2[4]  ; clk      ;
; N/A   ; None         ; -6.574 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]  ; clk      ;
; N/A   ; None         ; -6.629 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]  ; clk      ;
; N/A   ; None         ; -7.146 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]  ; clk      ;
; N/A   ; None         ; -7.176 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]  ; clk      ;
; N/A   ; None         ; -7.185 ns  ; din[1]  ; demux1to12:inst|Data_out10[1] ; clk      ;
; N/A   ; None         ; -7.258 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]  ; clk      ;
; N/A   ; None         ; -7.280 ns  ; din[7]  ; demux1to12:inst|Data_out11[7] ; clk      ;
; N/A   ; None         ; -7.313 ns  ; din[7]  ; demux1to12:inst|Data_out10[7] ; clk      ;
; N/A   ; None         ; -7.573 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]  ; clk      ;
; N/A   ; None         ; -7.749 ns  ; din[2]  ; demux1to12:inst|Data_out11[2] ; clk      ;
; N/A   ; None         ; -8.075 ns  ; din[0]  ; demux1to12:inst|Data_out10[0] ; clk      ;
; N/A   ; None         ; -8.163 ns  ; din[0]  ; demux1to12:inst|Data_out11[0] ; clk      ;
; N/A   ; None         ; -8.341 ns  ; din[3]  ; demux1to12:inst|Data_out11[3] ; clk      ;
; N/A   ; None         ; -8.397 ns  ; din[6]  ; demux1to12:inst|Data_out10[6] ; clk      ;
; N/A   ; None         ; -8.673 ns  ; din[2]  ; demux1to12:inst|Data_out10[2] ; clk      ;
; N/A   ; None         ; -8.693 ns  ; din[3]  ; demux1to12:inst|Data_out10[3] ; clk      ;
; N/A   ; None         ; -8.732 ns  ; din[6]  ; demux1to12:inst|Data_out11[6] ; clk      ;
; N/A   ; None         ; -8.747 ns  ; din[4]  ; demux1to12:inst|Data_out10[4] ; clk      ;
; N/A   ; None         ; -8.937 ns  ; din[1]  ; demux1to12:inst|Data_out11[1] ; clk      ;
; N/A   ; None         ; -9.044 ns  ; din[5]  ; demux1to12:inst|Data_out10[5] ; clk      ;
; N/A   ; None         ; -9.332 ns  ; din[5]  ; demux1to12:inst|Data_out11[5] ; clk      ;
; N/A   ; None         ; -9.586 ns  ; din[4]  ; demux1to12:inst|Data_out11[4] ; clk      ;
+-------+--------------+------------+---------+-------------------------------+----------+


+---------------------------------------------------------------------------------------------------+
; tco                                                                                               ;
+-------+--------------+------------+-----------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                              ; To           ; From Clock ;
+-------+--------------+------------+-----------------------------------+--------------+------------+
; N/A   ; None         ; 21.077 ns  ; controller:inst2|mux_select1[1]   ; test0[3]     ; clk        ;
; N/A   ; None         ; 20.885 ns  ; controller:inst2|mux_select1[0]   ; test0[1]     ; clk        ;
; N/A   ; None         ; 20.811 ns  ; controller:inst2|mux_select1[1]   ; test0[1]     ; clk        ;
; N/A   ; None         ; 20.593 ns  ; controller:inst2|mux_select1[0]   ; test0[7]     ; clk        ;
; N/A   ; None         ; 20.435 ns  ; controller:inst2|mux_select1[1]   ; test0[4]     ; clk        ;
; N/A   ; None         ; 20.394 ns  ; controller:inst2|mux_select1[0]   ; test0[0]     ; clk        ;
; N/A   ; None         ; 20.392 ns  ; controller:inst2|mux_select1[1]   ; test0[0]     ; clk        ;
; N/A   ; None         ; 20.295 ns  ; controller:inst2|mux_select1[1]   ; test0[6]     ; clk        ;
; N/A   ; None         ; 20.280 ns  ; controller:inst2|mux_select1[1]   ; test0[2]     ; clk        ;
; N/A   ; None         ; 20.241 ns  ; controller:inst2|mux_select1[0]   ; test0[2]     ; clk        ;
; N/A   ; None         ; 19.985 ns  ; controller:inst2|mux_select1[1]   ; test0[5]     ; clk        ;
; N/A   ; None         ; 19.945 ns  ; controller:inst2|mux_select1[1]   ; test0[7]     ; clk        ;
; N/A   ; None         ; 19.892 ns  ; controller:inst2|mux_select1[2]   ; test0[0]     ; clk        ;
; N/A   ; None         ; 19.838 ns  ; controller:inst2|mux_select1[0]   ; test0[3]     ; clk        ;
; N/A   ; None         ; 19.725 ns  ; controller:inst2|mux_select1[0]   ; test0[4]     ; clk        ;
; N/A   ; None         ; 19.641 ns  ; controller:inst2|mux_select1[2]   ; test0[1]     ; clk        ;
; N/A   ; None         ; 19.632 ns  ; controller:inst2|mux_select1[0]   ; test0[6]     ; clk        ;
; N/A   ; None         ; 19.321 ns  ; controller:inst2|mux_select1[3]   ; test0[1]     ; clk        ;
; N/A   ; None         ; 19.254 ns  ; controller:inst2|mux_select1[2]   ; test0[7]     ; clk        ;
; N/A   ; None         ; 19.157 ns  ; controller:inst2|mux_select1[2]   ; test0[6]     ; clk        ;
; N/A   ; None         ; 18.940 ns  ; controller:inst2|mux_select1[0]   ; test0[5]     ; clk        ;
; N/A   ; None         ; 18.844 ns  ; controller:inst2|mux_select1[2]   ; test0[2]     ; clk        ;
; N/A   ; None         ; 18.831 ns  ; controller:inst2|mux_select1[2]   ; test0[3]     ; clk        ;
; N/A   ; None         ; 18.438 ns  ; controller:inst2|mux_select1[3]   ; test0[7]     ; clk        ;
; N/A   ; None         ; 18.415 ns  ; controller:inst2|mux_select1[3]   ; test0[2]     ; clk        ;
; N/A   ; None         ; 18.383 ns  ; controller:inst2|mux_select1[3]   ; test0[3]     ; clk        ;
; N/A   ; None         ; 17.861 ns  ; controller:inst2|mux_select1[3]   ; test0[0]     ; clk        ;
; N/A   ; None         ; 17.829 ns  ; controller:inst2|mux_select1[3]   ; test0[6]     ; clk        ;
; N/A   ; None         ; 17.770 ns  ; controller:inst2|mux_select1[2]   ; test0[4]     ; clk        ;
; N/A   ; None         ; 17.585 ns  ; controller:inst2|mux_select1[3]   ; test0[4]     ; clk        ;
; N/A   ; None         ; 16.930 ns  ; reg96bitV:inst18|Dout5[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 16.629 ns  ; controller:inst2|mux_select1[2]   ; test0[5]     ; clk        ;
; N/A   ; None         ; 16.470 ns  ; controller:inst2|mux_select1[3]   ; test0[5]     ; clk        ;
; N/A   ; None         ; 16.316 ns  ; reg96bitV:inst18|Dout9[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 16.056 ns  ; reg96bitV:inst18|Dout3[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 15.873 ns  ; reg96bitV:inst18|Dout9[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 15.870 ns  ; reg96bitV:inst18|Dout12[0]        ; test0[0]     ; clk        ;
; N/A   ; None         ; 15.675 ns  ; reg96bitV:inst18|Dout5[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 15.479 ns  ; reg96bitV:inst18|Dout3[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 15.252 ns  ; reg96bitV:inst18|Dout12[1]        ; test0[1]     ; clk        ;
; N/A   ; None         ; 15.227 ns  ; reg96bitV:inst18|Dout3[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 15.215 ns  ; reg96bitV:inst18|Dout2[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 15.164 ns  ; reg96bitV:inst18|Dout12[3]        ; test0[3]     ; clk        ;
; N/A   ; None         ; 15.149 ns  ; reg96bitV:inst18|Dout4[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 15.090 ns  ; reg96bitV:inst18|Dout9[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 14.985 ns  ; reg96bitV:inst18|Dout4[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 14.979 ns  ; reg96bitV:inst18|Dout9[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 14.754 ns  ; reg96bitV:inst18|Dout5[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 14.751 ns  ; reg96bitV:inst18|Dout5[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 14.722 ns  ; reg96bitV:inst18|Dout5[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 14.690 ns  ; reg96bitV:inst18|Dout3[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 14.627 ns  ; reg96bitV:inst18|Dout4[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 14.570 ns  ; reg96bitV:inst18|Dout5[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 14.550 ns  ; controller:inst2|demuxto12_sel[1] ; load_test[1] ; clk        ;
; N/A   ; None         ; 14.456 ns  ; reg96bitV:inst18|Dout9[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 14.395 ns  ; reg96bitV:inst18|Dout3[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 14.377 ns  ; reg96bitV:inst18|Dout12[5]        ; test0[5]     ; clk        ;
; N/A   ; None         ; 14.341 ns  ; reg96bitV:inst18|Dout3[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 14.324 ns  ; reg96bitV:inst18|Dout7[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 14.322 ns  ; reg96bitV:inst18|Dout3[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 14.166 ns  ; reg96bitV:inst18|Dout7[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 14.157 ns  ; reg96bitV:inst18|Dout12[4]        ; test0[4]     ; clk        ;
; N/A   ; None         ; 14.108 ns  ; controller:inst2|demuxto12_sel[3] ; load_test[3] ; clk        ;
; N/A   ; None         ; 14.100 ns  ; reg96bitV:inst18|Dout2[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 14.039 ns  ; reg96bitV:inst18|Dout4[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 13.984 ns  ; reg96bitV:inst18|Dout5[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 13.977 ns  ; reg96bitV:inst18|Dout8[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 13.931 ns  ; reg96bitV:inst18|Dout2[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 13.910 ns  ; reg96bitV:inst18|Dout12[2]        ; test0[2]     ; clk        ;
; N/A   ; None         ; 13.763 ns  ; reg96bitV:inst18|Dout4[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 13.682 ns  ; reg96bitV:inst18|Dout9[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 13.650 ns  ; reg96bitV:inst18|Dout8[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 13.637 ns  ; reg96bitV:inst18|Dout7[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 13.621 ns  ; reg96bitV:inst18|Dout8[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 13.602 ns  ; reg96bitV:inst18|Dout2[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 13.562 ns  ; reg96bitV:inst18|Dout4[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 13.509 ns  ; reg96bitV:inst18|Dout5[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 13.440 ns  ; controller:inst2|demuxto12_sel[2] ; load_test[2] ; clk        ;
; N/A   ; None         ; 13.409 ns  ; reg96bitV:inst18|Dout12[7]        ; test0[7]     ; clk        ;
; N/A   ; None         ; 13.400 ns  ; reg96bitV:inst18|Dout8[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 13.308 ns  ; reg96bitV:inst18|Dout4[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 13.266 ns  ; reg96bitV:inst18|Dout9[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 13.225 ns  ; reg96bitV:inst18|Dout3[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 13.193 ns  ; reg96bitV:inst18|Dout2[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 13.153 ns  ; reg96bitV:inst18|Dout9[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 13.140 ns  ; reg96bitV:inst18|Dout7[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 13.084 ns  ; reg96bitV:inst18|Dout7[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 13.075 ns  ; reg96bitV:inst18|Dout8[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 13.037 ns  ; reg96bitV:inst18|Dout8[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 12.995 ns  ; reg96bitV:inst18|Dout7[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 12.944 ns  ; controller:inst2|demuxto12_sel[0] ; load_test[0] ; clk        ;
; N/A   ; None         ; 12.931 ns  ; reg96bitV:inst18|Dout2[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 12.877 ns  ; reg96bitV:inst18|Dout4[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 12.721 ns  ; reg96bitV:inst18|Dout8[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 12.706 ns  ; reg96bitV:inst18|Dout1[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 12.648 ns  ; reg96bitV:inst18|Dout6[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 12.619 ns  ; reg96bitV:inst18|Dout12[6]        ; test0[6]     ; clk        ;
; N/A   ; None         ; 12.557 ns  ; reg96bitV:inst18|Dout2[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 12.551 ns  ; reg96bitV:inst18|Dout2[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 12.469 ns  ; reg96bitV:inst18|Dout7[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 12.417 ns  ; reg96bitV:inst18|Dout1[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 12.302 ns  ; reg96bitV:inst18|Dout11[1]        ; test0[1]     ; clk        ;
; N/A   ; None         ; 12.228 ns  ; reg96bitV:inst18|Dout7[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 12.157 ns  ; reg96bitV:inst18|Dout11[3]        ; test0[3]     ; clk        ;
; N/A   ; None         ; 12.056 ns  ; reg96bitV:inst18|Dout1[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 11.797 ns  ; reg96bitV:inst18|Dout10[1]        ; test0[1]     ; clk        ;
; N/A   ; None         ; 11.774 ns  ; reg96bitV:inst18|Dout10[2]        ; test0[2]     ; clk        ;
; N/A   ; None         ; 11.708 ns  ; reg96bitV:inst18|Dout10[0]        ; test0[0]     ; clk        ;
; N/A   ; None         ; 11.685 ns  ; reg96bitV:inst18|Dout8[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 11.665 ns  ; reg96bitV:inst18|Dout10[4]        ; test0[4]     ; clk        ;
; N/A   ; None         ; 11.661 ns  ; reg96bitV:inst18|Dout6[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 11.652 ns  ; reg96bitV:inst18|Dout10[3]        ; test0[3]     ; clk        ;
; N/A   ; None         ; 11.650 ns  ; reg96bitV:inst18|Dout1[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 11.643 ns  ; reg96bitV:inst18|Dout6[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 11.612 ns  ; reg96bitV:inst18|Dout11[5]        ; test0[5]     ; clk        ;
; N/A   ; None         ; 11.520 ns  ; reg96bitV:inst18|Dout1[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 11.261 ns  ; reg96bitV:inst18|Dout6[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 11.223 ns  ; reg96bitV:inst18|Dout6[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 11.213 ns  ; reg96bitV:inst18|Dout6[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 11.198 ns  ; reg96bitV:inst18|Dout1[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 11.154 ns  ; reg96bitV:inst18|Dout3[7]         ; test2[7]     ; clk        ;
; N/A   ; None         ; 11.114 ns  ; reg96bitV:inst18|Dout6[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 11.107 ns  ; reg96bitV:inst18|Dout10[5]        ; test0[5]     ; clk        ;
; N/A   ; None         ; 10.996 ns  ; reg96bitV:inst18|Dout3[5]         ; test2[5]     ; clk        ;
; N/A   ; None         ; 10.939 ns  ; reg96bitV:inst18|Dout1[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 10.921 ns  ; reg96bitV:inst18|Dout11[7]        ; test0[7]     ; clk        ;
; N/A   ; None         ; 10.851 ns  ; reg96bitV:inst18|Dout11[2]        ; test0[2]     ; clk        ;
; N/A   ; None         ; 10.807 ns  ; reg96bitV:inst18|Dout10[6]        ; test0[6]     ; clk        ;
; N/A   ; None         ; 10.797 ns  ; reg96bitV:inst18|Dout11[0]        ; test0[0]     ; clk        ;
; N/A   ; None         ; 10.769 ns  ; controller:inst2|pstate.S0        ; load_in      ; clk        ;
; N/A   ; None         ; 10.746 ns  ; reg96bitV:inst18|Dout11[4]        ; test0[4]     ; clk        ;
; N/A   ; None         ; 10.693 ns  ; reg96bitV:inst18|Dout6[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 10.684 ns  ; reg96bitV:inst18|Dout4[3]         ; test3[3]     ; clk        ;
; N/A   ; None         ; 10.641 ns  ; reg96bitV:inst18|Dout3[1]         ; test2[1]     ; clk        ;
; N/A   ; None         ; 10.416 ns  ; reg96bitV:inst18|Dout10[7]        ; test0[7]     ; clk        ;
; N/A   ; None         ; 10.406 ns  ; reg96bitV:inst18|Dout1[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 10.302 ns  ; reg96bitV:inst18|Dout11[6]        ; test0[6]     ; clk        ;
; N/A   ; None         ; 9.986 ns   ; reg96bitV:inst18|Dout3[6]         ; test2[6]     ; clk        ;
; N/A   ; None         ; 9.830 ns   ; reg96bitV:inst18|Dout2[3]         ; test1[3]     ; clk        ;
; N/A   ; None         ; 9.769 ns   ; reg96bitV:inst18|Dout4[7]         ; test3[7]     ; clk        ;
; N/A   ; None         ; 9.690 ns   ; reg96bitV:inst18|Dout4[6]         ; test3[6]     ; clk        ;
; N/A   ; None         ; 9.458 ns   ; reg96bitV:inst18|Dout4[1]         ; test3[1]     ; clk        ;
; N/A   ; None         ; 9.347 ns   ; reg96bitV:inst18|Dout2[1]         ; test1[1]     ; clk        ;
; N/A   ; None         ; 9.336 ns   ; reg96bitV:inst18|Dout3[2]         ; test2[2]     ; clk        ;
; N/A   ; None         ; 9.314 ns   ; reg96bitV:inst18|Dout2[4]         ; test1[4]     ; clk        ;
; N/A   ; None         ; 9.301 ns   ; reg96bitV:inst18|Dout2[5]         ; test1[5]     ; clk        ;
; N/A   ; None         ; 9.255 ns   ; reg96bitV:inst18|Dout2[7]         ; test1[7]     ; clk        ;
; N/A   ; None         ; 9.215 ns   ; reg96bitV:inst18|Dout2[6]         ; test1[6]     ; clk        ;
; N/A   ; None         ; 9.133 ns   ; reg96bitV:inst18|Dout3[4]         ; test2[4]     ; clk        ;
; N/A   ; None         ; 9.084 ns   ; reg96bitV:inst18|Dout4[2]         ; test3[2]     ; clk        ;
; N/A   ; None         ; 9.022 ns   ; reg96bitV:inst18|Dout4[5]         ; test3[5]     ; clk        ;
; N/A   ; None         ; 9.007 ns   ; reg96bitV:inst18|Dout3[3]         ; test2[3]     ; clk        ;
; N/A   ; None         ; 8.738 ns   ; reg96bitV:inst18|Dout2[2]         ; test1[2]     ; clk        ;
; N/A   ; None         ; 8.654 ns   ; reg96bitV:inst18|Dout3[0]         ; test2[0]     ; clk        ;
; N/A   ; None         ; 8.567 ns   ; reg96bitV:inst18|Dout2[0]         ; test1[0]     ; clk        ;
; N/A   ; None         ; 8.529 ns   ; reg96bitV:inst18|Dout4[0]         ; test3[0]     ; clk        ;
; N/A   ; None         ; 8.521 ns   ; reg96bitV:inst18|Dout4[4]         ; test3[4]     ; clk        ;
+-------+--------------+------------+-----------------------------------+--------------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+---------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To      ;
+-------+-------------------+-----------------+---------+---------+
; N/A   ; None              ; 8.995 ns        ; cf_load ; load_in ;
+-------+-------------------+-----------------+---------+---------+


+----------------------------------------------------------------------------------------------+
; th                                                                                           ;
+---------------+-------------+-----------+---------+-------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                            ; To Clock ;
+---------------+-------------+-----------+---------+-------------------------------+----------+
; N/A           ; None        ; 12.581 ns ; din[4]  ; demux1to12:inst|Data_out11[4] ; clk      ;
; N/A           ; None        ; 12.302 ns ; din[5]  ; demux1to12:inst|Data_out11[5] ; clk      ;
; N/A           ; None        ; 11.969 ns ; din[5]  ; demux1to12:inst|Data_out10[5] ; clk      ;
; N/A           ; None        ; 11.906 ns ; din[1]  ; demux1to12:inst|Data_out11[1] ; clk      ;
; N/A           ; None        ; 11.718 ns ; din[6]  ; demux1to12:inst|Data_out11[6] ; clk      ;
; N/A           ; None        ; 11.709 ns ; din[4]  ; demux1to12:inst|Data_out10[4] ; clk      ;
; N/A           ; None        ; 11.655 ns ; din[3]  ; demux1to12:inst|Data_out10[3] ; clk      ;
; N/A           ; None        ; 11.634 ns ; din[2]  ; demux1to12:inst|Data_out10[2] ; clk      ;
; N/A           ; None        ; 11.348 ns ; din[6]  ; demux1to12:inst|Data_out10[6] ; clk      ;
; N/A           ; None        ; 11.300 ns ; din[3]  ; demux1to12:inst|Data_out11[3] ; clk      ;
; N/A           ; None        ; 11.139 ns ; din[0]  ; demux1to12:inst|Data_out11[0] ; clk      ;
; N/A           ; None        ; 11.009 ns ; din[1]  ; demux1to12:inst|Data_out10[1] ; clk      ;
; N/A           ; None        ; 10.852 ns ; din[0]  ; demux1to12:inst|Data_out10[0] ; clk      ;
; N/A           ; None        ; 10.250 ns ; din[7]  ; demux1to12:inst|Data_out11[7] ; clk      ;
; N/A           ; None        ; 10.203 ns ; din[2]  ; demux1to12:inst|Data_out11[2] ; clk      ;
; N/A           ; None        ; 9.935 ns  ; din[7]  ; demux1to12:inst|Data_out10[7] ; clk      ;
; N/A           ; None        ; 9.476 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]  ; clk      ;
; N/A           ; None        ; 9.348 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]  ; clk      ;
; N/A           ; None        ; 9.290 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]  ; clk      ;
; N/A           ; None        ; 8.975 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]  ; clk      ;
; N/A           ; None        ; 8.891 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]  ; clk      ;
; N/A           ; None        ; 8.873 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]  ; clk      ;
; N/A           ; None        ; 8.838 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]  ; clk      ;
; N/A           ; None        ; 8.832 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]  ; clk      ;
; N/A           ; None        ; 8.789 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]  ; clk      ;
; N/A           ; None        ; 8.708 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]  ; clk      ;
; N/A           ; None        ; 8.590 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]  ; clk      ;
; N/A           ; None        ; 8.546 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]  ; clk      ;
; N/A           ; None        ; 8.454 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]  ; clk      ;
; N/A           ; None        ; 8.358 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]  ; clk      ;
; N/A           ; None        ; 8.357 ns  ; din[6]  ; demux1to12:inst|Data_out12[6] ; clk      ;
; N/A           ; None        ; 8.344 ns  ; din[4]  ; demux1to12:inst|Data_out2[4]  ; clk      ;
; N/A           ; None        ; 8.327 ns  ; din[3]  ; demux1to12:inst|Data_out12[3] ; clk      ;
; N/A           ; None        ; 8.296 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]  ; clk      ;
; N/A           ; None        ; 8.290 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]  ; clk      ;
; N/A           ; None        ; 8.286 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]  ; clk      ;
; N/A           ; None        ; 8.201 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]  ; clk      ;
; N/A           ; None        ; 8.184 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]  ; clk      ;
; N/A           ; None        ; 8.176 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]  ; clk      ;
; N/A           ; None        ; 8.123 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]  ; clk      ;
; N/A           ; None        ; 8.116 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]  ; clk      ;
; N/A           ; None        ; 8.032 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]  ; clk      ;
; N/A           ; None        ; 8.030 ns  ; din[4]  ; demux1to12:inst|Data_out12[4] ; clk      ;
; N/A           ; None        ; 7.962 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]  ; clk      ;
; N/A           ; None        ; 7.950 ns  ; din[1]  ; demux1to12:inst|Data_out12[1] ; clk      ;
; N/A           ; None        ; 7.947 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]  ; clk      ;
; N/A           ; None        ; 7.936 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]  ; clk      ;
; N/A           ; None        ; 7.871 ns  ; din[7]  ; demux1to12:inst|Data_out2[7]  ; clk      ;
; N/A           ; None        ; 7.863 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]  ; clk      ;
; N/A           ; None        ; 7.860 ns  ; din[2]  ; demux1to12:inst|Data_out12[2] ; clk      ;
; N/A           ; None        ; 7.843 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]  ; clk      ;
; N/A           ; None        ; 7.792 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]  ; clk      ;
; N/A           ; None        ; 7.744 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]  ; clk      ;
; N/A           ; None        ; 7.697 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]  ; clk      ;
; N/A           ; None        ; 7.687 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]  ; clk      ;
; N/A           ; None        ; 7.609 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]  ; clk      ;
; N/A           ; None        ; 7.558 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]  ; clk      ;
; N/A           ; None        ; 7.505 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]  ; clk      ;
; N/A           ; None        ; 7.502 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]  ; clk      ;
; N/A           ; None        ; 7.489 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]  ; clk      ;
; N/A           ; None        ; 7.427 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]  ; clk      ;
; N/A           ; None        ; 7.304 ns  ; din[5]  ; demux1to12:inst|Data_out12[5] ; clk      ;
; N/A           ; None        ; 7.289 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]  ; clk      ;
; N/A           ; None        ; 7.268 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]  ; clk      ;
; N/A           ; None        ; 7.211 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]  ; clk      ;
; N/A           ; None        ; 7.209 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]  ; clk      ;
; N/A           ; None        ; 7.196 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]  ; clk      ;
; N/A           ; None        ; 7.161 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]  ; clk      ;
; N/A           ; None        ; 7.154 ns  ; din[0]  ; demux1to12:inst|Data_out9[0]  ; clk      ;
; N/A           ; None        ; 7.110 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]  ; clk      ;
; N/A           ; None        ; 7.106 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]  ; clk      ;
; N/A           ; None        ; 7.098 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]  ; clk      ;
; N/A           ; None        ; 7.091 ns  ; din[0]  ; demux1to12:inst|Data_out12[0] ; clk      ;
; N/A           ; None        ; 7.026 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]  ; clk      ;
; N/A           ; None        ; 6.909 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]  ; clk      ;
; N/A           ; None        ; 6.875 ns  ; din[6]  ; demux1to12:inst|Data_out9[6]  ; clk      ;
; N/A           ; None        ; 6.781 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]  ; clk      ;
; N/A           ; None        ; 6.760 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]  ; clk      ;
; N/A           ; None        ; 6.726 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]  ; clk      ;
; N/A           ; None        ; 6.711 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]  ; clk      ;
; N/A           ; None        ; 6.657 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]  ; clk      ;
; N/A           ; None        ; 6.609 ns  ; din[0]  ; demux1to12:inst|Data_out8[0]  ; clk      ;
; N/A           ; None        ; 6.461 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]  ; clk      ;
; N/A           ; None        ; 6.449 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]  ; clk      ;
; N/A           ; None        ; 6.352 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]  ; clk      ;
; N/A           ; None        ; 6.205 ns  ; din[1]  ; demux1to12:inst|Data_out9[1]  ; clk      ;
; N/A           ; None        ; 5.993 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]  ; clk      ;
; N/A           ; None        ; 5.890 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]  ; clk      ;
; N/A           ; None        ; 5.846 ns  ; din[7]  ; demux1to12:inst|Data_out12[7] ; clk      ;
; N/A           ; None        ; 5.838 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]  ; clk      ;
; N/A           ; None        ; 5.748 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]  ; clk      ;
; N/A           ; None        ; 5.715 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]  ; clk      ;
; N/A           ; None        ; 5.702 ns  ; din[5]  ; demux1to12:inst|Data_out3[5]  ; clk      ;
; N/A           ; None        ; 5.575 ns  ; din[5]  ; demux1to12:inst|Data_out9[5]  ; clk      ;
; N/A           ; None        ; 5.319 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]  ; clk      ;
; N/A           ; None        ; 5.311 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]  ; clk      ;
; N/A           ; None        ; -1.206 ns ; cf_load ; controller:inst2|pstate.S0    ; clk      ;
; N/A           ; None        ; -1.207 ns ; cf_load ; controller:inst2|pstate.S1    ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout12[6]    ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout12[5]    ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout8[5]     ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout12[4]    ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout7[4]     ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout12[3]    ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout12[2]    ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout12[1]    ; clk      ;
; N/A           ; None        ; -2.532 ns ; cf_load ; reg96bitV:inst18|Dout12[0]    ; clk      ;
; N/A           ; None        ; -3.007 ns ; cf_load ; reg96bitV:inst18|Dout12[7]    ; clk      ;
; N/A           ; None        ; -3.007 ns ; cf_load ; reg96bitV:inst18|Dout8[7]     ; clk      ;
; N/A           ; None        ; -3.007 ns ; cf_load ; reg96bitV:inst18|Dout8[6]     ; clk      ;
; N/A           ; None        ; -3.007 ns ; cf_load ; reg96bitV:inst18|Dout8[4]     ; clk      ;
; N/A           ; None        ; -3.007 ns ; cf_load ; reg96bitV:inst18|Dout8[3]     ; clk      ;
; N/A           ; None        ; -3.007 ns ; cf_load ; reg96bitV:inst18|Dout8[2]     ; clk      ;
; N/A           ; None        ; -3.007 ns ; cf_load ; reg96bitV:inst18|Dout8[1]     ; clk      ;
; N/A           ; None        ; -3.007 ns ; cf_load ; reg96bitV:inst18|Dout8[0]     ; clk      ;
; N/A           ; None        ; -3.076 ns ; cf_load ; reg96bitV:inst18|Dout9[0]     ; clk      ;
; N/A           ; None        ; -3.076 ns ; cf_load ; reg96bitV:inst18|Dout10[0]    ; clk      ;
; N/A           ; None        ; -3.076 ns ; cf_load ; reg96bitV:inst18|Dout11[0]    ; clk      ;
; N/A           ; None        ; -3.076 ns ; cf_load ; reg96bitV:inst18|Dout1[0]     ; clk      ;
; N/A           ; None        ; -3.693 ns ; cf_load ; reg96bitV:inst18|Dout9[4]     ; clk      ;
; N/A           ; None        ; -3.693 ns ; cf_load ; reg96bitV:inst18|Dout10[4]    ; clk      ;
; N/A           ; None        ; -3.693 ns ; cf_load ; reg96bitV:inst18|Dout11[4]    ; clk      ;
; N/A           ; None        ; -3.693 ns ; cf_load ; reg96bitV:inst18|Dout9[3]     ; clk      ;
; N/A           ; None        ; -3.693 ns ; cf_load ; reg96bitV:inst18|Dout11[3]    ; clk      ;
; N/A           ; None        ; -3.693 ns ; cf_load ; reg96bitV:inst18|Dout10[3]    ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout4[7]     ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout4[6]     ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout4[5]     ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout4[4]     ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout4[3]     ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout4[2]     ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout9[1]     ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout4[1]     ; clk      ;
; N/A           ; None        ; -3.734 ns ; cf_load ; reg96bitV:inst18|Dout4[0]     ; clk      ;
; N/A           ; None        ; -3.773 ns ; cf_load ; reg96bitV:inst18|Dout11[1]    ; clk      ;
; N/A           ; None        ; -3.773 ns ; cf_load ; reg96bitV:inst18|Dout10[1]    ; clk      ;
; N/A           ; None        ; -3.773 ns ; cf_load ; reg96bitV:inst18|Dout2[1]     ; clk      ;
; N/A           ; None        ; -3.799 ns ; cf_load ; reg96bitV:inst18|Dout11[7]    ; clk      ;
; N/A           ; None        ; -3.799 ns ; cf_load ; reg96bitV:inst18|Dout10[7]    ; clk      ;
; N/A           ; None        ; -3.799 ns ; cf_load ; reg96bitV:inst18|Dout1[7]     ; clk      ;
; N/A           ; None        ; -3.814 ns ; cf_load ; reg96bitV:inst18|Dout3[6]     ; clk      ;
; N/A           ; None        ; -3.814 ns ; cf_load ; reg96bitV:inst18|Dout11[5]    ; clk      ;
; N/A           ; None        ; -3.814 ns ; cf_load ; reg96bitV:inst18|Dout10[5]    ; clk      ;
; N/A           ; None        ; -3.814 ns ; cf_load ; reg96bitV:inst18|Dout3[3]     ; clk      ;
; N/A           ; None        ; -3.814 ns ; cf_load ; reg96bitV:inst18|Dout1[3]     ; clk      ;
; N/A           ; None        ; -3.823 ns ; cf_load ; reg96bitV:inst18|Dout10[2]    ; clk      ;
; N/A           ; None        ; -3.823 ns ; cf_load ; reg96bitV:inst18|Dout11[2]    ; clk      ;
; N/A           ; None        ; -3.823 ns ; cf_load ; reg96bitV:inst18|Dout1[1]     ; clk      ;
; N/A           ; None        ; -3.826 ns ; cf_load ; reg96bitV:inst18|Dout5[7]     ; clk      ;
; N/A           ; None        ; -3.826 ns ; cf_load ; reg96bitV:inst18|Dout5[6]     ; clk      ;
; N/A           ; None        ; -3.826 ns ; cf_load ; reg96bitV:inst18|Dout5[5]     ; clk      ;
; N/A           ; None        ; -3.826 ns ; cf_load ; reg96bitV:inst18|Dout5[0]     ; clk      ;
; N/A           ; None        ; -3.826 ns ; cf_load ; reg96bitV:inst18|Dout6[0]     ; clk      ;
; N/A           ; None        ; -3.868 ns ; cf_load ; reg96bitV:inst18|Dout2[7]     ; clk      ;
; N/A           ; None        ; -3.868 ns ; cf_load ; reg96bitV:inst18|Dout2[6]     ; clk      ;
; N/A           ; None        ; -3.868 ns ; cf_load ; reg96bitV:inst18|Dout2[5]     ; clk      ;
; N/A           ; None        ; -3.868 ns ; cf_load ; reg96bitV:inst18|Dout2[4]     ; clk      ;
; N/A           ; None        ; -3.868 ns ; cf_load ; reg96bitV:inst18|Dout2[3]     ; clk      ;
; N/A           ; None        ; -3.868 ns ; cf_load ; reg96bitV:inst18|Dout2[2]     ; clk      ;
; N/A           ; None        ; -3.868 ns ; cf_load ; reg96bitV:inst18|Dout2[0]     ; clk      ;
; N/A           ; None        ; -3.873 ns ; cf_load ; reg96bitV:inst18|Dout9[7]     ; clk      ;
; N/A           ; None        ; -3.873 ns ; cf_load ; reg96bitV:inst18|Dout6[7]     ; clk      ;
; N/A           ; None        ; -3.873 ns ; cf_load ; reg96bitV:inst18|Dout6[1]     ; clk      ;
; N/A           ; None        ; -3.876 ns ; cf_load ; reg96bitV:inst18|Dout6[6]     ; clk      ;
; N/A           ; None        ; -3.881 ns ; cf_load ; reg96bitV:inst18|Dout10[6]    ; clk      ;
; N/A           ; None        ; -3.881 ns ; cf_load ; reg96bitV:inst18|Dout11[6]    ; clk      ;
; N/A           ; None        ; -3.881 ns ; cf_load ; reg96bitV:inst18|Dout1[6]     ; clk      ;
; N/A           ; None        ; -3.892 ns ; cf_load ; reg96bitV:inst18|Dout3[4]     ; clk      ;
; N/A           ; None        ; -3.892 ns ; cf_load ; reg96bitV:inst18|Dout1[4]     ; clk      ;
; N/A           ; None        ; -3.892 ns ; cf_load ; reg96bitV:inst18|Dout6[4]     ; clk      ;
; N/A           ; None        ; -3.909 ns ; cf_load ; reg96bitV:inst18|Dout3[7]     ; clk      ;
; N/A           ; None        ; -3.909 ns ; cf_load ; reg96bitV:inst18|Dout9[5]     ; clk      ;
; N/A           ; None        ; -3.909 ns ; cf_load ; reg96bitV:inst18|Dout3[5]     ; clk      ;
; N/A           ; None        ; -3.909 ns ; cf_load ; reg96bitV:inst18|Dout3[1]     ; clk      ;
; N/A           ; None        ; -4.404 ns ; cf_load ; reg96bitV:inst18|Dout1[5]     ; clk      ;
; N/A           ; None        ; -4.404 ns ; cf_load ; reg96bitV:inst18|Dout6[5]     ; clk      ;
; N/A           ; None        ; -4.405 ns ; cf_load ; reg96bitV:inst18|Dout9[6]     ; clk      ;
; N/A           ; None        ; -4.405 ns ; cf_load ; reg96bitV:inst18|Dout5[4]     ; clk      ;
; N/A           ; None        ; -4.405 ns ; cf_load ; reg96bitV:inst18|Dout5[3]     ; clk      ;
; N/A           ; None        ; -4.405 ns ; cf_load ; reg96bitV:inst18|Dout9[2]     ; clk      ;
; N/A           ; None        ; -4.405 ns ; cf_load ; reg96bitV:inst18|Dout5[2]     ; clk      ;
; N/A           ; None        ; -4.405 ns ; cf_load ; reg96bitV:inst18|Dout5[1]     ; clk      ;
; N/A           ; None        ; -4.473 ns ; cf_load ; reg96bitV:inst18|Dout6[3]     ; clk      ;
; N/A           ; None        ; -4.473 ns ; cf_load ; reg96bitV:inst18|Dout3[2]     ; clk      ;
; N/A           ; None        ; -4.473 ns ; cf_load ; reg96bitV:inst18|Dout1[2]     ; clk      ;
; N/A           ; None        ; -4.473 ns ; cf_load ; reg96bitV:inst18|Dout6[2]     ; clk      ;
; N/A           ; None        ; -4.473 ns ; cf_load ; reg96bitV:inst18|Dout3[0]     ; clk      ;
; N/A           ; None        ; -4.573 ns ; cf_load ; reg96bitV:inst18|Dout7[7]     ; clk      ;
; N/A           ; None        ; -4.573 ns ; cf_load ; reg96bitV:inst18|Dout7[6]     ; clk      ;
; N/A           ; None        ; -4.573 ns ; cf_load ; reg96bitV:inst18|Dout7[5]     ; clk      ;
; N/A           ; None        ; -4.573 ns ; cf_load ; reg96bitV:inst18|Dout7[3]     ; clk      ;
; N/A           ; None        ; -4.573 ns ; cf_load ; reg96bitV:inst18|Dout7[2]     ; clk      ;
; N/A           ; None        ; -4.573 ns ; cf_load ; reg96bitV:inst18|Dout7[1]     ; clk      ;
; N/A           ; None        ; -4.573 ns ; cf_load ; reg96bitV:inst18|Dout7[0]     ; clk      ;
+---------------+-------------+-----------+---------+-------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Dec 02 17:33:33 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off finalPoject -c finalPoject
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "controller:inst2|mux_select1[0]" is a latch
    Warning: Node "controller:inst2|mux_select1[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[7]" is a latch
    Warning: Node "controller:inst2|mux_select1[2]" is a latch
    Warning: Node "controller:inst2|mux_select1[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[0]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[2]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[0]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[3]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[0]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 17 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[1]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[3]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[0]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[2]" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~11" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~10" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~9" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~8" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~7" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~6" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~5" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~4" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~3" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~2" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~1" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S0" as buffer
Info: Clock "clk" has Internal fmax of 30.92 MHz between source register "demux1to12:inst|Data_out11[6]" and destination register "reg96bitV:inst18|Dout11[6]" (period= 32.344 ns)
    Info: + Longest register to register delay is 1.084 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y9_N6; Fanout = 1; REG Node = 'demux1to12:inst|Data_out11[6]'
        Info: 2: + IC(0.804 ns) + CELL(0.280 ns) = 1.084 ns; Loc. = LC_X7_Y9_N8; Fanout = 1; REG Node = 'reg96bitV:inst18|Dout11[6]'
        Info: Total cell delay = 0.280 ns ( 25.83 % )
        Info: Total interconnect delay = 0.804 ns ( 74.17 % )
    Info: - Smallest clock skew is -14.755 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X7_Y9_N8; Fanout = 1; REG Node = 'reg96bitV:inst18|Dout11[6]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 18.574 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y6_N7; Fanout = 11; REG Node = 'controller:inst2|pstate.S0'
            Info: 3: + IC(5.511 ns) + CELL(0.740 ns) = 10.446 ns; Loc. = LC_X8_Y4_N0; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[1]'
            Info: 4: + IC(2.693 ns) + CELL(0.914 ns) = 14.053 ns; Loc. = LC_X12_Y3_N2; Fanout = 8; COMB Node = 'demux1to12:inst|Equal0~1'
            Info: 5: + IC(3.781 ns) + CELL(0.740 ns) = 18.574 ns; Loc. = LC_X7_Y9_N6; Fanout = 1; REG Node = 'demux1to12:inst|Data_out11[6]'
            Info: Total cell delay = 4.851 ns ( 26.12 % )
            Info: Total interconnect delay = 13.723 ns ( 73.88 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.333 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 33 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "controller:inst2|pstate.S4" and destination pin or register "controller:inst2|demuxto12_sel[2]" for clock "clk" (Hold time is 2.956 ns)
    Info: + Largest clock skew is 6.635 ns
        Info: + Longest clock path from clock "clk" to destination register is 10.454 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y6_N7; Fanout = 11; REG Node = 'controller:inst2|pstate.S0'
            Info: 3: + IC(5.519 ns) + CELL(0.740 ns) = 10.454 ns; Loc. = LC_X8_Y4_N5; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[2]'
            Info: Total cell delay = 3.197 ns ( 30.58 % )
            Info: Total interconnect delay = 7.257 ns ( 69.42 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X10_Y7_N7; Fanout = 3; REG Node = 'controller:inst2|pstate.S4'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: - Micro clock to output delay of source is 0.376 ns
    Info: - Shortest register to register delay is 3.303 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y7_N7; Fanout = 3; REG Node = 'controller:inst2|pstate.S4'
        Info: 2: + IC(0.000 ns) + CELL(0.595 ns) = 0.595 ns; Loc. = LC_X10_Y7_N7; Fanout = 1; COMB Node = 'controller:inst2|WideOr4'
        Info: 3: + IC(2.508 ns) + CELL(0.200 ns) = 3.303 ns; Loc. = LC_X8_Y4_N5; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[2]'
        Info: Total cell delay = 0.795 ns ( 24.07 % )
        Info: Total interconnect delay = 2.508 ns ( 75.93 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tsu for register "reg96bitV:inst18|Dout7[7]" (data pin = "cf_load", clock pin = "clk") is 5.127 ns
    Info: + Longest pin to register delay is 8.613 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_P9; Fanout = 3; PIN Node = 'cf_load'
        Info: 2: + IC(2.783 ns) + CELL(0.740 ns) = 4.655 ns; Loc. = LC_X8_Y6_N0; Fanout = 97; COMB Node = 'controller:inst2|reg96_ld~3'
        Info: 3: + IC(2.715 ns) + CELL(1.243 ns) = 8.613 ns; Loc. = LC_X7_Y8_N6; Fanout = 1; REG Node = 'reg96bitV:inst18|Dout7[7]'
        Info: Total cell delay = 3.115 ns ( 36.17 % )
        Info: Total interconnect delay = 5.498 ns ( 63.83 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X7_Y8_N6; Fanout = 1; REG Node = 'reg96bitV:inst18|Dout7[7]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
Info: tco from clock "clk" to destination pin "test0[3]" through register "controller:inst2|mux_select1[1]" is 21.077 ns
    Info: + Longest clock path from clock "clk" to source register is 10.367 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y6_N7; Fanout = 11; REG Node = 'controller:inst2|pstate.S0'
        Info: 3: + IC(5.432 ns) + CELL(0.740 ns) = 10.367 ns; Loc. = LC_X8_Y5_N5; Fanout = 36; REG Node = 'controller:inst2|mux_select1[1]'
        Info: Total cell delay = 3.197 ns ( 30.84 % )
        Info: Total interconnect delay = 7.170 ns ( 69.16 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 10.710 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y5_N5; Fanout = 36; REG Node = 'controller:inst2|mux_select1[1]'
        Info: 2: + IC(2.054 ns) + CELL(0.740 ns) = 2.794 ns; Loc. = LC_X7_Y5_N4; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[3]~50'
        Info: 3: + IC(0.534 ns) + CELL(0.200 ns) = 3.528 ns; Loc. = LC_X7_Y5_N5; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[3]~51'
        Info: 4: + IC(1.910 ns) + CELL(0.511 ns) = 5.949 ns; Loc. = LC_X8_Y7_N0; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[3]~52'
        Info: 5: + IC(0.305 ns) + CELL(0.200 ns) = 6.454 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[3]~55'
        Info: 6: + IC(1.934 ns) + CELL(2.322 ns) = 10.710 ns; Loc. = PIN_B8; Fanout = 0; PIN Node = 'test0[3]'
        Info: Total cell delay = 3.973 ns ( 37.10 % )
        Info: Total interconnect delay = 6.737 ns ( 62.90 % )
Info: Longest tpd from source pin "cf_load" to destination pin "load_in" is 8.995 ns
    Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_P9; Fanout = 3; PIN Node = 'cf_load'
    Info: 2: + IC(2.783 ns) + CELL(0.740 ns) = 4.655 ns; Loc. = LC_X8_Y6_N0; Fanout = 97; COMB Node = 'controller:inst2|reg96_ld~3'
    Info: 3: + IC(2.018 ns) + CELL(2.322 ns) = 8.995 ns; Loc. = PIN_T10; Fanout = 0; PIN Node = 'load_in'
    Info: Total cell delay = 4.194 ns ( 46.63 % )
    Info: Total interconnect delay = 4.801 ns ( 53.37 % )
Info: th for register "demux1to12:inst|Data_out11[4]" (data pin = "din[4]", clock pin = "clk") is 12.581 ns
    Info: + Longest clock path from clock "clk" to destination register is 18.551 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y6_N7; Fanout = 11; REG Node = 'controller:inst2|pstate.S0'
        Info: 3: + IC(5.511 ns) + CELL(0.740 ns) = 10.446 ns; Loc. = LC_X8_Y4_N0; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[1]'
        Info: 4: + IC(2.693 ns) + CELL(0.914 ns) = 14.053 ns; Loc. = LC_X12_Y3_N2; Fanout = 8; COMB Node = 'demux1to12:inst|Equal0~1'
        Info: 5: + IC(3.758 ns) + CELL(0.740 ns) = 18.551 ns; Loc. = LC_X9_Y5_N4; Fanout = 1; REG Node = 'demux1to12:inst|Data_out11[4]'
        Info: Total cell delay = 4.851 ns ( 26.15 % )
        Info: Total interconnect delay = 13.700 ns ( 73.85 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 5.970 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_M7; Fanout = 12; PIN Node = 'din[4]'
        Info: 2: + IC(4.638 ns) + CELL(0.200 ns) = 5.970 ns; Loc. = LC_X9_Y5_N4; Fanout = 1; REG Node = 'demux1to12:inst|Data_out11[4]'
        Info: Total cell delay = 1.332 ns ( 22.31 % )
        Info: Total interconnect delay = 4.638 ns ( 77.69 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 108 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Fri Dec 02 17:33:34 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


