
SLAVE2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000226  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000001b2  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  00000226  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000226  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000258  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000088  00000000  00000000  00000298  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000008d8  00000000  00000000  00000320  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000079d  00000000  00000000  00000bf8  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000539  00000000  00000000  00001395  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000124  00000000  00000000  000018d0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000456  00000000  00000000  000019f4  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000025f  00000000  00000000  00001e4a  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000068  00000000  00000000  000020a9  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 c3 00 	jmp	0x186	; 0x186 <__vector_5>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 77 00 	jmp	0xee	; 0xee <__vector_24>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 62 00 	call	0xc4	; 0xc4 <main>
  88:	0c 94 d7 00 	jmp	0x1ae	; 0x1ae <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <I2C_Slave_Init>:
	
	*buffer = TWDR;
	return 1;
}
void I2C_Slave_Init(uint8_t address){
	DDRC &= ~((1<<DDC4)|(1<<DDC5));
  90:	97 b1       	in	r25, 0x07	; 7
  92:	9f 7c       	andi	r25, 0xCF	; 207
  94:	97 b9       	out	0x07, r25	; 7
	
	TWAR = address << 1;
  96:	88 0f       	add	r24, r24
  98:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	TWCR = (1<<TWEA)|(1<<TWEN)|(1<<TWIE);
  9c:	85 e4       	ldi	r24, 0x45	; 69
  9e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  a2:	08 95       	ret

000000a4 <setup>:
        // Nada m?s: el slave trabaja por interrupciones
    }
}
//NON INTERRUPTION SUBRUTINE/
void setup(void){
	cli();
  a4:	f8 94       	cli
	//PONEMOS PD2 COMO ENTRADA
	DDRD &= ~(1<<DDD1);
  a6:	8a b1       	in	r24, 0x0a	; 10
  a8:	8d 7f       	andi	r24, 0xFD	; 253
  aa:	8a b9       	out	0x0a, r24	; 10
	//PORTD |= (1<<PORTD1);
	//Configuramos la interrupcion de pinchage para portD
	PCICR |= (1<<PCIE2);
  ac:	e8 e6       	ldi	r30, 0x68	; 104
  ae:	f0 e0       	ldi	r31, 0x00	; 0
  b0:	80 81       	ld	r24, Z
  b2:	84 60       	ori	r24, 0x04	; 4
  b4:	80 83       	st	Z, r24
	//CONFIGURAMOS PARA PD1
	PCMSK2 |= (1<<PCINT17);
  b6:	ed e6       	ldi	r30, 0x6D	; 109
  b8:	f0 e0       	ldi	r31, 0x00	; 0
  ba:	80 81       	ld	r24, Z
  bc:	82 60       	ori	r24, 0x02	; 2
  be:	80 83       	st	Z, r24
	sei();
  c0:	78 94       	sei
  c2:	08 95       	ret

000000c4 <main>:
// Main

int main(void)
{
    // LED debug en PB5 (Arduino Nano: D13)
    DDRB  |= (1<<DDB5);
  c4:	84 b1       	in	r24, 0x04	; 4
  c6:	80 62       	ori	r24, 0x20	; 32
  c8:	84 b9       	out	0x04, r24	; 4
    PORTB &= ~(1<<PORTB5);
  ca:	85 b1       	in	r24, 0x05	; 5
  cc:	8f 7d       	andi	r24, 0xDF	; 223
  ce:	85 b9       	out	0x05, r24	; 5

    // I2C Slave init
	setup();
  d0:	0e 94 52 00 	call	0xa4	; 0xa4 <setup>
    I2C_Slave_Init(Slaveadress);	
  d4:	80 e1       	ldi	r24, 0x10	; 16
  d6:	0e 94 48 00 	call	0x90	; 0x90 <I2C_Slave_Init>
    while (1)
    {
        // Debug opcional: si el master te escribe 'R', toggle LED
        if(buffer == 'R'){
  da:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <buffer>
  de:	82 35       	cpi	r24, 0x52	; 82
  e0:	e1 f7       	brne	.-8      	; 0xda <main+0x16>
            PINB |= (1<<PINB5);
  e2:	83 b1       	in	r24, 0x03	; 3
  e4:	80 62       	ori	r24, 0x20	; 32
  e6:	83 b9       	out	0x03, r24	; 3
            buffer = 0;
  e8:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <buffer>
  ec:	f6 cf       	rjmp	.-20     	; 0xda <main+0x16>

000000ee <__vector_24>:
}

/****************************************/
// ISR: TWI (I2C) SLAVE
ISR(TWI_vect)
{
  ee:	1f 92       	push	r1
  f0:	0f 92       	push	r0
  f2:	0f b6       	in	r0, 0x3f	; 63
  f4:	0f 92       	push	r0
  f6:	11 24       	eor	r1, r1
  f8:	8f 93       	push	r24
  fa:	ef 93       	push	r30
  fc:	ff 93       	push	r31
    uint8_t estado = (TWSR & 0xF8);   // ? m?scara correcta: status en bits 7..3
  fe:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 102:	88 7f       	andi	r24, 0xF8	; 248

    switch(estado)
 104:	80 3a       	cpi	r24, 0xA0	; 160
 106:	81 f1       	breq	.+96     	; 0x168 <__vector_24+0x7a>
 108:	58 f4       	brcc	.+22     	; 0x120 <__vector_24+0x32>
 10a:	80 37       	cpi	r24, 0x70	; 112
 10c:	a1 f0       	breq	.+40     	; 0x136 <__vector_24+0x48>
 10e:	18 f4       	brcc	.+6      	; 0x116 <__vector_24+0x28>
 110:	80 36       	cpi	r24, 0x60	; 96
 112:	89 f0       	breq	.+34     	; 0x136 <__vector_24+0x48>
 114:	2d c0       	rjmp	.+90     	; 0x170 <__vector_24+0x82>
 116:	80 38       	cpi	r24, 0x80	; 128
 118:	91 f0       	breq	.+36     	; 0x13e <__vector_24+0x50>
 11a:	80 39       	cpi	r24, 0x90	; 144
 11c:	81 f0       	breq	.+32     	; 0x13e <__vector_24+0x50>
 11e:	28 c0       	rjmp	.+80     	; 0x170 <__vector_24+0x82>
 120:	88 3b       	cpi	r24, 0xB8	; 184
 122:	a9 f0       	breq	.+42     	; 0x14e <__vector_24+0x60>
 124:	18 f4       	brcc	.+6      	; 0x12c <__vector_24+0x3e>
 126:	88 3a       	cpi	r24, 0xA8	; 168
 128:	91 f0       	breq	.+36     	; 0x14e <__vector_24+0x60>
 12a:	22 c0       	rjmp	.+68     	; 0x170 <__vector_24+0x82>
 12c:	80 3c       	cpi	r24, 0xC0	; 192
 12e:	b1 f0       	breq	.+44     	; 0x15c <__vector_24+0x6e>
 130:	88 3c       	cpi	r24, 0xC8	; 200
 132:	a1 f0       	breq	.+40     	; 0x15c <__vector_24+0x6e>
 134:	1d c0       	rjmp	.+58     	; 0x170 <__vector_24+0x82>
    {
        // --- MASTER -> SLAVE (SLA+W) ---
        case 0x60: // SLA+W recibido, ACK devuelto
        case 0x70: // General call recibido
            // listo para recibir datos
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 136:	85 ec       	ldi	r24, 0xC5	; 197
 138:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 13c:	1c c0       	rjmp	.+56     	; 0x176 <__vector_24+0x88>

        case 0x80: // dato recibido, ACK devuelto
        case 0x90: // dato recibido (general call)
            buffer = TWDR;  // guardo lo que envi? el master
 13e:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 142:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <buffer>
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 146:	85 ec       	ldi	r24, 0xC5	; 197
 148:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 14c:	14 c0       	rjmp	.+40     	; 0x176 <__vector_24+0x88>

        // --- MASTER <- SLAVE (SLA+R) ---
        case 0xA8: // SLA+R recibido, ACK devuelto
        case 0xB8: // dato transmitido, ACK recibido (piden otro byte)
            TWDR = 0x01; //  (1 byte)
 14e:	81 e0       	ldi	r24, 0x01	; 1
 150:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 154:	85 ec       	ldi	r24, 0xC5	; 197
 156:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 15a:	0d c0       	rjmp	.+26     	; 0x176 <__vector_24+0x88>

        // --- Fin de lectura (NACK) / fin de transmisi?n ---
        case 0xC0: // dato transmitido, NACK recibido (ya no quieren m?s)
        case 0xC8: // ?ltimo dato transmitido, ACK recibido
            // volver a modo ?listo/escucha?
			TWCR = 0;
 15c:	ec eb       	ldi	r30, 0xBC	; 188
 15e:	f0 e0       	ldi	r31, 0x00	; 0
 160:	10 82       	st	Z, r1
            TWCR = (1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 162:	85 e4       	ldi	r24, 0x45	; 69
 164:	80 83       	st	Z, r24
            break;
 166:	07 c0       	rjmp	.+14     	; 0x176 <__vector_24+0x88>

        // --- STOP o Repeated START detectado ---
        case 0xA0:
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 168:	85 ec       	ldi	r24, 0xC5	; 197
 16a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 16e:	03 c0       	rjmp	.+6      	; 0x176 <__vector_24+0x88>

        default:
            // recuperaci?n segura
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 170:	85 ec       	ldi	r24, 0xC5	; 197
 172:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
    }
}
 176:	ff 91       	pop	r31
 178:	ef 91       	pop	r30
 17a:	8f 91       	pop	r24
 17c:	0f 90       	pop	r0
 17e:	0f be       	out	0x3f, r0	; 63
 180:	0f 90       	pop	r0
 182:	1f 90       	pop	r1
 184:	18 95       	reti

00000186 <__vector_5>:

/****************************************/
//FUNCIONES DE INTERRUPCION
ISR(PCINT2_vect){
 186:	1f 92       	push	r1
 188:	0f 92       	push	r0
 18a:	0f b6       	in	r0, 0x3f	; 63
 18c:	0f 92       	push	r0
 18e:	11 24       	eor	r1, r1
 190:	8f 93       	push	r24
	if (!(PIND & (1<<PIND1))){
 192:	49 99       	sbic	0x09, 1	; 9
 194:	04 c0       	rjmp	.+8      	; 0x19e <__vector_5+0x18>
		DETECTADO = 0x01;
 196:	81 e0       	ldi	r24, 0x01	; 1
 198:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 19c:	02 c0       	rjmp	.+4      	; 0x1a2 <__vector_5+0x1c>
	}
	else{
		DETECTADO = 0x00;
 19e:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
	}
}
 1a2:	8f 91       	pop	r24
 1a4:	0f 90       	pop	r0
 1a6:	0f be       	out	0x3f, r0	; 63
 1a8:	0f 90       	pop	r0
 1aa:	1f 90       	pop	r1
 1ac:	18 95       	reti

000001ae <_exit>:
 1ae:	f8 94       	cli

000001b0 <__stop_program>:
 1b0:	ff cf       	rjmp	.-2      	; 0x1b0 <__stop_program>
