<div align= "center">
    <img src="https://capsule-render.vercel.app/api?type=waving&color=0:f33f3f,100:f7b182&height=180&text=Jinsoo's%20github&animation=&fontColor=ffffff&fontSize=70" />
    </div>
    <div style="text-align: left;">
        
<div style="text-align: left;"> 
    <h2 style="border-bottom: 1px solid #d8dee4; color: #282d33;"> 🙋‍♂️Jinsoo's Introduction </h2>  
    
- **학력**: 세종대학교 전자정보통신공학과 졸업  
- **수료**: 대한상공회의소 AI시스템 반도체 2기 수료  
- **전문 분야**: 디지털 하드웨어 설계 및 임베디드 시스템 (CPU / Peripheral 설계)  
- **주요 경험**: Verilog/SystemVerilog 기반 HDL 프로젝트 다수(합성·시뮬레이션·검증)
- **이메일**: down6263@naver.com
    </div>
    
<div class="container">
  <h2 style="border-bottom: 1px solid #d8dee4; color: #282d33;">🛠️ Tech Stacks</h2>

  <!-- Languages & Platforms -->
  <div class="tech-section">
    <h3>Languages & Platforms</h3>
    <div class="badges">
      <img alt="C" src="https://img.shields.io/badge/C-A8B9CC?style=for-the-badge&logo=C&logoColor=white" />
      <img alt="Raspberry Pi" src="https://img.shields.io/badge/Raspberry%20Pi-%23C51A4A?style=for-the-badge&logo=raspberry-pi&logoColor=white" />
      <img alt="Linux" src="https://img.shields.io/badge/Linux-FCC624?style=for-the-badge&logo=linux&logoColor=black" />
      <img alt="Embedded" src="https://img.shields.io/badge/Embedded-%23007ACC?style=for-the-badge&logo=arm&logoColor=white" />
    </div>
  </div>

  <!-- Editors & OS -->
  <div class="tech-section">
    <h3>Editors & OS</h3>
    <div class="badges">
      <img alt="Vim" src="https://img.shields.io/badge/Vim-019733?style=for-the-badge&logo=vim&logoColor=white" />
      <img alt="Visual Studio Code" src="https://img.shields.io/badge/VS%20Code-007ACC?style=for-the-badge&logo=visual-studio-code&logoColor=white" />
    </div>
  </div>

  <!-- FPGA / Hardware -->
  <div class="tech-section">
    <h3>FPGA / Hardware</h3>
    <div class="badges">
      <img alt="FPGA" src="https://img.shields.io/badge/FPGA-6B7280?style=for-the-badge&logo=fpga&logoColor=white" />
      <img alt="Basys3 (Digilent)" src="https://img.shields.io/badge/Basys3-%23000000?style=for-the-badge&logo=digilent&logoColor=white" />
      <img alt="Vivado (Xilinx)" src="https://img.shields.io/badge/Vivado-%23EE2E24?style=for-the-badge&logo=xilinx&logoColor=white" />
    </div>
  </div>

  <!-- HDL / EDA -->
  <div class="tech-section">
    <h3>HDL / EDA</h3>
    <div class="badges">
      <img alt="Verilog" src="https://img.shields.io/badge/Verilog-%23FFB86C?style=for-the-badge&logo=verilog&logoColor=black" />
      <img alt="SystemVerilog" src="https://img.shields.io/badge/SystemVerilog-%23333333?style=for-the-badge&logo=systemverilog&logoColor=white" />
      <img alt="Synopsys" src="https://img.shields.io/badge/Synopsys-0F4B9B?style=for-the-badge&logo=synopsys&logoColor=white" />
      <img alt="Verdi" src="https://img.shields.io/badge/Verdi-5C6BC0?style=for-the-badge&logo=verdi&logoColor=white" />
    </div>
  </div>

  <!-- Dev / Repo -->
  <div class="tech-section">
    <h3>Dev / Repo</h3>
    <div class="badges">
      <img alt="GitHub" src="https://img.shields.io/badge/GitHub-181717?style=for-the-badge&logo=github&logoColor=white" />
    </div>
  </div>
</div>

<div style="text-align: left;"> 
    <h2 style="border-bottom: 1px solid #d8dee4; color: #282d33;"> 📚Project </h2>  

| 프로젝트명 | 프로젝트 요약 | 개발 환경 |
|---|---|---|
| ARM Cortex-M 기반 게임 제작 프로젝트 | Cortex-M 계열 MCU 기반 인터럽트, PWM 등의 임베디드 기술 활용 게임 구현 | C, ARM Cortex-M, Embedded, Visual Studio|
| UART Protocol 기반 타이머 및 센서 제어 프로젝트 | UART로 제어되는 FSM 기반 타이머와 센서(DHT11, SR04) 인터페이스 설계 및 Basys3 보드에서의 검증 | Verilog (HDL), Xilinx Vivado, Basys3 (FPGA), DHT11 (Sensor) , HC-SR04 (Sensor) |
| 512 Fixed-Point FFT 하드웨어 설계 프로젝트 | 고정소수점 연산 기반 FFT 하드웨어 설계·검증(MATLAB 테스트 벡터 생성) 및 합성·게이트 레벨 시뮬레이션 수행 | SystemVerilog (HDL), MATLAB (Test Vector), Synopsys (Design Compiler, VCS, Verdi), Xilinx Vivado, Linux, Vim  |
| RISC-V 32bit Multi-Cycle CPU 설계 프로젝트 | RV32I Instruction 따르는 멀티사이클 32비트 CPU 설계 및 기능 검증 | SystemVerilog (HDL), RISC-V RV32I (Instruction Set), Xilinx Vivado, C-Compiler, Machine Code |
| APB/AXI Protocol 설계 프로젝트 | APB/AXI 마스터·슬레이브 RTL 설계와 검증 | SystemVerilog (HDL), AXI4/APB (Protocol), Xilinx Vivado (Design Tool)|
| VGA를 활용한 H/W 도로 교통 감시 시스템 설계 프로젝트 | 실시간 카메라 영상 픽셀을 이미지 처리 알고리즘을 적용하고 VGA를 통해 시각화하는 실시간 교통 감시 시스템 하드웨어 구현 | SystemVerilog (HDL), VGA, Camera(OV7670), Basys3 (FPGA), Xilinx Vivado |

</div>
