+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; transmitter_inst|cordic_inst                                         ; 65    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|in2                                                 ; 42    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi|ram|altsyncram_component|auto_generated          ; 52    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi|ram                                              ; 52    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi|rom|altsyncram_component|auto_generated          ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi|rom                                              ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi                                                  ; 34    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|pulse_inst                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst                                                     ; 68    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp           ; 24    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdfull_eq_comp           ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp          ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|ws_dgrp                  ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe3         ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rs_dgwp                  ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|fifo_ram                 ; 60    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated                          ; 37    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst                                                          ; 37    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrempty_eq_comp        ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|ws_dgrp                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe10      ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rs_dgwp                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|fifo_ram               ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst                                                        ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|wrempty_eq_comp          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|ws_dgrp                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe10        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rs_dgwp                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|fifo_ram                 ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|wrptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated|rdptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst|dcfifo_component|auto_generated                          ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rxFIFO_inst                                                          ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|H|ram|altsyncram_component|auto_generated     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|H|ram                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|H|rom|altsyncram_component|auto_generated     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|H|rom                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|H                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|G|ram|altsyncram_component|auto_generated     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|G|ram                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|G|rom|altsyncram_component|auto_generated     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|G|rom                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|G                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|F|ram|altsyncram_component|auto_generated     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|F|ram                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|F|rom|altsyncram_component|auto_generated     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|F|rom                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|F                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|E|ram|altsyncram_component|auto_generated     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|E|ram                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|E|rom|altsyncram_component|auto_generated     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|E|rom                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|E                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|D|ram|altsyncram_component|auto_generated     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|D|ram                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|D|rom|altsyncram_component|auto_generated     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|D|rom                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|D                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|C|ram|altsyncram_component|auto_generated     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|C|ram                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|C|rom|altsyncram_component|auto_generated     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|C|rom                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|C                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|B|ram|altsyncram_component|auto_generated     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|B|ram                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|B|rom|altsyncram_component|auto_generated     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|B|rom                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|B                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|A|ram|altsyncram_component|auto_generated     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|A|ram                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|A|rom|altsyncram_component|auto_generated     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|A|rom                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|A                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2                                               ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[4].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[4].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[3].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[3].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[2].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[2].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[1].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[1].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[0].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[0].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1                                     ; 24    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[4].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[4].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[3].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[3].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[2].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[2].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[1].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[1].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[0].cic_comb_inst         ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[0].cic_integrator_inst   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1                                     ; 24    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[2].cic_comb_inst            ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[2].cic_integrator_inst      ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[1].cic_comb_inst            ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[1].cic_integrator_inst      ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[0].cic_comb_inst            ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[0].cic_integrator_inst      ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2                                        ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[2].cic_comb_inst            ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[2].cic_integrator_inst      ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[1].cic_comb_inst            ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[1].cic_integrator_inst      ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[0].cic_comb_inst            ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[0].cic_integrator_inst      ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2                                        ; 20    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cordic_inst                                        ; 45    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst                                                    ; 51    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|H|ram|altsyncram_component|auto_generated         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|H|ram                                             ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|H|rom|altsyncram_component|auto_generated         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|H|rom                                             ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|H                                                 ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|G|ram|altsyncram_component|auto_generated         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|G|ram                                             ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|G|rom|altsyncram_component|auto_generated         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|G|rom                                             ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|G                                                 ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|F|ram|altsyncram_component|auto_generated         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|F|ram                                             ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|F|rom|altsyncram_component|auto_generated         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|F|rom                                             ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|F                                                 ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|E|ram|altsyncram_component|auto_generated         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|E|ram                                             ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|E|rom|altsyncram_component|auto_generated         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|E|rom                                             ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|E                                                 ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|D|ram|altsyncram_component|auto_generated         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|D|ram                                             ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|D|rom|altsyncram_component|auto_generated         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|D|rom                                             ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|D                                                 ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|C|ram|altsyncram_component|auto_generated         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|C|ram                                             ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|C|rom|altsyncram_component|auto_generated         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|C|rom                                             ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|C                                                 ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|B|ram|altsyncram_component|auto_generated         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|B|ram                                             ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|B|rom|altsyncram_component|auto_generated         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|B|rom                                             ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|B                                                 ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|A|ram|altsyncram_component|auto_generated         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|A|ram                                             ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|A|rom|altsyncram_component|auto_generated         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|A|rom                                             ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2|A                                                 ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|fir2                                                   ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[4].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[4].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[3].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[3].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[2].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[2].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[1].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[1].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[0].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1|cic_stages[0].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_Q1                                         ; 24    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[4].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[4].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[3].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[3].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[2].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[2].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[1].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[1].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[0].cic_comb_inst             ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1|cic_stages[0].cic_integrator_inst       ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|varcic_inst_I1                                         ; 24    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_Q2|cic_stages[2].cic_comb_inst                ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_Q2|cic_stages[2].cic_integrator_inst          ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_Q2|cic_stages[1].cic_comb_inst                ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_Q2|cic_stages[1].cic_integrator_inst          ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_Q2|cic_stages[0].cic_comb_inst                ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_Q2|cic_stages[0].cic_integrator_inst          ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_Q2                                            ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_I2|cic_stages[2].cic_comb_inst                ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_I2|cic_stages[2].cic_integrator_inst          ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_I2|cic_stages[1].cic_comb_inst                ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_I2|cic_stages[1].cic_integrator_inst          ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_I2|cic_stages[0].cic_comb_inst                ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_I2|cic_stages[0].cic_integrator_inst          ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cic_inst_I2                                            ; 20    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst|cordic_inst                                            ; 45    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst                                                        ; 51    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset_handler_inst                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; filter_inst                                                          ; 33    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_slave_rx2_inst                                                   ; 54    ; 2              ; 0            ; 2              ; 50     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_slave_rx_inst                                                    ; 54    ; 2              ; 0            ; 2              ; 50     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ad9866_inst                                                          ; 10    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
