################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2024/06/12 20:24:38)
# requested at line 3 in /home/student/kferdek/UEC2/uec2_lab7_kferdek/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

fpga/rtl/clk_wiz_0_clk_wiz.v
fpga/rtl/top_uart_basys3.sv
rtl/adder.v
rtl/alu.v
rtl/branch_ctl.v
rtl/control_unit.v
rtl/decode.v
rtl/flopenr.v
rtl/flopr.v
rtl/imem.v
rtl/micro.v
rtl/mux2.v
rtl/regfile.v
sim/common/tiff_writer.sv
sim/micro_test/micro_test_tb.v
sim/top_fpga/top_fpga_tb.sv
sim/common/glbl.v

################ No files found. ################
