TimeQuest Timing Analyzer report for RAM2GS
Mon Aug 16 18:40:24 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'ARCLK'
 12. Setup: 'DRCLK'
 13. Setup: 'PHI2'
 14. Setup: 'RCLK'
 15. Setup: 'nCRAS'
 16. Hold: 'ARCLK'
 17. Hold: 'DRCLK'
 18. Hold: 'PHI2'
 19. Hold: 'nCRAS'
 20. Hold: 'RCLK'
 21. Minimum Pulse Width: 'ARCLK'
 22. Minimum Pulse Width: 'DRCLK'
 23. Minimum Pulse Width: 'PHI2'
 24. Minimum Pulse Width: 'RCLK'
 25. Minimum Pulse Width: 'nCCAS'
 26. Minimum Pulse Width: 'nCRAS'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RAM2GS                                                            ;
; Device Family      ; MAX V                                                             ;
; Device Name        ; 5M240ZT100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; ARCLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ARCLK } ;
; DRCLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DRCLK } ;
; nCCAS      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nCCAS } ;
; nCRAS      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nCRAS } ;
; PHI2       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PHI2 }  ;
; RCLK       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RCLK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 10.0 MHz  ; 10.0 MHz        ; ARCLK      ;      ;
; 10.0 MHz  ; 10.0 MHz        ; DRCLK      ;      ;
; 20.71 MHz ; 20.71 MHz       ; PHI2       ;      ;
; 47.75 MHz ; 47.75 MHz       ; RCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; ARCLK ; -99.000 ; -99.000       ;
; DRCLK ; -99.000 ; -99.000       ;
; PHI2  ; -23.638 ; -216.621      ;
; RCLK  ; -19.942 ; -610.547      ;
; nCRAS ; -3.072  ; -6.479        ;
+-------+---------+---------------+


+---------------------------------+
; Hold Summary                    ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; ARCLK ; -16.153 ; -16.153       ;
; DRCLK ; -14.623 ; -14.623       ;
; PHI2  ; -2.569  ; -3.433        ;
; nCRAS ; -0.713  ; -2.822        ;
; RCLK  ; 2.127   ; 0.000         ;
+-------+---------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+---------------------------------+
; Minimum Pulse Width Summary     ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; ARCLK ; -29.500 ; -59.000       ;
; DRCLK ; -29.500 ; -59.000       ;
; PHI2  ; -2.289  ; -2.289        ;
; RCLK  ; -2.289  ; -2.289        ;
; nCCAS ; -2.289  ; -2.289        ;
; nCRAS ; -2.289  ; -2.289        ;
+-------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'ARCLK'                                                                                                                                                                                                                                                                                    ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -99.000 ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; ARCLK        ; ARCLK       ; 1.000        ; 0.000      ; 80.000     ;
; -22.847 ; ARShift                                                                                                 ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; RCLK         ; ARCLK       ; 1.000        ; -0.884     ; 2.963      ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'DRCLK'                                                                                                                                                                                                                                                            ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -99.000 ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; DRCLK        ; DRCLK       ; 1.000        ; 0.000      ; 80.000     ;
; -24.468 ; DRDIn                                                                                       ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; RCLK         ; DRCLK       ; 1.000        ; -0.994     ; 4.474      ;
; -24.377 ; DRShift                                                                                     ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; RCLK         ; DRCLK       ; 1.000        ; -0.994     ; 4.383      ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Setup: 'PHI2'                                                                                              ;
+---------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -23.638 ; Bank[1]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 23.817     ;
; -23.413 ; Bank[2]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 23.592     ;
; -22.503 ; Bank[5]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 22.682     ;
; -21.937 ; Bank[3]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 22.116     ;
; -21.404 ; Bank[1]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 21.583     ;
; -21.232 ; Bank[7]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 21.411     ;
; -21.179 ; Bank[2]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 21.358     ;
; -20.812 ; Bank[6]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.991     ;
; -20.269 ; Bank[5]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.448     ;
; -20.229 ; Bank[1]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.408     ;
; -20.229 ; Bank[1]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.408     ;
; -20.229 ; Bank[1]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.408     ;
; -20.229 ; Bank[1]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.408     ;
; -20.189 ; Bank[0]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.368     ;
; -20.004 ; Bank[2]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.183     ;
; -20.004 ; Bank[2]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.183     ;
; -20.004 ; Bank[2]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.183     ;
; -20.004 ; Bank[2]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 20.183     ;
; -19.703 ; Bank[3]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.882     ;
; -19.309 ; Bank[1]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.488     ;
; -19.309 ; Bank[1]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.488     ;
; -19.094 ; Bank[5]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.273     ;
; -19.094 ; Bank[5]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.273     ;
; -19.094 ; Bank[5]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.273     ;
; -19.094 ; Bank[5]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.273     ;
; -19.084 ; Bank[2]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.263     ;
; -19.084 ; Bank[2]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.263     ;
; -18.998 ; Bank[7]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 19.177     ;
; -18.578 ; Bank[6]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.757     ;
; -18.528 ; Bank[3]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.707     ;
; -18.528 ; Bank[3]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.707     ;
; -18.528 ; Bank[3]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.707     ;
; -18.528 ; Bank[3]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.707     ;
; -18.174 ; Bank[5]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.353     ;
; -18.174 ; Bank[5]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.353     ;
; -17.993 ; Bank[4]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.172     ;
; -17.955 ; Bank[0]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.134     ;
; -17.823 ; Bank[7]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.002     ;
; -17.823 ; Bank[7]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.002     ;
; -17.823 ; Bank[7]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.002     ;
; -17.823 ; Bank[7]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 18.002     ;
; -17.608 ; Bank[3]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 17.787     ;
; -17.608 ; Bank[3]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 17.787     ;
; -17.403 ; Bank[6]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 17.582     ;
; -17.403 ; Bank[6]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 17.582     ;
; -17.403 ; Bank[6]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 17.582     ;
; -17.403 ; Bank[6]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 17.582     ;
; -16.903 ; Bank[7]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 17.082     ;
; -16.903 ; Bank[7]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 17.082     ;
; -16.780 ; Bank[0]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 16.959     ;
; -16.780 ; Bank[0]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 16.959     ;
; -16.780 ; Bank[0]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 16.959     ;
; -16.780 ; Bank[0]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 16.959     ;
; -16.483 ; Bank[6]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 16.662     ;
; -16.483 ; Bank[6]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 16.662     ;
; -15.860 ; Bank[0]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 16.039     ;
; -15.860 ; Bank[0]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 16.039     ;
; -15.759 ; Bank[4]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 15.938     ;
; -15.305 ; Bank[1]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 15.484     ;
; -15.305 ; Bank[1]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 15.484     ;
; -15.080 ; Bank[2]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 15.259     ;
; -15.080 ; Bank[2]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 15.259     ;
; -14.777 ; Bank[1]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 14.956     ;
; -14.584 ; Bank[4]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 14.763     ;
; -14.584 ; Bank[4]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 14.763     ;
; -14.584 ; Bank[4]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 14.763     ;
; -14.584 ; Bank[4]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 14.763     ;
; -14.552 ; Bank[2]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 14.731     ;
; -14.170 ; Bank[5]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 14.349     ;
; -14.170 ; Bank[5]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 14.349     ;
; -13.664 ; Bank[4]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 13.843     ;
; -13.664 ; Bank[4]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 13.843     ;
; -13.642 ; Bank[5]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 13.821     ;
; -13.604 ; Bank[3]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 13.783     ;
; -13.604 ; Bank[3]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 13.783     ;
; -13.076 ; Bank[3]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 13.255     ;
; -12.899 ; Bank[7]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 13.078     ;
; -12.899 ; Bank[7]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 13.078     ;
; -12.479 ; Bank[6]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 12.658     ;
; -12.479 ; Bank[6]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 12.658     ;
; -12.415 ; CmdEnable   ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 13.094     ;
; -12.415 ; CmdEnable   ; CmdUFMErase  ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 13.094     ;
; -12.415 ; CmdEnable   ; CmdDRDIn     ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 13.094     ;
; -12.415 ; CmdEnable   ; CmdDRCLK     ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 13.094     ;
; -12.371 ; Bank[7]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 12.550     ;
; -11.951 ; Bank[6]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 12.130     ;
; -11.942 ; CmdEnable   ; CmdSubmitted ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 12.621     ;
; -11.942 ; CmdEnable   ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 12.621     ;
; -11.856 ; Bank[0]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 12.035     ;
; -11.856 ; Bank[0]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 12.035     ;
; -11.414 ; CmdEnable   ; XOR8MEG      ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 12.093     ;
; -11.328 ; Bank[0]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 11.507     ;
; -9.660  ; Bank[4]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.839      ;
; -9.660  ; Bank[4]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.839      ;
; -9.132  ; Bank[4]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.311      ;
; -8.463  ; ADSubmitted ; CmdEnable    ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 9.142      ;
; -8.261  ; C1Submitted ; CmdEnable    ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 8.940      ;
; -7.499  ; CmdEnable   ; CmdEnable    ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 8.178      ;
; -6.906  ; ADSubmitted ; UFMOscEN     ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 7.585      ;
; -6.658  ; XOR8MEG     ; RA11         ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.837      ;
+---------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'RCLK'                                                                                                                                                                             ;
+---------+---------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -19.942 ; FS[17]                                                                                      ; DRShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 20.621     ;
; -19.941 ; FS[17]                                                                                      ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 20.620     ;
; -19.634 ; FS[16]                                                                                      ; DRShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 20.313     ;
; -19.633 ; FS[16]                                                                                      ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 20.312     ;
; -18.886 ; FS[17]                                                                                      ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 19.565     ;
; -18.787 ; FS[17]                                                                                      ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 19.466     ;
; -18.771 ; FS[7]                                                                                       ; DRShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 19.450     ;
; -18.770 ; FS[7]                                                                                       ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 19.449     ;
; -18.479 ; FS[16]                                                                                      ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 19.158     ;
; -18.118 ; FS[16]                                                                                      ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 18.797     ;
; -17.725 ; CmdSubmitted                                                                                ; DRCLK       ; PHI2         ; RCLK        ; 0.500        ; -6.837     ; 11.067     ;
; -17.709 ; FWEr                                                                                        ; RCKEEN      ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 13.152     ;
; -17.616 ; FS[7]                                                                                       ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 18.295     ;
; -17.380 ; FS[6]                                                                                       ; DRShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 18.059     ;
; -17.379 ; FS[6]                                                                                       ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 18.058     ;
; -17.204 ; FS[17]                                                                                      ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.883     ;
; -17.204 ; UFMInitDone                                                                                 ; DRShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.883     ;
; -17.203 ; UFMInitDone                                                                                 ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.882     ;
; -16.737 ; FS[17]                                                                                      ; LEDEN       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.416     ;
; -16.735 ; FS[17]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.414     ;
; -16.583 ; CmdSubmitted                                                                                ; DRDIn       ; PHI2         ; RCLK        ; 0.500        ; -6.837     ; 9.925      ;
; -16.436 ; FS[16]                                                                                      ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.115     ;
; -16.429 ; FS[16]                                                                                      ; LEDEN       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.108     ;
; -16.427 ; FS[16]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.106     ;
; -16.336 ; FS[17]                                                                                      ; UFMD[15]    ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 17.015     ;
; -16.318 ; FS[6]                                                                                       ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.997     ;
; -16.095 ; FS[12]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.774     ;
; -16.049 ; UFMInitDone                                                                                 ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.728     ;
; -16.028 ; FS[16]                                                                                      ; UFMD[15]    ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.707     ;
; -15.980 ; CBR                                                                                         ; RCKEEN      ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 11.423     ;
; -15.962 ; FS[5]                                                                                       ; DRShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.641     ;
; -15.961 ; FS[5]                                                                                       ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.640     ;
; -15.903 ; CmdSubmitted                                                                                ; n8MEGEN     ; PHI2         ; RCLK        ; 0.500        ; -6.837     ; 9.245      ;
; -15.834 ; FS[7]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.513     ;
; -15.712 ; FS[12]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.391     ;
; -15.711 ; FWEr                                                                                        ; nRCAS~reg0  ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 11.154     ;
; -15.707 ; FWEr                                                                                        ; nRCS~reg0   ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 11.150     ;
; -15.566 ; FS[7]                                                                                       ; LEDEN       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.245     ;
; -15.564 ; FS[7]                                                                                       ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.243     ;
; -15.554 ; Ready                                                                                       ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.233     ;
; -15.538 ; Ready                                                                                       ; UFMD[15]    ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.217     ;
; -15.499 ; Ready                                                                                       ; IS[2]       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.178     ;
; -15.419 ; FS[10]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 16.098     ;
; -15.371 ; CBR                                                                                         ; nRCAS~reg0  ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 10.814     ;
; -15.367 ; CBR                                                                                         ; nRCS~reg0   ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 10.810     ;
; -15.320 ; RASr2                                                                                       ; nRWE~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.999     ;
; -15.308 ; FS[4]                                                                                       ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.987     ;
; -15.304 ; CmdDRCLK                                                                                    ; DRCLK       ; PHI2         ; RCLK        ; 0.500        ; -6.837     ; 8.646      ;
; -15.236 ; S[0]                                                                                        ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.915     ;
; -15.235 ; FS[13]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.914     ;
; -15.165 ; FS[7]                                                                                       ; UFMD[15]    ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.844     ;
; -15.036 ; FS[10]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.715     ;
; -14.996 ; InitReady                                                                                   ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.675     ;
; -14.925 ; RASr2                                                                                       ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.604     ;
; -14.894 ; UFMReqErase                                                                                 ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.573     ;
; -14.868 ; FS[5]                                                                                       ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.547     ;
; -14.852 ; FS[13]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.531     ;
; -14.765 ; FS[4]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.444     ;
; -14.728 ; FS[17]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.407     ;
; -14.670 ; S[0]                                                                                        ; RCKEEN      ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.349     ;
; -14.620 ; FWEr                                                                                        ; nRWE~reg0   ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 10.063     ;
; -14.568 ; S[0]                                                                                        ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.247     ;
; -14.564 ; FS[4]                                                                                       ; LEDEN       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.243     ;
; -14.562 ; FS[4]                                                                                       ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.241     ;
; -14.536 ; FS[6]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.215     ;
; -14.469 ; Ready                                                                                       ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.148     ;
; -14.469 ; S[1]                                                                                        ; nRWE~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.148     ;
; -14.420 ; FS[16]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.099     ;
; -14.370 ; FS[11]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 15.049     ;
; -14.285 ; S[0]                                                                                        ; nRCAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.964     ;
; -14.280 ; CBR                                                                                         ; nRWE~reg0   ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 9.723      ;
; -14.270 ; InitReady                                                                                   ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.949     ;
; -14.267 ; UFMInitDone                                                                                 ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.946     ;
; -14.182 ; Ready                                                                                       ; nRCAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.861     ;
; -14.180 ; Ready                                                                                       ; nRWE~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.859     ;
; -14.177 ; FS[6]                                                                                       ; LEDEN       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.856     ;
; -14.175 ; FS[6]                                                                                       ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.854     ;
; -14.142 ; S[0]                                                                                        ; nRWE~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.821     ;
; -14.059 ; S[1]                                                                                        ; RCKEEN      ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.738     ;
; -14.045 ; InitReady                                                                                   ; nRCAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.724     ;
; -14.017 ; FS[5]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.696     ;
; -13.999 ; UFMInitDone                                                                                 ; LEDEN       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.678     ;
; -13.997 ; UFMInitDone                                                                                 ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.676     ;
; -13.987 ; FS[11]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.666     ;
; -13.985 ; FS[2]                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.664     ;
; -13.979 ; IS[2]                                                                                       ; Ready       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.658     ;
; -13.957 ; S[1]                                                                                        ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.636     ;
; -13.920 ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; n8MEGEN     ; DRCLK        ; RCLK        ; 1.000        ; 0.994      ; 15.593     ;
; -13.911 ; RASr2                                                                                       ; RCKEEN      ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.590     ;
; -13.902 ; InitReady                                                                                   ; nRWE~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.581     ;
; -13.816 ; FS[5]                                                                                       ; LEDEN       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.495     ;
; -13.814 ; FS[5]                                                                                       ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.493     ;
; -13.804 ; FWEr                                                                                        ; nRowColSel  ; nCRAS        ; RCLK        ; 0.500        ; -4.736     ; 9.247      ;
; -13.774 ; FS[6]                                                                                       ; UFMD[15]    ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.453     ;
; -13.771 ; FS[1]                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.450     ;
; -13.744 ; RASr2                                                                                       ; nRCAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.423     ;
; -13.663 ; FS[7]                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.342     ;
; -13.640 ; Ready                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.319     ;
; -13.640 ; S[1]                                                                                        ; nRCAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.319     ;
; -13.631 ; FS[15]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 14.310     ;
+---------+---------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Setup: 'nCRAS'                                                                                         ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -3.072 ; nCCAS     ; CBR         ; nCCAS        ; nCRAS       ; 0.500        ; 9.682      ; 12.933     ;
; -2.572 ; nCCAS     ; CBR         ; nCCAS        ; nCRAS       ; 1.000        ; 9.682      ; 12.933     ;
; -1.936 ; Ready     ; RowA[5]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 6.851      ;
; -1.471 ; Ready     ; RBA[0]~reg0 ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 6.386      ;
; 0.029  ; Ready     ; RowA[8]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 4.886      ;
; 0.030  ; Ready     ; RBA[1]~reg0 ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 4.885      ;
; 0.031  ; Ready     ; RowA[3]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 4.884      ;
; 0.033  ; Ready     ; RowA[4]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 4.882      ;
; 0.042  ; Ready     ; RowA[2]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 4.873      ;
; 0.042  ; Ready     ; RowA[7]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 4.873      ;
; 1.342  ; Ready     ; RowA[0]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 3.573      ;
; 1.343  ; Ready     ; RowA[6]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 3.572      ;
; 1.344  ; Ready     ; RowA[9]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 3.571      ;
; 1.353  ; Ready     ; RowA[1]     ; RCLK         ; nCRAS       ; 0.500        ; 4.736      ; 3.562      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'ARCLK'                                                                                                                                                                                                                                                                                     ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.153 ; ARShift                                                                                                 ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; RCLK         ; ARCLK       ; 0.000        ; -0.884     ; 2.963      ;
; 60.000  ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; ARCLK        ; ARCLK       ; 0.000        ; 0.000      ; 80.000     ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'DRCLK'                                                                                                                                                                                                                                                             ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.623 ; DRShift                                                                                     ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; RCLK         ; DRCLK       ; 0.000        ; -0.994     ; 4.383      ;
; -14.532 ; DRDIn                                                                                       ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; RCLK         ; DRCLK       ; 0.000        ; -0.994     ; 4.474      ;
; 60.000  ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ; DRCLK        ; DRCLK       ; 0.000        ; 0.000      ; 80.000     ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold: 'PHI2'                                                                                              ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -2.569 ; n8MEGEN     ; Cmdn8MEGEN   ; RCLK         ; PHI2        ; -0.500       ; 6.837      ; 3.807      ;
; -0.864 ; Ready       ; RA11         ; RCLK         ; PHI2        ; 0.000        ; 6.837      ; 6.012      ;
; -0.191 ; n8MEGEN     ; RA11         ; RCLK         ; PHI2        ; 0.000        ; 6.837      ; 6.685      ;
; 5.284  ; UFMOscEN    ; UFMOscEN     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 5.323      ;
; 5.457  ; XOR8MEG     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 5.496      ;
; 6.515  ; C1Submitted ; UFMOscEN     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 6.554      ;
; 7.298  ; XOR8MEG     ; RA11         ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.837      ;
; 7.546  ; ADSubmitted ; UFMOscEN     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 7.585      ;
; 8.139  ; CmdEnable   ; CmdEnable    ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 8.178      ;
; 8.901  ; C1Submitted ; CmdEnable    ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 8.940      ;
; 9.103  ; ADSubmitted ; CmdEnable    ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 9.142      ;
; 9.772  ; Bank[4]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 9.311      ;
; 10.300 ; Bank[4]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 9.839      ;
; 10.300 ; Bank[4]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 9.839      ;
; 10.451 ; Bank[4]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 9.990      ;
; 10.454 ; Bank[4]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 9.993      ;
; 11.968 ; Bank[0]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 11.507     ;
; 12.054 ; CmdEnable   ; XOR8MEG      ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 12.093     ;
; 12.106 ; Bank[4]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 11.645     ;
; 12.496 ; Bank[0]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.035     ;
; 12.496 ; Bank[0]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.035     ;
; 12.582 ; CmdEnable   ; CmdSubmitted ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 12.621     ;
; 12.582 ; CmdEnable   ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 12.621     ;
; 12.591 ; Bank[6]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.130     ;
; 12.647 ; Bank[0]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.186     ;
; 12.650 ; Bank[0]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.189     ;
; 13.011 ; Bank[7]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.550     ;
; 13.055 ; CmdEnable   ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 13.094     ;
; 13.055 ; CmdEnable   ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 13.094     ;
; 13.055 ; CmdEnable   ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 13.094     ;
; 13.055 ; CmdEnable   ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 13.094     ;
; 13.119 ; Bank[6]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.658     ;
; 13.119 ; Bank[6]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.658     ;
; 13.270 ; Bank[6]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.809     ;
; 13.273 ; Bank[6]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 12.812     ;
; 13.539 ; Bank[7]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.078     ;
; 13.539 ; Bank[7]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.078     ;
; 13.663 ; Bank[4]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.202     ;
; 13.690 ; Bank[7]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.229     ;
; 13.693 ; Bank[7]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.232     ;
; 13.716 ; Bank[3]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.255     ;
; 14.244 ; Bank[3]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.783     ;
; 14.244 ; Bank[3]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.783     ;
; 14.282 ; Bank[5]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.821     ;
; 14.302 ; Bank[0]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.841     ;
; 14.395 ; Bank[3]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.934     ;
; 14.398 ; Bank[3]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 13.937     ;
; 14.810 ; Bank[5]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.349     ;
; 14.810 ; Bank[5]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.349     ;
; 14.925 ; Bank[6]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.464     ;
; 14.961 ; Bank[5]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.500     ;
; 14.964 ; Bank[5]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.503     ;
; 15.192 ; Bank[2]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.731     ;
; 15.224 ; Bank[4]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.763     ;
; 15.224 ; Bank[4]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.763     ;
; 15.224 ; Bank[4]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.763     ;
; 15.224 ; Bank[4]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.763     ;
; 15.345 ; Bank[7]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.884     ;
; 15.417 ; Bank[1]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 14.956     ;
; 15.720 ; Bank[2]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.259     ;
; 15.720 ; Bank[2]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.259     ;
; 15.859 ; Bank[0]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.398     ;
; 15.871 ; Bank[2]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.410     ;
; 15.874 ; Bank[2]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.413     ;
; 15.945 ; Bank[1]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.484     ;
; 15.945 ; Bank[1]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.484     ;
; 16.050 ; Bank[3]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.589     ;
; 16.096 ; Bank[1]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.635     ;
; 16.099 ; Bank[1]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 15.638     ;
; 16.482 ; Bank[6]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 16.021     ;
; 16.616 ; Bank[5]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 16.155     ;
; 16.902 ; Bank[7]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 16.441     ;
; 17.420 ; Bank[0]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 16.959     ;
; 17.420 ; Bank[0]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 16.959     ;
; 17.420 ; Bank[0]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 16.959     ;
; 17.420 ; Bank[0]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 16.959     ;
; 17.526 ; Bank[2]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 17.065     ;
; 17.607 ; Bank[3]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 17.146     ;
; 17.751 ; Bank[1]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 17.290     ;
; 18.043 ; Bank[6]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 17.582     ;
; 18.043 ; Bank[6]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 17.582     ;
; 18.043 ; Bank[6]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 17.582     ;
; 18.043 ; Bank[6]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 17.582     ;
; 18.173 ; Bank[5]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 17.712     ;
; 18.463 ; Bank[7]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.002     ;
; 18.463 ; Bank[7]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.002     ;
; 18.463 ; Bank[7]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.002     ;
; 18.463 ; Bank[7]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.002     ;
; 19.083 ; Bank[2]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.622     ;
; 19.168 ; Bank[3]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.707     ;
; 19.168 ; Bank[3]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.707     ;
; 19.168 ; Bank[3]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.707     ;
; 19.168 ; Bank[3]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.707     ;
; 19.308 ; Bank[1]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 18.847     ;
; 19.734 ; Bank[5]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 19.273     ;
; 19.734 ; Bank[5]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 19.273     ;
; 19.734 ; Bank[5]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 19.273     ;
; 19.734 ; Bank[5]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 19.273     ;
; 20.644 ; Bank[2]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 20.183     ;
; 20.644 ; Bank[2]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 20.183     ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Hold: 'nCRAS'                                                                                          ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.713 ; Ready     ; RowA[1]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 3.562      ;
; -0.704 ; Ready     ; RowA[9]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 3.571      ;
; -0.703 ; Ready     ; RowA[6]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 3.572      ;
; -0.702 ; Ready     ; RowA[0]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 3.573      ;
; 0.598  ; Ready     ; RowA[2]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 4.873      ;
; 0.598  ; Ready     ; RowA[7]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 4.873      ;
; 0.607  ; Ready     ; RowA[4]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 4.882      ;
; 0.609  ; Ready     ; RowA[3]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 4.884      ;
; 0.610  ; Ready     ; RBA[1]~reg0 ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 4.885      ;
; 0.611  ; Ready     ; RowA[8]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 4.886      ;
; 2.111  ; Ready     ; RBA[0]~reg0 ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 6.386      ;
; 2.576  ; Ready     ; RowA[5]     ; RCLK         ; nCRAS       ; -0.500       ; 4.736      ; 6.851      ;
; 3.212  ; nCCAS     ; CBR         ; nCCAS        ; nCRAS       ; 0.000        ; 9.682      ; 12.933     ;
; 3.712  ; nCCAS     ; CBR         ; nCCAS        ; nCRAS       ; -0.500       ; 9.682      ; 12.933     ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Hold: 'RCLK'                                                                                            ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 2.127 ; PHI2        ; PHI2r       ; PHI2         ; RCLK        ; 0.000        ; 4.946      ; 7.112      ;
; 2.325 ; nCCAS       ; CASr        ; nCCAS        ; RCLK        ; 0.000        ; 4.946      ; 7.310      ;
; 2.627 ; PHI2        ; PHI2r       ; PHI2         ; RCLK        ; -0.500       ; 4.946      ; 7.112      ;
; 2.825 ; nCCAS       ; CASr        ; nCCAS        ; RCLK        ; -0.500       ; 4.946      ; 7.310      ;
; 3.362 ; FS[17]      ; FS[17]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.401      ;
; 3.382 ; IS[3]       ; IS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.421      ;
; 3.813 ; S[0]        ; S[0]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.852      ;
; 3.827 ; S[0]        ; S[1]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.866      ;
; 3.902 ; IS[1]       ; IS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.941      ;
; 3.997 ; nCRAS       ; RASr        ; nCRAS        ; RCLK        ; 0.000        ; 4.946      ; 8.982      ;
; 4.411 ; CASr2       ; nRWE~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 4.450      ;
; 4.478 ; FS[0]       ; FS[0]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 4.517      ;
; 4.497 ; nCRAS       ; RASr        ; nCRAS        ; RCLK        ; -0.500       ; 4.946      ; 8.982      ;
; 4.580 ; IS[0]       ; IS[0]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 4.619      ;
; 4.581 ; IS[0]       ; IS[1]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 4.620      ;
; 5.217 ; FS[6]       ; FS[6]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.256      ;
; 5.228 ; FS[10]      ; FS[10]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.267      ;
; 5.228 ; FS[9]       ; FS[9]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.267      ;
; 5.229 ; FS[16]      ; FS[16]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.268      ;
; 5.229 ; UFMReqErase ; UFMReqErase ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.268      ;
; 5.229 ; FS[11]      ; FS[11]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.268      ;
; 5.241 ; FS[8]       ; FS[8]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.280      ;
; 5.244 ; RCKEEN      ; RCKE~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.283      ;
; 5.254 ; FS[1]       ; FS[1]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.293      ;
; 5.269 ; UFMInitDone ; UFMInitDone ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.308      ;
; 5.275 ; UFMErase    ; UFMErase    ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.314      ;
; 5.335 ; S[1]        ; S[1]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.374      ;
; 5.337 ; S[1]        ; S[0]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.376      ;
; 5.392 ; PHI2r2      ; DRDIn       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.431      ;
; 5.431 ; FS[12]      ; FS[12]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.470      ;
; 5.440 ; FS[7]       ; FS[7]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.479      ;
; 5.440 ; FS[14]      ; FS[14]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.479      ;
; 5.441 ; FS[15]      ; FS[15]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.480      ;
; 5.441 ; FS[13]      ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.480      ;
; 5.444 ; RASr3       ; RCKE~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.483      ;
; 5.444 ; n8MEGEN     ; n8MEGEN     ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.483      ;
; 5.452 ; FS[5]       ; FS[5]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.491      ;
; 5.452 ; FS[4]       ; FS[4]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.491      ;
; 5.454 ; FS[2]       ; FS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.493      ;
; 5.466 ; FS[3]       ; FS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.505      ;
; 5.498 ; CASr2       ; nRCS~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.537      ;
; 5.502 ; CASr2       ; nRCAS~reg0  ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.541      ;
; 5.521 ; UFMD[15]    ; UFMD[15]    ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.560      ;
; 5.523 ; UFMD[15]    ; UFMInitDone ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.562      ;
; 5.524 ; UFMD[15]    ; UFMReqErase ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.563      ;
; 5.525 ; UFMD[15]    ; LEDEN       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.564      ;
; 5.551 ; IS[0]       ; IS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.590      ;
; 5.564 ; IS[1]       ; IS[1]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.603      ;
; 5.595 ; Ready       ; Ready       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.634      ;
; 5.690 ; RCKEEN      ; RCKEEN      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.729      ;
; 5.715 ; nRowColSel  ; nRowColSel  ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.754      ;
; 5.717 ; RASr2       ; IS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.756      ;
; 5.730 ; RASr2       ; IS[0]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.769      ;
; 5.730 ; RASr2       ; IS[1]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.769      ;
; 5.952 ; FS[6]       ; FS[7]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 5.991      ;
; 5.963 ; FS[9]       ; FS[10]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.002      ;
; 5.963 ; FS[10]      ; FS[11]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.002      ;
; 5.964 ; FS[16]      ; FS[17]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.003      ;
; 5.964 ; FS[11]      ; FS[12]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.003      ;
; 5.969 ; CASr3       ; nRowColSel  ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.008      ;
; 5.989 ; FS[1]       ; FS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.028      ;
; 6.025 ; Ready       ; UFMReqErase ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.064      ;
; 6.096 ; FS[6]       ; FS[8]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.135      ;
; 6.107 ; FS[9]       ; FS[11]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.146      ;
; 6.107 ; FS[10]      ; FS[12]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.146      ;
; 6.108 ; FS[11]      ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.147      ;
; 6.113 ; RASr        ; RASr2       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.152      ;
; 6.133 ; FS[1]       ; FS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.172      ;
; 6.173 ; PHI2r2      ; PHI2r3      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.212      ;
; 6.251 ; FS[9]       ; FS[12]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.290      ;
; 6.251 ; FS[10]      ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.290      ;
; 6.334 ; LEDEN       ; LEDEN       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.373      ;
; 6.395 ; FS[9]       ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.434      ;
; 6.433 ; FS[12]      ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.472      ;
; 6.442 ; FS[14]      ; FS[15]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.481      ;
; 6.442 ; FS[7]       ; FS[8]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.481      ;
; 6.443 ; FS[15]      ; FS[16]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.482      ;
; 6.454 ; FS[5]       ; FS[6]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.493      ;
; 6.454 ; FS[4]       ; FS[5]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.493      ;
; 6.456 ; FS[2]       ; FS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.495      ;
; 6.534 ; PHI2r2      ; DRCLK       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.573      ;
; 6.560 ; IS[3]       ; RA10        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.599      ;
; 6.586 ; FS[14]      ; FS[16]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.625      ;
; 6.587 ; FS[15]      ; FS[17]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.626      ;
; 6.595 ; PHI2r       ; PHI2r2      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.634      ;
; 6.598 ; FS[5]       ; FS[7]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.637      ;
; 6.598 ; FS[4]       ; FS[6]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.637      ;
; 6.730 ; FS[14]      ; FS[17]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.769      ;
; 6.742 ; FS[5]       ; FS[8]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.781      ;
; 6.742 ; FS[4]       ; FS[7]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.781      ;
; 6.744 ; FS[11]      ; FS[17]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.783      ;
; 6.744 ; FS[11]      ; FS[16]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.783      ;
; 6.744 ; FS[11]      ; FS[15]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.783      ;
; 6.744 ; FS[11]      ; FS[14]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.783      ;
; 6.769 ; FS[1]       ; FS[6]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.808      ;
; 6.769 ; FS[1]       ; FS[5]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.808      ;
; 6.769 ; FS[1]       ; FS[7]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.808      ;
; 6.769 ; FS[1]       ; FS[4]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.808      ;
; 6.769 ; FS[1]       ; FS[8]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.808      ;
; 6.785 ; CASr3       ; nRWE~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 6.824      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'ARCLK'                                                                                                                                                              ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -29.500 ; 0.500        ; 30.000         ; High Pulse Width ; ARCLK ; Rise       ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ;
; -29.500 ; 0.500        ; 30.000         ; Low Pulse Width  ; ARCLK ; Rise       ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; ARCLK ; Rise       ; ARCLK|regout                                                                                            ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; ARCLK ; Rise       ; ARCLK|regout                                                                                            ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; ARCLK ; Rise       ; UFM_inst|UFM_altufm_none_mjr_component|maxii_ufm_block1|arclk                                           ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; ARCLK ; Rise       ; UFM_inst|UFM_altufm_none_mjr_component|maxii_ufm_block1|arclk                                           ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'DRCLK'                                                                                                                                                  ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -29.500 ; 0.500        ; 30.000         ; High Pulse Width ; DRCLK ; Rise       ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ;
; -29.500 ; 0.500        ; 30.000         ; Low Pulse Width  ; DRCLK ; Rise       ; UFM:UFM_inst|UFM_altufm_none_mjr:UFM_altufm_none_mjr_component|wire_maxii_ufm_block1_drdout ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; DRCLK ; Rise       ; DRCLK|regout                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; DRCLK ; Rise       ; DRCLK|regout                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; DRCLK ; Rise       ; UFM_inst|UFM_altufm_none_mjr_component|maxii_ufm_block1|drclk                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; DRCLK ; Rise       ; UFM_inst|UFM_altufm_none_mjr_component|maxii_ufm_block1|drclk                               ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PHI2'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; PHI2  ; Rise       ; PHI2             ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; ADSubmitted      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; ADSubmitted      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; Bank[0]          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[0]          ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; Bank[1]          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[1]          ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; Bank[2]          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[2]          ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; Bank[3]          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[3]          ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; Bank[4]          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[4]          ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; Bank[5]          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[5]          ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; Bank[6]          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[6]          ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; Bank[7]          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[7]          ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; C1Submitted      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; C1Submitted      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; CmdDRCLK         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdDRCLK         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; CmdDRDIn         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdDRDIn         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; CmdEnable        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdEnable        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; CmdSubmitted     ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdSubmitted     ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; CmdUFMErase      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdUFMErase      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; CmdUFMPrgm       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdUFMPrgm       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; Cmdn8MEGEN       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; Cmdn8MEGEN       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Rise       ; RA11             ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Rise       ; RA11             ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; UFMOscEN         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; UFMOscEN         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; PHI2  ; Fall       ; XOR8MEG          ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; PHI2  ; Fall       ; XOR8MEG          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; ADSubmitted|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; ADSubmitted|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; C1Submitted|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; C1Submitted|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdDRCLK|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdDRCLK|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdDRDIn|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdDRDIn|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdEnable|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdEnable|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdSubmitted|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdSubmitted|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdUFMErase|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdUFMErase|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdUFMPrgm|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdUFMPrgm|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Cmdn8MEGEN|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Cmdn8MEGEN|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; PHI2|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; PHI2|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; RA11|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; RA11|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; UFMOscEN|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; UFMOscEN|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; XOR8MEG|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; XOR8MEG|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'RCLK'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; RCLK  ; Rise       ; RCLK        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; ARCLK       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; ARCLK       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; ARShift     ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; ARShift     ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; CASr        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; CASr        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; CASr2       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; CASr2       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; CASr3       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; CASr3       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; DRCLK       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; DRCLK       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; DRDIn       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; DRDIn       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; DRShift     ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; DRShift     ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[0]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[0]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[10]      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[10]      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[11]      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[11]      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[12]      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[12]      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[13]      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[13]      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[14]      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[14]      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[15]      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[15]      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[16]      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[16]      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[17]      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[17]      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[1]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[1]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[2]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[2]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[3]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[3]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[4]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[4]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[5]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[5]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[6]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[6]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[7]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[7]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[8]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[8]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; FS[9]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[9]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; IS[0]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; IS[0]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; IS[1]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; IS[1]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; IS[2]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; IS[2]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; IS[3]       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; IS[3]       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; InitReady   ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; InitReady   ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; LEDEN       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; LEDEN       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; PHI2r       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; PHI2r       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; PHI2r2      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; PHI2r2      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; PHI2r3      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; PHI2r3      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; RA10        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; RA10        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; RASr        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; RASr        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; RASr2       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; RASr2       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; RASr3       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; RASr3       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; RCKEEN      ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; RCKEEN      ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; RCKE~reg0   ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; RCKE~reg0   ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; Ready       ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; Ready       ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; S[0]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; S[0]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; S[1]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; S[1]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; UFMD[15]    ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMD[15]    ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; UFMErase    ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMErase    ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; UFMInitDone ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMInitDone ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; UFMProgram  ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMProgram  ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; UFMReqErase ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMReqErase ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; RCLK  ; Rise       ; n8MEGEN     ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'nCCAS'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; nCCAS ; Rise       ; nCCAS         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCCAS ; Fall       ; WRD[0]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[0]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCCAS ; Fall       ; WRD[1]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[1]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCCAS ; Fall       ; WRD[2]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[2]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCCAS ; Fall       ; WRD[3]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[3]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCCAS ; Fall       ; WRD[4]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[4]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCCAS ; Fall       ; WRD[5]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[5]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCCAS ; Fall       ; WRD[6]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[6]        ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCCAS ; Fall       ; WRD[7]        ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[7]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; nCCAS|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; nCCAS|combout ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'nCRAS'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; nCRAS ; Rise       ; nCRAS           ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; CBR             ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; CBR             ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; FWEr            ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; FWEr            ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RBA[0]~reg0     ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RBA[0]~reg0     ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RBA[1]~reg0     ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RBA[1]~reg0     ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[0]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[0]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[1]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[1]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[2]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[2]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[3]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[3]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[4]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[4]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[5]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[5]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[6]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[6]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[7]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[7]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[8]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[8]         ;
; 0.161  ; 0.500        ; 0.339          ; High Pulse Width ; nCRAS ; Fall       ; RowA[9]         ;
; 0.161  ; 0.500        ; 0.339          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[9]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; CBR|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; CBR|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; FWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; FWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RBA[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RBA[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RBA[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RBA[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[9]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[9]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; nCRAS|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; nCRAS|combout   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din[*]    ; PHI2       ; 5.619  ; 5.619  ; Rise       ; PHI2            ;
;  Din[0]   ; PHI2       ; 1.618  ; 1.618  ; Rise       ; PHI2            ;
;  Din[1]   ; PHI2       ; 1.922  ; 1.922  ; Rise       ; PHI2            ;
;  Din[2]   ; PHI2       ; 3.930  ; 3.930  ; Rise       ; PHI2            ;
;  Din[3]   ; PHI2       ; 1.790  ; 1.790  ; Rise       ; PHI2            ;
;  Din[4]   ; PHI2       ; 5.619  ; 5.619  ; Rise       ; PHI2            ;
;  Din[5]   ; PHI2       ; 1.892  ; 1.892  ; Rise       ; PHI2            ;
;  Din[6]   ; PHI2       ; 0.488  ; 0.488  ; Rise       ; PHI2            ;
;  Din[7]   ; PHI2       ; -1.895 ; -1.895 ; Rise       ; PHI2            ;
; Din[*]    ; PHI2       ; 18.851 ; 18.851 ; Fall       ; PHI2            ;
;  Din[0]   ; PHI2       ; 15.527 ; 15.527 ; Fall       ; PHI2            ;
;  Din[1]   ; PHI2       ; 18.391 ; 18.391 ; Fall       ; PHI2            ;
;  Din[2]   ; PHI2       ; 18.150 ; 18.150 ; Fall       ; PHI2            ;
;  Din[3]   ; PHI2       ; 18.836 ; 18.836 ; Fall       ; PHI2            ;
;  Din[4]   ; PHI2       ; 18.731 ; 18.731 ; Fall       ; PHI2            ;
;  Din[5]   ; PHI2       ; 18.851 ; 18.851 ; Fall       ; PHI2            ;
;  Din[6]   ; PHI2       ; 16.140 ; 16.140 ; Fall       ; PHI2            ;
;  Din[7]   ; PHI2       ; 17.790 ; 17.790 ; Fall       ; PHI2            ;
; MAin[*]   ; PHI2       ; 27.296 ; 27.296 ; Fall       ; PHI2            ;
;  MAin[0]  ; PHI2       ; 18.855 ; 18.855 ; Fall       ; PHI2            ;
;  MAin[1]  ; PHI2       ; 17.223 ; 17.223 ; Fall       ; PHI2            ;
;  MAin[2]  ; PHI2       ; 22.057 ; 22.057 ; Fall       ; PHI2            ;
;  MAin[3]  ; PHI2       ; 26.915 ; 26.915 ; Fall       ; PHI2            ;
;  MAin[4]  ; PHI2       ; 22.048 ; 22.048 ; Fall       ; PHI2            ;
;  MAin[5]  ; PHI2       ; 27.296 ; 27.296 ; Fall       ; PHI2            ;
;  MAin[6]  ; PHI2       ; 23.411 ; 23.411 ; Fall       ; PHI2            ;
;  MAin[7]  ; PHI2       ; 26.379 ; 26.379 ; Fall       ; PHI2            ;
; nFWE      ; PHI2       ; 15.594 ; 15.594 ; Fall       ; PHI2            ;
; PHI2      ; RCLK       ; 2.487  ; 2.487  ; Rise       ; RCLK            ;
; nCCAS     ; RCLK       ; 2.685  ; 2.685  ; Rise       ; RCLK            ;
; nCRAS     ; RCLK       ; 4.357  ; 4.357  ; Rise       ; RCLK            ;
; Din[*]    ; nCCAS      ; 0.702  ; 0.702  ; Fall       ; nCCAS           ;
;  Din[0]   ; nCCAS      ; -0.028 ; -0.028 ; Fall       ; nCCAS           ;
;  Din[1]   ; nCCAS      ; -1.852 ; -1.852 ; Fall       ; nCCAS           ;
;  Din[2]   ; nCCAS      ; -1.623 ; -1.623 ; Fall       ; nCCAS           ;
;  Din[3]   ; nCCAS      ; -1.611 ; -1.611 ; Fall       ; nCCAS           ;
;  Din[4]   ; nCCAS      ; -1.202 ; -1.202 ; Fall       ; nCCAS           ;
;  Din[5]   ; nCCAS      ; -1.860 ; -1.860 ; Fall       ; nCCAS           ;
;  Din[6]   ; nCCAS      ; 0.702  ; 0.702  ; Fall       ; nCCAS           ;
;  Din[7]   ; nCCAS      ; -1.657 ; -1.657 ; Fall       ; nCCAS           ;
; CROW[*]   ; nCRAS      ; 5.538  ; 5.538  ; Fall       ; nCRAS           ;
;  CROW[0]  ; nCRAS      ; 5.538  ; 5.538  ; Fall       ; nCRAS           ;
;  CROW[1]  ; nCRAS      ; 3.990  ; 3.990  ; Fall       ; nCRAS           ;
; MAin[*]   ; nCRAS      ; 5.521  ; 5.521  ; Fall       ; nCRAS           ;
;  MAin[0]  ; nCRAS      ; 2.776  ; 2.776  ; Fall       ; nCRAS           ;
;  MAin[1]  ; nCRAS      ; 2.635  ; 2.635  ; Fall       ; nCRAS           ;
;  MAin[2]  ; nCRAS      ; 2.575  ; 2.575  ; Fall       ; nCRAS           ;
;  MAin[3]  ; nCRAS      ; 1.972  ; 1.972  ; Fall       ; nCRAS           ;
;  MAin[4]  ; nCRAS      ; 3.637  ; 3.637  ; Fall       ; nCRAS           ;
;  MAin[5]  ; nCRAS      ; 4.180  ; 4.180  ; Fall       ; nCRAS           ;
;  MAin[6]  ; nCRAS      ; 2.129  ; 2.129  ; Fall       ; nCRAS           ;
;  MAin[7]  ; nCRAS      ; 5.521  ; 5.521  ; Fall       ; nCRAS           ;
;  MAin[8]  ; nCRAS      ; 3.654  ; 3.654  ; Fall       ; nCRAS           ;
;  MAin[9]  ; nCRAS      ; 2.363  ; 2.363  ; Fall       ; nCRAS           ;
; nCCAS     ; nCRAS      ; 3.572  ; 3.572  ; Fall       ; nCRAS           ;
; nFWE      ; nCRAS      ; 2.828  ; 2.828  ; Fall       ; nCRAS           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Din[*]    ; PHI2       ; 2.255   ; 2.255   ; Rise       ; PHI2            ;
;  Din[0]   ; PHI2       ; -1.258  ; -1.258  ; Rise       ; PHI2            ;
;  Din[1]   ; PHI2       ; -1.562  ; -1.562  ; Rise       ; PHI2            ;
;  Din[2]   ; PHI2       ; -3.570  ; -3.570  ; Rise       ; PHI2            ;
;  Din[3]   ; PHI2       ; -1.430  ; -1.430  ; Rise       ; PHI2            ;
;  Din[4]   ; PHI2       ; -5.259  ; -5.259  ; Rise       ; PHI2            ;
;  Din[5]   ; PHI2       ; -1.532  ; -1.532  ; Rise       ; PHI2            ;
;  Din[6]   ; PHI2       ; 0.023   ; 0.023   ; Rise       ; PHI2            ;
;  Din[7]   ; PHI2       ; 2.255   ; 2.255   ; Rise       ; PHI2            ;
; Din[*]    ; PHI2       ; 1.977   ; 1.977   ; Fall       ; PHI2            ;
;  Din[0]   ; PHI2       ; 1.489   ; 1.489   ; Fall       ; PHI2            ;
;  Din[1]   ; PHI2       ; 1.963   ; 1.963   ; Fall       ; PHI2            ;
;  Din[2]   ; PHI2       ; 0.106   ; 0.106   ; Fall       ; PHI2            ;
;  Din[3]   ; PHI2       ; -0.228  ; -0.228  ; Fall       ; PHI2            ;
;  Din[4]   ; PHI2       ; 1.977   ; 1.977   ; Fall       ; PHI2            ;
;  Din[5]   ; PHI2       ; -5.179  ; -5.179  ; Fall       ; PHI2            ;
;  Din[6]   ; PHI2       ; -4.432  ; -4.432  ; Fall       ; PHI2            ;
;  Din[7]   ; PHI2       ; -6.067  ; -6.067  ; Fall       ; PHI2            ;
; MAin[*]   ; PHI2       ; -1.458  ; -1.458  ; Fall       ; PHI2            ;
;  MAin[0]  ; PHI2       ; -3.579  ; -3.579  ; Fall       ; PHI2            ;
;  MAin[1]  ; PHI2       ; -1.458  ; -1.458  ; Fall       ; PHI2            ;
;  MAin[2]  ; PHI2       ; -10.193 ; -10.193 ; Fall       ; PHI2            ;
;  MAin[3]  ; PHI2       ; -15.051 ; -15.051 ; Fall       ; PHI2            ;
;  MAin[4]  ; PHI2       ; -10.184 ; -10.184 ; Fall       ; PHI2            ;
;  MAin[5]  ; PHI2       ; -15.432 ; -15.432 ; Fall       ; PHI2            ;
;  MAin[6]  ; PHI2       ; -10.945 ; -10.945 ; Fall       ; PHI2            ;
;  MAin[7]  ; PHI2       ; -11.673 ; -11.673 ; Fall       ; PHI2            ;
; nFWE      ; PHI2       ; -6.373  ; -6.373  ; Fall       ; PHI2            ;
; PHI2      ; RCLK       ; -2.127  ; -2.127  ; Rise       ; RCLK            ;
; nCCAS     ; RCLK       ; -2.325  ; -2.325  ; Rise       ; RCLK            ;
; nCRAS     ; RCLK       ; -3.997  ; -3.997  ; Rise       ; RCLK            ;
; Din[*]    ; nCCAS      ; 2.220   ; 2.220   ; Fall       ; nCCAS           ;
;  Din[0]   ; nCCAS      ; 0.388   ; 0.388   ; Fall       ; nCCAS           ;
;  Din[1]   ; nCCAS      ; 2.212   ; 2.212   ; Fall       ; nCCAS           ;
;  Din[2]   ; nCCAS      ; 1.983   ; 1.983   ; Fall       ; nCCAS           ;
;  Din[3]   ; nCCAS      ; 1.971   ; 1.971   ; Fall       ; nCCAS           ;
;  Din[4]   ; nCCAS      ; 1.562   ; 1.562   ; Fall       ; nCCAS           ;
;  Din[5]   ; nCCAS      ; 2.220   ; 2.220   ; Fall       ; nCCAS           ;
;  Din[6]   ; nCCAS      ; -0.342  ; -0.342  ; Fall       ; nCCAS           ;
;  Din[7]   ; nCCAS      ; 2.017   ; 2.017   ; Fall       ; nCCAS           ;
; CROW[*]   ; nCRAS      ; -3.630  ; -3.630  ; Fall       ; nCRAS           ;
;  CROW[0]  ; nCRAS      ; -5.178  ; -5.178  ; Fall       ; nCRAS           ;
;  CROW[1]  ; nCRAS      ; -3.630  ; -3.630  ; Fall       ; nCRAS           ;
; MAin[*]   ; nCRAS      ; -1.612  ; -1.612  ; Fall       ; nCRAS           ;
;  MAin[0]  ; nCRAS      ; -2.416  ; -2.416  ; Fall       ; nCRAS           ;
;  MAin[1]  ; nCRAS      ; -2.275  ; -2.275  ; Fall       ; nCRAS           ;
;  MAin[2]  ; nCRAS      ; -2.215  ; -2.215  ; Fall       ; nCRAS           ;
;  MAin[3]  ; nCRAS      ; -1.612  ; -1.612  ; Fall       ; nCRAS           ;
;  MAin[4]  ; nCRAS      ; -3.277  ; -3.277  ; Fall       ; nCRAS           ;
;  MAin[5]  ; nCRAS      ; -3.820  ; -3.820  ; Fall       ; nCRAS           ;
;  MAin[6]  ; nCRAS      ; -1.769  ; -1.769  ; Fall       ; nCRAS           ;
;  MAin[7]  ; nCRAS      ; -5.161  ; -5.161  ; Fall       ; nCRAS           ;
;  MAin[8]  ; nCRAS      ; -3.294  ; -3.294  ; Fall       ; nCRAS           ;
;  MAin[9]  ; nCRAS      ; -2.003  ; -2.003  ; Fall       ; nCRAS           ;
; nCCAS     ; nCRAS      ; -3.212  ; -3.212  ; Fall       ; nCRAS           ;
; nFWE      ; nCRAS      ; -2.468  ; -2.468  ; Fall       ; nCRAS           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RA[*]     ; PHI2       ; 24.450 ; 24.450 ; Rise       ; PHI2            ;
;  RA[11]   ; PHI2       ; 24.450 ; 24.450 ; Rise       ; PHI2            ;
; LED       ; RCLK       ; 15.471 ; 15.471 ; Rise       ; RCLK            ;
; RA[*]     ; RCLK       ; 25.685 ; 25.685 ; Rise       ; RCLK            ;
;  RA[0]    ; RCLK       ; 25.623 ; 25.623 ; Rise       ; RCLK            ;
;  RA[1]    ; RCLK       ; 21.305 ; 21.305 ; Rise       ; RCLK            ;
;  RA[2]    ; RCLK       ; 21.360 ; 21.360 ; Rise       ; RCLK            ;
;  RA[3]    ; RCLK       ; 18.901 ; 18.901 ; Rise       ; RCLK            ;
;  RA[4]    ; RCLK       ; 21.634 ; 21.634 ; Rise       ; RCLK            ;
;  RA[5]    ; RCLK       ; 15.577 ; 15.577 ; Rise       ; RCLK            ;
;  RA[6]    ; RCLK       ; 25.685 ; 25.685 ; Rise       ; RCLK            ;
;  RA[7]    ; RCLK       ; 20.958 ; 20.958 ; Rise       ; RCLK            ;
;  RA[8]    ; RCLK       ; 15.905 ; 15.905 ; Rise       ; RCLK            ;
;  RA[9]    ; RCLK       ; 24.925 ; 24.925 ; Rise       ; RCLK            ;
;  RA[10]   ; RCLK       ; 14.506 ; 14.506 ; Rise       ; RCLK            ;
; RCKE      ; RCLK       ; 10.963 ; 10.963 ; Rise       ; RCLK            ;
; RDQMH     ; RCLK       ; 15.935 ; 15.935 ; Rise       ; RCLK            ;
; RDQML     ; RCLK       ; 15.786 ; 15.786 ; Rise       ; RCLK            ;
; nRCAS     ; RCLK       ; 8.987  ; 8.987  ; Rise       ; RCLK            ;
; nRCS      ; RCLK       ; 10.963 ; 10.963 ; Rise       ; RCLK            ;
; nRRAS     ; RCLK       ; 8.992  ; 8.992  ; Rise       ; RCLK            ;
; nRWE      ; RCLK       ; 12.898 ; 12.898 ; Rise       ; RCLK            ;
; RD[*]     ; nCCAS      ; 28.474 ; 28.474 ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 26.092 ; 26.092 ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 22.744 ; 22.744 ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 22.737 ; 22.737 ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 28.474 ; 28.474 ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 28.317 ; 28.317 ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 26.726 ; 26.726 ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.737 ; 22.737 ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 28.330 ; 28.330 ; Fall       ; nCCAS           ;
; LED       ; nCRAS      ; 19.187 ; 19.187 ; Rise       ; nCRAS           ;
; LED       ; nCRAS      ; 19.187 ; 19.187 ; Fall       ; nCRAS           ;
; RA[*]     ; nCRAS      ; 23.706 ; 23.706 ; Fall       ; nCRAS           ;
;  RA[0]    ; nCRAS      ; 22.368 ; 22.368 ; Fall       ; nCRAS           ;
;  RA[1]    ; nCRAS      ; 23.706 ; 23.706 ; Fall       ; nCRAS           ;
;  RA[2]    ; nCRAS      ; 21.361 ; 21.361 ; Fall       ; nCRAS           ;
;  RA[3]    ; nCRAS      ; 22.589 ; 22.589 ; Fall       ; nCRAS           ;
;  RA[4]    ; nCRAS      ; 20.580 ; 20.580 ; Fall       ; nCRAS           ;
;  RA[5]    ; nCRAS      ; 16.352 ; 16.352 ; Fall       ; nCRAS           ;
;  RA[6]    ; nCRAS      ; 20.958 ; 20.958 ; Fall       ; nCRAS           ;
;  RA[7]    ; nCRAS      ; 19.907 ; 19.907 ; Fall       ; nCRAS           ;
;  RA[8]    ; nCRAS      ; 17.186 ; 17.186 ; Fall       ; nCRAS           ;
;  RA[9]    ; nCRAS      ; 20.624 ; 20.624 ; Fall       ; nCRAS           ;
; RBA[*]    ; nCRAS      ; 15.699 ; 15.699 ; Fall       ; nCRAS           ;
;  RBA[0]   ; nCRAS      ; 15.699 ; 15.699 ; Fall       ; nCRAS           ;
;  RBA[1]   ; nCRAS      ; 13.728 ; 13.728 ; Fall       ; nCRAS           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RA[*]     ; PHI2       ; 24.450 ; 24.450 ; Rise       ; PHI2            ;
;  RA[11]   ; PHI2       ; 24.450 ; 24.450 ; Rise       ; PHI2            ;
; LED       ; RCLK       ; 15.471 ; 15.471 ; Rise       ; RCLK            ;
; RA[*]     ; RCLK       ; 14.506 ; 14.506 ; Rise       ; RCLK            ;
;  RA[0]    ; RCLK       ; 25.623 ; 25.623 ; Rise       ; RCLK            ;
;  RA[1]    ; RCLK       ; 21.305 ; 21.305 ; Rise       ; RCLK            ;
;  RA[2]    ; RCLK       ; 21.360 ; 21.360 ; Rise       ; RCLK            ;
;  RA[3]    ; RCLK       ; 18.901 ; 18.901 ; Rise       ; RCLK            ;
;  RA[4]    ; RCLK       ; 21.634 ; 21.634 ; Rise       ; RCLK            ;
;  RA[5]    ; RCLK       ; 15.577 ; 15.577 ; Rise       ; RCLK            ;
;  RA[6]    ; RCLK       ; 25.685 ; 25.685 ; Rise       ; RCLK            ;
;  RA[7]    ; RCLK       ; 20.958 ; 20.958 ; Rise       ; RCLK            ;
;  RA[8]    ; RCLK       ; 15.905 ; 15.905 ; Rise       ; RCLK            ;
;  RA[9]    ; RCLK       ; 24.925 ; 24.925 ; Rise       ; RCLK            ;
;  RA[10]   ; RCLK       ; 14.506 ; 14.506 ; Rise       ; RCLK            ;
; RCKE      ; RCLK       ; 10.963 ; 10.963 ; Rise       ; RCLK            ;
; RDQMH     ; RCLK       ; 15.935 ; 15.935 ; Rise       ; RCLK            ;
; RDQML     ; RCLK       ; 15.786 ; 15.786 ; Rise       ; RCLK            ;
; nRCAS     ; RCLK       ; 8.987  ; 8.987  ; Rise       ; RCLK            ;
; nRCS      ; RCLK       ; 10.963 ; 10.963 ; Rise       ; RCLK            ;
; nRRAS     ; RCLK       ; 8.992  ; 8.992  ; Rise       ; RCLK            ;
; nRWE      ; RCLK       ; 12.898 ; 12.898 ; Rise       ; RCLK            ;
; RD[*]     ; nCCAS      ; 22.737 ; 22.737 ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 26.092 ; 26.092 ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 22.744 ; 22.744 ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 22.737 ; 22.737 ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 28.474 ; 28.474 ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 28.317 ; 28.317 ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 26.726 ; 26.726 ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.737 ; 22.737 ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 28.330 ; 28.330 ; Fall       ; nCCAS           ;
; LED       ; nCRAS      ; 19.187 ; 19.187 ; Rise       ; nCRAS           ;
; LED       ; nCRAS      ; 19.187 ; 19.187 ; Fall       ; nCRAS           ;
; RA[*]     ; nCRAS      ; 16.352 ; 16.352 ; Fall       ; nCRAS           ;
;  RA[0]    ; nCRAS      ; 22.368 ; 22.368 ; Fall       ; nCRAS           ;
;  RA[1]    ; nCRAS      ; 23.706 ; 23.706 ; Fall       ; nCRAS           ;
;  RA[2]    ; nCRAS      ; 21.361 ; 21.361 ; Fall       ; nCRAS           ;
;  RA[3]    ; nCRAS      ; 22.589 ; 22.589 ; Fall       ; nCRAS           ;
;  RA[4]    ; nCRAS      ; 20.580 ; 20.580 ; Fall       ; nCRAS           ;
;  RA[5]    ; nCRAS      ; 16.352 ; 16.352 ; Fall       ; nCRAS           ;
;  RA[6]    ; nCRAS      ; 20.958 ; 20.958 ; Fall       ; nCRAS           ;
;  RA[7]    ; nCRAS      ; 19.907 ; 19.907 ; Fall       ; nCRAS           ;
;  RA[8]    ; nCRAS      ; 17.186 ; 17.186 ; Fall       ; nCRAS           ;
;  RA[9]    ; nCRAS      ; 20.624 ; 20.624 ; Fall       ; nCRAS           ;
; RBA[*]    ; nCRAS      ; 13.728 ; 13.728 ; Fall       ; nCRAS           ;
;  RBA[0]   ; nCRAS      ; 15.699 ; 15.699 ; Fall       ; nCRAS           ;
;  RBA[1]   ; nCRAS      ; 13.728 ; 13.728 ; Fall       ; nCRAS           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MAin[0]    ; RA[0]       ; 17.864 ;    ;    ; 17.864 ;
; MAin[1]    ; RA[1]       ; 16.466 ;    ;    ; 16.466 ;
; MAin[2]    ; RA[2]       ; 16.451 ;    ;    ; 16.451 ;
; MAin[3]    ; RA[3]       ; 16.947 ;    ;    ; 16.947 ;
; MAin[4]    ; RA[4]       ; 17.984 ;    ;    ; 17.984 ;
; MAin[5]    ; RA[5]       ; 14.301 ;    ;    ; 14.301 ;
; MAin[6]    ; RA[6]       ; 18.987 ;    ;    ; 18.987 ;
; MAin[7]    ; RA[7]       ; 19.195 ;    ;    ; 19.195 ;
; MAin[8]    ; RA[8]       ; 14.224 ;    ;    ; 14.224 ;
; MAin[9]    ; RA[9]       ; 15.902 ;    ;    ; 15.902 ;
; MAin[9]    ; RDQMH       ; 17.747 ;    ;    ; 17.747 ;
; MAin[9]    ; RDQML       ; 17.598 ;    ;    ; 17.598 ;
; RD[0]      ; Dout[0]     ; 10.392 ;    ;    ; 10.392 ;
; RD[1]      ; Dout[1]     ; 12.469 ;    ;    ; 12.469 ;
; RD[2]      ; Dout[2]     ; 10.547 ;    ;    ; 10.547 ;
; RD[3]      ; Dout[3]     ; 12.366 ;    ;    ; 12.366 ;
; RD[4]      ; Dout[4]     ; 12.337 ;    ;    ; 12.337 ;
; RD[5]      ; Dout[5]     ; 12.176 ;    ;    ; 12.176 ;
; RD[6]      ; Dout[6]     ; 10.385 ;    ;    ; 10.385 ;
; RD[7]      ; Dout[7]     ; 12.251 ;    ;    ; 12.251 ;
; nFWE       ; RD[0]       ; 24.642 ;    ;    ; 24.642 ;
; nFWE       ; RD[1]       ; 22.824 ;    ;    ; 22.824 ;
; nFWE       ; RD[2]       ; 22.824 ;    ;    ; 22.824 ;
; nFWE       ; RD[3]       ; 24.642 ;    ;    ; 24.642 ;
; nFWE       ; RD[4]       ; 24.642 ;    ;    ; 24.642 ;
; nFWE       ; RD[5]       ; 22.824 ;    ;    ; 22.824 ;
; nFWE       ; RD[6]       ; 24.642 ;    ;    ; 24.642 ;
; nFWE       ; RD[7]       ; 24.642 ;    ;    ; 24.642 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MAin[0]    ; RA[0]       ; 17.864 ;    ;    ; 17.864 ;
; MAin[1]    ; RA[1]       ; 16.466 ;    ;    ; 16.466 ;
; MAin[2]    ; RA[2]       ; 16.451 ;    ;    ; 16.451 ;
; MAin[3]    ; RA[3]       ; 16.947 ;    ;    ; 16.947 ;
; MAin[4]    ; RA[4]       ; 17.984 ;    ;    ; 17.984 ;
; MAin[5]    ; RA[5]       ; 14.301 ;    ;    ; 14.301 ;
; MAin[6]    ; RA[6]       ; 18.987 ;    ;    ; 18.987 ;
; MAin[7]    ; RA[7]       ; 19.195 ;    ;    ; 19.195 ;
; MAin[8]    ; RA[8]       ; 14.224 ;    ;    ; 14.224 ;
; MAin[9]    ; RA[9]       ; 15.902 ;    ;    ; 15.902 ;
; MAin[9]    ; RDQMH       ; 17.747 ;    ;    ; 17.747 ;
; MAin[9]    ; RDQML       ; 17.598 ;    ;    ; 17.598 ;
; RD[0]      ; Dout[0]     ; 10.392 ;    ;    ; 10.392 ;
; RD[1]      ; Dout[1]     ; 12.469 ;    ;    ; 12.469 ;
; RD[2]      ; Dout[2]     ; 10.547 ;    ;    ; 10.547 ;
; RD[3]      ; Dout[3]     ; 12.366 ;    ;    ; 12.366 ;
; RD[4]      ; Dout[4]     ; 12.337 ;    ;    ; 12.337 ;
; RD[5]      ; Dout[5]     ; 12.176 ;    ;    ; 12.176 ;
; RD[6]      ; Dout[6]     ; 10.385 ;    ;    ; 10.385 ;
; RD[7]      ; Dout[7]     ; 12.251 ;    ;    ; 12.251 ;
; nFWE       ; RD[0]       ; 24.642 ;    ;    ; 24.642 ;
; nFWE       ; RD[1]       ; 22.824 ;    ;    ; 22.824 ;
; nFWE       ; RD[2]       ; 22.824 ;    ;    ; 22.824 ;
; nFWE       ; RD[3]       ; 24.642 ;    ;    ; 24.642 ;
; nFWE       ; RD[4]       ; 24.642 ;    ;    ; 24.642 ;
; nFWE       ; RD[5]       ; 22.824 ;    ;    ; 22.824 ;
; nFWE       ; RD[6]       ; 24.642 ;    ;    ; 24.642 ;
; nFWE       ; RD[7]       ; 24.642 ;    ;    ; 24.642 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; RD[*]     ; nCCAS      ; 20.845 ;      ; Rise       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 20.845 ;      ; Rise       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 20.845 ;      ; Rise       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 20.845 ;      ; Rise       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
; RD[*]     ; nCCAS      ; 20.845 ;      ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 20.845 ;      ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 20.845 ;      ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 20.845 ;      ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; RD[*]     ; nCCAS      ; 20.845 ;      ; Rise       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 20.845 ;      ; Rise       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 20.845 ;      ; Rise       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 20.845 ;      ; Rise       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 22.663 ;      ; Rise       ; nCCAS           ;
; RD[*]     ; nCCAS      ; 20.845 ;      ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 20.845 ;      ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 20.845 ;      ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 20.845 ;      ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 22.663 ;      ; Fall       ; nCCAS           ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RD[*]     ; nCCAS      ; 20.845    ;           ; Rise       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 20.845    ;           ; Rise       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 20.845    ;           ; Rise       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 20.845    ;           ; Rise       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
; RD[*]     ; nCCAS      ; 20.845    ;           ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 20.845    ;           ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 20.845    ;           ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 20.845    ;           ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RD[*]     ; nCCAS      ; 20.845    ;           ; Rise       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 20.845    ;           ; Rise       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 20.845    ;           ; Rise       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 20.845    ;           ; Rise       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 22.663    ;           ; Rise       ; nCCAS           ;
; RD[*]     ; nCCAS      ; 20.845    ;           ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 20.845    ;           ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 20.845    ;           ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 20.845    ;           ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 22.663    ;           ; Fall       ; nCCAS           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ARCLK      ; ARCLK    ; 1        ; 0        ; 0        ; 0        ;
; RCLK       ; ARCLK    ; 1        ; 0        ; 0        ; 0        ;
; DRCLK      ; DRCLK    ; 1        ; 0        ; 0        ; 0        ;
; RCLK       ; DRCLK    ; 2        ; 0        ; 0        ; 0        ;
; nCCAS      ; nCRAS    ; 0        ; 0        ; 1        ; 1        ;
; RCLK       ; nCRAS    ; 0        ; 0        ; 12       ; 0        ;
; PHI2       ; PHI2     ; 0        ; 1        ; 160      ; 14       ;
; RCLK       ; PHI2     ; 2        ; 0        ; 1        ; 0        ;
; DRCLK      ; RCLK     ; 3        ; 0        ; 0        ; 0        ;
; nCCAS      ; RCLK     ; 1        ; 1        ; 0        ; 0        ;
; nCRAS      ; RCLK     ; 1        ; 17       ; 0        ; 0        ;
; PHI2       ; RCLK     ; 1        ; 11       ; 0        ; 0        ;
; RCLK       ; RCLK     ; 620      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ARCLK      ; ARCLK    ; 1        ; 0        ; 0        ; 0        ;
; RCLK       ; ARCLK    ; 1        ; 0        ; 0        ; 0        ;
; DRCLK      ; DRCLK    ; 1        ; 0        ; 0        ; 0        ;
; RCLK       ; DRCLK    ; 2        ; 0        ; 0        ; 0        ;
; nCCAS      ; nCRAS    ; 0        ; 0        ; 1        ; 1        ;
; RCLK       ; nCRAS    ; 0        ; 0        ; 12       ; 0        ;
; PHI2       ; PHI2     ; 0        ; 1        ; 160      ; 14       ;
; RCLK       ; PHI2     ; 2        ; 0        ; 1        ; 0        ;
; DRCLK      ; RCLK     ; 3        ; 0        ; 0        ; 0        ;
; nCCAS      ; RCLK     ; 1        ; 1        ; 0        ; 0        ;
; nCRAS      ; RCLK     ; 1        ; 17       ; 0        ; 0        ;
; PHI2       ; RCLK     ; 1        ; 11       ; 0        ; 0        ;
; RCLK       ; RCLK     ; 620      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 31    ; 31   ;
; Unconstrained Input Port Paths  ; 232   ; 232  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 77    ; 77   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 16 18:40:23 2021
Info: Command: quartus_sta RAM2GS-MAXV -c RAM2GS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM2GS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name DRCLK DRCLK
    Info (332105): create_clock -period 1.000 -name ARCLK ARCLK
    Info (332105): create_clock -period 1.000 -name RCLK RCLK
    Info (332105): create_clock -period 1.000 -name nCRAS nCRAS
    Info (332105): create_clock -period 1.000 -name PHI2 PHI2
    Info (332105): create_clock -period 1.000 -name nCCAS nCCAS
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -99.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -99.000       -99.000 ARCLK 
    Info (332119):   -99.000       -99.000 DRCLK 
    Info (332119):   -23.638      -216.621 PHI2 
    Info (332119):   -19.942      -610.547 RCLK 
    Info (332119):    -3.072        -6.479 nCRAS 
Info (332146): Worst-case hold slack is -16.153
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.153       -16.153 ARCLK 
    Info (332119):   -14.623       -14.623 DRCLK 
    Info (332119):    -2.569        -3.433 PHI2 
    Info (332119):    -0.713        -2.822 nCRAS 
    Info (332119):     2.127         0.000 RCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -29.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.500       -59.000 ARCLK 
    Info (332119):   -29.500       -59.000 DRCLK 
    Info (332119):    -2.289        -2.289 PHI2 
    Info (332119):    -2.289        -2.289 RCLK 
    Info (332119):    -2.289        -2.289 nCCAS 
    Info (332119):    -2.289        -2.289 nCRAS 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Mon Aug 16 18:40:24 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


